JP7466933B2 - 両面発光ｌｅｄチップ - Google Patents

両面発光ｌｅｄチップ Download PDF

Info

Publication number
JP7466933B2
JP7466933B2 JP2021538768A JP2021538768A JP7466933B2 JP 7466933 B2 JP7466933 B2 JP 7466933B2 JP 2021538768 A JP2021538768 A JP 2021538768A JP 2021538768 A JP2021538768 A JP 2021538768A JP 7466933 B2 JP7466933 B2 JP 7466933B2
Authority
JP
Japan
Prior art keywords
layer
forming
ohmic contact
electrode
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021538768A
Other languages
English (en)
Other versions
JP2022516285A (ja
Inventor
パク、デュジン
ジャン、ピルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nano-X
Original Assignee
Nano-X
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nano-X filed Critical Nano-X
Publication of JP2022516285A publication Critical patent/JP2022516285A/ja
Application granted granted Critical
Publication of JP7466933B2 publication Critical patent/JP7466933B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は両面で発光するＬＥＤチップに関する。詳細には、単一のＬＥＤチップであって、上側および下側にそれぞれ発光する両面発光ＬＥＤチップに関する。
従来のＬＥＤチップはＰ－Ｎ接合面を基準として一方向にのみ発光する。したがって、従来のＬＥＤチップを使って両面で光を発するようにするためには、各面にＬＥＤチップがそれぞれ装着されなければならず、この場合、厚さが厚くなる問題、電力の浪費が激しい問題および製作費用が増加する問題がある。
［先行技術文献］
［特許文献］
先行文献１：大韓民国公開特許第１０－２０１２－００４０９７２号（２０１２年０４月３０日公開）
先行文献２：大韓民国登録特許第１０－１３４２４１８号（２０１３年１２月１１日登録）
本発明の課題は両面で発光するＬＥＤチップの構造を提供することである。
本発明の他の課題は前記両面発光ＬＥＤチップの製造方法を提供することである。
前記した課題を解決するために、本発明はＰ層および前記Ｐ層の下側方向に備えられたＮ層を含むＰ－Ｎ接合の電界発光効果を利用したＬＥＤチップにおいて、前記Ｐ層の上側方向および前記Ｎ層の下側方向にそれぞれ発光することを特徴とする両面発光ＬＥＤチップを提供する。
本発明によると、両面発光が必要な分野に単一のチップとして適用が可能であるため適用装備の小型化が可能であり、電力効率が増加し、製作費用が減少する効果がある。
また、本発明により製造された両面発光ＬＥＤチップは、一括工程で製作が可能であるため別途のパッケージング工程が不要である。
また、本発明に係る両面発光ＬＥＤチップは、ＬＥＤで発生した光の内部全反射が減少して光効率が増加する効果がある。
本発明の第１実施例に係る両面発光ＬＥＤチップを示した斜視図である。
本発明の第１実施例に係る両面発光ＬＥＤチップを示した断面図である。
本発明の第１実施例に係る両面発光ＬＥＤチップを分離して垂直に切断したことを示した斜視図である。
本発明の第１実施例に係るＰ－Ｎ接合を示した断面図である。
本発明の第１実施例に係るＰ方向発光部を示した断面図である。
本発明の第１実施例に係るＮ方向発光部を示した断面図である。
本発明の第１実施例に係るＮ方向オーミック接触電極を示した平面図である。
本発明の第１実施例に係るＰ－Ｎ接合、Ｐ方向発光部およびＮ方向発光部の結合関係を示した断面図である。
本発明の第１実施例に係る両面発光ＬＥＤチップの製造方法を示したフローチャートである。
本発明の第１実施例に係るＰ－Ｎ接合を形成する第１段階を示した断面図である。
本発明の第１実施例に係るＰ方向発光部を形成する第２段階を示したフローチャートである。
本発明の第１実施例に係るＰ方向メサ食刻段階を示した断面図である。
本発明の第１実施例に係る分離食刻段階を示した断面図である。
本発明の第１実施例に係るＰ方向絶縁処理段階を示した断面図である。
本発明の第１実施例に係るＰ方向オーミック接触電極形成段階を示した断面図である。
本発明の第１実施例に係るＰ方向選択的メッキ段階を示したフローチャートである。
本発明の第１実施例に係るＰ方向シードメタル形成段階を示した断面図である。
本発明の第１実施例に係るＰ方向フォトレジスト形成段階を示した断面図である。
本発明の第１実施例に係るＰ方向メッキ段階を示した断面図である。
本発明の第１実施例に係るＰ方向フォトレジスト除去段階を示した断面図である。
本発明の第１実施例に係るＰ連結電極形成段階を示した断面図である。
本発明の他の実施例に係る枝構造で備えられたＰ連結電極形成段階を示した断面図である。
本発明の他の実施例に係る枝構造で備えられたＰ連結電極を示した平面図である。
本発明の第１実施例に係るＰ方向封止材層形成段階を示した断面図である。
本発明の第１実施例に係る接着剤の塗布および支持基板を付着する第３段階を示した断面図である。
本発明の第１実施例に係る基板を分離する第４段階を示した断面図である。
本発明の第１実施例に係るチップアレイの上下を反転させる第５段階を示した断面図である。
本発明の第１実施例に係るＮ方向発光部を形成する第６段階を示したフローチャートである。
本発明の第１実施例に係るＮ方向メサ食刻段階を示した断面図である。
本発明の第１実施例に係るＮ方向絶縁処理段階を示した断面図である。
本発明の第１実施例に係るＮ方向オーミック接触電極形成段階を示した断面図である。
本発明の第１実施例に係るＮ方向選択的メッキ段階を示したフローチャートである。
本発明の第１実施例に係るＮ方向シードメタル形成段階を示した断面図である。
本発明の第１実施例に係るＮ方向フォトレジスト形成段階を示した断面図である。
本発明の第１実施例に係るＮ方向メッキ段階を示した断面図である。
本発明の第１実施例に係るＮ方向フォトレジスト除去段階を示した断面図である。
本発明の第１実施例に係るＮ連結電極形成段階を示した断面図である。
本発明の第１実施例に係るＮ方向封止材層形成段階を示した断面図である。
本発明の第１実施例に係る接着剤および支持基板を除去した後の両面発光ＬＥＤチップを示した断面図である。
本発明の第２実施例に係る両面発光ＬＥＤチップを示した断面図である。
本発明の第２実施例に係るＰ方向発光部を形成する第２－１段階を示したフローチャートである。
本発明の第２実施例に係る第２Ｐ方向絶縁処理段階を示した断面図である。
本発明の第２実施例に係るＮ方向発光部を形成する第６－１段階を示したフローチャートである。
本発明の第２実施例に係る第２Ｎ方向オーミック接触電極形成段階を示した断面図である。
Ｐ層（Ｐ）および前記Ｐ層（Ｐ）の下側方向に備えられたＮ層（Ｎ）を含むＰ－Ｎ接合１０の電界発光効果を利用したＬＥＤチップにおいて、前記Ｐ層（Ｐ）の上側方向および前記Ｎ層（Ｎ）の下側方向にそれぞれ発光することを特徴とする両面発光ＬＥＤチップ。
本明細書で使われる用語について簡略に説明し、本発明の実施例について具体的に説明することにする。本明細書で使われる用語は本発明での機能を考慮しつつ、できる限り現在広く使われる一般的な用語を選択したが、これは当分野に従事する技術者の意図または判例、新しい技術の出現などにより変わり得る。また、特定の場合は出願人が任意に選定した用語もあり、この場合、該当する発明の説明の部分で詳細にその意味を記載するであろう。したがって、本明細書で使われる用語は単純な用語の名称ではなく、その用語が有する意味と本発明の全般に亘った内容に基づいて定義されなければならない。
本発明を詳細に説明する前に、本明細書で「上側」は図面で上側方向を意味し、「下側」は図面で下側方向を意味する。
以下、添付された図面を通じて本発明に係る実施例を詳細に説明することにする。
図１は、本発明の第１実施例に係る両面発光ＬＥＤチップを示した斜視図である。
本発明に係る両面発光ＬＥＤチップは上側方向および下側方向にそれぞれ発光面を有するものの、発光面の形態は設計により変わり得る。本実施例では四角形の発光面を有するものを基準として説明する。本発明によると、両面発光ＬＥＤチップは一面から垂直な方向に上側発光（Ｅｍｉｔ １）および下側発光（Ｅｍｉｔ ２）を通じて両面で発光する。
図２は、本発明の第１実施例に係る両面発光ＬＥＤチップを示した断面図である。本発明に係る両面発光ＬＥＤチップはＰ型半導体、Ｎ型半導体および電極などが積層されて備えられる。
以下、図３～図９を参照して本発明の第１実施例に係る両面発光ＬＥＤチップの構造について詳細に説明する。
図３は、本発明の第１実施例に係る両面発光ＬＥＤチップを分離して垂直に切断したことを示した斜視図である。本発明によると、両面発光ＬＥＤチップは、Ｐ－Ｎ接合１０、Ｐ方向連結部２０およびＮ方向連結部３０を含む。以下、図４を参照してＰ－Ｎ接合１０について、図５を参照してＰ方向連結部２０について、図６を参照してＮ方向連結部３０について詳細に説明する。
図４は、本発明の第１実施例に係るＰ－Ｎ接合１０を示した断面図である。Ｐ－Ｎ接合１０はＰ層（Ｐ）、活性層（Ａ）およびＮ層（Ｎ）を含み、電界発光効果によって光を発する構成である。詳細には、Ｐ－Ｎ接合１０はＮ型半導体で形成されて所定の第１厚さで備えられるＮ層（Ｎ）、前記Ｎ層（Ｎ）の上面に所定の第２厚さで備えられる活性層（Ａ）および前記活性層（Ａ）の上面にＰ型半導体で形成されて所定の第３厚さで備えられるＰ層（Ｐ）を含む。
Ｐ層（Ｐ）は電荷輸送者として正孔（ｈｏｌｅ）が使われるＰ型半導体からなる層であり、目的とするＬＥＤチップの光学的特性により素材が変わり得る。本説明ではＰ－ＧａＮを基準として説明する。
活性層（Ａ）は電子と正孔が結合して光を発する層であり、本説明ではＩｎＧａＮまたはＧａＮ層で形成されるものを基準として説明する。
Ｎ層（Ｎ）は電荷輸送者として自由電子（ｆｒｅｅ ｅｌｅｃｔｒｏｎ）が使われるＮ型半導体からなる層であり、目的とするＬＥＤチップの光学的特性により素材が変わり得る。本説明ではＮ－ＧａＮを基準として説明する。
一方、Ｐ－Ｎ接合１０では発光効果とともに熱が発生する。したがって、各層の表面積を増やして発熱が容易となり得るように、Ｐ－Ｎ接合１０はメサ構造（Ｍｅｓａ ｓｔｒｕｃｔｕｒｅ）で備えられ得る。ここで「メサ構造」とは、各層の表面が所定深さだけ陰刻されて複数個の島が形成され、各島の縁部分は垂直の崖乃至は斜面で備えられる構造を意味する。本発明の第１実施例によると、Ｐ－Ｎ接合はＰ層の表面に形成されるＰ方向メサ構造（ＰＭＳ）およびＮ層の表面に形成されるＮ方向メサ構造（ＮＭＳ）を含む。
Ｐ方向メサ構造（ＰＭＳ）はＰ層（Ｐ）の上面からＮ層（Ｎ）の所定深さまで陰刻されて形成されるメサ構造であり、複数個のＰ方向の島１１０を形成する。設計によりＰ方向の島１１０の個数は変わり得る。Ｐ方向メサ構造（ＰＭＳ）がＰ層（Ｐ）の上面から活性層（Ａ）を貫通してＮ層（Ｎ）の所定深さまで陰刻されて備えられるため、各層で発生する熱が効率的に放出され得る。
Ｎ方向メサ構造（ＮＭＳ）はＮ層（Ｎ）の下面から所定深さで陰刻されて形成されるメサ構造であり、複数個のＮ方向の島１２０を形成する。設計によりＮ方向の島１２０の個数は変わり得る。Ｎ層（Ｎ）はＰ層（Ｐ）に比べて厚い厚さで備えられることが一般的であるので、Ｎ方向メサ構造（ＮＭＳ）はＮ層（Ｎ）にのみ形成される。
また、Ｐ－Ｎ接合１０の側面および前記Ｐ方向メサ構造（ＰＭＳ）の側面は、金属で形成される部材が接合された時、電荷がＰ層（Ｐ）、活性層（Ａ）およびＮ（層）を通じずに前記部材を通じて移動することによって、ＬＥＤチップの正常機能を妨害し得るという問題点がある。これを防止するために、Ｐ方向絶縁部２１０およびＮ方向絶縁部２２０が備えられ得る。
Ｐ方向絶縁部２１０はＰ－Ｎ接合１０の外側面の表面および前記Ｐ方向メサ構造（ＰＭＳ）の外側面に備えられる膜形態の構成である。Ｐ方向絶縁部２１０の素材は二酸化ケイ素（ＳｉＯ２）または窒化ケイ素（ＳｉＮｘ）が使われ得る。
Ｎ方向絶縁部２２０はＰ方向絶縁部２１０の下面と接して備えられてＮ層（Ｎ）の縁部分を絶縁させるための膜形態の構成である。Ｎ方向絶縁部２２０の素材は二酸化ケイ素（ＳｉＯ２）または窒化ケイ素（ＳｉＮｘ）が使われ得る。
Ｐ方向絶縁部２１０およびＮ方向絶縁部２２０が互いに接して備えられることによって、Ｐ－Ｎ接合１０はＰ層（Ｐ）の上面およびＮ層（Ｎ）の上面のみが露出するように絶縁処理される効果がある。
図５は、本発明の第１実施例に係るＰ方向連結部２０を示した断面図である。Ｐ方向連結部２０はＰ層（Ｐ）の上面に備えられてＰ層（Ｐ）に電極を連結し、Ｐ－Ｎ接合１０の上面を保護し、Ｐ方向の発光色の変換のための構成である。詳細には、Ｐ方向連結部２０はＰ方向オーミック接触電極３１０、Ｐ連結電極６１０およびＰ方向封止材層７１０を含む。
Ｐ方向オーミック接触電極３１０は、Ｐ層（Ｐ）に対するオーミック接触（ｏｈｍｉｃ ｃｏｎｔａｃｔ）を形成するための構成である。詳細には、Ｐ方向オーミック接触電極３１０はＰ層（Ｐ）の上面およびＰ方向絶縁部２１０の上面に所定厚さだけ蒸着されて形成され、各Ｐ方向の島１１０とのオーミック接触を形成する。本実施例に係るＰ方向オーミック接触電極３１０としては、酸化インジウム錫（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯ）、ＮｉＡｕ ａｌｌｏｙまたはＮｉＰｔ ａｌｌｏｙなどが使われ得る。
Ｐ方向封止材層７１０はＰ－Ｎ接合１０の上面を保護し、Ｐ方向の発光色の変換のための構成である。詳細には、Ｐ方向封止材層７１０はＰ方向オーミック接触電極３１０の上面に備えられて透過する光の色を変換させる。ただし、Ｐ連結電極６１０がＰ方向オーミック接触電極３１０と連結されなければならないため、Ｐ方向封止材層７１０はＰ方向オーミック接触電極３１０の上面に備えられるものの、Ｐ方向オーミック接触電極３１０の上面縁は露出するように形成される。Ｐ方向封止材層７１０の素材としては、一般の蛍光体およびシリコンの混合物またはシリコン、ＰＩＧ（Ｐｈｏｓｐｈｏｒ ｉｎ Ｇｌａｓｓ）またはＲｅｍｏｔｅ Ｐｈｏｓｐｈｏｒであり得る。
Ｐ連結電極６１０はＰ方向オーミック接触電極３１０と連結されてアノード（Ａｎｏｄｅ）の役割をするための構成である。詳細には、Ｐ連結電極はＰ方向封止材層７１０の側面を囲み、Ｐ方向オーミック接触電極３１０の上面縁に連結されて備えられる。また、Ｐ連結電極６１０は反射板の役割をしてＰ方向封止材層７１０の側面を通じて光が漏れることを防止する効果がある。Ｐ連結電極６１０の素材としては、Ｔｉ／Ａｇ、Ｔｉ／Ａｌ、Ｔｉ／Ａｕ、Ａｇ、Ａｌ、Ｃｕ、Ｎｉ、Ｔｉ／Ａｌ／Ｎｉ／ＡｕまたはＣｒ／Ｎｉ／Ａｕなどの合金または金属のうちいずれか一つが使われ得る。
一方、Ｐ－Ｎ接合１０、Ｐ方向オーミック接触電極３１０およびＰ方向封止材層７１０は素材の特性上損傷しやすく、Ｐ連結電極６１０は薄く備えられるためＰ方向封止材層７１０を保護する役割はできないという問題点がある。これを解決するために、Ｐ方向連結部２０はＰ方向支持金属部５１０を含むことができる。詳細には、Ｐ方向支持金属部５１０はＰ方向絶縁部２１０、Ｐ方向オーミック接触電極３１０およびＰ連結電極６１０の外側面に備えられてＰ－Ｎ接合１０およびＰ方向連結部２０の構造を保護する。Ｐ方向支持金属部５１０はＣｕ、ＣｕＷ、ＮｉまたはＡｕなどの金属のうちいずれか一つが使われ得る。
また、Ｐ方向支持金属部５１０を形成するためにＰ方向シードメタル４１０が備えられ得る。詳細には、Ｐ方向シードメタル４１０はＰ方向絶縁部２１０およびＰ方向オーミック接触電極３１０の外側面に薄い膜でコーティングされて備えられることによって、Ｐ方向支持金属部５１０がＰ方向シードメタル４１０を通じての電解メッキ工程で形成され得る。
図６は、本発明の第１実施例に係るＮ方向連結部３０を示した断面図である。Ｎ方向連結部３０はＮ層（Ｎ）の下面に備えられてＮ層（Ｎ）に電極を連結し、Ｐ－Ｎ接合１０の下面を保護し、Ｎ方向の発光色の変換のための構成である。詳細には、Ｎ方向連結部３０はＮ方向オーミック接触電極３２０、Ｎ連結電極６２０およびＮ方向封止材層７２０を含む。
Ｎ方向オーミック接触電極３２０は、Ｎ層（Ｎ）に対するオーミック接触（ｏｈｍｉｃ ｃｏｎｔａｃｔ）を形成するための構成である。詳細には、Ｎ方向オーミック接触電極３２０はＮ層（Ｎ）の下面およびＮ方向絶縁部２２０の下面に所定厚さだけ蒸着されて備えられ、各Ｎ方向の島１２０とのオーミック接触を形成する。一方、Ｐ方向オーミック接触電極３１０とは異なり、Ｎ方向オーミック接触電極３２０としてはＴｉ／Ａｌ／Ｎｉ／ＡｕまたはＣｒ／Ｎｉ／Ａｕなどの不透明な合金素材が使われ得る。したがって、Ｎ方向オーミック接触電極３２０はＮ方向枝構造（ＮＢＳ）で備えられてＮ層（Ｎ）の下面を部分的に露出させるように備えられる。ここで、「枝構造」とは、縁部および縁部から内部方向に伸び出た枝部を含む構造を意味する。
図７は、本発明の第１実施例に係るＮ方向オーミック接触電極３２０を示した平面図である。図７を参照してＮ方向枝構造（ＮＢＳ）について詳細に説明すると、Ｎ層（Ｎ）の下面縁部分に四角縁の形態のＮオーミック縁部３２１が形成され、前記Ｎオーミック縁部３２１から内部方向に伸び出て多岐に分かれるＮオーミック枝部３２２が各Ｎ方向メサ構造（ＮＭＳ）に形成される。Ｎオーミック縁部３２１は後述するＮ連結電極６２０と連結されるための構成であり、Ｎオーミック枝部３２２はＮ層（Ｎ）との接触面積を広げるために前記Ｎオーミック縁部３２１から伸び出てＮ方向メサ構造（ＮＭＳ）に接する構成である。
ただし、図２～図６では図面の簡潔化のために３個のＮ方向メサ構造（ＮＭＳ）および３個のＮオーミック枝部３２２が備えられ、各Ｎ方向メサ構造（ＮＭＳ）の全体Ｐ－Ｎ接合１０に対する相対的に幅が広いものを基準として図示したが、実際には図７でのように、より多い数のＮ方向メサ構造（ＮＭＳ）およびＮオーミック枝部３２２が備えられ得、各Ｎ方向メサ構造（ＮＭＳ）は全体Ｐ－Ｎ接合１０に対して相対的に微細な幅で備えられ得る。
Ｎ方向封止材層７２０はＰ－Ｎ接合１０の下面を保護し、Ｎ方向の発光色の変換のための構成である。詳細には、Ｎ方向封止材層７２０はＮ方向オーミック接触電極３２０の下面に備えられて透過する光の色を変換させる。ただし、Ｎ連結電極６２０がＮ方向オーミック接触電極３２０と連結されなければならないため、Ｎ方向封止材層７２０はＮ方向オーミック接触電極３２０の下面に備えられるものの、Ｎ方向オーミック接触電極３２０の下面縁は露出するように形成される。Ｎ方向封止材層７２０の素材としては、一般の蛍光体およびシリコンの混合物またはシリコン、ＰＩＧ（Ｐｈｏｓｐｈｏｒ ｉｎ Ｇｌａｓｓ）またはＲｅｍｏｔｅ Ｐｈｏｓｐｈｏｒであり得る。
Ｎ連結電極６２０はＮ方向オーミック接触電極３２０と連結されてカソード（Ｃａｔｈｏｄｅ）の役割をするための構成である。詳細には、Ｎ連結電極はＮ方向封止材層７２０の側面を囲み、Ｎ方向オーミック接触電極３２０の下面縁に連結されて備えられる。また、Ｎ連結電極６２０は反射板の役割をしてＮ方向封止材層７２０の側面を通じて光が漏れることを防止する効果がある。Ｎ連結電極６２０の素材としては、Ｔｉ／Ａｇ、Ｔｉ／Ａｌ、Ｔｉ／Ａｕ、Ａｇ、Ａｌ、ＣｕまたはＮｉなどの合金または金属のうちいずれか一つが使われ得る。
一方、Ｎ方向オーミック接触電極３２０およびＮ方向封止材層７２０は素材の特性上損傷しやすく、Ｎ連結電極６２０は薄く備えられるため、Ｎ方向封止材層７２０を保護する役割はできないという問題点がある。これを解決するために、Ｎ方向連結部３０はＮ方向支持金属部５２０を含むことができる。詳細には、Ｎ方向支持金属部５２０はＮ方向オーミック接触電極３２０およびＮ連結電極６２０の外側面に備えられてＮ方向連結部３０の構造を保護する。Ｎ方向支持金属部５２０はＣｕ、ＣｕＷ、ＮｉまたはＡｕなどの金属のうちいずれか一つが使われ得る。
また、Ｎ方向支持金属部５２０を形成するためにＮ方向シードメタル４２０が備えられ得る。詳細には、Ｎ方向シードメタル４２０はＮ方向オーミック接触電極３２０の外側面およびＮ方向絶縁部２２０の下面に薄い膜でコーティングされて備えられることによって、Ｎ方向支持金属部５２０がＮ方向シードメタル４２０を通じての電解メッキ工程で形成され得る。
図８は、本発明の第１実施例に係るＰ－Ｎ接合１０、Ｐ方向連結部２０およびＮ方向連結部３０の結合関係を示した断面図である。Ｐ方向連結部２０はＰ層（Ｐ）の上面に備えられてＰ層（Ｐ）に電極を連結し、Ｐ－Ｎ接合１０の上面を保護し、Ｐ方向の発光色を変換する。Ｎ方向連結部３０はＮ層（Ｎ）の下面に備えられてＮ層（Ｎ）に電極を連結し、Ｐ－Ｎ接合１０の下面を保護し、Ｎ方向の発光色を変換する。その結果、単一Ｐ－Ｎ接合１０で構成されたＬＥＤチップがＰ方向連結部２０およびＮ方向連結部３０により両面で発光することになる。
以下、図９～図４４を参照して本発明の第１実施例に係る両面発光ＬＥＤチップの製造方法について詳細に説明する。
図９は、本発明の第１実施例に係る両面発光ＬＥＤチップの製造方法を示したフローチャートである。
本発明によると、両面発光ＬＥＤチップの製造方法は、基板の上面にＰ－Ｎ接合１０を形成する第１段階（Ｓ１００）、Ｐ方向連結部２０を形成する第２段階（Ｓ２００）、接着剤の塗布および支持基板を付着する第３段階（Ｓ３００）、基板を分離する第４段階（Ｓ４００）、チップアレイの上下を反転させる第５段階（Ｓ５００）、Ｎ方向ＬＥＤ構造を形成する第６段階（Ｓ６００）、支持基板および接着剤を除去する第７段階（Ｓ７００）およびチップアレイを切断して単一のチップを分離する第８段階（Ｓ８００）を含むことを特徴とする。
図１０は、本発明の第１実施例に係る基板Ｓｕｂ１の上面にＰ－Ｎ接合を形成する第１段階（Ｓ１００）を示した断面図である。
第１段階（Ｓ１００）はＬＥＤに使われる半導体層が基板Ｓｕｂ１の上面に形成される段階であり、基板Ｓｕｂ１の上面にＮ層（Ｎ）、活性層（Ａ）およびＰ層（Ｐ）が順に形成される。Ｎ層（Ｎ）、活性層（Ａ）およびＰ層（Ｐ）の各層はＭＯＣＶＤ（Ｍｅｔａｌ－Ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）等の装備によってエピタキシャル成長（ＥＰＩ Ｇｒｏｗｔｈ）で形成され得る。
基板Ｓｕｂ１はＬＥＤを形成するために上面に半導体が成長する基板であり、サファイア（Ａｌ２Ｏ３）、ＳｉまたはＳｉＣなどの単結晶性基板のうちいずれか一つの素材で備えられる。本説明では所定の厚さを有するサファイア基板を使うものを基準として説明する。
図１１は、本発明の第１実施例に係るＰ方向連結部２０を形成する第２段階（Ｓ２００）を示したフローチャートである。
第２段階（Ｓ２００）は、Ｐ層の上面に電極構造および封止材構造を形成する段階である。詳細には、第２段階（Ｓ２００）はＰ方向メサ食刻（Ｍｅｓａ Ｅｔｃｈｉｎｇ）段階（Ｓ２１０）、分離食刻（Ｉｓｏｌａｔｉｏｎ Ｅｔｃｈｉｎｇ）段階（Ｓ２２０）、Ｐ方向絶縁処理（Ｐａｓｓｉｖａｔｉｏｎ）段階（Ｓ２３０）、Ｐ方向オーミック接触電極３１０形成段階（Ｓ２４０）、Ｐ方向選択的メッキ段階（Ｓ２５０）、Ｐ連結電極６１０形成段階（Ｓ２６０）およびＰ方向封止材層７１０形成段階（Ｓ２７０）を含む。
図１２は、本発明の第１実施例に係るＰ方向メサ食刻段階（Ｓ２１０）を示した断面図である。
Ｐ方向メサ食刻段階（Ｓ２１０）はＰ方向メサ構造（ＰＭＳ）を形成するための段階であり、Ｐ層（Ｐ）の上面からＮ層（Ｎ）の所定深さまで削って陰刻する段階である。詳細には、Ｐ層（Ｐ）の上面からあらかじめ設定したパターンに該当する部分をＲＩＥ（Ｒｅａｃｔｉｖｅ－ｉｏｎ ｅｔｃｈｉｎｇ）またはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ）などの乾式食刻方式を通じて所定の第１深さだけ削る。本説示例では複数個のＰ方向の島１１０を形成するメサ構造であるものを基準として説明した。
図１３は、本発明の第１実施例に係る分離食刻段階（Ｓ２２０）を示した断面図である。
分離食刻段階（Ｓ２２０）はＰ層（Ｐ）、活性層（Ａ）およびＮ層（Ｎ）を横および縦に分離して複数個のチップを製造するために、個別チップの間を食刻して除去する段階である。本説明の図面は複数個のチップからなる配列（Ａｒｒａｙ）のうち単一のチップを示したものであり、単一のチップの外側部分が分離食刻されて除去されたものとして図示した。以下、分離食刻段階によって基板が露出した部分を分離部として説明する。分離食刻段階はＲＩＥ（Ｒｅａｃｔｉｖｅ－ｉｏｎ ｅｔｃｈｉｎｇ）またはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ）などの乾式食刻方式が使われ得る。
図１４は、本発明の第１実施例に係るＰ方向絶縁処理段階（Ｓ２３０）を示した断面図である。
Ｐ方向絶縁処理段階（Ｓ２３０）はＰ方向絶縁部２１０を形成する段階である。詳細には、基板Ｓｕｂ１およびチップの全体表面に絶縁膜を所定の第４厚さだけ蒸着させた後、各Ｐ方向の島１１０の上面が露出するように各Ｐ方向の島１１０に該当する部分の絶縁膜は除去される。
図１５は、本発明の第１実施例に係るＰ方向オーミック接触電極３１０形成段階（Ｓ２４０）を示した断面図である。
Ｐ方向オーミック接触電極３１０形成段階（Ｓ２４０）はＰ－Ｎ接合１０の上面にＰ方向オーミック接触電極３１０を形成する段階である。詳細には、Ｐ－Ｎ接合１０の上面にＰ方向オーミック接触電極３１０が所定の第５厚さだけ蒸着され、形成されたＰ方向オーミック接触電極３１０は各Ｐ方向の島１１０の上面に接することになる。
図１６は、本発明の第１実施例に係るＰ方向選択的メッキ段階（Ｓ２５０）を示したフローチャートである。
Ｐ方向選択的メッキ段階（Ｓ２５０）はＰ方向支持金属部５１０を形成する段階である。詳細には、Ｐ方向選択的メッキ段階（Ｓ２５０）はＰ方向シードメタル４１０形成段階（Ｓ２５１）、Ｐ方向フォトレジスト５１１形成段階（Ｓ２５２）、Ｐ方向メッキ段階（Ｓ２５３）およびＰ方向フォトレジスト除去段階（Ｓ２５４）を含む。
図１７は、本発明の第１実施例に係るＰ方向シードメタル４１０形成段階（Ｓ２５１）を示した断面図である。
Ｐ方向シードメタル４１０形成段階（Ｓ２５１）は後述するＰ方向メッキ段階（Ｓ２５３）で使われる電解メッキ工程のために必要なシードメタルをコーティングする段階である。詳細には、シードメタルが基板およびＰ－Ｎ接合１０の上面にコーティングされた後、Ｐ－Ｎ接合１０の上面に該当する部分はエッチング（Ｅｔｃｈｉｎｇ）およびＬｉｆｔ ｏｆｆ工程を通じて除去される。したがって、Ｐ方向オーミック接触電極３１０の上面が露出する。
図１８は、本発明の第１実施例に係るＰ方向フォトレジスト５１１形成段階（Ｓ２５２）を示した断面図である。
Ｐ方向フォトレジスト５１１形成段階（Ｓ２５２）はフォトリソグラフィ（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）を通じての選択的メッキのためにＰ方向フォトレジスト５１１を形成する段階である。詳細には、Ｐ－Ｎ接合１０の上面部分はメッキされないように、Ｐ－Ｎ接合１０の上面にフォトレジスト５１１を形成する。したがって、Ｐ方向シードメタル４１０のみが露出することになる。
図１９は、本発明の第１実施例に係るＰ方向メッキ段階（Ｓ２５３）を示した断面図である。
Ｐ方向メッキ段階（Ｓ２５３）は露出したＰ方向シードメタル４１０を通じての電解メッキ工程でＰ方向支持金属部５１０を形成する段階である。詳細には、電解メッキ工程によって露出したＰ方向シードメタル４１０部位にのみＰ方向支持金属部５１０が形成され、フォトレジスト５１１によりＰ－Ｎ接合１０が電解メッキ工程中に損傷することが防止される。
図２０は、本発明の第１実施例に係るＰ方向フォトレジスト除去段階（Ｓ２５４）を示した断面図である。
Ｐ方向フォトレジスト除去段階（Ｓ２５４）は選択的メッキのために使われたフォトレジスト５１１が除去される段階である。したがって、Ｐ方向オーミック接触電極３１０の上面が再び露出する。
図２１は、本発明の第１実施例に係るＰ連結電極６１０形成段階（Ｓ２６０）を示した断面図である。
Ｐ連結電極６１０形成段階（Ｓ２６０）は、Ｐ方向オーミック接触電極３１０に連結されるＰ連結電極６１０を形成する段階である。詳細には、Ｐ連結電極６１０はＰ方向オーミック接触電極３１０の上面縁に接し、Ｐ方向支持金属部５１０の内側壁に接するように形成される。また、電源との連結が容易であるようにＰ方向支持金属部５１０の上面に所定幅で露出するように形成されることが好ましい。
一方、Ｐ方向オーミック接触電極３１０は抵抗が高くてＰ連結電極６１０との電荷の移動が容易でない場合もあり得るため、Ｐ連結電極６１０はＰ方向オーミック接触電極３１０との接触面積を高めるためのＰ方向枝構造（ＰＢＳ）を有することができる。ここで「枝構造」とは、前述したＮ方向枝構造（ＮＢＳ）と同様に縁部および縁部から内部方向に伸び出た枝部を含む構造を意味する。
図２２は本発明の他の実施例に係る枝構造で備えられたＰ連結電極６１０'形成段階（Ｓ２６０'）を示した断面図であり、図２３は本発明の他の実施例に係る枝構造で備えられたＰ連結電極６１０'を示した平面図である。ただし、図２２では図面の簡潔化のために３個のＰ電極枝部６１２が備えられ、各Ｐ電極枝部６１２の全体Ｐ－Ｎ接合１０に対する相対的な幅が広いものを基準として図示したが、実際には図２３でのように、より多い数のＰ電極枝部６１２が備えられ得、各Ｐ電極枝部６１２は全体Ｐ－Ｎ接合１０に対して相対的に微細な幅で備えられ得る。
図２２および図２３を参照してＰ方向枝構造（ＰＢＳ）について詳細に説明すると、Ｐ電極縁部６１１はＰ方向オーミック接触電極の上面縁に接し、Ｐ方向メッキ金属の内側壁および上面に接するように形成される。また、前記Ｐ電極縁部６１１から内部方向に伸び出て多岐に分かれるＰ電極枝部６１２がＰ方向オーミック接触電極３１０の上面に複数個形成される。Ｐ電極縁部６１１およびＰ電極枝部６１２がそれぞれＰ方向オーミック接触電極３１０と接触して形成されることによって、電荷の移動が容易となる。また、Ｐ方向枝構造（ＰＢＳ）およびＮ方向枝構造（ＮＢＳ）が対称となるように備えられる場合、スプレッディング効果を増加させる効果がある。
図２４は、本発明の第１実施例に係るＰ方向封止材層７１０形成段階（Ｓ２７０）を示した断面図である。
Ｐ方向封止材層７１０形成段階（Ｓ２７０）は、Ｐ方向オーミック接触電極３１０の上面にＰ方向封止材層７１０を形成する段階である。詳細には、Ｐ方向オーミック接触電極３１０およびＰ連結電極６１０で囲まれた空間に封止材が塗布されることによってＰ方向封止材層７１０が形成される。
図２５は、本発明の第１実施例に係る接着剤Ｇの塗布および支持基板Ｓｕｂ２を付着する第３段階（Ｓ３００）を示した断面図である。
接着剤Ｇの塗布および支持基板Ｓｕｂ２を付着する第３段階（Ｓ３００）は、後述する段階のためにＰ方向連結部２０の上面に支持基板Ｓｕｂ２を付着する段階である。支持基板Ｓｕｂ２としてはガラス、Ｓｉ、金属、セラミックのうちいずれか一つの素材が使われ得る。
図２６は、本発明の第１実施例に係る基板Ｓｕｂ１を分離する第４段階（Ｓ４００）を示した断面図である。
基板を除去する第４段階（Ｓ４００）はＮ層（Ｎ）の下面にＮ方向連結部３０を形成するために基板Ｓｕｂ１を分離して除去する段階である。基板Ｓｕｂ１はＬａｓｅｒ Ｌｉｆｔ－ｏｆｆおよびＣｈｅｍｉｃａｌ Ｌｉｆｔ－ｏｆｆ方式を通じて分離することができる。
図２７は、本発明の第１実施例に係るチップアレイの上下を反転させる第５段階（Ｓ５００）を示した断面図である。
チップアレイの上下を反転させる第５段階（Ｓ５００）は、Ｎ方向連結部３０を形成しやすく容易にするためにチップアレイの上下を反転させる段階である。以下、反転したＮ層（Ｎ）方向を上側、Ｐ層（Ｐ）方向を下側と定義して説明する。
図２８は、本発明の第１実施例に係るＮ方向連結部３０を形成する第６段階（Ｓ６００）を示したフローチャートである。
第６段階（Ｓ６００）は、Ｎ層の上面に電極構造および封止材構造を形成する段階である。詳細には、第６段階（Ｓ６００）はＮ方向メサ食刻（Ｍｅｓａ Ｅｔｃｈｉｎｇ）段階（Ｓ６１０）、Ｎ方向絶縁処理（Ｐａｓｓｉｖａｔｉｏｎ）段階（Ｓ６２０）、Ｎ方向オーミック接触電極３２０形成段階（Ｓ６３０）、Ｎ方向選択的メッキ段階（Ｓ６４０）、Ｎ連結電極６２０形成段階（Ｓ６５０）およびＮ方向封止材層７２０形成段階（Ｓ６６０）を含む。
図２９は、本発明の第１実施例に係るＮ方向メサ食刻段階（Ｓ６１０）を示した断面図である。
Ｎ方向メサ食刻段階（Ｓ６１０）はＮ方向メサ構造（ＮＭＳ）を形成するための段階であり、Ｎ層（Ｎ）の上面から所定深さを削って陰刻する段階である。詳細には、Ｎ層（Ｎ）の上面からあらかじめ設定したパターンに該当する部分をＲＩＥ（Ｒｅａｃｔｉｖｅ－ｉｏｎ ｅｔｃｈｉｎｇ）またはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ）などの乾式食刻方式を通じて所定の第２深さだけ削る。本説示例では複数個のＮ方向の島１２０を形成するメサ構造であるものを基準として説明した。
図３０は、本発明の第１実施例に係るＮ方向絶縁処理段階（Ｓ６２０）を示した断面図である。
Ｎ方向絶縁処理段階（Ｓ６２０）はＮ方向絶縁部２２０を形成する段階である。詳細には、基板Ｓｕｂ１およびチップの全体表面に絶縁膜を所定の第４厚さだけ蒸着させた後、Ｎ層（Ｎ）の上面が露出するように各Ｎ層（Ｎ）の上面に該当する部分の絶縁膜は除去される。Ｐ方向絶縁部２１０の場合とは異なり、Ｎ方向メサ構造（ＮＭＳ）には絶縁膜が形成されない。
図３１は、本発明の第１実施例に係るＮ方向オーミック接触電極３２０形成段階（Ｓ６３０）を示した断面図である。
Ｎ方向オーミック接触電極３２０形成段階（Ｓ６３０）はＰ－Ｎ接合１０の上面にＮ方向オーミック接触電極３２０を形成する段階である。詳細には、Ｐ－Ｎ接合１０の上面にＮ方向オーミック接触電極３２０が所定の第５厚さだけ蒸着されるものの、前述したＮ方向枝構造（ＮＢＳ）で形成されることによって、各Ｎオーミック枝部３２２がＮ方向メサ構造（ＮＭＳ）に接するように備えられる。
図３２は、本発明の第１実施例に係るＮ方向選択的メッキ段階（Ｓ６４０）を示したフローチャートである。
Ｎ方向選択的メッキ段階（Ｓ６４０）はＮ方向支持金属部５２０を形成する段階である。詳細には、Ｎ方向選択的メッキ段階（Ｓ６４０）はＮ方向シードメタル４２０形成段階（Ｓ６４１）、Ｎ方向フォトレジスト５２１形成段階（Ｓ６４２）、Ｎ方向メッキ段階（Ｓ６４３）およびＮ方向フォトレジスト除去段階（Ｓ６４４）を含む。
図３３は、本発明の第１実施例に係るＮ方向シードメタル４２０形成段階（Ｓ６４１）を示した断面図である。
Ｎ方向シードメタル４２０形成段階（Ｓ６４１）は後述するＮ方向メッキ段階（Ｓ６４３）で使われる電解メッキ工程のために必要なシードメタルをコーティングする段階である。詳細には、シードメタルが基板およびＰ－Ｎ接合１０の上面にコーティングされた後、Ｐ－Ｎ接合１０の上面に該当する部分はエッチング（Ｅｔｃｈｉｎｇ）およびＬｉｆｔ ｏｆｆ工程を通じて除去される。したがって、Ｎ方向オーミック接触電極３２０および各Ｎ方向の島１２０の上面が露出する。
図３４は、本発明の第１実施例に係るＮ方向フォトレジスト５２１形成段階（Ｓ６４２）を示した断面図である。
Ｎ方向フォトレジスト５２１形成段階（Ｓ６４２）はフォトリソグラフィ（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）を通じての選択的メッキのためにＮ方向フォトレジスト５２１を形成する段階である。詳細には、Ｐ－Ｎ接合１０の上面部分はメッキされないように、Ｐ－Ｎ接合１０の上面にフォトレジスト５２１を形成する。したがって、Ｎ方向シードメタル４２０のみが露出することになる。
図３５は、本発明の第１実施例に係るＮ方向メッキ段階（Ｓ６４３）を示した断面図である。
Ｎ方向メッキ段階（Ｓ６４３）は露出したＮ方向シードメタル４２０を通じての電解メッキ工程でＮ方向支持金属部５２０を形成する段階である。詳細には、電解メッキ工程によって露出したＮ方向シードメタル４２０部位にだけＮ方向支持金属部５２０が形成され、フォトレジスト５２１によりＰ－Ｎ接合１０が電解メッキ工程中に損傷することが防止される。
図３６は、本発明の第１実施例に係るＮ方向フォトレジスト除去段階（Ｓ６４４）を示した断面図である。
Ｎ方向フォトレジスト除去段階（Ｓ６４４）は選択的メッキのために使われたフォトレジスト５２１が除去される段階である。したがって、Ｎ方向オーミック接触電極３２０の上面および各Ｎ方向の島１２０の上面が再び露出する。
図３７は、本発明の第１実施例に係るＮ連結電極６２０形成段階（Ｓ６５０）を示した断面図である。
Ｎ連結電極６２０形成段階（Ｓ６５０）は、Ｎ方向オーミック接触電極３２０に連結されるＮ連結電極６２０を形成する段階である。詳細には、Ｎ連結電極６２０はＮオーミック縁部３２１の上面に接し、Ｎ方向支持金属部５２０の内側壁に接するように形成される。また、電源との連結が容易であるようにＮ方向支持金属部５２０の上面に所定幅で露出するように形成されることが好ましい。
図３８は、本発明の第１実施例に係るＮ方向封止材層７２０形成段階（Ｓ６６０）を示した断面図である。
Ｎ方向封止材層７２０形成段階（Ｓ６６０）は、Ｎ方向オーミック接触電極３２０上面およびＮ層（Ｎ）の上面にＮ方向封止材層７２０を形成する段階である。詳細には、Ｎ方向オーミック接触電極３２０、Ｎ層（Ｎ）およびＮ連結電極６２０で囲まれた空間に封止材が塗布されることによってＮ方向封止材層７２０が形成される。
支持基板Ｓｕｂ２および接着剤Ｇを除去する第７段階（Ｓ７００）は、Ｎ方向連結部３０を形成するためにＰ方向連結部２０の下面に付着された支持基板Ｓｕｂ２および接着剤Ｇを除去することによって、Ｐ方向連結部２０を再び露出させる段階である。
チップアレイを切断して単一のチップを分離する第８段階（Ｓ８００）は、アレイを形成している複数個のチップをそれぞれ切断して分離する段階である。各単一のチップはＬａｓｅｒ Ｓｃｒｉｂｅ工程またはＤｉｃｉｎｇ工程を通じて切断され得る。
図３９は、本発明の第１実施例に係る接着剤および支持基板を除去した後の両面発光ＬＥＤチップを示した断面図である。前述した第７段階（Ｓ７００）および第８段階（Ｓ８００）を経た後、単一両面発光ＬＥＤチップが完成される。
一方、本発明の第２実施例として、Ｐ方向メサ構造（ＰＭＳ）および／またはＮ方向メサ構造（ＮＭＳ）がないフラット構造の両面発光ＬＥＤチップが提供され得る。詳細には、本発明の第２実施例としてＮ層（Ｎ）、活性層（Ａ）およびＰ層（Ｐ）はメサ構造がないフラット構造で備えられ、各Ｐ方向の島１１０および各Ｎ方向の島１２０が形成されない両面発光ＬＥＤチップが提供され得る。
以下、図４０～図４４を参照して本発明の第２実施例について詳細に説明する。
図４０は、本発明の第２実施例に係る両面発光ＬＥＤチップを示した断面図である。図３９に示された第１実施例に係る両面発光ＬＥＤチップとは異なり、前記第１実施例に係るＰ方向絶縁処理段階（Ｓ２３０）でＰ方向メサ構造（ＰＭＳ）に形成された絶縁膜が除外された変形Ｐ方向絶縁部２１０'が備えられる。また、前記第１実施例に係るＮ方向オーミック接触電極３２０形成段階（Ｓ６３０）でＮ方向メサ構造（ＮＭＳ）に形成されたＮオーミック枝部３２２は、Ｎ方向メサ構造（ＮＭＳ）に形成される代わりにＮ層（Ｎ）の上面に接する変形Ｎ方向枝構造（ＮＢＳ「）で形成される。
図４１は、本発明の第２実施例に係るＰ方向発光部２０'を形成する第２－１段階（Ｓ２００'）を示したフローチャートである。第２－１段階（Ｓ２００'）は前記第１実施例の第２段階（Ｓ２００）を代替する段階である。前記第２段階（Ｓ２００）でＰ方向メサ食刻段階（Ｓ２１０）が除外され、Ｐ方向絶縁処理段階（Ｓ２３０）は変形Ｐ方向絶縁処理段階（Ｓ２３０'）に代替される。その他には第１実施例のように、分離食刻段階（Ｓ２２０）、Ｐ方向オーミック接触電極３１０形成段階（Ｓ２４０）、Ｐ方向選択的メッキ段階（Ｓ２５０）、Ｐ連結電極６１０形成段階（Ｓ２６０）およびＰ方向封止材層７１０形成段階（Ｓ２７０）を含む。
図４２は、本発明の第２実施例に係る第２Ｐ方向絶縁処理段階（Ｓ２３０'）を示した断面図である。第２Ｐ方向絶縁処理段階（Ｓ２３０'）は前記第１実施例でのＰ方向絶縁処理段階（Ｓ２３０）でＰ方向メサ構造（ＰＭＳ）に形成された絶縁膜が除外されることを特徴とする。本発明の第２実施例によると、メサ構造が形成されないため、チップの分離部分のみが絶縁処理される。詳細には、基板Ｓｕｂ１およびチップの全体表面に絶縁膜を所定の第４厚さだけ蒸着させた後、Ｐ層（Ｐ）の上面に該当する部分の絶縁膜は除去される。
図４３は、本発明の第２実施例に係るＮ方向連結部３０を形成する第６－１段階（Ｓ６００'）を示したフローチャートである。第６－１段階（Ｓ６００'）は前記第１実施例の第６段階（Ｓ６００）を代替する段階である。前記第６段階（Ｓ６００）でＮ方向メサ食刻段階（Ｓ６１０）が除外され、Ｎ方向オーミック接触電極３２０形成段階（Ｓ６３０）は変形Ｎ方向オーミック接触電極（３２０'）形成段階（Ｓ６３０'）に代替される。その他には第１実施例のように、Ｎ方向絶縁処理段階（Ｓ６２０）、Ｎ方向選択的メッキ段階（Ｓ６４０）、Ｎ連結電極６２０形成段階（Ｓ６５０）およびＮ方向封止材層７２０形成段階（Ｓ６６０）を含む。
図４４は、本発明の第２実施例に係る変形Ｎ方向オーミック接触電極（３２０'）形成段階（Ｓ６３０'）を示した断面図である。変形Ｎ方向オーミック接触電極（３２０'）形成段階（Ｓ６３０'）は前記第１じっしれでのＮ方向オーミック接触電極３２０形成段階（Ｓ６３０）でＮ方向オーミック接触電極３２０がＮ方向メサ構造（ＮＭＳ）に形成される代わりに、Ｎ層（Ｎ）の上面に接する変形Ｎ方向枝構造（ＮＢＳ'）で形成されることを特徴とする。
産業上利用の可能性
本発明によると、両面発光が必要な分野に単一のチップとして適用が可能であるため適用装備の小型化が可能であり、電力効率が増加し、製作費用が減少する効果がある。
また、本発明により製造された両面発光ＬＥＤチップは、一括工程で製作が可能であるため別途のパッケージング工程が不要である。
また、本発明に係る両面発光ＬＥＤチップは、ＬＥＤで発生した光の内部全反射が減少して光効率が増加する効果がある。

Claims (21)

  1. Ｐ層（Ｐ）および前記Ｐ層（Ｐ）の下側方向に備えられたＮ層（Ｎ）を含むＰ－Ｎ接合（１０）の電界発光効果を利用したＬＥＤチップにおいて、
    前記Ｐ層（Ｐ）は、
    前記Ｐ層（Ｐ）の上面から前記Ｎ層（Ｎ）の所定深さまで陰刻されて形成される１個以上のＰ方向メサ構造（ＰＭＳ）を含み、
    前記Ｎ層（Ｎ）は、
    前記Ｎ層（Ｎ）の下面に所定深さに陰刻されて形成される１個以上のＮ方向メサ構造（ＮＭＳ）を含み、
    前記Ｐ層（Ｐ）の上側方向および前記Ｎ層（Ｎ）の下側方向にそれぞれ発光することを特徴とする、両面発光ＬＥＤチップ。
  2. 前記Ｐ層（Ｐ）の上面にＰ方向連結部（２０）が備えられ、
    前記Ｎ層（Ｎ）の下面にＮ方向連結部（３０）が備えられ、
    前記Ｐ方向連結部（２０）は前記Ｐ層（Ｐ）に電源の連結を提供し、
    前記Ｎ方向連結部（３０）は前記Ｎ層（Ｎ）に電源の連結を提供し、
    前記Ｐ－Ｎ接合（１０）は前記Ｐ方向連結部（２０）および前記Ｎ方向連結部（３０）により外部環境から保護されることを特徴とする、請求項１に記載の両面発光ＬＥＤチップ。
  3. 前記Ｐ方向連結部（２０）は前記Ｐ層（Ｐ）の上面に備えられるＰ連結電極６１０を含み、
    前記Ｐ層（Ｐ）は前記Ｐ連結電極（６１０）を通じて上側方向から電源と連結され、
    前記Ｎ方向連結部（３０）は前記Ｎ層（Ｎ）の下面に備えられるＮ連結電極（６２０）を含み、
    前記Ｎ層（Ｎ）は前記Ｎ連結電極（６２０）を通じて下側方向から電源と連結されることを特徴とする、請求項２に記載の両面発光ＬＥＤチップ。
  4. 前記Ｐ方向連結部（２０）は、
    前記Ｐ層（Ｐ）と前記Ｐ連結電極（６１０）の間に備えられて前記Ｐ層（Ｐ）と前記Ｐ連結電極（６１０）間のオーミック接触を形成するＰ方向オーミック接触電極（３１０）を含み、
    前記Ｎ方向連結部（３０）は、
    前記Ｎ層（Ｎ）と前記Ｎ連結電極（６２０）の間に備えられて前記Ｎ層（Ｎ）と前記Ｎ連結電極（６２０）間のオーミック接触を形成するＮ方向オーミック接触電極（３２０）を含むことを特徴とする、請求項３に記載の両面発光ＬＥＤチップ。
  5. 前記Ｎ方向オーミック接触電極（３２０）は枝構造（ＢＳ）で備えられることを特徴とする、請求項４に記載の両面発光ＬＥＤチップ。
  6. 前記Ｐ連結電極（６１０）は前記Ｐ層（Ｐ）の上面から縁に沿って所定の上側方向の高さの壁形態で備えられ、
    前記Ｎ連結電極（６２０）は前記Ｎ層（Ｎ）の下面から縁に沿って所定の下側方向の高さの壁の形態で備えられることによって、
    前記Ｐ連結電極（６１０）はＰ方向発光の反射板の役割をし、
    前記Ｎ連結電極（６２０）はＮ方向発光の反射板の役割をすることを特徴とする、請求項３に記載の両面発光ＬＥＤチップ。
  7. 前記Ｐ方向連結部（２０）は、
    前記Ｐ層（Ｐ）の上面および前記Ｐ連結電極（６１０）で囲まれた空間に備えられて前記Ｐ層（Ｐ）を保護し、Ｐ方向の発光色を変換するＰ方向封止材層（７１０）を含み、
    前記Ｎ方向連結部（３０）は、
    前記Ｎ層（Ｎ）の上面および前記Ｎ連結電極（６２０）で囲まれた空間に備えられて前記Ｎ層（Ｎ）を保護し、Ｎ方向の発光色を変換するＮ方向封止材層（７２０）を含むことを特徴とする、請求項６に記載の両面発光ＬＥＤチップ。
  8. 前記Ｐ－Ｎ接合（１０）の外側面および前記Ｐ層（Ｐ）の上面縁に所定厚さの膜で形成されるＰ方向絶縁部（２１０）が備えられ、
    前記Ｐ方向絶縁部（２１０）の下面および前記Ｎ層（Ｎ）の下面縁に所定厚さの膜で形成されるＮ方向絶縁部（２２０）が備えられることを特徴とする、請求項１に記載の両面発光ＬＥＤチップ。
  9. 前記Ｐ－Ｎ接合（１０）、前記Ｐ方向連結部（２０）および前記Ｎ方向連結部（３０）の外側面にメッキされて備えられる支持金属部（５００）をさらに含むことを特徴とする、請求項２に記載の両面発光ＬＥＤチップ。
  10. 単一ＬＥＤチップとしてＰ－Ｎ接合の上側および下側でそれぞれ発光する両面発光ＬＥＤチップの製造方法であって、
    基板（Ｓｕｂ１）の上面にＮ層（Ｎ）およびＰ層（Ｐ）を成長させてＰ－Ｎ接合（１０）を形成する第１段階（Ｓ１００）；
    前記Ｐ層（Ｐ）の上面に前記Ｐ層（Ｐ）で電源の連結を提供するＰ方向連結部（２０）を形成する第２段階（Ｓ２００）；
    前記Ｐ－Ｎ接合（１０）の上下を反転させる第５段階（Ｓ５００）；
    前記Ｎ層（Ｎ）の上面に前記Ｎ層（Ｎ）で電源の連結を提供するＮ方向連結部（３０）を形成する第６段階（Ｓ６００）；および
    前記Ｐ－Ｎ接合（１０）、Ｐ方向連結部（２０）およびＮ方向連結部（３０）を切断して単一のチップに分離する第７段階（Ｓ７００）；を含み、
    前記Ｐ方向連結部（２０）を形成する第２段階（Ｓ２００）は、
    前記Ｐ層（Ｐ）の上面に前記Ｐ層（Ｐ）のオーミック接触のためのＰ方向オーミック接触電極（３１０）を積層させる段階（Ｓ２４０）；
    前記Ｐ－Ｎ接合（１０）の外側面に所定高さの壁形態でＰ方向支持金属部（５１０）を形成する段階（Ｓ２５０）；
    前記Ｐ方向支持金属部（５１０）の内側面に前記Ｐ方向オーミック接触電極（３１０）と連結されるＰ連結電極（６１０）を形成する段階（Ｓ２６０）；および
    前記Ｐ層（Ｐ）の上面および前記Ｐ連結電極（６１０）で囲まれた空間に封止材を塗布してＰ方向封止材層（７１０）を形成する段階（Ｓ２７０）；を含むことを特徴とする、両面発光ＬＥＤチップの製造方法。
  11. 前記Ｐ方向支持金属部（５１０）を形成する段階（Ｓ２５０）は、
    前記Ｐ－Ｎ接合（１０）の外側面に電解メッキ工程に必要なＰ方向シードメタル（４１０）を形成する段階（Ｓ２５１）；
    前記Ｐ－Ｎ接合（１０）の上面にＰ方向フォトレジスト（５１１）を形成する段階（Ｓ２５２）；
    前記Ｐ方向シードメタル（４１０）を通じての電解メッキ工程で前記Ｐ方向支持金属部（５１０）を形成する段階（Ｓ２５３）；および
    前記Ｐ方向フォトレジスト（５１１）を除去する段階（Ｓ２５４）；を含むことを特徴とする、請求項１０に記載の両面発光ＬＥＤチップの製造方法。
  12. 前記Ｐ方向オーミック接触電極（３１０）を積層させる段階（Ｓ２４０）の前に、
    前記Ｐ－Ｎ接合（１０）の外側面および前記Ｐ層（Ｐ）の上面縁を所定厚さの膜でコーティングさせてＰ方向絶縁部（２１０）を形成する段階（Ｓ２３０）を含むことを特徴とする、請求項１０に記載の両面発光ＬＥＤチップの製造方法。
  13. 前記Ｐ方向オーミック接触電極（３１０）を形成する段階（Ｓ２４０）の前に、
    前記Ｐ層（Ｐ）および前記Ｎ層（Ｎ）を所定の幅で食刻して複数個のＰ－Ｎ接合（１０）に分離する段階（Ｓ２２０）；を含むことを特徴とする、請求項１０に記載の両面発光ＬＥＤチップの製造方法。
  14. 前記Ｎ方向連結部（３０）を形成する第６段階（Ｓ６００）は、
    前記Ｎ層（Ｎ）の上面に前記Ｎ層（Ｎ）のオーミック接触のためのＮ方向オーミック接触電極（３２０）を積層させる段階（Ｓ６３０）；
    前記Ｐ方向支持金属部（５１０）の上面に所定高さの壁形態でＮ方向支持金属部（５２０）を形成する段階（Ｓ６４０）；
    前記Ｎ方向支持金属部（５２０）の内側面に前記Ｎ方向オーミック接触電極（３２０）と連結されるＮ連結電極（６２０）を形成する段階（Ｓ６５０）；および
    前記Ｎ層（Ｎ）の上面および前記Ｎ連結電極（６２０）で囲まれた空間に封止材を塗布してＮ方向封止材層（７２０）を形成する段階（Ｓ６６０）；を含むことを特徴とする、請求項１０に記載の両面発光ＬＥＤチップの製造方法。
  15. 前記Ｎ方向オーミック接触電極（３２０）を積層させる段階（Ｓ６３０）は、
    枝構造（ＢＳ）で備えられるＮ方向オーミック接触電極（３２０）を積層させることを特徴とする、請求項１４に記載の両面発光ＬＥＤチップ。
  16. 前記Ｎ方向支持金属部（５２０）を形成する段階（Ｓ６４０）は、
    前記Ｐ方向支持金属部（５１０）の上面に電解メッキ工程に必要なＮ方向シードメタル（４２０）を形成する段階（Ｓ６４１）；
    前記Ｐ－Ｎ接合（１０）の上面にＮ方向フォトレジスト（５２１）を形成する段階（Ｓ６４２）；
    前記Ｎ方向シードメタル（４２０）を通じての電解メッキ工程で前記Ｎ方向支持金属部（５２０）を形成する段階（Ｓ６４３）；および
    前記Ｎ方向フォトレジスト（５２１）を除去する段階（Ｓ６４４）；を含むことを特徴とする、請求項１４に記載の両面発光ＬＥＤチップの製造方法。
  17. 前記Ｎ方向オーミック接触電極（３２０）を積層させる段階（Ｓ６３０）の前に、
    前記Ｐ方向支持金属部（５１０）の上面および前記Ｎ層（Ｎ）の上面縁を所定厚さの膜でコーティングさせてＮ方向絶縁部（２２０）を形成する段階（Ｓ６２０）を含むことを特徴とする、請求項１４に記載の両面発光ＬＥＤチップの製造方法。
  18. 前記Ｐ方向オーミック接触電極（３１０）を積層させる段階（Ｓ２４０）の前に、
    前記Ｐ層（Ｐ）の上面を所定深さだけ陰刻してＰ方向メサ構造（ＰＭＳ）を形成する段階（Ｓ２１０）をさらに含むことを特徴とする、請求項１０に記載の両面発光ＬＥＤチップの製造方法。
  19. 前記Ｎ方向オーミック接触電極（３２０）を積層させる段階（Ｓ６３０）の前に、
    前記Ｎ層（Ｎ）の上面を所定深さだけ陰刻してＮ方向メサ構造（ＮＭＳ）を形成する段階（Ｓ６１０）をさらに含むことを特徴とする、請求項１４に記載の両面発光ＬＥＤチップの製造方法。
  20. 前記Ｐ－Ｎ接合（１０）の上下を反転させる第５段階（Ｓ５００）の前に、
    Ｐ方向連結部（２０）の上面に支持基板（Ｓｕｂ２）を付着する第３段階（Ｓ３００）；および
    前記基板（Ｓｕｂ１）を除去する第４段階（Ｓ４００）；を含むことを特徴とする、請求項１０に記載の両面発光ＬＥＤチップの製造方法。
  21. 前記単一のチップに分離する第７段階（Ｓ７００）の後に、
    前記支持基板（Ｓｕｂ２）を除去する第８段階（Ｓ８００）が含まれることを特徴とする、請求項２０に記載の両面発光ＬＥＤチップの製造方法。
JP2021538768A 2018-12-31 2019-12-31 両面発光ｌｅｄチップ Active JP7466933B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20180174265 2018-12-31
KR10-2018-0174265 2018-12-31
KR10-2019-0001089 2019-01-04
KR20190001089 2019-01-04
PCT/KR2019/018807 WO2020141861A1 (ko) 2018-12-31 2019-12-31 양면 발광 led 칩

Publications (2)

Publication Number Publication Date
JP2022516285A JP2022516285A (ja) 2022-02-25
JP7466933B2 true JP7466933B2 (ja) 2024-04-15

Family

ID=71407312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021538768A Active JP7466933B2 (ja) 2018-12-31 2019-12-31 両面発光ｌｅｄチップ

Country Status (5)

Country Link
US (1) US20220085262A1 (ja)
JP (1) JP7466933B2 (ja)
KR (2) KR102346212B1 (ja)
CN (1) CN113228308A (ja)
WO (1) WO2020141861A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522871A (ja) 2010-03-09 2013-06-13 シン，ワンウン 透明ｌｅｄウエハモジュール及びその製造方法
JP2013526052A (ja) 2010-04-30 2013-06-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 積層された蛍光体層を有するｌｅｄのウエハー

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156979A (en) * 1986-01-21 1992-10-20 Fuji Electric Co., Ltd. Semiconductor-based radiation-detector element
KR100828351B1 (ko) * 2001-04-17 2008-05-08 삼성전자주식회사 발광 소자 및 이를 적용한 디스플레이 장치
JP3908240B2 (ja) * 2004-06-07 2007-04-25 統寶光電股▲分▼有限公司 発光ダイオード構造
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP2007207977A (ja) * 2006-02-01 2007-08-16 Canon Inc 発光素子及び発光素子アレイ
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20080012027A1 (en) * 2006-07-13 2008-01-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and method of fabricating light-emitting element
KR100887139B1 (ko) * 2007-02-12 2009-03-04 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101449005B1 (ko) * 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20120040972A (ko) 2010-10-20 2012-04-30 삼성엘이디 주식회사 양방향 발광소자 패키지
EP2631958A1 (en) * 2010-10-22 2013-08-28 Panasonic Corporation Mounting board, light emitting device and lamp
KR20130009373A (ko) * 2011-07-15 2013-01-23 엘지이노텍 주식회사 발광소자
KR101342418B1 (ko) 2012-10-25 2013-12-17 한국광기술원 양방향성을 갖는 ｌｅｄ 패키지
CN104091879A (zh) * 2014-07-25 2014-10-08 胡溢文 一种双面发光的led芯片封装结构
CN205944139U (zh) * 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
KR102550698B1 (ko) * 2016-04-11 2023-07-06 삼성디스플레이 주식회사 디스플레이 장치 및 조명 장치
JP7175900B2 (ja) * 2017-09-01 2022-11-21 株式会社半導体エネルギー研究所 半導体装置、及び表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522871A (ja) 2010-03-09 2013-06-13 シン，ワンウン 透明ｌｅｄウエハモジュール及びその製造方法
JP2013526052A (ja) 2010-04-30 2013-06-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 積層された蛍光体層を有するｌｅｄのウエハー

Also Published As

Publication number Publication date
KR102346212B1 (ko) 2022-01-03
KR20200083364A (ko) 2020-07-08
WO2020141861A1 (ko) 2020-07-09
US20220085262A1 (en) 2022-03-17
KR20200083363A (ko) 2020-07-08
JP2022516285A (ja) 2022-02-25
KR102271149B1 (ko) 2021-06-30
CN113228308A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US10249797B2 (en) High efficiency light emitting diode and method of fabricating the same
US7880181B2 (en) Light emitting diode with improved current spreading performance
US10559720B2 (en) High-power light-emitting diode and light-emitting module having the same
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US20130140588A1 (en) Light emitting diode and method of fabricating the same
JP2018121059A (ja) 発光素子
JP2009278139A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
KR20100035846A (ko) 발광 소자 및 그 제조방법
US20230317912A1 (en) Light-emitting diode and manufacturing method thereof
TWI789293B (zh) 發光元件
US9735316B2 (en) Method for manufacturing high voltage LED flip chip
EP2427923B1 (en) Extension of contact pads to the die edge with electrical isolation
JP7466933B2 (ja) 両面発光ｌｅｄチップ
KR101154511B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20130009719A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
JP2005019919A (ja) 発光装置
CN112909136A (zh) 发光二极管、显示面板、显示装置及制备方法
US12002842B2 (en) Light emitting device and manufacturing method thereof
KR101138978B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20220161191A (ko) 발광 소자
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101634370B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20120033294A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20120073396A (ko) 발광 다이오드 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240327

R150 Certificate of patent or registration of utility model

Ref document number: 7466933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150