KR102271149B1 - 양면 발광 led 칩의 제조 방법 - Google Patents

양면 발광 led 칩의 제조 방법 Download PDF

Info

Publication number
KR102271149B1
KR102271149B1 KR1020190179449A KR20190179449A KR102271149B1 KR 102271149 B1 KR102271149 B1 KR 102271149B1 KR 1020190179449 A KR1020190179449 A KR 1020190179449A KR 20190179449 A KR20190179449 A KR 20190179449A KR 102271149 B1 KR102271149 B1 KR 102271149B1
Authority
KR
South Korea
Prior art keywords
layer
forming
ohmic contact
junction
led chip
Prior art date
Application number
KR1020190179449A
Other languages
English (en)
Other versions
KR20200083364A (ko
Inventor
장필국
박영성
Original Assignee
주식회사 나노엑스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 나노엑스 filed Critical 주식회사 나노엑스
Publication of KR20200083364A publication Critical patent/KR20200083364A/ko
Application granted granted Critical
Publication of KR102271149B1 publication Critical patent/KR102271149B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 P-N 접합의 상측 및 하측으로 각각 발광하는 양면 발광 LED 칩의 제조 방법으로서, 기판 상면에 N층 및 P층을 성장시켜 P-N접합을 형성하는 제1 단계, 상기 P층의 상면에 상기 P층으로 전원 연결을 제공하는 P방향 연결부를 형성하는 제2 단계, 상기 P-N접합의 상하를 반전시키는 제5 단계, 상기 N층의 상면에 상기 N층으로 전원 연결을 제공하는 N방향 연결부를 형성하는 제6 단계, 및 상기 P-N접합, P방향 연결부 및 N방향 연결부를 절단하여 단일 칩으로 분리하는 제7 단계를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법을 제공한다.
본 발명에 따르면, 양면 발광이 필요한 분야에 단일 칩으로서 적용이 가능하여 적용 장비의 소형화가 가능하고, 전력 효율이 증가하며, 제작 비용이 감소하는 효과가 있다. 또한, 본 발명에 따라 제조된 양면 발광 LED 칩은 일괄 공정으로 제작 가능하므로 별도의 패키징 공정이 필요하지 않게 된다. 또한, 본 발명에 따른 양면 발광 LED 칩은 LED에서 발생한 빛의 내부 전반사가 감소하여 광 효율이 증가하는 효과가 있다.

Description

양면 발광 LED 칩의 제조 방법{THE METHOD FOR MANUFACTURING LED CHIPS FOR EMITTING DOUBLESIDE}
본 발명은 양면으로 발광하는 LED 칩의 제조 방법에 관한 것이다. 상세하게, 단일 LED 칩으로서 상측 및 하측으로 각각 발광하는 양면 발광 LED 칩의 제조 방법에 관한 것이다.
종래의 LED 칩은 P-N 접합면을 기준으로 일방향으로만 발광한다. 따라서 종래의 LED 칩을 사용하여 양면으로 빛을 발하도록 하기 위해선 각 면에 LED 칩이 각각 장착되어야 하며, 이 경우 두께가 두꺼워지는 문제, 전력 낭비가 심한 문제 및 제작 비용이 증가하는 문제가 있다.
선행문헌1: 대한민국 공개특허 제10-2012-0040972호 (2012년 04월 30일 공개) 선행문헌2: 대한민국 등록특허 제10-1342418호 (2013년 12월 11일 등록)
본 발명의 과제는 양면으로 발광하는 LED 칩의 구조를 제공하는 것이다.
본 발명의 다른 과제는 상기 양면 발광 LED 칩의 제조 방법을 제공하는 것이다.
상기한 과제를 해결하기 위해 본 발명은 기판 상면에 N층 및 P층을 성장시켜 P-N접합을 형성하는 제1 단계, 상기 P층의 상면에 상기 P층으로 전원 연결을 제공하는 P방향 연결부를 형성하는 제2 단계, 상기 P-N접합의 상하를 반전시키는 제5 단계, 상기 N층의 상면에 상기 N층으로 전원 연결을 제공하는 N방향 연결부를 형성하는 제6 단계, 및 상기 P-N접합, P방향 연결부 및 N방향 연결부를 절단하여 단일 칩으로 분리하는 제7 단계를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법을 제공한다.
본 발명에 따르면, 양면 발광이 필요한 분야에 단일 칩으로서 적용이 가능하여 적용 장비의 소형화가 가능하고, 전력 효율이 증가하며, 제작 비용이 감소하는 효과가 있다.
또한, 본 발명에 따라 제조된 양면 발광 LED 칩은 일괄 공정으로 제작 가능하므로 별도의 패키징 공정이 필요하지 않게 된다.
또한, 본 발명에 따른 양면 발광 LED 칩은 LED에서 발생한 빛의 내부 전반사가 감소하여 광 효율이 증가하는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 나타낸 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 나타낸 단면도다.
도 3은 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 분리하여 수직으로 절단한 것을 나타낸 사시도이다.
도 4는 본 발명의 제1 실시예에 따른 P-N접합을 나타낸 단면도다.
도 5는 본 발명의 제1 실시예에 따른 P방향 발광부를 나타낸 단면도다.
도 6은 본 발명의 제1 실시예에 따른 N방향 발광부를 나타낸 단면도다.
도 7은 본 발명의 제1 실시예에 따른 N방향 오믹 접촉 전극을 나타낸 평면도이다.
도 8은 본 발명의 제1 실시예에 따른 P-N접합, P방향 발광부 및 N방향 발광부의 결합관계를 나타낸 단면도다.
도 9는 본 발명의 제1 실시예에 따른 양면 발광 LED 칩의 제조 방법을 나타낸 순서도이다.
도 10은 본 발명의 제1 실시예에 따른 P-N접합을 형성하는 제1 단계를 나타낸 단면도이다.
도 11은 본 발명의 제1 실시예에 따른 P방향 발광부를 형성하는 제2 단계를 나타낸 순서도이다.
도 12는 본 발명의 제1 실시예에 따른 P방향 메사 식각 단계를 나타낸 단면도이다.
도 13은 본 발명의 제1 실시예에 따른 분리 식각 단계를 나타낸 단면도이다.
도 14는 본 발명의 제1 실시예에 따른 P방향 절연 처리 단계를 나타낸 단면도이다.
도 15는 본 발명의 제1 실시예에 따른 P방향 오믹 접촉 전극 형성 단계를 나타낸 단면도이다.
도 16은 본 발명의 제1 실시예에 따른 P방향 선택적 도금 단계를 나타낸 순서도이다.
도 17은 본 발명의 제1 실시예에 따른 P방향 시드 메탈 형성 단계를 나타낸 단면도이다.
도 18은 본 발명의 제1 실시예에 따른 P방향 포토레지스트 형성 단계를 나타낸 단면도이다.
도 19는 본 발명의 제1 실시예에 따른 P방향 도금 단계를 나타낸 단면도이다.
도 20은 본 발명의 제1 실시예에 따른 P방향 포토레지스트 제거 단계를 나타낸 단면도이다.
도 21은 본 발명의 제1 실시예에 따른 P연결 전극 형성 단계를 나타낸 단면도이다.
도 22는 본 발명의 다른 실시예에 따른 가지구조로 구비된 P연결 전극 형성 단계를 나타낸 단면도이다.
도 23은 본 발명의 다른 실시예에 따른 가지구조로 구비된 P연결 전극을 나타낸 평면도이다.
도 24는 본 발명의 제1 실시예에 따른 P방향 봉지재층 형성 단계를 나타낸 단면도이다.
도 25는 본 발명의 제1 실시예에 따른 접착제 도포 및 지지 기판을 부착하는 제3 단계를 나타낸 단면도이다.
도 26은 본 발명의 제1 실시예에 따른 기판을 분리하는 제4 단계를 나타낸 단면도이다.
도 27은 본 발명의 제1 실시예에 따른 칩 어레이의 상하를 반전시키는 제5 단계를 나타낸 단면도이다.
도 28은 본 발명의 제1 실시예에 따른 N방향 발광부를 형성하는 제6 단계를 나타낸 순서도이다.
도 29는 본 발명의 제1 실시예에 따른 N방향 메사 식각 단계를 나타낸 단면도이다.
도 30은 본 발명의 제1 실시예에 따른 N방향 절연 처리 단계를 나타낸 단면도이다.
도 31은 본 발명의 제1 실시예에 따른 N방향 오믹 접촉 전극 형성 단계를 나타낸 단면도이다.
도 32는 본 발명의 제1 실시예에 따른 N방향 선택적 도금 단계를 나타낸 순서도이다.
도 33은 본 발명의 제1 실시예에 따른 N방향 시드 메탈 형성 단계를 나타낸 단면도이다.
도 34는 본 발명의 제1 실시예에 따른 N방향 포토레지스트 형성 단계를 나타낸 단면도이다.
도 35는 본 발명의 제1 실시예에 따른 N방향 도금 단계를 나타낸 단면도이다.
도 36는 본 발명의 제1 실시예에 따른 N방향 포토레지스트 제거 단계를 나타낸 단면도이다.
도 37은 본 발명의 제1 실시예에 따른 N연결 전극 형성 단계를 나타낸 단면도이다.
도 38은 본 발명의 제1 실시예에 따른 N방향 봉지재층 형성 단계를 나타낸 단면도이다.
도 39는 본 발명의 제1 실시예에 따른 접착제 및 지지 기판을 제거한 후의 양면 발광 LED 칩을 나타낸 단면도이다.
도 40은 본 발명의 제2 실시예에 따른 양면 발광 LED 칩을 나타낸 단면도이다.
도 41은 본 발명의 제2 실시예에 따른 P방향 발광부를 형성하는 제2-1 단계를 나타낸 순서도이다.
도 42는 본 발명의 제2 실시예에 따른 제2 P방향 절연 처리 단계를 나타낸 단면도이다.
도 43은 본 발명의 제2 실시예에 따른 N방향 발광부를 형성하는 제6-1 단계를 나타낸 순서도이다.
도 44는 본 발명의 제2 실시예에 따른 제2 N방향 오믹 접촉 전극 형성 단계를 나타낸 단면도이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명의 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 발명을 상세히 설명하기에 앞서, 본 명세서에서 '상측'은 도면에서 위쪽 방향을 의미하고, '하측'은 도면에서 아래쪽 방향을 의미한다.
이하, 첨부된 도면을 통해 본 발명에 따른 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 나타낸 사시도이다.
본 발명에 따른 양면 발광 LED 칩은 상측 방향 및 하측 방향에 각각 발광면을 갖되, 발광면의 형태는 설계에 따라 달라질 수 있다. 본 실시예에서는 사각형 발광면을 갖는 것을 기준으로 설명한다. 본 발명에 따르면 양면 발광 LED 칩은 일면으로부터 수직인 방향으로 상측 발광(Emit 1) 및 하측 발광(Emit 2)을 통해 양면으로 발광한다.
도 2는 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 나타낸 단면도다. 본 발명에 따른 양면 발광 LED 칩은 P형 반도체, N형 반도체 및 전극 등이 적층되어 구비된다.
이하, 도 3 내지 도 9를 참조하여 본 발명의 제1 실시예에 따른 양면 발광 LED 칩의 구조에 대하여 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 분리하여 수직으로 절단한 것을 나타낸 사시도이다. 본 발명에 따르면 양면 발광 LED 칩은, P-N접합(10), P방향 연결부(20) 및 N방향 연결부(30)를 포함한다. 이하, 도 4를 참조하여 P-N접합(10)에 대하여, 도 5를 참조하여 P방향 연결부(20)에 대하여, 도 6을 참조하여 N방향 연결부(30)에 대하여 상세히 설명한다.
도 4는 본 발명의 제1 실시예에 따른 P-N접합(10)을 나타낸 단면도다. P-N접합(10)은 P층(P), 활성층(A) 및 N층(N)을 포함하며, 전계 발광 효과에 의해 빛을 발하는 구성이다. 상세하게, P-N접합(10)은 N형 반도체로 형성되어 소정의 제1 두께로 구비되는 N층(N), 상기 N층(N)의 상면에 소정의 제2 두께로 구비되는 활성층(A) 및 상기 활성층(A)의 상면에 P형 반도체로 형성되어 소정의 제3 두께로 구비되는 P층(P)을 포함한다.
P층(P)은 전하 수송자로 정공(hole)이 사용되는 P형 반도체로 이루어진 층으로서, 목적으로 하는 LED 칩의 광학적 특성에 따라 소재가 달라질 수 있다. 본 설명에서는 P-GaN을 기준으로 설명한다.
활성층(A)은 전자와 정공이 결합하여 빛을 발하는 층으로서, 본 설명에서는 InGaN 또는 GaN 층으로 형성되는 것을 기준으로 설명한다.
N층(N)은 전하 수송자로 자유전자(free electron)가 사용되는 N형 반도체로 이루어진 층으로서, 목적으로 하는 LED 칩의 광학적 특성에 따라 소재가 달라질 수 있다. 본 설명에서는 N-GaN을 기준으로 설명한다.
한편, P-N접합(10)에서는 발광 효과와 아울러 열이 발생한다. 따라서 각 층 의 표면적을 늘려 발열이 용이할 수 있도록, P-N접합(10)은 메사구조(Mesa structure)로 구비될 수 있다. 여기서 '메사구조'란 각 층의 표면이 소정 깊이만큼 음각되어, 복수개의 섬이 형성되고 각 섬의 가장자리 부분은 수직 벼랑 내지는 사면으로 구비되는 구조를 의미한다. 본 발명의 제1 실시예에 따르면 P-N접합은 P층 표면에 형성되는 P방향 메사구조(PMS) 및 N층 표면에 형성되는 N방향 메사구조(NMS)를 포함한다.
P방향 메사구조(PMS)는 P층(P) 상면으로부터 N층(N)의 소정 깊이까지 음각되어 형성되는 메사구조며, 복수개의 P방향 섬(110)을 형성한다. 설계에 따라 P방향 섬(110)의 갯수는 달라질 수 있다. P방향 메사구조(PMS)가 P층(P) 상면으로부터 활성층(A)을 관통하여 N층(N)의 소정 깊이까지 음각되어 구비되므로 각 층에서 발생하는 열이 효율적으로 방출될 수 있다.
N방향 메사구조(NMS)는 N층(N) 하면으로부터 소정 깊이로 음각되어 형성되는 메사구조며, 복수개의 N방향 섬(120)을 형성한다. 설계에 따라 N방향 섬(120)의 개수는 달라질 수 있다. N층(N)은 P층(P)에 비해 두꺼운 두께로 구비되는 것이 일반적이므로 N방향 메사구조(NMS)는 N층(N)에만 형성된다.
또한, P-N접합(10)의 측면 및 상기 P방향 메사구조(PMS)의 측면은 금속으로 형성되는 부재가 접합되었을 때, 전하가 P층(P), 활성층(A) 및 N(층)을 통하지 않고 상기 부재를 통하여 이동함으로써 LED 칩의 정상 기능을 방해할 수 있다는 문제점이 있다. 이를 방지하기 위하여, P방향 절연부(210) 및 N방향 절연부(220)가 구비될 수 있다.
P방향 절연부(210)는 P-N접합(10)의 외측면 표면 및 상기 P방향 메사구조(PMS)의 외측면에 구비되는 막 형태의 구성이다. P방향 절연부(210)의 소재는 이산화규소(SiO2) 또는 질화규소(SiNx)가 사용될 수 있다.
N방향 절연부(220)는 P방향 절연부(210)의 하면과 접하여 구비되어 N층(N)의 테두리 부분을 절연시키기 위한 막 형태의 구성이다. N방향 절연부(220)의 소재는 이산화규소(SiO2) 또는 질화규소(SiNx)가 사용될 수 있다.
P방향 절연부(210) 및 N방향 절연부(220)가 서로 접하여 구비됨으로써 P-N접합(10)은 P층(P) 상면 및 N층(N) 상면만 노출되도록 절연처리 되는 효과가 있다.
도 5는 본 발명의 제1 실시예에 따른 P방향 연결부(20)를 나타낸 단면도다. P방향 연결부(20)는 P층(P)의 상면에 구비되어 P층(P)에 전극을 연결하며 P-N접합(10)의 상면을 보호하고 P방향 발광 색의 변환을 위한 구성이다. 상세하게, P방향 연결부(20)는 P방향 오믹 접촉 전극(310), P연결 전극(610) 및 P방향 봉지재층(710)을 포함한다.
P방향 오믹 접촉 전극(310)은, P층(P)에 대한 오믹 접촉(ohmic contact)을 형성하기 위한 구성이다. 상세하게, P방향 오믹 접촉 전극(310)은 P층(P) 상면 및 P방향 절연부(210) 상면에 소정 두께만큼 증착되어 형성되고, 각 P방향 섬(110)과의 오믹 접촉을 형성한다. 본 실시예에 따른 P방향 오믹 접촉 전극(310)으로는 산화 인듐 주석(Indium Tin Oxide, ITO), NiAu alloy 또는 NiPt alloy 등이 사용될 수 있다.
P방향 봉지재층(710)은 P-N접합(10)의 상면을 보호하며 P방향 발광 색의 변환을 위한 구성이다. 상세하게, P방향 봉지재층(710)은 P방향 오믹 접촉 전극(310) 상면에 구비되어 투과하는 빛의 색을 변환시킨다. 단, P연결 전극(610)이 P방향 오믹 접촉 전극(310)과 연결되어야 하므로 P방향 봉지재층(710)은 P방향 오믹 접촉 전극(310)의 상면에 구비되되, P방향 오믹 접촉 전극(310) 상면 가장자리는 노출되도록 형성된다. P방향 봉지재층(710)의 소재로는 일반 형광체 및 실리콘의 혼합물 또는 실리콘, PIG(Phosphor in Glass) 또는 Remote Phosphor 일 수 있다.
P연결 전극(610)은 P방향 오믹 접촉 전극(310)과 연결되어 애노드(Anode) 역할을 하기 위한 구성이다. 상세하게, P연결 전극은 P방향 봉지재층(710)의 측면을 둘러싸며 P방향 오믹 접촉 전극(310)의 상면 가장자리에 연결되어 구비된다. 또한, P연결 전극(610)은 반사판 역할을 하여 P방향 봉지재층(710)의 측면을 통해 빛이 빠져나가는 것을 방지하는 효과가 있다. P연결 전극(610)의 소재로는 Ti/Ag, Ti/Al, Ti/Au, Ag, Al, Cu, Ni, Ti/Al/Ni/Au 또는 Cr/Ni/Au 등의 합금 또는 금속 중 어느 하나가 사용될 수 있다.
한편, P-N접합(10), P방향 오믹 접촉 전극(310) 및 P방향 봉지재층(710)은 소재의 특성상 손상되기 쉬우며, P연결 전극(610)은 얇게 구비되므로 P방향 봉지재층(710)을 보호하는 역할은 하지 못한다는 문제점이 있다. 이를 해결하기 위하여, P방향 연결부(20)는 P방향 지지 금속부(510)를 포함할 수 있다. 상세하게, P방향 지지 금속부(510)는 P방향 절연부(210), P방향 오믹 접촉 전극(310) 및 P연결 전극(610)의 외측면에 구비되어 P-N접합(10) 및 P방향 연결부(20)의 구조를 보호한다. P방향 지지 금속부(510)는 Cu, CuW, Ni 또는 Au 등의 금속 중 어느 하나가 사용될 수 있다.
또한, P방향 지지 금속부(510)를 형성하기 위하여 P방향 시드 메탈(410)이 구비될 수 있다. 상세하게, P방향 시드 메탈(410)은 P방향 절연부(210) 및 P방향 오믹 접촉 전극(310)의 외측면에 얇은 막으로 코팅되어 구비됨으로써, P방향 지지 금속부(510)가 P방향 시드 메탈(410)을 통한 전해도금공정으로 형성될 수 있다.
도 6은 본 발명의 제1 실시예에 따른 N방향 연결부(30)를 나타낸 단면도다. N방향 연결부(30)는 N층(N)의 하면에 구비되어 N층(N)에 전극을 연결하며 P-N접합(10)의 하면을 보호하고 N방향 발광 색의 변환을 위한 구성이다. 상세하게, N방향 연결부(30)는 N방향 오믹 접촉 전극(320), N연결 전극(620) 및 N방향 봉지재층(720)을 포함한다.
N방향 오믹 접촉 전극(320)은, N층(N)에 대한 오믹 접촉(ohmic contact)을 형성하기 위한 구성이다. 상세하게, N방향 오믹 접촉 전극(320)은 N층(N) 하면 및 N방향 절연부(220) 하면에 소정 두께만큼 증착되어 구비되고, 각 N방향 섬(120)과의 오믹 접촉을 형성한다. 한편, P방향 오믹 접촉 전극(310)과 다르게, N방향 오믹 접촉 전극(320)으로는 Ti/Al/Ni/Au 또는 Cr/Ni/Au 등의 불투명한 합금소재가 사용될 수 있다. 따라서, N방향 오믹 접촉 전극(320)은 N방향 가지구조(NBS)로 구비되어 N층(N)의 하면을 부분적으로 노출시키도록 구비된다. 여기서, '가지구조'란 테두리부 및 테두리부로부터 내부 방향으로 뻗어나온 가지부를 포함하는 구조를 의미한다.
도 7은 본 발명의 제1 실시예에 따른 N방향 오믹 접촉 전극(320)을 나타낸 평면도이다. 도 7을 참조하여 N방향 가지구조(NBS)에 대하여 상세히 설명하면, N층(N) 하면 가장자리 부분에 사각 테두리 형태의 N오믹 테두리부(321)가 형성되고, 상기 N오믹 테두리부(321)에서 내부 방향으로 뻗어 나와 여러 갈래로 갈라지는 N오믹 가지부(322)가 각 N방향 메사구조(NMS)에 형성된다. N오믹 테두리부(321)는 후술할 N연결 전극(620)과 연결되기 위한 구성이며, N오믹 가지부(322)는 N층(N)과의 접촉 면적을 넓히기 위해 상기 N오믹 테두리부(321)로부터 뻗어나와 N방향 메사구조(NMS)에 접하는 구성이다.
단, 도 2 내지 도 6에서는 도면의 간결화를 위해 3개의 N방향 메사구조(NMS) 및 3개의 N오믹 가지부(322)가 구비되고, 각 N방향 메사구조(NMS)의 전체 P-N접합(10)에 대한 상대적 폭이 넓은 것을 기준으로 도시하였지만, 실제로는 도 7에서와 같이 더 많은 수의 N방향 메사구조(NMS) 및 N오믹 가지부(322)가 구비될 수 있으며, 각 N방향 메사구조(NMS)는 전체 P-N접합(10)에 대해 상대적으로 미세한 폭으로 구비될 수 있다.
N방향 봉지재층(720)은 P-N접합(10)의 하면을 보호하며 N방향 발광 색의 변환을 위한 구성이다. 상세하게, N방향 봉지재층(720)은 N방향 오믹 접촉 전극(320) 하면에 구비되어 투과하는 빛의 색을 변환시킨다. 단, N연결 전극(620)이 N방향 오믹 접촉 전극(320)과 연결되어야 하므로 N방향 봉지재층(720)은 N방향 오믹 접촉 전극(320)의 하면에 구비되되, N방향 오믹 접촉 전극(320) 하면 가장자리는 노출되도록 형성된다. N방향 봉지재층(720)의 소재로는 일반 형광체 및 실리콘의 혼합물 또는 실리콘, PIG(Phosphor in Glass) 또는 Remote Phosphor 일 수 있다.
N연결 전극(620)은 N방향 오믹 접촉 전극(320)과 연결되어 캐소드(Cathode) 역할을 하기 위한 구성이다. 상세하게, N연결 전극은 N방향 봉지재층(720)의 측면을 둘러싸며 N방향 오믹 접촉 전극(320)의 하면 가장자리에 연결되어 구비된다. 또한, N연결 전극(620)은 반사판 역할을 하여 N방향 봉지재층(720)의 측면을 통해 빛이 빠져나가는 것을 방지하는 효과가 있다. N연결 전극(620)의 소재로는 Ti/Ag, Ti/Al, Ti/Au, Ag, Al, Cu 또는 Ni 등의 합금 또는 금속 중 어느 하나가 사용될 수 있다.
한편, N방향 오믹 접촉 전극(320) 및 N방향 봉지재층(720)은 소재의 특성상 손상되기 쉬우며, N연결 전극(620)은 얇게 구비되므로 N방향 봉지재층(720)을 보호하는 역할은 하지 못한다는 문제점이 있다. 이를 해결하기 위하여, N방향 연결부(30)는 N방향 지지 금속부(520)를 포함할 수 있다. 상세하게, N방향 지지 금속부(520)는 N방향 오믹 접촉 전극(320) 및 N연결 전극(620)의 외측면에 구비되어 N방향 연결부(30)의 구조를 보호한다. N방향 지지 금속부(520)는 Cu, CuW, Ni 또는 Au 등의 금속 중 어느 하나가 사용될 수 있다.
또한, N방향 지지 금속부(520)를 형성하기 위하여 N방향 시드 메탈(420)이 구비될 수 있다. 상세하게, N방향 시드 메탈(420)은 N방향 오믹 접촉 전극(320)의 외측면 및 N방향 절연부(220)의 하면에 얇은 막으로 코팅되어 구비됨으로써, N방향 지지 금속부(520)가 N방향 시드 메탈(420)을 통한 전해도금공정으로 형성될 수 있다.
도 8은 본 발명의 제1 실시예에 따른 P-N접합(10), P방향 연결부(20) 및 N방향 연결부(30)의 결합관계를 나타낸 단면도다. P방향 연결부(20)는 P층(P) 상면에 구비되어 P층(P)에 전극을 연결하며 P-N접합(10)의 상면을 보호하고 P방향 발광 색을 변환한다. N방향 연결부(30)는 N층(N)의 하면에 구비되어 N층(N)에 전극을 연결하며 P-N접합(10)의 하면을 보호하고 N방향 발광 색을 변환한다. 그 결과, 단일 P-N접합(10)으로 구성된 LED칩이 P방향 연결부(20) 및 N방향 연결부(30)에 의해 양면으로 발광하게 된다.
이하, 도 9 내지 도 44를 참조하여 본 발명의 제1 실시예에 따른 양면 발광 LED 칩의 제조 방법에 대하여 상세히 설명한다.
도 9는 본 발명의 제1 실시예에 따른 양면 발광 LED 칩의 제조 방법을 나타낸 순서도이다.
본 발명에 따르면 양면 발광 LED 칩의 제조 방법은, 기판 상면에 P-N접합(10)을 형성하는 제1 단계(S100), P방향 연결부(20)를 형성하는 제2 단계(S200), 접착제 도포 및 지지 기판을 부착하는 제3 단계(S300), 기판을 분리하는 제4 단계(S400), 칩 어레이의 상하를 반전시키는 제5 단계(S500), N방향 LED 구조를 형성하는 제6 단계(S600), 지지 기판 및 접착제를 제거하는 제7 단계(S700) 및 칩 어레이를 절단하여 단일 칩을 분리하는 제8 단계(S800)를 포함하는 것을 특징으로 한다.
도 10은 본 발명의 제1 실시예에 따른 기판(Sub1) 상면에 P-N접합을 형성하는 제1 단계(S100)를 나타낸 단면도이다.
제1 단계(S100)는 LED에 사용되는 반도체 층이 기판(Sub1) 상면에 형성되는 단계로서, 기판(Sub1) 상면에 N층(N), 활성층(A) 및 P층(P)이 순서대로 형성된다. N층(N), 활성층(A) 및 P층(P)의 각 층은 MOCVD(Metal-Organic chemical vapor deposition) 등의 장비에 의해 애피택셜 성장(EPI Growth)으로 형성될 수 있다.
기판(Sub1)은 LED를 형성하기 위해 상면에 반도체가 성장되는 기판으로서, 사파이어(Al2O3), Si 또는 SiC 등의 단결정성 기판 중 어느 하나의 소재로 구비된다. 본 설명에서는 소정의 두께를 가진 사파이어 기판을 사용하는 것을 기준으로 설명한다.
도 11은 본 발명의 제1 실시예에 따른 P방향 연결부(20)를 형성하는 제2 단계(S200)를 나타낸 순서도이다.
제2 단계(S200)는, P층 상면에 전극 구조 및 봉지재 구조를 형성하는 단계이다. 상세하게, 제2 단계(S200)는 P방향 메사 식각(Mesa Etching) 단계(S210), 분리 식각(Isolation Etching) 단계(S220), P방향 절연 처리(Passivation) 단계(S230), P방향 오믹 접촉 전극(310) 형성 단계(S240), P방향 선택적 도금 단계(S250), P연결 전극(610) 형성 단계(S260) 및 P방향 봉지재층(710) 형성 단계(S270)를 포함한다.
도 12는 본 발명의 제1 실시예에 따른 P방향 메사 식각 단계(S210)를 나타낸 단면도이다.
P방향 메사 식각 단계(S210)는 P방향 메사구조(PMS)를 형성하기 위한 단계로서, P층(P) 상면으로부터 N층(N)의 소정 깊이까지 깎아내어 음각하는 단계이다. 상세하게, P층(P)의 상면으로부터 미리 설정한 패턴에 해당되는 부분을 RIE(Reactive-ion etching) 또는 ICP(Inductively Coupled Plasma Etching)등의 건식 식각 방식을 통해 소정의 제1 깊이만큼 깎아낸다. 본 설시예에서는 복수개의 P방향 섬(110)을 형성하는 메사구조인 것을 기준으로 설명하였다.
도 13은 본 발명의 제1 실시예에 따른 분리 식각 단계(S220)를 나타낸 단면도이다.
분리 식각 단계(S220)는 P층(P), 활성층(A) 및 N층(N)을 가로 및 세로로 분리하여 복수개의 칩을 제조하기 위해서, 개별 칩 사이를 식각하여 제거하는 단계이다. 본 설명의 도면은 복수개의 칩으로 된 배열(Array) 중 단일 칩을 나타낸 것으로서, 단일 칩의 바깥 부분이 분리 식각되어 제거된 것으로 도시하였다. 이하, 분리 식각 단계에 의하여 기판이 노출된 부분을 분리부라고 설명한다. 분리 식각 단계는 RIE(Reactive-ion etching) 또는 ICP(Inductively Coupled Plasma Etching)등의 건식 식각 방식이 사용될 수 있다.
도 14는 본 발명의 제1 실시예에 따른 P방향 절연 처리 단계(S230)를 나타낸 단면도이다.
P방향 절연 처리 단계(S230)는 P방향 절연부(210)를 형성하는 단계이다. 상세하게, 기판(Sub1) 및 칩의 전체 표면에 절연막을 소정의 제4 두께만큼 증착시킨 후, 각 P방향 섬(110)의 상면이 노출되도록 각 P방향 섬(110)에 해당되는 부분의 절연막은 제거된다.
도 15는 본 발명의 제1 실시예에 따른 P방향 오믹 접촉 전극(310) 형성 단계(S240)를 나타낸 단면도이다.
P방향 오믹 접촉 전극(310) 형성 단계(S240)는 P-N접합(10) 상면에 P방향 오믹 접촉 전극(310)을 형성하는 단계이다. 상세하게, P-N접합(10)의 상면에 P방향 오믹 접촉 전극(310)이 소정의 제5 두께만큼 증착되고, 형성된 P방향 오믹 접촉 전극(310)은 각 P방향 섬(110)의 상면에 접하게 된다.
도 16은 본 발명의 제1 실시예에 따른 P방향 선택적 도금 단계(S250)를 나타낸 순서도이다.
P방향 선택적 도금 단계(S250)는 P방향 지지 금속부(510)를 형성하는 단계이다. 상세하게, P방향 선택적 도금 단계(S250)는 P방향 시드 메탈(410) 형성 단계(S251), P방향 포토레지스트(511) 형성 단계(S252), P방향 도금 단계(S253) 및 P방향 포토레지스트 제거 단계(S254)를 포함한다.
도 17은 본 발명의 제1 실시예에 따른 P방향 시드 메탈(410) 형성 단계(S251)를 나타낸 단면도이다.
P방향 시드 메탈(410) 형성 단계(S251)는 후술할 P방향 도금 단계(S253)에서 사용되는 전해도금공정을 위해 필요한 시드 메탈을 코팅하는 단계이다. 상세하게, 시드 메탈이 기판 및 P-N접합(10)의 상면에 코팅된 후, P-N접합(10)의 상면에 해당되는 부분은 에칭(Etching) 및 Lift off 공정을 통해 제거된다. 따라서, P방향 오믹 접촉 전극(310)의 상면이 노출된다.
도 18은 본 발명의 제1 실시예에 따른 P방향 포토레지스트(511) 형성 단계(S252)를 나타낸 단면도이다.
P방향 포토레지스트(511) 형성 단계(S252)는 포토리소그라피(Photolithography)를 통한 선택적 도금을 위해 P방향 포토레지스트(511)를 형성하는 단계이다. 상세하게, P-N접합(10)의 상면 부분은 도금이 되지 않도록, P-N접합(10)의 상면에 포토레지스트(511)를 형성한다. 따라서, P방향 시드 메탈(410)만 노출되게 된다.
도 19는 본 발명의 제1 실시예에 따른 P방향 도금 단계(S253)를 나타낸 단면도이다.
P방향 도금 단계(S253)는 노출된 P방향 시드 메탈(410)을 통한 전해도금공정으로 P방향 지지 금속부(510)를 형성하는 단계이다. 상세하게, 전해도금공정으로 인하여 노출된 P방향 시드 메탈(410) 부위에만 P방향 지지 금속부(510)가 형성되며, 포토레지스트(511)에 의해 P-N접합(10)이 전해도금공정 중 손상되는 것이 방지된다.
도 20은 본 발명의 제1 실시예에 따른 P방향 포토레지스트 제거 단계(S254)를 나타낸 단면도이다.
P방향 포토레지스트 제거 단계(S254)는 선택적 도금을 위해 사용된 포토레지스트(511)가 제거되는 단계이다. 따라서, P방향 오믹 접촉 전극(310)의 상면이 다시 노출된다.
도 21은 본 발명의 제1 실시예에 따른 P연결 전극(610) 형성 단계(S260)를 나타낸 단면도이다.
P연결 전극(610) 형성 단계(S260)는, P방향 오믹 접촉 전극(310)에 연결되는 P연결 전극(610)을 형성하는 단계이다. 상세하게, P연결 전극(610)은 P방향 오믹 접촉 전극(310)의 상면 테두리에 접하고, P방향 지지 금속부(510)의 내측벽에 접하도록 형성된다. 또한, 전원과의 연결이 용이하도록 P방향 지지 금속부(510)의 상면에 소정 폭으로 노출되도록 형성되는 것이 바람직하다.
한편, P방향 오믹 접촉 전극(310)은 저항이 높아 P연결 전극(610)과의 전하 이동이 용이하지 않을 수 있으므로 P연결 전극(610)은 P방향 오믹 접촉 전극(310)과의 접촉 면적을 높이기 위한 P방향 가지구조(PBS)를 가질 수 있다. 여기서 '가지구조'란 상술한 N방향 가지구조(NBS)에서와 마찬가지로 테두리부 및 테두리부로부터 내부 방향으로 뻗어나온 가지부를 포함하는 구조를 의미한다.
도 22는 본 발명의 다른 실시예에 따른 가지구조로 구비된 P연결 전극(610') 형성 단계(S260')를 나타낸 단면도이며, 도 23은 본 발명의 다른 실시예에 따른 가지구조로 구비된 P연결 전극(610')을 나타낸 평면도이다. 단, 도 22에서는 도면의 간결화를 위해 3개의 P전극 가지부(612)가 구비되고, 각 P전극 가지부(612)의 전체 P-N접합(10)에 대한 상대적 폭이 넓은 것을 기준으로 도시하였지만, 실제로는 도 23에서와 같이 더 많은 수의 P전극 가지부(612)의 구비될 수 있으며, 각 P전극 가지부(612)는 전체 P-N접합(10)에 대해 상대적으로 미세한 폭으로 구비될 수 있다.
도 22 및 도 23을 참조하여 P방향 가지구조(PBS)에 대하여 상세히 설명하면, P전극 테두리부(611)는 P방향 오믹 접촉 전극의 상면 테두리에 접하고, P방향 도금 금속의 내측벽 및 상면에 접하도록 형성된다. 또한, 상기 P전극 테두리부(611)에서 내부 방향으로 뻗어 나와 여러 갈래로 갈라지는 P전극 가지부(612)가 P방향 오믹 접촉 전극(310) 상면에 복수개 형성된다. P전극 테두리부(611) 및 P전극 가지부(612)가 각각 P방향 오믹 접촉 전극(310)과 접촉되어 형성됨으로써, 전하 이동이 용이해진다. 또한, P방향 가지구조(PBS) 및 N방향 가지구조(NBS)가 대칭되도록 구비되는 경우, 스프레딩 효과를 증가시키는 효과가 있다.
도 24는 본 발명의 제1 실시예에 따른 P방향 봉지재층(710) 형성 단계(S270)를 나타낸 단면도이다.
P방향 봉지재층(710) 형성 단계(S270)는, P방향 오믹 접촉 전극(310) 상면에 P방향 봉지재층(710)을 형성하는 단계이다. 상세하게, P방향 오믹 접촉 전극(310) 및 P연결 전극(610)으로 둘러쌓인 공간에 봉지재가 도포됨으로써 P방향 봉지재층(710)이 형성된다.
도 25는 본 발명의 제1 실시예에 따른 접착제(G) 도포 및 지지 기판(Sub2)을 부착하는 제3 단계(S300)를 나타낸 단면도이다.
접착제(G) 도포 및 지지 기판(Sub2)을 부착하는 제3 단계(S300)는 후술할 단계를 위해 P방향 연결부(20) 상면에 지지 기판(Sub2)을 부착하는 단계이다. 지지 기판(Sub2)으로는 유리, Si, 금속, 세라믹 중 어느 하나의 소재가 사용될 수 있다.
도 26은 본 발명의 제1 실시예에 따른 기판(Sub1)을 분리하는 제4 단계(S400)를 나타낸 단면도이다.
기판을 제거하는 제4 단계(S400)는 N층(N) 하면에 N방향 연결부(30)를 형성하기 위해 기판(Sub1)을 분리하여 제거하는 단계이다. 기판(Sub1)은 Laser Lift-off 및 Chemical Lift-off 방식을 통해 분리될 수 있다.
도 27은 본 발명의 제1 실시예에 따른 칩 어레이의 상하를 반전시키는 제5 단계(S500)를 나타낸 단면도이다.
칩 어레이의 상하를 반전시키는 제5 단계(S500)는 N방향 연결부(30)를 형성하기 용이하게 하기 위해 칩 어레이의 상하를 반전시키는 단계이다. 이하, 반전된 N층(N) 방향을 상측, P층(P) 방향을 하측으로 정의하여 설명한다.
도 28은 본 발명의 제1 실시예에 따른 N방향 연결부(30)를 형성하는 제6 단계(S600)를 나타낸 순서도이다.
제6 단계(S600)는, N층 상면에 전극 구조 및 봉지재 구조를 형성하는 단계이다. 상세하게, 제6 단계(S600)는 N방향 메사 식각(Mesa Etching) 단계(S610), N방향 절연 처리(Passivation) 단계(S620), N방향 오믹 접촉 전극(320) 형성 단계(S630), N방향 선택적 도금 단계(S640), N연결 전극(620) 형성 단계(S650) 및 N방향 봉지재층(720) 형성 단계(S660)를 포함한다.
도 29는 본 발명의 제1 실시예에 따른 N방향 메사 식각 단계(S610)를 나타낸 단면도이다.
N방향 메사 식각 단계(S610)는 N방향 메사구조(NMS)를 형성하기 위한 단계로서, N층(N) 상면으로부터 소정 깊이를 깎아내어 음각하는 단계이다. 상세하게, N층(N)의 상면으로부터 미리 설정한 패턴에 해당되는 부분을 RIE(Reactive-ion etching) 또는 ICP(Inductively Coupled Plasma Etching)등의 건식 식각 방식을 통해 소정의 제2 깊이만큼 깎아낸다. 본 설시예에서는 복수개의 N방향 섬(120)을 형성하는 메사구조인 것을 기준으로 설명하였다.
도 30은 본 발명의 제1 실시예에 따른 N방향 절연 처리 단계(S620)를 나타낸 단면도이다.
N방향 절연 처리 단계(S620)는 N방향 절연부(220)를 형성하는 단계이다. 상세하게, 기판(Sub1) 및 칩의 전체 표면에 절연막을 소정의 제4 두께만큼 증착시킨 후, N층(N)의 상면이 노출되도록 각 N층(N) 상면에 해당되는 부분의 절연막은 제거된다. P방향 절연부(210)의 경우와 달리, N방향 메사구조(NMS)에는 절연막이 형성되지 않는다.
도 31은 본 발명의 제1 실시예에 따른 N방향 오믹 접촉 전극(320) 형성 단계(S630)를 나타낸 단면도이다.
N방향 오믹 접촉 전극(320) 형성 단계(S630)는 P-N접합(10) 상면에 N방향 오믹 접촉 전극(320)을 형성하는 단계이다. 상세하게, P-N접합(10)의 상면에 N방향 오믹 접촉 전극(320)이 소정의 제5 두께만큼 증착되되, 상술한 N방향 가지구조(NBS)로 형성됨으로써, 각 N오믹 가지부(322)가 N방향 메사구조(NMS)에 접하도록 구비된다.
도 32는 본 발명의 제1 실시예에 따른 N방향 선택적 도금 단계(S640)를 나타낸 순서도이다.
N방향 선택적 도금 단계(S640)는 N방향 지지 금속부(520)를 형성하는 단계이다. 상세하게, N방향 선택적 도금 단계(S640)는 N방향 시드 메탈(420) 형성 단계(S641), N방향 포토레지스트(521) 형성 단계(S642), N방향 도금 단계(S643) 및 N방향 포토레지스트 제거 단계(S644)를 포함한다.
도 33은 본 발명의 제1 실시예에 따른 N방향 시드 메탈(420) 형성 단계(S641)를 나타낸 단면도이다.
N방향 시드 메탈(420) 형성 단계(S641)는 후술할 N방향 도금 단계(S643)에서 사용되는 전해도금공정을 위해 필요한 시드 메탈을 코팅하는 단계이다. 상세하게, 시드 메탈이 기판 및 P-N접합(10)의 상면에 코팅된 후, P-N접합(10)의 상면에 해당되는 부분은 에칭(Etching) 및 Lift off 공정을 통해 제거된다. 따라서, N방향 오믹 접촉 전극(320) 및 각 N방향 섬(120)의 상면이 노출된다.
도 34는 본 발명의 제1 실시예에 따른 N방향 포토레지스트(521) 형성 단계(S642)를 나타낸 단면도이다.
N방향 포토레지스트(521) 형성 단계(S642)는 포토리소그라피(Photolithography)를 통한 선택적 도금을 위해 N방향 포토레지스트(521)를 형성하는 단계이다. 상세하게, P-N접합(10)의 상면 부분은 도금이 되지 않도록, P-N접합(10)의 상면에 포토레지스트(521)를 형성한다. 따라서, N방향 시드 메탈(420)만 노출되게 된다.
도 35는 본 발명의 제1 실시예에 따른 N방향 도금 단계(S643)를 나타낸 단면도이다.
N방향 도금 단계(S643)는 노출된 N방향 시드 메탈(420)을 통한 전해도금공정으로 N방향 지지 금속부(520)를 형성하는 단계이다. 상세하게, 전해도금공정으로 인하여 노출된 N방향 시드 메탈(420) 부위에만 N방향 지지 금속부(520)가 형성되며, 포토레지스트(521)에 의해 P-N접합(10)이 전해도금공정 중 손상되는 것이 방지된다.
도 36은 본 발명의 제1 실시예에 따른 N방향 포토레지스트 제거 단계(S644)를 나타낸 단면도이다.
N방향 포토레지스트 제거 단계(S644)는 선택적 도금을 위해 사용된 포토레지스트(521)가 제거되는 단계이다. 따라서, N방향 오믹 접촉 전극(320)의 상면 및 각 N방향 섬(120)의 상면이 다시 노출된다.
도 37은 본 발명의 제1 실시예에 따른 N연결 전극(620) 형성 단계(S650)를 나타낸 단면도이다.
N연결 전극(620) 형성 단계(S650)는, N방향 오믹 접촉 전극(320)에 연결되는 N연결 전극(620)을 형성하는 단계이다. 상세하게, N연결 전극(620)은 N오믹 테두리부(321)의 상면에 접하고, N방향 지지 금속부(520)의 내측벽에 접하도록 형성된다. 또한, 전원과의 연결이 용이하도록 N방향 지지 금속부(520)의 상면에 소정 폭으로 노출되도록 형성되는 것이 바람직하다.
도 38은 본 발명의 제1 실시예에 따른 N방향 봉지재층(720) 형성 단계(S660)를 나타낸 단면도이다.
N방향 봉지재층(720) 형성 단계(S660)는, N방향 오믹 접촉 전극(320) 상면 및 N층(N) 상면에 N방향 봉지재층(720)을 형성하는 단계이다. 상세하게, N방향 오믹 접촉 전극(320), N층(N) 및 N연결 전극(620)으로 둘러쌓인 공간에 봉지재가 도포됨으로써 N방향 봉지재층(720)이 형성된다.
지지 기판(Sub2) 및 접착제(G)를 제거하는 제7 단계(S700)는 N방향 연결부(30)를 형성하기 위해 P방향 연결부(20) 하면에 부착되었던 지지 기판(Sub2) 및 접착제(G)를 제거함으로써, P방향 연결부(20)를 다시 노출시키는 단계이다.
칩 어레이를 절단하여 단일 칩을 분리하는 제8 단계(S800)는 어레이를 형성하고 있는 복수개의 칩을 각각 절단하여 분리하는 단계이다. 각 단일 칩은 Laser Scribe 공정 또는 Dicing 공정을 통해 절단될 수 있다.
도 39는 본 발명의 제1 실시예에 따른 접착제 및 지지 기판을 제거한 후의 양면 발광 LED 칩을 나타낸 단면도이다. 상술한 제7 단계(S700) 및 제8 단계(S800)를 거친 후, 단일 양면 발광 LED 칩이 완성된다.
한편, 본 발명의 제2 실시예로서, P방향 메사구조(PMS) 및/또는 N방향 메사구조(NMS)가 없는 플랫 구조의 양면 발광 LED 칩이 제공될 수 있다. 상세하게, 본 발명의 제2 실시예로서 N층(N), 활성층(A) 및 P층(P)은 메사구조가 없는 플랫 구조로 구비되고, 각 P방향 섬(110) 및 각 N방향 섬(120)이 형성되지 않는 양면 발광 LED 칩이 제공될 수 있다.
이하, 도 40 내지 도 44를 참조하여 본 발명의 제2 실시예에 대하여 상세히 설명한다.
도 40은 본 발명의 제2 실시예에 따른 양면 발광 LED 칩을 나타낸 단면도이다. 도 39에 나타난 제1 실시예에 따른 양면 발광 LED 칩과 달리, 상기 제1 실시예에 따른 P방향 절연 처리 단계(S230)에서 P방향 메사구조(PMS)에 형성되었던 절연막이 제외된 변형 P방향 절연부(210')가 구비된다. 또한, 상기 제1 실시예에 따른 N방향 오믹 접촉 전극(320) 형성 단계(S630)에서 N방향 메사구조(NMS)에 형성되었던 N오믹 가지부(322)는, N방향 메사구조(NMS)에 형성되는 대신 N층(N) 상면에 접하는 변형 N방향 가지구조(NBS')로 형성된다.
도 41은 본 발명의 제2 실시예에 따른 P방향 발광부(20')를 형성하는 제2-1 단계(S200')를 나타낸 순서도이다. 제2-1 단계(S200')는 상기 제1 실시예의 제2 단계(S200)를 대체하는 단계이다. 상기 제2 단계(S200)에서 P방향 메사 식각 단계(S210)가 제외되고, P방향 절연 처리단계(S230)는 변형 P방향 절연 처리단계(S230')로 대체된다. 그 외에는 제1 실시예와 같이 분리 식각 단계(S220), P방향 오믹 접촉 전극(310) 형성 단계(S240), P방향 선택적 도금 단계(S250), P연결 전극(610) 형성 단계(S260) 및 P방향 봉지재층(710) 형성 단계(S270)를 포함한다.
도 42는 본 발명의 제2 실시예에 따른 제2 P방향 절연 처리 단계(S230')를 나타낸 단면도이다. 제2 P방향 절연 처리단계(S230')는 상기 제1 실시예에서의 P방향 절연 처리단계(S230)에서 P방향 메사구조(PMS)에 형성되었던 절연막이 제외되는 것을 특징으로 한다. 본 발명의 제2 실시예에 따르면, 메사구조가 형성되지 않으므로 칩 분리 부분만 절연 처리된다. 상세하게, 기판(Sub1) 및 칩의 전체 표면에 절연막을 소정의 제4 두께만큼 증착시킨 후, P층(P) 상면에 해당되는 부분의 절연막은 제거된다.
도 43은 본 발명의 제2 실시예에 따른 N방향 연결부(30)를 형성하는 제6-1 단계(S600')를 나타낸 순서도이다. 제6-1 단계(S600')는 상기 제1 실시예의 제6 단계(S600)를 대체하는 단계이다. 상기 제6 단계(S600)에서 N방향 메사 식각 단계(S610)가 제외되고, N방향 오믹 접촉 전극(320) 형성 단계(S630)는 변형 N방향 오믹 접촉 전극(320') 형성 단계(S630')로 대체된다. 그 외에는 제1 실시예와 같이 N방향 절연 처리 단계(S620), N방향 선택적 도금 단계(S640), N연결 전극(620) 형성 단계(S650) 및 N방향 봉지재층(720) 형성 단계(S660)를 포함한다.
도 44는 본 발명의 제2 실시예에 따른 변형 N방향 오믹 접촉 전극(320') 형성 단계(S630')를 나타낸 단면도이다. 변형 N방향 오믹 접촉 전극(320') 형성 단계(S630')는 상기 제1 실시예에서의 N방향 오믹 접촉 전극(320) 형성 단계(S630) 에서 N방향 오믹 접촉 전극(320)이 N방향 메사구조(NMS)에 형성되는 대신 N층(N) 상면에 접하는 변형 N방향 가지구조(NBS')로 형성되는 것을 특징으로 한다.

Claims (13)

  1. 단일 LED 칩으로서 P-N 접합의 상측 및 하측으로 각각 발광하는 양면 발광 LED 칩의 제조 방법으로서,
    기판(Sub1) 상면에 N층(N) 및 P층(P)을 성장시켜 P-N접합(10)을 형성하는 제1 단계(S100);
    상기 P층(P)의 상면에 상기 P층(P)으로 전원 연결을 제공하는 P방향 연결부(20)를 형성하는 제2 단계(S200);
    P방향 연결부(20) 상면에 지지 기판(Sub2)을 부착하는 제3 단계(S300);
    상기 기판(Sub1)을 제거하는 제4 단계(S400);
    상기 P-N접합(10)의 상하를 반전시키는 제5 단계(S500);
    상기 N층(N)의 상면에 상기 N층(N)으로 전원 연결을 제공하는 N방향 연결부(30)를 형성하는 제6 단계(S600);
    상기 P-N접합(10), P방향 연결부(20) 및 N방향 연결부(30)를 절단하여 단일 칩으로 분리하는 제7 단계(S700); 및
    상기 지지 기판(Sub2)을 제거하는 제8 단계(S800);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  2. 제 1 항에 있어서,
    상기 P방향 연결부(20)를 형성하는 제2 단계(S200)는,
    상기 P층(P)의 상면에 상기 P층(P)의 오믹 접촉을 위한 P방향 오믹 접촉 전극(310)을 적층시키는 단계(S240);
    상기 P-N접합(10)의 외측면에 소정 높이의 벽 형태로 P방향 지지 금속부(510)를 형성하는 단계(S250);
    상기 P방향 지지 금속부(510)의 내측면에 상기 P방향 오믹 접촉 전극(310)과 연결되는 P연결 전극(610)을 형성하는 단계(S260); 및
    상기 P층(P)의 상면 및 상기 P연결 전극(610)으로 둘러쌓인 공간에 봉지재를 도포하여 P방향 봉지재층(710)을 형성하는 단계(S270);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  3. 제 2 항에 있어서,
    상기 P방향 지지 금속부(510)를 형성하는 단계(S250)는,
    상기 P-N접합(10)의 외측면에 전해도금공정에 필요한 P방향 시드 메탈(410)을 형성하는 단계(S251);
    상기 P-N접합(10)의 상면에 P방향 포토레지스트(511)를 형성하는 단계(S252);
    상기 P방향 시드 메탈(410)을 통한 전해도금공정으로 상기 P방향 지지 금속부(510)를 형성하는 단계(S253); 및
    상기 P방향 포토레지스트(511)를 제거하는 단계(S254);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  4. 제 2 항에 있어서,
    상기 P방향 오믹 접촉 전극(310)을 적층시키는 단계(S240) 이전에,
    상기 P-N접합(10)의 외측면 및 상기 P층(P)의 상면 가장자리를 소정 두께의 막으로 코팅시켜 P방향 절연부(210)를 형성하는 단계(S230)를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  5. 제 2 항에 있어서,
    상기 P방향 오믹 접촉 전극(310)을 형성하는 단계(S240) 이전에,
    상기 P층(P) 및 상기 N층(N)을 소정의 폭으로 식각하여 복수개의 P-N접합(10)으로 분리하는 단계(S220);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  6. 제 2 항에 있어서,
    상기 N방향 연결부(30)를 형성하는 제6 단계(S600)는,
    상기 N층(N)의 상면에 상기 N층(N)의 오믹 접촉을 위한 N방향 오믹 접촉 전극(320)을 적층시키는 단계(S630);
    상기 P방향 지지 금속부(510)의 상면에 소정 높이의 벽 형태로 N방향 지지 금속부(520)를 형성하는 단계(S640);
    상기 N방향 지지 금속부(520)의 내측면에 상기 N방향 오믹 접촉 전극(320)과 연결되는 N연결 전극(620)을 형성하는 단계(S650); 및
    상기 N층(N)의 상면 및 상기 N연결 전극(620)으로 둘러쌓인 공간에 봉지재를 도포하여 N방향 봉지재층(720)을 형성하는 단계(S660);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  7. 제 6 항에 있어서,
    상기 N방향 오믹 접촉 전극(320)을 적층시키는 단계(S630)는,
    가지구조(BS)로 구비되는 N방향 오믹 접촉 전극(320)을 적층시키는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  8. 제 6 항에 있어서,
    상기 N방향 지지 금속부(520)를 형성하는 단계(S640)는,
    상기 P방향 지지 금속부(510)의 상면에 전해도금공정에 필요한 N방향 시드 메탈(420)을 형성하는 단계(S641);
    상기 P-N접합(10)의 상면에 N방향 포토레지스트(521)를 형성하는 단계(S642);
    상기 N방향 시드 메탈(420)을 통한 전해도금공정으로 상기 N방향 지지 금속부(520)를 형성하는 단계(S643); 및
    상기 N방향 포토레지스트(521)를 제거하는 단계(S644);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  9. 제 6 항에 있어서,
    상기 N방향 오믹 접촉 전극(320)을 적층시키는 단계(S630) 이전에,
    상기 P방향 지지 금속부(510)의 상면 및 상기 N층(N)의 상면 가장자리를 소정 두께의 막으로 코팅시켜 N방향 절연부(220)를 형성하는 단계(S620)를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  10. 제 2 항에 있어서,
    상기 P방향 오믹 접촉 전극(310)을 적층시키는 단계(S240) 이전에,
    상기 P층(P)의 상면을 소정 깊이만큼 음각하여 P방향 메사구조(PMS)를 형성하는 단계(S210)를 더 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  11. 제 6 항에 있어서,
    상기 N방향 오믹 접촉 전극(320)을 적층시키는 단계(S630) 이전에,
    상기 N층(N)의 상면을 소정 깊이만큼 음각하여 N방향 메사구조(NMS)를 형성하는 단계(S610)를 더 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  12. 삭제
  13. 삭제
KR1020190179449A 2018-12-31 2019-12-31 양면 발광 led 칩의 제조 방법 KR102271149B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020180174265 2018-12-31
KR20180174265 2018-12-31
KR20190001089 2019-01-04
KR1020190001089 2019-01-04

Publications (2)

Publication Number Publication Date
KR20200083364A KR20200083364A (ko) 2020-07-08
KR102271149B1 true KR102271149B1 (ko) 2021-06-30

Family

ID=71407312

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190179417A KR102346212B1 (ko) 2018-12-31 2019-12-31 양면 발광 led 칩
KR1020190179449A KR102271149B1 (ko) 2018-12-31 2019-12-31 양면 발광 led 칩의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020190179417A KR102346212B1 (ko) 2018-12-31 2019-12-31 양면 발광 led 칩

Country Status (5)

Country Link
US (1) US20220085262A1 (ko)
JP (1) JP7466933B2 (ko)
KR (2) KR102346212B1 (ko)
CN (1) CN113228308A (ko)
WO (1) WO2020141861A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207977A (ja) * 2006-02-01 2007-08-16 Canon Inc 発光素子及び発光素子アレイ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156979A (en) * 1986-01-21 1992-10-20 Fuji Electric Co., Ltd. Semiconductor-based radiation-detector element
KR100828351B1 (ko) * 2001-04-17 2008-05-08 삼성전자주식회사 발광 소자 및 이를 적용한 디스플레이 장치
JP3908240B2 (ja) * 2004-06-07 2007-04-25 統寶光電股▲分▼有限公司 発光ダイオード構造
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20080012027A1 (en) * 2006-07-13 2008-01-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and method of fabricating light-emitting element
KR100887139B1 (ko) * 2007-02-12 2009-03-04 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101449005B1 (ko) * 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2011111937A2 (ko) 2010-03-09 2011-09-15 신왕균 투명 엘이디 웨이퍼 모듈 및 그 제조방법
US8232117B2 (en) 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
KR20120040972A (ko) 2010-10-20 2012-04-30 삼성엘이디 주식회사 양방향 발광소자 패키지
WO2012053134A1 (ja) * 2010-10-22 2012-04-26 パナソニック株式会社 実装用基板、発光装置及びランプ
KR20130009373A (ko) * 2011-07-15 2013-01-23 엘지이노텍 주식회사 발광소자
KR101342418B1 (ko) 2012-10-25 2013-12-17 한국광기술원 양방향성을 갖는 ｌｅｄ 패키지
CN104091879A (zh) * 2014-07-25 2014-10-08 胡溢文 一种双面发光的led芯片封装结构
CN205944139U (zh) * 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
KR102550698B1 (ko) * 2016-04-11 2023-07-06 삼성디스플레이 주식회사 디스플레이 장치 및 조명 장치
WO2019043511A1 (ja) * 2017-09-01 2019-03-07 株式会社半導体エネルギー研究所 半導体装置、及び表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207977A (ja) * 2006-02-01 2007-08-16 Canon Inc 発光素子及び発光素子アレイ

Also Published As

Publication number Publication date
JP2022516285A (ja) 2022-02-25
CN113228308A (zh) 2021-08-06
WO2020141861A1 (ko) 2020-07-09
JP7466933B2 (ja) 2024-04-15
US20220085262A1 (en) 2022-03-17
KR20200083363A (ko) 2020-07-08
KR102346212B1 (ko) 2022-01-03
KR20200083364A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
US11594573B2 (en) Light-emitting structure having a plurality of light-emitting structure units
US8242530B2 (en) Light emitting device and method for fabricating the same
US7064356B2 (en) Flip chip light emitting diode with micromesas and a conductive mesh
CN102097561B (zh) 半导体发光设备及其制造方法
KR101933001B1 (ko) 플립 칩 설치를 위해 재배치된 수직 콘택들을 가진 led
US20150021626A1 (en) Light-emitting device
EP2831930B1 (en) Sealed semiconductor light emitting device and method of forming thereof
US10490598B2 (en) Light-emitting structure having a plurality of light-emitting structure units
CN105591002A (zh) 一种含有反射层的led倒装芯片及其制备方法
US20200373472A1 (en) Light-emitting diode and manufacturing method thereof
EP2427923B1 (en) Extension of contact pads to the die edge with electrical isolation
US9306120B2 (en) High efficiency light emitting diode
KR102271149B1 (ko) 양면 발광 led 칩의 제조 방법
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
CN113451146A (zh) 化合物半导体装置的制备方法和化合物半导体装置
KR20120039811A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
CN112909136A (zh) 发光二极管、显示面板、显示装置及制备方法
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20120033294A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20120031552A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20130110380A (ko) 반도체 발광소자 및 그 제조방법
KR20120040125A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant