WO2011111937A2 - 투명 엘이디 웨이퍼 모듈 및 그 제조방법 - Google Patents

투명 엘이디 웨이퍼 모듈 및 그 제조방법 Download PDF

Info

Publication number
WO2011111937A2
WO2011111937A2 PCT/KR2011/001354 KR2011001354W WO2011111937A2 WO 2011111937 A2 WO2011111937 A2 WO 2011111937A2 KR 2011001354 W KR2011001354 W KR 2011001354W WO 2011111937 A2 WO2011111937 A2 WO 2011111937A2
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
algalnn
allngap
transparent
Prior art date
Application number
PCT/KR2011/001354
Other languages
English (en)
French (fr)
Other versions
WO2011111937A3 (ko
Inventor
신성복
Original Assignee
신왕균
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100020997A external-priority patent/KR101159782B1/ko
Application filed by 신왕균 filed Critical 신왕균
Priority to CN2011800129163A priority Critical patent/CN102792469A/zh
Priority to JP2012556961A priority patent/JP2013522871A/ja
Priority to US13/583,625 priority patent/US9041045B2/en
Publication of WO2011111937A2 publication Critical patent/WO2011111937A2/ko
Publication of WO2011111937A3 publication Critical patent/WO2011111937A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Definitions

  • the present invention relates to a transparent LED wafer module and a method of manufacturing the same, and more particularly, to grow a plurality of LED (Light Emitting Diode) epitaxial on a transparent material substrate at regular intervals and to make a plurality of laminated structure, each epi
  • the present invention relates to a transparent LED wafer module and a method for manufacturing the same, which have a structure in which a plurality of epitaxial layers are stacked even though the amount of current applied to the text is very small.
  • the present invention relates to a transparent LED wafer module and a method of manufacturing the same, which allow a plurality of epitaxial layers to be installed on a transparent wafer and ensure a high amount of light through a stacked structure.
  • a high voltage is not imposed on each LED device.
  • the compounds used to make the LED and determine the color of the LED include gallium arsenide (GaAs), gallium arsenide phosphide (GaAsP), gallium phosphide (GaP), gallium nitride (GaN).
  • GaAs gallium arsenide
  • GaAsP gallium arsenide phosphide
  • GaP gallium phosphide
  • GaN gallium nitride
  • Indium gallium nitride which has a short wavelength, is used in the manufacture of blue and green LEDs.
  • the term ingen is the first letter of a few elements. Indium, gallium And nitrogen material.
  • AlInGaP aluminum gallium arsenide
  • Allingap uses aluminum, indium, gallium, and phosphorus. do.
  • AlInGaP aluminum indium gallium phosphide
  • GaAs gallium arsenide
  • Gallium arsenide absorbs visible light and often removes the gallium arsenide (GaAs) substrate and replaces it with a transparent gallium phosphide (0% Al and In) substrate at the end of the growth process.
  • GaP-based materials have a relatively high refractive index (approximately 3.5).
  • the LED chip Since the LED chip is substantially straight, there is a problem that the light inside becomes weak as the reflected light is repeatedly reflected at its angle of incidence even after several reflections.
  • the present invention is grown on a transparent material wafer in an epitaxial process, and then grown on both sides of the transparent material, and then a laminated structure is secured to secure a light amount, and the LED module is completed in an epitaxial step.
  • the present invention provides a transparent LED wafer module and a method of manufacturing the same, which can reduce the processing process and secure a high amount of light.
  • the present invention is to grow a plurality of epitaxy (epi taxy) in a transparent glass substrate in the LED chip device, so that only a small amount of epitaxy to grow so that heat from the epitaxy heat dissipated on the glass substrate and the second glass back It is to provide a transparent LED wafer module and a method of manufacturing the same to grow a minimum epitaxy on the substrate to solve the heat dissipation problem in the glass substrate.
  • the space between the transparent substrates creates a space between the minimal epitaxy in the first grown glass substrate.
  • the thermal growth of the second grown glass substrate is prevented, and the heat generation of epitaxy mounted on the several transparent substrates affects only the glass substrates.
  • the present invention provides a transparent LED wafer module and a method of manufacturing the same.
  • a plurality of epitaxial films and epitaxial films that are coated on the lower transparent substrate, the lower transparent substrate that is coated on the lower transparent substrate, and are applied to the lower transparent electrode, and are spaced apart by a predetermined distance from the lower transparent electrode. Stacked on the transparent insulator interposed between the spaced space of the epitaxial film, the upper transparent electrode in contact with the p-electrode, and the upper transparent electrode to block the polarity between the n-electrode and the p-electrode formed as it is formed. It provides a transparent LED wafer module comprising an upper transparent substrate,
  • the present invention described above has the effect of securing a high amount of light by growing on a transparent material wafer in a semiconductor LED device epitaxial process but growing both sides on a transparent material and then stacking the transparent glass substrate again.
  • the present invention has the effect of increasing the amount of light by applying a low current to each epi wafer through a plurality of epitaxial growth process, the plurality of chip elements emit light and again stacked structure.
  • the present invention can improve the light transmitting effect by using transparent glass materials, as well as the n, p electrodes to be brought into contact with both sides of the thick quartz glass substrate has the effect of having a heat radiation effect in synchronization.
  • the glass substrate of the present invention is not higher than the number of heat radiation, but because the amount of current applied to a single wafer is very low, very low heat is generated, the heat conduction can be radiated through a glass substrate coated with a transparent electrode semiconductor There is an effect that the LED device can be easily applied to high current operation.
  • the present invention has the effect of producing a high-brightness led module by attaching a transparent glass substrate laminated by attaching the structure between the glass substrate, complete the LED module in the epitaxial growth stage, and reduce the process of the process and actually high light quantity There is an effect that can be secured.
  • the present invention has the effect of emitting a high light by growing a plurality of epitaxial in the horizontal direction on the transparent substrate, and also a plurality of epitaxial growth in the vertical direction.
  • the present invention can minimize the volume of the package, and has a structure to exclude molding the chip with an epoxy molding resin has an effect that can easily implement a semiconductor LED device using UV.
  • FIG. 1 is a flowchart illustrating a method of manufacturing a transparent LED module according to the present invention
  • FIG. 2 is a view for explaining a process of forming a transparent LED module
  • FIG. 3 is a specific flowchart of the step of forming an epitaxial film according to the present invention.
  • FIG. 4 is a view showing the structure of a transparent LED module according to the present invention.
  • FIG. 5 is a view showing that a plurality of epitaxial films are formed in a horizontal direction of the transparent LED wafer module according to the present invention.
  • FIG. 6 is a view illustrating stacking of a transparent LED wafer module having a plurality of epitaxial films formed in a vertical direction;
  • FIG. 7 is a view illustrating a plurality of epitaxial films formed in rows and columns in a horizontal and vertical direction according to the present invention.
  • AlGalnN active layer 350 p-AlGalnN clad film
  • GaAs substrate 100b GaAs substrate 100b: p-AllnGaP cladding layer
  • active layer 100d n-AllnGAP cladding layer
  • n-GAP layer 100f metal electrical contact
  • metal electrical contact 200a n-AllnGaP layer
  • Transparent LED wafer module cloud for achieving the above object
  • the n-electrode 310 is formed by receiving the lower portion of the lower transparent electrode 200 by a predetermined depth
  • a p-electrode 370 formed as a metal is deposited and etched on the p-contact layer 360 formed at the top of the plurality of layers constituting the epitaxial film 300;
  • an upper transparent substrate 500 having a light transmitting property and stacked on the upper transparent electrode 400 is stacked on the upper transparent electrode 400.
  • the transparent LED module includes a lower transparent substrate 100, a lower transparent electrode 200, an n-electrode 310, a p-electrode 370, an epitaxial film quality 300, The transparent insulator 600, the upper transparent electrode 400, and the upper transparent substrate 500 are included.
  • the lower transparent substrate 100 is made of quartz glass having excellent light transmittance and dissipates heat generated when light is emitted.
  • the lower transparent electrode 200 is also a component having excellent light transmittance, and is coated on the lower transparent substrate 100. In this case, since the lower transparent electrode 200 has a large resistance value, the lower transparent electrode 200 is thickly coated to reduce the resistance value.
  • the n-electrode 310 is formed by depositing a metal on the lower transparent electrode 200 and then etching the lower electrode.
  • the lower end of the n-electrode 310 is formed to be accommodated in the lower transparent electrode 200 by a predetermined depth, and the upper end thereof.
  • the silver is formed to be in contact with the n-AlGalnN film 330 of the epitaxial film (300).
  • the epitaxial film quality 300 is formed of a plurality of layers deposited on the n-electrode 310 and then etched to emit light upon application of power.
  • the p-electrode 370 is formed as a metal is deposited and etched on the p-contact layer 360 formed at the top of the plurality of layers constituting the epitaxial film quality 300.
  • the transparent insulator 600 is filled between the lower transparent electrode 200 and the upper transparent electrode 400 connected to the n-electrode 310 and the p-electrode 370, respectively, so that the positive and negative polarities generated when the power is applied. To block.
  • the upper transparent electrode 400 is stacked to be in contact with the p-electrode 370 so that the applied power may be transferred to the epitaxial film quality 300, and the upper transparent substrate 500 may be connected to the lower transparent substrate 200.
  • it is made of quartz glass with excellent light transmittance and dissipates heat generated when light is emitted.
  • the epitaxial layer 300 includes an AlGalnN buffer 320, an n-AlGalnN layer 330, an AlGalnN active layer 340, a p-AlGalnN cladding layer 350, and a p-contact layer 360.
  • the AlGalnN buffer 320 is laminated on one side of the n-electrode 310 and the lower transparent electrode 200 at the same height as the top of the n-electrode 310 and then etched and stacked.
  • the n-AlGalnN film 330 is stacked on the n-electrode 310 and the AlGalnN buffer 320.
  • the AlGalnN active layer 340 is stacked on the n-AlGalnN film 330 and emits light by applying power.
  • the p-AlGalnN cladding film 350 is formed by stacking on the AlGalnN active layer 340, and the p-contact layer layer ⁇ p-ohmic contact layer> 360 is formed by stacking on the AlGalnN active layer 340.
  • the n-electrode 310 is an n-AllnGaP layer 200a
  • the n-AlGalnN film 330 of the epitaxial film 300 is also an n-AllnGaP layer 200a
  • an AlGalnN active layer 340 Is the AllnGaP active layer 200b, the p-AlGalnN cladding film 350 and the p-contact layer 360 are the p-AllnGaP layer 200c, and the p-electrode 370 is the p-Gap layer 200d. Can be carried out.
  • the above implementation is for the implementation of the p-Gap layer 200d, and the implementation to the p-GaP layer 200d is for applying superiority to the diffusion of the current.
  • At least one p-AllnGaP cladding layer 100b is grown on the GaAs substrate 100a, and the active layer 100c is formed on the p-AllnGaP cladding layer 100b.
  • the n-AllnGAP cladding layer 100d and the n-GAP layer 100e are grown on top.
  • the light emitted from the active layer 100c is emitted immediately through the p-AllnGaP cladding layer 100b and the n-GAP layer 100e or after being reflected on one or more of the inner surfaces of the LED die.
  • p-AllnGaP cladding layer 100b is formed to allow light to escape through the top.
  • the GaAs substrate 100a in contact with the p-AllnGaP cladding layer 100b is removed to form a metal electrical contact portion 100f in the p-AllnGaP cladding layer 100b.
  • the metal electrical contact portion 100g is formed on the uppermost n-GAP layer 100e, and then the transparent insulator 600 is formed by forming a window, and finally, the upper transparent electrode 400 is mounted and then the upper transparent.
  • the substrate 500 is mounted.
  • FIG. 1 is a flowchart illustrating a method of manufacturing a transparent LED module according to the present invention
  • Figure 2 is a view for explaining the process of forming a transparent LED module.
  • step S810 a metal is deposited and etched on the lower transparent electrode 200 coated to form an n-electrode 310 (S820).
  • step S820 a lower portion of the n-electrode 310 is deposited and etched so as to be accommodated in the lower transparent electrode 200 by a predetermined depth, and an upper portion of the n-electrode 310 is n of the epitaxial layer 300 described later. It is formed to be exposed to contact the AlGalnN film quality (330).
  • the epitaxial film 300 formed of the plurality of layers is formed through deposition and etching (S830).
  • the p-electrode 370 may be deposited and etched by the same process as in S820 in which the n-electrode 310 is formed on the p-contact layer 360 of the epitaxial layer 300 formed in step S830. To form a step (S840).
  • the transparent insulator 600 is filled between the lower transparent electrode 200 and the upper transparent electrode 400, which are connected to each of the plurality of surfaces 370.
  • the upper transparent electrode 400 is stacked on the p-electrode formed as it is cooled, and the upper transparent substrate 500 is grown thereon (S860).
  • the lower transparent electrode 200 and the upper transparent electrode 400 are coated on the lower transparent substrate 100 and the upper transparent substrate 500, respectively, but the lower transparent substrate 100 and the upper transparent Since the lower transparent electrode 200 and the upper transparent electrode 400 coated on the substrate 500 have a large resistance value, they are thickly coated to reduce the resistance value.
  • FIG. 3 is a detailed flowchart of the step of forming the epitaxial film quality according to the present invention.
  • the above-mentioned 'S830' step is one side with the same height as the exposed upper portion of the n-electrode 310 formed by being deposited and etched on the lower transparent electrode 200 coated on the lower transparent substrate 100 in step 'S820'.
  • MOCVD metalorganic chemical vapor deposition
  • n-AlGalnN film 330 having a thickness of 1 ⁇ m to 10 ⁇ m is deposited on the n-electrode 310 and the AIGalnN buffer 320 by deposition and etching. (S822) and a plurality of quantum wells thereon, through a power source applied through the n-electrode 310 and the p-electrode 370 formed in the above-described steps S820 and S840, respectively.
  • the stacking of AlGalnN active layers 340 emitting light is performed (S823).
  • step S824 p-AIGalnN clad film 350 of 5 nm to 500 nm is deposited on the AlGalnN active layer 340 by using metalorganic chemical vapor deposition (MOCVD) (S824), and metalorganic chemical vapor deposition (MOCVD) on it.
  • MOCVD metalorganic chemical vapor deposition
  • MOCVD metalorganic chemical vapor deposition
  • the upper and lower glass substrates 100 and 500 in which the above-described process is performed deposit a plurality of epitaxial layers on a substrate divided into individual modules having a predetermined area.
  • the n-electrode 310 and the p-electrode 370 are stacked to be in contact with the bottom surface of the lower transparent electrode 200 and the upper transparent electrode 400 formed of lapping and polishing, respectively.
  • the transparent LED wafer module manufactured as described above when current is supplied to the upper and lower transparent electrodes 400 and 200, the light emitted from the active layer 340 is directly transmitted through the upper and lower transparent glass substrates 500 and 100. Release on both sides.
  • the upper and lower transparent substrates 100 and 500 described above have a constant area by going through a sawing process after the entire process is completed.
  • FIG. 5 illustrates that a plurality of epitaxial films of a transparent LED wafer module according to the present invention are formed in a horizontal direction
  • FIG. 6 illustrates that the transparent LED wafer modules having a plurality of epitaxial films are stacked in a vertical direction.
  • the plurality of epitaxial films 300 may be horizontally grown on the glass substrate 100 coated with the transparent electrode 200, and a plurality of growths having a stacked structure in a vertical direction may be made.
  • the current is supplied, light emitted from the epitaxial active layer 340 grown in a stacked structure is emitted through the glass substrates 100 and 500.
  • a high amount of light may be secured from the active layer 340 that emits light by receiving a current supplied from the epitaxial film quality 300, and at this time, the amount of heat emitted from the epitaxial film quality 300 may be The glass substrate 100 is absorbed and radiated.
  • the forming of the n-electrode 310 and the n-AlGalnN film may include growing the n-AllnGaP layer 200a having a thickness of 1.5 microns, and forming the active layer having a thickness of 0.5 microns.
  • the step of growing the AllnGaP active layer 200b, the p-electrode formation step and the cladding film formation step may be performed by growing a 1.0-micron-thick p-AllnGaP layer 200c on the AllnGaP active layer 200b, and the p-electrode formation step.
  • the 30-micron-thick p-Gap layer 200d may be grown by vapor-phase epitaxy (VPE) or by liquid phase epitaxy (LPE) or molecular beam epitaxy (MBE).
  • growing the p-Gap layer to a relatively thick thickness is to improve the spread of the current.
  • MOCVD metalorganic chemical vapor deposition
  • Each layer called a confiniglayer or cladding layer, aims to reduce stress, change bandgap and spread current.
  • At least one p-AllnGaP cladding layer 100b is grown on the GaAs substrate 100a, and the active layers 100c and n ⁇ are formed on the p-AllnGaP cladding layer 100b.
  • An All-GAP cladding layer 100d and an n-GAP layer 100e are grown on top.
  • the light emitted from the active layer 100c is emitted immediately through the p-AllnGaP cladding layer 100b and the n-GAP layer 100e or after being reflected by one or more of the inner surfaces of the LED die.
  • p-AllnGaP cladding layer 100b is formed to allow light to escape through the top.
  • the GaAs substrate 100a dl in contact with the p-AllnGaP cladding layer 100b is removed and a metal electrical contact portion 100f is formed in the p-AllnGaP cladding layer 100b.
  • the metal electrical contact portion 100g is formed on the uppermost n-GAP layer 100e, and then the transparent insulator 600 is formed by forming a window, and finally, the upper transparent electrode 400 is mounted and then the upper transparent.
  • the substrate 500 is mounted.
  • the metal electrical contact (100g) on the n-GAP layer (100e) may be of another type that can provide a suitable current spreading for the active layer (100c) while allowing the light to emit, the upper and lower transparent electrodes (200, 400) It is connected to the power supply for the LED die and is powered by the LED chip, which depends on how much current can flow to the specific surface area between the upper and lower transparent electrodes 200 and 400 and the chip. .
  • the current is 1mA
  • the specific surface area the chip is slightly impregnated
  • the current is calculated and the current shortage occurs, it should be smaller than 1mA. If enough current, it should be larger than 1mA.
  • the chip spacing is calculated by setting the brightness and size of the light source of the final product and dividing the brightness by the number of chips.
  • the number of chips can be determined by multiplying the backlight aperture area by 5 and dividing by the chip spacing.
  • the present invention discloses a transparent LED wafer module and a method of manufacturing the same. In the process of conductor LED device epitaxial growth, it grows on the transparent material wafer, but the both sides are grown on the transparent material, and then the transparent glass substrate is laminated again to secure a high amount of light.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 투명 엘이디 웨이퍼 모듈 및 그 제조방법이 개시된다. 도체 LED 소자 에피텍셜 과정에서 투명 소재 웨이퍼에 성장시키되 양면 전체를 투명소재에 성장시킨 후 다시 투명 유리기판을 적층시킴으로 높은 광량을 확보할 수 있는 효과가 있다.

Description

투명 엘이디 웨이퍼 모듈 및 그 제조방법
본 발명은 투명 엘이디 웨이퍼 모듈 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 투명소재 기판에 다수의 엘이디(LED:Light Emitting Diode) 에피텍셜을 일정간격 성장시키고 다수의 적층 구조를 만들어, 각각의 에피텍셜에 인가되어지는 전류량이 매우 작더라도 다수의 에피텍셜이 적층된 구조를 가지고있기 때문에 낮은 전압을 인가하여도 광량을 높일 수 있는 투명 엘이디 웨이퍼 모듈 및 그 제조방법에 관한 것이다.
즉, 본원발명은 투명 웨이퍼에 다수의 에피텍셜을 설치하고 적층구조를 통하여 높은 광량을 확보할 수 있도록 하는 투명 엘이디 웨이퍼 모듈 및 그 제조방법에 관한 것으로서, 특히 높은 전압을 각각의 LED소자에 부과하지 않고 광집광층을 (light condenser layer)을 제공함으로써 종래의 LED 소자의 작동 전압을 증가시키는 방법이 아닌 투명 웨이퍼에 설치되어진 다수의 에피텍셜의 적층구조를 통하여 LED 모듈의 광량을 확보할 수 있도록 하는 투명 엘이디 웨이퍼 모듈 및 그 제조방법에 관한 것이다.
일반적으로 LED를 만드는데 쓰이며 LED의 색상을 결정하는 화합물로는 갈륨 아세나이드(GaAs), 갈륨 아세나이드 포스파이드(GaAsP), 갈륨 포스파이드(GaP), 갈륨 나이트라이드(GaN) 등이 있다.
파장이 짧은 인듐갈륨나이트라이드(InGaN)는 블루와 그린 LED 의 제조에 사용되며, 화이트 LED 제조에 사용되는 기술로 인겐이란 용어는 몇 가지 원소의 첫 글자를 따온 것인데 인듐(indium), 갈륨(gallium) 그리고 나이트로젠(nitrogen)의 재료를 사용한다.
그리고 파장이 긴 알루미늄갈륨아세나이드(AlInGaP)는 빨강, 오렌지, 노랑색 스펙트럼에 적용되는데 알린갭이라 일컫는 이 기술은 알루미늄(aluminum), 인듐(indium), 갈륨(gallium), 포스포러스(phosphide)를 사용한다.
일반적으로 AlInGaP(aluminum indiumgallium phosphide)는 요구되는 밴드갭(bandgap) 및 갈륨아세나이드(GaAs) 성장 기판과의 격자 매칭과 같은 다양한 공지의 요인에 따라 Al과 In의 비율(percentages)을 변화시킨다.
갈륨아세나이드(GaAs)는 가시광을 흡수하며, 흔히 성장 공정의 종결시에 갈륨아세나이드(GaAs) 기판을 제거하고 투명한 갈륨 포스파이드(0%의 Al 및 In) 기판으로 대체한다.
GaP-기반 재료는 비교적 높은 굴절률(대략 3.5)을 갖는다.
그러한 상황에서, 스넬의 법칙(Snell's Law)에 따르면, 광선이 대략 법선의 17도(임계각) 내에서 LED의 벽면에 충돌하지 않으면, 광선은 LED 내에서 내부로 반사된다.
LED 칩이 실질적으로 직선형이기 때문에, 반사된 광은 수회의 반사 후에도 자신의 입사각으로 반복해서 반사함에 따라 내부의 광은 약해지게 된다는 문제점이 있다.
또한, 일반적으로 다수의 LED 칩을 모듈화하여 조명등 외에 여러 분야에 사용하지만 이와 같은 과정은 많은 작업공정과 LED 특성을 고려해 볼 때 표면적 당 발열의 문제 즉, 다수의 LED 칩을 한곳에 밀집시키는 구조로 인하여 높은 발열이 발생하고, 그에 따라 LED 수명이 단축될 수 있다는 문제점이 있다.
따라서 본 발명은 상술한 문제점을 해결하기 위하여, 에피텍셜 과정에서 투명 소재 웨이퍼에 성장시키되 양면 전체를 투명소재로 성장시킨 후, 적층구조를 만들어 광량을 확보하고, 에피탁셜 단계에서 LED 모듈을 완성하고 공정과정을 줄임은 물론이며 실제적으로 높은 광량을 확보할 수 있도록 하는 투명 엘이디 웨이퍼 모듈 및 그 제조방법을 제공하는 것이다.
본 발명은 LED칩 소자에서 다수의 에피탁시(epi taxy)를 투명 유리기판에 성장시키되, 에피탁시에서 나오는 열이 유리기판에서 방열될 수 있도록 최소의 에피탁시만을 성장시키고 2차로 다시 유리기판에 최소의 에피탁시를 성장시켜 방열문제가 유리기판에서 해결되도록 하는 투명 엘이디 웨이퍼 모듈 및 그 제조방법을 제공하는 것이다.
그리고 본 발명은 유리기판을 적층시, 투명 기판들(에피탁시는 양쪽 n극 p극 모두 투명유리기판안에 있음) 사이에 공간을 만들어 1차 성장된 유리기판에 있는 최소한의 에피탁시들의 발열이 2차 성장된 유리기판에 열전도가 되지 않도록 하고 여러 장의 투명 기판에 탑재된 에피탁시들의 발열이 각각의 유리기판에만 영향을 주도록 하여, 웨이퍼와 웨이퍼의 수직적층 구조를 통하여 360도의 높은 광량을 확보할 수 있도록 하는 투명 엘이디 웨이퍼 모듈 및 그 제조방법을 제공하는 것이다.
상술한 목적을 달성하기 위해서, 투광성을 갖는 하부 투명기판, 하부 투명기판에 코팅되어 전원을 인가받은 하부 투명전극, 하부 투명전극에 소정간격만큼 이격되게 적층되는 복수의 에피텍셜 막질, 에피텍셜 막질이 형성됨에 따라 형성되는 n-전극과 p-전극사이에 극성을 차단하기 위해 에피텍셜 막질의 이격된 공간 사이사이에 개재되는 투명 부도체, p-전극과 접촉하는 상부 투명전극, 및 상부 투명전극에 적층되는 상부 투명기판을 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈을 제공하고,
저면의 하부 투명기판에 하부 투명전극을 코팅시키는 단계, 투명전극 위해 에피텍셜 막질을 형성시키는 단계, 에피텍셜 막질이 형성됨에 따라 형성되는 n-전극과 p-전극 사이에 극성을 차단하기 위한 투명 부도체를 채우는 단계; 및 p-전극 상에 상부 투명전극을 적층시키고 그 위에 상부 투명기판을 적층시키는 단계를 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법을 제공한다.
상술한 본 발명은 반도체 LED 소자 에피텍셜 과정에서 투명 소재 웨이퍼에 성장시키되 양면 전체를 투명소재에 성장시킨 후 다시 투명 유리기판을 적층시킴으로 높은 광량을 확보할 수 있는 효과가 있다.
본 발명은 다수 에피텍셜 성장 과정을 통하여 각각의 에피 웨이퍼에 낮은 전류를 인가하고 다수의 칩소자가 발광하고 다시 적층구조를 이루어 광량을 높이는 효과가 있다.
본원발명은 투명 유리소재들을 사용함으로써 투광효과를 향상시킬 수 있을 뿐만 아니라 두꺼운 석영유리 기판의 양면에 n, p전극이 닿도록 함으로 방열효과를 동기에 갖도록 할 수 있는 효과가 있다.
즉, 본원발명의 유리로 된 기판은 방열 개수가 금속보다 높지 않지만 한 개의 웨이퍼에 인가되는 전류량이 매우 낮기 때문에 매우 낮은 열이 발생 되어 열전도를 투명 전극이 코팅된 유리기판을 통해 방열할 수 있어 반도체 LED 소자를 고전류 동작에 용이하게 적용할 수 있는 효과가 있다.
본원발명은 유리기판 사이를 띄우는 구조로 투명 유리기판을 적층시키면서 부착함으로 고휘도 led 모듈을 생산할 수 있는 효과가 있으며, 에피텍셜 성장단계에서 LED 모듈을 완성하고 공정과정을 줄임은 물론이며 실제적으로 높은 광량을 확보할 수 있는 효과가 있다.
본원발명은 투명기판 위에 수평방향으로 다수의 에피텍셜을 성장시키고, 아울러 수직방향으로 다수의 에피텍셜이 성장되도록 적층시킴으로써 높은 광을 방사시킬 수 있는 효과가 있다.
그리고, 본 발명은 패키지의 볼륨을 최소화할 수 있고, 에폭시 몰딩 수지로 칩을 몰딩하는 것을 배제하는 구조를 가짐으로써 UV를 사용하는 반도체 LED 소자를 용이하게 구현할 수 있는 효과가 있다.
도 1은 본 발명에 따른 투명 엘이디 모듈의 제조방법을 설명하기 위한 흐름도,
도 2는 투명 엘이디 모듈이 형성되는 과정을 설명하기 위해 도면,
도 3은 본 발명에 따른 에피텍셜 막질을 형성시키는 단계의 구체적인 흐름도,
도 4는 본 발명에 따른 투명 엘이디 모듈의 구조를 도시한 도면,
도 5는 본 발명에 따른 투명 엘이디 웨이퍼 모듈의 에피텍셜 막질이 수평방향으로 복수개가 형성된 것을 도시한 도면,
도 6은 복수의 에피텍셜 막질이 형성된 투명 엘이디 웨이퍼 모듈이 수직방향으로 적층되는 것을 도시한 도면,
도 7은 본 발명에 따른 복수의 에피텍셜 막질이 가로 및 세로방향으로 행과 열을 이루면 배열된 도면,
그리고
도 8 및 도 9는 본 발명에 따른 투명 엘이디 모듈의 다른 실시예를 도시한 도면이다.
* 도면에 관련된 부호의 설명 *
100 : 하부 투명기판 200 : 하부 투명전극
300 : 엑피텍셜 막질 310 : n-전극
320 : AlGalnN 버퍼 330 : n-AlGalnN 막질
340 : AlGalnN 활성층 350 : p-AlGalnN 클래드 막질
360 : p-컨택트층 370 : p-전극
400 : 상부 투명전극 500 : 상부 투명기판
600 : 투명 부도체
100a : GaAs 기판 100b : p-AllnGaP 클래디층
100c : 활성층 100d : n-AllnGAP 클래디층
100e : n-GAP층 100f : 금속 전기 접촉부
100g : 금속 전기 접촉부 200a : n-AllnGaP층
200b : AllnGaP 활성층 200c : p-AllnGaP층
200d : p-Gap층
상기의 목적을 달성하기 위한 본 발명에 따른 투명 엘이디 웨이퍼 모듈운
투광성을 갖는 하부 투명기판(100);
상기 하부 투명기판(100)에 코팅되어 전원을 인가받는 하부 투명전극(200);
메탈이 증착되고 식각된 후, 하단이 상기 하부 투명전극(200)에 소정의 깊이만큼 수용되어 형성된 n-전극(310);
복수의 층으로 구성되며, 상기 n-전극(310) 상에 증착된 후 식각되어, 전원인가시 빛을 발광시키는 에피텍셜 막질(300);
상기 에피텍셜 막질(300)을 구성하는 복수의 층 중, 최상단에 형성되는 p-컨택트층(360)상에 메탈이 증착되어 식각됨에 따라 형성된 p-전극(370);
상기 n-전극(310)과 상기 p-전극(370)에 각각 연결되는 하부 투명전극(200)과 상부 투명전극(400) 사이에 채워져, 전원인가시 발생하는 포지티브와 네거티브 극성을 차단하는 투명 부도체(600);
상기 투명 부도체(600)와 상기 p-전극(370)상에 적층되는 상부 투명전극(400); 및
투광성을 가지며, 상기 상부 투명전극(400)상에 적층되는 상부 투명기판(500);를 포함하는 것을 특징으로 한다.
명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 투명 엘이디 모듈에 대하여 상세히 설명한다.
본 발명에 따른 투명 엘이디 모듈은 도 4에 도시된 바와 같이 하부 투명기판(100), 하부 투명전극(200), n-전극(310), p-전극(370), 에피텍셜 막질(300), 투명 부도체(600), 상부 투명전극(400) 및 상부 투명기판(500)을 포함한다.
하부 투명기판(100)은 투광성이 탁월한 석영유리로 이루어져 있으며, 빛의 발광시 발생하는 열을 방열시킨다.
하부 투명전극(200)은 역시 투광성이 탁월한 구성요소로서, 하부 투명 기판(100)에 코팅되는데, 이때 하부 투명전극(200)은 저항값이 큰 편이므로 해당 저항값을 줄이기 위해 두껍게 코팅되게 된다.
n-전극(310)은 하부 투명전극(200)에 메탈이 증착된 후, 식각되어 형성되는데, n-전극(310)의 하단은 하부 투명전극(200)에 소정 깊이만큼 수용되어 형성되며, 상단은 에피텍셜 막질(300)의 n-AlGalnN 막질(330)과 접촉되도록 노출되게 형성된다.
에피테셜 막질(300)은 복수의 층으로 이루어져 n-전극(310)상에 증착된 후 식각되어 형성되며, 전원인가시 빛을 발광시키게 된다.
p-전극(370)은 에피텍셜 막질(300)을 구성하는 복수의 층 중, 최상단에 형성되는 p-컨택층(360)상에 메탈이 증착되고 식각됨에 따라 형성된다.
투명 부도체(600)는 n-전극(310)과 p-전극(370)에 각각 연결되는 하부 투명전극(200)과 상부 투명전극(400) 사이에 채우져, 전원인가시 발생하는 포지티브와 네거티브 극성을 차단한다.
상부 투명전극(400)은 인가되는 전원이 에피텍셜 막질(300)에 전달될 수 있도록 p-전극(370)과 접촉되게 적층되며, 상부 투명기판(500)는 상술한 하부 투명기판(200)과 마찬가지로 투광성이 탁월한 석영유리로 이루어져 있으며, 빛의 발광시 발생하는 열을 방열시킨다.
한편, 에피텍셜 막질(300)은 AlGalnN 버퍼(320), n-AlGalnN막질(330), AlGalnN 활성층(340), p-AlGalnN 클래드 막질(350) 및 p-컨택트층(360)을 포함한다.
AlGalnN 버퍼(320)는 n-전극(310)의 상단과 동일한 높이로 n-전극(310)의 일측에 그리고 하부 투명전극(200)에 층착된 후, 식각되어 적층된다.
n-AlGalnN막질(330)은 n-전극(310)과 AlGalnN 버퍼(320) 상에 적층된다.
AlGalnN 활성층(340)은 n-AlGalnN막질(330)에 적층되어 형성되며, 전원을 인가받아 빛을 발광시킨다.
p-AlGalnN 클래드 막질(350)은 AlGalnN 활성층(340)에 적층되어 형성되며, p-컨택트층층<p-ohmic contact layer>(360)는 AlGalnN 활성층(340)에 적층되어 형성된다.
또 다른 실시예로서, n-전극(310)은 n-AllnGaP층(200a)으로, 에피텍셜 막질(300)의 n-AlGalnN 막질(330)도 n-AllnGaP층(200a)으로, AlGalnN 활성층(340)은 AllnGaP 활성층(200b)으로, p-AlGalnN 클래드 막질(350)과 p-컨택트층(360)은 p-AllnGaP층(200c)으로, 그리고 p-전극(370)은 p-Gap층(200d)으로 실시할 수 있다.
상술한 바와 같은 실시는 결과적으로 p-Gap층(200d)의 실시를 위한 것으로서, p-GaP층(200d)으로의 실시는 전류의 확산에 우수성을 적용하기 위해서이다.
그리고, 또 다른 실시예로서, 도 9에 도시된 바와 같이 GaAs 기판(100a) 위에 하나 이상의 p-AllnGaP 클래딩층(100b)이 성장하고, p-AllnGaP 클래디층(100b) 상에 활성층(100c), n-AllnGAP 클래딩층(100d) 및 최상단에 n-GAP층(100e)이 성장한다.
이때, 활성층(100c)에서 방출되는 광은 p-AllnGaP 클래딩층(100b)과 n-GAP층(100e)을 통해 곧바로 방출되거나 LED 다이의 내부 표면들 중 하나 이상에 반사된 후에 방출된다.
위에서 p-AllnGaP 클래딩층(100b)은 광이 최상단을 통해 빠져나가도록 하기 위해서 형성된다.
p-AllnGaP 클래디층(100b)과 접촉하고 있는 GaAs 기판(100a)이 제거되고 p-AllnGaP 클래디층(100b)에 금속 전기 접촉부(100f)를 형성시킨다.
이후, 하부 투명전극(200)이 코팅된 하부 투명 유리기판(100)상에 p-AllnGaP 클래딩층(100b), p-AllnGaP 클래디층(100b), 활성층(100c), n-AllnGAP 클래딩층(100d) 및 최상단에 n-GAP층(100e)이 적층되어 이루어진 LED 다이가 실장된다.
그리고, 최상단의 n-GAP층(100e)에 금속 전기 접촉부(100g)가 형성되고, 이어서 투명 부도체(600)가 윈도우를 형성하여 채워지며, 마지막으로 상부 투명전극(400)이 실장되고 이어서 상부 투명기판(500)이 실장된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 투명 엘이디 모듈 제조방법에 대하여 상세히 설명한다.
도 1은 본 발명에 따른 투명 엘이디 모듈의 제조방법을 설명하기 위한 흐름도이고, 도 2는 투명 엘이디 모듈이 형성되는 과정을 설명하기 위해 도면이다.
일정한 면적을 이루고, 석영유리로 이루어져, 빛의 투과가 용이한 투광성의 투명기판(100)에 하부 투명전극(200)을 코팅시키는 단계를 수행한다(S810).
`S810`단계에서 코팅된 하부 투명전극(200) 위에 메탈을 증착시키고 식각하여 n-전극(310)을 형성시키는 단계를 수행한다(S820).
`S820`단계에서 n-전극(310)의 하부는 하부 투명전극(200)에 소정 깊이만큼 수용되도록 증착되어 식각되고, n-전극(310)의 상부는 후술되는 에피텍셜 막질(300)의 n-AlGalnN 막질(330)과 접촉할 수 있도록 노출되게 형성된다.
`S820`단계 이후에, 복수의 층으로 이루어진 에피텍셜 막질(300)을 증착과 식각공정을 통해 형성시키는 단계를 수행한다(S830).
`S830`단계에서 형성된 에피텍셜 막질(300)의 p-컨택트층(360)에 n-전극(310)을 형성하는 `S820`에서와 같은 공정으로 메탈을 증착시키고 식각하여 p-전극(370)을 형성시키는 단계를 수행한다(S840).
전원인가시, `S820`단계와 `S840`단계에서 각각 형성된 n-전극(310)과 p-전극(370)에 사이의 포지티브와 네거티브 극성을 차단하기 위해 n-전극(310)과 p-전극(370)에 각각 연결되는 하부 투명전극(200)과 상부 투명전극(400) 사이에 투명 부도체(600)를 채우는 단계를 수행한다(S850).
상술한 `S840`단계에서 증착 후, 식가됨에 따라 형성된 p-전극 상에 상부 투명전극(400)을 적층시키고, 그 위에 상부 투명기판(500)을 성장시키는 단계를 수행한다(S860).
광의 투과성 및 방열 등을 고려하여, 하부 투명기판(100)과 상부 투명기판(500)에 하부 투명전극(200)과 상부 투명전극(400)을 각각 코팅하되, 하부 투명기판(100)과 상부 투명기판(500) 위에 코팅되는 하부 투명전극(200)과 상부 투명전극(400)은 저항값이 큰 편이므로 저항값을 줄이기 위해 두께를 두껍게 코팅한다.
한편, 에피텍셜 막질을 형성시키는 상술한 `S820`단계에 대하여, 도 3을 참조하여 더욱 상세하게 설명한다.
도 3은 본 발명에 따른 에피텍셜 막질을 형성시키는 단계의 구체적인 흐름도이다.
즉, 상술한 `S830`단계는 `S820`단계에서 하부 투명기판(100)에 코팅된 하부 투명전극(200)에 증착되고 식각되어 형성된 n-전극(310)의 노출된 상부와 동일한 높이로 일측에 MOCVD(metalorganic chemical vapor deposition)를 이용하여 5nm 내지 500nm의 AIGalnN 버퍼(320)를 성장 후 식각 시키는 단계가 수행된다(S821).
`S821`단계 이후, n-전극(310)과 AIGalnN 버퍼(320)상에 MOCVD(metalorganic chemical vapor deposition)를 이용하여 1um 내지 10um의 n-AlGalnN 막질(330)이 증착과 식각공정을 거쳐 적층되고(S822), 그 위로 여러 개의 퀀툼 웰(Qumntum Well)로 구성되어 상술한 S820`단계와 `S840`단계에서 각각 형성된 n-전극(310)과 p-전극(370)을 통해 인가되는 전원을 통해 빛을 발광하는 AlGalnN 활성층(340)이 적층되는 단계가 수행된다(S823).
`S824`단계에서의 AlGalnN 활성층(340)상에 MOCVD(metalorganic chemical vapor deposition)를 이용하여 5nm 내지 500nm의 p-AIGalnN 클래드 막질(350)을 적층시키고(S824), 그 위로 MOCVD(metalorganic chemical vapor deposition)를 이용하여 5nm 내지 500nm의 p-컨택트층<p-ohmic contact layer>(360)을 적층시키는 단계가 수행된다(S825).
참고로 여기에서 상술한 공정이 진행되는 상·하부 유리기판(100 ,500)은 일정한 면적을 갖는 개별모듈로 분할되어 있는 기판에 다수의 에피텍셜을 증착시킨다.
이때, n-전극(310)과 p-전극(370)은 각각 래핑(Lapping)과 폴리싱(Polishign)으로 이루어진 하부 투명전극(200)과 상부 투명전극(400) 면과 접촉하도록 적층되게 된다.
상술한 바와 같이 제조된 투명 엘이디 웨이퍼 모듈은 상·하부 투명전극(400, 200)에 전류가 공급되면, 활성층(340)에서 발광되는 빛을 상·하부 투명 유리기판(500, 100)을 통해 직접 양면으로 방출되도록 한다.
참고로, 상술한 상·하부 투명기판(100, 500)은 전체 공정이 완료된 후 소잉(Sawing)공정을 거침으로써 일정한 면적을 갖는다.
한편, 본 발명에 따른 투명 엘이디 웨이퍼 모듈의 에피텍셜 막질이 수평방향으로 복수개가 형성된 것을 도시한 도 5와 복수의 에피텍셜 막질이 형성된 투명 엘이디 웨이퍼 모듈이 수직방향으로 적층되는 것을 도시한 도 6에 도시된 바와 같이, 상술한 복수의 에피텍셜 막질(300)은 투명전극(200)이 코팅된 유리기판(100)에 수평으로 성장될 수 있고, 수직 방향으로 적층 구조를 가지는 복수의 성장이 이루어져, 전류가 공급되면 적층구조로 성장된 에피텍셜 활성층(340)에서 발광되는 빛이 유리기판(100, 500)을 통해 방출되게 된다.
*상술한 바와 같이 에피텍셜 막질(300)이 수평 및 수직방향으로 형성되어, 도 7에 도시된 바와 같이 복수의 에피텍셜 막질(300)이 가로 및 세로방향으로 행과 열을 이루면 배열됨에 따라, 에피텍셜 막질(300)에 포함되어 공급되는 전류를 인가받아 빛을 발광하는 활성층(340)으로부터 높은 광량을 확보할 수 있으며, 이때, 복수의 에피텍셜 막질(300)에서 나오는 발열량은 상·하부의 유리기판(100)에서 흡수되어 방열된다.
또 다른 실시예로서, 도 8에 도시된 바와 같이 n-전극(310)과 n-AlGalnN 막질 형성 단계는 1.5마이크론 두께의 n-AllnGaP층(200a)을 성장하는 단계, 활성층 형성단계는 0.5마이크론 두께의 AllnGaP 활성층(200b)을 성장하는 단계, p-전극 형성 단계 및 클래드 막질 형성 단계는 1.0 마이크론 두께의 p-AllnGaP층(200c)을 AllnGaP 활성층(200b) 위에 성장시키는 단계, 그리고 p-전극 형성 단계는 30 마이크론 두께의 p-Gap층(200d)을 VPE(vapor-phase epitaxy)에 의해서나 또는 LPE(liquid phase epitaxy), MBE(molecular beam epitaxy)에 의해서 성장하는 단계로 실시할 수 있다.
특히, p-Gap층을 상대적으로 두꺼운 두께로 성장시키는 것은 전류의 확산을 향상시키기 위해서이다.
상술한 모든 층들의 성장은 MOCVD(metalorganic chemical vapor deposition)를 이용하여 이루어진다.
감금층(confiniglayer) 또는 클래딩층이라 불리는 각 층은 응력(stress)을 저감시키고, 밴드갭을 변경하며 전류의 확산을 목적으로 한다.
또 다른 실시예로서, 도 9에 도시된 바와 같이 GaAs 기판(100a) 위에 하나 이상의 p-AllnGaP 클래딩층(100b)이 성장하고, p-AllnGaP 클래디층(100b) 상에 활성층(100c), n-AllnGAP 클래딩층(100d) 및 최상단에 n-GAP층(100e)이 성장한다.
이때, 활정층(100c)에서 방출되는 광은 p-AllnGaP 클래딩층(100b)과 n-GAP층(100e)을 통해 곧바로 방출되거나 LED 다이의 내부 표면들 중 하나 이상에 반사된 후에 방출된다.
위에서 p-AllnGaP 클래딩층(100b)은 광이 최상단을 통해 빠져나가도록 하기 위해서 형성된다.
p-AllnGaP 클래디층(100b)과 접촉하고 있는 GaAs 기판(100a)dl 제거되고 p-AllnGaP 클래디층(100b)에 금속 전기 접촉부(100f)를 형성시킨다.
이후, 하부 투명전극(200)이 코팅된 하부 투명 유리기판(100)상에 p-AllnGaP 클래딩층(100b), p-AllnGaP 클래디층(100b), 활성층(100c), n-AllnGAP 클래딩층(100d) 및 최상단에 n-GAP층(100e)이 적층되어 이루어진 LED 다이가 실장된다.
그리고, 최상단의 n-GAP층(100e)에 금속 전기 접촉부(100g)가 형성되고, 이어서 투명 부도체(600)가 윈도우를 형성하여 채워지며, 마지막으로 상부 투명전극(400)이 실장되고 이어서 상부 투명기판(500)이 실장된다.
n-GAP층(100e)상 금속 전기 접촉부(100g)는 광을 방출하게 해주면서 활성층(100c)위해서 적합한 전류확산을 제공할 수 있는 다른 형태일 수 있으며, 상·하부 투명전극(200, 400)은 LED 다이에 대한 전력 공급원에 연결되어 전원을 인가받가 LED 칩에 흘려보내는데, 이때 전류량은 상·하부 투명전극(200, 400)과 칩이 닿는 비 표면적에 얼마만큼의 전류를 흘릴 수 있는지에 달려있다.
예를 들어, 전류량이 1mA일 경우, 최소한 칩 크기가 나오고, 비 표면적(칩이 약간 함침됨)을 알 수 있음 물론이다. 여기에 해당하는 전류를 계산하여 전류의 부족현상이 나타날 경우 1mA보다 작게 해야하며, 전류가 충분하다면 1mA보다 크게 해야 한다.
그리고 칩 간격은 최종 상품의 광원의 밝기와 크기를 설정한 다음, 그 밝기를 칩 개수로 나누어 산정된다.
즉, 빔 프로젝트가 강렬한 광원을 필요로 하여 5겹으로 백라이트를 구성하는 경우 칩 개수는 백라이트 구경 면적에 5를 곱한 다음 칩 간격으로 나누면 칩 개수를 결정할 수 있다.
이상에서 본 발명은 실시예로 기재된 구체적인 예에 대해서만 상세히 설명되었지만, 당업자가 본 발명의 기술사상 범위 내에서 다양한 변형과 수정이 가능하다는 것은 명백하며, 이러한 변형과 수정 역시 첨부된 특허청구범위에 속한다는 것은 당연하다.
본 발명은 투명 엘이디 웨이퍼 모듈 및 그 제조방법이 개시된다. 도체 LED 소자 에피텍셜 과정에서 투명 소재 웨이퍼에 성장시키되 양면 전체를 투명소재에 성장시킨 후 다시 투명 유리기판을 적층시킴으로 높은 광량을 확보할 수 있는 효과가 있다.

Claims (10)

  1. 투광성을 갖는 하부 투명기판(100);
    상기 하부 투명기판(100)에 코팅되어 전원을 인가받는 하부 투명전극(200);
    메탈이 증착되고 식각된 후, 하단이 상기 하부 투명전극(200)에 소정의 깊이만큼 수용되어 형성된 n-전극(310);
    복수의 층으로 구성되며, 상기 n-전극(310) 상에 증착된 후 식각되어, 전원인가시 빛을 발광시키는 에피텍셜 막질(300);
    상기 에피텍셜 막질(300)을 구성하는 복수의 층 중, 최상단에 형성되는 p-컨택트층(360)상에 메탈이 증착되어 식각됨에 따라 형성된 p-전극(370);
    상기 n-전극(310)과 상기 p-전극(370)에 각각 연결되는 하부 투명전극(200)과 상부 투명전극(400) 사이에 채워져, 전원인가시 발생하는 포지티브와 네거티브 극성을 차단하는 투명 부도체(600);
    상기 투명 부도체(600)와 상기 p-전극(370)상에 적층되는 상부 투명전극(400); 및
    투광성을 가지며, 상기 상부 투명전극(400)상에 적층되는 상부 투명기판(500);를 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈.
  2. 제 1항에 있어서,
    상기 에피텍셜 막질(300)은
    상기 하부 투명전극(200)에 증착된 후, 식각되어 형성되되, 상기 n-전극(310)의 상단과 동일한 높이로 상기 n-전극(310)의 일측에 성장하는 AlGalnN<알루미늄-갈륨-인듐 인화물> 버퍼(320);
    상기 n-전극(310)과 상기 AlGalnN 버퍼(320)상에 적층되는 n-AlGalnN 막질(330);
    상기 n-AlGalnN 막질(330) 상에 적층되며, 여러 개의 퀀툼 웰(Qumntum Well)로 구성어 전원이가시 빛을 발광하는 AlGalnN 활성층(340);
    상기 AlGalnN 활성층(340)상에 적층되는 p-AIGalnN 클래드 막질(350); 및
    상기 p-AIGalnN 클래드 막질(350)에 적층되는 p-컨택트층<p-ohmic contact layer>(360);을 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈.
  3. 제 1항에 있어서,
    상기 n-전극(310)과 상기 p-전극(370)을 각각 n-AllnGaP<알루미늄-갈륨-아세나이드>층(200a)과 p-Gap<갈륨 포스파이드>층(200d)으로 성장시키되,
    상기 에피텍셜 막질(300)은
    상기 n-AllnGaP<알루미늄-갈륨-아세나이드>층(200a)으로 성장된 상기 n-전극(310)상에 적층되는 n-AlGalnN 막질(330)을 n-AllnGaP<알루미늄-갈륨-아세나이드>층(200a)으로 성장시키고,
    상기 AlGalnN막질(330)상의 AlGalnN 활성층(340)을 AllnGaP 활성층(200c)으로 성장시키며,
    상기 AlGalnN 활성층(340)상에 순차적으로 적층되는 p-AlGalnN 클래드 막질(350)과 p-컨택트층(360)을 p-AllnGaP층(200c)으로 성장시키는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈.
  4. 제 1항에 있어서,
    상기 n-전극(310)과 상기 p-전극(370)을 각각 금속 전기 접촉부(100f, 100g)로 성장시키되,
    상기 에피텍셜 막질(300)은
    상기 금속 전기 접촉부(100f)상에 성장된 하나 이상의 p-AllnGaP 크래딩층(100b);
    상기 p-AllnGaP 크래딩층(100b)상에 성장된 AllnGaP 활성층(100c);
    상기 AllnGaP 활성층(100c) 상에 성장된 n-AllnGaP 클래딩층(100d); 및
    상기 n-AllnGaP 클래딩층(100d)상에 성장된 n-Gap층(100e);을 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법.
  5. 제 1항에 있어서,
    상기 상·하부 투명전극(400, 200)을 통해 전원이 인가되어 상기 AlGalnN 활성층(340)으로부터 발생되는 열이 상기 상·하부 투명기판(500, 100)을 통해 방열되는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법.
  6. (a) 투광성의 하부 투명기판(100)에 하부 투명전극(200)을 코팅시키는 단계;
    (b) 상기 (a)단계에서 코팅된 하부 투명전극(200) 위에 메탈을 증착시키고 식각하여 n-전극(310)을 형성시키는 단계;
    (c) 복수의 층으로 이루어져 상기 n-전극(310)상에 증착된 후 식각되어 형성되며, 전원인가시 빛을 발광시키는 에피텍셜 막질(300);
    (d) 상기 에피텍셜 막질(300)의 최상단에 형성되는 p-컨택층(360)상에 메탈을 증착시키고 식각하여 p-전극(370)을 형성시키는 단계;
    (e) 전원인가시, 상기 (b)단계와 상기 (d)단계에서 형성된 n-전극(310)과 p-전극(370)에 각각 연결되는 하부 투명전극(200)과 상부 투명전극(400) 사이에 포지티브와 네거티브 극성을 차단하기 위해 투명 부도체(600)를 채우는 단계; 및
    (f) 상기 p-전극(370)과 상기 투명 부도체 상에 상부 투명전극(400)을 적층시키고 그 위에 상부 투명기판(500)을 적층시키는 단계;를 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법.
  7. 제 6항에 있어서,
    상기 (c)단계는
    (c-1) 상기 (b)단계에서 형성된 상기 n-전극(310)의 노출된 상단의 높이와 동일한 높이로 일측에 AlGalnN 버퍼(320)를 증착 및 식각하여 성장시키는 단계;
    (c-2) `S821`단계 이후, n-전극(310)과 AlGalnN 버퍼(320)상에 n-AlGalnN 막질(330)이 증착과 식각공정을 통해 적층되고(S822), 그 위로 복수의 퀀툼 웰(Qumntum Well)로 구성되어 상기 (a)단계와 (f)단계에서 각각 형성된 하부 투명전극(200)과 상부 투명전극(400)을 통해 전원을 인가받아 빛을 발광하는 AlGalnN 활성층(340)이 적층되는 단계; 및
    (c-3) 상기 AlGalnN 활성층(340)상에 p-AIGalnN 클래드 막질(350)을 적층시키고(S824) p-컨택트층<p-ohmic contact layer>(360)을 적층시키는 단계;를 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법.
  8. 제 6항에 있어서
    상기 (b)단계와 상기 (d)단계에서
    상기 n-전극(310)과 상기 p-전극(370)을 각각 n-AllnGaP<알루미늄-갈륨-아세나이드>층(200a)과 p-Gap<갈륨 포스파이드>층(200d)으로 성장시키되,
    상기 (c)단계는
    (c-4) 상기 n-AllnGaP<알루미늄-갈륨-아세나이드>층(200a)으로 성장된 상기 n-전극(310)상에 적층되는 n-AlGalnN 막질(330)을 n-AllnGaP<알루미늄-갈륨-아세나이드>층(200a)으로 성장시키는 단계;
    (c-5) 상기 AlGalnN막질(330)상의 AlGalnN 활성층(340)을 AllnGaP 활성층(200c)으로 성장시키는 단계; 및
    (c-6) 상기 AlGalnN 활성층(340)상에 순차적으로 적층되는 p-AlGalnN 클래드 막질(350)과 p-컨택트층(360)을 p-AllnGaP층(200c)으로 성장시키는 단계;를 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법.
  9. 제 6항에 있어서,
    상기 상·하부 투명전극(400, 200)을 통해 전원이 인가되어 상기 AlGalnN 활성층(340)으로부터 발생되는 열은 상기 상·하부 투명기판(500, 100)을 통해 방열되는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법.
  10. (a`) GaAs<갈륨 아세나이드> 기판(100a) 위에 하나 이상의 p-AllnGaP 클래딩층(100b)을 성장시키는 단계;
    (b`) 상기 p-AllnGaP 클래딩층(100b) 상에 AllnGaP 활성층(100c)을 성장시키는 단계;
    (c`) 상기 활성층(100c) 상에 n-AllnGAP 클래딩층(100d)을 성장시키는 단계;
    (d`) 상기 n-AllnGAP 클래딩층(100d)상에 n-GAP층(100e)을 성장시키는 단계;
    (e`) 상기 GaAs 기판(100a)을 제거하고 p-AllnGaP 클래딩층(100b)에 금속 전기 접촉부(100f)를 성장시켜 하부 투명기판(100)에 코팅된 하부 투명전극(200)에 적층시키는 단계; 및
    (f`) 상기 n-GAP층(100e)상에 금속 전기 접촉부(100g)를 성장시키고 상기 금속 전기 접촉부(100g)에 상부 투명전극(400)과 상부 투명기판(500)을 순차적으로 적층시키는 단계;를 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법.
PCT/KR2011/001354 2010-02-05 2011-02-25 투명 엘이디 웨이퍼 모듈 및 그 제조방법 WO2011111937A2 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011800129163A CN102792469A (zh) 2010-03-09 2011-02-25 透明发光二极管晶片组件及其制造方法
JP2012556961A JP2013522871A (ja) 2010-03-09 2011-02-25 透明ｌｅｄウエハモジュール及びその製造方法
US13/583,625 US9041045B2 (en) 2010-02-05 2011-02-25 Transparent LED wafer module and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0020997 2010-03-09
KR1020100020997A KR101159782B1 (ko) 2010-02-05 2010-03-09 투명 엘이디 웨이퍼 모듈 및 그 제조방법

Publications (2)

Publication Number Publication Date
WO2011111937A2 true WO2011111937A2 (ko) 2011-09-15
WO2011111937A3 WO2011111937A3 (ko) 2012-01-12

Family

ID=44563958

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/001354 WO2011111937A2 (ko) 2010-02-05 2011-02-25 투명 엘이디 웨이퍼 모듈 및 그 제조방법

Country Status (3)

Country Link
JP (1) JP2013522871A (ko)
CN (1) CN102792469A (ko)
WO (1) WO2011111937A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513502B (zh) * 2014-09-22 2018-12-21 无锡极目科技有限公司 一种单色磊晶led显示模组的复合玻璃基板的制造方法
WO2020141861A1 (ko) * 2018-12-31 2020-07-09 주식회사 나노엑스 양면 발광 led 칩

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080074899A (ko) * 2005-10-21 2008-08-13 쌩-고벵 글래스 프랑스 하나 이상의 발광 다이오드를 포함하는 발광 구조체, 그제조 방법 및 사용방법
US20080191220A1 (en) * 2004-03-29 2008-08-14 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
KR20090013218A (ko) * 2006-05-03 2009-02-04 오스람 옵토 세미컨덕터스 게엠베하 지지 기판을 포함하는 복사-방출 반도체 몸체 및 이의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026438A (ja) * 2000-07-05 2002-01-25 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
TWI230473B (en) * 2003-03-10 2005-04-01 Sanken Electric Co Ltd Semiconductor light emitting device and manufacturing method thereof
KR100624448B1 (ko) * 2004-12-02 2006-09-18 삼성전기주식회사 반도체 발광소자 및 그 제조방법
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
JP5146817B2 (ja) * 2008-03-24 2013-02-20 スタンレー電気株式会社 半導体発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191220A1 (en) * 2004-03-29 2008-08-14 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
KR20080074899A (ko) * 2005-10-21 2008-08-13 쌩-고벵 글래스 프랑스 하나 이상의 발광 다이오드를 포함하는 발광 구조체, 그제조 방법 및 사용방법
KR20090013218A (ko) * 2006-05-03 2009-02-04 오스람 옵토 세미컨덕터스 게엠베하 지지 기판을 포함하는 복사-방출 반도체 몸체 및 이의 제조방법

Also Published As

Publication number Publication date
WO2011111937A3 (ko) 2012-01-12
CN102792469A (zh) 2012-11-21
JP2013522871A (ja) 2013-06-13

Similar Documents

Publication Publication Date Title
JP5237566B2 (ja) 発光素子パッケージ及びその製造方法
WO2014092448A1 (ko) 광추출 효율이 향상된 발광다이오드
WO2021085935A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
US7714341B2 (en) Sub-mount for mounting light emitting device and light emitting device package
WO2015190722A1 (ko) 발광 소자 및 조명 장치
CN105977232B (zh) 在基板中安装器件的方法、安装有器件的基板结构和电子装置
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
JP2020508582A (ja) 垂直に積層された多色発光ダイオード（ｌｅｄ）ディスプレイのための方法および装置
KR102475924B1 (ko) 반도체 소자 및 이를 포함하는 헤드 램프
WO2013015551A2 (ko) 반도체 발광부 연결체
WO2017014512A1 (ko) 발광 소자
WO2016137197A1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
WO2016195286A1 (ko) 발광 다이오드
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2021054702A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 발광 패키지
WO2020055143A1 (ko) 발광 소자
CN109148652A (zh) 无机发光二极管显示面板及其制作方法和显示装置
WO2016126053A1 (ko) 발광 장치
WO2016064216A1 (ko) 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법
US12113151B2 (en) Unit pixel having light emitting device and displaying apparatus
WO2021137654A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2013165127A1 (ko) 발광 다이오드 소자 및 그의 제조 방법
Ou et al. P‐125: Monochromatic Active Matrix Micro‐LED Micro‐displays with> 5,000 dpi Pixel Density Fabricated using Monolithic Hybrid Integration Process
KR101159782B1 (ko) 투명 엘이디 웨이퍼 모듈 및 그 제조방법
WO2013141421A1 (ko) 수평형 파워 led 소자 및 그 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180012916.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11753542

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 2012556961

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13583625

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11753542

Country of ref document: EP

Kind code of ref document: A2