KR101159782B1

KR101159782B1 - 투명 엘이디 웨이퍼 모듈 및 그 제조방법

Info

Publication number: KR101159782B1
Application number: KR1020100020997A
Authority: KR
Inventors: 신왕균; 신성복
Original assignee: 신왕균
Priority date: 2010-02-05
Filing date: 2010-03-09
Publication date: 2012-06-26
Also published as: KR20110091413A; US20120326120A1; US9041045B2

Abstract

본 발명은 투명 엘이디 웨이퍼 모듈 및 그 제조방법이 개시된다. 도체 LED 소자 에피텍셜 과정에서 투명 소재 웨이퍼에 성장시키되 양면 전체를 투명소재에 성장시킨 후 다시 투명 유리기판을 적층시킴으로 높은 광량을 확보할 수 있는 효과가 있다.

Description

투명 엘이디 웨이퍼 모듈 및 그 제조방법{TRANSPARENT LED WAFER MODULE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 투명 엘이디 웨이퍼 모듈 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 투명소재 기판에 다수의 엘이디(LED:Light Emitting Diode) 에피텍셜을 일정간격 성장시키고 다수의 적층 구조를 만들어, 각각의 에피텍셜에 인가되어지는 전류량이 매우 작더라도 다수의 에피텍셜이 적층된 구조를 가지고있기 때문에 낮은 전압을 인가하여도 광량을 높일 수 있는 투명 엘이디 웨이퍼 모듈 및 그 제조방법에 관한 것이다.

즉, 본원발명은 투명 웨이퍼에 다수의 에피텍셜을 설치하고 적층구조를 통하여 높은 광량을 확보할 수 있도록 하는 투명 엘이디 웨이퍼 모듈 및 그 제조방법에 관한 것으로서, 특히 높은 전압을 각각의 LED소자에 부과하지 않고 광집광층을 (light condenser layer)을 제공함으로써 종래의 LED 소자의 작동 전압을 증가시키는 방법이 아닌 투명 웨이퍼에 설치되어진 다수의 에피텍셜의 적층구조를 통하여 LED 모듈의 광량을 확보할 수 있도록 하는 투명 엘이디 웨이퍼 모듈 및 그 제조방법에 관한 것이다.

일반적으로 LED를 만드는데 쓰이며 LED의 색상을 결정하는 화합물로는 갈륨 아세나이드(GaAs), 갈륨 아세나이드 포스파이드(GaAsP), 갈륨 포스파이드(GaP), 갈륨 나이트라이드(GaN) 등이 있다.

파장이 짧은 인듐갈륨나이트라이드(InGaN)는 블루와 그린 LED 의 제조에 사용되며, 화이트 LED 제조에 사용되는 기술로 인겐이란 용어는 몇 가지 원소의 첫 글자를 따온 것인데 인듐(indium), 갈륨(gallium) 그리고 나이트로젠(nitrogen)의 재료를 사용한다.

그리고 파장이 긴 알루미늄갈륨아세나이드(AlInGaP)는 빨강, 오렌지, 노랑색 스펙트럼에 적용되는데 알린갭이라 일컫는 이 기술은 알루미늄(aluminum), 인듐(indium), 갈륨(gallium), 포스포러스(phosphide)를 사용한다.

일반적으로 AlInGaP(aluminum indiumgallium phosphide)는 요구되는 밴드갭(bandgap) 및 갈륨아세나이드(GaAs) 성장 기판과의 격자 매칭과 같은 다양한 공지의 요인에 따라 Al과 In의 비율(percentages)을 변화시킨다.

갈륨아세나이드(GaAs)는 가시광을 흡수하며, 흔히 성장 공정의 종결시에 갈륨아세나이드(GaAs) 기판을 제거하고 투명한 갈륨 포스파이드(0%의 Al 및 In) 기판으로 대체한다.

GaP-기반 재료는 비교적 높은 굴절률(대략 3.5)을 갖는다.

그러한 상황에서, 스넬의 법칙(Snell's Law)에 따르면, 광선이 대략 법선의 17도(임계각) 내에서 LED의 벽면에 충돌하지 않으면, 광선은 LED 내에서 내부로 반사된다.

LED 칩이 실질적으로 직선형이기 때문에, 반사된 광은 수회의 반사 후에도 자신의 입사각으로 반복해서 반사함에 따라 내부의 광은 약해지게 된다는 문제점이 있다.

또한, 일반적으로 다수의 LED 칩을 모듈화하여 조명등 외에 여러 분야에 사용하지만 이와 같은 과정은 많은 작업공정과 LED 특성을 고려해 볼 때 표면적 당 발열의 문제 즉, 다수의 LED 칩을 한곳에 밀집시키는 구조로 인하여 높은 발열이 발생하고, 그에 따라 LED 수명이 단축될 수 있다는 문제점이 있다.

따라서 본 발명은 상술한 문제점을 해결하기 위하여, 에피텍셜 과정에서 투명 소재 웨이퍼에 성장시키되 양면 전체를 투명소재로 성장시킨 후, 적층구조를 만들어 광량을 확보하고, 에피탁셜 단계에서 LED 모듈을 완성하고 공정과정을 줄임은 물론이며 실제적으로 높은 광량을 확보할 수 있도록 하는 투명 엘이디 웨이퍼 모듈 및 그 제조방법을 제공하는 것이다.

본 발명은 LED칩 소자에서 다수의 에피탁시(epi taxy)를 투명 유리기판에 성장시키되, 에피탁시에서 나오는 열이 유리기판에서 방열될 수 있도록 최소의 에피탁시만을 성장시키고 2차로 다시 유리기판에 최소의 에피탁시를 성장시켜 방열문제가 유리기판에서 해결되도록 하는 투명 엘이디 웨이퍼 모듈 및 그 제조방법을 제공하는 것이다.

그리고 본 발명은 유리기판을 적층시, 투명 기판들(에피탁시는 양쪽 n극 p극 모두 투명유리기판안에 있음) 사이에 공간을 만들어 1차 성장된 유리기판에 있는 최소한의 에피탁시들의 발열이 2차 성장된 유리기판에 열전도가 되지 않도록 하고 여러 장의 투명 기판에 탑재된 에피탁시들의 발열이 각각의 유리기판에만 영향을 주도록 하여, 웨이퍼와 웨이퍼의 수직적층 구조를 통하여 360도의 높은 광량을 확보할 수 있도록 하는 투명 엘이디 웨이퍼 모듈 및 그 제조방법을 제공하는 것이다.

상술한 목적을 달성하기 위해서, 투광성을 갖는 하부 투명기판, 하부 투명기판에 코팅되어 전원을 인가받은 하부 투명전극, 하부 투명전극에 소정간격만큼 이격되게 적층되는 복수의 에피텍셜층, 에피텍셜층이 형성됨에 따라 형성되는 n-전극과 p-전극사이에 극성을 차단하기 위해 에피텍셜층의 이격된 공간 사이사이에 개재되는 투명 부도체, p-전극과 접촉하는 상부 투명전극, 및 상부 투명전극에 적층되는 상부 투명기판을 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈을 제공하고,

저면의 하부 투명기판에 하부 투명전극을 코팅시키는 단계, 투명전극 위해 에피텍셜층을 형성시키는 단계, 에피텍셜층이 형성됨에 따라 형성되는 n-전극과 p-전극 사이에 극성을 차단하기 위한 투명 부도체를 채우는 단계; 및 p-전극 상에 상부 투명전극을 적층시키고 그 위에 상부 투명기판을 적층시키는 단계를 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법을 제공한다.

상술한 본 발명은 반도체 LED 소자 에피텍셜 과정에서 투명 소재 웨이퍼에 성장시키되 양면 전체를 투명소재에 성장시킨 후 다시 투명 유리기판을 적층시킴으로 높은 광량을 확보할 수 있는 효과가 있다.

본 발명은 다수 에피텍셜 성장 과정을 통하여 각각의 에피 웨이퍼에 낮은 전류를 인가하고 다수의 칩소자가 발광하고 다시 적층구조를 이루어 광량을 높이는 효과가 있다.

본원발명은 투명 유리소재들을 사용함으로써 투광효과를 향상시킬 수 있을 뿐만 아니라 두꺼운 석영유리 기판의 양면에 n, p전극이 닿도록 함으로 방열효과를 동기에 갖도록 할 수 있는 효과가 있다.

즉, 본원발명의 유리로 된 기판은 방열 개수가 금속보다 높지 않지만 한 개의 웨이퍼에 인가되는 전류량이 매우 낮기 때문에 매우 낮은 열이 발생 되어 열전도를 투명 전극이 코팅된 유리기판을 통해 방열할 수 있어 반도체 LED 소자를 고전류 동작에 용이하게 적용할 수 있는 효과가 있다.

본원발명은 유리기판 사이를 띄우는 구조로 투명 유리기판을 적층시키면서 부착함으로 고휘도 led 모듈을 생산할 수 있는 효과가 있으며, 에피텍셜 성장단계에서 LED 모듈을 완성하고 공정과정을 줄임은 물론이며 실제적으로 높은 광량을 확보할 수 있는 효과가 있다.

본원발명은 투명기판 위에 수평방향으로 다수의 에피텍셜을 성장시키고, 아울러 수직방향으로 다수의 에피텍셜이 성장되도록 적층시킴으로써 높은 광을 방사시킬 수 있는 효과가 있다.

그리고, 본 발명은 패키지의 볼륨을 최소화할 수 있고, 에폭시 몰딩 수지로 칩을 몰딩하는 것을 배제하는 구조를 가짐으로써 UV를 사용하는 반도체 LED 소자를 용이하게 구현할 수 있는 효과가 있다.

도 1은 본 발명에 따른 투명 엘이디 모듈의 제조방법을 설명하기 위한 흐름도,
도 2는 투명 엘이디 모듈이 형성되는 과정을 설명하기 위해 도면,
도 3은 본 발명에 따른 에피텍셜층을 형성시키는 단계의 구체적인 흐름도,
도 4는 본 발명에 따른 투명 엘이디 모듈의 구조를 도시한 도면,
도 5는 본 발명에 따른 투명 엘이디 웨이퍼 모듈의 에피텍셜층이 수평방향으로 복수개가 형성된 것을 도시한 도면,
도 6은 복수의 에피텍셜층이 형성된 투명 엘이디 웨이퍼 모듈이 수직방향으로 적층되는 것을 도시한 도면,
도 7은 본 발명에 따른 복수의 에피텍셜층이 가로 및 세로방향으로 행과 열을 이루면 배열된 도면,
그리고
도 8 및 도 9는 본 발명에 따른 투명 엘이디 모듈의 다른 실시예를 도시한 도면이다.

명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 투명 엘이디 모듈에 대하여 상세히 설명한다.

본 발명에 따른 투명 엘이디 모듈은 도 4에 도시된 바와 같이 하부 투명기판(100), 하부 투명전극(200), n-전극(310), p-전극(370), 에피텍셜층(300), 투명 부도체(600), 상부 투명전극(400) 및 상부 투명기판(500)을 포함한다.

하부 투명기판(100)은 투광성이 탁월한 석영유리로 이루어져 있으며, 빛의 발광시 발생하는 열을 방열시킨다.

하부 투명전극(200)은 역시 투광성이 탁월한 구성요소로서, 하부 투명 기판(100)에 코팅되는데, 이때 하부 투명전극(200)은 저항값이 큰 편이므로 해당 저항값을 줄이기 위해 두껍게 코팅되게 된다.

n-전극(310)은 하부 투명전극(200)에 메탈이 증착된 후, 식각되어 형성되는데, n-전극(310)의 하단은 하부 투명전극(200)에 소정 깊이만큼 수용되어 형성되며, 상단은 에피텍셜층(300)의 n-AlGalnN층(330)과 접촉되도록 노출되게 형성된다.

에피테셜층(300)은 복수의 층으로 이루어져 n-전극(310)상에 증착된 후 식각되어 형성되며, 전원인가시 빛을 발광시키게 된다.

p-전극(370)은 에피텍셜층(300)을 구성하는 복수의 층 중, 최상단에 형성되는 p-컨택층(360)상에 메탈이 증착되고 식각됨에 따라 형성된다.

투명 부도체(600)는 n-전극(310)과 p-전극(370)에 각각 연결되는 하부 투명전극(200)과 상부 투명전극(400) 사이에 채우져, 전원인가시 발생하는 포지티브와 네거티브 극성을 차단한다.

상부 투명전극(400)은 인가되는 전원이 에피텍셜층(300)에 전달될 수 있도록 p-전극(370)과 접촉되게 적층되며, 상부 투명기판(500)는 상술한 하부 투명기판(200)과 마찬가지로 투광성이 탁월한 석영유리로 이루어져 있으며, 빛의 발광시 발생하는 열을 방열시킨다.

한편, 에피텍셜층(300)은 AlGalnN 버퍼(320), n-AlGalnN층(330), AlGalnN 활성층(340), p-AlGalnN 클래드층(350) 및 p-컨택트층(360)을 포함한다.

AlGalnN 버퍼(320)는 n-전극(310)의 상단과 동일한 높이로 n-전극(310)의 일측에 그리고 하부 투명전극(200)에 층착된 후, 식각되어 적층된다.

n-AlGalnN층(330)은 n-전극(310)과 AlGalnN 버퍼(320) 상에 적층된다.

AlGalnN 활성층(340)은 n-AlGalnN층(330)에 적층되어 형성되며, 전원을 인가받아 빛을 발광시킨다.

p-AlGalnN 클래드층(350)은 AlGalnN 활성층(340)에 적층되어 형성되며, p-컨택트층층<p-ohmic contact layer>(360)는 AlGalnN 활성층(340)에 적층되어 형성된다.

또 다른 실시예로서, n-전극(310)은 n-AllnGaP층(200a)으로, 에피텍셜층(300)의 n-AlGalnN층(330)도 n-AllnGaP층(200a)으로, AlGalnN 활성층(340)은 AllnGaP 활성층(200b)으로, p-AlGalnN 클래드층(350)과 p-컨택트층(360)은 p-AllnGaP층(200c)으로, 그리고 p-전극(370)은 p-GaP층(200d)으로 실시할 수 있다.

상술한 바와 같은 실시는 결과적으로 p-GaP층(200d)의 실시를 위한 것으로서, p-GaP층(200d)으로의 실시는 전류의 확산에 우수성을 적용하기 위해서이다.

그리고, 또 다른 실시예로서, 도 9에 도시된 바와 같이 GaAs 기판(100a) 위에 하나 이상의 p-AllnGaP 클래드층(100b)이 성장하고, p-AllnGaP 클래드층(100b) 상에 활성층(100c), n-AllnGaP 클래드층(100d) 및 최상단에 n-GaP층(100e)이 성장한다.

이때, 활성층(100c)에서 방출되는 광은 p-AllnGaP 클래드층(100b)과 n-GaP층(100e)을 통해 곧바로 방출되거나 LED 다이의 내부 표면들 중 하나 이상에 반사된 후에 방출된다.

위에서 p-AllnGaP 클래드층(100b)은 광이 최상단을 통해 빠져나가도록 하기 위해서 형성된다.

p-AllnGaP 클래드층(100b)과 접촉하고 있는 GaAs 기판(100a)이 제거되고 p-AllnGaP 클래드층(100b)에 금속 전기 접촉부(100f)를 형성시킨다.

이후, 하부 투명전극(200)이 코팅된 하부 투명 유리기판(100)상에 p-AllnGaP 클래드층(100b), p-AllnGaP 클래드층(100b), 활성층(100c), n-AllnGaP 클래드층(100d) 및 최상단에 n-GaP층(100e)이 적층되어 이루어진 LED 다이가 실장된다.

그리고, 최상단의 n-GaP층(100e)에 금속 전기 접촉부(100g)가 형성되고, 이어서 투명 부도체(600)가 윈도우를 형성하여 채워지며, 마지막으로 상부 투명전극(400)이 실장되고 이어서 상부 투명기판(500)이 실장된다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 투명 엘이디 모듈 제조방법에 대하여 상세히 설명한다.

도 1은 본 발명에 따른 투명 엘이디 모듈의 제조방법을 설명하기 위한 흐름도이고, 도 2는 투명 엘이디 모듈이 형성되는 과정을 설명하기 위해 도면이다.

일정한 면적을 이루고, 석영유리로 이루어져, 빛의 투과가 용이한 투광성의 투명기판(100)에 하부 투명전극(200)을 코팅시키는 단계를 수행한다(S810).

`S810`단계에서 코팅된 하부 투명전극(200) 위에 메탈을 증착시키고 식각하여 n-전극(310)을 형성시키는 단계를 수행한다(S820).

`S820`단계에서 n-전극(310)의 하부는 하부 투명전극(200)에 소정 깊이만큼 수용되도록 증착되어 식각되고, n-전극(310)의 상부는 후술되는 에피텍셜층(300)의 n-AlGalnN층(330)과 접촉할 수 있도록 노출되게 형성된다.

`S820`단계 이후에, 복수의 층으로 이루어진 에피텍셜층(300)을 증착과 식각공정을 통해 형성시키는 단계를 수행한다(S830).

`S830`단계에서 형성된 에피텍셜층(300)의 p-컨택트층(360)에 n-전극(310)을 형성하는 `S820`에서와 같은 공정으로 메탈을 증착시키고 식각하여 p-전극(370)을 형성시키는 단계를 수행한다(S840).

전원인가시, `S820`단계와 `S840`단계에서 각각 형성된 n-전극(310)과 p-전극(370)에 사이의 포지티브와 네거티브 극성을 차단하기 위해 n-전극(310)과 p-전극(370)에 각각 연결되는 하부 투명전극(200)과 상부 투명전극(400) 사이에 투명 부도체(600)를 채우는 단계를 수행한다(S850).

상술한 `S840`단계에서 증착 후, 식가됨에 따라 형성된 p-전극 상에 상부 투명전극(400)을 적층시키고, 그 위에 상부 투명기판(500)을 성장시키는 단계를 수행한다(S860).

광의 투과성 및 방열 등을 고려하여, 하부 투명기판(100)과 상부 투명기판(500)에 하부 투명전극(200)과 상부 투명전극(400)을 각각 코팅하되, 하부 투명기판(100)과 상부 투명기판(500) 위에 코팅되는 하부 투명전극(200)과 상부 투명전극(400)은 저항값이 큰 편이므로 저항값을 줄이기 위해 두께를 두껍게 코팅한다.

한편, 에피텍셜층을 형성시키는 상술한 `S820`단계에 대하여, 도 3을 참조하여 더욱 상세하게 설명한다.

도 3은 본 발명에 따른 에피텍셜층을 형성시키는 단계의 구체적인 흐름도이다.

즉, 상술한 `S830`단계는 `S820`단계에서 하부 투명기판(100)에 코팅된 하부 투명전극(200)에 증착되고 식각되어 형성된 n-전극(310)의 노출된 상부와 동일한 높이로 일측에 MOCVD(metalorganic chemical vapor deposition)를 이용하여 5nm 내지 500nm의 AIGalnN 버퍼(320)를 성장 후 식각 시키는 단계가 수행된다(S821).

`S821`단계 이후, n-전극(310)과 AIGalnN 버퍼(320)상에 MOCVD(metalorganic chemical vapor deposition)를 이용하여 1um 내지 10um의 n-AlGalnN층(330)이 증착과 식각공정을 거쳐 적층되고(S822), 그 위로 여러 개의 퀀툼 웰(Qumntum Well)로 구성되어 상술한 S820`단계와 `S840`단계에서 각각 형성된 n-전극(310)과 p-전극(370)을 통해 인가되는 전원을 통해 빛을 발광하는 AlGalnN 활성층(340)이 적층되는 단계가 수행된다(S823).

`S824`단계에서의 AlGalnN 활성층(340)상에 MOCVD(metalorganic chemical vapor deposition)를 이용하여 5nm 내지 500nm의 p-AIGalnN 클래드층(350)을 적층시키고(S824), 그 위로 MOCVD(metalorganic chemical vapor deposition)를 이용하여 5nm 내지 500nm의 p-컨택트층<p-ohmic contact layer>(360)을 적층시키는 단계가 수행된다(S825).

참고로 여기에서 상술한 공정이 진행되는 상?하부 유리기판(100 ,500)은 일정한 면적을 갖는 개별모듈로 분할되어 있는 기판에 다수의 에피텍셜을 증착시킨다.

이때, n-전극(310)과 p-전극(370)은 각각 래핑(Lapping)과 폴리싱(Polishign)으로 이루어진 하부 투명전극(200)과 상부 투명전극(400) 면과 접촉하도록 적층되게 된다.

상술한 바와 같이 제조된 투명 엘이디 웨이퍼 모듈은 상?하부 투명전극(400, 200)에 전류가 공급되면, 활성층(340)에서 발광되는 빛을 상?하부 투명 유리기판(500, 100)을 통해 직접 양면으로 방출되도록 한다.

참고로, 상술한 상?하부 투명기판(100, 500)은 전체 공정이 완료된 후 소잉(Sawing)공정을 거침으로써 일정한 면적을 갖는다.

한편, 본 발명에 따른 투명 엘이디 웨이퍼 모듈의 에피텍셜층이 수평방향으로 복수개가 형성된 것을 도시한 도 5와 복수의 에피텍셜층이 형성된 투명 엘이디 웨이퍼 모듈이 수직방향으로 적층되는 것을 도시한 도 6에 도시된 바와 같이, 상술한 복수의 에피텍셜층(300)은 투명전극(200)이 코팅된 유리기판(100)에 수평으로 성장될 수 있고, 수직 방향으로 적층 구조를 가지는 복수의 성장이 이루어져, 전류가 공급되면 적층구조로 성장된 에피텍셜 활성층(340)에서 발광되는 빛이 유리기판(100, 500)을 통해 방출되게 된다.

상술한 바와 같이 에피텍셜층(300)이 수평 및 수직방향으로 형성되어, 도 7에 도시된 바와 같이 복수의 에피텍셜층(300)이 가로 및 세로방향으로 행과 열을 이루면 배열됨에 따라, 에피텍셜층(300)에 포함되어 공급되는 전류를 인가받아 빛을 발광하는 활성층(340)으로부터 높은 광량을 확보할 수 있으며, 이때, 복수의 에피텍셜층(300)에서 나오는 발열량은 상?하부의 유리기판(100)에서 흡수되어 방열된다.

또 다른 실시예로서, 도 8에 도시된 바와 같이 n-전극(310)과 n-AlGalnN층 형성 단계는 1.5마이크론 두께의 n-AllnGaP층(200a)을 성장하는 단계, 활성층 형성단계는 0.5마이크론 두께의 AllnGaP 활성층(200b)을 성장하는 단계, p-전극 형성 단계 및 클래드층 형성 단계는 1.0 마이크론 두께의 p-AllnGaP층(200c)을 AllnGaP 활성층(200b) 위에 성장시키는 단계, 그리고 p-전극 형성 단계는 30 마이크론 두께의 p-GaP층(200d)을 VPE(vapor-phase epitaxy)에 의해서나 또는 LPE(liquid phase epitaxy), MBE(molecular beam epitaxy)에 의해서 성장하는 단계로 실시할 수 있다.

특히, p-GaP층을 상대적으로 두꺼운 두께로 성장시키는 것은 전류의 확산을 향상시키기 위해서이다.

상술한 모든 층들의 성장은 MOCVD(metalorganic chemical vapor deposition)를 이용하여 이루어진다.

감금층(confiniglayer) 또는 클래드층이라 불리는 각 층은 응력(stress)을 저감시키고, 밴드갭을 변경하며 전류의 확산을 목적으로 한다.

또 다른 실시예로서, 도 9에 도시된 바와 같이 GaAs 기판(100a) 위에 하나 이상의 p-AllnGaP 클래드층(100b)이 성장하고, p-AllnGaP 클래드층(100b) 상에 활성층(100c), n-AllnGaP 클래드층(100d) 및 최상단에 n-GaP층(100e)이 성장한다.

이때, 활정층(100c)에서 방출되는 광은 p-AllnGaP 클래드층(100b)과 n-GaP층(100e)을 통해 곧바로 방출되거나 LED 다이의 내부 표면들 중 하나 이상에 반사된 후에 방출된다.

p-AllnGaP 클래드층(100b)과 접촉하고 있는 GaAs 기판(100a)dl 제거되고 p-AllnGaP 클래드층(100b)에 금속 전기 접촉부(100f)를 형성시킨다.

n-GaP층(100e)상 금속 전기 접촉부(100g)는 광을 방출하게 해주면서 활성층(100c)위해서 적합한 전류확산을 제공할 수 있는 다른 형태일 수 있으며, 상?하부 투명전극(200, 400)은 LED 다이에 대한 전력 공급원에 연결되어 전원을 인가받가 LED 칩에 흘려보내는데, 이때 전류량은 상?하부 투명전극(200, 400)과 칩이 닿는 비 표면적에 얼마만큼의 전류를 흘릴 수 있는지에 달려있다.

예를 들어, 전류량이 1mA일 경우, 최소한 칩 크기가 나오고, 비 표면적(칩이 약간 함침됨)을 알 수 있음 물론이다. 여기에 해당하는 전류를 계산하여 전류의 부족현상이 나타날 경우 1mA보다 작게 해야하며, 전류가 충분하다면 1mA보다 크게 해야 한다.

그리고 칩 간격은 최종 상품의 광원의 밝기와 크기를 설정한 다음, 그 밝기를 칩 개수로 나누어 산정된다.

즉, 빔 프로젝트가 강렬한 광원을 필요로 하여 5겹으로 백라이트를 구성하는 경우 칩 개수는 백라이트 구경 면적에 5를 곱한 다음 칩 간격으로 나누면 칩 개수를 결정할 수 있다.

이상에서 본 발명은 실시예로 기재된 구체적인 예에 대해서만 상세히 설명되었지만, 당업자가 본 발명의 기술사상 범위 내에서 다양한 변형과 수정이 가능하다는 것은 명백하며, 이러한 변형과 수정 역시 첨부된 특허청구범위에 속한다는 것은 당연하다.

100 : 하부 투명기판 200 : 하부 투명전극
300 : 엑피텍셜층 310 : n-전극
320 : AlGalnN 버퍼 330 : n-AlGalnN층
340 : AlGalnN 활성층 350 : p-AlGalnN 클래드층
360 : p-컨택트층 370 : p-전극
400 : 상부 투명전극 500 : 상부 투명기판
600 : 투명 부도체
100a : GaAs 기판 100b : p-AllnGaP 클래드층
100c : 활성층 100d : n-AllnGaP 클래드층
100e : n-GaP층 100f : 금속 전기 접촉부
100g : 금속 전기 접촉부 200a : n-AllnGaP층
200b : AllnGaP 활성층 200c : p-AllnGaP층
200d : p-GaP층

Claims

삭제
투광성을 갖는 하부 투명기판(100);
상기 하부 투명기판(100)에 코팅되어 전원을 인가받는 하부 투명전극(200);
메탈이 증착되고 식각된 후, 하단이 상기 하부 투명전극(200)에 소정의 깊이만큼 수용되어 형성된 n-전극(310);
복수의 층으로 구성되며, 상기 n-전극(310) 상에 증착된 후 식각되어, 전원인가시 빛을 발광시키는 에피텍셜층(300);
상기 에피텍셜층(300)을 구성하는 복수의 층 중, 최상단에 형성되는 p-컨택트층(360)상에 메탈이 증착되어 식각됨에 따라 형성된 p-전극(370);
상기 n-전극(310)과 상기 p-전극(370)에 각각 연결되는 하부 투명전극(200)과 상부 투명전극(400) 사이에 채워져, 전원인가시 발생하는 포지티브와 네거티브 극성을 차단하는 투명 부도체(600);
상기 투명 부도체(600)와 상기 p-전극(370)상에 적층되는 상부 투명전극(400); 및
투광성을 가지며, 상기 상부 투명전극(400)상에 적층되는 상부 투명기판(500);를 포함하며,
여기서, 상기 에피텍셜층(300)은
상기 하부 투명전극(200)에 증착된 후, 식각되어 형성되되, 상기 n-전극(310)의 상단과 동일한 높이로 상기 n-전극(310)의 일측에 성장하는 AlGalnN<알루미늄-갈륨-인듐- 질소화물> 버퍼(320);
상기 n-전극(310)과 상기 AlGalnN 버퍼(320)상에 적층되는 n-AlGalnN층(330);
상기 n-AlGalnN층(330) 상에 적층되며, 여러 개의 퀀툼 웰(Qumntum Well)로 구성되어 전원인가시 빛을 발광하는 AlGalnN 활성층(340);
상기 AlGalnN 활성층(340)상에 적층되는 p-AIGalnN 클래드층(350); 및
상기 p-AIGalnN 클래드층(350)에 적층되는 p-컨택트층<p-ohmic contact layer>(360);을 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈.
제 2항에 있어서,
상기 n-전극(310)과 상기 p-전극(370)을 각각 n-AllnGaP<알루미늄-인듐-갈륨-인화물>층(200a)과 p-GaP<갈륨 포스파이드>층(200d)으로 성장시키되,
상기 에피텍셜층(300)은
상기 n-AllnGaP<알루미늄-인듐-갈륨-인화물>층(200a)으로 성장된 상기 n-전극(310)상에 적층되는 n-AlGalnN층(330)을 n-AllnGaP<알루미늄-인듐-갈륨-인화물>층(200a)으로 성장시키고,
상기 AlGalnN층(330)상의 AlGalnN 활성층(340)을 AllnGaP 활성층(200c)으로 성장시키며,
상기 AlGalnN 활성층(340)상에 순차적으로 적층되는 p-AlGalnN 클래드층(350)과 p-컨택트층(360)을 p-AllnGaP층(200c)으로 성장시키는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈.
제 2항에 있어서,
상기 n-전극(310)과 상기 p-전극(370)을 각각 금속 전기 접촉부(100f, 100g)로 성장시키되,
상기 에피텍셜층(300)은
상기 금속 전기 접촉부(100f)상에 성장된 하나 이상의 p-AllnGaP 클래드층(100b);
상기 p-AllnGaP 클래드층(100b)상에 성장된 AllnGaP 활성층(100c);
상기 AllnGaP 활성층(100c) 상에 성장된 n-AllnGaP 클래드층(100d); 및
상기 n-AllnGaP 클래드층(100d)상에 성장된 n-GaP층(100e);을 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈.
제 2항에 있어서,
상기 상?하부 투명전극(400, 200)을 통해 전원이 인가되어 상기 AlGalnN 활성층(340)으로부터 발생되는 열이 상기 상?하부 투명기판(500, 100)을 통해 방열되는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈.
삭제
(a) 투광성의 하부 투명기판(100)에 하부 투명전극(200)을 코팅시키는 단계;
(b) 상기 (a)단계에서 코팅된 하부 투명전극(200) 위에 메탈을 증착시키고 식각하여 n-전극(310)을 형성시키는 단계;
(c) 복수의 층으로 이루어져 상기 n-전극(310)상에 증착된 후 식각되어 형성되며, 전원인가시 빛을 발광시키는 에피텍셜층(300);
(d) 상기 에피텍셜층(300)의 최상단에 형성되는 p-컨택층(360)상에 메탈을 증착시키고 식각하여 p-전극(370)을 형성시키는 단계;
(e) 전원인가시, 상기 (b)단계와 상기 (d)단계에서 형성된 n-전극(310)과 p-전극(370)에 각각 연결되는 하부 투명전극(200)과 상부 투명전극(400) 사이에 포지티브와 네거티브 극성을 차단하기 위해 투명 부도체(600)를 채우는 단계; 및
(f) 상기 p-전극(370)과 상기 투명 부도체 상에 상부 투명전극(400)을 적층시키고 그 위에 상부 투명기판(500)을 적층시키는 단계;를 포함하며,
여기서, 상기 (c)단계는
(c-1) 상기 (b)단계에서 형성된 상기 n-전극(310)의 노출된 상단의 높이와 동일한 높이로 일측에 AlGalnN 버퍼(320)를 증착 및 식각하여 성장시키는 단계;
(c-2) `S821`단계 이후, n-전극(310)과 AlGalnN 버퍼(320)상에 n-AlGalnN층(330)이 증착과 식각공정을 통해 적층되고(S822), 그 위로 복수의 퀀툼 웰(Qumntum Well)로 구성되어 상기 (a)단계와 (f)단계에서 각각 형성된 하부 투명전극(200)과 상부 투명전극(400)을 통해 전원을 인가받아 빛을 발광하는 AlGalnN 활성층(340)이 적층되는 단계; 및
(c-3) 상기 AlGalnN 활성층(340)상에 p-AIGalnN 클래드층(350)을 적층시키고(S824) p-컨택트층<p-ohmic contact layer>(360)을 적층시키는 단계;를 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법.
제 7항에 있어서
상기 (b)단계와 상기 (d)단계에서
상기 n-전극(310)과 상기 p-전극(370)을 각각 n-AllnGaP<알루미늄-인듐-갈륨-인화물>층(200a)과 p-GaP<갈륨 포스파이드>층(200d)으로 성장시키되,
상기 (c)단계는
(c-4) 상기 n-AllnGaP<알루미늄-인듐-갈륨-인화물>층(200a)으로 성장된 상기 n-전극(310)상에 적층되는 n-AlGalnN층(330)을 n-AllnGaP<알루미늄-인듐-갈륨-인화물>층(200a)으로 성장시키는 단계;
(c-5) 상기 AlGalnN층(330)상의 AlGalnN 활성층(340)을 AllnGaP 활성층(200c)으로 성장시키는 단계; 및
(c-6) 상기 AlGalnN 활성층(340)상에 순차적으로 적층되는 p-AlGalnN 클래드층(350)과 p-컨택트층(360)을 p-AllnGaP층(200c)으로 성장시키는 단계;를 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법.
제 7항에 있어서,
상기 상?하부 투명전극(400, 200)을 통해 전원이 인가되어 상기 AlGalnN 활성층(340)으로부터 발생되는 열은 상기 상?하부 투명기판(500, 100)을 통해 방열되는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법.
(a`) GaAs<갈륨 아세나이드> 기판(100a) 위에 하나 이상의 p-AllnGaP 클래드층(100b)을 성장시키는 단계;
(b`) 상기 p-AllnGaP 클래드층(100b) 상에 AllnGaP 활성층(100c)을 성장시키는 단계;
(c`) 상기 활성층(100c) 상에 n-AllnGaP 클래드층(100d)을 성장시키는 단계;
(d`) 상기 n-AllnGaP 클래드층(100d)상에 n-GaP층(100e)을 성장시키는 단계;
(e`) 상기 GaAs 기판(100a)을 제거하고 p-AllnGaP 클래드층(100b)에 금속 전기 접촉부(100f)를 성장시켜 하부 투명기판(100)에 코팅된 하부 투명전극(200)에 적층시키는 단계; 및
(f`) 상기 n-GaP층(100e)상에 금속 전기 접촉부(100g)를 성장시키고 상기 금속 전기 접촉부(100g)에 상부 투명전극(400)과 상부 투명기판(500)을 순차적으로 적층시키는 단계;를 포함하는 것을 특징으로 하는 투명 엘이디 웨이퍼 모듈 제조방법.