本明細書などにおいて、人工ニューラルネットワーク(ANN、以後、ニューラルネットワークと呼称する。)とは、生物の神経回路網を模したモデル全般を指す。一般的には、ニューラルネットワークは、ニューロンを模したユニットが、シナプスを模したユニットを介して、互いに結合された構成となっている。
シナプスの結合(ニューロン同士の結合)の強度(重み係数ともいう。)は、ニューラルネットワークに既存の情報を与えることによって、変化することができる。このように、ニューラルネットワークに既存の情報を与えて、結合強度を決める処理を「学習」と呼ぶ場合がある。
また、「学習」を行った(結合強度を定めた)ニューラルネットワークに対して、何らかの情報を与えることにより、その結合強度に基づいて新たな情報を出力することができる。このように、ニューラルネットワークにおいて、与えられた情報と結合強度に基づいて新たな情報を出力する処理を「推論」又は「認知」と呼ぶ場合がある。
ニューラルネットワークのモデルとしては、例えば、ホップフィールド型、階層型などが挙げられる。特に、多層構造としたニューラルネットワークを「ディープニューラルネットワーク」(DNN)と呼称し、ディープニューラルネットワークによる機械学習を「ディープラーニング」と呼称する。
本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも1つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体(metal oxide semiconductor)、略してOSと呼ぶことができる。また、OS FET(又はOSトランジスタ)と記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置である演算回路の構成、及び動作例について説明する。
図1は、演算回路の構成例を示している。図1に示す演算回路MAC1Aは、後述するメモリセルに保持された第1データと、入力された第2データと、の積和演算を行う回路であり、該積和演算の結果に応じた活性化関数の値を出力する回路である。なお、第1データ、及び第2データは、アナログデータ、又は多値のデータ(離散的なデータ)とすることができる。
図1に示す演算回路MAC1Aは、電流源回路CSと、カレントミラー回路CMと、回路WDDと、回路WLDと、回路BGDと、オフセット回路OFSTと、活性化関数回路ACTVと、メモリセルアレイCAを有する。
メモリセルアレイCAは、メモリセルAM[1]と、メモリセルAM[2]と、メモリセルAMref[1]と、メモリセルAMref[2]と、を有する。メモリセルAM[1]、及びメモリセルAM[2]は、第1データを保持する役割を有し、メモリセルAMref[1]、及びメモリセルAMref[2]は、積和演算を行うために必要になる参照データを保持する機能を有する。なお、参照データも、第1データ、及び第2データと同様に、アナログデータ、又は多値のデータ(離散的なデータ)とすることができる。
なお、図1のメモリセルアレイCAは、メモリセルが行方向に2個、列方向に2個、マトリクス状に配置されているが、メモリセルアレイCAは、メモリセルが行方向に3個以上、列方向に3個以上、マトリクス状に配置されている構成としてもよい。また、積和演算でなく乗算を行う場合、メモリセルアレイCAは、メモリセルが行方向に1個、列方向に2個以上、マトリクス状に配置されている構成としてもよい。
メモリセルAM[1]と、メモリセルAM[2]と、メモリセルAMref[1]と、メモリセルAMref[2]と、は、それぞれトランジスタTr11と、トランジスタTr12と、を有する。トランジスタTr12は、ゲートと、バックゲートと、を有する。
なお、トランジスタTr11は、OSトランジスタであることが好ましい。加えて、トランジスタTr11のチャネル形成領域は、インジウム、元素M(元素Mとしては、アルミニウム、ガリウム、イットリウム、スズなどが挙げられる。)、亜鉛の少なくとも一を含む酸化物であることがより好ましい。トランジスタTr11は、特に実施の形態4に記載するトランジスタの構造であることが更に好ましい。
トランジスタTr11として、OSトランジスタを用いることにより、トランジスタTr11のリーク電流を抑えることができるため、計算精度の高い積和演算回路を実現できる場合がある。また、トランジスタTr11として、OSトランジスタを用いることにより、トランジスタTr11が非導通状態における、保持ノードから書き込みワード線へのリーク電流を非常に小さくすることができる。つまり、保持ノードの電位のリフレッシュ動作を少なくすることができるため、積和演算回路の消費電力を低減することができる。
また、トランジスタTr12に対しても、OSトランジスタを用いることで、トランジスタTr11と同時に作製することができるため、演算回路の作製工程を短縮することができる場合がある。また、トランジスタTr12のチャネル形成領域を、酸化物でなく、非晶質シリコン、多結晶シリコンなどとしてもよい。
メモリセルAM[1]と、メモリセルAM[2]と、メモリセルAMref[1]と、メモリセルAMref[2]と、のそれぞれにおいて、トランジスタTr11の第1端子は、トランジスタTr12のゲートと電気的に接続されている。トランジスタTr12の第1端子は、配線VR0と電気的に接続されている。
メモリセルAM[1]において、トランジスタTr11の第2端子は、配線WDと電気的に接続され、トランジスタTr11のゲートは、配線WL[1]と電気的に接続されている。トランジスタTr12の第2端子は、配線BLと電気的に接続され、トランジスタTr12のバックゲートは、配線BGL[1]と電気的に接続されている。なお、図1では、メモリセルAM[1]において、トランジスタTr11の第1端子と、トランジスタTr12のゲートと、の接続箇所をノードNM[1]としている。加えて、配線BLからトランジスタTr12の第2端子に流れる電流をIAM[1]とする。
メモリセルAM[2]において、トランジスタTr11の第2端子は、配線WDと電気的に接続され、トランジスタTr11のゲートは、配線WL[2]と電気的に接続されている。トランジスタTr12の第2端子は、配線BLと電気的に接続され、トランジスタTr12のバックゲートは、配線BGL[2]と電気的に接続されている。なお、図1では、メモリセルAM[2]において、トランジスタTr11の第1端子と、トランジスタTr12のゲートと、の接続箇所をノードNM[2]としている。加えて、配線BLからトランジスタTr12の第2端子に流れる電流をIAM[2]とする。
メモリセルAMref[1]において、トランジスタTr11の第2端子は、配線WDrefと電気的に接続され、トランジスタTr11のゲートは、配線WL[1]と電気的に接続されている。トランジスタTr12の第2端子は、配線BLrefと電気的に接続され、トランジスタTr12のバックゲートは、配線BGL[1]と電気的に接続されている。なお、図1では、メモリセルAMref[1]において、トランジスタTr11の第1端子と、トランジスタTr12のゲートと、の接続箇所をノードNMref[1]としている。加えて、配線BLrefからトランジスタTr12の第2端子に流れる電流をIAMref[1]とする。
メモリセルAMref[2]において、トランジスタTr11の第2端子は、配線WDrefと電気的に接続され、トランジスタTr11のゲートは、配線WL[2]と電気的に接続されている。トランジスタTr12の第2端子は、配線BLrefと電気的に接続され、トランジスタTr12のバックゲートは、配線BGL[2]と電気的に接続されている。なお、図1では、メモリセルAMref[2]において、トランジスタTr11の第1端子と、トランジスタTr12のゲートと、の接続箇所をノードNMref[2]としている。加えて、配線BLrefからトランジスタTr12の第2端子に流れる電流をIAMref[2]とする。
上述したノードNM[1]、ノードNM[2]、ノードNMref[1]、及びノードNMref[2]は、それぞれのメモリセルの保持ノードとして機能する。
配線VR0は、メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]のそれぞれのトランジスタTr12の第1端子‐第2端子間に電流を流すための配線である。そのため、配線VR0は、所定の電位を与えるための配線として機能する。例えば、配線VR0が与える電位は、基準電位、又は基準電位よりも低い電位とすることができる。
電流源回路CSは、配線BLと、配線BLrefと、に電気的に接続されている。電流源回路CSは、配線BL及び配線BLrefに対して電流を供給する機能を有する。なお、配線BL、配線BLrefのそれぞれに対して供給する電流量は、互いに異なっていてもよい。本構成例では、電流源回路CSから配線BLに流れる電流をICとし、電流源回路CSから配線BLrefに流れる電流をICrefとしている。
カレントミラー回路CMは、配線ILと、配線ILrefと、を有する。配線ILは、配線BLと電気的に接続され、図1では、配線ILと配線BLの接続箇所をノードNPとして図示している。配線ILrefは、配線BLrefと電気的に接続され、図1では、配線ILと配線BLの接続箇所をノードNPrefとしている。カレントミラー回路CMは、ノードNPrefの電位に応じた電流を、配線BLrefのノードNPrefから配線ILrefに排出し、且つ当該電流と同じ量の電流を配線BLのノードNPから配線ILに排出する機能を有する。なお、図1では、ノードNPから配線ILに排出する電流、及びノードNPrefから配線ILrefに排出する電流をICMと記している。加えて、配線BLにおいて、カレントミラー回路CMからメモリセルアレイCAに流れる電流をIBと記し、配線BLrefにおいて、カレントミラー回路CMからメモリセルアレイCAに流れる電流をIBrefと記す。
回路WDDは、配線WDと、配線WDrefと、に電気的に接続されている。回路WDDは、メモリセルアレイCAが有するそれぞれのメモリセルに格納するための第1データを送信する機能を有する。
回路WLDは、配線WL[1]と、配線WL[2]と、に電気的に接続されている。回路WLDは、メモリセルアレイCAが有するメモリセルに第1データを書き込む際に、第1データの書き込み先となるメモリセルを選択する機能を有する。
回路BGDは、配線BGL[1]と、配線BGL[2]と、に電気的に接続されている。回路BGDは、メモリセルアレイCAが有するそれぞれのトランジスタTr12のバックゲートに対して、第2データに応じた電位を印加する機能を有する。
回路OFSTは、配線BLと、配線OLと、に電気的に接続されている。回路OFSTは、配線BLから回路OFSTに流れる電流量、及び/又は配線BLから回路OFSTに流れる電流の変化量をサンプリングする機能を有する。加えて、回路OFSTは、当該サンプリングに基づいたデータを配線OLに出力する機能を有する。なお、当該データとしては、電流としてとしてもよいし、電圧としてもよい。なお、図1では、配線BLから回路OFSTに流れる電流をIαと記している。
例えば、回路OFSTは、図2に示す構成とすることができる。図2において、回路OFSTは、電流Iαの変化量をサンプリングして、当該変化量を電位として配線OLに出力する回路である。回路OFSTは、トランジスタTr21と、トランジスタTr22と、トランジスタTr23と、容量素子Cofstと、抵抗素子R1と、を有する。
容量素子Cofstの第1端子は、配線BLと電気的に接続され、抵抗素子R1の第1端子は、配線BLと電気的に接続されている。容量素子Cofstの第2端子は、トランジスタTr21の第1端子と電気的に接続され、トランジスタTr21の第1端子は、トランジスタTr22のゲートと電気的に接続されている。トランジスタTr22の第1端子は、トランジスタTr23の第1端子と電気的に接続され、トランジスタTr23の第1端子は、配線OLと電気的に接続されている。なお、容量素子Cofstの第1端子と、抵抗素子R1の第1端子と、の電気的接続点をノードNaとし、容量素子Cofstの第2端子と、トランジスタTr21の第1端子と、トランジスタTr22のゲートと、の電気的接続点をノードNbとする。
抵抗素子R1の第2端子は、配線VrefLと電気的に接続されている。トランジスタTr21の第2端子は、配線VaLと電気的に接続され、トランジスタTr22のゲートは、配線RSTと電気的に接続されている。トランジスタTr22の第2端子は、配線VDDLと電気的に接続されている。トランジスタTr23の第2端子は、配線VSSLと電気的に接続され、トランジスタTr23のゲートは、配線VbLと電気的に接続されている。
配線VrefLは、電位Vrefを与える配線であり、配線VaLは、電位Vaを与える配線であり、配線VbLは、電位Vbを与える配線である。配線VDDLは、電位VDDを与える配線であり、配線VSSLは、電位VSSを与える配線である。特に、ここでの回路OFSTの構成例では、電位VDDを高レベル電位とし、電位VSSを低レベル電位としている。配線RSTは、トランジスタTr21の導通状態、非導通状態を切り替えるための電位を与える配線である。
図2に示す回路OFSTより、トランジスタTr22と、トランジスタTr23と、配線VDDLと、配線VSSLと、配線VbLと、によって、ソースフォロワ回路が構成されている。
図2に示す回路OFSTより、抵抗素子R1と、配線VrefLと、によって、ノードNaには、配線BLから流れてくる電流、及び抵抗素子R1の抵抗に応じた電位が与えられる。
図2に示す回路OFSTの動作例について説明する。配線BLから1回目の電流(以後、第1電流と呼称する。)が流れたとき、抵抗素子R1と、配線VrefLと、により、ノードNaに第1電流と抵抗素子R1の抵抗とに応じた電位が与えられる。また、このとき、トランジスタTr21を導通状態として、ノードNbに電位Vaを与える。その後、トランジスタTr21を非導通状態とする。
次に、配線BLから2回目の電流(以後、第2電流と呼称する。)が流れたとき、第1電流が流れたときと同様に、抵抗素子R1と、配線VrefLと、により、ノードNaに第2電流と抵抗素子R1の抵抗とに応じた電位が与えられる。このとき、ノードNbはフローティング状態となっているので、ノードNaの電位が変化したことで、容量結合によって、ノードNbの電位も変化する。ノードNaの電位の変化をΔVNaとし、容量結合係数をKとしたとき、ノードNbの電位はVa+K・ΔVNaとなる。トランジスタTr22のしきい値電圧をVthとしたとき、配線OLから電位Va+K・ΔVNa−Vthが出力される。ここで、電位Vaをしきい値電圧Vthとすることで、配線OLから電位K・ΔVNaを出力することができる。
ところで、容量結合係数Kは、トランジスタTr22のゲート容量、ノードNb周りの配線材料、寄生抵抗などによって定まる。つまり、配線OLから出力された電位K・ΔVNaをKで除算することで、ノードNaの電位の変化量ΔVNaを求めることができる。また、電位の変化量ΔVNaは、第1電流から第2電流への変化量と、抵抗素子R1と、電位Vrefと、に応じて定まる。そのため、図2に示す回路OFSTから出力された電位の変化量ΔVNaと、抵抗素子R1と、電位Vrefと、によって、配線BLに流れる電流の変化量を見積もることができる。
活性化関数回路ACTVは、配線OLと、配線NILと、に電気的に接続されている。活性化関数回路ACTVには、配線OLを介して、回路OFSTから出力された電位が入力される。活性化関数回路ACTVは、当該電位に対して、あらかじめ定義された関数に従った演算を行う回路である。当該関数としては、例えば、シグモイド関数、tanh関数、ソフトマックス関数、ReLU(Rectified Linear Unit, Rectifier)関数、しきい値関数などを用いることができ、これらの関数は、ニューラルネットワークにおける活性化関数として適用される。活性化関数回路ACTVの出力結果は、配線NILに出力される。
具体的な動作例については後述するが、メモリセルAM[1]のノードNM[1]、メモリセルAM[2]のノードNM[2]に第1データに応じた電位を供給し、かつ配線BGL[1]、配線BGL[2]に第2データに応じた電位を印加することで、第1データと第2データの積和演算を行うことができる。
ところで、図3に示す演算回路MACの構成でも第1データと第2データの積和演算を行うことができる。演算回路MACは、メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]のそれぞれにおいて、容量素子C1の第1端子がトランジスタTr12のゲートと電気的に接続されている点、トランジスタTr12にバックゲートが設けられていない点、配線BGL[1]、配線BGL[2]の代わりに配線CL[1]、配線CL[2]を有する点、回路BGDの代わりに回路CLDを有する点などで演算回路MAC1Aと異なる。
メモリセルAM[1]、及びメモリセルAMref[1]において、容量素子C1の第2端子は、配線CL[1]に電気的に接続されている。加えて、メモリセルAM[2]、及びメモリセルAMref[2]において、容量素子C1の第2端子は、配線CL[2]に電気的に接続されている。
回路CLDは、配線CL[1]と、配線CL[2]と、に電気的に接続されている。回路CLDは、メモリセルアレイCAが有するそれぞれの容量素子C1の第1端子に対して、第2データに応じた電位を印加する機能を有する。
演算回路MACは、メモリセルAM[1]のノードNM[1]、メモリセルAM[2]のノードNM[2]に第1データに応じた電位を供給し、その後、各メモリセルのトランジスタTr11をオフ状態にして、配線CL[1]、配線CL[2]に第2データに応じた電位を印加することで、第1データと第2データの積和演算を行うことができる。このとき、配線CL[1]、配線CL[2]に第2データに応じた電位が印加されることで、ノードNM[1]、ノードNM[2]の電位が容量結合によって変化する。このとき、電流Iαの変化量を計測することで、第1データと第2データの積和演算を行うことができる。
ただし、演算回路MACの構成で積和演算を行う場合、上述の通り、ノードNM[1]、ノードNM[2]の電位を容量結合によって変化させる必要がある。そのため、ノードNM[1]、ノードNM[2]に第1データに応じた電位の供給後に、配線CL[1]、配線CL[2]に第2データに応じた電位を印加する必要がある。
図1に示す演算回路MAC1Aは、演算回路MACのように容量素子C1による容量結合でノードNM[1]、ノードNM[2]の電位を変化させているのではなく、各メモリセルのトランジスタTr12のしきい値電圧の変化を利用して、積和演算を行う構成となっている。そのため、ノードNM[1]、ノードNM[2]への第1データに応じた電位の印加と、各メモリセルのトランジスタTr12のバックゲートへの第2データに応じた電位の印加と、の順序は限定されない。
つまり、演算回路MAC1Aでは、トランジスタTr12のバックゲートに第2データに応じた電位の印加をした状態で、ノードNM[1]、ノードNM[2]に供給する電位(第1データ)を逐一変更することによって、その都度、変更される第1データと第2データの積和演算を行うことができる。
なお、本発明の一態様の半導体装置の構成は、図1に示す演算回路MAC1Aに限定されない。本発明の一態様は、演算回路MAC1Aを適宜変更した回路構成とすることができる。
例えば、図4に示す演算回路MAC1Bは、演算回路MAC1AのメモリセルアレイCAのメモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、メモリセルAMref[2]のそれぞれのトランジスタTr12の接続を変更した回路構成となっている。
具体的には、メモリセルAM[1]、メモリセルAMref[1]のそれぞれにおいて、トランジスタTr12のゲートが配線BGL[1]と電気的に接続され、トランジスタTr12のバックゲートがトランジスタTr11の第1端子と電気的に接続されている。そして、メモリセルAM[2]、メモリセルAMref[2]のそれぞれにおいて、トランジスタTr12のゲートが配線BGL[2]と電気的に接続され、トランジスタTr12のバックゲートがトランジスタTr11の第1端子と電気的に接続されている。演算回路MAC1Bの回路構成でも、演算回路MAC1Aと同様の演算を行うことができる。
また、例えば、本発明の一態様は、図5に示す演算回路MAC2Aの構成としてもよい。図5に示す演算回路MAC2Aは、演算回路MAC1AのメモリセルアレイCAのメモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、メモリセルAMref[2]のそれぞれに、容量素子CPが追加された構成となっている。なお、以下に記す演算回路MAC2Aの説明は、上述した演算回路MAC1Aと異なる部分にのみ言及し、共通する部分については省略する。
メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、メモリセルAMref[2]のそれぞれにおいて、容量素子CPの第1端子は、トランジスタTr11の第1端子と、トランジスタTr12のゲートと、に電気的に接続され、容量素子CPの第2端子は、配線VR1と電気的に接続されている。
メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]のそれぞれにおいて、容量素子CPは、容量素子CPの第1端子側(ノードNM[1]、ノードNM[2]、ノードNMref[1]、ノードNMref[2])の第1データに応じた電位を保持するための素子である。つまり、配線VR1には、容量素子CPの第1端子側の電位を保持するために、一定電位が供給され続けていればよい。例えば、配線VR1の電位は、基準電位、又は基準電位よりも低い電位とすることができる。
図5に示した演算回路MAC2Aは、メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]に容量素子CPを備えることによって、ノードNM[1]、ノードNM[2]、ノードNMref[1]、及びノードNMref[2]のそれぞれに電位を長時間保持することができる。
一方、図1に示した演算回路MAC1Aは、容量素子CPを有していないため、ノードNM[1]、ノードNM[2]、ノードNMref[1]、及びノードNMref[2]の電位(第1データ)を高速に書き換える場合において有効である。
また、演算回路MAC2Aは、その回路を適宜変更した構成としてもよい。図6に示す演算回路MAC2Bは、演算回路MAC1Bと同様に、演算回路MAC2AのメモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、メモリセルAMref[2]のそれぞれにおいて、トランジスタTr12の接続を変更した回路構成となっている。
具体的には、メモリセルAM[1]、メモリセルAMref[1]のそれぞれにおいて、トランジスタTr12のゲートが配線BGL[1]と電気的に接続され、トランジスタTr12のバックゲートが、トランジスタTr11の第1端子と、容量素子CPの第1端子と、に電気的に接続されている。そして、メモリセルAM[2]、メモリセルAMref[2]のそれぞれにおいて、トランジスタTr12のゲートが配線BGL[2]と電気的に接続され、トランジスタTr12のバックゲートが、トランジスタTr11の第1端子と、容量素子CPの第1端子と、に電気的に接続されている。演算回路MAC2Bの回路構成でも、ノードNM[1]、ノードNM[2]、ノードNMref[1]、及びノードNMref[2]のそれぞれに電位を長時間保持し、かつ演算回路MAC2Aと同様の演算を行うことができる。
また、例えば、本発明の一態様は、図7に示す演算回路MAC3Aの構成としてもよい。図7に示す演算回路MAC3Aは、演算回路MAC2Aに回路WBDと、配線WBL[1]と、配線WBL[2]と、が追加され、更に演算回路MAC2AのメモリセルアレイCAのメモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、メモリセルAMref[2]のそれぞれに、トランジスタTr13と、容量素子CPBと、が追加された構成となっている。なお、以下に記す演算回路MAC3Aの説明は、上述した演算回路MAC2Aと異なる部分にのみ言及し、共通する部分については省略する。
メモリセルAM[1]と、メモリセルAM[2]と、メモリセルAMref[1]と、メモリセルAMref[2]と、のそれぞれにおいて、トランジスタTr13の第1端子は、トランジスタTr12のバックゲートと、容量素子CPBの第1端子と、に電気的に接続されている。容量素子CPBの第2端子は、配線VR2と電気的に接続されている。
メモリセルAM[1]、及びメモリセルAMref[1]において、トランジスタTr13の第2端子は、配線BGL[1]と電気的に接続され、トランジスタTr13のゲートは、配線WBL[1]と電気的に接続されている。なお、図7では、メモリセルAM[1]において、トランジスタTr13の第1端子と、トランジスタTr12のバックゲートと、容量素子CPBの第1端子と、の接続箇所をノードNMB[1]とし、メモリセルAMref[1]において、トランジスタTr13の第1端子と、トランジスタTr12のバックゲートと、容量素子CPBの第1端子と、の接続箇所をノードNMrefB[1]としている。
メモリセルAM[2]、及びメモリセルAMref[2]において、トランジスタTr13の第2端子は、配線BGL[2]と電気的に接続され、トランジスタTr13のゲートは、配線WBL[2]と電気的に接続されている。なお、図7では、メモリセルAM[2]において、トランジスタTr13の第1端子と、トランジスタTr12のバックゲートと、容量素子CPBの第1端子と、の接続箇所をノードNMB[2]とし、メモリセルAMref[1]において、トランジスタTr13の第1端子と、トランジスタTr12のバックゲートと、容量素子CPBの第1端子と、の接続箇所をノードNMrefB[2]としている。
メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]のそれぞれにおいて、容量素子CPBは、容量素子CPBの第1端子側(ノードNMB[1]、ノードNMB[2]、ノードNMrefB[1]、ノードNMrefB[2])の第2データに応じた電位を保持するための素子である。つまり、配線VR2には、容量素子CPBの第1端子側の電位を保持するために、一定電位が供給され続けていればよい。例えば、配線VR2の電位は、基準電位、又は基準電位よりも低い電位とすることができる。
回路WBDは、配線WBL[1]と、配線WBL[2]と、に電気的に接続されている。回路WBDは、ノードNMB[1]、ノードNMB[2]、ノードNMrefB[1]、及びノードNMrefB[2]に第2データ(電位)を書き込む際に、第2データの書き込み先となるメモリセルを選択する機能を有する。
つまり、演算回路MAC3Aは、メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]において、それぞれ第1データ及び第2データを保持することができる構成となっている。
また、演算回路MAC3Aは、その回路を適宜変更した構成としてもよい。図8に示す演算回路MAC3Bは、演算回路MAC1B及び演算回路MAC2Bと同様に、演算回路MAC3AのメモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、メモリセルAMref[2]のそれぞれにおいて、トランジスタTr12の接続を変更した回路構成となっている。
具体的には、メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]のそれぞれにおいて、トランジスタTr12のゲートが、トランジスタTr13の第1端子と、容量素子CPBの第1端子と、に電気的に接続され、トランジスタTr12のバックゲートが、トランジスタTr11の第1端子と、容量素子CPの第1端子と、に電気的に接続されている。演算回路MAC3Bの回路構成でも、演算回路MAC3Aと同様に、ノードNM[1]、ノードNM[2]、ノードNMref[1]、ノードNMref[2]、ノードNMB[1]、ノードNMB[2]、ノードNMrefB[1]、及びノードNMrefB[2]のそれぞれに電位を長時間保持し、かつ演算を行うことができる。
<演算回路の動作例>
次に、上述した演算回路で行うことができる積和演算の動作例について説明する。なお、本動作例では、図5に示す演算回路MAC2Aについて取り扱う。
図9に演算回路MACの動作例のタイミングチャートを示す。図9のタイミングチャートは、時刻T01乃至時刻T09における、配線WL[1]、配線WL[2]、配線WD、配線WDref、ノードNM[1]、ノードNM[2]、ノードNMref[1]、ノードNMref[2]、配線BGL[1]、及び配線BGL[2]の電位の変動を示し、電流IB−Iα、及び電流IBrefの大きさの変動を示している。特に、電流IB−Iαは、配線BLから、メモリセルアレイCAのメモリセルAM[1]、及びメモリセルAM[2]に流れる電流の総和を示している。
<<時刻T01から時刻T02まで>>
時刻T01から時刻T02までの間において、配線WL[1]に高レベル電位(図9ではHighと表記している。)が印加され、配線WL[2]に低レベル電位(図9ではLowと表記している。)が印加されている。加えて、配線WDには接地電位(図9ではGNDと表記している。)よりもVPR−VW[1]大きい電位が印加され、配線WDrefには接地電位よりもVPR大きい電位が印加されている。更に、配線BGL[1]、及び配線BGL[2]にはそれぞれ基準電位(図9ではREFPと表記している。)が印加されている。
なお、電位VW[1]は、第1データの一に対応する電位である。また、電位VPRは、参照データに対応する電位である。
このとき、メモリセルAM[1]、及びメモリセルAMref[1]のそれぞれのトランジスタTr11のゲートに高レベル電位が印加されるため、メモリセルAM[1]、及びメモリセルAMref[1]のそれぞれのトランジスタTr11は、導通状態となる。そのため、メモリセルAM[1]において、配線WDとノードNM[1]とが電気的に接続されるため、ノードNM[1]の電位は、VPR−VW[1]となる。同様に、メモリセルAMref[1]において、配線WDrefとノードNMref[1]とが電気的に接続されるため、ノードNMref[1]の電位は、VPRとなる。
ここで、メモリセルAM[1]、及びメモリセルAMref[1]のそれぞれのトランジスタTr12の第2端子から第1端子に流れる電流を考える。配線BLからメモリセルAM[1]のトランジスタTr12の第2端子を介して第1端子に流れる電流をIAM[1],0としたとき、IAM[1],0は次の式で表すことができる。
kは、トランジスタTr12のチャネル長、チャネル幅、移動度、及びゲート絶縁膜の容量などで決まる定数である。また、Vthは、トランジスタTr12のしきい値電圧である。
配線BLrefからメモリセルAMref[1]のトランジスタTr12の第2端子を介して第1端子に流れる電流をIAMref[1],0としたとき、同様に、IAMref[1],0は次の式で表すことができる。
なお、メモリセルAM[2]、及びメモリセルAMref[2]のそれぞれのトランジスタTr11のゲートに低レベル電位が印加されるため、メモリセルAM[2]、及びメモリセルAMref[2]のそれぞれのトランジスタTr11は、非導通状態となる。このため、ノードNM[2]、及びノードNMref[2]への電位の保持は行われない。
<<時刻T02から時刻T03まで>>
時刻T02から時刻T03までの間において、配線WL[1]に低レベル電位が印加される。このとき、メモリセルAM[1]、及びメモリセルAMref[1]のそれぞれのトランジスタTr11のゲートに低レベル電位が印加されるため、メモリセルAM[1]、及びメモリセルAMref[1]のそれぞれのトランジスタTr11は非導通状態となる。
また、配線WL[2]には、時刻T02以前から引き続き、低レベル電位が印加されている。このため、メモリセルAM[2]、及びメモリセルAMref[2]のそれぞれのトランジスタTr11は、時刻T02以前から非導通状態となっている。
上述のとおり、メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]のそれぞれのトランジスタTr11は非導通状態となっているため、時刻T02から時刻T03までの間では、ノードNM[1]、ノードNM[2]、ノードNMref[1]、及びノードNMref[2]のそれぞれの電位が保持される。
特に、演算回路MAC1Aの回路構成の説明で述べたとおり、メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]のそれぞれのトランジスタTr11にOSトランジスタを適用することによって、トランジスタTr11の第1端子‐第2端子間に流れるリーク電流を小さくすることができるため、それぞれのノードの電位を長時間保持することができる。
時刻T02から時刻T03までの間において、配線WD、及び配線WDrefには接地電位が印加されている。メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]のそれぞれのトランジスタTr11は、非導通状態となっているため、配線WD、及び配線WDrefからの電位の印加によって、メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]のそれぞれのノードに保持されている電位が書き換えられることは無い。
<<時刻T03から時刻T04まで>>
時刻T03から時刻T04までの間において、配線WL[1]に低レベル電位が印加され、配線WL[2]に高レベル電位が印加されている。加えて、配線WDには接地電位よりもVPR−VW[2]大きい電位が印加され、配線WDrefには接地電位よりもVPR大きい電位が印加されている。更に、時刻T02から引き続き、配線BGL[1]、及び配線BGL[2]には、それぞれ基準電位が印加されている。
なお、電位VX[2]は、第1データの一に対応する電位である。
このとき、メモリセルAM[2]、及びメモリセルAMref[2]のそれぞれのトランジスタTr11のゲートに高レベル電位が印加されるため、メモリセルAM[2]、及びメモリセルAMref[2]のそれぞれのトランジスタTr11は、導通状態となる。そのため、メモリセルAM[2]において、配線WDとノードNM[2]とが電気的に接続されるため、ノードNM[2]の電位は、VPR−VW[2]となる。同様に、メモリセルAMref[2]において、配線WDrefとノードNMref[2]とが電気的に接続されるため、ノードNMref[2]の電位は、VPRとなる。
ここで、メモリセルAM[2]、及びメモリセルAMref[2]のそれぞれのトランジスタTr12の第2端子から第1端子に流れる電流を考える。配線BLからメモリセルAM[2]のトランジスタTr12の第2端子を介して第1端子に流れる電流をIAM[2],0としたとき、IAM[2],0は次の式で表すことができる。
配線BLrefからメモリセルAMref[2]のトランジスタTr12の第2端子を介して第1端子に流れる電流をIAMref[2],0としたとき、同様に、IAMref[2],0は次の式で表すことができる。
<<時刻T04から時刻T05まで>>
ここで、時刻T04から時刻T05までの間における、配線BL及び配線BLrefに流れる電流について説明する。
配線BLrefには、電流源回路CSからの電流が供給される。加えて、配線BLrefには、カレントミラー回路CM、メモリセルAMref[1]、及びメモリセルAMref[2]によって電流が排出される。配線BLrefにおいて、電流源回路CSから供給される電流をICrefとし、カレントミラー回路CMによって排出される電流をICM,0としたとき、キルヒホッフの法則により次の式が成り立つ。
配線BLには、電流源回路CSからの電流が供給される。加えて、配線BLには、カレントミラー回路CM、メモリセルAM[1]、メモリセルAM[2]によって電流が排出される。さらに、配線BLから回路OFSTにも電流が流れる。配線BLにおいて、電流源回路CSから供給される電流をIC,0とし、配線BLから回路OFSTに流れる電流をIα,0としたとき、キルヒホッフの法則により次の式が成り立つ。
<<時刻T05から時刻T06まで>>
時刻T05から時刻T06までの間において、配線BGL[1]に基準電位よりもVX[1]高い電位が印加される。このとき、メモリセルAM[1]、及びメモリセルAMref[1]のそれぞれのトランジスタTr12のバックゲートに電位VX[1]が印加されるため、トランジスタTr12のしきい値電圧は下がる。これにより、トランジスタTr12の第1端子‐第2端子間に流れる電流量は増加する。
なお、電位Vx[1]は、第2データの一に対応する電位である。
ところで、トランジスタTr12のしきい値電圧の変化量は、トランジスタTr12のバックゲートに印加される電位、バックゲート側のゲート容量、その他の寄生容量などよって決まる。例えば、トランジスタTr12に印加される電位に対して、バックゲート側のゲート容量、その他の寄生容量などを考慮した係数hを乗じることによって、トランジスタTr12のしきい値電圧の変化量を求めることができる場合がある。つまり、トランジスタTr12のしきい値電圧の変化量をΔVthとしたとき、ΔVthは次の式で求めることができる。
メモリセルAM[1]、及びメモリセルAMref[1]のそれぞれのトランジスタTr12のバックゲートに、電位VX[1]が印加されることによって、トランジスタTr12のしきい値電圧は、それぞれhVX[1]下がる。
ここで、メモリセルAM[1]、及びメモリセルAMref[1]のそれぞれのトランジスタTr12の第2端子から第1端子に流れる電流を考える。配線BLからメモリセルAM[1]のトランジスタTr12の第2端子を介して第1端子に流れる電流をIAM[1],1としたとき、IAM[1],1は次の式で表すことができる。
つまり、配線BGL[1]に電位VX[1]を印加することによって、配線BLからメモリセルAM[1]のトランジスタTr12の第2端子を介して第1端子に流れる電流は、IAM[1],1−IAM[1],0(図9では、ΔIAM[1]と表記する。)増加する。
同様に、配線BLrefからメモリセルAMref[1]のトランジスタTr12の第2端子を介して第1端子に流れる電流をIAMref[1],1としたとき、IAMref[1],1は次の式で表すことができる。
つまり、配線BGL[1]に電位VX[1]を印加することによって、配線BLrefからメモリセルAMref[1]のトランジスタTr12の第2端子を介して第1端子に流れる電流は、IAMref[1],1−IAMref[1],0(図9では、ΔIAMref[1]と表記する。)増加する。
ここで、配線BL及び配線BLrefに流れる電流について説明する。
配線BLrefには、時刻T04から時刻T05までの間と同様に、電流源回路CSからの電流ICrefが供給される。一方、配線BLrefには、カレントミラー回路CM、メモリセルAMref[1]、及びメモリセルAMref[2]によって電流が排出される。配線BLrefにおいて、カレントミラー回路CMによって排出される電流をICM,1としたとき、キルヒホッフの法則により次の式が成り立つ。
配線BLには、時刻T04から時刻T05までの間と同様に、電流源回路CSからの電流ICが供給される。一方、配線BLには、カレントミラー回路CM、メモリセルAM[1]、メモリセルAM[2]によって電流が排出される。さらに、配線BLから回路OFSTにも電流が流れる。配線BLにおいて、配線BLから回路OFSTに流れる電流をIα,1としたとき、キルヒホッフの法則により次の式が成り立つ。
時刻T04から時刻T05までの間における、配線BLから回路OFSTに流れる電流Iα,0と、時刻T06から時刻T07までの間における、配線BLから回路OFSTに流れる電流Iα,1と、の差をΔIαとする。以後、ΔIαを、演算回路MAC1Aにおける、差分電流と呼称する。差分電流ΔIαは、式(E1)乃至式(E6)、式(E8)乃至式(E11)用いて、次の式のとおりに表すことができる。
<<時刻T06から時刻T07まで>>
時刻T06から時刻T07までの間において、配線BGL[1]には接地電位が印加されている。このとき、メモリセルAM[1]、及びメモリセルAMref[1]のそれぞれのトランジスタTr12のバックゲートに、接地電位が印加されるため、トランジスタTr12のしきい値電圧は、それぞれ時刻T04から時刻T05までの間のしきい値電圧に戻る。
<<時刻T07から時刻T08まで>>
時刻T07から時刻T08までの間において、配線BGL[1]に基準電位よりもVX[2]高い電位が印加され、配線BGL[2]に基準電位よりもVX[2]高い電位が印加される。このとき、メモリセルAM[1]、及びメモリセルAMref[1]のそれぞれのトランジスタTr12のバックゲートに電位VX[1]が印加され、メモリセルAM[2]、及びメモリセルAMref[2]のそれぞれのトランジスタTr12のバックゲートに電位VX[2]が印加される。このため、メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]のそれぞれのトランジスタTr12のしきい値電圧が下がる。
メモリセルAM[1]、及びメモリセルAMref[1]のそれぞれのノードの電位の変化は、時刻T05時刻T06までの間の動作を参酌する。メモリセルAM[2]、及びメモリセルAMref[2]についても同様に、それぞれのトランジスタTr12のバックゲートに係る係数をhとして説明する。
係数をhとしているため、メモリセルAM[2]、及びメモリセルAMref[2]のそれぞれのトランジスタTr12のバックゲートに、電位VX[2]が印加されることによって、トランジスタTr12のしきい値電圧は、それぞれhVX[2]下がる。
ここで、メモリセルAM[2]、及びメモリセルAMref[2]のそれぞれのトランジスタTr12の第2端子から第1端子に流れる電流を考える。配線BLからメモリセルAM[1]のトランジスタTr12の第2端子を介して第1端子に流れる電流をIAM[2],1としたとき、IAM[2],1は次の式で表すことができる。
つまり、配線BGL[2]に電位VX[2]を印加することによって、配線BLからメモリセルAM[2]のトランジスタTr12の第2端子を介して第1端子に流れる電流は、IAM[2],1−IAM[2],0(図9では、ΔIAM[2]と表記する。)増加する。
同様に、配線BLrefからメモリセルAMref[2]のトランジスタTr12の第2端子を介して第1端子に流れる電流をIAMref[2],1としたとき、IAMref[2],1は次の式で表すことができる。
つまり、配線BGL[2]に電位VX[2]を印加することによって、配線BLrefからメモリセルAMref[2]のトランジスタTr12の第2端子を介して第1端子に流れる電流は、IAMref[2],1−IAMref[2],0(図9では、ΔIAMref[2]と表記する。)増加する。
ここで、配線BL及び配線BLrefに流れる電流について説明する。
配線BLrefには、時刻T04から時刻T05までの間と同様に、電流源回路CSからの電流ICrefが供給される。一方、配線BLrefには、カレントミラー回路CM、メモリセルAMref[1]、及びメモリセルAMref[2]によって電流が排出される。配線BLrefにおいて、カレントミラー回路CMによって排出される電流をICM,2としたとき、キルヒホッフの法則により次の式が成り立つ。
配線BLには、時刻T04から時刻T05までの間と同様に、電流源回路CSからの電流ICが供給される。一方、配線BLには、カレントミラー回路CM、メモリセルAM[1]、メモリセルAM[2]によって電流が排出される。さらに、配線BLから回路OFSTにも電流が流れる。配線BLにおいて、配線BLから回路OFSTに流れる電流をIα,3としたとき、キルヒホッフの法則により次の式が成り立つ。
時刻T04から時刻T05までの間における、配線BLから回路OFSTに流れる電流Iα,0と、時刻T07から時刻T08までの間における、配線BLから回路OFSTに流れる電流Iα,3と、の差となる差分電流ΔIαは、式(E1)乃至式(E6)、式(E8)、式(E9)、式(E13)乃至式(E16)用いて、次の式のとおりに表すことができる。
式(E12)、式(E17)に示すとおり、回路OFSTに入力される差分電流ΔIαは、複数の第1データである電位VXと、複数の第2データである電位VWと、の積の和に応じた値となる。つまり、差分電流ΔIαを回路OFSTで計測することによって、第1データと第2データとの積和の値を求めることができる。
<<時刻T08から時刻T09まで>>
時刻T08から時刻T09までの間において、配線BGL[1]、及び配線BGL[2]には接地電位が印加されている。このとき、メモリセルAM[1]、メモリセルAM[2]、メモリセルAMref[1]、及びメモリセルAMref[2]のそれぞれのトランジスタTr12のバックゲートに、接地電位が印加されるため、トランジスタTr12のしきい値電圧は、それぞれ時刻T06から時刻T07までの間のしきい値電圧に戻る。
時刻T05から時刻T06までの間において、配線BGL[1]にVW[1]を印加し、時刻T07から時刻T08までの間において、配線BGL[1]及び配線BGL[2]にそれぞれVW[1]、VW[2]を印加したが、配線BGL[1]及び配線BGL[2]に印加する電位は、基準電位REFPよりも低くてもよい。配線BGL[1]、及び/又は配線BGL[2]に、基準電位REFPよりも低い電位を印加した場合、配線BGL[1]、及び/又は配線BGL[2]に接続されているトランジスタTr12のしきい値電圧を高くすることができる。これにより、積和演算において、第1データと、負の値である第2データの一との積を行うことができる。例えば、時刻T07から時刻T08までの間において、配線BGL[2]に、VW[2]でなく−VW[2]を印加した場合、差分電流ΔIαは、次の式の通りに表すことができる。
なお、本動作例では、2行2列のマトリクス状に配置されているメモリセルを有するメモリセルアレイCAについて扱ったが、1行、且つ2列以上のメモリセルアレイ、又は3行以上、且つ3列以上のメモリセルアレイについても同様に、積和演算を行うことができる。この場合のメモリセルアレイは、複数列のうち1列を、参照データ(電位VPR)を保持するメモリセルとすることで、複数列のうち残りの列の数だけ積和演算処理を同時に実行することができる。つまり、メモリセルアレイの列の数を増やすことで、高速な積和演算処理を実現する半導体装置を提供することができる。また、行数を増やすことによって、積和演算における、足し合わせる項数を増やすことができる。行数を増やした場合の、差分電流ΔIαは、次の式で表すことができる。
なお、演算回路MAC2A以外、例えば、演算回路MAC1A、演算回路MAC1B、演算回路MAC2B、演算回路MAC3A、演算回路MAC3Bのこれらの動作原理は、上述した演算回路MAC2Aの動作例とほぼ同様であるため、演算回路MAC2Aの説明を参酌する。
本実施の形態で述べた演算回路は、例えば、階層型のニューラルネットワークに用いることができる。具体的には、階層型のニューラルネットワークにおける第(K−1)層(Kは2以上の整数とする。)が有する全てのニューロンから第K層が有するニューロンの一に信号が与えられるとき、上述の第1データを重み係数、上述の第2データを第(K−1)層から出力される信号の強度とすることで、第(K−1)層から出力される信号の強度と重み係数の積和を計算することができる。更に当該積和の結果を活性化関数回路ACTVに入力することで、活性化関数の値を求めることができる。この活性化関数の値が、第K層が有するニューロンの一に有力される信号とすることができる。
ところで、本実施の形態で述べた演算回路のメモリセルアレイCAでは、メモリセルアレイCAの行数が前層のニューロンの数となる。換言すると、メモリセルAMの行数は、次層へ入力される前層のニューロンの出力信号の数に対応する。そして、メモリセルアレイCAの列数が、次層のニューロンの数となる。換言すると、メモリセルアレイCAの列数は、次層から出力されるニューロンの出力信号の数に対応する。つまり、前層、次層のそれぞれのニューロンの個数によって、演算回路のメモリセルアレイCAの行数、及び列数が定まるため、構成したいニューラルネットワークに応じて、メモリセルアレイの行数、及び列数を定めて、設計すればよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態2)
本実施の形態では、上記実施の形態の半導体装置を備えることができるCPUについて説明する。なお、当該CPUは、上記実施の形態の半導体装置によって、積和演算処理を容易に行うことができる場合がある。
図10は、実施の形態1で説明した半導体装置を一部に用いたCPUの一例の構成を示すブロック図である。
図10に示すCPUは、基板1190上に、ALU1191(ALU:Arithmetic logic unit、演算回路)、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1198(Bus I/F)、書き換え可能なROM1199、及びROMインターフェース1189(ROM I/F)を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM1199及びROMインターフェース1189は、別チップに設けてもよい。もちろん、図10に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例えば、図10に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成、つまりGPUのような構成としてもよい。また、CPUが内部演算回路やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64ビットなどとすることができる。
バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。
ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。
また、タイミングコントローラ1195は、ALU1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、及びレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図10に示すCPUでは、レジスタ1196に、メモリセルが設けられている。レジスタ1196のメモリセルとして、先の実施の形態に示したトランジスタを用いることができる。
図10に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ1196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態3)
本実施の形態では、上述の実施の形態で説明した半導体装置を電子部品として適用する例について、図11を用いて説明する。
図11(A)では上述の実施の形態で説明し半導体装置を記憶装置として電子部品に適用する例について説明する。なお電子部品は、半導体パッケージ、又はIC用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。
上記実施の形態に示すようなトランジスタで構成される半導体装置は、組み立て工程(後工程)を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。
後工程については、図11(A)に示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成(ステップSTP1)した後、基板の裏面を研削する(ステップSTP2)。この段階で基板を薄膜化することで、前工程での基板の反り等を低減し、部品としての小型化を図るためである。
基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う(ステップSTP3)。そして、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う(ステップSTP4)。このダイボンディング工程におけるチップとリードフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適した方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合してもよい。
なお、本実施の形態において、基板の一方の面に素子が形成されていたとき、基板の一方の面を表面とし、該基板の他方の面(該基板の素子が形成されていない側の面)を裏面とする。
次いでリードフレームのリードとチップ上の電極とを、金属の細線(ワイヤー)で電気的に接続する、ワイヤーボンディングを行う(ステップSTP5)。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される(ステップSTP6)。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。
次いでリードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する(ステップSTP7)。このめっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。
次いでパッケージの表面に印字処理(マーキング)を施す(ステップSTP8)。そして最終的な検査工程(ステップSTP9)を経て電子部品が完成する(ステップSTP10)。
以上説明した電子部品は、上述の実施の形態で説明した半導体装置を含む構成とすることができる。そのため、信頼性に優れた電子部品を実現することができる。
また、完成した電子部品の斜視模式図を図11(B)に示す。図11(B)では、電子部品の一例として、QFP(Quad Flat Package)の斜視模式図を示している。図11(B)に示す電子部品4700は、リード4701及び回路部4703を示している。図11(B)に示す電子部品4700は、例えばプリント基板4702に実装される。このような電子部品4700が複数組み合わされて、それぞれがプリント基板4702上で電気的に接続されることで電子機器の内部に搭載することができる。完成した回路基板4704は、電子機器等の内部に設けられる。
なお、本発明の一態様は、上記の電子部品4700の形状に限定せず、ステップSTP1において作製された素子基板も含まれる。また、本発明の一態様である素子基板は、ステップSTP2の基板の裏面の研削作業まで行った素子基板も含まれる。また、本発明の一態様である素子基板は、ステップSTP3のダイシング工程まで行った素子基板も含まれる。例えば、図11(C)に示す半導体ウェハ4800などが該素子基板に相当する。半導体ウェハ4800としては、代表的にはシリコンウェハなどの半導体基板が挙げられる。また、その他の半導体基板としては、ゲルマニウム、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などが上げられる。半導体ウェハ4800には、そのウェハ4801の上面に複数の回路部4802が形成されている。なお、ウェハ4801の上面において、回路部4802の無い部分は、スペーシング4803であり、ダイシング用の領域である。
ダイシングは、一点鎖線で示したスクライブラインSCL1及びスクライブラインSCL2(ダイシングライン、又は切断ラインと呼ぶ場合がある)に沿って行われる。なお、スペーシング4803は、ダイシング工程を容易に行うために、複数のスクライブラインSCL1が平行になるように設け、複数のスクライブラインSCL2が平行になるように設け、スクライブラインSCL1とスクライブラインSCL2が垂直になるように設けるのが好ましい。
ダイシング工程を行うことにより、図11(D)に示すようなチップ4800aを、半導体ウェハ4800から切り出すことができる。チップ4800aは、ウェハ4801aと、回路部4802と、スペーシング4803aと、を有する。なお、スペーシング4803aは、極力小さくなるようにするのが好ましい。この場合、隣り合う回路部4802の間のスペーシング4803の幅が、スクライブラインSCL1の切りしろと、又はスクライブラインSCL2の切りしろとほぼ同等の長さであればよい。
なお、本発明の一態様の素子基板の材料、及び/又は形状は、図11(C)に図示した半導体ウェハ4800に限定されない。例えば、図11(E)に示す矩形の形状の基板4810あってもよい。基板4810としては、ガラス基板、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などが上げられる。また、素子基板の形状は、素子の作製工程、及び素子を作製するための装置に応じて、適宜変更することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態4)
本実施の形態では、実施の形態1で述べたトランジスタTr11乃至トランジスタTr13に適用できるトランジスタについて、図12乃至図15を用いて説明を行う。
<<トランジスタ200>>
まず、図12に示すトランジスタ200の詳細について説明を行う。
図12(A)は、トランジスタ200を有する半導体装置の上面図である。また、図12(B)は、図12(A)にA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、図12(C)は、図12(A)にA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。図12(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図12(A)乃至(C)に示すように、トランジスタ200は、基板(図示せず)の上に配置された絶縁体384と、絶縁体384の開口部に配置された導電体440と、絶縁体384及び導電体440の上に配置された絶縁体214と、絶縁体214の上に配置された絶縁体216と、導電体440と重畳する領域に位置する、絶縁体214及び絶縁体216の開口部に配置された導電体310と、絶縁体216の上に配置された絶縁体220と、絶縁体220の上に配置された絶縁体222と、を有する。加えて、トランジスタ200は、絶縁体222の上に配置された絶縁体224と、絶縁体224の上に配置された金属酸化物406aと、金属酸化物406aの上面の少なくとも一部に接して配置された金属酸化物406bと、金属酸化物406bの上に配置された絶縁体412と、絶縁体412の上に配置された導電体404aと、導電体404aの上に配置された導電体404bと、導電体404bの上に配置された絶縁体419と、絶縁体412、導電体404a、導電体404b、および絶縁体419の側面に接して配置された絶縁体418と、金属酸化物406bの上面に接し、かつ絶縁体418の側面に接して配置された絶縁体225と、を有する。更に、トランジスタ200は、絶縁体225の上に配置された絶縁体280と、絶縁体225及び絶縁体280に設けられている2つの開口部に金属酸化物406と接するようにそれぞれ配置された導電体450a、導電体450bと、導電体450aの上に配置されている導電体451aと、導電体450bの上に配置されている導電体451bと、を有する。ここで、図12(B)に示すように、絶縁体418の上面は、絶縁体419の上面と面一になっていることが好ましい。また、絶縁体225は、絶縁体419、導電体404a、導電体404b、絶縁体418、金属酸化物406a、金属酸化物406bを覆って設けられることが好ましい。
以下において、金属酸化物406aと金属酸化物406bをまとめて金属酸化物406という場合がある。なお、トランジスタ200では、金属酸化物406aおよび金属酸化物406bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物406bのみを設ける構成にしてもよい。また、例えば、金属酸化物406を3層以上積層した構成としてもよい。また、導電体404aと導電体404bをまとめて導電体404という場合がある。なお、トランジスタ200では、導電体404aおよび導電体404bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体404bのみを設ける構成にしてもよい。
導電体440は、絶縁体384の開口の内壁に接して導電体440aが形成され、さらに内側に導電体440bが形成されている。ここで、導電体440aおよび導電体440bの上面の高さと、絶縁体384の上面の高さは同程度にできる。なお、トランジスタ200では、導電体440aおよび導電体440bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体440bのみを設ける構成にしてもよい。
導電体310は、導電体310a、導電体310bを有する。導電体310aは、絶縁体214および絶縁体216の開口の内壁に接して形成され、さらに内側に導電体310bが形成されている。よって、導電体310aは導電体440bに接する構成が好ましい。ここで、導電体310aおよび導電体310bの上面の高さと、絶縁体216の上面の高さは同程度にできる。なお、トランジスタ200では、導電体310aおよび導電体310bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体310bのみを設ける構成にしてもよい。
導電体404は、トップゲートとして機能でき、導電体310は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
導電体440は、導電体404と同様にチャネル幅方向に延伸されており、導電体310、すなわちバックゲートに電位を印加する配線として機能する。ここで、バックゲートの配線として機能する導電体440の上に積層して、絶縁体214および絶縁体216に埋め込まれた導電体310を設けることにより、導電体440と導電体404の間に絶縁体214および絶縁体216などが設けられ、導電体440と導電体404の間の寄生容量を低減し、絶縁耐圧を高めることができる。導電体440と導電体404の間の寄生容量を低減することで、トランジスタのスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体440と導電体404の間の絶縁耐圧を高めることで、トランジスタ200の信頼性を向上させることができる。よって、絶縁体214および絶縁体216の膜厚を大きくすることが好ましい。なお、導電体440の延伸方向はこれに限られず、例えば、トランジスタ200のチャネル長方向に延伸されてもよい。
ここで、導電体310aおよび導電体440aは、水または水素などの不純物の透過を抑制する機能を有する(透過しにくい)導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、下層から水素、水などの不純物が導電体440および導電体310を通じて上層に拡散するのを抑制することができる。なお、導電体310aおよび導電体440aは、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物または、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する導電性材料について記載する場合も同様である。導電体310aおよび導電体440aが酸素の透過を抑制する機能を持つことにより、導電体310bおよび導電体440bが酸化して導電率が低下することを防ぐことができる。
また、導電体310bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体310bは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体440bは、配線として機能するため、導電体310bより導電性が高い導電体を用いることが好ましく、例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、図示しないが、導電体440bは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁体214は、下層から水または水素などの不純物がトランジスタに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体214は、水または水素などの不純物の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体214として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体214より上層に拡散するのを抑制することができる。なお、絶縁体214は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する絶縁性材料について記載する場合も同様である。
また、絶縁体214は、酸素(例えば、酸素原子または酸素分子など)の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。これにより、絶縁体224などに含まれる酸素が下方拡散するのを抑制することができる。
また、導電体440の上に導電体310を積層して設ける構成にすることにより、導電体440と導電体310の間に絶縁体214を設けることができる。ここで、導電体440bに銅など拡散しやすい金属を用いても、絶縁体214として窒化シリコンなどを設けることにより、当該金属が絶縁体214より上の層に拡散するのを防ぐことができる。
また、絶縁体222は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体222より下層から水素、水などの不純物が絶縁体222より上層に拡散するのを抑制することができる。さらに、絶縁体224などに含まれる酸素が下方拡散するのを抑制することができる。
また、絶縁体224中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体224の水素の脱離量は、昇温脱離ガス分析法(TDS(Thermal Desorption Spectroscopy))において、50℃から500℃の範囲において、水素分子に換算した脱離量が、絶縁体224の面積当たりに換算して、2×1015molecules/cm2以下、好ましくは1×1015molecules/cm2以下、より好ましくは5×1014molecules/cm2以下であればよい。また、絶縁体224は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
絶縁体412は、第1のゲート絶縁膜として機能でき、絶縁体220、絶縁体222、および絶縁体224は、第2のゲート絶縁膜として機能できる。なお、トランジスタ200では、絶縁体220、絶縁体222、および絶縁体224を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体220、絶縁体222、および絶縁体224のうちいずれか2層を積層した構造にしてもよいし、いずれか1層を用いる構造にしてもよい。
金属酸化物406は、酸化物半導体として機能する金属酸化物を用いることが好ましい。金属酸化物としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、金属酸化物は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
金属酸化物406は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物406が、インジウム、元素Mおよび亜鉛を有するIn−M−Zn酸化物である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
ここで、金属酸化物406aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、金属酸化物406bに用いる金属酸化物における、構成元素中の元素Mの原子数比より大きいことが好ましい。また、金属酸化物406aに用いる金属酸化物において、Inに対する元素Mの原子数比が、金属酸化物406bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、金属酸化物406bに用いる金属酸化物において、元素Mに対するInの原子数比が、金属酸化物406aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。
以上のような金属酸化物を金属酸化物406aとして用いて、金属酸化物406aの伝導帯下端のエネルギーが、金属酸化物406bの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物406aの電子親和力が、金属酸化物406bの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
ここで、金属酸化物406aおよび金属酸化物406bにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物406aと金属酸化物406bとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物406aと金属酸化物406bが、酸素以外に共通の元素を有する(主成分とする)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物406bがIn−Ga−Zn酸化物の場合、金属酸化物406aとして、In−Ga−Zn酸化物、Ga−Zn酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は金属酸化物406bに形成されるナローギャップ部分となる。金属酸化物406aと金属酸化物406bとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
また、金属酸化物406は、領域426a、領域426b、および領域426cを有する。領域426aは、図12(B)に示すように、領域426bと領域426cに挟まれる。領域426bおよび領域426cは、絶縁体225の成膜により低抵抗化された領域であり、領域426aより導電性が高い領域となる。領域426bおよび領域426cは、絶縁体225の成膜雰囲気に含まれる、水素または窒素などの不純物元素が添加される。これにより、金属酸化物406bの絶縁体225と重なる領域を中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。
よって、領域426bおよび領域426cは、領域426aより、水素および窒素の少なくとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)などを用いて測定すればよい。ここで、領域426aの水素または窒素の濃度としては、金属酸化物406bの絶縁体412と重なる領域の中央近傍(例えば、金属酸化物406bの絶縁体412のチャネル長方向の両側面からの距離が概略等しい部分)の水素または窒素の濃度を測定すればよい。
なお、領域426bおよび領域426cは、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。よって、領域426bおよび領域426cは、上記元素の一つまたは複数を含む構成にすればよい。
また、金属酸化物406aは、領域426bおよび領域426cにおいて、元素Mに対するInの原子数比が、金属酸化物406bの元素Mに対するInの原子数比と同程度になることが好ましい。言い換えると、金属酸化物406aは、領域426bおよび領域426cにおける元素Mに対するInの原子数比が、領域426aにおける元素Mに対するInの原子数比より大きいことが好ましい。ここで、金属酸化物406は、インジウムの含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。このような構成にすることにより、トランジスタ200の作製工程において、金属酸化物406bの膜厚が薄くなり、金属酸化物406bの電気抵抗が大きくなった場合でも、領域426bおよび領域426cにおいて、金属酸化物406aが十分低抵抗化されており、金属酸化物406の領域426bおよび領域426cはソース領域およびドレイン領域として機能させることができる。
図12(B)に示す領域426a近傍の拡大図を、図13(A)に示す。図13(A)に示すように、領域426bおよび領域426cは、金属酸化物406の少なくとも絶縁体225と重なる領域に形成される。ここで、金属酸化物406bの領域426bおよび領域426cの一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、金属酸化物406bの領域426aはチャネル形成領域として機能できる。
なお、図12(B)および図13(A)では、領域426a、領域426b、および領域426cが、金属酸化物406bおよび金属酸化物406aに形成されているが、これらの領域は少なくとも金属酸化物406bに形成されていればよい。また、図12(B)などでは、領域426aと領域426bの境界、および領域426aと領域426cの境界を金属酸化物406の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域426bおよび領域426cが金属酸化物406bの表面近傍では導電体404側に張り出し、金属酸化物406aの下面近傍では、絶縁体225側に後退する形状になる場合がある。
トランジスタ200では、図13(A)に示すように、領域426bおよび領域426cが、金属酸化物406の絶縁体225と接する領域と、絶縁体418、および絶縁体412の両端部近傍と重なる領域に形成される。このとき、領域426bおよび領域426cの導電体404と重なる部分は、所謂オーバーラップ領域(Lov領域ともいう)として機能する。Lov領域を有する構造とすることで、金属酸化物406のチャネル形成領域と、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流および移動度を大きくすることができる。
ただし、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図13(B)に示すように、領域426bおよび領域426cが、金属酸化物406の絶縁体225および絶縁体418と重なる領域に形成される構成にしてもよい。なお、図13(B)に示す構成を別言すると、導電体404のチャネル長方向の幅と、領域426aとの幅と、が概略一致している構成である。図13(B)に示す構成とすることで、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流を大きくすることができる。また、図13(B)に示す構成とすることで、チャネル長方向において、ソース領域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制することができる。
このように、領域426bおよび領域426cの範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
絶縁体412は、金属酸化物406bの上面に接して配置されることが好ましい。絶縁体412は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。このような絶縁体412を金属酸化物406bの上面に接して設けることにより、金属酸化物406bに効果的に酸素を供給することができる。また、絶縁体224と同様に、絶縁体412中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体412の膜厚は、1nm以上20nm以下とするのが好ましく、例えば、1nm程度の膜厚にすればよい。
絶縁体412は酸素を含むことが好ましい。例えば、昇温脱離ガス分光法分析(TDS分析)にて、100℃以上700℃以下または100℃以上500℃以下の表面温度の範囲で、酸素分子の脱離量を絶縁体412の面積当たりに換算して、1×1014molecules/cm2以上、好ましくは2×1014molecules/cm2以上、より好ましくは4×1014molecules/cm2以上であればよい。
絶縁体412、導電体404、および絶縁体419は、金属酸化物406bと重なる領域を有する。また、絶縁体412、導電体404a、導電体404b、および絶縁体419の側面は略一致することが好ましい。
導電体404aとして、導電性酸化物を用いることが好ましい。例えば、金属酸化物406aまたは金属酸化物406bとして用いることができる金属酸化物を用いることができる。特に、In−Ga−Zn系酸化物のうち、導電性が高い、金属の原子数比が[In]:[Ga]:[Zn]=4:2:3から4.1、およびその近傍値のものを用いることが好ましい。このような導電体404aを設けることで、導電体404bへの酸素の透過を抑制し、酸化によって導電体404bの電気抵抗値が増加することを防ぐことができる。
また、このような導電性酸化物を、スパッタリング法を用いて成膜することで、絶縁体412に酸素を添加し、金属酸化物406bに酸素を供給することが可能となる。これにより、金属酸化物406の領域426aの酸素欠損を低減することができる。
導電体404bは、例えばタングステンなどの金属を用いることができる。また、導電体404bとして、導電体404aに窒素などの不純物を添加して導電体404aの導電性を向上できる導電体を用いてもよい。例えば導電体404bは、窒化チタンなどを用いることが好ましい。また、導電体404bを、窒化チタンなどの金属窒化物と、その上にタングステンなどの金属を積層した構造にしてもよい。
ここで、ゲート電極の機能を有する導電体404が、絶縁体412を介して、金属酸化物406bの領域426a近傍の上面及びチャネル幅方向の側面を覆うように設けられる。従って、ゲート電極としての機能を有する導電体404の電界によって、金属酸化物406bの領域426a近傍の上面及びチャネル幅方向の側面を電気的に取り囲むことができる。導電体404の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(s−channel)構造とよぶ。そのため、金属酸化物406bの領域426a近傍の上面及びチャネル幅方向の側面にチャネルを形成することができるので、ソース−ドレイン間に大電流を流すことができ、導通時の電流(オン電流)を大きくすることができる。また、金属酸化物406bの領域426a近傍の上面及びチャネル幅方向の側面が、導電体404の電界によって取り囲まれていることから、非導通時のリーク電流(オフ電流)を小さくすることができる。
導電体404bの上に絶縁体419が配置されることが好ましい。また、絶縁体419、導電体404a、導電体404b、および絶縁体412の側面は略一致することが好ましい。絶縁体419は、原子層堆積(ALD:Atomic Layer Deposition)法を用いて成膜することが好ましい。これにより、絶縁体419の膜厚を1nm以上20nm以下程度、好ましくは5nm以上510nm以下程度で成膜することができる。ここで、絶縁体419は、絶縁体418と同様に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。
このような絶縁体419を設けることにより、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体419と絶縁体418で導電体404の上面と側面を覆うことができる。これにより、導電体404を介して、水または水素などの不純物が金属酸化物406に混入することを防ぐことができる。このように、絶縁体418と絶縁体419はゲートを保護するゲートキャップとしての機能を有する。
絶縁体418は、絶縁体412、導電体404、および絶縁体419の側面に接して設けられる。また、絶縁体418の上面は、絶縁体419の上面に略一致することが好ましい。絶縁体418は、ALD法を用いて成膜することが好ましい。これにより、絶縁体418の膜厚を1nm以上20nm以下程度、好ましくは1nm以上3nm以下程度、例えば1nmで成膜することができる。
上記の通り、金属酸化物406の領域426bおよび領域426cは、絶縁体225の成膜で添加された不純物元素によって形成される。トランジスタが微細化され、チャネル長が10nm乃至30nm程度に形成されている場合、ソース領域またはドレイン領域に含まれる不純物元素が拡散し、ソース領域とドレイン領域が電気的に導通する恐れがある。これに対して、本実施の形態に示すように、絶縁体418を形成することにより、金属酸化物406の絶縁体225と接する領域どうしの間の距離を大きくすることができるので、ソース領域とドレイン領域が電気的に導通することを防ぐことができる。さらに、ALD法を用いて、絶縁体418を形成することで、微細化されたチャネル長と同程度以下の膜厚にし、必要以上にソース領域とドレイン領域の距離が広がって、抵抗が増大することをふせぐことができる。
ここで、絶縁体418は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体412中の酸素が外部に拡散することを防ぐことができる。また、絶縁体412の端部などから金属酸化物406に水素、水などの不純物が浸入するのを抑制することができる。
絶縁体418は、ALD法を用いて絶縁膜を成膜してから、異方性エッチングを行って、当該絶縁膜のうち、絶縁体412、導電体404、および絶縁体419の側面に接する部分を残存させて形成することが好ましい。これにより、上記のように膜厚の薄い絶縁体を容易に形成することができる。また、このとき、導電体404の上に、絶縁体419を設けておくことで、当該異方性エッチングで絶縁体419が一部除去されても、絶縁体418の絶縁体412および導電体404に接する部分を十分残存させることができる。
絶縁体225は、絶縁体419、絶縁体418、金属酸化物406および絶縁体224を覆って設けられる。ここで、絶縁体225は、絶縁体419および絶縁体418の上面に接し、かつ絶縁体418の側面に接して設けられる。絶縁体225は、上述の通り、水素または窒素などの不純物を金属酸化物406に添加して、領域426bおよび領域426cを形成する。このため、絶縁体225は、水素および窒素の少なくとも一方を有することが好ましい。
また、絶縁体225は、金属酸化物406bの上面に加えて、金属酸化物406bの側面および金属酸化物406aの側面に接して設けられることが好ましい。これにより、領域426bおよび領域426cにおいて、金属酸化物406bの側面および金属酸化物406aの側面まで低抵抗化することができる。
また、絶縁体225は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体225として、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることが好ましい。このような絶縁体225を形成することで、絶縁体225を透過して酸素が浸入し、領域426bおよび領域426cの酸素欠損に酸素を供給して、キャリア密度が低下するのを防ぐことができる。また、絶縁体225を透過して水または水素などの不純物が浸入し、領域426bおよび領域426cが過剰に領域426a側に拡張するのを防ぐことができる。
絶縁体225の上に絶縁体280を設けることが好ましい。絶縁体280は、絶縁体224などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体280および絶縁体225に形成された開口に導電体450aおよび導電体451aと、導電体450bおよび導電体451bと、が配置される。導電体450aおよび導電体451aと、導電体450bおよび導電体451bと、は、導電体404を挟んで対向して設けられることが好ましい。
ここで、絶縁体280および絶縁体225の開口の内壁に接して導電体450aが形成され、さらに内側に導電体451aが形成されている。当該開口の底部の少なくとも一部には金属酸化物406の領域426bが位置しており、導電体450aは領域426bと接する。同様に、絶縁体280および絶縁体225の開口の内壁に接して導電体450bが形成され、さらに内側に導電体451bが形成されている。当該開口の底部の少なくとも一部には金属酸化物406の領域426cが位置しており、導電体450bは領域426cと接する。
導電体450aおよび導電体451aはソース電極およびドレイン電極の一方として機能し、導電体450bおよび導電体451bはソース電極およびドレイン電極の他方として機能する。
導電体450aおよび導電体450bは、導電体310aなどと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体280より上層から水素、水などの不純物が導電体451aおよび導電体451bを通じて金属酸化物406に混入するのを抑制することができる。
また、導電体451aおよび導電体451bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体451aおよび導電体451bは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
次に、トランジスタ200の構成材料について説明する。
<基板>
トランジスタ200を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばSOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、5μm以上700μm以下、好ましくは10μm以上500μm以下、さらに好ましくは15μm以上300μm以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張率が1×10−3/K以下、5×10−5/K以下、または1×10−5/K以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
<絶縁体>
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体222、絶縁体214として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
また、例えば、絶縁体222および絶縁体214としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体222および絶縁体214は、酸化アルミニウムまたは酸化ハフニウムなどを有することが好ましい。
絶縁体384、絶縁体216、絶縁体220、絶縁体224および絶縁体412としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体384、絶縁体216、絶縁体220、絶縁体224および絶縁体412としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
絶縁体220、絶縁体222、絶縁体224、および/または絶縁体412は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体220、絶縁体222、絶縁体224、および/または絶縁体412は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体220、絶縁体222、絶縁体224、および/または絶縁体412は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体224および絶縁体412において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを金属酸化物406と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、金属酸化物406に混入することを抑制することができる。また、例えば、絶縁体224および絶縁体412において、酸化シリコンまたは酸化窒化シリコンを金属酸化物406と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
絶縁体384、絶縁体216、および絶縁体280は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体384、絶縁体216、および絶縁体280は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体384、絶縁体216、および絶縁体280は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。
絶縁体418および絶縁体419としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体418および絶縁体419としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
<導電体>
導電体404a、導電体404b、導電体310a、導電体310b、導電体450a、導電体450b、導電体451aおよび導電体451bとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記導電体、特に導電体404a、導電体310a、導電体450a、および導電体450bとして、金属酸化物406に適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、金属酸化物406に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
<金属酸化物406に適用可能な金属酸化物>
以下に、本発明に係る金属酸化物406について説明する。金属酸化物406として、酸化物半導体として機能する金属酸化物を用いることが好ましい。
ここで、金属酸化物406が、インジウム、元素M及び亜鉛を有する場合を考える。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。なお、金属酸化物406が有するインジウム、元素M、及び亜鉛の原子数比のそれぞれの項を[In]、[M]、および[Zn]とする。
以下に、図14(A)、図14(B)、および図14(C)を用いて、金属酸化物406が有するインジウム、元素Mおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図14(A)、図14(B)、および図14(C)には、酸素の原子数比については記載しない。また、金属酸化物406が有するインジウム、元素M、および亜鉛の原子数比のそれぞれの項を[In]、[M]、および[Zn]とする。
図14(A)、図14(B)、および図14(C)において、破線は、[In]:[M]:[Zn]=(1+α):(1−α):1の原子数比(−1≦α≦1)となるライン、[In]:[M]:[Zn]=(1+α):(1−α):2の原子数比となるライン、[In]:[M]:[Zn]=(1+α):(1−α):3の原子数比となるライン、[In]:[M]:[Zn]=(1+α):(1−α):4の原子数比となるライン、および[In]:[M]:[Zn]=(1+α):(1−α):5の原子数比となるラインを表す。
また、一点鎖線は、[In]:[M]:[Zn]=5:1:βの原子数比(β≧0)となるライン、[In]:[M]:[Zn]=2:1:βの原子数比となるライン、[In]:[M]:[Zn]=1:1:βの原子数比となるライン、[In]:[M]:[Zn]=1:2:βの原子数比となるライン、[In]:[M]:[Zn]=1:3:βの原子数比となるライン、および[In]:[M]:[Zn]=1:4:βの原子数比となるラインを表す。
また、図14(A)、図14(B)、および図14(C)に示す、[In]:[M]:[Zn]=0:2:1の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
また、金属酸化物中に複数の相が共存する場合がある(二相共存、三相共存など)。例えば、原子数比が[In]:[M]:[Zn]=0:2:1の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が[In]:[M]:[Zn]=1:0:0の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
図14(A)に示す領域Aは、金属酸化物406が有する、インジウム、元素M、および亜鉛の原子数比の好ましい範囲の一例について示している。
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度(電子移動度)を高くすることができる。従って、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が[In]:[M]:[Zn]=0:1:0、およびその近傍値である場合(例えば図14(C)に示す領域C)は、絶縁性が高くなる。
例えば、金属酸化物406bに用いる金属酸化物は、キャリア移動度が高い、図14(A)の領域Aで示される原子数比を有することが好ましい。金属酸化物406bに用いる金属酸化物は、例えばIn:Ga:Zn=4:2:3から4.1、およびその近傍値程度になるようにすればよい。一方、金属酸化物406aに用いる金属酸化物は、絶縁性が比較的高い、図14(C)の領域Cで示される原子数比を有することが好ましい。金属酸化物406aに用いる金属酸化物は、例えばIn:Ga:Zn=1:3:4程度になるようにすればよい。
特に、図14(B)に示す領域Bでは、領域Aの中でも、キャリア移動度が高く、信頼性が高い優れた金属酸化物が得られる。
なお、領域Bは、[In]:[M]:[Zn]=4:2:3から4.1、およびその近傍値を含む。近傍値には、例えば、[In]:[M]:[Zn]=5:3:4が含まれる。また、領域Bは、[In]:[M]:[Zn]=5:1:6、およびその近傍値、および[In]:[M]:[Zn]=5:1:7、およびその近傍値を含む。
また、金属酸化物406として、In−M−Zn酸化物を用いる場合、スパッタリングターゲットとしては、多結晶のIn−M−Zn酸化物を含むターゲットを用いると好ましい。なお、成膜される金属酸化物の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、金属酸化物406に用いるスパッタリングターゲットの組成がIn:Ga:Zn=4:2:4.1[原子数比]の場合、成膜される金属酸化物の組成は、In:Ga:Zn=4:2:3[原子数比]の近傍となる場合がある。また、金属酸化物406に用いるスパッタリングターゲットの組成がIn:Ga:Zn=5:1:7[原子数比]の場合、成膜される金属酸化物の組成は、In:Ga:Zn=5:1:6[原子数比]の近傍となる場合がある。
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化物406をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの[Zn]よりも、膜の[Zn]が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域A乃至領域Cの境界は厳密ではない。
<金属酸化物の構成>
以下では、OSトランジスタに用いることができるCAC(Cloud−Aligned Composite)−OSの構成について説明する。
なお、本明細書等において、CAAC(c−axis aligned crystal)、及びCAC(Cloud−Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。
CAC−OSまたはCAC−metal oxideとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC−OSまたはCAC−metal oxideを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子(またはホール)を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC−OSまたはCAC−metal oxideに付与することができる。CAC−OSまたはCAC−metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、CAC−OSまたはCAC−metal oxideは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、CAC−OSまたはCAC−metal oxideにおいて、導電性領域と、絶縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。
また、CAC−OSまたはCAC−metal oxideは、異なるバンドギャップを有する成分により構成される。例えば、CAC−OSまたはCAC−metal oxideは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記CAC−OSまたはCAC−metal oxideをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、CAC−OSまたはCAC−metal oxideは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と呼称することもできる。
<金属酸化物の構造>
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC−OS(c−axis aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)および非晶質酸化物半導体などがある。
CAAC−OSは、c軸配向性を有し、かつa−b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう)を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、CAAC−OSは、インジウム、および酸素を有する層(以下、In層)と、元素M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。
CAAC−OSは結晶性の高い酸化物半導体である。一方、CAAC−OSは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。従って、CAAC−OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC−OSを有する酸化物半導体は熱に強く、信頼性が高い。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。a−like OSは、鬆または低密度領域を有する。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。
<金属酸化物を有するトランジスタ>
続いて、上記金属酸化物をトランジスタに用いる場合について説明する。
なお、上記金属酸化物をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、金属酸化物406bの領域426aにおけるキャリア密度の低いことが好ましい。金属酸化物のキャリア密度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、金属酸化物406bの領域426aにおけるキャリア密度が8×1011/cm3未満、好ましくは1×1011/cm3未満、さらに好ましくは1×1010/cm3未満であり、1×10−9/cm3以上とすればよい。
また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、金属酸化物406bの領域426a中の不純物濃度を低減することが有効である。また、金属酸化物406bの領域426a中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
<不純物>
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物において、第14族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物406bの領域426aにおけるシリコンや炭素の濃度(SIMSにより得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物406bの領域426aにおいて、アルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる金属酸化物406bの領域426a中のアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、金属酸化物406bの領域426aに窒素が含まれているトランジスタはノーマリーオン特性となりやすい。従って、金属酸化物406bの領域426aにおいて、窒素はできる限り低減されていることが好ましい、例えば、金属酸化物406bの領域426a中の窒素濃度は、SIMSにおいて、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、金属酸化物406bの領域426aに水素が多く含まれているトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物406bの領域426a中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、SIMSにより得られる水素濃度を、1×1020atoms/cm3未満、好ましくは1×1019atoms/cm3未満、より好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする。
金属酸化物406bの領域426a中の不純物を十分に低減することで、トランジスタに安定した電気特性を付与することができる。
<<トランジスタ201>>
次に、図15に示すトランジスタ201の詳細について説明を行う。
図15(A)は、トランジスタ201の上面図である。また、図15(B)は、図15(A)にA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ201のチャネル長方向の断面図でもある。また、図15(C)は、図15(A)にA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ201のチャネル幅方向の断面図でもある。図15(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、トランジスタ201の構成要素のうち、トランジスタ200と共通のものについては、符号を同じくする。
図15(A)から(C)に示すように、トランジスタ201は、基板(図示せず)の上に配置された絶縁体224と、絶縁体224の上に配置された金属酸化物406aと、金属酸化物406aの上面の少なくとも一部に接して配置された金属酸化物406bと、金属酸化物406bの上面の少なくとも一部に接して配置された導電体452aおよび導電体452bと、金属酸化物406bの上面の少なくとも一部に接し且つ導電体452aおよび導電体452bの上に配置された金属酸化物406cと、金属酸化物406cの上に配置された絶縁体413と、絶縁体413の上に配置された導電体405aと、導電体405aの上に配置された導電体405bと、導電体405bの上に配置された絶縁体420と、を有する。
導電体405(導電体405aおよび導電体405b)は、トップゲートとして機能でき、導電体310は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
導電体405aは、図12の導電体404aと同様の材料を用いて設けることができる。導電体405bは、図12の導電体404bと同様の材料を用いて設けることができる。
導電体452aはソース電極またはドレイン電極の一方としての機能を有し、導電体452bはソース電極またはドレイン電極の他方としての機能を有する。
導電体452a、452bは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。また、図では単層構造を示したが、2層以上の積層構造としてもよい。また、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
トランジスタ201において、チャネルは金属酸化物406bに形成されることが好ましい。そのため、金属酸化物406cは金属酸化物406bよりも絶縁性が比較的高い材料を用いることが好ましい。金属酸化物406cは、金属酸化物406aと同様の材料を用いればよい。
トランジスタ201は、金属酸化物406cを設けることで、トランジスタ201を埋め込みチャネル型のトランジスタとすることができる。また、導電体452aおよび導電体452bの端部の酸化を防ぐことができる。また、導電体405と導電体452a(または導電体405と導電体452b)との間のリーク電流を防ぐことができる。なお、金属酸化物406cは、場合によっては省略してもよい。
絶縁体420は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体420として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
トランジスタ201は、絶縁体420を設けることで、導電体405が酸化することを防ぐことができる。また、水または水素などの不純物が、金属酸化物406へ侵入することを防ぐことができる。
トランジスタ201は、トランジスタ200と比べて、金属酸化物406bと電極(ソース電極またはドレイン電極)との接触面積を大きくすることができる。また、図12に示す領域426bおよび領域426cを作製する工程が不要になる。そのため、トランジスタ201は、トランジスタ200よりもオン電流を大きくすることができる。また製造工程を簡略化することができる。
トランジスタ201のその他の構成要素の詳細は、トランジスタ200の記載を参照すればよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態5)
本実施の形態では、上記実施の形態で説明した半導体装置を適用することができる電子機器、又はシステムの一例について説明する。
<情報端末及びシステム>
本発明の一態様の半導体装置は、スマートフォンなどで動作するアプリケーションに応用することができる。
図16(A)は、スマートフォンなどの情報端末5510と、サーバ5500と、を示し、情報端末5510とサーバ5500は、ネットワークを介した通信5520によって、情報のやり取りを行っている。なお、情報端末5510は、表示部5511を有し、表示部5511はタッチパネルを有してもよい。
ユーザは、情報端末5510を用いて、情報端末5510にインストールされたアプリケーションを実行することができる。特に、人工知能を応用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部5511に表示するアプリケーション、表示部5511に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部5511に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
その他のアプリケーションとしては、サーバ5500上でアプリケーションを実行して、得られた情報を情報端末5510に送信することで、ユーザに情報を提供するシステムなどがある。当該システムとしては、例えば、外国語の翻訳を行うシステム、出発地から到着地までを案内するナビゲーションシステム、ユーザの健康状態に合わせて献立を自動的に生成するサービスなどが挙げられる。特に、人工知能を適用することによって、ユーザの要求にあった情報をより正確に提供することができる場合がある。
人工知能を上述したアプリケーションに対して利用する場合、本発明の一態様の半導体装置は、情報端末5510、及び/又はサーバ5500に適用することが好ましい。これによって、情報端末5510及び/又はサーバ5500で人工知能を利用したアプリケーションを実行できる。また、情報端末5510と人工知能を利用したアプリケーションを実行するサーバ5500とを含むシステムを構成することができる。
なお、本一例では、情報端末としてスマートフォンを一例として図16(A)に図示したが、スマートフォン以外の情報端末を適用することができる。スマートフォン以外の情報端末としては、例えば、ノート型パーソナルコンピュータ、デスクトップ型パーソナルコンピュータなどが挙げられる。
<放送システム>
本発明の一態様の半導体装置は、放送システムに適用することができる。
図16(B)は、放送システムにおけるデータ伝送を模式的に示している。具体的には、図16は、放送局5680から送信された電波(放送信号)が、各家庭のテレビジョン受信装置(TV)5600に届くまでの経路を示している。TV5600は、受信装置を備え(図示しない。)、アンテナ5650で受信された放送信号は、当該受信装置を介して、TV5600に送信される。
図16(B)では、アンテナ5650は、UHF(Ultra High Frequency)アンテナを図示しているが、アンテナ5650としては、BS・110°CSアンテナ、CSアンテナなども適用できる。
電波5675A、電波5675Bは地上波放送用の放送信号であり、電波塔5670は受信した電波5675Aを増幅して、電波5675Bの送信を行う。各家庭では、アンテナ5650で電波5675Bを受信することで、TV5600で地上波TV放送を視聴することができる。なお、放送システムは、図16に示す地上波放送に限定せず、人工衛星を用いた衛星放送、光回線によるデータ放送などとしてもよい。
上述した放送システムは、本発明の一態様の半導体装置を適用して、人工知能を利用した放送システムとしてもよい。放送局5680から各家庭のTV5600に放送データを送信するとき、エンコーダによって放送データの圧縮が行われ、アンテナ5650が当該放送データを受信したとき、TV5600に含まれる受信装置のデコーダによって当該放送データの復元が行われる。人工知能を利用することによって、例えば、エンコーダの圧縮方法の一である動き補償予測において、表示画像に含まれる表示パターンの認識を行うことができる。また、例えば、人工知能を利用したフレーム内予測なども行うことができる。また、例えば、解像度の低い放送データを受信して、解像度の高いTV5600で当該放送データの表示を行うとき、デコーダによる放送データの復元において、アップコンバートなどの画像の補間処理を行うことができる。
上述した人工知能を利用した放送システムは、放送データの量が増大する超高精細度テレビジョン(UHDTV:4K、8K)放送に対して好適である。
また、TV5600側における人工知能の応用として、例えば、TV5600に人工知能を有する録画装置を設けてもよい。このような構成にすることによって、当該録画装置にユーザの好みを人工知能に学習させることで、ユーザの好みにあった番組を自動的に録画することができる。
<移動体>
本発明の一態様の半導体装置は、移動体である自動車、及び自動車の運転席周辺に適用することができる。
図16(C1)は移動体の一例である自動車5700を示し、図16(C2)は、自動車の室内におけるフロントガラス周辺を示す図である。図16(C1)では、ダッシュボードに取り付けられた表示パネル5701、表示パネル5702、表示パネル5703の他、ピラーに取り付けられた表示パネル5704を図示している。
表示パネル5701乃至表示パネル5703は、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル5701乃至表示パネル5703は、照明装置として用いることも可能である。
表示パネル5704には、自動車5700に設けられた撮像装置(図示しない。)からの映像を映し出すことによって、ピラーで遮られた視界(死角)を補完することができる。すなわち、自動車5700の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル5704は、照明装置として用いることもできる。
本発明の一態様の半導体装置は人工知能の構成要素として適用できるため、例えば、当該半導体装置を自動車5700の自動運転システムに用いることができる。また、当該半導体装置を道路案内、危険予測などを行うシステムに用いることができる。表示パネル5701乃至表示パネル5704には、道路案内、危険予測などの情報を表示する構成としてもよい。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体(ヘリコプター、無人航空機(ドローン)、飛行機、ロケット)なども挙げることができ、これらの移動体に本発明の一態様の半導体装置を適用して、人工知能を利用したシステムを付与することができる。
<電化製品>
本発明の一態様の半導体装置は、電化製品に適用することができる。
図16(D)は、電化製品の一例である電気冷凍冷蔵庫5800を示している。電気冷凍冷蔵庫5800は、筐体5801、冷蔵室用扉5802、冷凍室用扉5803等を有する。
電気冷凍冷蔵庫5800に本発明の一態様の半導体装置を適用することによって、人工知能を有する電気冷凍冷蔵庫5800を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫5800は、電気冷凍冷蔵庫5800に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫5800に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(本明細書等の記載に関する付記)
以上の実施の形態における各構成の説明について、以下に付記する。
<実施の形態で述べた本発明の一態様に関する付記>
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、1つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の形態で述べる別の内容(一部の内容でもよい)と、一つ若しくは複数の別の実施の形態で述べる内容(一部の内容でもよい)との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図(一部でもよい)は、その図の別の部分、その実施の形態において述べる別の図(一部でもよい)と、一つ若しくは複数の別の実施の形態において述べる図(一部でもよい)との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
<序数詞に関する付記>
本明細書等において、「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第2」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
<図面を説明する記載に関する付記>
実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書等で説明した記載に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを180度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層A上の電極B」の表現であれば、絶縁層Aの上に電極Bが直接接して形成されている必要はなく、絶縁層Aと電極Bとの間に他の構成要素を含むものを除外しない。
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、図面において、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
また、図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
<言い換え可能な記載に関する付記>
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」(又は第1電極、又は第1端子)と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」(又は第2電極、又は第2端子)と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース(ドレイン)端子や、ソース(ドレイン)電極等、状況に応じて適切に言い換えることができる。また、本明細書等では、ゲート以外の2つの端子を第1端子、第2端子と呼ぶ場合や、第3端子、第4端子と呼ぶ場合がある。なお、本明細書等において、チャネル形成領域はチャネルが形成される領域を指し、ゲートに電位を印加することでこの領域が形成されて、ソース‐ドレイン間に電流を流すことができる。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位(接地電位)とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも0Vを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
なお本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
<語句の定義に関する付記>
以下では、上記実施の形態中で言及した語句の定義について説明する。
<<半導体の不純物について>>
半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にDOS(Density of States)が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、主成分以外の遷移金属などがあり、特に、例えば、水素(水にも含まれる)、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
<<スイッチについて>>
本明細書等において、スイッチとは、導通状態(オン状態)、又は、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ(例えば、バイポーラトランジスタ、MOSトランジスタなど)、ダイオード(例えば、PNダイオード、PINダイオード、ショットキーダイオード、MIM(Metal Insulator Metal)ダイオード、MIS(Metal Insulator Semiconductor)ダイオード、ダイオード接続のトランジスタなど)、又はこれらを組み合わせた論理回路などがある。
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性(導電型)は特に限定されない。
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス(DMD)のように、MEMS(マイクロ・エレクトロ・メカニカル・システム)技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
<<接続について>>
本明細書等において、XとYとが接続されている、と記載する場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも含むものとする。
ここで使用するX、Yなどは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、又は、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。
なお、XとYとが電気的に接続されている、と明示的に記載する場合は、XとYとが電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、例えば、トランジスタのソース(又は第1の端子など)が、Z1を介して(又は介さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース(又は第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている」と表現することができる。又は、「Xは、トランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
<<平行、垂直について>>
本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。