WO2022106955A1 - トランジスタ、及び半導体装置 - Google Patents

トランジスタ、及び半導体装置 Download PDF

Info

Publication number
WO2022106955A1
WO2022106955A1 PCT/IB2021/060337 IB2021060337W WO2022106955A1 WO 2022106955 A1 WO2022106955 A1 WO 2022106955A1 IB 2021060337 W IB2021060337 W IB 2021060337W WO 2022106955 A1 WO2022106955 A1 WO 2022106955A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
oxide
layer
region
conductor
Prior art date
Application number
PCT/IB2021/060337
Other languages
English (en)
French (fr)
Inventor
伊藤優希
國武寛司
種村和幸
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2022563255A priority Critical patent/JPWO2022106955A1/ja
Priority to CN202180077756.4A priority patent/CN116457790A/zh
Priority to US18/036,727 priority patent/US20230411521A1/en
Publication of WO2022106955A1 publication Critical patent/WO2022106955A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods

Definitions

  • One aspect of the present invention relates to transistors, semiconductor devices, and electronic devices.
  • the technical field of the invention disclosed in the present specification and the like relates to a product, a driving method, or a manufacturing method.
  • one aspect of the invention relates to a process, machine, manufacture, or composition (composition of matter). Therefore, more specifically, the technical field of one aspect of the present invention disclosed in the present specification includes a semiconductor device, a display device, a liquid crystal display device, a light emitting device, a power storage device, an image pickup device, a storage device, a signal processing device, and a processor.
  • a CPU is an aggregate of semiconductor elements having a semiconductor integrated circuit (at least a transistor and a memory) separated from a semiconductor wafer and having electrodes as connection terminals formed therein.
  • IC chips Semiconductor circuits (IC chips) such as LSIs, CPUs, and memories are mounted on circuit boards, for example, printed wiring boards, and are used as one of various electronic device components.
  • transistors are widely applied to integrated circuits (ICs) and electronic devices such as image display devices (also simply referred to as display devices).
  • ICs integrated circuits
  • image display devices also simply referred to as display devices.
  • Silicon-based semiconductor materials are widely known as semiconductor thin films applicable to transistors, but oxide semiconductors are attracting attention as other materials.
  • a transistor using an oxide semiconductor has an extremely small leakage current in a non-conducting state.
  • a low power consumption CPU that applies the characteristic that the leakage current of a transistor using an oxide semiconductor is low is disclosed (see Patent Document 1).
  • a storage device capable of retaining a storage content for a long period of time by applying the characteristic that a transistor using an oxide semiconductor has a low leakage current is disclosed (see Patent Document 2).
  • AI artificial intelligence
  • the mechanism of the brain is incorporated as an electronic circuit, and it has a circuit corresponding to "neurons” and "synapses" of the human brain. Therefore, such integrated circuits are sometimes called “neuromorphic”, “brainmorphic”, “brain-inspired” and the like.
  • the integrated circuit has a non-Von Neumann architecture, and is expected to be able to perform parallel processing with extremely low power consumption as compared with the Von Neumann architecture in which the power consumption increases as the processing speed increases.
  • a model of information processing that imitates a neural network having "neurons” and “synapses” is called an artificial neural network (ANN).
  • ANN artificial neural network
  • the operation of the weighted sum of the neuron outputs, that is, the product-sum operation is the main operation.
  • Non-Patent Document 1 proposes a product-sum calculation circuit using a non-volatile memory element.
  • the product-sum calculation circuit in each memory element, the operation in the sub-threshold region of the transistor having silicon in the channel formation region is used, and the data corresponding to the multiplier and the input data corresponding to the multiplicand stored in each memory element are used. Outputs the current corresponding to the multiplication with. That is, it enables calculation with analog values.
  • the data corresponding to the product-sum operation is acquired by the sum of the currents output by the memory elements in each column. Since the product-sum calculation circuit has a memory element inside, it is possible to eliminate reading and writing of data from an external memory in multiplication or addition. Therefore, it is expected that the number of times of data transfer due to reading and writing can be reduced, and the power consumption can be reduced.
  • transistors are developed aiming at good characteristics.
  • good characteristics include high reliability and a steep change from the off state to the on state, that is, having a small S value.
  • semiconductors, insulating films, etc. used for transistors that have many defects and / or impurities, it is possible to realize transistors with poor characteristics, that is, large S values, but such transistors are common. It is also unreliable and unrealistic to use in circuits. Further, it is not common to develop a transistor having good reliability, good characteristics, and a large S value.
  • the subthreshold region is not so wide because the current in the off state flows at a constant level.
  • One aspect of the present invention is to provide a transistor having high reliability and a large S value.
  • one aspect of the present invention is to provide a semiconductor device that performs calculations by utilizing the operation of the subthreshold region of a transistor.
  • one aspect of the present invention is to provide a semiconductor device having a wide subthreshold region.
  • one aspect of the present invention is to provide a new transistor or a new semiconductor device.
  • the problem of one aspect of the present invention is not limited to the problems listed above.
  • the issues listed above do not preclude the existence of other issues.
  • Other issues are issues not mentioned in this item, which are described below. Issues not mentioned in this item can be derived from the description of the description, drawings, etc. by those skilled in the art, and can be appropriately extracted from these descriptions.
  • one aspect of the present invention solves at least one of the above-listed problems and other problems. It should be noted that one aspect of the present invention does not need to solve all of the above-listed problems and other problems.
  • One aspect of the present invention is an oxide semiconductor layer having a channel forming region, a gate electrode having a region overlapping the oxide semiconductor layer via an insulating layer, and a region overlapping the oxide semiconductor layer via a strong dielectric layer. It is a transistor having a first conductive layer having the above, and the strong dielectric layer has a crystal, and the crystal has a crystal structure exhibiting strong dielectric property.
  • a region overlapping the first oxide semiconductor layer having a channel forming region, the first insulating layer, the first oxide semiconductor layer, and the first gate insulating layer is provided.
  • the dielectric layer has a crystal, and the crystal has a crystal structure exhibiting strong dielectric property.
  • one aspect of the present invention includes a first transistor, a second transistor, a third transistor, a fourth transistor, a first capacitance, and a second capacitance.
  • the gate of the first transistor and the gate of the second transistor are electrically connected to the first wiring, and one of the source or drain of the first transistor and one of the source or drain of the third transistor are Electrically connected to the second wiring, the other of the source or drain of the first transistor is electrically connected to the gate of the third transistor, and one of the source or drain of the second transistor and the fourth.
  • One of the source or drain of the transistor is electrically connected to the third wiring, the other of the source or drain of the second transistor is electrically connected to the gate of the fourth transistor, and the third transistor.
  • the gate of the fourth transistor is connected to the first wiring through the first capacitance, the gate of the fourth transistor is connected to the first wiring through the second capacitance, and the third transistor and the fourth transistor are connected to the first wiring.
  • the transistor has a first oxide semiconductor layer having a channel forming region, a first gate electrode having a region overlapping the first oxide semiconductor layer via the first gate insulating layer, and a first gate electrode, respectively.
  • a second oxide semiconductor layer having an oxide semiconductor layer and a conductive layer having an overlapping region via a strong dielectric layer, and the first transistor and the second transistor each having a channel forming region.
  • a second gate electrode having a region overlapping with the second oxide semiconductor layer and a second gate insulating layer, and a strong dielectric layer, and the strong dielectric layer has crystals.
  • the crystal is a crystal structure that exhibits strong dielectric property.
  • the ferroelectric layer has one or both of hafnium and zirconium as a material having ferroelectricity.
  • the ferroelectric layer is configured to generate polarization by applying an electric field between the first conductive layer and the oxide semiconductor layer.
  • one aspect of the present invention includes a first transistor, a second transistor, a third transistor, a fourth transistor, a first capacitance, and a second capacitance.
  • the gate of the first transistor and the gate of the second transistor are electrically connected to the first wiring, and one of the source or drain of the first transistor and one of the source or drain of the third transistor are Electrically connected to the second wiring, the other of the source or drain of the first transistor is electrically connected to the gate of the third transistor, and one of the source or drain of the second transistor and the fourth.
  • One of the source or drain of the transistor is electrically connected to the third wiring, the other of the source or drain of the second transistor is electrically connected to the gate of the fourth transistor, and the third transistor.
  • the gate of the fourth transistor is connected to the first wiring through the first capacitance, the gate of the fourth transistor is connected to the first wiring through the second capacitance, and the S value of the third transistor is used.
  • the S value of the fourth transistor is larger than the S value of the first transistor.
  • the semiconductor device is a device that utilizes semiconductor characteristics, and refers to a circuit including a semiconductor element (transistor, diode, photodiode, etc.), a device having the same circuit, and the like. It also refers to all devices that can function by utilizing semiconductor characteristics.
  • a semiconductor element transistor, diode, photodiode, etc.
  • the storage device, the display device, the light emitting device, the lighting device, the electronic device, and the like may be a semiconductor device itself, and may have a semiconductor device.
  • an element for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, a display
  • an element for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, a display
  • One or more devices, light emitting devices, loads, etc. can be connected between X and Y.
  • a circuit that enables functional connection between X and Y for example, a logic circuit (inverter, NAND circuit, NOR circuit, etc.), signal conversion) Circuits (digital-analog conversion circuit, analog-to-digital conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down circuit, etc.), level shifter circuit that changes the signal potential level, etc.), voltage source, current source , Switching circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, storage circuit, control circuit, etc.) It is possible to connect one or more to and from. As an example, even if another circuit is sandwiched between X and Y, if the signal output from X is transmitted to Y, it is assumed that X and Y are functionally connected. do.
  • X and Y are electrically connected, it means that X and Y are electrically connected (that is, another element between X and Y). Or when they are connected by sandwiching another circuit) and when X and Y are directly connected (that is, they are connected without sandwiching another element or another circuit between X and Y). If there is) and.
  • X and Y, the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are electrically connected to each other, and the X, the source (or the second terminal, etc.) of the transistor are connected to each other. (1 terminal, etc.), the drain of the transistor (or the 2nd terminal, etc.), and Y are electrically connected in this order.
  • the source of the transistor (or the first terminal, etc.) is electrically connected to X
  • the drain of the transistor (or the second terminal, etc.) is electrically connected to Y
  • the first terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are electrically connected in this order.
  • X is electrically connected to Y via the source (or first terminal, etc.) and drain (or second terminal, etc.) of the transistor, and X, the source (or first terminal, etc.) of the transistor.
  • the terminals, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order.
  • the source (or first terminal, etc.) and drain (or second terminal, etc.) of the transistor can be separated. Separately, the technical scope can be determined. It should be noted that these expression methods are examples, and are not limited to these expression methods.
  • X and Y are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • the circuit diagram shows that the independent components are electrically connected to each other, the case where one component has the functions of a plurality of components together.
  • one conductive film has both the function of the wiring and the function of the component of the function of the electrode. Therefore, the electrical connection in the present specification also includes the case where one conductive film has the functions of a plurality of components in combination.
  • the “resistance element” may be, for example, a circuit element having a resistance value higher than 0 ⁇ , wiring having a resistance value higher than 0 ⁇ , or the like. Therefore, in the present specification and the like, the “resistance element” includes wiring having a resistance value, a transistor in which a current flows between a source and a drain, a diode, a coil, and the like. Therefore, the term “resistance element” may be paraphrased into terms such as “resistance”, “load”, and “region having a resistance value”. On the contrary, the terms “resistance”, “load”, and “region having a resistance value” may be paraphrased into terms such as “resistance element”.
  • the resistance value can be, for example, preferably 1 m ⁇ or more and 10 ⁇ or less, more preferably 5 m ⁇ or more and 5 ⁇ or less, and further preferably 10 m ⁇ or more and 1 ⁇ or less. Further, for example, it may be 1 ⁇ or more and 1 ⁇ 10 9 ⁇ or less.
  • the “capacitance element” means, for example, a circuit element having a capacitance value higher than 0F, a wiring region having a capacitance value higher than 0F, a parasitic capacitance, and a transistor. It can be the gate capacitance of. Therefore, in the present specification and the like, the “capacitive element” includes a pair of electrodes and a circuit element including a dielectric contained between the electrodes. In addition, terms such as “capacitive element”, “parasitic capacitance”, and “gate capacitance” may be paraphrased into terms such as "capacity”.
  • the term “capacity” may be paraphrased into terms such as “capacitive element”, “parasitic capacitance”, and “gate capacitance”.
  • the term “pair of electrodes” of “capacity” can be paraphrased as “pair of conductors", “pair of conductive regions", “pair of regions” and the like.
  • the value of the capacitance can be, for example, 0.05 fF or more and 10 pF or less. Further, for example, it may be 1 pF or more and 10 ⁇ F or less.
  • the transistor has three terminals called a gate, a source, and a drain.
  • the gate is a control terminal that controls the conduction state of the transistor.
  • the two terminals that function as sources or drains are the input and output terminals of the transistor.
  • One of the two input / output terminals becomes a source and the other becomes a drain depending on the high and low potentials given to the conductive type (n-channel type and p-channel type) of the transistor and the three terminals of the transistor. Therefore, in the present specification and the like, the terms source and drain may be paraphrased.
  • the transistor when explaining the connection relationship of transistors, "one of the source or drain” (or the first electrode or the first terminal), “the other of the source or drain” (or the second electrode, or the second electrode, or The notation (second terminal) is used.
  • it may have a back gate in addition to the above-mentioned three terminals.
  • one of the gate or the back gate of the transistor may be referred to as a first gate
  • the other of the gate or the back gate of the transistor may be referred to as a second gate.
  • the terms “gate” and “backgate” may be interchangeable.
  • the respective gates When the transistor has three or more gates, the respective gates may be referred to as a first gate, a second gate, a third gate, and the like in the present specification and the like.
  • the S value is a gate voltage required for the current (subthreshold current) between the source electrode and the drain electrode to increase by an order of magnitude. Normally, the smaller the S value, the more the subthreshold current with respect to the gate voltage. The slope is large, the switching characteristics are excellent, and the characteristics are good.
  • a transistor having a multi-gate structure having two or more gate electrodes can be used as an example of a transistor.
  • the channel forming regions are connected in series, so that the structure is such that a plurality of transistors are connected in series. Therefore, the multi-gate structure can reduce the off-current and improve the withstand voltage of the transistor (improve the reliability).
  • the multi-gate structure due to the multi-gate structure, even if the voltage between the drain and the source changes when operating in the saturated region, the current between the drain and the source does not change much, and the slope is flat. The characteristics can be obtained. By utilizing the voltage / current characteristics with a flat slope, it is possible to realize an ideal current source circuit or an active load having a very high resistance value. As a result, it is possible to realize a differential circuit or a current mirror circuit having good characteristics.
  • the circuit element may have a plurality of circuit elements.
  • one resistance is described on the circuit diagram, it includes the case where two or more resistances are electrically connected in series.
  • one capacity is described on the circuit diagram, it includes a case where two or more capacities are electrically connected in parallel.
  • one transistor is described on the circuit diagram, two or more transistors are electrically connected in series, and the gates of the respective transistors are electrically connected to each other.
  • Shall include.
  • the switch has two or more transistors, and two or more transistors are electrically connected in series or in parallel. It is assumed that the gates of the respective transistors are electrically connected to each other.
  • a node can be paraphrased as a terminal, a wiring, an electrode, a conductive layer, a conductor, an impurity region, etc., depending on a circuit configuration, a device structure, and the like.
  • terminals, wiring, etc. can be paraphrased as nodes.
  • ground potential ground potential
  • the potentials are relative, and when the reference potential changes, the potential given to the wiring, the potential applied to the circuit, the potential output from the circuit, and the like also change.
  • high level potential and “low level potential” do not mean a specific potential.
  • “High level potential” means a potential located on the positively larger side with respect to “low level potential”
  • “low level potential” means more with respect to “high level potential”. It shall mean that the potential is located on the negative side.
  • both of the two wirings “function as wirings that supply high level potentials” the high level potentials given by both wirings do not have to be equal to each other.
  • both of the two wirings “function as wirings that supply low-level potentials” the low-level potentials provided by both wirings do not have to be equal to each other. ..
  • the "current” is a charge transfer phenomenon (electrical conduction).
  • the description “electrical conduction of a positively charged body is occurring” means “electrical conduction of a negatively charged body in the opposite direction”. Is happening. " Therefore, in the present specification and the like, “current” refers to a charge transfer phenomenon (electrical conduction) associated with carrier transfer, unless otherwise specified.
  • the carrier here include electrons, holes, anions, cations, complex ions, and the like, and the carriers differ depending on the system in which the current flows (for example, semiconductor, metal, electrolytic solution, vacuum, etc.).
  • the "current direction” in wiring or the like is the direction in which the carrier that becomes a positive charge moves, and is described as a positive current amount.
  • the direction in which the carrier that becomes a negative charge moves is opposite to the direction of the current, and is expressed by the amount of negative current. Therefore, in the present specification and the like, if there is no disclaimer regarding the positive or negative current (or the direction of the current), the description such as “current flows from element A to element B” means “current flows from element B to element A”. Can be rephrased as. Further, the description such as “a current is input to the element A” can be rephrased as "a current is output from the element A” or the like.
  • the ordinal numbers “1st”, “2nd”, and “3rd” are added to avoid confusion of the components. Therefore, the number of components is not limited. Moreover, the order of the components is not limited. For example, the component referred to in “first” in one of the embodiments of the present specification and the like may be the other embodiment or the component referred to in “second” in the scope of claims. There can also be. Further, for example, the component referred to in “first” in one of the embodiments of the present specification and the like may be omitted in other embodiments or in the scope of claims.
  • the terms “upper” and “lower” do not limit the positional relationship of the components to be directly above or directly below and to be in direct contact with each other.
  • the electrode B does not have to be formed in direct contact with the insulating layer A, and another configuration is formed between the insulating layer A and the electrode B. Do not exclude those that contain elements.
  • words such as “membrane” and “layer” can be interchanged with each other depending on the situation.
  • the terms “insulating layer” and “insulating film” may be changed to the term "insulator”.
  • Electrode may be used as part of a “wiring” and vice versa.
  • the term “electrode” or “wiring” also includes a case where a plurality of “electrodes” or “wiring” are integrally formed.
  • a “terminal” may be used as part of a “wiring” or “electrode” and vice versa.
  • the term “terminal” includes a case where a plurality of "electrodes", “wiring”, “terminals” and the like are integrally formed.
  • the "electrode” can be a part of “wiring” or “terminal”, and for example, “terminal” can be a part of “wiring” or “electrode”. Further, terms such as “electrode”, “wiring”, and “terminal” may be replaced with terms such as "area” in some cases.
  • terms such as “wiring”, “signal line”, and “power line” can be interchanged with each other in some cases or depending on the situation.
  • the reverse is also true, and it may be possible to change terms such as “signal line” and “power line” to the term “wiring”.
  • a term such as “power line” may be changed to a term such as "signal line”.
  • a term such as “signal line” may be changed to a term such as “power line”.
  • the term “potential” applied to the wiring may be changed to a term such as “signal” in some cases or depending on the situation.
  • the reverse is also true, and terms such as “signal” may be changed to the term “potential”.
  • the semiconductor impurities refer to, for example, other than the main components constituting the semiconductor layer.
  • an element having a concentration of less than 0.1 atomic% is an impurity.
  • the inclusion of impurities may result in, for example, an increase in the defect level density of the semiconductor, a decrease in carrier mobility, a decrease in crystallinity, and the like.
  • the impurities that change the characteristics of the semiconductor include, for example, group 1 element, group 2 element, group 13 element, group 14 element, group 15 element, and other than the main component.
  • the impurities that change the characteristics of the semiconductor include, for example, Group 1 element, Group 2 element, Group 13 element, Group 15 element and the like (however, oxygen, Does not contain hydrogen).
  • the switch means a switch that is in a conductive state (on state) or a non-conducting state (off state) and has a function of controlling whether or not a current flows.
  • the switch means a switch having a function of selecting and switching a path through which a current flows. Therefore, the switch may have two or three or more terminals through which a current flows, in addition to the control terminals.
  • an electric switch, a mechanical switch, or the like can be used. That is, the switch is not limited to a specific switch as long as it can control the current.
  • Examples of electrical switches include transistors (for example, bipolar transistors, MOS transistors, etc.), diodes (for example, PN diodes, PIN diodes, shotkey diodes, MIM (Metal Insulator Metal) diodes, and MIS (Metal Insulator Semiconductor) diodes. , Diode-connected transistors, etc.), or logic circuits that combine these.
  • transistors for example, bipolar transistors, MOS transistors, etc.
  • diodes for example, PN diodes, PIN diodes, shotkey diodes, MIM (Metal Insulator Metal) diodes, and MIS (Metal Insulator Semiconductor) diodes. , Diode-connected transistors, etc.
  • the "conduction state" of the transistor is, for example, a state in which the source electrode and the drain electrode of the transistor can be regarded as being electrically short-circuited, and a current is applied between the source electrode and the drain electrode. It means a state where it
  • the "non-conducting state" of the transistor means a state in which the source electrode and the drain electrode of the transistor can be regarded as being electrically cut off.
  • the polarity (conductive type) of the transistor is not particularly limited.
  • An example of a mechanical switch is a switch that uses MEMS (Micro Electro Mechanical Systems) technology.
  • the switch has an electrode that can be moved mechanically, and by moving the electrode, conduction and non-conduction are controlled and operated.
  • parallel means a state in which two straight lines are arranged at an angle of -10 ° or more and 10 ° or less. Therefore, the case of ⁇ 5 ° or more and 5 ° or less is also included.
  • substantially parallel or approximately parallel means a state in which two straight lines are arranged at an angle of -30 ° or more and 30 ° or less.
  • vertical means a state in which two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 ° or more and 95 ° or less is also included.
  • substantially vertical or “approximately vertical” means a state in which two straight lines are arranged at an angle of 60 ° or more and 120 ° or less.
  • a transistor having high reliability and a large S value it is possible to provide a semiconductor device that performs calculations by utilizing the operation of the subthreshold region of the transistor.
  • a semiconductor device having a wide subthreshold region it is possible to provide a novel transistor or a novel semiconductor device.
  • the effect of one aspect of the present invention is not limited to the effects listed above.
  • the effects listed above do not preclude the existence of other effects.
  • the other effects are the effects not mentioned in this item, which are described below. Effects not mentioned in this item can be derived from the description in the specification, drawings, etc. by those skilled in the art, and can be appropriately extracted from these descriptions.
  • one aspect of the present invention has at least one of the above-listed effects and other effects. Therefore, one aspect of the present invention may not have the effects listed above in some cases.
  • FIG. 1A and 1B are schematic cross-sectional views showing a configuration example of a transistor according to a semiconductor device.
  • FIG. 2 is a circuit diagram showing a configuration example of a product-sum calculation circuit related to a semiconductor device.
  • FIG. 3 is a timing chart showing an operation example of the semiconductor device.
  • FIG. 4 is an explanatory diagram showing an operating state during the periods T1 to T2.
  • FIG. 5 is an explanatory diagram showing an operating state during the periods T3 to T4.
  • FIG. 6 is an explanatory diagram showing an operating state after the period T5.
  • FIG. 7 is a timing chart showing an operation example of the semiconductor device.
  • FIG. 8 is an explanatory diagram showing an operating state during the periods T6 to T7.
  • FIG. 9 is an explanatory diagram showing an operating state during the periods T8 to T9.
  • FIG. 10 is an explanatory diagram showing an operating state after the period T10.
  • 11A and 11B are schematic cross-sectional views showing a configuration example of a transistor according to a semiconductor device.
  • FIG. 12A is a diagram for explaining the classification of the crystal structure of IGZO
  • FIG. 12B is a diagram for explaining the XRD spectrum of crystalline IGZO
  • FIG. 12C is a diagram for explaining the microelectron diffraction pattern of crystalline IGZO.
  • .. 13A to 13H are diagrams showing electronic devices.
  • FIG. 14A is a diagram showing an Id-Vg curve by device simulation
  • FIG. 14B is an enlarged view of a part of FIG. 14A.
  • FIG. 14C is a diagram in which the S value in each Id is calculated with the Id in FIG. 14B as the horizontal axis.
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as Oxide Semiconductor or simply OS) and the like. For example, when a metal oxide is contained in the channel forming region of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when a metal oxide can form a channel forming region of a transistor having at least one of an amplification action, a rectifying action, and a switching action, the metal oxide is referred to as a metal oxide semiconductor. be able to. Further, when the term "OS transistor" is used, it can be rephrased as a transistor having a metal oxide or an oxide semiconductor.
  • a metal oxide having nitrogen may also be collectively referred to as a metal oxide. Further, the metal oxide having nitrogen may be referred to as a metal oxynitride.
  • the configuration shown in each embodiment can be appropriately combined with the configuration shown in other embodiments to form one aspect of the present invention. Further, when a plurality of configuration examples are shown in one embodiment, the configuration examples can be appropriately combined with each other.
  • the content described in one embodiment (may be a part of the content) is different from the content described in the embodiment (may be a part of the content) and one or more different implementations. It is possible to apply, combine, or replace at least one content with the content described in the form of (may be a part of the content).
  • figure (which may be a part) described in one embodiment is different from another part of the figure, another figure (which may be a part) described in the embodiment, and one or more different figures.
  • the figure (which may be a part) described in the embodiment is different from another part of the figure, another figure (which may be a part) described in the embodiment, and one or more different figures.
  • more figures can be formed.
  • the code is used for identification such as "_1", “[n]”, “[m, n]”. May be added and described. Further, in the drawings and the like, when the reference numerals such as “_1”, “[n]” and “[m, n]” are added to the reference numerals, when it is not necessary to distinguish them in the present specification and the like, when it is not necessary to distinguish them.
  • the identification code may not be described.
  • the semiconductor device described in this embodiment is a transistor having a TGSA (Transistor self-align) structure as shown in FIG.
  • the transistor also has a conductive layer 103 on the back channel side, and has an insulating film between the conductive layer 103 and the semiconductor layer 130.
  • the insulating film contains a ferroelectric layer 120.
  • the side closer to the gate electrode 160 is referred to as the front channel side, and the side far from the gate electrode is referred to as the back channel side.
  • the structure of the transistor is not limited to the TGSA structure, and a so-called top gate type structure, bottom gate type structure, or the like may be adopted.
  • the conductive layer 103 and the ferroelectric layer 120 may be provided on the back channel side.
  • a material having a ferroelectricity may be used in a state where the ferroelectricity is exhibited.
  • hafnium oxide is preferable.
  • a metal oxide such as zirconium oxide or zirconium oxide hafnium (HfZrOX ( X may be described as a real number larger than 0)) may be used.
  • hafnium oxide is added to the element J1 (the element J1 here is zirconium (Zr), silicon (Si), aluminum (Al), gadolinium (Gd), yttrium (Y)).
  • hafnium oxide is added to the element J1 (the element J1 here is zirconium (Zr), silicon (Si), aluminum (Al), gadolinium (Gd), yttrium (Y)).
  • lanthanum (La), strontium (Sr), etc.) can be added.
  • the ratio of the number of atoms of the hafnium atom to the element J1 can be appropriately set, and for example, the number of atoms of the hafnium atom and the element J1 may be 1: 1 or close to it.
  • element J2 is added to zirconium oxide (the element J2 here is hafnium (Hf), silicon (Si), aluminum (Al), gadolinium (Gd), yttrium (Y)).
  • the element J2 here is hafnium (Hf), silicon (Si), aluminum (Al), gadolinium (Gd), yttrium (Y)
  • lanthanum (La), strontium (Sr), etc.) and the like can be used.
  • the ratio of the number of atoms of the zirconium atom to the element J2 can be appropriately set, and for example, the number of atoms of the zirconium atom to the element J2 may be 1: 1 or close to it.
  • materials capable of having a piezoelectricity lead titanate (PbTiO X ), barium titanate strontium (BST), strontium titanate, lead zirconate titanate (PZT), strontium bismuthate tantanate (SBT), Piezoelectric ceramics having a perovskite structure such as bismuth ferrite (BFO) and barium titanate may be used.
  • Al nitride scandium Al 1-a Sc a N b (a is a real number larger than 0 and smaller than 0.5, and b is a value of 1 or its vicinity).
  • AlScN Al-Ga-Sc nitride
  • Ga-Sc nitride and the like can be used.
  • a metal nitride having an element Ma1, an element Ma2, and nitrogen can be used as a material capable of having ferroelectricity.
  • the element Ma1 is one or a plurality selected from aluminum (Al), gallium (Ga), indium (In) and the like.
  • the elements Ma2 are boron (B), scandium (Sc), yttrium (Y), lanthanoid (lantern (La), cerium (Ce), placeodim (Pr), neodym (Nd), promethium (Pm), and samarium (Pm).
  • the metal oxide having the element Ma1 and nitrogen may have ferroelectricity even if it does not contain the element Ma2.
  • a material capable of having ferroelectricity a material in which the element Ma3 is added to the metal nitride can be used.
  • the element Ma3 is one or a plurality selected from magnesium (Mg), calcium (Ca), strontium (Sr), zinc (Zn), cadmium (Cd) and the like.
  • Mg magnesium
  • Ca calcium
  • Zn zinc
  • Cd cadmium
  • the ratio of the number of atoms of the element Ma1, the number of atoms of the element Ma2, and the number of atoms of the element Ma3 can be appropriately set.
  • the metal nitride contains at least a Group 13 element and nitrogen which is a Group 15 element, the metal nitride is a strong dielectric of Group III-V and a strength of Group III nitride. It may be called a dielectric or the like.
  • perovskite-type oxynitrides such as SrTaO 2 N and BaTaO 2 N, GaFeO 3 having a ⁇ -alumina type structure, and the like can be used.
  • the material capable of having ferroelectricity can be, for example, a mixture or a compound composed of a plurality of materials selected from the materials listed above.
  • the material capable of having ferroelectricity may be a laminated structure composed of a plurality of materials selected from the materials listed above.
  • the crystal structure and electrical characteristics of the materials listed above may change depending not only on the film forming conditions but also on various processes, the above-mentioned materials are used as ferroelectrics in the present specification and the like. It is called a material that can have ferroelectricity as well as being called.
  • the ferroelectric substance shall include a material that may have ferroelectricity. In the specification of the present application, even if a material may have ferroelectricity, if it is not explicitly used as a material capable of having ferroelectricity, it is treated as an insulator.
  • hafnium oxide As a material capable of having ferroelectricity, hafnium oxide, or a material having hafnium oxide and zirconium oxide (typically HfZrOx) can have ferroelectricity even when processed into a thin film of several nm. Therefore, it is suitable.
  • AlScN aluminum nitride scandium
  • AlScN aluminum nitride scandium
  • the film thickness of the layer of the material capable of having ferroelectricity can be 1 nm or more, preferably 2 nm or more, and more preferably 5 nm or more. Further, a film thickness to the extent that leakage current does not occur is more preferable. Further, the film thickness of the layer of the material capable of having ferroelectricity is preferably such that a sufficient electric field can be applied to generate polarization. For example, it can be 100 nm or less, preferably 50 nm or less, more preferably 20 nm or less, still more preferably 10 nm or less.
  • the film thickness range of the layer of the material capable of having ferroelectricity may be 2 nm or more and 30 nm or less, more preferably 5 nm or more and 15 nm or less.
  • a layered material capable of having ferroelectricity may be referred to as a ferroelectric layer, a metal oxide film, or a metal nitride film.
  • such a device having a ferroelectric layer, a metal oxide film, or a metal nitride film may be referred to as a ferroelectric device in the present specification and the like.
  • HfZrOX When used as a material capable of having ferroelectricity, it is preferable to form a film by using an atomic layer deposition (ALD) method, particularly a thermal ALD method. Further, when a material capable of having ferroelectricity is formed by using the thermal ALD method, it is preferable to use a material containing no hydrocarbon (also referred to as Hydro Carbon, HC) as a precursor. When one or both of hydrogen and carbon are contained in the material which may have a ferroelectricity, the crystallization of the material which may have a ferroelectricity may be hindered.
  • ALD atomic layer deposition
  • HC Hydro Carbon
  • a precursor containing no hydrocarbon a chlorine-based material can be mentioned.
  • HfZrO x hafnium oxide and zirconium oxide
  • HfCl 4 and / or ZrCl 4 may be used as the precursor.
  • a dopant typically silicon, carbon, etc.
  • a forming method using a material containing a hydrocarbon in the precursor may be used.
  • high-purity intrinsicity is achieved by thoroughly eliminating at least one of impurities, here hydrogen, hydrocarbon, and carbon in the film. It is possible to form a film having a strong ferroelectricity. It should be noted that the film having high-purity intrinsic ferroelectricity and the high-purity intrinsic oxide semiconductor shown in the embodiment described later have very high consistency in the manufacturing process. Therefore, it is possible to provide a method for manufacturing a semiconductor device having high productivity.
  • the impurity concentration of the material having ferroelectricity is low.
  • the hydrogen concentration of the material capable of having ferroelectricity is preferably 5 ⁇ 10 20 atoms / cm 3 or less, and more preferably 1 ⁇ 10 20 atoms / cm 3 or less.
  • the carbon concentration of the material capable of having ferroelectricity is preferably 5 ⁇ 10 19 atoms / cm 3 or less, and more preferably 1 ⁇ 10 19 atoms / cm 3 or less.
  • HfZrOX is used as a material capable of having ferroelectricity
  • the oxidizing agent of the thermal ALD method is not limited to this.
  • the oxidizing agent in the thermal ALD method may contain one or more selected from O 2 , O 3 , N 2 O, NO 2 , H 2 O, and H 2 O 2 .
  • the crystal structure of the material capable of having ferroelectricity is not particularly limited as long as it is in a state where ferroelectricity is exhibited.
  • the crystal structure of the material that may have strong dielectric property may be one or more selected from cubic, tetragonal, orthorhombic, and monoclinic.
  • a material capable of having ferroelectricity it is preferable to have an orthorhombic crystal structure because ferroelectricity is exhibited.
  • a layer that enhances crystallinity may be formed before forming a material that may have ferroelectricity.
  • HfZrOx when used as a material having strong dielectric property, a metal oxide such as hafnium oxide or zirconium oxide, or hafnium or zirconium can be used as the layer for enhancing crystallinity.
  • AlScN when used as a material having a ferroelectricity, it is preferable to use aluminum nitride, a metal nitride such as scandium nitride, or aluminum or scandium as the layer for enhancing crystallinity.
  • a material capable of having ferroelectricity a composite structure having an amorphous structure and a crystal structure may be used.
  • HfZrOX when used as a material capable of having ferroelectricity, ferroelectricity is exhibited by including an O phase as a crystal structure.
  • the ferroelectric layer 120 may be a laminate of a layer 122 of a material capable of having ferroelectricity and an insulator.
  • the ferroelectric layer 120 has a layer 122 of a material capable of having ferroelectricity between the conductive layer 103 and the semiconductor layer 130, and an insulating layer 124 which is a first insulating layer. And may be provided in order.
  • the ferroelectric layer 120 has a structure in which a second insulating layer and a layer 122 of a material capable of having ferroelectricity are sequentially provided between the conductive layer 103 and the semiconductor layer 130. May be good.
  • the ferroelectric layer 120 has a second insulating layer, a layer 122 of a material capable of having ferroelectricity, and a first insulating layer (insulating layer 124) between the conductive layer 103 and the semiconductor layer 130. ) And may be provided in order.
  • the insulator material used for the first insulating layer (insulating layer 124) and the second insulating layer may be any ordinary dielectric material, for example, silicon oxide, silicon nitride, silicon nitride, silicon nitride, aluminum oxide. , Aluminum nitride, aluminum oxide and the like can be used. Further, the insulator can be formed into a film by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like. In particular, the sputtering method is preferable when an oxide semiconductor is used as the semiconductor layer 130 because the amount of hydrogen incorporated as impurities into the film formed is small.
  • the ALD method includes a thermal ALD (Thermal ALD) method in which the reaction of the precursor and the reactor is performed only by thermal energy, and a PEALD (Plasma Enhanced ALD) method using a plasma-excited reactor.
  • a thermal ALD Thermal ALD
  • PEALD Plasma Enhanced ALD
  • FIGS. 1A and 1B are cross-sectional views showing a configuration example of the transistor 100.
  • FIG. 1 is an example in which a layer 122 of a material capable of having ferroelectricity and an insulating layer 124 are provided in order above the conductive layer 103.
  • FIG. 1A is a cross-sectional view of the transistor 100 in the channel direction
  • FIG. 1B is a cross-sectional view of the transistor 100 in the channel width direction.
  • the transistor 100 is a transistor (OS transistor) having a metal oxide (oxide semiconductor) in the semiconductor layer 130.
  • the transistor 100 has a characteristic that the off current is very small. Further, the transistor 100 has a wide subthreshold region in the gate-source voltage-drain current characteristic.
  • the transistor 100 is placed on a conductive layer 103 arranged so as to be embedded in an insulator, a dielectric layer 120 arranged on the conductive layer 103, and a dielectric layer 120. It has an arranged semiconductor layer 130, a conductive layer 142a and a conductive layer 142b arranged in contact with the semiconductor layer 130 and separated from each other, and a gate electrode 160.
  • the conductive layer 103 is arranged so as to be embedded in an insulator, and can be formed by a so-called damascene process.
  • the ferroelectric layer 120 can be provided on a relatively flat surface.
  • the stress applied to the material having the ferroelectricity can be made constant, and the crystal structure of the material having the ferroelectricity can be strengthened.
  • a crystal structure exhibiting dielectric property it can be constantly contained in the ferroelectric layer 120.
  • the conductive layer 103 is formed longer than the gate electrode 160 in the cross section in the channel length direction as shown in FIG. 1A. This is because such a configuration makes it easier to exert the influence of the spontaneous polarization expressed on the ferroelectric layer 120 on the transistor 100.
  • the material capable of having ferroelectricity is an insulator, which has a property that polarization is generated inside by applying an electric field (electric field) from the outside, and polarization remains even if the electric field is set to zero (the present specification). In, it is assumed that the polarization in the same direction as the direction of the electric field (electric field) applied from the outside remains).
  • an electric field (electric field) to the extent that polarization remains is applied to the ferroelectric layer 120 provided on the back channel side, and the characteristics of the transistor (S) are affected by the residual polarization of the ferroelectric layer 120. Value) can be changed.
  • the S value is made larger than the characteristics immediately after the transistor is formed by setting the direction of the residual polarization from the conductive layer 103 to the semiconductor layer (OS) 130. be able to. This is because the residual polarization in the ferroelectric layer 120 induces a negative charge on the back channel side in the semiconductor layer (OS), so that the controllability due to the electric field from the gate electrode deteriorates.
  • 0 V is applied to the gate electrode 160, the conductive layer 142a, and the conductive layer 142b, and a positive potential is applied to the conductive layer 103.
  • a positive charge is induced in the conductive layer 103, and a negative charge is induced in the semiconductor layer (OS) 130.
  • OS semiconductor layer
  • a new transistor can be provided.
  • the present invention it is possible to make the presence or absence of the conductive layer and the strong dielectric layer on the back channel side of the transistor separately, and the transistor whose S value can be changed after forming the semiconductor device is good. It is possible to provide a semiconductor device having transistors having various characteristics in one circuit.
  • FIG. 2 is an example of a circuit (multiply-accumulate circuit) that can be used for the product-sum calculation.
  • the circuit may be provided as one cell in a matrix of m (m is an integer of 2 or more) in the row direction and n (n is an integer of 2 or more) in the column direction to form a product-sum calculation circuit.
  • m is an integer of 2 or more
  • n is an integer of 2 or more
  • FIG. 2 is an example of a circuit (multiply-accumulate circuit) that can be used for the product-sum calculation.
  • the circuit may be provided as one cell in a matrix of m (m is an integer of 2 or more) in the row direction and n (n is an integer of 2 or more) in the column direction to form a product-sum calculation circuit.
  • n is an integer of 2 or more
  • FIG. 2 is an example of a circuit (multiply-accumulate circuit) that can be used for the product-sum calculation.
  • the circuit may be provided as one cell in
  • the transistor M1 and the transistor M2 a transistor capable of increasing the S value after manufacturing the transistor described in the first embodiment can be used.
  • the S value of the transistor M1 and the transistor M2 it is possible to widen the range of the voltage for operating the product-sum calculation circuit.
  • an OS transistor having a low off-current and a small S value for the transistor Tr1 and the transistor Tr2 it is possible to realize a product-sum calculation circuit capable of low power consumption and high-speed operation of the circuit.
  • the transistor Tr1 and the transistor Tr2 may have a single gate structure or a dual gate structure. Any structure can be manufactured in the same process as the transistor M1 and the transistor M2.
  • the drive circuit for driving the circuit of FIG. 2 may be built on the Si substrate. It is possible to reduce the occupied area of the circuit by stacking it with the cell. Further, the drive circuit may be formed of an OS transistor. Since the OS transistor has a low leakage current, the standby current is small and the circuit can be made into a low power consumption circuit. When formed by an OS transistor, the transistor M1 and the transistor M2 can be formed at the same time as the transistor Tr1 and the transistor Tr2, so that the process does not increase and the cost can be reduced.
  • Transistors M1 and M2 are transistors having a ferroelectric layer and a conductive layer on the back channel side.
  • each of the transistor M1 and the transistor M2 has a gate G1 and a gate G2.
  • the conductive layer BG1 and the conductive layer BG2 are used as the conductive layers on the back channel side of each of the transistor M1 and the transistor M2.
  • FIG. 3 shows timing charts (T1 to T5) of an operation example of the arithmetic circuit of FIG. Further, FIGS. 4 to 6 show the states at each timing.
  • a positive electric field may be applied from the conductive layer BG1 and the conductive layer BG2 on the back channel side toward the semiconductor layer so as to be equal to or higher than the coercive electric field.
  • a high level potential Vhi (> Vth> 0V) is applied to the conductive layer BG1, the conductive layer BG2, and the wiring g, and the wiring x and the wiring y are subjected to a high level potential Vhi (> Vth> 0V).
  • Apply a ground potential GND ( ⁇ 0V).
  • the conductive layer BG1 and the conductive layer BG2 are electrically connected to each other, so that the same potential can be applied. By doing so, the number of wirings of the circuit can be reduced, and the area occupied by the circuit can be reduced. Further, the potentials of the conductive layer BG1 and the conductive layer BG2 may be individually controlled. By controlling individually, it is possible to give an optimum potential according to each transistor, and fine control is possible with respect to a change in the S value.
  • the reference current value I x0 and the current value w ⁇ I x0 are set as the amount of current flowing when operating in the subthreshold region of the transistor M1 and the transistor M2. Since the wiring g has a high level potential Vhi, the transistor Tr1 and the transistor Tr2 are turned on, and with the passage of time, the transistor M1 and the gate G1 and the gate G2 of the transistor M2 have a reference current value I x 0 and a current, respectively.
  • the potential corresponds to the value w ⁇ I ⁇ 0, and this potential is equal to the potential applied to the wiring x and the wiring y, respectively.
  • these potentials are Vg1 and Vg2.
  • the potential of the wiring g is returned to the ground potential.
  • the transistor Tr1 and the transistor Tr2 are turned off, and the potentials Vg1 and Vg2 of the gate G1 and the gate G2 of the transistor M1 and the transistor M2 are held.
  • the current value xxI x0 which is x times the reference current value, is passed through the input side wiring x while keeping the potential of the wiring g at the ground potential. Since the potential of the wiring g is the ground potential, the transistor Tr1 is in the off state and no current flows through the transistor Tr1, but the potential of the gate G1 of the transistor M1 has a current value xxI due to the capacitance coupling by the capacitance C1. It changes to the potential according to x0 . Let ⁇ be the amount of change in potential. At this time, assuming that the capacitive coupling coefficient around the capacitance C1 is 1, the potentials of the wiring x and the gate G1 of the transistor M1 are Vg1 + ⁇ .
  • the potential of the gate G2 of the transistor M2 also changes by ⁇ due to the capacitive coupling between the wiring x and the capacitance C2, and becomes Vg2 + ⁇ .
  • a current of x ⁇ w ⁇ I x 0 flows through the output side wiring y. This is xxw times the reference current value, and the result of multiplying x and w is output.
  • the current value xxI x0 and the current value xxwxI x0 are also set as the amount of current flowing when operating in the subthreshold region of the transistor M1 and the transistor M2.
  • the current value x ⁇ w ⁇ I x 0 flowing through the output side wiring y may be detected by a current detector provided on the GND side of the transistor M2. Further, the product-sum calculation can be performed by providing the circuit as one cell in a matrix and detecting the current with the wiring y in the column direction in common.
  • the threshold voltage Vth When the threshold voltage Vth is positive, a positive potential is applied to the wiring x and the wiring y, and when the conductive layer BG1 of the transistor M1 and the conductive layer BG2 of the transistor M2 are set to GND, the transistors M1 and M2 An electric field opposite to that of writing is applied to each strong dielectric layer, but the potential applied to the wiring x and the wiring y is the sub-threshold region of the transistor M1 and the transistor M2. It is a potential to operate at, the electric field is small, and by driving at high speed, it is possible to finish the calculation before the polarization (residual polarization) written in the strong dielectric layer is inverted or decreased. be.
  • FIG. 7 shows a timing chart of an operation example when the threshold voltage Vth is negative. Further, FIGS. 8 to 10 show the states at each timing.
  • the threshold voltage Vth is positive is that even if the ground potential GND is applied to the wiring g, the gates of the transistors M1 and M2 are turned on, so that the high level potential Vhi is not applied to the wiring g. good. Further, at the timing (T7) of returning the potentials of the conductive layer BG1 and the conductive layer BG2 to the ground potential, the potential of the wiring g is set to the low level potential Vlo. In addition, Vlo has a potential lower than the ground potential GND.
  • ⁇ Initial state> As an initial state (FIG. 7: T8 to T9, FIG. 9), a ground potential GND (note that the ground potential GND is higher than Vth) is applied to the wiring g, and a reference current value I x0 is applied to the input side wiring x.
  • the current value w ⁇ I ⁇ 0, which is w times the reference current value, is passed through the output side wiring y.
  • the reference current value I x0 and the current value w ⁇ I x0 are set as the amount of current flowing when operating in the sub-threshold region of the transistors M1 and M2, but since Vth is negative, the input side wiring x and the output side are set.
  • a potential lower than the ground potential GND is applied to the wiring y.
  • the potential of the wiring g is returned to the low level potential Vlo.
  • the transistor Tr1 and the transistor Tr2 are turned off, and the potentials Vg1 and Vg2 of the gate G1 and the gate G2 of the transistor M1 and the transistor M2 are held.
  • the current value xxI x0 which is x times the reference current value, is passed through the input side wiring x while the potential of the wiring g remains the low level potential Vlo. Since the potential of the wiring g is a low level potential Vlo, the transistor Tr1 is in the off state and no current flows through the transistor Tr1, but the potential of the gate G1 of the transistor M1 has a current value x due to capacitive coupling by the capacitance C1. It changes to the potential according to ⁇ I ⁇ 0 . At this time, assuming that the capacitive coupling coefficient around the capacitance C1 is 1, the potentials of the wiring x and the gate G1 of the transistor M1 are Vg1 + ⁇ .
  • the potential of the gate G2 of the transistor M2 also changes by ⁇ due to the capacitive coupling between the wiring x and the capacitance C2, and becomes Vg2 + ⁇ .
  • a current of x ⁇ w ⁇ I x 0 flows through the output side wiring y. This is xxw times the reference current value, and the result of multiplying x and w is output.
  • the current value xxI x0 and the current xxwxI x0 are also set as the amount of current flowing when operating in the subthreshold region of the transistor M1 and the transistor M2.
  • Writing to the ferroelectric layer may be performed once after the transistor is formed. If an electric field in the opposite direction to that at the time of writing is not applied, the polarization remains as it is, so that the writing operation is unnecessary every time the product-sum operation is performed. Further, once the writing is performed on the strong dielectric layer, the S values of the transistor M1 and the transistor M2 are kept increased due to the influence of the residual polarization, so that the conductive layer BG1 and the conductive layer BG2 are maintained during the arithmetic processing.
  • the ground potential may be set to GND or the like, and since it is not necessary to apply and control the potential to the conductive layer BG1 and the conductive layer BG2, it is possible to perform arithmetic processing with low power consumption. That is, it may be performed continuously between T2 and T3, and between T7 and T8, but it is not necessary to perform it continuously.
  • the transistor M1 and the transistor M2 have a characteristic that the S value is increasing, the potential to be applied to the current to be applied to the wiring x and the wiring y can be finely (accurately) adjusted, so that the wiring x and the wiring It is possible to perform a product-sum operation in y with a wide range of voltages for driving. Further, even if the characteristics of the transistor M1 and the transistor M2 in the subthreshold region are not clearly understood, if the potential rise of each wiring can be stopped by detecting the current value flowing through the wiring x and the wiring y. It is possible to calculate correctly.
  • FIG. 11A is a cross-sectional view of the transistor 500 in the channel direction
  • FIG. 11B is a cross-sectional view of the transistor 500 in the channel width direction.
  • the transistor 500 shown in FIGS. 11A and 11B has the same configuration as the transistor 100 described in the first embodiment.
  • the transistor 500 shows a configuration in which a layer 522 of a material capable of having a ferroelectricity and a conductor 503 are provided, but the layer 522 or a conductor 503 of a material capable of having a ferroelectricity, or having a ferroelectricity. It is possible to simultaneously make a transistor having a structure in which both the layer 522 of the material and the conductor 503 are not provided.
  • the transistor and the transistor 500 may extend the layer 522 of the material capable of having ferroelectricity and share the layer.
  • the layer 522 of the material which may have ferroelectricity may be provided separately.
  • the transistor 500 is provided above the insulator 512.
  • the transistor 500 is insulated from the insulator 514 and the insulator 516 arranged on the insulator 512 and the conductor 503 arranged so as to be embedded in the insulator 514 and the insulator 516.
  • the insulator layer 520 arranged on the body 516 and the conductor 503, the oxide 530 arranged on the insulator layer 520, and the conductor 542a and the conductor arranged apart from each other on the oxide 530.
  • Insulator 580 arranged on the body 542b, the conductor 542a and the conductor 542b, and having an opening superimposed between the conductor 542a and the conductor 542b, and an insulator arranged on the bottom surface and the side surface of the opening. It has a 550 and a conductor 560 arranged on the forming surface of the insulator 550.
  • the conductor 503 is arranged so as to be embedded in the insulator 514 and the insulator 516, and can be formed by a so-called damascene process.
  • the ferroelectric layer 520 can be provided on a relatively flat surface.
  • the stress applied to the material having the ferroelectricity can be made constant, and the crystal structure of the material having the ferroelectricity can be strengthened.
  • a crystal structure exhibiting dielectric property it can be constantly contained in the ferroelectric layer 520.
  • the transistor 500 shows a configuration in which two layers of oxide 530a and oxide 530b are laminated in a region where a channel is formed and in the vicinity thereof, but one aspect of the present invention is not limited to this. do not have.
  • a single layer of the oxide 530b, a three-layer structure in which the oxide 530c is provided on the upper layer of the oxide 530b, or a laminated structure of four or more layers may be provided.
  • the conductor 560 is shown as a two-layer laminated structure, but one aspect of the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a laminated structure of three or more layers.
  • the transistor 500 is not limited to the structure thereof, and an appropriate transistor may be used depending on the circuit configuration, driving method, and the like.
  • the oxide 530a and the oxide 530b may be collectively referred to as an oxide 530.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductor 542a and the conductor 542b function as a source electrode or a drain electrode, respectively.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region sandwiched between the conductor 542a and the conductor 542b.
  • the arrangement of the conductor 560, the conductor 542a and the conductor 542b is self-aligned with respect to the opening of the insulator 580. That is, in the transistor 500, the gate electrode can be arranged in a self-aligned manner between the source electrode and the drain electrode. Therefore, since the conductor 560 can be formed without providing the alignment margin, the occupied area of the transistor 500 can be reduced. As a result, the semiconductor device can be miniaturized and highly integrated.
  • the conductor 560 is formed in a region between the conductor 542a and the conductor 542b in a self-aligned manner, the conductor 560 does not have a region overlapping with the conductor 542a or the conductor 542b. This makes it possible to reduce the parasitic capacitance formed between the conductor 560 and the conductors 542a and 542b. Therefore, the switching speed of the transistor 500 can be improved and high frequency characteristics can be provided.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode. Further, the conductor 503 may function as a second gate (also referred to as a bottom gate) electrode.
  • the threshold voltage of the transistor 500 can be controlled by changing the potential applied to the conductor 503 independently of the potential applied to the conductor 560 without interlocking with the potential applied to the conductor 560. In particular, by applying a negative potential to the conductor 503, the threshold voltage of the transistor 500 can be made larger than 0V, and the off-current can be reduced. Therefore, when a negative potential is applied to the conductor 503, the drain current when the potential applied to the conductor 560 is 0 V can be made smaller than when it is not applied.
  • the conductor 503 is arranged so as to overlap the oxide 530 and the conductor 560. As a result, when a potential is applied to the conductor 560 and the conductor 503, the electric field generated from the conductor 560 and the electric field generated from the conductor 503 are connected to cover the channel forming region formed in the oxide 530. Can be done.
  • the structure of the transistor that electrically surrounds the channel forming region by the electric fields of the first gate electrode and the second gate electrode is called a slurried channel (S-channel) structure.
  • the conductor 503 functions as an electrode for generating residual polarization by applying an electric field (electric field) to the layer 522 of the material capable of having ferroelectricity.
  • an electric field electric field
  • the conductor 503 may be able to adjust the potential independently of the conductor 560, and a constant potential may be applied during the circuit drive.
  • the conductor 503a is formed in contact with the inner wall of the opening of the insulator 514 and the insulator 516, and the conductor 503b is further formed inside.
  • the transistor 500 shows a configuration in which the conductor 503a and the conductor 503b are laminated, one aspect of the present invention is not limited to this.
  • the conductor 503 may be provided as a single layer or a laminated structure having three or more layers.
  • the conductor 503a it is preferable to use a conductive material having a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the above impurities are difficult to permeate).
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one oxygen atom, oxygen molecule, etc.
  • the function of suppressing the diffusion of impurities or oxygen is a function of suppressing the diffusion of any one or all of the above impurities or the above oxygen.
  • a metal nitride film such as TiN X or TaN X.
  • the conductor 503a since the conductor 503a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 503b from being oxidized and the conductivity from being lowered.
  • the conductor 503 also has a wiring function
  • the conductor 503b is shown as a single layer, it may have a laminated structure, for example, titanium or titanium nitride and the above-mentioned conductive material may be laminated.
  • the layer 522 of a material capable of having ferroelectricity can be formed by using the material shown in the first embodiment.
  • Materials that can have ferroelectricity are used under conditions that exhibit ferroelectricity.
  • the conditions for exhibiting ferroelectricity differ depending on the material used, and specifically, the crystal structure of crystals contained in the film and the like.
  • the thickness range of the layer of the material having a ferroelectricity is 2 nm or more and 30 nm or less, more preferably 5 nm or more and 15 nm or less.
  • Ferroelectricity is often exhibited by the inclusion of the O phase as the crystal structure of the crystals contained in the film.
  • the ferroelectric layer 520 may be a laminate of a layer 522 of a material capable of having ferroelectricity and an insulator.
  • a layer 522 of a material capable of having ferroelectricity is provided on the insulator 516 and the conductor 503, and the first insulator is formed on the layer 522 of the material capable of having ferroelectricity.
  • a certain insulator 524 is provided.
  • a second insulator may be provided on the insulator 516 and the conductor 503, and a layer 522 of a material capable of having ferroelectricity may be provided on the second insulator.
  • an insulator 524 is provided on the side close to the oxide 530, a second insulator is provided on the side close to the conductor 503, and a second insulator and a strong insulator are provided on the insulator 516 and on the conductor 503.
  • a layer 522 of a material capable of having a dielectric property and a first insulator (insulator 524) may be provided in order.
  • the first insulator (insulator 524) or the second insulator, or the first insulator (insulator 524) is provided.
  • the second insulator has a function as a second gate insulating film.
  • a material applicable to the first insulator (insulator 524) can be used.
  • the insulator 524 in contact with the oxide 530 it is preferable to use an insulator containing more oxygen than oxygen satisfying the stoichiometric composition. That is, it is preferable that the insulator 524 has an excess oxygen region formed therein. By providing such an insulator containing excess oxygen in contact with the oxide 530, oxygen deficiency in the oxide 530 can be reduced and the reliability of the transistor 500 can be improved.
  • an oxide material in which a part of oxygen is desorbed by heating is those whose oxygen desorption amount in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 in TDS (Thermal Desorption Spectroscopy) analysis.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • the insulator having the excess oxygen region and the oxide 530 may be brought into contact with each other to perform one or more of heat treatment, microwave treatment, or RF treatment. By performing this treatment, water or hydrogen in the oxide 530 can be removed.
  • a reaction in which the bond of VOH is cleaved occurs, in other words, a reaction of “ VOH ⁇ VO + H ” occurs, and dehydrogenation can be performed.
  • a part of the hydrogen generated at this time may be combined with oxygen to form H2O and may be removed from the oxide 530 or the insulator in the vicinity of the oxide 530. Further, a part of hydrogen may be diffused or captured (also referred to as gettering) in the conductor 542a and the conductor 542b.
  • the microwave processing for example, it is preferable to use a device having a power source for generating high-density plasma or a device having a power source for applying RF to the substrate side.
  • a device having a power source for generating high-density plasma for example, by using a gas containing oxygen and using a high-density plasma, high-density oxygen radicals can be generated, and by applying RF to the substrate side, the oxygen radicals generated by the high-density plasma can be generated.
  • the pressure may be 133 Pa or more, preferably 200 Pa or more, and more preferably 400 Pa or more.
  • oxygen and argon are used as the gas to be introduced into the apparatus for performing microwave treatment, and the oxygen flow rate ratio (O 2 / (O 2 + Ar)) is 50% or less, preferably 10% or more and 30. It is better to do it at% or less.
  • the heat treatment may be performed, for example, at 100 ° C. or higher and 450 ° C. or lower, more preferably 350 ° C. or higher and 400 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more.
  • the heat treatment is preferably performed in an oxygen atmosphere.
  • oxygen can be supplied to the oxide 530 to reduce oxygen deficiency (VO).
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas in order to supplement the desorbed oxygen after the heat treatment in an atmosphere of nitrogen gas or an inert gas. good.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more, and then continuously heat-treated in an atmosphere of nitrogen gas or an inert gas.
  • the oxygen deficiency in the oxide 530 can be repaired by the supplied oxygen, in other words, the reaction of "VO + O ⁇ null" can be promoted. .. Further, the oxygen supplied to the hydrogen remaining in the oxide 530 reacts with the hydrogen, so that the hydrogen can be removed (dehydrated) as H2O . As a result, it is possible to suppress the hydrogen remaining in the oxide 530 from being recombined with the oxygen deficiency to form VOH.
  • the second insulator is thermally stable.
  • silicon oxide and silicon nitride nitride are suitable because they are thermally stable.
  • a second insulator having a laminated structure that is thermally stable and has a high relative permittivity can be obtained.
  • the ferroelectric layer 520 having a laminated structure of two layers, a layer 522 of a material capable of having ferroelectricity and an insulator 524 are shown.
  • the ferroelectric layer 520 may have a single layer, two layers, or a laminated structure of four or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the transistor 500 it is preferable to use a metal oxide that functions as an oxide semiconductor for the oxide 530 including the channel forming region.
  • the metal oxide that functions as an oxide semiconductor will be described in detail in the fourth embodiment.
  • the oxide 530 can suppress the diffusion of impurities from the structure formed below the oxide 530a to the oxide 530b. Further, by having the oxide 530c on the oxide 530b, it is possible to suppress the diffusion of impurities from the structure formed above the oxide 530c to the oxide 530b.
  • the oxide 530 has a structure of a plurality of oxide layers having different atomic number ratios of each metal atom. Specifically, in the metal oxide used for the oxide 530a, the atomic number ratio of the element Ma in the constituent elements is larger than the atomic number ratio of the element Ma in the constituent elements in the metal oxide used for the oxide 530b. Is preferable. Further, in the metal oxide used for the oxide 530a, the atomic number ratio of the element Ma to In is preferably larger than the atomic number ratio of the element Ma to In in the metal oxide used for the oxide 530b.
  • the atomic number ratio of In to the element Ma is preferably larger than the atomic number ratio of In to the element Ma in the metal oxide used for the oxide 530a.
  • the oxide 530c a metal oxide that can be used for the oxide 530a or the oxide 530b can be used.
  • the atomic number ratio of In to the element Ma in the metal oxide used for the oxide 530a is smaller than the atomic number ratio of In to the element Ma in the metal oxide used for the oxide 530b, In is used as the oxide 530b.
  • In-Ga-Zn oxide having a composition of 3 or its vicinity can be used.
  • a metal oxide having a composition in the vicinity of any one can be used.
  • oxides 530a, oxides 530b, and oxides 530c so as to satisfy the above-mentioned atomic number ratio relationship.
  • the above composition indicates the atomic number ratio in the oxide formed on the substrate or the atomic number ratio in the sputter target. Further, as the composition of the oxide 530b, by increasing the ratio of In, the on-current of the transistor, the mobility of the field effect, and the like can be increased, which is preferable.
  • the energy at the lower end of the conduction band of the oxide 530a and the oxide 530c is higher than the energy at the lower end of the conduction band of the oxide 530b.
  • the electron affinity of the oxide 530a and the oxide 530c is smaller than the electron affinity of the oxide 530b.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band at the junction of the oxide 530a, the oxide 530b, and the oxide 530c is continuously changed or continuously bonded.
  • the oxide 530a and the oxide 530b, and the oxide 530b and the oxide 530c have a common element (main component) other than oxygen, thereby forming a mixed layer having a low defect level density.
  • the oxide 530b is an In-Ga-Zn oxide
  • In-Ga-Zn oxide, Ga-Zn oxide, gallium oxide or the like may be used as the oxide 530a and the oxide 530c.
  • the main path of the carrier is oxide 530b.
  • the oxide 530a and the oxide 530c have the above-mentioned constitution, the defect level density at the interface between the oxide 530a and the oxide 530b and the interface between the oxide 530b and the oxide 530c can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is reduced, and the transistor 500 can obtain a high on-current.
  • a conductor 542a and a conductor 542b that function as a source electrode and a drain electrode are provided on the oxide 530b.
  • the conductors 542a and 542b include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, and ruthenium.
  • Iridium, strontium, a metal element selected from lanthanum, an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal element is combined, or the like is preferably used.
  • tantalum nitride, titanium nitride, tungsten, a nitride containing titanium and aluminum, a nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a metal nitride film such as tantalum nitride is preferable because it has a barrier property against hydrogen or oxygen.
  • the conductor 542a and the conductor 542b are shown as a single-layer structure, but a laminated structure of two or more layers may be used.
  • a tantalum nitride film and a tungsten film may be laminated.
  • the titanium film and the aluminum film may be laminated.
  • a two-layer structure in which an aluminum film is laminated on a tungsten film a two-layer structure in which a copper film is laminated on a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is laminated on a titanium film, and a tungsten film. It may have a two-layer structure in which copper films are laminated.
  • a molybdenum nitride film and an aluminum film or a copper film are laminated on the molybdenum film or the molybdenum nitride film, and a molybdenum film or a molybdenum nitride film is formed on the aluminum film or a copper film.
  • a transparent conductive material containing indium oxide, tin oxide or zinc oxide may be used.
  • the oxygen in the oxide 530 is removed by the contact between the conductor 542a and the conductor 542b and the oxide 530. It may diffuse to the conductor 542a and the conductor 542b, and the conductor 542a and the conductor 542b may be oxidized. It is highly probable that the conductivity of the conductor 542a and the conductor 542b will decrease due to the oxidation of the conductor 542a and the conductor 542b.
  • the diffusion of oxygen in the oxide 530 to the conductor 542a and the conductor 542b can be rephrased as the conductor 542a and the conductor 542b absorbing the oxygen in the oxide 530.
  • a region 543a and a region 543b may be formed as a low resistance region at the interface of the oxide 530 with the conductor 542a (conductor 542b) and its vicinity thereof.
  • the region 543a functions as one of the source region or the drain region
  • the region 543b functions as the other of the source region or the drain region.
  • a channel formation region is formed in a region sandwiched between the region 543a and the region 543b.
  • the oxygen concentration in the region 543a (region 543b) may be reduced. Further, in the region 543a (region 543b), a metal compound layer containing the metal contained in the conductor 542a (conductor 542b) and the component of the oxide 530 may be formed. In such a case, the carrier concentration in the region 543a (region 543b) increases, and the region 543a (region 543b) becomes a low resistance region.
  • the insulator 544 is provided so as to cover the conductor 542a and the conductor 542b, and suppresses the oxidation of the conductor 542a and the conductor 542b. At this time, the insulator 544 may be provided so as to cover the side surface of the oxide 530 and come into contact with the insulator 524.
  • the insulator 544 as an insulator containing one or more selected from hafnium, aluminum, gallium, ittrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, neodymium, lantern, magnesium and the like. Metal oxides can be used. Further, as the insulator 544, silicon nitride oxide, silicon nitride or the like can also be used.
  • the insulator 544 it is preferable to use aluminum or an oxide containing one or both oxides of hafnium, such as aluminum oxide, hafnium oxide, aluminum, and an oxide containing hafnium (hafnium aluminate). ..
  • hafnium aluminate has higher heat resistance than the hafnium oxide film. Therefore, it is preferable because it is difficult to crystallize in the heat treatment in the subsequent step.
  • the conductors 542a and 542b are materials having oxidation resistance or materials whose conductivity does not significantly decrease even if oxygen is absorbed, the insulator 544 is not an essential configuration. It may be appropriately designed according to the desired transistor characteristics.
  • the insulator 544 By having the insulator 544, it is possible to prevent impurities such as water and hydrogen contained in the insulator 580 from diffusing into the oxide 530b via the oxide 530c and the insulator 550. Further, it is possible to suppress the oxidation of the conductor 542 due to the excess oxygen contained in the insulator 580.
  • the insulator 550 functions as a first gate insulating film. Similar to the above-mentioned insulator 524, the insulator 550 is preferably formed by using an insulator that contains excessive oxygen and releases oxygen by heating.
  • silicon oxide having excess oxygen silicon oxide, silicon nitride, silicon nitride, silicon oxide with fluorine added, silicon oxide with carbon added, carbon, and silicon oxide with nitrogen added, vacancies Silicon oxide having can be used.
  • silicon oxide and silicon nitride are preferable because they are stable against heat.
  • the insulator that releases oxygen by heating can effectively supply oxygen from the insulator 550 to the channel forming region of the oxide 530b. Further, as with the insulator 524, it is preferable that the concentration of impurities such as water or hydrogen in the insulator 550 is reduced.
  • the film thickness of the insulator 550 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 550 and the conductor 560.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 550 to the conductor 560.
  • the diffusion of excess oxygen from the insulator 550 to the conductor 560 is suppressed. That is, it is possible to suppress a decrease in the amount of excess oxygen supplied to the oxide 530.
  • oxidation of the conductor 560 due to excess oxygen can be suppressed.
  • a material that can be used for the insulator 544 may be used.
  • the insulator 550 may have a laminated structure. As transistors become finer and more integrated, problems such as leakage current may occur due to the thinning of the gate insulating film. Therefore, an insulator that functions as a gate insulating film is heat-k material and heat. By forming a laminated structure with a material that is stable, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness. In addition, a laminated structure that is thermally stable and has a high relative permittivity can be obtained.
  • the conductor 560 functioning as the gate electrode or the first gate electrode is shown as a two-layer structure in FIGS. 11A and 11B, but may have a single-layer structure or a laminated structure of three or more layers. ..
  • the conductor 560a has a function of suppressing the diffusion of impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule ( N2O, NO, NO2 , etc.) and copper atom. It is preferable to use a material. Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one such as an oxygen atom and an oxygen molecule). Since the conductor 560a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 560b from being oxidized by the oxygen contained in the insulator 550 and the conductivity from being lowered.
  • impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule ( N2O, NO, NO2 , etc.) and copper atom. It is preferable to use a material. Alternatively, it is preferable to use a conductive material having a function of suppressing
  • the conductive material having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • an oxide semiconductor applicable to the oxide 530 can be used as the conductor 560a. In that case, by forming the conductor 560b into a film by a sputtering method, the electric resistance value of the conductor 560a can be lowered to form a conductor. This can be called an OC (Oxide Conductor) electrode.
  • the conductor 560b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component. Further, since the conductor 560b also functions as wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as a main component can be used. Further, the conductor 560b may have a laminated structure, for example, titanium or a laminated structure of titanium nitride and the conductive material.
  • the insulator 580 is provided on the conductor 542a and the conductor 542b via the insulator 544.
  • the insulator 580 preferably has an excess oxygen region.
  • silicon, resin, or the like silicon oxide and silicon nitride nitride are preferable because they are thermally stable.
  • silicon oxide and silicon oxide having pores are preferable because an excess oxygen region can be easily formed in a later step.
  • the insulator 580 preferably has an excess oxygen region. By providing the insulator 580 in which oxygen is released by heating, the oxygen in the insulator 580 can be efficiently supplied to the oxide 530. It is preferable that the concentration of impurities such as water or hydrogen in the insulator 580 is reduced.
  • the opening of the insulator 580 is formed so as to overlap the region between the conductor 542a and the conductor 542b.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region sandwiched between the conductor 542a and the conductor 542b.
  • the conductor 560 may have a shape having a high aspect ratio.
  • the conductor 560 is provided so as to be embedded in the opening of the insulator 580, even if the conductor 560 has a shape having a high aspect ratio, the conductor 560 is formed without collapsing during the process. Can be done.
  • the insulator 574 is preferably provided in contact with the upper surface of the insulator 580, the upper surface of the conductor 560, and the upper surface of the insulator 550.
  • an excess oxygen region can be provided in the insulator 550 and the insulator 580. Thereby, oxygen can be supplied into the oxide 530 from the excess oxygen region.
  • metal oxidation as an insulator containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium and the like. Things can be used.
  • aluminum oxide has a high barrier property and can suppress the diffusion of hydrogen and nitrogen even in a thin film of 0.5 nm or more and 3.0 nm or less. Therefore, the aluminum oxide formed by the sputtering method can have a function as a barrier film for impurities such as hydrogen as well as an oxygen supply source.
  • an insulator 581 that functions as an interlayer film on the insulator 574. It is preferable that the insulator 581 has a reduced concentration of impurities such as water or hydrogen in the membrane, similarly to the insulator 524 and the like.
  • the conductor 540a and the conductor 540b are arranged in the openings formed in the insulator 581, the insulator 574, the insulator 580, and the insulator 544.
  • the conductor 540a and the conductor 540b are provided so as to face each other with the conductor 560 interposed therebetween.
  • a new transistor can be provided.
  • the presence or absence of the conductive layer and / or the strong dielectric layer on the back channel side of the transistor can be made separately, and the S value can be changed after forming the semiconductor device. It is possible to provide a semiconductor device having a transistor having good characteristics in one circuit.
  • the metal oxide preferably contains at least indium or zinc. In particular, it preferably contains indium and zinc. In addition to them, it is preferable that aluminum, gallium, yttrium, tin and the like are contained. It may also contain one or more selected from boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like. ..
  • FIG. 12A is a diagram illustrating the classification of the crystal structure of an oxide semiconductor, typically IGZO (a metal oxide containing In, Ga, and Zn).
  • IGZO a metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “Amorphous”, “Crystalline”, and “Crystal”.
  • Amorphous includes completely amorphous.
  • “Crystalline” includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned crystal) (exclusion single crystal).
  • single crystal, poly crystal, and single crystal atomous are excluded from the classification of "Crystalline”.
  • “Crystal” includes single crystal and poly crystal.
  • the structure in the thick frame shown in FIG. 12A is an intermediate state between "Amorphous” and “Crystal", and belongs to a new boundary region (New crystalline phase). .. That is, the structure can be rephrased as a structure completely different from the energetically unstable "Amorphous” and "Crystal".
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD: X-Ray Diffraction) spectrum.
  • XRD X-ray diffraction
  • FIG. 12B the XRD spectrum obtained by GIXD (Grazing-Intensity XRD) measurement of the CAAC-IGZO film classified as "Crystalline" is shown in FIG. 12B (the vertical axis is the intensity (Intensity) as an arbitrary unit (a.u.)). (Represented by).
  • the GIXD method is also referred to as a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 12B is simply referred to as an XRD spectrum.
  • a peak showing clear crystallinity is detected in the XRD spectrum of the CAAC-IGZO film.
  • the crystal structure of the film or the substrate can be evaluated by a diffraction pattern (also referred to as a microelectron diffraction pattern) observed by a micro electron diffraction method (NBED: Nano Beam Electron Diffraction).
  • the diffraction pattern of the CAAC-IGZO film is shown in FIG. 12C.
  • FIG. 12C is a diffraction pattern observed by the NBED in which the electron beam is incident parallel to the substrate.
  • electron beam diffraction is performed with the probe diameter set to 1 nm.
  • oxide semiconductors may be classified differently from FIG. 12A.
  • oxide semiconductors are divided into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single crystal oxide semiconductor include the above-mentioned CAAC-OS and nc-OS.
  • the non-single crystal oxide semiconductor includes a polycrystal oxide semiconductor, a pseudo-amorphous oxide semiconductor (a-like OS: atomous-like oxide semiconductor), an amorphous oxide semiconductor, and the like.
  • CAAC-OS CAAC-OS
  • nc-OS nc-OS
  • a-like OS the details of the above-mentioned CAAC-OS, nc-OS, and a-like OS will be described.
  • CAAC-OS is an oxide semiconductor having a plurality of crystal regions, the plurality of crystal regions having the c-axis oriented in a specific direction.
  • the specific direction is the thickness direction of the CAAC-OS film, the normal direction of the surface to be formed of the CAAC-OS film, or the normal direction of the surface of the CAAC-OS film.
  • the crystal region is a region having periodicity in the atomic arrangement. When the atomic arrangement is regarded as a lattice arrangement, the crystal region is also a region in which the lattice arrangement is aligned. Further, the CAAC-OS has a region in which a plurality of crystal regions are connected in the ab plane direction, and the region may have distortion.
  • the strain refers to a region in which a plurality of crystal regions are connected in which the orientation of the lattice arrangement changes between a region in which the lattice arrangement is aligned and a region in which another grid arrangement is aligned. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and not clearly oriented in the ab plane direction.
  • Each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystal region is less than 10 nm.
  • the size of the crystal region may be about several tens of nm.
  • CAAC-OS has indium (In) and oxygen. It tends to have a layered crystal structure (also referred to as a layered structure) in which a layer (hereinafter, In layer) and a layer having elements Ma, zinc (Zn), and oxygen (hereinafter, (M, Zn) layer) are laminated. There is. Indium and the element Ma can be replaced with each other. Therefore, the (M, Zn) layer may contain indium. In addition, the In layer may contain the element Ma. The In layer may contain Zn.
  • the layered structure is observed as a grid image, for example, in a high-resolution TEM image.
  • the position of the peak indicating the c-axis orientation may vary depending on the type and composition of the metal elements constituting CAAC-OS.
  • a plurality of bright spots are observed in the electron diffraction pattern of the CAAC-OS film. Note that a certain spot and another spot are observed at point-symmetrical positions with the spot of the incident electron beam transmitted through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is based on a hexagonal lattice, but the unit lattice is not limited to a regular hexagon and may be a non-regular hexagon. Further, in the above strain, it may have a lattice arrangement such as a pentagon or a heptagon.
  • a clear grain boundary cannot be confirmed even in the vicinity of strain. That is, it can be seen that the formation of grain boundaries is suppressed by the distortion of the lattice arrangement. This is because CAAC-OS can tolerate distortion due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction, the bond distance between atoms changes due to the replacement of metal atoms, and the like. It is thought that this is the reason.
  • CAAC-OS for which no clear crystal grain boundary is confirmed, is one of the crystalline oxides having a crystal structure suitable for the semiconductor layer of the transistor.
  • a configuration having Zn is preferable.
  • In-Zn oxide and In-Ga-Zn oxide are more suitable than In oxide because they can suppress the generation of grain boundaries.
  • CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries can be confirmed. Therefore, it can be said that CAAC-OS is unlikely to cause a decrease in electron mobility due to grain boundaries. Further, since the crystallinity of the oxide semiconductor may be deteriorated due to the mixing of impurities and the generation of defects, CAAC-OS can be said to be an oxide semiconductor having few impurities and defects (oxygen deficiency, etc.). Therefore, the oxide semiconductor having CAAC-OS has stable physical properties. Therefore, the oxide semiconductor having CAAC-OS is resistant to heat and has high reliability. CAAC-OS is also stable against high temperatures (so-called thermal budgets) in the manufacturing process. Therefore, if CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be expanded.
  • nc-OS has periodicity in the atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • nc-OS has tiny crystals. Since the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also referred to as a nanocrystal.
  • nc-OS has no regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • the nc-OS may be indistinguishable from the a-like OS and the amorphous oxide semiconductor depending on the analysis method. For example, when structural analysis is performed on an nc-OS film using an XRD device, a peak indicating crystallinity is not detected in the Out-of-plane XRD measurement using a ⁇ / 2 ⁇ scan. Further, when electron beam diffraction (also referred to as limited field electron diffraction) using an electron beam having a probe diameter larger than that of nanocrystals (for example, 50 nm or more) is performed on the nc-OS film, a diffraction pattern such as a halo pattern is performed. Is observed.
  • electron beam diffraction also referred to as limited field electron diffraction
  • nanocrystals for example, 50 nm or more
  • electron diffraction also referred to as nanobeam electron diffraction
  • an electron beam having a probe diameter for example, 1 nm or more and 30 nm or less
  • An electron diffraction pattern in which a plurality of spots are observed in a ring-shaped region centered on a direct spot may be acquired.
  • the a-like OS is an oxide semiconductor having a structure between nc-OS and an amorphous oxide semiconductor.
  • the a-like OS has a void or low density region. That is, a-like OS has lower crystallinity than nc-OS and CAAC-OS. In addition, a-like OS has a higher hydrogen concentration in the membrane than nc-OS and CAAC-OS.
  • CAC-OS relates to the material composition.
  • CAC-OS is, for example, a composition of a material in which the elements constituting the metal oxide are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size close thereto.
  • the mixed state is also called a mosaic shape or a patch shape.
  • the CAC-OS has a structure in which the material is separated into a first region and a second region to form a mosaic, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). It is said.). That is, the CAC-OS is a composite metal oxide having a structure in which the first region and the second region are mixed.
  • the atomic number ratios of In, Ga, and Zn with respect to the metal elements constituting CAC-OS in the In-Ga-Zn oxide are expressed as [In], [Ga], and [Zn].
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region in which [Ga] is larger than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region in which indium oxide, indium zinc oxide, or the like is the main component.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Further, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as a main component (No. 1) by EDX mapping acquired by using energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy). It can be confirmed that the region (1) and the region containing Ga as a main component (second region) have a structure in which they are unevenly distributed and mixed.
  • CAC-OS does not include a laminated structure of two or more types of films having different compositions. Further, the first region and the second region do not take out a part of the layered crystal structure and treat it as a region. That is, when crystals are contained in the first region and the second region, those crystals have different crystals.
  • the conductivity caused by the first region and the insulating property caused by the second region act in a complementary manner to switch the switching function (On / Off function).
  • the CAC-OS has a conductive function in a part of the material and an insulating function in a part of the material, and has a function as a semiconductor in the whole material. By separating the conductive function and the insulating function, both functions can be maximized. Therefore, by using CAC-OS for the transistor, high on -current (Ion), high field effect mobility ( ⁇ ), and good switching operation can be realized.
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one aspect of the present invention has two or more of amorphous oxide semiconductor, polycrystalline oxide semiconductor, a-like OS, CAC-OS, nc-OS, and CAAC-OS. You may.
  • the oxide semiconductor as a transistor, a transistor with high field effect mobility can be realized. In addition, a highly reliable transistor can be realized.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm -3 or less, preferably 1 ⁇ 10 15 cm -3 or less, more preferably 1 ⁇ 10 13 cm -3 or less, and more preferably 1 ⁇ 10 11 cm ⁇ . It is 3 or less, more preferably less than 1 ⁇ 10 10 cm -3 , and more preferably 1 ⁇ 10 -9 cm -3 or more.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • An oxide semiconductor having a low carrier concentration may be referred to as a high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • the charge captured at the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel forming region is formed in an oxide semiconductor having a high trap level density may have unstable electrical characteristics.
  • impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon and / or carbon in the oxide semiconductor and the concentration of silicon and / or carbon in the vicinity of the interface with the oxide semiconductor Is 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • defect levels may be formed and carriers may be generated. Therefore, a transistor using an oxide semiconductor containing an alkali metal or an alkaline earth metal tends to have a normally-on characteristic. Therefore, the concentration of the alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 or less, and more preferably 1 ⁇ 10 18 atoms / cm 3 or less. , More preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • hydrogen contained in an oxide semiconductor reacts with oxygen bonded to a metal atom to form water, which may form an oxygen deficiency in the oxide semiconductor.
  • the oxygen deficiency and hydrogen may be combined to form VOH.
  • VOH acts as a donor and may generate electrons as carriers.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing a large amount of hydrogen tends to have normally-on characteristics.
  • VOH in the oxide 530 it is preferred to reduce VOH in the oxide 530 as much as possible to achieve high purity or substantially high purity.
  • impurities such as water and hydrogen in the oxide semiconductor must be removed (may be described as dehydration or dehydrogenation treatment). It is important to supply oxygen to the oxide semiconductor to compensate for the oxygen deficiency (sometimes referred to as dehydrogenation treatment).
  • Defects containing hydrogen in oxygen deficiencies can function as donors for oxide semiconductors. However, it is difficult to quantitatively evaluate the defect. Therefore, in oxide semiconductors, the carrier concentration may be used for evaluation instead of the donor concentration. Therefore, in the present specification and the like, as a parameter of the oxide semiconductor, a carrier concentration assuming a state in which an electric field is not applied may be used instead of the donor concentration. That is, the "carrier concentration" described in the present specification and the like may be paraphrased as a "donor concentration".
  • the hydrogen in the oxide semiconductor is reduced as much as possible.
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 19 atoms / cm. It is less than 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , and even more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the oxide semiconductor is a semiconductor having a high band gap and is intrinsic (also referred to as type I) or substantially intrinsic, and has a channel forming region.
  • the carrier concentration of the oxide semiconductor is preferably less than 1 ⁇ 10 18 cm -3 , more preferably less than 1 ⁇ 10 17 cm -3 , and further preferably less than 1 ⁇ 10 16 cm -3 . It is preferably less than 1 ⁇ 10 13 cm -3 , even more preferably less than 1 ⁇ 10 12 cm -3 .
  • the lower limit of the carrier concentration of the oxide semiconductor in the channel formation region is not particularly limited, but may be, for example, 1 ⁇ 10 -9 cm -3 .
  • the semiconductor device according to one aspect of the present invention can be used for a processor such as a CPU or GPU, or a chip.
  • a processor such as a CPU or GPU, or a chip
  • these can be miniaturized and further reduced in power consumption.
  • 13A to 13H show specific examples of electronic devices including a processor such as a CPU, GPU, or a chip according to one aspect of the present invention.
  • Chips such as CPUs and GPUs according to one aspect of the present invention can be mounted on various electronic devices.
  • electronic devices include electronic devices with relatively large screens, such as television devices, monitors for desktop or notebook information terminals, digital signage (electronic signs), large game consoles such as pachinko machines, and the like.
  • digital cameras, digital video cameras, digital photo frames, electronic book readers, mobile phones, portable game machines, personal digital assistants, sound reproduction devices, and the like can be mentioned.
  • artificial intelligence can be mounted on the electronic device.
  • the electronic device of one aspect of the present invention may have an antenna.
  • the display unit can display images, information, and the like.
  • the antenna may be used for non-contact power transmission.
  • the electronic device of one aspect of the present invention includes sensors (force, displacement, position, speed, acceleration, angular speed, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, It may have the ability to measure voltage, power, radiation, current flow, humidity, gradient, vibration, odor or infrared rays).
  • the electronic device of one aspect of the present invention can have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a calendar, a function to display a date or time, a function to execute various software (programs), wireless communication. It can have a function, a function of reading a program or data recorded on a recording medium, and the like. 13A to 13H show examples of electronic devices.
  • FIG. 13A illustrates a mobile phone (smartphone) which is a kind of information terminal.
  • the information terminal 5100 has a housing 5101 and a display unit 5102, and a touch panel is provided in the display unit 5102 and a button is provided in the housing 5101 as an input interface.
  • the information terminal 5100 can execute an application using artificial intelligence by applying the chip of one aspect of the present invention.
  • Examples of the application using artificial intelligence include an application that recognizes a conversation and displays the conversation content on the display unit 5102, and recognizes characters and figures input by the user on the touch panel provided in the display unit 5102.
  • Examples include an application displayed on the display unit 5102, an application for performing biometric authentication such as a fingerprint and a voice print, and the like.
  • FIG. 13B illustrates a notebook-type information terminal 5200.
  • the notebook type information terminal 5200 has a main body 5201 of the information terminal, a display unit 5202, and a keyboard 5203.
  • the note-type information terminal 5200 can execute an application using artificial intelligence by applying the chip of one aspect of the present invention.
  • applications using artificial intelligence include design support software, text correction software, menu automatic generation software, and the like. Further, by using the notebook type information terminal 5200, it is possible to develop a new artificial intelligence.
  • a smartphone and a notebook-type information terminal are taken as examples as electronic devices, and although they are shown in FIGS. 13A and 13B, respectively, information terminals other than the smartphone and the notebook-type information terminal can be applied.
  • Examples of information terminals other than smartphones and notebook-type information terminals include PDAs (Personal Digital Assistants), desktop-type information terminals, workstations, and the like.
  • FIG. 13C shows a portable game machine 5300, which is an example of a game machine.
  • the portable game machine 5300 has a housing 5301, a housing 5302, a housing 5303, a display unit 5304, a connection unit 5305, an operation key 5306, and the like.
  • the housing 5302 and the housing 5303 can be removed from the housing 5301.
  • the connection unit 5305 provided in the housing 5301 to another housing (not shown)
  • the video output to the display unit 5304 can be output to another video device (not shown). can.
  • the housing 5302 and the housing 5303 can each function as an operation unit. This allows multiple players to play the game at the same time.
  • the chips shown in the previous embodiment can be incorporated into the chips provided on the substrates of the housing 5301, the housing 5302, and the housing 5303.
  • FIG. 13D shows a stationary game machine 5400, which is an example of a game machine.
  • a controller 5402 is connected to the stationary game machine 5400 wirelessly or by wire.
  • a low power consumption game machine By applying a chip such as a CPU or GPU of one aspect of the present invention to a game machine such as a portable game machine 5300 or a stationary game machine 5400, a low power consumption game machine can be realized. Further, since the heat generation from the circuit can be reduced due to the low power consumption, the influence of the heat generation on the circuit itself, the peripheral circuit, and the module can be reduced.
  • the portable game machine 5300 having artificial intelligence can be realized.
  • expressions such as the progress of the game, the behavior of creatures appearing in the game, and the phenomena that occur in the game are determined by the program that the game has, but by applying artificial intelligence to the portable game machine 5300.
  • Expressions that are not limited to game programs are possible. For example, it is possible to express what the player asks, the progress of the game, the time, and the behavior of the characters appearing in the game.
  • the game player can be constructed by artificial intelligence in an anthropomorphic manner. Therefore, by setting the opponent as a game player by artificial intelligence, even one person can play the game. You can play the game.
  • 13C and 13D show a portable game machine and a stationary game machine as an example of the game machine, but the game machine to which a chip such as a CPU or GPU according to one aspect of the present invention is applied is not limited thereto. ..
  • a game machine to which a chip such as a CPU or GPU according to one aspect of the present invention is applied for example, an arcade game machine installed in an entertainment facility (game center, amusement park, etc.), or a batting practice machine installed in a sports facility. A throwing machine and the like can be mentioned.
  • Chips such as CPUs and GPUs can be applied to large computers.
  • FIG. 13E is a diagram showing a supercomputer 5500, which is an example of a large computer.
  • FIG. 13F is a diagram showing a rack-mounted computer 5502 included in the supercomputer 5500.
  • the supercomputer 5500 has a rack 5501 and a plurality of rack mount type computers 5502.
  • the plurality of computers 5502 are stored in the rack 5501. Further, the computer 5502 is provided with a plurality of substrates 5504, and the GPU or the chip described in the above embodiment can be mounted on the substrate.
  • the supercomputer 5500 is a large computer mainly used for scientific and technological calculations. In scientific and technological calculations, it is necessary to process a huge amount of calculations at high speed, so power consumption is high and the heat generated by the chip is large.
  • a chip such as a CPU or GPU according to one aspect of the present invention to the supercomputer 5500, a supercomputer having low power consumption can be realized. Further, since the heat generation from the circuit can be reduced due to the low power consumption, the influence of the heat generation on the circuit itself, the peripheral circuit, and the module can be reduced.
  • 13E and 13F show a supercomputer as an example of a large computer, but the large computer to which a chip such as a CPU or GPU according to one aspect of the present invention is applied is not limited to this.
  • Examples of a large-scale computer to which a chip such as a CPU or GPU according to one aspect of the present invention is applied include a computer (server) for providing a service, a large-scale general-purpose computer (mainframe), and the like.
  • [Mobile] Chips such as CPUs and GPUs according to one aspect of the present invention can be applied to a moving vehicle and the vicinity of the driver's seat of the vehicle.
  • FIG. 13G is a diagram showing the periphery of the windshield in the interior of an automobile, which is an example of a moving body.
  • the display panel 5701 attached to the dashboard, the display panel 5702, the display panel 5703, and the display panel 5704 attached to the pillar are illustrated.
  • the display panel 5701 to the display panel 5703 can provide various information by displaying a speedometer, a tachometer, a mileage, a fuel gauge, a gear status, an air conditioner setting, and the like.
  • the display items, layout, and the like displayed on the display panel can be appropriately changed according to the user's preference, and the design can be improved.
  • the display panel 5701 to 5703 can also be used as a lighting device.
  • the display panel 5704 can supplement the field of view (blind spot) blocked by the pillars by projecting an image from an image pickup device (not shown) provided in the automobile. That is, by displaying the image from the image pickup device provided on the outside of the automobile, the blind spot can be supplemented and the safety can be enhanced. In addition, by projecting an image that complements the invisible part, it is possible to confirm safety more naturally and without discomfort.
  • the display panel 5704 can also be used as a lighting device.
  • the chip can be used, for example, in an automatic driving system of an automobile.
  • the chip can be used in a system for performing road guidance, danger prediction, and the like.
  • the display panel 5701 to the display panel 5704 may be configured to display information such as road guidance and danger prediction.
  • moving objects include trains, monorails, ships, flying objects (helicopters, unmanned aerial vehicles (drones), airplanes, rockets), etc., and the chip of one aspect of the present invention is applied to these moving objects. Therefore, it is possible to provide a system using artificial intelligence.
  • FIG. 13H shows an electric freezer / refrigerator 5800 which is an example of an electric appliance.
  • the electric freezer / refrigerator 5800 has a housing 5801, a refrigerator door 5802, a freezer door 5803, and the like.
  • the electric refrigerator-freezer 5800 has a function to automatically generate foods based on the foodstuffs stored in the electric refrigerator-freezer 5800, the expiration date of the foodstuffs, etc., and the foodstuffs stored in the electric food-freezer refrigerator 5800. It can have a function of automatically adjusting the temperature according to the above.
  • electric refrigerator / freezer has been described as an example of electric appliances
  • other electric appliances include, for example, a vacuum cleaner, a microwave oven, an electric oven, a rice cooker, a water heater, an IH cooker, a water server, and an air conditioner including an air conditioner.
  • air conditioner including an air conditioner. Examples include washing machines, dryers, and audiovisual equipment.
  • the electronic device described in this embodiment the function of the electronic device, the application example of artificial intelligence, its effect, etc. can be appropriately combined with the description of other electronic devices.
  • FIGS. 14A to 14C show the results of the device simulation.
  • FIG. 14A shows an Id-Vg curve
  • FIG. 14B shows an enlarged region of Id from 1 ⁇ 10 -15 A to 1 ⁇ 10 -12 A
  • FIG. 14C shows the horizontal axis as the range of the previous Id.
  • the S value in Id is calculated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Software Systems (AREA)
  • Biophysics (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

大きなＳ値を有するトランジスタ、又はトランジスタのサブスレッショルド領域の動作を利用して計算を行う半導体装置を提供する。 チャネル形成領域を有する酸化物半導体層と、前記酸化物半導体層と絶縁層を介して重なる領域を有するゲート電極と、酸化物半導体層と強誘電体層を介して重なる領域を有する第１の導電層と、を有するトランジスタである。特に、強誘電体層は、結晶を有し、結晶は、強誘電性を発現する結晶構造である。

Description

トランジスタ、及び半導体装置
　本発明の一態様は、トランジスタ、半導体装置、及び電子機器に関する。
　なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、駆動方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、又はそれらの検査方法を一例として挙げることができる。
　近年、半導体装置の開発が進められ、ＬＳＩ、ＣＰＵ、及びメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
　ＬＳＩ、ＣＰＵ、及びメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
　また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）、及び画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
　また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照）。また、例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用して、長期にわたり記憶内容を保持することができる記憶装置などが、開示されている（特許文献２参照）。
　また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
　また、現在、人工知能（ＡＩ）の開発、特に、人間の脳の仕組みを模した集積回路の開発が盛んに進められている。当該集積回路は、脳の仕組みが電子回路として組み込まれており、人間の脳の「ニューロン」と「シナプス」に相当する回路を有する。そのため、そのような集積回路を、「ニューロモーフィック」、「ブレインモーフィック」、「ブレインインスパイア」などと呼ぶこともある。当該集積回路は、非ノイマン型アーキテクチャを有し、処理速度の増加に伴って消費電力が大きくなるノイマン型アーキテクチャと比較して、極めて少ない消費電力で並列処理を行えると期待されている。
「ニューロン」と「シナプス」とを有する神経回路網を模した情報処理のモデルは、人工ニューラルネットワーク（ＡＮＮ）と呼ばれる。人工ニューラルネットワークを用いることで、人間並み、もしくは、人間を超える精度での推論も可能である。ニューラルネットワークでは、ニューロン出力の重み付け和の演算、すなわち、積和演算が主要な演算である。
　非特許文献１には、不揮発性メモリ素子を用いた積和演算回路が提案されている。当該積和演算回路では、各メモリ素子において、チャネル形成領域にシリコンを有するトランジスタのサブスレッショルド領域での動作を利用して、各メモリ素子に格納した乗数に対応したデータと被乗数に対応した入力データとの乗算に対応した電流を出力する。すなわちアナログ値での計算を可能とする。また、各列のメモリ素子が出力する電流の和により、積和演算に対応したデータを取得する。当該積和演算回路は、内部にメモリ素子を有しているため、乗算、又は加算において外部のメモリからのデータ読み出し及び書き込みを行わなくすることができる。このため、読み出し及び書き込みなどに起因するデータ転送の回数を少なくすることができるため、消費電力を低くできると期待されている。
　トランジスタのサブスレッショルド領域を用いたアナログ計算をする場合、当該アナログ計算を行う回路の動作可能な電圧の範囲を確保するために、広いサブスレッショルド領域、及び大きなＳ値が求められる。
　一般に、トランジスタは、良好な特性を目指して開発される。ここで良好な特性とは、信頼性が高く、オフ状態からオン状態への急峻な変化、すなわち小さなＳ値を有することが含まれる。トランジスタに用いられる半導体、絶縁膜などに欠陥、及び／又は不純物の多いものを用いることで、特性の悪い、すなわち大きなＳ値のトランジスタを実現する可能性はあるが、そのようなトランジスタは一般的に信頼性も悪く、回路に使用することは現実的ではない。また、信頼性が良く特性が良好で、且つ大きなＳ値を有するトランジスタの開発は一般的ではない。
　また、活性層にシリコンを用いたトランジスタでは、オフ状態での電流が一定レベルで流れるため、サブスレッショルド領域はそれほど広くない。
　酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。これは、広いサブスレッショルド領域を有することを意味する。この広いサブスレッショルド領域をアナログ計算に利用することが検討されているが、回路動作のマージンを確保するためにはより大きなＳ値が求められている。
　本発明の一態様は、信頼性が高く、且つ大きなＳ値を有するトランジスタを提供することを課題の一とする。又は、本発明の一態様は、トランジスタのサブスレッショルド領域の動作を利用して計算を行う半導体装置を提供することを課題の一とする。又は、本発明の一態様は、当該サブスレッショルド領域が広い半導体装置を提供することを課題の一とする。又は、本発明の一態様は、新規なトランジスタ、又は、新規な半導体装置を提供することを課題の一とする。
　なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、及び他の課題の全てを解決する必要はない。
　本発明の一態様は、チャネル形成領域を有する酸化物半導体層と、酸化物半導体層と絶縁層を介して重なる領域を有するゲート電極と、酸化物半導体層と強誘電体層を介して重なる領域を有する第１の導電層と、を有するトランジスタであって、強誘電体層は、結晶を有し、結晶は、強誘電性を発現する結晶構造である。
　又は、本発明の一態様は、チャネル形成領域を有する第１の酸化物半導体層と、第１の絶縁層と、第１の酸化物半導体層と第１のゲート絶縁層を介して重なる領域を有する第１のゲート電極と、第１の酸化物半導体層と強誘電体層を介して重なる領域を有する第１の導電層と、を有する第１のトランジスタと、チャネル形成領域を有する第２の酸化物半導体層と、第２の絶縁層と、第２の酸化物半導体層と第２のゲート絶縁層を介して重なる領域を有する第２のゲート電極と、強誘電体層と、を有する第２のトランジスタと、を有する半導体装置であって、第２のトランジスタは、強誘電体層に接し、強誘電体層を介して第２の酸化物半導体層と重なる導電層を有さず、強誘電体層は、結晶を有し、結晶は、強誘電性を発現する結晶構造である。
　又は、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の容量と、第２の容量と、を有し、第１のトランジスタのゲートと、第２のトランジスタのゲートは、第１の配線に電気的に接続され、第１のトランジスタのソースまたはドレインの一方と、第３のトランジスタのソースまたはドレインの一方は、第２の配線に電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第３のトランジスタのゲートと電気的に接続され、第２のトランジスタのソースまたはドレインの一方と、第４のトランジスタのソースまたはドレインの一方は、第３の配線に電気的に接続され、第２のトランジスタのソースまたはドレインの他方は、第４のトランジスタのゲートと電気的に接続され、第３のトランジスタのゲートは、第１の容量を介して第１の配線に接続され、第４のトランジスタのゲートは、第２の容量を介して第１の配線に接続され、第３のトランジスタ及び第４のトランジスタは、それぞれ、チャネル形成領域を有する第１の酸化物半導体層と、第１の酸化物半導体層と第１のゲート絶縁層を介して重なる領域を有する第１のゲート電極と、第１の酸化物半導体層と強誘電体層を介して重なる領域を有する導電層と、を有し、第１のトランジスタ及び前記第２のトランジスタは、それぞれ、チャネル形成領域を有する第２の酸化物半導体層と、第２の酸化物半導体層と第２のゲート絶縁層を介して重なる領域を有する第２のゲート電極と、強誘電体層と、を有し、強誘電体層は、結晶を有し、結晶は、強誘電性を発現する結晶構造である。
　また、上記態様において、強誘電体層は、強誘電性を有する材料としてハフニウム及びジルコニウムの一方又は双方を有すると好ましい。
　また、上記態様において、第１の導電層と酸化物半導体層との間に電界を印加することにより、強誘電体層に分極を発生させる構成とする。
　又は、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の容量と、第２の容量と、を有し、第１のトランジスタのゲートと、第２のトランジスタのゲートは、第１の配線に電気的に接続され、第１のトランジスタのソースまたはドレインの一方と、第３のトランジスタのソースまたはドレインの一方は、第２の配線に電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第３のトランジスタのゲートと電気的に接続され、第２のトランジスタのソースまたはドレインの一方と、第４のトランジスタのソースまたはドレインの一方は、第３の配線に電気的に接続され、第２のトランジスタのソースまたはドレインの他方は、第４のトランジスタのゲートと電気的に接続され、第３のトランジスタのゲートは、第１の容量を介して第１の配線に接続され、第４のトランジスタのゲートは、第２の容量を介して第１の配線に接続され、第３のトランジスタのＳ値と第４のトランジスタのＳ値は、第１のトランジスタのＳ値よりも大きい。
　なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品などは半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置である場合があり、半導体装置を有している場合がある。
　また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
　ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。
　ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（デジタルアナログ変換回路、アナログデジタル変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
　なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。
　また、例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
　また、本明細書等において、「抵抗素子」とは、例えば、０Ωよりも高い抵抗値を有する回路素子、０Ωよりも高い抵抗値を有する配線などとすることができる。そのため、本明細書等において、「抵抗素子」は、抵抗値を有する配線、ソース−ドレイン間に電流が流れるトランジスタ、ダイオード、コイルなどを含むものとする。そのため、「抵抗素子」という用語は、「抵抗」、「負荷」、「抵抗値を有する領域」などの用語に言い換えることができる場合がある。逆に「抵抗」、「負荷」、「抵抗値を有する領域」という用語は、「抵抗素子」などの用語に言い換えることができる場合がある。抵抗値としては、例えば、好ましくは１ｍΩ以上１０Ω以下、より好ましくは５ｍΩ以上５Ω以下、更に好ましくは１０ｍΩ以上１Ω以下とすることができる。また、例えば、１Ω以上１×１０９Ω以下としてもよい。
　また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子、０Ｆよりも高い静電容量の値を有する配線の領域、寄生容量、トランジスタのゲート容量などとすることができる。そのため、本明細書等において、「容量素子」は、一対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子などを含むものとする。また、「容量素子」、「寄生容量」、「ゲート容量」などという用語は、「容量」などの用語に言い換えることができる場合がある。逆に、「容量」という用語は、「容量素子」、「寄生容量」、「ゲート容量」などの用語に言い換えることができる場合がある。また、「容量」の「一対の電極」という用語は、「一対の導電体」、「一対の導電領域」、「一対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
　また、本明細書等において、トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソース又はドレインとして機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）及びトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソース、及びドレインの用語は、言い換えることができる場合がある。また、本明細書等では、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲート又はバックゲートの一方を第１ゲートと呼称し、トランジスタのゲート又はバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第１ゲート、第２ゲート、第３ゲートなどと呼称することがある。
　なお、Ｓ値とは、ソース電極とドレイン電極との間の電流（サブスレッショルド電流）が一桁増加するために必要なゲート電圧であり、通常、Ｓ値が小さいほど、ゲート電圧に対するサブスレッショルド電流の傾きが大きく、スイッチング特性に優れ、良好な特性とされている。
　例えば、本明細書等において、トランジスタの一例としては、ゲート電極が２個以上のマルチゲート構造のトランジスタを用いることができる。マルチゲート構造にすると、チャネル形成領域が直列に接続されるため、複数のトランジスタが直列に接続された構造となる。よって、マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上（信頼性の向上）を図ることができる。または、マルチゲート構造により、飽和領域で動作する時に、ドレインとソースとの間の電圧が変化しても、ドレインとソースとの間の電流があまり変化せず、傾きがフラットである電圧・電流特性を得ることができる。傾きがフラットである電圧・電流特性を利用すると、理想的な電流源回路、又は非常に高い抵抗値をもつ能動負荷を実現することができる。その結果、特性のよい差動回路又はカレントミラー回路などを実現することができる。
　また、回路図上では、単一の回路素子が図示されている場合でも、当該回路素子が複数の回路素子を有する場合がある。例えば、回路図上に１個の抵抗が記載されている場合は、２個以上の抵抗が直列に電気的に接続されている場合を含むものとする。また、例えば、回路図上に１個の容量が記載されている場合は、２個以上の容量が並列に電気的に接続されている場合を含むものとする。また、例えば、回路図上に１個のトランジスタが記載されている場合は、２個以上のトランジスタが直列に電気的に接続され、かつそれぞれのトランジスタのゲート同士が電気的に接続されている場合を含むものとする。また、同様に、例えば、回路図上に１個のスイッチが記載されている場合は、当該スイッチが２個以上のトランジスタを有し、２個以上のトランジスタが直列、又は並列に電気的に接続され、それぞれのトランジスタのゲート同士が電気的に接続されている場合を含むものとする。
　また、本明細書等において、ノードは、回路構成、デバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
　また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、「電圧」を「電位」に言い換えることができる。なお、グラウンド電位は必ずしも０Ｖを意味するとは限らない。また、電位は相対的なものであり、基準となる電位が変わることによって、配線に与えられる電位、回路などに印加される電位、回路などから出力される電位なども変化する。
　また、本明細書等において、「高レベル電位」、「低レベル電位」という用語は、特定の電位を意味するものではない。「高レベル電位」とは、「低レベル電位」に対して、正に大きな側に位置する電位であることを意味し、「低レベル電位」とは、「高レベル電位」に対して、より負側に位置する電位であることを意味するものとする。また、２本の配線において、両方とも「高レベル電位を供給する配線として機能する」と記載されていた場合、両方の配線が与えるそれぞれの高レベル電位は、互いに等しくなくてもよい。また、同様に、２本の配線において、両方とも「低レベル電位を供給する配線として機能する」と記載されていた場合、両方の配線が与えるそれぞれの低レベル電位は、互いに等しくなくてもよい。
　「電流」とは、電荷の移動現象（電気伝導）のことであり、例えば、「正の荷電体の電気伝導が起きている」という記載は、「その逆向きに負の荷電体の電気伝導が起きている」と換言することができる。そのため、本明細書等において、「電流」とは、特に断らない限り、キャリアの移動に伴う電荷の移動現象（電気伝導）をいうものとする。ここでいうキャリアとは、電子、正孔、アニオン、カチオン、錯イオン等が挙げられ、電流の流れる系（例えば、半導体、金属、電解液、真空中など）によってキャリアが異なる。また、配線等における「電流の向き」は、正電荷となるキャリアが移動する方向とし、正の電流量で記載する。換言すると、負電荷となるキャリアが移動する方向は、電流の向きと逆の方向となり、負の電流量で表現される。そのため、本明細書等において、電流の正負（又は電流の向き）について断りがない場合、「素子Ａから素子Ｂに電流が流れる」等の記載は「素子Ｂから素子Ａに電流が流れる」等に言い換えることができるものとする。また、「素子Ａに電流が入力される」等の記載は「素子Ａから電流が出力される」等に言い換えることができるものとする。
　また、本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
　また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
　また、「上」、及び「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
　また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」、「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
　また、本明細書等において「電極」、「配線」、「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」、又は「配線」の用語は、複数の「電極」、又は「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は「配線」又は「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」、「配線」、「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は「配線」又は「端子」の一部とすることができ、また、例えば、「端子」は「配線」又は「電極」の一部とすることができる。また、「電極」、「配線」、「端子」などの用語は、場合によって、「領域」などの用語に置き換える場合がある。
　また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」、「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
　本明細書等において、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなること、キャリア移動度が低下すること、結晶性が低下すること、などが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。具体的には、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１５族元素など（但し、酸素、水素は含まない）がある。
　本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。そのため、スイッチは、制御端子とは別に、電流を流す端子を２つ、又は３つ以上有する場合がある。一例としては、電気的なスイッチ、機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
　電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、例えば、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態、ソース電極とドレイン電極との間に電流を流すことができる状態、などをいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
　機械的なスイッチの一例としては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システムズ）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
　本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」又は「概略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」又は「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
　本発明の一態様によって、信頼性が高く、且つ大きなＳ値を有するトランジスタを提供することができる。又は、本発明の一態様によって、トランジスタのサブスレッショルド領域の動作を利用して計算を行う半導体装置を提供することができる。又は、本発明の一態様によって、当該サブスレッショルド領域が広い半導体装置を提供することができる。又は、本発明の一態様によって、新規なトランジスタ、又は、新規な半導体装置を提供することができる。
　なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
図１Ａ、及び図１Ｂは、半導体装置に係るトランジスタの構成例を示す断面模式図である。
図２は、半導体装置に係る積和演算回路の構成例を示す回路図である。
図３は、半導体装置の動作例を示すタイミングチャートである。
図４は、期間Ｔ１~Ｔ２における動作状態を示す説明図である。
図５は、期間Ｔ３~Ｔ４における動作状態を示す説明図である。
図６は、期間Ｔ５以降における動作状態を示す説明図である。
図７は、半導体装置の動作例を示すタイミングチャートである。
図８は、期間Ｔ６~Ｔ７における動作状態を示す説明図である。
図９は、期間Ｔ８~Ｔ９における動作状態を示す説明図である。
図１０は、期間Ｔ１０以降における動作状態を示す説明図である。
図１１Ａ、及び図１１Ｂは、半導体装置に係るトランジスタの構成例を示す断面模式図である。
図１２ＡはＩＧＺＯの結晶構造の分類を説明する図であり、図１２Ｂは結晶性ＩＧＺＯのＸＲＤスペクトルを説明する図であり、図１２Ｃは結晶性ＩＧＺＯの極微電子線回折パターンを説明する図である。
図１３Ａ乃至図１３Ｈは電子機器を示す図である。
図１４Ａは、デバイスシミュレーションによるＩｄ−Ｖｇカーブを示す図であり、図１４Ｂは、図１４Ａの一部を拡大した図である。図１４Ｃは、図１４ＢのＩｄを横軸として各ＩｄにおけるＳ値を算出した図である。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物が含まれている場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼称することができる。また、ＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
　また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
　また、本明細書等において、各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
　なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
　なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
　なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
　本明細書に記載の実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
　本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。また、図面等において、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記している場合、本明細書等において区別する必要が無いときには、識別用の符号を記載しない場合がある。
　また、本明細書の図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
（実施の形態１）
　本実施の形態では、本発明の一態様の半導体装置について説明する。
＜半導体装置の構成例＞
　本実施の形態で説明する半導体装置は、一例として、図１に示すようにＴＧＳＡ（Ｔｒｅｎｃｈ　ｇａｔｅ　ｓｅｌｆ　ａｌｉｇｎ）構造を有するトランジスタである。当該トランジスタは、バックチャネル側にも導電層１０３を有し、導電層１０３と、半導体層１３０との間の絶縁膜を有する。当該絶縁膜には、強誘電体層１２０が含まれている。ここで、半導体層１３０において、ゲート電極１６０に近い側をフロントチャネル側とし、ゲート電極から遠い側をバックチャネル側と称する。トランジスタの構造としては、ＴＧＳＡ構造に限定されず、いわゆるトップゲート型構造、ボトムゲート型構造などを採用してよい。それらの構造において、バックチャネル側に、導電層１０３と強誘電体層１２０を設ければよい。強誘電体層１２０には、強誘電性を有しうる材料を強誘電性が発現する状態で用いればよい。
　強誘電性を有しうる材料としては、例えば、酸化ハフニウムとすることが好ましい。または、強誘電性を有しうる材料としては、酸化ジルコニウム、酸化ジルコニウムハフニウム（ＨｆＺｒＯＸ（Ｘは０よりも大きい実数とする。）と記載する場合がある）などの金属酸化物を用いることができる。または、強誘電性を有しうる材料としては、酸化ハフニウムに元素Ｊ１（ここでの元素Ｊ１は、ジルコニウム（Ｚｒ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）などから選ばれた一つ又は複数。）を添加した材料を用いることができる。ここで、ハフニウム原子と元素Ｊ１の原子数の比は適宜設定することができ、例えば、ハフニウム原子と元素Ｊ１の原子数を１：１またはその近傍にすればよい。又は、強誘電性を有しうる材料としては、酸化ジルコニウムに元素Ｊ２（ここでの元素Ｊ２は、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）などから選ばれた一つ又は複数。）を添加した材料などを用いることができる。また、ジルコニウム原子と元素Ｊ２の原子数の比は適宜設定することができ、例えば、ジルコニウム原子と元素Ｊ２の原子数を１：１またはその近傍にすればよい。また、強誘電性を有しうる材料として、チタン酸鉛（ＰｂＴｉＯＸ）、チタン酸バリウムストロンチウム（ＢＳＴ）、チタン酸ストロンチウム、チタン酸ジルコン酸鉛（ＰＺＴ）、タンタル酸ビスマス酸ストロンチウム（ＳＢＴ）、ビスマスフェライト（ＢＦＯ）、チタン酸バリウム、などのペロブスカイト構造を有する圧電性セラミックを用いてもよい。
　また、強誘電性を有しうる材料としては、窒化アルミニウムスカンジウム（Ａｌ１−ａＳｃａＮｂ（ａは０より大きく、０．５より小さい実数であり、ｂは１またはその近傍の値である。以下、単にＡｌＳｃＮとして示す。））、Ａｌ−Ｇａ−Ｓｃ窒化物、Ｇａ−Ｓｃ窒化物などを用いることができる。また、強誘電性を有しうる材料としては、元素Ｍａ１と、元素Ｍａ２と、窒素と、を有する金属窒化物を用いることができる。ここで、元素Ｍａ１は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などから選ばれた一つまたは複数である。また、元素Ｍａ２は、ホウ素（Ｂ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、及びルテチウム（Ｌｕ））、アクチノイド（アクチニウム（Ａｃ）からローレンシウム（Ｌｒ）までの１５の元素）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）などから選ばれた一つまたは複数である。なお、元素Ｍａ１の原子数と元素Ｍａ２の原子数の比は適宜設定することができる。また、元素Ｍａ１と、窒素と、を有する金属酸化物は、元素Ｍａ２を含まなくても、強誘電性を有する場合がある。また、強誘電性を有しうる材料としては、上記金属窒化物に元素Ｍａ３が添加された材料を用いることができる。なお、元素Ｍａ３は、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）などから選ばれた一つまたは複数である。ここで、元素Ｍａ１の原子数、元素Ｍａ２の原子数、および元素Ｍａ３の原子数の比は適宜設定することができる。なお、上記の金属窒化物は、少なくとも、第１３族元素と、第１５族元素である窒素とを含むため、当該金属窒化物を、ＩＩＩ−Ｖ族の強誘電体、ＩＩＩ族窒化物の強誘電体などと呼ぶ場合がある。
　また、強誘電性を有しうる材料としては、ＳｒＴａＯ２Ｎ、ＢａＴａＯ２Ｎなどのペロブスカイト型酸窒化物、κアルミナ型構造のＧａＦｅＯ３などを用いることができる。
　また、強誘電性を有しうる材料としては、例えば、上記に列挙した材料から選ばれた複数の材料からなる混合物又は化合物とすることができる。又は、強誘電性を有しうる材料としては、上記に列挙した材料から選ばれた複数の材料からなる積層構造とすることができる。ところで、上記に列挙した材料は、成膜条件だけでなく、各種プロセスなどによっても結晶構造、及び電気的特性が変わり得る可能性があるため、本明細書等では、上述した材料は強誘電体と呼ばれるだけでなく強誘電性を有しうる材料と呼ばれる。また、強誘電体には、強誘電性を有しうる材料も含まれるものとする。なお、本願明細書において、強誘電性を有しうる材料であっても、明示的に強誘電性を有しうる材料として用いていない場合には、絶縁体として扱うこととする。
　強誘電性を有しうる材料として、酸化ハフニウム、あるいは酸化ハフニウムおよび酸化ジルコニウムを有する材料（代表的にはＨｆＺｒＯｘ）は、数ｎｍといった薄膜に加工しても強誘電性を有しうることができるため好適である。
　または、強誘電性を有しうる材料として、窒化アルミニウムスカンジウム（ＡｌＳｃＮ）は、スパッタリング法により形成することが可能であり、膜中の不純物濃度を低減することができる、または緻密な膜を形成することができるため好適である。強誘電性を有しうる材料として、窒化アルミニウムスカンジウム（ＡｌＳｃＮ）を用いる場合、信頼性の高い膜とすることが期待できる。
　また、強誘電性を有しうる材料の層の膜厚は、１ｎｍ以上、好ましくは２ｎｍ以上、より好ましくは５ｎｍ以上とすることができる。更に、リーク電流の発生しない程度の膜厚がより好ましい。また、強誘電性を有しうる材料の層の膜厚は、分極を発生させるのに十分な電界を印加できる程度の膜厚であることが好ましい。例えば、１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下、さらに好ましくは１０ｎｍ以下にすることができる。すなわち、強誘電性を有しうる材料の層の膜厚の範囲としては、２ｎｍ以上３０ｎｍ以下、より好ましくは５ｎｍ以上１５ｎｍ以下とすればよい。強誘電性を有しうる材料の膜厚を上記のようにすることで、薄膜化、かつ、強誘電性の発現を図ることができる。なお、本明細書等において、強誘電性を有しうる材料を層状にしたものを指して、強誘電体層、金属酸化物膜、または金属窒化物膜と呼ぶ場合がある。また、このような、強誘電体層、金属酸化物膜、または金属窒化物膜を有する装置を、本明細書等において、強誘電体デバイスと呼ぶ場合がある。
　また、強誘電性を有しうる材料としてＨｆＺｒＯＸを用いる場合、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、特に熱ＡＬＤ法を用いて成膜することが好ましい。また、熱ＡＬＤ法を用いて、強誘電性を有しうる材料を成膜する場合、プリカーサとして炭化水素（Ｈｙｄｒｏ　Ｃａｒｂｏｎ、ＨＣともいう）を含まない材料を用いると好適である。強誘電性を有しうる材料中に、水素、及び炭素のいずれか一方または双方が含まれる場合、強誘電性を有しうる材料の結晶化を阻害する場合がある。このため、上記のように、炭化水素を含まないプリカーサを用いることで、強誘電性を有しうる材料中の、水素、及び炭素のいずれか一方または双方の濃度を低減することが好ましい。例えば、炭化水素を含まないプリカーサとしては、塩素系材料があげられる。なお、強誘電性を有しうる材料として、酸化ハフニウムおよび酸化ジルコニウムを有する材料（ＨｆＺｒＯｘ）を用いる場合、プリカーサとしては、ＨｆＣｌ４、及び／またはＺｒＣｌ４を用いればよい。一方で、強誘電性を有しうる材料に、分極状態を制御するためのドーパント（代表的にはシリコン、炭素など）を添加してもよい。この場合、ドーパントとして炭素を添加する手段の一つとして、プリカーサに炭化水素を含む材料を用いた形成方法を用いてもよい。
　なお、強誘電性を有しうる材料を用いた膜を成膜する場合、膜中の不純物、ここでは水素、炭化水素、及び炭素の少なくとも一以上を徹底的に排除することで、高純度真性な強誘電性を有する膜を形成することができる。なお、高純度真性な強誘電性を有する膜と、後述する実施の形態に示す高純度真性な酸化物半導体とは、製造プロセスの整合性が非常に高い。よって、生産性が高い半導体装置の作製方法を提供することができる。
　また、強誘電性を有しうる材料の不純物濃度は低い方が好ましい。特に、水素（Ｈ）および炭素（Ｃ）の濃度が低いほど好ましい。具体的には、強誘電性を有しうる材料の水素濃度は、５×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２０ａｔｏｍｓ／ｃｍ３以下がより好ましい。また、強誘電性を有しうる材料の炭素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以下がより好ましい。
　また、強誘電性を有しうる材料としてＨｆＺｒＯＸを用いる場合、熱ＡＬＤ法を用いて酸化ハフニウムと酸化ジルコニウムとを１：１の組成になるように交互に成膜すると好ましい。
　また、熱ＡＬＤ法を用いて、強誘電性を有しうる材料を成膜する場合、酸化剤はＨ２ＯまたはＯ３を用いることができる。ただし、熱ＡＬＤ法の酸化剤としては、これに限定されない。例えば、熱ＡＬＤ法の酸化剤としては、Ｏ２、Ｏ３、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏ、及びＨ２Ｏ２の中から選ばれるいずれか一または複数を含んでもよい。
　また、強誘電性を有しうる材料の結晶構造は、強誘電性が発現する状態であれば特に限定されない。例えば、強誘電性を有しうる材料の結晶構造としては、立方晶系、正方晶系、直方晶系、及び単斜晶系の中から選ばれるいずれか一または複数とすればよい。特に強誘電性を有しうる材料としては、直方晶系の結晶構造を有すると、強誘電性が発現するため好ましい。なお、強誘電性を有しうる材料を形成する前に結晶性を高める層を形成してもよい。例えば、強誘電性を有しうる材料として、ＨｆＺｒＯｘを用いる場合、結晶性を高める層としては、酸化ハフニウム、または酸化ジルコニウムなどの金属酸化物、もしくは、ハフニウム、またはジルコニウムを用いることができる。また、強誘電性を有しうる材料として、ＡｌＳｃＮを用いる場合、結晶性を高める層としては、窒化アルミニウム、または窒化スカンジウムなどの金属窒化物、もしくは、アルミニウム、またはスカンジウムを用いると好ましい。または、強誘電性を有しうる材料として、アモルファス構造と、結晶構造とを有する複合構造としてもよい。例えば、強誘電性を有しうる材料としてＨｆＺｒＯＸを用いる場合、結晶構造としてＯ相が含まれていることで、強誘電性が発現する。
　強誘電体層１２０は、強誘電性を有しうる材料の層１２２と、絶縁体との積層であってもよい。例えば、図１に示すとおり、強誘電体層１２０は、導電層１０３と半導体層１３０との間に、強誘電性を有しうる材料の層１２２と、第１の絶縁層である絶縁層１２４と、が順に設けられている構成としてもよい。また、例えば、強誘電体層１２０は、導電層１０３と半導体層１３０との間に、第２の絶縁層と、強誘電性を有しうる材料の層１２２と、が順に設けられた構成としてもよい。また、強誘電体層１２０は、導電層１０３と半導体層１３０との間に、第２の絶縁層と、強誘電性を有しうる材料の層１２２と、第１の絶縁層（絶縁層１２４）と、が順に設けられている構成としてもよい。
　第１の絶縁層（絶縁層１２４）及び第２の絶縁層に用いる絶縁体材料としては、常誘電体材料であればよく、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、及び酸化窒化アルミニウムなどを用いることができる。また、絶縁体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。特にスパッタリング法は、成膜された膜中へ不純物として取り込まれる水素が少ないため、半導体層１３０として酸化物半導体を用いる場合には好ましい。
　ＡＬＤ法は、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ　ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法などがある。ＰＥＡＬＤ法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。
　図１Ａ及び図１Ｂのそれぞれは、トランジスタ１００の構成例を示した断面図である。なお、図１は、導電層１０３の上方に、強誘電性を有しうる材料の層１２２と、絶縁層１２４と、を順に設けた例である。具体的には、図１Ａはトランジスタ１００のチャネル方向の断面図であり、図１Ｂはトランジスタ１００のチャネル幅方向の断面図である。トランジスタ１００は、半導体層１３０に金属酸化物（酸化物半導体）を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ１００は、オフ電流が非常に小さい特性を有する。また、トランジスタ１００は、ゲート−ソース間電圧−ドレイン電流特性において、広いサブスレッショルド領域を有する。
　図１Ａに示すように、トランジスタ１００は、絶縁体に埋め込まれるように配置された導電層１０３と、導電層１０３の上に配置された強誘電体層１２０と、強誘電体層１２０の上に配置された半導体層１３０と、半導体層１３０に接して互いに離れて配置された導電層１４２ａ及び導電層１４２ｂと、ゲート電極１６０と、を有する。
　導電層１０３は、絶縁体に埋め込まれるように配置されており、いわゆるダマシンプロセスで形成することができる。このような構成とすることで、強誘電体層１２０を、比較的平坦な面上に設けることが可能となる。強誘電体層１２０を平坦性の高い面に形成することにより、強誘電性を有しうる材料にかかる応力を一定とすることができ、強誘電性を有しうる材料の結晶構造を、強誘電性が発現する結晶構造として、強誘電体層１２０中に一定に含ませることが可能となる。
　また、導電層１０３は、図１Ａのように、チャネル長方向の断面において、ゲート電極１６０よりも長く形成することが好ましい。このような構成にすることで、強誘電体層１２０に発現する自発分極の影響を、トランジスタ１００に、より与えやすくなるためである。
　強誘電性を有しうる材料は、絶縁体であって、外部から電界（電場）を与えることによって内部に分極が生じ、かつ当該電場をゼロにしても分極が残る性質を有する（本明細書において、外部から与えた電界（電場）の向きと同じ向きの分極が残留するとする。）。トランジスタを形成後、バックチャネル側に設けた強誘電体層１２０に、分極が残留する程度の電界（電場）をかけることで、強誘電体層１２０の残留分極の影響により、トランジスタの特性（Ｓ値）を変化させることが可能となる。ｎチャネル型のＯＳトランジスタの場合であれば、残留分極の向きが、導電層１０３から半導体層（ＯＳ）１３０の方向になるようにすることで、Ｓ値をトランジスタ形成直後の特性よりも大きくすることができる。これは、強誘電体層１２０中の残留分極により、半導体層（ＯＳ）中のバックチャネル側に負電荷が誘起されるため、ゲート電極から電界による制御性が悪くなることに起因する。
　例えば、図１のトランジスタにおいて、ゲート電極１６０、導電層１４２ａ、導電層１４２ｂに０Ｖを印加し、導電層１０３に正の電位を印加する。この時、導電層１０３には、正の電荷が誘起され、半導体層（ＯＳ）１３０には負の電荷が誘起される。次に、導電層１０３の電位を正の電位から０Ｖに戻すと、強誘電体層中の一部のダイポールは向きが無秩序になり分極が減少するが、残りのダイポールは向きが揃ったまま（残留分極）となり、半導体層（ＯＳ）中に負の電荷が誘起されたままとなる。
　本発明の一態様により、新規のトランジスタを提供することができる。または、本発明の一態様により、信頼性が高く、且つ大きなＳ値を有するトランジスタを提供することができる。または、本発明の一態様により、半導体装置を形成後にＳ値を変化させることができるトランジスタを提供することができる。
　また、本発明の一態様により、トランジスタのバックチャネル側の導電層、及び強誘電体層の有無を作り分けることが可能となり、半導体装置を形成後にＳ値を変化させることができるトランジスタと、良好な特性のトランジスタを一つの回路の中に有する半導体装置を提供することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
　本実施の形態では、上記実施の形態で説明したトランジスタを備えた積和演算回路について説明する。
＜積和演算回路の構成例＞
　図２は、積和演算に用いることが可能な回路（積和演算回路）の一例である。当該回路を一つのセルとして行方向にｍ個（ｍは２以上の整数）、列方向にｎ個（ｎは２以上の整数）のマトリクス状に設けて積和演算回路としてもよい。以降では、簡略化のため、図２に示すように一つのセルの演算回路で説明をすることとする。当該回路は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び容量Ｃ２を有する。ここで、トランジスタＭ１、トランジスタＭ２は、実施の形態１で説明したトランジスタ作製後にＳ値を大きくすることが出来るトランジスタを用いることができる。このトランジスタＭ１、及びトランジスタＭ２のＳ値を大きくすることで、積和演算回路を動作させるための電圧の範囲を広くすることが可能となる。また、トランジスタＴｒ１、及びトランジスタＴｒ２には、低いオフ電流で且つ小さなＳ値を有するＯＳトランジスタを用いることで、低消費電力で且つ回路の高速動作が可能な積和演算回路を実現できる。また、トランジスタＴｒ１、及びトランジスタＴｒ２は、シングルゲート構造としてもよいし、デュアルゲート構造としてもよい。いずれの構造でも、トランジスタＭ１、及びトランジスタＭ２と同時の工程で作製することが可能である。
　図２の回路を駆動させる駆動回路をＳｉ基板に作りこんでもよい。セルと積層させることで回路の占有面積を縮小させることが可能となる。また、駆動回路をＯＳトランジスタで形成してもよい。ＯＳトランジスタは低リーク電流のため、待機電流が小さく低消費電力の回路とすることができる。ＯＳトランジスタで形成する場合、トランジスタＭ１、及びトランジスタＭ２は、トランジスタＴｒ１、及びトランジスタＴｒ２と同時に形成することが可能であり、プロセスが増加することがなく、コストが削減できる。
＜動作例１＞
　次に、図２の演算回路の動作例について説明する。
　トランジスタＭ１、トランジスタＭ２はバックチャネル側に、強誘電体層と導電層を有するトランジスタである。ここで、トランジスタＭ１、トランジスタＭ２のそれぞれはゲートＧ１、及びゲートＧ２を有する。また、トランジスタＭ１、トランジスタＭ２のそれぞれのバックチャネル側の導電層として導電層ＢＧ１、及び導電層ＢＧ２とする。
＜強誘電体層への書き込み＞
　はじめに、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＭ１、及びトランジスタＭ２を作製後において、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＭ１、及びトランジスタＭ２のトランジスタにおける、しきい電圧Ｖｔｈが正の場合について説明する。また、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＭ１、及びトランジスタＭ２のしきい電圧Ｖｔｈはそれぞれ同一であると仮定する。また、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＭ１、及びトランジスタＭ２のそれぞれのＳ値は、初期値においてＳ１であるとする。
　図３に図２の演算回路の動作例のタイミングチャート（Ｔ１~Ｔ５）を示す。また、図４乃至図６に、各タイミングでの状態を示す。
　未書き込み状態（Ｔ１以前）において、ゲートＧ１、及びゲートＧ２を含め全ての配線、端子の電位は接地電位ＧＮＤであるとする。また、トランジスタＭ１、及びトランジスタＭ２の強誘電体層には自発分極は発生していないものとする。
　トランジスタＭ１、及びトランジスタＭ２のＳ値を大きくするには、バックチャネル側の導電層ＢＧ１、及び導電層ＢＧ２から半導体層に向けて正の電界を抗電界以上になるようにかけてやればよい。例えば、書き込み（図３：Ｔ１~Ｔ２、及び図４）として、導電層ＢＧ１、及び導電層ＢＧ２、及び配線ｇに高レベル電位Ｖｈｉ（＞Ｖｔｈ＞０Ｖ）を印加し、配線ｘ及び配線ｙには接地電位ＧＮＤ（~０Ｖ）を印加させる。このような電位をかけることで、トランジスタＭ１、及びトランジスタＭ２の強誘電体層に分極が発生し、導電層ＢＧ１、及び導電層ＢＧ２の電位を接地電位に戻しても（Ｔ２）、分極（残留分極）は残り続ける。ここで、残留分極の影響によりトランジスタＭ１、及びトランジスタＭ２のＳ値は、Ｓ２（＞Ｓ１）に変化する。導電層ＢＧ１、及び導電層ＢＧ２の電位としては、強誘電体層への書き込み時以外は接地電位を印加しておけばよい。
　導電層ＢＧ１、及び導電層ＢＧ２は、互いに電気的に接続されていることで、同一の電位をかけることができる。このようにすることで、回路の配線数を少なくすることができ、回路占有面積を削減することが出来る。また、導電層ＢＧ１、及び導電層ＢＧ２は、個別に電位を制御するようにしてもよい。個別に制御することで、それぞれのトランジスタに合わせて最適な電位を与えることができ、Ｓ値の変化に対して細かな制御が可能となる。
＜初期状態＞
　次に、強誘電体層への書き込みが終わったトランジスタＭ１、及びトランジスタＭ２での演算処理について述べる。なお、配線ｘ及び配線ｙに流れる電流をそれぞれＩｄ１、Ｉｄ２とする。初期状態（図３：Ｔ３~Ｔ４、図５）として、配線ｇに高レベル電位Ｖｈｉを印加して、入力側配線ｘに、基準電流値Ｉｘ０を流し、出力側配線ｙに基準電流値のｗ倍である電流値ｗ×Ｉｘ０を流す。基準電流値Ｉｘ０及び電流値ｗ×Ｉｘ０は、トランジスタＭ１、及びトランジスタＭ２のサブスレッショルド領域で動作するときに流れる電流量として設定される。配線ｇが高レベル電位Ｖｈｉであるため、トランジスタＴｒ１、及びトランジスタＴｒ２はオン状態となり、時間の経過と共に、トランジスタＭ１、及びトランジスタＭ２のゲートＧ１、及びゲートＧ２は、それぞれ基準電流値Ｉｘ０及び電流値ｗ×Ｉｘ０に応じた電位となるが、この電位はそれぞれ、配線ｘ、配線ｙに印加される電位に等しい。ここでは、それらの電位をＶｇ１、Ｖｇ２とする。
　一定時間が経過したのち（Ｔ４）、配線ｇの電位を接地電位に戻す。これによりトランジスタＴｒ１、及びトランジスタＴｒ２がオフ状態となり、トランジスタＭ１、及びトランジスタＭ２のゲートＧ１、及びゲートＧ２のそれぞれの電位Ｖｇ１、Ｖｇ２が保持される。
＜演算＞
　次に（図３：Ｔ５~、図６）、配線ｇの電位は接地電位のまま、入力側配線ｘに基準電流値のｘ倍である電流値ｘ×Ｉｘ０を流す。配線ｇの電位が接地電位のため、トランジスタＴｒ１はオフ状態であり、トランジスタＴｒ１を介して電流は流れないが、トランジスタＭ１のゲートＧ１の電位は、容量Ｃ１による容量結合によって、電流値ｘ×Ｉｘ０に応じた電位に変化する。電位の変化量をΔとする。このとき、容量Ｃ１の周辺における容量結合係数を１とした場合、配線ｘ及びトランジスタＭ１のゲートＧ１の電位は、Ｖｇ１＋Δとなる。
　同様に、容量Ｃ２の周辺における容量結合係数を１とした場合、トランジスタＭ２のゲートＧ２の電位も、配線ｘと容量Ｃ２との容量結合によりΔだけ変化し、Ｖｇ２＋Δとなる。その結果、出力側配線ｙには、ｘ×ｗ×Ｉｘ０の電流が流れる。これは、基準電流値のｘ×ｗ倍となり、ｘとｗの乗算された結果が出力されることになる。電流値ｘ×Ｉｘ０及び電流値ｘ×ｗ×Ｉｘ０も、トランジスタＭ１、及びトランジスタＭ２のサブスレッショルド領域で動作するときに流れる電流量として設定される。
　ここで、出力側配線ｙに流れる電流値ｘ×ｗ×Ｉｘ０は、トランジスタＭ２のＧＮＤ側に設けた電流検出器によって電流値を検出すればよい。更に、当該回路を一つのセルとしてマトリクス状に設け、列方向の配線ｙを共通として、電流を検出することで積和演算が可能となる。
　なお、しきい値電圧Ｖｔｈが正の場合、配線ｘ、及び配線ｙに正の電位が印加され、トランジスタＭ１の導電層ＢＧ１、およびトランジスタＭ２の導電層ＢＧ２をＧＮＤにすると、トランジスタＭ１、Ｍ２のそれぞれの強誘電体層には、書き込みとは逆向きの電界が印加されることになるが、配線ｘ、及び配線ｙに印加される電位は、トランジスタＭ１、及びトランジスタＭ２のそれぞれのサブスレッショルド領域で動作させる電位であり、電界としては小さく、また、高速で駆動させることで、強誘電体層に書き込まれた分極（残留分極）が、反転あるいは減少する前に演算を終わらせることが可能である。
＜動作例２＞
　次に、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＭ１、及びトランジスタＭ２を作製後において、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＭ１、及びトランジスタＭ２のトランジスタにおける、しきい電圧Ｖｔｈが負の場合について説明する。
　図７にしきい電圧Ｖｔｈが負の場合の動作例のタイミングチャートを示す。また、図８乃至図１０に、各タイミングでの状態を示す。
　しきい電圧Ｖｔｈが負の場合であっても、トランジスタＭ１、Ｍ２の強誘電体層への電界の印加の向きは、しきい電圧Ｖｔｈが正の場合と同じである。すなわち、書き込み（図７：Ｔ６~Ｔ７、図８）として、導電層ＢＧ１、及び導電層ＢＧ２に高レベル電位Ｖｈｉ（Ｖｈｉは、０Ｖよりも大きい電位とする）を印加し、配線ｇ、配線ｘ及び配線ｙには接地電位ＧＮＤを印加させる。しきい電圧Ｖｔｈが正の場合との違いは、配線ｇに接地電位ＧＮＤを印加しても、トランジスタＭ１、Ｍ２のゲートはオンとなるため、配線ｇに高レベル電位Ｖｈｉを印加しなくてもよい。また、導電層ＢＧ１、及び導電層ＢＧ２の電位を接地電位に戻すタイミング（Ｔ７）において、配線ｇの電位を低レベル電位Ｖｌｏとする。なお、Ｖｌｏは接地電位ＧＮＤよりも低い電位とする。
＜初期状態＞
　初期状態（図７：Ｔ８~Ｔ９、図９）として、配線ｇに接地電位ＧＮＤ（なお、接地電位ＧＮＤはＶｔｈよりも高い）を印加して、入力側配線ｘに、基準電流値Ｉｘ０を流し、出力側配線ｙに基準電流値のｗ倍である電流値ｗ×Ｉｘ０を流す。基準電流値Ｉｘ０及び電流値ｗ×Ｉｘ０は、トランジスタＭ１、Ｍ２のサブスレッショルド領域で動作するときに流れる電流量として設定されるが、Ｖｔｈが負であるため、入力側配線ｘ及び出力側配線ｙには、接地電位ＧＮＤよりも低レベルの電位を印加することとなる。
　一定時間が経過したのち（Ｔ９）、配線ｇの電位を低レベル電位Ｖｌｏに戻す。これによりトランジスタＴｒ１、及びトランジスタＴｒ２がオフ状態となり、トランジスタＭ１、及びトランジスタＭ２のゲートＧ１、及びゲートＧ２のそれぞれの電位Ｖｇ１、Ｖｇ２が保持される。
＜演算＞
　次に（図７：Ｔ１０~、図１０）、配線ｇの電位は低レベル電位Ｖｌｏのまま、入力側配線ｘに基準電流値のｘ倍である電流値ｘ×Ｉｘ０を流す。配線ｇの電位が低レベル電位Ｖｌｏのため、トランジスタＴｒ１はオフ状態であり、トランジスタＴｒ１を介して電流は流れないが、トランジスタＭ１のゲートＧ１の電位は、容量Ｃ１による容量結合によって、電流値ｘ×Ｉｘ０に応じた電位に変化する。このとき、容量Ｃ１の周辺における容量結合係数を１とした場合、配線ｘ及びトランジスタＭ１のゲートＧ１の電位は、Ｖｇ１＋Δとなる。
　同様に、容量Ｃ２の周辺における容量結合係数を１とした場合、トランジスタＭ２のゲートＧ２の電位も、配線ｘと容量Ｃ２との容量結合によりΔだけ変化し、Ｖｇ２＋Δとなる。その結果、出力側配線ｙには、ｘ×ｗ×Ｉｘ０の電流が流れる。これは、基準電流値のｘ×ｗ倍となり、ｘとｗの乗算された結果が出力されることになる。電流値ｘ×Ｉｘ０及び電流ｘ×ｗ×Ｉｘ０も、トランジスタＭ１、及びトランジスタＭ２のサブスレッショルド領域で動作するときに流れる電流量として設定される。
　この時、出力側配線ｙに印加される電位を変化させてしまうと、正しく演算がされないため、しきい電圧Ｖｔｈが負の場合は、出力側配線の電位は固定しておく必要がある。
　強誘電体層への書き込みは、トランジスタ形成後に１回行えばよい。書き込み時とは逆向きの電界がかからなければ、分極はそのまま残るため、積和演算を行うたびに書き込み動作は不要である。また、一度強誘電体層に書き込みを行ってしまえば、残留分極の影響によりトランジスタＭ１、及びトランジスタＭ２のＳ値は増大したまま保持されるため、演算処理中は導電層ＢＧ１、及び導電層ＢＧ２には接地電位ＧＮＤなどにしておけばよく、導電層ＢＧ１、及び導電層ＢＧ２への電位の印加、及び制御をする必要はないため、低消費電力で演算処理が可能である。すなわち、Ｔ２とＴ３の間、及びＴ７とＴ８の間は、連続で行ってもよいが、連続で行う必要はない。
　トランジスタＭ１、及びトランジスタＭ２のそれぞれのサブスレッショルド領域での特性（Ｓ値がＳ２であるときのＩｄ−Ｖｇ特性）は、事前に調査しておくことが望ましい。トランジスタＭ１、及びトランジスタＭ２は、Ｓ値が増大している特性を有するため、配線ｘ及び配線ｙに流したい電流に対する印加すべき電位を細かく（精度よく）調整ができるため、配線ｘ、及び配線ｙにおける、駆動させるための電圧の範囲が広がった積和演算が可能となる。また、トランジスタＭ１、及びトランジスタＭ２のサブスレッショルド領域での特性がはっきりとわからなくとも、配線ｘ、及び配線ｙに流す電流値を検出することで、各配線の電位上昇を止めることが出来れば、正しく演算が可能である。
　本発明の一態様によって、信頼性が高く、且つ大きなＳ値を有するトランジスタを提供することができる。又は、サブスレッショルド領域を計算に用いる半導体装置を提供することができる。又は、本発明の一態様によって、駆動させるための電圧の範囲が広がった積和演算が可能な半導体装置を提供することができる。
（実施の形態３）
　本実施の形態では、上記実施の形態で説明した半導体装置の構成例、及び半導体装置に適用できるトランジスタの構成例について説明する。
　図１１Ａはトランジスタ５００のチャネル方向の断面図であり、図１１Ｂはトランジスタ５００のチャネル幅方向の断面図である。図１１Ａ、及び図１１Ｂに示すトランジスタ５００は、実施の形態１で説明したトランジスタ１００と同様の構成を有する。トランジスタ５００は、強誘電性を有しうる材料の層５２２及び導電体５０３を設ける構成を示しているが、強誘電性を有しうる材料の層５２２または導電体５０３、あるいは強誘電性を有しうる材料の層５２２及び導電体５０３の両方を設けない構成のトランジスタを同時に作りこむことができる。その際、当該トランジスタに強誘電性を有しうる材料の層５２２を設ける場合、当該トランジスタとトランジスタ５００で、強誘電性を有しうる材料の層５２２を延在させ、層を共有してもよいし、強誘電性を有しうる材料の層５２２を分離させて設けてもよい。
　トランジスタ５００は、絶縁体５１２の上方に設けられている。
　図１１Ａに示すように、トランジスタ５００は、絶縁体５１２の上に配置された絶縁体５１４及び絶縁体５１６と、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された強誘電体層５２０と、強誘電体層５２０の上に配置された酸化物５３０と、酸化物５３０に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａ及び導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
　導電体５０３は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置されており、いわゆるダマシンプロセスで形成することができる。このような構成とすることで、強誘電体層５２０を、比較的平坦な面上に設けることが可能となる。強誘電体層５２０を平坦性の高い面に形成することにより、強誘電性を有しうる材料にかかる応力を一定とすることができ、強誘電性を有しうる材料の結晶構造を、強誘電性が発現する結晶構造として、強誘電体層５２０中に一定に含ませることが可能となる。
　なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ及び酸化物５３０ｂの２層を積層する構成について示しているが、本発明の一態様はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂの上層に酸化物５３０ｃを設けた３層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明の一態様はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図１１Ａ、及び図１１Ｂに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成、駆動方法などに応じて適切なトランジスタを用いればよい。なお、本明細書において、酸化物５３０ａ及び酸化物５３０ｂをまとめて酸化物５３０という場合がある。
　ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
　さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
　強誘電性を有しうる材料の層５２２を設けない場合、導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　また、強誘電性を有しうる材料の層５２２を設ける場合、導電体５０３は、強誘電性を有しうる材料の層５２２に電界（電場）を印加し、残留分極を発生させる電極として機能させる。その場合、導電体５０３は、導電体５６０とは、独立に電位を調整できるようにし、回路駆動中は一定電位を与えておけばよい。
　また、導電体５０３は、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明の一態様はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
　ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。具体的には、ＴｉＮＸ、ＴａＮＸなどの、金属窒化膜を用いるのが好ましい。
　例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
　また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、又は窒化チタンと上記導電性材料との積層としてもよい。
　強誘電性を有しうる材料の層５２２は実施の形態１で示した材料を用いて形成することが出来る。強誘電性を有しうる材料は、強誘電性を発現する条件にて用いる。強誘電性を発現する条件は、用いる材料によって異なり、具体的には膜中に含まれる結晶の結晶構造などである。例えば、強誘電性を有しうる材料としてＨｆＺｒＯＸを用いる場合、強誘電性を有しうる材料の層の膜厚の範囲としては、２ｎｍ以上３０ｎｍ以下、より好ましくは５ｎｍ以上１５ｎｍ以下とすればよく、膜中に含まれる結晶の結晶構造としてＯ相が含まれていることで、強誘電性が発現する。
　強誘電体層５２０は、強誘電性を有しうる材料の層５２２と、絶縁体との積層であってもよい。図１１は、絶縁体５１６上、及び導電体５０３上に、強誘電性を有しうる材料の層５２２が設けられ、強誘電性を有しうる材料の層５２２上に第１の絶縁体である絶縁体５２４が設けられた例である。また、絶縁体５１６上、及び導電体５０３上に第２の絶縁体を設け、第２の絶縁体上に強誘電性を有しうる材料の層５２２を設けてもよい。また、酸化物５３０に近い側に絶縁体５２４を設け、導電体５０３に近い側に第２の絶縁体を設け、絶縁体５１６上、及び導電体５０３上に、第２の絶縁体と、強誘電性を有しうる材料の層５２２と、第１の絶縁体（絶縁体５２４）と、を順に設けてもよい。
　強誘電性を有しうる材料の層５２２を設けず、導電体５０３を設ける場合、第１の絶縁体（絶縁体５２４）または第２の絶縁体、あるいは第１の絶縁体（絶縁体５２４）及び第２の絶縁体は、第２のゲート絶縁膜としての機能を有する。なお、第２の絶縁体は、第１の絶縁体（絶縁体５２４）に適用できる材料を用いることができる。
　ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
　また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶＯＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→ＶＯ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２ａ、及び導電体５４２ｂに拡散または捕獲（ゲッタリングともいう）される場合がある。
　また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
　また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
　なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
　また、第２の絶縁体は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体と、酸化シリコン又は酸化窒化シリコンと、を組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の第２の絶縁体を得ることができる。
　なお、図１１Ａ、及び図１１Ｂのトランジスタ５００では、２層の積層構造からなる強誘電体層５２０として、強誘電性を有しうる材料の層５２２、及び絶縁体５２４が図示されているが、強誘電体層５２０は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。酸化物半導体として機能する金属酸化物については、実施の形態４にて詳細説明を行う。
　酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
　なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍａの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍａの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍａの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍａの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍａに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍａに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
　具体的には、酸化物５３０ａとして、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４、または１：１：０．５の金属酸化物を用いればよい。また、酸化物５３０ｂとして、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３、または１：１：１の金属酸化物を用いればよい。また、酸化物５３０ｃとして、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４、またＧａとＺｎの原子数比がＧａ：Ｚｎ＝２：１、またはＧａ：Ｚｎ＝２：５の金属酸化物を用いればよい。また、酸化物５３０ｃを積層構造とする場合の具体例としては、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４との積層構造、またＧａとＺｎの原子数比がＧａ：Ｚｎ＝２：１と、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３との積層構造、ＧａとＺｎの原子数比がＧａ：Ｚｎ＝２：５と、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３との積層構造、酸化ガリウムと、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３との積層構造などが挙げられる。
　また、例えば、酸化物５３０ａに用いる金属酸化物における元素Ｍａに対するＩｎの原子数比が、酸化物５３０ｂに用いる金属酸化物における元素Ｍａに対するＩｎの原子数比より小さい場合、酸化物５３０ｂとして、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３またはその近傍、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３またはその近傍などの組成であるＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。
　また、上述した以外の組成としては、酸化物５３０ｂには、例えば、Ｉｎ：Ｚｎ＝２：１の組成、Ｉｎ：Ｚｎ＝５：１の組成、Ｉｎ：Ｚｎ＝１０：１の組成、これらのいずれか一の近傍の組成などを有する金属酸化物を用いることができる。
　これらの酸化物５３０ａ、酸化物５３０ｂ、酸化物５３０ｃを上記の原子数比の関係を満たして組み合わせることが好ましい。例えば、酸化物５３０ａ、および酸化物５３０ｃを、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４の組成およびその近傍の組成を有する金属酸化物、酸化物５３０ｂを、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３から４．１の組成およびその近傍の組成を有する金属酸化物、または、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２の組成およびその近傍の組成、又はＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の組成およびその近傍の組成を有する金属酸化物とすることが好ましい。なお、上記組成は、基体上に形成された酸化物中の原子数比、またはスパッタターゲットにおける原子数比を示す。また、酸化物５３０ｂの組成として、Ｉｎの比率を高めることで、トランジスタのオン電流、または電界効果移動度などを高めることが出来るため好適である。
　また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
　ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
　このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
　酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
　また、図１１Ａ、及び図１１Ｂでは、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する２層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する２層構造、チタン膜上に銅膜を積層する２層構造、タングステン膜上に銅膜を積層する２層構造としてもよい。
　また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
　また、導電体５４２ａ及び導電体５４２ｂが酸化物でなく、酸化物５３０に金属酸化物を用いる場合、導電体５４２ａ及び導電体５４２ｂと酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散し、導電体５４２ａ及び導電体５４２ｂが酸化する場合がある。導電体５４２ａ及び導電体５４２ｂが酸化することで、導電体５４２ａ及び導電体５４２ｂの導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散することを、導電体５４２ａ及び導電体５４２ｂが酸化物５３０中の酸素を吸収する、と言い換えることができる。
　また、図１１Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
　酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア濃度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
　絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
　絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた絶縁体としての金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
　特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない材料である場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
　絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５４２が酸化するのを抑制することができる。
　絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
　具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
　加熱により酸素が放出される絶縁体を、絶縁体５５０から、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とすることが好ましい。
　また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
　なお、絶縁体５５０は、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
　ゲート電極又は第１のゲート電極として機能する導電体５６０は、図１１Ａ、及び図１１Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
　また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、又は窒化チタンと上記導電性材料との積層構造としてもよい。
　絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
　絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を設けることで、絶縁体５８０中の酸素を、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水又は水素などの不純物濃度が低減されていることが好ましい。
　絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
　半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
　絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
　例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた絶縁体としての金属酸化物を用いることができる。
　特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
　また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
　また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。
　本発明の一態様により、新規のトランジスタを提供することができる。または、本発明の一態様により、信頼性が高く、且つ大きなＳ値を有するトランジスタを提供することができる。または、本発明の一態様により、半導体装置を形成後にＳ値を変化させることができるトランジスタを提供することができる。
　また、本発明の一態様により、トランジスタのバックチャネル側の導電層、及び／又は強誘電体層の有無を作り分けることが可能となり、半導体装置を形成後にＳ値を変化させることができるトランジスタと、良好な特性のトランジスタを一つの回路の中に有する半導体装置を提供することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
＜結晶構造の分類＞
　まず、酸化物半導体における、結晶構造の分類について、図１２Ａを用いて説明を行う。図１２Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
　図１２Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
　なお、図１２Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」、及び「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図１２Ｂに示す（縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）を任意単位（ａ．ｕ．）で表している）。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図１２Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図１２Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図１２Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
　図１２Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図１２Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
　また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図１２Ｃに示す。図１２Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図１２Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
　図１２Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
　なお、酸化物半導体は、結晶構造に着目した場合、図１２Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
　ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
　ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
　なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
　また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍａは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍａ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍａは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍａが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
　ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
　また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
　上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化すること、などによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、及び欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物、及び欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳ、及び非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
　次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
　ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
　さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
　ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
　具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
　なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
　なお、ＣＡＣ−ＯＳとは、組成の異なる二種以上の膜の積層構造は含まないものとする。また、第１の領域及び第２の領域とは、層状の結晶構造の一部を取り出して領域として扱うものではない。すなわち、第１の領域及び第２の領域に結晶が含まれる場合、それらの結晶は異なる結晶を有するものである。
　ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
　また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコン、及び／又は炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコン及び／又は炭素の濃度と、酸化物半導体との界面近傍のシリコン及び／又は炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
　特に、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。また、酸化物５３０中の酸素欠損に水素が入った場合、酸素欠損と水素とが結合しＶＯＨを形成する場合がある。ＶＯＨはドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。ＶＯＨなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
　よって、酸化物半導体を酸化物５３０に用いる場合、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　また、酸化物５３０に酸化物半導体を用いる場合、当該酸化物半導体は、バンドギャップが高く、真性（Ｉ型ともいう。）、又は実質的に真性である半導体であって、かつチャネル形成領域の酸化物半導体のキャリア濃度は、１×１０１８ｃｍ−３未満であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域の酸化物半導体のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
　本発明の一態様に係る半導体装置は、ＣＰＵ、ＧＰＵなどのプロセッサ、またはチップに用いることができる。上記実施の形態に示す半導体装置を、ＣＰＵ、ＧＰＵなどのプロセッサ、またはチップに用いることで、これらを小型化し、さらに低消費電力化できる。図１３Ａ乃至図１３Ｈに、本発明の一態様に係るＣＰＵ、ＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
　本発明の一態様に係るＣＰＵ、ＧＰＵなどのチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るＧＰＵまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
　本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像、情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
　本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図１３Ａ乃至図１３Ｈに、電子機器の例を示す。
［情報端末］
　図１３Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。
　情報端末５１００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５１０２に表示するアプリケーション、指紋、声紋などの生体認証を行うアプリケーションなどが挙げられる。
　図１３Ｂには、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。
　ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末５２００を用いることで、新規の人工知能の開発を行うことができる。
　なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図１３Ａ、図１３Ｂに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。
［ゲーム機］
　図１３Ｃは、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。
　また、図１３Ｄは、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。
　携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様のＣＰＵ、ＧＰＵなどのチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　更に、携帯ゲーム機５３００に本発明の一態様のＣＰＵ、ＧＰＵなどのチップを適用することによって、人工知能を有する携帯ゲーム機５３００を実現することができる。
　本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
　また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
　図１３Ｃ、図１３Ｄでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のＣＰＵ、ＧＰＵなどのチップを適用するゲーム機はこれに限定されない。本発明の一態様のＣＰＵ、ＧＰＵなどのチップを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［大型コンピュータ］
　本発明の一態様のＣＰＵ、ＧＰＵなどのチップは、大型コンピュータに適用することができる。
　図１３Ｅは、大型コンピュータの一例である、スーパーコンピュータ５５００を示す図である。図１３Ｆは、スーパーコンピュータ５５００が有するラックマウント型の計算機５５０２を示す図である。
　スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に上記実施の形態で説明したＧＰＵまたはチップを搭載することができる。
　スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様のＣＰＵ、ＧＰＵなどのチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　図１３Ｅ、図１３Ｆでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のＣＰＵ、ＧＰＵなどのチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のＣＰＵ、ＧＰＵなどのチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。
［移動体］
　本発明の一態様のＣＰＵ、ＧＰＵなどのチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
　図１３Ｇは、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図１３Ｇでは、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
　表示パネル５７０１乃至表示パネル５７０３は、スピードメーター、タコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目、レイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
　表示パネル５７０４には、自動車に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
　本発明の一態様のＣＰＵ、ＧＰＵなどのチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
　なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
［電化製品］
　図１３Ｈは、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
　電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
　電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電気オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
　本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
　以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
　本実施例では、図１に示したトランジスタ１００についてシミュレーションを行った内容と、その結果について説明する。
　当該シミュレーションにおいて、トランジスタ１００のバックチャネル側の強誘電体層に残留分極（自発分極）の有無によって、トランジスタの特性（Ｓ値）がどのように変化するかを確認した。具体的には、図１のトランジスタにおいて、強誘電体層に残留分極に相当する固定電荷を設置し、デバイスシミュレーションを行った。なお、各層の膜厚、比誘電率などのパラメータは割愛する。デバイスシミュレーションの結果を図１４Ａ乃至図１４Ｃに示す。図１４Ａは、Ｉｄ−Ｖｇカーブ、図１４Ｂは、Ｉｄが１×１０−１５Ａから１×１０−１２Ａまでの領域を拡大したもの、図１４Ｃは、横軸を先のＩｄの範囲として各ＩｄにおけるＳ値を算出したものである。
　図１４Ｂの結果のように、固定電荷を設置すること（残留分極ありに相当）で、固定電界を設置しない場合（残留分極なしに相当）に比べて、サブスレッショルド領域でＩｄの立ち上がりが、マイナス側にシフトしていることがわかる。また、図１４Ｃのように、Ｓ値が大きくなっていることが確認できる。
１００：トランジスタ、１０３：導電層、１２０：強誘電体層、１２２：強誘電性を有しうる材料の層、１２４：絶縁層、１３０：半導体層、１４２ａ：導電層、１４２ｂ：導電層、１６０：ゲート電極、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５２０：強誘電体層、５２２：強誘電性を有しうる材料の層、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５５０：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体

Claims (6)

  1. 　チャネル形成領域を有する酸化物半導体層と、前記酸化物半導体層と絶縁層を介して重なる領域を有するゲート電極と、前記酸化物半導体層と強誘電体層を介して重なる領域を有する第１の導電層と、を有するトランジスタであって、
    　前記強誘電体層は、結晶を有し、
    　前記結晶は、強誘電性を発現する結晶構造であるトランジスタ。
  2. 　チャネル形成領域を有する第１の酸化物半導体層と、第１の絶縁層と、前記第１の酸化物半導体層と前記第１の絶縁層を介して重なる領域を有する第１のゲート電極と、前記第１の酸化物半導体層と強誘電体層を介して重なる領域を有する第１の導電層と、を有する第１のトランジスタと、
    　チャネル形成領域を有する第２の酸化物半導体層と、第２の絶縁層と、前記第２の酸化物半導体層と前記第２の絶縁層を介して重なる領域を有する第２のゲート電極と、前記強誘電体層と、を有する第２のトランジスタと、を有し、
    　前記第２のトランジスタは、前記強誘電体層を介して前記第２の酸化物半導体層と重なる領域に、前記強誘電体層に接する導電層を有さず、
    　前記強誘電体層は、結晶を有し、
    　前記結晶は、強誘電性を発現する結晶構造である半導体装置。
  3. 　第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の容量と、第２の容量と、を有し、
    　前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートは、第１の配線に電気的に接続され、
    　前記第１のトランジスタのソースまたはドレインの一方と、前記第３のトランジスタのソースまたはドレインの一方は、第２の配線に電気的に接続され、
    　前記第１のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    　前記第２のトランジスタのソースまたはドレインの一方と、前記第４のトランジスタのソースまたはドレインの一方は、第３の配線に電気的に接続され、
    　前記第２のトランジスタのソースまたはドレインの他方は、前記第４のトランジスタのゲートと電気的に接続され、
    　前記第３のトランジスタのゲートは、第１の容量を介して前記第２の配線に接続され、
    　前記第４のトランジスタのゲートは、第２の容量を介して前記第２の配線に接続され、
    　前記第３のトランジスタ及び前記第４のトランジスタは、それぞれ、
    　チャネル形成領域を有する第１の酸化物半導体層と、前記第１の酸化物半導体層と第１の絶縁層を介して重なる領域を有する第１のゲート電極と、前記第１の酸化物半導体層と強誘電体層を介して重なる領域を有する第１の導電層と、を有し、
    　前記第１のトランジスタ及び前記第２のトランジスタは、それぞれ、
    　チャネル形成領域を有する第２の酸化物半導体層と、前記第２の酸化物半導体層と第２の絶縁層を介して重なる領域を有する第２のゲート電極と、前記強誘電体層と、を有し、
    　前記強誘電体層は、結晶を有し、
    　前記結晶は、強誘電性を発現する結晶構造である半導体装置。
  4. 　請求項１乃至請求項３のいずれか一において、
    　前記強誘電体層は、強誘電性を有する材料としてハフニウム及びジルコニウムの一方、又は双方を含む酸化物を有する半導体装置。
  5. 　請求項１乃至請求項４のいずれか一において、
    　前記第１の導電層と前記酸化物半導体層との間に電界を印加することにより、前記強誘電体層に分極を発生させる半導体装置。
  6. 　第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の容量と、第２の容量と、を有し、
    　前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートは、第１の配線に電気的に接続され、
    　前記第１のトランジスタのソースまたはドレインの一方と、前記第３のトランジスタのソースまたはドレインの一方は、第２の配線に電気的に接続され、
    　前記第１のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    　前記第２のトランジスタのソースまたはドレインの一方と、前記第４のトランジスタのソースまたはドレインの一方は、第３の配線に電気的に接続され、
    　前記第２のトランジスタのソースまたはドレインの他方は、前記第４のトランジスタのゲートと電気的に接続され、
    　前記第３のトランジスタのゲートは、第１の容量を介して前記第２の配線に接続され、
    　前記第４のトランジスタのゲートは、第２の容量を介して前記第２の配線に接続され、
    　前記第３のトランジスタのＳ値と前記第４のトランジスタのＳ値は、前記第１のトランジスタのＳ値よりも大きい半導体装置。
PCT/IB2021/060337 2020-11-20 2021-11-09 トランジスタ、及び半導体装置 WO2022106955A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022563255A JPWO2022106955A1 (ja) 2020-11-20 2021-11-09
CN202180077756.4A CN116457790A (zh) 2020-11-20 2021-11-09 晶体管以及半导体装置
US18/036,727 US20230411521A1 (en) 2020-11-20 2021-11-09 Transistor and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020193613 2020-11-20
JP2020-193613 2020-11-20

Publications (1)

Publication Number Publication Date
WO2022106955A1 true WO2022106955A1 (ja) 2022-05-27

Family

ID=81708445

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2021/060337 WO2022106955A1 (ja) 2020-11-20 2021-11-09 トランジスタ、及び半導体装置

Country Status (4)

Country Link
US (1) US20230411521A1 (ja)
JP (1) JPWO2022106955A1 (ja)
CN (1) CN116457790A (ja)
WO (1) WO2022106955A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010131311A1 (ja) * 2009-05-13 2010-11-18 パナソニック株式会社 半導体メモリセルおよびその製造方法
JP2011049537A (ja) * 2009-08-25 2011-03-10 Korea Electronics Telecommun 不揮発性メモリセル及びその製造方法
WO2017090559A1 (ja) * 2015-11-25 2017-06-01 東レ株式会社 強誘電体記憶素子、その製造方法、ならびにそれを用いたメモリセルおよびそれを用いた無線通信装置
WO2018234919A1 (ja) * 2017-06-21 2018-12-27 株式会社半導体エネルギー研究所 ニューラルネットワークを有する半導体装置
JP2019023853A (ja) * 2017-05-03 2019-02-14 株式会社半導体エネルギー研究所 ニューラルネットワーク、蓄電システム、車両、及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010131311A1 (ja) * 2009-05-13 2010-11-18 パナソニック株式会社 半導体メモリセルおよびその製造方法
JP2011049537A (ja) * 2009-08-25 2011-03-10 Korea Electronics Telecommun 不揮発性メモリセル及びその製造方法
WO2017090559A1 (ja) * 2015-11-25 2017-06-01 東レ株式会社 強誘電体記憶素子、その製造方法、ならびにそれを用いたメモリセルおよびそれを用いた無線通信装置
JP2019023853A (ja) * 2017-05-03 2019-02-14 株式会社半導体エネルギー研究所 ニューラルネットワーク、蓄電システム、車両、及び電子機器
WO2018234919A1 (ja) * 2017-06-21 2018-12-27 株式会社半導体エネルギー研究所 ニューラルネットワークを有する半導体装置

Also Published As

Publication number Publication date
JPWO2022106955A1 (ja) 2022-05-27
US20230411521A1 (en) 2023-12-21
CN116457790A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
JP7264894B2 (ja) 半導体装置
KR102057610B1 (ko) 반도체 장치 및 그 제작 방법
KR102025610B1 (ko) 반도체 장치
JP2023090786A (ja) 半導体装置
JP7442997B2 (ja) 半導体装置
JP7200121B2 (ja) 半導体装置
JP7420999B2 (ja) 半導体装置
JP2022186838A (ja) 半導体装置
JPWO2020074999A1 (ja) 半導体装置、および半導体装置の作製方法
JP7391875B2 (ja) 半導体装置
JP7371201B2 (ja) 半導体装置
WO2022106955A1 (ja) トランジスタ、及び半導体装置
JPWO2020084415A1 (ja) 半導体装置、および半導体装置の作製方法
JP7480133B2 (ja) 半導体装置、及び電子機器
WO2021229373A1 (ja) 半導体装置、及び電子機器
WO2020225641A1 (ja) 半導体装置
JP7083727B2 (ja) 半導体装置
WO2020084400A1 (ja) 金属酸化物の作製方法、半導体装置の作製方法
JPWO2019145814A1 (ja) 記憶装置、半導体装置、および電子機器
WO2022029534A1 (ja) 半導体装置の駆動方法
WO2022064304A1 (ja) 半導体装置の駆動方法
JP7287970B2 (ja) 半導体装置、および半導体装置の作製方法
WO2022084800A1 (ja) 半導体装置、及び電子機器
WO2024079585A1 (ja) トランジスタ及び記憶装置
WO2021048672A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21894137

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022563255

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18036727

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202180077756.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21894137

Country of ref document: EP

Kind code of ref document: A1