CN116457790A - 晶体管以及半导体装置 - Google Patents

晶体管以及半导体装置 Download PDF

Info

Publication number
CN116457790A
CN116457790A CN202180077756.4A CN202180077756A CN116457790A CN 116457790 A CN116457790 A CN 116457790A CN 202180077756 A CN202180077756 A CN 202180077756A CN 116457790 A CN116457790 A CN 116457790A
Authority
CN
China
Prior art keywords
transistor
oxide
layer
region
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180077756.4A
Other languages
English (en)
Inventor
伊藤优希
国武宽司
种村和幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN116457790A publication Critical patent/CN116457790A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Software Systems (AREA)
  • Biophysics (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种具有大S值的晶体管或利用晶体管的亚阈值区域中的工作进行计算的半导体装置。该晶体管包括具有沟道形成区域的氧化物半导体层、具有隔着绝缘层与所述氧化物半导体层重叠的区域的栅电极以及具有隔着铁电层与氧化物半导体层重叠的区域的第一导电层。尤其是，铁电层包含晶体，并且晶体具有呈现铁电性的结晶结构。

Description

晶体管以及半导体装置
技术领域
本发明的一个方式涉及一种晶体管、半导体装置及电子设备。
本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、驱动方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此，更具体地说，作为本说明书所公开的本发明的一个方式的技术领域的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。
背景技术
近年来，已对半导体装置进行开发，主要使用LSI、CPU及存储器。CPU是包括从半导体晶片分开的半导体集成电路(至少包括晶体管及存储器)且形成有作为连接端子的电极的半导体元件的集合体。
LSI、CPU及存储器等的半导体电路(IC芯片)安装在例如印刷线路板等电路板上，并被用作各种电子设备的部件之一。
此外，通过使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到注目。该晶体管被广泛地应用于集成电路(IC)及图像显示装置(也简单地记载为显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。
另外，已知使用氧化物半导体的晶体管的泄漏电流在非导通状态下极低。例如，已公开了应用使用氧化物半导体的晶体管的泄漏电流低的特性的低功耗CPU等(参照专利文献1)。另外，例如，已公开了利用使用氧化物半导体的晶体管的泄漏电流低的特性实现存储内容的长期保持的存储装置等(参照专利文献2)。
近年来，随着电子设备的小型化和轻量化，对集成电路的进一步高密度化的要求提高。此外，有提高包含集成电路的半导体装置的生产率的需求。
另外，现在，人工智能(AI)的开发、尤其是以人脑结构为模型的集成电路的开发日益火热。该集成电路组装有作为脑子结构的电子电路且包括相当于人脑的“神经元”及“神经突触”的电路。因此，有时将上述集成电路称为“神经形性(neuro-morphic)”、“脑子形性(brain-morphic)”、“脑子激发(brain-inspire)”等。该集成电路具有非诺依曼型体系结构，与随着处理速度的增加功耗也变高的诺依曼型体系结构相比，可以期待以极低功耗进行并列处理。
包括“神经元”及“神经突触”的模仿神经网络的数据处理模型被称为人工神经网络(ANN)。通过利用人工神经网络，甚至可以以与人等同或者超过人的精度进行推断。在神经网络中，主要进行神经元输出的权重之和的运算，即积和运算。
非专利文献1提出了一种使用非易失性存储元件的积和运算电路。在该积和运算电路中，各存储元件中利用在沟道形成区域中包含硅的晶体管的亚阈值区域中的工作，输出与对应于储存在各存储元件中的乘数的数据和对应于被乘数的输入数据之乘法运算对应的电流。换言之，可以用模拟值进行计算。另外，利用各列的存储元件所输出的电流之和取得与积和运算对应的数据。因为该积和运算电路包括存储元件，所以可以不需要在乘法或加法中从外部存储器读出和写入数据。因此，可以减少起因于读出和写入等的数据传送次数，可期待降低功耗。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2012-257187号公报
[专利文献2]日本专利申请公开第2011-151383号公报
[非专利文献]
[非专利文献1]X.Guo et al.，“Fast，Energy-Efficient，Robust，andReproducible Mixed-Signal Neuromorphic Classifier Based on Embedded NOR FlashMemory Technology”IEDM2017，pp.151-154.
发明内容
发明所要解决的技术问题
当进行利用晶体管的亚阈值区域的模拟计算时，为了确保进行该模拟计算的电路能够工作的电压范围，需要宽的亚阈值区域及大的S值。
一般而言，晶体管是以得到良好特性为目的而开发的。这里，良好特性包括可靠性高且关闭状态至开启状态陡峭变化即具有小的S值。当将缺陷及/或杂质多的半导体、绝缘膜等用于晶体管时，有可能实现特性差即S值大的晶体管，但这种晶体管通常可靠性也较差，实际上无法用于电路中。另外，具有高可靠性、良好特性和大的S值的晶体管的开发并不常见。
另外，在将硅用于活性层的晶体管中，在关闭状态下有一定程度的电流流过，所以亚阈值区域不太宽。
已知使用氧化物半导体的晶体管的泄漏电流在非导通状态下极小。这意味着该晶体管包括宽亚阈值区域。已进行了将该宽亚阈值区域应用于模拟计算的研究，但为了确保电路工作的裕度需要更大的S值。
本发明的一个方式的目的之一是提供一种可靠性高且S值大的晶体管。另外，本发明的一个方式的目的之一是提供一种利用晶体管的亚阈值区域中的工作进行计算的半导体装置。另外，本发明的一个方式的目的之一是提供一种该亚阈值区域宽的半导体装置。另外，本发明的一个方式的目的之一是提供一种新颖的晶体管或新颖的半导体装置。
注意，本发明的一个方式的目的不局限于上述目的。上述目的并不妨碍其他目的的存在。其他目的是指将在下面的记载中描述的上述以外的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的目的。本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外，本发明的一个方式不一定需要实现所有的上述目的及其他目的。
解决技术问题的手段
本发明的一个方式是一种晶体管，包括具有沟道形成区域的氧化物半导体层、具有隔着绝缘层与氧化物半导体层重叠的区域的栅电极以及具有隔着铁电层与氧化物半导体层重叠的区域的第一导电层，其中，铁电层包含晶体，并且，晶体具有呈现铁电性的结晶结构。
本发明的另一个方式是一种半导体装置，包括：包括具有沟道形成区域的第一氧化物半导体层、第一绝缘层、具有隔着第一栅极绝缘层与第一氧化物半导体层重叠的区域的第一栅电极以及具有隔着铁电层与第一氧化物半导体层重叠的区域的第一导电层的第一晶体管；以及包括具有沟道形成区域的第二氧化物半导体层、第二绝缘层、具有隔着第二栅极绝缘层与第二氧化物半导体层重叠的区域的第二栅电极以及铁电层的第二晶体管。其中，第二晶体管不包括接触于铁电层并隔着铁电层与第二氧化物半导体层重叠的导电层，铁电层包含晶体，并且，晶体具有呈现铁电性的结晶结构。
本发明的另一个方式是一种半导体装置，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容以及第二电容，其中，第一晶体管的栅极及第二晶体管的栅极与第一布线电连接，第一晶体管的源极和漏极中的一个及第三晶体管的源极和漏极中的一个与第二布线电连接，第一晶体管的源极和漏极中的另一个与第三晶体管的栅极电连接，第二晶体管的源极和漏极中的一个及第四晶体管的源极和漏极中的一个与第三布线电连接，第二晶体管的源极和漏极中的另一个与第四晶体管的栅极电连接，第三晶体管的栅极通过第一电容与第一布线连接，第四晶体管的栅极通过第二电容与第一布线连接，第三晶体管及第四晶体管各自包括具有沟道形成区域的第一氧化物半导体层、具有隔着第一栅极绝缘层与第一氧化物半导体层重叠的区域的第一栅电极以及具有隔着铁电层与第一氧化物半导体层重叠的区域的导电层，第一晶体管及所述第二晶体管各自包括具有沟道形成区域的第二氧化物半导体层、具有隔着第二栅极绝缘层与第二氧化物半导体层重叠的区域的第二栅电极以及铁电层，铁电层包含晶体，并且，晶体具有呈现铁电性的结晶结构。
在上述方式中，优选的是，铁电层作为具有铁电性的材料包含铪和锆中的一方或双方。
在上述方式中，通过对第一导电层与氧化物半导体层之间施加电场来使铁电层中产生极化。
本发明的另一个方式是一种半导体装置，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容以及第二电容，其中，第一晶体管的栅极及第二晶体管的栅极与第一布线电连接，第一晶体管的源极和漏极中的一个及第三晶体管的源极和漏极中的一个与第二布线电连接，第一晶体管的源极和漏极中的另一个与第三晶体管的栅极电连接，第二晶体管的源极和漏极中的一个及第四晶体管的源极和漏极中的一个与第三布线电连接，第二晶体管的源极和漏极中的另一个与第四晶体管的栅极电连接，第三晶体管的栅极通过第一电容与第一布线连接，第四晶体管的栅极通过第二电容与第一布线连接，并且，第三晶体管的S值及第四晶体管的S值比第一晶体管的S值大。
在本说明书等中，半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。此外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。此外，有时存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置，或者包括半导体装置。
此外，在本说明书等中，当记载为“X与Y连接”时，表示在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系，例如其他的连接关系也在附图或文中所记载的范围内记载。X和Y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
作为X和Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件、负载等)。
作为X与Y在功能上连接的情况的一个例子，例如可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，就可以说X与Y在功能上是连接着的。
此外，当明确地记载为“X与Y电连接”时，包括如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。
例如，可以表现为“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者，可以表现为“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者，可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置”。通过使用与这种例子相同的表达方法规定电路结构中的连接顺序，可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意，这种表达方法是一个例子，不局限于上述表达方法。在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
此外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
在本说明书等中，“电阻器”例如包括具有高于0Ω的电阻值的电路元件、具有高于0Ω的电阻值的布线等。因此，在本说明书等中，“电阻器”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、线圈等。因此，“电阻器”也可以称为“电阻”、“负载”、“具有电阻值的区域”等，与此相反，“电阻”、“负载”、“具有电阻值的区域”也可以称为“电阻器”等。作为电阻值，例如优选为1mΩ以上且10Ω以下，更优选为5mΩ以上且5Ω以下，进一步优选为10mΩ以上且1Ω以下。此外，例如也可以为1Ω以上且1×109Ω以下。
在本说明书等中，“电容器”例如包括具有高于0F的静电电容值的电路元件、具有高于0F的静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此，在本说明书等中，“电容器”包括具有一对电极及在该电极之间的介电体的电路元件等。此外，“电容器”、“寄生电容”、“栅极电容”等也可以称为“电容”等，与此相反，“电容”也可以称为“电容器”、“寄生电容”、“栅极电容”等。此外，“电容”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05fF以上且10pF以下。此外，例如，也可以为1pF以上且10μF以下。
在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子中的一方用作源极而另一方用作漏极。因此，在本说明书等中，源极和漏极有时可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极的另一个称为第二栅极。并且，在相同晶体管中，有时可以将“栅极”与“背栅极”相互调换。此外，在晶体管包括三个以上的栅极时，在本说明书等中，有时将各栅极称为第一栅极、第二栅极、第三栅极等。
S值是指源电极和漏电极之间的电流(亚阈值电流)增加一个数量级时所需的栅极电压，通常，S值越小，亚阈值电流相对于栅极电压的斜率越大，开关特性就越好，而具有良好的特性。
例如在本说明书等中，作为晶体管的一个例子可以采用具有两个以上的栅电极的多栅结构晶体管。当采用多栅结构时，由于将沟道形成区域串联连接，所以成为多个晶体管串联连接的结构。因此，通过采用多栅结构，可以降低关态电流(off-state current)，且提高晶体管的耐压性(提高可靠性)。或者，通过利用多栅结构，当晶体管在饱和区域工作时，即便漏极-源极间的电压发生变化，漏极-源极间电流的变化也不太大，从而可以得到倾斜角平坦的电压-电流特性。当利用倾斜角平坦的电压-电流特性时，可以实现理想的电流源电路或电阻值极高的有源负载。其结果是，可以实现特性良好的差动电路或电流反射镜电路等。
此外，电路图示出一个电路元件的情况有时包括该电路元件具有多个电路元件的情况。例如，电路图示出一个电阻的情况包括两个以上的电阻串联连接的情况。此外，例如，电路图示出一个电容的情况包括两个以上的电容并联连接的情况。此外，例如，电路图示出一个晶体管的情况包括两个以上的晶体管串联连接且各晶体管的栅极彼此电连接的情况。同样，例如，电路图示出一个开关的情况包括该开关具有两个以上的晶体管，两个以上的晶体管串联电连接或者并联电连接并且各晶体管的栅极彼此电连接的情况。
此外，在本说明书等中，节点也可以根据电路结构或装置结构等称为端子、布线、电极、导电层、导电体或杂质区域等。此外，端子、布线等也可以称为节点。
此外，在本说明书等中，可以适当地调换“电压”和“电位”。”电压”是指与基准电位之间的电位差，例如在基准电位为地电位(接地电位)时，也可以将“电压”称为“电位”。接地电位不一定意味着0V。此外，电位是相对性的，根据基准电位的变化而供应到布线的电位、施加到电路等的电位、从电路等输出的电位等也产生变化。
此外，在本说明书等中，“高电平电位”、“低电平电位”不意味着特定的电位。“高电平电位”意味着相对于“低电平电位”位于正向较大一侧的电位，“低电平电位”意味着相对于“高电平电位”位于偏负向一侧的电位。另外，在两个布线都被记为“用作供应高电平电位的布线”的情况下，两个布线所供应的高电平电位也可以互不相同。同样，在两个布线都被记为“用作供应低电平电位的布线”的情况下，两个布线所供应的低电平电位也可以互不相同。
“电流”是指电荷的移动现象(导电)，例如，“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此，在本说明书等中，在没有特别的说明的情况下，“电流”是指载流子移动时的电荷的移动现象(导电)。在此，作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等，载流子根据电流流过的系统(例如，半导体、金属、电解液、真空中等)不同。此外，布线等中的“电流的方向”是带正电的载流子移动的方向，以正电流量记载。换言之，带负电的载流子移动的方向与电流方向相反，以负电流量记载。因此，在本说明书等中，在没有特别的说明的情况下，关于电流的正负(或电流的方向)，“电流从元件A向元件B流过”等记载可以替换为“电流从元件B向元件A流过”等记载。此外，“对元件A输入电流”等记载可以替换为“从元件A输出电流”等记载。
此外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。此外，例如，本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书中附有“第二”的构成要素。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书中被省略。
在本说明书中，为了方便起见，有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书等中所说明的词句，根据情况可以适当地换词句。例如，在“位于导电体的顶面的绝缘体”的表述中，通过将所示的附图的方向旋转180度，也可以称为“位于导电体的下面的绝缘体”。
此外，“上”及“下”这样的术语不局限于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层A上的电极B”的表述，则不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外，在本说明书等中，根据状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。此外，根据情况或状态，可以使用其他词句代替“膜”和“层”等词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
注意，在本说明书等中，“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”的词句还包括多个“电极”或“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，“电极”、“布线”、“端子”等的词句有时置换为“区域”等的词句。
在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”。反之亦然，有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。反之亦然，有时可以将“信号线”变换为“电源线”。此外，根据情况或状态，可以互相将施加到布线的“电位”变换为“信号”。反之亦然，有时可以将“信号”变换为“电位”。
在本说明书等中，半导体的杂质是指构成半导体膜的主要成分之外的物质。例如，浓度低于0.1atomic％的元素是杂质。当包含杂质时，例如，半导体中的缺陷态密度有可能提高，载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，例如有氢(也包含于水中)、锂、钠、硅、硼、磷、碳、氮等。具体而言，当半导体是硅层时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第15族元素等(有时不包含氧、氢)。
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。因此，开关有时除了控制端子以外还包括使电流流过的两个或三个以上的端子。作为开关的一个例子，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，就不局限于特定的元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM：Metal Insulator Metal)二极管、金属-绝缘体-半导体(MIS：Metal Insulator Semiconductor)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态、能够使电流流过源电极与漏电极间的状态等。此外，晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当将晶体管仅用作开关时，对晶体管的极性(导电型)没有特别的限制。
作为机械开关的例子，可以举出利用了MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。”大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。”大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
发明效果
根据本发明的一个方式，可以提供一种可靠性高且S值大的晶体管。另外，根据本发明的一个方式，可以提供一种利用晶体管的亚阈值区域中的工作进行计算的半导体装置。另外，根据本发明的一个方式，可以提供一种该亚阈值区域宽的半导体装置。另外，根据本发明的一个方式，可以提供一种新颖晶体管或新颖半导体装置。
注意，本发明的一个方式的效果不局限于上述效果。上述效果并不妨碍其他效果的存在。其他效果是指将在下面的记载中描述的上述以外的效果。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的效果。此外，本发明的一个方式具有上述效果及其他效果中的至少一个效果。因此，本发明的一个方式根据情况而有时没有上述效果。
附图简要说明
图1A及图1B是示出根据半导体装置的晶体管的结构例子的截面示意图。
图2是示出根据半导体装置的积和运算电路的结构例子的电路图。
图3是示出半导体装置的工作例子的时序图。
图4是示出期间T1至T2的工作状态的说明图。
图5是示出期间T3至T4的工作状态的说明图。
图6是示出期间T5以后的工作状态的说明图。
图7是示出半导体装置的工作例子的时序图。
图8是示出期间T6至T7的工作状态的说明图。
图9是示出期间T8至T9的工作状态的说明图。
图10是示出期间T10以后的工作状态的说明图。
图11A及图11B是示出根据半导体装置的晶体管的结构例子的截面示意图。
图12A是说明IGZO的结晶结构的分类的图，图12B是说明结晶性IGZO的XRD谱的图，图12C是说明结晶性IGZO的纳米束电子衍射图案的图。
图13A至图13H是示出电子设备的图。
图14A是示出通过器件模拟而得的Id-Vg曲线的图，图14B是图14A的一部分的放大图。图14C是以图14B的Id为横轴来计算出各Id下的S值的图。
实施发明的方式
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也简称为OS)等。例如，在晶体管的沟道形成区域包含金属氧化物的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物能够构成具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，该金属氧化物可以被称为金属氧化物半导体(metal oxide semiconductor)。此外，也可以将OS晶体管称为包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。此外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。
此外，可以将某一实施方式(实施例)中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。
注意，实施方式中说明的内容是指各实施方式中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
此外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合，可以构成更多图。
参照附图说明本说明书所记载的实施方式。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在实施方式中的发明的结构中，有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。在立体图或俯视图等中，为了明确起见，有时省略部分构成要素的图示。
此外，在本说明书等中，在多个要素使用同一符号并且需要区分它们时，有时对符号附加“_1”，“[n]”，“[m，n]”等用于识别的符号。此外，在附图等中，在对符号附加“_1”，“[n]”，“[m，n]”等用于识别的符号的情况下，如果不需要在本说明书等中区分它们，有时不附加“_1”，“[n]”，“[m，n]”等用于识别的符号。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
(实施方式1)
在本实施方式中，说明本发明的一个方式的半导体装置。
<半导体装置的结构例子>
作为本实施方式中说明的半导体装置的一个例子，图1示出具有TGSA(Trenchgate self align：顶栅自对准)结构的晶体管。该晶体管还在背沟道一侧包括导电层103，在导电层103与半导体层130之间包括绝缘膜。该绝缘膜包括铁电层120。在此，在半导体层130中，将离栅电极160较近的一侧称为前沟道一侧，将离栅电极较远的一侧称为背沟道一侧。晶体管的结构不局限于TGSA结构，可以采用所谓的顶栅结构、底栅结构等。在上述结构中，可以在背沟道一侧设置导电层103及铁电层120。作为铁电层120，可以在呈现铁电性的状态下使用可具有铁电性的材料。
作为可具有铁电性的材料，例如优选使用氧化铪。或者，作为可具有铁电性的材料，可以使用氧化锆、氧化锆铪(有时记作HfZrOX(X为大于0的实数))等金属氧化物。或者，作为可具有铁电性的材料，可以使用对氧化铪添加元素J1(在此，元素J1为选自锆(Zr)、硅(Si)、铝(Al)、钆(Gd)、钇(Y)、镧(La)、锶(Sr)等中的一个或多个)的材料。在此，可以适当地设定铪原子与元素J1的原子个数比，例如，可以将铪原子与元素J1的原子个数比设定为1：1或其附近。或者，作为可具有铁电性的材料，可以使用对氧化锆添加元素J2(在此，元素J2为选自铪(Hf)、硅(Si)、铝(Al)、钆(Gd)、钇(Y)、镧(La)、锶(Sr)等中的一个或多个)的材料等。此外，可以适当地设定锆原子与元素J2的原子个数比，例如，可以将锆原子与元素J2的原子个数比设定为1：1或其附近。此外，作为可具有铁电性的材料，也可以使用钛酸铅(PbTiOX)、钛酸钡锶(BST)、钛酸锶、锆钛酸铅(PZT)、钽酸锶铋(SBT)、铁酸铋(BFO)、钛酸钡等具有钙钛矿结构的压电陶瓷。
此外，作为可具有铁电性的材料，可以使用氮化铝钪(Al1-aScaNb(a为大于0且小于0.5的实数，b为1或其附近的值。以下仅记作AlScN))、Al-Ga-Sc氮化物、Ga-Sc氮化物等。此外，作为可具有铁电性的材料，可以使用包含元素Ma1、元素Ma2及氮的金属氮化物。在此，元素Ma1为选自铝(Al)、镓(Ga)、铟(In)等中的一个或多个。另外，元素Ma2为选自硼(B)、钪(Sc)、钇(Y)、镧系(镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)及镥(Lu))、锕系(锕(Ac)至铹(Lr)的15个元素)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)和铬(Cr)等中的一个或多个。此外，可以适当地设定元素Ma1与元素Ma2的原子个数比。另外，包含元素Ma1及氮的金属氧化物即便不包含元素Ma2也有时具有铁电性。此外，作为可具有铁电性的材料，可以使用对上述金属氮化物添加元素Ma3的材料。注意，元素Ma3为选自镁(Mg)、钙(Ca)、锶(Sr)、锌(Zn)、镉(Cd)等中的一个或多个。在此，可以适当地设定元素Ma1、元素Ma2与元素Ma3的原子个数比。注意，因为上述金属氮化物至少包含第13族元素和第15族元素的氮，所以有时将该金属氮化物称为III族-V族铁电体、III族氮化物的铁电体等。
另外，作为可具有铁电性的材料，可以使用SrTaO2N、BaTaO2N等钙钛矿型氧氮化物、κ型氧化铝的GaFeO3等。
此外，作为可具有铁电性的材料，例如，可以使用由选自上述材料中的多个材料构成的混合物或化合物。或者，可具有铁电性的材料可以具有由选自上述材料中的多个材料构成的叠层结构。注意，上面所例举的材料的结晶结构及电特性有可能不仅根据沉积条件而且根据各种工艺等而发生变化，因此在本说明书等中，上述材料不仅被称为铁电体，而且被称为可具有铁电性的材料。另外，铁电体包括可具有铁电性的材料。注意，在本发明的说明书中，即便是可具有铁电性的材料，当明确表示不将其用作可具有铁电性的材料时，将该材料视为绝缘体。
作为可具有铁电性的材料，优选使用包含氧化铪的材料或包含氧化铪及氧化锆的材料(典型的是HfZrOx)，因为它们即使被加工为几nm的薄膜也可具有铁电性。
或者，作为可具有铁电性的材料，优选使用氮化铝钪(AlScN)，因为它可以通过溅射法形成从而可以降低膜中的杂质浓度或者可以形成致密的膜。在作为可具有铁电性的材料使用氮化铝钪(AlScN)时，可期望形成可靠性高的膜。
另外，可具有铁电性的材料的层的厚度可以为1nm以上，优选为2nm以上，更优选为5nm以上。并且，进一步优选为不产生泄漏电流的程度的厚度。另外，可具有铁电性的材料的层优选具有能够施加足以产生极化的电场的程度的厚度。例如，可以为100nm以下，优选为50nm以下，更优选为20nm以下，进一步优选为10nm以下。也就是说，可具有铁电性的材料的层的厚度的范围可以为2nm以上且30nm以下，更优选为5nm以上且15nm以下。通过作为可具有铁电性的材料的厚度采用上述厚度，可以实现薄膜化并使其呈现铁电性。在本说明书等中，形成为层状的可具有铁电性的材料有时被称为铁电层、金属氧化物膜或金属氮化物膜。此外，在本说明书等中，有时将包括铁电层、金属氧化物膜或金属氮化物膜的装置称为铁电器件。
另外，当作为可具有铁电性的材料使用HfZrOX时，优选通过原子层沉积(ALD：Atomic Layer Deposition)法，尤其优选通过热ALD(Thermal ALD)法进行沉积。另外，当通过热ALD法沉积可具有铁电性的材料时，优选作为前驱物使用不包含碳氢(Hydro Carbon，也称为HC)的材料。当可具有铁电性的材料包含氢和碳中的一方或双方时，可具有铁电性的材料的晶化有时被阻挡。因此，优选的是，如上所述，通过使用不包含碳氢的前驱物来降低可具有铁电性的材料中的氢和碳中的一方或双方的浓度。例如，作为不包含碳氢的前驱物可以举出氯类材料。此外，当作为可具有铁电性的材料使用包含氧化铪及氧化锆的材料(HfZrOx)时，作为前驱物使用HfCl4及/或ZrCl4即可。另一方面，也可以对可呈现铁电性的材料添加用来控制极化状态的掺杂剂(典型的是硅、碳等)。在此情况下，作为添加碳作为掺杂剂的手段之一，也可以采用作为前驱物使用包含碳氢的材料的形成方法。
此外，当形成使用可具有铁电性的材料的膜时，通过彻底排除膜中的杂质，这里是指氢、碳氢和碳中的一个以上，可以形成高纯度本征的具有铁电性的膜。高纯度本征的具有铁电性的膜与后面的实施方式所示的高纯度本征的氧化物半导体之间的制造工艺整合性非常高。因此，可以提供一种生产率高的半导体装置的制造方法。
另外，可具有铁电性的材料的杂质浓度优选低。尤其是，氢(H)及碳(C)的浓度越低越好。具体而言，可具有铁电性的材料的氢浓度优选为5×1020atoms/cm3以下，更优选为1×1020atoms/cm3以下。此外，可具有铁电性的材料的碳浓度优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下。
另外，当作为可具有铁电性的材料使用HfZrOX时，优选通过热ALD法以具有1：1的组成的方式交替沉积氧化铪和氧化锆。
另外，当通过热ALD法沉积可具有铁电性的材料时，作为氧化剂可以使用H2O或O3。注意，热ALD法中的氧化剂不局限于此。例如，作为热ALD法中的氧化剂，也可以包含选自O2、O3、N2O、NO2、H2O和H2O2中的任一个或多个。
另外，只要在呈现铁电性的状态下，对可具有铁电性的材料的结晶结构就没有特别的限制。例如，作为可具有铁电性的材料的结晶结构具有立方晶系、四方晶系、正交晶系和单斜晶系中的任一个或多个即可。尤其是，当可具有铁电性的材料具有正交晶系结晶结构时呈现铁电性，所以是优选的。此外，也可以在形成可具有铁电性的材料之前形成提高结晶性的层。例如，在作为可具有铁电性的材料使用HfZrOx时，提高结晶性的层可以使用如氧化铪或氧化锆等金属氧化物或者铪或锆。另外，在作为可具有铁电性的材料使用AlScN时，提高结晶性的层优选使用如氮化铝或氮化钪等金属氮化物或者铝或钪。或者，作为可具有铁电性的材料也可以采用具有非晶结构和结晶结构的复合结构。例如，在作为可具有铁电性的材料使用HfZrOX的情况下，当结晶结构包括O相时呈现铁电性。
铁电层120也可以具有可具有铁电性的材料的层122和绝缘体的叠层结构。例如，如图1所示，铁电层120也可以具有导电层103与半导体层130之间依次设置有可具有铁电性的材料的层122和第一绝缘层的绝缘层124的结构。另外，例如，铁电层120也可以具有导电层103与半导体层130之间依次设置有第二绝缘层和可具有铁电性的材料的层122的结构。另外，铁电层120也可以具有导电层103与半导体层130之间依次设置有第二绝缘层、可具有铁电性的材料的层122和第一绝缘层(绝缘层124)的结构。
用于第一绝缘层(绝缘层124)及第二绝缘层的绝缘体材料可以为顺电材料，例如可以使用氧化硅、氮化硅、氧氮化硅、氮化硅、氧化铝、氮化铝及氧氮化铝等。另外，绝缘体可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积。尤其是，在将氧化物半导体用于半导体层130时优选利用溅射法，因为在溅射法中作为杂质被吸收到沉积的膜中的氢较少。
ALD法有只利用热能使前驱物及反应物起反应的热ALD法、使用收到等离子体激发的反应物的PEALD(Plasma Enhanced ALD)法等。在PEALD法中，通过利用等离子体可以在更低温下进行形成，所以有时是优选的。
图1A及图1B分别是示出晶体管100的结构例子的截面图。注意，图1示出在导电层103的上方依次设置可具有铁电性的材料的层122和绝缘层124的例子。具体而言，图1A是晶体管100的沟道方向上的截面图，图1B是晶体管100的沟道宽度方向上的截面图。晶体管100是半导体层130中包含金属氧化物(氧化物半导体)的晶体管(OS晶体管)。晶体管100具有关态电流极小的特性。另外，晶体管100在栅极-源极间电压-漏极电流特性中具有宽亚阈值区域。
如图1A所示，晶体管100包括以嵌入绝缘体中的方式配置的导电层103、配置在导电层103上的铁电层120、配置在铁电层120上的半导体层130、以接触于半导体层130并彼此分离的方式配置的导电层142a及导电层142b、以及栅电极160。
导电层103以嵌入绝缘体中的方式配置，可以通过所谓的镶嵌工艺形成。通过采用这种结构，可以在较平坦的面上设置铁电层120。通过在平坦性高的面上形成铁电层120，可以使施加到可具有铁电性的材料的应力一定，而可以将可具有铁电性的材料的结晶结构作为呈现铁电性的结晶结构以一定程度包括在铁电层120中。
另外，如图1A所示，在沟道长度方向上的截面中，导电层103优选形成得比栅电极160长。这是因为：通过采用这种结构，可以更易于使晶体管100受到铁电层120中呈现的自发极化的影响。
可具有铁电性的材料是绝缘体，其具有通过从外部施加电场(electric field)而在内部产生极化且即便该电场变为零仍存在极化的性质(在本说明书中，与从外部施加的电场的方向相同的方向的极化残留)。形成晶体管后，通过对设置在背沟道一侧的铁电层120施加能使极化残留程度的电场，可以通过铁电层120的剩余极化的影响改变晶体管的特性(S值)。在是n沟道型OS晶体管的情况下，通过使剩余极化的方向为从导电层103向半导体层(OS)130的方向，可以使S值大于刚形成晶体管后的特性。这是由于因铁电层120中的剩余极化在半导体层(OS)中的背沟道一侧产生负电荷而使来自栅电极的电场的控制性变差。
例如，在图1的晶体管中，对栅电极160、导电层142a及导电层142b施加0V，对导电层103施加正电位。此时，导电层103中产生正电荷，而半导体层(OS)130中产生负电荷。接着，在将导电层103的电位从正电位恢复到0V时，铁电层中的部分偶极的方向变无序而使极化减弱，剩余的偶极的方向仍保持对齐(剩余极化)，在半导体层(OS)中仍产生负电荷。
根据本发明的一个方式，可以提供一种新颖晶体管。另外，根据本发明的一个方式，可以提供一种可靠性高且S值大的晶体管。另外，根据本发明的一个方式，可以提供一种可以在形成半导体装置后改变S值的晶体管。
另外，根据本发明的一个方式，可以根据背沟道一侧的导电层的有无以及铁电层的有无分别形成晶体管，由此可以提供一种在一个电路中包括能够在形成半导体装置后改变S值的晶体管及特性良好的晶体管的半导体装置。
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式2)
在本实施方式中，说明包括上述实施方式中说明的晶体管的积和运算电路。
<积和运算电路的结构例子>
图2是能够用于积和运算的电路(积和运算电路)的一个例子。也可以将该电路视为一个单元形成行方向m个(m为2以上的整数)列方向n个(n为2以上的整数)的矩阵状积和运算电路。为了简化起见，以下使用图2所示的一个单元的运算电路进行说明。该电路包括晶体管Tr1、晶体管Tr2、晶体管M1、晶体管M2、电容C1及电容C2。在此，作为晶体管M1、晶体管M2，可以使用实施方式1中说明的制造晶体管后能够增大S值的晶体管。通过增大该晶体管M1及晶体管M2的S值，可以扩大用来使积和运算电路工作的电压范围。另外，通过作为晶体管Tr1及晶体管Tr2使用具有低关态电流和小S值的OS晶体管，可以实现功耗低且能够进行电路的高速工作的积和运算电路。另外，晶体管Tr1及晶体管Tr2可以具有单栅结构，也可以具有双栅结构。无论哪种结构都可以通过与晶体管M1及晶体管M2同时的工序来制造。
也可以将驱动图2的电路的驱动电路形成于Si衬底。通过使该驱动电路与单元重叠，可以缩小电路的占有面积。另外，也可以使用OS晶体管形成驱动电路。OS晶体管的泄漏电流低，所以可以实现待机电流小的低功耗电路。在使用OS晶体管形成驱动电路时，可以在形成晶体管Tr1及晶体管Tr2的同时形成晶体管M1及晶体管M2，工艺不增多，而可以减少成本。
<工作例子1>
接着，说明图2的运算电路的工作例子。
晶体管M1、晶体管M2都是在背沟道一侧包括铁电层和导电层的晶体管。在此，晶体管M1和晶体管M2分别包括栅极G1和栅极G2。另外，晶体管M1和晶体管M2的各背沟道一侧的导电层分别为导电层BG1和导电层BG2。
<对铁电层写入>
首先，说明制造晶体管Tr1、晶体管Tr2、晶体管M1及晶体管M2后的晶体管Tr1、晶体管Tr2、晶体管M1及晶体管M2这些晶体管的阈电压Vth为正的情况。另外，假设晶体管Tr1、晶体管Tr2、晶体管M1和晶体管M2的阈电压Vth都是同一的。另外，假设晶体管Tr1、晶体管Tr2、晶体管M1及晶体管M2的S值的初始值都为S1。
图3是图2的运算电路的工作例子的时序图(T1至T5)。另外，图4至图6示出各时序下的状态。
假设在未写入状态(T1以前)下包括栅极G1及栅极G2在内的所有布线和端子的电位都为接地电位GND。另外，假设晶体管M1及晶体管M2的铁电层中没有产生自发极化。
为了增大晶体管M1及晶体管M2的S值，从背沟道一侧的导电层BG1及导电层BG2对半导体层施加正电场，其中该正电场的强度为矫顽电场以上，即可。例如，作为写入(图3：T1至T2及图4)，对导电层BG1、导电层BG2及布线g施加高电平电位Vhi(>Vth>0V)，对布线x及布线y施加接地电位GND(≤0V)。当施加这种电位时，晶体管M1及晶体管M2的铁电层中产生极化，即使将导电层BG1及导电层BG2的电位恢复到接地电位(T2)，极化(剩余极化)仍然存在。在此，由于剩余极化的影响，晶体管M1及晶体管M2的S值变为S2(>S1)。除了对铁电层写入的时间时间以外，可以施加接地电位作为导电层BG1及导电层BG2的电位。
通过使导电层BG1和导电层BG2电连接，可以对它们施加同一电位。通过采用该结构，可以减少电路的布线数，而可以减小电路占有面积。另外，也可以分别控制导电层BG1和导电层BG2的电位。通过分别控制电位，可以根据各晶体管分别供应最合适的电位，而可以精确控制S值的变化。
<初始状态>
接着，说明对铁电层的写入结束的晶体管M1及晶体管M2中的运算处理。将流过布线x、布线y的电流分别记作Id1、Id2。作为初始状态(图3：T3至T4、图5)，对布线g施加高电平电位Vhi来使基准电流值Ix0流过输入侧布线x，使基准电流值的w倍的电流值w×Ix0流过输出侧布线y。基准电流值Ix0和电流值w×Ix0被设定为晶体管M1和晶体管M2在亚阈值区域中工作时流过的电流量。由于布线g为高电平电位Vhi，因此晶体管Tr1及晶体管Tr2成为开启状态，随时间的推移，晶体管M1和晶体管M2的栅极G1和栅极G2分别变为对应于基准电流值Ix0和电流值w×Ix0的电位，上述电位分别与施加到布线x和布线y的电位相等。在此，将上述电位记作Vg1和Vg2。
经过一定时间之后(T4)，将布线g的电位恢复到接地电位。由此，晶体管Tr1及晶体管Tr2变为关闭状态，保持晶体管M1和晶体管M2的栅极G1和栅极G2的各电位Vg1和Vg2。
<运算>
接着(图3：T5开始、图6)，在布线g的电位保持接地电位的状态下使基准电流值的x倍的电流值x×Ix0流过输入侧布线x。因为布线g的电位为接地电位，所以晶体管Tr1处于关闭状态，电流不经由晶体管Tr1流过，但晶体管M1的栅极G1的电位由于电容C1的电容耦合变为对应于电流值x×Ix0的电位。将电位变化量记作Δ。此时，在电容C1周边的电容耦合系数为1的情况下，布线x及晶体管M1的栅极G1的电位为Vg1+Δ。
同样地，在电容C2周边的电容耦合系数为1的情况下，晶体管M2的栅极G2的电位也由于布线x与电容C2的电容耦合以Δ量变化，变为Vg2+Δ。其结果是，x×w×Ix0的电流流过输出侧布线y。这是基准电流值的x×w倍，输出x乘以w的结果。电流值x×Ix0及电流值x×w×Ix0也被设定为晶体管M1及晶体管M2在亚阈值区域中工作时流过的电流量。
在此，使用设置在晶体管M2的GND一侧的电流检测器检测流过输出侧布线y的电流值x×w×Ix0，即可。并且，将该电路用作一个单元以矩阵状配置单元，并使用列方向上共用的布线y来检测电流，由此可以进行积和运算。
注意，在阈值电压Vth为正时，对布线x及布线y供应正电位，使晶体管M1的导电层BG1及晶体管M2的导电层BG2成为GND，由此晶体管M1、M2的各铁电层被施加与写入时相反的电场，但施加到布线x和布线y的电位分别是晶体管M1和晶体管M2在各亚阈值区域中工作的电位，所以该电场较小，并且通过进行高速驱动，可以在写入到铁电层的极化(剩余极化)反转或减少之前结束运算。
<工作例子2>
接着，说明制造晶体管Tr1、晶体管Tr2、晶体管M1及晶体管M2后的晶体管Tr1、晶体管Tr2、晶体管M1及晶体管M2这些晶体管的阈电压Vth为负的情况。
图7是阈电压Vth为负时的工作例子的时序图。另外，图8至图10示出各时序下的状态。
即使阈电压Vth为负，晶体管M1、M2中的将电场施加到铁电层的方向也与阈电压Vth为正的情况相同。也就是说，作为写入(图7：T6至T7、图8)，对导电层BG1及导电层BG2施加高电平电位Vhi(Vhi为大于0V的电位)，对布线g、布线x及布线y施加接地电位GND。与阈电压Vth为正的情况不同之处是：晶体管M1、M2的栅极即使对布线g施加接地电位GND也开启，所以也可以不对布线g施加高电平电位Vhi。另外，在将导电层BG1及导电层BG2的电位恢复到接地电位的时序(T7)，布线g的电位为低电平电位Vlo。注意，Vlo为低于接地电位GND的电位。
<初始状态>
作为初始状态(图7：T8至T9、图9)，对布线g施加接地电位GND(注意，接地电位GND高于Vth)来使基准电流值Ix0流过输入侧布线x，使基准电流值的w倍的电流值w×Ix0流过输出侧布线y。虽然基准电流值Ix0及电流值w×Ix0被设定为晶体管M1、M2在亚阈值区域中工作时流过的电流量，但是Vth为负，所以对输入侧布线x及输出侧布线y施加其电平低于接地电位GND的电位。
经过一定时间之后(T9)，将布线g的电位恢复到低电平电位Vlo。由此，晶体管Tr1及晶体管Tr2成为关闭状态，保持晶体管M1和晶体管M2的栅极G1和栅极G2的各电位Vg1和Vg2。
<运算>
接着(图7：T10开始、图10)，在布线g的电位保持低电平电位Vlo的状态下使基准电流值的x倍的电流值x×Ix0流过输入侧布线x。因为布线g的电位为低电平电位Vlo，所以晶体管Tr1处于关闭状态，电流不经由晶体管Tr1流过，但晶体管M1的栅极G1的电位由于电容C1的电容耦合变为对应于电流值x×Ix0的电位。将电位变化量记作Δ。此时，在电容C1周边的电容耦合系数为1的情况下，布线x及晶体管M1的栅极G1的电位为Vg1+Δ。
同样地，在电容C2周边的电容耦合系数为1的情况下，晶体管M2的栅极G2的电位也由于布线x与电容C2的电容耦合以Δ量变化，变为Vg2+Δ。其结果是，x×w×Ix0的电流流过输出侧布线y。这是基准电流值的x×w倍，输出x乘以w的结果。电流值x×Ix0及电流x×w×Ix0也被设定为晶体管M1及晶体管M2在亚阈值区域中工作时流过的电流量。
此时，如果改变施加到输出侧布线y的电位就不能进行正确的运算，所以在阈电压Vth为负的情况下，需要固定输出侧布线的电位。
对铁电层的写入在形成晶体管后进行一次即可。只要不施加与写入时相反的方向的电场，就仍存在极化，所以无需每次进行积和运算时都进行写入工作。另外，只要对铁电层进行一次写入，由于剩余极化的影响晶体管M1及晶体管M2的S值保持增大的状态，因此在运算处理中将导电层BG1及导电层BG2设定为接地电位GND等即可，无需对导电层BG1及导电层BG2施加电位以及进行控制，所以可以以低功耗进行运算处理。换言之，T2与T3之间以及T7与T8之间也可以连续进行，但无需连续进行。
优选的是，预先调查晶体管M1及晶体管M2各自的亚阈值区域中的特性(S值为S2时的Id-Vg特性)。因为晶体管M1及晶体管M2具有增大了S值的特性，所以可以精确地(高精度地)调整相对于想要流过布线x及布线y的电流要施加的电位，由此可以在布线x及布线y中的用来驱动的电压范围更宽的状态下进行积和运算。另外，即使晶体管M1及晶体管M2的亚阈值区域中的特性不清楚，只要可以通过检测流过布线x及布线y的电流值停止各布线的电位上升，就可以正确地进行运算。
根据本发明的一个方式，可以提供一种可靠性高且S值大的晶体管。另外，根据本发明的一个方式，可以提供一种将亚阈值区域用于计算的半导体装置。另外，根据本发明的一个方式，可以提供一种能够进行用来驱动的电压范围更宽的积和运算的半导体装置。
(实施方式3)
在本实施方式中，对上述实施方式中说明的半导体装置的结构例子及能够应用于半导体装置的晶体管的结构例子进行说明。
图11A是晶体管500的沟道方向上的截面图，图11B是晶体管500的沟道宽度方向上的截面图。图11A及图11B所示的晶体管500具有与实施方式1中说明的晶体管100同样的结构。作为晶体管500示出设置有可具有铁电性的材料的层522及导电体503的结构，但可以同时形成如下结构的晶体管：不设置可具有铁电性的材料的层522或导电体503的晶体管；或者不设置可具有铁电性的材料的层522和导电体503的双方的晶体管。此时，在将可具有铁电性的材料的层522设置在该晶体管中的情况下，可以延伸可具有铁电性的材料的层522来在该晶体管和晶体管500之间共用该层，也可以分开设置可具有铁电性的材料的层522。
晶体管500设置在绝缘体512的上方。
如图11A所示，晶体管500包括：配置在绝缘体512上的绝缘体514及绝缘体516；以嵌入绝缘体514及绝缘体516中的方式配置的导电体503；配置在绝缘体516及导电体503上的铁电层520；配置在铁电层520上的氧化物530；配置在氧化物530且彼此隔开的导电体542a及导电体542b；配置在导电体542a及导电体542b上且以重叠于导电体542a和导电体542b之间的区域的方式形成有开口的绝缘体580；配置在开口的底面及侧面的绝缘体550；以及配置在绝缘体550的形成面的导电体560。
导电体503以嵌入绝缘体514及绝缘体516中的方式配置，可以通过所谓的镶嵌工艺形成。通过采用这种结构，可以在较平坦的面上设置铁电层520。通过在平坦性高的面上形成铁电层520，可以使施加到可具有铁电性的材料的应力一定，而可以将可具有铁电性的材料的结晶结构作为呈现铁电性的结晶结构以一定程度包括在铁电层520中。
在晶体管500中，形成沟道的区域及其附近层叠有氧化物530a及氧化物530b的两层，但是本发明的一个方式不局限于此。例如，可以设置氧化物530b的单层、氧化物530b的上层设置有氧化物530c的三层结构或者四层以上的叠层结构。另外，在晶体管500中，导电体560具有两层的叠层结构，但是本发明的一个方式不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图11A及图11B所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。注意，在本说明书中，有时将氧化物530a及氧化物530b统称为氧化物530。
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的减小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而可以使晶体管500具有高频率特性。
在不设置可具有铁电性的材料的层522时，导电体560有时被用作第一栅(也称为顶栅极)电极。另外，导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压大于0V且可以减小关态电流。因此，与不对其施加负电位时相比，在对导电体503施加负电位的情况下，可以减小对导电体560供应的电位为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
另外，在设置可具有铁电性的材料的层522时，导电体503被用作对可具有铁电性的材料的层522施加电场来产生剩余极化的电极。此时，可以分别独立调整导电体503的电位与导电体560的电位并在电路驱动中对导电体503供应恒电位。
另外，在导电体503中，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。另外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明的一个方式不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。具体而言，优选使用TiNX、TaNX等金属氮化膜。
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
另外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在附图中，导电体503b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
可具有铁电性的材料的层522可以使用实施方式1所示的材料形成。在呈现铁电性的条件下使用可具有铁电性的材料。呈现铁电性的条件根据使用的材料而不同，具体而言，如膜中的晶体的结晶结构等。例如，在作为可具有铁电性的材料使用HfZrOX时，可具有铁电性的材料的层的厚度范围可以为2nm以上且30nm以下，优选为5nm以上且15nm以下，当膜中的晶体的结晶结构包括O相时呈现铁电性。
铁电层520也可以具有可具有铁电性的材料的层522和绝缘体的叠层结构。图11是在绝缘体516及导电体503上设置可具有铁电性的材料的层522且在可具有铁电性的材料的层522上设置作为第一绝缘体的绝缘体524的例子。另外，也可以在绝缘体516及导电体503上设置第二绝缘体且在第二绝缘体上设置可具有铁电性的材料的层522。另外，也可以采用如下结构：在靠近氧化物530一侧设置绝缘体524；在靠近导电体503一侧设置第二绝缘体；以及在绝缘体516及导电体503上依次设置第二绝缘体、可具有铁电性的材料的层522及第一绝缘体(绝缘体524)。
在不设置可具有铁电性的材料的层522而设置导电体503时，将第一绝缘体(绝缘体524)或第二绝缘体或者将第一绝缘体(绝缘体524)和第二绝缘体用作第二栅极绝缘膜。第二绝缘体可以使用可用于第一绝缘体(绝缘体524)的材料。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选在绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位，从而可以提高晶体管500的可靠性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
另外，也可以将具有上述过剩氧区域的绝缘体与氧化物530接触而进行加热处理、微波处理和RF处理中的一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中，发生VOH的键合切断的反应，换言之，发生“VOH→VO+H”的反应而可以实现脱氢化。在此产生的氢的一部分有时与氧键合而作为H2O从氧化物530或氧化物530附近的绝缘体被去除。另外，氢的一部分有时向导电体542a及导电体542b扩散俘获(也称为被吸杂)。
另外，上述微波处理例如优选使用具有产生高密度等离子体的电源的装置或对衬底一侧施加RF的电源的装置。例如，通过使用包含氧的气体且使用高密度等离子体，可以产生高密度的氧自由基，并且通过对衬底一侧施加RF，可以将由高密度等离子体产生的氧自由基有效地导入到氧化物530或氧化物530附近的绝缘体中。另外，在上述微波处理中，压力为133Pa以上，优选为200Pa以上，更优选为400Pa以上即可。另外，作为向进行微波处理的装置内导入的气体例如使用氧及氩，并且该微波处理在氧流量比(O2/(O2+Ar))为50％以下，优选为10％以上且30％以下的条件下进行。
另外，在晶体管500的制造工序中，优选以氧化物530的表面露出的状态进行加热处理。该加热处理例如优选以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。因此，可以对氧化物530供应氧而可以减少氧空位(VO)。另外，加热处理也可以在减压状态下进行。例如，加热处理优选在氧气氛下进行。或者，加热处理也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理之后，在氮气体或惰性气体气氛下连续进行加热处理。
另外，通过对氧化物530进行加氧化处理，可以将氧化物530中的氧空位由所供应的氧填补，换言之，可以促进“VO+O→null”的反应。再者，在残留在氧化物530中的氢与所供应的氧起反应，可以将该氢作为H2O去除(进行脱水化)。由此，可以抑制残留在氧化物530中的氢再键合于氧空位而形成VOH。
第二绝缘体优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。另外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的第二绝缘体。
注意，虽然在图11A及图11B的晶体管500中作为由两层叠层结构构成的铁电层520示出可具有铁电性的材料的层522和绝缘体524，但铁电层520也可以具有单层、两层或四层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料构成的叠层结构。
在晶体管500中，优选将用作氧化物半导体的金属氧化物用于包含沟道形成区域的氧化物530。在实施方式4中详细地说明用作氧化物半导体的金属氧化物。
另外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
另外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素Ma的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素Ma的原子个数比。另外，用于氧化物530a的金属氧化物中的相对于In的元素Ma的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素Ma的原子个数比。另外，用于氧化物530b的金属氧化物中的相对于元素Ma的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素Ma的In的原子个数比。另外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
具体而言，作为氧化物530a使用In、Ga、Zn的原子个数比为In：Ga：Zn＝1：3：4或1：1：0.5的金属氧化物即可。作为氧化物530b使用In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3或1：1：1的金属氧化物即可。作为氧化物530c使用In、Ga、Zn的原子个数比为In：Ga：Zn＝1：3：4、Ga、Zn的原子个数比为Ga：Zn＝2：1或者Ga：Zn＝2：5的金属氧化物。作为氧化物530c具有叠层结构的情况的具体例子，可以举出：In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3、In：Ga：Zn＝1：3：4的叠层结构；Ga、Zn的原子个数比为Ga：Zn＝2：1、In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3的叠层结构；Ga、Zn的原子个数比为Ga：Zn＝2：5、In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3的叠层结构；氧化镓、In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3的叠层结构等。
此外，例如，在用于氧化物530a的金属氧化物中的In与元素Ma的原子个数比比用于氧化物530b的金属氧化物中的In与元素Ma的原子个数比小时，作为氧化物530b可以使用具有In、Ga和Zn的原子个数比为In：Ga：Zn＝5：1：6或其附近、In：Ga：Zn＝5：1：3或其附近、In：Ga：Zn＝10：1：3或其附近等的组成的In-Ga-Zn氧化物。
作为上述以外的组成，在氧化物530b中例如可以使用具有In：Zn＝2：1的组成、In：Zn＝5：1的组成、In：Zn＝10：1的组成、这些组成中的任一个附近的组成等的金属氧化物。
优选将这些氧化物530a、氧化物530b、氧化物530c以满足上述原子个数比的关系的方式组合。例如，优选的是，作为氧化物530a及氧化物530c采用具有In：Ga：Zn＝1：3：4的组成及其附近的组成的金属氧化物，作为氧化物530b采用具有In：Ga：Zn＝4：2：3至4.1的组成及其附近的组成的金属氧化物或者具有In：Ga：Zn＝1：1：2的组成及其附近的组成或In：Ga：Zn＝1：1：1.2的组成及其附近的组成的金属氧化物。注意，上述组成表示形成在基体上的氧化物中的原子个数比或者溅射靶材中的原子个数比。另外，作为氧化物530b的组成，通过提高In的比率，可以提高晶体管的通态电流或场效应迁移率等，所以是优选的。
优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b、以及氧化物530b与氧化物530c除了氧之外包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。再者，氮化钽等金属氮化物膜对氢或氧具有阻挡性，所以是优选的。
此外，虽然在图11A及图11B中示出单层结构的导电体542a及导电体542b，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。另外，也可以层叠钛膜及铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
另外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。另外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，在导电体542a和导电体542b都不是氧化物且氧化物530使用金属氧化物时，因导电体542a及导电体542b与氧化物530接触而氧化物530中的氧扩散到导电体542a及导电体542b中，由此导电体542a及导电体542b有时被氧化。导电体542a及导电体542b的导电率因导电体542a及导电体542b的氧化而下降的可能性变高。注意，也可以将氧化物530中的氧向导电体542a及导电体542b扩散的情况称为导电体542a及导电体542b吸收氧化物530中的氧。
另外，如图11A所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域的一个，区域543b被用作源区域和漏区域的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式形成上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。另外，在区域543a(区域543b)中有时形成包括包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子浓度增加，区域543a(区域543b)成为低电阻区域。
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧和镁等中的一种或两种以上的用作绝缘体的金属氧化物。另外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。另外，在导电体542a及导电体542b是具有耐氧化性的材料或者即便吸收氧导电性也不会显著降低的材料的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
通过包括绝缘体544，可以抑制绝缘体580所包含的水及氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体542氧化。
绝缘体550被用作第一栅极绝缘膜。与上述绝缘体524同样，绝缘体550优选使用包含过量氧且通过加热释放氧的绝缘体形成。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过将通过加热释放氧的绝缘体用作绝缘体550，可以有效地从绝缘体550对氧化物530b的沟道形成区域供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
另外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物530的过剩氧的减少。另外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
另外，绝缘体550也可以具有叠层结构。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题，所以通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
在图11A及图11B中，用作栅电极或第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。另外，作为导电体560a可以使用能够应用于氧化物530的氧化物半导体。此时，通过使用溅射法形成导电体560a，可以降低导电体560b的电阻值而使其成为导电体。可以将该导电体称为OC(Oxide Conductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
绝缘体580优选具有过剩氧区域。通过设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧高效地供应给氧化物530。另外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560填埋于绝缘体580的开口，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的用作绝缘体的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
另外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
另外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。
根据本发明的一个方式，可以提供一种新颖晶体管。另外，根据本发明的一个方式，可以提供一种可靠性高且S值大的晶体管。另外，根据本发明的一个方式，可以提供一种可以在形成半导体装置后改变S值的晶体管。
另外，根据本发明的一个方式，可以形成背沟道一侧的导电层及/或铁电层的有无不同的晶体管，可以提供一种在一个电路中包括能够在形成半导体装置后改变S值的晶体管以及包括特性良好的晶体管的半导体装置。
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式4)
在本实施方式中，说明可用于上述实施方式中说明的OS晶体管的金属氧化物(以下称为氧化物半导体)。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
<结晶结构的分类>
首先，对氧化物半导体中的结晶结构的分类参照图12A进行说明。图12A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图12A所示，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。另外，completely amorphous包含在“Amorphous”中。另外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)(excluding single crystal and poly crystal)。另外，在“Crystalline”的分类中不包含single crystal、poly crystal及completely amorphous。另外，在“Crystal”中包含single crystal及poly crystal。
另外，图12A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新的边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”及在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此，图12B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱(纵轴以任意单位(a.u.)表示强度(Intensity))。另外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将图12B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。另外，图12B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。另外，图12B所示的CAAC-IGZO膜的厚度为500nm。
如图12B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。另外，如图12B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
另外，可以使用通过纳米束电子衍射法(NBED：Nano Beam ElectronDiffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图12C示出CAAC-IGZO膜的衍射图案。图12C是通过将电子束向平行于衬底的方向入射的NBED观察的衍射图案。另外，图12C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。另外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图12C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
另外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图12A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS。另外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。另外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。另外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。另外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
另外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。另外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
另外，在In-M-Zn氧化物(元素Ma为选自铝、镓、钇、锡及钛等中的一种或多种)中，CAAC-OS有包括层叠有包含铟(In)及氧的层(以下，In层)、含有元素Ma、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。另外，铟和元素Ma可以彼此置换。因此，有时(M，Zn)层包含铟。另外，有时In层包含元素Ma。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
另外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。另外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。另外，在上述畸变中，有时具有五角形、七角形等晶格排列。另外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。
另外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。另外，氧化物半导体的结晶性有时因杂质的混入及缺陷的生成等而降低，因此可以说CAAC-OS是杂质及缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及可靠性良好。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。另外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS及非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。另外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
<<氧化物半导体的构成>>
接着，说明上述的CAC-OS的详细内容。另外，CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。另外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。另外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。另外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。另外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。另外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
CAC-OS不具有组成不同的两种以上的膜的叠层结构。此外，第一区域及第二区域不是从层状结晶结构取出的部分。换言之，在第一区域及第二区域包含晶体时，这些晶体具有不同的晶体。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(控制开启/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-likeOS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
在此，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
另外，优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体中的载流子浓度可以为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，更进一步优选低于1×1010cm-3，且为1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。注意，有时将载流子浓度低的氧化物半导体称为“高纯度本征的氧化物半导体”或“实质上高纯度本征的氧化物半导体”。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅及/或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体中的硅及/或碳的浓度、与氧化物半导体的界面附近的硅及/或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
特别是，包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时氧化物半导体中形成氧空位。另外，在氢进入氧化物530的氧空位时，有时氧空位与氢键合而形成VOH。VOH有时被用作供体且生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含多量的氢的氧化物半导体的晶体管容易具有常开启特性。此外，因为氧化物半导体中的氢因受热、电场等作用而容易移动，所以当氧化物半导体包含多量的氢时可能会导致晶体管的可靠性降低。在本发明的一个方式中，优选尽量降低氧化物530中的VOH而成为高纯度本征或实质上高纯度本征。为了得到这种VOH被充分减少的氧化物半导体，重要的是：去除氧化物半导体中的水分、氢等杂质(有时记载为脱水、脱氢化处理)；以及对氧化物半导体供应氧来填补氧空位(有时也称为加氧化处理)。通过将VOH等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
氢进入氧空位的缺陷会被用作氧化物半导体的供体。然而，难以定量地评价该缺陷。于是，在氧化物半导体中，有时不是使用供体浓度而是使用载流子浓度进行评价。因此，在本说明书等中，作为氧化物半导体的参数，有时不是使用供体浓度而是使用假定不施加电场的状态下的载流子浓度。换言之，可以将本说明书等所记载的“载流子浓度”有时称为“供体浓度”。
因此，在将氧化物半导体用于氧化物530时，优选尽量减少氧化物半导体中的氢。具体而言，在氧化物半导体中，利用二次离子质谱(SIMS：Secondary Ion MassSpectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
此外，当在氧化物530中使用氧化物半导体时，该氧化物半导体优选是带隙高、本征(也称为I型)或实质上本征的半导体，并且沟道形成区域的氧化物半导体的载流子浓度优选低于1×1018cm-3，更优选低于1×1017cm-3，进一步优选低于1×1016cm-3，更优选的是低于1×1013cm-3，进一步优选的是低于1×1012cm-3。注意，对沟道形成区域的氧化物半导体的载流子浓度的下限值没有特别的限制，例如可以设定为1×10-9cm-3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式5)
根据本发明的一个方式的半导体装置可以应用于如CPU、GPU等处理器或芯片。通过将上述实施方式所示的半导体装置应用于CPU、GPU等处理器或芯片，可以使它们小型化并使其低功耗化。图13A至图13H示出具有根据本发明的一个方式的如CPU、GPU等处理器或芯片的电子设备的具体例子。
<电子设备及系统>
根据本发明的一个方式的CPU、GPU等芯片可以安装在各种各样的电子设备。作为电子设备的例子，例如除了电视装置、用于台式或笔记本式信息终端等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、电子书阅读器、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的GPU或芯片设置在电子设备中，可以使电子设备具备人工智能。
本发明的一个方式的电子设备也可以包括天线。通过使用天线接收信号，可以在显示部上显示影像、信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图13A至图13H示出电子设备的例子。
[信息终端]
图13A示出信息终端之一的移动电话机(智能手机)。信息终端5100包括外壳5101及显示部5102，作为输入接口在显示部5102中具备触控面板，并且在外壳5101上设置有按钮。
通过将本发明的一个方式的芯片应用于信息终端5100，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5102上的应用程序、识别由使用者输入到显示部5102所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5102上的应用程序、执行指纹、声纹等的生物识别的应用程序等。
图13B示出笔记本式信息终端5200。笔记本式信息终端5200包括信息终端主体5201、显示部5202及键盘5203。
与上述信息终端5100同样，通过将本发明的一个方式的芯片应用于笔记本式信息终端5200，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用笔记本式信息终端5200，可以研发新颖的人工智能。
注意，在上述例子中，图13A及图13B分别示出智能手机及笔记本式信息终端作为电子设备的例子，但是也可以应用智能手机及笔记本式信息终端以外的信息终端。作为智能手机及笔记本式信息终端以外的信息终端，例如可以举出PDA(Personal DigitalAssistant：个人数码助理)、台式信息终端、工作站等。
[游戏机]
图13C示出作为游戏机的一个例子的便携式游戏机5300。便携式游戏机5300包括外壳5301、外壳5302、外壳5303、显示部5304、连接部5305及操作键5306等。可以将外壳5302及外壳5303从外壳5301拆卸。通过将设在外壳5301中的连接部5305安装到其他外壳(未图示)，可以将输出到显示部5304的影像输出到其他视频显示设备(未图示)。此时，外壳5302及外壳5303分别可以被用作操作部。由此，多个游戏玩者可以同时玩游戏。可以将上述实施方式所示的芯片嵌入到设置在外壳5301、外壳5302及外壳5303的衬底的芯片等。
此外，图13D示出游戏机之一的固定式游戏机5400。固定式游戏机5400以无线或有线连接有控制器5402。
通过将本发明的一个方式的CPU、GPU等芯片应用于便携式游戏机5300及固定式游戏机5400等游戏机，可以实现低功耗的游戏机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
再者，通过将本发明的一个方式的CPU、GPU等芯片应用于便携式游戏机5300，可以实现具备人工智能的便携式游戏机5300。
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5300，可以实现不局限于游戏的程序的表现。例如，可以实现游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的人物的言行变化等的表现。
此外，当使用便携式游戏机5300玩需要多个游戏玩者的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
虽然图13C及图13D示出便携式游戏机及固定式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的CPU、GPU等芯片的游戏机不局限于此。作为应用本发明的一个方式的CPU、GPU等芯片的游戏机，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[大型计算机]
可以将本发明的一个方式的CPU、GPU等芯片应用于大型计算机。
图13E示出作为大型计算机的一个例子的超级计算机5500。图13F示出超级计算机5500所包括的机架(rack mount)式计算机5502。
超级计算机5500包括机架5501及多个机架式计算机5502。注意，多个计算机5502容纳在机架5501中。此外，计算机5502设有多个衬底5504，在该衬底上可以安装上述实施方式所说明的GPU或芯片。
超级计算机5500主要是适合于科学计算的大型计算机。科学计算需要以高速进行庞大的运算，因此功耗大且芯片的发热高。通过将本发明的一个方式的CPU、GPU等芯片应用于超级计算机5500，可以实现低功耗的超级计算机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路及模块带来的负面影响。
在图13E及图13F中，作为大型计算机的一个例子示出超级计算机，然而应用本发明的一个方式的CPU、GPU等芯片的大型计算机不局限于此。作为应用本发明的一个方式的CPU、GPU等芯片的大型计算机，例如可以举出提供服务的计算机(服务器)、大型通用计算机(主机)等。
[移动体]
本发明的一个方式的CPU、GPU等芯片可以应用于作为移动体的汽车及汽车的驾驶席周边。
图13G是示出移动体的一个例子的汽车室内的前挡风玻璃周边的图。图13G示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在支柱的显示面板5704。
通过显示速度表、转速计、行驶距离、燃料表、排档状态、空调的设定，显示面板5701至显示面板5703可以提供各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以用作照明装置。
通过将由设置在汽车的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以弥补被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车外侧的摄像装置拍摄的影像，可以弥补死角，从而可以提高安全性。此外，通过显示弥补看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以用作照明装置。
因为可以将本发明的一个方式的CPU、GPU等芯片用作人工智能的构成要素，例如可以将该芯片用于汽车的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[电器产品]
图13H示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
通过将本发明的一个方式的芯片应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
作为电器产品的一个例子说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
以上，本实施方式所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式及其他实施例等适当地组合而实施。
[实施例1]
在本实施例中，说明对图1所示的晶体管100进行模拟的内容及其结果。
在该模拟中，确认根据晶体管100的背沟道一侧的铁电层中的剩余极化(自发极化)的有无的晶体管的特性(S值)变化。具体而言，在图1的晶体管中对铁电层设置相当于剩余极化的固定电荷来进行器件模拟。注意，省略各层的厚度、相对介电常数等的参数。图14A至图14C示出器件模拟结果。图14A是Id-Vg曲线，图14B是Id为1×10-15A至1×10-12A的区域的放大图，图14C是将横轴设定为上述Id范围来算出各Id下的S值的图。
由图14B的结果可知，与不设置固定电场的情况(相当于没有剩余极化)相比，在设置固定电荷的情况(相当于有剩余极化)下，亚阈值区域中的Id的上升向负一侧漂移。另外，由图14C可知，S值更大。
[符号说明]
100：晶体管、103：导电层、120：铁电层、122：可具有铁电性的材料的层、124：绝缘层、130：半导体层、142a：导电层、142b：导电层、160：栅电极、500：晶体管、503：导电体、503a：导电体、503b：导电体、512：绝缘体、514：绝缘体、516：绝缘体、520：铁电层、522：可具有铁电性的材料的层、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、540a：导电体、540b：导电体、542：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、550：绝缘体、560：导电体、560a：导电体、560b：导电体、574：绝缘体、580：绝缘体、581：绝缘体

Claims (6)

1.一种晶体管，包括：
具有沟道形成区域的氧化物半导体层；
具有隔着绝缘层与所述氧化物半导体层重叠的区域的栅电极；以及
具有隔着铁电层与所述氧化物半导体层重叠的区域的第一导电层，
其中，所述铁电层包含晶体，
并且，所述晶体具有呈现铁电性的结晶结构。
2.一种半导体装置，包括：
第一晶体管，包括：
具有沟道形成区域的第一氧化物半导体层；
第一绝缘层；
具有隔着所述第一绝缘层与所述第一氧化物半导体层重叠的区域的第一栅电极；以及
具有隔着铁电层与所述第一氧化物半导体层重叠的区域的第一导电层，
第二晶体管，包括：
具有沟道形成区域的第二氧化物半导体层；
第二绝缘层；
具有隔着所述第二绝缘层与所述第二氧化物半导体层重叠的区域的第二栅电极；以及
所述铁电层，
其中，所述第二晶体管在隔着所述铁电层与所述第二氧化物半导体层重叠的区域中不包括接触于所述铁电层的导电层，
所述铁电层包含晶体，
并且，所述晶体具有呈现铁电性的结晶结构。
3.一种半导体装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第一电容；以及
第二电容，
其中，所述第一晶体管的栅极及所述第二晶体管的栅极与第一布线电连接，
所述第一晶体管的源极和漏极中的一个及所述第三晶体管的源极和漏极中的一个与第二布线电连接，
所述第一晶体管的源极和漏极中的另一个与所述第三晶体管的栅极电连接，
所述第二晶体管的源极和漏极中的一个及所述第四晶体管的源极和漏极中的一个与第三布线电连接，
所述第二晶体管的源极和漏极中的另一个与所述第四晶体管的栅极电连接，
所述第三晶体管的栅极通过第一电容与所述第二布线连接，
所述第四晶体管的栅极通过第二电容与所述第二布线连接，
所述第三晶体管及所述第四晶体管各自包括：
具有沟道形成区域的第一氧化物半导体层；
具有隔着第一绝缘层与所述第一氧化物半导体层重叠的区域的第一栅电极；以及
具有隔着铁电层与所述第一氧化物半导体层重叠的区域的第一导电层，
所述第一晶体管及所述第二晶体管各自包括：
具有沟道形成区域的第二氧化物半导体层；
具有隔着第二绝缘层与所述第二氧化物半导体层重叠的区域的第二栅电极；以及
所述铁电层，
所述铁电层包含晶体，
并且，所述晶体具有呈现铁电性的结晶结构。
4.根据权利要求1至3中任一项所述的半导体装置，
其中所述铁电层作为具有铁电性的材料包含含有铪和锆中的一方或双方的氧化物。
5.根据权利要求1至4中任一项所述的半导体装置，
其中通过对所述第一导电层与所述氧化物半导体层之间施加电场来使所述铁电层中产生极化。
6.一种半导体装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第一电容；以及
第二电容，
其中，所述第一晶体管的栅极及所述第二晶体管的栅极与第一布线电连接，
所述第一晶体管的源极和漏极中的一个及所述第三晶体管的源极和漏极中的一个与第二布线电连接，
所述第一晶体管的源极和漏极中的另一个与所述第三晶体管的栅极电连接，
所述第二晶体管的源极和漏极中的一个及所述第四晶体管的源极和漏极中的一个与第三布线电连接，
所述第二晶体管的源极和漏极中的另一个与所述第四晶体管的栅极电连接，
所述第三晶体管的栅极通过第一电容与所述第二布线连接，
所述第四晶体管的栅极通过第二电容与所述第二布线连接，
并且，所述第三晶体管的S值及所述第四晶体管的S值比所述第一晶体管的S值大。
CN202180077756.4A 2020-11-20 2021-11-09 晶体管以及半导体装置 Pending CN116457790A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-193613 2020-11-20
JP2020193613 2020-11-20
PCT/IB2021/060337 WO2022106955A1 (ja) 2020-11-20 2021-11-09 トランジスタ、及び半導体装置

Publications (1)

Publication Number Publication Date
CN116457790A true CN116457790A (zh) 2023-07-18

Family

ID=81708445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180077756.4A Pending CN116457790A (zh) 2020-11-20 2021-11-09 晶体管以及半导体装置

Country Status (4)

Country Link
US (1) US20230411521A1 (zh)
JP (1) JPWO2022106955A1 (zh)
CN (1) CN116457790A (zh)
WO (1) WO2022106955A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267704A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 半導体メモリセルおよびその製造方法
US8558295B2 (en) * 2009-08-25 2013-10-15 Electronics And Telecommunications Research Institute Nonvolatile memory cell and method of manufacturing the same
WO2017090559A1 (ja) * 2015-11-25 2017-06-01 東レ株式会社 強誘電体記憶素子、その製造方法、ならびにそれを用いたメモリセルおよびそれを用いた無線通信装置
CN110622348A (zh) * 2017-05-03 2019-12-27 株式会社半导体能源研究所 神经网络、蓄电系统、车辆及电子设备
WO2018234919A1 (ja) * 2017-06-21 2018-12-27 株式会社半導体エネルギー研究所 ニューラルネットワークを有する半導体装置

Also Published As

Publication number Publication date
JPWO2022106955A1 (zh) 2022-05-27
US20230411521A1 (en) 2023-12-21
WO2022106955A1 (ja) 2022-05-27

Similar Documents

Publication Publication Date Title
JP7264894B2 (ja) 半導体装置
JP7442997B2 (ja) 半導体装置
KR102637749B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
US20220352384A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7374918B2 (ja) 半導体装置
TWI809100B (zh) 半導體裝置、及半導體裝置的製造方法
JP7330950B2 (ja) 半導体装置
JP2024045444A (ja) 半導体装置の作製方法
JP7391875B2 (ja) 半導体装置
JP2020009960A (ja) 半導体装置、および半導体装置の作製方法
JP7395488B2 (ja) 半導体装置
JP7371201B2 (ja) 半導体装置
CN116457790A (zh) 晶体管以及半导体装置
CN115997276A (zh) 半导体装置
JP7322008B2 (ja) 半導体装置
WO2020109923A1 (ja) 半導体装置、および半導体装置の作製方法
US20210398809A1 (en) Manufacturing method of metal oxide and manufacturing method of semiconductor device
WO2020075022A1 (ja) トランジスタ、半導体装置、および電子機器
US20210320209A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN116034488A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination