KR102637749B1 - 반도체 장치 및 반도체 장치의 제작 방법 - Google Patents

반도체 장치 및 반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR102637749B1
KR102637749B1 KR1020207035605A KR20207035605A KR102637749B1 KR 102637749 B1 KR102637749 B1 KR 102637749B1 KR 1020207035605 A KR1020207035605 A KR 1020207035605A KR 20207035605 A KR20207035605 A KR 20207035605A KR 102637749 B1 KR102637749 B1 KR 102637749B1
Authority
KR
South Korea
Prior art keywords
oxide
insulator
conductor
film
additionally
Prior art date
Application number
KR1020207035605A
Other languages
English (en)
Other versions
KR20210019013A (ko
Inventor
슌페이 야마자끼
šœ페이 야마자끼
데쯔야 가께하따
유지 에기
야스히로 진보
유지로 사꾸라다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to KR1020247005021A priority Critical patent/KR20240024364A/ko
Publication of KR20210019013A publication Critical patent/KR20210019013A/ko
Application granted granted Critical
Publication of KR102637749B1 publication Critical patent/KR102637749B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

전기 특성이 양호한 반도체 장치를 제공한다. 내부에 기판이 제공된 체임버에 제 1 전구체를 도입하는 공정과, 제 1 전구체의 도입 후에 제 1 산화제를 도입하는 공정과, 제 1 산화제의 도입 후에 제 2 전구체를 도입하는 공정과, 제 2 전구체의 도입 후에 제 2 산화제를 도입하는 공정을 통하여 기판 위에 금속 산화물을 형성한다.

Description

반도체 장치 및 반도체 장치의 제작 방법
본 발명의 일 형태는 반도체 장치 및 반도체 장치의 제작 방법에 관한 것이다. 또는 본 발명의 일 형태는 반도체 웨이퍼, 모듈, 및 전자 기기에 관한 것이다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터 등의 반도체 소자를 비롯하여, 반도체 회로, 연산 장치, 기억 장치는 반도체 장치의 일 형태이다. 표시 장치(액정 표시 장치, 발광 표시 장치 등), 투영 장치, 조명 장치, 전기 광학 장치, 축전 장치, 기억 장치, 반도체 회로, 촬상 장치, 및 전자 기기 등은 반도체 장치를 갖는다고 할 수 있는 경우가 있다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
트랜지스터에 적용할 수 있는 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체가 주목을 받고 있다. 산화물 반도체로서는, 예를 들어 산화 인듐, 산화 아연 등의 단성분계 금속의 산화물뿐만 아니라, 다성분계 금속의 산화물도 알려져 있다. 다성분계 금속의 산화물 중에서도, 특히 In-Ga-Zn 산화물(이하, IGZO라고도 함)에 관한 연구가 활발하게 진행되고 있다.
IGZO에 관한 연구에 의하여, 산화물 반도체에서 단결정도 비정질도 아닌 CAAC(c-axis aligned crystalline) 구조 및 nc(nanocrystalline) 구조가 발견되었다(비특허문헌 1 내지 비특허문헌 3 참조). 비특허문헌 1 및 비특허문헌 2에는, CAAC 구조를 갖는 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술도 개시되어 있다. 또한 CAAC 구조 및 nc 구조보다 결정성이 낮은 산화물 반도체이어도 미소한 결정을 갖는다는 것이 비특허문헌 4 및 비특허문헌 5에 개시되어 있다.
또한 IGZO를 활성층으로서 사용한 트랜지스터는 오프 전류가 매우 낮고(비특허문헌 6 참조), 그 특성을 이용한 LSI 및 디스플레이가 보고되어 있다(비특허문헌 7 및 비특허문헌 8 참조).
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186 S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10 S. Ito et al., "The Proceedings of AM-FPD'13 Digest of Technical Papers", 2013, p.151-154 S. Yamazaki et al., "ECS Journal of Solid State Science and Technology", 2014, volume 3, issue 9, p.Q3012-Q3022 S. Yamazaki, "ECS Transactions", 2014, volume 64, issue 10, p.155-164 K. Kato et al., "Japanese Journal of Applied Physics", 2012, volume 51, p.021201-1-021201-7 S. Matsuda et al., "2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, p.T216-T217 S. Amano et al., "SID Symposium Digest of Technical Papers", 2010, volume 41, issue 1, p.626-629
본 발명의 일 형태는 전기 특성이 양호한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신뢰성이 양호한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 미세화 또는 고집적화가 가능한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 온 전류가 큰 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 주파수 특성이 높은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 생산성이 높은 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 장기간 데이터를 유지할 수 있는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 데이터의 기록 속도가 빠른 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 설계 자유도가 높은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 소비전력을 억제할 수 있는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태는 내부에 기판이 제공된 체임버에 제 1 전구체를 도입하는 공정과, 제 1 전구체의 도입 후에 제 1 산화제를 도입하는 공정과, 제 1 산화제의 도입 후에 제 2 전구체를 도입하는 공정과, 제 2 전구체의 도입 후에 제 2 산화제를 도입하는 공정을 통하여 기판 위에 금속 산화물을 형성하는 반도체 장치의 제작 방법이다.
본 발명의 일 형태는 내부에 기판이 제공된 체임버에 제 1 전구체를 도입하는 공정과, 제 1 전구체의 도입 후에 제 1 산화제를 도입하는 공정과, 제 1 산화제의 도입 후에 제 2 전구체를 도입하는 공정과, 제 2 전구체의 도입 후에 제 2 산화제를 도입하는 공정과, 제 2 산화제의 도입 후에 제 3 전구체를 도입하는 공정과, 제 3 전구체의 도입 후에 제 3 산화제를 도입하는 공정을 통하여 기판 위에 금속 산화물을 형성하는 반도체 장치의 제작 방법이다.
상기에서, 제 1 전구체는 인듐을 포함하는 것이 바람직하다.
상기에서, 제 2 전구체는 아연 및 갈륨 중 적어도 한쪽을 포함하는 것이 바람직하다.
상기에서, 제 2 전구체는 아연 및 갈륨 중 한쪽을 포함하는 것이 바람직하다.
상기에서, 제 3 전구체는 아연 및 갈륨 중 다른 쪽을 포함하는 것이 바람직하다.
상기에서, 금속 산화물은 인듐 및 아연을 포함하는 것이 바람직하다.
상기에서, 금속 산화물은 인듐과, 원소 M(M은 알루미늄, 갈륨, 이트륨, 또는 주석)과, 아연을 포함하는 것이 바람직하다.
상기에서, 금속 산화물은 결정 구조를 갖는 것이 바람직하다.
상기에서, 제 1 산화제는 오존, 산소, 물 중에서 선택된 적어도 하나를 포함하고, 제 2 산화제는 오존, 산소, 물 중에서 선택된 적어도 하나를 포함하는 것이 바람직하다.
상기에서, 제 2 산화제는 제 1 산화제와 같은 재료를 포함하는 것이 바람직하다.
상기에서, 제 3 산화제는 오존, 산소, 물 중에서 선택된 적어도 하나를 포함하는 것이 바람직하다.
본 발명의 일 형태에 의하여 전기 특성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 온 전류가 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 주파수 특성이 높은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 생산성이 높은 반도체 장치를 제공할 수 있다.
또는 장기간 데이터를 유지할 수 있는 반도체 장치를 제공할 수 있다. 또는 데이터의 기록 속도가 빠른 반도체 장치를 제공할 수 있다. 또는 설계 자유도가 높은 반도체 장치를 제공할 수 있다. 또는 소비전력을 억제할 수 있는 반도체 장치를 제공할 수 있다. 또는 신규 반도체 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 효과를 추출할 수 있다.
도 1은 본 발명의 일 형태에 따른 성막 방법을 설명하는 단면도.
도 2는 본 발명의 일 형태에 따른 금속 산화물의 단면도.
도 3은 본 발명의 일 형태에 따른 성막 방법을 설명하는 단면도.
도 4는 본 발명의 일 형태에 따른 성막 장치를 설명하는 상면도 및 단면도.
도 5는 본 발명의 일 형태에 따른 성막 장치를 설명하는 단면도.
도 6은 본 발명의 일 형태에 따른 성막 방법을 설명하는 도면.
도 7은 본 발명의 일 형태에 따른 금속 산화물의 원자수비의 범위를 설명하는 도면.
도 8은 본 발명의 일 형태에 따른 반도체 장치의 상면도 및 단면도.
도 9는 본 발명의 일 형태에 따른 반도체 장치의 단면도.
도 10은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 11은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 12는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 13은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 14는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 15는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 16은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 17은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 18은 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도.
도 19는 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도.
도 20은 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도.
도 21은 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도.
도 22는 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도.
도 23은 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도.
도 24는 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 블록도 및 사시도.
도 25는 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 회로도.
도 26은 본 발명의 일 형태에 따른 반도체 장치의 모식도.
도 27은 본 발명의 일 형태에 따른 기억 장치의 모식도.
도 28은 본 발명의 일 형태에 따른 전자 기기를 나타낸 도면.
이하에서 실시형태에 대하여 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되지는 않는다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어, 실제의 제조 공정에서, 에칭 등의 처리에 의하여 층이나 레지스트 마스크 등이 의도하지 않게 감소되는 경우가 있지만, 이해를 용이하게 하기 위하여 도면에 반영하지 않은 경우가 있다. 또한 도면에서 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이에 대한 반복적인 설명은 생략하는 경우가 있다. 또한 같은 기능을 갖는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 특히 상면도("평면도"라고도 함)나 사시도 등에서, 발명의 이해를 용이하게 하기 위하여 일부의 구성 요소의 기재를 생략하는 경우가 있다. 또한 일부의 숨은선 등의 기재를 생략하는 경우가 있다.
또한 본 명세서 등에서 제 1, 제 2 등으로 붙여지는 서수사는 편의상 사용되는 것이며, 공정 순서 또는 적층 순서를 나타내는 것이 아니다. 그러므로 예를 들어 "제 1"을 "제 2" 또는 "제 3" 등으로 적절히 바꿔 설명할 수 있다. 또한 본 명세서 등에 기재되는 서수사와, 본 발명의 일 형태를 특정하기 위하여 사용되는 서수사는 일치하지 않는 경우가 있다.
또한 본 명세서 등에서 "위에", "아래에" 등의 배치를 나타내는 어구는 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있다. 또한 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 그러므로 명세서에서 설명한 어구에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
예를 들어, 본 명세서 등에서 X와 Y가 접속된다고 명시적으로 기재되는 경우에는, X와 Y가 직접 접속되는 경우와, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도 도면 또는 문장에 개시되어 있는 것으로 한다.
여기서 X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한 소스나 드레인의 기능은 상이한 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화하는 경우 등에는 서로 바뀌는 경우가 있다. 그러므로 본 명세서 등에서는 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 경우가 있다.
또한 본 명세서 등에서 트랜지스터의 구조에 따라서는, 실제로 채널이 형성되는 영역에서의 채널 폭(이하 "실효적인 채널 폭"이라고도 함)과 트랜지스터의 상면도에서 나타내는 채널 폭(이하 "외관상 채널 폭"이라고도 함)이 상이한 경우가 있다. 예를 들어, 게이트 전극이 반도체의 측면을 덮는 경우, 실효적인 채널 폭이 외관상 채널 폭보다 커져, 그 영향을 무시할 수 없는 경우가 있다. 예를 들어, 미세하고 게이트 전극이 반도체의 측면을 덮는 트랜지스터에서는, 반도체의 측면에 형성되는 채널 형성 영역의 비율이 커지는 경우가 있다. 이 경우에는 외관상 채널 폭보다 실효적인 채널 폭이 더 크다.
이러한 경우, 실효적인 채널 폭을 실측에 의하여 추정하기 어려운 경우가 있다. 예를 들어, 설곗값으로부터 실효적인 채널 폭을 추정하기 위해서는, 반도체의 형상이 이미 알려져 있다는 가정이 필요하다. 따라서 반도체의 형상을 정확하게 알 수 없는 경우에는 실효적인 채널 폭을 정확하게 측정하기 어렵다.
본 명세서에서 단순히 채널 폭이라고 기재한 경우에는 외관상 채널 폭을 가리키는 경우가 있다. 또는 본 명세서에서 단순히 채널 폭이라고 기재한 경우에는 실효적인 채널 폭을 가리키는 경우가 있다. 또한 채널 길이, 채널 폭, 실효적인 채널 폭, 외관상 채널 폭 등은 단면 TEM 이미지 등을 해석하는 것 등에 의하여 값을 결정할 수 있다.
또한 반도체의 불순물이란, 예를 들어 반도체를 구성하는 주성분 외의 것을 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이라고 할 수 있다. 불순물이 포함됨으로써, 예를 들어 반도체의 DOS(Density of States)가 높아지거나, 결정성의 저하 등이 일어나는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 및 산화물 반도체의 주성분 외의 전이 금속(transition metal) 등이 있고, 예를 들어 수소, 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 산화물 반도체의 경우, 물도 불순물로서 기능하는 경우가 있다. 또한 산화물 반도체의 경우, 예를 들어 불순물의 혼입으로 인하여 산소 결손이 형성되는 경우가 있다. 또한 반도체가 실리콘인 경우, 반도체의 특성을 변화시키는 불순물로서는 예를 들어 산소, 수소를 제외한 1족 원소, 2족 원소, 13족 원소, 15족 원소 등이 있다.
또한 본 명세서 등에서 산화질화 실리콘이란 그 조성으로서 질소보다 산소의 함유량이 많은 것을 말한다. 또한 질화산화 실리콘이란 그 조성으로서 산소보다 질소의 함유량이 많은 것을 말한다.
또한 본 명세서 등에서 "절연체"라는 용어를 절연막 또는 절연층이라고 바꿔 말할 수 있다. 또한 "도전체"라는 용어를 도전막 또는 도전층이라고 바꿔 말할 수 있다. 또한 "반도체"라는 용어를 반도체막 또는 반도체층이라고 바꿔 말할 수 있다.
또한 본 명세서 등에서 "평행"이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 "실질적으로 평행"이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치되어 있는 상태를 말한다. 또한 "수직"이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다. 또한 "실질적으로 수직"이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치되어 있는 상태를 말한다.
또한 본 명세서에서 배리어막이란, 물, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 막이고, 상기 배리어막이 도전성을 갖는 경우에는 도전성 배리어막이라고 부르는 경우가 있다.
본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어, 트랜지스터의 반도체층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 즉, OS FET 또는 OS 트랜지스터라고 기재하는 경우에는, 산화물 또는 산화물 반도체를 갖는 트랜지스터라고 바꿔 말할 수 있다.
또한 본 명세서 등에서 노멀리 오프란 게이트에 전위를 인가하지 않거나, 또는 게이트에 접지 전위를 인가하였을 때, 트랜지스터를 흐르는 채널 폭 1μm당 전류가 실온에서 1Х10-20A 이하, 85℃에서 1Х10-18A 이하, 또는 125℃에서 1Х10-16A 이하인 것을 말한다.
(실시형태 1)
본 발명의 일 형태는 산화물 반도체로서 기능하는 금속 산화물(단순히 산화물이라고 부르는 경우가 있음)을 갖는 반도체 장치 및 그 제작 방법에 관한 것이다.
<산화물 반도체에 적용할 수 있는 금속 산화물>
이하에서 본 발명에 따른 산화물 반도체에 대하여 설명한다. 산화물 반도체는 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여, 알루미늄, 갈륨, 이트륨, 또는 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
여기서는, 산화물 반도체가 인듐, 원소 M, 및 아연을 포함하는 InMZnO인 경우를 생각한다. 또한 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등이다. 그 외에 원소 M에 적용할 수 있는 원소로서는 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘 등이 있다. 다만 원소 M으로서 상술한 원소를 복수 조합하여도 되는 경우가 있다.
또한 본 명세서 등에서는, 질소를 포함하는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
여기서, 금속 산화물이 인듐, 원소 M, 및 아연을 포함하는 경우에 대하여 생각한다. 또한 금속 산화물에 포함되는 인듐, 원소 M, 및 아연의 원자수비의 각각의 항을 [In], [M], 및 [Zn]으로 한다.
이하에서 도 7의 (A), (B), 및 (C)를 사용하여, 본 발명의 일 형태에서 설명하는 산화물에 사용할 수 있는 금속 산화물에 포함되는 인듐, 원소 M, 및 아연의 원자수비의 바람직한 범위에 대하여 설명한다. 또한 도 7의 (A), (B), 및 (C)에는 산소의 원자수비에 대해서는 기재하지 않았다. 또한 금속 산화물에 포함되는 인듐, 원소 M, 및 아연의 원자수비의 각각의 항을 [In], [M], 및 [Zn]으로 한다.
도 7의 (A), (B), 및 (C)에서 파선은 원자수비가 [In]:[M]:[Zn]=(1+α):(1-α):1(-1≤α≤1)인 라인, 원자수비가 [In]:[M]:[Zn]=(1+α):(1-α):2인 라인, 원자수비가 [In]:[M]:[Zn]=(1+α):(1-α):3인 라인, 원자수비가 [In]:[M]:[Zn]=(1+α):(1-α):4인 라인, 및 원자수비가 [In]:[M]:[Zn]=(1+α):(1-α):5인 라인을 나타낸다.
또한 일점쇄선은 원자수비가 [In]:[M]:[Zn]=5:1:β(β≥0)인 라인, 원자수비가 [In]:[M]:[Zn]=2:1:β인 라인, 원자수비가 [In]:[M]:[Zn]=1:1:β인 라인, 원자수비가 [In]:[M]:[Zn]=1:2:β인 라인, 원자수비가 [In]:[M]:[Zn]=1:3:β인 라인, 및 원자수비가 [In]:[M]:[Zn]=1:4:β인 라인을 나타낸다.
또한 도 7의 (A), (B), 및 (C)에 도시된 [In]:[M]:[Zn]=0:2:1의 원자수비 및 그 근방값을 갖는 금속 산화물은 스피넬형 결정 구조를 취하기 쉽다.
또한 금속 산화물 내에서 복수의 상이 공존하는 경우가 있다(2상 공존, 3상 공존 등). 예를 들어, 원자수비가 [In]:[M]:[Zn]=0:2:1의 근방값인 경우, 스피넬형 결정 구조와 층상 결정 구조의 2상이 공존하기 쉽다. 또한 원자수비가 [In]:[M]:[Zn]=1:0:0의 근방값인 경우, 빅스비아이트(bixbyite)형 결정 구조와 층상 결정 구조의 2상이 공존하기 쉽다. 금속 산화물 내에서 복수의 상이 공존하는 경우, 상이한 결정 구조들 사이에서 결정립계가 형성되는 경우가 있다.
도 7의 (A)에 나타낸 영역 A는 금속 산화물에 포함되는 인듐, 원소 M, 및 아연의 원자수비의 바람직한 범위의 일례에 대하여 나타낸 것이다.
금속 산화물은 인듐의 함유율을 높임으로써 캐리어 이동도(전자 이동도)를 높일 수 있다. 따라서 인듐의 함유율이 높은 금속 산화물은 인듐의 함유율이 낮은 금속 산화물과 비교하여 캐리어 이동도가 높다.
한편, 금속 산화물 내의 인듐 및 아연의 함유율이 낮아지면, 캐리어 이동도는 낮아진다. 따라서 원자수비가 [In]:[M]:[Zn]=0:1:0 및 그 근방값인 경우(예를 들어, 도 7의 (C)에 나타낸 영역 C)에는 절연성이 높아진다.
예를 들어 채널 형성 영역이나 저저항 영역에 사용되는 금속 산화물은, 캐리어 이동도가 높은, 도 7의 (A)의 영역 A로 나타내어지는 원자수비를 갖는 것이 바람직하다. 채널 형성 영역이나 저저항 영역에 사용되는 금속 산화물은, 예를 들어 In:Ga:Zn=4:2:3 내지 4.1 및 그 근방값 정도가 되도록 하면 좋다. 한편, 채널 형성 영역이나 저저항 영역을 둘러싸도록 금속 산화물을 제공하는 경우, 절연성이 비교적 높은, 도 7의 (C)의 영역 C로 나타내어지는 원자수비를 갖는 것이 바람직하다. 채널 형성 영역이나 저저항 영역을 둘러싸도록 제공되는 금속 산화물은, 예를 들어 In:Ga:Zn=1:3:4 정도 또는 In:Ga:Zn=1:3:2 정도가 되도록 하면 좋다. 또는 채널 형성 영역이나 저저항 영역을 둘러싸도록 제공되는 금속 산화물로서는, 채널 형성 영역이나 저저항 영역에 사용되는 금속 산화물과 동등한 금속 산화물을 사용하여도 좋다.
특히, 도 7의 (B)에 나타낸 영역 B에서는, 영역 A 중에서도 캐리어 이동도가 높고 신뢰성이 높은, 우수한 금속 산화물이 얻어진다.
또한 영역 B는 [In]:[M]:[Zn]=4:2:3 내지 4.1 및 그 근방값을 포함한다. 근방값에는 예를 들어 [In]:[M]:[Zn]=5:3:4가 포함된다. 또한 영역 B는 [In]:[M]:[Zn]=5:1:6 및 그 근방값, 및 [In]:[M]:[Zn]=5:1:7 및 그 근방값을 포함한다.
또한 금속 산화물의 원자수비는 금속 산화물 내에서의 산소의 확산 용이성 또는 투과 용이성에도 영향을 미친다.
인듐의 함유율이 높은 영역 A, 특히 영역 B의 금속 산화물(제 1 금속 산화물이라고 함)에서, 산소는 확산되기 쉽고, 제 1 금속 산화물에 인접한 재료에 포함되는 산소의 흡수나, 제 1 금속 산화물에 인접한 재료로의 산소의 방출이 용이하게 수행된다. 즉, 산소를 포함하는 제 1 재료와, 제 1 재료보다 산소의 함유량이 적은 제 2 재료 사이에 제 1 금속 산화물을 제공한 경우, 제 1 재료에 포함되는 산소가 제 1 금속 산화물을 투과하여 제 2 재료로 공급되는 경우가 있다. 한편, 영역 C의 금속 산화물(제 2 금속 산화물이라고 함)에서는, 산소의 확산은 일어나기 어렵기 때문에, 제 2 금속 산화물은 산소의 투과를 억제하고, 산소에 대한 차단층으로서 기능하는 경우가 있다. 즉, 산소를 포함하는 제 3 재료와, 제 3 재료보다 산소의 함유량이 적은 제 4 재료 사이에 제 2 금속 산화물을 제공함으로써, 제 3 재료에 포함되는 산소는 제 2 금속 산화물에 의하여 확산이 억제되고, 제 4 재료로의 공급이 억제되는 경우가 있다.
상술한 바와 같이, 금속 산화물에서의 원자수비는 전기 전도 특성의 관점 및 산소 확산 특성의 관점에서 중요하므로, 금속 산화물에 요구되는 특성에 따라 제어되어야 한다.
금속 산화물을 스퍼터링법에 의하여 형성하는 경우, 스퍼터링 타깃의 원자수비가 막의 원자수비에 의존한다. 금속 산화물로서 In-M-Zn 산화물을 사용하는 경우, 스퍼터링 타깃으로서는 다결정 In-M-Zn 산화물을 포함하는 타깃을 사용하는 것이 바람직하다. 또한 성막되는 금속 산화물의 원자수비는 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다. 예를 들어 금속 산화물에 사용하는 스퍼터링 타깃의 조성이 In:Ga:Zn=4:2:4.1[원자수비]인 경우, 성막되는 금속 산화물의 조성은 In:Ga:Zn=4:2:3[원자수비]의 근방이 되는 경우가 있다. 또한 금속 산화물에 사용하는 스퍼터링 타깃의 조성이 In:Ga:Zn=5:1:7[원자수비]인 경우, 성막되는 금속 산화물의 조성은 In:Ga:Zn=5:1:6[원자수비]의 근방이 되는 경우가 있다.
또한 금속 산화물이 갖는 성질은 원자수비에 의하여 일의적으로 정해지지 않는다. 같은 원자수비이어도 형성 조건에 따라 금속 산화물의 성질이 상이한 경우가 있다. 예를 들어 금속 산화물을 스퍼터링 장치로 성막하는 경우, 타깃의 원자수비로부터 벗어난 원자수비를 갖는 막이 형성된다. 또한 성막 시의 기판 온도에 따라서는, 타깃의 [Zn]보다 막의 [Zn]이 작아지는 경우가 있다. 따라서 도시된 영역은 금속 산화물이 특정한 특성을 갖는 경향이 있는 원자수비를 나타내는 영역이고, 영역 A 내지 영역 C의 경계는 엄밀하지 않다.
여기서, 원자수비가 다른 금속 산화물을 복수로 적층하는 경우, 각각의 원자수비에 대응하는 복수의 스퍼터링 타깃, 및 이들을 설치하는 복수의 체임버가 필요하다.
또한 스퍼터링법을 사용한 성막에서는, 성막 중의 입자가 피성막면에 입사하기 때문에, 피성막면에 따로 막이 형성되어 있는 경우에는, 상기 막에 성막 대미지가 부여될 우려가 있다. 여기서, 성막 대미지에는 성막 중의 입자가 상기 막 내에 입사하여 혼합층을 형성하는 것이나, 상기 막이 결정을 갖는 경우에 상기 막의 결정화율이 저하되는 것 등이 포함된다.
스퍼터링법을 사용한 성막에서의 상기 과제를 감안하면, 금속 산화물의 원자수비는 금속 산화물의 성막 조건으로 조정될 수 있는 것이 바람직하다. 또한 금속 산화물의 형성에는, 성막 대미지가 저감된 성막 방법을 사용하는 것이 바람직하다.
상기 과제에 대하여, 금속 산화물의 형성 방법으로서 ALD(Atomic Layer Deposition)법을 사용할 수 있다.
ALD법에서는 전구체 분자 또는 전구체에 포함되는 원자의 자기 제어성을 이용하여 한 층씩 원자를 퇴적할 수 있기 때문에, 매우 얇게 성막이 가능하고, 종횡비가 높은 구조로의 성막이 가능하고, 핀홀 등의 결함이 적은 성막이 가능하고, 피복성이 우수한 성막이 가능하고, 그리고 저온에서의 성막이 가능하다는 등의 효과가 있다. 또한 ALD법에는, 플라스마를 이용한 성막 방법인 플라스마 ALD(PEALD: Plasma Enhanced ALD)법도 포함된다. 플라스마를 이용하면, 더 낮은 온도에서 성막할 수 있기 때문에 바람직한 경우가 있다. 또한 ALD법에서 사용하는 전구체에는 탄소나 염소 등의 원소가 포함되는 경우가 있다. 그러므로 ALD법에 의하여 제공된 막은, 다른 성막법에 의하여 제공된 막과 비교하여 탄소나 염소 등의 원소를 많이 포함하는 경우가 있다. 또한 이들 원소의 정량은 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용하여 수행할 수 있다.
ALD법은 타깃 등으로부터 방출되는 입자가 퇴적되는 성막 방법과는 달리 피처리물의 표면에서의 반응에 의하여 막이 형성되는 성막 방법이다. 따라서 피처리물의 형상의 영향을 받기 어렵고, 단차 피복성이 양호한 성막 방법이다. 특히, ALD법은 우수한 단차 피복성과 우수한 두께 균일성을 갖기 때문에, 종횡비가 높은 개구부의 표면을 피복하는 경우 등에 적합하다. 다만 ALD법은 성막 속도가 비교적 느리기 때문에, 성막 속도가 빠른 CVD법 등의 다른 성막 방법과 조합하여 사용하는 것이 바람직한 경우도 있다.
ALD법은 원료 가스의 도입량에 의하여, 얻어지는 막의 조성을 제어할 수 있다. 예를 들어 ALD법에서는 원료 가스의 도입량이나 도입 횟수(펄스 횟수라고도 함)에 의하여, 임의의 조성을 갖는 막을 성막할 수 있다. 또한 예를 들어 ALD법에서는 성막하면서 원료 가스를 변화시킴으로써, 조성이 연속적으로 변화된 막을 성막할 수 있다. 원료 가스를 변화시키면서 성막하는 경우, 복수의 성막실을 사용하여 성막하는 경우와 비교하여, 반송이나 압력 조정에 걸리는 시간이 불필요하기 때문에, 성막에 걸리는 시간을 단축할 수 있다. 따라서 반도체 장치의 생산성을 높일 수 있는 경우가 있다.
<ALD 장치 및 ALD법을 사용한 성막 방법>
여기서, 본 발명의 일 형태의 금속 산화물의 형성에 사용할 수 있는 ALD 장치, 및 ALD법을 사용한 성막 방법에 대하여 설명한다.
ALD법을 이용한 성막 장치에서는, 반응을 위한 제 1 원료 가스(전구체, 금속 전구체라고도 함)와 제 2 원료 가스(반응제, 비금속 전구체라고도 함)를 번갈아 체임버에 도입하고, 이들 원료 가스의 도입을 반복함으로써 성막을 수행한다. 또한 원료 가스의 도입의 전환은, 예를 들어 각각의 스위칭 밸브(고속 밸브라고도 함)를 전환하여 수행할 수 있다. 또한 원료 가스를 도입할 때, 질소(N2)나 아르곤(Ar) 등의 불활성 가스를 캐리어 가스로서 원료 가스와 함께 체임버에 도입하여도 좋다. 캐리어 가스를 사용함으로써, 원료 가스의 휘발성이 낮거나, 또는 증기압이 낮은 경우에도, 원료 가스가 배관 내부나 밸브 내부에 흡착되는 것을 억제하고, 원료 가스를 체임버에 도입할 수 있다. 또한 형성되는 막의 균일성도 향상되므로 바람직하다.
ALD법을 사용한 성막 방법의 일례에 대하여 도 1을 사용하여 설명한다. 먼저, 제 1 원료 가스를 체임버에 도입하고(도 1의 (A) 참조), 기판 표면에 전구체(601)를 흡착시킨다(제 1 단계). 여기서, 전구체(601)가 기판 표면에 흡착되면, 표면 화학 반응의 자기 정지 기구가 작용되므로, 기판 위의 전구체의 층 위에 전구체가 더 흡착되지 않는다(도 1의 (B) 참조). 또한 표면 화학 반응의 자기 정지 기구가 작용되는 기판 온도의 적정 범위를 ALD Window라고도 한다. ALD Window는 전구체의 온도 특성, 증기압, 분해 온도 등에 따라 결정되지만, 100℃이상 500℃이하, 바람직하게는 200℃이상 400℃이하로 한다. 다음으로, 진공 배기에 의하여 잉여 전구체나 반응 생성물 등을 체임버로부터 배출한다(제 2 단계). 또한 진공 배기를 수행하는 대신에 불활성 가스(아르곤 또는 질소 등) 등을 체임버에 도입하고, 잉여 전구체나 반응 생성물 등을 체임버로부터 배출하여도 좋다. 이 단계는 퍼지(purge)라고도 불린다. 다음으로, 제 2 원료 가스로서 반응제(602)(예를 들어 산화제(오존(O3), 산소(O2), 물(H2O), 및 이들의 플라스마, 라디칼, 이온 등))를 체임버에 도입하여(도 1의 (C) 참조), 기판 표면에 흡착된 전구체(601)와 반응시킴으로써, 막의 구성 분자를 기판에 흡착시킨 채로, 전구체(601)에 포함되는 성분의 일부를 이탈시킨다(제 3 단계)(도 1의 (D) 참조). 다음으로, 진공 배기 또는 불활성 가스의 도입에 의하여 잉여 반응제(602)나 반응 생성물 등을 체임버로부터 배출한다(제 4 단계).
또한 본 명세서에서 이하에 특별히 기재되어 있지 않으면, 반응제 또는 산화제로서 오존, 산소, 물을 사용하는 경우, 이들은 가스나 분자의 상태에 한정되지 않고, 플라스마 상태, 라디칼 상태, 및 이온 상태의 것도 포함하는 것으로 한다. 플라스마 상태, 라디칼 상태, 또는 이온 상태의 산화제를 사용하여 성막하는 경우, 후술하는 라디칼 ALD 장치나 플라스마 ALD 장치를 사용하면 좋다.
전구체에 포함되는 탄소를 제거하기 위해서는 산화제로서 물을 사용하는 것이 바람직하다. 물에 포함되는 수소가 전구체에 포함되는 탄소와 반응하여 탄소를 전구체로부터 효율적으로 이탈시킬 수 있다. 한편, 형성되는 막 내에 포함되는 수소를 가능한 한 줄이자고 하는 경우에는, 산화제로서 수소를 포함하지 않는 오존이나 산소를 사용하는 것이 바람직하다. 또한 제 1 산화제로서 물을 체임버에 도입하여 전구체에 포함되는 탄소를 제거한 후, 진공 배기를 수행하고, 제 2 산화제로서 수소를 포함하지 않는 오존이나 산소를 체임버에 도입하여 수소를 제거하고, 진공 배기를 수행하여도 좋다. 그 후, 원하는 막 두께가 얻어질 때까지 제 1 단계 내지 제 4 단계를 반복하여 수행한다.
또한 앞의 설명에서는, 제 1 원료 가스를 체임버에 도입한 후에 제 2 원료 가스를 체임버에 도입하는 예를 설명하였지만, 본 발명은 이에 한정되지 않는다. 제 2 원료 가스를 체임버에 도입한 후에 제 1 원료 가스를 체임버에 도입하여도 좋다. 즉, 먼저 상기 제 3 단계를 수행하고, 이어서 제 4 단계를 수행한 후, 제 1 단계 내지 제 4 단계를 반복하여 수행함으로써 성막을 하여도 좋다. 또한 상기 제 3 단계 및 제 4 단계를 여러 번 반복한 후에 제 1 단계 내지 제 4 단계를 반복하여 수행함으로써 성막을 하여도 좋다.
이러한 식으로, 제 1 단계 전에 제 3 단계 및 제 4 단계를 1번씩 또는 여러 번 수행하면 체임버 내의 성막 분위기를 제어할 수 있기 때문에 바람직하다. 예를 들어 제 3 단계로서 산화제를 도입함으로써, 체임버 내를 산소 분위기로 할 수 있다. 산소 분위기에서 성막을 시작하면, 형성되는 막 내의 산소 농도를 높일 수 있어 바람직하다. 또한 상기 막의 하지가 되는 절연체나 산화물에도 산소를 공급할 수 있다. 이와 같은 방법을 사용하여 형성된 반도체 장치는, 양호한 특성을 갖고, 높은 신뢰성을 얻을 수 있다.
또한 제 1 단계 및 제 2 단계 후에, 제 3 단계에서의 제 2 원료 가스의 도입과, 제 4 단계에서의 진공 배기 또는 불활성 가스의 도입을 여러 번 반복하여 수행하여도 좋다. 즉, 제 1 단계, 제 2 단계, 제 3 단계, 제 4 단계, 제 3 단계, 제 4 단계와 같이, 제 3 단계와 제 4 단계를 반복하여 수행한 후에 제 1 단계 및 제 2 단계를 수행하여도 좋다.
예를 들어 제 3 단계에서 산화제로서 O3 및 O2를 도입하고, 제 4 단계에서 진공 배기를 수행하고, 이 공정을 여러 번 반복하여도 좋다.
또한 제 3 단계와 제 4 단계를 반복하는 경우, 반드시 같은 종류의 원료 가스의 도입을 반복할 필요는 없다. 예를 들어 첫 번째 제 3 단계에서 산화제로서 H2O를 사용하고, 2번째 이후의 제 3 단계에서 산화제로서 O3을 사용하여도 좋다.
이러한 식으로, 체임버 내에서 산화제의 도입과 진공 배기(또는 불활성 가스의 도입)를 단시간에 여러 번 반복함으로써, 기판 표면에 흡착된 전구체로부터, 불필요한 수소 원자, 탄소 원자, 염소 원자 등을 더 확실하게 제거하고, 체임버 외에 배제할 수 있다. 또한 산화제의 종류를 2종류로 늘림으로써, 기판 표면에 흡착된 전구체로부터 불필요한 수소 원자 등을 더 많이 제거할 수 있다. 이와 같이, 성막 중에 수소 원자가 막 내로 들어가지 않도록 함으로써, 형성된 막에 포함되는 물, 수소 등을 저감할 수 있다.
이와 같은 방법을 사용함으로써, TDS 분석에 있어서 100℃이상 700℃이하 또는 100℃이상 500℃이하의 표면 온도의 범위에서, 물 분자의 이탈량이 1.0Х1013molecules/cm2 이상 1.0Х1016molecules/cm2 이하, 더 바람직하게는 1.0Х1013molecules/cm2 이상 3.0Х1015molecules/cm2 이하인 막을 형성할 수 있다.
이러한 식으로, 기판 표면에 제 1 단일층을 성막할 수 있고, 제 1 단계 내지 제 4 단계를 다시 수행함으로써 제 1 단일층 위에 제 2 단일층을 적층할 수 있다. 제 1 단계 내지 제 4 단계를 가스 도입을 제어하면서, 막이 원하는 두께가 될 때까지 여러 번 반복함으로써, 단차 피복성이 우수한 박막을 형성할 수 있다. 박막의 두께는 반복하는 횟수에 의하여 조절할 수 있기 때문에, 정밀한 막 두께 조절이 가능하고, 미세한 트랜지스터를 제작하는 경우에 적합하다.
또한 상기 방법으로 형성된 막은 층상 구조를 갖는 경우가 있다. 또한 상기 방법으로 형성된 막이 결정 구조를 갖는 경우, 상기 막의 c축은 피성막면의 법선 방향에 실질적으로 평행한 방향으로 배향된다. 즉, 상기 막의 c축은 피성막면에 수직으로 배향된다. 자세한 내용은 나중에 설명하지만, 본 명세서에서는 이와 같은 결정 구조를 CAAC 구조라고 부르고, CAAC 구조를 갖는 산화물 반도체(금속 산화물)를 CAAC-OS라고 부르는 경우가 있다. ALD법을 사용함으로써, CAAC 구조를 갖는 금속 산화물을 형성할 수 있다.
ALD법은 열 에너지를 사용하여 전구체 및 반응제를 반응시켜 수행하는 성막 방법이다. 전구체 및 반응제의 반응에 필요한 온도는 이들의 온도 특성, 증기압, 분해 온도 등에 따라 결정되지만, 100℃이상 500℃이하, 바람직하게는 200℃이상 400℃이하로 한다. 또한 상기 전구체 및 반응제의 반응에 더하여, 제 3 원료 가스로서 플라스마 여기된 반응제도 체임버에 도입함으로써 처리를 수행하는 ALD법을 플라스마 ALD법이라고 부르는 경우가 있다. 이 경우, 제 3 원료 가스의 도입부에는 플라스마 생성 장치가 제공된다. 플라스마의 생성에는 유도 결합 플라스마(Inductively Coupled Plasma: ICP)를 사용할 수 있다. 또한 이에 대하여 전구체 및 반응제의 반응을 열 에너지로 수행하는 ALD법을 열 ALD법이라고 부르는 경우가 있다.
플라스마 ALD법에서는, 제 3 단계에서 플라스마 여기된 반응제를 도입함으로써 성막을 수행한다. 또는 상기 제 1 단계 내지 제 4 단계를 반복하여 수행하는 것과 동시에, 플라스마 여기된 반응제(제 2 반응제)를 도입함으로써 성막을 수행한다. 이 경우, 제 3 단계에서 도입되는 반응제를 제 1 반응제라고 부른다. 플라스마 ALD법에서 제 3 원료 가스로서 사용하는 제 2 반응제에는 상기 산화제와 같은 재료를 사용할 수 있다. 즉, 제 2 반응제로서, 플라스마 여기된 오존, 산소, 및 물을 사용할 수 있다. 또한 제 2 반응제로서는, 산화제 외에 질화제를 사용하여도 좋다. 질화제로서는 질소(N2)나 암모니아(NH3)를 사용할 수 있다. 또한 질소(N2)와 수소(H2)의 혼합 가스를 질화제로서 사용할 수 있다. 예를 들어 질소(N2) 5%, 수소(H2) 95%의 혼합 가스를 질화제로서 사용할 수 있다. 플라스마 여기된 질소나 암모니아를 도입하면서 성막을 수행함으로써, 금속 질화막 등의 질화막을 형성할 수 있다.
또한 제 2 반응제의 캐리어 가스로서, 아르곤(Ar)이나 질소(N2)를 사용하여도 좋다. 아르곤이나 질소 등의 캐리어 가스를 사용함으로써, 플라스마의 방전이 용이해지고, 플라스마 여기된 제 2 반응제가 용이하게 생성되기 때문에 바람직하다. 또한 플라스마 ALD법을 사용하여 금속 산화막 등의 산화막을 형성하는 경우, 캐리어 가스로서 질소를 사용하면, 막 내에 질소가 혼입되어 원하는 막질을 얻을 수 없는 경우가 있다. 이 경우, 캐리어 가스로서 아르곤을 사용하는 것이 바람직하다.
ALD법은 매우 얇은 막을 균일한 막 두께로 성막할 수 있다. 또한 요철을 갖는 면에 대해서도 표면 피복률이 높다.
또한 플라스마 ALD법에 의하여 성막함으로써, 열 ALD법에 비하여 더 낮은 온도에서의 성막이 가능하다. 플라스마 ALD법은, 예를 들어 100℃이하에서도 성막 속도를 저하시키지 않고 성막할 수 있다. 또한 플라스마 ALD법에서는, 산화제뿐만 아니라, 질화제 등 많은 반응제를 사용할 수 있기 때문에, 산화물뿐만 아니라, 질화물, 플루오린화물, 금속 등 많은 종류의 막을 성막할 수 있다.
또한 플라스마 ALD법을 수행하는 경우에는, ICP(Inductively Coupled Plasma) 등과 같이 기판으로부터 떨어진 상태에서 플라스마를 발생시킬 수도 있다. 이와 같이 플라스마를 발생시킴으로써, 플라스마 대미지를 억제할 수 있다.
이상의 방법에 의하여, 제 1 원료 가스에 포함되는 원자를 하나의 성분으로 하는 막, 산화막, 또는 질화막을 형성할 수 있다.
한편, 금속 산화물로서 복수의 금속을 포함하는 막을 형성하는 경우, 금속마다 복수의 전구체를 준비하고, 체임버에 순차적으로 도입하면 좋다.
금속 산화물로서 In-M-Zn 산화물을 형성하는 경우, 인듐을 포함하는 제 1 전구체를 포함하는 원료 가스를 체임버에 도입하고, 불필요한 원료 가스를 배기(퍼지)한다. 다음으로, 반응제로서 산화제를 체임버에 도입하고, 불필요한 반응제를 배기한다. 그리고 원소 M을 포함하는 제 2 전구체를 포함하는 원료 가스를 체임버에 도입하고, 불필요한 원료 가스를 배기(퍼지)한다. 이어서, 반응제로서 산화제를 체임버에 도입하고, 불필요한 반응제를 배기한다. 다음으로, 아연을 포함하는 제 3 전구체를 포함하는 원료 가스를 체임버에 도입하고, 불필요한 원료 가스를 배기(퍼지)한다. 그 후, 반응제로서 산화제를 체임버에 도입하고, 불필요한 반응제를 배기한다. 상술한 공정을 반복함으로써, 인듐을 포함하는 단일층과, 원소 M을 포함하는 단일층과, 아연을 포함하는 단일층을 포함하는 금속 산화물을 형성할 수 있다. 또한 원료 가스의 도입 순서는 상기에 한정되지 않는다. 제 1 전구체를 포함하는 원료 가스의 도입 후에 제 3 전구체를 포함하는 원료 가스를 도입하고, 그 후에 제 2 전구체를 포함하는 원료 가스를 도입하여도 좋고, 요구되는 막의 성질에 따라 실시자가 적절히 결정할 수 있다. 또한 각 원료 가스의 도입 후에, 불필요한 원료 가스의 배기, 반응제의 도입, 및 배기를 적절히 수행할 수 있다. 또한 금속 산화물은 In-M-Zn 산화물에 한정되지 않는다. 상술한 바와 같이, 금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하고, 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 금속 산화물에 포함되는 금속의 종류는 2종류이어도 좋고, 4종류 이상이어도 좋다.
또한 금속 산화물에 포함되는 금속의 원자수비는, 원하는 금속을 포함하는 전구체를 포함하는 원료 가스의 체임버에 대한 도입 횟수나, 성막 온도의 조정에 의하여 제어할 수 있다. 예를 들어 인듐이나 아연에 대하여 원소 M의 원자수비를 크게 하고자 하는 경우에는, 원소 M을 포함하는 제 2 전구체를 포함하는 원료 가스를 체임버에 도입하고, 불필요한 원료 가스를 배기하고, 반응제로서 산화제를 체임버에 도입하고, 불필요한 반응제를 배기한 후, 다시 원소 M을 포함하는 제 2 전구체를 포함하는 원료 가스를 체임버에 도입하고, 불필요한 원료 가스를 배기하고, 반응제로서 산화제를 체임버에 도입하고, 불필요한 반응제를 배기하면 좋다.
또한 복수의 전구체를 체임버에 도입하여도 좋고, 예를 들어 제 1 전구체를 포함하는 원료 가스를 체임버에 도입하고, 불필요한 원료 가스를 배기하고, 반응제를 체임버에 도입하고, 불필요한 반응제를 배기하고, 제 2 전구체 및 제 3 전구체를 포함하는 원료 가스를 체임버에 도입하고, 불필요한 원료 가스를 배기하고, 반응제를 체임버에 도입하고, 불필요한 반응제를 배기함으로써, In-M-Zn 산화물을 포함하는 금속 산화물을 형성하여도 좋다. 또한 체임버에 도입하는 전구체의 조합은 상기에 한정되지 않는다. 제 1 전구체 및 제 2 전구체를 포함하는 원료 가스를 체임버에 도입하여도 좋고, 제 1 전구체 및 제 3 전구체를 포함하는 원료 가스를 체임버에 도입하여도 좋고, 제 1 전구체, 제 2 전구체, 및 제 3 전구체를 포함하는 원료 가스를 체임버에 도입하여도 좋다. 요구되는 막의 성질에 따라 실시자가 적절히 결정할 수 있다.
또한 상이한 전구체를 포함하는 원료 가스를 연속하여 체임버에 도입하여도 좋다. 예를 들어 제 1 전구체를 포함하는 원료 가스를 체임버에 도입하고, 불필요한 원료 가스를 배기하고, 반응제를 체임버에 도입하고, 불필요한 반응제를 배기하고, 제 2 전구체를 포함하는 원료 가스를 체임버에 도입하고, 불필요한 원료 가스를 배기한 후, 체임버에 반응제를 도입하지 않고, 계속하여 제 3 전구체를 포함하는 원료 가스를 체임버에 도입하고, 불필요한 원료 가스를 배기하고, 반응제를 체임버에 도입하고, 불필요한 반응제를 배기함으로써, In-M-Zn 산화물을 포함하는 금속 산화물을 형성하여도 좋다. 또한 체임버에 연속하여 도입하는 전구체의 순서 및 조합은 상기에 한정되지 않는다. 제 3 전구체를 포함하는 원료 가스를 체임버에 도입한 후, 제 2 전구체를 포함하는 원료 가스를 체임버에 도입하여도 좋고, 제 1 전구체를 포함하는 원료 가스를 체임버에 도입한 후, 반응제의 도입을 수행하지 않고, 제 2 전구체를 포함하는 원료 가스를 체임버에 도입하여도 좋다. 요구되는 막의 성질에 따라 실시자가 적절히 결정할 수 있다.
또한 복수의 금속을 포함하는 전구체를 사용하여 금속 산화물을 형성하여도 좋다. 예를 들어 1분자 중에 인듐과 원소 M을 포함하는 전구체, 1분자 중에 인듐과 아연을 포함하는 전구체, 1분자 중에 원소 M과 아연을 포함하는 전구체 등을 사용하여 금속 산화물을 형성하여도 좋다.
<금속 산화물의 구성>
이하에서는 본 발명의 일 형태에 개시되는 트랜지스터에 사용할 수 있는 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
또한 본 명세서 등에서, CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. 또한 CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전성의 기능을 갖고, 재료의 일부에서는 절연성의 기능을 갖고, 재료의 전체에서는 반도체로서의 기능을 갖는다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 활성층에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 홀)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써, 양쪽의 기능을 최대한 높일 수 있다.
또한 CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 갖는다. 도전성 영역은 상술한 도전성의 기능을 갖고, 절연성 영역은 상술한 절연성의 기능을 갖는다. 또한 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한 도전성 영역은 주변이 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 갖는 성분으로 구성된다. 예를 들어 CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 갖는 성분과 도전성 영역에 기인하는 내로 갭을 갖는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때 내로 갭을 갖는 성분에서 주로 캐리어가 흐른다. 또한 내로 갭을 갖는 성분이 와이드 갭을 갖는 성분에 상보적으로 작용하고, 내로 갭을 갖는 성분과 연동하여 와이드 갭을 갖는 성분에도 캐리어가 흐른다. 그러므로 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉, CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
[금속 산화물의 구조]
산화물 반도체(금속 산화물)는 단결정 산화물 반도체와, 이 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는 예를 들어 CAAC-OS, 다결정 산화물 반도체, nc-OS, a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
CAAC-OS는 c축 배향성을 갖고, 또한 a-b면 방향에서 복수의 나노 결정이 연결되고, 변형을 갖는 결정 구조이다. 또한 변형이란, 복수의 나노 결정이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다.
나노 결정은 기본적으로 육각형이지만, 정육각형에 한정되지 않고 비정육각형인 경우가 있다. 또한 변형에서 오각형 및 칠각형 등의 격자 배열을 갖는 경우가 있다. 또한 CAAC-OS의 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인하는 것은 어렵다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는, CAAC-OS가, a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원소가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이다.
또한 CAAC-OS는 인듐 및 산소를 포함한 층(이하 In층)과 원소 M, 아연, 및 산소를 포함한 층(이하 (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 갖는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있고, (M, Zn)층의 원소 M이 인듐과 치환된 경우, (In, M, Zn)층이라고 나타낼 수도 있다. 또한 In층의 인듐이 원소 M과 치환된 경우, (In, M)층이라고 나타낼 수도 있다.
CAAC-OS는 결정성이 높은 금속 산화물이다. 한편, CAAC-OS에서는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 금속 산화물의 결정성은 불순물의 혼입이나 결함의 생성 등으로 인하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손(VO: oxygen vacancy라고도 함) 등)이 적은 금속 산화물이라고 할 수도 있다. 따라서 CAAC-OS를 갖는 금속 산화물은 물리적 성질이 안정된다. 그러므로 CAAC-OS를 갖는 금속 산화물은 열에 강하고 신뢰성이 높다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 갖는다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 따라서 막 전체에서 배향성이 보이지 않는다. 그러므로 nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다.
또한 인듐과 갈륨과 아연을 포함한 금속 산화물의 한 종류인 인듐-갈륨-아연 산화물(이하 IGZO)은 상술한 나노 결정으로 함으로써 안정적인 구조를 갖는 경우가 있다. 특히, IGZO는 대기 중에서 결정 성장하기 어려운 경향이 있기 때문에, 큰 결정(여기서는 수mm의 결정 또는 수cm의 결정)보다 작은 결정(예를 들어 상술한 나노 결정)으로 하였을 때 구조적으로 더 안정되는 경우가 있다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 갖는 금속 산화물이다. a-like OS는 공동(void) 또는 저밀도 영역을 갖는다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다.
산화물 반도체(금속 산화물)는 다양한 구조를 취하고, 각각이 상이한 특성을 갖는다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중 2종류 이상이 포함되어도 좋다.
또한 본 발명의 일 형태의 반도체 장치에서는, 산화물 반도체(금속 산화물)의 구조는 특별히 한정되지 않지만, 결정성을 갖는 것이 바람직하다. 예를 들어 산화물(230)을 CAAC-OS 구조로 하고, 산화물(243)을 육방정의 결정 구조로 할 수 있다. 산화물(230) 및 산화물(243)을 상기 결정 구조로 함으로써, 신뢰성이 높은 반도체 장치로 할 수 있다.
[불순물]
여기서, 금속 산화물 내에서의 각 불순물의 영향에 대하여 설명한다.
또한 금속 산화물에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 금속 산화물을 채널 형성 영역에 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 그러므로 금속 산화물 내의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다. 구체적으로는, 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 금속 산화물 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1Х1018atoms/cm3 이하, 바람직하게는 2Х1016atoms/cm3 이하로 한다.
또한 금속 산화물에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다.
그러므로 금속 산화물 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 금속 산화물에서 SIMS에 의하여 얻어지는 수소 농도를 1Х1020atoms/cm3 미만, 바람직하게는 1Х1019atoms/cm3 미만, 더 바람직하게는 5Х1018atoms/cm3 미만, 더욱 바람직하게는 1Х1018atoms/cm3 미만으로 한다. 불순물이 충분히 저감된 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 안정적인 전기 특성을 부여할 수 있다.
트랜지스터의 반도체에 사용하는 금속 산화물로서, 결정성이 높은 박막을 사용하는 것이 바람직하다. 상기 박막을 사용함으로써, 트랜지스터의 안정성 또는 신뢰성을 향상시킬 수 있다. 상기 박막으로서는, 예를 들어 단결정 금속 산화물의 박막 또는 다결정 금속 산화물의 박막이 있다. 그러나 단결정 금속 산화물의 박막 또는 다결정 금속 산화물의 박막을 기판 위에 형성하기 위해서는, 고온 또는 레이저 가열의 공정이 필요하다. 따라서 제조 비용이 증가하고, 또한 스루풋도 저하된다.
2009년에 CAAC 구조를 갖는 In-Ga-Zn 산화물(CAAC-IGZO라고 부름)이 발견된 것이 비특허문헌 1 및 비특허문헌 2에서 보고되어 있다. 여기서는, CAAC-IGZO는 c축 배향성을 갖고, 결정립계가 명확히 확인되지 않고, 저온에서 기판 위에 형성 가능하다는 것이 보고되어 있다. 또한 CAAC-IGZO를 사용한 트랜지스터는 우수한 전기 특성 및 신뢰성을 갖는다는 것이 보고되어 있다.
또한 2013년에는 nc 구조를 갖는 In-Ga-Zn 산화물(nc-IGZO라고 부름)이 발견되었다(비특허문헌 3 참조). 여기서는, nc-IGZO는 미소한 영역(예를 들어 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 갖고, 상이한 상기 영역 사이에서 결정 방위에 규칙성이 보이지 않는다는 것이 보고되어 있다.
비특허문헌 4 및 비특허문헌 5에서는, 상기 CAAC-IGZO, nc-IGZO, 및 결정성이 낮은 IGZO의 각각의 박막에 대한 전자선 조사에 의한 평균 결정 크기의 추이(推移)가 나타나 있다. 결정성이 낮은 IGZO의 박막에서는, 전자선이 조사되기 전에도 1nm 정도의 결정성 IGZO가 관찰되었다. 따라서 여기서는 IGZO에서 완전한 비정질 구조(completely amorphous structure)의 존재가 확인되지 않았다는 것이 보고되어 있다. 또한 결정성이 낮은 IGZO의 박막에 비하여, CAAC-IGZO의 박막 및 nc-IGZO의 박막은 전자선 조사에 대한 안정성이 높다는 것이 나타나 있다. 따라서 트랜지스터의 반도체로서 CAAC-IGZO의 박막 또는 nc-IGZO의 박막을 사용하는 것이 바람직하다.
금속 산화물을 사용한 트랜지스터는, 비도통 상태에서 누설 전류가 매우 낮고, 구체적으로는 트랜지스터의 채널 폭 1μm당 오프 전류가 yA/μm(10-24A/μm) 오더인 것이 비특허문헌 6에 나타나 있다. 예를 들어, 금속 산화물을 사용한 트랜지스터의 누설 전류가 낮다는 특성을 응용한 저소비전력의 CPU 등이 개시되어 있다(비특허문헌 7 참조).
또한 금속 산화물을 사용한 트랜지스터의 누설 전류가 낮다는 특성을 이용한, 상기 트랜지스터의 표시 장치로의 응용이 보고되어 있다(비특허문헌 8 참조). 표시 장치에서는 표시되는 화상이 1초에 수십 번 전환된다. 1초당 화상 전환 횟수는 리프레시 레이트라고 불린다. 또한 리프레시 레이트를 구동 주파수라고 부르는 경우도 있다. 이와 같은 사람의 눈으로 지각하기 어려운 고속 화면 전환이 눈의 피로의 원인으로 생각되고 있다. 그러므로 비특허문헌 8에서 표시 장치의 리프레시 레이트를 저하시켜, 화상의 재기록 횟수를 줄이는 것이 제안되어 있다. 또한 리프레시 레이트를 저하시킨 구동에 의하여, 표시 장치의 소비전력을 저감할 수 있다. 이러한 구동 방법을 아이들링 스톱(idling stop(IDS)) 구동이라고 부른다.
CAAC 구조 및 nc 구조의 발견은 CAAC 구조 또는 nc 구조를 갖는 금속 산화물을 사용한 트랜지스터의 전기 특성 및 신뢰성의 향상, 그리고 제조 비용 절감 및 스루풋의 향상에 기여하고 있다. 또한 상기 트랜지스터의 누설 전류가 낮다는 특성을 이용한, 상기 트랜지스터의 표시 장치 및 LSI로의 응용 연구가 진행되고 있다.
상술한 바와 같이, ALD법에서는 종횡비가 높은 구조로의 성막이 가능하고, 구조체의 측면에 대해서도 높은 피복성으로 성막할 수 있다. ALD법을 사용함으로써, 피성막면의 방향에 상관없이 CAAC 구조의 금속 산화물을 용이하게 형성할 수 있다. 예를 들어 구조체가 볼록 형상이나 오목 형상을 갖는 경우에도, 구조체의 상면, 밑면, 측면, 및 경사를 갖는 면에 대하여 높은 피복성으로 금속 산화물을 형성할 수 있다. 즉, 각 피성막면에서 법선 방향으로 실질적으로 일정한 막 두께를 갖는 금속 산화물을 형성할 수 있다. 구조체의 상면, 밑면, 측면, 및 경사를 갖는 면 각각에 형성된 금속 산화물에서, 최대 막 두께에 대한 최소 막 두께의 비율을 0.5 이상 1 이하, 바람직하게는 0.7 이상 1 이하, 더 바람직하게는 0.9 이상 1 이하로 할 수 있다. 이때 금속 산화물이 결정 구조를 갖는 경우, 그 c축은 각의 피성막면의 법선 방향에 실질적으로 평행한 방향으로 배향된다. 즉, c축은 각 피성막면에 수직으로 배향된다.
도 2는 구조체(50)에 형성된 In-M-Zn 산화물을 포함하는 금속 산화물(51)을 도시한 도면이다. 여기서 구조체란, 트랜지스터 등의 반도체 장치를 구성하는 요소를 가리킨다. 구조체(50)에는 기판, 게이트 전극, 소스 전극, 및 드레인 전극 등의 도전체, 게이트 절연막, 층간 절연막, 하지 절연막 등의 절연체, 금속 산화물이나 실리콘 등의 반도체 등이 포함된다. 도 2의 (A)에서는 구조체(50)의 피성막면이 기판(또는 기체, 도시하지 않았음)에 평행하게 배치되는 경우를 도시하였다. 도 2의 (B)는 도 2의 (A)에서의 금속 산화물(51)의 일부인 영역(53)의 확대도이다. 도 2의 (B)에서는, 구조체(50)의 상면 또는 밑면에 인듐을 포함하는 층과, 원소 M 및 아연을 포함하는 층이 적층된 상태를 도시하였다. In을 포함하는 층은 구조체(50)의 피성막면에 평행하게 배치되고, 그 위에 원소 M 및 아연을 포함하는 층이 구조체(50)의 피성막면에 평행하게 배치되어 있다. 즉, 금속 산화물(51)의 a-b면은 구조체(50)의 피성막면에 실질적으로 평행하고, 금속 산화물(51)의 c축은 구조체(50)의 피성막면의 법선 방향에 실질적으로 평행하다.
도 2의 (C)에서는 구조체(50)의 피성막면이 기판(또는 기체, 도시하지 않았음)에 수직으로 배치되는 경우를 도시하였다. 도 2의 (D)는 도 2의 (C)에서의 금속 산화물(51)의 일부인 영역(54)의 확대도이다. 도 2의 (D)에서는, 구조체(50)의 측면에 인듐을 포함하는 층과, 원소 M 및 아연을 포함하는 층이 적층된 상태를 도시하였다. In을 포함하는 층은 구조체(50)의 피성막면에 평행하게 배치되고, 그 위에 원소 M 및 아연을 포함하는 층이 구조체(50)의 피성막면에 평행하게 배치되어 있다. 즉, 금속 산화물(51)의 a-b면은 구조체(50)의 피성막면에 실질적으로 평행하고, 금속 산화물(51)의 c축은 구조체(50)의 피성막면의 법선 방향에 실질적으로 평행하다.
여기서 도 3을 사용하여, In-M-Zn 산화물을 포함하는 금속 산화물(51)의 형성 방법에 대하여 자세히 설명한다. 또한 도 3에서는, 인듐을 포함하는 층으로서 InO층을 형성하고, 그 위에 원소 M 및 아연을 포함하는 층으로서 (M,Zn)O층을 형성하는 예를 도시하였지만, 본 실시형태는 이에 한정되지 않는다. 먼저, (M,Zn)O층을 형성하고, 그 위에 InO층을 형성하여도 좋다. 또한 InO층 위에 원소 M을 포함하는 층 및 아연을 포함하는 층 중 한쪽을 형성하고, 그 위에 원소 M을 포함하는 층 및 아연을 포함하는 층 중 다른 쪽을 형성하여도 좋다.
먼저, 인듐을 포함하는 전구체를 포함하는 원료 가스를 체임버에 도입하여, 구조체(50)의 표면에 전구체를 흡착시킨다(도 3의 (A) 참조). 여기서, 원료 가스에는 전구체 외에, 아르곤이나 질소 등의 캐리어 가스가 포함된다. 인듐을 포함하는 전구체로서는, 트라이에틸인듐, 트리스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)인듐, 사이클로펜타다이엔일인듐 등을 사용할 수 있다. 다음으로, 체임버 내를 퍼지하여, 잉여 전구체나 반응 생성물 등을 체임버로부터 배출한다. 그리고 반응제로서 산화제를 체임버에 도입하여, 흡착된 전구체와 반응시키고, 인듐을 기판에 흡착시킨 채로 인듐 이외의 성분을 이탈시킴으로써, 인듐과 산소가 결합된 InO층을 형성한다(도 3의 (B) 참조). 산화제로서는 오존, 산소, 물 등을 사용할 수 있다. 다음으로, 체임버 내를 퍼지하여, 불필요한 반응제나 반응 생성물 등을 체임버로부터 배출한다.
다음으로, 원소 M을 포함하는 전구체 및 아연을 포함하는 전구체를 포함하는 원료 가스를 체임버에 도입하여, InO층 위에 전구체를 흡착시킨다(도 3의 (C) 참조). 원료 가스에는 전구체 외에, 아르곤이나 질소 등의 캐리어 가스가 포함된다. 원소 M으로서 갈륨을 사용하는 경우, 갈륨을 포함하는 전구체로서 트라이메틸갈륨, 트라이에틸갈륨, 삼염화 갈륨, 트리스(다이메틸아마이드)갈륨, 갈륨(III)아세틸아세토네이트, 트리스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)갈륨, 다이메틸클로로갈륨, 다이에틸클로로갈륨 등을 사용할 수 있다. 또한 아연을 포함하는 전구체로서 다이메틸아연, 다이에틸아연, 비스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)아연 등을 사용할 수 있다. 다음으로, 체임버 내를 퍼지하여, 잉여 전구체나 반응 생성물 등을 체임버로부터 배출한다. 그리고 반응제로서 산화제를 체임버에 도입하여, 흡착된 전구체와 반응시키고, 원소 M이나 아연을 기판에 흡착시킨 채로 원소 M 및 아연 이외의 성분을 이탈시킴으로써, 원소 M과 산소가 결합된 층 및 아연과 산소가 결합된 층 (M,Zn)O층을 형성한다. 다음으로, 체임버 내를 퍼지하여, 불필요한 반응제나 반응 생성물 등을 체임버로부터 배출한다. (M,Zn)O층의 형성을 여러 번 반복함으로써, 원하는 원자 수, 층수, 및 두께를 갖는 (M,Zn)O층을 형성하여도 좋다(도 3의 (D) 참조).
다음으로, (M,Zn)O층 위에 상술한 방법으로 InO층을 다시 형성한다(도 3의 (E) 참조). 이상의 방법을 반복함으로써, 기판 또는 구조체 위에 금속 산화물(51)을 형성할 수 있다.
또한 상기 전구체 중에는 금속 원소 외에, 탄소 및 염소 중 한쪽 또는 양쪽을 포함하는 것이 있다. 탄소를 포함하는 전구체를 사용하여 형성된 막에는 탄소가 포함되는 경우가 있다. 또한 염소를 포함하는 전구체를 사용하여 형성된 막에는 염소가 포함되는 경우가 있다.
상술한 바와 같이, ALD법을 사용하여 금속 산화물(51)을 형성함으로써, 피성막면의 법선 방향에 실질적으로 평행하게 c축이 배향된 CAAC 구조의 금속 산화물을 형성할 수 있다.
여기서, ALD법을 사용하여 성막할 수 있는 장치의 일례로서, 성막 장치(4000)의 구성에 대하여 도 4의 (A) 및 (B)를 사용하여 설명한다. 도 4의 (A)는 멀티 체임버형 성막 장치(4000)의 모식도이고, 도 4의 (B)는 성막 장치(4000)로서 사용할 수 있는 ALD 장치의 단면도이다.
<성막 장치의 구성예>
성막 장치(4000)는 반입 반출실(4002)과, 반입 반출실(4004)과, 반송실(4006)과, 성막실(4008)과, 성막실(4009)과, 성막실(4010)과, 반송 암(4014)을 갖는다. 여기서, 반입 반출실(4002), 반입 반출실(4004), 및 성막실(4008) 내지 성막실(4010)은 반송실(4006)에 각각 독립적으로 접속되어 있다. 이에 의하여, 성막실(4008) 내지 성막실(4010)에서 대기에 노출시키지 않고 연속하여 성막을 수행할 수 있기 때문에, 막 내에 불순물이 혼입되는 것을 방지할 수 있다. 또한 기판과 막의 계면, 및 각 막의 계면의 오염이 저감되기 때문에, 청정한 계면을 얻을 수 있다.
또한 반입 반출실(4002), 반입 반출실(4004), 반송실(4006), 및 성막실(4008) 내지 성막실(4010)은 수분의 부착 등을 방지하기 위하여, 이슬점이 관리된 불활성 가스(질소 가스 등)가 충전되는 것이 바람직하고, 감압이 유지되는 것이 바람직하다.
또한 성막실(4008) 내지 성막실(4010)에는 ALD 장치를 사용할 수 있다. 또한 성막실(4008) 내지 성막실(4010) 중 어느 것에 ALD 장치 이외의 성막 장치를 사용하는 구성으로 하여도 좋다. 성막실(4008) 내지 성막실(4010)에 사용할 수 있는 성막 장치로서는, 예를 들어 스퍼터링 장치, 플라스마 CVD(PECVD: Plasma Enhanced CVD) 장치, 열 CVD(TCVD: Thermal CVD) 장치, 광 CVD(Photo CVD) 장치, 금속 CVD(MCVD: Metal CVD) 장치, 유기 금속 CVD(MOCVD: Metal Organic CVD) 장치 등이 있다. 또한 성막실(4008) 내지 성막실(4010) 중 어느 하나 또는 복수에 성막 장치 이외의 기능을 갖는 장치를 제공하여도 좋다. 상기 장치로서는, 예를 들어 가열 장치(대표적으로는 진공 가열 장치), 플라스마 발생 장치(대표적으로는 μ파 플라스마 발생 장치) 등이 있다.
예를 들어 성막실(4008)이 ALD 장치이고, 성막실(4009)이 PECVD 장치이고, 성막실(4010)이 금속 CVD 장치인 경우, 성막실(4008)에서 금속 산화물을, 성막실(4009)에서 게이트 절연막으로서 기능하는 절연막을, 성막실(4010)에서 게이트 전극으로서 기능하는 도전막을 형성할 수 있다. 이때, 금속 산화물과, 그 위의 절연막과, 그 위의 도전막을 대기에 노출시키지 않고 연속하여 형성할 수 있다.
또한 성막 장치(4000)는 반입 반출실(4002), 반입 반출실(4004), 성막실(4008) 내지 성막실(4010)을 갖는 구성을 갖지만, 본 발명은 이에 한정되는 것이 아니다. 성막 장치(4000)의 성막실이 4개 이상인 구성을 가져도 좋다. 또한 성막 장치(4000)는 매엽식(枚葉式)으로 하여도 좋고, 복수의 기판을 한 번에 성막하는 배치식으로 하여도 좋다.
<ALD 장치>
다음으로, 성막 장치(4000)로서 사용할 수 있는 ALD 장치의 구성에 대하여 도 4의 (B)를 사용하여 설명한다. ALD 장치는 성막실(체임버(4020))과, 원료 공급부(4021)(원료 공급부(4021a 및 4021b))와, 원료 공급부(4031)와, 도입량 제어기인 고속 밸브(4022a, 4022b)와, 원료 도입구(4023)(원료 도입구(4023a 및 4023b))와, 원료 도입구(4033)와, 원료 배출구(4024)와, 배기 장치(4025)를 갖는다. 체임버(4020) 내에 설치되는 원료 도입구(4023a, 4023b, 및 4033)는 공급관이나 밸브를 통하여 원료 공급부(4021a, 4021b, 및 4031)에 각각 접속되어 있고, 원료 배출구(4024)는 배출관이나 밸브나 압력 조정기를 통하여 배기 장치(4025)에 접속되어 있다.
또한 도 4의 (B)에 도시된 바와 같이 체임버(4020)에 플라스마 발생 장치(4028)를 접속시킴으로써, 열 ALD법뿐만 아니라 플라스마 ALD법에 의해서도 성막을 할 수 있다. 플라스마 발생 장치(4028)는 고주파 전원에 접속된 코일(4029)을 사용하는 ICP형 플라스마 발생 장치로 하는 것이 바람직하다. 고주파 전원은 10kHz 이상 100MHz 이하, 바람직하게는 1MHz 이상 60MHz 이하, 더 바람직하게는 10MHz 이상 60MHz 이하의 주파수를 갖는 전력을 출력할 수 있다. 예를 들어 13.56MHz, 60MHz의 주파수를 갖는 전력을 출력할 수 있다. 플라스마 ALD법은 저온에서도 성막 레이트를 저하시키지 않고 성막을 할 수 있기 때문에, 성막 효율이 낮은 매엽식 성막 장치에 사용되는 것이 좋다.
체임버 내부에는 기판 홀더(4026)가 있고, 그 기판 홀더(4026) 위에 기판(4030)을 배치한다. 기판 홀더(4026)에는 일정한 전위 또는 고주파가 인가되는 기구가 제공되어도 좋다. 또는 기판 홀더(4026)는 플로팅이어도 좋고 접지되어도 좋다. 또한 체임버 외벽에는 히터(4027)가 제공되어 있고, 체임버(4020) 내부, 기판 홀더(4026), 및 기판(4030) 표면 등의 온도를 제어할 수 있다. 히터(4027)는 기판(4030) 표면의 온도를 100℃ 이상 500℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 제어할 수 있는 것이 바람직하고, 히터(4027) 자체의 온도는 100℃ 이상 500℃ 이하로 설정할 수 있는 것이 바람직하다.
원료 공급부(4021a, 4021b, 및 4031)에서는, 기화기나 가열 수단 등에 의하여 고체의 원료나 액체의 원료로부터 원료 가스를 형성한다. 또는 원료 공급부(4021a, 4021b, 및 4031)를 기체의 원료 가스를 공급하는 구성으로 하여도 좋다.
또한 도 4의 (B)에서는 원료 공급부(4021)를 2개, 원료 공급부(4031)를 하나 제공하는 예를 도시하였지만, 본 실시형태는 이에 한정되지 않는다. 원료 공급부(4021)를 하나 또는 3개 이상 제공하여도 좋다. 또한 원료 공급부(4031)를 2개 이상 제공하여도 좋다. 또한 고속 밸브(4022a, 4022b)는 시간으로 정밀하게 제어할 수 있고, 원료 공급부(4021a)로부터 공급되는 원료 가스와 원료 공급부(4021b)로부터 공급되는 원료 가스의 공급을 제어하는 구성을 갖는다.
도 4의 (B)에 도시된 성막 장치에서는, 기판(4030)을 기판 홀더(4026) 위에 반입하고, 체임버(4020)를 밀폐 상태로 한 후, 히터(4027)에 의하여 기판(4030)을 원하는 온도(예를 들어 100℃ 이상 500℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하)로 하고, 원료 공급부(4021a)로부터 공급되는 원료 가스의 공급과, 배기 장치(4025)에 의한 배기와, 원료 공급부(4031)로부터 공급되는 원료 가스의 공급과, 배기 장치(4025)에 의한 배기를 반복함으로써 박막을 기판 표면에 형성한다. 또한 상기 박막의 형성에서, 원료 공급부(4021b)로부터 공급되는 원료 가스의 공급과, 배기 장치(4025)에 의한 배기를 더 수행하여도 좋다. 히터(4027)의 온도는 형성되는 막의 종류, 원료 가스, 원하는 막질, 기판이나 거기에 제공되는 막이나 소자의 내열성에 따라 적절히 결정하면 좋다. 예를 들어 히터(4027)의 온도를 200℃ 이상 300℃ 이하로 설정하여 성막하여도 좋고, 300℃ 이상 500℃ 이하로 설정하여 성막하여도 좋다.
히터(4027)를 사용하여 기판(4030)을 가열하면서 성막을 함으로써, 후공정에서 필요한 기판(4030)의 가열 처리를 생략할 수 있다. 즉, 히터(4027)가 제공된 체임버(4020) 또는 성막 장치(4000)를 사용함으로써, 기판(4030) 위의 막의 형성과, 기판(4030)의 가열 처리를 겸할 수 있다.
도 4의 (B)에 도시된 성막 장치에서는, 원료 공급부(4021) 및 원료 공급부(4031)에서 사용하는 원료(휘발성 유기 금속 화합물 등)를 적절히 선택함으로써, 금속 산화물을 형성할 수 있다. 금속 산화물로서 인듐, 갈륨, 아연을 포함하는In-Ga-Zn 산화물을 형성하는 경우, 적어도 3개의 원료 공급부(4021)와, 적어도 하나의 원료 공급부(4031)가 제공된 성막 장치를 사용하는 것이 바람직하다. 제 1 원료 공급부(4021)로부터 인듐을 포함하는 전구체가 공급되고, 제 2 원료 공급부(4021)로부터 갈륨을 포함하는 전구체가 공급되고, 제 3 원료 공급부(4021)로부터 아연을 포함하는 전구체가 공급되는 것이 바람직하다. 금속 산화물의 형성에 갈륨 및 아연을 포함하는 전구체를 사용하는 경우, 원료 공급부(4021)는 적어도 2개 제공되면 좋다. 인듐을 포함하는 전구체, 갈륨을 포함하는 전구체, 및 아연을 포함하는 전구체로서 각각 상술한 전구체를 사용할 수 있다.
또한 원료 공급부(4031)로부터는 반응제가 공급된다. 반응제로서는 오존, 산소, 물 중 적어도 하나를 포함하는 산화제를 사용할 수 있다.
또한 원료 공급부(4021a, 4021b, 및 4031)에서 사용하는 원료(휘발성 유기 금속 화합물 등)를 적절히 선택함으로써, 하프늄, 알루미늄, 탄탈럼, 지르코늄 등 중에서 선택된 한 종류 이상의 원소를 포함하는 산화물(복합 산화물도 포함함)을 포함하여 구성되는 절연층을 성막할 수 있다. 구체적으로는, 산화 하프늄을 포함하여 구성되는 절연층, 산화 알루미늄을 포함하여 구성되는 절연층, 하프늄 실리케이트를 포함하여 구성되는 절연층, 또는 알루미늄 실리케이트를 포함하여 구성되는 절연층 등을 성막할 수 있다. 또한 원료 공급부(4021a, 4021b, 및 4031)에서 사용하는 원료(휘발성 유기 금속 화합물 등)를 적절히 선택함으로써, 텅스텐층, 타이타늄층 등의 금속층이나, 질화 타이타늄층 등의 질화물층 등의 박막을 성막할 수도 있다.
예를 들어 ALD 장치에 의하여 산화 하프늄층을 형성하는 경우에는, 용매와 하프늄 전구체 화합물을 포함하는 액체(하프늄 알콕사이드나, 테트라키스다이메틸아마이드하프늄(TDMAHf) 등의 하프늄 아마이드)를 기화시킨 제 1 원료 가스와, 산화제로서 오존(O3) 및 산소(O2)의 제 2 원료 가스를 사용한다. 이 경우, 원료 공급부(4021a)로부터 공급되는 제 1 원료 가스가 TDMAHf이고, 원료 공급부(4031)로부터 공급되는 제 2 원료 가스가 오존 및 산소이다. 또한 테트라키스다이메틸아마이드하프늄의 화학식은 Hf[N(CH3)2]4이다. 또한 다른 재료액으로서는 테트라키스(에틸메틸아마이드)하프늄 등이 있다. 또한 제 2 원료 가스로서는 물을 사용할 수 있다.
ALD 장치에 의하여 산화 알루미늄층을 형성하는 경우에는, 용매와 알루미늄 전구체 화합물(TMA: 트라이메틸알루미늄 등)을 포함하는 액체를 기화시킨 제 1 원료 가스와, 산화제로서 오존(O3) 및 산소(O2)를 포함하는 제 2 원료 가스를 사용한다. 이 경우, 원료 공급부(4021a)로부터 공급되는 제 1 원료 가스가 TMA이고, 원료 공급부(4031)로부터 공급되는 제 2 원료 가스가 오존 및 산소이다. 또한 트라이메틸알루미늄의 화학식은 Al(CH3)3이다. 또한 다른 재료액으로서는, 트리스(다이메틸아마이드)알루미늄, 트라이아이소뷰틸알루미늄, 알루미늄트리스(2,2,6,6-테트라메틸-3,5-헵테인다이오네이트) 등이 있다. 또한 제 2 원료 가스로서는 물을 사용할 수 있다.
도 5는, 성막 장치(4000)에 사용할 수 있는 ALD 장치의 상이한 구성에 대하여 설명하기 위한 것이다. 또한 도 4의 (B)에 도시된 ALD 장치와 같은 구성이나, 그 기능에 대해서는 자세한 설명을 생략하는 경우가 있다.
도 5의 (A)는 플라스마 ALD 장치의 일 형태를 도시한 모식도이다. 플라스마 ALD 장치(4100)에서는 반응실(4120)과 반응실(4120) 상부에 플라스마 생성실(4111)이 제공되어 있다. 반응실(4120)은 체임버라고 부를 수 있다. 또는 반응실(4120)과 플라스마 생성실(4111)을 통틀어 체임버라고 부를 수 있다. 반응실(4120)은 원료 도입구(4123)와 원료 배출구(4124)를 갖고, 플라스마 생성실(4111)은 원료 도입구(4133)를 갖는다. 또한 플라스마 생성 장치(4128)에 의하여 RF 등의 고주파나 마이크로파를 플라스마 생성실(4111)에 도입된 가스에 인가하여, 플라스마 생성실(4111) 내에 플라스마(4131)를 생성할 수 있다. 마이크로파를 사용하여 플라스마(4131)를 생성하는 경우, 대표적으로는 주파수 2.45GHz의 마이크로파가 사용된다. 이와 같은 마이크로파를 사용하여 생성된 플라스마를 ECR(Electron Cyclotron Resonance) 플라스마라고 부르는 경우가 있다. 또한 반응실(4120)은 기판 홀더(4126)를 갖고, 그 위에 기판(4130)이 배치된다. 원료 도입구(4123)로부터 도입된 원료 가스는 반응실(4120)에 제공된 히터로부터의 열에 의하여 분해되고, 기판(4130) 위에 퇴적된다. 또한 원료 도입구(4133)로부터 도입된 원료 가스는 플라스마 생성 장치(4128)에 의하여 플라스마 상태가 된다. 플라스마 상태가 된 원료 가스는, 기판(4130) 표면에 도달되기 전까지에 전자나 다른 분자와 재결합하여 라디칼 상태가 되고, 기판(4130)에 도달된다. 이와 같이, 라디칼을 이용하여 성막을 하는 ALD 장치를 라디칼 ALD(Radical-Enhanced ALD) 장치라고 부르는 경우도 있다. 또한 플라스마 ALD 장치(4100)에서 플라스마 생성실(4111)을 반응실(4120) 상부에 제공하는 구성을 도시하였지만, 본 실시형태는 이에 한정되지 않는다. 플라스마 생성실(4111)을 반응실(4120)의 측면에 인접하여 제공하여도 좋다.
도 5의 (B)는 플라스마 ALD 장치의 일 형태를 도시한 모식도이다. 플라스마 ALD 장치(4200)는 체임버(4220)를 갖는다. 체임버(4220)는 전극(4213), 원료 배출구(4224), 기판 홀더(4226)를 갖고, 그 위에 기판(4230)이 배치된다. 전극(4213)은 원료 도입구(4223)와, 도입된 원료 가스를 체임버(4220) 내에 공급하는 샤워 헤드(4214)를 갖는다. 또한 전극(4213)에는 콘덴서(4217)를 통하여 고주파를 인가할 수 있는 전원(4215)이 접속되어 있다. 기판 홀더(4226)에는 일정한 전위 또는 고주파가 인가되는 기구가 제공되어도 좋다. 또는 기판 홀더(4226)는 플로팅이어도 좋고 접지되어도 좋다. 전극(4213) 및 기판 홀더(4226)는 각각 플라스마(4231)를 생성하기 위한 상부 전극 및 하부 전극으로서 기능한다. 원료 도입구(4223)로부터 도입된 원료 가스는 체임버(4220)에 제공된 히터로부터의 열에 의하여 분해되고, 기판(4230) 위에 퇴적된다. 또는 원료 도입구(4223)로부터 도입된 원료 가스는 전극(4213)과 기판 홀더(4226) 사이에서 플라스마 상태가 된다. 플라스마 상태가 된 원료 가스는, 플라스마(4231)와 기판(4230) 사이에서 발생하는 전위차(이온 시스(ion sheath)라고도 함)에 의하여 기판(4230)에 입사한다.
도 5의 (C)는 도 5의 (B)와는 다른 플라스마 ALD 장치의 일 형태를 도시한 모식도이다. 플라스마 ALD 장치(4300)는 체임버(4320)를 갖는다. 체임버(4320)는 전극(4313), 원료 배출구(4324), 기판 홀더(4326)를 갖고, 그 위에 기판(4330)이 배치된다. 전극(4313)은 원료 도입구(4323)와, 도입된 원료 가스를 체임버(4320) 내에 공급하는 샤워 헤드(4314)를 갖는다. 또한 전극(4313)에는 콘덴서(4317)를 통하여 고주파를 인가할 수 있는 전원(4315)이 접속되어 있다. 기판 홀더(4326)에는 일정한 전위 또는 고주파가 인가되는 기구가 제공되어도 좋다. 또는 기판 홀더(4326)는 플로팅이어도 좋고 접지되어도 좋다. 전극(4313) 및 기판 홀더(4326)는 각각 플라스마(4331)를 생성하기 위한 상부 전극 및 하부 전극으로서 기능한다. 플라스마 ALD 장치(4300)는 전극(4313)과 기판 홀더(4326) 사이에, 콘덴서(4322)를 통하여 고주파를 인가할 수 있는 전원(4321)이 접속된 메시(4319)를 갖는다는 점에서 플라스마 ALD 장치(4200)와 다르다. 메시(4319)를 제공함으로써, 기판(4130)으로부터 플라스마(4231)를 멀어지게 할 수 있다. 원료 도입구(4323)로부터 도입된 원료 가스는 체임버(4320)에 제공된 히터로부터의 열에 의하여 분해되고, 기판(4330) 위에 퇴적된다. 또는 원료 도입구(4323)로부터 도입된 원료 가스는 전극(4313)과 기판 홀더(4326) 사이에서 플라스마 상태가 된다. 플라스마 상태가 된 원료 가스는, 메시(4319)에 의하여 전하가 제거되고, 라디칼 등의 전기적으로 중성인 상태로 기판(4130)에 도달된다. 그러므로 이온의 입사나 플라스마로 인한 손상이 억제된 성막을 수행할 수 있다.
<성막 시퀀스>
도 6의 (A)에, 도 4의 (B)에 도시된 ALD 장치를 사용한 성막 시퀀스를 나타내었다. 먼저, 체임버(4020) 내의 기판 홀더(4026)에 기판(4030)을 설치한다(S101). 다음으로, 히터(4027)의 온도 조절을 수행한다(S102). 그리고 기판(4030)의 온도가 기판 면 내에서 균일하게 되도록 기판(4030)을 기판 홀더(4026) 위에서 유지한다(S103). 이어서 상술한 제 1 단계 내지 제 4 단계에 의하여 성막을 수행한다. 즉, 체임버(4020)에 제 1 원료 가스 및 제 2 원료 가스를 번갈아 도입하여, 기판(4030) 위에 성막을 수행한다(S104). 또한 S103과 S104 사이에 체임버(4020) 내부를 산소 분위기로 하는 처리를 수행하여도 좋다. 기판(4030)의 설치 및 유지 후에 체임버(4020) 내부를 산소 분위기로 함으로써, 기판(4030) 및 기판(4030) 위에 제공된 막에 산소를 첨가할 수 있는 경우가 있다. 또한 성막 전의 기판(4030) 및 기판(4030) 위에 제공된 막으로부터 수소를 이탈시킬 수 있는 경우가 있다. 기판(4030) 내 또는 막 내의 수소가 기판(4030) 내 또는 막 내에 첨가된 산소와 반응하여 물(H2O)이 되고 기판(4030) 또는 막으로부터 이탈되는 경우가 있다.
도 6의 (B)는 상기 성막 시퀀스의 구체적인 예를 나타낸 것이다. 상기 S101 내지 S103에 따라 기판(4030)을 기판 홀더(4026)에 설치하고, 히터(4027)의 온도 조절 및 기판(4030)의 유지를 수행한다.
다음으로, 제 1 원료 가스 및 제 2 원료 가스를 번갈아 도입하여, 기판(4030) 위에 성막을 수행한다(S104). 제 1 원료 가스 및 제 2 원료 가스의 도입은 각각 펄스상으로 수행된다. 도 6의 (B)에서는, 제 1 원료 가스 및 제 2 원료 가스의 도입을 각각 ON으로 나타내고, 원료 가스가 도입되지 않는 기간을 OFF로 나타내었다. 제 1 원료 가스 및 제 2 원료 가스가 모두 도입되지 않는 기간에는, 체임버(4020) 내를 배기한다. 체임버(4020)에 제 1 원료 가스를 도입하는 펄스 시간은 0.1초 이상 1초 이하, 바람직하게는 0.1초 이상 0.5초 이하로 하는 것이 바람직하다. 또한 제 1 원료 가스가 도입되지 않는 기간, 즉 체임버(4020) 내를 배기하는 시간은 1초 이상 15초 이하, 바람직하게는 1초 이상 5초 이하로 한다. 체임버(4020)에 제 2 원료 가스를 도입하는 펄스 시간은 0.1초 이상 30초 이하, 바람직하게는 0.3초 이상 15초 이하로 하는 것이 바람직하다. 또한 제 2 원료 가스가 도입되지 않는 기간, 즉 체임버(4020) 내를 배기하는 시간은 1초 이상 15초 이하, 바람직하게는 1초 이상 5초 이하로 한다.
성막은 제 1 원료 가스의 도입(상기 제 1 단계), 제 1 원료 가스의 배기(상기 제 2 단계), 제 2 원료 가스의 도입(상기 제 3 단계), 제 2 원료 가스의 배기(상기 제 4 단계)를 1사이클로 하고, 이를 반복함으로써 원하는 막 두께를 갖는 막이 형성된다.
또한 S103과 S104 사이에 체임버(4020) 내부를 산소 분위기로 하는 처리를 수행하는 경우, 체임버(4020)에 제 2 원료 가스를 도입하여도 좋다. 제 2 원료 가스로서는, 산화제로서 기능하는 오존(O3), 산소(O2), 및 물(H2O) 중에서 선택된 하나 또는 복수를 도입하는 것이 바람직하다. 본 실시형태에서는, 제 2 원료 가스로서 오존(O3) 및 산소(O2)를 사용한다. 이때, 제 2 원료 가스는 S104에서의 방법과 같은 식으로 펄스상으로 도입되는 것이 바람직하지만, 본 발명은 이에 한정되지 않는다. 제 2 원료 가스는 연속적으로 도입되어도 좋다. 제 2 원료 가스가 도입되지 않는 기간에는, 체임버(4020) 내를 배기한다. 체임버(4020)에 제 2 원료 가스를 도입하는 펄스 시간은 0.1초 이상 30초 이하, 바람직하게는 0.3초 이상 15초 이하로 하는 것이 바람직하다. 또한 제 2 원료 가스가 도입되지 않는 기간, 즉 체임버(4020) 내를 배기하는 시간은 1초 이상 15초 이하, 바람직하게는 1초 이상 5초 이하로 한다. 체임버(4020)에 산화제 등의 제 2 원료 가스를 도입함으로써, 기판(4030) 또는 기판(4030) 위에 제공된 막은 산화제 등의 제 2 원료 가스에 노출된다.
또한 기판(4030)의 설치(S101) 후에, 히터(4027)의 온도 조절이 불필요한 경우에는 생략하여도 좋다. 또한 기판(4030)의 유지(S103) 후에, 체임버(4020) 내부를 산소 분위기로 할 필요가 없는 경우에는 생략하여도 좋다.
도 6의 (C)는 전구체를 포함하는 원료 가스를 복수 종류 사용하여 성막하는 경우의 시퀀스의 예를 나타낸 것이다. 도 6의 (C)에서는, 전구체를 포함하는 원료 가스를 제 1 원료 가스, 제 3 원료 가스, 및 제 4 원료 가스로 하고, 산화제를 포함하는 원료 가스를 제 2 원료 가스로 한다. 상기 S101 내지 S103에 따라 기판(4030)을 기판 홀더(4026)에 설치하고, 히터(4027)의 온도 조절 및 기판(4030)의 유지를 수행한다.
다음으로, 제 1 원료 가스, 제 2 원료 가스, 제 3 원료 가스, 제 2 원료 가스, 제 4 원료 가스, 및 제 2 원료 가스를 순차적으로 도입하여, 기판(4030) 위에 성막을 수행한다(S104). 제 1 원료 가스 내지 제 4 원료 가스의 도입은 각각 펄스상으로 수행된다. 도 6의 (C)에서는, 제 1 원료 가스 내지 제 4 원료 가스의 도입을 각각 ON으로 나타내고, 원료 가스가 도입되지 않는 기간을 OFF로 나타내었다. 제 1 원료 가스 내지 제 4 원료 가스가 모두 도입되지 않는 기간에는, 체임버(4020) 내를 배기한다. 체임버(4020)에 제 1 원료 가스, 제 3 원료 가스, 및 제 4 원료 가스를 도입하는 펄스 시간은 0.1초 이상 1초 이하, 바람직하게는 0.1초 이상 0.5초 이하로 하는 것이 바람직하다. 또한 제 1 원료 가스, 제 3 원료 가스, 및 제 4 원료 가스가 도입되지 않는 기간, 즉 체임버(4020) 내를 배기하는 시간은 1초 이상 15초 이하, 바람직하게는 1초 이상 5초 이하로 한다. 체임버(4020)에 제 2 원료 가스를 도입하는 펄스 시간은 0.1초 이상 30초 이하, 바람직하게는 0.3초 이상 15초 이하로 하는 것이 바람직하다. 또한 제 2 원료 가스가 도입되지 않는 기간, 즉 체임버(4020) 내를 배기하는 시간은 1초 이상 15초 이하, 바람직하게는 1초 이상 5초 이하로 한다.
성막은 제 1 원료 가스의 도입, 제 1 원료 가스의 배기, 제 2 원료 가스의 도입, 제 2 원료 가스의 배기, 제 3 원료 가스의 도입, 제 3 원료 가스의 배기, 제 2 원료 가스의 도입, 제 2 원료 가스의 배기, 제 4 원료 가스의 도입, 제 4 원료 가스의 배기, 제 2 원료 가스의 도입, 제 2 원료 가스의 배기를 1사이클로 하고, 이를 반복함으로써 원하는 막 두께를 갖는 막이 형성된다.
예를 들어 제 1 원료 가스가 인듐을 포함하는 전구체를 포함하고, 제 3 원료 가스가 갈륨을 포함하는 전구체를 포함하고, 제 4 원료 가스가 아연을 포함하는 전구체를 포함하는 경우, 도 6의 (C)에 나타낸 시퀀스에 의하여 In-Ga-Zn 산화물을 형성할 수 있다.
또한 도 6의 (C)에 나타낸 시퀀스에서, 제 1 원료 가스, 제 3 원료 가스, 및 제 4 원료 가스의 도입 순서는 이에 한정되지 않는다. 또한 1사이클 내의 제 1 원료 가스, 제 3 원료 가스, 및 제 4 원료 가스의 도입 횟수는 1번에 한정되지 않는다. 어느 원료 가스를 1사이클 내에 여러 번 도입함으로써, 그 원료 가스에 포함되는 금속 원소의 농도가 높은 막을 형성할 수 있다. 즉, 각 가스의 도입 횟수를 변경함으로써, 형성되는 막의 원자수비를 제어할 수 있다. 또한 제 1 원료 가스, 제 3 원료 가스, 및 제 4 원료 가스, 또는 이들 원료 가스 중에서 선택된 2종류의 원료 가스를 체임버(4020)에 동시에 도입하여도 좋다.
본 실시형태는 다른 실시형태 및 실시예 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태에 따른 트랜지스터(200)를 갖는 반도체 장치의 일례에 대하여 설명한다.
<반도체 장치의 구성예>
도 8은 본 발명의 일 형태에 따른 트랜지스터(200) 및 트랜지스터(200) 주변의 상면도 및 단면도이다.
도 8의 (A)는 트랜지스터(200)를 갖는 반도체 장치의 상면도이다. 또한 도 8의 (B) 및 (C)는 상기 반도체 장치의 단면도이다. 여기서, 도 8의 (B)는 도 8의 (A)에서 일점쇄선 A1-A2로 나타낸 부분의 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 또한 도 8의 (C)는 도 8의 (A)에서 일점쇄선 A3-A4로 나타낸 부분의 단면도이고, 트랜지스터(200)의 채널 폭 방향의 단면도이기도 하다. 또한 도 8의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
본 발명의 일 형태의 반도체 장치는 트랜지스터(200)와, 층간막으로서 기능하는 절연체(214), 절연체(216), 절연체(280)(절연체(280a) 및 절연체(280b)), 절연체(274), 및 절연체(281)를 갖는다. 또한 트랜지스터(200)에 전기적으로 접속되고 플러그로서 기능하는 도전체(240)(도전체(240a) 및 도전체(240b))를 갖는다. 또한 플러그로서 기능하는 도전체(240)의 측면과 접하여 절연체(241)(절연체(241a) 및 절연체(241b))가 제공된다.
또한 절연체(280), 절연체(274), 절연체(281) 등에 형성된 개구의 측벽과 접하여 절연체(241)가 제공되고, 그 측면과 접하여 도전체(240)의 제 1 도전체가 제공되고, 더 내측에 도전체(240)의 제 2 도전체가 제공되어 있다. 여기서, 도전체(240)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다. 또한 트랜지스터(200)에서 도전체(240)의 제 1 도전체 및 도전체(240)의 제 2 도전체가 적층되는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어, 도전체(240)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다. 구조체가 적층 구조를 갖는 경우에는, 형성 순서대로 서수를 붙여 구별하는 경우가 있다.
또한 절연체(280)는 절연체(280a)와, 절연체(280a) 위에 배치된 절연체(280b)를 갖는다. 또한 도 8에서는 절연체(280)가 2층의 적층 구조를 갖는 예를 도시하였지만, 본 실시형태는 이에 한정되지 않는다. 절연체(280)는 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다.
[트랜지스터(200)]
도 8에 도시된 바와 같이, 트랜지스터(200)는 기판(도시하지 않았음) 위에 배치되고 절연체(216)에 매립되도록 배치된 도전체(205)와, 절연체(216) 위 및 도전체(205) 위에 배치된 절연체(222)와, 절연체(222) 위에 배치된 절연체(224)와, 절연체(224) 위에 배치된 산화물(230)(산화물(230a), 산화물(230b), 및 산화물(230c)(산화물(230c1) 및 산화물(230c2)))과, 산화물(230) 위에 배치된 절연체(250)와, 절연체(250) 위에 배치된 도전체(260)(도전체(260a) 및 도전체(260b))와, 산화물(230b)의 상면의 일부와 접하는 도전체(242a) 및 도전체(242b)와, 절연체(224)의 상면의 일부, 산화물(230a)의 측면, 산화물(230b)의 측면, 도전체(242a)의 측면, 도전체(242a)의 상면, 도전체(242b)의 측면, 및 도전체(242b)의 상면과 접하여 배치된 절연체(254)를 갖는다.
산화물(230)은 절연체(224) 위에 배치된 산화물(230a)과, 산화물(230a) 위에 배치된 산화물(230b)과, 산화물(230b) 위에 배치되고 적어도 일부가 산화물(230b)의 상면과 접하는 산화물(230c)을 갖는 것이 바람직하다. 산화물(230b) 아래에 산화물(230a)을 가짐으로써, 산화물(230a)보다 아래쪽에 형성된 구조물로부터 산화물(230b)로의 불순물의 확산을 억제할 수 있다. 또한 산화물(230b) 위에 산화물(230c)을 가짐으로써, 산화물(230c)보다 위쪽에 형성된 구조물로부터 산화물(230b)로의 불순물의 확산을 억제할 수 있다. 또한 산화물(230c)은 산화물(230c1)과, 산화물(230c1) 위에 배치된 산화물(230c2)을 갖는 것이 바람직하다. 또한 도 8에서 산화물(230c)은 산화물(230c1)과 산화물(230c2)의 2층 구조를 갖지만, 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다.
또한 트랜지스터(200)에서 채널 형성 영역 및 그 근방에서, 산화물(230)이 산화물(230a), 산화물(230b), 및 산화물(230c)의 3층의 적층 구조를 갖는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 산화물(230)은 산화물(230b)의 단층, 산화물(230a)과 산화물(230b)의 2층 구조, 산화물(230b)과 산화물(230c)의 2층 구조, 또는 4층 이상의 적층 구조를 제공하는 구성으로 하여도 좋고, 산화물(230a), 산화물(230b)의 각각이 적층 구조를 가져도 좋다.
트랜지스터(200)에서는, 채널 형성 영역을 포함하는 산화물(230)(산화물(230a), 산화물(230b), 및 산화물(230c))로서, 반도체로서 기능하는 금속 산화물(이하 산화물 반도체라고도 함)을 사용하는 것이 바람직하다.
채널 형성 영역에 산화물 반도체를 사용한 트랜지스터(200)는 비도통 상태에서 누설 전류(오프 전류)가 매우 작기 때문에 저소비전력의 반도체 장치를 제공할 수 있다. 또한 산화물 반도체는 스퍼터링법 등을 사용하여 성막할 수 있기 때문에, 고집적형 반도체 장치를 구성하는 트랜지스터(200)에 사용할 수 있다.
예를 들어 산화물(230)로서 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘 등 중에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 특히 원소 M에는 알루미늄, 갈륨, 이트륨, 또는 주석을 사용하는 것이 좋다. 또한 산화물(230)로서 In-M 산화물, In-Zn 산화물, 또는 M-Zn 산화물을 사용하여도 좋다.
여기서, 산화물(230)은 수소, 질소, 또는 금속 원소 등의 불순물이 존재하면, 캐리어 밀도가 증대되어 저저항화하는 경우가 있다. 또한 산화물(230)에 포함되는 산소의 농도가 저하되면, 캐리어 밀도가 증대되어 저저항화하는 경우가 있다.
산화물(230) 위에서 접하도록 제공되고, 소스 전극이나 드레인 전극으로서 기능하는 도전체(242)(도전체(242a) 및 도전체(242b))가 산화물(230)의 산소를 흡수하는 기능을 갖는 경우, 또는 산화물(230)에 수소, 질소, 금속 원소 등의 불순물을 공급하는 기능을 갖는 경우, 산화물(230)에는 저저항 영역이 부분적으로 형성되는 경우가 있다. 도전체(242)는 산화물(230b) 위에 형성되고, 산화물(230a) 및 산화물(230b)의 측면이나, 절연체(224)와 접하지 않는다. 그러므로 산화물(230a), 산화물(230b), 및 절연체(224) 중 적어도 하나에 포함되는 산소로 인한 도전체(242)의 산화를 억제할 수 있다. 또한 산화물(230a) 및 산화물(230b), 특히 채널 형성 영역 및 그 근방에 포함되는 산소가 산화물(230a) 및 산화물(230b)의 측면으로부터 도전체(242)에 흡수되는 것을 억제할 수 있다.
여기서, 도 8의 (B)에서의 채널 형성 영역 근방의 확대도를 도 9에 도시하였다.
도 9에 도시된 바와 같이, 산화물(230b) 위에서 접하도록 도전체(242)가 제공되고, 산화물(230)의 도전체(242)와의 계면과 그 근방에는 저저항 영역으로서 영역(249)(영역(249a) 및 영역(249b))이 형성되어 있다. 산화물(230)은 트랜지스터(200)의 채널 형성 영역으로서 기능하는 영역(234)과, 영역(249)을 포함하고 소스 영역 또는 드레인 영역으로서 기능하는 영역(231)(영역(231a) 및 영역(231b))과, 영역(234)과 영역(231) 사이의 영역(232)(영역(232a) 및 영역(232b))을 갖는다.
소스 영역 또는 드레인 영역으로서 기능하는 영역(231)에서, 특히 영역(249)은 산소 농도가 낮거나, 또는 수소, 질소, 금속 원소 등의 불순물을 포함함으로써, 캐리어 농도가 증가되어 저저항화한 영역이다. 즉, 영역(231)은 영역(234)과 비교하여 캐리어 밀도가 높고 저항이 낮은 영역이다. 또한 채널 형성 영역으로서 기능하는 영역(234)은 영역(231) 중 특히 영역(249)보다 산소 농도가 높거나 또는 불순물 농도가 낮기 때문에 캐리어 밀도가 낮은 고저항 영역이다. 또한 영역(232)의 산소 농도는 영역(231)의 산소 농도와 동등하거나 또는 그보다 높고, 영역(234)의 산소 농도와 동등하거나 또는 그보다 낮은 것이 바람직하다. 또는 영역(232)의 불순물 농도는 영역(231)의 불순물 농도와 동등하거나 또는 그보다 낮고, 영역(234)의 불순물 농도와 동등하거나 또는 그보다 높은 것이 바람직하다.
즉, 영역(232)은 거기에 포함되는 산소의 농도나 불순물의 농도에 따라 영역(234)과 같은 정도의 저항값을 가짐으로써, 영역(234)과 같이 채널 형성 영역으로서 기능하는 경우나, 영역(231)과 같은 정도의 저항값을 갖는 저저항 영역, 또는 영역(231)보다 저항이 높으며, 영역(234)보다 저항이 낮은 저저항 영역으로서 기능하는 경우가 있다. 특히, 산화물(230)의 일부가 CAAC-OS를 갖는 경우, 영역(231)에 포함되는 불순물은 a-b면 방향으로 확산되기 쉽고, 영역(232)은 저저항화하는 경우가 있다.
또한 저저항 영역인 영역(249)이 금속 원소를 포함하는 경우, 영역(249)은 산화물(230) 외에 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등의 금속 원소 중에서 선택되는 어느 하나 또는 복수의 금속 원소를 포함하는 것이 바람직하다.
또한 도 9에서는, 산화물(230b)의 막 두께 방향에서, 영역(249)이 산화물(230b)의 도전체(242)와의 계면 근방에 형성되어 있지만, 이에 한정되지 않는다. 예를 들어 영역(249)은 산화물(230b)의 막 두께와 실질적으로 같은 두께를 가져도 좋고, 산화물(230a)에도 형성되어도 좋다. 또한 도 9에서는 영역(249)이 영역(231)에만 형성되어 있지만, 본 실시형태는 이에 한정되지 않는다. 상술한 바와 같이, 불순물이 a-b면 방향으로 확산되는 경우, 영역(249)은 영역(231) 및 영역(232)에 형성되어도 좋고, 영역(231)과 영역(232)의 일부에 형성되어도 좋고, 영역(231)과, 영역(232)과, 영역(234)의 일부에 형성되어도 좋다.
또한 산화물(230)에서, 각 영역의 경계를 명확하게 검출하기가 어려운 경우가 있다. 각 영역 내에서 검출되는 금속 원소의 농도, 및 수소, 질소 등의 불순물 원소의 농도는 영역마다 단계적으로 변화되는 것에 한정되지 않고, 각 영역 내에서도 연속적으로 변화(그러데이션이라고도 함)되어도 좋다. 즉, 채널 형성 영역에 가까운 영역일수록 금속 원소의 농도, 및 수소, 질소 등의 불순물 원소의 농도가 감소되면 좋다.
산화물(230)을 선택적으로 저저항화하기 위해서는, 도전체(242)로서 예를 들어 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등의 도전성을 높이는 금속 원소, 및 불순물 중 적어도 하나를 포함하는 재료를 사용하는 것이 바람직하다. 또는 도전체(242)가 되는 도전막(242A)을 형성할 때, 산화물(230)에 산소 결손을 형성하는 원소 또는 산소 결손에 포획되는 원소 등의 불순물이 주입되는 재료나 성막 방법 등을 사용하면 좋다. 예를 들어 상기 원소로서는 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 염소, 희가스 등이 있다. 또한 희가스의 대표적인 예로서는 헬륨, 네온, 아르곤, 크립톤, 제논 등이 있다.
여기서 산화물 반도체를 사용한 트랜지스터는, 산화물 반도체 내의 채널이 형성되는 영역에 불순물 및 산소 결손이 존재하면, 전기 특성이 변동되기 쉬워 신뢰성이 떨어지는 경우가 있다. 또한 산화물 반도체 내의 채널이 형성되는 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 따라서 채널이 형성되는 영역(234) 내의 산소 결손은 가능한 한 저감되어 있는 것이 바람직하다.
트랜지스터가 노멀리 온이 되는 것을 억제하기 위해서는, 산화물(230)에 근접한 절연체(250)가 가열에 의하여 이탈되는 산소(과잉 산소라고도 함)를 포함하는 것이 바람직하다. 절연체(250)에 포함되는 산소는 산화물(230)로 확산되어 산화물(230)의 산소 결손을 저감하고, 트랜지스터가 노멀리 온이 되는 것을 억제할 수 있다.
즉, 절연체(250)에 포함되는 산소가 산화물(230)의 영역(234)으로 확산됨으로써, 산화물(230)의 영역(234)에서의 산소 결손을 저감할 수 있다. 또한 절연체(280)에 포함되는 산소가 산화물(230c)을 통하여 산화물(230)의 영역(234)으로 확산됨으로써, 산화물(230)의 영역(234)에서의 산소 결손을 저감할 수 있다. 이때, 산화물(230c)을 산화물(230c1) 및 산화물(230c2)을 포함하는 적층 구조로 하여, 절연체(280)에 포함되는 산소를, 산화물(230c1)을 통하여 산화물(230)의 영역(234)으로 확산시키는 구성으로 하여도 좋다. 또한 산화물(230c2)에 산소가 투과하기 어려운 재료를 사용함으로써, 절연체(280)에 포함되는 산소가 절연체(250) 또는 도전체(260)로 확산되는 것을 억제할 수 있고, 절연체(280)의 산소를 산화물(230)의 영역(234)에 효율적으로 공급할 수 있다.
상술한 구조로 함으로써, 산화물(230)로의 산소의 공급량을 제어할 수 있어, 신뢰성이 높고, 노멀리 온이 되는 것이 억제된 트랜지스터를 얻을 수 있다.
도전체(260)는 트랜지스터(200)의 게이트 전극으로서 기능하고, 도전체(242a) 및 도전체(242b)는 각각 트랜지스터(200)의 소스 전극 또는 드레인 전극으로서 기능한다. 트랜지스터(200)에서는 도전체(260)가 절연체(280) 등에 형성된 개구를 메우도록 자기 정합(self-aligned)적으로 형성된다. 도전체(260)를 이와 같이 형성함으로써, 도전체(242a)와 도전체(242b) 사이의 영역에 도전체(260)를 위치 맞춤 없이 확실하게 배치할 수 있다.
또한 도전체(260)는 도전체(260a)와, 도전체(260a) 위에 배치된 도전체(260b)를 갖는 것이 바람직하다. 예를 들어 도전체(260a)는 도전체(260b)의 밑면 및 측면을 감싸도록 배치되는 것이 바람직하다. 또한 도 8의 (B)에 도시된 바와 같이, 도전체(260)의 상면과 절연체(250)의 상면 및 산화물(230c)의 상면은 실질적으로 정렬된다.
여기서, 도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한 도전체(205)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(200)의 문턱 전압(Vth)을 제어할 수 있다. 특히, 도전체(205)에 음의 전위를 인가함으로써, 트랜지스터(200)의 Vth를 0V보다 크게 하고, 오프 전류를 저감할 수 있다. 따라서 도전체(205)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다 도전체(260)에 인가하는 전위가 0V일 때의 드레인 전류를 저감할 수 있다.
절연체(222) 및 절연체(254)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 또한 절연체(222) 및 절연체(254)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어 절연체(222) 및 절연체(254)는 각각 절연체(224)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 더 억제하는 기능을 갖는 것이 바람직하다. 절연체(222) 및 절연체(254)는 각각 절연체(250)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 더 억제하는 기능을 갖는 것이 바람직하다. 절연체(222) 및 절연체(254)는 각각 절연체(280)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 더 억제하는 기능을 갖는 것이 바람직하다.
또한 본 명세서에서, 수소 또는 산소의 확산을 억제하는 기능을 갖는 막을, 수소 또는 산소가 투과하기 어려운 막, 수소 또는 산소의 투과성이 낮은 막, 수소 또는 산소에 대하여 배리어성을 갖는 막, 수소 또는 산소에 대한 배리어막 등이라고 부르는 경우가 있다. 또한 배리어막에 도전성을 갖는 경우, 상기 배리어막을 도전성 배리어막이라고 부르는 경우가 있다.
또한 도 8의 (B)에 도시된 바와 같이 절연체(254)는, 도전체(242a) 및 도전체(242b)의 상면과, 도전체(242a)와 도전체(242b)가 서로 대향하는 측면 이외의 도전체(242a) 및 도전체(242b)의 측면과, 산화물(230a) 및 산화물(230b)의 측면과, 절연체(224)의 상면의 일부와 접하는 것이 바람직하다. 이에 의하여, 절연체(280)는 절연체(254)에 의하여 절연체(224), 산화물(230a), 및 산화물(230b)로부터 이격된다. 따라서 절연체(280) 등에 포함되는 수소 등의 불순물이 절연체(224), 산화물(230a), 및 산화물(230b)에 혼입되는 것을 억제할 수 있다.
또한 도 8의 (B)에 도시된 바와 같이, 트랜지스터(200)는 절연체(274)가 도전체(260), 절연체(250), 및 산화물(230c)의 각각의 상면과 접하는 구조를 갖는다. 이와 같은 구조로 함으로써, 절연체(281) 등에 포함되는 수소 등의 불순물이 절연체(250)에 혼입되는 것을 억제할 수 있다. 따라서 트랜지스터의 전기 특성 및 트랜지스터의 신뢰성에 대한 악영향을 억제할 수 있다.
산화물(230c)은 채널 형성 영역의 산화물(230b) 위에 형성된다. 후술하지만, 채널 형성 영역이 될 수 있는 산화물(230b)은, 결정성을 갖는 것이 바람직하다. 그래서 산화물(230c)의 형성에서는, 산화물(230b)에 대한 성막 대미지가 생기기 어려운 성막 방법을 사용하는 것이 바람직하다. 예를 들어 ALD법은 피성막면에 대한 대미지가 생기기 어려운 성막 방법이다. 따라서 산화물(230c)을 ALD법에 의하여 성막함으로써, 피성막면인 산화물(230b)에 대한 성막 대미지를 저감하여, 산화물(230b)의 결정성을 유지할 수 있다.
또한 도 8의 (C)에 도시된 바와 같이, 산화물(230c)은 절연체(280) 등에 형성된 개구의 밑부분 및 측면에 형성된다. 그래서 산화물(230c)의 막 두께는 상기 개구의 밑부분 및 측면에서 균일한 것이 바람직하다. ALD법은 단차나 요철을 갖는 구조체에 대하여 피복성이 우수한 성막 방법이다. 따라서 산화물(230c)을 ALD법에 의하여 성막함으로써, 상기 개구의 밑부분 및 측면에서 산화물(230c)의 막 두께를 균일하게 할 수 있다. 예를 들어 상기 개구의 밑부분에서의 산화물(230c)의 막 두께에 대한, 상기 개구의 측면에서의 산화물(230c)의 막 두께의 비율을 0.5 이상 1 이하, 바람직하게는 0.7 이상 1 이하, 더 바람직하게는 0.9 이상 1 이하로 할 수 있다. 또한 ALD법을 사용함으로써, 채널 형성 영역의 산화물(230b)의 측면 및 상면에서 산화물(230c)의 막 두께를 균일하게 할 수 있다. 예를 들어 채널 형성 영역의 산화물(230b)의 상면에서의 산화물(230c)의 막 두께에 대한, 채널 형성 영역의 산화물(230b)의 측면에서의 산화물(230c)의 막 두께의 비율을 0.5 이상 1 이하, 바람직하게는 0.7 이상 1 이하, 더 바람직하게는 0.9 이상 1 이하로 할 수 있다. 또한 ALD법을 사용하여 형성된 산화물(230c)이 결정 구조를 갖는 경우, 그 c축은 상기 개구의 측면이나, 산화물(230b)의 측면 등의 피성막면의 법선 방향에 실질적으로 평행하게 할 수 있다.
또한 도 8의 (C)에 도시된 바와 같이, 트랜지스터(200)의 채널 폭 방향에서, 절연체(224)의 밑면을 기준으로 하였을 때, 도전체(260)에서 도전체(260)와 산화물(230b)이 중첩되지 않는 영역의 밑면의 높이는 산화물(230b)의 밑면의 높이보다 낮은 것이 바람직하다. 또한 산화물(230b)과 도전체(260)가 중첩되지 않는 영역에서의 도전체(260)의 밑면의 높이와 산화물(230b)의 밑면의 높이의 차이는 0nm 이상 100nm 이하, 바람직하게는 3nm 이상 50nm 이하, 더 바람직하게는 5nm 이상 20nm 이하로 한다.
이와 같이, 게이트 전극으로서 기능하는 도전체(260)는, 채널 형성 영역의 산화물(230b)의 측면 및 상면을 산화물(230c) 및 절연체(250)를 개재(介在)하여 덮는 구성을 갖기 때문에, 도전체(260)의 전계를 채널 형성 영역의 산화물(230b) 전체에 작용시키기 쉬워진다. 따라서 트랜지스터(200)의 온 전류를 증대시키고 주파수 특성을 향상시킬 수 있다.
이러한 식으로, 전기 특성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 온 전류가 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 주파수 특성이 높은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 생산성이 높은 반도체 장치를 제공할 수 있다.
이하에서는 본 발명의 일 형태에 따른 트랜지스터(200)를 갖는 반도체 장치의 자세한 구성에 대하여 설명한다.
절연체(214)는 물, 수소 등의 불순물이 기판 측으로부터 트랜지스터(200)로 확산되는 것을 억제하는 절연성 배리어막으로서 기능하는 것이 바람직하다. 따라서 절연체(214)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 절연성 재료를 사용하는 것이 바람직하다.
예를 들어 절연체(214)에 산화 알루미늄, 질화 실리콘 등을 사용하는 것이 바람직하다. 이 경우, 물, 수소 등의 불순물이 절연체(214)보다 기판 측으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(224) 등에 포함되는 산소가 절연체(214)보다 기판 측으로 확산되는 것을 억제할 수 있다. 또한 절연체(214)는 산화 알루미늄과 질화 실리콘의 적층이어도 좋다.
또한 절연체(214)는 수소 농도가 낮고, 수소의 확산을 억제하는 기능을 갖는 것이 바람직하다. 절연체(214) 내의 수소 농도를 낮게 함으로써, 물, 수소 등의 불순물이 절연체(214)보다 기판 측으로부터 트랜지스터(200) 측으로 확산되는 것을 더 억제할 수 있다. 구체적으로는, 절연체(214)에서 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 수소 농도를 5Х1021atoms/cm3 미만, 바람직하게는 5Х1020atoms/cm3 미만, 더 바람직하게는 1Х1020atoms/cm3 미만으로 한다. 예를 들어 절연체(214)로서, 스퍼터링법을 사용하여 성막한 질화 실리콘을 사용하는 것이 바람직하다.
절연체(216), 절연체(280), 및 절연체(281)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(216), 절연체(280), 및 절연체(281)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공(空孔)을 갖는 산화 실리콘 등을 적절히 사용하면 좋다.
또한 절연체(216)는 수소 농도가 낮고, 화학량론적 조성보다 산소가 과잉으로 존재하는 영역(이하 과잉 산소 영역이라고도 함) 또는 과잉 산소를 포함하는 것이 바람직하다. 이에 의하여, 산화물(230)에 대한 수소의 혼입을 억제할 수 있거나, 또는 산화물(230)에 산소를 공급하여 산화물(230) 내의 산소 결손을 저감할 수 있다.
수소 농도가 낮고, 과잉 산소 영역 또는 과잉 산소를 포함하는 절연체에서, 구체적으로는 SIMS에 의하여 얻어지는 수소 농도를 5Х1020atoms/cm3 미만, 바람직하게는 1Х1020atoms/cm3 미만, 더 바람직하게는 5Х1019atoms/cm3 미만으로 한다. 또한 TDS(Thermal Desorption Spectroscopy) 분석에서 산소 분자로 환산한 산소의 이탈량이 2.0Х1014molecules/cm2 이상, 바람직하게는 1.0Х1015molecules/cm2 이상이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 500℃ 이하의 범위가 바람직하다. 상기 절연체로서는 예를 들어 스퍼터링법을 사용하여 성막한 산화 실리콘을 사용할 수 있다.
또한 절연체(216)를 적층 구조로 하여도 좋다. 예를 들어 절연체(216)에서 적어도 도전체(205)의 측면과 접하는 부분에 절연체(214)와 같은 절연체를 제공하는 구성으로 하여도 좋다. 이러한 구성으로 함으로써, 절연체(216)에 포함되는 산소로 인하여 도전체(205)가 산화되는 것을 억제할 수 있다. 또는 도전체(205)에 의하여 절연체(216)에 포함되는 산소량이 감소되는 것을 억제할 수 있다.
도전체(205)는 산화물(230) 및 도전체(260)와 중첩되도록 배치된다. 또한 도전체(205)는 절연체(214) 또는 절연체(216)에 매립되어 제공되는 것이 바람직하다. 여기서 도전체(205)의 상면의 평탄성을 양호하게 하는 것이 바람직하다. 예를 들어, 도전체(205)의 상면의 평균 면 거칠기(Ra)를 1nm 이하, 바람직하게는 0.5nm 이하, 더 바람직하게는 0.3nm 이하로 하면 좋다. 이로써, 도전체(205) 위에 형성되는 절연체(224)의 평탄성을 양호하게 하고, 산화물(230a), 산화물(230b), 및 산화물(230c)의 결정성 향상을 도모할 수 있다.
또한 도전체(205)는 도 8의 (A)에 도시된 바와 같이, 산화물(230b)에서 도전체(242a) 및 도전체(242b)와 중첩되지 않는 영역의 크기보다 크게 제공되는 것이 좋다. 특히, 도 8의 (C)에 도시된 바와 같이, 도전체(205)는 산화물(230b)에서 채널 폭 방향과 교차되는 단부보다 외측의 영역으로도 연장되는 것이 바람직하다. 즉, 산화물(230b)의 채널 폭 방향에서의 측면의 외측에서, 도전체(205)와 도전체(260)가 절연체를 개재하여 중첩되는 것이 바람직하다. 또는 도전체(205)를 크게 제공함으로써, 도전체(205) 형성 이후의 제작 공정의 플라스마를 사용한 처리에서, 국소적인 차징(charging)(차지 업(charge up)이라고 함)을 완화할 수 있는 경우가 있다. 다만 본 발명의 일 형태는 이에 한정되지 않는다. 도전체(205)는 적어도 도전체(242a)와 도전체(242b) 사이에 위치하는 산화물(230)과 중첩되면 좋다.
또한 도 8의 (C)에 도시된 바와 같이, 도전체(205)는 연장되어 배선으로서도 기능한다. 다만 이에 한정되지 않고, 도전체(205) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다. 또한 도전체(205)는 반드시 각 트랜지스터에 하나씩 제공될 필요는 없다. 예를 들어 도전체(205)를 복수의 트랜지스터로 공유하는 구성으로 하여도 좋다.
또한 트랜지스터(200)에서 도전체(205)의 제 1 도전체와 도전체(205)의 제 2 도전체가 적층되는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어, 도전체(205)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다.
여기서 도전체(205)의 제 1 도전체에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또한 본 명세서에서 불순물 또는 산소의 확산을 억제하는 기능이란, 상기 불순물 및 상기 산소 중 어느 하나 또는 모두의 확산을 억제하는 기능을 말한다.
도전체(205)의 제 1 도전체에 산소의 확산을 억제하는 기능을 갖는 도전성 재료를 사용함으로써, 도전체(205)의 제 2 도전체가 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 갖는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서 도전체(205)의 제 1 도전체를 상기 도전성 재료의 단층 또는 적층으로 하면 좋다. 예를 들어 도전체(205)의 제 1 도전체를 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄과 타이타늄 또는 질화 타이타늄의 적층으로 하여도 좋다.
또한 도전체(205)의 제 2 도전체에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(205)의 제 2 도전체를 단층으로 도시하였지만 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다.
또한 도전체(205)를 3층(도전체(205)의 제 1 도전체, 도전체(205)의 제 2 도전체, 및 도전체(205)의 제 3 도전체)이 적층된 구성으로 하여도 좋다. 예를 들어 도전체(205)의 제 1 도전체 및 도전체(205)의 제 2 도전체를 형성한 후, 도전체(205)의 제 2 도전체의 일부를 제거하여, 도전체(205)의 제 2 도전체에 홈을 형성하고, 도전체(205)의 제 3 도전체를 상기 홈에 매립하는 구성으로 하여도 좋다. 이에 의하여, 상면이 평탄한 도전체(205)를 형성할 수 있다. 절연체(216)와 도전체(205)의 상면의 평탄성을 향상시킴으로써, 산화물(230a), 산화물(230b), 및 산화물(230c)의 결정성을 향상시킬 수 있다. 또한 도전체(205)의 제 3 도전체에는 도전체(205)의 제 1 도전체 또는 도전체(205)의 제 2 도전체와 같은 재료를 사용하는 것이 좋다.
절연체(222) 및 절연체(224)는 게이트 절연체로서 기능한다.
절연체(222)는 물, 수소 등의 불순물이 기판 측으로부터 트랜지스터(200)로 확산되는 것을 억제하는 절연성 배리어막으로서 기능하는 것이 바람직하다. 예를 들어, 절연체(222)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 절연체(222) 및 절연체(254)로 절연체(224), 산화물(230) 등을 둘러쌈으로써, 물, 수소 등의 불순물이 외부로부터 절연체(224) 및 산화물(230)로 확산되는 것을 억제할 수 있다.
또한 절연체(222)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어, 절연체(222)는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다. 절연체(222)가 산소나 불순물의 확산을 억제하는 기능을 가지면, 산화물(230)에 포함되는 산소가 기판 측으로 확산되는 것을 저감할 수 있기 때문에 바람직하다. 또한 도전체(205)가 절연체(224)나 산화물(230)에 포함되는 산소와 반응하는 것을 억제할 수 있다.
절연체(222)로서는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(222)를 형성한 경우, 절연체(222)는 산화물(230)로부터의 산소 방출이나, 트랜지스터(200)의 주변부로부터 산화물(230)로의 수소 등의 불순물의 확산을 억제하는 층으로서 기능한다.
또는 상기 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시켜 사용하여도 좋다.
또한 절연체(222)에는 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등의 소위 high-k 재료를 포함한 절연체를 단층 또는 적층으로 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있다.
산화물(230)과 접하는 절연체(224)는 가열에 의하여 산소가 이탈되는 것이 바람직하다. 예를 들어, 절연체(224)에는 산화 실리콘, 산화질화 실리콘 등을 적절히 사용하면 좋다. 산소를 포함하는 절연체를 산화물(230)과 접하여 제공함으로써, 산화물(230) 내의 산소 결손을 저감하고 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
절연체(224)로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS 분석에서 산소 분자로 환산한 산소의 이탈량이 1.0Х1018molecules/cm3 이상, 바람직하게는 1.0Х1019molecules/cm3 이상, 더 바람직하게는 2.0Х1019molecules/cm3 이상 또는 3.0Х1020molecules/cm3 이상인 산화막이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
또한 절연체(224)는 수소 농도가 낮고, 과잉 산소 영역 또는 과잉 산소를 포함하는 것이 바람직하고, 예를 들어 절연체(216)와 같은 재료를 사용하여 제공되어도 좋다.
또한 절연체(222) 및 절연체(224)가 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다. 예를 들어 절연체(222) 아래에 절연체(224)와 같은 절연체를 제공하는 구성으로 하여도 좋다.
산화물(230)로서는 산화물 반도체로서 기능하는 금속 산화물을 사용하는 것이 바람직하다. 예를 들어 상기 금속 산화물로서는 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상의 것을 사용하는 것이 바람직하다. 이와 같이 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다. 이와 같은 트랜지스터를 사용함으로써, 저소비전력의 반도체 장치를 제공할 수 있다.
또한 산화물(230)은 각 금속 원자의 원자수비가 상이한 산화물의 적층 구조를 갖는 것이 바람직하다. 구체적으로는, 산화물(230a)에 사용하는 금속 산화물에서, 구성 원소 중의 원소 M의 원자수비가 산화물(230b)에 사용하는 금속 산화물에서의 구성 원소 중의 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물(230a)에 사용하는 금속 산화물에서, In에 대한 원소 M의 원자수비가 산화물(230b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물(230b)에 사용하는 금속 산화물에서, 원소 M에 대한 In의 원자수비가 산화물(230a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다. 또한 산화물(230c)로서는 산화물(230a) 또는 산화물(230b)로서 사용할 수 있는 금속 산화물을 사용할 수 있다.
또한 산화물(230c)을 적층 구조로 하는 경우, 산화물(230c1)은 산화물(230b)에 사용되는 금속 산화물을 구성하는 금속 원소 중 적어도 하나를 포함하는 것이 바람직하고, 상기 금속 원소를 모두 포함하는 것이 더 바람직하다. 예를 들어 산화물(230c1)로서 In-Ga-Zn 산화물을 사용하고, 산화물(230c2)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 또는 산화 갈륨을 사용하는 것이 좋다. 이에 의하여, 산화물(230b)과 산화물(230c1)의 계면에서의 결함 준위 밀도를 낮게 할 수 있다. 또한 산화물(230c2)은 산화물(230c1)보다 산소의 확산 또는 투과를 억제하는 금속 산화물인 것이 바람직하다. 절연체(250)와 산화물(230c1) 사이에 산화물(230c2)을 제공함으로써, 절연체(280)에 포함되는 산소가 절연체(250)로 확산되는 것을 억제할 수 있다. 따라서 상기 산소는 산화물(230c1)을 통하여 산화물(230)에 공급되기 쉬워진다.
또한 산화물(230b)은 결정성을 갖는 것이 바람직하다. 예를 들어 CAAC-OS(c-axis aligned crystalline oxide semiconductor)를 사용하는 것이 바람직하다. CAAC-OS 등 결정성을 갖는 산화물은 불순물이나 결함(산소 결손 등)이 적고 결정성이 높은 치밀한 구조를 갖는다. 따라서 소스 전극 또는 드레인 전극에 의한 산화물(230b)로부터의 산소 추출을 억제할 수 있다. 이에 의하여, 열처리를 수행한 경우에도 산화물(230b)로부터 산소가 추출되는 것을 저감할 수 있기 때문에, 트랜지스터(200)는 제조 공정에서의 높은 온도(소위 thermal budget)에 대하여 안정적이다.
또한 산화물(230c)을 적층 구조로 하는 경우, 산화물(230c1) 및 산화물(230c2)은 결정성을 갖는 것이 바람직하고, 산화물(230c2)은 산화물(230c1)보다 결정성이 높은 것이 더 바람직하다. 특히 산화물(230c1) 및 산화물(230c2)로서 CAAC-OS를 사용하는 것이 바람직하고, 산화물(230c1) 및 산화물(230c2)이 갖는 결정의 c축이 산화물(230c1) 및 산화물(230c2)의 피형성면 또는 상면에 실질적으로 수직인 방향을 향하는 것이 바람직하다. CAAC-OS는 c축 방향으로 산소를 이동시키기 어려운 성질을 갖는다. 따라서 산화물(230c1)과 절연체(250) 사이에 산화물(230c2)을 제공함으로써, 산화물(230c1)에 포함되는 산소가 절연체(250)로 확산되는 것이 억제되므로, 상기 산소를 산화물(230)에 효율적으로 공급할 수 있다.
또한 산화물(230a) 및 산화물(230c)의 전도대 하단의 에너지 준위는 산화물(230b)의 전도대 하단의 에너지 준위보다 높은 것이 바람직하다. 바꿔 말하면, 산화물(230a) 및 산화물(230c)의 전자 친화력은 산화물(230b)의 전자 친화력보다 작은 것이 바람직하다.
여기서, 산화물(230a), 산화물(230b), 및 산화물(230c)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화한다. 바꿔 말하면, 산화물(230a), 산화물(230b), 및 산화물(230c)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물(230a)과 산화물(230b)의 계면 및 산화물(230b)과 산화물(230c)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
또한 산화물(230c)을 적층 구조로 하는 경우, 산화물(230a) 및 산화물(230c2)의 전도대 하단의 에너지 준위는 산화물(230b) 및 산화물(230c1)의 전도대 하단의 에너지 준위보다 높은 것이 바람직하다. 또한 바꿔 말하면, 산화물(230a) 및 산화물(230c2)의 전자 친화력은 산화물(230b) 및 산화물(230c1)의 전자 친화력보다 작은 것이 바람직하다.
산화물(230a), 산화물(230b), 산화물(230c1), 및 산화물(230c2)을 상술한 구성으로 함으로써, 산화물(230a)과 산화물(230b)의 계면, 산화물(230b)과 산화물(230c1)의 계면, 및 산화물(230c1)과 산화물(230c2)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 따라서 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지므로, 트랜지스터(200)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다.
구체적으로는, 산화물(230a)과 산화물(230b), 산화물(230b)과 산화물(230c)이 산소 이외에 공통의 원소를 주성분으로서 포함함으로써, 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 산화물(230b)이 In-Ga-Zn 산화물인 경우, 산화물(230a) 및 산화물(230c)에 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하여도 좋다.
구체적으로는 산화물(230a)로서, In:Ga:Zn=1:3:4[원자수비] 또는 1:1:0.5[원자수비]의 금속 산화물을 사용하면 좋다. 또한 산화물(230b)로서, In:Ga:Zn=1:1:1[원자수비], In:Ga:Zn=4:2:3[원자수비] 또는 3:1:2[원자수비]의 금속 산화물을 사용하면 좋다. 또한 산화물(230c)로서, In:Ga:Zn=1:3:4[원자수비], In:Ga:Zn=4:2:3[원자수비], Ga:Zn=2:1[원자수비], 또는 Ga:Zn=2:5[원자수비]의 금속 산화물을 사용하면 좋다. 또한 산화물(230c)을 적층 구조로 하는 경우의 구체적인 예로서는, 산화물(230c1)로서 In:Ga:Zn=4:2:3[원자수비]와, 산화물(230c2)로서 In:Ga:Zn=1:3:4[원자수비]의 적층 구조, 산화물(230c1)로서 In:Ga:Zn=4:2:3[원자수비]와, 산화물(230c2)로서 Ga:Zn=2:1[원자수비]의 적층 구조, 산화물(230c1)로서 In:Ga:Zn=4:2:3[원자수비]와, 산화물(230c2)로서 Ga:Zn=2:5[원자수비]의 적층 구조, 산화물(230c1)로서 In:Ga:Zn=4:2:3[원자수비]와, 산화물(230c2)로서 산화 갈륨의 적층 구조 등을 들 수 있다. 또한 상기 원자수비는 스퍼터링 타깃 내의 원자수비, 또는 형성된 막 내의 원자수비를 나타낸다.
이때, 캐리어의 주된 경로는 산화물(230b)이다. 산화물(230a), 산화물(230c)을 상술한 구성으로 함으로써, 산화물(230a)과 산화물(230b)의 계면 및 산화물(230b)과 산화물(230c)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 따라서 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지므로, 트랜지스터(200)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다. 또한 산화물(230c)을 적층 구조로 한 경우, 상술한 산화물(230b)과 산화물(230c)의 계면에서의 결함 준위 밀도를 낮추는 효과에 더하여, 산화물(230c)에 포함되는 구성 원소가 절연체(250) 측으로 확산되는 것을 억제하는 것이 기대된다. 더 구체적으로는 산화물(230c)을 적층 구조로 하고, 적층 구조의 위쪽에 In을 포함하지 않거나, 또는 In의 농도가 저감된 산화물을 위치하게 하기 때문에 절연체(250) 측으로 확산될 수 있는 In을 억제할 수 있다. 절연체(250)는 게이트 절연체로서 기능하기 때문에, In이 확산된 경우 트랜지스터는 특성 불량을 일으킨다. 따라서 산화물(230c)을 적층 구조로 함으로써, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한 산화물(230c)을 적층 구조로 하면, 캐리어의 주된 경로는 산화물(230b)과 산화물(230c1)의 계면 및 그 근방인 경우가 있다.
또한 산화물(230c1)은 절연체(280)의 측면과 접하기 때문에, 절연체(280)에 포함되는 산소를 산화물(230c1)을 통하여 트랜지스터(200)의 채널 형성 영역에 공급할 수 있다. 또한 산화물(230c2)에는 산소가 투과하기 어려운 재료를 사용하는 것이 바람직하다. 상술한 재료를 사용함으로써, 절연체(280)에 포함되는 산소가 산화물(230c2)을 투과하여 절연체(250) 또는 도전체(260)에 흡수되는 것을 억제할 수 있기 때문에, 채널 형성 영역에 산소를 효율적으로 공급할 수 있다.
산화물(230b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(242)(도전체(242a) 및 도전체(242b))가 제공된다. 도전체(242)의 막 두께는 예를 들어 1nm 이상 50nm 이하, 바람직하게는 2nm 이상 25nm 이하로 하면 좋다.
도전체(242)로서는 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 이들 재료는 산화되기 어려운 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
또한 산화물(230b)과 도전체(242)(도전체(242a) 및 도전체(242b)) 사이에 산화물을 제공하여도 좋다. 이에 의하여, 도전체(242)와 산화물(230)이 접하지 않는 구성이 되므로, 도전체(242)가 산화물(230)의 산소를 흡수하는 것을 억제할 수 있다. 즉, 도전체(242)의 산화를 방지함으로써, 도전체(242)의 도전율의 저하를 억제할 수 있다. 따라서 상기 산화물은 도전체(242)의 산화를 억제하는 기능을 갖는 것이 바람직하다.
또한 상기 산화물은 도전성을 갖는 것이 바람직하다. 도전체(242)와 산화물(230b) 사이에 도전성을 갖는 상기 산화물을 배치함으로써, 도전체(242)와 산화물(230b) 사이의 전기 저항이 저감되므로 바람직하다. 이와 같은 구성으로 함으로써, 트랜지스터(200)의 전기 특성 및 신뢰성을 향상시킬 수 있다. 또한 상기 산화물은 결정 구조를 가져도 좋다.
상기 산화물로서는 아연을 포함한 산화물을 사용할 수 있다. 예를 들어 아연 산화물, 갈륨 아연 산화물, 인듐 아연 산화물, 인듐 갈륨 아연 산화물 등을 사용할 수 있다. 또는 인듐 산화물, 인듐 주석 산화물 등을 사용하여도 좋다. 또한 상기 산화물은 산소 원자와의 결합이 강한 금속 원자를 포함한 산화물인 것이 바람직하다. 또한 상기 산화물의 도전율은 산화물(230)(산화물(230a), 산화물(230b), 및 산화물(230c))의 도전율보다 높은 것이 바람직하다. 또한 상기 산화물의 막 두께는 1nm 이상 10nm 이하가 바람직하고, 1nm 이상 5nm 이하가 더 바람직하다. 또한 상기 산화물은 결정성을 갖는 것이 바람직하다. 상기 산화물이 결정성을 갖는 경우, 산화물(230) 내의 산소가 방출되는 것을 억제할 수 있다. 예를 들어 상기 산화물이 육방정 등의 결정 구조를 가지면, 산화물(230) 내의 산소가 방출되는 것을 억제할 수 있는 경우가 있다.
절연체(254)는 절연체(214) 등과 마찬가지로 물, 수소 등의 불순물이 절연체(280) 측으로부터 트랜지스터(200)로 확산되는 것을 억제하는 배리어막으로서 기능하는 것이 바람직하다. 예를 들어, 절연체(254)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 또한 도 8의 (B)에 도시된 바와 같이, 절연체(254)는 도전체(242a)의 상면 및 측면, 도전체(242b)의 상면 및 측면, 산화물(230a) 및 산화물(230b)의 측면, 그리고 절연체(224)의 상면의 일부와 접하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(280)는 절연체(254)에 의하여 절연체(224), 산화물(230a), 및 산화물(230b)로부터 이격된다. 이로써, 절연체(280)에 포함되는 수소가 산화물(230a) 및 산화물(230b)로 확산되는 것을 억제할 수 있기 때문에, 트랜지스터(200)에 양호한 전기 특성 및 신뢰성을 부여할 수 있다.
또한 절연체(254)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어, 절연체(254)는 절연체(280) 또는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다.
절연체(254)는 스퍼터링법을 사용하여 성막되는 것이 바람직하다. 절연체(254)를, 산소를 포함한 분위기에서 스퍼터링법을 사용하여 성막함으로써, 절연체(224)에서 절연체(254)와 접하는 영역 근방에 산소를 첨가할 수 있다. 이로써, 상기 영역으로부터 절연체(224)를 통하여 산화물(230) 내에 산소를 공급할 수 있다. 여기서 절연체(254)가 위쪽으로의 산소 확산을 억제하는 기능을 가짐으로써, 산소가 산화물(230)로부터 절연체(280)로 확산되는 것을 방지할 수 있다. 또한 절연체(222)가 아래쪽으로의 산소 확산을 억제하는 기능을 가짐으로써, 산소가 산화물(230)로부터 기판 측으로 확산되는 것을 방지할 수 있다. 이러한 식으로, 산화물(230)의 채널 형성 영역에 산소가 공급된다. 이로써, 산화물(230)의 산소 결손이 저감되기 때문에, 트랜지스터가 노멀리 온이 되는 것을 억제할 수 있다.
절연체(254)로서는, 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하는 것이 좋다. 이 경우, 절연체(254)는 ALD법을 사용하여 성막되는 것이 바람직하다. ALD법은 피복성이 양호한 성막법이기 때문에, 절연체(254)의 요철로 인하여 단절 등이 형성되는 것을 방지할 수 있다.
또한 절연체(254)로서 예를 들어 질화 알루미늄을 포함한 절연체를 사용하면 좋다. 절연체(254)로서는 조성식이 AlNx(x는 0보다 크고 2 이하의 실수, 바람직하게는 x는 0.5보다 크고 1.5 이하의 실수)를 만족시키는 질화물 절연체를 사용하는 것이 바람직하다. 이로써, 절연성이 우수하고, 또한 열전도성이 우수한 막으로 할 수 있기 때문에, 트랜지스터(200)를 구동하였을 때 발생하는 열의 방열성을 높일 수 있다. 또한 절연체(254)에 질화 알루미늄 타이타늄, 질화 타이타늄 등을 사용할 수도 있다. 이 경우, 스퍼터링법을 사용하여 성막함으로써, 성막 가스로서 산소 또는 오존 등 산화성이 강한 가스를 사용하지 않고 성막할 수 있기 때문에 바람직하다. 또한 질화 실리콘, 질화산화 실리콘 등을 사용할 수도 있다.
또한 절연체(254)에는, 수소 또는 산소의 확산을 억제하는 기능을 갖는 절연성 재료 중, 산화물(230b)에 사용되는 금속 산화물을 구성하는 금속 원소의 적어도 하나를 주성분으로서 포함하는 절연성 재료를 사용하는 것이 바람직하다. 이에 의하여, 절연체(254)의 일부를 제거하는 경우에 절연체(254)에서 유래하는 불순물이 발생하지 않기 때문에, 산화물(230b)의 영역(234)에 불순물이 부착되는 것을 억제할 수 있다.
또한 산화물(230b)로서 In-M-Zn 산화물을 사용하는 경우, 절연체(254)로서는, 예를 들어 원소 M을 포함한 산화물, M-Zn 산화물, In-M-Zn 산화물 등을 사용할 수 있다. 또한 절연체(254)로서 In-M-Zn 산화물을 사용하는 경우에는, 인듐에 대한 원소 M의 원자수비는 큰 것이 바람직하다. 예를 들어 상기 원자수비를 1 이상으로 한다. 상기 원자수비를 크게 함으로써, 상기 산화물의 절연성을 높일 수 있다.
또한 절연체(254)는 2층 이상의 다층 구조로 할 수 있다. 예를 들어 절연체(254)로서, 산소를 포함하는 분위기에서 스퍼터링법을 사용하여 제 1 층을 성막하고, 다음으로 ALD법을 사용하여 제 2 층을 성막하여 2층 구조로 하여도 좋다. ALD법은 피복성이 양호한 성막법이기 때문에, 제 1 층의 요철로 인하여 단절 등이 형성되는 것을 방지할 수 있다. 또한 절연체(254)를 2층 이상의 다층 구조로 하는 경우, 상이한 재료로 이루어지는 다층 구조로 하여도 좋다. 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 또는 질화 실리콘과, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체의 적층 구조로 하여도 좋다. 또한 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체로서, 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용할 수 있다.
절연체(250)는 게이트 절연체로서 기능한다. 절연체(250)는 산화물(230c)의 상면과 접하여 배치되는 것이 바람직하다. 절연체(250)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 갖는 산화 실리콘 등을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다.
절연체(250)는 절연체(224)와 마찬가지로 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성되는 것이 바람직하다. 가열에 의하여 산소가 방출되는 절연체를 절연체(250)로서 산화물(230c)의 상면과 접하여 제공함으로써, 산화물(230b)의 채널 형성 영역에 산소를 효과적으로 공급할 수 있다. 또한 절연체(224)와 마찬가지로 절연체(250) 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(250)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
또한 절연체(250)와 도전체(260) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(250)로부터 도전체(260)로의 산소의 확산을 억제하는 것이 바람직하다. 산소의 확산을 억제하는 금속 산화물을 제공함으로써, 절연체(250)로부터 도전체(260)로의 산소의 확산이 억제된다. 즉, 산화물(230)에 공급하는 산소량의 감소를 억제할 수 있다. 또한 절연체(250)의 산소로 인한 도전체(260)의 산화를 억제할 수 있다.
또한 상기 금속 산화물은 게이트 절연체의 일부로서의 기능을 갖는 경우가 있다. 따라서 절연체(250)에 산화 실리콘이나 산화질화 실리콘 등을 사용하는 경우, 상기 금속 산화물로서는 비유전율이 높은 high-k 재료인 금속 산화물을 사용하는 것이 바람직하다. 게이트 절연체를 절연체(250)와 상기 금속 산화물의 적층 구조로 함으로써, 열에 대하여 안정적이고, 또한 비유전율이 높은 적층 구조로 할 수 있다. 따라서 게이트 절연체의 물리적 막 두께를 유지하면서 트랜지스터 동작 시에 인가되는 게이트 전위를 저감할 수 있다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)를 저감할 수 있다.
또한 상기 금속 산화물은 제 1 게이트 전극의 일부로서의 기능을 가져도 좋다. 예를 들어 산화물(230)로서 사용할 수 있는 산화물 반도체를 상기 금속 산화물로서 사용할 수 있다. 이 경우, 도전체(260)를 스퍼터링법에 의하여 성막함으로써, 상기 금속 산화물의 전기 저항값을 저하시켜 도전체로 할 수 있다.
상기 금속 산화물을 가짐으로써, 도전체(260)로부터의 전계의 영향을 감소시키지 않고, 트랜지스터(200)의 온 전류의 향상을 도모할 수 있다. 또한 절연체(250)와 상기 금속 산화물의 물리적인 두께에 의하여 도전체(260)와 산화물(230) 사이의 거리를 유지함으로써, 도전체(260)와 산화물(230) 사이의 누설 전류를 억제할 수 있다. 또한 절연체(250) 및 상기 금속 산화물의 적층 구조를 제공함으로써, 도전체(260)와 산화물(230) 사이의 물리적인 거리, 및 도전체(260)로부터 산화물(230)에 가해지는 전계 강도를 용이하게 적절히 조정할 수 있다.
구체적으로는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 특히 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 바람직하다. 또한 산화물(230)에 사용할 수 있는 산화물 반도체를 저저항화함으로써, 상기 금속 산화물에 사용할 수 있다.
도전체(260)는 도 8에서는 도전체(260a)와 도전체(260b)의 2층 구조로 도시하였지만, 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다.
도전체(260a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다.
또한 도전체(260a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소로 인하여 도전체(260b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 갖는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다.
또한 도전체(260)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 도전체(260b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(260b)를 적층 구조로 하여도 좋고, 예를 들어 타이타늄, 질화 타이타늄과 상기 도전성 재료의 적층 구조로 하여도 좋다.
절연체(280)는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 갖는 산화 실리콘 등을 포함하는 것이 바람직하다. 특히, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 바람직하다. 특히, 산화 실리콘, 산화질화 실리콘, 공공을 갖는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함한 영역을 용이하게 형성할 수 있기 때문에 바람직하다. 절연체(280)에 포함되는 산소를, 산화물(230c)(산화물(230c)이 적층 구조인 경우에는 산화물(230c1))을 통하여 산화물(230b)에 공급하기 위하여, 절연체(280)는 더 많은 산소를 포함하는 것이 바람직하고, 예를 들어 화학량론비보다 많은 산소를 포함하는 것이 바람직하다. 절연체(280)에 포함되는 산소의 농도를 증가시키기 위하여, 절연체(280)의 형성에 사용되는 성막 가스에는 산소가 포함되는 것이 바람직하다.
절연체(280) 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 또한 절연체(280)는 2층 이상의 적층 구조를 가져도 좋다. 또한 절연체(280)의 상면은 평탄화되어도 좋다. 또한 절연체(280)는 수소 농도가 낮고, 과잉 산소 영역 또는 과잉 산소를 포함하는 것이 바람직하고, 예를 들어 절연체(216)와 같은 재료를 사용하여 제공되어도 좋다.
또한 절연체(280)는 도 8에서는 절연체(280a)와 절연체(280b)의 2층 구조로 도시하였지만, 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다.
절연체(280a)는 절연체(224)의 상면의 일부, 산화물(230a) 및 산화물(230b)의 측면, 도전체(242a)의 측면, 도전체(242a)의 상면, 도전체(242b)의 측면, 그리고 도전체(242b)의 상면과 접하여 배치되어 있다.
예를 들어 절연체(280a) 및 절연체(280b)에는 과잉 산소 영역을 갖는 절연성 재료 또는 과잉 산소 영역이 형성되기 쉬운 절연성 재료를 사용하는 것이 바람직하다. 구체적으로는, 절연체(280a)에 스퍼터링법을 사용하여 성막된 산화 실리콘을 사용하고, 절연체(280b)에 CVD법을 사용하여 성막된 산화질화 실리콘을 사용하면 좋다. 절연체(280a)의 막 두께는 30nm 이상 100nm 이하로 하는 것이 바람직하고, 40nm 이상 80nm 이하로 하는 것이 더 바람직하다. 이와 같은 2층이 적층된 구성으로 함으로써, 절연체(280)의 피복성을 향상시킬 수 있다.
또한 예를 들어 절연체(280a)에 과잉 산소 영역을 갖는 절연성 재료 또는 과잉 산소 영역이 형성되기 쉬운 절연성 재료를 사용하고, 절연체(280b)에 피형성막에 과잉 산소 영역을 형성하기 쉬운 절연성 재료를 사용하는 것이 바람직하다. 구체적으로는, 절연체(280a)에 스퍼터링법을 사용하여 성막된 산화 실리콘을 사용하고, 절연체(280b)에 스퍼터링법을 사용하여 성막된 산화 알루미늄을 사용하면 좋다. 이와 같은 2층을 적층하는 구성으로 함으로써, 절연체(280a)에 포함되는 과잉 산소를 산화물(230)에 효율적으로 공급할 수 있다.
절연체(274)는 절연체(214) 등과 마찬가지로 물, 수소 등의 불순물이 위쪽으로부터 절연체(280)로 확산되는 것을 억제하는 절연성 배리어막으로서 기능하는 것이 바람직하다. 또한 절연체(274)는 수소 농도가 낮고, 수소의 확산을 억제하는 기능을 갖는 것이 바람직하다. 절연체(274)로서는 예를 들어 절연체(214), 절연체(254) 등에 사용할 수 있는 절연체를 사용하면 좋다.
또한 절연체(274) 위에 층간막으로서 기능하는 절연체(281)를 제공하는 것이 바람직하다. 절연체(281)는 절연체(224) 등과 마찬가지로 막 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
또한 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)에 형성된 개구에 도전체(240a) 및 도전체(240b)를 배치한다. 도전체(240a) 및 도전체(240b)는 도전체(260)를 끼워 대향하여 제공된다. 또한 도전체(240a) 및 도전체(240b)의 상면의 높이는 절연체(281)의 상면과 동일 평면상에 있어도 좋다.
또한 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 측벽과 접하여 절연체(241a)가 제공되고, 그 측면과 접하여 도전체(240a)의 제 1 도전체가 형성되어 있다. 상기 개구의 밑부분의 적어도 일부에는 도전체(242a)가 위치하고, 도전체(240a)가 도전체(242a)와 접한다. 마찬가지로 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 측벽과 접하여 절연체(241b)가 제공되고, 그 측면과 접하여 도전체(240b)의 제 1 도전체가 형성되어 있다. 상기 개구의 밑부분의 적어도 일부에는 도전체(242b)가 위치하고, 도전체(240b)가 도전체(242b)와 접한다.
도전체(240)(도전체(240a) 및 도전체(240b))에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(240)는 적층 구조로 하여도 좋다.
또한 도전체(240)를 적층 구조로 하는 경우, 도전체(242)와 접하고, 또한 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)와 절연체(241)를 개재하여 접하는 도전체에는 물, 수소 등의 불순물의 투과를 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 물, 수소 등의 불순물의 투과를 억제하는 기능을 갖는 도전성 재료를 단층 또는 적층으로 사용하여도 좋다. 상기 도전성 재료를 사용함으로써, 절연체(280)에 첨가된 산소가 도전체(240)에 흡수되는 것을 방지할 수 있다. 또한 절연체(281)보다 위에 있는 층에 포함되는 물, 수소 등의 불순물이 도전체(240)를 통하여 산화물(230)로 확산되는 것을 억제할 수 있다.
절연체(241)(절연체(241a) 및 절연체(241b))로서는 예를 들어 절연체(254) 등에 사용할 수 있는 절연체를 사용하면 좋다. 절연체(241)는 절연체(254)와 접하여 제공되기 때문에, 절연체(280) 등에 포함되는 물, 수소 등의 불순물이 도전체(240)를 통하여 산화물(230)로 확산되는 것을 억제할 수 있다. 또한 절연체(280)에 포함되는 산소가 도전체(240)에 흡수되는 것을 방지할 수 있다. 또한 절연체(241)의 형성에는 ALD법이나 CVD법을 사용할 수 있다.
또한 도시하지 않았지만, 도전체(240)의 상면과 접하여 배선으로서 기능하는 도전체를 배치하여도 좋다. 상기 도전체에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전체는 적층 구조로 하여도 좋고, 예를 들어 타이타늄, 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다. 또한 상기 도전체는 절연체에 제공된 개구에 매립되도록 형성되어도 좋다.
또한 도시하지 않았지만, 상기 도전체를 덮도록 저항률이 1.0Х1012Ωcm 이상 1.0Х1015Ωcm 이하, 바람직하게는 5.0Х1012Ωcm 이상 1.0Х1014Ωcm 이하, 더 바람직하게는 1.0Х1013Ωcm 이상 5.0Х1013Ωcm 이하의 절연체를 제공하는 것이 바람직하다. 상기 도전체 위에 상술한 저항률을 갖는 절연체를 제공하면, 상기 절연체는 절연성을 유지하면서 트랜지스터(200), 상기 도전체 등의 배선들 사이에 축적되는 전하를 분산시키고, 상기 전하로 인한 트랜지스터나 상기 트랜지스터를 갖는 반도체 장치의 특성 불량이나 정전 파괴를 억제할 수 있기 때문에 바람직하다. 이와 같은 절연체로서, 질화 실리콘 또는 질화산화 실리콘을 사용할 수 있다.
<반도체 장치의 구성 재료>
이하에서는 반도체 장치에 사용할 수 있는 구성 재료에 대하여 설명한다.
<<기판>>
트랜지스터(200)를 형성하는 기판으로서는 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하면 좋다. 절연체 기판으로서는 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다. 또한 반도체 기판으로서는 예를 들어 실리콘, 저마늄 등을 재료로 한 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어지는 화합물 반도체 기판 등이 있다. 또한 상술한 반도체 기판 내부에 절연체 영역을 갖는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등이 있다. 도전체 기판으로서는 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는 금속의 질화물을 포함하는 기판, 금속의 산화물을 포함하는 기판 등이 있다. 또한 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자 등이 있다.
<<절연체>>
절연체로서는, 절연성을 갖는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다.
예를 들어 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 전압을 저감할 수 있다. 한편, 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
또한 비유전율이 높은 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 포함한 산화물, 알루미늄 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 산화물, 실리콘 및 하프늄을 포함한 산화질화물, 또는 실리콘 및 하프늄을 포함한 질화물 등이 있다.
또한 비유전율이 낮은 절연체로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 갖는 산화 실리콘, 또는 수지 등이 있다.
또한 산화물 반도체를 사용한 트랜지스터는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체(절연체(214), 절연체(222), 절연체(254), 및 절연체(274) 등)로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체로서는, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층으로 사용하면 좋다. 구체적으로는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체로서, 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물, 질화 알루미늄, 질화 알루미늄 타이타늄, 질화 타이타늄, 질화산화 실리콘, 질화 실리콘 등의 금속 질화물을 사용할 수 있다.
또한 게이트 절연체로서 기능하는 절연체는, 가열에 의하여 이탈되는 산소를 포함한 영역을 갖는 절연체인 것이 바람직하다. 예를 들어, 가열에 의하여 이탈되는 산소를 포함한 영역을 갖는 산화 실리콘 또는 산화질화 실리콘이 산화물(230)과 접하는 구조로 함으로써, 산화물(230)이 갖는 산소 결손을 보상할 수 있다.
<<도전체>>
도전체에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
또한 상기 재료로 형성되는 도전층을 복수 적층하여 사용하여도 좋다. 예를 들어, 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한 트랜지스터의 채널 형성 영역에 산화물을 사용하는 경우, 게이트 전극으로서 기능하는 도전체에는 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우에는, 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하는 것이 좋다. 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히, 게이트 전극으로서 기능하는 도전체에, 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함한 도전성 재료를 사용하는 것이 바람직하다. 또한 상술한 금속 원소 및 질소를 포함한 도전성 재료를 사용하여도 좋다. 예를 들어 질화 타이타늄, 질화 탄탈럼 등의 질소를 포함한 도전성 재료를 사용하여도 좋다. 또한 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한 질소를 포함한 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는 외부의 절연체 등으로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
<반도체 장치의 제작 방법>
다음으로, 도 8에 도시된 본 발명의 일 형태에 따른 트랜지스터(200)를 갖는 반도체 장치의 제작 방법에 대하여 도 10 내지 도 17을 사용하여 설명한다.
도 10 내지 도 17에서 각 도면의 (A)는 상면도이다. 또한 각 도면의 (B)는 (A)에서 일점쇄선 A1-A2로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 또한 각 도면의 (C)는 (A)에서 일점쇄선 A3-A4로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200)의 채널 폭 방향의 단면도이기도 하다. 또한 각 도면의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
우선, 기판(도시하지 않았음)을 준비하고, 상기 기판 위에 절연체(214)를 성막한다. 절연체(214)의 성막은 스퍼터링법, 화학 기상 성장(CVD: Chemical Vapor Deposition)법, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, ALD법 등을 사용하여 수행할 수 있다.
또한 CVD법은 플라스마를 이용하는 플라스마 CVD(PECVD: Plasma Enhanced CVD)법, 열을 이용하는 열 CVD(TCVD: Thermal CVD)법, 광을 이용하는 광 CVD(Photo CVD)법 등으로 분류할 수 있다. 또한 사용하는 원료 가스에 따라 금속 CVD(MCVD: Metal CVD)법, 유기 금속 CVD(MOCVD: Metal Organic CVD)법으로 분류할 수 있다.
플라스마 CVD법에 의하여, 비교적 낮은 온도에서 고품질의 막을 얻을 수 있다. 또한 열 CVD법은 플라스마를 사용하지 않기 때문에, 피처리물에 대한 플라스마 대미지를 저감할 수 있는 성막 방법이다. 예를 들어, 반도체 장치에 포함되는 배선, 전극, 소자(트랜지스터, 용량 소자 등) 등은 플라스마로부터 전하를 받아 차지 업하는 경우가 있다. 이때, 축적된 전하로 인하여 반도체 장치에 포함되는 배선, 전극, 소자 등이 파괴되는 경우가 있다. 한편, 플라스마를 사용하지 않는 열 CVD법의 경우, 이와 같은 플라스마 대미지가 생기지 않기 때문에, 반도체 장치의 수율을 높일 수 있다. 또한 열 CVD법에서는 성막 시에 플라스마 대미지가 생기지 않기 때문에, 결함이 적은 막을 얻을 수 있다.
CVD법은 타깃 등으로부터 방출되는 입자가 퇴적되는 성막 방법과는 달리 피처리물의 표면에서의 반응에 의하여 막이 형성되는 성막 방법이다. 따라서 피처리물의 형상의 영향을 받기 어렵고, 단차 피복성이 양호한 성막 방법이다.
CVD법은 원료 가스의 유량비에 의하여, 얻어지는 막의 조성을 제어할 수 있다. 예를 들어 CVD법에서는 원료 가스의 유량비를 바꿈으로써, 임의의 조성을 갖는 막을 성막할 수 있다. 또한 예를 들어 CVD법에서는 성막하면서 원료 가스의 유량비를 변화시킴으로써, 조성이 연속적으로 변화된 막을 성막할 수 있다. 원료 가스의 유량비를 변화시키면서 성막하는 경우, 복수의 성막실을 사용하여 성막하는 경우와 비교하여, 반송이나 압력 조정에 걸리는 시간이 불필요하기 때문에, 성막에 걸리는 시간을 단축할 수 있다. 따라서 반도체 장치의 생산성을 높일 수 있는 경우가 있다.
본 실시형태에서는 절연체(214)로서 스퍼터링법에 의하여 산화 알루미늄 또는 질화 실리콘을 성막한다. 또한 절연체(214)는 다층 구조로 하여도 좋다. 예를 들어 스퍼터링법에 의하여 산화 알루미늄을 성막하고, 상기 산화 알루미늄 위에 ALD법에 의하여 산화 알루미늄을 성막하는 구조로 하여도 좋다. 또는 ALD법에 의하여 산화 알루미늄을 성막하고, 상기 산화 알루미늄 위에 스퍼터링법에 의하여 산화 알루미늄을 성막하는 구조로 하여도 좋다.
다음으로, 절연체(214) 위에 절연체(216)를 성막한다. 절연체(216)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는, 절연체(216)가 되는 절연막으로서 CVD법에 의하여 산화 실리콘을 성막한다.
다음으로, 절연체(216)에, 절연체(214)에 도달하는 개구를 형성한다. 개구에는 예를 들어 홈이나 슬릿 등도 포함된다. 또한 개구가 형성된 영역을 가리켜 개구부라고 하는 경우가 있다. 개구의 형성에는 웨트 에칭을 사용하여도 좋지만, 드라이 에칭을 사용하는 것이 미세 가공을 하기 위해서는 더 바람직하다. 또한 절연체(214)로서는, 절연체(216)를 에칭하여 홈을 형성하는 경우의 에칭 스토퍼막으로서 기능하는 절연체를 선택하는 것이 바람직하다. 예를 들어 홈을 형성하는 절연체(216)에 산화 실리콘막을 사용한 경우에는, 절연체(214)로서 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막을 사용하는 것이 좋다.
드라이 에칭 장치로서는 평행 평판형 전극을 갖는 용량 결합형 플라스마(CCP: Capacitively Coupled Plasma) 에칭 장치를 사용할 수 있다. 평행 평판형 전극을 갖는 용량 결합형 플라스마 에칭 장치는, 평행 평판형 전극 중 한쪽에 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극 중 한쪽에 복수의 상이한 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극의 각각에 주파수가 같은 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 평행 평판형 전극의 각각에 주파수가 상이한 고주파 전압을 인가하는 구성을 가져도 좋다. 또는 고밀도 플라스마원을 갖는 드라이 에칭 장치를 사용할 수 있다. 고밀도 플라스마원을 갖는 드라이 에칭 장치로서는, 예를 들어 유도 결합형 플라스마(ICP: Inductively Coupled Plasma) 에칭 장치 등을 사용할 수 있다.
개구의 형성 후에, 도전체(205)의 제 1 도전체가 되는 도전막을 성막한다. 상기 도전막은 산소의 투과를 억제하는 기능을 갖는 도전체를 포함하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 텅스텐, 질화 타이타늄 등을 사용할 수 있다. 또는 산소의 투과를 억제하는 기능을 갖는 도전체와 탄탈럼, 텅스텐, 타이타늄, 몰리브데넘, 알루미늄, 구리, 몰리브데넘 텅스텐 합금과의 적층막으로 할 수 있다. 도전체(205)의 제 1 도전체가 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
본 실시형태에서는, 도전체(205)의 제 1 도전체가 되는 도전막으로서, 스퍼터링법에 의하여 질화 탄탈럼막 또는 질화 탄탈럼 위에 질화 타이타늄을 적층한 막을 성막한다. 도전체(205)의 제 1 도전체로서 금속 질화물을 사용함으로써, 후술하는 도전체(205)의 제 2 도전체로서 구리 등 확산되기 쉬운 금속을 사용하여도 상기 금속이 도전체(205)의 제 1 도전체로부터 외부로 확산되는 것을 방지할 수 있다.
다음으로, 도전체(205)의 제 1 도전체가 되는 도전막 위에, 도전체(205)의 제 2 도전체가 되는 도전막을 성막한다. 상기 도전막의 성막은 도금법, 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 도전체(205)의 제 2 도전체가 되는 도전막으로서 텅스텐을 성막한다.
다음으로, CMP(Chemical Mechanical Polishing) 처리를 수행함으로써, 도전체(205)의 제 1 도전체가 되는 도전막 및 도전체(205)의 제 2 도전체가 되는 도전막의 일부를 제거하여 절연체(216)를 노출시킨다. 그 결과, 개구부에만 도전체(205)의 제 1 도전체가 되는 도전막 및 도전체(205)의 제 2 도전체가 되는 도전막이 잔존한다. 이로써, 상면이 평탄한, 도전체(205)의 제 1 도전체 및 도전체(205)의 제 2 도전체를 포함하는 도전체(205)를 형성할 수 있다(도 10 참조). 또한 상기 CMP 처리에 의하여 절연체(216)의 일부가 제거되는 경우가 있다.
또한 도전체(205)를 형성한 후에, 도전체(205)의 제 2 도전체의 일부를 제거하고, 도전체(205) 및 절연체(216) 위에 도전막을 성막하고, CMP 처리를 수행하는 공정을 수행하여도 좋다. 상기 CMP 처리에 의하여 상기 도전막의 일부를 제거하여 절연체(216)를 노출시킨다. 또한 도전체(205)의 제 2 도전체의 일부는 드라이 에칭법 등을 사용하여 제거하는 것이 좋다. 또한 상기 도전막에는 도전체(205)의 제 1 도전체 또는 도전체(205)의 제 2 도전체와 같은 재료를 사용하는 것이 좋다.
상기 공정에 의하여 상면이 평탄한, 상기 도전막을 포함하는 도전체(205)를 형성할 수 있다. 절연체(216)와 도전체(205)의 상면의 평탄성을 향상시킴으로써, 산화물(230b), 산화물(230c)을 형성하는 CAAC-OS의 결정성을 향상시킬 수 있다.
여기서부터는, 상기와 다른 도전체(205)의 형성 방법에 대하여 이하에서 설명한다.
절연체(214) 위에 도전체(205)가 되는 도전막을 성막한다. 상기 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 또한 상기 도전막은 다층막으로 할 수 있다. 본 실시형태에서는 상기 도전막으로서 텅스텐을 성막한다.
다음으로, 리소그래피법을 사용하여 상기 도전막을 가공하여 도전체(205)를 형성한다.
또한 리소그래피법에서는, 먼저 마스크를 통하여 레지스트를 노광한다. 다음으로, 노광된 영역을 현상액을 사용하여 제거 또는 잔존시켜 레지스트 마스크를 형성한다. 그리고 상기 레지스트 마스크를 통하여 에칭 처리를 함으로써, 도전체, 반도체, 절연체 등을 원하는 형상으로 가공할 수 있다. 예를 들어 KrF 엑시머 레이저 광, ArF 엑시머 레이저 광, EUV(Extreme Ultraviolet) 광 등을 사용하여 레지스트를 노광함으로써 레지스트 마스크를 형성하면 좋다. 또한 기판과 투영 렌즈 사이에 액체(예를 들어 물)를 채우고 노광하는 액침 기술을 사용하여도 좋다. 또한 상술한 광 대신에 전자 빔이나 이온 빔을 사용하여도 좋다. 또한 전자 빔이나 이온 빔을 사용하는 경우에는 마스크는 불필요하다. 또한 레지스트 마스크는 애싱 등의 드라이 에칭 처리를 수행하거나, 웨트 에칭 처리를 수행하거나, 드라이 에칭 처리 후에 웨트 에칭 처리를 수행하거나, 또는 웨트 에칭 처리 후에 드라이 에칭 처리를 수행함으로써 제거할 수 있다.
또한 레지스트 마스크 대신에 절연체나 도전체로 이루어지는 하드 마스크를 사용하여도 좋다. 하드 마스크를 사용하는 경우, 도전체(205)가 되는 도전막 위에 하드 마스크 재료가 되는 절연막이나 도전막을 형성하고, 그 위에 레지스트 마스크를 형성하고, 하드 마스크 재료를 에칭함으로써 원하는 형상의 하드 마스크를 형성할 수 있다. 도전체(205)가 되는 도전막의 에칭은 레지스트 마스크를 제거한 후에 수행하여도 좋고, 레지스트 마스크를 남긴 채 수행하여도 좋다. 후자의 경우, 에칭 중에 레지스트 마스크가 소실되는 경우가 있다. 도전체(205)가 되는 도전막의 에칭 후에 하드 마스크를 에칭에 의하여 제거하여도 좋다. 한편, 하드 마스크의 재료가 후공정에 영향을 미치지 않거나, 또는 후공정에서 이용될 수 있는 경우에는 하드 마스크를 반드시 제거할 필요는 없다.
다음으로, 절연체(214) 및 도전체(205) 위에 절연체(216)가 되는 절연막을 성막한다. 상기 절연막은 도전체(205)의 상면 및 측면과 접하도록 형성된다. 상기 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
여기서, 절연체(216)가 되는 절연막의 막 두께는 도전체(205)의 막 두께 이상으로 하는 것이 바람직하다. 예를 들어, 도전체(205)의 막 두께를 1로 하는 경우, 절연체(216)가 되는 절연막의 막 두께는 1 이상 3 이하로 한다.
다음으로, 절연체(216)가 되는 절연막에 CMP 처리를 수행함으로써, 절연체(216)가 되는 절연막의 일부를 제거하고 도전체(205)의 표면을 노출시킨다. 이로써, 상면이 평탄한, 도전체(205)와 도전체(205)의 측면과 접하는 절연체(216)를 형성할 수 있다. 이상이 도전체(205)의 다른 형성 방법이다.
다음으로, 절연체(216) 및 도전체(205) 위에 절연체(222)를 성막한다. 절연체(222)로서는 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하는 것이 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체는 수소 및 물에 대하여 배리어성을 갖는다. 절연체(222)가 수소 및 물에 대하여 배리어성을 가지면, 트랜지스터(200)의 주변에 제공된 구조체에 포함되는 수소 및 물이 절연체(222)를 통하여 트랜지스터(200) 내측으로 확산되는 것이 억제되기 때문에, 산화물(230) 내의 산소 결손의 생성을 억제할 수 있다.
절연체(222)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(222)로서 ALD법에 의하여 산화 하프늄 또는 산화 알루미늄을 성막한다.
이어서 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하, 더 바람직하게는 320℃ 이상 450℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 가열 처리는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행하여도 좋다.
본 실시형태에서는, 가열 처리로서 절연체(222)의 성막 후에 질소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한 후에, 연속하여 산소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여, 절연체(222)에 포함되는 물, 수소 등의 불순물을 제거하는 것 등이 가능하다. 또한 가열 처리는 절연체(224)의 성막 후 등의 타이밍에 수행할 수도 있다.
다음으로, 절연체(222) 위에 절연체(224)를 성막한다. 절연체(224)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(224)로서 CVD법에 의하여 산화 실리콘을 성막한다.
여기서, 절연체(224)에 과잉 산소 영역을 형성하기 위하여, 감압 상태에서 산소를 포함한 플라스마 처리를 수행하여도 좋다. 산소를 포함한 플라스마 처리에는, 예를 들어 마이크로파를 사용한 고밀도 플라스마를 발생시키는 전원을 갖는 장치를 사용하는 것이 바람직하다. 또는 기판 측에 RF(Radio Frequency)를 인가하는 전원을 가져도 좋다. 고밀도 플라스마를 사용함으로써 고밀도의 산소 라디칼을 생성할 수 있고, 기판 측에 RF를 인가함으로써 고밀도 플라스마에 의하여 생성된 산소 라디칼을 절연체(224) 내에 효율적으로 도입할 수 있다. 또는 이 장치를 사용하여 불활성 가스를 포함한 플라스마 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산소를 포함한 플라스마 처리를 수행하여도 좋다. 또한 상기 플라스마 처리의 조건을 적절히 선택함으로써, 절연체(224)에 포함되는 물, 수소 등의 불순물을 제거할 수 있다. 그 경우, 가열 처리는 수행하지 않아도 된다.
여기서, 절연체(224) 위에 예를 들어 스퍼터링법에 의하여 산화 알루미늄을 성막하고, 상기 산화 알루미늄을 절연체(224)에 도달할 때까지 CMP 처리를 수행하여도 좋다. 상기 CMP 처리를 수행함으로써, 절연체(224)의 표면의 평탄화 및 평활화를 수행할 수 있다. 상기 산화 알루미늄을 절연체(224) 위에 배치하고 CMP 처리를 수행함으로써, CMP 처리의 종점 검출이 용이해진다. 또한 CMP 처리에 의하여 절연체(224)의 일부가 연마되어 절연체(224)의 막 두께가 얇아지는 경우가 있지만, 절연체(224)의 성막 시에 막 두께를 조정하면 좋다. 절연체(224)의 표면의 평탄화 및 평활화를 수행함으로써, 나중에 성막하는 산화물의 피복률의 악화를 방지하고, 반도체 장치의 수율 저하를 방지할 수 있는 경우가 있다. 또한 절연체(224) 위에 스퍼터링법에 의하여 산화 알루미늄을 성막함으로써, 절연체(224)에 산소를 첨가할 수 있어 바람직하다.
다음으로, 절연체(224) 위에 산화막(230A), 산화막(230B)을 이 순서대로 성막한다(도 10 참조). 또한 산화막(230A) 및 산화막(230B)은 대기 환경에 노출시키지 않고 연속하여 성막하는 것이 바람직하다. 대기에 개방하지 않고 성막함으로써, 산화막(230A) 및 산화막(230B) 위에 대기 환경으로부터의 불순물 또는 수분이 부착되는 것을 방지할 수 있어, 산화막(230A)과 산화막(230B)의 계면 근방을 청정하게 유지할 수 있다.
산화막(230A) 및 산화막(230B)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 또한 산화막(230A) 및 산화막(230B)을 ALD법에 의하여 성막하는 경우, 앞의 실시형태에서 설명한 내용을 참작할 수 있다.
예를 들어 산화막(230A) 및 산화막(230B)으로서, ALD법에 의하여 In-Ga-Zn 산화막을 성막하는 경우, 인듐의 전구체로서 트라이메틸인듐, 트리스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)인듐, 사이클로펜타다이엔일인듐 등을 사용한다. 또한 갈륨의 전구체로서 트라이메틸갈륨, 트라이에틸갈륨, 삼염화 갈륨, 트리스(다이메틸아마이드)갈륨, 갈륨(III)아세틸아세토네이트, 트리스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)갈륨, 다이메틸클로로갈륨, 다이에틸클로로갈륨 등을 사용한다. 또한 아연의 전구체로서 다이메틸아연, 다이에틸아연, 비스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)아연 등을 사용한다. 산화물(230a) 및 산화물(230b)에 요구되는 특성에 맞추어 In-Ga-Zn 산화막의 성막에 사용하는 전구체의 종류, 도입량 등을 적절히 조합하는 것이 좋다.
또한 상기 전구체 중에는 금속 원소 외에, 탄소 및 염소 중 한쪽 또는 양쪽을 포함하는 것이 있다. 탄소를 포함하는 전구체를 사용하여 형성된 산화막에는 탄소가 포함되는 경우가 있다. 또한 염소를 포함하는 전구체를 사용하여 형성된 산화막에는 염소가 포함되는 경우가 있다.
또한 예를 들어 산화막(230A) 및 산화막(230B)을 스퍼터링법에 의하여 성막하는 경우에는, 스퍼터링 가스로서 산소 또는 산소와 희가스의 혼합 가스를 사용한다. 스퍼터링 가스에 포함되는 산소의 비율을 높임으로써, 성막되는 산화막 내의 과잉 산소를 증가시킬 수 있다. 또한 상기 산화막을 스퍼터링법에 의하여 성막하는 경우에는, 상기 In-M-Zn 산화물 타깃 등을 사용할 수 있다. 또한 타깃에는 직류(DC) 전원 또는 고주파(RF) 전원 등의 교류(AC) 전원이 접속되고, 타깃의 전기 전도도에 따라 필요한 전력을 인가할 수 있다.
특히, 산화막(230A)의 성막 시에, 스퍼터링 가스에 포함되는 산소의 일부가 절연체(224)에 공급되는 경우가 있다. 따라서 상기 스퍼터링 가스에 포함되는 산소의 비율은 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 100%로 하면 좋다.
또한 산화막(230B)을 스퍼터링법에 의하여 형성하는 경우, 스퍼터링 가스에 포함되는 산소의 비율을 30% 초과 100% 이하, 바람직하게는 70% 이상 100% 이하로 하여 성막하면, 산소 과잉형 산화물 반도체가 형성된다. 산소 과잉형 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터에서는, 비교적 높은 신뢰성을 얻을 수 있다. 다만 본 발명의 일 형태는 이에 한정되지 않는다. 산화막(230B)을 스퍼터링법에 의하여 형성하는 경우, 스퍼터링 가스에 포함되는 산소의 비율을 1% 이상 30% 이하, 바람직하게는 5% 이상 20% 이하로 하여 성막하면, 산소 결핍형 산화물 반도체가 형성된다. 산소 결핍형 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터에서는, 비교적 높은 전계 효과 이동도를 얻을 수 있다. 또한 기판을 가열하면서 성막함으로써, 상기 산화막의 결정성을 향상시킬 수 있다.
본 실시형태에서는 산화막(230A)을, 스퍼터링법에 의하여 In:Ga:Zn=1:3:4[원자수비]의 In-Ga-Zn 산화물 타깃을 사용하여 성막한다. 또한 산화막(230B)을, 스퍼터링법에 의하여 In:Ga:Zn=4:2:4.1[원자수비]의 In-Ga-Zn 산화물 타깃을 사용하여 성막한다. 또한 각 산화막은, 성막 조건 및 원자수비를 적절히 선택함으로써 산화물(230)에 요구되는 특성에 맞추어 형성되는 것이 좋다.
여기서 절연체(222), 절연체(224), 산화막(230A), 및 산화막(230B)을 대기에 노출시키지 않고 성막하는 것이 바람직하다. 예를 들어 멀티 체임버 방식의 성막 장치를 사용하면 좋다.
다음으로, 가열 처리를 수행하여도 좋다. 상기 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다. 상기 가열 처리에 의하여, 산화막(230A) 및 산화막(230B) 내의 물, 수소 등의 불순물을 제거하는 것 등이 가능하다. 본 실시형태에서는, 질소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한 후에, 연속하여 산소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한다.
다음으로, 산화막(230B) 위에 도전막(242A)을 성막한다. 도전막(242A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다(도 10 참조). 또한 도전막(242A)을 성막하기 전에 가열 처리를 수행하여도 좋다. 가열 처리는 감압하에서 수행하고, 대기에 노출시키지 않고 연속하여 도전막(242A)을 성막하여도 좋다. 이러한 처리를 수행함으로써, 산화막(230B)의 표면 등에 표면에 흡착된 수분 및 수소를 제거하고, 또한 산화막(230A) 및 산화막(230B) 내의 수분 농도 및 수소 농도를 저감할 수 있다. 가열 처리의 온도는 100℃ 이상 400℃ 이하가 바람직하다. 본 실시형태에서는 가열 처리의 온도를 200℃로 한다.
다음으로, 산화막(230A), 산화막(230B), 및 도전막(242A)을 섬 형상으로 가공하여 산화물(230a), 산화물(230b), 및 도전층(242B)을 형성한다(도 11 참조). 또한 상기 공정에서는, 절연체(224)에서 산화물(230a)과 중첩되지 않는 영역의 막 두께가 얇아지는 경우가 있다.
여기서, 산화물(230a), 산화물(230b), 및 도전층(242B)은 적어도 일부가 도전체(205)와 중첩되도록 형성된다. 또한 산화물(230a), 산화물(230b), 및 도전층(242B)의 측면은 절연체(224)의 상면에 대하여 실질적으로 수직인 것이 바람직하다. 산화물(230a), 산화물(230b), 및 도전층(242B)의 측면을 절연체(224)의 상면에 대하여 실질적으로 수직으로 함으로써, 복수의 트랜지스터(200)를 제공할 때 면적을 축소하고, 밀도를 높일 수 있다. 또는 산화물(230a), 산화물(230b), 및 도전층(242B)의 측면과 절연체(224)의 상면이 이루는 각이 작은 각도가 되는 구성으로 하여도 좋다. 그 경우, 산화물(230a), 산화물(230b), 및 도전층(242B)의 측면과 절연체(224)의 상면이 이루는 각은 60° 이상 70° 미만이 바람직하다. 이와 같은 형상으로 함으로써, 추후의 공정에서 절연체(254) 등의 피복성이 향상되므로 공동 등의 결함을 저감할 수 있다.
또한 도전층(242B)의 측면과 도전층(242B)의 상면 사이에 만곡면을 갖는 것이 바람직하다. 즉, 상기 측면의 단부와 상기 상면의 단부는 만곡되어 있는 것이 바람직하다. 만곡면은, 예를 들어 도전층(242B)의 단부에서 곡률 반경이 3nm 이상 10nm 이하, 바람직하게는 5nm 이상 6nm 이하이다. 단부에 각을 갖지 않으면, 추후의 성막 공정에서의 막의 피복성이 향상된다.
또한 산화막(230A), 산화막(230B), 및 도전막(242A)의 가공은 리소그래피법을 사용하여 수행하면 좋다. 또한 상기 가공에는 드라이 에칭법이나 웨트 에칭법을 사용할 수 있다. 드라이 에칭법에 의한 가공은 미세 가공에 적합하다. 또한 산화막(230A), 산화막(230B), 및 도전막(242A)의 가공은 각각 다른 조건으로 수행하여도 좋다.
다음으로, 절연체(224), 산화물(230a), 산화물(230b), 및 도전층(242B) 위에 절연체(254)가 되는 절연막(254A)을 성막한다(도 12 참조).
절연막(254A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 절연막(254A)으로서는 산소의 투과를 억제하는 기능을 갖는 절연막을 사용하는 것이 바람직하다. 예를 들어 스퍼터링법에 의하여 질화 실리콘, 산화 실리콘, 또는 산화 알루미늄을 성막한다. 또한 절연체(254)에는 산화물(230a) 및 산화물(230b)에 사용할 수 있는 재료를 사용할 수 있다. 예를 들어 절연체(254)로서 In:Ga:Zn=1:3:4[원자수비]의 금속 산화물을 사용하여도 좋다.
또한 절연막(254A)을 2층의 적층 구조로 하여도 좋다. 절연막(254A)의 아래층 및 절연막(254A)의 위층의 성막은 상기 방법을 사용하여 수행할 수 있고, 절연막(254A)의 아래층 및 절연막(254A)의 위층의 성막에는 같은 방법을 사용하여도 좋고, 각각 다른 방법을 사용하여도 좋다. 또한 절연막(254A)의 아래층 및 절연막(254A)의 위층에는 상기 재료를 사용할 수 있고, 절연막(254A)의 아래층 및 절연막(254A)의 위층은 같은 재료로 하여도 좋고, 각각 다른 재료로 하여도 좋다. 예를 들어 절연막(254A)의 아래층으로서 스퍼터링법에 의하여 산화 알루미늄막을 성막하고, 절연막(254A)의 위층으로서 ALD법에 의하여 산화 알루미늄막을 성막하여도 좋다. 또는 절연막(254A)의 아래층으로서 스퍼터링법에 의하여 산화 알루미늄막을 성막하고, 절연막(254A)의 위층으로서 ALD법에 의하여 질화 실리콘막을 성막하여도 좋다.
다음으로, 절연막(254A) 위에, 절연체(280a), 절연체(280b)를 이 순서대로 성막한다. 절연체(280a) 및 절연체(280b)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는, 절연체(280a)로서 스퍼터링법에 의하여 산화 실리콘막을 성막하고, 절연체(280b)로서 CVD법에 의하여 산화 실리콘막을 성막한다. 또한 절연체(280a) 및 절연체(280b)의 성막 전에 가열 처리를 수행하여도 좋다. 가열 처리는 감압하에서 수행하고, 대기에 노출시키지 않고 연속하여 상기 절연막을 성막하여도 좋다. 이와 같은 처리를 수행함으로써, 절연막(254A)의 표면 등에 흡착된 수분 및 수소를 제거하고, 또한 산화물(230a), 산화물(230b), 및 절연막(254A) 내의 수분 농도 및 수소 농도를 저감할 수 있다. 상술한 가열 처리 조건을 사용할 수 있다.
다음으로, 절연체(280b)에 CMP 처리를 수행하여, 절연체(280b)의 상면을 평탄화한다(도 12 참조).
다음으로, 절연체(280)(절연체(280a) 및 절연체(280b))의 일부, 절연막(254A)의 일부, 및 도전층(242B)의 일부를 가공하여, 산화물(230b)에 도달하는 개구를 형성한다. 상기 개구는 도전체(205)와 중첩되도록 형성되는 것이 바람직하다. 상기 개구에 의하여 도전체(242a), 도전체(242b), 및 절연체(254)를 형성한다(도 13 참조).
또한 절연체(280)의 일부, 절연막(254A)의 일부, 및 도전층(242B)의 일부의 가공은, 각각 다른 조건으로 수행하여도 좋다. 예를 들어, 절연체(280)의 일부를 드라이 에칭법에 의하여 가공하고, 절연막(254A)의 일부를 웨트 에칭법에 의하여 가공하고, 도전층(242B)의 일부를 드라이 에칭법에 의하여 가공하여도 좋다.
여기서, 산화물(230a), 산화물(230b) 등의 표면에 부착되거나 또는 내부로 확산된 불순물을 제거하는 것이 바람직하다. 상기 불순물로서는, 절연체(280), 절연막(254A), 및 도전층(242B)에 포함되는 성분, 상기 개구의 형성 시에 사용하는 장치에 사용되는 부재에 포함되는 성분, 에칭에 사용하는 가스 또는 액체에 포함되는 성분 등에 기인한 것을 들 수 있다. 상기 불순물로서는, 예를 들어 알루미늄, 실리콘, 탄탈럼, 플루오린, 염소 등이 있다.
상기 불순물 등을 제거하기 위하여 세정 처리를 수행한다. 세정 방법으로서는, 세정액 등을 사용한 웨트 세정, 플라스마를 사용한 플라스마 처리, 열처리에 의한 세정 등이 있고, 상기 세정을 적절히 조합하여 수행하여도 좋다.
웨트 세정으로서는, 암모니아수, 옥살산, 인산, 플루오린화 수소산 등을 탄산수 또는 순수(純水)로 희석한 수용액, 순수, 탄산수 등을 사용하여 세정 처리를 수행하여도 좋다. 또는 이들 수용액, 순수, 또는 탄산수를 사용한 초음파 세정을 수행하여도 좋다. 또는 이들 세정을 적절히 조합하여 수행하여도 좋다. 또한 초음파 세정에는 200kHz 이상, 바람직하게는 900kHz 이상의 주파수를 사용하는 것이 바람직하다. 상기 주파수를 사용함으로써, 산화물(230b) 등에 대한 대미지를 저감할 수 있다.
상기 세정 처리로서, 본 실시형태에서는 희석된 플루오린화 수소산 또는 희석된 암모니아수를 사용하여 웨트 세정을 수행하고, 이어서 순수 또는 탄산수를 사용하여 웨트 세정을 수행한다. 상기 세정 처리를 수행함으로써, 산화물(230a), 산화물(230b) 등의 표면에 부착되거나 또는 내부로 확산된 불순물을 제거할 수 있다. 또는 산화물(230b) 위의 산화물(230c)의 결정성을 높일 수 있다.
다음으로, 가열 처리를 수행하여도 좋다. 가열 처리는 감압하에서 수행하고, 대기에 노출시키지 않고 연속하여 산화막(230C1) 및 산화막(230C2)을 성막하여도 좋다. 이러한 처리를 수행함으로써, 산화물(230b)의 표면 등에 흡착된 수분 및 수소를 제거하고, 또한 산화물(230a) 및 산화물(230b) 내의 수분 농도 및 수소 농도를 저감할 수 있다. 가열 처리의 온도는 100℃ 이상 400℃ 이하가 바람직하다. 본 실시형태에서는 가열 처리의 온도를 200℃로 한다(도 14 참조).
산화막(230C1) 및 산화막(230C2)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 산화막(230C1) 및 산화막(230C2)의 성막은 산화막(230A) 또는 산화막(230B)과 같은 성막 방법을 사용하여 수행하여도 좋고, 다른 성막 방법을 사용하여 수행하여도 좋다. 또한 산화막(230C1) 및 산화막(230C1)을 ALD법에 의하여 성막하는 경우, 앞의 실시형태에서 설명한 내용을 참작할 수 있다. 본 실시형태에서는 산화막(230C1)으로서 ALD법에 의하여 In:Ga:Zn=4:2:3[원자수비]의 In-Ga-Zn 산화막을 성막하고, 산화막(230C2)으로서 ALD법에 의하여 In:Ga:Zn=1:3:4[원자수비]의 In-Ga-Zn 산화막을 성막한다.
산화막(230C1) 및 산화막(230C2)을 ALD법을 사용하여 형성함으로써, 개구의 밑면 및 측면에서 막 두께가 거의 같은 산화막을 형성할 수 있다. 예를 들어 상기 개구의 밑부분에서의 산화막(230C1)의 막 두께에 대한, 상기 개구의 측면에서의 산화막(230C1)의 막 두께의 비율을 0.5 이상 1 이하, 바람직하게는 0.7 이상 1 이하, 더 바람직하게는 0.9 이상 1 이하로 할 수 있다. 또한 상기 개구의 밑부분에서의 산화막(230C2)의 막 두께에 대한, 상기 개구의 측면에서의 산화막(230C2)의 막 두께의 비율을 0.5 이상 1 이하, 바람직하게는 0.7 이상 1 이하, 더 바람직하게는 0.9 이상 1 이하로 할 수 있다. 또한 산화물(230b)의 상면에서의 산화막(230C1)의 막 두께에 대한, 산화물(230b)의 측면에서의 산화막(230C1)의 막 두께의 비율을 0.5 이상 1 이하, 바람직하게는 0.7 이상 1 이하, 더 바람직하게는 0.9 이상 1 이하로 할 수 있다. 또한 산화물(230b)의 상면에서의 산화막(230C2)의 막 두께에 대한, 산화물(230b)의 측면에서의 산화막(230C2)의 막 두께의 비율을 0.5 이상 1 이하, 바람직하게는 0.7 이상 1 이하, 더 바람직하게는 0.9 이상 1 이하로 할 수 있다. 또한 ALD법을 사용하여 형성된 산화막이 결정 구조를 갖는 경우, 그 c축은 피성막면의 법선 방향에 실질적으로 평행하게 할 수 있다.
산화막(230C1) 및 산화막(230C2)을 스퍼터링법에 의하여 성막하는 경우, 산화막(230C1) 및 산화막(230C2)의 성막 시에, 스퍼터링 가스에 포함되는 산소의 일부가 산화물(230a) 및 산화물(230b)에 공급되는 경우가 있다. 따라서 산화막(230C1) 및 산화막(230C2)의 스퍼터링 가스에 포함되는 산소의 비율은 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 100%로 하면 좋다.
다음으로, 가열 처리를 수행하여도 좋다. 가열 처리는 감압하에서 수행하고, 대기에 노출시키지 않고 연속하여 절연막(250A)을 성막하여도 좋다. 이러한 처리를 수행함으로써, 산화막(230C)의 표면 등에 표면에 흡착된 수분 및 수소를 제거하고, 또한 산화물(230a), 산화물(230b), 및 산화막(230C) 내의 수분 농도 및 수소 농도를 저감할 수 있다. 가열 처리의 온도는 100℃ 이상 400℃ 이하가 바람직하다(도 15 참조).
절연막(250A)은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 성막할 수 있다. 본 실시형태에서는, 절연막(250A)으로서는 CVD법에 의하여 산화질화 실리콘을 성막한다. 또한 절연막(250A)을 성막할 때의 성막 온도는 350℃ 이상 450℃ 미만, 특히 400℃ 전후로 하는 것이 바람직하다. 절연막(250A)을 400℃에서 성막함으로써, 불순물이 적은 절연막을 성막할 수 있다.
다음으로, 도전막(260A), 도전막(260B)을 이 순서대로 성막한다. 도전막(260A) 및 도전막(260B)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 예를 들어 CVD법을 사용하는 것이 바람직하다. 본 실시형태에서는 ALD법을 사용하여 도전막(260A)을 성막하고, CVD법을 사용하여 도전막(260B)을 성막한다(도 16 참조).
다음으로, CMP 처리에 의하여 산화막(230C1), 산화막(230C2), 절연막(250A), 도전막(260A), 및 도전막(260B)을 절연체(280)가 노출될 때까지 연마함으로써, 산화물(230c)(산화물(230c1) 및 산화물(230c2)), 절연체(250), 및 도전체(260)(도전체(260a) 및 도전체(260b))를 형성한다(도 17 참조). 이로써, 산화물(230c)은 산화물(230b)에 도달하는 개구의 내벽(측벽 및 밑면)을 덮도록 배치된다. 또한 절연체(250)는 산화물(230c)을 개재하여 상기 개구의 내벽을 덮도록 배치된다. 또한 도전체(260)는 산화물(230c) 및 절연체(250)를 개재하여 상기 개구를 매립하도록 배치된다.
다음으로, 가열 처리를 수행하여도 좋다. 본 실시형태에서는, 질소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여 절연체(250) 및 절연체(280) 내의 수분 농도 및 수소 농도를 저감할 수 있다.
다음으로, 산화물(230c), 절연체(250), 도전체(260), 및 절연체(280) 위에 절연체(274)를 성막한다. 절연체(274)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 절연체(274)로서는 예를 들어 스퍼터링법에 의하여 산화 알루미늄막 또는 질화 실리콘막을 성막하는 것이 바람직하다. 스퍼터링법에 의하여 산화 알루미늄막 또는 질화 실리콘막을 성막함으로써, 절연체(281)에 포함되는 수소가 산화물(230)로 확산되는 것을 억제할 수 있다. 또한 도전체(260)와 접하도록 절연체(274)를 형성함으로써, 도전체(260)의 산화를 억제할 수 있어 바람직하다.
또한 절연체(274)로서 스퍼터링법에 의하여 산화 알루미늄막을 형성함으로써, 절연체(280)에 산소를 공급할 수 있다. 절연체(280)에 공급된 산소는 산화물(230c)을 통하여 산화물(230b)이 갖는 채널 형성 영역에 공급되는 경우가 있다. 또한 절연체(280)에 산소가 공급됨으로써, 절연체(274) 형성 전에 절연체(280)에 포함된 산소가 산화물(230c)을 통하여 산화물(230b)이 갖는 채널 형성 영역에 공급되는 경우가 있다.
또한 절연체(274)는 다층 구조로 하여도 좋다. 예를 들어 스퍼터링법에 의하여 산화 알루미늄막을 성막하고, 상기 산화 알루미늄막 위에 스퍼터링법에 의하여 질화 실리콘을 성막하는 구조로 하여도 좋다.
다음으로, 가열 처리를 수행하여도 좋다. 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다. 상기 가열 처리에 의하여 절연체(280)의 수분 농도 및 수소 농도를 저감할 수 있다. 또한 절연체(274)에 포함되는 산소를 절연체(280)에 주입할 수 있다.
또한 절연체(274)를 성막하는 방법으로서, 먼저 산화물(230c), 절연체(250), 도전체(260), 및 절연체(280) 위에 스퍼터링법에 의하여 산화 알루미늄막을 성막하고, 다음으로 상술한 가열 처리 조건을 사용하여 가열 처리를 수행하고, 그리고 CMP 처리에 의하여 상기 산화 알루미늄막을 제거한 다음, 절연체(274)를 성막하여도 좋다. 상기 방법에 의하여 절연체(280)에 과잉 산소 영역을 더 많이 형성할 수 있다. 또한 상기 산화 알루미늄막을 제거하는 공정에서, 절연체(280)의 일부, 도전체(260)의 일부, 절연체(250)의 일부, 및 산화물(230c)의 일부가 제거되는 경우가 있다.
또한 절연체(280)와 절연체(274) 사이에 절연체를 제공하여도 좋다. 상기 절연체로서는 예를 들어 스퍼터링법을 사용하여 성막한 산화 실리콘을 사용하면 좋다. 상기 절연체를 제공함으로써, 절연체(280)에 과잉 산소 영역을 형성할 수 있다.
다음으로, 절연체(274) 위에 절연체(281)를 성막하여도 좋다. 절연체(281)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다(도 17 참조).
다음으로, 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)에 도전체(242a) 및 도전체(242b)에 도달하는 개구를 형성한다. 상기 개구의 형성은 리소그래피법을 사용하여 수행하면 좋다.
다음으로, 절연체(241)가 되는 절연막을 성막하고, 상기 절연막을 이방성 에칭하여 절연체(241)를 형성한다. 상기 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다. 상기 절연막으로서는 산소의 투과를 억제하는 기능을 갖는 절연막을 사용하는 것이 바람직하다. 예를 들어 ALD법에 의하여 산화 알루미늄막을 성막하는 것이 바람직하다. 또한 ALD법이나 CVD법을 사용하여 질화 실리콘막을 성막하여도 좋다. ALD법을 사용하여 질화 실리콘막을 성막하는 경우, 실리콘 및 할로젠을 포함한 전구체나, 아미노실레인류의 전구체를 사용할 수 있다. 실리콘 및 할로젠을 포함한 전구체로서, SiCl4, SiH2Cl2, Si2Cl6, Si3Cl8 등을 사용할 수 있다. 또한 아미노실레인류의 전구체로서, 1가, 2가, 또는 3가의 아미노실레인류를 사용할 수 있다. 또한 질화 가스로서 암모니아나 하이드라진을 사용할 수 있다. 또한 이방성 에칭으로서는 예를 들어 드라이 에칭법 등을 수행하면 좋다. 개구의 측벽부를 이와 같은 구성으로 함으로써, 외부로부터의 산소의 투과를 억제하고, 다음에 형성하는 도전체(240a) 및 도전체(240b)의 산화를 방지할 수 있다. 또한 도전체(240a) 및 도전체(240b)로부터 물, 수소 등의 불순물이 외부로 확산되는 것을 방지할 수 있다.
다음으로, 도전체(240a) 및 도전체(240b)가 되는 도전막을 성막한다. 도전체(240a) 및 도전체(240b)가 되는 도전막은 물, 수소 등의 불순물의 확산을 억제하는 기능을 갖는 도전체를 포함한 적층 구조를 갖는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄 등과, 텅스텐, 몰리브데넘, 구리 등의 적층으로 할 수 있다. 도전체(240)가 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, ALD법 등을 사용하여 수행할 수 있다.
다음으로, CMP 처리를 수행함으로써, 도전체(240a) 및 도전체(240b)가 되는 도전막의 일부를 제거하여 절연체(281)를 노출시킨다. 그 결과, 상기 개구에만 상기 도전막이 잔존하므로, 상면이 평탄한 도전체(240a) 및 도전체(240b)를 형성할 수 있다(도 8 참조). 또한 상기 CMP 처리에 의하여 절연체(281)의 일부가 제거되는 경우가 있다.
본 발명의 일 형태에 의하여 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 전기 특성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 온 전류가 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 주파수 특성이 높은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 오프 전류가 작은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 소비전력이 저감된 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 생산성이 높은 반도체 장치를 제공할 수 있다.
이상, 본 실시형태에 기재된 구성, 방법 등은 다른 실시형태에 기재되는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 반도체 장치의 일 형태에 대하여 도 18 내지 도 23을 사용하여 설명한다.
[기억 장치 1]
본 발명의 일 형태인 용량 소자를 사용한 반도체 장치(기억 장치)의 일례를 도 18에 도시하였다. 본 발명의 일 형태의 반도체 장치에서, 트랜지스터(200)는 트랜지스터(300)의 위쪽에 제공되고, 용량 소자(100)는 트랜지스터(200)의 위쪽에 제공되어 있다. 용량 소자(100) 또는 트랜지스터(300)는 적어도 일부가 트랜지스터(200)와 중첩되는 것이 바람직하다. 이에 의하여, 용량 소자(100), 트랜지스터(200), 및 트랜지스터(300)를 상면에서 보았을 때의 점유 면적을 감소시킬 수 있기 때문에, 본 실시형태에 따른 반도체 장치의 미세화 또는 고집적화가 가능하다. 또한 본 실시형태에 따른 반도체 장치는 예를 들어 CPU(Central Processing Unit) 또는 GPU(Graphics Processing Unit)로 대표되는 로직 회로, 혹은 DRAM(Dynamic Random Access Memory) 또는 NVM(Non-Volatile Memory)으로 대표되는 메모리 회로에 적용될 수 있다.
또한 트랜지스터(200)로서는, 앞의 실시형태에서 설명한 트랜지스터(200)를 사용할 수 있다. 따라서 트랜지스터(200) 및 트랜지스터(200)를 포함하는 층에 대해서는, 앞의 실시형태의 기재를 참작할 수 있다.
트랜지스터(200)는 산화물 반도체를 갖는 반도체층에 채널이 형성되는 트랜지스터이다. 트랜지스터(200)는 오프 전류가 작기 때문에, 이를 기억 장치에 사용함으로써 장기간에 걸쳐 기억 내용을 유지할 수 있다. 즉, 리프레시 동작이 불필요하거나, 또는 리프레시 동작의 빈도가 매우 적기 때문에, 기억 장치의 소비전력을 충분히 저감할 수 있다. 또한 반도체층에 실리콘을 사용하는 트랜지스터와 비교하여 트랜지스터(200)는 고온에서의 전기 특성이 양호하다. 예를 들어 트랜지스터(200)는 125℃ 내지 150℃의 온도 범위에서도 양호한 전기 특성을 나타낸다. 또한 125℃ 내지 150℃의 온도 범위에서, 트랜지스터(200)는 온/오프비가 10자릿수 이상이다. 바꿔 말하면, 반도체층에 실리콘을 사용하는 트랜지스터와 비교하여, 트랜지스터(200)는 트랜지스터 특성의 일례인 온 전류, 주파수 특성 등이 고온이 될수록 우수한 특성을 갖는다.
도 18에 도시된 반도체 장치에서, 배선(1001)은 트랜지스터(300)의 소스에 전기적으로 접속되고, 배선(1002)은 트랜지스터(300)의 드레인에 전기적으로 접속되고, 배선(1007)은 트랜지스터(300)의 게이트에 전기적으로 접속되어 있다. 또한 배선(1003)은 트랜지스터(200)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 배선(1004)은 트랜지스터(200)의 제 1 게이트에 전기적으로 접속되고, 배선(1006)은 트랜지스터(200)의 제 2 게이트에 전기적으로 접속되어 있다. 그리고 트랜지스터(200)의 소스 및 드레인 중 다른 쪽은 용량 소자(100)의 한쪽 전극에 전기적으로 접속되고, 배선(1005)은 용량 소자(100)의 다른 쪽 전극에 전기적으로 접속되어 있다.
도 18에 도시된 반도체 장치는, 트랜지스터(200)의 스위칭에 의하여, 용량 소자(100)의 한쪽 전극에 충전된 전하가 유지될 수 있다는 특성을 갖기 때문에, 정보의 기록, 유지, 판독이 가능하다. 또한 트랜지스터(200)는 소스, 제 1 게이트, 드레인에 더하여 제 2 게이트가 제공된 소자이다. 즉, 4단자 소자이므로 MTJ(Magnetic Tunnel Junction) 특성을 이용한 MRAM(Magnetoresistive Random Access Memory), ReRAM(Resistive Random Access Memory), 상변화 메모리(Phase-change memory) 등으로 대표되는 2단자 소자와 비교하여, 입출력의 독립적인 제어를 간단하게 수행할 수 있다는 특징을 갖는다. 또한 MRAM, ReRAM, 상변화 메모리는 정보의 재기록 시에, 구조가 원자 레벨로 변화되는 경우가 있다. 한편, 도 18에 도시된 반도체 장치에서는 정보의 재기록이 트랜지스터 및 용량 소자를 이용한 전자의 충전 또는 방전에 의하여 수행되기 때문에, 반복적인 재기록에 대한 내성이 우수하고, 구조 변화도 적다는 특징을 갖는다.
또한 도 18에 도시된 반도체 장치를 매트릭스상으로 배치함으로써, 메모리 셀 어레이를 구성할 수 있다. 이 경우, 트랜지스터(300)는 상기 메모리 셀 어레이에 접속되는 판독 회로 또는 구동 회로 등에 사용될 수 있다. 또한 도 18에 도시된 반도체 장치는 상술한 바와 같이 메모리 셀 어레이를 구성한다. 도 18에 도시된 반도체 장치를 메모리 소자로서 사용한 경우, 예를 들어 구동 전압이 2.5V이고, 평가 환경 온도가 -40℃ 내지 85℃의 범위에서, 200MHz 이상의 동작 주파수를 실현할 수 있다.
<트랜지스터(300)>
트랜지스터(300)는 기판(311) 위에 제공되고, 게이트 전극으로서 기능하는 도전체(316), 게이트 절연체로서 기능하는 절연체(315), 기판(311)의 일부로 이루어지는 반도체 영역(313), 및 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 갖는다.
여기서, 반도체 영역(313) 위에 절연체(315)가 배치되고, 절연체(315) 위에 도전체(316)가 배치된다. 또한 같은 층에 형성되는 트랜지스터(300)는, 소자 분리 절연층으로서 기능하는 절연체(312)에 의하여 전기적으로 분리되어 있다. 절연체(312)로서는, 후술하는 절연체(326) 등과 같은 절연체를 사용할 수 있다. 트랜지스터(300)는 p채널형 및 n채널형 중 어느 쪽이어도 좋다.
기판(311)은 반도체 영역(313)의 채널이 형성되는 영역, 그 근방의 영역, 소스 영역 또는 드레인 영역이 되는 저저항 영역(314a) 및 저저항 영역(314b) 등에서 실리콘계 반도체 등의 반도체를 포함하는 것이 바람직하고, 단결정 실리콘을 포함하는 것이 바람직하다. 또는 Ge(저마늄), SiGe(실리콘 저마늄), GaAs(갈륨 비소), GaAlAs(갈륨 알루미늄 비소) 등을 포함하는 재료로 형성하여도 좋다. 결정 격자에 응력을 가하여 격자 간격을 변화시킴으로써 유효 질량을 제어한 실리콘을 사용한 구성으로 하여도 좋다. 또는 GaAs와 GaAlAs 등을 사용함으로써, 트랜지스터(300)를 HEMT(High Electron Mobility Transistor)로 하여도 좋다.
저저항 영역(314a) 및 저저항 영역(314b)은 반도체 영역(313)에 적용되는 반도체 재료에 더하여 비소, 인 등의 n형 도전성을 부여하는 원소 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함한다.
게이트 전극으로서 기능하는 도전체(316)에는 비소, 인 등의 n형 도전성을 부여하는 원소, 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함하는 실리콘 등의 반도체 재료, 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다.
또한 도전체의 재료에 따라 일함수가 결정되기 때문에, 도전체의 재료를 변경함으로써 문턱 전압을 조정할 수 있다. 구체적으로는, 도전체에 질화 타이타늄이나 질화 탄탈럼 등의 재료를 사용하는 것이 바람직하다. 또한 도전성과 매립성을 양립하기 위하여 도전체에 텅스텐이나 알루미늄 등의 금속 재료를 적층으로 하여 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 내열성의 관점에서 바람직하다.
여기서, 도 18에 도시된 트랜지스터(300)에서는 채널이 형성되는 반도체 영역(313)(기판(311)의 일부)이 볼록 형상을 갖는다. 또한 반도체 영역(313)의 측면 및 상면을, 절연체(315)를 개재하여 도전체(316)가 덮도록 제공되어 있다. 이와 같은 트랜지스터(300)는 반도체 기판의 볼록부를 이용하기 때문에 FIN형 트랜지스터라고도 불린다. 또한 볼록부의 상부와 접하여, 볼록부를 형성하기 위한 마스크로서 기능하는 절연체를 가져도 좋다. 또한 여기서는 반도체 기판의 일부를 가공하여 볼록부를 형성하는 경우를 설명하였지만, SOI 기판을 가공하여 볼록 형상을 갖는 반도체막을 형성하여도 좋다.
또한 도 18에 도시된 트랜지스터(300)는 일례이고, 그 구조에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다.
또한 도 18에 도시된 바와 같이, 반도체 장치에서는 트랜지스터(300)와 트랜지스터(200)가 적층되어 제공되어 있다. 예를 들어 트랜지스터(300)를 실리콘계 반도체 재료로 형성하고, 트랜지스터(200)를 산화물 반도체로 형성할 수 있다. 이와 같이 도 18에 도시된 반도체 장치에서는, 실리콘계 반도체 재료와 산화물 반도체를 상이한 층에 혼재하여 형성할 수 있다. 또한 도 18에 도시된 반도체 장치는 실리콘계 반도체 재료에서 사용하는 제조 장치와 같은 공정에서 제작할 수 있고, 고집적화도 가능하다.
<용량 소자>
용량 소자(100)는 절연체(160) 위의 절연체(114)와, 절연체(114) 위의 절연체(140)와, 절연체(114) 및 절연체(140)에 형성된 개구 내에 배치된 도전체(110)와, 도전체(110) 및 절연체(140) 위의 절연체(130)와, 절연체(130) 위의 도전체(120)와, 도전체(120) 및 절연체(130) 위의 절연체(150)를 갖는다. 여기서, 절연체(114) 및 절연체(140)에 형성된 개구 내에 도전체(110), 절연체(130), 및 도전체(120)의 적어도 일부가 배치된다.
도전체(110)는 용량 소자(100)의 하부 전극으로서 기능하고, 도전체(120)는 용량 소자(100)의 상부 전극으로서 기능하고, 절연체(130)는 용량 소자(100)의 유전체로서 기능한다. 용량 소자(100)는 절연체(114) 및 절연체(140)의 개구에서, 밑면뿐만 아니라 측면에서도 상부 전극과 하부 전극이 유전체를 사이에 두고 대향하는 구성을 갖기 때문에, 단위 면적당 정전 용량을 크게 할 수 있다. 따라서 상기 개구의 깊이를 깊게 할수록, 용량 소자(100)의 정전 용량을 크게 할 수 있다. 이와 같이 용량 소자(100)의 단위 면적당 정전 용량을 크게 함으로써, 반도체 장치의 미세화 또는 고집적화를 추진할 수 있다.
절연체(114) 및 절연체(150)로서는, 절연체(280)에 사용할 수 있는 절연체를 사용하면 좋다. 또한 절연체(140)는, 절연체(114)의 개구를 형성할 때의 에칭 스토퍼로서 기능하는 것이 바람직하고, 절연체(214)에 사용할 수 있는 절연체를 사용하면 좋다.
절연체(114) 및 절연체(140)에 형성된 개구를 상면에서 본 형상은 사각형이어도 좋고, 사각형 이외의 다각형이어도 좋고, 다각형의 모서리 부분을 만곡시킨 형상이어도 좋고, 타원을 포함하는 원형이어도 좋다. 여기서, 상면에서 보았을 때, 상기 개구와 트랜지스터(200)가 중첩되는 면적이 큰 것이 바람직하다. 이와 같은 구성으로 함으로써, 용량 소자(100)와 트랜지스터(200)를 갖는 반도체 장치의 점유 면적을 감소시킬 수 있다.
도전체(110)는 절연체(140) 및 절연체(114)에 형성된 개구와 접하여 배치된다. 도전체(110)의 상면은, 절연체(140)의 상면과 실질적으로 정렬되는 것이 바람직하다. 또한 도전체(110)의 하면에는 절연체(160) 위에 제공된 도전체(152)가 접한다. 도전체(110)는 ALD법 또는 CVD법 등을 사용하여 성막하는 것이 바람직하고, 예를 들어 도전체(205)에 사용할 수 있는 도전체를 사용하면 좋다.
절연체(130)는 도전체(110) 및 절연체(140)를 덮도록 배치된다. 예를 들어 ALD법 또는 CVD법 등을 사용하여 절연체(130)를 성막하는 것이 바람직하다. 절연체(130)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 지르코늄, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄, 산화 하프늄, 산화질화 하프늄, 질화산화 하프늄, 질화 하프늄 등을 사용하면 좋고, 적층 또는 단층으로 제공할 수 있다. 예를 들어 절연체(130)로서는, 산화 지르코늄, 산화 알루미늄, 산화 지르코늄이 이 순서대로 적층된 절연막을 사용할 수 있다.
또한 절연체(130)에는 산화질화 실리콘 등의 절연 내력이 큰 재료 또는 고유전율(high-k) 재료를 사용하는 것이 바람직하다. 또는 절연 내력이 큰 재료와 고유전율(high-k) 재료의 적층 구조를 사용하여도 좋다.
또한 고유전율(high-k) 재료(비유전율이 높은 재료)의 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 포함한 산화물, 알루미늄 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 산화물, 실리콘 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 질화물 등이 있다. 이와 같은 high-k 재료를 사용함으로써, 절연체(130)를 두껍게 하여도 용량 소자(100)의 정전 용량을 충분히 확보할 수 있다. 절연체(130)를 두껍게 함으로써, 도전체(110)와 도전체(120) 사이에 발생하는 누설 전류를 억제할 수 있다.
한편, 절연 내력이 큰 재료로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 갖는 산화 실리콘, 수지 등이 있다. 예를 들어 ALD법을 사용하여 성막한 질화 실리콘(SiNx), 플라스마 ALD법을 사용하여 성막한 산화 실리콘(SiOx), ALD법을 사용하여 성막한 질화 실리콘(SiNx)이 이 순서대로 적층된 절연막을 사용할 수 있다. 이와 같은 절연 내력이 큰 절연체를 사용함으로써, 절연 내력을 향상시키고 용량 소자(100)의 정전 파괴를 억제할 수 있다.
도전체(120)는 절연체(140) 및 절연체(114)에 형성된 개구를 메우도록 배치된다. 또한 도전체(120)는 도전체(112) 및 도전체(153)를 통하여 배선(1005)에 전기적으로 접속되어 있다. 도전체(120)는 ALD법 또는 CVD법 등을 사용하여 성막하는 것이 바람직하고, 예를 들어 도전체(205)에 사용할 수 있는 도전체를 사용하면 좋다.
또한 트랜지스터(200)는 산화물 반도체를 사용하는 구성을 갖기 때문에, 용량 소자(100)와의 상응성이 높다. 구체적으로는, 산화물 반도체를 사용하는 트랜지스터(200)는 오프 전류가 작기 때문에, 용량 소자(100)와 조합하여 사용함으로써, 장기에 걸쳐 기억 내용을 유지할 수 있다.
<배선층>
각 구조체 사이에는 층간막, 배선, 및 플러그 등이 제공된 배선층이 제공되어도 좋다. 또한 배선층은 설계에 따라 복수 층 제공할 수 있다. 여기서, 플러그 또는 배선으로서 기능하는 도전체에는, 복수의 구조를 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선에 전기적으로 접속되는 플러그가 일체물이어도 좋다. 즉, 도전체의 일부가 배선으로서 기능하는 경우, 그리고 도전체의 일부가 플러그로서 기능하는 경우도 있다.
예를 들어 트랜지스터(300) 위에는 층간막으로서 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는, 단자로서 기능하는 도전체(153)에 전기적으로 접속되는 도전체(328) 및 도전체(330) 등이 매립되어 있다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서 기능한다.
또한 층간막으로서 기능하는 절연체는 그 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다. 예를 들어, 절연체(322)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 18에서는 절연체(350), 절연체(352), 및 절연체(354)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성되어 있다. 도전체(356)는 플러그 또는 배선으로서 기능한다.
절연체(354) 및 도전체(356) 위에는 절연체(210), 절연체(212), 절연체(214), 및 절연체(216)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(210), 절연체(212), 절연체(214), 및 절연체(216)에는 도전체(218) 및 트랜지스터(200)를 구성하는 도전체(도전체(205)) 등이 매립되어 있다. 또한 도전체(218)는 트랜지스터(300)에 전기적으로 접속되는 플러그 또는 배선으로서 기능한다.
또한 절연체(114), 절연체(140), 절연체(130), 절연체(150), 및 절연체(154)에는 도전체(112) 및 용량 소자(100)를 구성하는 도전체(도전체(120), 도전체(110)) 등이 매립되어 있다. 또한 도전체(112)는 용량 소자(100), 트랜지스터(200), 또는 트랜지스터(300)와 단자로서 기능하는 도전체(153)를 전기적으로 접속하는 플러그 또는 배선으로서 기능한다.
또한 절연체(154) 위에 도전체(153)가 제공되고, 도전체(153)는 절연체(156)로 덮여 있다. 여기서, 도전체(153)는 도전체(112)의 상면과 접하고, 용량 소자(100), 트랜지스터(200), 또는 트랜지스터(300)의 단자로서 기능한다.
또한 층간막으로서 사용할 수 있는 절연체로서는, 절연성을 갖는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다. 예를 들어, 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
예를 들어 절연체(320), 절연체(322), 절연체(326), 절연체(352), 절연체(354), 절연체(212), 절연체(114), 절연체(150), 절연체(156) 등에는 비유전율이 낮은 절연체를 갖는 것이 바람직하다. 예를 들어 상기 절연체는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 갖는 산화 실리콘, 수지 등을 포함하는 것이 바람직하다. 또는 상기 절연체는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 갖는 산화 실리콘과, 수지의 적층 구조를 갖는 것이 바람직하다. 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에, 수지와 조합함으로써 열적으로 안정적이며 비유전율이 낮은 적층 구조로 할 수 있다. 수지로서는, 예를 들어 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 아크릴 등이 있다.
또한 도전체(152) 또는 도전체(153) 위 또는 아래에 제공되는 절연체의 저항률은 1.0Х1012Ωcm 이상 1.0Х1015Ωcm 이하, 바람직하게는 5.0Х1012Ωcm 이상 1.0Х1014Ωcm 이하, 더 바람직하게는 1.0Х1013Ωcm 이상 5.0Х1013Ωcm 이하인 것이 바람직하다. 도전체(152) 또는 도전체(153) 위 또는 아래에 제공되는 절연체의 저항률이 상기 범위 내에 있으면, 상기 절연체는 절연성을 유지하면서 트랜지스터(200), 트랜지스터(300), 용량 소자(100), 및 도전체(152) 등의 배선 사이에 축적되는 전하를 분산시키고, 트랜지스터, 상기 트랜지스터를 갖는 반도체 장치의 상기 전하로 인한 특성 불량이나 정전 파괴를 억제할 수 있기 때문에 바람직하다. 이와 같은 절연체로서, 질화 실리콘 또는 질화산화 실리콘을 사용할 수 있다. 예를 들어 절연체(160) 또는 절연체(154)의 저항률이 상기 범위 내에 있으면 좋다.
또한 산화물 반도체를 사용한 트랜지스터는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 따라서 절연체(324), 절연체(350), 절연체(210) 등에는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체를 사용하면 좋다.
수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체로서는 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층으로 사용하면 좋다. 구체적으로는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체로서 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘, 또는 질화 실리콘 등을 사용할 수 있다.
배선, 플러그에 사용할 수 있는 도전체에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄 등 중에서 선택된 금속 원소를 1종류 이상 포함하는 재료를 사용할 수 있다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
예를 들어 도전체(328), 도전체(330), 도전체(356), 도전체(218), 도전체(112), 도전체(152), 도전체(153) 등에는, 상기 재료로 형성되는 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층으로 또는 적층으로 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써, 배선 저항을 저감할 수 있다.
<산화물 반도체가 제공된 층의 배선 또는 플러그>
또한 트랜지스터(200)에 산화물 반도체를 사용하는 경우, 산화물 반도체 근방에 과잉 산소 영역을 갖는 절연체가 제공되는 경우가 있다. 그 경우, 상기 과잉 산소 영역을 갖는 절연체와 상기 과잉 산소 영역을 갖는 절연체 근방에 제공하는 도전체 사이에 배리어성을 갖는 절연체를 제공하는 것이 바람직하다.
예를 들어 도 18에서는 과잉 산소를 포함하는 절연체(280)(절연체(280a) 및 절연체(280b))와, 도전체(240) 사이에 절연체(241)를 제공하는 것이 좋다. 또한 절연체(241)와 절연체(274)를 접하여 제공하는 것이 좋다. 도전체(240) 및 트랜지스터(200)가 배리어성을 갖는 절연체(241) 및 절연체(274)에 의하여 밀봉되는 구조로 할 수 있다.
즉, 절연체(241)를 제공함으로써, 절연체(280)에 포함되는 과잉 산소가 도전체(240)에 흡수되는 것을 억제할 수 있다. 또한 절연체(241)를 가짐으로써, 불순물인 수소가 도전체(240)를 통하여 트랜지스터(200)로 확산되는 것을 억제할 수 있다.
여기서, 도전체(240)는 트랜지스터(200) 또는 트랜지스터(300)에 전기적으로 접속되는 플러그 또는 배선으로서의 기능을 갖는다.
이상이 구성예에 대한 설명이다. 본 구성을 사용함으로써, 산화물 반도체를 갖는 트랜지스터를 사용한 반도체 장치의 미세화 또는 고집적화가 가능하다. 또는 산화물 반도체를 갖는 트랜지스터를 사용한 반도체 장치에서 전기 특성의 변동을 억제하면서 신뢰성을 향상시킬 수 있다. 또는 온 전류가 큰 산화물 반도체를 갖는 트랜지스터를 제공할 수 있다. 또는 오프 전류가 작은 산화물 반도체를 갖는 트랜지스터를 제공할 수 있다. 또는 소비전력이 저감된 반도체 장치를 제공할 수 있다.
또한 도 18에서, 용량 소자(100)를 트랜지스터(200) 위에 제공하는 예를 도시하였지만, 본 실시형태에서 설명하는 반도체 장치는 이에 한정되는 것이 아니다. 예를 들어 도 19에 도시된 바와 같이, 인접한 메모리 셀에서, 용량 소자(100a)가 트랜지스터(200a) 위에 배치되고, 용량 소자(100b)가 트랜지스터(200b) 아래에 배치되는 구성으로 하여도 좋다.
도 19에 도시된 기억 장치에서, 배선(1001)은 트랜지스터(300)의 소스에 전기적으로 접속되고, 배선(1002)은 트랜지스터(300)의 드레인에 전기적으로 접속되어 있다. 또한 배선(1003a)은 트랜지스터(200a)의 소스 및 드레인 중 한쪽에 전기적으로 접속되어 있다. 또한 트랜지스터(200a)의 소스 및 드레인 중 다른 쪽은 용량 소자(100a)의 한쪽 전극에 전기적으로 접속되고, 배선(1005a)은 용량 소자(100a)의 다른 쪽 전극에 전기적으로 접속되어 있다. 또한 배선(1003b)은 트랜지스터(200b)의 소스 및 드레인 중 한쪽에 전기적으로 접속되어 있다. 또한 트랜지스터(200b)의 소스 및 드레인 중 다른 쪽은 용량 소자(100b)의 한쪽 전극에 전기적으로 접속되고, 배선(1005b)은 용량 소자(100b)의 다른 쪽 전극에 전기적으로 접속되어 있다.
도 19에서는, 서로 인접한 메모리 셀에 포함되는 트랜지스터(200a) 및 용량 소자(100a)와, 트랜지스터(200b) 및 용량 소자(100b)를 도시하였다. 트랜지스터(200a) 및 트랜지스터(200b)는 트랜지스터(200)와 같은 구성을 갖는다. 또한 트랜지스터(200b)는 도전체(242c)가 개구(248)를 통하여 도전체(247)의 상면의 적어도 일부와 접한다는 점에서 트랜지스터(200)와 다르다. 이하에서는 트랜지스터(200)와의 차이점에 대하여 설명한다.
트랜지스터(200b)는 도전체(247)와 개구(248)를 갖는다. 또한 도전체(242c)는 개구(248)를 통하여 도전체(247)의 상면의 적어도 일부와 접한다. 도전체(242c)와 도전체(247)가 접속됨으로써, 트랜지스터(200b)의 소스 및 드레인 중 다른 쪽과 도전체(247) 사이의 전기 저항을 저감할 수 있다.
도전체(247)는 절연체(150), 절연체(212), 절연체(214), 및 절연체(216)에 형성된 개구 내에 배치되어 있다. 도전체(247)의 상면의 적어도 일부는 절연체(216)에서 노출되어 있고, 도전체(247)의 상면과 절연체(216)의 상면이 실질적으로 정렬되는 것이 바람직하다.
여기서, 도전체(247)는 절연체(212)보다 아래층에 제공된 용량 소자(100b)의 한쪽 전극에 전기적으로 접속하기 위한 플러그로서 기능한다. 또한 도전체(247)는 절연체(212)보다 아래층에 제공된 트랜지스터의 게이트에 전기적으로 접속되는 구성을 가져도 좋고, 절연체(212)보다 아래층에 제공된 배선에 전기적으로 접속되는 구성을 가져도 좋다. 또한 도전체(247)는 연장되어 배선으로서 기능하여도 좋다.
또한 절연체(222), 절연체(224), 산화물(230a), 및 산화물(230b)에는, 도전체(247)의 적어도 일부를 노출시키는 개구(248)가 형성되어 있다.
또한 도 19에서는 도전체(242c) 아래에 도전체(247)를 제공하는 구성으로 하였지만, 본 실시형태에서 설명하는 반도체 장치는 이에 한정되는 것이 아니다. 예를 들어 도전체(242d) 아래에 도전체(247)를 제공하는 구성으로 하여도 좋고, 도전체(242c)와 도전체(242d)의 양쪽 아래에 도전체(247)를 제공하는 구성으로 하여도 좋다.
또한 용량 소자(100a) 및 용량 소자(100b)는 용량 소자(100)와 같은 구성을 갖는다. 즉, 용량 소자(100a)는 도전체(110a), 절연체(130a), 및 도전체(120a)를 갖고, 용량 소자(100b)는 도전체(110b), 절연체(130b), 및 도전체(120b)를 갖는다. 도전체(110a) 및 도전체(110b)는 도전체(110)와 같은 구성을 갖는다. 절연체(130a) 및 절연체(130b)는 절연체(130)와 같은 구성을 갖는다. 도전체(120a) 및 도전체(120b)는 도전체(120)와 같은 구성을 갖는다.
여기서, 용량 소자(100a)는 트랜지스터(200a) 및 트랜지스터(200b)와 중첩되는 것이 바람직하고, 예를 들어 용량 소자(100a)는 트랜지스터(200a)의 채널 형성 영역 및 트랜지스터(200b)의 채널 형성 영역과 중첩되는 것이 바람직하다. 또한 용량 소자(100b)는 트랜지스터(200a) 및 트랜지스터(200b)와 중첩되는 것이 바람직하고, 예를 들어 용량 소자(100b)는 트랜지스터(200a)의 채널 형성 영역 및 트랜지스터(200b)의 채널 형성 영역과 중첩되는 것이 바람직하다.
이와 같이 용량 소자(100a) 및 용량 소자(100b)를 배치함으로써, 용량 소자(100a), 용량 소자(100b), 트랜지스터(200a), 및 트랜지스터(200b)를 상면에서 보았을 때의 점유 면적을 확대시키지 않고, 용량 소자(100a) 및 용량 소자(100b)의 정전 용량을 크게 할 수 있다. 따라서 본 실시형태에 따른 반도체 장치의 미세화 또는 고집적화가 가능하다.
또한 도 20에 도시된 바와 같이, 용량 소자(100a) 및 용량 소자(100b)가 제공되는 개구를 복수로 제공하여도 좋다. 여기서, 도전체(110a)는 각 개구에서 분리하여 제공하여도 좋다. 마찬가지로, 도전체(110b)는 각 개구에서 분리하여 제공하여도 좋다. 이에 의하여, 각 개구의 측면에서, 용량 소자(100a) 및 용량 소자(100b)를 형성할 수 있다. 따라서 도 20에 도시된 용량 소자(100a) 및 용량 소자(100b)는, 도 19에 도시된 용량 소자(100a) 및 용량 소자(100b)와 같은 정도의 점유 면적을 가지면서, 정전 용량을 더 크게 할 수 있다.
또한 도 19 및 도 20에서는 용량 소자(100a) 및 용량 소자(100b)가 각각 트랜지스터(200a) 및 트랜지스터(200b) 위아래에 제공되는 예를 도시하였지만, 본 실시형태에서 설명하는 반도체 장치는 이에 한정되는 것이 아니다. 예를 들어 용량 소자(100a) 및 트랜지스터(200a)를 제공하지 않고, 용량 소자(100b) 및 트랜지스터(200b)를 제공하는 구성으로 하여도 좋다. 또한 용량 소자(100b) 또는 트랜지스터(300)는 적어도 일부가 트랜지스터(200b)와 중첩되는 것이 바람직하다. 이에 의하여, 용량 소자(100b), 트랜지스터(200b), 및 트랜지스터(300)를 상면에서 보았을 때의 점유 면적을 감소시킬 수 있기 때문에, 본 실시형태에 따른 반도체 장치의 미세화 또는 고집적화가 가능하다.
또한 상기 용량 소자(100b)의 제작 공정에서는, 700℃를 초과하는 고온의 열처리가 필요한 경우가 있다. 이와 같은 고온의 열처리를 트랜지스터(200b)의 형성 후에 수행하면, 수소 또는 물 등의 불순물, 혹은 산소가 확산됨으로써 산화물(230)이 영향을 받아, 트랜지스터(200b)의 전기 특성이 열화될 우려가 있다.
그러나 본 변형예에서 설명하는 바와 같이, 용량 소자(100b) 위에 트랜지스터(200b)를 형성하면, 용량 소자(100b)의 제작 공정에서의 열 이력은 트랜지스터(200b)에 영향을 미치지 않는다. 이에 의하여, 트랜지스터(200b)의 전기 특성의 열화를 방지하고, 안정된 전기 특성을 갖는 반도체 장치를 제공할 수 있다.
[기억 장치 2]
본 발명의 일 형태인 반도체 장치를 사용한 반도체 장치(기억 장치)의 일례를 도 21에 도시하였다. 도 21에 도시된 반도체 장치는, 도 18에 도시된 반도체 장치와 마찬가지로 트랜지스터(200), 트랜지스터(300), 및 용량 소자(100)를 갖는다. 다만 도 21에 도시된 반도체 장치는, 용량 소자(100)가 플레이너형인 점, 및 트랜지스터(200)와 트랜지스터(300)가 전기적으로 접속되어 있다는 점에서, 도 18에 도시된 반도체 장치와 다르다.
본 발명의 일 형태의 반도체 장치에서, 트랜지스터(200)는 트랜지스터(300)의 위쪽에 제공되고, 용량 소자(100)는 트랜지스터(300) 및 트랜지스터(200)의 위쪽에 제공되어 있다. 용량 소자(100) 또는 트랜지스터(300)는 적어도 일부가 트랜지스터(200)와 중첩되는 것이 바람직하다. 이에 의하여, 용량 소자(100), 트랜지스터(200), 및 트랜지스터(300)를 상면에서 보았을 때의 점유 면적을 감소시킬 수 있기 때문에, 본 실시형태에 따른 반도체 장치의 미세화 또는 고집적화가 가능하다.
또한 트랜지스터(200) 및 트랜지스터(300)로서는, 상기 트랜지스터(200) 및 트랜지스터(300)를 사용할 수 있다. 따라서 트랜지스터(200), 트랜지스터(300), 및 이들을 포함하는 층에 대해서는, 앞의 기재를 참작할 수 있다.
도 21에 도시된 반도체 장치에서, 배선(2001)은 트랜지스터(300)의 소스에 전기적으로 접속되고, 배선(2002)은 트랜지스터(300)의 드레인에 전기적으로 접속되어 있다. 또한 배선(2003)은 트랜지스터(200)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 배선(2004)은 트랜지스터(200)의 제 1 게이트에 전기적으로 접속되고, 배선(2006)은 트랜지스터(200)의 제 2 게이트에 전기적으로 접속되어 있다. 그리고 트랜지스터(300)의 게이트, 및 트랜지스터(200)의 소스 및 드레인 중 다른 쪽은 용량 소자(100)의 한쪽 전극에 전기적으로 접속되고, 배선(2005)은 용량 소자(100)의 다른 쪽 전극에 전기적으로 접속되어 있다. 또한 이하에서는 트랜지스터(300)의 게이트와, 트랜지스터(200)의 소스 및 드레인 중 다른 쪽과, 용량 소자(100)의 한쪽 전극이 접속된 노드를 노드(FG)라고 부르는 경우가 있다.
도 21에 도시된 반도체 장치는, 트랜지스터(200)의 스위칭에 의하여 트랜지스터(300)의 게이트(노드(FG))의 전위가 유지될 수 있다는 특성을 가짐으로써, 정보의 기록, 유지, 판독이 가능하다.
또한 도 21에 도시된 반도체 장치는 매트릭스상으로 배치됨으로써, 메모리 셀 어레이를 구성할 수 있다.
트랜지스터(300)를 포함하는 층은, 도 18에 도시된 반도체 장치와 같은 구조를 갖기 때문에, 절연체(354)보다 아래의 구조에 대해서는 앞의 기재를 참작할 수 있다.
절연체(354) 위에 절연체(210), 절연체(212), 절연체(214), 및 절연체(216)가 배치된다. 여기서, 절연체(210)로서는, 절연체(350) 등과 마찬가지로 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체를 사용하면 좋다.
절연체(210), 절연체(212), 절연체(214), 및 절연체(216)에는 도전체(218)가 매립되어 있다. 도전체(218)는 용량 소자(100), 트랜지스터(200), 또는 트랜지스터(300)에 전기적으로 접속되는 플러그 또는 배선으로서 기능한다. 예를 들어 도전체(218)는 트랜지스터(300)의 게이트 전극으로서 기능하는 도전체(316)에 전기적으로 접속되어 있다.
또한 도전체(240)는 트랜지스터(200) 또는 트랜지스터(300)에 전기적으로 접속하는 플러그 또는 배선으로서 기능한다. 예를 들어 도전체(240)는 트랜지스터(200)의 소스 및 드레인 중 다른 쪽으로서 기능하는 도전체(242b)와, 용량 소자(100)의 한쪽 전극으로서 기능하는 도전체(110)를, 도전체(240)를 통하여 전기적으로 접속한다.
또한 플레이너형 용량 소자(100)는 트랜지스터(200)의 위쪽에 제공된다. 용량 소자(100)는 제 1 전극으로서 기능하는 도전체(110), 제 2 전극으로서 기능하는 도전체(120), 및 유전체로서 기능하는 절연체(130)를 갖는다. 또한 도전체(110), 도전체(120), 및 절연체(130)로서는, 앞의 기억 장치 1에서 기재한 것을 사용할 수 있다.
도전체(240)의 상면과 접하여 도전체(153) 및 도전체(110)가 제공된다. 도전체(153)는 도전체(240)의 상면과 접하고, 트랜지스터(200) 또는 트랜지스터(300)의 단자로서 기능한다.
도전체(153) 및 도전체(110)는 절연체(130)로 덮여 있고, 절연체(130)를 개재하여 도전체(110)와 중첩되도록 도전체(120)가 배치된다. 또한 도전체(120) 및 절연체(130) 위에는 절연체(114)가 배치되어 있다.
또한 도 21에서는, 용량 소자(100)로서 플레이너형 용량 소자를 사용하는 예를 도시하였지만, 본 실시형태에서 설명하는 반도체 장치는 이에 한정되는 것이 아니다. 예를 들어 도 22에 도시된 바와 같이, 용량 소자(100)로서 도 18에 도시된 실린더형 용량 소자(100)를 사용하여도 좋다.
여기서, 용량 소자(100)의 자세한 사항에 대해서는, 도 18에 따른 기재를 참작할 수 있다. 다만 도 22에 도시된 바와 같이, 도전체(240) 위에 도전체(152)를 배치하고, 도전체(152) 위에 도전체(112)를 배치하는 구성이 바람직하다. 이와 같은 구성으로 함으로써, 도전체(240)와 도전체(112)를 더 확실하게 전기적으로 접속할 수 있다.
또한 절연체(150) 위에 절연체(154)를 배치하는 것이 바람직하다. 절연체(154)로서는, 절연체(160)에 사용할 수 있는 절연체를 사용하면 좋다. 또한 도전체(112)의 상면과 접하여 도전체(153)가 제공된다. 도전체(153)는 도전체(112)의 상면과 접하고, 용량 소자(100), 트랜지스터(200), 또는 트랜지스터(300)의 단자로서 기능한다. 또한 도전체(153) 및 절연체(154) 위에는 절연체(156)가 배치되어 있다.
또한 도 22에서는, 트랜지스터(300)의 게이트가 용량 소자(100)의 한쪽 전극을 통하여 트랜지스터(200)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되는 예를 도시하였지만, 본 실시형태에서 설명하는 반도체 장치는 이에 한정되는 것이 아니다. 예를 들어 도 23에 도시된 바와 같이, 트랜지스터(300)의 게이트가 트랜지스터(200)의 소스 및 드레인 중 다른 쪽을 통하여 용량 소자(100)의 한쪽 전극에 전기적으로 접속되어도 좋다. 이에 의하여, 용량 소자(100), 트랜지스터(200), 및 트랜지스터(300)를 상면에서 보았을 때의 점유 면적을 감소시킬 수 있기 때문에, 본 실시형태에 따른 반도체 장치의 미세화 또는 고집적화가 가능하다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는, 도 24 및 도 25를 사용하여 본 발명의 일 형태에 따른 산화물을 반도체에 사용한 트랜지스터(이하, OS 트랜지스터라고 부르는 경우가 있음) 및 용량 소자가 적용된 기억 장치(이하, OS 메모리 장치라고 부르는 경우가 있음)에 대하여 설명한다. OS 메모리 장치는 적어도 용량 소자와, 용량 소자의 충방전을 제어하는 OS 트랜지스터를 갖는 기억 장치이다. OS 트랜지스터의 오프 전류는 매우 작기 때문에, OS 메모리 장치는 유지 특성이 우수하고, 비휘발성 메모리로서 기능할 수 있다.
<기억 장치의 구성예>
도 24의 (A)에 OS 메모리 장치의 구성의 일례를 도시하였다. 기억 장치(1400)는 주변 회로(1411) 및 메모리 셀 어레이(1470)를 갖는다. 주변 회로(1411)는 행 회로(1420), 열 회로(1430), 출력 회로(1440), 및 컨트롤 로직 회로(1460)를 갖는다.
열 회로(1430)는 예를 들어 열 디코더, 프리차지 회로, 감지 증폭기, 및 기록 회로 등을 갖는다. 프리차지 회로는 배선을 프리차지하는 기능을 갖는다. 감지 증폭기는 메모리 셀로부터 판독된 데이터 신호를 증폭하는 기능을 갖는다. 또한 상기 배선은 메모리 셀 어레이(1470)가 갖는 메모리 셀에 접속되는 배선이고, 자세한 내용은 후술한다. 증폭된 데이터 신호는 출력 회로(1440)를 통하여 데이터 신호(RDATA)로서 기억 장치(1400)의 외부에 출력된다. 또한 행 회로(1420)는, 예를 들어 행 디코더, 워드선 드라이버 회로 등을 갖고, 액세스하는 행을 선택할 수 있다.
기억 장치(1400)에는 외부로부터 전원 전압으로서 저전원 전압(VSS), 주변 회로(1411)용 고전원 전압(VDD), 메모리 셀 어레이(1470)용 고전원 전압(VIL)이 공급된다. 또한 기억 장치(1400)에는 제어 신호(CE, WE, RE), 어드레스 신호(ADDR), 데이터 신호(WDATA)가 외부로부터 입력된다. 어드레스 신호(ADDR)는 행 디코더 및 열 디코더에 입력되고, WDATA는 기록 회로에 입력된다.
컨트롤 로직 회로(1460)는 외부로부터의 입력 신호(CE, WE, RE)를 처리하고, 행 디코더, 열 디코더의 제어 신호를 생성한다. CE는 칩 인에이블 신호이고, WE는 기록 인에이블 신호이고, RE는 판독 인에이블 신호이다. 컨트롤 로직 회로(1460)가 처리하는 신호는 이들에 한정되지 않고, 필요에 따라 다른 제어 신호를 입력하면 좋다.
메모리 셀 어레이(1470)는 매트릭스상으로 배치된 복수의 메모리 셀(MC)과 복수의 배선을 갖는다. 또한 메모리 셀 어레이(1470)와 행 회로(1420)를 접속하는 배선의 수는 메모리 셀(MC)의 구성, 1열에 포함되는 메모리 셀(MC)의 개수 등에 따라 결정된다. 또한 메모리 셀 어레이(1470)와 열 회로(1430)를 접속하는 배선의 수는 메모리 셀(MC)의 구성, 1행에 포함되는 메모리 셀(MC)의 개수 등에 따라 결정된다.
또한 도 24의 (A)에서는 주변 회로(1411)와 메모리 셀 어레이(1470)를 동일한 평면에 형성하는 예를 도시하였지만, 본 실시형태는 이에 한정되는 것이 아니다. 예를 들어 도 24의 (B)에 도시된 바와 같이, 주변 회로(1411)의 일부 위에 중첩되도록 메모리 셀 어레이(1470)를 제공하여도 좋다. 예를 들어 메모리 셀 어레이(1470) 아래에 중첩되도록 감지 증폭기를 제공하는 구성으로 하여도 좋다.
도 25는 상술한 메모리 셀(MC)에 적용할 수 있는 메모리 셀의 구성예를 설명하기 위한 것이다.
[DOSRAM]
도 25의 (A) 내지 (C)에 DRAM의 메모리 셀의 회로 구성예를 도시하였다. 본 명세서 등에서는, 1OS 트랜지스터 1용량 소자형 메모리 셀을 사용한 DRAM을 DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)이라고 부르는 경우가 있다. 도 25의 (A)에 도시된 메모리 셀(1471)은 트랜지스터(M1)와 용량 소자(CA)를 갖는다. 또한 트랜지스터(M1)는 게이트(톱 게이트라고 부르는 경우가 있음) 및 백 게이트를 갖는다.
트랜지스터(M1)의 제 1 단자는 용량 소자(CA)의 제 1 단자에 접속되고, 트랜지스터(M1)의 제 2 단자는 배선(BIL)에 접속되고, 트랜지스터(M1)의 게이트는 배선(WOL)에 접속되고, 트랜지스터(M1)의 백 게이트는 배선(BGL)에 접속되어 있다. 용량 소자(CA)의 제 2 단자는 배선(CAL)에 접속되어 있다.
배선(BIL)은 비트선으로서 기능하고, 배선(WOL)은 워드선으로서 기능한다. 배선(CAL)은 용량 소자(CA)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 데이터의 기록 시 및 판독 시, 배선(CAL)에는 저레벨 전위를 인가하는 것이 바람직하다. 배선(BGL)은 트랜지스터(M1)의 백 게이트에 전위를 인가하기 위한 배선으로서 기능한다. 배선(BGL)에 임의의 전위를 인가함으로써, 트랜지스터(M1)의 문턱 전압을 증감시킬 수 있다.
여기서, 도 25의 (A)에 도시된 메모리 셀(1471)은, 도 18에 도시된 기억 장치에 대응한다. 즉, 트랜지스터(M1)는 트랜지스터(200)에, 용량 소자(CA)는 용량 소자(100)에, 배선(BIL)은 배선(1003)에, 배선(WOL)은 배선(1004)에, 배선(BGL)은 배선(1006)에, 배선(CAL)은 배선(1005)에 대응한다. 또한 도 18에 도시된 트랜지스터(300)는, 도 24의 (B)에 도시된 기억 장치(1400)의 주변 회로(1411)에 제공되는 트랜지스터에 대응한다.
또한 메모리 셀(MC)은 메모리 셀(1471)에 한정되지 않고, 회로 구성을 변경할 수 있다. 예를 들어, 메모리 셀(MC)은 도 25의 (B)에 도시된 메모리 셀(1472)과 같이, 트랜지스터(M1)의 백 게이트가 배선(BGL)이 아니라 배선(WOL)에 접속되는 구성으로 하여도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 25의 (C)에 도시된 메모리 셀(1473)과 같이, 싱글 게이트 구조의 트랜지스터, 즉 백 게이트를 갖지 않는 트랜지스터(M1)로 구성된 메모리 셀이어도 좋다.
앞의 실시형태에서 설명한 반도체 장치를 메모리 셀(1471) 등에 사용하는 경우, 트랜지스터(M1)로서 트랜지스터(200)를 사용하고, 용량 소자(CA)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M1)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M1)의 누설 전류를 매우 낮게 할 수 있다. 즉, 기록한 데이터가 트랜지스터(M1)에 의하여 장시간 유지될 수 있기 때문에, 메모리 셀의 리프레시의 빈도를 줄일 수 있다. 또한 메모리 셀의 리프레시 동작을 불필요하게 할 수 있다. 또한 누설 전류가 매우 낮기 때문에, 메모리 셀(1471), 메모리 셀(1472), 메모리 셀(1473)에서 멀티레벨 데이터 또는 아날로그 데이터를 유지할 수 있다.
또한 DOSRAM에서, 상술한 바와 같이 메모리 셀 어레이(1470) 아래에 중첩되도록 감지 증폭기를 제공하는 구성으로 하면, 비트선을 짧게 할 수 있다. 이로써, 비트선 용량이 작아지고 메모리 셀의 유지 용량을 저감할 수 있다.
[NOSRAM]
도 25의 (D) 내지 (G)에 2트랜지스터 1용량 소자의 게인 셀형 메모리 셀의 회로 구성예를 도시하였다. 도 25의 (D)에 도시된 메모리 셀(1474)은 트랜지스터(M2)와 트랜지스터(M3)와 용량 소자(CB)를 갖는다. 또한 트랜지스터(M2)는 톱 게이트(단순히 게이트라고 부르는 경우가 있음) 및 백 게이트를 갖는다. 본 명세서 등에서는, 트랜지스터(M2)에 OS 트랜지스터를 사용한 게인 셀형 메모리 셀을 갖는 기억 장치를 NOSRAM(Nonvolatile Oxide Semiconductor RAM)이라고 부르는 경우가 있다.
트랜지스터(M2)의 제 1 단자는 용량 소자(CB)의 제 1 단자에 접속되고, 트랜지스터(M2)의 제 2 단자는 배선(WBL)에 접속되고, 트랜지스터(M2)의 게이트는 배선(WOL)에 접속되고, 트랜지스터(M2)의 백 게이트는 배선(BGL)에 접속되어 있다. 용량 소자(CB)의 제 2 단자는 배선(CAL)에 접속되어 있다. 트랜지스터(M3)의 제 1 단자는 배선(RBL)에 접속되고, 트랜지스터(M3)의 제 2 단자는 배선(SL)에 접속되고, 트랜지스터(M3)의 게이트는 용량 소자(CB)의 제 1 단자에 접속되어 있다.
배선(WBL)은 기록 비트선으로서 기능하고, 배선(RBL)은 판독 비트선으로서 기능하고, 배선(WOL)은 워드선으로서 기능한다. 배선(CAL)은 용량 소자(CB)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 데이터의 기록 시, 데이터 유지 중, 데이터의 판독 시, 배선(CAL)에는 저레벨 전위를 인가하는 것이 바람직하다. 배선(BGL)은 트랜지스터(M2)의 백 게이트에 전위를 인가하기 위한 배선으로서 기능한다. 배선(BGL)에 임의의 전위를 인가함으로써, 트랜지스터(M2)의 문턱 전압을 증감시킬 수 있다.
여기서, 도 25의 (D)에 도시된 메모리 셀(1474)은, 도 21에 도시된 기억 장치에 대응한다. 즉, 트랜지스터(M2)는 트랜지스터(200)에, 용량 소자(CB)는 용량 소자(100)에, 트랜지스터(M3)는 트랜지스터(300)에, 배선(WBL)은 배선(2003)에, 배선(WOL)은 배선(2004)에, 배선(BGL)은 배선(2006)에, 배선(CAL)은 배선(2005)에, 배선(RBL)은 배선(2002)에, 배선(SL)은 배선(2001)에 대응한다.
또한 메모리 셀(MC)은 메모리 셀(1474)에 한정되지 않고, 회로 구성을 적절히 변경할 수 있다. 예를 들어, 메모리 셀(MC)은 도 25의 (E)에 도시된 메모리 셀(1475)과 같이, 트랜지스터(M2)의 백 게이트가 배선(BGL)이 아니라 배선(WOL)에 접속되는 구성으로 하여도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 25의 (F)에 도시된 메모리 셀(1476)과 같이, 싱글 게이트 구조의 트랜지스터, 즉 백 게이트를 갖지 않는 트랜지스터(M2)로 구성된 메모리 셀이어도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 25의 (G)에 도시된 메모리 셀(1477)과 같이, 배선(WBL)과 배선(RBL)을 하나의 배선(BIL)으로 합친 구성이어도 좋다.
앞의 실시형태에서 설명한 반도체 장치를 메모리 셀(1474) 등에 사용하는 경우, 트랜지스터(M2)로서 트랜지스터(200)를 사용하고, 트랜지스터(M3)로서 트랜지스터(300)를 사용하고, 용량 소자(CB)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M2)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M2)의 누설 전류를 매우 낮게 할 수 있다. 이에 의하여, 기록한 데이터가 트랜지스터(M2)에 의하여 장시간 유지될 수 있기 때문에, 메모리 셀의 리프레시의 빈도를 줄일 수 있다. 또한 메모리 셀의 리프레시 동작을 불필요하게 할 수 있다. 또한 누설 전류가 매우 낮기 때문에, 메모리 셀(1474)에서 멀티레벨 데이터 또는 아날로그 데이터를 유지할 수 있다. 메모리 셀(1475) 내지 메모리 셀(1477)도 마찬가지이다.
또한 트랜지스터(M3)는 채널 형성 영역에 실리콘을 포함하는 트랜지스터(이하, Si 트랜지스터라고 부르는 경우가 있음)이어도 좋다. Si 트랜지스터의 도전형은 n채널형이어도 좋고, p채널형이어도 좋다. Si 트랜지스터는 OS 트랜지스터보다 전계 효과 이동도가 높은 경우가 있다. 따라서 판독 트랜지스터로서 기능하는 트랜지스터(M3)로서 Si 트랜지스터를 사용하여도 좋다. 또한 트랜지스터(M3)에 Si 트랜지스터를 사용함으로써, 트랜지스터(M3) 위에 적층하여 트랜지스터(M2)를 제공할 수 있기 때문에, 메모리 셀의 점유 면적을 축소하여, 기억 장치의 고집적화를 도모할 수 있다.
또한 트랜지스터(M3)는 OS 트랜지스터이어도 좋다. 트랜지스터(M2) 및 트랜지스터(M3)로서 OS 트랜지스터를 사용한 경우, 메모리 셀 어레이(1470)의 회로를 n형 트랜지스터만을 사용하여 구성할 수 있다.
또한 도 25의 (H)에 3트랜지스터 1용량 소자의 게인 셀형 메모리 셀의 일례를 도시하였다. 도 25의 (H)에 도시된 메모리 셀(1478)은 트랜지스터(M4) 내지 트랜지스터(M6) 및 용량 소자(CC)를 갖는다. 용량 소자(CC)는 적절히 제공된다. 메모리 셀(1478)은 배선(BIL), 배선(RWL), 배선(WWL), 배선(BGL), 및 배선(GNDL)에 전기적으로 접속되어 있다. 배선(GNDL)은 저레벨 전위를 인가하는 배선이다. 또한 메모리 셀(1478)을 배선(BIL) 대신에 배선(RBL), 배선(WBL)에 전기적으로 접속하여도 좋다.
트랜지스터(M4)는 백 게이트를 갖는 OS 트랜지스터이고, 백 게이트는 배선(BGL)에 전기적으로 접속되어 있다. 또한 트랜지스터(M4)의 백 게이트와 게이트를 서로 전기적으로 접속하여도 좋다. 또는 트랜지스터(M4)는 백 게이트를 갖지 않아도 된다.
또한 트랜지스터(M5), 트랜지스터(M6)는 각각, n채널형 Si 트랜지스터 또는 p채널형 Si 트랜지스터이어도 좋다. 또는 트랜지스터(M4) 내지 트랜지스터(M6)가 OS 트랜지스터이어도 좋고, 이 경우, 메모리 셀 어레이(1470)의 회로를 n형 트랜지스터만을 사용하여 구성할 수 있다.
앞의 실시형태에서 설명한 반도체 장치를 메모리 셀(1478)에 사용하는 경우, 트랜지스터(M4)로서 트랜지스터(200)를 사용하고, 트랜지스터(M5), 트랜지스터(M6)로서 트랜지스터(300)를 사용하고, 용량 소자(CC)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M4)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M4)의 누설 전류를 매우 낮게 할 수 있다.
또한 본 실시형태에서 설명한 주변 회로(1411), 메모리 셀 어레이(1470) 등의 구성은 상기에 한정되지 않는다. 이들 회로 및 상기 회로에 접속되는 배선, 회로 소자 등의 배치 또는 기능은 필요에 따라 변경, 삭제, 또는 추가되어도 좋다.
본 실시형태에 기재된 구성은 다른 실시형태 등에 기재되는 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는, 도 26을 사용하여 본 발명의 반도체 장치가 실장된 칩(1200)의 일례를 설명한다. 칩(1200)에는 복수의 회로(시스템)가 실장되어 있다. 이와 같이, 복수의 회로(시스템)를 하나의 칩에 집적하는 기술을 시스템 온 칩(System on Chip: SoC)이라고 부르는 경우가 있다.
도 26의 (A)에 도시된 바와 같이, 칩(1200)은 CPU(1211), GPU(1212), 하나 또는 복수의 아날로그 연산부(1213), 하나 또는 복수의 메모리 컨트롤러(1214), 하나 또는 복수의 인터페이스(1215), 하나 또는 복수의 네트워크 회로(1216) 등을 갖는다.
칩(1200)에는 범프(도시하지 않았음)가 제공되고, 도 26의 (B)에 도시된 바와 같이, 인쇄 회로 기판(Printed Circuit Board: PCB)(1201)의 제 1 면에 접속된다. 또한 PCB(1201)의 제 1 면의 뒷면에는 복수의 범프(1202)가 제공되고, 마더보드(1203)에 접속된다.
마더보드(1203)에는 DRAM(1221), 플래시 메모리(1222) 등의 기억 장치가 제공되어도 좋다. 예를 들어 DRAM(1221)에 앞의 실시형태에서 설명한 DOSRAM을 사용할 수 있다. 또한 예를 들어 플래시 메모리(1222)에 앞의 실시형태에서 설명한 NOSRAM을 사용할 수 있다.
CPU(1211)는 복수의 CPU 코어를 갖는 것이 바람직하다. 또한 GPU(1212)는 복수의 GPU 코어를 갖는 것이 바람직하다. 또한 CPU(1211) 및 GPU(1212)는 각각 일시적으로 데이터를 저장하는 메모리를 가져도 좋다. 또는 CPU(1211) 및 GPU(1212)에 공통된 메모리가 칩(1200)에 제공되어도 좋다. 상기 메모리에는 상술한 NOSRAM이나 DOSRAM을 사용할 수 있다. 또한 GPU(1212)는 다수의 데이터의 병렬 계산에 적합하고, 화상 처리나 적화 연산에 사용할 수 있다. GPU(1212)에 본 발명의 산화물 반도체를 사용한 화상 처리 회로나 적화 연산 회로를 제공함으로써, 화상 처리 및 적화 연산을 저소비전력으로 실행할 수 있다.
또한 CPU(1211) 및 GPU(1212)가 동일한 칩에 제공되면, CPU(1211) 및 GPU(1212) 간의 배선을 짧게 할 수 있기 때문에, CPU(1211)로부터 GPU(1212)로의 데이터 전송(轉送), CPU(1211) 및 GPU(1212)가 갖는 메모리 간의 데이터 전송, 그리고 GPU(1212)에서의 연산 후의, GPU(1212)로부터 CPU(1211)로의 연산 결과의 전송을 고속으로 수행할 수 있다.
아날로그 연산부(1213)는 A/D(아날로그/디지털) 변환 회로 및 D/A(디지털/아날로그) 변환 회로 중 한쪽 또는 양쪽을 갖는다. 또한 아날로그 연산부(1213)에 상기 적화 연산 회로를 제공하여도 좋다.
메모리 컨트롤러(1214)는 DRAM(1221)의 컨트롤러로서 기능하는 회로 및 플래시 메모리(1222)의 인터페이스로서 기능하는 회로를 갖는다.
인터페이스(1215)는 표시 장치, 스피커, 마이크로폰, 카메라, 컨트롤러 등의 외부 접속 기기와의 인터페이스 회로를 갖는다. 컨트롤러에는 마우스, 키보드, 게임용 컨트롤러 등이 포함된다. 이와 같은 인터페이스로서, USB(Universal Serial Bus), HDMI(등록 상표)(High-Definition Multimedia Interface) 등을 사용할 수 있다.
네트워크 회로(1216)는 LAN(Local Area Network) 등의 네트워크 회로를 갖는다. 또한 네트워크 보안용 회로를 가져도 좋다.
칩(1200)에는 상기 회로(시스템)를 동일한 제조 프로세스로 형성할 수 있다. 그러므로 칩(1200)에 필요한 회로의 개수가 증가하여도 제조 프로세스를 증가시킬 필요가 없어, 칩(1200)을 낮은 비용으로 제작할 수 있다.
GPU(1212)를 갖는 칩(1200)이 제공된 PCB(1201), DRAM(1221), 및 플래시 메모리(1222)가 제공된 마더보드(1203)를 GPU 모듈(1204)이라고 부를 수 있다.
GPU 모듈(1204)은 SoC 기술을 사용한 칩(1200)을 갖기 때문에, 그 크기를 작게 할 수 있다. 또한 화상 처리가 우수하기 때문에, 스마트폰, 태블릿 단말기, 랩톱 PC, 휴대용(들고 다닐 수 있는) 게임기 등의 휴대용 전자 기기에 사용하는 것이 적합하다. 또한 GPU(1212)를 사용한 적화 연산 회로에 의하여, 심층 신경망(DNN), 합성곱 신경망(CNN), 순환 신경망(RNN), 자기 부호화기, 심층 볼츠만 머신(DBM), 심층 신뢰 신경망(DBN) 등의 방법을 실행할 수 있기 때문에, 칩(1200)을 AI 칩으로서, 또는 GPU 모듈(1204)을 AI 시스템 모듈로서 사용할 수 있다.
본 실시형태에 기재된 구성은 다른 실시형태 등에 기재되는 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는, 앞의 실시형태에서 설명한 반도체 장치를 사용한 기억 장치의 응용예에 대하여 설명한다. 앞의 실시형태에서 설명한 반도체 장치는, 예를 들어 각종 전자 기기(예를 들어 정보 단말기, 컴퓨터, 스마트폰, 전자책 단말기, 디지털 카메라(비디오 카메라도 포함함), 녹화 재생 장치, 내비게이션 시스템 등)의 기억 장치에 적용할 수 있다. 또한 여기서 컴퓨터에는, 태블릿형 컴퓨터, 노트북형 컴퓨터, 데스크톱형 컴퓨터뿐만 아니라, 서버 시스템과 같은 대형 컴퓨터도 포함된다. 또는 앞의 실시형태에서 설명한 반도체 장치는, 메모리 카드(예를 들어 SD 카드), USB 메모리, SSD(Solid State Drive) 등의 각종 리무버블 기억 장치에 적용된다. 도 27에 리무버블 기억 장치의 몇 가지 구성예를 모식적으로 도시하였다. 예를 들어, 앞의 실시형태에서 설명한 반도체 장치는 패키징된 메모리 칩으로 가공되고, 다양한 기억 장치, 리무버블 메모리에 사용된다.
도 27의 (A)는 USB 메모리의 모식도이다. USB 메모리(1100)는 하우징(1101), 캡(1102), USB 커넥터(1103), 및 기판(1104)을 갖는다. 기판(1104)은 하우징(1101)에 수납되어 있다. 예를 들어, 기판(1104)에는 메모리 칩(1105), 컨트롤러 칩(1106)이 장착되어 있다. 기판(1104)의 메모리 칩(1105) 등에 앞의 실시형태에서 설명한 반도체 장치를 포함시킬 수 있다.
도 27의 (B)는 SD 카드의 외관의 모식도이고, 도 27의 (C)는 SD 카드의 내부 구조의 모식도이다. SD 카드(1110)는 하우징(1111), 커넥터(1112), 및 기판(1113)을 갖는다. 기판(1113)은 하우징(1111)에 수납되어 있다. 예를 들어, 기판(1113)에는 메모리 칩(1114), 컨트롤러 칩(1115)이 장착되어 있다. 기판(1113)의 뒷면 측에도 메모리 칩(1114)을 제공함으로써, SD 카드(1110)의 용량을 증가시킬 수 있다. 또한 무선 통신 기능을 갖는 무선 칩을 기판(1113)에 제공하여도 좋다. 이로써, 호스트 장치와 SD 카드(1110) 사이의 무선 통신에 의하여 메모리 칩(1114)의 데이터의 판독, 기록이 가능하게 된다. 기판(1113)의 메모리 칩(1114) 등에 앞의 실시형태에서 설명한 반도체 장치를 제공할 수 있다.
도 27의 (D)는 SSD의 외관의 모식도이고, 도 27의 (E)는 SSD의 내부 구조의 모식도이다. SSD(1150)는 하우징(1151), 커넥터(1152), 및 기판(1153)을 갖는다. 기판(1153)은 하우징(1151)에 수납되어 있다. 예를 들어, 기판(1153)에는 메모리 칩(1154), 메모리 칩(1155), 컨트롤러 칩(1156)이 장착되어 있다. 메모리 칩(1155)은 컨트롤러 칩(1156)의 작업 메모리이고, 예를 들어 DOSRAM 칩을 사용하면 좋다. 기판(1153)의 뒷면 측에도 메모리 칩(1154)을 제공함으로써, SSD(1150)의 용량을 증가시킬 수 있다. 기판(1153)의 메모리 칩(1154) 등에 앞의 실시형태에서 설명한 반도체 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 발명의 일 형태에 따른 반도체 장치는 CPU나 GPU 등의 프로세서 또는 칩에 사용할 수 있다. 도 28에 본 발명의 일 형태에 따른 CPU나 GPU 등의 프로세서 또는 칩을 갖는 전자 기기의 구체적인 예를 도시하였다.
<전자 기기·시스템>
본 발명의 일 형태에 따른 GPU 또는 칩은 다양한 전자 기기에 탑재할 수 있다. 전자 기기의 예로서는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 정보 단말기용 등의 모니터, 디지털 사이니지(Digital Signage: 전자 간판), 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 갖는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 전자책 단말기, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다. 또한 본 발명의 일 형태에 따른 GPU 또는 칩을 전자 기기에 제공함으로써, 전자 기기에 인공 지능을 탑재할 수 있다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상이나 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 갖는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 갖는 것)를 가져도 좋다.
본 발명의 일 형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다. 도 28에 전자 기기의 예를 도시하였다.
[정보 단말기]
도 28의 (A)에는 정보 단말기의 1종류인 휴대 전화기(스마트폰)를 도시하였다. 정보 단말기(5100)는 하우징(5101)과 표시부(5102)를 갖고, 입력용 인터페이스로서 터치 패널이 표시부(5102)에 제공되고, 버튼이 하우징(5101)에 제공된다.
정보 단말기(5100)는, 본 발명의 일 형태의 칩을 적용함으로써, 인공 지능을 이용한 애플리케이션을 실행할 수 있다. 인공 지능을 이용한 애플리케이션으로서는, 예를 들어 회화를 인식하고 그 회화 내용을 표시부(5102)에 표시하는 애플리케이션, 표시부(5102)에 갖는 터치 패널에 사용자가 입력한 문자, 도형 등을 인식하고 표시부(5102)에 표시하는 애플리케이션, 지문이나 성문 등의 생체 인증을 수행하는 애플리케이션 등이 있다.
도 28의 (B)에는 노트북형 정보 단말기(5200)를 도시하였다. 노트북형 정보 단말기(5200)는 정보 단말기의 본체(5201)와, 표시부(5202)와, 키보드(5203)를 갖는다.
노트북형 정보 단말기(5200)는 상술한 정보 단말기(5100)와 마찬가지로, 본 발명의 일 형태의 칩을 적용함으로써, 인공 지능을 이용한 애플리케이션을 실행할 수 있다. 인공 지능을 이용한 애플리케이션으로서는, 예를 들어 설계 지원 소프트웨어, 문장 첨삭 소프트웨어, 식단 자동 생성 소프트웨어 등이 있다. 또한 노트북형 정보 단말기(5200)를 사용함으로써 신규 인공 지능을 개발할 수 있다.
또한 위에서는 전자 기기로서 스마트폰 및 노트북형 정보 단말기를 예로 들어 각각 도 28의 (A), (B)에 도시하였지만, 스마트폰 및 노트북형 정보 단말기 이외의 정보 단말기를 적용할 수도 있다. 스마트폰 및 노트북형 정보 단말기 이외의 정보 단말기로서는 예를 들어 PDA(Personal Digital Assistant), 데스크톱형 정보 단말기, 워크스테이션 등이 있다.
[게임기]
도 28의 (C)는 게임기의 일례인 휴대용 게임기(5300)를 도시한 것이다. 휴대용 게임기(5300)는 하우징(5301), 하우징(5302), 하우징(5303), 표시부(5304), 접속부(5305), 조작 키(5306) 등을 갖는다. 하우징(5302) 및 하우징(5303)은 하우징(5301)에서 떼어낼 수 있다. 하우징(5301)에 제공된 접속부(5305)를 다른 하우징(도시하지 않았음)에 장착함으로써, 표시부(5304)에 출력되는 영상을 다른 영상 기기(도시하지 않았음)에 출력할 수 있다. 이때 하우징(5302) 및 하우징(5303)은 각각 조작부로서 기능할 수 있다. 이에 의하여, 복수의 플레이어가 동시에 게임을 할 수 있다. 하우징(5301), 하우징(5302), 및 하우징(5303)의 기판에 제공된 칩 등에 앞의 실시형태에서 설명한 칩을 포함시킬 수 있다.
또한 도 28의 (D)는 게임기의 일례인 거치형 게임기(5400)를 도시한 것이다. 거치형 게임기(5400)에는 무선 또는 유선으로 컨트롤러(5402)가 접속된다.
휴대용 게임기(5300), 거치형 게임기(5400) 등의 게임기에 본 발명의 일 형태의 GPU 또는 칩을 적용함으로써, 저소비전력의 게임기를 실현할 수 있다. 또한 소비전력이 낮으면 회로로부터의 발열을 저감할 수 있기 때문에, 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 영향을 줄일 수 있다.
또한 휴대용 게임기(5300)에 본 발명의 일 형태의 GPU 또는 칩을 적용함으로써, 인공 지능을 갖는 휴대용 게임기(5300)를 실현할 수 있다.
원래, 게임의 진행, 게임에 등장하는 생물의 언동, 게임에서 발생하는 현상 등의 표현은 그 게임이 갖는 프로그램에 의하여 정해져 있지만, 휴대용 게임기(5300)에 인공 지능을 적용함으로써, 게임의 프로그램에 의하여 한정되지 않는 표현이 가능하게 된다. 예를 들어 플레이어가 질문하는 내용, 게임의 진행 상황, 게임 중에 이벤트가 발생하는 타이밍, 게임에 등장하는 인물의 언동 등은 게임의 프로그램에 의하여 한정되지 않고 변화시켜 표현할 수 있게 된다.
또한 휴대용 게임기(5300)로 복수의 플레이어를 필요로 하는 게임을 하는 경우에는, 인공 지능이 의인적으로 게임 플레이어를 구성할 수 있기 때문에, 상대를 인공 지능에 의한 게임 플레이어로 함으로써, 혼자서도 게임을 할 수 있다.
도 28의 (C), (D)에서는, 게임기의 일례로서 휴대용 게임기 및 거치형 게임기를 도시하였지만, 본 발명의 일 형태의 GPU 또는 칩을 적용하는 게임기는 이에 한정되지 않는다. 본 발명의 일 형태의 GPU 또는 칩을 적용하는 게임기로서는, 예를 들어 오락 시설(오락실, 놀이공원 등)에 설치되는 아케이드 게임기, 스포츠 시설에 설치되는 배팅 연습용 투구 머신 등이 있다.
[대형 컴퓨터]
본 발명의 일 형태의 GPU 또는 칩은 대형 컴퓨터에 적용될 수 있다.
도 28의 (E)는 대형 컴퓨터의 일례인 슈퍼컴퓨터(5500)를 도시한 것이다. 도 28의 (F)는 슈퍼컴퓨터(5500)가 갖는 랙 마운트형 계산기(5502)를 도시한 것이다.
슈퍼컴퓨터(5500)는 랙(5501)과, 복수의 랙 마운트형 계산기(5502)를 갖는다. 또한 복수의 계산기(5502)는 랙(5501)에 격납되어 있다. 또한 계산기(5502)에는 복수의 기판(5504)이 제공되고, 상기 기판 위에 앞의 실시형태에서 설명한 GPU 또는 칩을 탑재할 수 있다.
슈퍼컴퓨터(5500)는 주로 과학 기술 계산에 이용되는 대형 컴퓨터이다. 과학 기술 계산에서는 방대한 연산을 고속으로 처리할 필요가 있기 때문에, 소비전력이 높고, 칩의 발열이 크다. 슈퍼컴퓨터(5500)에 본 발명의 일 형태의 GPU 또는 칩을 적용함으로써, 저소비전력의 슈퍼컴퓨터를 실현할 수 있다. 또한 소비전력이 낮으면 회로로부터의 발열을 저감할 수 있기 때문에, 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 영향을 줄일 수 있다.
도 28의 (E), (F)에서는 대형 컴퓨터의 일례로서 슈퍼컴퓨터를 도시하였지만, 본 발명의 일 형태의 GPU 또는 칩이 적용되는 대형 컴퓨터는 이들에 한정되지 않는다. 본 발명의 일 형태의 GPU 또는 칩이 적용되는 대형 컴퓨터로서는, 예를 들어 서비스를 제공하는 컴퓨터(서버), 대형 범용 컴퓨터(메인 프레임) 등이 있다.
[이동체]
본 발명의 일 형태의 GPU 또는 칩은 이동체인 자동차, 및 자동차의 운전석 주변에 적용할 수 있다.
도 28의 (G)는 이동체의 일례인 자동차의 실내에서의 앞유리 주변을 도시한 것이다. 도 28의 (G)에서는 대시보드에 장착된 표시 패널(5701), 표시 패널(5702), 표시 패널(5703) 외에, 필러에 장착된 표시 패널(5704)을 도시하였다.
표시 패널(5701) 내지 표시 패널(5703)은, 속도계나 회전 속도계, 주행 거리, 연료계, 기어 상태, 에어컨디셔너의 설정 등을 표시함으로써, 다양한 정보를 제공할 수 있다. 또한 표시 패널에 표시되는 표시 항목이나 레이아웃 등은 사용자의 취향에 따라 적절히 변경할 수 있기 때문에, 디자인성을 높일 수 있다. 표시 패널(5701) 내지 표시 패널(5703)은 조명 장치로서 사용할 수도 있다.
표시 패널(5704)에는 자동차의 외측에 제공된 촬상 장치(도시하지 않았음)로부터의 영상을 표시함으로써, 필러로 가려진 시계(사각(死角))를 보완할 수 있다. 즉, 자동차의 외측에 제공된 촬상 장치로부터의 화상을 표시함으로써, 사각을 보완하여 안전성을 높일 수 있다. 또한 보이지 않는 부분을 보완하는 영상을 표시함으로써, 더 자연스럽고 위화감 없이 안전을 확인할 수 있다. 표시 패널(5704)은 조명 장치로서 사용할 수도 있다.
본 발명의 일 형태의 GPU 또는 칩은 인공 지능의 구성 요소로서 적용할 수 있기 때문에, 예를 들어 상기 칩을 자동차의 자동 운전 시스템에 사용할 수 있다. 또한 상기 칩을 도로 안내, 위험 예측 등을 하는 시스템에 사용할 수 있다. 표시 패널(5701) 내지 표시 패널(5704)은 도로 안내, 위험 예측 등의 정보를 표시하는 구성으로 하여도 좋다.
또한 앞에서는 이동체의 일례로서 자동차에 대하여 설명하였지만, 이동체는 자동차에 한정되지 않는다. 예를 들어 이동체로서는 전철, 모노레일, 선박, 비행체(헬리콥터, 무인 항공기(드론), 비행기, 로켓) 등도 있고, 이들 이동체에 본 발명의 일 형태의 칩을 적용하여 인공 지능을 이용한 시스템을 부여할 수 있다.
[전자 제품]
도 28의 (H)는 전자 제품의 일례인 전기 냉동 냉장고(5800)를 도시한 것이다. 전기 냉동 냉장고(5800)는 하우징(5801), 냉장실용 도어(5802), 냉동실용 도어(5803) 등을 갖는다.
전기 냉동 냉장고(5800)에 본 발명의 일 형태의 칩을 적용함으로써, 인공 지능을 갖는 전기 냉동 냉장고(5800)를 실현할 수 있다. 인공 지능을 이용함으로써, 전기 냉동 냉장고(5800)는 전기 냉동 냉장고(5800)에 저장되어 있는 식재료, 그 식재료의 소비 기한 등을 바탕으로 식단을 자동 생성하는 기능이나, 전기 냉동 냉장고(5800)에 저장되어 있는 식재료에 적합한 온도로 자동적으로 조절하는 기능 등을 가질 수 있다.
전자 제품의 일례로서 전기 냉동 냉장고에 대하여 설명하였지만, 그 외의 전자 제품으로서는 예를 들어 청소기, 전자 레인지, 전기 오븐, 밥솥, 온수기, IH 조리기, 생수기, 에어컨디셔너를 포함한 냉난방 기구, 세탁기, 건조기, 오디오 비주얼 기기(audio visual appliance) 등이 있다.
본 실시형태에서 설명한 전자 기기, 그 전자 기기의 기능, 인공 지능의 응용예, 그 효과 등은 다른 전자 기기에 관한 기재와 적절히 조합할 수 있다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
50: 구조체, 51: 금속 산화물, 53: 영역, 54: 영역, 200: 트랜지스터, 205: 도전체, 210: 절연체, 212: 절연체, 214: 절연체, 216: 절연체, 218: 도전체, 222: 절연체, 224: 절연체, 230: 산화물, 231: 영역, 232: 영역, 234: 영역, 240: 도전체, 241: 절연체, 242: 도전체, 243: 산화물, 247: 도전체, 248: 개구, 249: 영역, 250: 절연체, 254: 절연체, 260: 도전체, 274: 절연체, 280: 절연체, 281: 절연체, 601: 전구체, 602: 반응제, 2001: 배선, 2002: 배선, 2003: 배선, 2004: 배선, 2005: 배선, 2006: 배선, 4000: 성막 장치, 4002: 반입 반출실, 4004: 반입 반출실, 4006: 반송실, 4008: 성막실, 4009: 성막실, 4010: 성막실, 4014: 반송 암, 4020: 체임버, 4021: 원료 공급부, 4022a: 고속 밸브, 4022b: 고속 밸브, 4023: 원료 도입구, 4024: 원료 배출구, 4025: 배기 장치, 4026: 기판 홀더, 4027: 히터, 4028: 플라스마 발생 장치, 4029: 코일, 4030: 기판, 4031: 원료 공급부, 4033: 원료 도입구, 4100: 플라스마 ALD 장치, 4111: 플라스마 생성실, 4120: 반응실, 4123: 원료 도입구, 4124: 원료 배출구, 4126: 기판 홀더, 4128: 플라스마 생성 장치, 4130: 기판, 4131: 플라스마, 4133: 원료 도입구, 4200: 플라스마 ALD 장치, 4213: 전극, 4214: 샤워 헤드, 4215: 전원, 4217: 콘덴서, 4220: 체임버, 4223: 원료 도입구, 4224: 원료 배출구, 4226: 기판 홀더, 4230: 기판, 4231: 플라스마, 4300: 플라스마 ALD 장치, 4313: 전극, 4314: 샤워 헤드, 4315: 전원, 4317: 콘덴서, 4319: 메시, 4320: 체임버, 4321: 전원, 4322: 콘덴서, 4323: 원료 도입구, 4324: 원료 배출구, 4326: 기판 홀더, 4330: 기판, 4331: 플라스마

Claims (15)

  1. 반도체 장치의 제작 방법으로서,
    내부에 기판이 제공된 체임버에 제 1 전구체를 도입하는 공정과,
    상기 제 1 전구체의 도입 후에 제 1 배기를 수행하는 공정과,
    상기 제 1 배기 후에 제 1 산화제를 도입하는 공정과,
    상기 제 1 산화제의 도입 후에 제 2 배기를 수행하는 공정과,
    상기 제 2 배기 후에 제 2 전구체를 도입하는 공정과,
    상기 제 2 전구체의 도입 후에 제 2 산화제를 도입하는 공정을 통하여 상기 기판 위에 금속 산화물을 형성하되,
    상기 제 1 산화제는 오존, 산소, 및 물의 그룹으로부터 하나 이상이 선택되고,
    상기 제 2 산화제는 상기 그룹 중에서 상기 제 1 산화제로 선택되지 않는 것으로부터 하나 이상이 선택되는, 반도체 장치의 제작 방법.
  2. 반도체 장치의 제작 방법으로서,
    내부에 기판이 제공된 체임버에 제 1 전구체를 도입하는 공정과,
    상기 제 1 전구체의 도입 후에 제 1 배기를 수행하는 공정과,
    상기 제 1 배기 후에 제 1 산화제를 도입하는 공정과,
    상기 제 1 산화제의 도입 후에 제 2 배기를 수행하는 공정과,
    상기 제 2 배기 후에 제 2 전구체를 도입하는 공정과,
    상기 제 2 전구체의 도입 후에 제 2 산화제를 도입하는 공정과,
    상기 제 2 산화제의 도입 후에 제 3 전구체를 도입하는 공정과,
    상기 제 3 전구체의 도입 후에 제 3 산화제를 도입하는 공정을 통하여 상기 기판 위에 금속 산화물을 형성하되,
    상기 제 1 산화제는 오존, 산소, 및 물의 그룹으로부터 하나 이상이 선택되고,
    상기 제 2 산화제는 상기 그룹 중에서 상기 제 1 산화제로 선택되지 않는 것으로부터 하나 이상이 선택되는, 반도체 장치의 제작 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전구체는 인듐을 포함하는, 반도체 장치의 제작 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 전구체는 아연 및 갈륨 중 적어도 한쪽을 포함하는, 반도체 장치의 제작 방법.
  5. 제 2 항에 있어서,
    상기 제 2 전구체는 아연 및 갈륨 중 한쪽을 포함하는, 반도체 장치의 제작 방법.
  6. 제 5 항에 있어서,
    상기 제 3 전구체는 상기 아연 및 상기 갈륨 중 다른 쪽을 포함하는, 반도체 장치의 제작 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 산화물은 인듐 및 아연을 포함하는, 반도체 장치의 제작 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 산화물은 인듐, 원소 M, 및 아연을 포함하고,
    상기 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석인, 반도체 장치의 제작 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 산화물은 결정 구조를 포함하는, 반도체 장치의 제작 방법.
  10. 삭제
  11. 삭제
  12. 제 2 항에 있어서,
    상기 제 3 산화제는 오존, 산소, 및 물 중에서 선택된 적어도 하나를 포함하는, 반도체 장치의 제작 방법.
  13. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전구체의 도입의 펄스 시간은 0.1초 이상 0.5초 이하이고,
    상기 제 1 배기 동안의 기간은 1초 이상 5초 이하인, 반도체 장치의 제작 방법.
  14. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 산화제의 도입의 펄스 시간은 0.3초 이상 15초 이하이고,
    상기 제 2 배기 동안의 기간은 1초 이상 5초 이하인, 반도체 장치의 제작 방법.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 산화물을 형성하는 공정들 동안의 기판 온도는 200℃ 이상 400℃ 이하의 범위에 있는, 반도체 장치의 제작 방법.
KR1020207035605A 2018-06-08 2019-05-31 반도체 장치 및 반도체 장치의 제작 방법 KR102637749B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247005021A KR20240024364A (ko) 2018-06-08 2019-05-31 반도체 장치 및 반도체 장치의 제작 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-110087 2018-06-08
JP2018110087 2018-06-08
PCT/IB2019/054507 WO2019234561A1 (ja) 2018-06-08 2019-05-31 半導体装置、および半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247005021A Division KR20240024364A (ko) 2018-06-08 2019-05-31 반도체 장치 및 반도체 장치의 제작 방법

Publications (2)

Publication Number Publication Date
KR20210019013A KR20210019013A (ko) 2021-02-19
KR102637749B1 true KR102637749B1 (ko) 2024-02-19

Family

ID=68769283

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207035605A KR102637749B1 (ko) 2018-06-08 2019-05-31 반도체 장치 및 반도체 장치의 제작 방법
KR1020247005021A KR20240024364A (ko) 2018-06-08 2019-05-31 반도체 장치 및 반도체 장치의 제작 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020247005021A KR20240024364A (ko) 2018-06-08 2019-05-31 반도체 장치 및 반도체 장치의 제작 방법

Country Status (6)

Country Link
US (2) US11600489B2 (ko)
JP (3) JP7297743B2 (ko)
KR (2) KR102637749B1 (ko)
CN (1) CN112292752A (ko)
DE (1) DE112019002901T5 (ko)
WO (1) WO2019234561A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7254044B2 (ja) * 2020-03-25 2023-04-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US11903221B2 (en) * 2020-08-17 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional semiconductor device with memory stack
KR20220095349A (ko) * 2020-12-29 2022-07-07 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
WO2023249825A1 (en) * 2022-06-22 2023-12-28 Applied Materials, Inc. Atomic layer deposition using novel oxygen-containing precursors
WO2024084366A1 (ja) * 2022-10-21 2024-04-25 株式会社半導体エネルギー研究所 半導体装置、及び、記憶装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434493B1 (ko) * 2001-10-05 2004-06-05 삼성전자주식회사 원자층 증착 장치 및 그 구동 방법
KR100685748B1 (ko) 2006-02-09 2007-02-22 삼성전자주식회사 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법
KR100722987B1 (ko) * 2004-10-18 2007-05-30 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100773755B1 (ko) * 2004-11-18 2007-11-09 주식회사 아이피에스 플라즈마 ａｌｄ 박막증착방법
KR100809685B1 (ko) * 2005-09-13 2008-03-06 삼성전자주식회사 유전막, 이 유전막 제조방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
KR100944842B1 (ko) * 2005-03-28 2010-03-04 도쿄엘렉트론가부시키가이샤 원자층 증착법을 이용한 실리콘 질화막의 형성 방법 및 장치와, 프로그램이 기록된 기록 매체
JP2016189460A (ja) * 2015-03-27 2016-11-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016219761A (ja) 2015-05-18 2016-12-22 株式会社半導体エネルギー研究所 構造体の作製方法、および半導体装置の作製方法
JP2017034258A (ja) 2015-08-03 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003700B1 (ko) * 2003-08-19 2010-12-23 주성엔지니어링(주) 원자층 증착을 이용한 금속 산화막 형성 방법
JPWO2009031381A1 (ja) * 2007-09-07 2010-12-09 コニカミノルタホールディングス株式会社 金属酸化物半導体の製造方法、及びその方法により得られた薄膜トランジスタ
DE102010043668B4 (de) * 2010-11-10 2012-06-21 Evonik Degussa Gmbh Verfahren zur Herstellung von Indiumoxid-haltigen Schichten, nach dem Verfahren hergestellte Indiumoxid-haltige Schichten und ihre Verwendung
JP2014507794A (ja) * 2010-12-30 2014-03-27 ジュスン エンジニアリング カンパニー リミテッド 薄膜トランジスタ及びその製造方法
KR20140129061A (ko) 2012-01-27 2014-11-06 메르크 파텐트 게엠베하 개선된 전도성을 갖는 전기적 반전도성 또는 전도성 층들의 제조 방법
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9171960B2 (en) * 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
JP2015079946A (ja) * 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP2015233130A (ja) * 2014-05-16 2015-12-24 株式会社半導体エネルギー研究所 半導体基板および半導体装置の作製方法
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
KR102549926B1 (ko) * 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
CN115172467A (zh) * 2016-02-18 2022-10-11 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及电子设备

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434493B1 (ko) * 2001-10-05 2004-06-05 삼성전자주식회사 원자층 증착 장치 및 그 구동 방법
KR100722987B1 (ko) * 2004-10-18 2007-05-30 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100773755B1 (ko) * 2004-11-18 2007-11-09 주식회사 아이피에스 플라즈마 ａｌｄ 박막증착방법
KR100944842B1 (ko) * 2005-03-28 2010-03-04 도쿄엘렉트론가부시키가이샤 원자층 증착법을 이용한 실리콘 질화막의 형성 방법 및 장치와, 프로그램이 기록된 기록 매체
KR100809685B1 (ko) * 2005-09-13 2008-03-06 삼성전자주식회사 유전막, 이 유전막 제조방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
KR100685748B1 (ko) 2006-02-09 2007-02-22 삼성전자주식회사 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법
JP2016189460A (ja) * 2015-03-27 2016-11-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016219761A (ja) 2015-05-18 2016-12-22 株式会社半導体エネルギー研究所 構造体の作製方法、および半導体装置の作製方法
JP2017034258A (ja) 2015-08-03 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器

Also Published As

Publication number Publication date
KR20210019013A (ko) 2021-02-19
JP2024056943A (ja) 2024-04-23
US20210233769A1 (en) 2021-07-29
US11600489B2 (en) 2023-03-07
WO2019234561A1 (ja) 2019-12-12
JP7297743B2 (ja) 2023-06-26
JPWO2019234561A1 (ja) 2021-06-17
US20230274935A1 (en) 2023-08-31
CN112292752A (zh) 2021-01-29
DE112019002901T5 (de) 2021-02-18
JP2023002738A (ja) 2023-01-10
KR20240024364A (ko) 2024-02-23

Similar Documents

Publication Publication Date Title
JP7264894B2 (ja) 半導体装置
KR102637749B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7442997B2 (ja) 半導体装置
JP7204353B2 (ja) トランジスタおよび半導体装置
KR102637406B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7374918B2 (ja) 半導体装置
JP7322008B2 (ja) 半導体装置
JP7235418B2 (ja) 半導体装置の作製方法
KR102638143B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2020009960A (ja) 半導体装置、および半導体装置の作製方法
JP7391875B2 (ja) 半導体装置
JP7395488B2 (ja) 半導体装置
JP7371201B2 (ja) 半導体装置
JPWO2020049396A1 (ja) 半導体装置、および半導体装置の作製方法
KR20210080432A (ko) 금속 산화물의 제작 방법, 반도체 장치의 제작 방법
JP7512204B2 (ja) 金属酸化物の作製方法
KR20220143040A (ko) 금속 산화물, 금속 산화물의 형성 방법, 반도체 장치
KR20230053616A (ko) 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant