KR20140129061A - 개선된 전도성을 갖는 전기적 반전도성 또는 전도성 층들의 제조 방법 - Google Patents

개선된 전도성을 갖는 전기적 반전도성 또는 전도성 층들의 제조 방법 Download PDF

Info

Publication number
KR20140129061A
KR20140129061A KR1020147023813A KR20147023813A KR20140129061A KR 20140129061 A KR20140129061 A KR 20140129061A KR 1020147023813 A KR1020147023813 A KR 1020147023813A KR 20147023813 A KR20147023813 A KR 20147023813A KR 20140129061 A KR20140129061 A KR 20140129061A
Authority
KR
South Korea
Prior art keywords
metal oxide
conductive
layer
metal
layers
Prior art date
Application number
KR1020147023813A
Other languages
English (en)
Inventor
마르크 헤밍
안드레아스 크리시치
클라우스 본라트
페어 키르쉬
알렉산더 이싸닌
다니엘 워커
Original Assignee
메르크 파텐트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE201210001508 external-priority patent/DE102012001508A1/de
Priority claimed from DE201210006045 external-priority patent/DE102012006045A1/de
Application filed by 메르크 파텐트 게엠베하 filed Critical 메르크 파텐트 게엠베하
Publication of KR20140129061A publication Critical patent/KR20140129061A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 플렉서블 박막 트랜지스터들의 제조에 특히 적합한 개선된 전도성을 갖는 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법, 이로써 제조된 금속 산화물 층들, 및 전자 컴포넌트들의 제조를 위한 그 용도에 관한 것이다.

Description

개선된 전도성을 갖는 전기적 반전도성 또는 전도성 층들의 제조 방법{METHOD FOR PRODUCING ELECTRICALLY SEMICONDUCTIVE OR CONDUCTIVE LAYERS WITH IMPROVED CONDUCTIVITY}
본 발명은, 플렉서블 박막 트랜지스터들의 제조에 특히 적합한, 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법, 이로써 제조된 금속 산화물 층들, 및 전자 컴포넌트들의 제조를 위한 그 용도에 관한 것이다.
전자 컴포넌트들, 특히 프린팅된 전자 컴포넌트들, 예를 들어 박막 트랜지스터들 또는 RFID (= radio frequency identification) 칩들을 위한 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조가 자체적으로 알려져 있다.
이들은 대량 생산된 물품들이기 때문에, 상응하는 컴포넌트들이 빠르게 저가로 우수한 품질로 제조될 수 있게 하는 제조 공정들이 소망된다. 따라서 프린팅 공정들이 특히 매우 적합하다.
이러한 프린팅 공정들을 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조에 채용할 수 있기 위해서는, 제조 공정용 금속 산화물들이 프린팅가능한 형태, 즉 용해되거나 또는 적어도 점성이 있는 형태이어야 한다.
이러한 이유 때문에, 이후 공정 단계에서 잔류물을 남기지 않고 원하는 금속 산화물들로 변환될 수 있는, 용해된 유기금속성 금속 전구체들로부터의 전기적 반전도성 금속 산화물 층들의 제조가 이미 제안되었다.
즉, WO 2009/010142 A2 에는, 알칼리 금속들 및 알칼리 토금속들이 없고 그리고 옥시메이트들의 부류로부터 적어도 하나의 리간드를 함유하는 유기금속성 아연 착물을 포함하는 전자 컴포넌트용 기능성 재료가 제안되어 있다. 비다공성 아연 산화물 층들은, 특정 조성에 의존하여, 전기적 절연성 또는 반전도성 또는 전도성 특성들을 가질 수도 있고 프린팅된 전자 컴포넌트들의 제조에 적합한, 이 재료로부터 얻어진다.
WO 2010/078907 A1 에는, 마찬가지로 옥시메이트들의 부류로부터 적어도 하나의 리간드를 함유하는 알루미늄, 갈륨, 네오디뮴, 루테늄, 마그네슘, 하프늄, 지르코늄, 인듐 및/또는 주석의 유기금속성 착물들을 포함하는 전자 컴포넌트용 기능성 재료가 개시되어 있다.
상기 문헌들에서는, 유기 금속 착물들의 용액들이 층으로서 기판에 원하는 두께로 도포되고, 후속하여 다양한 조치들에 의해 금속 산화물들로 변환된다. 선택된 코팅법에 의존하여, 원하는 층 두께는 여기서 또한 전구체 재료들의 다중 도포 이후에만 달성될 수도 있다. 상응하는 금속 산화물들로의 후속 변환 단계로 인해, 재료의 종류 및 두께에 의해 불가피하게 결정되는, 미리결정된 두께 및 재료 특성들을 갖는 균일한 금속 산화물 층이 형성된다.
종래 기술에서 이용가능한 재료들 및 공정들을 이용하여 상이한 전도성 (conductivity) 의 금속 산화물 층들이 양호한 품질로 제조될 수 있지만, 보통 용해되고, 통상의 코팅법들에 적합하며, 그리고 비교적 높은 전하 캐리어 이동도 및 높은 전기 전도성을 갖는, 금속 산화물 전구체 화합물들로부터 제조될 수 있는 전기적 반전도성 또는 전도성 금속 산화물 층들에 대한 요구가 계속되고 있다.
따라서, 본 발명의 목적은, 조성 및 층 두께가 가변될 수 있고 그 전하 캐리어 이동도 및 전기 전도성과 관련하여 종래 기술의 공정들에 의해 이용가능한 금속 산화물 층들보다 더 양호한 값들을 갖는 금속 산화물 층들을 초래하는, 코팅법들에서 사용하기에 적합하고, 특히 프린트가능한 전자 컴포넌트들에서 사용하기에 적합한, 전구체 화합물들로부터 전기적 반전도성 또는 전도성 금속 산화물 층들을 제조하는 공정을 제공하는 것이다.
본 발명의 다른 목적은 상기 공정에 의해 제조될 수 있는 개선된 금속 산화물 층들을 제공하는 것이다.
부가하여, 본 발명의 목적은 이 방식으로 제조된 금속 산화물 층들의 용도를 나타내는 것이다.
놀랍게도, 유기금속성 전구체 화합물들로부터의 반전도성 또는 전도성 금속 산화물 층들의 제조를 위해 지금까지 알려졌던 공정들의 변경에 의해, 제조된 층들의 표면 특성들에 악영향을 주거나 또는 대량 생산을 위한 복잡성을 상당히 증가시키지 않고도, 본 발명의 상기 목적들이 달성될 수 있음이 현재 발견되고 있다.
따라서, 본 발명의 목적은 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 공정에 의해 달성되며, 여기서 하나 이상의 유기금속성 화합물들을 포함하는 금속 산화물 전구체 용액 또는 분산액이,
a) 층으로서 기판에 도포되고,
b) 선택적으로 건조되며, 그리고
형성된 금속 산화물 전구체 층이,
c) UV 및/또는 IR 방사선을 이용한 처리에 의해, 또는 그 2개 이상의 조합에 의해 열적으로 금속 산화물 층으로 변환되며, 그리고
d) 선택적으로 냉각되고,
여기서 단계들 a) 내지 d) 가 기판 상의 동일한 위치에서 잇따라 적어도 2회 실행되며, 여기서 금속 산화물들의 다중 층이 제조된다.
또한 본 발명의 목적은 본 발명에 따른 상기 공정에 의해 제조된 금속 산화물들의 전기적 반전도성 또는 전도성 다중 층에 의해서도 달성된다.
부가하여, 본 발명의 목적은 또한 본 발명에 따라 제조된 금속 산화물들의 전기적 반전도성 또는 전도성 다중 층의, 전자 컴포넌트들의 제조, 특히 전계 효과 트랜지스터들 (FETs), 바람직하게 프린트가능한 박막 트랜지스터들 (TFTs) 의 제조를 위한 용도에 의해서도 달성된다.
도 1 은 실시예 1 에 따른 트랜지스터의 a) 초기 곡선 및 b) 전달 곡선을 도시한다.
도 2 는 실시예 1 에 따른 모노층 및 실시예 2 에 따른 이중층, 삼중층 및 사중층의 유효 전하 캐리어 이동도와 각각의 경우 얻어진 층들의 비교할만한 총 두께들 및 조절된 농도의 다이어그램을 도시한다.
도 3 은 실시예 6 에 따른 프린팅 공정에 의한 제조 이후 단층화된 및 다층화된 IZO 반전도체 필름들의 전달 곡선들을 도시한다.
본 발명에 따라서, 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조는 용매들에 용해되거나 또는 액체 분산매들에 분산되는 그 유기금속성 전구체 화합물들로부터, 즉, 금속 산화물 전구체 용액들 또는 금속 산화물 전구체 분산액들로부터 실행되며, 이것은 대량 생산을 위한 통상의 코팅 및 프린팅 공정들에서 채용될 수 있는 비교적 간단히 코팅 조성물들 또는 프린팅 잉크들로 변환될 수 있다.
다수의 알려져 있는 반전도성 또는 전도성 금속 산화물들의 유기금속성 전구체 화합물들 (즉, 후속 처리시 원하는 금속 산화물들로 및 이산화 탄소, 아세톤 등과 같은 휘발성 성분들로 분해하는 유기금속성 화합물들로서, 이것은 열적으로 및/또는 화학 방사선 (actinic radiation) (UV 및/또는 IR) 에 의해 발생한다) 이 본 발명에 따른 공정에 적합하지만, 본 발명의 목적의 고려시 배위수가 3 ~ 6 인 금속들 알루미늄, 마그네슘, 갈륨, 네오디뮴, 루테늄, 하프늄, 지르코늄, 인듐, 아연, 티타늄 및/또는 주석의 금속 카르복실레이트 착물들이거나 또한 에놀레이트 리간드들을 갖는 상기 금속들의 금속 착물들인 유기금속성 화합물들의 사용이 바람직하며, 금속 카르복실레이트 착물들 각각은 모노-, 디- 또는 폴리카르복실산들, 또는 모노-, 디- 또는 폴리카르복실산들의 유도체들, 특히 알콕시이미노카르복실산들 (옥시메이트들) 의 그룹으로부터 적어도 하나의 리간드를 가지며, 여기서 "금속들"이라는 용어는 본 발명에 따라서 금속 또는 반금속 또는 또한 전이금속 특성들 중 어느 것을 가질 수 있는 상기 원소들을 의미하는 것으로 여겨진다.
언급된 이들 중 적어도 2개의 상이한 금속들의 금속 에놀레이트들 또는 금속 카르복실레이트 착물들의 혼합물들을 사용하는 것이 특히 바람직하다.
특히, 적어도 하나의 리간드는 2-(메톡시이미노)알카노에이트, 2-(에톡시이미노)알카노에이트 또는 2-(히드록시이미노)알카노에이트이며, 이들도 마찬가지로 아래에서 옥시메이트들로 불린다. 이들 리간드들은 수용성 또는 메탄올성 용액에서의 염기들의 존재중에서의 히드록실아민들 또는 알킬히드록실아민들과 알파-케토산들 또는 옥소카르복실산들의 축합에 의해 합성된다.
채용된 리간드는 마찬가지로 바람직하게 에놀레이트, 특히 아세틸아세토네이트이며, 이것은 또한 여러 금속들의 아세틸아세토네이트 착물들의 형태로 다른 산업적 목적으로 사용가능하며, 따라서 시판되고 있다.
바람직하게, 본 발명에 따라서 채용된 금속 카르복실레이트 착물들의 모든 리간드들은 알콕시이미노카르복실산 리간드들, 특히 상기에 언급된 것들이거나, 또는 알콕시이미노카르복실산 리간드들이 H2O 와 단순히 추가적으로 착화되지만 그렇지 않으면 금속 카르복실레이트 착물에 어떠한 다른 리간드들도 존재하지 않는 착물이다.
또한 상술된 금속 아세틸아세토네이트들도 바람직하게 아세틸아세토네이트 이외에 어떠한 다른 리간드들도 마찬가지로 함유하지 않는 착물들이다.
본 발명에 따라서 바람직하게 채용되는 알콕시이미노카르복실산 리간드들을 갖는 금속 카르복실레이트 착물들의 조제는 상기 언급된 명세서들 WO 2009/010142 A2 및 WO 2010/078907 A1 에 이미 좀 더 상세히 기재되어 있다. 이 정도로, 언급된 문헌들은 그 전체 범위가 본 명세서에 참조로써 통합된다.
일반적으로, 금속 산화물 전구체들, 즉 알루미늄, 마그네슘, 갈륨, 네오디뮴, 루테늄, 하프늄, 지르코늄, 인듐, 아연, 티타늄 및/또는 주석 착물들은 실온에서 예를 들어, 탄산수소 테트라에틸암모늄 또는 탄산수소 나트륨과 같은 염기의 존재 중에서 적어도 하나의 히드록실아민 또는 알킬히드록실아민과 옥소카르복실산의 반응에 의해, 그리고 무기 알루미늄, 마그네슘, 갈륨, 네오디뮴, 루테늄, 하프늄, 지르코늄, 인듐, 아연, 티타늄 및/또는 주석 염, 예컨대, 예를 들어, 질산 알루미늄 구수화물, 질산 갈륨 육수화물, 무수 네오디뮴 삼염화물, 삼염화 루테늄 육수화물, 질산 마그네슘 육수화물, 지르코늄 옥소클로라이드 팔수화물, 하프늄 옥소클로라이드 팔수화물, 무수 인듐 염화물 및/또는 염화 주석 오수화물의 후속 첨가에 의해 형성한다. 대안으로, 옥소카르복실산은 적어도 하나의 히드록실아민 또는 알킬히드록실아민의 존재 중에서 예를 들어, 히드로마그네사이트 Mg5(CO3)4(OH)2·4H2O 와 같은 마그네슘, 하프늄 또는 지르코늄의 히드록소카보네이트와 반응될 수 있다.
채용된 옥소카르복실산은 모두 이러한 부류의 화합물을 대표할 수 있다. 하지만, 옥소아세트산, 옥소프로피온산 또는 옥소부티르산의 사용이 바람직하다.
상기 유기금속성 금속 산화물 전구체 화합물들 (전구체들) 은, 본 발명에 따라서, 용해되거나 또는 분산된 형태로 바람직하게 채용된다. 이 목적을 위해, 이들은 적합한 농도들로 적합한 분산매들에 분산되거나 또는 적합한 용매들에 용해되며, 이것은 각각의 경우 채용되는 코팅법 및 도포되는 금속 산화물 전구체 층들의 수 및 조성에 매칭되도록 세팅되어야 한다.
적합한 용매들 또는 분산매들은 여기서 물 및/또는 유기 용매들, 예를 들어 알코올들, 카르복실산들, 에스테르들, 에테르들, 알데히드들, 케톤들, 아민들, 아미드들 또는 또한 방향족 화합물들이다. 또한, 복수의 유기 용매들 또는 분산매들의 혼합물들 또는 유기 용매들 또는 분산매들과 물의 혼합물들을 채용하는 것도 가능하다.
이미 상술된 알콕시이미노카르복실산 리간드들 (옥시메이트들) 을 갖는 금속 카르복실레이트 착물들은 바람직하게 2-메톡시에탄올 또는 테트라히드로푸란에 용해된다.
본 발명의 목적들을 위해서, 상기 언급된 용매들 또는 분산매들 중 하나에서의 용액 또는 분산액으로 적합한 농도들은 용액 또는 분산액의 중량에 기초하여 0.01 ~ 70 중량% 범위의 농도인 것으로 간주된다. 이들은 상술한 바와 같이 각각의 경우, 용매들 또는 분산매들의 점성, 및 본 발명에 따라 금속 산화물 다중 층에 제조될 금속 산화물 층들의 수 및 조성에 매칭되는, 선택된 코팅법에 의해 좌우되는 조건들에 기초한다. 이 원리는 여기서, 동일한 용매 및 이로인한 동일한 점성의 이용시, 금속 산화물 층들의 수가 증가함에 따라 각각의 개별 도포 단계에 대해 이용되는 금속 산화물 전구체 재료의 농도를 감소시키는 것이 이롭다는 것에 적용된다. 반대로, 다중 층에 대해 보다 적은 수의 층들이 적용되는 경우 개별 단계들에 대한 각각의 용액에서의 농도가 증가할 수 있다.
이로써, 예를 들어 바람직하게 사용되는 스핀 코팅법의 경우, 용액 또는 분산액의 중량에 기초하여 0.1 ~ 10 중량%, 특히 0.4 ~ 5 중량% 범위의 매우 낮은 농도들이 채용되는 것이 이롭다. 놀랍게도, 여기서 IZO 층들의 도포시, 층들의 수의 증가와 동시에 농도 감소에 의해 전체 달성가능한 전하 캐리어 이동도가 증가한다는 것이 밝혀지고 있다. 이로써, 예를 들어, 3 중량% 의 농도에서의 최고 달성가능한 전하 캐리어 이동도는 3개의 층들 (약 9 cm2/Vs) 로부터 달성되는 반면, 0.6 중량% 전구체 용액의 경우에는, 단지 10개의 층들로부터만 달성되지만, 전체는 상당히 더 높다 (약 16 cm2/Vs).
금속 산화물 전구체 용액 또는 분산액은 먼저 각각의 기판에 단일의 층으로 도포되어 금속 산화물 전구체 층을 제공하고, 이것은 후속하여 선택적으로 건조된 다음 적합한 조치들을 이용하여, 즉 열적으로 및/또는 화학 방사선의 도움으로 (UV 및/또는 IR 방사선을 이용한 처리로) 금속 산화물 층으로 변환되며, 여기서 상기 언급된 조치들 중 2개 이상의 임의의 원하는 조합들이 채용될 수 있다.
전구체들의 금속 산화물들로의 변환은 바람직하게 열적 처리에 의해 실행된다. 열적 처리는 50℃ ~ 700℃ 범위의 온도에서 실행된다. 사용된 온도들은 이롭게 150℃ ~ 600℃, 특히 180℃ ~ 500℃ 범위이다. 온도 처리는 대기 중에서 또는 보호 가스 하에서 실행된다.
실제로 사용되는 온도는 채용되는 재료들의 종류에 의해 결정된다.
이로써, 예를 들어, 인듐 및 주석 옥시메이트 착물 전구체들의 전도성 특성들을 갖는 인듐 주석 산화물 층으로의 열적 변환은 온도 ≥ 150℃ 에서 실행된다. 온도는 바람직하게 200 ~ 500℃ 이다.
인듐, 갈륨 및 아연 옥시메이트 착물 전구체들의 반전도성 특성들을 갖는 인듐 갈륨 아연 산화물 층으로의 열적 변환도 마찬가지로 온도 ≥ 150℃ 에서 실행된다. 온도는 바람직하게 200 ~ 500℃ 이다.
아연 및 주석 옥시메이트 착물 전구체들의 반전도성 특성들을 갖는 아연 주석 산화물 층으로의 열적 변환도 또한 온도 ≥ 150℃ 에서, 바람직하게 180 ~ 520℃ 에서 실행된다.
앞서 코팅되고 열적으로 처리된 기판의 냉각은 선택적으로 다음 코팅 단계 이전에 실행될 수 있다.
열적 처리에 부가하거나 또는 이에 대체하여, 화학 방사선, 즉 UV 및/또는 IR 방사선을 이용한 조사가 또한 실행될 수 있다. UV 조사의 경우, 파장들 < 400 nm, 바람직하게 150 ~ 380 nm 의 범위가 채용된다. IR 방사선이 > 800 nm 의 파장들, 바람직하게 > 800 에서 3000 nm 까지의 파장들로 채용될 수 있다. 이 처리는 또한 유기금속성 전구체들이 분해되게 하고 휘발성 유기 성분들 및 가능하게는 물이 방출되게 하여, 금속 산화물 층이 기판 상에 남도록 한다.
금속 산화물 전구체 층의 금속 산화물 층으로의 변환을 위한 상기 방법들의 경우, 방류된 휘발성 유기 성분들 및 가능하게는 물이 완전하게 제거된다. 특히 이미 상술되고 바람직하게 채용된 알콕시이미노카르복실산 리간드들을 갖는 금속 카르복실레이트 착물들로부터, 균등하게 평평하고, 비다공성인 층 표면과 동시에 균일한 두께, 낮은 다공성, 균질한 조성 및 모르폴로지를 갖는 균질한 금속 산화물 층이 형성된다. 금속 산화물 전구체 용액 또는 분산액 및 금속 산화물 전구체 층의 금속 산화물 층으로의 변환 공정의 선택에 의존하여, 형성된 금속 산화물 층은 결정질, 나노결정질 또는 비정질일 수도 있다.
본 발명에 따라서, 기재된 도포 및 변환 단계는 기판 상의 동일한 곳에 잇따라 적어도 2회 실행되어 금속 산화물들의 다중 층을 형성한다.
이로써, 적어도 2 개에서 30 개까지, 바람직하게 2 ~ 10 개, 및 특히 3 ~ 8 개의 금속 산화물 층들이 다중층으로서 기판에 대해 겹쳐서 도포된다.
다음 금속 산화물 전구체 층이 도포되고 그 자체가 상응하는 금속 산화물 또는 혼합 산화물로 변환되기 이전에, 각각의 층이 개별적으로 도포되고 상응하는 금속 산화물 또는 혼합 금속 산화물로 변환되는, 본 발명의 연속성이 매우 중요하다. 이 방식으로, 형성된 다중 금속 산화물 층의 층상 (layer by layer) 성장이 일어난다. 놀랍게도, 종래 기술에 따라 단일의 공정 단계에서 제조된 개별 층의 층 두께와 동일한 다중 층의 전체 층 두께가 각각의 개별 층에 대해 동일한 재료들을 이용하여 본 발명에 따른 공정의 도움으로 얻어진다고 하더라도, 본 발명에 따른 공정의 도움으로 형성된 매우 얇지만 매우 균질한 개별적인 금속 산화물 층들 및 각각의 금속 산화물 층들 또는 혼합 금속 산화물 층들 사이의 계면들이 형성된 금속 산화물 다중 층 내의 전하 캐리어 이동도와 그로인한 그 전도성에 상당한 영향을 끼친다는 것이 발견되고 있다. 어느 경우에나, 본 발명에 따른 공정은 전하 캐리어 이동도의 증가와 이로인한 형성된 다중 층의 전기 전도성의 개선을 초래하며, 달리 동일한 재료들 및 층 두께들을 사용하는 경우라도 그러하다.
개별 층들의 재료 조성은 가변가능하다. 본 발명에 따라서 제조된 다중 층은 적어도 2개의 금속 산화물 층들로 이루어지며, 여기서 제 1 금속 산화물 층은 각각의 다른 금속 산화물 층의 조성과 동일하거나 또는 상이할 수도 있는 조성을 갖는다. 이로써, 복수의 동일한 금속 산화물 층들, 복수의 상이한 금속 산화물 층들, 또는 또한 하나 이상의 상이한 금속 산화물 층들과 조합한 복수의 동일한 금속 산화물 층들이 금속 산화물 다중 층에 존재하는 것이 가능하다.
각각의 개별 층은 여기서 단일의 금속의 산화물 또는 대안으로 상기 금속들로부터 선택된 적어도 2개 ~ 최대 5 개의 원소들의 혼합 산화물로 이루어진다. 혼합 산화물에서의 개별 금속 원소들의 혼합비는 여기서 요구에 따라 가변될 수 있다. 제 2 및 각각의 추가 금속 원소의 비율은 바람직하게 혼합 산화물의 총 중량에 기초하여 적어도 각각의 경우 0.01 중량% 이다.
본 발명의 목적을 위해 적합한 금속 산화물들은 알루미늄, 마그네슘, 갈륨, 네오디뮴, 루테늄, 하프늄, 지르코늄, 인듐, 아연, 티타늄 및/또는 주석의 산화물들 및 혼합 산화물들이다. 여기서 특히 중요한 것은 ZnO, 도핑된 아연 산화물들, 및 혼합 산화물들 ITO (인듐 주석 산화물), IZO (인듐 아연 산화물), ZTO (아연 주석 산화물), IGZO (인듐 갈륨 아연 산화물) 이지만, 또한 Hf, Mg, Zr, Ti 또는 Ga 으로 추가로 도핑된 인듐 아연 산화물 (Hf-IZO, Mg-IZO, Zr-IZO, Ti-IZO 및 Ga-IZO) 및 상기 언급된 다른 금속들, 예를 들어 네오디뮴을 이용한 상기 산화물들 또는 혼합 산화물들의 도핑들 또는 혼합물들이다.
본 발명에 따라서 제조되는 금속 산화물 다중 층 중 적어도 하나의 층은 바람직하게 금속들 알루미늄, 마그네슘, 갈륨, 네오디뮴, 루테늄, 하프늄, 지르코늄, 인듐, 아연, 티타늄 및/또는 주석의 그룹으로부터 선택되는 2종 이상의 원소들을 포함하는 혼합 산화물 또는 도핑된 금속 산화물로 이루어진다.
또한, 금속 산화물 다중 층의 모든 층들이 상기 혼합 산화물들 또는 도핑된 금속 산화물들로 이루어지는 것이 가능하고, 이 경우 조성은 층마다 변할 수 있다. 이 정도로, 본 발명에 따른 공정에 의해 제조된 금속 산화물 다중 층의 재료 조성은 매우 가변하는 방식으로 조절될 수 있고, 동시에 또한 다중 층의 전기적 전도성 특성들의 정밀한 조절기능에 영향을 갖는다.
개별 금속 산화물 층들의 재료 조성 이외에, 그 달성가능한 층 두께도 또한 가변가능한 방식으로 도포되는 전구체 용액 또는 분산액의 농도, 채용되는 전구체 용액 또는 전구체 분산액의 점성 및 선택된 도포 방법의 기술적 파라미터들을 통해 정밀하게 조절될 수 있다. 예를 들어, 스핀 코팅법이 선택된다면, 이들은 그 중에서도 회전 속도 및 지속기간이다.
본 발명에 따라서 제조되는 금속 산화물 다중 층의 총 두께는 1 nm ~ 1 ㎛, 바람직하게 3 nm ~ 750 nm 이다. 여기서 개별 층들의 두께는 선택된 재료들 및 층들의 수에 의존하여 단지 단일의 원자층인 층 두께로부터 500 nm 의 층 두께까지 가변한다. 개별 층들의 두께는 바람직하게 1 nm ~ 50 nm 이다.
제 1 층의 두께는 여기서 본 발명에 따라서 제조된 금속 산화물 다중 층에서의 각각의 다른 금속 산화물 층의 층 두께와 동일하거나 또는 상이할 수도 있다. 동일한 두께의 복수의 층들이 상이한 두께의 층과 나란히 존재할 수도 있고, 그 반대일 수도 있음은 말할 것도 없다. 개별 층들에 대한 재료의 선택에 대해서, 그 각각의 층 두께는 또한 금속 산화물 다중 층의 전기적 전도성 특성들의 정확한 조절기능에 기여한다.
본 발명에 따른 공정에 의해 금속 산화물 다중 층을 위해 개별 금속 산화물 전구체 층들을 기판에 도포하는 것은 각종의 알려져있는 코팅법 및 프린팅법에 의해 실행될 수 있다. 이 목적에 특히 적합한 것은, 스핀 코팅법, 블레이드 코팅법, 와이어 코팅법 또는 스프레이 코팅법, 또는 또한 기존의 프린팅법들, 예컨대 잉크젯 프린팅, 플렉소그래픽 프린팅, 오프셋 프린팅, 슬롯 다이 코팅 및 스크린 프린팅이다. 여기서 특히 바람직한 것은 스핀 코팅법 및 잉크젯법이다.
적합한 기판들은 고체 기판들, 예컨대 유리, 세라믹, 금속 또는 플라스틱이며, 또한, 특히, 플렉서블 기판들, 예컨대 플라스틱 필름들 또는 금속 호일들이다. 박막 트랜지스터들 (TFTs) 에서의 반전도성 또는 전도성 금속 산화물 층의 제조에 본 발명에 따른 공정이 채용되는 경우, 코팅될 기판도 TFT들 또는 전계 효과 트랜지스터들 (FETs), 즉 유전체 코팅된 전도성 층, 이른바 "게이트"가 금속 전극들 (바람직하게 금으로 제조된 "소스" 및 "드레인") 상에 위치되어 있는 TFT들 또는 전계 효과 트랜지스터들 (FETs) 용의 기존의 기판으로 이루어질 수도 있다. 이 경우, 반전도성 층으로 직접 코팅될 기판은 층 구조로 이루어지며, 그 표면에는 유전체 재료 (바람직하게 SiO2) 와 또한 금속 전극들이 모두 위치되어 있다.
본 발명은 또한 본 발명에 따른 공정에 의해 제조된 금속 산화물들의 전기적 반전도성 또는 전도성 다중 층에 관한 것이다.
이 방식으로 제조된 금속 산화물 다중 층의 층 구조, 재료 조성 및 층-두께 비들은 이미 상기에 상세히 기재되어 있다. 상기 기재에 따르면, 본 발명에 따른 금속 산화물 다중 층에 대한 "금속 산화물" 의 용어가 순수 금속 산화물들, 혼합 금속 산화물들 및 도핑된 금속 산화물들 및 도핑된 혼합 금속 산화물들을 포괄하는 것임은 말할 것도 없다.
본 발명은 또한 전자 컴포넌트들의 제조를 위한, 특히 이들 컴포넌트용의 반전도성 또는 전도성 기능성 층들의 제조를 위한 상술된 금속 산화물들의 전기적 반전도성 또는 전도성 다중 층의 용도에 관한 것이다.
적합한 전자 컴포넌트들은 여기서, 특히, 전계 효과 트랜지스터들 (FETs), 예컨대 바람직하게 채용되는 박막 트랜지스터들 (TFTs) 이다.
"전계 효과 트랜지스터 (FET)" 라는 용어는 양극성 트랜지스터들과 달리, 전하 수송이 단지 한 종류의 전하 - 설계에 의존하여 전자들 또는 정공들에 의해 지배되는 단극성 트랜지스터들의 그룹을 의미하는 것으로 여겨진다. 가장 널리 퍼진 종류의 FET 는 MOSFET (금속 산화물 반전도체 FET) 이다.
FET 는 3개의 커넥션들을 갖는다:
Figure pct00001
소스
Figure pct00002
게이트
Figure pct00003
드레인
MOSFET 에서, 제 4 커넥션, 벌크 (기판) 가 또한 존재한다. 단일의 트랜지스터들의 경우, 이것은 이미 소스 커넥션에 내부적으로 연결되며 별도로 연결되지 않는다.
본 발명에 따라서, "FET" 라는 용어는 일반적으로 다음 종류들의 전계 효과 트랜지스터를 포괄한다:
Figure pct00004
정션 전계 효과 트랜지스터 (JFET)
Figure pct00005
쇼트키 (Schottky) 전계 효과 트랜지스터 (MESFET)
Figure pct00006
금속 산화물 반전도체 FET (MOSFET)
Figure pct00007
고 전자 이동도 트랜지스터 (HEMT)
Figure pct00008
이온 감응형 전계 효과 트랜지스터 (ISFET)
Figure pct00009
박막 트랜지스터 (TFT)
본 발명에 따르면 TFT 가 바람직하며, TFT 를 이용하여 대면적 전자 회로들이 제조될 수 있다.
이미 상술된 바와 같이, 상기 언급된 전자 컴포넌트들은 바람직하게 전도성 층 (게이트), 절연성 층, 반전도체 및 전극들 (드레인 및 소스) 로부터 빌드업되는 전계 효과 트랜지스터 또는 박막 트랜지스터이다.
게이트는 바람직하게 박층 또는 기판 재료로서의 설계에 의존하여 고농도-n-도핑된 실리콘 웨이퍼, 고농도-n-도핑된 실리콘 박층, 전도성 폴리머들 (예를 들어 폴리피롤-폴리아미노벤젠술폰산 또는 폴리에틸렌디옥시티오펜-폴리스티렌술폰산 (PEDOT-PSS)), 전도성 세라믹들 (예를 들어 인듐 주석 산화물 (ITO) 또는 Al-, Ga- 또는 In-도핑된 주석 산화물 (AZO, GZO, IZO), 및 F- 또는 Sb-도핑된 주석 산화물 (FTO, ATO)) 또는 금속들 (예를 들어 금, 은, 티타늄, 아연) 로 이루어진다. 설계에 의존하여, 박층들은 반전도성 또는 절연성 층의 하부 배열에 (버텀 게이트) 또는 상부 배열 (탑 게이트) 에 적용될 수 있다.
전자 컴포넌트는 바람직하게 폴리머들 (예를 들어 폴리(4-비닐페놀), 폴리메틸 메타크릴레이트, 폴리스티렌, 폴리이미드 또는 폴리카보네이트) 또는 세라믹들 (예를 들어 실리콘 이산화물, 실리콘 질화물, 알루미늄 산화물, 갈륨 산화물, 네오디뮴 산화물, 마그네슘 산화물, 하프늄 산화물, 지르코늄 산화물) 로 이루어지는 절연성 층을 갖는다.
전자 컴포넌트는 바람직하게 본 발명에 따른 공정에 의해 제조되는, 금속 산화물들의 다중 층으로 이루어지는 반전도성 층을 갖는다.
동일한 방식으로, 전도성 층은 또한 본 발명에 따른 공정의 도움으로 제조된 금속 산화물들의 다중 층을 나타낼 수도 있다.
본 발명에 따른 전자 컴포넌트는 또한 바람직하게 고농도-n-도핑된 실리콘 박층, 전도성 폴리머들 (예를 들어 폴리피롤-폴리아미노벤젠술폰산 또는 폴리에틸렌디옥시티오펜-폴리스티렌술폰산 (PEDOT-PSS))), 전도성 세라믹들 (예를 들어 인듐 주석 산화물 (ITO) 또는 Al-, Ga- 또는 In-도핑된 주석 산화물 (AZO, GZO, IZO), 및 F- 또는 Sb-도핑된 주석 산화물 (FTO, ATO)) 또는 금속들 (예를 들어 금, 은, 티타늄, 아연) 로 이루어질 수 있는 소스 및 드레인 전극들도 포함한다. (본 발명에 따라서, 바람직하게 박층들 형태의) 전극들은 설계에 의존하여 반전도성 또는 절연성 층의 하부 배열에 (버텀 콘택) 또는 상부 배열 (탑 콘택) 에 적용될 수 있다.
이들 전자 컴포넌트들로 적합한 비전도성 기판들은 여기서도 마찬가지로 고체 기판들, 예컨대 유리, 세라믹, 금속 또는 플라스틱들이지만, 특히 플렉서블 기판들, 예컨대 플라스틱 필름들 및 금속 호일들이다.
전기적 반전도성 및 전도성 층들의 제조를 위한 본 발명에 따른 공정은 재료 조성과 관련하여 그리고 또한 설정될 수 있는 층 두께와 관련하여 매우 가변적이고, 이로써 전기 전도성과 관련하여 원하는 특성들의 특정 세팅을 허용하는 금속 산화물들의 반전도성 또는 전도성 다중 층을 초래한다. 부가하여, 동일한 재료 및 동일한 두께와 함께, 종래 기술의 공지된 1 층 공정들을 이용하여 제조된 단일의 층들과 비교하여 증가된 전기 전도성 및 증가된 전하 캐리어 이동도를 갖는 반전도성 또는 전도성 금속 산화물 층들이 본 발명에 따른 공정의 도움으로 제조될 수 있다. 부가하여, 개별 층들과 또한 이로인한 전체 층에서의 결함들의 수가 감소되고, 전체 층의 표면 성질이 개별 층들의 도포의 경우에서보다 상당히 더 평활하며, 이것은 결국 형성된 전자 컴포넌트들의 전도성 또는 반전도성 특성들에 대해 긍정적인 효과를 갖는다. 이로써, 예를 들어, 3 중량% 의 IZO 전구체의 도포 농도에 대한 표면 거칠기는 단일의 도포의 경우에서의 Ra=0.72 nm 로부터 이중 도포의 경우에서의 Ra=0.52 nm 로 감소될 수 있다. 감소된 농도는 층들의 수가 증가하는 경우 동일하게 이로운 효과를 갖는다. 이로써, 0.5 중량% IZO 전구체 용액의 5겹 도포는 단지 Ra=0.43 nm 의 표면 거칠기를 초래한다.
이로써 본 발명에 따른 공정은 간단하고 저가의 방식으로 매우 효과적인 전자 컴포넌트들, 특히 TFT 들의 대량 생산을 가능하게 한다.
전기 전도성은 4-프로브 직류법에 의해 결정될 수 있다. 이 측정법은 DIN 50431 또는 ASTM F43-99 에 기재되어 있다.
반전도성 재료들의 특징적인 파라미터들, 특히 또한 전하 캐리어 이동도 μ 의 특성화 및 결정은 IEEE 1620 에 기재된 측정 및 평가 방법들에 의해 실행될 수 있다.
하기 예들은 본 발명을 나타내는 것으로 의도된다. 하지만, 이들은 결코 제한으로 간주되어서는 안된다. 조제들에서 사용될 수 있는 모든 화합물들 또는 컴포넌트들은 공지 및 시판되거나 또는 공지된 방법들에 의해 합성될 수 있다.
예들:
예 1: 옥시메이트 전구체들에 기초한 10 중량% IZO (인듐 아연 산화물) 전구체 용액으로부터의 단일의 반전도체 층을 갖는 금속 산화물 TFT 의 제조 (비교예)
혼합물에서의 In:Zn 몰비가 1.5:1 인 방식으로, 0.90 g 의 2-메톡시에탄올에서의 0.10 g 의 아연 옥시메이트의 10 중량% 용액이 0.90 g 의 2-메톡시에탄올에서의 0.10 g 의 인듐 옥시메이트의 10 중량% 용액과 혼합된다. 이 혼합물은 초음파 배쓰에서 약 5 분 동안 균질하게 혼합된다. 필요하다면, 여과 (포어 사이즈 20 ㎛) 가 후속하여 실행될 수 있다. Au/ITO 이중층 (d = 40 nm) 을 포함하는 "소스" 및 "드레인" 콘택들을 포함하는 복수의 미리 제작된 TFT 패널들을 포함하는 미리 제작된 SiO2/Si 기판들이 채용된다. 이들은 아세톤, 이소프로판올 및 에어 플라즈마 (8 mbar) 에서 세정된다. 이 방식으로 제조된 기판에 반전도성 IZO 층이 후속하여 도포되고, 하기의 공정이 1회 실행된다:
- 스핀 코팅에 의한 전구체 용액의 도포 (30 s, 3000 rpm),
- 실온에서의 건조 (10 s),
- 450℃에서의 열적 처리 (4 min),
- 실온으로의 냉각.
전기적 수송 측정이 Agilent B 1500 A 의 도움으로 실행되고 도 1 및 도 2 에 도시된다. 얻어진 트랜지스터의 유효 전하 캐리어 이동도는 0.9 cm2/Vs 이다.
유효 전하 캐리어 이동도 μ는 다음 식을 이용하여 전달 곡선 1b 로부터 결정된다.
Figure pct00010
예 2: 옥시메이트 전구체들에 기초한 IZO 전구체 용액들로부터 다중 반전도체 층을 갖는 금속 산화물 TFT들의 제조
예 1 과 유사하게, x 중량% IZO 전구체 용액들이 조제되고, 여기서 x 는 0.01; 0.10; 1.0; 3.0; 5.0; 10 및 15 의 값들을 갖는다. 예 1 에서 조제된 기판들이 예 1 에 기재된 공정 단계들의 반복된 성능에 의해 IZO 전구체 용액들로 코팅되고 연속적으로 다중 IZO 층으로 변환된다. 유효 전하 캐리어 이동도 μ 의 전기적 수송 측정들 및 산출이 동일한 기판 상의 동일한 설계의 4개의 트랜지스터들에 대해 예 1 과 유사하게 실행된다.
도 2 는 예 1 에 따른 단일의 IZO 층과 비교하여 상이한 농도의 2, 3 및 5 개층들의 도포에 대해 유효 전하 캐리어 이동도를 도시한다. IZO 필름들의 총 두께는 25 nm (모노층), 37 nm (이중층), 20 nm (삼중층), 25 nm (사중층) 이다.
유효 전하 캐리어 이동도 μ 는 금속 산화물 층들 또는 계면들의 수가 증가함에 따라 증가한다.
예 3: 아세틸아세토네이트들에 기초한 3.8 중량% IZO 전구체 용액으로부터의 단일의 반전도체 층을 갖는 금속 산화물 TFT 의 제조 (비교예)
혼합물에서의 In:Zn 몰비가 1.5:1 인 방식으로, 0.90 g 의 2-메톡시에탄올에서의 0.10 g 의 아연 아세틸아세토네이트의 10 중량% 용액이 0.90 g 의 2-메톡시에탄올에서의 0.10 g 의 인듐 아세틸아세토네이트의 10 중량% 용액과 혼합된다. 공정의 추가 과정은 예 1 과 유사하게 진행된다. 상술한 바와 같이 결정된 유효 전하 캐리어 이동도는 예 1 에서와 동일한 치수의 TFT 의 경우 μ= 0.4 cm2/Vs 이다.
예 4: 아세틸아세토네이트들에 기초한 IZO 전구체 용액으로부터 다중 반전도체 층을 갖는 금속 산화물 TFT 의 제조
1.3 중량% 전구체 용액이 예 3 과 유사하게 조제된다. 이 전구체 용액으로부터, 삼중 IZO 층이 예 1 에 기재된 공정에 의해 예 1 에 따라 제조된 기판에 도포되고, 이것은 잇따라 총 3 회 실행된다. 예 1 및 예 3 에서와 동일한 치수의 TFT 의 경우, 유효 전하 캐리어 이동도 μ= 7.2 cm2/Vs 이고 이로써 예 3 으로부터의 IZO 모노층에 대한 것보다 상당히 더 높다.
예 5: IZO 및 IGZO (인듐 갈륨 아연 산화물) 전구체 용액으로부터의 삼중 반전도체 층을 갖는 금속 산화물 TFT 의 제조
SiO2 기판은 예 1 과 유사하게 세정되며 몰비 (In:Zn = 1.7:1) 를 갖는 10 중량% 전구체 용액 (기본 옥시메이트) 으로부터 제조된 IZO 필름으로 코팅된다. IGZO 층의 도포의 경우, 혼합물에서 1.7:1:0.3 의 In:Zn:Ga 몰비가 획득되는 방식으로, 0.90 g 의 2-메톡시에탄올에서의 0.10 g 의 아연 옥시메이트의 10 중량% 용액이 0.90 g 의 2-메톡시에탄올에서의 0.10 g 의 인듐 옥시메이트의 10 중량% 용액 및 0.97 g 의 2-메톡시에탄올에서의 0.03 g 의 갈륨 옥시메이트의 3 중량% 용액과 혼합된다. 이 전구체 용액은 예 1 에 기재된 공정과 유사하게 단일의 층으로 미리 코팅된 SiO2 기판에 도포된다. 상술된 10 중량% IZO 전구체 용액을 이용한 추가 코팅이 후속하여 실행된다.
SiO2 기판 상의 3개층의 IZO/IGZO/IZO 코팅이 얻어진다. 샘플에 대해 실행된 부차적인 이온 질량 분석법은, 상당한 Ga 신호가 단지 IGZO 층의 영역에서 분명하다는 것을 나타내며, 이것은 인접하는 층들로의 다양한 재료들의 확산이 일어나지 않고 이로써 서로로부터 범위가 명확하게 정해질 수 있는 별도의 층이 다중 층으로 얻어진다는 증명한다.
예 6: TFT들의 전하 캐리어 이동도를 증가시키기 위한 다중 반전도체 층들의 프린팅
SiO2/Si TFT 기판이 예 1 에 기재된 바와 같이 세정된다. 예 1 에서의 절차와 유사하게, 1.7:1 의 In:Zn 몰비로 2-메톡시에탄올 및 인듐 옥시메이트 및 아연 옥시메이트의 3 중량% 전구체 혼합물이 조제된다. 마무리된 전구체 혼합물이 Dimatix DMP-2831 잉크젯 프린터의 카트리지로 도입된다. 이후, 트랜지스터의 미리 구조화된 채널들이 위치되어 있는 기판의 영역들이 실온에서 프린팅된다 (액적 사이즈 약 10 pl, 제트 주파수 1 kHz).
단일의 IZO 층이 다음과 같이 제조된다:
- 전구체 용액을 이용한 기판의 프린팅,
- 실온에서의 건조 (10 s),
- 450℃ 에서의 열적 처리 (4 min, 핫플레이트),
- 금속 플레이트 상에서의 실온으로의 냉각.
모노층은 기재된 공정을 1회 실행함으로써 제조되는 한편, 다중 층들은 모든 공정 단계들을 상응하여 빈번하게 상기 순서로 반복함으로써 제조된다.
전달 곡선들 및 유효 전하 캐리어 이동도는 도 3 에 도시된다. TFT들의 치수들은 예 1 및 예 2 로부터의 것들에 상응한다. 상세에서, 4개의 트랜지스터들에 대해 평균된 유효 전하 캐리어 이동도가 플로팅된다. 그것은 모노층 필름으로부터 4개층의 필름까지 3.4; 10.8; 14.7; 16.2 cm2/Vs 이다.

Claims (14)

  1. 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법으로서,
    하나 이상의 유기금속성 화합물들을 포함하는 금속 산화물 전구체 용액 또는 분산액이,
    a) 층으로서 기판에 도포되고,
    b) 선택적으로 건조되며, 그리고
    형성된 금속 산화물 전구체 층이,
    c) UV 및/또는 IR 방사선을 이용한 처리에 의해, 또는 그 2개 이상의 조합에 의해 열적으로 산화물 층으로 변환되며, 그리고
    d) 선택적으로 냉각되고,
    단계들 a) 내지 d) 가 상기 기판 상의 동일한 위치에서 잇따라 적어도 2회 실행되어 금속 산화물들의 다중 층을 형성하는, 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법.
  2. 제 1 항에 있어서,
    상기 유기금속성 화합물들은 배위수가 3 ~ 6 인 금속들 알루미늄, 마그네슘, 갈륨, 네오디뮴, 루테늄, 하프늄, 지르코늄, 인듐, 아연, 티타늄 및/또는 주석의 금속 카르복실레이트 착물들, 또는 에놀레이트 리간드들을 갖는 금속 착물들이고, 상기 금속 카르복실레이트 착물들 각각은 모노-, 디- 또는 폴리카르복실산들, 또는 모노-, 디- 또는 폴리카르복실산들의 유도체들, 특히 알콕시이미노카르복실산들 (옥시메이트들) 의 그룹으로부터 적어도 하나의 리간드를 갖는 것을 특징으로 하는 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 리간드는 2-(메톡시이미노)알카노에이트, 2-(에톡시이미노)알카노에이트 또는 2-(히드록시이미노)알카노에이트 또는 아세틸아세토네이트인 것을 특징으로 하는 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    다중 층은 적어도 2개의 금속 산화물 층들로부터 제조되고, 여기서 제 1 금속 산화물 층은 각각의 다른 금속 산화물 층의 조성과 동일하거나 또는 상이한 조성을 갖는 것을 특징으로 하는 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 금속 산화물 층들 중 적어도 하나의 조성은 그룹 알루미늄, 마그네슘, 갈륨, 네오디뮴, 루테늄, 하프늄, 지르코늄, 인듐, 아연, 티타늄 및 주석으로부터 선택된 원소들 중 2개 이상의 혼합 산화물을 나타내는 것을 특징으로 하는 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    다중 층은 적어도 2개의 금속 산화물 층들로부터 제조되고, 여기서 제 1 금속 산화물 층은 각각의 다른 금속 산화물 층의 층 두께과 동일하거나 또는 상이한 층 두께를 갖는 것을 특징으로 하는 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    개별적인 상기 금속 산화물 층들의 두께는 각각의 경우 단일의 원자층과 500 nm 사이의 범위에 있는 것을 특징으로 하는 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 금속 산화물 전구체 층의 도포는 스핀 코팅, 블레이드 코팅, 와이어 코팅 또는 스프레이 코팅법에 의해 실행되거나 또는 잉크젯 프린팅, 플렉소그래픽 프린팅, 오프셋 프린팅, 슬롯 다이 코팅 또는 스크린 프린팅법에 의해 실행되는 것을 특징으로 하는 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 단계 c) 에서의 열적 처리는 50℃ ~ 700℃ 범위의 온도에서 실행되는 것을 특징으로 하는 전기적 반전도성 또는 전도성 금속 산화물 층들의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 방법에 의해 제조되는, 금속 산화물들의 전기적 반전도성 또는 전도성 다중 층.
  11. 전자 컴포넌트들의 제조를 위한 제 10 항에 기재된 금속 산화물들의 전기적 반전도성 또는 전도성 다중 층들의 용도.
  12. 제 11 항에 있어서,
    상기 전자 컴포넌트는 전계 효과 트랜지스터 (FET), 특히 박막 트랜지스터 (TFT) 인 것을 특징으로 하는 금속 산화물들의 전기적 반전도성 또는 전도성 다중 층들의 용도.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 전자 컴포넌트는 전도성 층 (게이트), 절연체, 전극들 (드레인 전극 및 소스 전극), 및 금속 산화물들의 반전도성 다중 층을 갖는 적어도 하나의 전도성 기판 또는 비전도성 기판을 갖는 것을 특징으로 하는 금속 산화물들의 전기적 반전도성 또는 전도성 다중 층들의 용도.
  14. 제 13 항에 있어서,
    상기 기판은 고체 기판, 예컨대 유리, 세라믹, 금속 또는 플라스틱 기판, 또는 플렉서블 기판, 특히 플라스틱 필름 또는 금속 호일 중 어느 것인 것을 특징으로 하는 금속 산화물들의 전기적 반전도성 또는 전도성 다중 층들의 용도.
KR1020147023813A 2012-01-27 2013-01-10 개선된 전도성을 갖는 전기적 반전도성 또는 전도성 층들의 제조 방법 KR20140129061A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102012001508.9 2012-01-27
DE201210001508 DE102012001508A1 (de) 2012-01-27 2012-01-27 Verfahren zur Herstellung elektrisch halbleitender oder leitender Schichten mit verbesserter Leitfähigkeit
DE102012006045.9 2012-03-27
DE201210006045 DE102012006045A1 (de) 2012-03-27 2012-03-27 Verfahren zur Herstellung elektrisch halbleitender oder leitender Schichten mit verbesserter Leitfähigkeit
PCT/EP2013/000063 WO2013110434A1 (de) 2012-01-27 2013-01-10 Verfahren zur herstellung elektrisch halbleitender oder leitender schichten mit verbesserter leitfähigkeit

Publications (1)

Publication Number Publication Date
KR20140129061A true KR20140129061A (ko) 2014-11-06

Family

ID=48872889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147023813A KR20140129061A (ko) 2012-01-27 2013-01-10 개선된 전도성을 갖는 전기적 반전도성 또는 전도성 층들의 제조 방법

Country Status (7)

Country Link
US (1) US20140367676A1 (ko)
EP (1) EP2807670A1 (ko)
JP (1) JP2015513210A (ko)
KR (1) KR20140129061A (ko)
CN (1) CN104081498A (ko)
TW (1) TW201337036A (ko)
WO (1) WO2013110434A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288106B1 (ko) * 2012-12-20 2013-07-26 (주)피이솔브 금속 전구체 및 이를 이용한 금속 전구체 잉크
EP3041847B1 (de) * 2013-09-03 2017-09-27 Merck Patent GmbH Vorprodukte für die herstellung von dünnen oxidischen schichten und deren anwendung
CN105934535A (zh) * 2014-01-31 2016-09-07 默克专利股份有限公司 制备uv光检测器的方法
TWI559555B (zh) * 2014-03-13 2016-11-21 國立臺灣師範大學 薄膜電晶體及其製造方法
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
EP3410208A1 (en) * 2017-06-01 2018-12-05 Evonik Degussa GmbH Device containing metal oxide-containing layers
CN112292752A (zh) 2018-06-08 2021-01-29 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US20230245883A1 (en) * 2020-08-06 2023-08-03 Shin-Etsu Chemical Co., Ltd. Semiconductor laminate, semiconductor device, and method for manufacturing semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174564B1 (en) * 1991-12-13 2001-01-16 Symetrix Corporation Method of making metal polyoxyalkylated precursor solutions
TW508658B (en) * 2000-05-15 2002-11-01 Asm Microchemistry Oy Process for producing integrated circuits
JP2003179242A (ja) * 2001-12-12 2003-06-27 National Institute Of Advanced Industrial & Technology 金属酸化物半導体薄膜及びその製法
JP3974096B2 (ja) * 2002-09-20 2007-09-12 キヤノン株式会社 圧電体素子及びインクジェット記録ヘッド
US6867081B2 (en) * 2003-07-31 2005-03-15 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
JP2007145672A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 複合金属酸化物用原料組成物
DE102007043920A1 (de) * 2007-07-17 2009-01-22 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
WO2010044332A1 (ja) * 2008-10-14 2010-04-22 コニカミノルタホールディングス株式会社 薄膜トランジスタ及びその製造方法
DE102009004491A1 (de) * 2009-01-09 2010-07-15 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
JP2013514643A (ja) * 2009-12-18 2013-04-25 ビーエーエスエフ ソシエタス・ヨーロピア 機械的に可撓性のポリマー基体上に低温で溶液から処理可能な誘電体を有する金属酸化物電界効果トランジスタ
KR101669953B1 (ko) * 2010-03-26 2016-11-09 삼성전자 주식회사 산화물 박막, 산화물 박막의 형성 방법 및 산화물 박막을 포함하는 전자 소자
WO2011135514A2 (en) * 2010-04-28 2011-11-03 Basf Se Process for preparing a zinc complex in solution
WO2012000594A1 (en) * 2010-06-29 2012-01-05 Merck Patent Gmbh Preparation of semiconductor films
US9178022B2 (en) * 2010-07-14 2015-11-03 Japan Science And Technology Agency Precursor composition and method for forming amorphous conductive oxide film
US20150180001A1 (en) * 2011-12-05 2015-06-25 Johnson Ip Holding, Llc Amorphous ionically-conductive metal oxides, method of preparation, and battery

Also Published As

Publication number Publication date
CN104081498A (zh) 2014-10-01
JP2015513210A (ja) 2015-04-30
US20140367676A1 (en) 2014-12-18
EP2807670A1 (de) 2014-12-03
WO2013110434A1 (de) 2013-08-01
TW201337036A (zh) 2013-09-16

Similar Documents

Publication Publication Date Title
KR20140129061A (ko) 개선된 전도성을 갖는 전기적 반전도성 또는 전도성 층들의 제조 방법
JP5798041B2 (ja) プリント電子部品のための機能性材料
TWI470115B (zh) 用於印刷電子組件之功能性材料
Song et al. A solution-processed yttrium oxide gate insulator for high-performance all-solution-processed fully transparent thin film transistors
KR102060492B1 (ko) 고성능 및 전기 안정성의 반전도성 금속 산화물 층의 제조 방법, 및 상기 방법에 따라 제조된 층 및 그의 용도
Bae et al. Soluble oxide gate dielectrics prepared using the self-combustion reaction for high-performance thin-film transistors
KR20180067738A (ko) 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
JP2010147206A (ja) 薄膜トランジスタ、及びその製造方法
Carlos et al. New strategies toward high-performance and low-temperature processing of solution-based metal oxide TFTs
Li et al. Solution-processed low-operating-voltage thin-film transistors with bottom-gate top-contact structure
KR101025701B1 (ko) 반도체성 잉크 조성물, 반도체성 산화물 박막, 및 그 제조방법
US9978591B2 (en) Formulations comprising ammoniacal hydroxozinc compounds
KR102028437B1 (ko) 유기절연체 표면처리 기술 및 이를 이용한 박막 트랜지스터
KR101446703B1 (ko) 유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터
DE102012001508A1 (de) Verfahren zur Herstellung elektrisch halbleitender oder leitender Schichten mit verbesserter Leitfähigkeit
Sanctis Multinary metal oxide semiconductors-A study of different material systems and their application in thin-film transistors
Liu et al. 35‐1: Invited Paper: High‐quality high‐k ZrO2‐based dielectric film with low leakage current
JP2015170651A (ja) 有機半導体材料含有組成物、有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid