CN112292752A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN112292752A
CN112292752A CN201980037622.2A CN201980037622A CN112292752A CN 112292752 A CN112292752 A CN 112292752A CN 201980037622 A CN201980037622 A CN 201980037622A CN 112292752 A CN112292752 A CN 112292752A
Authority
CN
China
Prior art keywords
oxide
insulator
conductor
film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980037622.2A
Other languages
English (en)
Inventor
山崎舜平
掛端哲弥
惠木勇司
神保安弘
樱田勇二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN112292752A publication Critical patent/CN112292752A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种具有良好的电特性的半导体装置。通过如下工序在衬底上形成金属氧化物：对其内部设置有衬底的处理室引入第一前驱物的工序；第一前驱物的引入后引入第一氧化剂的工序；第一氧化剂的引入后引入第二前驱物的工序；以及第二前驱物的引入后引入第二氧化剂的工序。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明的一个方式涉及一种半导体装置及半导体装置的制造方法。此外，本发明的一个方式涉及一种半导体晶片、模块以及电子设备。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置或存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置、电子设备等有时包括半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。作为氧化物半导体，例如，已知除了如氧化铟、氧化锌等单元金属氧化物之外还有多元金属氧化物。在多元金属氧化物中，有关In-Ga-Zn氧化物(以下也称为IGZO)的研究尤为火热。
通过对IGZO的研究，在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis aligned crystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。非专利文献4及非专利文献5中公开了一种比CAAC结构及nc结构的结晶性更低的氧化物半导体中也具有微小的结晶。
将IGZO用于活性层的晶体管具有极低的关态电流(参照非专利文献6)，已知有利用了该特性的LSI及显示器(参照非专利文献7及非专利文献8)。
[先行技术文献]
[非专利文献]
[非专利文献1]S.Yamazaki et al.，“SID Symposium Digest of TechnicalPapers”，2012，volume 43，issue 1，p.183-186
[非专利文献2]S.Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
[非专利文献3]S.Ito et al.，“The Proceedings of AM-FPD’13Digest ofTechnical Papers”，2013，p.151-154
[非专利文献4]S.Yamazaki et al.，“ECS Journal of Solid State Scienceand Technology”，2014，volume 3，issue 9，p.Q3012-Q3022
[非专利文献5]S.Yamazaki，“ECS Transactions”，2014，volume64，issue 10，p.155-164
[非专利文献6]K.Kato et al.，“Japanese Journal of Applied Physics”，2012，volume 51，p.021201-1-021201-7
[非专利文献7]S.Matsuda et al.，“2015Symposium on VLSI TechnologyDigest of Technical Papers”，2015，p.T216-T217
[非专利文献8]S.Amano et al.，“SID Symposium Digest of TechnicalPapers”，2010，volume 41，issue 1，p.626-629
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种具有良好的电特性的半导体装置。此外，本发明的一个方式的目的之一是提供一种高可靠性的半导体装置。此外，本发明的一个方式的目的之一是提供一种能够实现微型化或高集成化的半导体装置。此外，本发明的一个方式目的之一是提供一种通态电流大的半导体装置。此外，本发明的一个方式的目的之一是提供一种具有高频率特性的半导体装置。此外，本发明的一个方式的目的之一是提供一种生产率高的半导体装置。
本发明的一个方式的目的之一是提供一种能够长期间保持数据的半导体装置。本发明的一个方式的目的之一是提供一种数据的写入速度快的半导体装置。本发明的一个方式的目的之一是提供一种设计自由度高的半导体装置。本发明的一个方式的目的之一是提供一种能够抑制功耗的半导体装置。本发明的一个方式的目的之一是提供一种新颖的半导体装置。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。此外，这些目的之外的目的根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置的制造方法，通过如下工序在衬底上形成金属氧化物：对其内部设置有衬底的处理室引入第一前驱物的工序；第一前驱物的引入后引入第一氧化剂的工序；第一氧化剂的引入后引入第二前驱物的工序；以及第二前驱物的引入后引入第二氧化剂的工序。
本发明的一个方式是一种半导体装置的制造方法，通过如下工序在衬底上形成金属氧化物：对其内部设置有衬底的处理室引入第一前驱物的工序；第一前驱物的引入后引入第一氧化剂的工序；第一氧化剂的引入后引入第二前驱物的工序；第二前驱物的引入后引入第二氧化剂的工序；第二氧化物的引入后引入第三前驱物的工序；以及第三前驱物的引入后引入第三氧化剂的工序。
在上述半导体装置的制造方法中，第一前驱物优选包含铟。
在上述半导体装置的制造方法中，第二前驱物优选包含锌和镓中的至少一方。
在上述半导体装置的制造方法中，第二前驱物优选包含锌和镓中的一方。
在上述半导体装置的制造方法中，第三前驱物优选包含锌和镓中的另一方。
在上述半导体装置的制造方法中，金属氧化物优选包含铟及锌。
在上述半导体装置的制造方法中，金属氧化物优选包含铟、元素M(M为铝、镓、钇或锡)以及锌。
在上述半导体装置的制造方法中，金属氧化物优选具有结晶结构。
在上述半导体装置的制造方法中，优选的是，第一氧化剂包含选自臭氧、氧、水中的至少一个，第二氧化剂包含选自臭氧、氧、水中的至少一个。
在上述半导体装置的制造方法中，第二氧化剂优选包含与第一氧化剂相同的材料。
在上述半导体装置的制造方法中，第三氧化剂优选包含选自臭氧、氧、水中的至少一个。
发明效果
根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。此外，根据本发明的一个方式可以提供一种高可靠性的半导体装置。此外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。此外，根据本发明的一个方式可以提供一种通态电流大的半导体装置。此外，根据本发明的一个方式可以提供一种具有高频率特性的半导体装置。此外，根据本发明的一个方式可以提供一种生产率高的半导体装置。
另外，根据本发明的一个方式，可以提供一种能够长期间保持数据的半导体装置。另外，根据本发明的一个方式，可以提供一种数据写入速度快的半导体装置。另外，根据本发明的一个方式，可以提供一种设计自由度高的半导体装置。另外，根据本发明的一个方式，可以提供一种能够抑制功耗的半导体装置。另外，根据本发明的一个方式，可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。注意，本发明的一个方式并不需要具有所有上述效果。此外，这些效果之外的效果根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的效果。
附图说明
[图1]是说明根据本发明的一个方式的成膜方法的截面图。
[图2]是根据本发明的一个方式的金属氧化物的截面图。
[图3]是说明根据本发明的一个方式的成膜方法的截面图。
[图4]是说明根据本发明的一个方式的成膜装置的俯视图及截面图。
[图5]是说明根据本发明的一个方式的成膜装置的截面图。
[图6]是说明根据本发明的一个方式的成膜方法的图。
[图7]是说明根据本发明的一个方式的金属氧化物的原子个数比的范围的图。
[图8]是根据本发明的一个方式的半导体装置的俯视图及截面图。
[图9]是根据本发明的一个方式的半导体装置的截面图。
[图10]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图11]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图12]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图13]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图14]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图15]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图16]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图17]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图18]是示出根据本发明的一个方式的存储装置的结构的截面图。
[图19]是示出根据本发明的一个方式的存储装置的结构的截面图。
[图20]是示出根据本发明的一个方式的存储装置的结构的截面图。
[图21]是示出根据本发明的一个方式的存储装置的结构的截面图。
[图22]是示出根据本发明的一个方式的存储装置的结构的截面图。
[图23]是示出根据本发明的一个方式的存储装置的结构的截面图。
[图24]是示出根据本发明的一个方式的存储装置的结构例子的方框图及立体图。
[图25]是示出根据本发明的一个方式的存储装置的结构例子的电路图。
[图26]是根据本发明的一个方式的半导体装置的示意图。
[图27]是根据本发明的一个方式的存储装置的示意图。
[图28]是示出根据本发明的一个方式的电子设备的图。
具体实施方式
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。
在附图中，为显而易见，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时不反映到附图。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，尤其在俯视图(也称为平面图)或透视图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书中所说明的词句，根据情况可以适当地换词句。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，在本说明书中公开了X与Y直接连接的情况、X与Y电连接的情况以及X与Y在功能上连接的情况。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也在附图或文中公开了。
在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
在本说明书等中，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“实效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面时，有时因为实效的沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面上的沟道形成区域的比例增高。在此情况下，实效的沟道宽度大于外观上的沟道宽度。
在上述情况下，有时难以通过实测估计实效沟道宽度。例如，为了根据设计值估计实效沟道宽度，需要一个假设，即已知半导体的形状。因此，当不确定半导体的形状时，难以准确地测量实效的沟道宽度。
在本说明书中，在简单地描述为“沟道宽度”时，有时是指外观上的沟道宽度。或者，在本说明书中，在简单地表示“沟道宽度”时，有时表示实效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以决定沟道长度、沟道宽度、实效沟道宽度、外观上的沟道宽度等的值。
注意，半导体的杂质例如是指构成半导体的主要成分之外的元素。例如，浓度小于0.1原子％的元素可以说是杂质。有时由于包含杂质，例如造成半导体的DOS(Density ofStates：态密度)变高，结晶性降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。在是氧化物半导体的情况下，有时水也作为杂质起作用。另外，在是氧化物半导体的情况下，有时例如由于杂质的进入导致氧空位的产生。此外，在半导体是硅时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，在本说明书等中，氧氮化硅是指氧含量大于氮含量的物质。此外，氮氧化硅是指氮含量大于氧含量的物质。
注意，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，可以将“导电体”换称为“导电膜”或“导电层”。另外，可以将“半导体”换称为“半导体膜”或“半导体层”。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
注意，在本说明书中，阻挡膜是指具有抑制水、氢等杂质及氧的透过的功能的膜，在该阻挡膜具有导电性的情况下，有时被称为导电阻挡膜。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS FET或OS晶体管称为包含氧化物或氧化物半导体的晶体管。
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的电流在室温下为1×10-20A以下，在85℃下为1×10-18A以下，或在125℃下为1×10-16A以下。
(实施方式1)
本发明的一个方式涉及一种包括被用作氧化物半导体的金属氧化物(有时简单地称为氧化物)的半导体装置及其制造方法。
<可应用于氧化物半导体的金属氧化物>
以下，说明根据本发明的氧化物半导体。氧化物半导体优选至少包含铟或锌。尤其优选包含铟及锌。另外，优选的是，除此之外，还包含铝、镓、钇或锡等。另外，也可以包含硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此考虑氧化物半导体为包含铟、元素M及锌的InMZnO的情况。注意，元素M为铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合上述元素中的多种。
另外，在本说明书等中，有时将包含氮的金属氧化物称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
在此，考虑金属氧化物包含铟、元素M及锌的情况。注意，将金属氧化物所包含的铟、元素M及锌的原子个数比的各项分别称为[In]、[M]及[Zn]。
下面，参照图7A、图7B及图7C对可被用作本发明的一个方式所示的氧化物的金属氧化物所包含的铟、元素M及锌的原子个数比的优选的范围进行说明。注意，图7A、图7B及图7C不示出氧的原子个数比。另外，将金属氧化物所包含的铟、元素M及锌的原子个数比的各项分别称为[In]、[M]及[Zn]。
在图7A、图7B及图7C中，虚线表示[In]:[M]:[Zn]＝(1+α):(1-α):1的原子个数比(-1≤α≤1)的线、[In]:[M]:[Zn]＝(1+α):(1-α):2的原子个数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):3的原子个数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):4的原子个数比的线及[In]:[M]:[Zn]＝(1+α):(1-α):5的原子个数比的线。
另外，点划线表示[In]:[M]:[Zn]＝5:1:β的原子个数比(β≥0)的线、[In]:[M]:[Zn]＝2:1:β的原子个数比的线、[In]:[M]:[Zn]＝1:1:β的原子个数比的线、[In]:[M]:[Zn]＝1:2:β的原子个数比的线、[In]:[M]:[Zn]＝1:3:β的原子个数比的线及[In]:[M]:[Zn]＝1:4:β的原子个数比的线。
另外，图7A、图7B及图7C所示的[In]:[M]:[Zn]＝0:2:1的原子个数比及其附近值的金属氧化物容易具有尖晶石型结晶结构。
另外，有时在氧化物半导体中，多个相共存(例如，二相共存、三相共存等)。例如，当原子个数比接近[In]:[M]:[Zn]＝0:2:1时，尖晶石型结晶结构和层状结晶结构的二相容易共存。当原子个数比接近[In]:[M]:[Zn]＝1:0:0时，方铁锰矿型结晶结构和层状结晶结构的二相容易共存。当在金属氧化物中多个相共存时，可能在不同的结晶结构之间形成晶界。
图7A所示的区域A示出金属氧化物所包含的铟、元素M及锌的原子个数比的优选的范围的一个例子。
通过增高铟含量，可以提高金属氧化物的载流子迁移率(电子迁移率)。由此，铟含量高的金属氧化物的载流子迁移率比铟含量低的金属氧化物高。
另一方面，金属氧化物的铟含量及锌含量变低时，载流子迁移率变低。因此，当原子个数比为[In]:[M]:[Zn]＝0:1:0或其近似值时(例如，图7C中的区域C)，绝缘性变高。
例如，作为用于沟道形成区域或低电阻区域的金属氧化物优选具有载流子迁移率高的以图7A的区域A表示的原子个数比。用于沟道形成区域或低电阻区域的金属氧化物例如设定为In：Ga：Zn＝4：2：3至4.1及其附近值左右即可。另一方面，在以围绕沟道形成区域或低电阻区域的方式设置金属氧化物时，优选具有绝缘性较高的以图7C的区域C表示的原子个数比。以围绕沟道形成区域或低电阻区域的方式设置的金属氧化物例如设定为In：Ga：Zn＝1：3：4左右或In：Ga：Zn＝1：3：2左右即可。或者，以围绕沟道形成区域或低电阻区域的方式设置的金属氧化物也可以使用与用于沟道形成区域或低电阻区域的金属氧化物相同的金属氧化物。
在区域A中，尤其在图7B所示的区域B中得到高载流子迁移率、高可靠性的优异的金属氧化物。
区域B包括[In]:[M]:[Zn]＝4:2:3至4.1及其附近值。附近值例如包括[In]:[M]:[Zn]＝5:3:4。另外，区域B包括[In]:[M]:[Zn]＝5:1:6及其附近值以及[In]:[M]:[Zn]＝5:1:7及其附近值。
另外，金属氧化物的原子个数比也对金属氧化物中的氧的扩散或透过的容易性带来影响。
在铟含有率高的区域A，尤其在区域B的金属氧化物(记为第一金属氧化物)中氧容易扩散，并且氧容易被吸收到含在与第一金属氧化物相邻的材料中或者容易被释放到与第一金属氧化物相邻的材料中。就是说，在包含氧的第一材料与氧含量比第一材料少的第二材料间设置第一金属氧化物时，含在第一材料中的氧有时透过第一金属氧化物供应到第二材料。另一方面，在区域C的金属氧化物(记为第二金属氧化物)中氧不容易扩散，所以第二金属氧化物有时抑制氧的透过而被用作氧的阻挡层。换言之，通过在包含氧的第三材料与氧含量少于第三材料的第四材料间设置第二金属氧化物，含在第三材料的氧有时被抑制扩散且被抑制供应到第四材料中。
如上所述，从导电性的观点及氧的扩散特性的观点来看，金属氧化物中的原子个数比是很重要的，需要根据金属氧化物所需的特性进行控制。
在通过溅射法形成金属氧化物时，溅射靶材的原子个数比取决于膜中的原子个数比。另外，当作为金属氧化物使用In-M-Zn氧化物时，作为溅射靶材优选使用包含多晶的In-M-Zn氧化物的靶材。注意，所形成的金属氧化物的原子个数比可以在上述溅射靶材中的金属元素的原子个数比的±40％的范围内变动。例如，当用于金属氧化物的溅射靶材的组成为In:Ga:Zn＝4:2:4.1[原子个数比]时，所形成的金属氧化物的组成有时接近于In:Ga:Zn＝4:2:3[原子个数比]。此外，当用于金属氧化物的溅射靶材的组成为In:Ga:Zn＝5:1:7[原子个数比]时，所形成的金属氧化物的组成有时接近于In:Ga:Zn＝5:1:6[原子个数比]。
注意，金属氧化物所具有的性质不是仅由原子个数比决定的。即使在原子个数比相同的情况下，也根据形成条件，有时金属氧化物的性质不同。例如，当使用溅射装置形成金属氧化物时，所形成的膜的原子个数比与靶材的原子个数比偏离。另外，根据成膜时的衬底温度，有时膜的[Zn]小于靶材的[Zn]。因此，图示的区域是表示金属氧化物有具有特定特性的倾向时的原子个数比的区域，区域A至区域C的边界不严格。
在此，在层叠多个原子个数比不同的金属氧化物时，需要对应于各自的原子个数比的多个溅射靶材及设置该多个溅射靶材的多个处理室。
另外，在使用溅射法的成膜中，成膜中的粒子入射到被成膜面，所以当被成膜面另行形成有膜时，有该膜受到成膜损伤的担忧。在此，成膜损伤是指由于成膜中的粒子入射到该膜内而形成混合层，在该膜具有结晶时，成膜损伤还是指该膜的晶化率的下降等。
鉴于利用溅射法的成膜中的上述问题，金属氧化物的原子个数比优选利用金属氧化物的成膜条件进行调整。另外，作为金属氧化物的形成方法优选使用成膜损伤得到降低的成膜方法。
对于上述问题，作为金属氧化物的形成方法可以使用ALD(Atomic LayerDeposition：原子层沉积)法。
ALD法可以利用前驱物分子或前驱物中的原子的自调节性来沉积每一层的原子，从而具有能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。此外，ALD法还包括利用等离子体的成膜方法，即等离子体ALD(PEALD；(Plasma Enhanced ALD))。通过利用等离子体，可以在更低温下进行成膜，所以有时是优选的。ALD法中使用的前驱物有时包含碳、氯等元素。因此，利用ALD法形成的膜有时与利用其他的成膜方法形成的膜相比包含更多的碳、氯等元素。另外，上述元素的定量可以利用X射线光电子能谱(XPS：X-rayPhotoelectron Spectroscopy)测定。
不同于从靶材等中被释放的粒子沉积的成膜方法，ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，ALD法是不易受被处理物的形状的影响而具有良好的台阶覆盖性的成膜方法。尤其是，ALD法具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于形成覆盖纵横比高的开口部的表面。但是，ALD法的成膜速度比较慢，所以有时优选与成膜速度快的CVD法等其他成膜方法组合而使用。
ALD法可以根据源气体的引入量控制所得到的膜的组成。例如，ALD法可以根据源气体的引入量及引入次数(也称为脉冲次数)形成任意组成的膜。此外，例如，当使用ALD法时，可以通过一边形成膜一边改变源气体来形成其组成连续变化的膜。当在改变源气体的同时进行成膜时，因为不需要传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以缩短成膜时间。因此，有时可以提高半导体装置的生产率。
<ALD装置及利用ALD法的成膜方法>
在此，说明可以在形成本发明的一个方式的金属氧化物时使用的ALD装置及利用ALD法的成膜方法。
在利用ALD法的成膜装置中，将用于反应的第一源气体(还称为前驱体、前驱物、金属前驱物)和第二源气体(还称为反应剂、反应物、非金属前驱物)依次引入处理室内，并反复进行这种源气体的引入，由此进行成膜。注意，例如，可以通过切换各开关阀(也称为高速阀)来切换引入的源气体。另外，在引入源气体时，将氮(N2)或氩(Ar)等惰性气体用作载流子气体，将它们与源气体一起引入处理室内。通过使用载流子气体，即使源气体的挥发性或蒸气压低也可以抑制源气体吸附到管道或阀的内部，由此可以将源气体引入处理室内。此外，所形成的膜的均匀性也得到提高，所以是优选的。
使用图1说明利用ALD法的成膜方法的一个例子。首先，将第一源气体引入处理室(参照图1A)使前驱物601吸附到衬底表面上(第一步骤)。在此，通过前驱物601吸附到衬底表面上，表面化学反应的自停止机构起作用在衬底上的前驱物的层上不再吸附前驱物(参照图1B)。注意，还将使表面化学反应的自停止机构起作用的衬底温度的适当范围称为ALD窗(Window)。ALD窗根据前驱物的温度特性、蒸气压、分解温度等决定，设定为100℃以上且500℃以下，优选为200℃以上且400℃以下。接着，通过真空排气，将剩余的前驱物及反应生成物等从处理室中排出去(第二步骤)。另外，也可以不进行真空排气而将惰性气体(氩或氮等)等引入处理室内，通过真空排气将剩余的前驱物及反应生成物等从处理室中排出去。该步骤也被称为吹扫。接着，作为第二源气体，将反应物602(例如，氧化剂(臭氧(O3)、氧(O2)、水(H2O)及它们的等离子体、自由基、离子等))引入处理室内(参照图1C)使其与吸附到衬底表面上的前驱物601起反应，以膜中的构成分子吸附到衬底上的状态使前驱物601中的成分的一部分脱离(第三步骤)(参照图1D)。接着，通过真空排气或惰性气体的引入，将剩余的反应物602或反应生成物等从处理室排出去(第四步骤)。
注意，在以下的本说明书的记载中，在没有特别的限制的情况下，在作为反应物或氧化剂使用臭氧、氧、水时，该元素包括等离子体状态、自由基状态及离子状态的元素而不局限于气体或分子状态的元素。在使用等离子体状态、自由基状态或离子状态的氧化剂进行成膜时，使用后述的自由基ALD装置、等离子体ALD装置即可。
为了作为氧化剂去除前驱物中的碳，优选使用水。水中的氢可以与前驱物中的碳起反应而高效地使碳从前驱物脱离。另一方面，在尽量减少所形成的膜中的氢时，作为氧化剂优选使用不包含氢的臭氧或氧。另外，也可以通过将作为第一氧化剂的水引入处理室内，去除前驱物中的碳，然后进行真空排气而将作为第二氧化剂的不包含氢的臭氧或氧引入处理室内，去除氢而进行真空排气。然后，直到获得所希望的膜厚度为止反复进行第一步骤至第四步骤。
注意，在上述说明中，示出在将第一源气体引入处理室内之后将第二源气体引入处理室内的例子，但是本发明不局限于此。可以在将第二源气体引入处理室内之后将第一源气体引入处理室内。换言之，也可以通过首先进行上述的第三步骤，接下来进行第四步骤，以后反复进行第一步骤至第四步骤来进行成膜。再者，也可以反复多次地进行上述第三步骤及第四步骤，然后反复进行第一步骤至第四步骤来进行成膜。
如此，通过在第一步骤之前一次或多次地进行第三步骤及第四步骤，可以控制处理室内的成膜气氛，所以是优选的。例如，通过作为第三步骤引入氧化剂，可以将处理室内的气氛设定为氧气氛。当在氧气氛下开始成膜时，可以提高所形成的膜中的氧浓度，所以是优选的。并且，能够将氧供应到该膜的基底的绝缘体或氧化物。通过使用这种方法形成的半导体装置可以具有良好特性并获得高可靠性。
另外，也可以在第一步骤及第二步骤之后反复多次地进行第三步骤中的第二源气体的引入、第四步骤中的真空排气或惰性气体的引入。就是说，例如可以在第一步骤、第二步骤、第三步骤、第四步骤、第三步骤、第四步骤、第三步骤、第四步骤之后进行第一步骤及第二步骤。
例如，也可以在第三步骤中作为氧化剂引入O3及O2且在第四步骤中进行真空排气，反复地进行这些步骤。
另外，在反复地进行第三步骤和第四步骤的情况下，并不一定要反复地进行相同种类的源气体的引入。例如，可以在第一次第三步骤中作为氧化剂使用H2O，而在第二次以后的第三步骤中作为氧化剂使用O3。
如此，通过在处理室中短时间内反复多次地进行氧化剂的引入及真空排气(或惰性气体的引入)，可以进一步确实地从吸附于衬底表面的前驱物去除剩余的氢原子、碳原子、氯原子等并将其去除到处理室外部。另外，通过引入两种氧化剂，可以从吸附于衬底表面的前驱物去除更多的剩余的氢原子等。如此，通过防止在形成膜时氢原子被引入到膜中，可以减少包含在所形成的膜中的水或氢等。
通过采用这种方法，可以形成在表面温度范围为100℃以上且700℃以下或者100℃以上且500℃以下的TDS分析中，其水分子的脱离量为1.0×1013molecule/cm2以上且1.0×1016molecule/cm2以下，优选为1.0×1013molecule/cm2以上且3.0×1015molecule/cm2以下的膜。
如此，可以在衬底表面上形成第一单一层，通过再次进行第一步骤至第四步骤，可以在第一单一层上层叠第二单一层。通过在控制气体引入的同时反复多次地进行第一步骤至第四步骤直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据反复次数来调整，因此，可以精确地调整厚度而适用于制造微型晶体管。
另外，通过上述方法形成的膜有时具有层状结构。另外，在通过上述方法形成的膜具有结晶结构时，该膜的c轴向与被成膜面的法线方向大致平行的方向取向。就是说，该膜的c轴向与被成膜面垂直的方向取向。在后面详细的说明，在本说明书中，有时将上述结晶结构称为CAAC结构，将具有CAAC结构的氧化物半导体(金属氧化物)称为CAAC-OS。通过利用ALD法可以形成具有CAAC结构的金属氧化物。
ALD法是利用热能量使前驱物及反应物起反应而进行成膜的方法。前驱物及反应物的反应所需的温度根据其温度特性、蒸气压、分解温度等决定，设定为100℃以上且500℃以下，优选为200℃以上且400℃以下。再者，有时通过进行上述前驱物及反应物的反应并作为第三源气体将被等离子体激发的反应物引入处理室而进行处理的ALD法称为等离子体ALD法。此时，第三源气体的引入部设置有等离子体生成装置。在生成等离子体时，可以使用电感耦合等离子体(Inductively Coupled Plasma：ICP)。另一方面，有时将利用热能量进行前驱物及反应物的反应的ALD法称为热ALD法。
在等离子体ALD法中，引入第三步骤中被等离子体激发的反应物来进行成膜。或者，通过反复进行上述第一步骤至第四步骤的同时引入被等离子体激发的反应物(第二反应物)来进行成膜。在此情况下，将在第三步骤中引入的反应物称为第一反应物。在等离子体ALD法中，用于第三源气体的第二反应物可以使用与上述氧化剂同样的材料。就是说，作为第二反应物可以使用被等离子体激发的臭氧、氧及水。另外，作为第二反应物除了氧化剂以外还可以使用氮化剂。作为氮化剂可以使用氮(N2)或氨(NH3)。另外，可以将氮(N2)和氢(H2)的混合气体用作氮化剂。例如，可以将氮(N2)5％和氢(H2)95％的混合气体用作氮化剂。通过一边引入被等离子体激发的氮或氨一边进行成膜，可以形成金属氮化膜等氮化膜。
另外，作为第二反应物的载流子气体，可以使用氩(Ar)或氮(N2)。通过使用氩或氮等载流子气体，容易进行等离子体的放电而生成被等离子体激发的第二反应物，所以是优选的。注意，在使用等离子体ALD法形成金属氧化膜等氧化膜且作为载流子气体使用氮的情况下，有时氮混入膜中而不能得到所希望的膜质。此时，优选作为载流子气体使用氩。
通过利用ALD法，可以以均匀的厚度形成极薄的膜。另外，对具有凹凸的表面具有高覆盖率。
通过利用等离子体ALD法进行成膜，与热ALD法相比，可以以更低的温度进行成膜。例如，等离子体ALD法即使在100℃以下也能够进行成膜而不降低成膜速度。另外，在等离子体ALD法中，除了氧化剂之外，还可以使用氮化剂等更多反应物，所以除了可以形成氧化物膜之外，还可以形成氮化物膜、氟化物膜、金属膜等更多种类的膜。
在利用等离子体ALD法的情况下，也可以如ICP(Inductively Coupled Plasma：电感耦合等离子体)等那样在远离衬底的状态下产生等离子体。通过如此产生等离子体，能够抑制等离子体的损伤。
通过上述方法，可以形成含在第一源气体的原子作为一个成分的膜、氧化膜或氮化膜。
另一方面，在作为金属氧化物形成包含多个金属的膜时，按每个金属准备多个前驱物将其依次引入处理室内即可。
在作为金属氧化物形成In-M-Zn氧化物时，将包括包含铟的第一前驱物的源气体引入处理室而排出(吹扫)剩余的源气体。接着，作为反应物将氧化剂引入处理室而排出剩余的反应物。接着，将包括包含元素M的第二前驱物的源气体引入处理室而排出(吹扫)剩余的源气体。接着，作为反应物将氧化剂引入处理室而排出剩余的反应物。接着，将包括包含锌的第三前驱物的源气体引入处理室而排出(吹扫)剩余的源气体。接着，作为反应物将氧化剂引入处理室而排出剩余的反应物。通过反复进行上述工序，可以形成具有包含铟的单一层、包含元素M的单一层以及包括包含锌的单一层的金属氧化物。注意，源气体的引入顺序不局限于上述顺序。也可以在引入包括第一前驱物的源气体之前引入包括第三前驱物的源气体，然后引入包括第二前驱物的源气体，根据所需的膜的性质実施者适当地决定。另外，可以在引入各源气体之后适当地进行剩余的源气体的排气、反应物的引入及排气。注意，金属氧化物不局限于In-M-Zn氧化物。如上所述，金属氧化物优选至少包含铟或锌，尤其优选包含铟及锌。另外，金属氧化物所包含的金属的种类既可以为两种又可以为四种以上。
另外，金属氧化物所包含的金属的原子个数比可以根据调整将包括包含所希望的金属的前驱物的源气体引入到处理室内的次数或成膜温度进行控制。例如，在要提高相对于铟或锌的元素M的原子个数比时，将包括包含元素M的第二前驱物的源气体引入到处理室内，排出剩余的源气体，作为反应物将氧化剂引入到处理室内，排出剩余的反应物，然后再次将包括包含元素M的第二前驱物的源气体引入到处理室内，排出剩余的源气体，作为反应物将氧化剂引入到处理室内，排出剩余的反应物即可。
另外，也可以将多个前驱物引入到处理室内，例如也可以通过将包括第一前驱物的源气体引入到处理室内，排出剩余的源气体，将反应物引入到处理室内，排出剩余的反应物，将包括第二前驱物及第三前驱物的源气体引入到处理室内，排出剩余的源气体，将反应物引入到处理室内，排出剩余的反应物，来形成包含In-M-Zn氧化物的金属氧化物。注意，引入到处理室内的前驱物的组合不局限于此。也可以将包括第一前驱物及第二前驱物的源气体引入到处理室内，将包括第一前驱物及第三前驱物的源气体引入到处理室内，或者将包括第一前驱物、第二前驱物及第三前驱物的源气体引入到处理室内。可以根据所需要的膜的性质実施者适当地决定。
另外，也可以将包括不同的前驱物的源气体连续地引入到处理室内。例如，也可以通过将包括第一前驱物的源气体引入到处理室内，排出剩余的源气体，将反应物引入到处理室内，排出剩余的反应物，将包括第二前驱物的源气体引入到处理室内，排出剩余的源气体，然后不将反应物引入到处理室内，接着将包括第三前驱物的源气体引入到处理室内，排出剩余的源气体，将反应物引入到处理室内，排出剩余的反应物，来形成包含In-M-Zn氧化物的金属氧化物。注意，连续地引入到处理室内的前驱物的顺序及组合不局限于此。既可以在将包括第三前驱物的源气体引入到处理室内之后将包括第二前驱物的源气体引入到处理室内，又可以在将包括第一前驱物的源气体引入到处理室内之后不进行反应物的引入而将包括第二前驱物的源气体引入到处理室内。可以根据所需要的膜的性质実施者适当地决定。
另外，也可以使用包括多个金属的前驱物形成金属氧化物。例如，也可以使用一个分子中包含铟及元素M的前驱物、一个分子中包含铟及锌的前驱物以及一个分子中包含元素M及锌的前驱物等形成金属氧化物。
<金属氧化物的构成>
以下，对可用于本发明的一个方式所公开的晶体管的CAC(Cloud-AlignedComposite)-OS的构成进行说明。
在本说明书等中，有时记载CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(控制开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时观察到其边缘模糊而以云状连接的导电性区域。
此外，在CAC-OS或CAC-metal oxide中，导电性区域和绝缘性区域有时以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分与具有宽隙的成分互补作用，与具有窄隙的成分联动地在具有宽隙的成分中载流子流过。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域时，在晶体管的导通状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS、多晶氧化物半导体、nc-OS、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
纳米晶基本上为六角形，但是不局限于正六角形，有时为非正六角形。另外，纳米晶有时在畸变中具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸变附近也难以观察明确的晶界(grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)。另外，铟和元素M彼此可以取代，在用铟取代(M，Zn)层中的元素M的情况下，也可以将该层表示为(In，M，Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In，M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位(也称为VO(：oxygen vacancy))等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，具有CAAC-OS的金属氧化物具有耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
另外，在包含铟、镓和锌的金属氧化物的一种的铟-镓-锌氧化物(以下，IGZO)有时在由上述纳米晶构成时具有稳定的结构。尤其是，IGZO有在大气中不容易进行晶体生长的倾向，所以有时与在IGZO由大结晶(在此，几mm的结晶或者几cm的结晶)形成时相比在IGZO由小结晶(例如，上述纳米结晶)形成时在结构上稳定。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
注意，在本发明的一个方式的半导体装置中，对氧化物半导体(金属氧化物)的结构没有特别的限定，氧化物半导体优选具有结晶性。例如，作为氧化物230可以采用CAAC-OS结构，作为氧化物243采用六方晶的结晶结构。通过作为氧化物230及氧化物243采用上述结晶结构，可以实现可靠性高的半导体装置。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
另外，当金属氧化物包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，作为沟道形成区域用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选降低金属氧化物中的碱金属或碱土金属的浓度。具体而言，使通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的金属氧化物中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时会生成作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的金属氧化物的晶体管容易具有常开启特性。
由此，优选尽可能减少金属氧化物中的氢。具体而言，将利用SIMS测得的金属氧化物中的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域可以使晶体管具有稳定的电特性。
作为用于晶体管的半导体的金属氧化物，优选使用结晶性高的薄膜。通过使用该薄膜可以提高晶体管的稳定性或可靠性。作为该薄膜，例如，可以举出单晶金属氧化物薄膜或多晶金属氧化物薄膜。但是，在衬底上形成单晶金属氧化物薄膜或多晶金属氧化物薄膜需要进行高温或激光加热的工序。因此，制造成本变高且处理量下降。
非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In-Ga-Zn氧化物(也称为CAAC-IGZO)。在此报告了CAAC-IGZO具有c轴取向性、晶界不明确、可以低温形成在衬底上。另外，还报告了使用CAAC-IGZO的晶体管具有优良的电特性及可靠性。
另外，2013年发现了具有nc结构的In-Ga-Zn氧化物(称为nc-IGZO)(参照非专利文献3)。在此报告了nc-IGZO在微小的区域(例如，1nm以上且3nm以下的区域)中的原子排列具有周期性，在不同区域间观察不到结晶取向的规律性。
非专利文献4及非专利文献5示出分别对上述CAAC-IGZO、nc-IGZO及结晶性低的IGZO的薄膜照射电子束时的平均结晶尺寸的推移。在结晶性低的IGZO薄膜中，在对其照射电子束之前就能够观察到1nm左右的结晶性IGZO。因此，在此报告了在IGZO中没能确认到完全的非晶结构(completely amorphous structure)的存在。再者，公开了与结晶性低的IGZO薄膜相比CAAC-IGZO薄膜及nc-IGZO薄膜的相对于电子束照射的稳定性较高。因此，作为晶体管的半导体优选使用CAAC-IGZO薄膜或nc-IGZO薄膜。
非专利文献6公开了使用金属氧化物的晶体管在非导通状态下的泄漏电流极低，具体而言，晶体管的每沟道宽度1μm的关态电流为yA/μm(10-24A/μm)等级(order)。例如，已公开了一种应用了使用金属氧化物的晶体管的泄漏电流低这一特性的低功耗CPU等(参照非专利文献7)。
此外，还有利用使用金属氧化物的晶体管的泄漏电流低这一特性将该晶体管应用于显示装置的报告(参照非专利文献8)。在显示装置中，显示图像在1秒间被切换几十次。每1秒钟的图像切换次数被称为“刷新频率”。另外，刷新频率有时被称为“驱动频率”。这样的人眼难以识别的高速画面切换被认为是导致眼睛疲劳的原因。于是，非专利文献8提出了降低显示装置的刷新频率以减少图像改写次数的技术。刷新频率得到降低的驱动可以减少显示装置的功耗。将该驱动方法称为“空转停止(IDS)驱动”。
CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的金属氧化物的晶体管的电特性及可靠性的提高、制造工序的成本的降低以及处理量的提高。另外，已进行利用上述晶体管的泄漏电流低这一特性将该晶体管应用于显示装置及LSI的研究。
如上所述，ALD法可以对纵横比高的结构进行成膜且对结构体的侧面也进行覆盖性良好的成膜。通过利用ALD法，与被成膜面的方向无关地容易形成CAAC结构的金属氧化物。例如，即使结构体具有凸型形状或凹型形状，也可以对结构体的顶面、底面、侧面及倾斜面以覆盖性良好地形成金属氧化物。就是说，可以在每一个被成膜面上形成在法线方向上具有大致一定的膜厚度的金属氧化物。在形成在结构体的顶面、底面、侧面及倾斜面的每一个金属氧化物中，相对于最大膜厚度的最小膜厚度之比可以设定为0.5以上且1以下，优选为0.7以上且1以下，更优选为0.9以上且1以下。此时，在金属氧化物具有结晶结构时，其c轴在与各自的被成膜面的法线方向大致平行的方向上取向。换言之，c轴在与各自的被成膜面垂直的方向上取向。
图2是示出形成在结构体50的包括In-M-Zn氧化物的金属氧化物51的图。在此，结构体是指构成晶体管等半导体装置的构成要素。结构体50包括衬底、栅电极、源电极及漏电极等的导电体；栅极绝缘膜、层间绝缘膜、基底绝缘膜等的绝缘体；金属氧化物或硅等的半导体等。图2A示出结构体50的被成膜面与衬底(或基体，未图示。)平行地配置的情况。图2B是图2A中的金属氧化物51的一部分的区域53的放大图。图2B示出在结构体50的顶面或底面层叠有包含铟的层与包含元素M及锌的层的情况。包含In的层与结构体50的被成膜面平行地配置，并且在其上与结构体50的被成膜面平行地配置包含元素M及锌的层。就是说，金属氧化物51的a-b面与结构体50的被成膜面大致平行，金属氧化物51的c轴与结构体50的被成膜面的法线方向大致平行。
图2C示出结构体50的被成膜面与衬底(或基体，未图示。)垂直地配置的情况。图2D是图2C中的金属氧化物51的一部分的区域54的放大图。图2D示出在结构体50的侧面层叠有包含铟的层与包含元素M及锌的层的情况。包含In的层与结构体50的被成膜面平行地配置，并且在其上与结构体50的被成膜面平行地配置包含元素M及锌的层。就是说，金属氧化物51的a-b面与结构体50的被成膜面大致平行，金属氧化物51的c轴与结构体50的被成膜面的法线方向大致平行。
在此，使用图3详细地说明包含In-M-Zn氧化物的金属氧化物51的形成方法。注意，图3示出作为包含铟的层形成InO层且在其上作为包含元素M及锌的层形成(M，Zn)O层的例子，但是本实施方式不局限于此。也可以首先形成(M，Zn)O层而在其上形成InO层。另外，也可以在InO层上形成包含元素M的层和包含锌的层中的一方而在其上形成包含元素M的层和包含锌的层中的另一方。
首先，将包括包含铟的前驱物的源气体引入到处理室内而使前驱物吸附到结构体50的表面(参照图3A。)。在此，作为源气体除了前驱物以外还包括氩或氮等的载流子气体。作为包含铟的前驱物，可以使用三乙基铟、三(2，2，6，6-四甲基-3，5-庚二酮酸)铟、环戊二烯基铟等。接着，对处理室内进行吹扫而从处理室排出剩余的前驱物或反应生成物等。接着，作为反应物将氧化剂引入到处理室内使其与被吸附的前驱物其反应，在铟吸附到衬底的状态下使铟以外的成分脱离，由此形成铟及氧键合的InO层(参照图3B。)。作为氧化剂，可以使用臭氧、氧、水等。接着，对处理室内进行吹扫而从处理室排出剩余的反应物或反应生成物等。
接着，将包括包含元素M的前驱物及包含锌的前驱物的源气体引入到处理室内而使前驱物吸附到InO层上(参照图3C。)。源气体除了前驱物以外还包括氩、氮等的载流子气体。在作为元素M使用镓时，作为包含镓的前驱物，可以使用三甲基镓、三乙基镓、三氯化镓、三(二甲基酰胺)镓、镓(III)乙酰丙酮、三(2，2，6，6-四甲基-3，5-庚二酮酸)镓、二甲基氯镓、二乙基氯镓等。另外，作为包含锌的前驱物，可以使用二甲基锌、二乙基锌、双(2，2，6，6-四甲基-3，5-庚二酮酸)锌等。接着，对处理室内进行吹扫而从处理室排出剩余的前驱物或反应生成物等。接着，作为反应物将氧化剂引入到处理室内而使其与吸附了的前驱物起反应，以元素M及锌吸附到衬底的状态使元素M及锌以外的成分脱离，由此形成元素M与氧键合的层以及锌与氧键合的层(M，Zn)O层。对处理室内进行吹扫而从处理室排出剩余的前驱物或反应生成物等。也可以通过反复进行(M，Zn)O层的形成，形成具有所希望的原子个数、层数及厚度的(M，Zn)O层(参照图3D。)。
接着，在(M，Zn)O层上通过上述方法再形成InO层(参照图3E。)。通过反复进行上述步骤，可以在衬底或结构体上形成金属氧化物51。
注意，有些上述前驱物除了金属元素以外还包含碳和氯中的一方或双方。有时使用包含碳的前驱物形成的膜包含碳。另外，有时使用包含氯的前驱物形成的膜包含氯。
如上所述，通过使用ALD法形成金属氧化物51，可以形成其c轴与被成膜面的法线方向大致平行的方向上取向的CAAC结构的金属氧化物。
在此，作为可以利用ALD法进行成膜的装置的一个例子，参照图4A及图4B对成膜装置4000的结构进行说明。图4A是多室成膜装置4000的示意图，图4B是可用于该成膜装置4000的ALD装置的截面图。
<成膜装置的结构例子>
成膜装置4000包括搬入搬出室4002、搬入搬出室4004、传送室4006、成膜室4008、成膜室4009、成膜室4010、传送臂部4014。在此，搬入搬出室4002、搬入搬出室4004、成膜室4008至4010分别独立地与传送室4006连接。由此，在成膜室4008至4010中，可以以不暴露于大气的方式连续地进行成膜，能够防止杂质混入到膜中。另外，衬底与膜的界面以及各膜的界面的污染得到降低，由此可以得到干净的界面。
注意，为了防止水分的附着等，优选在搬入搬出室4002、搬入搬出室4004、传送室4006、成膜室4008至4010中填充露点被控制的惰性气体(氮气体等)，更优选保持减压状态。
在成膜室4008至4010中，可以使用ALD装置。另外，也可以将ALD装置以外的成膜装置用于成膜室4008至4010中的任一个。作为可用于成膜室4008至4010的成膜装置，例如可以举出溅射装置、等离子体CVD(PECVD：Plasma Enhanced CVD)装置、热CVD(TCVD：ThermalCVD)装置、光CVD(Photo CVD)装置、金属CVD(MCVD：Metal CVD)装置、有机金属CVD(MOCVD：Metal Organic CVD)装置等。另外，也可以在成膜室4008至4010中的任一个或多个设置具有成膜装置以外的功能的装置。作为该装置，例如可以举出加热装置(典型的是，真空加热装置)、等离子体产生装置(典型的是，μ波等离子体产生装置)等。
例如，在成膜室4008使用ALD装置，成膜室4009使用PECVD装置且成膜室4010使用金属CVD装置时，可以在成膜室4008形成金属氧化物，在成膜室4009形成被用作栅极绝缘膜的绝缘膜，在成膜室4010形成被用作栅电极的导电膜。此时，以不暴露于大气的方式连续形成金属氧化物、其上的绝缘膜以及其上的导电膜。
虽然成膜装置4000包括搬入搬出室4002、搬入搬出室4004、成膜室4008至4010，但是本发明不局限于此。也可以采用成膜装置4000的成膜室设为四个以上的结构。另外，成膜装置4000既可以是单片式(single wafer type)成膜装置，又可以是同时对多个衬底进行成膜的成批式(batch type)成膜装置。
<ALD装置>
接着，使用图4B对可用于成膜装置4000的ALD装置的结构进行说明。ALD装置包括成膜室(处理室4020)、原料供应部4021(原料供应部4021a及4021b)、原料供应部4031、用作引入量控制器的高速阀4022a、4022b、原料引入口4023(原料引入口4023a及4023b)、原料引入口4033、原料排出口4024、排气装置4025。设置在处理室4020内的原料引入口4023a、4023b及4033通过供应管或阀分别与原料供应部4021a、4021b及4031连接，原料排出口4024通过排出管、阀、压力调整器与排气装置4025连接。
如图4B所示，通过使等离子体产生装置4028连接到处理室4020，可以利用等离子体ALD法代替热ALD法进行成膜。等离子体产生装置4028优选为使用与高频电源连接的线圈4029的ICP型等离子体产生装置。高频电源可以输出10kHz以上且100MHz以下，优选为1MHz以上且60MHz以下，更优选为10MHz以上且60MHz以下的频率的电力。例如，可以输出13.56MHz或60MHz的频率的电力。通过利用等离子体ALD法，即便在低温下也可以进行成膜而不降低成膜速率，所以优选在成膜效率较低的单片式成膜装置中采用等离子体ALD法。
处理室内部设置有衬底架4026，该衬底架4026上配置有衬底4030。衬底架4026也可以设置被施加一定的电位或高频率的机构。或者，衬底架4026可以处于浮动状态或被接地。另外，处理室外壁设置有加热器4027，可以控制处理室4020内部、衬底架4026及衬底4030表面等的温度。加热器4027优选将衬底4030表面的温度控制为100℃以上且500℃以下，优选为200℃以上且400℃以下，加热器4027本身的温度优选设定为100℃以上且500℃以下。
在原料供应部4021a、4021b及4031中有汽化器或加热单元等从固体的原料或液体的原料形成源气体。或者，原料供应部4021a、4021b及4031也可以具有供应气体的源气体的结构。
另外，图4B示出设置有两个原料供应部4021及一个原料供应部4031的例子，但是本实施方式不局限于此。也可以设置一个或三个以上的原料供应部4021。另外，也可以设置两个以上的原料供应部4031。另外，高速阀4022a、4022b可以根据时间精确地控制且控制从原料供应部4021a供应的源气体及从原料供应部4021b供应的源气体的供应。
在图4B所示的成膜装置中，将衬底4030传送到衬底架4026上而使处理室4020处于密封状态，然后使用加热器4027将衬底4030的温度设为所希望的温度(例如，100℃以上且500℃以下，优选为200℃以上且400℃以下)，反复进行来自原料供应部4021a的源气体的供应、使用排气装置4025的排气、来自原料供应部4031的源气体的供应、使用排气装置4025的排气，来在衬底表面上形成薄膜。另外，在形成该薄膜时，也可以还进行来自原料供应部4021b的源气体的供应以及使用排气装置4025的排气。加热器4027的温度根据所形成膜种类、源气体、所希望的膜品质、衬底以及所设置的膜或元件的耐热性适当地决定即可。例如，加热器4027的温度既可以设定为200℃以上且300℃以下来进行成膜，又可以设定为300℃以上且500℃以下来进行成膜。
通过在使用加热器4027加热衬底4030的同时形成膜，可以省略后工序所需要的衬底4030的加热处理。换言之，通过使用设置有加热器4027的处理室4020或成膜装置4000，可以兼作衬底4030上的膜的形成和衬底4030的加热处理。
在图4B所示的成膜装置中，通过适当地选择在原料供应部4021及原料供应部4031中使用的原料(挥发性有机金属化合物等)，可以形成金属氧化物。在作为金属氧化物形成包含铟、镓、锌的In-Ga-Zn氧化物时，优选使用设置有至少三个原料供应部4021及至少一个原料供应部4031的成膜装置。优选的是，从第一原料供应部4021供应包含铟的前驱物，从第二原料供应部4021供应包含镓的前驱物，从第三原料供应部4021供应包含锌的前驱物。在作为金属氧化物的形成使用包含镓及锌的前驱物时，至少设置两个原料供应部4021即可。作为包含铟的前驱物、包含镓的前驱物及包含锌的前驱物分别可以使用上述的前驱物。
另外，从原料供应部4031供应反应物。作为反应物，可以使用包含臭氧、氧和水中的至少一个的氧化剂。
另外，通过适当地选择在原料供应部4021a、4021b及4031中使用的原料(挥发性有机金属化合物等)，可以形成包含含有铪、铝、钽和锆等中的一种以上的元素的氧化物(也包括复合氧化物)的绝缘层。具体而言，可以形成含有氧化铪的绝缘层、含有氧化铝的绝缘层、含有硅酸铪的绝缘层或含有硅酸铝的绝缘层等。此外，通过适当地选择在原料供应部4021a、4021b及4031中使用的原料(挥发性有机金属化合物等)，也可以形成钨层或钛层等金属层、氮化钛层等氮化物层等薄膜。
例如，当使用ALD装置形成氧化铪层时，使用通过使包含溶剂和铪前驱体化合物的液体(铪醇盐、四二甲基酰胺铪(TDMAHf)等铪酰胺)气化而得到的第一源气体；以及用作氧化剂的臭氧(O3)及氧(O2)的第二源气体。此时，从原料供应部4031供应的第一源气体为TDMAHf，从原料供应部4021a供应的第二源气体为臭氧及氧。注意，四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。另外，作为其它材料液有四(乙基甲基酰胺)铪等。此外，作为第二源气体可以使用水。
当使用ALD装置形成氧化铝层时，使用通过使包含溶剂和铝前驱体化合物(TMA：三甲基铝等)的液体气化而得到的第一源气体；以及作为氧化剂包含臭氧(O3)及氧(O2)的第二源气体。此时，从原料供应部4021a供应的第一源气体为TMA，从原料供应部4031供应的第二源气体为臭氧及氧。注意，三甲基铝的化学式为Al(CH3)3。另外，作为其它材料液有三(二甲基酰胺)铝、三异丁基铝、铝三(2，2，6，6-四甲基-3，5-庚二酮)等。此外，作为第二源气体可以使用水。
图5说明可用于成膜装置4000的ALD装置的不同结构。注意，有时省略说明与图4B所示的ALD装置同样的结构或功能的详细内容。
图5A是示出等离子体ALD装置的一个方式的示意图。等离子体ALD装置4100中的反应室4120及反应室4120的上部设置有等离子体生成室4111。反应室4120可以被称为处理室。或者，反应室4120和等离子体生成室4111可以一并地称为处理室。反应室4120包括原料引入口4123、原料排出口4124，等离子体生成室4111包括原料引入口4133。另外，通过等离子体生成装置4128，RF等高频率或微波施加到引入到等离子体生成室4111中的气体而在等离子体生成室4111内生成等离子体4131。在使用微波生成等离子体4131时，典型地使用频率为2.45GHz的微波。有时将通过使用上述微波生成的等离子体称为ECR(ElectronCyclotron Resonance：电子回旋共振)等离子体。另外，反应室4120包括衬底架4126且其上配置有衬底4130。从原料引入口4123引入的源气体由来自设置在反应室4120中的加热器的热被分解而沉积在衬底4130上。另外，从原料引入口4133引入的源气体由等离子体生成装置4128处于等离子体状态。到衬底4130表面处于等离子体状态的源气体与电子或其他分子再结合而处于自由基状态，到达衬底4130。如此，有时将利用自由基进行成膜的ALD装置称为自由基ALD(Radical-Enhanced ALD)装置。另外，在等离子体ALD装置4100中，示出将等离子体生成室4111设置在反应室4120的上部的结构，但是本实施方式不局限于此。也可以将等离子体生成室4111以与反应室4120的侧面相邻的方式设置。
图5B是示出等离子体ALD装置的一个方式的示意图。等离子体ALD装置4200包括处理室4220。处理室4220包括电极4213、原料排出口4224、衬底架4226且其上配置有衬底4230。电极4213包括原料引入口4223、将被引入的源气体供应到处理室4220内的淋浴喷头4214。另外，电极4213与可以通过电容器4217施加高频率的电源4215连接。衬底架4226也可以设置有施加一定的电位或高频率的机构。或者，衬底架4226既可以处于浮动状态也可以被接地。电极4213及衬底架4226分别被用作用来生成等离子体4231的上部电极及下部电极。从原料引入口4223引入的源气体由来自设置在处理室4220中的加热器的热被分解而沉积在衬底4230上。或者，从原料引入口4223引入的源气体在电极4213与衬底架4226间成为等离子体状态。成为等离子体状态的源气体由产生在等离子体4231与衬底4230间的电位差(也称为离子鞘)入射到衬底4230。
图5C是示出与图5B不同的等离子体ALD装置的一个方式的示意图。等离子体ALD装置4300包括处理室4320。处理室4320包括电极4313、原料排出口4324、衬底架4326且其上配置有衬底4330。电极4313包括原料引入口4323、将被引入的源气体供应到处理室4320内的淋浴喷头4314。另外，电极4313与可以通过电容器4317施加高频率的电源4315连接。衬底架4326也可以设置有施加一定的电位或高频率的机构。或者，衬底架4326既可以处于浮动状态也可以被接地。电极4313及衬底架4326分别被用作用来生成等离子体4331的上部电极及下部电极。等离子体ALD装置4300与等离子体ALD装置4200不同之处在于在电极4313与衬底架4326间设置有与可以通过电容器4322施加高频率的电源4321连接的筛网4319。通过设置筛网4319，可以使等离子体4231与衬底4130分离。从原料引入口4323引入的源气体由来自设置在处理室4320中的加热器的热被分解而沉积在衬底4330上。或者，从原料引入口4323引入的源气体在电极4313与衬底架4326间成为等离子体状态。成为等离子体状态的源气体通过筛网4319去除电荷而以自由基等电中性的状态到达衬底4130。由此，可以进行离子的入射或等离子带来的损伤被抑制的成膜。
<成膜序列>
图6A示出使用图4B所示的ALD装置的成膜序列。首先，将衬底4030配置于处理室4020内的衬底架4026(S101)。接着，调节加热器4027的温度(S102)。接着，以在衬底面内衬底4030具有一定的温度的方式将衬底4030保持在衬底架4026上(S103)。接着，通过上述第一步骤至第四步骤形成膜。就是说，向处理室4020交替地引入第一源气体及第二源气体，在衬底4030上形成膜(S104)。另外，也可以在S103与S104间进行使处理室4020内部设定为氧气氛的处理。通过在衬底4030的配置及保持后将处理室4020内部的气氛设定为氧气氛，有可能向衬底4030及设置在衬底4030上的膜添加氧。此外，有可能从成膜之前的衬底4030及设置在衬底4030上的膜脱离氢。有时衬底4030或膜中的氢与添加到衬底4030或膜中的氧起反应而成为水(H2O)，并且从衬底4030或膜脱离。
图6B示出上述成膜序列的具体例子。根据上述S101至S103，将衬底4030配置于衬底架4026，调整加热器4027的温度，保持衬底4030。
接着，交替地引入第一源气体及第二源气体，在衬底4030上形成膜(S104)。以脉冲状引入第一源气体及第二源气体。在图6B中，ON表示引入第一源气体及第二源气体的期间，OFF表示没有引入源气体的期间。在第一源气体及第二源气体都不被引入的期间进行处理室4020内的排气。向处理室4020引入第一源气体的脉冲时间为0.1秒以上且1秒以下，优选为0.1秒以上且0.5秒以下。在没有引入第一源气体的期间，即对处理室4020内进行排气的时间为1秒以上且15秒以下，优选为1秒以上且5秒以下。向处理室4020引入第二源气体的脉冲时间为0.1秒以上且30秒以下，优选为0.3秒以上且15秒以下。在没有引入第二源气体的期间，即对处理室4020内进行排气的时间为1秒以上且15秒以下，优选为1秒以上且5秒以下。
在成膜中，将第一源气体的引入(上述第一步骤)、第一源气体的排气(上述第二步骤)、第二源气体的引入(上述第三步骤)以及第二源气体的排气(上述第四步骤)称为一次循环，通过反复进行该循环，来形成具有所希望的厚度的膜。
另外，当在S103与S104间进行使处理室4020的内部设为氧气氛的处理时，也可以对处理室4020引入第二源气体。作为第二源气体，优选引入被用作氧化剂的选自臭氧(O3)、氧(O2)及水(H2O)中的一种或多种。在本实施方式中，作为第二源气体使用臭氧(O3)及氧(O2)。此时，优选与S104所示的方法同样地以脉冲状引入第二源气体，但是本发明不局限于此。能够连续引入第二源气体。在第二源气体都不被引入的期间进行处理室4020内的排气。向处理室4020引入第二源气体的脉冲时间为0.1秒以上且30秒以下，优选为0.3秒以上且15秒以下。在没有引入第二源气体的期间，即对处理室4020内进行排气的时间为1秒以上且15秒以下，优选为1秒以上且5秒以下。通过向处理室4020引入氧化剂等第二源气体，衬底4030或设置在衬底4030上的膜被暴露于氧化剂等第二源气体。
注意，当在衬底4030的配置(S101)之后如果不需要可以省略调节加热器4027的温度。此外，当在衬底4030的保持(S103)之后如果不需要可以省略将处理室4020内部的气氛设定为氧气氛。
图6C示出使用包括前驱物的多种源气体进行成膜的情况的序列的例子。在图6C中，将包括前驱物的源气体设为第一源气体、第三源气体及第四源气体，并且将包括氧化剂的源气体设为第二源气体。根据上述S101至S103，将衬底4030配置于衬底架4026，调整加热器4027的温度，保持衬底4030。
接着，依次引入第一源气体、第二源气体、第三源气体、第二源气体、第四源气体及第二源气体在衬底4030上进行成膜(S104)。以脉冲状引入第一源气体至第四源气体。在图6C中，ON表示引入第一源气体至第四源气体的期间，OFF表示没有引入源气体的期间。在第一源气体至第四源气体都不被引入的期间进行处理室4020内的排气。向处理室4020引入第一源气体、第三源气体及第四源气体的脉冲时间为0.1秒以上且1秒以下，优选为0.1秒以上且0.5秒以下。在没有引入第一源气体、第三源气体及第四源气体的期间，即对处理室4020内进行排气的时间为1秒以上且15秒以下，优选为1秒以上且5秒以下。向处理室4020引入第二源气体的脉冲时间为0.1秒以上且30秒以下，优选为0.3秒以上且15秒以下。在没有引入第二源气体的期间，即对处理室4020内进行排气的时间为1秒以上且15秒以下，优选为1秒以上且5秒以下。
在成膜中，将第一源气体的引入、第一源气体的排气、第二源气体的引入、第二源气体的排气、第三源气体的引入、第三源气体的排气、第二源气体的引入、第二源气体的排气、第四源气体的引入、第四源气体的排气、第二源气体的引入以及第二源气体的排气称为一次循环，通过反复进行该循环，来形成具有所希望的厚度的膜。
例如，在第一源气体包括包含铟的前驱物，第三源气体包括包含镓的前驱物且第四源气体包括包含锌的前驱物时，通过图6C所示的序列可以形成In-Ga-Zn氧化物。
注意，在图6C所示的序列中，第一源气体、第三源气体及第四源气体的引入顺序不局限于此。另外，一次循环中的第一源气体、第三源气体及第四源气体的引入次数不局限于1次。通过将某种源气体在一次循环中引入多次，可以形成其源气体所包含的金属元素的浓度高的膜。就是说，通过改变各气体的引入次数可以控制所形成的膜的原子个数比。另外，也可以将第一源气体、第三源气体及第四源气体或者选自上述源气体的两种源气体同时引入到处理室4020内。
本实施方式可以与其他实施方式及实施例等所记载的结构适当地组合而实施。
(实施方式2)
在本实施方式中，说明包括根据本发明的一个方式的晶体管200的半导体装置的一个例子。
<半导体装置的结构例子>
图8是根据本发明的一个方式的晶体管200及晶体管200周边的俯视图及截面图。
图8A是包括晶体管200的半导体装置的俯视图。图8B、图8C是该半导体装置的截面图。在此，图8B是沿着图8A中的点划线A1-A2的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。图8C是沿着图8A中的点划线A3-A4的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。注意，在图8A的俯视图中，为了明确起见，省略附图中的部分构成要素。
本发明的一个方式的半导体装置包括晶体管200、被用作层间膜的绝缘体214、绝缘体216、绝缘体280(绝缘体280a及绝缘体280b)、绝缘体274及绝缘体281。另外，该半导体装置还包括与晶体管200电连接且被用作插头的导电体240(导电体240a及导电体240b)。此外，还包括与被用作插头的导电体240的侧面接触的绝缘体241(绝缘体241a及绝缘体241b)。
另外，以与形成在绝缘体280、绝缘体274及绝缘体281中的开口的侧壁接触的方式设置有绝缘体241，以与其侧面接触的方式设置有导电体240的第一导电体，其内侧设置有导电体240的第二导电体。在此，导电体240的顶面的高度与绝缘体281的顶面的高度可以大致相同。另外，在晶体管200中，层叠有导电体240的第一导电体与导电体240的第二导电体，但是本发明不局限于此。例如，导电体240也可以具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
另外，绝缘体280包括绝缘体280a以及配置在绝缘体280a上的绝缘体280b。注意，图8示出绝缘体280具有两层的叠层结构的例子，但是本实施方式不局限于此。绝缘体280也可以具有单层结构或三层以上的叠层结构。
[晶体管200]
如图8所示，晶体管200包括配置在衬底(未图示)上且填埋于绝缘体216中地配置的导电体205、配置在绝缘体216及导电体205上的绝缘体222、配置在绝缘体222上的绝缘体224、配置在绝缘体224上的氧化物230(氧化物230a、氧化物230b及氧化物230c(氧化物230c1及氧化物230c2))、配置在氧化物230上的绝缘体250、配置在绝缘体250上的导电体260(导电体260a及导电体260b)、与氧化物230b的顶面的一部分接触的导电体242a及导电体242b、与绝缘体224的顶面的一部分、氧化物230a的侧面、氧化物230b的侧面、导电体242a的侧面、导电体242a的顶面、导电体242b的侧面及导电体242b的顶面接触地配置的绝缘体254。
氧化物230优选包括配置在绝缘体224上的氧化物230a、配置在氧化物230a上的氧化物230b以及配置在氧化物230b上且其至少一部分与氧化物230b的顶面接触的氧化物230c。当在氧化物230b之下设置有氧化物230a时，可以防止杂质从形成在氧化物230a下的结构物扩散到氧化物230b。当在氧化物230b之上设置有氧化物230c时，可以防止杂质从形成在氧化物230c的上方的结构物扩散到氧化物230b。另外，氧化物230c优选包括氧化物230c1以及配置在氧化物230c1上的氧化物230c2。注意，在图8中氧化物230c具有氧化物230c1与氧化物230c2的两层结构，但是也可以具有单层结构或三层以上的叠层结构。
注意，在晶体管200中，在形成沟道的区域及其附近氧化物230具有氧化物230a、氧化物230b及氧化物230c的三层的叠层结构，但是本发明不局限于此。例如，氧化物230也可以具有氧化物230b的单层结构、氧化物230a和氧化物230b的两层结构、氧化物230b和氧化物230c的两层结构、或者四层以上的叠层结构。此外，氧化物230a、氧化物230b的每一个也可以具有叠层结构。
此外，优选在晶体管200中将被用作半导体的金属氧化物(以下也称为氧化物半导体)用于包含沟道形成区域的氧化物230(氧化物230a、氧化物230b及氧化物230c)。
由于将氧化物半导体用于沟道形成区域晶体管200的非导通状态下的泄漏电流(关态电流)极小，所以可以提供功耗低的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管200。
例如，作为氧化物230优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，作为元素M优选使用铝、镓、钇或锡。此外，作为氧化物230也可以使用In-M氧化物、In-Zn氧化物、M-Zn氧化物。
在此，在氧化物230中存在氢、氮或金属元素等杂质的情况下，有时载流子密度增大，电阻会降低。另外，在氧化物230的氧浓度降低的情况下，有时载流子密度增大，电阻会降低。
在以与氧化物230的顶面接触的方式设置的被用作源电极或漏电极的导电体242(导电体242a及导电体242b)具有吸收氧化物230的氧的功能或者对氧化物230供应氢、氮或金属元素等杂质的功能的情况下，有时在氧化物230中部分地形成低电阻区域。导电体242形成在氧化物230b上，导电体242不接触于氧化物230a及氧化物230b的侧面或绝缘体224。由此，可以抑制氧化物230a、氧化物230b及绝缘体224中的至少一个所包含的氧使导电体242氧化。另外，可以抑制包含在氧化物230a及氧化物230b中的氧，尤其是包含在沟道形成区域及其附近的氧从氧化物230a及氧化物230b的侧面被导电体242吸收。
在此，图9示出图8B中的沟道形成区域附近的放大图。
如图9所示，以与氧化物230b上接触的方式设置有导电体242，在氧化物230的与导电体242的界面及其附近作为低电阻区域形成有区域249(区域249a及区域249b)。氧化物230包括被用作晶体管200的沟道形成区域的区域234、以及区域249，并且具有被用作源区域或漏区域的区域231(区域231a及区域231b)及区域234和区域231之间的区域232(区域232a及区域232b)。
在被用作源区域或漏区域的区域231中，尤其是区域249是由于氧浓度低或者包含氢、氮或金属元素等杂质，因此其载流子浓度增加而其电阻降低的区域。换言之，区域231是与区域234相比载流子密度高且电阻低的区域。另外，被用作沟道形成区域的区域234是与区域231相比，尤其与区域249相比其氧浓度更高或者杂质浓度更低，所以载流子密度低的高电阻区域。另外，区域232的氧浓度优选等于或高于区域231的氧浓度，优选等于或低于区域234的氧浓度。或者，区域232的杂质浓度优选等于或低于区域231的杂质浓度，优选等于或高于区域234的杂质浓度。
就是说，区域232由于所包含的氧的浓度或杂质的浓度具有与区域234相同程度的电阻值，因而区域232有时与区域234同样地被用作沟道形成区域、有时被用作具有与区域231相同程度的电阻值的低电阻区域、或者有时被用作其电阻高于区域231且低于区域234的低电阻区域。尤其是，在氧化物230的一部分具有后面说明的CAAC-OS的情况下，区域231所包含的杂质在a-b面方向上容易扩散，而区域232有时低电阻化。
另外，在作为低电阻区域的区域249包含金属元素的情况下，区域249优选除了氧化物230之外还包含铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等金属元素中的一个或多个。
另外，在图9中，区域249在氧化物230b的厚度方向上形成在氧化物230b的与导电体242的界面附近，但是不局限于此。例如，区域249的厚度也可以与氧化物230b的厚度大致相同，区域249也可以形成在氧化物230a中。另外，在图9中，区域249只形成在区域231中，但是本实施方式不局限于此。如上所述那样，在杂质a-b面方向上扩散的情况下，区域249可以形成在区域231及区域232中，也可以形成在区域231及区域232的一部分中，还可以形成在区域231、区域232和区域234的一部分中。
在氧化物230中，有时难以明确地观察各区域的边界。在各区域中检测出的金属元素的浓度和氢及氮等杂质元素的浓度不需要必须按每区域分阶段地变化，也可以在各区域中逐渐地变化(也称为渐变(gradation))。就是说，越接近沟道形成区域金属元素的浓度和氢及氮等杂质元素的浓度越小即可。
为了选择性地降低氧化物230的电阻，作为导电体242例如优选使用包含铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等提高导电性的金属元素和杂质中的至少一个的材料。或者，在形成成为导电体242的导电膜242A时，使用对氧化物230注入形成氧空位的元素或者被氧空位俘获的元素等杂质的材料或成膜方法等即可。例如，作为该元素，可以举出氢、硼、碳、氮、氟、磷、硫、氯、稀有气体元素等。另外，作为稀有气体的典型例子有氦、氖、氩、氪、氙等。
在此，在使用氧化物半导体的晶体管中，如果氧化物半导体中的形成沟道的区域存在杂质及氧空位，电特性则容易变动，有时降低可靠性。另外，在氧化物半导体中的形成沟道的区域包含氧空位的情况下，晶体管趋于具有常开启特性。因此，尽可能降低形成沟道的区域234中的氧空位。
为了抑制晶体管的常开启化，优选使与氧化物230接近的绝缘体250包含通过加热脱离的氧(也称为过剩氧)。绝缘体250所包含的氧扩散到氧化物230，降低氧化物230的氧空位，由此可以抑制晶体管的常开启化。
换言之，通过将绝缘体250所包含的氧扩散到氧化物230的区域234，可以降低氧化物230的区域234中的氧空位。另外，通过将绝缘体280所包含的氧经过氧化物230c扩散到氧化物230的区域234，可以降低氧化物230的区域234中的氧空位。此时，也可以采用如下结构，即氧化物230c具有包括氧化物230c1及氧化物230c2的叠层结构，并且绝缘体280所包含的氧经过氧化物230c1扩散到氧化物230的区域234。再者，作为氧化物230c2使用不容易透过氧的材料，可以抑制绝缘体280所包含的氧扩散到绝缘体250或导电体260，并且可以高效地对氧化物230的区域234供应绝缘体280的氧。
通过采用上述结构，可以控制对氧化物230的氧的供应量，并且能够得到高可靠性并被抑制常开启化的晶体管。
导电体260被用作晶体管200的栅电极，导电体242a及导电体242b分别被用作晶体管200的源电极或漏电极。在晶体管200中，以填埋形成于绝缘体280等的开口的方式自对准地形成导电体260。通过如此形成导电体260，可以在导电体242a和导电体242b之间的区域中无需对准并确实地配置导电体260。
导电体260优选包括导电体260a以及配置在导电体260a上的导电体260b。例如，优选以包围导电体260b的底面及侧面的方式配置导电体260a。另外，如图8B所示，导电体260的顶面与绝缘体250的顶面及氧化物230c的顶面大致一致。
在此，导电体260有时被用作第一栅(也称为顶栅极)电极。导电体205有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200的阈值电压(Vth)。尤其是，通过对导电体205供应负电位，可以使晶体管200的Vth大于0V且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260供应的电位为0V时的漏极电流。
此外，绝缘体222及绝缘体254优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。此外，绝缘体222及绝缘体254优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，与绝缘体224相比，绝缘体222及绝缘体254优选都具有抑制氢和氧中的一个或两个的扩散的功能。例如，与绝缘体250相比，绝缘体222及绝缘体254优选具有抑制氢和氧中的一个或两个的扩散的功能。另外，与绝缘体280相比，绝缘体222及绝缘体254优选具有抑制氢和氧中的一个或两个的扩散的功能。
此外，在本说明书中，有时将具有抑制氢或氧的扩散的功能的膜称为氢或氧不容易透过的膜、氢或氧的透过性低的膜、对氢或氧具有阻挡性的膜、对于氢或氧的阻挡膜等。此外，在阻挡膜具有导电性时，有时将该阻挡膜称为导电阻挡膜。
另外，如图8B所示，绝缘体254优选与导电体242a及导电体242b的顶面、彼此相对的侧面以外的导电体242a和导电体242b的侧面、氧化物230a及氧化物230b的侧面以及绝缘体224的顶面的一部分接触。通过采用上述结构，绝缘体280由绝缘体254与绝缘体224、氧化物230a及氧化物230b隔开。由此，可以抑制绝缘体280等中的氢等杂质进入绝缘体224、氧化物230a及氧化物230b。
另外，如图8B所示，晶体管200具有绝缘体274与导电体260、绝缘体250及氧化物230c的各顶面接触的结构。通过采用上述结构，可以抑制绝缘体281等中的氢等杂质混入绝缘体250。因此，可以抑制对晶体管的电特性及晶体管的可靠性带来的负面影响。
氧化物230c形成在沟道形成区域的氧化物230b上。在后面说明，有可能成为沟道形成区域的氧化物230b优选具有结晶性。于是，在形成氧化物230c时优选使用不容易发生向氧化物230b的成膜损伤的成膜方法。例如，ALD法是不容易发生向被成膜面的损伤的成膜方法。因此，通过使用ALD法形成氧化物230c，可以减少向被成膜面的氧化物230b的成膜损伤而保持氧化物230b的结晶性。
另外，如图8C所示，氧化物230c形成在绝缘体280等中的开口的底部及侧面。于是，该开口的底部及侧面的氧化物230c的膜厚度优选为相同。ALD法是对具有台阶或凹凸的结构体的覆盖性良好的成膜方法。因此，通过使用ALD法形成氧化物230c，可以使该开口的底部及侧面的氧化物230c的膜厚度相同。例如，可以将该开口底部的氧化物230c的膜厚度与该开口侧面的氧化物230c的膜厚度的比例设为0.5以上且1以下，优选为0.7以上且1以下，更优选为0.9以上且1以下。另外，通过使用ALD法，可以在沟道形成区域中的氧化物230b的侧面及顶面上使氧化物230c的膜厚度相同。例如，可以将沟道形成区域中的氧化物230b的顶面上的氧化物230c的膜厚度与沟道形成区域中的氧化物230b的侧面的氧化物230c的膜厚度的比率设为0.5以上且1以下，优选为0.7以上且1以下，更优选为0.9以上且1以下。另外，在使用ALD法形成的氧化物230c具有结晶结构时，其c轴可以与该开口的侧面、氧化物230b的侧面等被成膜面的法线方向大致平行。
另外，如图8C所示，在晶体管200的沟道宽度方向上，以绝缘体224的底面为基准的导电体260中的不重叠于氧化物230b的区域的底面的高度优选低于氧化物230b的底面的高度。此外，在氧化物230b和导电体260不重叠的区域中的导电体260的底面的高度和氧化物230b的底面的高度之间的差异为0nm以上且100nm以下，优选为3nm以上且50nm以下，更优选为5nm以上且20nm以下。
如此，采用被用作栅电极的导电体260隔着氧化物230c及绝缘体250覆盖沟道形成区域的氧化物230b的侧面及顶面的结构，该结构容易使导电体260的电场作用于沟道形成区域的氧化物230b整体。由此，可以提高晶体管200的通态电流及频率特性。
由此，根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。此外，根据本发明的一个方式可以提供一种高可靠性的半导体装置。此外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。此外，根据本发明的一个方式可以提供一种通态电流大的半导体装置。此外，根据本发明的一个方式可以提供一种具有高频率特性的半导体装置。此外，根据本发明的一个方式可以提供一种生产率高的半导体装置。此外，根据本发明的一个方式可以提供一种生产率高的半导体装置。
下面，说明包括根据本发明的一个方式的晶体管200的半导体装置的详细结构。
绝缘体214优选被用作抑制水、氢等杂质从衬底一侧扩散到晶体管200的绝缘阻挡膜。因此，作为绝缘体214优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的绝缘材料。
例如，优选的是，作为绝缘体214使用氧化铝、氮化硅等。由此，可以抑制水、氢等杂质从与绝缘体214相比更靠近衬底一侧扩散到晶体管200一侧。此外，可以抑制包含在绝缘体224等中的氧扩散到与绝缘体214相比更靠近衬底一侧。此外，绝缘体214可以采用氧化铝与氮化硅的叠层。
此外，优选的是，绝缘体214的氢浓度低，并且绝缘体214具有抑制氢的扩散的功能。通过降低绝缘体214中的氢浓度，可以抑制水、氢等杂质从与绝缘体214相比更靠近衬底一侧扩散到晶体管200一侧。具体而言，在绝缘体214中，利用二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于5×1021atoms/cm3，优选低于5×1020atoms/cm3，更优选低于1×1020atoms/cm3。例如，作为绝缘体214，优选使用通过溅射法形成的氮化硅。
绝缘体216、绝缘体280及绝缘体281的介电常数优选比绝缘体214低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体216、绝缘体280及绝缘体281，适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。
另外，绝缘体216优选包括氢浓度低且与化学计量组成相比氧过剩存在的区域(以下也称为“过剩氧区域”)或者包含(过剩氧)。由此，可以抑制氢混入氧化物230中，或者可以对氧化物230供应氧而减少氧化物230中的氧空位。
具体而言，在氢浓度低且具有过剩氧区域或者过剩氧的绝缘体中，通过SIMS测得的氢浓度设为低于5×1020atoms/cm3，优选低于1×1020atoms/cm3，更优选低于5×1019atoms/cm3。另外，通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy，热脱附谱)分析中换算为氧分子的氧的脱离量为2.0×1014molecules/cm2以上，优选为1.0×1015molecules/cm2以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且500℃以下的范围内。作为该绝缘体，例如可以使用利用溅射法形成的氧化硅。
此外，绝缘体216也可以具有叠层结构。例如，也可以采用在绝缘体216中的至少与导电体205的侧面接触的部分设置与绝缘体214相同的绝缘体的结构。通过采用这种结构，可以抑制导电体205被包含在绝缘体216中的氧氧化。或者，可以抑制包含在绝缘体216中的氧量因导电体205减小。
导电体205以与氧化物230及导电体260重叠的方式配置。另外，导电体205优选以填埋于绝缘体214或绝缘体216中的方式设置。在此，导电体205的顶面的平坦性优选为高。例如，导电体205的顶面的平均表面粗糙度(Ra)为1nm以下，优选为0.5nm以下，更优选为0.3nm以下即可。由此，可以提高形成在导电体205上的绝缘体224的平坦性，并提高氧化物230a、氧化物230b及氧化物230c的结晶性。
另外，如图8A所示，导电体205优选比氧化物230b中的不与导电体242a及导电体242b重叠的区域大。尤其是，如图8C所示，导电体205优选延伸到氧化物230b中的与沟道宽度方向交叉的端部的外侧的区域。就是说，优选在氧化物230b的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。或者，通过设置较大的导电体205，在形成导电体205以后的制造工序中的使用等离子体的处理中，有时可以缓和局部带电(也称为电荷积聚(charge up))。注意，本发明的一个方式不局限于此。导电体205至少与位于导电体242a与导电体242b之间的氧化物230重叠。
此外，如图8C所示，将导电体205延伸来用作布线。但是，本发明不局限于此，也可以在导电体205下设置被用作布线的导电体。此外，不一定需要在每一个晶体管中设置一个导电体205。例如，在多个晶体管中可以共同使用导电体205。
虽然在晶体管200中层叠有导电体205的第一导电体与导电体205的第二导电体，但是本发明不局限于此。例如，导电体205可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体205的第一导电体，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。在本说明书中，抑制杂质或氧的扩散的功能是指抑制该杂质和该氧中的任一个或全部的扩散的功能。
当作为导电体205的第一导电体使用具有抑制氧的扩散的功能的导电材料时，可以抑制导电体205的第二导电体氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌、氧化钌等。因此，作为导电体205的第一导电体，可以使用上述导电材料的单层或叠层。例如，导电体205的第一导电体可以为钽、氮化钽、钌或氧化钌与钛或氮化钛的叠层。
另外，作为导电体205的第二导电体，优选使用以钨、铜或铝为主要成分的导电材料。在附图中，以单层图示导电体205的第二导电体，但是导电体205的第二导电体也可以具有叠层结构，例如，可以为钛或氮化钛与上述导电材料的叠层。
另外，也可以采用层叠三层的导电体205(导电体205的第一导电体、导电体205的第二导电体及导电体205的第三导电体)的结构。例如，也可以采用形成导电体205的第一导电体及导电体205的第二导电体之后去除导电体205的第二导电体的一部分来在导电体205的第二导电体形成槽而将导电体205的第三导电体埋入于该槽中的结构。由此，可以形成其顶面平坦的导电体205。通过提高绝缘体216和导电体205的顶面的平坦性，可以提高氧化物230a、氧化物230b、氧化物230c的结晶性。作为导电体205的第三导电体，可以使用与导电体205的第一导电体或导电体205的第二导电体相同的材料。
绝缘体222及绝缘体224被用作栅极绝缘体。
绝缘体222优选被用作抑制水、氢等杂质从衬底一侧扩散到晶体管200的绝缘阻挡膜。例如，绝缘体222的氢透过性优选比绝缘体224低。此外，通过由绝缘体222及绝缘体254包围绝缘体224、氧化物230等，可以抑制水、氢等杂质从外部扩散到绝缘体224及氧化物230。
再者，绝缘体222优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，绝缘体222的氧透过性优选比绝缘体224低。通过使绝缘体222具有抑制氧或杂质的扩散的功能，可以减少氧化物230所具有的氧扩散到衬底一侧，所以是优选的。另外，可以抑制导电体205与绝缘体224或氧化物230所包含的氧起反应。
绝缘体222优选使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放或氢等杂质从晶体管200的周围部扩散到氧化物230的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
此外，作为绝缘体222，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
在此，在与氧化物230接触的绝缘体224中，优选通过加热使氧脱离。例如，作为绝缘体224适当地使用氧化硅、氧氮化硅等，即可。通过以与氧化物230接触的方式设置包含过剩氧的绝缘体，可以减少氧化物230中的氧空位，从而可以提高晶体管200的可靠性。
具体而言，作为绝缘体224，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS分析中换算为氧分子的氧的脱离量为1.0×1018molecules/cm3以上，优选为1.0×1019molecules/cm3以上，进一步优选为2.0×1019molecules/cm3以上，或者3.0×1020molecules/cm3以上的氧化物膜。进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
另外，优选的是，绝缘体224的氢浓度低，并且绝缘体224包括氧过剩区域或者包含过剩氧，例如，可以使用与绝缘体216相同的材料形成。
此外，绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。例如，也可以在绝缘体222下设置有与绝缘体224同样的绝缘体。
作为氧化物230优选使用被用作氧化物半导体的金属氧化物。例如，作为该金属氧化物优选使用带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。通过使用这种晶体管，可以提供一种低功耗的半导体装置。
此外，氧化物230优选具有各金属原子的原子个数比互不相同的氧化物的叠层结构。具体而言，用于氧化物230a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物230b的金属氧化物的构成元素中的元素M的原子个数比。另外，用于氧化物230a的金属氧化物中的In与元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的In与元素M的原子个数比。另外，用于氧化物230b的金属氧化物中的元素M与In的原子个数比优选大于用于氧化物230a的金属氧化物中的元素M与In的原子个数比。氧化物230c可以使用可用于氧化物230a或氧化物230b的金属氧化物。
另外，在氧化物230c具有叠层结构时，氧化物230c1优选至少含有构成氧化物230b所使用的金属氧化物的金属元素中的一种，更优选的是含有所有上述金属元素。例如，优选的是，作为氧化物230c1使用In-Ga-Zn氧化物，作为氧化物230c2使用In-Ga-Zn氧化物、Ga-Zn氧化物或氧化镓。由此，可以降低氧化物230b与氧化物230c1的界面的缺陷态密度。另外，氧化物230c2优选为比氧化物230c1抑制氧的扩散或透过的金属氧化物。通过在绝缘体250与氧化物230c1之间设置氧化物230c2，可以抑制包含在绝缘体280中的氧扩散到绝缘体250。因此，该氧易于通过氧化物230c1供应给氧化物230。
另外，氧化物230b优选具有结晶性。例如，优选使用CAAC-OS(c-axis alignedcrystalline oxide semiconductor)。CAAC-OS等的具有结晶性的氧化物具有杂质及缺陷(氧空位等)少的结晶性高且致密的结构。因此，可以抑制源电极或漏电极从氧化物230b抽出氧。因此，即使进行热处理也可以减少从氧化物230b被抽出的氧，所以晶体管200对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。
另外，在氧化物230c具有叠层结构时，氧化物230c1及氧化物230c2优选具有结晶性，更优选的是氧化物230c2的结晶性比氧化物230c1的结晶性高。尤其优选的是，氧化物230c1及氧化物230c2使用CAAC-OS，并且氧化物230c1及氧化物230c2中的结晶的c轴朝向与氧化物230c1及氧化物230c2的被形成面或顶面大致垂直的方向。CAAC-OS具有在c轴方向上不易使氧移动的特性。因此，通过在氧化物230c1与绝缘体250之间设置氧化物230c2，可以防止氧化物230c1中的氧扩散至绝缘体250，由此可以将该氧高效地供应给氧化物230。
优选的是，使氧化物230a及氧化物230c的导带底的能级高于氧化物230b的导带底的能级。换言之，氧化物230a及氧化物230c的电子亲和势优选小于氧化物230b的电子亲和势。
在此，在氧化物230a、氧化物230b及氧化物230c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物230a、氧化物230b及氧化物230c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面以及氧化物230b与氧化物230c的界面的混合层的缺陷态密度。
另外，在氧化物230c具有叠层结构时，优选的是，使氧化物230a及氧化物230c2的导带底的能级高于氧化物230b及氧化物230c1的导带底的能级。换言之，氧化物230a及氧化物230c2的电子亲和势优选小于氧化物230b及氧化物230c1的电子亲和势。
通过作为氧化物230a、氧化物230b、氧化物230c1及氧化物230c2采用上述结构，可以降低氧化物230a与氧化物230b的界面、氧化物230b与氧化物230c1的界面以及氧化物230c1与氧化物230c2的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，从而晶体管200可以得到高通态电流及高频率特性。
具体而言，通过使氧化物230a与氧化物230b以及氧化物230b与氧化物230c除了氧之外还包含共同元素作为主要成分，可以形成缺陷态密度低的混合层。例如，在氧化物230b为In-Ga-Zn氧化物的情况下，作为氧化物230a及氧化物230c可以使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
具体而言，作为氧化物230a使用In：Ga：Zn＝1：3：4[原子个数比]或1：1：0.5[原子个数比]的金属氧化物，即可。此外，作为氧化物230b使用In：Ga：Zn＝1：1：1[原子个数比]、In：Ga：Zn＝4：2：3[原子个数比]或3：1：2[原子个数比]的金属氧化物，即可。此外，作为氧化物230c使用In：Ga：Zn＝1：3：4[原子个数比]、In：Ga：Zn＝4：2：3[原子个数比]、Ga：Zn＝2：1[原子个数比]或Ga：Zn＝2：5[原子个数比]的金属氧化物，即可。此外，作为氧化物230c具有叠层结构的情况下的具体例子，可以举出氧化物230c1的In：Ga：Zn＝4：2：3[原子个数比]和作为氧化物230c2的In：Ga：Zn＝1：3：4[原子个数比]的叠层结构、作为氧化物230c1的In：Ga：Zn＝4：2：3[原子个数比]和作为氧化物230c2的Ga：Zn＝2：1[原子个数比]的叠层结构、作为氧化物230c1的In：Ga：Zn＝4：2：3[原子个数比]和作为氧化物230c2的Ga：Zn＝2：5[原子个数比]的叠层结构、作为氧化物230c1的In：Ga：Zn＝4：2：3[原子个数比]和作为氧化物230c2的氧化镓的叠层结构等。另外，上述原子个数比表示溅射靶材中的原子个数比或者所形成的膜中的原子个数比。
此时，载流子的主要路径为氧化物230b。通过使氧化物230a及氧化物230c具有上述结构，可以降低氧化物230a与氧化物230b的界面及氧化物230b与氧化物230c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，从而晶体管200可以得到高通态电流及高频率特性。此外，在氧化物230c具有叠层结构时，被期待降低上述氧化物230b和氧化物230c之间的界面的缺陷态密度的效果及抑制氧化物230c所具有的构成元素扩散到绝缘体250一侧的效果。更具体而言，在氧化物230c具有叠层结构时，因为使不包含In或降低In的浓度的氧化物位于叠层结构的上方，所以可以抑制会扩散到绝缘体250一侧的In。由于绝缘体250被用作栅极绝缘体，因此在In扩散在其中的情况下导致晶体管的特性不良。由此，通过使氧化物230c具有叠层结构，可以提供可靠性高的半导体装置。
此外，通过氧化物230c具有叠层结构，有时载流子的主要路径为氧化物230b及氧化物230c1的界面及其附近。
另外，因为氧化物230c1与绝缘体280的侧面接触，由此可以将绝缘体280所包含的氧经过氧化物230c1供应给晶体管200的沟道形成区域。另外，作为氧化物230c2优选使用不容易透过氧的材料。通过采用上述材料，可以抑制绝缘体280所包含的氧透过氧化物230c2并被绝缘体250或导电体260吸收，因此能够高效地对沟道形成区域供应氧。
在氧化物230b上设置有被用作源电极及漏电极的导电体242(导电体242a及导电体242b)。导电体242的厚度例如为1nm以上且50nm以下，优选为2nm以上且25nm以下，即可。
作为导电体242，例如优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。这些材料是不容易氧化的导电材料或者即使吸收氧也维持导电性的材料，所以是优选的。
另外，也可以在氧化物230b、导电体242(导电体242a及导电体242b)间设置氧化物。由此，导电体242不与氧化物230接触，可以抑制导电体242吸收氧化物230的氧。就是说，通过防止导电体242的氧化，可以抑制导电体242的导电率的降低。因此，该氧化物优选具有抑制导电体242的氧化的功能。
此外，上述氧化物优选具有导电性。通过在导电体242与氧化物230b间配置具有导电性的上述氧化物，导电体242与氧化物230b间的电阻得到降低，所以是优选的。通过采用这种结构，可以提高晶体管200的电特性及可靠性。此外，上述氧化物也可以具有结晶结构。
作为上述氧化物，可以使用包含锌的氧化物。例如，可以使用锌氧化物、镓锌氧化物、铟锌氧化物、铟镓锌氧化物等。或者，也可以使用铟氧化物、铟锡氧化物等。另外，上述氧化物优选为包含与氧原子的键合强的金属原子的氧化物。另外，上述氧化物的导电率优选高于氧化物230(氧化物230a、氧化物230b及氧化物230c)的导电率。另外，上述氧化物的膜厚度优选为1nm以上且10nm以下，更优选为1nm以上且5nm以下。另外，上述氧化物优选具有结晶性。在上述氧化物具有结晶性时，可以抑制氧化物230中的氧的释放。例如，在上述氧化物具有六方晶等的结晶结构时，有时可以抑制氧化物230中的氧的释放。
绝缘体254与绝缘体214等同样地优选被用作抑制水、氢等杂质从绝缘体280一侧扩散到晶体管200的阻挡绝缘膜。例如，绝缘体254的氢透过性优选比绝缘体224低。如图8B所示，绝缘体254优选接触于导电体242a的顶面及侧面、导电体242b的顶面及侧面、氧化物230a及氧化物230b的侧面以及绝缘体224的顶面的一部分。通过采用该结构，绝缘体280由绝缘体254从绝缘体224、氧化物230a及氧化物230b隔开。由此，可以抑制绝缘体280中氢扩散到氧化物230a及氧化物230b，所以晶体管200可以获得良好的电特性及可靠性。
再者，绝缘体254优选还具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，绝缘体254的氧透过性优选比绝缘体280或绝缘体224低。
绝缘体254优选通过溅射法形成。通过在包含氧的气氛下使用溅射法形成绝缘体254，可以对绝缘体224与绝缘体254接触的区域附近添加氧。由此，可以将氧从该区域通过绝缘体224供应到氧化物230中。在此，通过使绝缘体254具有抑制扩散到上方的氧的功能，可以防止氧从氧化物230扩散到绝缘体280。此外，通过使绝缘体222具有抑制扩散到下方的氧的功能，可以防止氧从氧化物230扩散到衬底一侧。如此，对氧化物230中的沟道形成区域应氧。由此，可以减少氧化物230的氧空位并抑制晶体管的常开启化。
作为绝缘体254，例如可以形成包含铝和铪中的一个或多个的氧化物的绝缘体。此时，绝缘体254优选利用ALD法形成。因为ALD法的覆盖率高，所以可以防止由凹凸导致的绝缘体254的断开等。
作为绝缘体254，例如可以使用包含氮化铝的绝缘体。作为绝缘体254，优选使用其组成式满足AlNx(x为大于0且为2以下的实数，x优选为大于0.5且为1.5以下的实数)的氮化物绝缘体。因此，可以形成具有高绝缘性及高热传导率的膜，由此可以提高在驱动晶体管200时产生的热的散热性。此外，作为绝缘体254，也可以使用氮化铝钛、氮化钛等。在此情况下，通过使用溅射法，可以在不使用氧或臭氧等氧化性高的气体作为沉积气体的状态下形成膜，所以这是优选的。此外，也可以使用氮化硅或氮氧化硅等。
另外，作为绝缘体254，优选使用将具有抑制氢或氧的扩散的功能的绝缘材料中构成氧化物230b所使用的金属氧化物的金属元素中的至少一个作为主要成分的绝缘材料。由此，在去除绝缘体254的一部分时不产生来源于绝缘体254的杂质，从而可以抑制杂质附着于氧化物230b的区域234。
另外，在作为氧化物230b使用In-M-Zn氧化物时，作为绝缘体254例如可以使用包含元素M的氧化物、M-Zn氧化物、In-M-Zn氧化物等。注意，在作为绝缘体254使用In-M-Zn氧化物时，相对于铟的元素M的原子个数比越大越好。例如，该原子个数比设为1以上。通过增大该原子个数比，可以提高该氧化物的绝缘性。
此外，绝缘体254可以具有两层以上的多层结构。例如，作为绝缘体254，可以在包含氧的气氛下使用溅射法形成第一层，然后使用ALD法形成第二层，来形成两层结构。因为ALD法是覆盖性良好的成膜方法，所以可以防止因第一层的凹凸而产生断开等。在绝缘体254具有两层以上的多层结构的情况下，也可以采用由不同材料构成的多层结构。例如，可以采用氧化硅、氧氮化硅、氮氧化硅或氮化硅与具有抑制氢等杂质及氧透过的功能的绝缘体的叠层结构。作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如，可以使用包含铝和铪中的一个或两个的氧化物的绝缘体。
绝缘体250被用作栅极绝缘体。绝缘体250优选以与氧化物230c的顶面接触的方式配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
绝缘体250与绝缘体224同样地优选使用通过加热释放氧的绝缘体形成。通过作为绝缘体250以与氧化物230c的顶面接触的方式设置通过加热释放氧的绝缘体，可以高效地对氧化物230b的沟道形成区域供应氧。此外，与绝缘体224同样，优选降低绝缘体250中的水、氢等杂质的浓度。绝缘体250的厚度优选为1nm以上且20nm以下。
此外，也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制氧从绝缘体250扩散到导电体260。通过设置抑制氧的扩散的金属氧化物，从绝缘体250扩散到导电体260的氧被抑制。换言之，可以抑制供应到氧化物230的氧量的减少。另外，可以抑制因绝缘体250中的氧所导致的导电体260的氧化。
另外，上述金属氧化物有时被用作栅极绝缘体的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体250的情况下，作为上述金属氧化物优选使用作为相对介电常数高的high-k材料的金属氧化物。通过使栅极绝缘体具有绝缘体250与上述金属氧化物的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。另外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。
另外，上述金属氧化物也可以被用作第一栅电极的一部分。例如，可以将可用作氧化物230的氧化物半导体用作上述金属氧化物。在此情况下，通过利用溅射法形成导电体260，可以降低上述金属氧化物的电阻值使其变为导电体。
通过设置上述金属氧化物，可以提高晶体管200的通态电流，而无需减少来自导电体260的电场的影响。另外，通过利用绝缘体250及上述金属氧化物的物理厚度保持导电体260与氧化物230之间的距离，可以抑制导电体260与氧化物230之间的泄漏电流。另外，通过设置绝缘体250及上述金属氧化物的叠层结构，可以容易调节导电体260与氧化物230之间的物理距离及从导电体260施加到氧化物230的电场强度。
具体而言，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。特别是，优选使用包含铝和铪中的一个或两个的氧化物的绝缘体。另外，可以通过使能够用于氧化物230的氧化物半导体低电阻化来将其用作上述金属氧化物。
虽然在图8中导电体260具有导电体260a与导电体260b的两层结构，但是也可以采用单层结构或三层以上的叠层结构。
在此，作为导电体260a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
此外，当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌、氧化钌等。
另外，由于导电体260还被用作布线，所以优选使用导电性高的导电体。例如，导电体260b可以使用以钨、铜或铝为主要成分的导电材料。另外，导电体260b可以具有叠层结构，例如可以具有钛、氮化钛与上述导电材料的叠层结构。
例如，绝缘体280优选具有氧化硅、氧氮化硅、氮氧化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。尤其是，由于氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域，所以是优选的。为了对氧化物230b经过氧化物230c(在氧化物230c具有叠层结构时氧化物230c1)供应绝缘体280所包含的氧，绝缘体280优选包含进一步多的氧，例如绝缘体280优选包含比化学计量比多的氧。为了增加绝缘体280所包含的氧浓度，用于绝缘体280的形成的成膜气体优选包含氧。
另外，优选绝缘体280中的水或氢等杂质的浓度得到降低。此外，绝缘体280也可以具有两层以上的叠层结构。此外，绝缘体280的顶面也可以被平坦化。此外，优选的是，绝缘体280的氢浓度低，并且绝缘体280包括氧过剩区域或者包含过剩氧，例如，可以使用与绝缘体216相同的材料形成。
虽然图8中示出绝缘体280为绝缘体280a与绝缘体280b的两层结构的例子，但是其也可以采用单层结构或三层以上的叠层结构。
绝缘体280a以与绝缘体224的顶面的一部分、氧化物230a及氧化物230b的侧面、导电体242a的侧面、导电体242a的顶面、导电体242b的侧面及导电体242b的顶面接触的方式配置。
例如，绝缘体280a及绝缘体280b优选使用具有过剩氧区域的绝缘材料或容易被形成过剩氧区域的绝缘材料。具体而言，绝缘体280a可以使用利用溅射法形成的氧化硅，绝缘体280b可以使用利用CVD法形成的氧氮化硅。绝缘体280a的膜厚度优选为30nm以上且100nm以下，更优选为40nm以上且80nm以下。通过采用该两层叠层结构，可以提高绝缘体280的覆盖性。
另外，例如，优选的是，作为绝缘体280a使用具有过剩氧区域的绝缘材料或者容易被形成过剩氧区域的绝缘材料，作为绝缘体280b使用在被形成膜中容易形成过剩氧区域的绝缘材料。具体而言，绝缘体280a可以使用利用溅射法形成的氧化硅膜，绝缘体280b可以使用利用溅射法形成的氧化铝。通过采用该两层叠层结构，可以将绝缘体280a中的过剩氧高效地供应给氧化物230。
与绝缘体214等同样，绝缘体274优选被用作抑制水、氢等杂质从上方扩散到绝缘体280的绝缘阻挡膜。此外，优选的是，绝缘体274的氢浓度低，并且绝缘体274具有抑制氢的扩散的功能。作为绝缘体274，例如可以使用能够用于绝缘体214、绝缘体254等的绝缘体。
此外，优选在绝缘体274上设置被用作层间膜的绝缘体281。与绝缘体224等同样，优选绝缘体281中的水、氢等杂质的浓度得到降低。
此外，在形成于绝缘体281、绝缘体274、绝缘体280及绝缘体254中的开口中配置导电体240a及导电体240b。导电体240a及导电体240b以隔着导电体260彼此对置的方式设置。此外，导电体240a及导电体240b的顶面的高度与绝缘体281的顶面可以位于同一平面上。
另外，以与绝缘体281、绝缘体274、绝缘体280及绝缘体254的开口的侧壁接触的方式设置有绝缘体241a，以与其侧面接触的方式形成有导电体240a的第一导电体。导电体242a位于该开口的底部的至少一部分，导电体240a与导电体242a接触。同样，以与绝缘体281、绝缘体274、绝缘体280及绝缘体254的开口的侧壁接触的方式设置有绝缘体241b，以与其侧面接触的方式形成有导电体240b的第一导电体。导电体242b位于该开口的底部的至少一部分，导电体240b与导电体242b接触。
导电体240(导电体240a、导电体240b)优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240也可以具有叠层结构。
当导电体240具有叠层结构时，作为与导电体242接触且隔着绝缘体241与绝缘体254、绝缘体280、绝缘体274及绝缘体281接触的导电体优选使用具有抑制水、氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌、氧化钌等。可以以单层或叠层使用具有抑制水、氢等杂质的透过的功能的导电材料。通过使用该导电材料，可以防止添加到绝缘体280的氧被附着于导电体240。此外，可以防止包含在绝缘体281的上方的层的水、氢等杂质通过导电体240扩散到氧化物230。
作为绝缘体241(绝缘体241a及绝缘体241b)，例如使用能够用于绝缘体254等的绝缘体，即可。因为绝缘体241与绝缘体254接触地设置，所以可以抑制包含在绝缘体280等中的水、氢等杂质经过导电体240扩散到氧化物230。此外，可以防止绝缘体280所包含的氧被导电体240吸收。此外，在绝缘体241的形成中，可以利用ALD法及CVD法。
虽然未图示，但是可以以与导电体240的顶面接触的方式配置被用作布线的导电体。该导电体优选使用以钨、铜或铝为主要成分的导电材料。此外，该导电体也可以为叠层结构，例如可以为钛、氮化钛与上述导电材料的叠层。另外，该导电体可以填埋于绝缘体的开口中。
此外，虽然未图示，优选以覆盖上述导电体的方式设置其电阻率为1.0×1012Ωcm以上且1.0×1015Ωcm以下，优选为5.0×1012Ωcm以上且1.0×1014Ωcm以下，更优选为1.0×1013Ωcm以上且5.0×1013Ωcm以下的绝缘体。通过在上述导电体上设置具有如上电阻率的绝缘体，该绝缘体不仅可以维持绝缘性，而且可以使累积在晶体管200及上述导电体等的布线间的电荷分散，而能够抑制由于该电荷导致的晶体管或具有该晶体管的半导体装置的特性不良或静电破坏，所以是优选的。作为这种绝缘体，可以使用氮化硅或氮氧化硅。
<半导体装置的构成材料>
以下，说明可用于半导体装置的构成材料。
《衬底》
作为形成晶体管200的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出以硅或锗等为材料的半导体衬底、或者碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等的化合物半导体衬底等。并且，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如SOI(SiliconOn Insulator：绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
《绝缘体》
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，通过由具有抑制氢等杂质及氧的透过的功能的绝缘体(绝缘体214、绝缘体222、绝缘体254及绝缘体274等)围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮化铝、氮化铝钛、氮化钛、氮氧化硅或氮化硅等金属氮化物。
此外，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230的结构，可以填补氧化物230所包含的氧空位。
《导电体》
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用包含含在被形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。另外，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。另外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成有沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
<半导体装置的制造方法>
接着，参照图10至图17说明包括图8所示的根据本发明的一个方式的晶体管200的半导体装置的制造方法。
在图10至图17中，每个附图中的A示出俯视图。另外，每一个附图中的B是沿着每个附图中的A中的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。另外，每个附图中的C是沿着每个附图中的A中的点划线A3-A4的部分的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。为了明确起见，在每个附图中的A的俯视图中省略部分构成要素。
首先，准备衬底(未图示)，在该衬底上形成绝缘体214。绝缘体214可以利用溅射法、化学气相沉积(CVD：Chemical Vapor Deposition)法、分子束外延(MBE：MolecularBeam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法或ALD法等形成。
注意，CVD法可以分为利用等离子体的等离子体CVD(PECVD：Plasma EnhancedCVD)法、利用热量的热CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，可以根据使用的源气体分类为金属CVD(MCVD：Metal CVD)法及有机金属CVD(MOCVD：Metal Organic CVD)法。
通过利用等离子体CVD法，可以以较低的温度得到高品质的膜。另外，因为在热CVD法中不使用等离子体，所以能够减少对被处理物造成的等离子体损伤。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，因为在不使用等离子体的热CVD法中不产生上述等离子体损伤，所以能够提高半导体装置的成品率。另外，在热CVD法中，不产生成膜时的等离子体损伤，因此能够得到缺陷较少的膜。
不同于从靶材等中被释放的粒子沉积的成膜方法，CVD法是因被处理物表面的反应而形成膜的形成方法。因此，CVD法是不易受被处理物的形状的影响而具有良好的台阶覆盖性的成膜方法。
CVD法可以根据源气体的流量比控制所得到的膜的组成。例如，CVD法可以根据源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。当在改变源气体的流量比的同时进行成膜时，因为不需要传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以缩短成膜时间。因此，有时可以提高半导体装置的生产率。
在本实施方式中，作为绝缘体214，通过溅射法形成氧化铝或氮化硅。绝缘体214也可以采用多层结构。例如可以采用利用溅射法形成氧化铝，然后利用ALD法在该氧化铝上形成另一氧化铝的结构。或者，也可以采用利用ALD法形成氧化铝，然后利用溅射法在该氧化铝上形成另一氧化铝的结构。
接着，在绝缘体214上形成绝缘体216。绝缘体216可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为成为绝缘体216的绝缘膜利用CVD法形成氧化硅。
接着，在绝缘体216中形成到达绝缘体214的开口。开口例如包括槽或狭缝等。有时将形成有开口的区域称为开口部。在形成该开口时，可以使用湿蚀刻，但是对微型加工来说干蚀刻是优选的。作为绝缘体214，优选选择在对绝缘体216进行蚀刻以形成槽时用作蚀刻阻挡膜的绝缘体。例如，当作为形成槽的绝缘体216使用氧化硅膜时，作为绝缘体214可以使用氮化硅膜、氧化铝膜、氧化铪膜。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一方施加高频电压的结构。或者，也可以采用对平行平板型电极中的一方施加不同的多个高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率相同的高频电压的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：Inductively Coupled Plasma)蚀刻装置等。
在形成开口后，形成成为导电体205的第一导电体的导电膜。该导电膜优选包含具有抑制氧透过的功能的导电体。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用具有抑制氧透过的功能的导电体与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。成为导电体205的第一导电膜的导电膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。
在本实施方式中，作为成为导电体205的第一导电体的导电膜，通过溅射法形成氮化钽膜或者在氮化钽上层叠氮化钛而成的膜。通过将金属氮化物用于导电体205的第一导电体，即使作为后面说明的导电体205的第二导电体使用铜等容易扩散的金属，也可以抑制该金属从导电体205的第一导电体扩散到外部。
接着，在成为导电体205的第一导电体的导电膜上形成成为导电体205的第二导电体的导电膜。该导电膜可以使用镀敷法、溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为成为导电体205的第二导电体的导电体，形成钨。
接着，通过进行CMP(Chemical Mechanical Polishing：化学机械抛光)处理，去除成为导电体205的第一导电体的导电膜以及成为导电体205的第二导电体的导电膜的一部分，使绝缘体216露出。其结果是，只在开口部残留成为导电体205的第一导电体的导电膜及成为导电体205的第二导电体的导电膜。由此，可以形成其顶面平坦的包括导电体205的第一导电体及导电体205的第二导电体的导电体205(参照图10)。注意，有时由于该CMP处理而绝缘体216的一部分被去除。
另外，也可以在形成导电体205之后进行如下工序：去除导电体205的第二导电体的一部分，在导电体205及绝缘体216上形成导电膜，进行CMP处理。通过该CMP处理去除上述导电膜的一部分，使绝缘体216露出。优选利用干蚀刻法等去除导电体205的第二导电体的一部分。另外，作为该导电膜，可以使用与导电体205的第一导电体或导电体205的第二导电体相同的材料。
通过上述工序，可以形成其顶面平坦的包括上述导电膜的导电体205。通过提高绝缘体216及导电体205的顶面的平坦性，可以提高形成氧化物230b及氧化物230c的CAAC-OS的结晶性。
以下，将说明与上述内容不同的导电体205的形成方法。
接着，在绝缘体214上形成成为导电体205的导电膜。该导电膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。此外，该导电膜可以为多层膜。在本实施方式中，作为该导电膜，形成钨。
接着，使用光刻法对成为上述导电膜进行加工来形成导电体205。
注意，在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，隔着该抗蚀剂掩模进行蚀刻处理来将导电体、半导体、绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet：极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。另外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时，不需要掩模。另外，在去除抗蚀剂掩模时，可以进行灰化处理等干蚀刻处理或湿蚀刻处理，也可以在进行干蚀刻处理之后进行湿蚀刻处理，又可以在进行湿蚀刻处理之后进行干蚀刻处理。
或者，可以使用由绝缘体或导电体构成的硬掩模代替抗蚀剂掩模。当使用硬掩模时，可以在成为导电体205的导电膜上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。对成为导电体205的导电膜进行的蚀刻既可以在去除抗蚀剂掩模后进行，又可以不去除抗蚀剂掩模进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。也可以在成为导电体205的导电膜的蚀刻之后，通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，不一定要去除硬掩模。
接着，在绝缘体214及导电体205上形成成为绝缘体216的绝缘膜。该绝缘膜以与导电体205的顶面及侧面接触的方式形成。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成该绝缘膜。
在此，成为绝缘体216的绝缘膜的厚度优选为导电体205的厚度以上。例如，当导电体205厚度为1时，成为绝缘体216的绝缘膜的厚度为1以上且3以下。
接着，通过对成为绝缘体216的绝缘膜进行CMP处理去除成为绝缘体216的绝缘膜的一部分，使导电体205的表面露出。由此，可以形成其顶面平坦的导电体205及与导电体205的侧面接触的绝缘体216。以上是导电体205的不同形成方法。
接着，在绝缘体216及导电体205上形成绝缘体222。作为绝缘体222，优选形成包含铝和铪中的一方或双方的氧化物的绝缘体。包含铝和铪中的一方或双方的氧化物的绝缘体对氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200的内侧，从而可以抑制氧化物230中的氧空位的生成。
绝缘体222可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为绝缘体222利用ALD法形成氧化铪或氧化铝。
接着，优选进行加热处理。加热处理以250℃以上且650℃以下，优选以300℃以上且500℃以下，更优选以320℃以上且450℃以下进行即可。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。加热处理也可以在减压状态下进行。或者，在加热处理中，也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。
在本实施方式中，作为加热处理，在形成绝缘体222之后在氮气氛下以400℃的温度进行1小时的处理，接下来连续地在氧气氛下以400℃的温度进行1小时的处理。通过进行该加热处理，可以去除绝缘体222所包含的水、氢等杂质。此外，也可以在形成绝缘体224之后等进行加热处理。
接着，在绝缘体222上形成绝缘体224。绝缘体224可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为绝缘体224，利用CVD法形成氧化硅。
在此，为了在绝缘体224中形成过剩氧区域，也可以在减压状态下进行包含氧的等离子体处理。包含氧的等离子体处理例如优选采用包括用来产生使用微波的高密度等离子体的电源的装置。或者，也可以包括对衬底一侧施加RF(Radio Frequency：射频)的电源。通过使用高密度等离子体可以生成高密度氧自由基，且通过对衬底一侧施加RF可以将由高密度等离子体生成的氧自由基高效地引入绝缘体224中。或者，也可以在使用这种装置进行包含惰性气体的等离子体处理之后，为填补脱离的氧而进行包含氧的等离子体处理。此外，通过适当地选择该等离子体处理的条件，可以去除绝缘体224所包含的水、氢等杂质。此时，也可以不进行加热处理。
在此，例如也可以在绝缘体224上通过溅射法形成氧化铝，并对该氧化铝进行CMP处理直到到达绝缘体224为止。通过进行该CMP处理，可以进行绝缘体224表面的平坦化及绝缘体224表面的平滑化。通过将该氧化铝配置于绝缘体224上进行CMP处理，容易检测出CMP处理的终点。此外，有时由于绝缘体224的一部分通过CMP处理被抛光而绝缘体224的厚度变薄，但是在绝缘体224的成膜时调整厚度，即可。通过进行绝缘体224表面的平坦化及平滑化，有时可以防止下面进行成膜的氧化物的覆盖率的降低并防止半导体装置的成品率的降低。此外，通过在绝缘体224上利用溅射法进行氧化铝的成膜，可以对绝缘体224添加氧，所以是优选的。
接着，在绝缘体224上依次形成氧化膜230A以及氧化膜230B(参照图10)。优选在不暴露于大气环境的情况下连续地形成氧化膜230A及氧化膜230B。通过以不暴露于大气的方式连续地形成氧化膜，由于可以防止来自大气环境的杂质或水分附着于氧化膜230A及氧化膜230B上，所以可以保持氧化膜230A与氧化膜230B的界面附近的清洁。
氧化膜230A及氧化膜230B可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。注意，在通过ALD法形成氧化膜230A及氧化膜230B时，可以参照上述实施方式所说明的内容。
例如，在作为氧化膜230A及氧化膜230B通过ALD法形成In-Ga-Zn氧化膜时，作为铟的前驱物使用三甲基铟、三(2,2,6,6-四甲基-3,5-庚二酮酸)铟、环戊二烯基铟等。另外，作为镓的前驱物使用三甲基镓、三乙基镓、三氯化镓、三(二甲基酰胺)镓、镓(III)乙酰丙酮、三(2,2,6,6-四甲基-3,5-庚二酮酸)镓、二甲基氯镓、二乙基氯镓等。另外，作为锌的前驱物使用二甲基锌、二乙基锌、双(2,2,6,6-四甲基-3,5-庚二酮酸)锌等。根据氧化物230a及氧化物230b所需的特性适当地组合用于In-Ga-Zn氧化膜的形成的前驱物的种类、引入量等即可。
注意，有些上述前驱物除了金属元素以外还包含碳和氯中的一方或双方。另外，有时使用包含碳的前驱物形成的氧化膜包含碳。另外，有时使用包含氯的前驱物形成的氧化膜包含氯。
另外，例如，在利用溅射法形成氧化膜230A以及氧化膜230B的情况下，作为溅射气体使用氧或者氧和稀有气体的混合气体。通过提高溅射气体所包含的氧的比例，可以增加形成的氧化膜中的过剩氧。此外，在利用溅射法形成上述氧化膜的情况下，例如可以使用上述In-M-Zn氧化物等。此外，靶材与直流(DC)电源或高频(RF)电源等的交流(AC)电源连接，根据靶材的导电率可以施加需要的电力。
尤其是，在形成氧化膜230A时，有时溅射气体所包含的氧的一部分供应给绝缘体224。因此，该溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。
在使用溅射法形成氧化膜230B的情况下，通过在包含在溅射气体中的氧的比率为超过30％且100％以下，优选为70％以上且100％以下的条件下形成膜，可以形成氧过剩型氧化物半导体。将氧过剩型氧化物半导体用于沟道形成区域晶体管可以得到比较高的可靠性。注意，本发明的一个方式不局限于此。在利用溅射法形成氧化膜230B的情况下，当在溅射气体所包含的氧的比率设定为1％以上且30％以下、优选为5％以上且20％以下的情况下进行成膜时，形成氧缺乏型氧化物半导体。将氧缺乏型氧化物半导体用于沟道形成区域晶体管可以具有较高的场效应迁移率。此外，通过边加热衬底边形成膜，可以提高该氧化膜的结晶性。
在本实施方式中，利用溅射法使用In:Ga:Zn＝1:3:4[原子个数比]的In-Ga-Zn氧化物靶材形成氧化膜230A。另外，利用溅射法使用In:Ga:Zn＝4:2:4.1[原子个数比]的In-Ga-Zn氧化物靶材形成氧化膜230B。上述氧化膜可以根据氧化物230所需的特性适当地选择成膜条件及原子个数比来形成。
在此，优选不暴露于大气地形成绝缘体222、绝缘体224、氧化膜230A及氧化膜230B。例如，使用多室方式的成膜装置即可。
接着，可以进行加热处理。该加热处理可以采用上述加热处理的条件。通过进行该加热处理，可以去除氧化膜230A以及氧化膜230B中的水、氢等杂质。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理，接下来连续地在氧气氛下以400℃的温度进行1小时的处理。
接着，在氧化膜230B上形成导电膜242A。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成导电膜242A(参照图10)。另外，在形成导电膜242A之前也可以进行加热处理。该加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成导电膜242A。通过进行这种处理，可以去除吸附于氧化膜230B的表面等的水分及氢，而且减少氧化膜230A及氧化膜230B中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。在本实施方式中，加热处理的温度为200℃。
接着，将氧化膜230A、氧化膜230B及导电膜242A加工为岛状，来形成氧化物230a、氧化物230b及导电层242B(参照图11)。另外，在该工序中，有时绝缘体224中的不与氧化物230a重叠的区域的厚度变薄。
在此，氧化物230a、氧化物230b及导电层242B以其至少一部分与导电体205重叠的方式形成。此外，氧化物230a、氧化物230b及导电层242B的侧面优选大致垂直于绝缘体224的顶面。在氧化物230a、氧化物230b及导电层242B的侧面大致垂直于绝缘体224的顶面时，当设置多个晶体管200时能够实现小面积化、高密度化。或者，也可以采用氧化物230a、氧化物230b及导电层242B的侧面与绝缘体224的顶面所形成的角度较低的结构。在此情况下，氧化物230a、氧化物230b及导电层242B的侧面与绝缘体224的顶面所形成的角度优选为60°以上且低于70°。通过采用这种形状，在下面的工序中提高绝缘体254等的覆盖性，并可以减少空洞等缺陷。
此外，在导电层242B的侧面与导电层242B的顶面之间优选具有弯曲面。就是说，该侧面的端部和该顶面的端部优选弯曲。例如，在导电层242B的端部，该弯曲面具有3nm以上且10nm以下，更优选为5nm以上且6nm以下的曲率半径。当端部不具有角部时，可以提高后面的成膜工序中的膜的覆盖性。
此外，该氧化膜230A、氧化膜230B以及导电膜242A的加工可以利用光刻法进行。此外，作为该加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适合于微细加工。此外，氧化膜230A、氧化膜230B及导电膜242A的加工条件也可以彼此不同。
接着，在绝缘体224、氧化物230a、氧化物230b及导电层242B上形成成为绝缘体254的绝缘膜254A(参照图12)。
绝缘膜254A可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。作为绝缘膜254A，优选使用具有抑制氧的透过的功能的绝缘膜。例如，通过溅射法形成氮化硅、氧化硅或氧化铝。另外，作为绝缘体254，可以使用可用于氧化物230a及氧化物230b的材料。例如，作为绝缘体254也可以使用In：Ga：Zn＝1：3：4[原子个数比]的金属氧化物。
另外，绝缘膜254A也可以具有两层的叠层结构。绝缘膜254A的下层及绝缘膜254A的上层的成膜可以使用上述方法进行，绝缘膜254A的下层及绝缘膜254A的上层的成膜既可以使用相同方法又可以使用彼此不同的方法。另外，绝缘膜254A的下层及绝缘膜254A的上层可以使用上述材料，绝缘膜254A的下层及绝缘膜254A的上层既可以使用相同材料，又可以使用彼此不同的材料。例如，作为绝缘膜254A的下层，也可以通过溅射法形成氧化铝膜且作为绝缘膜254A的上层通过ALD法形成氧化铝膜。或者，也可以作为绝缘膜254A的下层通过溅射法形成氧化铝膜且作为绝缘膜254A的上层通过ALD法形成氮化硅膜。
接着，在绝缘膜254A上依次形成绝缘体280a、绝缘体280b。绝缘体280a及绝缘体280b的成膜可以使用溅射法、CVD法、MBE法、PLD法、ALD法等进行。在本实施方式中，作为绝缘体280a通过溅射法形成氧化硅膜，作为绝缘体280b通过CVD法形成氧化硅膜。另外，也可以在绝缘体280a及绝缘体280b的成膜之前进行加热处理。加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成该绝缘膜。通过进行上述处理，可以去除吸附到绝缘膜254A的表面等的水分及氢而进一步降低氧化物230a、氧化物230b及绝缘膜254A中的水分浓度及氢浓度。可以利用上述加热处理条件。
接着，对绝缘体280b进行CMP处理使绝缘体280b的顶面平坦化(参照图12)。
接着，对绝缘体280(绝缘体280a及绝缘体280b)的一部分、绝缘膜254A的一部分及导电层242B的一部分进行加工来形成到达氧化物230b的开口。该开口优选以与导电体205重叠的方式形成。由该开口形成导电体242a、导电体242b及绝缘体254(参照图13)。
此外，也可以以不同的条件对绝缘体280的一部分、绝缘膜254A的一部分及导电层242B的一部分进行加工。例如，也可以通过干蚀刻法对绝缘体280的一部分进行加工，通过湿蚀刻法对绝缘膜254A的一部分进行加工，并通过干蚀刻法对导电层242B的一部分进行加工。
在此，优选去除附着于氧化物230a、氧化物230b等的表面或者扩散到其内部的杂质。作为该杂质，可以举出起因于如下成分的杂质：绝缘体280、绝缘膜254A及导电层242B所包含的成分；包含于形成上述开口时使用的装置所使用的构件中的成分；用于蚀刻的气体或液体所包含的成分；等。作为该杂质，例如有铝、硅、钽、氟、氯等。
为了去除上述杂质，也可以进行洗涤处理。作为洗涤方法，有使用洗涤液等的湿式洗涤、使用等离子体的等离子体处理、使用热处理的洗涤等，也可以适当地组合上述洗涤。
作为湿式洗涤，可以使用用碳酸水或纯水稀释氨水、草酸、磷酸或氢氟酸等而成的水溶液、纯水或碳酸水等进行洗涤处理。或者，可以使用上述水溶液、纯水或碳酸水进行超声波洗涤。另外，也可以适当地组合上述洗涤。另外，作为超声波洗涤优选使用200kHz以上，优选为900kHz以上的频率。通过使用该频率，可以降低对氧化物230b等造成的损伤。
作为上述洗涤处理，在本实施方式中，使用稀氟化氢酸或稀氨水进行湿式洗涤，然后用纯水或碳酸水进行湿式洗涤。通过进行该洗涤处理，可以去除附着于氧化物230a、氧化物230b等的表面或者扩散到其内部的杂质。或者，可以提高形成在氧化物230b上的氧化物230c的结晶性。
接着，也可以进行加热处理。加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成成为氧化膜230C1及氧化膜230C2。通过进行这种处理，可以去除吸附于氧化物230b的表面等的水分及氢，而且减少氧化物230a及氧化物230b的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。在本实施方式中，加热处理的温度为200℃(参照图14)。
氧化膜230C1及氧化膜230C2可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。氧化膜230C1及氧化膜230C2的成膜既可以使用与氧化膜230A或氧化膜230B同样的成膜方法进行，又可以使用彼此不同成膜方法进行。另外，在使用ALD法形成氧化膜230C1及氧化膜230C1时，可以参照上述实施方式所说明的内容。在本实施方式中，作为氧化膜230C1通过ALD法形成In：Ga：Zn＝4：2：3[原子个数比]的In-Ga-Zn氧化膜且作为氧化膜230C2通过ALD法形成In：Ga：Zn＝1：3：4[原子个数比]的In-Ga-Zn氧化膜。
通过使用ALD法形成氧化膜230C1及氧化膜230C2，可以形成开口的底面及侧面的膜厚度相同的氧化膜。例如，可以将该开口的底部的氧化膜230C1的膜厚度与该开口的侧面的氧化膜230C1的膜厚度的比例设为0.5以上且1以下，优选为0.7以上且1以下，更优选为0.9以上且1以下。另外，可以将该开口的底部的氧化膜230C2的膜厚度与该开口的侧面的氧化膜230C2的膜厚度的比例设为0.5以上且1以下，优选为0.7以上且1以下，更优选为0.9以上且1以下。另外，可以将氧化物230b的顶面的氧化膜230C1的膜厚度与氧化物230b的侧面的氧化膜230C1的膜厚度的比例设为0.5以上且1以下，优选为0.7以上且1以下，更优选为0.9以上且1以下。另外，可以将氧化物230b的顶面的氧化膜230C2的膜厚度与氧化物230b的侧面的氧化膜230C2的膜厚度的比例设为0.5以上且1以下，优选为0.7以上且1以下，更优选为0.9以上且1以下。另外，在通过ALD法形成的氧化膜具有结晶结构时，其c轴可以与被成膜面的法线方向大致平行。
在通过溅射法形成氧化膜230C1及氧化膜230C2时，有时在形成氧化膜230C1及氧化膜230C2时含在溅射气体中的氧的一部分被供应到氧化物230a及氧化物230b。因此，将含在氧化膜230C1及氧化膜230C2的溅射气体中的氧的比例设为70％以上，优选为80％以上，更优选为100％即可。
接着，也可以进行加热处理。加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成绝缘膜250A。通过进行这种处理，可以去除吸附于氧化膜230C的表面等的水分及氢，而且减少氧化物230a、氧化物230b及氧化膜230C中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下(参照图15)。
绝缘膜250A可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为绝缘膜250A，利用CVD法形成氧氮化硅。绝缘膜250A的成膜温度优选为350℃以上且低于450℃，尤其优选为400℃左右。通过以400℃形成绝缘膜250A，可以形成杂质少的绝缘膜。
接着，依次形成导电膜260A、导电膜260B。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成导电膜260A及导电膜260B。例如，优选利用CVD法。在本实施方式中，利用ALD法形成导电膜260A，利用CVD法形成导电膜260B(参照图16)。
接着，通过利用CMP处理直到绝缘体280露出为止对氧化膜230C1、氧化膜230C2、绝缘膜250A、导电膜260A及导电膜260B进行抛光，形成氧化物230c(氧化物230c1及氧化物230c2)、绝缘体250及导电体260(导电体260a及导电体260b)(参照图17)。由此，氧化物230c以覆盖到达氧化物230b的开口的内壁(侧壁及底面)的方式配置。绝缘体250隔着氧化物230c以覆盖上述开口的内壁的方式配置。另外，导电体260隔着氧化物230c及绝缘体250以填充上述开口的方式配置。
接着，可以进行加热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该加热处理，可以减少绝缘体250及绝缘体280中的水分浓度及氢浓度。
接着，在氧化物230c、绝缘体250、导电体260及绝缘体280上形成绝缘体274。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成绝缘体274。作为绝缘体274，例如，优选通过溅射法形成氧化铝膜或氮化硅膜。通过利用溅射法形成氧化铝膜或氮化硅膜，可以抑制绝缘体281所包含的氢扩散到氧化物230。此外，通过以与导电体260接触的方式形成绝缘体274，可以抑制导电体260的氧化，所以是优选的。
另外，通过作为绝缘体274利用溅射法形成氧化铝膜，可以对绝缘体280供应氧。供应到绝缘体280的氧有时通过氧化物230c供应到氧化物230b所具有的沟道形成区域。此外，当氧供应到绝缘体280时，在形成绝缘体274之前绝缘体280所包含的氧有时通过氧化物230c供应到氧化物230b所具有的沟道形成区域。
绝缘体274也可以采用多层结构。例如可以采用利用溅射法形成氧化铝膜，然后利用溅射法在该氧化铝膜上形成氮化硅的结构。
接着，也可以进行加热处理。该加热处理可以采用上述加热处理的条件。通过进行该加热处理，可以降低绝缘体280的水分浓度及氢浓度。此外，可以将绝缘体274所包含的氧注入到绝缘体280。
另外，作为形成绝缘体274的方法可以进行如下方法：首先，在氧化物230c、绝缘体250、导电体260及绝缘体280上利用溅射法形成氧化铝膜，接着，使用上述加热处理条件进行加热处理，接着，通过CMP处理去除该氧化铝膜，然后形成绝缘体274。通过该方法，可以在绝缘体280中形成过剩氧区域。注意，在去除该氧化铝膜的工序中，有时绝缘体280的一部分、导电体260的一部分、绝缘体250的一部分及氧化物230c的一部分可能被去除。
另外，也可以在绝缘体280与绝缘体274之间设置绝缘体。作为该绝缘体，例如可以使用利用溅射法形成的氧化硅。通过设置该绝缘体，可以在绝缘体280中形成过剩氧区域。
接着，也可以在绝缘体274上形成绝缘体281。可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成绝缘体281(参照图17)。
接着，在绝缘体254、绝缘体280、绝缘体274及绝缘体281中形成到达导电体242a及导电体242b的开口。在形成该开口时，可以利用光刻法。
接着，形成成为绝缘体241的绝缘膜，并对该绝缘膜进行各向异性蚀刻来形成绝缘体241。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成该绝缘膜。作为该绝缘膜，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选通过ALD法形成氧化铝膜。另外，可以通过ALD法或CVD法形成氮化硅膜。通过ALD法形成氮化硅膜的情况下，可以使用包含硅及卤素的前驱物或氨基硅烷类的前驱物。作为包含硅及卤素的前驱物，可以使用SiCl4、SiH2Cl2、Si2Cl6及Si3Cl8等。另外，作为氨基硅烷类的前驱物，可以使用一价、二价或三价的氨基硅烷类。另外，作为氮化气体可以使用氨或肼。此外，作为各向异性蚀刻，例如进行干蚀刻法等，即可。通过使开口的侧壁部具有这种结构，可以抑制来自外部的氧的透过，并防止接下来要形成的导电体240a及导电体240b的氧化。此外，可以防止水、氢等杂质从导电体240a及导电体240b扩散到外部。
接着，形成成为导电体240a及导电体240b的导电膜。成为导电体240a及导电体240b的导电膜优选是包含具有抑制水、氢等杂质的扩散的功能的导电体的叠层结构。例如，可以采用氮化钽、氮化钛等与钨、钼、铜等的叠层。成为导电体240的导电膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。
接着，通过进行CMP处理，去除成为导电体240a及导电体240b的导电膜的一部分，使绝缘体281露出。其结果是，只在上述开口残留该导电膜，由此可以形成其顶面平坦的导电体240a及导电体240b(参照图8)。注意，绝缘体281的一部分有时因该CMP处理而被去除。
根据本发明的一个方式可以提供一种高可靠性的半导体装置。此外，根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。此外，根据本发明的一个方式可以提供一种通态电流大的半导体装置。此外，根据本发明的一个方式可以提供一种具有高频率特性的半导体装置。此外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。此外，根据本发明的一个方式可以提供一种关态电流小的半导体装置。此外，根据本发明的一个方式可以提供一种功耗得到降低的半导体装置。此外，根据本发明的一个方式可以提供一种生产率高的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
(实施方式3)
在本实施方式中，将参照图18至图23说明半导体装置的一个方式。
[存储装置1]
图18示出使用作为本发明的一个方式的电容器的半导体装置(存储装置)的一个例子。在本发明的一个方式的半导体装置中，晶体管200设置在晶体管300的上方，电容器100设置在晶体管200的上方。电容器100或晶体管300的至少一部分优选重叠于晶体管200。由此，可以减少电容器100、晶体管200及晶体管300的俯视时的占有面积，可以实现根据本实施方式的半导体装置的微型化或高集成化。根据本实施方式的半导体装置例如可以应用于以CPU(Central Processing Unit：中央处理器)或GPU(Graphics Processing Unit：图形处理器)为代表的逻辑电路、或者以DRAM(Dynamic Random Access Memory：动态随机存取存储器)或NVM(Non-Volatile Memory：非易失性存储器)为代表的存储电路。
注意，作为晶体管200，可以使用上述实施方式所说明的晶体管200。因此，关于晶体管200及包括晶体管200的层，可以参照上面的实施方式的记载。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流小，所以通过将该晶体管用于存储装置，可以长期保持存储内容。换言之，因为不需要刷新工作或刷新工作的频度极低，所以可以充分降低存储装置的功耗。此外，与作为半导体层使用硅的晶体管相比，晶体管200的高温下的电特性良好。例如，即使在125℃至150℃的温度范围内，晶体管200也具有良好的电特性。此外，在125℃至150℃的温度范围内，晶体管200具有10位数以上的导通截止比。换言之，与作为半导体层使用硅的晶体管相比，晶体管200具有晶体管特性之一例的通态电流、频率特性等在越高温环境下越提高的特性。
在图18所示的半导体装置中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接，布线1007与晶体管300的栅极电连接。此外，布线1003与晶体管200的源极和漏极中的一个电连接，布线1004与晶体管200的第一栅极电连接，布线1006与晶体管200的第二栅极电连接。再者，晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接，布线1005与电容器100的另一个电极连接。
图18所示的半导体装置由于晶体管200的开关工作具有能够保持充电到电容器100的一个电极的电荷的特性，可以进行数据的写入、保持及读出。此外，晶体管200是除了源极、第一栅极、漏极之外还设置有第二栅极的元件。也就是说，与以利用MTJ(MagneticTunnel Junction：磁隧道结)特性的MRAM(Magnetoresistive Random Access Memory：磁阻随机存取存储器)、ReRAM(Resistive Random Access Memory：电阻随机存取存储器)、相变存储器(Phase-change memory)等为代表的2端子元件相比，4端子元件的晶体管200具有能够容易地进行输入输出的独立控制的特征。此外，有时MRAM、ReRAM、相变存储器在改写信息时产生原子级的结构变化。另一方面，在改写数据时根据利用晶体管及电容器的电子充电或放电而工作，所以图18所示的半导体装置具有反复改写耐性且结构变化较少等的特征。
此外，通过将图18所示的半导体装置配置为矩阵状，可以构成存储单元阵列。此时，可以将晶体管300被用作连接于该存储单元阵列的读出电路或驱动电路等。此外，图18所示的半导体装置如上述那样构成存储单元阵列。在将图18所示的半导体装置用作存储元件的情况下，例如，在驱动电压为2.5V，评价环境温度为-40℃至85℃的范围内的条件下能够实现200MHz以上的工作频率。
<晶体管300>
晶体管300设置在衬底311上，并包括：被用作栅电极的导电体316、被用作栅极绝缘体的绝缘体315、由衬底311的一部分构成的半导体区域313；以及用作源区域或漏区域的低电阻区域314a及低电阻区域314b。
在此，在半导体区域313上配置绝缘体315，在绝缘体315上配置导电体316。另外，在同一层中形成的晶体管300由被用作元件分离绝缘层的绝缘体312电分离。作为绝缘体312可以使用与后面说明的绝缘体326等相同的绝缘体。晶体管300可以为p沟道型晶体管或n沟道型晶体管。
在衬底311中，半导体区域313的形成沟道的区域或其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。另外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
另外，由于根据导电体的材料决定功函数，所以通过改变导电体的材料，可以调整阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和埋入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
在此，在图18所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸形状。另外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。因为利用半导体衬底的凸部，所以这种晶体管300也被称为FIN型晶体管。另外，也可以以与凸部的上表面接触的方式具有用作用来形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸部的半导体膜。
注意，图18所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
另外，如图18所示，该半导体装置设置有晶体管300和晶体管200的叠层。例如，晶体管300可以利用硅类半导体材料形成，晶体管200可以利用氧化物半导体形成。如此，图18所示的半导体装置可以在不同的层中分别形成有硅类半导体材料和氧化物半导体。此外，图18所示的半导体装置可以通过与在采用硅类半导体材料时使用的制造装置相同的工序而制造，并能够实现高集成化。
<电容器>
电容器100包括绝缘体160上的绝缘体114、绝缘体114上的绝缘体140、在形成于绝缘体114及绝缘体140中的开口中配置的导电体110、导电体110及绝缘体140上的绝缘体130、绝缘体130上的导电体120、以及导电体120及绝缘体130上的绝缘体150。在此，在形成于绝缘体114及绝缘体140中的开口中配置导电体110、绝缘体130及导电体120的至少一部分。
导电体110被用作电容器100的下部电极，导电体120被用作电容器100的上部电极，绝缘体130被用作电容器100的介电质。电容器100具有在绝缘体114及绝缘体140的开口中不仅在底面上而且在侧面上上部电极与下部电极隔着介电质对置的结构，因此可以增加每单位面积的静电电容。开口的深度越深，电容器100的静电电容越大。如此，通过增加电容器100的每单位面积的静电电容，可以推进半导体装置的微型化或高集成化。
作为绝缘体114及绝缘体150，可以使用能够用于绝缘体280的绝缘体。另外，作为绝缘体140，优选使用被用作形成绝缘体114的开口时的蚀刻阻挡层并可以用于绝缘体214的绝缘体。
另外，形成在绝缘体114及绝缘体140中的开口的俯视时的形状可以为四角形、四角形以外的多角形状、其角部呈弧形的多角形状或椭圆等圆形形状。在此，在俯视时优选该开口与晶体管200重叠的面积大。通过采用这种结构，可以缩减包括电容器100及晶体管200的半导体装置的占有面积。
导电体110以与形成在绝缘体140及绝缘体114中的开口接触的方式配置。导电体110的顶面优选与绝缘体140的顶面大致一致。另外，导电体110的底面与设置在绝缘体160上的导电体152接触。导电体110优选通过ALD法或CVD法等形成，例如使用可用于导电体205的导电体即可。
绝缘体130以覆盖导电体110及绝缘体140的方式配置。例如，优选通过ALD法或CVD法等形成绝缘体130。作为绝缘体130，例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化锆、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并且可以采用叠层结构或单层结构。例如，作为绝缘体130，可以使用依次层叠有氧化锆、氧化铝及氧化锆的绝缘膜。
另外，绝缘体130优选使用氧氮化硅等介电强度高的材料或高介电常数(high-k)材料。另外，也可以使用介电强度高的材料与高介电常数(high-k)材料的叠层结构。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物、具有硅及铪的氮化物等。通过使用这种high-k材料，即使增厚绝缘体130，也可以充分确保电容器100的静电电容。通过增厚绝缘体130，可以抑制在导电体110与导电体120之间产生的泄漏电流。
另一方面，作为介电强度高的材料，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。例如，可以使用依次层叠有通过ALD法形成的氮化硅(SiNx)、通过等离子体ALD法形成的氧化硅(SiOx)、通过ALD法形成的氮化硅(SiNx)的绝缘膜。通过采用这种介电强度高的绝缘体，可以提高介电强度而能够抑制电容器100的静电破坏。
导电体120以填埋形成在绝缘体140及绝缘体114中的开口的方式配置。另外，导电体120通过导电体112及导电体153与布线1005电连接。导电体120优选通过ALD法或CVD法等形成，例如使用可用于导电体205的导电体即可。
另外，晶体管200具有使用氧化物半导体的结构，因此与电容器100的匹配性良好。具体而言，使用氧化物半导体的晶体管200的关态电流小，由此通过组合该晶体管200与电容器100，可以长期间保持存储内容。
<布线层>
在各结构体之间也可以设置有包括层间膜、布线及插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在被用作插头或布线的导电体中，有时使用同一附图标记表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
例如，在晶体管300上，作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。另外，与被用作端子的导电体153电连接的导电体328、导电体330等填埋于绝缘体320、绝缘体322、绝缘体324及绝缘体326中。另外，导电体328及导电体330被用作插头或布线。
此外，用作层间膜的绝缘体可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
此外，也可以在绝缘体326及导电体330上形成布线层。例如，在图18中，依次层叠有绝缘体350、绝缘体352及绝缘体354。另外，绝缘体350、绝缘体352及绝缘体354形成有导电体356。导电体356被用作插头或布线。
在绝缘体354及导电体356上依次层叠有绝缘体210、绝缘体212、绝缘体214、绝缘体216。另外，作为绝缘体210、绝缘体212、绝缘体214及绝缘体216，嵌入导电体218及构成晶体管200的导电体(导电体205)等。导电体218被用作与晶体管300电连接的插头或布线。
另外，导电体112及构成电容器100的导电体(导电体120、导电体110)等填埋于绝缘体114、绝缘体140、绝缘体130、绝缘体150及绝缘体154中。导电体112被用作使电容器100、晶体管200或晶体管300与被用作端子的导电体153电连接的插头或布线。
另外，在绝缘体154上设置有导电体153，导电体153被绝缘体156覆盖。在此，导电体153与导电体112的顶面接触并被用作电容器100、晶体管200或晶体管300的端子。
注意，作为可用作层间膜的绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物及金属氮氧化物等。例如，通过将相对介电常数低的材料用于用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
例如，作为绝缘体320、绝缘体322、绝缘体326、绝缘体352、绝缘体354、绝缘体212、绝缘体114、绝缘体150及绝缘体156等，优选具有相对介电常数低的绝缘体。例如，该绝缘体优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。或者，该绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅和树脂的叠层结构。因为氧化硅及氧氮化硅对热稳定，所以通过与树脂组合，可以实现热稳定且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。
另外，设置在导电体152或导电体153上或下的绝缘体的电阻率为1.0×1012Ωcm以上且1.0×1015Ωcm以下，优选为5.0×1012Ωcm以上且1.0×1014Ωcm以下，更优选为1.0×1013Ωcm以上且5.0×1013Ωcm以下。通过将设置在导电体152或导电体153上或下的绝缘体的电阻率设定为上述范围内，该绝缘体可以维持绝缘性并使积累在晶体管200、晶体管300、电容器100及导电体152等的布线之间的电荷分散，而能够抑制该电荷给晶体管及包括该晶体管的半导体装置带来的特性不良或静电破坏，所以是优选的。作为这种绝缘体，可以使用氮化硅或氮氧化硅。例如，将绝缘体160或绝缘体154的电阻率设定为上述范围内即可。
通过使用具有抑制氢等杂质及氧透过的功能的绝缘体围绕使用氧化物半导体的晶体管，能够使晶体管的电特性稳定。因此，作为绝缘体324、绝缘体350、绝缘体210等，使用具有抑制氢等杂质及氧的透过的功能的绝缘体，即可。
作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
作为能够用于布线、插头的导电体优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟以及钌等的金属元素中的一种以上的材料。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
例如，作为导电体328、导电体330、导电体356、导电体218、导电体112、导电体152及导电体153等，可以以单层或叠层使用由上述材料形成的金属材料、合金材料、金属氮化物材料或金属氧化物材料等的导电材料。具体而言，优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
<设置有氧化物半导体的层的布线或插头>
注意，在将氧化物半导体用于晶体管200时，有时在氧化物半导体附近设置具有过剩氧区域的绝缘体。在此情况下，优选在该具有过剩氧区域的绝缘体和设置于该具有过剩氧区域的绝缘体附近的导电体之间设置具有阻挡性的绝缘体。
例如，在图18中，优选在具有过剩氧的绝缘体280(绝缘体280a及绝缘体280b)和导电体240之间设置绝缘体241。另外，优选绝缘体241与绝缘体274接触。可以实现导电体240及晶体管200被具有阻挡性的绝缘体241及绝缘体274密封的结构。
也就是说，通过设置绝缘体241，可以抑制绝缘体280所包含的过剩氧被导电体240吸收。此外，通过具有绝缘体241，可以抑制作为杂质的氢经过导电体240扩散到晶体管200。
在此，导电体240具有与晶体管200或晶体管300电连接的插头或布线的功能。
以上是结构例子的说明。通过采用本结构，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。另外，在使用包含氧化物半导体的晶体管的半导体装置中可以抑制电特性变动且提高可靠性。另外，可以提供一种包含通态电流大的氧化物半导体的晶体管。另外，可以提供一种包含氧化物半导体的关态电流小的晶体管。另外，可以提供一种功耗得到降低的半导体装置。
注意，在图18中示出将电容器100设置在晶体管200上的例子，但是本实施方式所示的半导体装置不局限于此。例如，如图19所示，在邻接的存储单元中，可以采用电容器100a设置在晶体管200a上，并且电容器100b设置在晶体管200b下的结构。
在图19所示的存储装置中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。另外，布线1003a与晶体管200a的源极及漏极中的一个电连接。此外，晶体管200a的源极及漏极中的另一个与电容器100a的一个电极电连接，布线1005a与电容器100a的另一个电极电连接。另外，布线1003b与晶体管200b的源极及漏极中的一个电连接。另外，晶体管200b的源极及漏极中的另一个与电容器100b的一个电极电连接，布线1005b与电容器100b的另一个电极电连接。
在图19中，示出彼此邻接的存储单元所包括的晶体管200a及电容器100a、以及晶体管200b及电容器100b。晶体管200a及晶体管200b具有与晶体管200相同的结构。晶体管200b与晶体管200不同之处在于导电体242c通过开口248与导电体247的顶面的至少一部分接触。以下对与晶体管200的不同点进行说明。
晶体管200b包括导电体247及开口248。另外，导电体242c通过开口248与导电体247的顶面的至少一部分接触。如此，通过连接导电体242c与导电体247，可以减少晶体管200b的源极和漏极中的另一个和导电体247之间的电阻。
导电体247设置在配置于绝缘体150、绝缘体212、绝缘体214及绝缘体216中的开口中。导电体247的顶面的至少一部分从绝缘体216露出，导电体247的顶面和绝缘体216的顶面优选大致相同。
在此，导电体247被用作与设置在绝缘体212的下层的电容器100b的一个电极电连接的插头。另外，导电体247既可以具有与设置在绝缘体212的下层的晶体管的栅极电连接的结构，又可以与设置在绝缘体212的下层的布线电连接的结构。另外，导电体247也可以被延伸而用作布线。
此外，绝缘体222、绝缘体224、氧化物230a及氧化物230b中形成有使导电体247的至少一部分露出的开口248。
此外，虽然在图19中采用在导电体242c下设置导电体247的结构，但是本实施方式所示的半导体装置不局限于此。例如，既可以采用在导电体242d下设置导电体247的结构，又可以在导电体242c及导电体242d下都设置导电体247的结构。
另外，电容器100a及电容器100b具有与电容器100相同的结构。换言之，电容器100a包括导电体110a、绝缘体130a及导电体120a，电容器100b包括导电体110b、绝缘体130b及导电体120b。导电体110a及导电体110b具有与导电体110相同的结构。绝缘体130a及绝缘体130b具有与绝缘体130相同的结构。导电体120a及导电体120b具有与导电体120相同的结构。
在此，电容器100a优选与晶体管200a及晶体管200b重叠，例如，电容器100a优选与晶体管200a的沟道形成区域及晶体管200b的沟道形成区域重叠。另外，电容器100b优选与晶体管200a及晶体管200b重叠，例如，电容器100b优选与晶体管200a的沟道形成区域及晶体管200b的沟道形成区域重叠。
如此，通过配置电容器100a及电容器100b，可以不增加电容器100a、电容器100b、晶体管200a及晶体管200b的俯视时的占有面积而使电容器100a及电容器100b的静电电容增大。由此，可以实现根据本实施方式的半导体装置的微型化或高集成化。
另外，如图20所示，也可以设置设置电容器100a及电容器100b的多个开口。在此，可以在每个开口分开地设置导电体110a。与此同样，在每个开口分开地设置导电体110b。由此，可以在每个开口的侧面上形成电容器100a及电容器100b。因此在其占有面积为图19所示的电容器100a及电容器100b相同程度的情况下，图20所示的电容器100a及电容器100b的静电电容更大。
注意，图19及图20示出电容器100a及电容器100b分别设置在晶体管200a及晶体管200b的上下的例子，但是本实施方式所示的半导体装置不局限于此。例如，也可以设置电容器100b及晶体管200b而不设置电容器100a及晶体管200a。另外，优选的是，电容器100b或晶体管300的至少一部分与晶体管200b重叠。由此，可以减小电容器100b、晶体管200b及晶体管300的俯视时的占有面积，所以可以实现根据本实施方式的半导体装置的微型化或高集成化。
注意，在上述电容器100b的制造工序中，有时需要超过700℃的高温的热处理。在形成晶体管200b的之后进行这种高温的热处理时，氢或水等的杂质或者氧的扩散给氧化物230带来影响，有时导致晶体管200b的电特性的劣化。
然而，如本变形例子所示那样，通过在电容器100b上形成晶体管200b，电容器100b的制造工序中的热履历没有影响到晶体管200b。由此，可以防止晶体管200b的电特性的劣化且可以提供具有稳定的电特性的半导体装置。
[存储装置2]
图21示出使用作为本发明的一个方式的半导体装置(存储装置)的一个例子。与图18所示的半导体装置相同，图21所示的半导体装置包括晶体管200、晶体管300及电容器100。注意，图21所示的半导体装置与图18所示的半导体装置不同之处在于：电容器100为平面型，并且晶体管200与晶体管300电连接。
在本发明的一个方式的半导体装置中，晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。电容器100或晶体管300的至少一部分优选重叠于晶体管200。由此，可以减少电容器100、晶体管200及晶体管300的俯视时的占有面积，可以实现根据本实施方式的半导体装置的微型化或高集成化。
注意，作为晶体管200及晶体管300可以使用上述的晶体管200及晶体管300。因此，关于晶体管200、晶体管300及包括它们的层可以参考上面的记载。
在图21所示的半导体装置中，布线2001与晶体管300的源极电连接，布线2002与晶体管300的漏极电连接。另外，布线2003与晶体管200的源极和漏极中的一个电连接，布线2004与晶体管200的第一栅极电连接，布线2006与晶体管200的第二栅极电连接。再者，晶体管300的栅极及晶体管200的源极及漏极中的另一个与电容器100的一个电极电连接，布线2005与电容器100的另一个电极电连接。注意，以下有时将晶体管300的栅极、晶体管200的源极和漏极中的另一方与电容器100的一个电极连接的节点称为节点FG。
图21所示的半导体装置具有通过晶体管200的开关能够保持晶体管300的栅极(节点FG)的电位的特性，因此可以进行数据的写入、保持及读出。
此外，通过将图21所示的半导体装置配置为矩阵状，可以构成存储单元阵列。
包括晶体管300的层具有与图18所示的半导体装置相同的结构，因此关于比绝缘体354下方的结构可以参考上面的记载。
在绝缘体354上配置绝缘体210、绝缘体212、绝缘体214及绝缘体216。因此，与绝缘体350等相同，作为绝缘体210使用具有抑制氢等的杂质及氧的透过的功能的绝缘体，即可。
导电体218填埋于绝缘体210、绝缘体212、绝缘体214及绝缘体216中。导电体218被用作与电容器100、晶体管200或晶体管300电连接的插头或布线。例如，导电体218与被用作晶体管300的栅电极的导电体316电连接。
导电体240被用作与晶体管200或晶体管300电连接的插头或布线。例如，导电体240使被用作晶体管200的源极及漏极中的另一个的导电体242b和被用作电容器100的一个电极的导电体110通过导电体240电连接。
另外，平面型的电容器100可以设置在晶体管200的上方。电容器100包括用作第一电极的导电体110、用作第二电极的导电体120及用作介电质的绝缘体130。注意，关于导电体110、导电体120及绝缘体130可以使用上述的存储装置1中记载的构成要素。
以与导电体240的顶面接触的方式设置导电体153及导电体110。导电体153与导电体240的顶面接触并被用作晶体管200或晶体管300的端子。
导电体153及导电体110被绝缘体130覆盖，以隔着绝缘体130重叠于导电体110的方式配置导电体120。再者，导电体120及绝缘体130上设置有绝缘体114。
另外，虽然在图21中示出作为电容器100使用平面型电容器的例子，但是本实施方式所示的半导体装置不局限于此。例如，如图22所示，作为电容器100可以使用图18所示的缸型的电容器100。
在此，关于电容器100的详细内容，可以参考根据图18的记载。然而，如图22所示那样，优选在导电体240上配置导电体152，在导电体152上配置导电体112。通过采用这种结构，可以使导电体240和导电体112的电连接更确实。
另外，优选在绝缘体150上配置绝缘体154。作为绝缘体154使用可用于绝缘体160的绝缘体即可。另外，以与导电体112的顶面接触的方式设置导电体153。导电体153与导电体112的顶面接触并被用作电容器100、晶体管200或晶体管300的端子。再者，在导电体153及绝缘体154上配置绝缘体156。
另外，在图22中，示出晶体管300的栅极通过电容器100的电极中的一个与晶体管200的源极和漏极中的另一个电连接的例子，但是本实施方式所示的半导体装置不局限于此。例如，如图23所示，晶体管300的栅极也可以通过晶体管200的源极和漏极中的另一个与电容器100的电极中的一个电连接。由此，可以减少电容器100、晶体管200及晶体管300的俯视时的占有面积，可以实现根据本实施方式的半导体装置的微型化或高集成化。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式4)
在本实施方式中，参照图24至图25，对根据本发明的一个方式的使用将氧化物用于半导体的晶体管(以下有时称为OS晶体管)及电容器的存储装置(以下有时称为OS存储装置)进行说明。OS存储装置是至少包括电容器和控制该电容器的充放电的OS晶体管的存储装置。因OS晶体管的关态电流极小所以OS存储装置具有优良的保持特性，从而可以被用作非易失性存储器。
<存储装置的结构例子>
图24A示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411及存储单元阵列1470。外围电路1411包括行电路1420、列电路1430、输出电路1440以及控制逻辑电路1460。
列电路1430例如包括列译码器、预充电电路、读出放大器及写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用高电源电压(VDD)及存储单元阵列1470用高电源电压(VIL)。此外，对存储装置1400从外部输入控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA。地址信号ADDR被输入到行译码器及列译码器，WDATA被输入到写入电路。
控制逻辑电路1460对来自外部的输入信号(CE、WE、RE)进行处理来生成行译码器及列译码器的控制信号。CE是芯片使能信号，WE是写入使能信号，并且RE是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
存储单元阵列1470包括配置为行列状的多个存储单元MC及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的数量取决于存储单元MC的结构、包括在一个列中的存储单元MC的数量等。此外，连接存储单元阵列1470和列电路1430的布线的数量取决于存储单元MC的结构、包括在一个行中的存储单元MC的数量等。
此外，虽然在图24A中示出在同一平面上形成外围电路1411和存储单元阵列1470的例子，但是本实施方式不局限于此。例如，如图24B所示，也可以以重叠于外围电路1411的一部分上的方式设置存储单元阵列1470。例如，也可以采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构。
在图25中说明能够适用于上述存储单元MC的存储单元的结构例子。
[DOSRAM]
图25A至图25C示出DRAM的存储单元的电路结构例子。在本说明书等中，有时将使用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM(Dynamic Oxide SemiconductorRandom Access Memory)。图25A所示的存储单元1471包括晶体管M1及电容器CA。此外，晶体管M1包括栅极(有时称为顶栅极)及背栅极。
晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线BIL连接，晶体管M1的栅极与布线WOL连接，晶体管M1的背栅极与布线BGL连接。电容器CA的第二端子与布线CAL连接。
布线BIL被用作位线，布线WOL被用作字线。布线CAL被用作用来对电容器CA的第二端子施加指定的电位的布线。在数据的写入及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M1的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M1的阈值电压。
在此，图25A所示的存储单元1471对应于图18所示的存储装置。就是说，晶体管M1对应于晶体管200，电容器CA对应于电容器100，布线BIL对应于布线1003，布线WOL对应于布线1004，布线BGL对应于布线1006，布线CAL对应于布线1005。注意，图18所记载的晶体管300对应于设置在图24B所示的存储装置1400的外围电路1411的晶体管。
此外，存储单元MC不局限于存储单元1471，而可以改变其电路结构。例如，存储单元MC也可以采用如图25B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图25C所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M1构成的存储单元。
在将上述实施方式所示的半导体装置用于存储单元1471等的情况下，作为晶体管M1可以使用晶体管200，作为电容器CA可以使用电容器100。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的泄漏电流为极低。换言之，因为可以由晶体管M1长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1471、存储单元1472、存储单元1473中。
此外，在DOSRAM中，在如上所述那样地采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的存储电容。
[NOSRAM]
图25D至图25G示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图25D所示的存储单元1474包括晶体管M2、晶体管M3、电容器CB。此外，晶体管M2包括顶栅极(有时简称为栅极)及背栅极。在本说明书等中，有时将包括将OS晶体管用于晶体管M2的增益单元型存储单元的存储装置称为NOSRAM(Nonvolatile Oxide Semiconductor RAM)。
晶体管M2的第一端子与电容器CB的第一端子连接，晶体管M2的第二端子与布线WBL连接，晶体管M2的栅极与布线WOL连接，晶体管M2的背栅极与布线BGL连接。电容器CB的第二端子与布线CAL连接。晶体管M3的第一端子与布线RBL连接，晶体管M3的第二端子与布线SL连接，晶体管M3的栅极与电容器CB的第一端子连接。
布线WBL被用作写入位线，布线RBL被用作读出位线，布线WOL被用作字线。布线CAL被用作用来对电容器CB的第二端子施加指定的电位的布线。在数据的写入、保持及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M2的阈值电压。
在此，图25D所示的存储单元1474对应于图21所示的存储装置。就是说，晶体管M2对应于晶体管200，电容器CB对应于电容器100，晶体管M3对应于晶体管300，布线WBL对应于布线2003，布线WOL对应于布线2004，布线BGL对应于布线2006，布线CAL对应于布线2005，布线RBL对应于布线2002，布线SL对应于布线2001。
此外，存储单元MC不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元MC也可以采用如图25E所示的存储单元1475那样的晶体管M2的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图25F所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M2构成的存储单元。此外，例如，存储单元MC也可以具有如图25G所示的存储单元1477那样的将布线WBL和布线RBL组合为一个布线BIL的结构。
在将上述实施方式所示的半导体装置用于存储单元1474等的情况下，作为晶体管M2可以使用晶体管200，作为晶体管M3可以使用晶体管300，作为电容器CB可以使用电容器100。通过作为晶体管M2使用OS晶体管，可以使晶体管M2的泄漏电流为极低。由此，因为可以由晶体管M2长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至存储单元1477也是同样的。
此外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶体管)。Si晶体管的导电型可以是n沟道型或p沟道型。Si晶体管的场效应迁移率有时比OS晶体管高。因此，作为用作读出晶体管的晶体管M3，也可以使用Si晶体管。此外，通过将Si晶体管用于晶体管M3，可以层叠于晶体管M3上地设置晶体管M2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
此外，晶体管M3也可以是OS晶体管。在将OS晶体管用于晶体管M2、晶体管M3时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
此外，图25H示出3晶体管1电容器的增益单元型存储单元的一个例子。图25H所示的存储单元1478包括晶体管M4至晶体管M6及电容器CC。电容器CC可以适当地设置。存储单元1478与布线BIL、布线RWL、布线WWL、布线BGL及布线GNDL电连接。布线GNDL是供应低电平电位的布线。此外，也可以将存储单元1478电连接到布线RBL、布线WBL，而不与布线BIL电连接。
晶体管M4是包括背栅极的OS晶体管，该背栅极与布线BGL电连接。此外，也可以使晶体管M4的背栅极和栅极互相电连接。或者，晶体管M4也可以不包括背栅极。
此外，晶体管M5、晶体管M6各自可以是n沟道型Si晶体管或p沟道型Si晶体管。或者，晶体管M4至晶体管M6都是OS晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
在将上述实施方式所示的半导体装置用于存储单元1478时，作为晶体管M4可以使用晶体管200，作为晶体管M5、晶体管M6可以使用晶体管300，作为电容器CC可以使用电容器100。通过作为晶体管M4使用OS晶体管，可以使晶体管M4的泄漏电流为极低。
注意，本实施方式所示的外围电路1411及存储单元阵列1470等的结构不局限于上述结构。另外，也可以根据需要改变，去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式5)
在本实施方式中，参照图26说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(系统)。如此，在一个芯片上集成有多个电路(系统)的技术有时被称为系统芯片(System on Chip：SoC)。
如图26A所示，芯片1200包括CPU1211、GPU1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
在芯片1200上设置有凸块(未图示)，该凸块如图26B所示那样与印刷线路板(Printed Circuit Board：PCB)1201的第一面连接。此外，在PCB1201的第一面的背面设置有多个凸块1202，该凸块1202与母板1203连接。
此外，也可以在母板1203上设置有DRAM1221、快闪存储器1222等的存储装置。例如，可以将上述实施方式所示的DOSRAM应用于DRAM1221。此外，例如，可以将上述实施方式所示的NOSRAM应用于快闪存储器1222。
CPU1211优选具有多个CPU核。此外，GPU1212优选具有多个GPU核。此外，CPU1211和GPU1212可以分别具有暂时储存数据的存储器。或者，也可以在芯片1200上设置有CPU1211和GPU1212共同使用的存储器。可以将上述NOSRAM或DOSRAM应用于该存储器。此外，GPU1212适合用于多个数据的并行计算，其可以用于图像处理或积和运算。通过作为GPU1212设置使用本发明的氧化物半导体的图像处理电路或积和运算电路，可以以低功耗执行图像处理及积和运算。
此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有的存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到CPU1211的运算结果传送。
模拟运算部1213具有A/D(模拟/数字)转换电路和D/A(数字/模拟)转换电路中的一方或双方。此外，也可以在模拟运算部1213中设置上述积和运算电路。
存储控制器1214具有用作DRAM1221的控制器的电路及用作快闪存储器1222的接口的电路。
接口1215具有与如显示装置、扬声器、麦克风、影像拍摄装置、控制器等外部连接设备之间的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口，可以使用USB(Universal Serial Bus，通用串行总线)、HDMI(High-Definition MultimediaInterface，高清晰度多媒体接口)(注册商标)等。
网络电路1216具有LAN(Local Area Network，局域网)等网络电路。此外，还可以具有网络安全用电路。
上述电路(系统)可以经同一制造工序形成在芯片1200上。由此，即使芯片1200所需的电路个数增多，也不需要增加制造工序，可以以低成本制造芯片1200。
可以将包括设置有具有GPU1212的芯片1200的PCB1201、DRAM1221以及快闪存储器1222的母板1203称为GPU模块1204。
GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外，通过利用使用GPU1212的积和运算电路，可以执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等方法，由此可以将芯片1200用作AI芯片，或者，可以将GPU模块用作AI系统模块。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式6)
在本实施方式中，说明使用上述实施方式所示的半导体装置的存储装置的应用例子。上述实施方式所示的半导体装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器终端、数码相机(也包括摄像机)、录像再现装置、导航系统等)的存储装置。注意，在此，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。或者，上述实施方式所示的半导体装置应用于存储器卡(例如，SD卡)、USB存储器、SSD(固态硬盘)等各种可移动存储装置。图27示意性地示出可移动存储装置的几个结构例子。例如，上述实施方式所示的半导体装置加工为被封装的存储器芯片并用于各种存储装置或可移动存储器。
图27A是USB存储器的示意图。USB存储器1100包括外壳1101、盖子1102、USB连接器1103及衬底1104。衬底1104被容纳在外壳1101中。例如，衬底1104上安装有存储器芯片1105及控制器芯片1106。可以将上述实施方式所示的半导体装置组装于衬底1104上的存储器芯片1105等。
图27B是SD卡的外观示意图，图27C是SD卡的内部结构的示意图。SD卡1110包括外壳1111、连接器1112及衬底1113。衬底1113被容纳在外壳1111中。例如，衬底1113上安装有存储器芯片1114及控制器芯片1115。通过在衬底1113的背面一侧也设置存储器芯片1114，可以增大SD卡1110的容量。此外，也可以将具有无线通信功能的无线芯片设置于衬底1113。由此，通过主机装置与SD卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将上述实施方式所示的半导体装置组装于衬底1113上的存储器芯片1114等。
图27D是SSD的外观示意图，图27E是SSD的内部结构的示意图。SSD1150包括外壳1151、连接器1152及衬底1153。衬底1153被容纳在外壳1151中。例如，衬底1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用DOSRAM芯片。通过在衬底1153的背面一侧也设置存储器芯片1154，可以增大SSD1150的容量。可以将上述实施方式所示的半导体装置组装于衬底1153上的存储器芯片1154等。
本实施方式可以与其他的实施方式等所记载的结构适当地组合而实施。
(实施方式7)
根据本发明的一个方式的半导体装置可以应用于如CPU、GPU等处理器或芯片。图28示出具有根据本发明的一个方式的如CPU、GPU等处理器或芯片的电子设备的具体例子。
<电子设备及系统>
根据本发明的一个方式的GPU或芯片可以安装在各种各样的电子设备。作为电子设备的例子，例如除了电视装置、用于台式或笔记本式信息终端等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、电子书阅读器、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的GPU或芯片设置在电子设备中，可以使电子设备具备人工智能。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图28示出电子设备的例子。
[信息终端]
图28A示出信息终端之一的移动电话机(智能手机)。信息终端5100包括外壳5101及显示部5102，作为输入接口在显示部5102中具备触控面板，并且在外壳5101上设置有按钮。
通过将本发明的一个方式的芯片应用于信息终端5100，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5102上的应用程序、识别由使用者输入到显示部5102所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5102上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
图28B示出笔记本式信息终端5200。笔记本式信息终端5200包括信息终端主体5201、显示部5202及键盘5203。
与上述信息终端5100同样，通过将本发明的一个方式的芯片应用于笔记本式信息终端5200，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用笔记本式信息终端5200，可以研发新颖的人工智能。
注意，在上述例子中，图28A及图28B分别示出智能手机及笔记本式信息终端作为电子设备的例子，但是也可以应用智能手机及笔记本式信息终端以外的信息终端。作为智能手机及笔记本式信息终端以外的信息终端，例如可以举出PDA(Personal DigitalAssistant：个人数码助理)、台式信息终端、工作站等。
[游戏机]
图28C示出作为游戏机的一个例子的便携式游戏机5300。便携式游戏机5300包括外壳5301、外壳5302、外壳5303、显示部5304、连接部5305及操作键5306等。可以将外壳5302及外壳5303从外壳5301拆卸。通过将设在外壳5301中的连接部5305安装到其他外壳(未图示)，可以将输出到显示部5304的影像输出到其他视频显示设备(未图示)。此时，外壳5302及外壳5303分别可以被用作操作部。由此，多个游戏玩者可以同时玩游戏。可以将上述实施方式所示的芯片嵌入到设置在外壳5301、外壳5302及外壳5303的衬底的芯片等。
另外，图28D示出游戏机之一的固定式游戏机5400。固定式游戏机5400以无线或有线连接有控制器5402。
通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300及固定式游戏机5400等游戏机，可以实现低功耗的游戏机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
再者，通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300，可以实现具备人工智能的便携式游戏机5300。
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5300，可以实现不局限于游戏的程序的表现。例如，可以改变并表现出游戏玩者提问的内容、游戏的进展情况、在游戏中发生事件的时机、游戏上出现的人物的言行等而不局限于游戏中的程序。
此外，当使用便携式游戏机5300玩需要多个游戏玩者的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
虽然图28C及图28D示出便携式游戏机及固定式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的GPU或芯片的游戏机不局限于此。作为应用本发明的一个方式的GPU或芯片的游戏机，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[大型计算机]
将本发明的一个方式的GPU或芯片可以应用于大型计算机。
图28E示出作为大型计算机的一个例子的超级计算机5500。图28F示出超级计算机5500所包括的机架(rack mount)式计算机5502。
超级计算机5500包括机架5501及多个机架式计算机5502。注意，多个计算机5502容纳在机架5501中。另外，计算机5502设有多个基板5504，在该基板上可以安装上述实施方式所说明的GPU或芯片。
超级计算机5500主要是适合于科学计算的大型计算机。科学计算需要以高速进行庞大的运算，因此功耗大且芯片的发热高。通过将本发明的一个方式的GPU或芯片应用于超级计算机5500，可以实现低功耗的超级计算机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路及模块带来的负面影响。
在图28E及图28F中，作为大型计算机的一个例子示出超级计算机，然而应用本发明的一个方式的GPU或芯片的大型计算机不局限于此。作为应用本发明的一个方式的GPU或芯片的大型计算机，例如可以举出提供服务的计算机(服务器)、大型通用计算机(主机)等。
[移动体]
本发明的一个方式的GPU或芯片可以应用于作为移动体的汽车及汽车的驾驶席周边。
图28G是示出移动体的一个例子的汽车室内的前挡风玻璃周边的图。图28G示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在支柱的显示面板5704。
通过显示速度表、转速计、行驶距离、燃料表、排档状态、空调的设定，显示面板5701至显示面板5703可以提供各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以被用作照明装置。
通过将由设置在汽车外侧的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以补充被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。此外，通过显示补充看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以被用作照明装置。
因为可以将本发明的一个方式的GPU或芯片被用作人工智能的构成要素，例如可以将该芯片用于汽车的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[电器产品]
图28H示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
通过将本发明的一个方式的芯片应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
作为电器产品的一个例子说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调整器的冷暖空調机、洗衣机、干衣机、视听设备等。
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
[符号说明]
50结构体、51金属氧化物、53区域、54区域、200晶体管、205导电体、210绝缘体、212绝缘体、214绝缘体、216绝缘体、218导电体、222绝缘体、224绝缘体、230氧化物、231区域、232区域、234区域、240导电体、241绝缘体、242导电体、243氧化物、247导电体、248开口、249区域、250绝缘体、254绝缘体、260导电体、274绝缘体、280绝缘体、281绝缘体、601前驱物、602反应物、2001布线、2002布线、2003布线、2004布线、2005布线、2006布线、4000成膜装置、4002搬入搬出室、4004搬入搬出室、4006传送室、4008成膜室、4009成膜室、4010成膜室、4014传送臂部、4020处理室、4021原料供应部、4022a高速阀、4022b高速阀、4023原料引入口、4024原料排出口、4025排气装置、4026衬底架、4027加热器、4028等离子体产生装置、4029线圈、4030衬底、4031原料供应部、4033原料引入口、4100等离子体ALD装置、4111等离子体生成室、4120反应室、4123原料引入口、4124原料排出口、4126衬底架、4128等离子体生成装置、4130衬底、4131等离子体、4133原料引入口、4200等离子体ALD装置、4213电极、4214淋浴喷头、4215电源、4217电容器、4220处理室、4223原料引入口、4224原料排出口、4226衬底架、4230衬底、4231等离子体、4300等离子体ALD装置、4313电极、4314淋浴喷头、4315电源、4317电容器、4319筛网、4320处理室、4321电源、4322电容器、4323原料引入口、4324原料排出口、4326衬底架、4330衬底、4331等离子体

Claims (12)

1.一种半导体装置的制造方法，通过如下工序在衬底上形成金属氧化物：
对其内部设置有所述衬底的处理室引入第一前驱物的工序；
所述第一前驱物的引入后引入第一氧化剂的工序；
所述第一氧化剂的引入后引入第二前驱物的工序；以及
所述第二前驱物的引入后引入第二氧化剂的工序。
2.一种半导体装置的制造方法，通过如下工序在衬底上形成金属氧化物：
对其内部设置有所述衬底的处理室引入第一前驱物的工序；
所述第一前驱物的引入后引入第一氧化剂的工序；
所述第一氧化剂的引入后引入第二前驱物的工序；
所述第二前驱物的引入后引入第二氧化剂的工序；
所述第二氧化物的引入后引入第三前驱物的工序；以及
所述第三前驱物的引入后引入第三氧化剂的工序。
3.根据权利要求1或2所述的半导体装置的制造方法，
其中所述第一前驱物包含铟。
4.根据权利要求1或3所述的半导体装置的制造方法，
其中所述第二前驱物包含锌和镓中的至少一方。
5.根据权利要求2或3所述的半导体装置的制造方法，
其中所述第二前驱物包含锌和镓中的一方。
6.根据权利要求5所述的半导体装置的制造方法，
其中所述第三前驱物包含锌和镓中的另一方。
7.根据权利要求1至6中任一项所述的半导体装置的制造方法，
其中所述金属氧化物包含铟及锌。
8.根据权利要求1至6中任一项所述的半导体装置的制造方法，
其中所述金属氧化物包含铟、元素M(M为铝、镓、钇或锡)以及锌。
9.根据权利要求1至8中任一项所述的半导体装置的制造方法，
其中所述金属氧化物具有结晶结构。
10.根据权利要求1至9中任一项所述的半导体装置的制造方法，
其中所述第一氧化剂包含选自臭氧、氧、水中的至少一个，
并且所述第二氧化剂包含选自臭氧、氧、水中的至少一个。
11.根据权利要求1至10中任一项所述的半导体装置的制造方法，
其中所述第二氧化剂包含与第一氧化剂相同的材料。
12.根据权利要求2所述的半导体装置的制造方法，
其中所述第三氧化剂包含选自臭氧、氧、水中的至少一个。
CN201980037622.2A 2018-06-08 2019-05-31 半导体装置及半导体装置的制造方法 Pending CN112292752A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-110087 2018-06-08
JP2018110087 2018-06-08
PCT/IB2019/054507 WO2019234561A1 (ja) 2018-06-08 2019-05-31 半導体装置、および半導体装置の作製方法

Publications (1)

Publication Number Publication Date
CN112292752A true CN112292752A (zh) 2021-01-29

Family

ID=68769283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980037622.2A Pending CN112292752A (zh) 2018-06-08 2019-05-31 半导体装置及半导体装置的制造方法

Country Status (6)

Country Link
US (2) US11600489B2 (zh)
JP (3) JP7297743B2 (zh)
KR (2) KR20240024364A (zh)
CN (1) CN112292752A (zh)
DE (1) DE112019002901T5 (zh)
WO (1) WO2019234561A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7254044B2 (ja) * 2020-03-25 2023-04-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US11903221B2 (en) * 2020-08-17 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional semiconductor device with memory stack
WO2023249825A1 (en) * 2022-06-22 2023-12-28 Applied Materials, Inc. Atomic layer deposition using novel oxygen-containing precursors
WO2024084366A1 (ja) * 2022-10-21 2024-04-25 株式会社半導体エネルギー研究所 半導体装置、及び、記憶装置
WO2024176063A1 (ja) * 2023-02-23 2024-08-29 株式会社半導体エネルギー研究所 金属酸化物膜、及び半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434493B1 (ko) * 2001-10-05 2004-06-05 삼성전자주식회사 원자층 증착 장치 및 그 구동 방법
KR101003700B1 (ko) * 2003-08-19 2010-12-23 주성엔지니어링(주) 원자층 증착을 이용한 금속 산화막 형성 방법
KR100722987B1 (ko) * 2004-10-18 2007-05-30 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100773755B1 (ko) * 2004-11-18 2007-11-09 주식회사 아이피에스 플라즈마 ａｌｄ 박막증착방법
JP4607637B2 (ja) * 2005-03-28 2011-01-05 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
KR100809685B1 (ko) * 2005-09-13 2008-03-06 삼성전자주식회사 유전막, 이 유전막 제조방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
KR100685748B1 (ko) * 2006-02-09 2007-02-22 삼성전자주식회사 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법
JPWO2009031381A1 (ja) 2007-09-07 2010-12-09 コニカミノルタホールディングス株式会社 金属酸化物半導体の製造方法、及びその方法により得られた薄膜トランジスタ
DE102010043668B4 (de) 2010-11-10 2012-06-21 Evonik Degussa Gmbh Verfahren zur Herstellung von Indiumoxid-haltigen Schichten, nach dem Verfahren hergestellte Indiumoxid-haltige Schichten und ihre Verwendung
JP2014507794A (ja) * 2010-12-30 2014-03-27 ジュスン エンジニアリング カンパニー リミテッド 薄膜トランジスタ及びその製造方法
EP2807670A1 (de) 2012-01-27 2014-12-03 Merck Patent GmbH Verfahren zur herstellung elektrisch halbleitender oder leitender schichten mit verbesserter leitfähigkeit
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9171960B2 (en) * 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
JP2015079946A (ja) * 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP2015233130A (ja) * 2014-05-16 2015-12-24 株式会社半導体エネルギー研究所 半導体基板および半導体装置の作製方法
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
JP6736321B2 (ja) * 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR102549926B1 (ko) * 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
JP2016219761A (ja) * 2015-05-18 2016-12-22 株式会社半導体エネルギー研究所 構造体の作製方法、および半導体装置の作製方法
US9911861B2 (en) 2015-08-03 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, and electronic device
CN108738364B (zh) 2016-02-18 2022-06-28 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及电子设备

Also Published As

Publication number Publication date
US20210233769A1 (en) 2021-07-29
JPWO2019234561A1 (ja) 2021-06-17
JP2023002738A (ja) 2023-01-10
JP2024056943A (ja) 2024-04-23
JP7297743B2 (ja) 2023-06-26
KR20240024364A (ko) 2024-02-23
WO2019234561A1 (ja) 2019-12-12
KR102637749B1 (ko) 2024-02-19
DE112019002901T5 (de) 2021-02-18
US20230274935A1 (en) 2023-08-31
KR20210019013A (ko) 2021-02-19
US11600489B2 (en) 2023-03-07

Similar Documents

Publication Publication Date Title
CN112368846A (zh) 半导体装置及半导体装置的制造方法
JP7297743B2 (ja) 金属酸化物の作製方法
JP7204353B2 (ja) トランジスタおよび半導体装置
CN111788696A (zh) 半导体装置及半导体装置的制造方法
US20230110947A1 (en) Metal oxide, deposition method of metal oxide, and deposition apparatus for metal oxide
CN111788698A (zh) 半导体装置及半导体装置的制造方法
US11942370B2 (en) Manufacturing method of semiconductor device
CN115244713A (zh) 半导体装置、半导体装置的制造方法
CN114144894A (zh) 半导体装置
CN114127932A (zh) 半导体装置及半导体装置的制造方法
JPWO2020074999A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019220266A1 (ja) 半導体装置、および半導体装置の作製方法
JP2020009960A (ja) 半導体装置、および半導体装置の作製方法
JP7512204B2 (ja) 金属酸化物の作製方法
JP2023165808A (ja) 半導体装置の作製方法
CN113924657A (zh) 半导体装置以及半导体装置的制造方法
CN114223060A (zh) 半导体装置
CN112673479A (zh) 半导体装置及半导体装置的制造方法
JPWO2020049396A1 (ja) 半導体装置、および半導体装置の作製方法
US20230329002A1 (en) Semiconductor device, capacitor, and manufacturing method thereof
US20220376113A1 (en) Transistor and electronic device
CN114616681A (zh) 半导体装置
CN113906570A (zh) 金属氧化物以及包含金属氧化物的晶体管
JPWO2019207410A1 (ja) 半導体装置
CN113557608A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination