CN114616681A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114616681A
CN114616681A CN202080075473.1A CN202080075473A CN114616681A CN 114616681 A CN114616681 A CN 114616681A CN 202080075473 A CN202080075473 A CN 202080075473A CN 114616681 A CN114616681 A CN 114616681A
Authority
CN
China
Prior art keywords
insulator
oxide
conductor
semiconductor device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080075473.1A
Other languages
English (en)
Inventor
山崎舜平
长塚修平
川田琢也
方堂凉太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114616681A publication Critical patent/CN114616681A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种特性的不均匀小的半导体装置。该半导体装置包括第一绝缘体、第一绝缘体上的晶体管、晶体管上的第二绝缘体、第二绝缘体上的第三绝缘体、第三绝缘体上的第四绝缘体以及开口区域，开口区域包括第二绝缘体、第二绝缘体上的第三绝缘体以及第三绝缘体上的第四绝缘体，第三绝缘体包括到达第二绝缘体的开口，第四绝缘体在开口内与第二绝缘体的顶面接触。

Description

半导体装置
技术领域
本发明的一个方式涉及一种晶体管、半导体装置及电子设备。另外，本发明的一个方式涉及一种半导体装置的制造方法。此外，本发明的一个方式涉及一种半导体晶片及模块。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置或存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置、电子设备等有时包括半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
近年来，已对半导体装置进行开发，主要使用LSI、CPU、存储器等。CPU是包括将半导体晶片加工为芯片的半导体集成电路(至少包括晶体管及存储器)且形成有作为连接端子的电极的半导体元件的集合体。
LSI、CPU、存储器等的半导体电路(IC芯片)安装在例如印刷线路板等电路板上，并被用作各种电子设备的部件之一。
此外，通过使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到注目。该晶体管被广泛地应用于集成电路(IC)、图像显示装置(也简单地记载为显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。
另外，已知使用氧化物半导体的晶体管的泄漏电流在非导通状态下极小。例如，已公开了应用使用氧化物半导体的晶体管的泄漏电流小的特性的低功耗CPU等(参照专利文献1)。另外，例如，已公开了利用使用氧化物半导体的晶体管的泄漏电流低的特性实现存储内容的长期保持的存储装置等(参照专利文献2)。
近年来，随着电子设备的小型化和轻量化，对集成电路的进一步高密度化的要求提高。此外，有提高包含集成电路的半导体装置的生产率的需求。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2012-257187号公报
[专利文献2]日本专利申请公开第2011-151383号公报
发明内容
发明所要解决的问题
本发明的一个方式的目的之一是提供一种晶体管特性的不均匀小的半导体装置。此外，本发明的一个方式的目的之一是提供一种可靠性良好的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有良好的电特性的半导体装置。此外，本发明的一个方式的目的之一是提供一种通态电流大的半导体装置。此外，本发明的一个方式的目的之一是提供一种能够实现微型化或高集成化的半导体装置。另外，本发明的一个方式的目的之一是提供一种低功耗的半导体装置。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。除上述目的外的目的从说明书、附图、权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。
解决技术问题的手段
本发明的一个方式是一种半导体装置，包括第一绝缘体、第一绝缘体上的晶体管、晶体管上的第二绝缘体、第二绝缘体上的第三绝缘体、第三绝缘体上的第四绝缘体以及开口区域，开口区域包括第二绝缘体、第二绝缘体上的第三绝缘体、第三绝缘体上的第四绝缘体以及第三绝缘体中的到达第二绝缘体的开口，第四绝缘体在开口内侧与第二绝缘体的顶面接触。
另外，本发明的一个方式是一种半导体装置，包括第一绝缘体、第一绝缘体上的晶体管、晶体管上的第二绝缘体、第二绝缘体上的第三绝缘体、第三绝缘体上的第四绝缘体以及开口区域，开口区域包括第二绝缘体、第二绝缘体上的第三绝缘体、第三绝缘体上的第四绝缘体以及第三绝缘体中的到达第二绝缘体的开口，第四绝缘体在开口的内一侧与第二绝缘体的顶面接触，晶体管包括第一绝缘体、第一绝缘体上的第五绝缘体、第五绝缘体上的氧化物、氧化物上的第一导电体及第二导电体、第一导电体上及第二导电体上的第六绝缘体、位于氧化物上且配置在第一导电体与第二导电体之间的第七绝缘体以及第七绝缘体上的第三导电体，第六绝缘体与第二绝缘体接触。
在上述半导体装置中，第四绝缘体优选还接触于第一绝缘体。
在上述半导体装置中，优选的是，第七绝缘体包括第八绝缘体以及第八绝缘体上的第九绝缘体，第八绝缘体与第二绝缘体接触，第九绝缘体与第三导电体接触。
在上述半导体装置中，第一绝缘体及第三绝缘体优选包含硅及氮。
在上述半导体装置中，第二绝缘体及第六绝缘体优选为AlOx(x为大于0的任意数)。
在上述半导体装置中，第五绝缘体及第九绝缘体优选包含铪。
在上述半导体装置中，氧化物优选为包含选自In、Ga和Zn中的任一个或多个的氧化物半导体。
另外，本发明的一个方式是一种半导体装置的制造方法，包括如下步骤：沉积第一绝缘体；在第一绝缘体上沉积氧化膜；进行第一热处理；在氧化膜上依次沉积第一导电膜及第一绝缘膜；将第一绝缘体、氧化膜、第一导电膜及第一绝缘膜加工为岛状而在第一绝缘体上形成氧化物、导电层及绝缘层；在第一绝缘体、氧化物、导电层及绝缘层上沉积第二绝缘体；在第二绝缘体上沉积第三绝缘体；在导电层、绝缘层、第二绝缘体及第三绝缘体中形成到达氧化物的第一开口；在形成第一开口时，从导电层形成第一导电体及第二导电体，从绝缘层形成第四绝缘体及第五绝缘体；进行第二热处理；在第三绝缘体及第一开口上沉积第二绝缘膜；进行第一微波处理；在第二绝缘膜上沉积第三绝缘膜；进行第二微波处理；在第三绝缘膜上沉积第二导电膜；对第二绝缘膜、第三绝缘膜及第二导电膜直到第三绝缘体的顶面露出为止进行CMP处理而形成第六绝缘体、第七绝缘体及第三导电体；在第三绝缘体、第六绝缘体、第七绝缘体及第三导电体上沉积第八绝缘体；在第八绝缘体中形成到达第三绝缘体的第二开口；以及进行第三热处理，其中，第一热处理的温度高于第三热处理的温度。
在上述制造方法中，作为第一绝缘膜、第二绝缘体及第八绝缘体优选沉积氧化铝。
在上述制造方法中，第一微波处理及第二微波处理优选至少在氧气氛下以100℃以上且750℃以下的温度范围进行。
在上述制造方法中，第一微波处理及第二微波处理优选以300℃以上且500℃以下的温度范围进行。
在上述制造方法中，第一微波处理及第二微波处理优选以300Pa以上且700Pa以下的压力范围进行。
在上述制造方法中，优选的是，第一热处理在氮气氛下以250℃以上且650℃以下的温度范围进行，接着在氧气氛下以250℃以上且650℃以下的温度范围进行。
在上述半导体装置的制造方法中，优选的是，第二热处理在氧气氛下以350℃以上且400℃以下的温度范围进行，接着在氮气氛下以350℃以上且400℃以下的温度范围进行。
在上述半导体装置的制造方法中，第三热处理优选在氮气氛下以350℃以上且400℃以下的温度范围进行。
发明效果
根据本发明的一个方式可以提供一种晶体管特性的不均匀小的半导体装置。此外，根据本发明的一个方式可以提供一种可靠性良好的半导体装置。另外，根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。此外，根据本发明的一个方式可以提供一种通态电流大的半导体装置。此外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。另外，根据本发明的一个方式可以提供一种低功耗的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。注意，本发明的一个方式并不需要实现所有上述效果。除上述效果外的效果从说明书、附图、权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。
附图简要说明
图1是本发明的一个方式的半导体装置的俯视图。
图2A是本发明的一个方式的半导体装置的俯视图。图2B及图2C是本发明的一个方式的半导体装置的截面图。
图3A是本发明的一个方式的半导体装置的俯视图。图3B至图3D是本发明的一个方式的半导体装置的截面图。
图4是本发明的一个方式的半导体装置的截面图。
图5A是说明IGZO的结晶结构的分类的图。图5B是说明CAAC-IGZO膜的XRD谱的图。图5C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图6A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图6B至图6D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图7A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图7B至图7D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图8A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图8B至图8D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图9A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图9B至图9D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图10A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图10B至图10D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图11A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图11B至图11D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图12A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图12B至图12D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图13A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图13B至图13D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图14A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图14B至图14D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图15A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图15B至图15D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图16A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图16B至图16D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图17A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图17B至图17D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图18A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图18B至图18D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图19A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图19B至图19D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图20A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图20B至图20D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图21A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图21B至图21D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图22是说明根据本发明的一个方式的微波处理装置的俯视图。
图23是说明根据本发明的一个方式的微波处理装置的截面图。
图24是说明根据本发明的一个方式的微波处理装置的截面图。
图25A是本发明的一个方式的半导体装置的俯视图。图25B至图25D是本发明的一个方式的半导体装置的截面图。
图26A是本发明的一个方式的半导体装置的俯视图。图26B是本发明的一个方式的半导体装置的截面图。
图27A是本发明的一个方式的半导体装置的俯视图。图27B是本发明的一个方式的半导体装置的截面图。
图28A是本发明的一个方式的半导体装置的俯视图。图28B是本发明的一个方式的半导体装置的截面图。
图29A及图29B是本发明的一个方式的半导体装置的截面图。
图30是示出根据本发明的一个方式的存储装置的结构的截面图。
图31是示出根据本发明的一个方式的存储装置的结构的截面图。
图32A及图32B是根据本发明的一个方式的半导体装置的截面图。
图33A及图33B是根据本发明的一个方式的半导体装置的截面图。
图34是根据本发明的一个方式的半导体装置的截面图。
图35是根据本发明的一个方式的半导体装置的截面图。
图36A及图36B是示出根据本发明的一个方式的存储装置的结构例子的方框图。
图37A至图37H是示出根据本发明的一个方式的存储装置的结构例子的电路图。
图38是以层级示出各种存储装置的图。
图39A及图39B是根据本发明的一个方式的半导体装置的示意图。
图40A及图40B是说明根据本发明的一个方式的电子构件的一个例子的图。
图41A至图41E是根据本发明的一个方式的存储装置的示意图。
图42A至图42H是示出根据本发明的一个方式的电子设备的图。
图43A至图43C是示出根据本发明的一个方式的实施例的电特性的图。
图44A至图44C是示出根据本发明的一个方式的实施例的电特性的图。
图45A至图45H是示出根据本发明的一个方式的实施例的电特性的温度依赖性的图。
图46A至图46C是示出根据本发明的一个方式的实施例的电特性的图。
图47A至图47C是示出根据本发明的一个方式的实施例的电特性的图。
图48A至图48H是示出根据本发明的一个方式的实施例的电特性的Vbg依赖性的图。
实施发明的方式
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。
在附图中，为显而易见，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时不反映于附图中。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书中所说明的词句，根据情况可以适当地换词句。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也在附图或文中公开了。在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏极区域或漏电极)与源极(源极端子、源极区域或源电极)之间具有形成沟道的区域(以下也称为沟道形成区域)，并且通过沟道形成区域电流能够流过源极和漏极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的源极(源极区域或源电极)和漏极(漏极区域或漏电极)之间的距离。另外，在一个晶体管中，沟道长度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道长度有时不限定于一个值。因此，在本说明书中，沟道长度是沟道形成区域中的任一个值、最大值、最小值或平均值。
沟道宽度例如是指在晶体管的俯视图中半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的垂直于沟道长度方向的沟道形成区域的方向的长度。另外，在一个晶体管中，沟道宽度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道宽度有时不限定于一个值。因此，在本说明书中，沟道宽度是沟道形成区域中的任一个值、最大值、最小值或平均值。
在本说明书等中，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“实效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面时，有时因为实效的沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面上的沟道形成区域的比例增高。在此情况下，实效的沟道宽度大于外观上的沟道宽度。
在上述情况下，有时难以通过实测估计实效沟道宽度。例如，为了根据设计值估计实效沟道宽度，需要预先知道半导体的形状的假定。因此，当不确定半导体的形状时，难以准确地测量实效的沟道宽度。
在本说明书中，在简单地描述为“沟道宽度”时，有时是指外观上的沟道宽度。或者，在本说明书中，在简单地表示“沟道宽度”时，有时表示实效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以决定沟道长度、沟道宽度、实效沟道宽度、外观上的沟道宽度等的值。
注意，半导体的杂质例如是指半导体的主要成分之外的元素。例如，浓度小于0.1原子％的元素可以说是杂质。在包含杂质时，例如有时发生半导体的缺陷态密度的提高或者结晶性的降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。此外，有时水也作为杂质起作用。此外，例如有时杂质的混入导致氧化物半导体中的氧空位(也称为VO：oxygen vacancy)的形成。
注意，在本说明书等中，氧氮化硅是指氧含量大于氮含量的物质。此外，氮氧化硅是指氮含量大于氧含量的物质。同样地，氧氮化铝是指氧含量大于氮含量的物质。此外，氮氧化铝是指氮含量大于氧含量的物质。同样地，氧氮化铪是指氧含量大于氮含量的物质。此外，氮氧化铪是指氮含量大于氧含量的物质。
注意，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，可以将“导电体”换称为“导电膜”或“导电层”。另外，可以将“半导体”换称为“半导体膜”或“半导体层”。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS晶体管换称为包含金属氧化物或氧化物半导体的晶体管。
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的漏极电流在室温下为1×10-20A以下，在85℃下为1×10-18A以下，或在125℃下为1×10-16A以下。
(实施方式1)
在本实施方式中，使用图1至图24对包括根据本发明的一个方式的半导体装置500的一个例子及其制造方法进行说明。
图1是半导体装置500的俯视图。半导体装置500包括多个晶体管200、多个开口区域400以及密封部265。另外，如图1所示，以包围多个晶体管200及多个开口区域400的方式配置有密封部265。注意，半导体装置500所包括的晶体管200的个数不局限于图1所示的个数。换言之，半导体装置500的每单位面积的晶体管200的个数，就是说，晶体管200的配置密度可以大于或小于图1所示的晶体管200的配置密度。另外，根据半导体装置500中的晶体管200的配置密度适当地调整开口区域400的个数即可。优选的是，配置在半导体装置500中的晶体管200的配置密度越大，使开口区域400的个数越少。例如，也可以配置与晶体管200的配置密度成反比的个数的开口区域400。或者，优选的是，将开口区域400的总面积(一个开口区域400的俯视时的面积与开口区域400的个数的累计值)在晶体管200的配置密度越小时设为越大，在晶体管200的配置密度越大时设为越小。
图2A是放大由图1中的点划线包围的区域291的图。另外，图2B是沿着图2A中的点划线A1-A2的部分的截面图，也是晶体管200的沟道方向上的截面图及密封部265的截面图。另外，图2C是沿着图2A中的点划线A3-A4的部分的截面图，也是开口区域400的截面图及密封部265的截面图。
如图2A所示，晶体管200在A1-A2方向上以该晶体管200的端部至密封部265的端部的长度为L1的方式配置，在垂直于A1-A2的方向上以晶体管200的端部至密封部265的端部的长度为L2的方式配置。另外，开口区域400在垂直于A1-A2的方向上以每长度L3的间隔配置。在此，长度L3为在垂直于A1-A2的方向上彼此邻接的开口区域400的顶部之间的距离。此外，开口区域400的俯视时的形状不局限于图2A所示的矩形。例如，作为开口区域400的俯视时的形状，还有方形、椭圆形、圆形、菱形或组合它们的形状。另外，长度L1及长度L2为0.10μm以上且2.0μm以下，优选为0.15μm以上且1.5μm以下。另外，长度L3为1.5μm以上且6.0μm以下。典型的为1.5μm。
如图2B和图2C所示，半导体装置500包括衬底(未图示)上的绝缘体212、绝缘体212上的绝缘体214、绝缘体214上的多个晶体管200、晶体管200上的绝缘体280、绝缘体280上的绝缘体282、绝缘体282上的绝缘体283、绝缘体212的顶面的一部分与绝缘体283接触的密封部265以及绝缘体282的一部分设置有开口的开口区域400。在开口区域400中，绝缘体280也可以包括凹部，该绝缘体280的凹部的深度为半导体装置500中的绝缘体280的最大厚度的1/4以上且1/2以下。
另外，通过在进行半导体装置500的制造工序中的开口区域400的形成之后进行热处理，可以将包含在绝缘体280中的氧及键合于该氧的氢经由开口区域400释放到外部。注意，键合于氧的氢被释放为水。因此，可以减少包含在绝缘体280中的不需的氧以及氢。
<半导体装置的结构例子>
参照图3A至图3D说明包括晶体管200及开口区域400的半导体装置的结构例子。图3A至图3D是包括晶体管200及开口区域400的半导体装置的俯视图及截面图。图3A是该半导体装置的俯视图。另外，图3B至图3D是该半导体装置的截面图。在此，图3B是沿着图3A中的点划线A1-A2的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。另外，图3C是沿着图3A中的点划线A3-A4的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。另外，图3D是沿着图3A中的点划线A5-A6的截面图，该截面图相当于开口区域400的截面图。在图3A的俯视图中，为了明确起见，省略一部分构成要素。
本发明的一个方式的半导体装置包括衬底(未图示)上的绝缘体212、绝缘体212上的绝缘体214、绝缘体214上的晶体管200、晶体管200上的绝缘体280、绝缘体280上的绝缘体282(绝缘体282a及绝缘体282b)、绝缘体282上的绝缘体283、绝缘体283上的绝缘体286以及密封部265上的绝缘体274。另外，绝缘体283与绝缘体282的侧面、绝缘体280的侧面、晶体管200的侧面、绝缘体214的侧面及绝缘体212的顶面的一部分接触。绝缘体212、绝缘体214、绝缘体280、绝缘体282、绝缘体283、绝缘体286以及绝缘体274被用作层间膜。另外，该半导体装置还包括与晶体管200电连接且被用作插头的导电体240(导电体240a及导电体240b)。此外，还包括与被用作插头的导电体240的侧面接触的绝缘体241(绝缘体241a及绝缘体241b)。此外，在绝缘体286上及导电体240上设置与导电体240电连接且被用作布线的导电体246(导电体246a及导电体246b)。
以与绝缘体280、绝缘体282、绝缘体283及绝缘体286的开口的内壁接触的方式设置绝缘体241a，以与绝缘体241a的侧面接触的方式设置导电体240a的第一导电体，其内侧设置导电体240a的第二导电体。此外，以与绝缘体280、绝缘体282、绝缘体283及绝缘体286的开口的内壁接触的方式设置绝缘体241b，以与绝缘体241b的侧面接触的方式设置导电体240b的第一导电体，并且在其内侧设置导电体240b的第二导电体。在此，导电体240的顶面的高度与重叠于导电体246的区域的绝缘体286的顶面的高度可以大致一致。此外，在晶体管200中，层叠有导电体240的第一导电体与导电体240的第二导电体，但是本发明不局限于此。例如，导电体240也可以具有单层结构或者三层以上的叠层结构。此外，在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
[晶体管200]
如图3A至图3C所示，晶体管200包括绝缘体214上的绝缘体216、以埋入到绝缘体214或绝缘体216中的方式配置的导电体205(导电体205a、导电体205b及导电体205c)、绝缘体216上及导电体205上的绝缘体222、绝缘体222上的绝缘体224、绝缘体224上的氧化物230a、氧化物230a上的氧化物230b、氧化物230b上的氧化物243(氧化物243a及氧化物243b)、氧化物243a上的导电体242a、导电体242a上的绝缘体271a、氧化物243b上的导电体242b、导电体242b上的绝缘体271b、氧化物230b上的绝缘体250a、绝缘体250a上的绝缘体250b、位于绝缘体250b上且重叠于氧化物230b的一部分的导电体260(导电体260a及导电体260b)以及以覆盖绝缘体224、氧化物230(氧化物230a及氧化物230b)、氧化物243、导电体242(导电体242a及导电体242b)及绝缘体271(绝缘体271a及绝缘体271b)的方式配置的绝缘体272。在此，如图3B至图3D所示，绝缘体272具有与绝缘体222的顶面的一部分接触的区域。此外，导电体260的顶面以与绝缘体250的顶面及绝缘体280的顶面大致对齐的方式配置。另外，绝缘体282与导电体260、绝缘体250以及绝缘体280的各顶面接触。
以下，有时将氧化物230a及氧化物230b统称为氧化物230。此外，有时将绝缘体250a及绝缘体250b统称为绝缘体250。此外，有时将绝缘体271a及绝缘体271b统称为绝缘体271。
在绝缘体280及绝缘体272中形成到达氧化物230b的开口。在该开口内设置绝缘体250及导电体260。此外，在晶体管200的沟道长度方向上，绝缘体271a、导电体242a及氧化物243a与绝缘体271b、导电体242b及氧化物243b间设置有导电体260及绝缘体250。绝缘体250具有与导电体260的侧面接触的区域及与导电体260的底面接触的区域。
氧化物230优选包括绝缘体224上的氧化物230a及氧化物230a上的氧化物230b。当在氧化物230b的下方包括氧化物230a，可以抑制杂质从形成在氧化物230a的下方的结构物向氧化物230b扩散。
注意，在晶体管200中氧化物230具有氧化物230a及氧化物230b的两层叠层结构，但是本发明不局限于此。例如，氧化物230可以具有氧化物230b的单层或三层以上的叠层结构，也可以具有氧化物230a及氧化物230b分别具有叠层的结构。
导电体260被用作第一栅(也称为顶栅极)电极，导电体205被用作第二栅(也称为背栅极)电极。此外，绝缘体250被用作第一栅极绝缘体，绝缘体222及绝缘体224被用作第二栅极绝缘体。此外，导电体242a被用作源极和漏极中的一个，导电体242b被用作源极和漏极中的另一个。此外，氧化物230的与导电体260重叠的区域的至少一部分被用作沟道形成区域。
在此，图4示出图3B中的沟道形成区域附近的放大图。如图4所示，氧化物230b包括被用作晶体管200的沟道形成区域的区域230bc及夹持区域230bc并被用作源极区域或漏极区域的一对的区域230ba及区域230bb。区域230bc的至少一部分与导电体260重叠。换言之，区域230bc设置在一对的导电体242a与导电体242b间。区域230ba与导电体242a重叠，区域230bb与导电体242b重叠。
与区域230ba及区域230bb相比，其氧空位少或杂质浓度低，所以被用作沟道形成区域的区域230bc是载流子浓度低的高电阻区域。此外，被用作源极区域或漏极区域的区域230ba及区域230bb是其氧空位多或者氢、氮、金属元素等的杂质浓度高而载流子浓度提高，所以被低电阻化的区域。就是说，区域230ba及区域230bb是比区域230bc载流子浓度高且电阻低的区域。
在此，被用作沟道形成区域的区域230bc的载流子浓度优选为1×1018cm-3以下，更优选低于1×1017cm-3，进一步优选低于1×1016cm-3，更优选的是低于1×1013cm-3，进一步优选的是低于1×1012cm-3。对被用作沟道形成区域的区域230bc的载流子浓度的下限值没有特别的限定，例如，可以将其设定为1×10-9cm-3。
此外，也可以在区域230bc与区域230ba或区域230bb之间形成载流子浓度等于或低于区域230ba及区域230bb的载流子浓度且等于或高于区域230bc的载流子浓度的区域。换言之，该区域被用作区域230bc与区域230ba或区域230bb的接合区域。该接合区域的氢浓度有时相等于或低于区域230ba及区域230bb的氢浓度且相等于或高于区域230bc的氢浓度。此外，该接合区域的氧空位有时相等于或少于区域230ba及区域230bb的氧空位且相等于或多于区域230bc的氧空位。
注意，图4示出区域230ba、区域230bb及区域230bc形成在氧化物230b中的例子，但是本发明不局限于此。例如，上述各区域也可以形成在氧化物230b和氧化物230a中。
在氧化物230中，有时难以明确地观察各区域的边界。在各区域中检测出的金属元素和氢及氮等杂质元素的浓度并不需要按每区域分阶段地变化，也可以在各区域中逐渐地变化。就是说，越接近沟道形成区域，金属元素和氢及氮等杂质元素的浓度越小即可。
此外，优选在晶体管200中将被用作半导体的金属氧化物(以下，有时称为氧化物半导体)用于包含沟道形成区域的氧化物230(氧化物230a、氧化物230b)。
被用作半导体的金属氧化物优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流(off-statecurrent)。
例如，作为氧化物230优选使用包含铟、元素M及锌的In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等的金属氧化物。此外，作为氧化物230也可以使用In-Ga氧化物、In-Zn氧化物、铟氧化物。
在此，优选的是，用于氧化物230b的金属氧化物中的In与元素M的原子个数比大于用于氧化物230a的金属氧化物中的In与元素M的原子个数比。
如此，通过在氧化物230b的下方配置氧化物230a，可以抑制杂质及氧从形成在氧化物230a的下方的结构物向氧化物230b扩散。
此外，氧化物230a及氧化物230b除了氧以外还包含共同元素(作为主要成分)，所以可以降低氧化物230a与氧化物230b的各界面的缺陷态密度。因为可以降低氧化物230a与氧化物230b的界面的缺陷态密度，所以界面散射给载流子传导带来的影响小，从而可以得到高通态电流。
氧化物230b优选具有结晶性。尤其是，优选使用CAAC-OS(c-axis alignedcrystalline oxide semiconductor：c轴取向结晶氧化物半导体)作为氧化物230b。
CAAC-OS具有结晶性高的致密结构且是杂质、缺陷(例如，氧空位等)少的金属氧化物。尤其是，通过在形成金属氧化物后以金属氧化物不被多晶化的温度(例如，400℃以上且600℃以下)进行热处理，可以使CAAC-OS具有结晶性更高的致密结构。如此，通过进一步提高CAAC-OS的密度，可以进一步降低该CAAC-OS中的杂质或氧的扩散。
另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，具有CAAC-OS的金属氧化物具有耐热性且可靠性良好。
此外，在使用氧化物半导体的晶体管中，如果氧化物半导体中的形成沟道的区域存在杂质或氧空位，电特性则容易变动，有时降低可靠性。此外，氧空位附近的氢形成氢进入氧空位中的缺陷(下面有时称为VOH)而可能会生成成为载流子的电子。因此，当在氧化物半导体中的形成沟道的区域中包含氧空位时，晶体管会成为常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此，在氧化物半导体的形成沟道的区域中，优选尽量减少杂质、氧空位及VOH。换言之，优选的是，氧化物半导体中的形成沟道的区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
相对于此，通过在氧化物半导体附近设置包含通过加热脱离的氧(以下，有时称为过剩氧)的绝缘体而进行热处理，可以从该绝缘体向氧化物半导体供应氧而减少氧空位及VOH。注意，在对源极区域或漏极区域供应过多的氧时，有可能引起晶体管200的通态电流下降或者场效应迁移率的下降。并且，在供应到源极区域或漏极区域的氧在衬底面内有不均匀时，包括晶体管的半导体装置特性中发生不均匀。
因此，优选的是，在氧化物半导体中，被用作沟道形成区域的区域230bc的载流子浓度得到降低且被i型化或实质上被i型化。另一方面，优选的是，被用作源极区域或漏极区域的区域230ba及区域230bb的载流子浓度高且被n型化。换言之，优选减少氧化物半导体的区域230bc的氧空位及VOH且不对区域230ba及区域230bb供应过多的氧。
于是，本实施方式以在氧化物230b上设置导电体242a及导电体242b的状态在含氧气氛下进行微波处理来减少区域230bc的氧空位及VOH。在此，微波处理例如是指使用包括利用微波生成高密度等离子体的电源的装置的处理。
通过在含氧气氛下进行微波处理，可以使用微波或RF等高频使氧气体等离子体化而使该氧等离子体作用。此时，也可以将微波或RF等高频照射到区域230bc。通过等离子体、微波等的作用，可以使区域230bc的VOH分开。因此，可以将氢H从区域230bc去除而由氧填补氧空位VO。换言之，在区域230bc中发生“VOH→H+VO”的反应而降低区域230bc的氢浓度。由此，可以减少区域230bc中的氧空位及VOH而降低载流子浓度。
此外，当在含氧气氛下进行微波处理时，微波、RF等的高频、氧等离子体等作用被导电体242a及导电体242b遮蔽并不涉及于区域230ba及区域230bb。再者，可以通过覆盖氧化物230b及导电体242的绝缘体271a、绝缘体271b及绝缘体280降低氧等离子体的作用。由此，由于在进行微波处理时在区域230ba及区域230bb中不发生VOH的减少以及过多的氧的供应，所以可以防止载流子浓度的降低。
尤其是，当在沉积成为绝缘体250b的绝缘膜之后以含氧气氛进行微波处理时，上述效果较大。此外，优选的是，在沉积成为绝缘体250a的绝缘膜之后以含氧气氛进行微波处理，接着在沉积成为绝缘体250b的绝缘膜之后以含氧气氛进行微波处理。如此，通过经由绝缘体250a或绝缘体250b以含氧气氛进行微波处理，可以对区域230bc高效地注入氧。另外，作为注入到区域230bc中的氧，有氧原子、氧分子、氧自由基(包含不成对电子的原子、分子或离子)等各种方式。注入到区域230bc中的氧可以为上述方式中的任一个或多个，尤其优选为氧自由基。另外，由于可以提高绝缘体250a及绝缘体250b的膜品质，因此晶体管200的可靠性得到提高。
如上所述，可以在氧化物半导体的区域230bc中选择性地去除氧空位及VOH而使区域230bc成为i型或实质上i型。并且，可以抑制对被用作源极区域或漏极区域的区域230ba及区域230bb供应过多的氧而保持n型。由此，可以抑制晶体管200的电特性变动而抑制在衬底面内晶体管200的电特性不均匀。
通过采用上述结构，可以提供一种晶体管特性不均匀小的半导体装置。此外，可以提供一种可靠性良好的半导体装置。此外，可以提供一种具有良好的电特性的半导体装置。
在图3A至图3D等中，埋入有导电体260等的开口的侧面与包括氧化物230b的槽部的氧化物230b的被形成面大致垂直，但是本实施方式不局限于此。例如，该开口的底部也可以为具有平缓曲面的U字型形状。此外，例如，该开口的侧面也可以倾斜于氧化物230b的被形成面。
此外，如图3C所示，在从晶体管200的沟道宽度的截面看时，也可以在氧化物230b的侧面与氧化物230b的顶面之间具有弯曲面。就是说，该侧面的端部和该顶面的端部也可以弯曲(以下，也称为圆形)。
上述弯曲面的曲率半径优选大于0nm且小于与导电体242重叠的区域的氧化物230b的厚度或者小于不具有上述弯曲面的区域的一半长度。具体而言，上述弯曲面的曲率半径大于0nm且为20nm以下，优选为1nm以上且15nm以下，更优选为2nm以上且10nm以下。通过采用上述形状，可以提高绝缘体250及导电体260的氧化物230b的覆盖性。
氧化物230优选具有化学组成互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物230a的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比。此外，用于氧化物230a的金属氧化物中的In与元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的In与元素M的原子个数比。此外，用于氧化物230b的金属氧化物中的In与元素M的原子个数比优选大于用于氧化物230a的金属氧化物中的In与元素M的原子个数比。
此外，氧化物230b优选为具有CAAC-OS等的结晶性的氧化物。CAAC-OS等的具有结晶性的氧化物具有杂质及缺陷(氧空位等)少的结晶性高且致密的结构。因此，可以抑制源电极或漏电极从氧化物230b抽出氧。因此，即使进行热处理也可以减少从氧化物230b被抽出的氧，所以晶体管200对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。
在此，在氧化物230a与氧化物230b的接合部中，导带底平缓地变化。换言之，也可以将上述情况表达为氧化物230a与氧化物230b的接合部的导带底连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面的混合层的缺陷态密度。
具体而言，通过使氧化物230a与氧化物230b除了包含氧之外还包含共同元素作为主要成分，可以形成缺陷态密度低的混合层。例如，在氧化物230b为In-M-Zn氧化物的情况下，作为氧化物230a也可以使用In-M-Zn氧化物、M-Zn氧化物、元素M的氧化物、In-Zn氧化物、铟氧化物等。
具体而言，作为氧化物230a使用In：M：Zn＝1：3：4[原子个数比]或其附近的组成或者In：M：Zn＝1：1：0.5[原子个数比]或其附近的组成的金属氧化物，即可。此外，作为氧化物230b，使用In：M：Zn＝1：1：1[原子个数比]或其附近的组成、In：M：Zn＝4：2：3[原子个数比]或其附近的组成或者In：M：Zn＝5：1：3[原子个数比]或其附近的组成的金属氧化物，即可。注意，附近的组成包括所希望的原子个数比的±30％的范围。此外，作为元素M优选使用镓。
此外，在通过溅射法沉积金属氧化物时，上述原子个数比不局限于所沉积的金属氧化物的原子个数比，而也可以是用于金属氧化物的沉积的溅射靶材的原子个数比。
通过使氧化物230a及氧化物230b具有上述结构，可以降低氧化物230a与氧化物230b的界面的缺陷态密度。因此，界面散射对载流子传导带来的影响减少，从而晶体管200可以得到高通态电流及高频特性。
绝缘体212、绝缘体214、绝缘体271、绝缘体272、绝缘体282和绝缘体283中的至少一个优选被用作抑制水、氢等杂质从衬底一侧或晶体管200的上方扩散到晶体管200的阻挡绝缘膜。因此，绝缘体212、绝缘体214、绝缘体271、绝缘体272、绝缘体282和绝缘体283中的至少一个优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
此外，在本说明书中，阻挡绝缘膜是指具有阻挡性的绝缘膜。在本说明书中，阻挡性是指抑制所对应的物质的扩散的功能(也可以说透过性低)。或者，是指俘获并固定所对应的物质(也称为吸杂)的功能。
作为绝缘体212、绝缘体214、绝缘体271、绝缘体272、绝缘体282及绝缘体283，优选使用具有抑制水、氢等杂质及氧的扩散的功能的绝缘体，例如可以使用氧化铝、氧化镁、氧化铪、氧化镓、铟镓锌氧化物、氮化硅或氮氧化硅等。例如，作为绝缘体212及绝缘体283，优选使用氢阻挡性更高的氮化硅等。此外，例如，作为绝缘体214、绝缘体271、绝缘体272及绝缘体282，优选使用俘获并固定氢的性能高的氧化铝或氧化镁等。由此，可以抑制水、氢等杂质经过绝缘体212及绝缘体214从衬底一侧扩散到晶体管200一侧。此外，可以抑制水、氢等杂质从配置在绝缘体283的外方的层间绝缘膜等扩散到晶体管200一侧。此外，可以抑制包含在绝缘体224等中的氧经过绝缘体212及绝缘体214扩散到衬底一侧。或者，可以抑制含在绝缘体280等中的氧经过绝缘体282等向晶体管200的上方扩散。如此，优选采用由具有抑制水、氢等杂质及氧的扩散的功能的绝缘体212、绝缘体214、绝缘体271、绝缘体272、绝缘体282及绝缘体283围绕晶体管200的结构。
在此，作为绝缘体212、绝缘体214、绝缘体271、绝缘体272、绝缘体282及绝缘体283，优选使用包含非晶结构的氧化物。例如，优选使用AlOx(x是大于0的任意数)或MgOy(y是大于0的任意数)等金属氧化物。上述包含非晶结构的金属氧化物具有如下性质：氧原子具有悬空键而有时由该悬空键俘获或固定氢。通过将上述包含非晶结构的金属氧化物作为晶体管200的构成要素使用或者设置在晶体管200的周围，可以俘获或固定含在晶体管200中的氢或存在于晶体管200的周围的氢。尤其是，优选俘获或固定含在晶体管200中的沟道形成区域的氢。通过将包含非晶结构的金属氧化物作为晶体管200的构成要素使用或者设置在晶体管200的周围，可以制造具有良好特性的可靠性高的晶体管200及半导体装置。
此外，绝缘体212、绝缘体214、绝缘体271、绝缘体272、绝缘体282及绝缘体283优选具有非晶结构，但是也可以在其一部分形成多晶结构的区域。此外，绝缘体212、绝缘体214、绝缘体271、绝缘体272、绝缘体282及绝缘体283也可以具有层叠有非晶结构的层与多晶结构的层的多层结构。例如，也可以具有在非晶结构的层上层叠有多晶结构的层的叠层结构。
此外，绝缘体272也可以具有叠层结构。例如，绝缘体272也可具有氧化铝及沉积在该氧化铝上的氮化硅的叠层结构。通过具有上述叠层结构，可以与氧化铝的单层或氮化硅的单层相比提高阻挡性，所以是优选的。
绝缘体212、绝缘体214、绝缘体216、绝缘体271、绝缘体272、绝缘体280、绝缘体282、绝缘体283及绝缘体286的沉积例如可以利用溅射法。溅射法不需要作为沉积气体使用氢，所以可以降低绝缘体212、绝缘体214、绝缘体216、绝缘体271、绝缘体272、绝缘体280、绝缘体282、绝缘体283及绝缘体286的氢浓度。作为沉积方法，除了溅射法以外还可以适当地使用化学气相沉积(CVD：Chemical Vapor Deposition)法、分子束外延(MBE：MolecularBeam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法、原子层沉积法(ALD：Atomic Layer Deposition)法等。
此外，有时优选降低绝缘体212及绝缘体283的电阻率。例如，通过使绝缘体212及绝缘体283的电阻率约为1×1013Ωcm，在半导体装置制造工序的利用等离子体等的处理中，有时绝缘体212及绝缘体283可以缓和导电体205、导电体242、导电体260或导电体246的电荷积聚。绝缘体212及绝缘体283的电阻率为1×1010Ωcm以上且1×1015Ωcm以下。
此外，绝缘体216、绝缘体274、绝缘体280及绝缘体286的介电常数优选比绝缘体214低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体216、绝缘体274、绝缘体280及绝缘体286，适当地使用氧化硅、氧氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。
导电体205以与氧化物230及导电体260重叠的方式配置。在此，导电体205优选以埋入于绝缘体216的开口中的方式设置。
导电体205包括导电体205a、导电体205b及导电体205c。导电体205a与该开口的底面及侧壁接触。导电体205b以埋入于形成在导电体205a的凹部的方式设置。在此，导电体205b的顶面低于导电体205a的顶面及绝缘体216的顶面。导电体205c与导电体205b的顶面及导电体205a的侧面接触。在此，导电体205c的顶面的高度与导电体205a的顶面的高度及绝缘体216的顶面的高度大致一致。换言之，导电体205b由导电体205a及导电体205c包围。
在此，作为导电体205a及导电体205c优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
通过作为导电体205a及导电体205c使用具有抑制氢的扩散的功能的导电材料，可以防止含在导电体205b中的氢等杂质通过绝缘体224等扩散到氧化物230。此外，通过作为导电体205a及导电体205c使用具有抑制氧的扩散的功能的导电材料，可以抑制导电体205b被氧化而导电率下降。作为具有抑制氧扩散的功能的导电材料，例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。因此，作为导电体205a使用单层或叠层的上述导电材料即可。例如，作为导电体205a使用氮化钛即可。
此外，导电体205b优选使用以钨、铜或铝为主要成分的导电材料。例如，导电体205b可以使用钨。
导电体205有时被用作第二栅电极。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200的阈值电压(Vth)。尤其是，通过对导电体205施加负电位，可以增大晶体管200的Vth而减少关态电流。由此，与不对导电体205施加负电位的情况相比，在对导电体205施加负电位的情况下，可以减少对导电体260施加的电位为0V时的漏极电流。
此外，导电体205的电阻率根据上述施加到导电体205的电位设计，导电体205的厚度根据该电阻率设定。此外，绝缘体216的厚度与导电体205大致相同。在此，优选在导电体205的设计允许的范围内减少导电体205及绝缘体216的厚度。通过减少绝缘体216的厚度，可以降低含在绝缘体216中的氢等杂质的绝对量，所以可以抑制该杂质扩散到氧化物230。
此外，如图3A所示，导电体205优选比氧化物230中不与导电体242a及导电体242b重叠的区域大。尤其是，如图3C所示，导电体205优选延伸到氧化物230a及氧化物230b的沟道宽度方向的端部的外侧的区域。就是说，优选在氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕氧化物230的沟道形成区域。在本说明书中，将由第一栅极及第二栅极的电场电围绕沟道形成区域的晶体管结构称为surrounded channel(S-channel)结构。
在本说明书等中，S-channel结构的晶体管是指由一对栅电极中的一方及另一方的电场电围绕沟道形成区域的晶体管的结构。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以实现对短沟道效应的耐性得到提高的晶体管，换言之，可以实现不容易发生短沟道效应的晶体管。
此外，如图3C所示，将导电体205延伸来被用作布线。但是，本发明不局限于此，也可以在导电体205下设置被用作布线的导电体。此外，不一定需要在每一个晶体管中设置一个导电体205。例如，在多个晶体管中可以共同使用导电体205。
注意，示出在晶体管200中导电体205层叠有导电体205a、导电体205b及导电体205c的结构，但是本发明不局限于此。例如，导电体205可以具有单层结构，也可以具有两层或四层以上的叠层结构。
绝缘体222及绝缘体224被用作栅极绝缘体。
绝缘体222优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。此外，绝缘体222优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，与绝缘体224相比，绝缘体222优选具有抑制氢和氧中的一方或双方的扩散的功能。
绝缘体222优选使用包含作为绝缘材料的铝和铪中的一方或双方的氧化物的绝缘体。作为该绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放到衬底一侧或氢等杂质从晶体管200的周围部扩散到氧化物230的层。因此，通过设置绝缘体222，可以抑制氢等杂质扩散到晶体管200的内侧，而可以抑制在氧化物230中生成氧空位。此外，可以抑制导电体205与绝缘体224或氧化物230所包含的氧起反应。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。或者，也可以对上述绝缘体进行氮化处理。此外，绝缘体222还可以在上述绝缘体上层叠有氧化硅、氧氮化硅或氮化硅。
此外，作为绝缘体222，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)、(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
作为与氧化物230接触的绝缘体224，例如适当地使用氧化硅、氧氮化硅等即可。
此外，在晶体管200的制造工序中，热处理优选在氧化物230的表面露出的状态下进行。该热处理例如优选以100℃以上且600℃以下，更优选以350℃以上且550℃以下进行。热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，热处理优选在氧气氛下进行。由此，对氧化物230供应氧，从而可以减少氧空位VO。热处理也可以在减压状态下进行。此外，也可以在氮气体或惰性气体的气氛下进行热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理。此外，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理，然后连续地在氮气体或惰性气体的气氛下进行热处理。
通过对氧化物230进行加氧化处理，可以使所供应的氧填补氧化物230中的氧空位，换言之可以促进“VO+O→null”的反应。再者，氧化物230中残留的氢与被供给的氧发生反应而可以将氢以H2O的形态去除(脱水化)。由此，可以抑制残留在氧化物230中的氢与氧空位再结合而形成VOH。
此外，绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。此外，绝缘体224也可以形成为岛状且与氧化物230a重叠。在此情况下，绝缘体272与绝缘体224的侧面及绝缘体222的顶面接触。
氧化物243a及氧化物243b设置在氧化物230b上。氧化物243a与氧化物243b隔着导电体260分离。
氧化物243(氧化物243a及氧化物243b)优选具有抑制氧透过的功能。通过在被用作源电极或漏电极的导电体242与氧化物230b之间配置具有抑制氧的透过的功能的氧化物243，导电体242与氧化物230b之间的电阻被减少，所以是优选的。通过采用这样的结构，可以提高晶体管200的电特性及晶体管200的可靠性。此外，在能够充分降低导电体242与氧化物230b间的电阻的情况下，也可以不设置氧化物243。
作为氧化物243也可以使用包含元素M的金属氧化物。尤其是，作为元素M优选使用铝、镓、钇或锡。氧化物243的元素M的浓度优选比氧化物230b高。此外，作为氧化物243也可以使用氧化镓。此外，作为氧化物243也可以使用In-M-Zn氧化物等金属氧化物。具体而言，用于氧化物243的金属氧化物中的In与元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的In与元素M的原子个数比。此外，氧化物243的厚度优选为0.5nm以上且5nm以下，更优选为1nm以上且3nm以下，进一步优选为1nm以上且2nm以下。此外，氧化物243优选具有结晶性。在氧化物243具有结晶性的情况下，可以适当地抑制氧化物230中的氧的释放。例如，在氧化物243具有六方晶等结晶结构的情况下，有时可以抑制氧化物230中的氧的释放。
优选的是，导电体242a与氧化物243a的顶面接触，导电体242b与氧化物243b的顶面接触。导电体242a及导电体242b分别被用作晶体管200的源电极或漏电极。
作为导电体242(导电体242a及导电体242b)例如优选使用包含钽的氮化物、包含钛的氮化物、包含钼的氮化物、包含钨的氮化物、包含钽及铝的氮化物、包含钛及铝的氮化物等。在本发明的一个方式中，尤其优选采用包含钽的氮化物。此外，例如也可以使用氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。这些材料是不容易氧化的导电材料或者即使吸收氧也维持导电性的材料，所以是优选的。
注意，有时包含在氧化物230b等中的氢扩散到导电体242a或导电体242b。尤其是，通过作为导电体242a及导电体242b使用包含钽的氮化物，有时包含在氧化物230b等中的氢容易扩散到导电体242a或导电体242b，该扩散的氢与导电体242a或导电体242b所包含的氮键合。也就是说，有时包含在氧化物230b等中的氢被导电体242a或导电体242b吸收。
此外，优选在导电体242的侧面与导电体242的顶面之间不形成弯曲面。通过使导电体242不具有该弯曲面，可以增大沟道宽度方向的截面上的导电体242的截面积。由此，导电体242的电阻下降，从而可以增大晶体管200的通态电流。
绝缘体271a与导电体242a的顶面接触，绝缘体271b与导电体242b的顶面接触。另外，绝缘体271a的顶面优选与绝缘体272接触，绝缘体271a的侧面优选与绝缘体250接触。另外，绝缘体271b的顶面优选与绝缘体272接触，绝缘体271b的侧面优选与绝缘体250接触。绝缘体271优选具有至少对氧具有阻挡性的功能的绝缘膜。因此，绝缘体271优选具有抑制氧扩散的功能。例如，与绝缘体280相比，绝缘体271优选具有进一步抑制氧扩散的功能。作为绝缘体271，例如可以使用氮化硅等包含硅的氮化物。此外，绝缘体271优选具有俘获氢等杂质的功能。在此情况下，绝缘体271可以使用包含非晶结构的金属氧化物，例如，氧化铝或氧化镁等绝缘体。尤其是，绝缘体271特别优选使用包含非晶结构的氧化铝或由非晶结构组成的氧化铝，因为有时能够更有效地俘获或固定氢。由此，可以制造特性良好且可靠性高的晶体管200及半导体装置。
绝缘体272以覆盖绝缘体224、氧化物230a、氧化物230b、氧化物243、导电体242及绝缘体271的方式设置。绝缘体272优选具有俘获并固定氢的功能。在此情况下，绝缘体272优选包括包含非晶结构的金属氧化物，例如，氧化铝或氧化镁等绝缘体。
通过设置上述绝缘体271及绝缘体272，可以由具有对氧具有阻挡性的绝缘体包围导电体242。换言之，可以抑制包含在绝缘体224及绝缘体280中的氧扩散到导电体242中。由此，可以抑制包含在绝缘体224及绝缘体280中的氧而导致导电体242直接被氧化使得电阻率增大而通态电流减少。
绝缘体250被用作栅极绝缘体。绝缘体250优选以与氧化物230b的顶面接触的方式配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
与绝缘体224同样，优选绝缘体250中的水或氢等杂质的浓度得到降低。绝缘体250的厚度优选为1nm以上且20nm以下。
另外，如图3B及图3C所示，在使绝缘体250具有两层叠层结构的情况下，优选的是，下层的绝缘体250a使用容易使氧透过的绝缘体形成，而上层的绝缘体250b使用具有抑制氧的扩散的功能的绝缘体形成。通过采用这种结构，可以抑制包含在绝缘体250a中的氧扩散到导电体260。换言之，可以抑制对氧化物230供应的氧量的减少。此外，可以抑制因包含在绝缘体250a中的氧导致的导电体260的氧化。例如，绝缘体250a使用上述的能够用于绝缘体250的材料，绝缘体250b使用包含铝和铪中的一方或双方的氧化物的绝缘体，即可。作为该绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。另外，绝缘体250b的厚度为0.5nm以上且3.0nm以下，优选为1.0nm以上且1.5nm以下。
注意，当绝缘体250的下层使用氧化硅及氧氮化硅等形成时，绝缘体250的上层也可以使用相对介电常数高的high-k材料的绝缘材料形成。通过作为栅极绝缘体采用绝缘体250a及绝缘体250b的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。此外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。
此外，也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制氧从绝缘体250扩散到导电体260。通过设置抑制氧的扩散的金属氧化物，从绝缘体250扩散到导电体260的氧被抑制。换言之，可以抑制对氧化物230供应的氧量的减少。此外，可以抑制因包含在绝缘体250中的氧导致的导电体260的氧化。
此外，上述金属氧化物也可以被用作第一栅电极的一部分。例如，可以将能够用于氧化物230的金属氧化物用作上述金属氧化物。在此情况下，通过利用溅射法沉积导电体260a，可以降低上述金属氧化物的电阻值使其变为导电体。上述导电体可以被称为OC(Oxide Conductor)电极。
通过设置上述金属氧化物，可以提高晶体管200的通态电流，而无需减少来自导电体260的电场的影响。此外，通过利用绝缘体250及上述金属氧化物的物理厚度保持导电体260与氧化物230之间的距离，可以抑制导电体260与氧化物230之间的泄漏电流。此外，通过设置绝缘体250及上述金属氧化物的叠层结构，可以容易适当地调整导电体260与氧化物230之间的物理距离及从导电体260施加到氧化物230的电场强度。
导电体260被用作晶体管200的第一栅电极。导电体260优选包括导电体260a以及配置在导电体260a上的导电体260b。例如，优选以包围导电体260b的底面及侧面的方式配置导电体260a。此外，如图3B及图3C所示，导电体260的顶面与绝缘体250的顶面大致一致。虽然在图3B及图3C中导电体260具有导电体260a和导电体260b的两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体260a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
此外，当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧扩散的功能的导电材料，例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。
此外，由于导电体260还被用作布线，所以优选使用导电性高的导电体。例如，导电体260b可以使用钨、铜或铝为主要成分的导电材料。此外，导电体260b可以具有叠层结构，例如可以具有钛、氮化钛与上述导电材料的叠层。
此外，在晶体管200中，以填埋形成于绝缘体280等的开口的方式自对准地形成导电体260。通过如此形成导电体260，可以在导电体242a和导电体242b之间的区域中无需对准并确实地配置导电体260。
此外，如图3C所示，在晶体管200的沟道宽度方向上，以绝缘体222的底面为基准，导电体260的导电体260不与氧化物230b重叠的区域的底面的高度优选比氧化物230b的底面的高度低。通过采用被用作栅电极的导电体260隔着绝缘体250等覆盖氧化物230b的沟道形成区域的侧面及顶面的结构，容易使导电体260的电场作用于氧化物230b的沟道形成区域整体。由此，可以提高晶体管200的通态电流及频率特性。以绝缘体222的底面为基准时的氧化物230a及氧化物230b不与导电体260重叠的区域的导电体260的底面的高度与氧化物230b的底面的高度之差为0nm以上且100nm以下，优选为3nm以上且50nm以下，更优选为5nm以上且20nm以下。
[开口区域400]
在半导体装置的制造工序中，开口区域400对绝缘体282进行形成开口而形成。此时，有时在绝缘体280中形成凹部。通过在形成开口区域400之后进行热处理，可以将包含在绝缘体280中的氧及键合于该氧的氢经由开口区域400释放到外部。注意，键合于氧的氢被释放为水。因此，可以减少包含在绝缘体280中的不需的氧以及氢。另外，绝缘体282上的绝缘体283以在开口区域400内与绝缘体280接触的方式设置，在开口区域400中绝缘体274埋入到绝缘体283上。绝缘体280的凹部的深度为半导体装置中的绝缘体280的最大厚度的1/4以上且1/2以下。
绝缘体280设置在绝缘体272上，在将设置绝缘体250及导电体260的区域中形成开口。此外，绝缘体280的顶面也可以被平坦化。
优选的是，被用作层间膜的绝缘体280的介电常数低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。绝缘体280例如优选使用与绝缘体216相同的材料形成。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域，所以是优选的。
绝缘体280中的水、氢等杂质浓度优选得到降低。例如，作为绝缘体280适当地使用氧化硅、氧氮化硅等，即可。
绝缘体282优选被用作抑制水、氢等杂质从上方向绝缘体280扩散的阻挡绝缘膜且具有俘获氢等杂质的功能。此外，绝缘体282优选被用作抑制氧透过的阻挡绝缘膜。作为绝缘体282，使用包含非晶结构的金属氧化物，例如氧化铝等绝缘体即可。通过在夹在绝缘体212与绝缘体283的区域内设置与绝缘体280接触且具有俘获氢等杂质的功能的绝缘体282，可以俘获包含在绝缘体280等中的氢等杂质而将该区域内的氢量为一定的值。尤其是，绝缘体282特别优选使用包含非晶结构的氧化铝或由非晶结构组成的氧化铝，因为有时能够更有效地俘获或固定氢。由此，可以制造特性良好且可靠性高的晶体管200及半导体装置。
绝缘体283可以被用作抑制水、氢等杂质从上方扩散到绝缘体280的阻挡绝缘膜。绝缘体283配置在绝缘体282上。作为绝缘体283，优选使用氮化硅或氮氧化硅等包含硅的氮化物。例如，作为绝缘体283使用通过溅射法沉积的氮化硅。通过使用溅射法沉积绝缘体283，可以形成密度高且不容易形成空洞等的氮化硅膜。此外，作为绝缘体283，也可以在通过溅射法沉积的氮化硅上还层叠通过ALD法形成的氮化硅。通过采用上述结构，即使在通过溅射法沉积的氮化硅中产生缺陷，例如产生空洞，也可以使用通过覆盖性良好的ALD法沉积的氮化硅填埋该空洞而提高密封性能，所以是优选的。
绝缘体286设置在绝缘体283上及绝缘体274上。
导电体240a及导电体240b优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240a及导电体240b也可以具有叠层结构。
当作为导电体240采用叠层结构时，作为与绝缘体286、绝缘体283、绝缘体282、绝缘体280、绝缘体272及绝缘体271接触的导电体优选使用具有抑制水、氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌、氧化钌等。可以以单层或叠层使用具有抑制水、氢等杂质的透过的功能的导电材料。此外，可以防止包含在绝缘体283的上方的层的水、氢等杂质通过导电体240a及导电体240b混入到氧化物230。
作为绝缘体241a及绝缘体241b，例如可以使用氮化硅、氧化铝、氮氧化硅等绝缘体。因为绝缘体241a及绝缘体241b与绝缘体286、绝缘体283、绝缘体282、绝缘体280、绝缘体272及绝缘体271接触地设置，所以可以抑制包含在绝缘体280等中的水、氢等杂质经过导电体240a及导电体240b混入氧化物230。尤其是，氮化硅对氢的阻挡性高，所以是优选的。此外，可以防止绝缘体280所包含的氧被导电体240a及导电体240b吸收。
可以以与导电体240a的顶面及导电体240b的顶面接触的方式配置被用作布线的导电体246(导电体246a及导电体246b)。导电体246优选使用以钨、铜或铝为主要成分的导电材料。此外，该导电体可以具有叠层结构，例如，可以具有钛、氮化钛与上述导电材料的叠层结构。此外，该导电体也可以以嵌入绝缘体的开口中的方式形成。
<半导体装置的构成材料>
以下，说明可用于半导体装置的构成材料。
《衬底》
作为形成晶体管200的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。此外，作为半导体衬底，例如可以举出以硅或锗等为材料的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓构成的化合物半导体衬底等。并且，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如为SOI(Silicon On Insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。此外，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻元件、开关元件、发光元件、存储元件等。
《绝缘体》
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，通过由具有抑制氢等杂质及氧的透过的功能的绝缘体围绕使用金属氧化物的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮化铝、氮氧化硅、氮化硅等金属氮化物。
此外，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230的结构，可以填补氧化物230所包含的氧空位。
《导电体》
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
此外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用包含含在被形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。例如，可以使用氮化钛、氮化钽等包含氮的导电材料。此外，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。通过使用上述材料，有时可以俘获形成有沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
《金属氧化物》
作为氧化物230，优选使用被用作半导体的金属氧化物(氧化物半导体)。下面，对可用于根据本发明的氧化物230的金属氧化物进行说明。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
在此考虑金属氧化物为包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡。作为可以应用于元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁、钴等。注意，作为元素M有时也可以组合多个上述元素。
此外，在本说明书等中，有时将包含氮的金属氧化物称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
<结晶结构的分类>
首先，对氧化物半导体中的结晶结构的分类参照图5A进行说明。图5A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图5A所示那样，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，completely amorphous包含在“Amorphous”中。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)(excluding single crystal and poly crystal)。此外，在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。此外，在“Crystal”中包含single crystal及poly crystal。
此外，图5A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新的边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此，图5B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将图5B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外，图5B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图5B所示的CAAC-IGZO膜的厚度为500nm。
如图5B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。此外，如图5B所示那样，2θ＝31°附近的峰值在以检测出峰值强度(Intensity)的角度为轴时左右非对称。
此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图5C示出CAAC-IGZO膜的衍射图案。图5C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图5C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图5C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
《氧化物半导体的结构》
此外，在着眼于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图5A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，在结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
此外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，CAAC-OS有包括含有层叠有铟(In)及氧的层(以下，In层)、含有元素M、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
《氧化物半导体的结构》
接着，说明上述的CAC-OS的详细内容。此外，CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
接着，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
此外，优选将载流子浓度低的氧化物半导体用于晶体管的沟道形成区域。例如，氧化物半导体的沟道形成区域中的载流子浓度可以为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，更进一步优选低于1×1010cm-3，且为1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征”或“实质上高纯度本征”的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体的沟道形成区域中的硅或碳的浓度以及绝缘体与氧化物半导体的沟道形成区域的界面及其界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)例如设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS分析测得的氧化物半导体的沟道形成区域中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体的沟道形成区域中的氮浓度设定为5×1019atoms/cm3以下，优选为低于5×1019atoms/cm3，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体的沟道形成区域中的氢。具体而言，在氧化物半导体的沟道形成区域中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于5×1019atoms/cm3，更优选低于1×1019atoms/cm3，进一步优选低于5×1018atoms/cm3，还进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
《其他半导体材料》
可以用于氧化物230的半导体材料不局限于上述金属氧化物。作为氧化物230，也可以使用具有带隙的半导体材料(不是零带隙半导体的半导体材料)。例如，优选将硅等单个元素的半导体、砷化镓等化合物半导体、被用作半导体的层状物质(也称为原子层物质、二维材料等)等用于半导体材料。特别是，优选将被用作半导体的层状物质用于半导体材料。
在此，在本说明书等中，层状物质是具有层状结晶结构的材料群的总称。层状结晶结构是由共价键或离子键形成的层通过如范德华力那样的比共价键或离子键弱的键合层叠的结构。层状物质在每单位层中具有高导电性，即，具有高二维导电性。通过将被用作半导体并具有高二维导电性的材料用于沟道形成区域，可以提供通态电流大的晶体管。
作为层状物质，有石墨烯、硅烯、硫族化物等。硫族化物是包含氧族元素的化合物。此外，氧族元素是属于第16族的元素的总称，其中包括氧、硫、硒、碲、钋、鉝。此外，作为硫族化物，可以举出过渡金属硫族化物、第13族硫族化物等。
作为氧化物230，例如优选使用被用作半导体的过渡金属硫族化物。作为能够被用作氧化物230的过渡金属硫族化物，具体地可以举出硫化钼(典型的是MoS2)、硒化钼(典型的是MoSe2)、碲化钼(典型的是MoTe2)、硫化钨(典型的是WS2)、硒化钨(典型的是WSe2)、碲化钨(典型的是WTe2)、硫化铪(典型的是HfS2)、硒化铪(典型的是HfSe2)、硫化锆(典型的是ZrS2)、硒化锆(典型的是ZrSe2)等。
<半导体装置的制造方法>
接着，使用图6A至图21D说明图3A至图3D所示的本发明的一个方式的半导体装置的制造方法。
在图6A至图21D中，每个附图中的A是俯视图。另外，每个附图中的B是沿着A中的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。每个附图中的C是沿着A中的点划线A3-A4的部分的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。此外，每个附图中的D是沿着A中的点划线A5-A6的部分的截面图，该截面图相当于开口区域400的截面图。为了明确起见，在每个附图中的A的俯视图中省略部分构成要素。
以下，用来形成绝缘体的绝缘材料、用来形成导电体的导电材料或用来形成氧化物的氧化物材料可以适当地使用溅射法、CVD法、MBE法、PLD法、ALD法等沉积。
作为溅射法，可以举出将高频电源用于溅射用电源的RF溅射法、利用直流电源的DC溅射法、以脉冲方式改变施加到电极的电压的脉冲DC溅射法。RF溅射法主要在沉积绝缘膜时使用，DC溅射法主要在沉积金属导电膜时使用。此外，脉冲DC溅射法主要在利用反应性溅射法沉积氧化物、氮化物、碳化物等化合物时使用。
注意，CVD法可以分为利用等离子体的等离子体增强CVD(PECVD：Plasma EnhancedCVD，也称为化学气相沉积)法、利用热量的热CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，可以根据使用的源气体分类为金属CVD(MCVD：Metal CVD，也称为有机金属化学气相沉积)法及有机金属CVD(MOCVD：Metal Organic CVD)法。
通过利用等离子体CVD法，可以以较低的温度得到高品质的膜。此外，因为在热CVD法中不使用等离子体，所以能够减少对被处理物造成的等离子体损伤。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，因为在不使用等离子体的热CVD法的情况下不产生上述等离子体损伤，所以能够提高半导体装置的成品率。此外，在热CVD法中，不产生沉积时的等离子体损伤，因此能够得到缺陷较少的膜。
作为ALD法，采用只利用热能使前驱物及反应物起反应的热ALD(Thermal ALD)法、使用收到等离子体激发的反应物的PEALD(Plasma Enhanced ALD)法等。
此外，ALD法可以利用作为原子的性质的自调整性来沉积每一层的原子，从而发挥能够沉积极薄的膜、能够对纵横比高的结构沉积、能够以针孔等的缺陷少的方式沉积、能够形成覆盖性优良的膜及能够在低温下沉积等的效果。在PEALD法中，通过利用等离子体可以在更低温下沉积，所以有时是优选的。ALD法中使用的前驱物有时包含碳等杂质。因此，利用ALD法沉积的膜有时与利用其它的沉积方法沉积的膜相比包含更多的碳等杂质。此外，杂质的定量可以利用X射线光电子能谱(XPS：X-ray Photoelectron Spectroscopy)测量。
不同于从靶材等中被释放的粒子沉积的沉积方法，CVD法及ALD法是因被处理物表面的反应而形成膜的沉积方法。因此，通过CVD法及ALD法沉积的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，通过ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于形成覆盖纵横比高的开口部的表面的膜。但是，ALD法的沉积速度比较慢，所以有时优选与沉积速度快的CVD法等其他沉积方法组合而使用。
CVD法或ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调整源气体的流量比沉积任意组成的膜。此外，例如，当使用CVD法或ALD法时，可以通过一边进行沉积一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边进行沉积时，因为不需要传送及调整压力所需的时间，所以与使用多个沉积室进行沉积的情况相比可以缩短沉积时间。因此，有时可以提高半导体装置的生产率。
首先，准备衬底(未图示)，在该衬底上沉积绝缘体212(参照图6A至图6D)。绝缘体212优选使用溅射法沉积。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体212中的氢浓度。注意，绝缘体212的沉积不局限于溅射法，也可以适当地使用CVD法、MBE法、PLD法、ALD法等。
在本实施方式中，作为绝缘体212在含氮气体气氛下使用硅靶材通过脉冲DC溅射法沉积氮化硅。通过使用脉冲DC溅射法，可以抑制因靶材表面的电弧(arcing)而发生的微粒，所以可以使厚度更均匀。此外，通过使用脉冲电压，与高频电压相比可以使放电时的上升或下降急剧。由此，可以更高效地对电极供应功率而提高溅射速率及膜品质。
此外，通过使用如氮化硅等不容易使水、氢等杂质透过的绝缘体，可以抑制绝缘体212的下方的层所包含的水、氢等杂质扩散。此外，通过作为绝缘体212使用氮化硅等不容易使铜透过的绝缘体，即使作为绝缘体212的下方的层(未图示)的导电体使用铜等容易扩散的金属，也可以抑制该金属通过绝缘体212向上方扩散。
接着，在绝缘体212上沉积绝缘体214(参照图6A至图6D)。绝缘体214优选使用溅射法沉积。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体214中的氢浓度。注意，绝缘体214的沉积不局限于溅射法，也可以适当地使用CVD法、MBE法、PLD法、ALD法等。
在本实施方式中，作为绝缘体214在含氧气体气氛下使用铝靶材通过脉冲DC溅射法沉积氧化铝。通过使用脉冲DC溅射法，可以使厚度更均匀而提高溅射速率及膜品质。在此，也可以对衬底施加RF(Radio Frequency：射频)功率。可以根据对衬底施加的RF功率的大小控制注入到绝缘体214的下层中的氧量。作为RF功率，设定为大于0W/cm2且1.86W/cm2以下。换言之，可以使用形成绝缘体214时的RF功率使氧量改变为适合于晶体管的特性的量而注入。因此，可以注入适合于提高晶体管的可靠性的量的氧。另外，RF的频率优选为10MHz以上。典型的是13.56MHz。RF的频率越高，越可以减少对衬底造成的损伤。
作为绝缘体214，优选使用俘获并固定氢的性能高的包含非晶结构的金属氧化物，例如氧化铝。由此，可以俘获或固定包含在绝缘体216等中的氢以防止该氢扩散到氧化物230。尤其是，绝缘体214特别优选使用具有非晶结构的氧化铝或由非晶结构组成的氧化铝，因为有时能够更有效地俘获或固定氢。由此，可以制造特性良好且可靠性高的晶体管200及半导体装置。
接着，在绝缘体214上沉积绝缘体216(参照图6A至图6D)。绝缘体216优选使用溅射法沉积。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体216中的氢浓度。注意，绝缘体216的沉积不局限于溅射法，也可以适当地使用CVD法、MBE法、PLD法、ALD法等。
在本实施方式中，作为绝缘体216在包含氧气体气氛下使用硅靶材通过脉冲DC溅射法沉积氧化硅。通过使用脉冲DC溅射法，可以使厚度更均匀而提高溅射速率及膜品质。
绝缘体212、绝缘体214及绝缘体216优选以不暴露于大气的方式连续沉积。例如，使用多室方式的沉积装置即可。由此，可以降低膜中的氢而沉积绝缘体212、绝缘体214及绝缘体216，并且可以降低在各沉积工序之间氢混入膜中。
接着，在绝缘体216中形成到达绝缘体214的开口(参照图6A至图6D)。开口例如包括槽或狭缝等。有时将形成有开口的区域称为开口部。在形成该开口时，可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。作为绝缘体214，优选选择在对绝缘体216进行蚀刻以形成槽时被用作蚀刻停止膜的绝缘体。例如，当作为形成槽的绝缘体216使用氧化硅或氧氮化硅时，绝缘体214优选使用氮化硅、氧化铝、氧化铪。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一方施加高频电压的结构。或者，也可以采用对平行平板型电极中的一方施加不同的多个高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率相同的高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率不同的高频电压的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：Inductively Coupled Plasma)蚀刻装置等。
在形成开口之后，沉积导电膜205A(参照图6A至图6D)。导电膜205A优选包括具有抑制氧的透过的功能的导电体。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用具有抑制氧透过的功能的导电体与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积导电膜205A。
在本实施方式中，作为导电膜205A沉积氮化钛。通过作为导电体205b的下层使用上述金属氮化物，可以抑制由于绝缘体216等导电体205b被氧化。此外，即使作为导电体205b使用铜等容易扩散的金属，也可以防止该金属从该导电体205a向外方扩散。
接着，沉积导电膜205B(参照图6A至图6D)。作为导电膜205B，可以使用钽、钨、钛、钼、铝、铜、钼钨合金等。该导电膜的沉积可以使用电镀法、溅射法、CVD法、MBE法、PLD法、ALD法等。在本实施方式中，作为导电膜205B沉积钨。
接着，通过CMP处理去除导电膜205A及导电膜205B的一部分而使绝缘体216露出(参照图7A至图7D)。其结果，只在开口部中残留导电体205a及导电体205b。此外，有时通过该CMP处理绝缘体216的一部分被去除。
接着，进行蚀刻去除导电体205b的顶部(参照图8A至图8D)。由此，导电体205b的顶面低于导电体205a的顶面及绝缘体216的顶面。在对导电体205b进行蚀刻时可以使用干蚀刻法或湿蚀刻法，从微细加工的观点来看，使用干蚀刻法是更优选的。
接着，在绝缘体216、导电体205a及导电体205b上沉积导电膜205C(参照图9A至图9D)。与导电膜205A同样，导电膜205C优选包括具有抑制氧透过的功能的导电体。
在本实施方式中，作为导电膜205C沉积氮化钛。通过作为导电体205b的上层使用上述金属氮化物，可以抑制由于绝缘体222等导电体205b被氧化。此外，即使作为导电体205b使用铜等容易扩散的金属，也可以防止该金属从导电体205c向外方扩散。
接着，通过CMP处理去除导电膜205C的一部分而使绝缘体216露出(参照图10A至图10D)。其结果，只在开口部中残留导电体205a、导电体205b及导电体205c。由此，可以形成其顶面平坦的导电体205。并且，导电体205b由导电体205a及导电体205c包围。因此，可以防止氢等杂质从导电体205b扩散到导电体205a及导电体205c之外侧且防止从导电体205a及导电体205c之外侧混入氧而导电体205b被氧化。此外，有时通过该CMP处理绝缘体216的一部分被去除。
接着，在绝缘体216及导电体205上沉积绝缘体222(参照图11A至图11D)。作为绝缘体222优选沉积包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。包含铝和铪中的一方或双方的氧化物的绝缘体对氧、氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200的内侧，从而可以抑制氧化物230中的氧空位的生成。
可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘体222。在本实施方式中，作为绝缘体222利用ALD法沉积氧化铪。
接着，优选进行热处理。热处理以250℃以上且650℃以下的温度，优选以300℃以上且500℃以下的温度，更优选以320℃以上且450℃以下进行即可。热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行热处理时，将氧气体的比例设为20％左右即可。热处理也可以在减压状态下进行。或者，热处理也可以在氮气体或惰性气体气氛下进行，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理。
此外，在上述热处理中使用的气体优选被高纯度化。例如，在上述热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行热处理，可以尽可能地防止水分等被绝缘体222等吸收。
在本实施方式中，作为热处理在沉积绝缘体222后以氮气体与氧气体的流量比为4：1且400℃的温度进行1小时的处理。通过进行该热处理，可以去除绝缘体222所包含的水、氢等杂质。此外，在作为绝缘体222使用含铪氧化物时，有时通过进行该热处理绝缘体222的一部分被晶化。此外，也可以在沉积绝缘体224之后等的时机进行热处理。
接着，在绝缘体222上沉积绝缘体224(参照图11A至图11D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘体224。在本实施方式中，作为绝缘体224利用溅射法沉积氧化硅。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体224中的氢浓度。绝缘体224在后面工序中与氧化物230a接触，所以如此那样氢浓度得到降低是优选的。
接着，在绝缘体224上依次沉积氧化膜230A以及氧化膜230B(参照图11A至图11D)。优选在不暴露于大气环境的情况下连续地沉积氧化膜230A及氧化膜230B。通过不暴露于大气而沉积氧化膜，由于可以防止来自大气环境的杂质或水分附着于氧化膜230A及氧化膜230B上，所以可以保持氧化膜230A与氧化膜230B的界面附近的清洁。
氧化膜230A及氧化膜230B可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积。
例如，在利用溅射法沉积氧化膜230A以及氧化膜230B的情况下，作为溅射气体使用氧或者氧和稀有气体的混合气体。通过提高溅射气体所包含的氧的比例，可以增加沉积的氧化膜中的过剩氧。此外，在利用溅射法沉积上述氧化膜的情况下，例如可以使用上述In-M-Zn氧化物靶材等。
尤其是，在沉积氧化膜230A时，有时溅射气体所包含的氧的一部分供应给绝缘体224。因此，该溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。
在使用溅射法形成氧化膜230B的情况下，当在包含在溅射气体中的氧的比率为超过30％且100％以下，优选为70％以上且100％以下的条件下进行沉积时，形成氧过剩型氧化物半导体。将氧过剩型氧化物半导体用于沟道形成区域的晶体管可以得到比较高的可靠性。注意，本发明的一个方式不局限于此。在利用溅射法形成氧化膜230B的情况下，当在溅射气体所包含的氧的比率设定为1％以上且30％以下，优选为5％以上且20％以下的情况下进行沉积时，形成氧缺乏型氧化物半导体。将氧缺乏型氧化物半导体用于沟道形成区域的晶体管可以具有较高的场效应迁移率。此外，通过边加热衬底边进行沉积，可以提高该氧化膜的结晶性。
在本实施方式中，利用溅射法使用In：Ga：Zn＝1：3：4[原子个数比]的氧化物靶材沉积氧化膜230A。此外，利用溅射法使用In：Ga：Zn＝4：2：4.1[原子个数比]的氧化物靶材沉积氧化膜230B。上述氧化膜可以根据氧化物230a及氧化物230b所需的特性适当地选择沉积条件及原子个数比来形成。
接着，在氧化膜230B上沉积氧化膜243A(参照图11A至图11D)。氧化膜243A可以使用溅射法、CVD法、MBE法、PLD法、ALD法等沉积。氧化膜243A中的相对于In的Ga的原子个数比优选比氧化膜230B中的相对于In的Ga的原子个数比大。在本实施方式中，利用溅射法使用In：Ga：Zn＝1：3：4[原子个数比]的氧化物靶材沉积氧化膜243A。
在此，优选通过溅射法以不暴露于大气的方式沉积绝缘体222、绝缘体224、氧化膜230A、氧化膜230B及氧化膜243A。例如，使用多室方式的沉积装置即可。由此，可以降低膜中的氢而沉积绝缘体222、绝缘体224、氧化膜230A、氧化膜230B及氧化膜243A，并且可以降低在各沉积工序之间氢混入膜中。
接着，优选进行热处理。热处理在氧化膜230A、氧化膜230B及氧化膜243A中不发生多晶化的温度范围内进行即可，可以在250℃以上且650℃以下，优选在400℃以上且600℃以下进行。热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行热处理时，将氧气体的比例设为20％左右即可。热处理也可以在减压状态下进行。或者，热处理也可以在氮气体或惰性气体气氛下进行热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理。
此外，在上述热处理中使用的气体优选被高纯度化。例如，在上述热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行热处理，可以尽可能地防止水分等被氧化膜230A、氧化膜230B及氧化膜243A等吸收。
在本实施方式中，作为热处理，在氮气氛下以400℃的温度进行1小时的处理，接下来连续地在氧气氛下以400℃的温度进行1小时的处理。通过进行该热处理，可以去除氧化膜230A、氧化膜230B以及氧化膜243A中的水、氢等杂质。再者，通过进行该热处理，可以提高氧化膜230B的结晶性实现密度更高的致密结构。由此，可以降低氧化膜230B中的氧或杂质的扩散。
接着，在氧化膜243A上沉积导电膜242A(参照图11A至图11D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积导电膜242A。例如，作为导电膜242A利用溅射法沉积氮化钽即可。此外，在沉积导电膜242A之前也可以进行热处理。该热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地沉积导电膜242A。通过进行这种处理，可以去除附着于氧化膜243A的表面等的水分及氢，而且减少氧化膜230A、氧化膜230B及氧化膜243A中的水分浓度及氢浓度。热处理的温度优选为100℃以上且400℃以下。在本实施方式中，将热处理的温度设定为200℃。
接着，在导电膜242A上沉积绝缘膜271A(参照图11A至图11D)。绝缘膜271A可以利用溅射法、CVD法、MBE法、PLD法或ALD法等沉积。作为绝缘膜271A，优选使用具有抑制氧的透过的功能的绝缘膜。例如，作为绝缘膜271A通过溅射法沉积氧化铝或氮化硅即可。
在本实施方式中，作为绝缘膜271A在含氧气体气氛下使用铝靶材通过脉冲DC溅射法沉积氧化铝。另外，将对衬底施加的RF功率设定为0.62W/cm2以下。优选为0W/cm2以上且0.31W/cm2以下。通过使RF功率小，可以抑制注入到导电膜242A中的氧量而防止导电膜242A的氧化。
优选通过溅射法以不暴露于大气的方式沉积导电膜242A及绝缘膜271A。例如，使用多室方式的沉积装置即可。由此，可以降低膜中的氢而沉积导电膜242A及绝缘膜271A，并且可以降低在各沉积工序之间氢混入膜中。此外，当在绝缘膜271A上形成硬掩模时，成为该硬掩模的膜也以不暴露于大气的方式连续沉积即可。
接着，使用光刻法将氧化膜230A、氧化膜230B、氧化膜243A、导电膜242A及绝缘膜271A加工为岛状，来形成氧化物230a、氧化物230b、氧化物层243B、导电层242B及绝缘层271B(参照图12A至图12D)。此外，作为该加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适合于微细加工。此外，可以以彼此不同的条件形成氧化膜230A、氧化膜230B、氧化膜243A、导电膜242A及绝缘层271B。此外，在该工序中，以与氧化物230a重叠的方式将绝缘体224加工为岛状。
注意，在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，通过该抗蚀剂掩模进行蚀刻处理来将导电体、半导体或绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet：极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。此外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时，不需要掩模。此外，在去除抗蚀剂掩模时，可以进行灰化处理等干蚀刻处理或湿蚀刻处理，也可以在进行干蚀刻处理之后进行湿蚀刻处理，又可以在进行湿蚀刻处理之后进行干蚀刻处理。
再者，也可以在抗蚀剂掩模下使用由绝缘体或导电体构成的硬掩模。当使用硬掩模时，可以在导电膜242A上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。对导电膜242A等进行的蚀刻既可以在去除抗蚀剂掩模后进行，又可以不去除抗蚀剂掩模进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。可以在导电膜242A等的蚀刻之后，通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，不一定要去除硬掩模。在本实施方式中，将绝缘层271B作为硬掩模使用。将绝缘层271B用作硬掩模的情况下，优选适当地调整绝缘层271B的厚度，以抑制在蚀刻导电膜242A时去掉绝缘层271B。
在此，绝缘层271B被用作用于形成导电层242B的掩模，如图12B及图12C所示，导电层242B在侧面与顶面之间不具有弯曲面。由此，图3B所示的导电体242a及导电体242b的侧面与顶面交叉的端部成为角状。在导电体242的侧面与顶面交叉的端部成为角状时，与该端部具有曲面的情况相比，导电体242的截面积增大。由此，导电体242的电阻下降，从而可以增大晶体管200的通态电流。
另外，绝缘体224、氧化物230a、氧化物230b、氧化物层243B、导电层242B及绝缘层271B以其至少一部分与导电体205重叠的方式形成。此外，绝缘体224、氧化物230a、氧化物230b、氧化物层243B、导电层242B及绝缘层271B的侧面优选与绝缘体222的顶面大致垂直。在绝缘体224、氧化物230a、氧化物230b、氧化物层243B、导电层242B及绝缘层271B的侧面对绝缘体222的顶面大致垂直时，当设置多个晶体管200时能够实现小面积化、高密度化。或者，也可以采用绝缘体224、氧化物230a、氧化物230b、氧化物层243B、导电层242B及绝缘层271B的侧面与绝缘体222的顶面所形成的角度为低于90°的结构。在此情况下，绝缘体224、氧化物230a、氧化物230b、氧化物层243B、导电层242B及绝缘层271B的侧面与绝缘体222的顶面所形成的角度优选为60°以上且低于70°。通过采用这种形状，在下面的工序中提高绝缘体272等的覆盖性，并可以减少空洞等缺陷。
此外，有时在上述蚀刻工序中产生的副产物以层状形成在绝缘体224、氧化物230a、氧化物230b、氧化物层243B、导电层242B及绝缘层271B的侧面。在此情况下，该层状的副产物形成在绝缘体224、氧化物230a、氧化物230b、氧化物243、导电体242及绝缘体271与绝缘体272间。当在形成有该层状的副产物的状态下还继续工序来制造晶体管200时，有时晶体管200的可靠性下降。因此，优选去除该层状的副产物。
接着，在绝缘体222、绝缘体224、氧化物230a、氧化物230b、氧化物层243B、导电层242B及绝缘层271B上沉积绝缘体272(参照图13A至图13D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘体272。在本实施方式中，作为绝缘体272在含氧气体气氛下使用铝靶材通过脉冲DC溅射法沉积氧化铝。另外，将对衬底施加的RF功率设定为0.62W/cm2以下。优选为0W/cm2以上且0.31W/cm2以下。通过使RF功率小，可以抑制注入到绝缘体224中的氧量。另外，绝缘体272与绝缘体222的顶面的一部分密接。
此外，绝缘体272也可以具有叠层结构。例如，可以采用利用溅射法沉积氧化铝，并利用溅射法在该氧化铝上沉积氮化硅的结构。在绝缘体272具有这种多层结构时，有时提高抑制水、氢等杂质及氧的扩散的功能。
如此，可以由具有抑制氧扩散的功能的绝缘体272及绝缘层271B覆盖氧化物230a、氧化物230b、氧化物层243B及导电层242B。由此，可以抑制在后面工序中氧扩散到氧化物230a、氧化物230b、氧化物层243B及导电层242B中。
接着，在绝缘体272上沉积成为绝缘体280的绝缘膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积该绝缘膜。例如，作为该绝缘膜通过溅射法形成氧化硅膜即可。通过在含氧气氛下使用溅射法沉积成为绝缘体280的绝缘膜，可以沉积包含过剩氧的绝缘体280。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体280中的氢浓度。此外，在沉积该绝缘膜之前也可以进行热处理。该热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地沉积该绝缘膜。通过进行这种处理，可以去除附着于绝缘体272的表面等的水分及氢，而且减少氧化物230a、氧化物230b、氧化物层243B及绝缘体224中的水分浓度及氢浓度。该热处理可以采用上述热处理的条件。
接着，通过对上述成为绝缘体280的绝缘膜进行CMP处理，形成其顶面平坦的绝缘体280(参照图13A至图13D)。此外，也可以在绝缘体280上例如通过溅射法沉积氮化硅，直到该氮化硅到达绝缘体280为止进行CMP处理。
接着，对绝缘体280的一部分、绝缘体272的一部分、绝缘层271B的一部分、导电层242B的一部分及氧化物层243B的一部分进行加工来形成到达氧化物230b的开口。该开口优选以与导电体205重叠的方式形成。通过形成该开口，形成绝缘体271a、绝缘体271b、导电体242a、导电体242b、氧化物243a及氧化物243b(参照图14A至图14D)。
在形成上述开口时，有时氧化物230b的顶部被去除。通过氧化物230b的一部分被去除，在氧化物230b中形成槽部。根据槽部的深度，既可以在上述开口的形成工序中形成该槽部，又可以在与上述开口的形成工序不同的工序形成该槽部。
此外，可以对绝缘体280的一部分、绝缘体272的一部分、绝缘层271B的一部分、导电层242B的一部分及氧化物层243B的一部分通过干蚀刻法或湿蚀刻法进行加工。利用干蚀刻法的加工适合于微细加工。此外，该加工也可以以互不相同的条件进行。例如，也可以通过干蚀刻法对绝缘体280的一部分进行加工，通过湿蚀刻法对绝缘体272的一部分及绝缘层271B的一部分进行加工，通过干蚀刻法对导电层242B的一部分及氧化物层243B的一部分进行加工。另外，也可以以不同条件进行导电层242B的一部分及氧化物层243B的一部分的加工。
在此，有时发生如下：杂质附着于氧化物230a的侧面、氧化物230b的顶面及侧面、导电体242的侧面以及绝缘体280的侧面等；杂质扩散到它们的内部。于是，也可以进行去除这种杂质的工序。另外，在进行上述干蚀刻时，有时在氧化物230b的表面上形成损伤区域。这种损伤区域也可以被去除。作为该杂质，可以举出起因于如下成分的杂质：绝缘体280、绝缘体272、绝缘层271B的一部分及导电层242B所包含的成分；包含于形成上述开口时使用的装置所使用的构件中的成分；用于蚀刻的气体或液体所包含的成分。作为该杂质，例如有铪、铝、硅、钽、氟、氯等。
尤其是，铝或硅等的杂质妨碍氧化物230b的CAAC-OS化。因此，优选减少或去除铝或硅等妨碍CAAC-OS化的杂质元素。例如，氧化物230b及其附近的铝原子的浓度可以为5.0原子％以下，优选为2.0原子％以下，更优选为1.5原子％以下，进一步优选为1.0原子％以下，尤其优选小于0.3原子％。
有时将被铝或硅等杂质妨碍CAAC-OS化而成为a-like OS(amorphous-like oxidesemiconductor)的金属氧化物的区域称为非CAAC区域。在非CAAC区域中，结晶结构的致密度降低，所以产生大量VOH而晶体管容易变成常开启化。由此，优选减少或去除氧化物230b中的非CAAC化区域。
相对于此，氧化物230b优选具有层状的CAAC结构。尤其是，优选氧化物230b的漏极的下端部也具有CAAC结构。在此，在晶体管200中，导电体242a或导电体242b及其附近被用作漏极。换言之，导电体242a(导电体242b)的下端部附近的氧化物230b优选具有CAAC结构。如此，通过去除对漏极耐压带来显著影响的漏极端部中的氧化物230b的损伤区域而使其具有CAAC结构，可以进一步抑制晶体管200的电特性的变动。此外，可以进一步提高晶体管200的可靠性。
为了去除上述杂质，也可以进行洗涤处理。作为洗涤方法，有使用洗涤液等的湿式洗涤、使用等离子体的等离子体处理、使用热处理的洗涤等，也可以适当地组合上述洗涤。注意，通过进行该洗涤处理有时上述槽部变深。
作为湿式洗涤，可以使用用碳酸水或纯水稀释氨水、草酸、磷酸或氢氟酸等而成的水溶液、纯水或碳酸水等进行洗涤处理。或者，可以使用上述水溶液、纯水或碳酸水进行超声波洗涤。此外，也可以适当地组合上述洗涤。
注意，在本说明书等中，有时将用纯水稀释市售的氟化氢酸的水溶液称为稀氟化氢酸且将用纯水稀释市售的氨水的水溶液称为稀氨水。此外，该水溶液的浓度、温度等可以根据要去除的杂质、被洗涤的半导体装置的结构等适当地调整即可。稀氨水的氨浓度设定为0.01％以上且5％以下，优选设定为0.1％以上且0.5％以下即可。此外，稀氟化氢酸的氟化氢浓度设定为0.01ppm以上且100ppm以下，优选设定为0.1ppm以上且10ppm以下即可。
此外，作为超声波洗涤优选使用200kHz以上，优选为900kHz以上的频率。通过使用该频率，可以降低对氧化物230b等造成的损伤。
此外，可以多次进行上述洗涤处理，也可以按每个洗涤处理改变洗涤液。例如，也可以作为第一洗涤处理进行使用稀氟化氢酸或稀氨水的处理，作为第二洗涤处理进行使用纯水或碳酸水的处理。
作为上述洗涤处理，在本实施方式中，使用稀氟化氢酸进行湿式洗涤，然后用纯水或碳酸水进行湿式洗涤。通过进行该洗涤处理，可以去除附着于氧化物230a、氧化物230b等的表面或者扩散到其内部的杂质。并且，可以提高氧化物230b的结晶性。
可以在上述蚀刻或上述洗涤后进行热处理。热处理以100℃以上且450℃以下，优选以350℃以上且400℃以下进行即可。热处理在氮气体、惰性气体或包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，热处理优选在氧气氛下进行。由此，对氧化物230a及氧化物230b供应氧，从而可以减少氧空位VO。此外，通过进行上述热处理，可以提高氧化物230b的结晶性。热处理也可以在减压状态下进行。或者，也可以在氧气氛下进行热处理，然后以不暴露于大气的方式在氮气氛下连续地进行热处理。
接着，沉积成为绝缘体250a的绝缘膜250A(参照图15A至图15D)。在此，也可以在沉积绝缘膜250A之前进行热处理，并且优选的是，该热处理在减压下进行，以不暴露于大气的方式连续沉积绝缘膜250A。此外，该热处理优选在包含氧的气氛下进行。通过进行这种处理，可以去除附着于氧化物230b的表面等的水分及氢，而且减少氧化物230a、氧化物230b中的水分浓度及氢浓度。热处理的温度优选为100℃以上且400℃以下。
可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘膜250A。绝缘膜250A优选使用减少或去除氢原子的气体的沉积方法沉积。由此，可以降低绝缘膜250A的氢浓度。绝缘膜250A在后面工序中成为与氧化物230b接触的绝缘体250，所以如此那样氢浓度得到降低是优选的。
此外，绝缘膜250A优选使用ALD法沉积。被微型化的晶体管200的被用作栅极绝缘膜的绝缘体250需要其厚度非常薄(例如，5nm以上且30nm以下左右)且不均匀小。对此，ALD法是交替地导入前驱物及反应物(氧化剂)进行的沉积方法，由于膜的厚度可以根据反复该循环的次数进行调整，所以ALD法可以精密地调整厚度。因此，可以实现对微型化了的晶体管200必要的栅极绝缘膜的厚度的精度。此外，如图15B及图15C所示，绝缘膜250A需要以高覆盖率地沉积在由绝缘体280等形成的开口的底面及侧面。由于可以在该开口的底面及侧面上沉积每一层的原子层，所以可以对该开口高覆盖率地沉积绝缘膜250A。
此外，例如，在使用PECVD法进行绝缘膜250A的沉积时，含氢的沉积气体在等离子体中被分解而产生大量氢自由基。在通过氢自由基的还原反应氧化物230b中的氧被抽出而形成VOH时，氧化物230b中的氢浓度提高。然而，在使用ALD法沉积绝缘膜250A时，在导入前驱物时和导入反应物时都可以抑制氢自由基的产生。因此，通过使用ALD法沉积绝缘膜250A，可以防止氧化物230b中的氢浓度提高。
当在沉积绝缘膜250A之前不进行上述杂质的去除时，该杂质有时留在氧化物230a、氧化物230b、导电体242、绝缘体280等与绝缘体250a之间。
接着，也可以在含氧气氛下进行微波处理(参照图15A至图15D)。在此，图15B至图15D所示的虚线表示微波、RF等高频、氧等离子体或氧自由基等。微波处理例如优选使用包括用微波产生高密度等离子体的电源的微波处理装置。此外，微波处理装置也可以包括对衬底一侧施加RF的电源。通过使用高密度等离子体，可以生成高密度的氧自由基。此外，通过对衬底一侧施加RF，可以将由高密度等离子体生成的氧离子高效地导入到氧化物230b中。此外，上述微波处理优选在减压下进行，压力为60Pa以上，优选为133Pa以上，更优选为200Pa以上，进一步优选为400Pa以上，且为700Pa以下即可。以50％以下的氧流量比(O2/O2+Ar)，优选以10％以上且30％以下的氧流量比进行即可。此外，处理温度为750℃以下，优选为500℃以下，例如为400℃左右即可。此外，也可以在进行氧等离子体处理之后以不暴露于大气的方式连续进行热处理。
如图15B至图15D所示，通过在含氧气氛下进行微波处理，可以使用微波或RF等高频使氧气体等离子体化而使该氧等离子体作用于氧化物230b的导电体242a与导电体242b间的区域。此时，也可以将微波或RF等高频照射到区域230bc。换言之，可以使该微波或RF等高频、氧等离子体等在图4所示的区域230bc中作用。通过等离子体、微波等的作用，可以使区域230bc的VOH分开来从区域230bc去除氢H。换言之，在区域230bc中发生“VOH→H+VO”的反应而降低包含在区域230bc中的氢浓度。因此，可以减少区域230bc中的氧空位及VOH而降低载流子浓度。此外，通过对形成在区域230bc中的氧空位供应在上述氧等离子体中产生的氧自由基或包含在绝缘体250中的氧，可以进一步降低区域230bc中的氧空位，由此可以降低载流子浓度。
另一方面，在图4所示的区域230ba及区域230bb上设置导电体242a及导电体242b。如图15B至图15D所示，导电体242a及导电体242b遮蔽微波或RF等高频、氧等离子体等的作用，所以不作用于区域230ba及区域230bb。由此，通过微波处理在区域230ba及区域230bb中不发生VOH的下降及过多的氧的供应，所以可以防止载流子浓度的降低。
如上所述，可以由氧化物半导体的区域230bc选择性地去除氧空位及VOH而使区域230bc成为i型或实质上i型。并且，可以抑制被用作源极区域或漏极区域的区域230ba及区域230bb供应过多的氧而保持n型化。由此，可以抑制晶体管200的电特性变动而抑制在衬底面内晶体管200的电特性不均匀。
因此，可以提供一种晶体管特性的不均匀小的半导体装置。此外，可以提供一种可靠性良好的半导体装置。此外，可以提供一种具有良好的电特性的半导体装置。
接着，沉积成为绝缘体250b的绝缘膜250B(参照图16A至图16D)。绝缘膜250B可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积。作为绝缘膜250B，优选使用具有抑制氧的扩散的功能的绝缘体形成。通过采用这种结构，可以抑制包含在绝缘体250a中的氧扩散到导电体260。换言之，可以抑制对氧化物230供应的氧量的减少。此外，可以抑制因包含在绝缘体250a中的氧导致的导电体260的氧化。例如，绝缘膜250A可以使用能够用于上述绝缘体250的材料设置，绝缘膜250B可以使用与绝缘体222相同的材料设置。
作为绝缘膜250B，具体而言，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、镁等中的一种或两种以上的金属氧化物或者能够用作氧化物230的金属氧化物。特别是，优选使用包含铝和铪中的一方或双方的氧化物的绝缘体。
在本实施方式中，作为绝缘膜250A通过CVD法沉积氧氮化硅，作为绝缘膜250B通过热ALD法沉积氧化铪。
另外，也可以在沉积绝缘膜250B之后进行微波处理。该微波处理也可以使用上述绝缘膜250A的沉积之后进行的微波处理条件。另外，也可以在沉积绝缘膜250B之后进行微波处理而在沉积绝缘膜250A之后不进行微波处理。
另外，也可以在对所沉积的绝缘膜250A及绝缘膜250B各自进行微波处理之后在保持减压状态下进行热处理。通过进行这种处理，可以高效地去除绝缘膜250A中、绝缘膜250B中、氧化物230b中及氧化物230a中的氢。此外，氢的一部分有时被导电体242(导电体242a及导电体242b)吸杂。此外，也可以反复在进行微波处理之后保持减压状态下进行热处理的步骤。通过反复进行热处理，可以进一步高效地去除绝缘膜250A中、氧化物230b中及氧化物230a中的氢。注意，热处理温度优选为300℃以上且500℃以下。
此外，通过进行微波处理而改变绝缘膜250A及绝缘膜250B的膜品质，可以抑制氢、水、杂质等的扩散。由此，可以抑制因成为导电体260的导电膜的沉积等后工序或热处理等后处理而氢、水、杂质等经过绝缘体250扩散到氧化物230b、氧化物230a等。
接着，依次沉积成为导电体260a的导电膜及成为导电体260b的导电膜。成为导电体260a的导电膜及成为导电体260b的导电膜可以通过溅射法、CVD法、MBE法、PLD法或ALD法等沉积。在本实施方式中，利用ALD法沉积成为导电体260a的导电膜，利用CVD法沉积成为导电体260b的导电膜。
接着，通过利用CMP处理直到绝缘体280露出为止对绝缘膜250A、绝缘膜250B、成为导电体260a的导电膜及成为导电体260b的导电膜进行抛光，来形成绝缘体250a、绝缘体250b及导电体260(导电体260a及导电体260b)(参照图17A至图17D)。由此，绝缘体250以覆盖到达氧化物230b的开口及氧化物230b的槽部的内壁(侧壁及底面)的方式配置。此外，导电体260隔着绝缘体250以填充上述开口及上述槽部的方式配置。
接着，也可以在与上述热处理同样的条件下进行热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该热处理，可以减少绝缘体250及绝缘体280中的水分浓度及氢浓度。此外，在上述热处理之后，以不暴露于大气的方式连续地进行绝缘体282的沉积。
接着，在绝缘体250上、导电体260上及绝缘体280上连续地形成绝缘体282a及绝缘体282b(参照图18A至图18D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘体282a及绝缘体282b。绝缘体282a及绝缘体282b优选使用溅射法沉积。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体282a及绝缘体282b中的氢浓度。
在本实施方式中，作为绝缘体282a及绝缘体282b在含氧气体气氛下使用铝靶材通过脉冲DC溅射法沉积氧化铝。通过使用脉冲DC溅射法，可以使厚度更均匀而提高溅射速率及膜品质。另外，将对衬底施加的RF功率设定为1.86W/cm2以下。优选为0W/cm2以上且0.31W/cm2以下。通过使RF功率小，可以抑制注入到绝缘体280中的氧量。在本实施方式中，将对衬底施加的RF功率设定为0W/cm2来沉积绝缘体282a，将对衬底施加的RF功率设定为0.31W/cm2来沉积绝缘体282b。
接着，对绝缘体282a的一部分及绝缘体282b的一部分进行加工来形成开口区域400(参照图19D)。在开口区域400中，绝缘体280有时具有凹部。在加工绝缘体282a的一部分、绝缘体282b的一部分及绝缘体280的一部分时，可以使用湿蚀刻，但是对微型加工来说干蚀刻是优选的。另外，绝缘体280的凹部的深度为半导体装置中的绝缘体280的最大厚度的1/4以上且1/2以下。
接着，直到到达绝缘体212的顶面为止对绝缘体282a、绝缘体282b、绝缘体280、绝缘体272、绝缘体222、绝缘体216及绝缘体214各自的一部分进行加工(参照图20A至图20C)。在进行该加工时，可以使用湿蚀刻，但是对微型加工来说干蚀刻是优选的。
接着，也可以进行热处理。热处理以250℃以上且650℃以下的温度，优选以400℃以上且600℃以下的温度进行即可。另外，该热处理优选低于沉积氧化膜243A后进行的热处理温度。此外，热处理在氮气体或惰性气体气氛下进行。通过进行该热处理，可以从因加工绝缘体282a、绝缘体282b、绝缘体280、绝缘体272、绝缘体222、绝缘体216及绝缘体214而形成的绝缘体280的侧面向外部释放包含在绝缘体280中的氧及键合于该氧的氢。另外，可以将包含在绝缘体280中的氧及键合于该氧的氢经由开口区域400释放到外部。注意，键合于氧的氢被释放为水。因此，可以减少包含在绝缘体280中的不需的氧以及氢。此外，热处理可以在形成开口区域400之后进行，并可以在加工绝缘体280、绝缘体272、绝缘体222、绝缘体216及绝缘体214之后进行。
接着，在绝缘体282b上形成绝缘体283(参照图21A至图21D)。在开口区域400中，绝缘体283优选与绝缘体280接触。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘体283。绝缘体283优选使用溅射法沉积。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体283中的氢浓度。此外，绝缘体283也可以采用多层结构。例如，可以通过溅射法沉积氮化硅，并在该氮化硅上通过ALD法沉积氮化硅。通过由阻挡性高的绝缘体283及绝缘体212包围晶体管200，可以防止水分及氢从外部进入。
接着，在绝缘体283上形成绝缘体274(参照图21B至图21D)。绝缘体274可以通过溅射法、CVD法、MBE法、PLD法或ALD法等沉积。在本实施方式中，作为绝缘体274利用CVD法沉积氧化硅。
接着，通过使用CMP処理直到绝缘体283露出为止对绝缘体274进行抛光，来使绝缘体274的顶面平坦(参照图21B至图21D)。有时通过该CMP处理绝缘体283的顶面的一部分被去除。另外，通过该CMP処理，开口区域400内的绝缘体283上被绝缘体274的一部分填充。
接着，在绝缘体274上及绝缘体283上形成绝缘体286(参照图21A至图21D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘体286。在本实施方式中，作为绝缘体286利用溅射法沉积氧化硅。
接着，在绝缘体271、绝缘体272、绝缘体280、绝缘体282、绝缘体283及绝缘体286中形成到达导电体242的开口(参照图21A及图21B)。在形成该开口时，可以利用光刻法。注意，在图21A中该开口在俯视时的形状为圆形，但是不局限于此。例如，在俯视时，该开口也可以具有椭圆等大致圆形形状、四角形等多角形形状、使四角形等多角形的角部带弧形的形状。
接着，沉积成为绝缘体241的绝缘膜，并对该绝缘膜进行各向异性蚀刻来形成绝缘体241(参照图21B)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积成为绝缘体241的绝缘膜。作为成为绝缘体241的绝缘膜，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选通过ALD法沉积氧化铝。或者，优选使用PEALD法沉积氮化硅。氮化硅对氢具有高阻挡性，所以是优选的。
此外，作为对成为绝缘体241的绝缘膜进行的各向异性蚀刻，例如可以采用干蚀刻法等。通过在开口的侧壁部设置绝缘体241，可以抑制来自外部的氧的透过，并防止接下来要形成的导电体240a及导电体240b的氧化。此外，可以防止水、氢等杂质从导电体240a及导电体240b扩散到外部。
接着，沉积成为导电体240a及导电体240b的导电膜。成为导电体240a及导电体240b的导电膜优选具有包含具有抑制水、氢等杂质的透过的功能的导电体的叠层结构。例如，可以具有氮化钽、氮化钛等与钨、钼、铜等的叠层。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等沉积成为导电体240的导电膜。
接着，通过进行CMP处理，去除成为导电体240a及导电体240b的导电膜的一部分，使绝缘体274的顶面露出。其结果是，上述导电膜只残留在上述开口中，由此可以形成其顶面平坦的导电体240a及导电体240b(参照图21B)。注意，有时由于该CMP处理而绝缘体286的顶面的一部分被去除。
接着，沉积成为导电体246的导电膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积成为导电体246的导电膜。
接着，通过光刻法对成为导电体246的导电膜进行加工，来形成与导电体240a的顶面接触的导电体246a及与导电体240b的顶面接触的导电体246b。此时，虽然未图示，但是导电体246a及导电体246b与绝缘体286不重叠的区域的绝缘体286的一部分有时被去除。
通过上述工序，可以制造包括图3A至图3D所示的晶体管200的半导体装置。如图6A至图21D所示，通过使用本实施方式所示的半导体装置的制造方法，可以制造晶体管200。
<微波处理装置>
以下，说明可以在上述半导体装置的制造方法中使用的微波处理装置。
首先，参照图22、图23及图24对制造半导体装置等时杂质混入较少的制造装置的结构进行说明。
图22示意性地示出单片式多室制造装置2700的俯视图。制造装置2700包括：具备收纳衬底的盒2761和进行衬底对准的对准机2762的大气侧衬底供应室2701；从大气侧衬底供应室2701传送衬底的大气侧衬底传送室2702；进行衬底的搬入且将室内的压力从大气压切换为减压或从减压切换为大气压的装载闭锁室2703a；进行衬底的搬出且将室内的压力从减压切换为大气压或从大气压切换为减压的卸载闭锁室2703b；在真空中进行衬底的传送的传送室2704；处理室2706a；处理室2706b；处理室2706c；以及处理室2706d。
此外，大气侧衬底传送室2702与装载闭锁室2703a以及卸载闭锁室2703b连接，装载闭锁室2703a以及卸载闭锁室2703b与传送室2704连接，传送室2704与处理室2706a、处理室2706b、处理室2706c以及处理室2706d连接。
在各室之间的连接部设置有闸阀GV，由此除了大气侧衬底供应室2701及大气侧衬底传送室2702以外，各室可以独立地保持为真空状态。在大气侧衬底传送室2702中设置有传送机器人2763a，并且在传送室2704中设置有传送机器人2763b。通过利用传送机器人2763a及传送机器人2763b可以在制造装置2700中传送衬底。
传送室2704及各处理室的背压(全压)例如为1×10-4Pa以下，优选为3×10-5Pa以下，更优选为1×10-5Pa以下。传送室2704及各处理室的质量电荷比(m/z)是18的气体分子(原子)的分压例如为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。此外，传送室2704及各处理室的m/z是28的气体分子(原子)的分压例如为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。传送室2704及各处理室的m/z是44的气体分子(原子)的分压例如为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。
传送室2704及各处理室内的全压及分压可以使用质量分析器测量。例如，使用由ULVAC，Inc.制造的四极质量分析器(也称为Q-mass)Qulee CGM-051即可。
此外，传送室2704及各处理室优选具有外部泄漏或内部泄漏少的结构。例如，传送室2704及各处理室的泄漏率为3×10-6Pa·m3/s以下，优选为1×10-6Pa·m3/s以下。此外，例如，将m/z是18的气体分子(原子)的泄漏率设定为1×10-7Pa·m3/s以下，优选设定为3×10- 8Pa·m3/s以下。此外，例如，将m/z是28的气体分子(原子)的泄漏率设定为1×10-5Pa·m3/s以下，优选设定为1×10-6Pa·m3/s以下。此外，例如，将m/z是44的气体分子(原子)的泄漏率设定为3×10-6Pa·m3/s以下，优选设定为1×10-6Pa·m3/s以下。
泄漏率可以根据利用上述质量分析器测量出的全压及分压算出。泄漏率取决于外部泄漏及内部泄漏。外部泄漏是指由于微小的孔或密封不良等，气体从真空系统的外部流入的现象。内部泄漏起因于来自真空系统中的阀等隔板的泄漏或来自内部构件的释放气体。为了将泄漏率设定为上述数值以下，需要从外部泄漏及内部泄漏的两个方面采取措施。
例如，优选使用金属垫片对传送室2704及各处理室的开闭部分进行密封。金属垫片优选使用由氟化铁、氧化铝或氧化铬覆盖的金属。金属垫片的紧密性比O形环高，因此可以降低外部泄漏。通过利用由氟化铁、氧化铝、氧化铬等覆盖钝态的金属，可以抑制从金属垫片释放的包含杂质的释放气体，由此可以降低内部泄漏。
作为构成制造装置2700的构件，使用包含杂质的释放气体少的铝、铬、钛、锆、镍或钒。另外，也可以使用上述包含杂质的释放气体少的金属覆盖含有铁、铬及镍等的合金。含有铁、铬及镍等的合金具有刚性，耐热且适于加工。在此，通过进行抛光等减少构件表面上的凹凸以缩小表面积，可以减少释放气体。
或者，也可以使用氟化铁、氧化铝、氧化铬等覆盖上述制造装置2700的构件。
制造装置2700的构件优选尽量只由金属构成，例如当设置由石英等构成的观察窗(viewing window)等时，为了抑制释放气体，优选由其厚度薄的氟化铁、氧化铝或氧化铬等覆盖观察窗的表面。
虽然存在于传送室2704及各处理室内的附着物附着于内壁等而不影响到传送室2704及各处理室的压力，但是该附着物成为对传送室2704及各处理室进行排气时产生的气体释放的原因。因此，虽然泄漏率与排气速度不相关，但是使用排气能力高的泵尽量地使存在于传送室2704及各处理室内的附着物脱离并预先进行排气是十分重要的。为了促进附着物的脱离，也可以对传送室2704及各处理室进行烘烤。通过进行烘烤，可以将附着物的脱离速度提高到10倍左右。烘烤以100℃以上且450℃以下进行即可。此时，通过一边将惰性气体导入传送室2704及各处理室一边去除附着物，可以进一步提高仅通过排气不容易脱离的水等的脱离速度。此外，通过对导入的惰性气体以与烘烤温度相同程度的温度进行加热，可以进一步提高附着物的脱离速度。这里，作为惰性气体优选使用稀有气体。
此外，优选通过导入被加热的稀有气体等惰性气体或氧等提高传送室2704及各处理室内的压力，并在经过一定时间之后再次对传送室2704及各处理室进行排气处理。可以由被加热的气体的导入使传送室2704及各处理室内的附着物脱离，由此可以减少存在于传送室2704及各处理室内的杂质。有效的是将该处理反复进行2次以上且30次以下，优选为5次以上且15次以下。具体地，通过导入40℃以上且400℃以下，优选为50℃以上且200℃以下的惰性气体或氧等来将传送室2704及各处理室内的压力设定为0.1Pa以上且10kPa以下，优选为1Pa以上且1kPa以下，更优选为5Pa以上且100Pa以下，并将保持压力的期间设定为1分钟以上且300分钟以下，优选为5分钟以上且120分钟以下，即可。然后，对传送室2704及各处理室进行排气5分钟以上且300分钟以下，优选为10分钟以上且120分钟以下。
接着，使用图23所示的截面示意图说明处理室2706b及处理室2706c。
处理室2706b及处理室2706c例如是能够对被处理物进行微波处理的处理室。注意，处理室2706b与处理室2706c的不同之处仅在于进行微波处理时的气氛。因为处理室2706b和处理室2706c的其他结构相同，所以下面一并说明。
处理室2706b及处理室2706c包括缝隙天线板2808、电介质板2809、衬底架2812以及排气口2819。此外，在处理室2706b及处理室2706c的外部等设置有气体供应源2801、阀2802、高频产生器2803、波导管2804、模式转换器2805、气体管2806、波导管2807、匹配器(matching box)2815、高频电源2816、真空泵2817以及阀2818。
高频产生器2803通过波导管2804与模式转换器2805连接。模式转换器2805通过波导管2807与缝隙天线板2808连接。缝隙天线板2808与电介质板2809接触地配置。此外，气体供应源2801通过阀2802与模式转换器2805连接。并且，由经过模式转换器2805、波导管2807及电介质板2809的气体管2806对处理室2706b及处理室2706c导入气体。此外，真空泵2817具有通过阀2818及排气口2819从处理室2706b及处理室2706c排出气体等的功能。此外，高频电源2816通过匹配器2815与衬底架2812连接。
衬底架2812能够保持衬底2811。例如，衬底架2812具有对衬底2811进行静电卡盘或机械卡盘的功能。此外，衬底架2812具有由高频电源2816供应功率的电极的功能。此外，衬底架2812在其内部包括加热机构2813并具有对衬底2811进行加热的功能。
作为真空泵2817，可以使用例如干燥泵、机械增压泵、离子泵、钛升华泵、低温泵或涡轮分子泵等。此外，除了真空泵2817以外，还可以使用低温冷阱。当使用低温泵及低温冷阱时可以高效地排出水，这是特别优选的。
作为加热机构2813，例如使用利用电阻发热体等进行加热的加热机构即可。或者，还可以使用利用被加热的气体等的介质的热传导或热辐射来进行加热的加热机构。例如，可以使用GRTA(Gas Rapid Thermal Annealing：气体快速热退火)或LRTA(Lamp RapidThermal Annealing：灯快速热退火)等的RTA(Rapid Thermal Annealing：快速热退火)。GRTA利用高温气体进行热处理。作为气体使用惰性气体。
此外，气体供应源2801可以通过质量流量控制器与精制器连接。作为气体，优选使用露点为-80℃以下，优选为-100℃以下的气体。例如，可以使用氧气体、氮气体及稀有气体(氩气体等)。
作为电介质板2809例如使用氧化硅(石英)、氧化铝(alumina)或氧化钇(yttria)等即可。此外，也可以在电介质板2809的表面进一步形成有其他保护层。作为保护层可以使用氧化镁、氧化钛、氧化铬、氧化锆、氧化铪、氧化钽、氧化硅、氧化铝或氧化钇等。因为电介质板2809暴露于后述的高密度等离子体2810的特别高密度区域中，所以通过设置保护层可以缓和损伤。其结果是，可以抑制进行处理时的微粒的增加等。
高频产生器2803具有例如产生0.3GHz以上且3.0GHz以下、0.7GHz以上且1.1GHz以下或者2.2GHz以上且2.8GHz以下的微波的功能。高频产生器2803所产生的微波通过波导管2804传送到模式转换器2805。在模式转换器2805中，将被传送的TE模式的微波转换为TEM模式的微波。然后，该微波通过波导管2807传送到缝隙天线板2808。在缝隙天线板2808中设置有多个缝隙，微波透过该缝隙及电介质板2809。然后，在电介质板2809的下方产生电场而可以生成高密度等离子体2810。高密度等离子体2810包括根据从气体供应源2801供应的气体种类的离子及自由基。例如，高密度等离子体2810包括氧自由基等。
此时，通过利用在高密度等离子体2810中生成的离子及自由基可以改善衬底2811上的膜品质等。此外，有时优选使用高频电源2816对衬底2811一侧施加偏压。作为高频电源2816，例如可以使用13.56MHz、27.12MHz等频率的RF电源。通过对衬底一侧施加偏压，可以高效地使高密度等离子体2810中的离子到达衬底2811上的膜等的开口部的深部。
例如，通过从气体供应源2801导入氧，可以在处理室2706b或处理室2706c内进行使用高密度等离子体2810的氧自由基处理。
接着，使用图24所示的截面示意图说明处理室2706a及处理室2706d。
处理室2706a及处理室2706d例如是能够对被处理物照射电磁波的处理室。注意，处理室2706a与处理室2706d的不同之处仅在于电磁波的种类。因为处理室2706a和处理室2706d的其他结构相同，所以下面一并说明。
处理室2706a及处理室2706d包括一个或多个灯2820、衬底架2825、气体导入口2823以及排气口2830。此外，在处理室2706a及处理室2706d的外部等设置有气体供应源2821、阀2822、真空泵2828以及阀2829。
气体供应源2821通过阀2822与气体导入口2823连接。真空泵2828通过阀2829与排气口2830连接。灯2820与衬底架2825相对地配置。衬底架2825具有保持衬底2824的功能。此外，衬底架2825在其内部包括加热机构2826并具有对衬底2824进行加热的功能。
作为灯2820，例如可以使用具有放射可见光或紫外线光等的电磁波的功能的光源。例如，可以使用具有放射在10nm以上且2500nm以下、500nm以上且2000nm以下或者40nm以上且340nm以下的波长区域中具有峰值的电磁波的功能的光源。
例如，作为灯2820，可以使用卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的光源。
例如，从灯2820放射的电磁波的一部分或全部被衬底2824抽吸，由此可以改善衬底2824上的膜等的品质。例如，可以生成或减少缺陷、或者可以去除杂质。此外，在对衬底2824进行加热的同时生成或降低缺陷、或者去除杂质的情况下，可以高效地生成或降低缺陷、或者可以去除杂质。
或者，例如，也可以利用从灯2820发射的电磁波使衬底架2825发热，由此对衬底2824进行加热。在此情况下，不需要在衬底架2825的内部包括加热机构2826。
真空泵2828可参照关于真空泵2817的记载。此外，加热机构2826可参照关于加热机构2813的记载。此外，气体供应源2821可参照关于气体供应源2801的记载。
通过使用上述制造装置，可以抑制杂质混入到被处理物并可以改善膜品质。
<半导体装置的变形例子>
以下，使用图25A至图28B说明本发明的一个方式的半导体装置的一个例子。
每个附图中的A是半导体装置的俯视图。每个附图中的B是沿着A中的点划线A1-A2的部分的截面图。每个附图中的C是沿着A中的点划线A3-A4的部分的截面图。每个附图中的D是沿着A中的点划线A5-A6的部分的截面图。为了明确起见，在每个附图中的A的俯视图中省略部分构成要素。
注意，在各附图A至D所示的半导体装置中，对具有与<半导体装置的结构例子>所示的半导体装置的构成要素相同的功能的构成要素附加相同的符号。注意，本节中的构成半导体装置的材料可以使用在<半导体装置的结构例子>中详细说明的材料。
<半导体装置的变形例子1>
图25A至图25D所示的半导体装置是图3A至图3D所示的半导体装置的变形例子。图25A至图25D所示的半导体装置与图3A至图3D所示的半导体装置的不同之处在于：包括氧化物230c及氧化物230d。
图25A至图25D所示的半导体装置还包括氧化物230b上的氧化物230c及氧化物230c上的氧化物230d。氧化物230c及氧化物230d设置在形成在绝缘体280及绝缘体272中的开口中。此外，氧化物230c与氧化物243a的侧面、氧化物243b的侧面、导电体242a的侧面、导电体242b的侧面、绝缘体271a的侧面、绝缘体271b的侧面及绝缘体272的侧面接触。此外，氧化物230c的顶面及氧化物230d的顶面与绝缘体282接触。
此外，通过在氧化物230c上配置氧化物230d，可以抑制杂质从形成在氧化物230d的上方的结构物向氧化物230b或氧化物230c扩散。此外，通过在氧化物230c上配置氧化物230d，可以抑制氧从氧化物230b或氧化物230c向上方扩散。
此外，在从晶体管的沟道长度的截面看时，优选的是，氧化物230b设置有槽部且氧化物230c埋入于该槽部。此时，氧化物230c以覆盖该槽部的内壁(侧壁及底面)的方式配置。此外，氧化物230c的厚度优选与该槽部的深度大致相同。通过采用上述结构，即使在形成用于埋入导电体260等的开口时相当于开口底部的氧化物230b的表面上形成有损伤区域，也可以去除该损伤区域。由此，可以抑制起因于损伤区域的晶体管200的电特性的不良。
在此，优选的是，用于氧化物230c的金属氧化物中的In与元素M的原子个数比大于用于氧化物230a或氧化物230d的金属氧化物中的相对于元素M的In的原子个数比。
注意，在使氧化物230c成为载流子的主要路径时，优选的是，氧化物230c中的相对于主要成分的金属元素的铟的原子个数比大于氧化物230b中的相对于主要成分的金属元素的铟的原子个数比。此外，氧化物230c中的In与元素M的原子个数比优选大于氧化物230b中的In与元素M的原子个数比。通过将铟的含量多的金属氧化物用于沟道形成区域，可以增大晶体管的通态电流。因此，通过使氧化物230c中的相对于主要成分的金属元素的铟的原子个数比大于氧化物230b中的相对于主要成分的金属元素的铟的原子个数比，可以使氧化物230c成为载流子的主要路径。此外，优选的是，氧化物230c的导带底比氧化物230a及氧化物230b的导带底更远离于真空能级。换言之，氧化物230c的电子亲和势优选大于氧化物230a及氧化物230b的电子亲和势。此时，载流子的主要路径为氧化物230c。
具体而言，作为氧化物230c，使用In：M：Zn＝4：2：3[原子个数比]或其附近的组成、In：M：Zn＝5：1：3[原子个数比]或其附近的组成、In：M：Zn＝10：1：3[原子个数比]或其附近的组成的金属氧化物、或者铟氧化物即可。
此外，优选作为氧化物230c使用CAAC-OS，并且氧化物230c所包含的结晶的c轴优选沿大致垂直于氧化物230c的被形成面或顶面的方向取向。CAAC-OS具有容易将氧向垂直于c轴的方向上移动的性质。因此，可以将氧化物230c所包含的氧高效率地供应到氧化物230b。
氧化物230d优选包含构成用于氧化物230c的金属氧化物的金属元素中的至少一个，更优选包含所有该金属元素。例如，优选的是，作为氧化物230c使用In-M-Zn氧化物、In-Zn氧化物或铟氧化物，作为氧化物230d使用In-M-Zn氧化物、M-Zn氧化物或元素M的氧化物。由此，可以降低氧化物230c与氧化物230d的界面的缺陷态密度。
优选的是，使氧化物230d的导带底比氧化物230c的导带底更接近于真空能级。换言之，氧化物230d的电子亲和势优选小于氧化物230c的电子亲和势。在此情况下，氧化物230d优选使用可用于氧化物230a或氧化物230b的金属氧化物。此时，载流子的主要路径为氧化物230c。
具体而言，作为氧化物230c，使用In：M：Zn＝4：2：3[原子个数比]或其附近的组成、In：M：Zn＝5：1：3[原子个数比]或其附近的组成、In：M：Zn＝10：1：3[原子个数比]或其附近的组成的金属氧化物、或者铟氧化物即可。此外，作为氧化物230d，使用In：M：Zn＝1：3：4[原子个数比]或其附近的组成、M：Zn＝2：1[原子个数比]或其附近的组成、M：Zn＝2：5[原子个数比]或其附近的组成的金属氧化物或者元素M的氧化物即可。注意，附近的组成包括所希望的原子个数比的±30％的范围。此外，作为元素M优选使用镓。
此外，氧化物230d优选为比氧化物230c抑制氧的扩散或透过的金属氧化物。通过在绝缘体250与氧化物230c间设置氧化物230d，可以通过氧化物230c对氧化物230b高效地供应氧。
此外，当使用于氧化物230d的金属氧化物中的相对于主要成分的金属元素的In的原子个数比小于用于氧化物230c的氧化物的金属氧化物中的相对于主要成分的金属元素的In的原子个数比时，可以抑制In扩散到绝缘体250一侧。例如，优选使氧化物230d中的In与元素M的原子个数比大于氧化物230c中的In与元素M的原子个数比。由于绝缘体250被用作栅极绝缘体，因此在In进入绝缘体250等的情况下导致晶体管的特性不良。因此，通过在氧化物230c与绝缘体250之间设置氧化物230d，可以提供一种可靠性高的半导体装置。
注意，氧化物230c也可以设置在每个晶体管200中。换言之，晶体管200的氧化物230c也可以不接触于与该晶体管200相邻的晶体管200的氧化物230c。此外，也可以将晶体管200的氧化物230c和相邻于该晶体管200的晶体管200的氧化物230c分离。换言之，氧化物230c也可以不配置在晶体管200和相邻于该晶体管200的晶体管200之间。
在多个晶体管200在沟道宽度方向上排列的半导体装置具有上述结构时，在晶体管200中分别独立地设置氧化物230c。因此，可以抑制晶体管200和相邻于该晶体管200的晶体管200之间产生寄生晶体管而可以抑制产生上述泄漏路径。因此，可以提供一种具有良好电特性且可以实现微型化或高集成化的半导体装置。
<半导体装置的变形例子2>
以下，使用图26A及图26B说明本发明的一个方式的半导体装置的一个例子。
图26A是半导体装置的俯视图。另外，图26B是沿着图26A中的点划线A3-A4的部分的截面图。注意，沿着图26A中的点划线A1-A2的部分的截面图可以参照图3B所示的晶体管200。为了明确起见，在图26A的俯视图中省略部分构成要素。
注意，在图3A至图3D所示的半导体装置中，对具有与构成<半导体装置的结构例子>所示的半导体装置的构成要素相同的功能的结构附加相同附图标记。注意，本节中的构成半导体装置的材料可以使用在<半导体装置的结构例子>中详细说明的材料。
图26A及图26B所示的半导体装置是图3A至图3D所示的半导体装置的变形例子。图26A及图26B所示的半导体装置的与图3A至图3D所示的半导体装置不同之处在于：晶体管200包括n个氧化物230(氧化物230_1至氧化物230_n，n为自然数)。另外，氧化物230_1至氧化物230_n各自包括沟道形成区域。
在图26A及图26B所示的半导体装置中，在多个沟道形成区域的顶面及侧面隔着绝缘体250设置有导电体260。另外，导电体246(导电体246a及导电体246b)延伸在A3-A4方向上，该导电体246通过导电体240与氧化物230_1至氧化物230_n电连接。
也就是说，在图26A及图26B所示的半导体装置中，晶体管200对一个栅电极包括多个沟道形成区域。因为图26A及图26B所示的晶体管200包括多个沟道形成区域，所以可以得到较大的通态电流。并且，各沟道形成区域具有被栅电极覆盖的结构，即s-channel结构，因此可以在各沟道形成区域中得到较大的通态电流。或者，在晶体管200的沟道宽度方向上，当以绝缘体222的底面为基准时，导电体260中的不与氧化物230b重叠的区域的底面高度低于氧化物230b的最顶面与绝缘体250的界面的高度，所以可以在各沟道形成区域中得到较大的通态电流。
此外，其他结构可以参照图3A至图3D所示的半导体装置的结构。
<半导体装置的变形例子3>
以下，使用图27A及图27B说明本发明的一个方式的半导体装置的一个例子。
图27A是半导体装置的俯视图。另外，图27B是沿着图27A中的点划线A3-A4的部分的截面图。注意，沿着图27A中的点划线A1-A2的部分的截面图可以参照图3B所示的晶体管200。为了明确起见，在图27A的俯视图中省略部分构成要素。
注意，在图27A和图27B所示的半导体装置中，对具有与构成<半导体装置的结构例子>所示的半导体装置的构成要素相同的构成要素的结构附加相同附图标记。注意，本节中的构成半导体装置的材料可以使用在<半导体装置的结构例子>中详细说明的材料。
图27A及图27B所示的半导体装置是图26A及图26B所示的半导体装置的变形例子。在图27A及图27B所示的半导体装置中，晶体管200包括n个氧化物230(氧化物230_1至氧化物230_n，n为自然数)。另外，氧化物230_1至氧化物230_n各自包括沟道形成区域。
在图27A及图27B所示的半导体装置中，在多个沟道形成区域的顶面及侧面隔着绝缘体250设置有导电体260。另外，导电体246(导电体246a及导电体246b)延伸在A3-A4方向上，该导电体246通过导电体240与氧化物230_1至氧化物230_n电连接。
图27A及图27B所示的半导体装置在具有多个沟道形成区域的晶体管200的两侧包括晶体管200D。以与配置在晶体管200的端部的氧化物230_1邻接的方式配置至少包括氧化物230_D的晶体管200D。同样地，以与配置在晶体管200的端部的氧化物230_n邻接的方式配置晶体管200D。
也就是说，图27A及图27B所示的半导体装置的与图26A及图26B所示的半导体装置不同之处在于：在晶体管200中的并列有多个沟道形成区域的方向上的一端或两端设置晶体管200D。
在此，晶体管200D也可以不与栅极布线、源极布线和漏极布线中的任一个或全部电连接。也就是说，晶体管200D有时以不被用作晶体管的状态设置。因此，有时将晶体管200D记为伪晶体管(牺牲晶体管)。
另外，氧化物230_D与氧化物230_1的最短距离优选大致等于氧化物230_1与氧化物230_2的最短距离。同样地，氧化物230_D与氧化物230_n的最短距离优选大致等于氧化物230_n-1与氧化物230_n的最短距离。此外，在n为1的情况下，一个氧化物230_D与氧化物230_1的最短距离优选为大致等于另一个氧化物230_D与氧化物230_1的最短距离。
此外，氧化物230_D中的导电体242a与导电体242b的最短距离有时大致等于或大于氧化物230_1中的导电体242a与导电体242b的最短距离。同样地，氧化物230_D中的导电体242a与导电体242b的最短距离有时大致等于或大于氧化物230_n中的导电体242a与导电体242b的最短距离。
在并列多个氧化物230的情况下，位于端部的氧化物230容易发生起因于加工的形状不均匀。另外，在通过去除绝缘体280的一部分及氧化物230的沟道形成区域上的叠层结构而设置开口来使氧化物230的顶面的一部分露出的工序中，由于所去除的区域(也称为开口)的端部形状或者氧化物230与开口端部的距离等的不均匀的影响，因此有时发生所露出的氧化物230的顶面面积的不均匀。
于是，如图27A及图27B所示，通过设置晶体管200D，即使当在晶体管200D所包括的氧化物230_D中发生形状不良的情况或在氧化物230_D上的开口中发生形状不良的情况下，也在夹在晶体管200D的区域中形成的氧化物230的形状为均匀。
由此，通过以与晶体管200邻接的方式配置晶体管200D，当设置多个晶体管200时，可以减少多个晶体管200中的特性不均匀。
另外，在有个区域中以相同间隔设置多个氧化物230的情况下，通过改变布线的布局，可以容易地进行电路设计。
另外，在图27A及图27B所示的半导体装置中，晶体管200对一个栅电极包括多个沟道形成区域。因为图27A及图27B所示的晶体管200包括多个沟道形成区域，所以可以得到较大的通态电流。并且，各沟道形成区域具有被栅电极覆盖的结构，即s-channel结构，因此可以在各沟道形成区域中得到较大的通态电流。或者，在晶体管200的沟道宽度方向上，当以绝缘体222的底面为基准时，导电体260中的不与氧化物230b重叠的区域的底面高度低于氧化物230b的最顶面与绝缘体250的界面的高度，所以可以在各沟道形成区域中得到较大的通态电流。
此外，其他结构可以参照图3A至图3D所示的半导体装置的结构。
<半导体装置的变形例子4>
以下，使用图28A及图28B说明本发明的一个方式的半导体装置的一个例子。
图28A是半导体装置的俯视图。另外，图28B是沿着图28A中的点划线A3-A4的部分的截面图。注意，沿着图28A中的点划线A1-A2的部分的截面图可以参照图3B所示的晶体管200。为了明确起见，在图28A的俯视图中省略部分构成要素。
注意，在图28A和图28B所示的半导体装置中，对具有与构成<半导体装置的结构例子>所示的半导体装置的构成要素相同的构成要素的结构附加相同附图标记。注意，本节中的构成半导体装置的材料可以使用在<半导体装置的结构例子>中详细说明的材料。
在本节中说明的半导体装置是图27A及图27B所示的半导体装置的变形例子。本节中的半导体装置的与图27A及图27B所示的半导体装置不同之处在于：晶体管200包括含有n个沟道形成区域的氧化物230(n个沟道形成区域为沟道形成区域235_1至沟道形成区域235_n，n为自然数)。另外，在多个沟道形成区域的顶面及侧面隔着绝缘体250设置有导电体260。
另外，导电体242(导电体242a及导电体242b)延伸在A3-A4方向上，该导电体242通过导电体240(导电体240a及导电体240b)与导电体246(导电体246a及导电体246b)电连接。
在此，为了便于说明，在图28A及图28B中示出n＝2的情况。因此，晶体管200包括含有两个沟道形成区域(沟道形成区域235_1及沟道形成区域235_2)的氧化物230。
在氧化物230中，源极区域及漏极区域与导电体242a或导电体242b电连接。因此，例如，在使导电体242a与导电体246a通过至少一个导电体240a电连接时，可以对多个沟道形成区域(沟道形成区域235_1至沟道形成区域235_n)施加电压。
也就是说，对包括n个沟道形成区域235的晶体管200并不需要设置n个导电体240。优选的是，对包括n个沟道形成区域235的晶体管设置1个以上的导电体240，更优选设置1个以上且少于n个的导电体240。
注意，随着晶体管的微型化，使晶体管与被用作布线的导电体电连接的插头的尺寸也要被微型化。另外，有在使被用作插头的导电体与被用作布线的导电体的接触面积变小时布线电阻变高的倾向。
在本节中说明的半导体装置中，因为对包括n个沟道形成区域的晶体管200设置少于n个的插头，所以能够使被用作插头的各导电体240的尺寸例如大于图27A及图27B所示的半导体装置中的导电体240，由此可以降低功耗。
另外，图28A及图28B所示的半导体装置在具有多个沟道形成区域的晶体管200的两侧包括晶体管200D。以与配置在晶体管200的端部的氧化物230_1邻接的方式配置至少包括氧化物230_D的晶体管200D。同样地，以与配置在晶体管200的端部的氧化物230_2邻接的方式配置晶体管200D。
因此，在图28A及图28B所示的半导体装置中，在多个沟道形成区域的顶面及侧面隔着绝缘体250设置有导电体260。另外，导电体246a及导电体246b延伸在A3-A4方向上，该导电体246a及导电体246b与氧化物230_2电连接。
另外，图28A及图28B所示的半导体装置在具有多个沟道形成区域的晶体管200的两侧包括晶体管200D。以与配置在晶体管200的端部的沟道形成区域235_1邻接的方式配置至少包括氧化物230_D的晶体管200D。同样地，以与配置在晶体管200的端部的沟道形成区域235_n邻接的方式配置晶体管200D。
也就是说，在并列有晶体管200的多个沟道形成区域的方向上的一端或两端设置晶体管200D。
在此，晶体管200D也可以不与栅极布线、源极布线和漏极布线中的任一个或全部电连接。也就是说，晶体管200D有时以不被用作晶体管的状态设置。因此，有时将晶体管200D记为伪晶体管(牺牲晶体管)。
另外，氧化物230_D与氧化物230_1的最短距离优选大致等于氧化物230_1与氧化物230_2的最短距离。同样地，氧化物230_D与氧化物230_n的最短距离优选大致等于氧化物230_n-1与氧化物230_n的最短距离。此外，在n为1的情况下，一个氧化物230_D与氧化物230_1的最短距离优选为大致等于另一个氧化物230_D与氧化物230_1的最短距离。
此外，氧化物230_D中的导电体242a与导电体242b的最短距离有时大致等于或大于氧化物230_1中的导电体242a与导电体242b的最短距离。同样地，氧化物230_D中的导电体242a与导电体242b的最短距离有时大致等于或大于氧化物230_n中的导电体242a与导电体242b的最短距离。
注意，氧化物230_D中的导电体242a与导电体242b的最短距离和氧化物230_1中的导电体242a与导电体242b的最短距离之差有时大于氧化物230_1(沟道形成区域235_1)中的导电体242a与导电体242b的最短距离和氧化物230_2(沟道形成区域235_2)中的导电体242a与导电体242b的最短距离之差。
在并列多个沟道形成区域235的情况下，位于端部的沟道形成区域235容易发生起因于加工的形状不均匀。另外，在通过去除绝缘体280的一部分及氧化物230的沟道形成区域上的叠层结构而设置开口来使氧化物230的顶面的一部分露出的工序中，由于所去除的区域(也称为开口)的端部形状的不均匀或者氧化物230与开口端部的距离等的不均匀的影响，因此有时发生所露出的氧化物230的顶面面积的不均匀。
于是，如图28A及图28B所示，通过设置晶体管200D，即使当在晶体管200D所包括的氧化物230_D中发生形状不良的情况或在氧化物230_D上的开口中发生形状不良的情况下，也在夹在晶体管200D的区域中形成的氧化物230的形状为均匀。
由此，通过以与晶体管200邻接的方式配置晶体管200D，当设置多个晶体管200时，可以减少多个晶体管200中的特性不均匀。
另外，在图28A及图28B所示的半导体装置中，晶体管200对一个栅电极包括多个沟道形成区域。因为图28A及图28B所示的晶体管200包括多个沟道形成区域，所以可以得到较大的通态电流。并且，各沟道形成区域具有被栅电极覆盖的结构，即s-channel结构，因此可以在各沟道形成区域中得到较大的通态电流。或者，在晶体管200的沟道宽度方向上，当以绝缘体222的底面为基准时，导电体260中的不与氧化物230b重叠的区域的底面高度低于氧化物230b的最顶面与绝缘体250的界面的高度，所以可以在各沟道形成区域中得到较大的通态电流。
此外，其他结构可以参照图3A至图3D所示的半导体装置的结构。
<半导体装置的应用例子>
下面，参照图29A和图29B对与上述<半导体装置的结构例子>及上述<半导体装置的变形例子>不同的包括根据本发明的一个方式的晶体管200及开口区域400的半导体装置的一个例子进行说明。注意，在图29A及图29B所示的半导体装置中，对具有与<半导体装置的结构例子>所示的半导体装置(参照图3A至图3D)的构成要素相同的功能的构成要素附加相同的符号。在本节中，作为晶体管200的构成材料可以使用在<半导体装置的结构例子>及<半导体装置的变形例子>中进行了详细说明的材料。
图29A及图29B示出由绝缘体283和绝缘体212包围多个晶体管200_1至晶体管200_n来将其密封的结构。图29A及图29B示出晶体管200_1至晶体管200_n沿着沟道长度方向上排列，但是不局限于此。晶体管200_1至晶体管200_n既可以在沟道宽度方向上排列，也可以配置为矩阵状。此外，根据设计，也可以不规则地配置。
如图29A所示，在彼此邻接的晶体管200之间配置有开口区域400。通过在进行半导体装置的制造工序中的开口区域400的形成之后进行热处理，可以将包含在绝缘体280中的氧及键合于该氧的氢经由开口区域400释放到外部。注意，键合于氧的氢被释放为水。因此，可以减少包含在绝缘体280中的不需的氧以及氢。另外，在多个晶体管(晶体管200_1至晶体管200_n)的外侧形成有绝缘体283与绝缘体212接触的部分(下面，有时称为密封部265)。以围绕多个晶体管(晶体管200_1至晶体管200_n)的方式形成有密封部265。通过采用这种结构，可以由绝缘体283和绝缘体212包围多个晶体管(晶体管200_1至晶体管200_n)。因此，衬底上设置有多个被密封部265围绕的晶体管群。
此外，也可以与密封部265重叠地设置切割线(有时称为划分线、分割线或截断线)。因为以切割线分割上述衬底，所以将被密封部265围绕的晶体管群作为一个芯片取出。
此外，在图29A中示出多个晶体管200_1至晶体管200_n由一个密封部265围绕的例子，但是不局限于此。如图29B所示，也可以使多个晶体管200_1至晶体管200_n由多个密封部围绕。在图29B中，由密封部265a围绕多个晶体管200_1至晶体管200_n，而且还由外侧的密封部265b围绕该晶体管。
像这样，在由多个密封部围绕多个晶体管200_1至晶体管200_n时，绝缘体283和绝缘体212接触的部分变多，因此可以进一步提高绝缘体283和绝缘体212的密接性。由此，可以更牢固地密封多个晶体管200_1至晶体管200_n。
在此情况下，可以与密封部265a或密封部265b重叠地设置切割线或在密封部265a和密封部265b之间设置切割线。
根据本发明的一个方式可以提供一种晶体管特性的不均匀小的半导体装置。此外，根据本发明的一个方式的可以提供一种可靠性良好的半导体装置。此外，根据本发明的一个方式的可以提供一种具有良好的电特性的半导体装置。此外，根据本发明的一个方式可以提供一种通态电流大的半导体装置。此外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。此外，根据本发明的一个方式可以提供一种低功耗的半导体装置。
本实施方式所示的结构、方法等可以与本实施方式所示的其他结构、方法、其他实施方式所示的结构、方法或者实施例所示的结构、方法等适当地组合而实施。
(实施方式2)
在本实施方式中，参照图30至图35说明半导体装置的一个方式。
[存储装置1]
图30示出根据本发明的一个方式的半导体装置(存储装置)的一个例子。在本发明的一个方式的半导体装置中，晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。此外，作为晶体管200，可以使用上述实施方式所说明的晶体管200。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流低，所以通过将其用于存储装置，可以长期保持存储内容。换言之，由于不需要刷新工作或刷新工作的频度极低，所以可以充分降低存储装置的功耗。
在图30所示的半导体装置中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。此外，布线1003与晶体管200的源极和漏极中的一个电连接，布线1004与晶体管200的第一栅极电连接，布线1006与晶体管200的第二栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接，布线1005与电容器100的另一个电极电连接。
此外，通过将图30所示的存储装置配置为矩阵状，可以构成存储单元阵列。
<晶体管300>
晶体管300设置在衬底311上，并包括：被用作栅极的导电体316、被用作栅极绝缘体的绝缘体315、由衬底311的一部分构成的半导体区域313以及被用作源极区域或漏极区域的低电阻区域314a及低电阻区域314b。晶体管300可以是p沟道型或n沟道型。
在此，在图30所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸形状。此外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。此外，导电体316可以使用调整功函数的材料。因为利用半导体衬底的凸部，所以这种晶体管300也被称为FIN型晶体管。此外，也可以以与凸部的上表面接触的方式具有用来形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸部的半导体膜。
注意，图30所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
<电容器100>
电容器100设置在晶体管200的上方。电容器100包括被用作第一电极的导电体110、被用作第二电极的导电体120及被用作介电质的绝缘体130。在此，绝缘体130优选使用可被用作上述实施方式所示的绝缘体286的绝缘体。
此外，例如，也可以同时形成设置在导电体246上的导电体112及导电体110。此外，导电体112被用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。
在图30中，导电体112及导电体110具有单层结构，但是不局限于该结构，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体之间的紧密性高的导电体。
此外，绝缘体130例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并以叠层或单层设置。
例如，绝缘体130优选使用氧氮化硅等绝缘耐应力高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构，电容器100可以包括高介电常数(high-k)的绝缘体来确保充分的电容，并可以包括绝缘耐应力高的绝缘体来提高绝缘耐应力，从而可以抑制电容器100的静电破坏。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物、具有硅及铪的氮化物等。
另一方面，作为绝缘耐应力高的材料(相对介电常数低的材料)，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。
<布线层>
在各结构体之间也可以设置有包括层间膜、布线及插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在具有插头或布线的功能的导电体中，有时使用同一符号表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
例如，在晶体管300上，作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。此外，与电容器100或晶体管200电连接的导电体328及导电体330等填埋于绝缘体320、绝缘体322、绝缘体324及绝缘体326中。此外，导电体328及导电体330被用作插头或布线。
此外，被用作层间膜的绝缘体可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，也可以通过利用化学机械抛光(CMP)法等的平坦化处理实现平坦化。
另外，也可以在绝缘体326及导电体330上设置布线层。例如，在图30中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356被用作插头或布线。
同样地，在绝缘体210、绝缘体212、绝缘体214及绝缘体216中填充有导电体218及构成晶体管200的导电体(导电体205)等。此外，导电体218被用作与电容器100或晶体管300电连接的插头或布线。再者，导电体120及绝缘体130上设置有绝缘体150。
在此，与上述实施方式所示的绝缘体241同样，以与被用作插头的导电体218的侧面接触的方式设置绝缘体217。绝缘体217以与绝缘体210、绝缘体212、绝缘体214及绝缘体216中的开口的内壁接触的方式设置。换言之，绝缘体217设置在导电体218与绝缘体210、绝缘体212、绝缘体214及绝缘体216之间。导电体205可以与导电体218并行形成，所以有时以与导电体205的侧面接触的方式形成绝缘体217。
作为绝缘体217，例如可以使用氮化硅、氧化铝或氮氧化硅等绝缘体。绝缘体217以与绝缘体210、绝缘体212、绝缘体214及绝缘体222接触的方式设置，所以可以抑制水、氢等杂质从绝缘体210或绝缘体216等通过导电体218混入氧化物230。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。此外，可以防止包含在绝缘体210或绝缘体216中的氧被导电体218吸收。
绝缘体217可以使用与绝缘体241同样的方法形成。例如，使用PEALD法沉积氮化硅，使用各向异性蚀刻形成到达导电体356的开口即可。
作为能够被用作层间膜的绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，通过将相对介电常数低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
例如，绝缘体150、绝缘体210、绝缘体352及绝缘体354等优选具有相对介电常数低的绝缘体。例如，该绝缘体优选含有添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。或者，该绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅和树脂的叠层结构。由于氧化硅及氧氮化硅具有热稳定性，因此通过将其与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。
此外，通过由具有抑制氢等杂质及氧透过的功能的绝缘体围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。因此，作为绝缘体214、绝缘体212及绝缘体350等，使用具有抑制氢等杂质及氧的透过的功能的绝缘体，即可。
作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮氧化硅、氮化硅等。
作为能够用于布线、插头的导电体优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟以及钌等的金属元素中的一种以上的材料。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
例如，作为导电体328、导电体330、导电体356、导电体218及导电体112等，可以以单层或叠层使用由上述材料形成的金属材料、合金材料、金属氮化物材料、金属氧化物材料等的导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
<设置有氧化物半导体的层的布线或插头>
注意，在将氧化物半导体用于晶体管200时，有时在氧化物半导体附近设置具有过剩氧区域的绝缘体。在此情况下，优选在该具有过剩氧区域的绝缘体和设置于该具有过剩氧区域的绝缘体的导电体之间设置具有阻挡性的绝缘体。
例如，在图30中，优选在具有过剩氧的绝缘体224及绝缘体280与导电体240之间设置绝缘体241。通过使绝缘体241与绝缘体222、绝缘体282及绝缘体283接触地设置，绝缘体224及晶体管200可以具有由具有阻挡性的绝缘体密封的结构。
也就是说，通过设置绝缘体241，可以抑制绝缘体224及绝缘体280所具有的过剩氧被导电体240吸收。此外，通过具有绝缘体241，可以抑制作为杂质的氢经过导电体240扩散到晶体管200。
此外，作为绝缘体241，优选使用具有抑制水、氢等杂质及氧的扩散的功能的绝缘材料。例如，优选使用氮化硅、氮氧化硅、氧化铝或氧化铪等。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。此外，例如还可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化钽等的金属氧化物等。
此外，如上述实施方式所示，晶体管200也可以采用由绝缘体212、绝缘体214、绝缘体282及绝缘体283密封的结构。通过采用上述结构，可以降低包含在绝缘体274、绝缘体150等中的氢混入到绝缘体280等中。
在此，导电体240贯通绝缘体283及绝缘体282，导电体218贯通绝缘体214、绝缘体212，并且，如上所述，绝缘体241与导电体240接触地设置，绝缘体217与导电体218接触地设置。由此，可以减少通过导电体240及导电体218混入绝缘体212、绝缘体214、绝缘体282及绝缘体283的内侧的氢。如此，可以由绝缘体212、绝缘体214、绝缘体282、绝缘体283、绝缘体241及绝缘体217密封晶体管200，而可以减少包含在绝缘体274等中的氢等杂质从外侧混入。
<切割线>
下面，对当将大面积衬底按每个半导体组件分割而得到芯片形状的多个半导体装置时设置的切割线(有时也称为分割线、分断线或截断线)进行说明。作为分割方法，例如，有时，首先在衬底中形成用来分断半导体组件的槽(切割线)之后，在切割线处截断，得到被分断(被分割)的多个半导体装置。
在此，例如，如图30所示，优选以与绝缘体283和绝缘体212接触的区域重叠于切割线的方式进行设计。也就是说，在与设置在包括多个晶体管200的存储单元的边缘的成为切割线的区域附近，在绝缘体282、绝缘体280、绝缘体272、绝缘体224、绝缘体222、绝缘体216及绝缘体214中设置开口。
也就是说，在设置于绝缘体282、绝缘体280、绝缘体272、绝缘体224、绝缘体222、绝缘体216及绝缘体214的开口中，绝缘体212与绝缘体283接触。此时，例如也可以使用相同材料及相同方法形成绝缘体212及绝缘体283。通过使用相同的材料及相同的方法形成绝缘体212和绝缘体283，可以提高紧密性。例如，优选使用氮化硅。
通过采用该结构，可以由绝缘体212、绝缘体214、绝缘体282及绝缘体283包围晶体管200。绝缘体212、绝缘体214、绝缘体282和绝缘体283中的至少一个由于具有抑制氧、氢及水的扩散的功能，所以即使将衬底按每个形成有本实施方式所示的半导体组件的电路区域分割而加工为多个芯片，也可以防止从截断的衬底的侧面方向混入氢或水等杂质且该杂质扩散到晶体管200。
此外，通过采用该结构，可以防止绝缘体280及绝缘体224中的过剩氧扩散到外部。因此，绝缘体280及绝缘体224中的过剩氧高效地被供应到晶体管200中的形成沟道的氧化物中。由于该氧，而可以减少晶体管200中的形成沟道的氧化物的氧空位。由此，可以使晶体管200中的形成沟道的氧化物成为缺陷态密度低且具有稳定的特性的氧化物半导体。也就是说，可以在抑制晶体管200的电特性变动的同时提高可靠性。
注意，在图30所示的存储装置中作为电容器100的形状采用平面型，但是本实施方式所示的存储装置不局限于此。例如，如图31所示，作为电容器100的形状也可以采用圆柱型。图31所示的存储装置的绝缘体150下方的结构与图30所示的半导体装置相同。
图31所示的电容器100包括绝缘体130上的绝缘体150、绝缘体150上的绝缘体142、配置在形成于绝缘体150及绝缘体142的开口中的导电体115、导电体115及绝缘体142上的绝缘体145、绝缘体145上的导电体125、导电体125及绝缘体145上的绝缘体152。在此，在形成于绝缘体150及绝缘体142的开口中配置导电体115、绝缘体145及导电体125的至少一部分。
导电体115被用作电容器100的下部电极，导电体125被用作电容器100的上部电极，绝缘体145被用作电容器100的介电质。电容器100具有在绝缘体150及绝缘体142的开口中不仅在底面上而且在侧面上上部电极与下部电极隔着介电质对置的结构，因此可以增加每单位面积的静电电容。该开口的深度越深，电容器100的静电电容越大。如此，通过增加电容器100的每单位面积的静电电容，可以推进半导体装置的微型化或高集成化。
作为绝缘体152，可以使用能够被用作绝缘体280的绝缘体。此外，作为绝缘体142，优选使用被用作形成绝缘体150的开口时的蚀刻停止层并可以用于绝缘体214的绝缘体。
此外，形成在绝缘体150及绝缘体142中的开口的俯视时的形状可以为四角形、四角形以外的多角形状、其角部呈弧形的多角形状或椭圆等圆形形状。在此，在俯视时优选该开口与晶体管200重叠的面积大。通过采用这种结构，可以缩减包括电容器100及晶体管200的半导体装置的占有面积。
导电体115以与形成在绝缘体142及绝缘体150中的开口接触的方式配置。导电体115的顶面优选与绝缘体142的顶面大致一致。此外，导电体115的底面通过绝缘体130的开口与导电体110接触。导电体115优选通过ALD法或CVD法等沉积，例如使用可用于导电体205的导电体即可。
绝缘体145以覆盖导电体115及绝缘体142的方式配置。例如，优选通过ALD法或CVD法等沉积绝缘体145。作为绝缘体145，例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化锆、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并且可以采用叠层结构或单层结构。例如，作为绝缘体145，可以使用依次层叠有氧化锆、氧化铝及氧化锆的绝缘膜。
此外，绝缘体145优选使用氧氮化硅等绝缘耐应力高的材料或高介电常数(high-k)材料的叠层结构。或者，可以使用绝缘耐应力高的材料及高介电常数(high-k)材料的叠层结构。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物、具有硅及铪的氮化物等。通过具有这样high-k材料，即使使绝缘体145变厚也可以充分确保电容器100的静电电容。通过使绝缘体145变厚，可以抑制在导电体115与导电体125之间产生的泄漏电流。
另一方面，作为绝缘耐应力高的材料，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。例如，可以使用依次层叠有通过ALD法沉积的氮化硅(SiNx)、通过PEALD法沉积的氧化硅(SiOx)、通过ALD法沉积的氮化硅(SiNx)的绝缘膜。或者，可以使用依次层叠有氧化锆、通过ALD法沉积的氧化硅、氧化锆的绝缘膜。通过使用这样的绝缘耐应力高的绝缘体，绝缘耐应力提高而可以抑制电容器100的静电破坏。
导电体125以填埋形成在绝缘体142及绝缘体150中的开口的方式配置。此外，导电体125通过导电体140及导电体153与布线1005电连接。导电体125优选通过ALD法或CVD法等沉积，例如使用可用于导电体205的导电体即可。
此外，导电体153设置在绝缘体154上且被绝缘体156覆盖。导电体153可以使用可用于导电体112的导电体，绝缘体156可以使用可用于绝缘体152的绝缘体。在此，导电体153与导电体140的顶面接触，并且被用作电容器100、晶体管200或晶体管300的端子。
[存储装置2]
图32A和图32B示出使用根据本发明的一个方式的半导体装置(存储装置)的一个例子。
<存储器件的结构例子1>
图32A是包括存储器件290的半导体装置的截面图。图32A所示的存储器件290除了图3A至图3D所示的晶体管200以外还包括电容器件292。图32A相当于晶体管200的沟道长度方向的截面图。
电容器件292包括导电体242b、设置在导电体242b上的绝缘体271b、以与绝缘体271b的顶面、绝缘体271b的侧面及导电体242b的侧面接触的方式设置的绝缘体272以及绝缘体272上的导电体294。如此，电容器件292构成MIM(Metal-Insulator-Metal：金属-绝缘体-金属)电容器。此外，电容器件292所包括的一对电极的一方，即导电体242b可以兼作晶体管的源电极。另外，电容器件292所包括的介电质层可以兼作设置在晶体管中的保护层，即绝缘体271及绝缘体272。因此，电容器件292的制造工序也可以使用晶体管的制造工序的一部分，所以可以得到一种生产率的高的半导体装置。此外，电容器件292所包括的一对电极的一方，即导电体242b兼作晶体管的源电极，所以可以减小配置晶体管、电容器件的面积。
此外，作为导电体294，例如使用可用于导电体242的材料即可。
<存储器件的结构例子2>
图32B是包括具有与图32A不同的结构的存储器件290的半导体装置的截面图。图32B所示的存储器件290除了包括图3A至图3D所示的晶体管200以外还包括电容器件292。在此，不同于图32A所示的电容器件292，图32B所示的电容器件292的一部分设置在形成在绝缘体280、绝缘体272及绝缘体271b中的开口中。此外，图32B相当于晶体管200的沟道长度方向上的截面图。
电容器件292包括导电体242b、设置在导电体242b上的绝缘体293以及设置在绝缘体293上的导电体294。在此，绝缘体293及导电体294设置在形成在绝缘体280、绝缘体272及绝缘体271b中的开口中。绝缘体293与该开口的底面及侧面接触。也就是说，绝缘体293与导电体242b的顶面、绝缘体271b的侧面、绝缘体272的侧面以及绝缘体280的侧面接触。此外，绝缘体293沿该开口的形状形成有凹部。导电体294嵌入该凹部并与绝缘体293的顶面及侧面接触。此外，绝缘体293及导电体294的顶面的高度有时与绝缘体280、绝缘体250及导电体260的顶面的高度一致。
在此，导电体242b被用作电容器件292的下部电极，导电体294被用作电容器件292的上部电极，并且绝缘体293被用作电容器件292的介电质。即，电容器件292构成MIM电容。此外，电容器件292所包括的一对电极的一方，即导电体242b可以兼作晶体管的源电极。因此，电容器件292的制造工序也可以使用晶体管的制造工序的一部分，所以可以得到一种生产率的高的半导体装置。此外，因为可以与晶体管200的结构另行设置绝缘体293，所以可以根据电容器件292的性能要求适当地选择绝缘体293的结构及材料。此外，电容器件292所包括的一对电极的一方，即导电体242b兼作晶体管的源电极，所以可以减小配置晶体管、电容器件的面积。
绝缘体293优选使用高介电常数(high-k)材料。作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物、具有硅及铪的氮化物等。此外，绝缘体293也可以使用包含上述高介电常数材料的膜的叠层。例如，绝缘体293可以使用依次层叠有氧化锆、氧化铝、氧化锆的绝缘膜。
此外，导电体294例如可以使用可用于导电体260的材料。导电体294也可以与导电体260同样使用叠层结构。
此外，绝缘体293及导电体294只要在沉积绝缘体282之前，即图18A至图18D所示的工序之前形成即可。绝缘体293及导电体294可以使用与绝缘体250及导电体260的形成方法相同的方法而形成。也就是说，在绝缘体280、绝缘体272及绝缘体271b中形成开口，以嵌入该开口的方式沉积成为绝缘体293及导电体294的叠层膜，使用CMP处理去除该叠层膜的一部分，来形成绝缘体293及导电体294即可。
<存储器件的变形例子>
以下使用图33A、图33B、图34及图35说明与在上述<存储器件的结构例子1>中示出的半导体装置不同的包括根据本发明的一个方式的晶体管200、开口区域400及电容器件292的半导体装置的一个例子。注意，在图33A、图33B、图34及图35所示的半导体装置中，对具有与构成在上述实施方式及<存储器件的结构例子1>中示出的半导体装置(参照图32A)的结构相同功能的结构附加相同符号。此外，在本节中，晶体管200、开口区域400及电容器件292的构成材料可以使用在上述实施方式及<存储器件的结构例子1>中详细说明的材料。此外，虽然在图33A、图33B、图34及图35等中使用图32A所示的存储器件，但是不局限于此。例如，可以使用图32B所示的存储器件等。
《存储器件的变形例子1》
以下，使用图33A说明包括根据本发明的一个方式的晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置600的一个例子。
图33A是包括晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置600的沟道长度方向上的截面图。在此，电容器件292a包括：导电体242a；导电体242a上的绝缘体271a；与绝缘体271a的顶面、绝缘体271a的侧面及导电体242a的侧面接触的绝缘体272；以及绝缘体272上的导电体294a。另外，电容器件292b包括：导电体242b；导电体242b上的绝缘体271b；与绝缘体271b的顶面、绝缘体271b的侧面及导电体242b的侧面接触的绝缘体272；以及绝缘体272上的导电体294b。
如图33A所示，半导体装置600具有以A3-A4的点划线为对称轴的轴对称的结构。导电体242c兼作晶体管200a的源电极和漏电极中的一个以及晶体管200b的源电极和漏电极中的一个。此外，在导电体242c上设置绝缘体271c。此外，被用作插头的导电体240用来使被用作布线的导电体246与晶体管200a及晶体管200b连接。如此，通过作为两个晶体管、两个电容器件、布线以及插头的连接关系采用上述结构，可以提供一种可以实现微型化或高集成化的半导体装置。
晶体管200a、晶体管200b、电容器件292a及电容器件292b的各结构及效果可以参照图32A所示的半导体装置的结构例子。
《存储器件的变形例子2》
以上，作为半导体装置的结构例子示出晶体管200a、晶体管200b、电容器件292a及电容器件292b，但是本实施方式所示的半导体装置不局限于此。例如，如图33B所示，也可以采用半导体装置600及具有与半导体装置600同样的结构的半导体装置通过电容部连接的结构。另外，也可以采用在彼此邻接的半导体装置600与具有相同于半导体装置600的结构的半导体装置之间配置开口区域400的结构。在本说明书中，将包括晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置称为单元。晶体管200a、晶体管200b、电容器件292a及电容器件292b的结构可以参照上述晶体管200a、晶体管200b、电容器件292a及电容器件292b的记载。
图33B是包括晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置600及具有与半导体装置600同样的结构的单元通过电容部连接的情况的截面图。
如图33B所示，被用作半导体装置600所包括的电容器件292b的一个电极的导电体294b兼作具有与半导体装置600同样的结构的半导体装置601所包括的电容器件的一个电极。此外，虽然未图示，但是被用作半导体装置600所包括的电容器件292a的一个电极的导电体294a兼作在半导体装置600的左侧，即在图33B的A1方向上相邻的半导体装置的电容器件的一个电极。此外，在半导体装置601的右侧，即图33B的A2方向上的单元也具有相同结构。换言之，可以构成单元阵列(也可以称为存储器件层)。通过采用上述单元阵列的结构，可以减小相邻单元的间隔，由此可以减小单元阵列的投影面积，而可以实现高集成化。此外，通过将图33B所示的单元阵列的结构配置为矩阵状，可以构成矩阵状的单元阵列。
如上所述，通过以本实施方式所示的结构形成晶体管200a、晶体管200b、电容器件292a及电容器件292b，可以减小单元的面积，而可以实现构成单元阵列的半导体装置的微型化或高集成化。
此外，除了将上述单元阵列配置为平面状之外还可以层叠上述单元阵列。图34示出层叠有n层的单元阵列610的结构的截面图。如图34所示，通过层叠多个单元阵列(单元阵列610_1至单元阵列610_n)，可以集成地配置单元而无需增大单元阵列的占有面积。也就是说，可以构成3D单元阵列。
《存储器件的变形例子3》
图35示出存储单元470具有包括晶体管200T的晶体管层413及四层的存储器件层415(存储器件层415_1至存储器件层415_4)的例子。
存储器件层415_1至存储器件层415_4的每一个包括多个存储器件420。
存储器件420通过导电体424及导电体205与不同存储器件层415所包括的存储器件420及晶体管层413所包括的晶体管200T电连接。
存储单元470由绝缘体212、绝缘体214、绝缘体282及绝缘体283密封(为了方便起见，以下称为密封结构)。绝缘体283的周围设置有绝缘体274。此外，绝缘体274、绝缘体283及绝缘体212设置有导电体440且与元件层411电连接。
此外，在密封结构的内部设置有绝缘体280。绝缘体280具有通过加热释放氧的功能。或者，绝缘体280具有过剩氧区域。
绝缘体212及绝缘体283优选使用对氢具有高阻挡性的材料。此外，绝缘体214及绝缘体282优选使用具有俘获或固定氢的功能的材料。
例如，作为上述对氢具有高阻挡性的材料，可以举出氮化硅、氮氧化硅等。此外，作为上述具有俘获或固定氢的功能材料，可以举出氧化铝、氧化铪以及包含铝及铪的氧化物(铝酸铪)等。
对用于绝缘体212、绝缘体214、绝缘体282及绝缘体283的材料的结晶结构没有特别的限制，采用具有非晶或结晶性的结构即可。例如，作为具有俘获或固定氢的功能的材料，优选使用非晶氧化铝膜。非晶氧化铝的俘获或固定氢的量有时比结晶性高的氧化铝多。
在此，作为绝缘体280中的过剩氧的相对于接触于绝缘体280的氧化物半导体中的氢的扩散的模型，可以考虑如下模型。
氧化物半导体中的氢通过接触于氧化物半导体的绝缘体280扩散到其他结构体。由于该氢的扩散，绝缘体280中的过剩氧与氧化物半导体中的氢起反应形成OH键合，作为OH在绝缘体280中扩散。具有OH键合的氢原子在到达具有俘获或固定氢的功能的材料(典型的是，绝缘体282)时与键合于绝缘体282中的原子(例如，金属原子等)的氧原子起反应，被绝缘体282俘获或固定。另一方面，可认为具有OH键合的过剩氧的氧原子作为过剩氧留在绝缘体280中。换言之，在该氢的扩散中，绝缘体280中的过剩氧发挥如中介作用的可能性高。
为了满足上述模型，半导体装置的制造工序是重要因素之一。
作为一个例子，在氧化物半导体上形成包含过剩氧的绝缘体280，然后形成绝缘体282。接着，优选在形成开口区域400(未图示)之后进行热处理。具体而言，该热处理在含氮气氛下以350℃以上，优选以400℃以上的温度进行。
通过进行上述热处理，可以将包含在绝缘体280中的氧及键合于该氧的氢经由开口区域400释放到外部。注意，键合于氧的氢被释放为水。因此，可以减少包含在绝缘体280中的不需的氧以及氢。
在进行上述热处理之后，形成绝缘体283。绝缘体283是对氢具有高阻挡性的材料，所以可以抑制向外部扩散的氢或者存在于外部的氢向内部，具体地是氧化物半导体或绝缘体280一侧进入。
例如，上述热处理也可以在形成晶体管层413之后或者形成存储器件层415_1至存储器件层415_3之后进行。具体而言，该热处理在含氮气氛或氧和氮的混合气氛下，以350℃以上，优选以400℃以上的温度进行。热处理时间为1小时以上，优选为4小时以上，进一步优选为8小时以上。通过该热处理，可以将沟道形成区域的氧化物中的氢经过绝缘体280及绝缘体282扩散到外部。换言之，可以降低存在于沟道形成区域的氧化物中及沟道形成区域的氧化物附近的氢的绝对量。另外，在通过上述热处理使氢向外部扩散时，氢向晶体管层413的上方或横方向扩散。同样地，在形成存储器件层415_1至存储器件层415_3之后进行热处理时，氢向上方或横方向扩散。
通过采用上述制造工序而绝缘体212及绝缘体283贴合在一起，可以得到上述密封结构。
如此，通过采用上述结构及上述制造工序，可以提供一种使用氢浓度得到降低的氧化物半导体的半导体装置。由此，可以提供一种可靠性良好的半导体装置。此外，根据本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。
本实施方式所示的结构、方法等可以与本实施方式所示的其他结构、方法、其他实施方式所示的结构、方法或者实施例所示的结构、方法等适当地组合而实施。
(实施方式3)
在本实施方式中，参照图36A、图36B以及图37A至图37H，对根据本发明的一个方式的使用将氧化物用于半导体的晶体管(以下有时称为OS晶体管)及电容器的存储装置(以下有时称为OS存储装置)进行说明。OS存储装置是至少包括电容器和控制该电容器的充放电的OS晶体管的存储装置。因OS晶体管的关态电流极小所以OS存储装置具有优良的保持特性，从而可以被用作非易失性存储器。
<存储装置的结构例子>
图36A示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411及存储单元阵列1470。外围电路1411包括行电路1420、列电路1430、输出电路1440及控制逻辑电路1460。
列电路1430例如包括列译码器、预充电电路、读出放大器及写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用高电源电压(VDD)及存储单元阵列1470用高电源电压(VIL)。此外，对存储装置1400从外部输入控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA。地址信号ADDR被输入到行译码器及列译码器，数据信号WDATA被输入到写入电路。
控制逻辑电路1460对从外部输入的控制信号(CE、WE、RE)进行处理来生成行译码器及列译码器的控制信号。控制信号CE是芯片使能信号，控制信号WE是写入使能信号，并且控制信号RE是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
存储单元阵列1470包括配置为行列状的多个存储单元MC及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的个数取决于存储单元MC的结构、包括在一个列中的存储单元MC的个数等。此外，连接存储单元阵列1470和列电路1430的布线的个数取决于存储单元MC的结构、包括在一个行中的存储单元MC的个数等。
此外，虽然在图36A中示出在同一平面上形成外围电路1411和存储单元阵列1470的例子，但是本实施方式不局限于此。例如，如图36B所示，也可以以重叠于外围电路1411的一部分上的方式设置存储单元阵列1470。例如，也可以采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构。
在图37A至图37H中说明能够适合用于上述存储单元MC的存储单元的结构例子。
[DOSRAM]
图37A至图37C示出DRAM的存储单元的电路结构例子。在本说明书等中，有时将使用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM(Dynamic Oxide SemiconductorRandom Access Memory，动态氧化物半导体随机存取存储器)。图37A所示的存储单元1471包括晶体管M1及电容器CA。此外，晶体管M1包括栅极(有时称为顶栅极)及背栅极。
晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线BIL连接，晶体管M1的栅极与布线WOL连接，晶体管M1的背栅极与布线BGL连接。电容器CA的第二端子与布线CAL连接。
布线BIL被用作位线，布线WOL被用作字线。布线CAL被用作用来对电容器CA的第二端子施加指定的电位的布线。在数据的写入及读出时，布线LL可以为接地电位，也可以为低电平电位。布线BGL被用作用来对晶体管M1的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M1的阈值电压。
在此，图37A所示的存储单元1471对应于图32A及图32B所示的存储装置。就是说，晶体管M1对应于晶体管200，电容器CA对应于电容器件292。
此外，存储单元MC不局限于存储单元1471，而可以改变其电路结构。例如，存储单元MC也可以采用如图37B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图37C所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M1构成的存储单元。
在将上述实施方式所示的半导体装置用于存储单元1471等的情况下，作为晶体管M1可以使用晶体管200，作为电容器CA可以使用电容器100。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的泄漏电流为极低。换言之，因为可以由晶体管M1长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1471、存储单元1472、存储单元1473中。
此外，在DOSRAM中，在如此那样地采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的保持电容。
[NOSRAM]
图37D至图37G示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图37D所示的存储单元1474包括晶体管M2、晶体管M3、电容器CB。此外，晶体管M2包括顶栅极(有时简称为栅极)及背栅极。在本说明书等中，有时将包括将OS晶体管用于晶体管M2的增益单元型存储单元的存储装置称为NOSRAM(Nonvolatile Oxide Semiconductor RAM，非易失性氧化物半导体RAM)。
晶体管M2的第一端子与电容器CB的第一端子连接，晶体管M2的第二端子与布线WBL连接，晶体管M2的栅极与布线WOL连接，晶体管M2的背栅极与布线BGL连接。电容器CB的第二端子与布线CAL连接。晶体管M3的第一端子与布线RBL连接，晶体管M3的第二端子与布线SL连接，晶体管M3的栅极与电容器CB的第一端子连接。
布线WBL被用作写入位线，布线RBL被用作读出位线，布线WOL被用作字线。布线CAL被用作用来对电容器CB的第二端子施加指定的电位的布线。在数据的写入及读出时，优选对布线CAL施加高电平电位。另外，在保持数据时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M2的阈值电压。
在此，图37D所示的存储单元1474对应于图30及图31所示的存储装置。就是说，晶体管M2对应于晶体管200，电容器CB对应于电容器100，晶体管M3对应于晶体管300，布线WBL对应于布线1003，布线WOL对应于布线1004，布线BGL对应于布线1006，布线CAL对应于布线1005，布线RBL对应于布线1002，布线SL对应于布线1001。
此外，存储单元MC不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元MC也可以采用如图37E所示的存储单元1475那样的晶体管M2的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图37F所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M2构成的存储单元。此外，例如，存储单元MC也可以具有如图37G所示的存储单元1477那样的将布线WBL和布线RBL组合为一个布线BIL的结构。
在将上述实施方式所示的半导体装置用于存储单元1474等的情况下，作为晶体管M2可以使用晶体管200，作为晶体管M3可以使用晶体管300，作为电容器CB可以使用电容器100。通过作为晶体管M2使用OS晶体管，可以使晶体管M2的泄漏电流为极低。由此，因为可以由晶体管M2长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至存储单元1477也是同样的。
此外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶体管)。Si晶体管的导电型可以是n沟道型或p沟道型。Si晶体管的场效应迁移率有时比OS晶体管高。因此，作为被用作读出晶体管的晶体管M3，也可以使用Si晶体管。此外，通过将Si晶体管用于晶体管M3，可以层叠于晶体管M3上地设置晶体管M2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
此外，晶体管M3也可以是OS晶体管。在将OS晶体管用于晶体管M2、晶体管M3时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
此外，图37H示出3晶体管1电容器的增益单元型存储单元的一个例子。图37H所示的存储单元1478包括晶体管M4至晶体管M6及电容器CC。电容器CC可以适当地设置。存储单元1478与布线BIL、布线RWL、布线WWL、布线BGL及布线GNDL电连接。布线GNDL是供应低电平电位的布线。此外，也可以将存储单元1478电连接到布线RBL、布线WBL，而不与布线BIL电连接。
晶体管M4是包括背栅极的OS晶体管，该背栅极与布线BGL电连接。此外，也可以使晶体管M4的背栅极和栅极互相电连接。或者，晶体管M4也可以不包括背栅极。
此外，晶体管M5、晶体管M6各自可以是n沟道型Si晶体管或p沟道型Si晶体管。或者，晶体管M4至晶体管M6也可以都是OS晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
在将上述实施方式所示的半导体装置用于存储单元1478时，作为晶体管M4可以使用晶体管200，作为晶体管M5、晶体管M6可以使用晶体管300，作为电容器CC可以使用电容器100。通过作为晶体管M4使用OS晶体管，可以使晶体管M4的泄漏电流为极低。
注意，本实施方式所示的外围电路1411及存储单元阵列1470等的结构不局限于上述结构。此外，也可以根据需要改变、去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。
一般来说，在计算机等半导体装置中，根据用途使用各种存储装置(存储器)。图38以层级示出各种存储装置。越位于上层的存储装置越需要快访问速度，越位于下层的存储装置越需要大存储电容及高存储密度。在图38中，从最上层依次示出在CPU等运算处理装置中作为寄存器安装的存储器、SRAM(Static Random Access Memory；静态随机存取存储器)、DRAM(Dynamic Random Access Memory；动态随机存取存储器)、3D NAND存储器。
由于用来暂时储存运算结果等，所以在CPU等运算处理装置中作为寄存器安装的存储器的来自运算处理装置的访问频率高。因此，比存储电容更需要快工作速度。此外，寄存器也具有保持运算处理装置的设定数据等的功能。
SRAM例如用于高速缓冲存储器。高速缓冲存储器具有复制保持在主存储器的数据的一部分而保持的功能。通过将使用频率高的数据复制到高速缓冲存储器中，可以提高对数据的访问速度。
DRAM例如用于主存储器。主存储器具有保持从存储器(storage)读出的程序或数据的功能。DRAM的存储密度大致为0.1至0.3Gbit/mm2。
3DNAND存储器例如用于存储器(storage)。存储器(storage)具有保持需要长期储存的数据或运算处理装置所使用的各种程序等的功能。因此，存储器(storage)比工作速度更需要大存储电容及高存储密度。用于存储器(storage)的存储装置的存储密度大致为0.6至6.0Gbit/mm2。
本发明的一个方式的存储装置能够长期间保持数据且其工作速度快。本发明的一个方式的存储装置可以作为位于包括高速缓冲存储器的阶层和主存储器的阶层的双方的边界区域901的存储装置适当地使用。此外，本发明的一个方式的存储装置可以作为位于包括主存储器的阶层和存储器(storage)的阶层的双方的边界区域902的存储装置适当地使用。
本实施方式所示的结构、方法等可以与本实施方式所示的其他结构、方法、其他实施方式所示的结构、方法或者实施例所示的结构、方法等适当地组合而实施。
(实施方式4)
在本实施方式中，参照图39A和图39B说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(系统)。如此，在一个芯片上集成有多个电路(系统)的技术有时被称为系统芯片(System on Chip：SoC)。
如图39A所示，芯片1200包括CPU1211、GPU1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
在芯片1200上设置有凸块(未图示)，该凸块如图39B所示那样与印刷线路板(PCB：Printed Circuit Board)1201的第一面连接。此外，在PCB1201的第一面的背面设置有多个凸块1202，该凸块1202与母板1203连接。
此外，也可以在母板1203上设置有DRAM1221、闪存1222等的存储装置。例如，可以将上述实施方式所示的DOSRAM应用于DRAM1221。此外，例如，可以将上述实施方式所示的NOSRAM应用于闪存1222。
CPU1211优选具有多个CPU核。此外，GPU1212优选具有多个GPU核。此外，CPU1211和GPU1212可以分别具有暂时储存数据的存储器。或者，也可以在芯片1200上设置有CPU1211和GPU1212共同使用的存储器。可以将上述NOSRAM或DOSRAM应用于该存储器。此外，GPU1212适合用于多个数据的并行计算，其可以用于图像处理或积和运算。通过作为GPU1212设置使用本发明的氧化物半导体的图像处理电路或积和运算电路，可以以低功耗执行图像处理及积和运算。
此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有的存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到CPU1211的运算结果传送。
模拟运算部1213具有模拟/数字(A/D)转换电路和数字/模拟(D/A)转换电路中的一方或双方。此外，也可以在模拟运算部1213中设置上述积和运算电路。
存储控制器1214具有被用作DRAM1221的控制器的电路及被用作闪存1222的接口的电路。
接口1215具有与如显示装置、扬声器、麦克风、影像拍摄装置、控制器等外部连接设备之间的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口，可以使用USB(Universal Serial Bus：通用串行总线)、HDMI(High-Definition MultimediaInterface：高清晰度多媒体接口)(注册商标)等。
网络电路1216具有LAN(Local Area Network：局域网)等网络电路。此外，还可以具有网络安全用电路。
上述电路(系统)可以经同一制造工序形成在芯片1200上。由此，即使芯片1200所需的电路个数增多，也不需要增加制造工序，可以以低成本制造芯片1200。
可以将包括设置有具有GPU1212的芯片1200的PCB1201、DRAM1221以及闪存1222的母板1203称为GPU模块1204。
GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外，通过利用使用GPU1212的积和运算电路，可以执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等方法，由此可以将芯片1200用作AI芯片，或者，可以将GPU模块1204用作AI系统模块。
本实施方式所示的结构、方法等可以与本实施方式所示的其他结构、方法、其他实施方式所示的结构、方法或者实施例所示的结构、方法等适当地组合而实施。
(实施方式5)
本实施方式示出安装有上述实施方式所示的存储装置等的电子构件及电子设备的一个例子。
<电子构件>
首先，参照图40A和图40B对组装有存储装置720的电子构件的例子进行说明。
图40A示出电子构件700及安装有电子构件700的基板(电路板704)的立体图。图40A所示的电子构件700在模子711内包括存储装置720。在图40A中，省略电子构件700的一部分以表示其内部。电子构件700在模子711的外侧包括连接盘(land)712。连接盘712电连接于电极焊盘713，电极焊盘713通过引线714电连接于存储装置720。电子构件700例如安装于印刷电路板702上。通过组合多个该电子构件并使其分别在印刷电路板702上电连接，由此完成电路板704。
存储装置720包括驱动电路层721及存储电路层722。
图40B示出电子构件730的立体图。电子构件730是SiP(System in package：系统封装)或MCM(Multi Chip Module：多芯片封装)的一个例子。在电子构件730中，封装衬底732(印刷电路板)上设置有插板(interposer)731，插板731上设置有半导体装置735及多个存储装置720。
电子构件730示出将存储装置720用作高带宽存储器(HBM：High BandwidthMemory)的例子。此外，半导体装置735可以使用CPU、GPU、FPGA等集成电路(半导体装置)。
封装衬底732可以使用陶瓷衬底、塑料衬底、玻璃环氧衬底等。插板731可以使用硅插板、树脂插板等。
插板731具有多个布线并电连接端子间距不同的多个集成电路的功能。多个布线由单层或多层构成。此外，插板731具有将设置于插板731上的集成电路与设置于封装衬底732上的电极电连接的功能。因此，有时将插板也称为“重布线衬底(rewiring substrate)”或“中间衬底”。此外，有时通过在插板731中设置贯通电极，通过该贯通电极使集成电路与封装衬底732电连接。此外，在使用硅插板的情况下，也可以使用TSV(Through SiliconVia：硅通孔)作为贯通电极。
作为插板731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。另一方面，硅插板的布线形成可以在半导体工序中进行，因此很容易形成在使用树脂插板时很难形成的微细布线。
在HBM中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装HBM的插板上能够高密度地形成微细的布线。因此，作为安装HBM的插板优选使用硅插板。
此外，在使用硅插板的SiP或MCM等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。此外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5D安装)，其中多个集成电路横着排放并配置于插板上。
此外，也可以与电子构件730重叠地设置散热器(散热板)。在设置散热器的情况下，优选设置于插板731上的集成电路的高度一致。例如，在本实施方式所示的电子构件730中，优选使存储装置720与半导体装置735的高度一致。
为了将电子构件730安装在其他的衬底上，可以在封装衬底732的底部设置电极733。图40B示出用焊球形成电极733的例子。通过在封装衬底732的底部以矩阵状设置焊球，可以实现BGA(Ball Grid Array：球栅阵列)的安装。此外，电极733也可以使用导电针形成。通过在封装衬底732的底部以矩阵状设置导电针，可以实现PGA(Pin Grid Array：针栅阵列)的安装。
电子构件730可以通过各种安装方式安装在其他衬底上，而不局限于BGA及PGA。例如，可以采用SPGA(Staggered Pin Grid Array：交错针栅阵列)、LGA(Land Grid Array：地栅阵列)、QFP(Quad Flat Package：四侧引脚扁平封装)、QFJ(Quad Flat J-leadedpackage：四侧J形引脚扁平封装)或QFN(Quad Flat Non-leaded package：四侧无引脚扁平封装)等安装方法。
本实施方式所示的结构、方法等可以与本实施方式所示的其他结构、方法、其他实施方式所示的结构、方法或者实施例所示的结构、方法等适当地组合而实施。
(实施方式6)
在本实施方式中，说明使用上述实施方式所示的半导体装置的存储装置的应用例子。上述实施方式所示的半导体装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器、数码相机(也包括摄像机)、录像再现装置、导航系统等)的存储装置。注意，在此，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。或者，上述实施方式所示的半导体装置应用于存储器卡(例如，SD卡)、USB存储器、SSD(固态硬盘)等各种可移动存储装置。图41A至图41E示意性地示出可移动存储装置的几个结构例子。例如，上述实施方式所示的半导体装置加工为被封装的存储器芯片并用于各种存储装置或可移动存储器。
图41A是USB存储器的示意图。USB存储器1100包括外壳1101、盖子1102、USB连接器1103及基板1104。基板1104被容纳在外壳1101中。例如，基板1104上安装有存储器芯片1105及控制器芯片1106。可以将上述实施方式所示的半导体装置组装于存储器芯片1105等。
图41B是SD卡的外观示意图，图41C是SD卡的内部结构的示意图。SD卡1110包括外壳1111、连接器1112及基板1113。基板1113被容纳在外壳1111中。例如，基板1113上安装有存储器芯片1114及控制器芯片1115。通过在基板1113的背面一侧也设置存储器芯片1114，可以增大SD卡1110的电容。此外，也可以将具有无线通信功能的无线芯片设置于基板1113。由此，通过主机装置与SD卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将上述实施方式所示的半导体装置组装于存储器芯片1114等。
图41D是SSD的外观示意图，图41E是SSD的内部结构的示意图。SSD1150包括外壳1151、连接器1152及基板1153。基板1153被容纳在外壳1151中。例如，基板1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用DOSRAM芯片。通过在基板1153的背面一侧也设置存储器芯片1154，可以增大SSD1150的电容。可以将上述实施方式所示的半导体装置组装于存储器芯片1154等。
本实施方式所示的结构、方法等可以与本实施方式所示的其他结构、方法、其他实施方式所示的结构、方法或者实施例所示的结构、方法等适当地组合而实施。
(实施方式7)
根据本发明的一个方式的半导体装置可以应用于如CPU、GPU等处理器或芯片。图42A至图42H示出具有根据本发明的一个方式的如CPU、GPU等处理器或芯片的电子设备的具体例子。
<电子设备及系统>
根据本发明的一个方式的GPU或芯片可以安装在各种各样的电子设备。作为电子设备的例子，例如除了电视装置、用于笔记本式信息终端等的显示器、数字标牌(DigitalSignage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、电子书阅读器、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的GPU或芯片设置在电子设备中，可以使电子设备具备人工智能。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图42A至图42H示出电子设备的例子。
[信息终端]
图42A示出信息终端之一的移动电话机(智能手机)。信息终端5100包括外壳5101及显示部5102，作为输入接口在显示部5102中具备触控面板，并且在外壳5101上设置有按钮。
通过将本发明的一个方式的芯片应用于信息终端5100，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5102上的应用程序、识别由使用者输入到显示部5102所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5102上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
图42B示出笔记本式信息终端5200。笔记本式信息终端5200包括信息终端主体5201、显示部5202及键盘5203。
与上述信息终端5100同样，通过将本发明的一个方式的芯片应用于笔记本式信息终端5200，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用笔记本式信息终端5200，可以研发新颖的人工智能。
注意，在上述例子中，图42A及图42B分别示出智能手机及笔记本式信息终端作为电子设备的例子，但是也可以应用智能手机及笔记本式信息终端以外的信息终端。作为智能手机及笔记本式信息终端以外的信息终端，例如可以举出PDA(Personal DigitalAssistant：个人数码助理)、台式信息终端、工作站等。
[游戏机]
图42C示出作为游戏机的一个例子的便携式游戏机5300。便携式游戏机5300包括外壳5301、外壳5302、外壳5303、显示部5304、连接部5305及操作键5306等。可以将外壳5302及外壳5303从外壳5301拆卸。通过将设在外壳5301中的连接部5305安装到其他外壳(未图示)，可以将输出到显示部5304的影像输出到其他视频显示设备(未图示)。此时，外壳5302及外壳5303分别可以被用作操作部。由此，多个游戏玩者可以同时玩游戏。可以将上述实施方式所示的芯片嵌入到设置在外壳5301、外壳5302及外壳5303的衬底的芯片等。
另外，图42D示出游戏机之一的固定式游戏机5400。固定式游戏机5400以无线或有线连接有控制器5402。
通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300及固定式游戏机5400等游戏机，可以实现低功耗的游戏机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
再者，通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300，可以实现具备人工智能的便携式游戏机5300。
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5300，可以实现不局限于游戏的程序的表现。例如，可以实现游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的人物的言行变化等的表现。
此外，当使用便携式游戏机5300玩需要多个游戏玩者的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
虽然图42C及图42D示出便携式游戏机及固定式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的GPU或芯片的游戏机不局限于此。作为应用本发明的一个方式的GPU或芯片的游戏机，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[大型计算机]
可以将本发明的一个方式的GPU或芯片应用于大型计算机。
图42E示出作为大型计算机的一个例子的超级计算机5500。图42F示出超级计算机5500所包括的机架(rack mount)式计算机5502。
超级计算机5500包括机架5501及多个机架式计算机5502。注意，多个计算机5502容纳在机架5501中。另外，计算机5502设有多个基板5504，在该基板上可以安装上述实施方式所说明的GPU或芯片。
超级计算机5500主要是适合于科学计算的大型计算机。科学计算需要以高速进行庞大的运算，因此功耗大且芯片的发热高。通过将本发明的一个方式的GPU或芯片应用于超级计算机5500，可以实现低功耗的超级计算机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路及模块带来的负面影响。
在图42E及图42F中，作为大型计算机的一个例子示出超级计算机，然而应用本发明的一个方式的GPU或芯片的大型计算机不局限于此。作为应用本发明的一个方式的GPU或芯片的大型计算机，例如可以举出提供服务的计算机(服务器)、大型通用计算机(主机)等。
[移动体]
本发明的一个方式的GPU或芯片可以应用于作为移动体的汽车及汽车的驾驶席周边。
图42G是示出移动体的一个例子的汽车室内的前挡风玻璃周边的图。图42G示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在支柱的显示面板5704。
通过显示速度表、转速计、行驶距离、燃料表、排档状态、空调的设定，显示面板5701至显示面板5703可以提供各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以用作照明装置。
通过将由设置在汽车的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以补充被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。此外，通过显示补充看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以用作照明装置。
因为可以将本发明的一个方式的GPU或芯片用作人工智能的构成要素，例如可以将该芯片用于汽车的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[电器产品]
图42H示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
通过将本发明的一个方式的芯片应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
作为电器产品的一个例子说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
本实施方式所示的结构、方法等可以与本实施方式所示的其他结构、方法、其他实施方式所示的结构、方法或者实施例所示的结构、方法等适当地组合而实施。
实施例
在本实施例中，制造包括图3A至图3D所示的晶体管200的半导体装置，并评价晶体管200的电特性。
首先，说明样品的结构。如图3A至图3D所示，样品包括配置在衬底(未图示)上的绝缘体212、绝缘体212上的绝缘体214、配置在绝缘体214上的绝缘体216、以埋入到绝缘体216中的方式配置的导电体205、配置在绝缘体216及导电体205上的绝缘体222、配置在绝缘体222上的绝缘体224、配置在绝缘体224上的氧化物230a、配置在氧化物230a上的氧化物230b、氧化物230b上且彼此分离地配置的氧化物243a及氧化物243b、配置在氧化物243a上的导电体242a、配置在氧化物243b上的导电体242b、配置在导电体242a上的绝缘体271a、配置在导电体242b上的绝缘体271b、配置在绝缘体271a、绝缘体271b及绝缘体222上的绝缘体272、配置在绝缘体272上的绝缘体280、配置在氧化物230b上的绝缘体250a、配置在绝缘体250a上的绝缘体250b、配置在绝缘体250b上的导电体260、配置在绝缘体280及导电体260上的绝缘体282、以与绝缘体212的顶面接触且与绝缘体214、绝缘体216、绝缘体222、绝缘体272、绝缘体280及绝缘体282的侧面接触的方式配置的绝缘体283、以覆盖绝缘体283的方式配置的绝缘体274以及以覆盖绝缘体274及绝缘体283的方式配置的绝缘体286。
作为绝缘体212使用厚度为60nm的氮化硅。绝缘体212使用硅靶材通过脉冲DC溅射法沉积。
作为绝缘体214使用厚度为40nm的氧化铝。绝缘体214使用铝靶材通过脉冲DC溅射法沉积。
作为绝缘体216使用厚度为130nm的氧化硅。绝缘体216使用硅靶材通过脉冲DC溅射法沉积。
上述绝缘体212、绝缘体214及绝缘体216使用多室型溅射装置以不暴露于大气的方式连续沉积。
在导电体205中，以与绝缘体216的开口的底面及侧壁接触的方式配置导电体205a，在导电体205a上配置导电体205b，并且在导电体205b上配置导电体205c。在此，导电体205c的侧面与导电体205a接触。换言之，导电体205b被导电体205a及导电体205c包围。
导电体205a及导电体205c是使用通过金属CVD法沉积的氮化钛，导电体205b是使用通过金属CVD法沉积的钨。导电体205通过在上述实施方式中使用图6A至图10D说明的方法形成。
作为绝缘体222，使用通过ALD法沉积的厚度为20nm的氧化铪。作为绝缘体224，使用通过溅射法沉积的厚度为20nm的氧化硅。
作为氧化物230a，使用通过DC溅射法沉积的厚度为5nm的In-Ga-Zn氧化物。在沉积氧化物230a时，使用In：Ga：Zn＝1：3：4[原子个数比]的靶材。
作为氧化物230b，使用通过DC溅射法沉积的厚度为15nm的In-Ga-Zn氧化物。在沉积氧化物230b时，使用In：Ga：Zn＝4：2：4.1[原子个数比]的靶材。
作为成为氧化物243的氧化物，使用通过DC溅射法沉积的厚度为2nm的In-Ga-Zn氧化物。在沉积成为氧化物243的氧化物时，使用In：Ga：Zn＝1：3：4[原子个数比]的靶材。
在沉积成为氧化物243的氧化物之后，在氮气氛下以500℃进行1小时的热处理，接着在氧气氛下以500℃进行1小时的热处理。
导电体242a及导电体242b使用厚度为20nm的氮化钽。此外，绝缘体271使用通过溅射法沉积的厚度为10nm的氧化铝。此外，绝缘体272使用通过溅射法沉积的厚度为5nm的氧化铝与其上的通过溅射法沉积的厚度为5nm的氮化硅的叠层膜。
绝缘体280使用通过溅射法沉积的厚度为145nm的氧化硅。在沉积绝缘体280时，使用Si靶材，作为沉积气体使用氧气体100sccm及氩气体20sccm。上述绝缘体272、绝缘体280使用多室型溅射装置以不暴露于大气的方式连续沉积。
作为绝缘体250a使用通过CVD法沉积的厚度为6nm的氧氮化硅。接着，作为绝缘体250b使用通过ALD法沉积的厚度为1.5nm的氧化铪。在形成绝缘体250b之后，进行微波处理。在微波处理中，作为处理气体使用氩气体150sccm及氧气体50sccm，功率设为4000W，压力设为400Pa，处理温度设为400℃，处理时间设为600秒钟。然后，在绝缘体250b上通过ALD法沉积厚度为1nm的氮化硅。
作为导电体260a，使用厚度为5nm的氮化钛。此外，作为导电体260b使用钨。
作为绝缘体282使用厚度为40nm的氧化铝。绝缘体282使用铝靶材通过脉冲DC溅射法沉积。
作为绝缘体283使用通过溅射法沉积的氮化硅。
作为绝缘体274使用通过CVD法沉积的氧氮化硅。
具有上述结构的样品是以沟道长度成为360nm且沟道宽度成为60nm的方式设计的晶体管以及以沟道长度成为60nm且沟道宽度成为60nm的方式设计的晶体管。此外，与晶体管200同样，除了上述结构以外，样品还包括导电体240、绝缘体241及导电体246等。此外，样品在形成之后在氮气氛下以400℃进行4小时的热处理。
对如上所述那样制造的样品的衬底面内的五个晶体管进行评价。
[温度依赖性评价]
在将电特性的测量环境的温度设为-10℃、25℃及85℃的情况下，评价电特性的温度依赖性。使用德科技制造的半导体参数分析仪测量Id-Vg特性(漏极电流-栅极电压特性)。在Id-Vg特性的测量中，漏极电位Vd设为0.1V或1.2V，源极电位Vs设为0V，底栅极电位Vbg设为0V，对顶栅极电位Vg从-4.0V到4.0V以每次增加0.025V的方式进行扫描。
图43A至图44C示出Id-Vg特性的测量结果。各附图中的横轴表示顶栅极电位Vg[V]，第一纵轴表示漏极电流Id[A]，并且第二纵轴表示Vd＝0.1V时的场效应迁移率μFE[cm2/Vs]。另外，以实线表示Vd＝0.1V时及Vd＝1.2V时的漏极电流，以虚线表示此时的场效应迁移率μFE。
图43A至图43C示出关于以沟道长度成为360nm且沟道宽度成为60nm的方式设计的晶体管的结果。图43A示出测量环境温度为-10℃时的Id-Vg特性，图43B示出测量环境温度为25℃时的Id-Vg特性，图43C示出测量环境温度为85℃时的Id-Vg特性。
此外，图44A至图44C示出以沟道长度成为60nm且沟道宽度成为60nm的方式设计的晶体管的结果。图44A示出测量环境温度为-10℃时的Id-Vg特性，图44B示出测量环境温度为25℃时的Id-Vg特性，图44C示出测量环境温度为85℃时的Id-Vg特性。
另外，图45A至图45H是Id-Vg特性测量所得到的场效应迁移率μFE[cm2/Vs]、亚阈值摆幅值(S值)[mV/dec]、漂移电压Vsh[V]以及Drain Induced Barrier Lowering(DIBL，漏极导致的势垒降低)[V]的每个测量环境温度依赖性的图表。
在此，关于场效应迁移率μFE，标绘出最大值。另外，通过将Vd设定为1.2V求出在亚阈值区域中Id变化一位数时需要的Vg值，得到S值。另外，将漂移电压Vsh定义为在Vd＝1.2V时的晶体管的Id-Vg曲线中曲线上的倾斜度最大的点的切线与Id＝1pA的直线交叉的Vg的值。另外，将DIBL定义为从Vd＝0.1V时的漂移电压减去Vd＝1.2V时的漂移电压的值。
图45A至图45D是以沟道长度成为360nm且沟道宽度成为60nm的方式设计的晶体管的测量环境温度依赖性的图表，图45E至图45H是以沟道长度成为60nm且沟道宽度成为60nm的方式设计的晶体管的测量环境温度依赖性的图表。从这些图表可见，在-10℃至85℃的温度范围内，以沟道长度成为360nm且沟道宽度成为60nm的方式设计的晶体管和以沟道长度成为60nm且沟道宽度成为60nm的方式设计的晶体管都有如下倾向：测量环境温度越高μFE及S值越增加，而测量环境温度越高Vsh越降低。另外，可知在-10℃至85℃的温度范围内，DIBL的测量环境温度依赖性小。
[Vbg依赖性评价]
接着，在将晶体管200的背栅极电位Vbg设为-4V、0V及4V的情况下，评价电特性的Vbg依赖性。在Id-Vg特性的测量中，漏极电位Vd设为0.1V或1.2V，源极电位Vs设为0V，底栅极电位Vbg设为-4V、0V及4V，对顶栅极电位Vg从-4.0V到4.0V以每次增加0.025V的方式进行扫描。将测量时的温度设为25℃。
图46A至图47C示出Id-Vg特性的测量结果。各附图中的横轴表示顶栅极电位Vg[V]，第一纵轴表示漏极电流Id[A]，并且第二纵轴表示Vd＝0.1V时的场效应迁移率μFE[cm2/Vs]。另外，以实线表示Vd＝0.1V时及Vd＝1.2V时的漏极电流，以虚线表示此时的场效应迁移率μFE。
图46A至图46C示出关于以沟道长度成为360nm且沟道宽度成为60nm的方式设计的晶体管的结果。图46A示出将背栅极电位Vbg设为-4V时的Id-Vg特性，图46B示出将背栅极电位Vbg设为0V时的Id-Vg特性，图46C示出将背栅极电位Vbg设为4V时的Id-Vg特性。
另外，图47A至图47C示出关于以沟道长度成为60nm且沟道宽度成为60nm的方式设计的晶体管的结果。图47A示出将背栅极电位Vbg设为-4V时的Id-Vg特性，图47B示出将背栅极电位Vbg设为0V时的Id-Vg特性，图47C示出将背栅极电位Vbg设为4V时的Id-Vg特性。
另外，图48A至图48H是Id-Vg特性测量所得到的场效应迁移率μFE、S值、漂移电压Vsh以及DIBL的每个背栅极电位Vbg依赖性的图表。
图48A至图48D是以沟道长度成为360nm且沟道宽度成为60nm的方式设计的晶体管的Vbg依赖性的图表，图48E至图48H是以沟道长度成为60nm且沟道宽度成为60nm的方式设计的晶体管的Vbg依赖性的图表。从这些图表可见，以沟道长度成为360nm且沟道宽度成为60nm的方式设计的晶体管和以沟道长度成为60nm且沟道宽度成为60nm的方式设计的晶体管都有如下倾向：当使Vbg从4V改变到-4V，即从正一侧改变到负一侧时，Vsh漂移到正一侧，而S值变小。另外，可知在Vbg为-4V至4V的范围内，DIBL的Vbg依赖性小。
本实施例所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[符号说明]
100：电容器、110：导电体、112：导电体、115：导电体、120：导电体、125：导电体、130：绝缘体、140：导电体、142：绝缘体、145：绝缘体、150：绝缘体、152：绝缘体、153：导电体、154：绝缘体、156：绝缘体、200：晶体管、200_n：晶体管、200_1：晶体管、200a：晶体管、200b：晶体管、200D：晶体管、200T：晶体管、205：导电体、205a：导电体、205A：导电膜、205b：导电体、205B：导电膜、205c：导电体、205C：导电膜、210：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、217：绝缘体、218：导电体、222：绝缘体、224：绝缘体、230：氧化物、230_D：氧化物、230_n：氧化物、230_n-1：氧化物、230_1：氧化物、230_2：氧化物、230a：氧化物、230A：氧化膜、230b：氧化物、230B：氧化膜、230ba：区域、230bb：区域、230bc：区域、230c：氧化物、230d：氧化物、230_D：氧化物、235：沟道形成区域、235_n：沟道形成区域、235_1：沟道形成区域、235_2：沟道形成区域、240：导电体、240a：导电体、240b：导电体、241：绝缘体、241a：绝缘体、241b：绝缘体、242：导电体、242a：导电体、242A：导电膜、242b：导电体、242B：导电层、242c：导电体、243：氧化物、243a：氧化物、243A：氧化膜、243b：氧化物、243B：氧化物层、246：导电体、246a：导电体、246b：导电体、250：绝缘体、250a：绝缘体、250A：绝缘膜、250b：绝缘体、250B：绝缘膜、260：导电体、260a：导电体、260b：导电体、265：密封部、265a：密封部、265b：密封部、271：绝缘体、271a：绝缘体、271A：绝缘膜、271b：绝缘体、271B：绝缘层、271c：绝缘体、272：绝缘体、274：绝缘体、280：绝缘体、282：绝缘体、282a：绝缘体、282b：绝缘体、283：绝缘体、286：绝缘体、290：存储器件、291：区域、292：电容器件、292a：电容器件、292b：电容器件、293：绝缘体、294：导电体、294a：导电体、294b：导电体、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、400：开口区域、411：元件层、413：晶体管层、415：存储器件层、415_1：存储器件层、415_3：存储器件层、415_4：存储器件层、420：存储器件、424：导电体、440：导电体、470：存储器单元、500：半导体装置、600：半导体装置、601：半导体装置、610：单元阵列、610_n：单元阵列、610_1：单元阵列、700：电子构件、702：印刷电路板、704：电路板、711：模子、712：连接盘、713：电极焊盘、714：引线、720：存储装置、721：驱动电路层、722：存储电路层、730：电子构件、731：插板、732：封装衬底、733：电极、735：半导体装置、901：边界区域、902：边界区域、1001：布线、1002：布线、1003：布线、1004：布线、1005：布线、1006：布线。

Claims (16)

1.一种半导体装置，包括：
第一绝缘体；
所述第一绝缘体上的晶体管；
所述晶体管上的第二绝缘体；
所述第二绝缘体上的第三绝缘体；
所述第三绝缘体上的第四绝缘体；以及
开口区域，
其中，所述开口区域包括：
所述第二绝缘体；
所述第二绝缘体上的所述第三绝缘体；
所述第三绝缘体上的所述第四绝缘体；以及
所述第三绝缘体中的到达所述第二绝缘体的开口，
并且，所述第四绝缘体在所述开口的内一侧与所述第二绝缘体的顶面接触。
2.一种半导体装置，包括：
第一绝缘体；
所述第一绝缘体上的晶体管；
所述晶体管上的第二绝缘体；
所述第二绝缘体上的第三绝缘体；
所述第三绝缘体上的第四绝缘体；以及
开口区域，
其中，所述开口区域包括：
所述第二绝缘体；
所述第二绝缘体上的所述第三绝缘体；
所述第三绝缘体上的所述第四绝缘体；以及
所述第三绝缘体中的到达所述第二绝缘体的开口，
所述第四绝缘体在所述开口的内一侧与所述第二绝缘体的顶面接触，
所述晶体管包括：
所述第一绝缘体；
所述第一绝缘体上的第五绝缘体；
所述第五绝缘体上的氧化物；
所述氧化物上的第一导电体及第二导电体；
所述第一导电体上及所述第二导电体上的第六绝缘体；
位于所述氧化物上且配置在所述第一导电体与所述第二导电体之间的第七绝缘体；以及
所述第七绝缘体上的第三导电体，
并且，所述第六绝缘体与所述第二绝缘体接触。
3.根据权利要求1或2所述的半导体装置，
其中所述第四绝缘体还接触于所述第一绝缘体。
4.根据权利要求1至3中任一项所述的半导体装置，
其中所述第七绝缘体包括：
第八绝缘体；以及
所述第八绝缘体上的第九绝缘体，
所述第八绝缘体与所述第二绝缘体接触，
并且所述第九绝缘体与所述第三导电体接触。
5.根据权利要求1至4中任一项所述的半导体装置，
其中所述第一绝缘体及所述第三绝缘体包含硅及氮。
6.根据权利要求1至5中任一项所述的半导体装置，
其中所述第二绝缘体及所述第六绝缘体为AlOx(x为大于0的任意数)。
7.根据权利要求1至6中任一项所述的半导体装置，
其中所述第五绝缘体及所述第九绝缘体包含铪。
8.根据权利要求1至7中任一项所述的半导体装置，
其中所述氧化物为包含选自In、Ga和Zn中的任一个或多个的氧化物半导体。
9.一种半导体装置的制造方法，包括如下步骤：
沉积第一绝缘体；
在所述第一绝缘体上沉积氧化膜；
进行第一热处理；
在所述氧化膜上依次沉积第一导电膜及第一绝缘膜；
将所述第一绝缘体、所述氧化膜、所述第一导电膜及所述第一绝缘膜加工为岛状而在所述第一绝缘体上形成氧化物、导电层及绝缘层；
在所述第一绝缘体、所述氧化物、所述导电层及所述绝缘层上沉积第二绝缘体；
在所述第二绝缘体上沉积第三绝缘体；
在所述导电层、所述绝缘层、所述第二绝缘体及所述第三绝缘体中形成到达所述氧化物的第一开口；
在形成所述第一开口时，从所述导电层形成第一导电体及第二导电体，从所述绝缘层形成第四绝缘体及第五绝缘体；
进行第二热处理；
在所述第三绝缘体及所述第一开口上沉积第二绝缘膜；
进行第一微波处理；
在所述第二绝缘膜上沉积第三绝缘膜；
进行第二微波处理；
在所述第三绝缘膜上沉积第二导电膜；
对所述第二绝缘膜、所述第三绝缘膜及所述第二导电膜直到所述第三绝缘体的顶面露出为止进行CMP处理而形成第六绝缘体、第七绝缘体及第三导电体；
在所述第三绝缘体、所述第六绝缘体、所述第七绝缘体及所述第三导电体上沉积第八绝缘体；
在所述第八绝缘体中形成到达所述第三绝缘体的第二开口；以及
进行第三热处理，
其中，所述第一热处理的温度高于所述第三热处理的温度。
10.根据权利要求9所述的半导体装置的制造方法，
其中所述第一绝缘膜、所述第二绝缘体及所述第八绝缘体为氧化铝。
11.根据权利要求9所述的半导体装置的制造方法，
其中所述第一微波处理及所述第二微波处理至少在氧气氛下以100℃以上且750℃以下的温度范围进行。
12.根据权利要求11所述的半导体装置的制造方法，
其中所述第一微波处理及所述第二微波处理以300℃以上且500℃以下的温度范围进行。
13.根据权利要求11所述的半导体装置的制造方法，
其中所述第一微波处理及所述第二微波处理以300Pa以上且700Pa以下的压力范围进行。
14.根据权利要求9所述的半导体装置的制造方法，
其中所述第一热处理在氮气氛下以250℃以上且650℃以下的温度范围进行，接着在氧气氛下以250℃以上且650℃以下的温度范围进行。
15.根据权利要求9所述的半导体装置的制造方法，
其中所述第二热处理在氧气氛下以350℃以上且400℃以下的温度范围进行，接着在氮气氛下以350℃以上且400℃以下的温度范围进行。
16.根据权利要求9所述的半导体装置的制造方法，
其中所述第三热处理在氮气氛下以350℃以上且400℃以下的温度范围进行。
CN202080075473.1A 2019-11-01 2020-10-19 半导体装置 Pending CN114616681A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019200259 2019-11-01
JP2019-200259 2019-11-01
JP2020-068169 2020-04-06
JP2020068169 2020-04-06
PCT/IB2020/059796 WO2021084369A1 (ja) 2019-11-01 2020-10-19 半導体装置

Publications (1)

Publication Number Publication Date
CN114616681A true CN114616681A (zh) 2022-06-10

Family

ID=75715802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080075473.1A Pending CN114616681A (zh) 2019-11-01 2020-10-19 半导体装置

Country Status (6)

Country Link
US (1) US20220367450A1 (zh)
JP (1) JPWO2021084369A1 (zh)
KR (1) KR20220092517A (zh)
CN (1) CN114616681A (zh)
TW (1) TW202139364A (zh)
WO (1) WO2021084369A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112041825A (zh) * 2018-05-02 2020-12-04 株式会社半导体能源研究所 半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5046529B2 (ja) * 2005-02-25 2012-10-10 株式会社半導体エネルギー研究所 半導体装置
JP5460108B2 (ja) * 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
TWI678740B (zh) * 2013-09-23 2019-12-01 日商半導體能源研究所股份有限公司 半導體裝置
KR20170096956A (ko) * 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기
JP7229669B2 (ja) * 2017-11-17 2023-02-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
TWI794340B (zh) * 2017-12-07 2023-03-01 日商半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法

Also Published As

Publication number Publication date
JPWO2021084369A1 (zh) 2021-05-06
KR20220092517A (ko) 2022-07-01
US20220367450A1 (en) 2022-11-17
TW202139364A (zh) 2021-10-16
WO2021084369A1 (ja) 2021-05-06

Similar Documents

Publication Publication Date Title
US20230027402A1 (en) Semiconductor device and method for fabricating semiconductor device
CN113795928A (zh) 半导体装置及半导体装置的制造方法
CN112292752A (zh) 半导体装置及半导体装置的制造方法
CN114127932A (zh) 半导体装置及半导体装置的制造方法
CN115244713A (zh) 半导体装置、半导体装置的制造方法
WO2021019334A1 (ja) 半導体装置
WO2020250083A1 (ja) 半導体装置、および半導体装置の作製方法
CN115152006A (zh) 金属氧化物、金属氧化物的沉积方法及金属氧化物的沉积装置
CN114616681A (zh) 半导体装置
WO2021070007A1 (ja) 半導体装置
WO2021090104A1 (ja) 半導体装置およびその作製方法
CN114868255A (zh) 半导体装置、半导体装置的制造方法
CN114616677A (zh) 晶体管及电子设备
WO2021038361A1 (ja) 半導体装置
CN112913033A (zh) 金属氧化物的制造方法及半导体装置的制造方法
WO2023094941A1 (ja) 半導体装置
WO2023002290A1 (ja) 半導体装置
CN115968502A (zh) 半导体装置的制造方法
CN115917038A (zh) 半导体装置的制造方法
CN114846625A (zh) 半导体装置及半导体装置的制造方法
CN116157903A (zh) 半导体装置的制造方法
CN113557608A (zh) 半导体装置以及半导体装置的制造方法
CN116097401A (zh) 绝缘膜的改性方法及半导体装置的制造方法
CN116075923A (zh) 金属氧化物的制造方法
CN116158204A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination