CN115917038A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN115917038A
CN115917038A CN202180051208.4A CN202180051208A CN115917038A CN 115917038 A CN115917038 A CN 115917038A CN 202180051208 A CN202180051208 A CN 202180051208A CN 115917038 A CN115917038 A CN 115917038A
Authority
CN
China
Prior art keywords
insulator
oxide
conductor
oxygen
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180051208.4A
Other languages
English (en)
Inventor
山崎舜平
小松良宽
大野敏和
柳泽悠一
笹川慎也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN115917038A publication Critical patent/CN115917038A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种特性的不均匀小的半导体装置。沉积第一绝缘体，在第一绝缘体上沉积金属氧化物，在金属氧化物上沉积第二绝缘体，在第二绝缘体上沉积氧化膜，通过进行热处理，第一绝缘体中、第二绝缘体中及氧化物中的氢移动到金属氧化物且被吸収，金属氧化物通过ALD法沉积。

Description

半导体装置的制造方法
技术领域
本发明的一个方式涉及一种金属氧化物的制造方法。另外，本发明的一个方式涉及一种晶体管、半导体装置及电子设备。另外，本发明的一个方式涉及一种半导体装置的制造方法。此外，本发明的一个方式涉及一种半导体晶片及模块。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置或存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置、电子设备等有时包括半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
近年来，已对半导体装置进行开发，半导体装置主要使用LSI、CPU及存储器等。CPU是包括加工半导体晶片而被芯片化的半导体集成电路(至少包括晶体管及存储器)且形成有作为连接端子的电极的半导体元件的集合体。
LSI、CPU及存储器等的半导体电路(IC芯片)安装在例如印刷线路板等电路板上，并被用作各种电子设备的部件之一。
此外，通过使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到注目。该晶体管被广泛地应用于集成电路(IC)或图像显示装置(也简单地记载为显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。
另外，已知使用氧化物半导体的晶体管的泄漏电流在非导通状态下极低。例如，专利文献1已公开了应用使用氧化物半导体的晶体管的泄漏电流低的特性的低功耗CPU等。另外，例如，专利文献2已公开了利用使用氧化物半导体的晶体管的泄漏电流低的特性实现存储内容的长期保持的存储装置等。
近年来，随着电子设备的小型化和轻量化，对集成电路的进一步高密度化的要求提高。此外，有提高包含集成电路的半导体装置的生产率的需求。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2012-257187号公报
[专利文献2]日本专利申请公开第2011-151383号公报
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种晶体管的电特性的不均匀小的半导体装置。另外，本发明的一个方式的目的之一是提供一种可靠性良好的半导体装置。此外，本发明的一个方式的目的之一是提供一种具有良好的电特性的半导体装置。此外，本发明的一个方式的目的之一是提供一种通态电流高的半导体装置。此外，本发明的一个方式的目的之一是提供一种能够实现微型化或高集成化的半导体装置。此外，本发明的一个方式的目的之一是提供一种低功耗的半导体装置。此外，本发明的一个方式的目的之一是提供一种上述半导体装置的制造方法。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。除上述目的外的目的从说明书、附图、权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。
解决技术问题的手段
本发明的一个方式是一种半导体装置的制造方法，包括如下步骤：沉积第一绝缘体；在第一绝缘体上沉积金属氧化物；在金属氧化物上沉积第二绝缘体；在第二绝缘体上沉积氧化物；以及通过进行热处理，第一绝缘体中、第二绝缘体中及氧化物中的氢移动到金属氧化物且被吸収。金属氧化物通过ALD法沉积。
在上述制造方法中，优选的是，ALD法包括如下步骤：导入前驱物及载体吹扫气体的第一工序；停止导入前驱物且排出前驱物的第二工序；导入氧化性气体的第三工序；以及停止导入氧化性气体且排出氧化性气体的第四工序。第一工序至第四工序优选分别以210℃以上且300℃以下的温度范围进行。
在上述制造方法中，第一工序至第四工序优选反复进行。
在上述制造方法中，前驱物优选包含铪且还包含选自氯、氟、溴、碘以及氢中的任一个或多个。
在上述制造方法中，氧化性气体优选包含选自O2、O3、N2O、NO2、H2O及H2O2中的任一个或多个。
在上述制造方法中，载体吹扫气体优选包含选自N2、He、Ar、Kr及Xe中的任一个或多个。
在上述制造方法中，优选的是，前驱物为HfCl4，氧化性气体包含O3。
此外，优选的是，ALD法包括如下步骤：导入第一前驱物及载体吹扫气体的第一工序；停止导入第一前驱物且排出第一前驱物的第二工序；导入氧化性气体的第三工序；停止导入氧化性气体且排出氧化性气体的第四工序；导入第二前驱物的第五工序；停止导入第二前驱物且排出第二前驱物的第六工序；导入氧化性气体的第七工序；以及停止导入氧化性气体且排出氧化性气体的第八工序。第一工序至第八工序优选分别以210℃以上且300℃以下的温度范围进行。
在上述制造方法中，第一工序至第八工序优选反复进行。
在上述制造方法中，第一前驱物优选包含铪且还包含选自氯、氟、溴、碘以及氢中的任一个或多个，第二前驱物优选包含锆且还包含选自氯、氟、溴、碘以及氢中的任一个或多个。
在上述制造方法中，氧化性气体优选包含选自O2、O3、N2O、NO2及H2O中的任一个或多个。
在上述制造方法中，载体吹扫气体优选包含选自N2、He、Ar、Kr及Xe中的任一个或多个。
在上述制造方法中，优选的是，第一前驱物为HfCl4，第二前驱物为ZrCl4，氧化性气体包含O3。
发明效果
根据本发明的一个方式可以提供一种晶体管的电特性的不均匀小的半导体装置。另外，根据本发明的一个方式可以提供一种可靠性良好的半导体装置。此外，根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。此外，根据本发明的一个方式可以提供一种通态电流高的半导体装置。此外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。此外，根据本发明的一个方式可以提供一种低功耗的半导体装置。此外，根据本发明的一个方式可以提供一种上述半导体装置的制造方法。
注意，这些效果的记载不妨碍其他效果的存在。注意，本发明的一个方式并不需要实现所有上述效果。除上述效果外的效果从说明书、附图、权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。
附图简要说明
图1A至图1D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图2是说明本发明的一个方式的工序流程的图。
图3是说明本发明的一个方式的工序流程的图。
图4是说明本发明的一个方式的沉积序列的图。
图5是说明本发明的一个方式的沉积序列的图。
图6是本发明的一个方式的沉积装置的示意图。
图7A是本发明的一个方式的半导体装置的俯视图。图7B至图7D是本发明的一个方式的半导体装置的截面图。
图8A及图8B是本发明的一个方式的半导体装置的截面图。
图9A是说明IGZO的结晶结构的分类的图。图9B是说明CAAC-IGZO膜的XRD谱的图。图9C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图10A是本发明的一个方式的半导体装置的俯视图。图10B至图10D是本发明的一个方式的半导体装置的截面图。
图11A是本发明的一个方式的半导体装置的俯视图。图11B至图11D是本发明的一个方式的半导体装置的截面图。
图12A是本发明的一个方式的半导体装置的俯视图。图12B至图12D是本发明的一个方式的半导体装置的截面图。
图13A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图13B至图13D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图14A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图14B至图14D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图15A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图15B至图15D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图16A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图16B至图16D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图17A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图17B至图17D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图18A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图18B至图18D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图19A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图19B至图19D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图20A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图20B至图20D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图21A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图21B至图21D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图22A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图22B至图22D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图23A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图23B至图23D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图24A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图24B至图24D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图25是说明根据本发明的一个方式的微波处理装置的俯视图。
图26是说明根据本发明的一个方式的微波处理装置的截面图。
图27是说明根据本发明的一个方式的微波处理装置的截面图。
图28是说明根据本发明的一个方式的微波处理装置的截面图。
图29A是根据本发明的一个方式的半导体装置的平面图。图29B及图29C是本发明的一个方式的半导体装置的截面图。
图30是示出根据本发明的一个方式的存储装置的结构的截面图。
图31是示出根据本发明的一个方式的存储装置的结构的截面图。
图32是根据本发明的一个方式的半导体装置的截面图。
图33A及图33B是根据本发明的一个方式的半导体装置的截面图。
图34是根据本发明的一个方式的半导体装置的截面图。
图35A是示出根据本发明的一个方式的存储装置的结构例子的方框图。图35B是示出根据本发明的一个方式的存储装置的结构例子的立体图。
图36A至图36H是示出根据本发明的一个方式的存储装置的结构例子的电路图。
图37A及图37B是根据本发明的一个方式的半导体装置的示意图。
图38A及图38B是说明电子构件的一个例子的图。
图39A至图39E是根据本发明的一个方式的存储装置的示意图。
图40A至图40H是示出根据本发明的一个方式的电子设备的图。
图41A及图41B是SIMS分析结果。
图42是说明叠层膜的叠层结构的图。
图43A是晶体管的截面STEM图像。图43B是示出蚀刻速率的图表。
图44A及图44B是晶体管的截面STEM图像。
图45A及图45B是晶体管的Id-Vg特性。
图46是晶体管的Id-Vd特性。
图47A及图47B是晶体管的可靠性测试结果。
图48A是存储单元的电路图。图48B是存储单元的时序图。
图49A及图49B是示出存储单元的改写耐性测试的结果的图表。
实施发明的方式
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。
在附图中，为显而易见，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等被非意图性地减薄，但是为了便于理解有时不反映于附图中。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，尤其在俯视图(也称为“平面图”)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书中所说明的词句，根据情况可以适当地换词句。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也在附图或文中公开了。在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏极区域或漏电极)与源极(源极端子、源极区域或源电极)之间具有形成沟道的区域(以下也称为沟道形成区域)，并且通过沟道形成区域电流能够流过源极和漏极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的源极(源极区域或源电极)和漏极(漏极区域或漏电极)之间的距离。另外，在一个晶体管中，沟道长度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道长度有时不限定于一个值。因此，在本说明书中，沟道长度是沟道形成区域中的任一个值、最大值、最小值或平均值。
沟道宽度例如是指在晶体管的俯视图中半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的垂直于沟道长度方向上的沟道形成区域的长度。另外，在一个晶体管中，沟道宽度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道宽度有时不限定于一个值。因此，在本说明书中，沟道宽度是沟道形成区域中的任一个值、最大值、最小值或平均值。
在本说明书等中，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“有效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面时，有时因为有效沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面上的沟道形成区域的比例增高。在此情况下，有效沟道宽度大于外观上的沟道宽度。
在上述情况下，有时难以通过实测估计有效沟道宽度。例如，为了根据设计值估计有效沟道宽度，需要预先知道半导体的形状的假定。因此，当不确定半导体的形状时，难以准确地测量有效沟道宽度。
在本说明书中，在简单地描述为“沟道宽度”时，有时是指外观上的沟道宽度。或者，在本说明书中，在简单地表示“沟道宽度”时，有时表示有效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以决定沟道长度、沟道宽度、有效沟道宽度、外观上的沟道宽度等的值。
注意，半导体的杂质例如是指构成半导体的主要成分之外的元素。例如，浓度低于0.1原子％的元素可以说是杂质。在包含杂质时，例如有时发生半导体的缺陷态密度的增高或者结晶性的降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。此外，有时水也作为杂质起作用。此外，例如有时杂质的混入导致氧化物半导体中的氧空位(也称为VO：oxygen vacancy)的形成。
注意，在本说明书等中，氧氮化硅是指氧含量大于氮含量的物质。此外，氮氧化硅是指氮含量大于氧含量的物质。此外，氧氮化铝是指氧含量大于氮含量的物质。此外，氮氧化铝是指氮含量大于氧含量的物质。此外，氧氮化铪是指氧含量大于氮含量的物质。此外，氮氧化铪是指氮含量大于氧含量的物质。
注意，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，可以将“导电体”换称为“导电膜”或“导电层”。另外，可以将“半导体”换称为“半导体膜”或“半导体层”。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS晶体管换称为包含金属氧化物或氧化物半导体的晶体管。
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的漏极电流在室温下为1×10-20A以下，在85℃下为1×10-18A以下，或在125℃下为1×10-16A以下。
(实施方式1)
在本实施方式中，对根据本发明的一个方式的利用原子层沉积(ALD：AtomicLayer Deposition)法的氢浓度降低且衬底面内的厚度均匀性优良的金属氧化物的形成方法进行说明。
ALD法可以利用作为原子的性质的自调整性来沉积每一层的原子，从而产生能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。
在ALD法中，将用来起反应的第一源气体(也称为前驱物)和第二源气体(也称为氧化性气体)交替地导入到反应室而反复导入上述源气体来沉积膜。另外，在导入前驱物或氧化性气体时，作为载体吹扫气体(carrier purge gas)也可以将N2、Ar等与前驱物或氧化性气体同时导入到反应室。在此，载体吹扫气体既可以在导入前驱物或氧化性气体之前导入到反应室，又可以在导入前驱物或氧化性气体之后导入到反应室。通过利用载体吹扫气体，可以抑制前驱物或氧化性气体吸附到管道及阀的内部，而可以将前驱物或氧化性气体导入到反应室(也称为载运气体)。再者，可以将留在反应室内的前驱物或氧化性气体立刻排出(也称为吹扫气体)。如此，因为具有导入(载运)和排出(吹扫)这两个角色，所以有时将N2、Ar等称为载体吹扫气体。通过使用载体吹扫气体，形成了的膜的均匀性得到提高，所以是优选的。
图2示出利用ALD法形成金属氧化膜的工序流程，图4示出其沉积序列。本实施方式中示出金属氧化物，例如包含铪的氧化物，具体而言氧化铪的形成方法。作为前驱物401，可以使用包含铪以及选自氯、氟、溴、碘和氢中的任一个或多个的前驱物。本实施方式中作为前驱物401使用HfCl4。
此外，作为氧化性气体403可以使用选自O2、O3、N2O、NO2、H2O及H2O2中的任一个或多个。在本实施方式中，作为氧化性气体403使用包含O3的气体。此外，作为载体吹扫气体404，可以使用选自N2、He、Ar、Kr及Xe中的任一个或多个。本实施方式中作为载体吹扫气体404使用N2。
首先，向反应室导入前驱物401及载体吹扫气体404(图4中ON)，将反应室内的压力保持为恒定(步骤S01)。接着，停止导入前驱物401(图4中OFF)，而仅导入载体吹扫气体404，对留在反应室内的前驱物401进行吹扫(步骤S02)。接着，向反应室导入氧化性气体403(图4中ON)。通过导入氧化性气体403使前驱物401氧化，由此形成金属氧化物(步骤S03)。接着，停止导入氧化性气体403(图4中OFF)，而仅导入载体吹扫气体404，对留在反应室内的氧化性气体403进行吹扫(步骤S04)。注意，以210℃以上且300℃以下的温度范围进行步骤S01至步骤S04。以上述温度范围分别进行步骤S01至步骤S04即可，各步骤的温度也可以不同。
以上述步骤S01至步骤S04为1次循环，直到达到所希望的厚度为止反复进行。
通过利用上述方法，可以形成氢浓度降低的氧化铪。注意，形成金属氧化物(反复进行步骤S01至步骤S04)之前，进行配置衬底的工序及加热衬底的工序等。
如上述形成的氧化铪的氢浓度通过SIMS(Secondary Ion Mass Spectrometry)的分析优选为5×1019atoms/cm3以下，更优选为2×1019atoms/cm3以下。
通过作为前驱物401使用不包含烃的无机前驱物并且作为氧化性气体403使用不包含氢且包含O3的气体，可以形成氢浓度降低的氧化铪。
此外，本发明的一个方式可以形成衬底面内的厚度均匀性优良的氧化铪。
参照图6说明衬底面内的厚度均匀性优良的氧化铪的形成。图6是用于ALD法的制造装置900的示意图。
如图6所示，制造装置900包括反应室901、气体导入口903、反应室入口904、排气口905、晶片支撑台907及轴908。在图6中，晶片支撑台907上配置有晶片950。
反应室901的内部也可以配置有用来对前驱物401、前驱物402、氧化性气体403及载体吹扫气体404进行加热的加热系统。另外，晶片支撑台907也可以配置有用来对晶片950进行加热的加热系统。另外，晶片支撑台907也可以具备以轴908为旋转轴进行水平旋转的旋转机构。另外，虽然没有图示，但气体导入口903的前面设置有气体供应系统，该气体供应系统以适当的时序及时间将适当的流量的前驱物401、前驱物402、氧化性气体403及载体吹扫气体404导入到气体导入口903。另外，虽然没有图示，但排气口905的尖端设置有包括真空泵的排气系统。
图6所示的制造装置900是被称为横流(cross-flow)方式的ALD装置。以下说明横流方式中的前驱物401、前驱物402、氧化性气体403及载体吹扫气体404的流动。前驱物401、前驱物402、氧化性气体403及载体吹扫气体404从气体导入口903经过反应室入口904流到反应室901，到达晶片950而经过排气口905排出。图6所示的箭头示意性地表示气体流动方向。
如上所述那样，在图2所示的将氧化性气体403导入到反应室901的步骤S03中，氧化性气体403使吸附到晶片950上的前驱物401氧化来形成金属氧化物。由于为横流方式的制造装置900的结构，氧化性气体403长时间接触于被加热的反应室构件，然后到达晶片950，由此，氧化性气体403在到达晶片950之前与高温的固体表面起反应而分解，从而氧化性气体403的氧化性下降。因此，金属氧化物的沉积速度依赖于氧化性气体403的从反应室入口904到晶片950的到达距离。当晶片支撑台907以轴908为中心进行水平旋转时，因为先晶片950的周围部到达氧化性气体403，所以金属氧化物越近于晶片950的周围部越厚，中央部比周围部薄。
于是，需要将反应室的加热温度设定为适当的温度以抑制氧化性气体403分解而降低氧化性。本实施方式中，作为前驱物401使用HfCl4，作为氧化性气体403使用包含O3的气体，适当的加热温度为210℃以上且300℃以下。
由此，可以形成衬底面内的厚度均匀性优良的氧化铪。作为衬底面内的厚度均匀性，优选为±1.5％以下，更优选为±1.0％以下。另外，在将衬底面内的最大厚度-衬底面内的最小厚度定义为RANGE并将衬底面内的厚度均匀性定义为±PNU(Percent NonUniformity)(％)的情况下，可以以±PNU(％)＝(RANGE×100)/(2×衬底面内的厚度平均值)求出衬底面内的厚度均匀性。
通过利用上述方法，可以形成氢浓度降低且衬底面内的厚度均匀性优良的氧化铪。
在此，对本发明的一个方式的使用两种前驱物的金属氧化膜的形成方法进行说明。图3示出利用ALD法形成使用两种前驱物的金属氧化膜的工序流程，图5示出其沉积序列。本实施方式中，示出包含铪及锆的金属氧化物的形成方法，例如示出铪锆氧化物的形成方法。作为前驱物401，可以使用包含铪以及选自氯、氟、溴、碘和氢中的任一个或多个的前驱物。另外，作为前驱物402，可以使用包含锆以及选自氯、氟、溴、碘和氢中的任一个或多个的前驱物。在本实施方式中，作为前驱物401使用HfCl4，作为前驱物402使用ZrCl4。
此外，作为氧化性气体403可以使用选自O2、O3、N2O、NO2、H2O及H2O2中的任一个或多个。在本实施方式中，作为氧化性气体403使用包含O3的气体。此外，作为载体吹扫气体404，可以使用选自N2、He、Ar、Kr及Xe中的任一个或多个。本实施方式中作为载体吹扫气体404使用N2。
首先，向反应室导入前驱物401及载体吹扫气体404(图5中ON)，将反应室内的压力保持为恒定(步骤S01)。接着，停止导入前驱物401(图5中OFF)，而仅导入载体吹扫气体404，对留在反应室内的前驱物401进行吹扫(步骤S02)。接着，向反应室导入氧化性气体403(图5中ON)。通过导入氧化性气体403使前驱物401氧化，由此形成金属氧化物(步骤S03)。接着，停止导入氧化性气体403(图5中OFF)，而仅导入载体吹扫气体404，对留在反应室内的氧化性气体403进行吹扫(步骤S04)。
接着，向反应室导入前驱物402(图5中ON)，将反应室内的压力保持为恒定(步骤S05)。接着，停止导入前驱物402(图5中OFF)，而仅导入载体吹扫气体404，对留在反应室内的前驱物402进行吹扫(步骤S06)。接着，向反应室导入氧化性气体403(图5中ON)。通过导入氧化性气体403使前驱物402氧化，由此形成金属氧化物(步骤S07)。接着，停止导入氧化性气体403(图5中OFF)，而仅导入载体吹扫气体404，对留在反应室内的氧化性气体403进行吹扫(步骤S08)。注意，以200℃以上且300℃以下的温度范围进行步骤S01至步骤S08。以上述温度范围分别进行步骤S01至步骤S08即可，各步骤的温度也可以不同。
以上述步骤S01至步骤S08为1次循环，直到达到所希望的厚度为止反复进行。
通过利用上述方法，可以形成氢浓度降低的铪锆氧化物。注意，形成金属氧化物(反复进行步骤S01至步骤S08)之前，进行配置衬底的工序及加热衬底的工序等。
如上述形成的铪锆氧化物的氢浓度通过SIMS(Secondary Ion MassSpectrometry)的分析优选为5×1019atoms/cm3以下，更优选为2×1019atoms/cm3以下。
通过作为前驱物401及前驱物402使用不包含烃的无机前驱物且作为氧化性气体403使用不包含氢且包含O3的气体，可以形成氢浓度降低的铪锆氧化物。
此外，本发明的一个方式可以形成衬底面内的厚度均匀性优良的铪锆氧化物。关于衬底面内的厚度均匀性优良的铪锆氧化物的形成，可以参照上述衬底面内的厚度均匀性优良的氧化铪的形成的说明。
通过利用上述方法，可以形成氢浓度降低且衬底面内的厚度均匀性优良的铪锆氧化物。
以上，本实施方式所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式及其他实施例等适当地组合而实施。
(实施方式2)
在本实施方式中，使用图1A至图1D说明根据本发明的一个方式的氢浓度降低的氧化物的制造方法。
首先，如图1A所示，在衬底上(未图示)沉积绝缘体916。绝缘体916优选使用溅射法沉积。通过不需要使用包含氢的分子作为沉积气体的溅射法，可以降低绝缘体916中的氢浓度。但是，作为绝缘体916的沉积方法，除了溅射法以外还可以适当地使用化学气相沉积(CVD：Chemical Vapor Deposition)法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法、ALD法等。
在本实施方式中，作为绝缘体916在包含氧气体气氛下使用硅靶材通过脉冲DC溅射法沉积氧化硅。通过使用脉冲DC溅射法，可以使厚度更均匀而提高溅射速率及膜品质。
接着，如图1B所示，在绝缘体916上形成绝缘体922。绝缘体922可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。作为绝缘体922优选沉积包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。或者，优选使用包含铪及锆的氧化物，例如使用铪锆氧化物。在本实施方式中，作为绝缘体922使用在实施方式1所说明的金属氧化物。例如，作为绝缘体922利用ALD法沉积氧化铪。尤其是，优选使用本发明的一个方式的氢浓度得到降低的氧化铪的形成方法。关于氧化铪的形成方法的详细，可以参照实施方式1。
接着，如图1C所示，在绝缘体922上形成绝缘体924。绝缘体924可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为绝缘体924利用溅射法沉积氧化硅。通过使用不需要利用包含氢的分子作为沉积气体的溅射法，可以降低绝缘体924中的氢浓度。绝缘体924在后面工序中与氧化物930接触，所以如此那样氢浓度得到降低是优选的。
接着，如图1D所示，在绝缘体924上形成氧化物930。氧化物930可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。通过利用ALD法形成氧化物930，对纵横比大的槽或开口部也可以形成厚度均匀的膜，所以是优选的。此外，通过利用PEALD(Plasma Enhanced ALD)法，与热ALD法相比可以以更低的温度形成氧化物930，所以是优选的。在本实施方式中，作为氧化物930的形成方法利用溅射法。
例如，在利用溅射法形成氧化物930的情况下，作为溅射气体使用氧或者氧和稀有气体的混合气体。通过提高溅射气体所包含的氧的比例，可以增加形成的氧化膜中的过剩氧。此外，在利用溅射法形成氧化膜的情况下，例如可以使用上述In-M-Zn氧化物靶材等。
此外，氧化物930也可以具有叠层结构。例如，氧化物930为两层结构的情况下，氧化物930的下层为氧化物930a、上层为氧化物930b。
在本实施方式中，利用溅射法使用In：Ga：Zn＝1：3：4[原子个数比]的氧化物靶材形成氧化物930a。此外，利用溅射法使用In：Ga：Zn＝4：2：4.1[原子个数比]的氧化物靶材、In：Ga：Zn＝1：1：2[原子个数比]的氧化物靶材或者In：Ga：Zn＝1：1：0.5[原子个数比]的氧化物靶材形成氧化物930b。
接着，优选进行热处理。热处理以不将氧化物930(氧化物930a及氧化物930b)多结晶化的温度范围进行即可，以250℃以上且650℃以下，优选以400℃以上且600℃以下进行即可。热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行热处理时，将氧气体的比率设为20％左右即可。热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体气氛下进行热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理。
此外，在上述热处理中使用的气体优选被高纯度化。例如，在上述热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行热处理，可以尽可能地防止水分等被氧化物930a及氧化物930b等吸收。
在本实施方式中，作为热处理以氮气体与氧气体的流量比为4：1且450℃的温度进行1小时的处理。通过进行这种包含氧气体的热处理，可以降低氧化物930中的碳、水、氢等杂质。如此，通过降低膜中的杂质，提高氧化物930的结晶性而可以得到密度更高的致密结构。由此，扩大氧化物930中的结晶区域，可以降低氧化物930中的结晶区域的面内不均匀。
此外，通过进行热处理，绝缘体916、绝缘体924及氧化物930中的氢移动到绝缘体922且吸收在绝缘体922内。换言之，绝缘体916、绝缘体924及氧化物930中的氢扩散到绝缘体922。由此，绝缘体922的氢浓度得到提高，但是绝缘体916、绝缘体924及氧化物930中的各氢浓度降低。
通过上述制造方法，可以形成氢浓度降低的绝缘体916、绝缘体924及氧化物930。
以上，本实施方式所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式及其他实施例等适当地组合而实施。
(实施方式3)
在本实施方式中，使用图7A至图24D对包括根据本发明的一个方式的晶体管200的半导体装置的一个例子及其制造方法进行说明。
<半导体装置的结构例子>
参照图7说明包括晶体管200的半导体装置的结构。图7A至图7D是包括晶体管200的半导体装置的俯视图及截面图。图7A是该半导体装置的俯视图。图7B至图7D是该半导体装置的截面图。在此，图7B是沿着图7A中的点划线A1-A2的部分的截面图，也是晶体管200的沟道长度方向的截面图。此外，图7C是沿着图7A中的点划线A3-A4的部分的截面图，也是晶体管200的沟道宽度方向的截面图。另外，图7D是沿着图7A中的点划线A5-A6的部分的截面图。注意，在图7A的俯视图中，为了明确起见，省略一部分构成要素。
本发明的一个方式的半导体装置包括衬底(未图示)上的绝缘体212、绝缘体212上的绝缘体214、绝缘体214上的晶体管200、晶体管200上的绝缘体280、绝缘体280上的绝缘体282、绝缘体282上的绝缘体283、绝缘体283上的绝缘体274、绝缘体283及绝缘体274上的绝缘体285。绝缘体212、绝缘体214、绝缘体216、绝缘体280、绝缘体282、绝缘体283、绝缘体285及绝缘体274被用作层间膜。另外，还包括与晶体管200电连接且被用作插头的导电体240(导电体240a及导电体240b)。此外，以与被用作插头的导电体240的侧面接触的方式设置绝缘体241(绝缘体241a及绝缘体241b)。另外，在绝缘体285及导电体240上设置与导电体240电连接且被用作布线的导电体246(导电体246a及导电体246b)。绝缘体283与绝缘体214的顶面的一部分、绝缘体216的侧面、绝缘体222的侧面、绝缘体275的侧面、绝缘体280的侧面及绝缘体282的侧面及顶面接触。
以与绝缘体280、绝缘体282、绝缘体283及绝缘体285的开口的内壁接触的方式设置绝缘体241a，以与绝缘体241a的侧面接触的方式设置导电体240a。此外，以与绝缘体280、绝缘体282、绝缘体283及绝缘体285的开口的内壁接触的方式设置绝缘体241b，以与绝缘体241b的侧面接触的方式设置导电体240b。此外，绝缘体241具有以与上述开口的内壁接触的方式设置有第一绝缘体且其内侧设置有第二绝缘体的结构。另外，导电体240具有以与绝缘体241的侧面接触的方式设置有第一导电体且其内侧设置有第二导电体的结构。在此，导电体240的顶面的高度与重叠于导电体246的区域的绝缘体285的顶面的高度可以大致一致。
此外，在晶体管200中，层叠有绝缘体241的第一绝缘体与绝缘体241的第二绝缘体，但是本发明不局限于此。例如，绝缘体241也可以具有单层结构或者三层以上的叠层结构。此外，在晶体管200中，层叠有导电体240的第一导电体与导电体240的第二导电体，但是本发明不局限于此。例如，导电体240也可以具有单层结构或者三层以上的叠层结构。此外，在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
[晶体管200]
如图7A至图7D所示，晶体管200包括绝缘体214上的绝缘体216、以嵌入绝缘体214及/或绝缘体216中的方式配置的导电体205(导电体205a及导电体205b)、绝缘体216及导电体205上的绝缘体222、绝缘体222上的绝缘体224、绝缘体224上的氧化物230a、氧化物230a上的氧化物230b、氧化物230b上的导电体242a、导电体242a上的绝缘体271a、氧化物230b上的导电体242b、导电体242b上的绝缘体271b、氧化物230b上的绝缘体252、绝缘体252上的绝缘体250、绝缘体250上的绝缘体254、位于绝缘体254上并与氧化物230b的一部分重叠的导电体260(导电体260a及导电体260b)、以及配置在绝缘体222、绝缘体224、氧化物230a、氧化物230b、导电体242a、导电体242b、绝缘体271a及绝缘体271b上的绝缘体275。在此，如图7B及图7C所示，绝缘体252与绝缘体222的顶面、绝缘体224的侧面、氧化物230a的侧面、氧化物230b的侧面及顶面、导电体242的侧面、绝缘体271的侧面、绝缘体275的侧面、绝缘体280的侧面及绝缘体250的底面接触。另外，导电体260的顶面以高度与绝缘体254的最上部、绝缘体250的最上部、绝缘体252的最上部及绝缘体280的顶面的高度大致一致的方式配置。另外，绝缘体282与导电体260、绝缘体252、绝缘体250、绝缘体254和绝缘体280各自的顶面的至少一部分接触。
以下，有时将氧化物230a及氧化物230b统称为氧化物230。此外，有时将导电体242a及导电体242b统称为导电体242。此外，有时将绝缘体271a及绝缘体271b统称为绝缘体271。
在绝缘体280及绝缘体275中形成到达氧化物230b的开口。在该开口内设置绝缘体252、绝缘体250、绝缘体254及导电体260。此外，在晶体管200的沟道长度方向上，绝缘体271a及导电体242a与绝缘体271b及导电体242b间设置有导电体260、绝缘体252、绝缘体250及绝缘体254。绝缘体254具有与导电体260的侧面接触的区域及与导电体260的底面接触的区域。
氧化物230优选包括绝缘体224上的氧化物230a及氧化物230a上的氧化物230b。当在氧化物230b下包括氧化物230a时，可以抑制杂质从形成在氧化物230a的下方的结构物向氧化物230b扩散。
注意，在晶体管200中氧化物230具有氧化物230a及氧化物230b的两层叠层结构，但是本发明不局限于此。例如，氧化物230可以具有氧化物230b的单层或三层以上的叠层结构，也可以具有氧化物230a及氧化物230b分别具有叠层的结构。
导电体260被用作第一栅(也称为顶栅极)电极，导电体205被用作第二栅(也称为背栅极)电极。此外，绝缘体252、绝缘体250及绝缘体254被用作第一栅极绝缘体，绝缘体222及绝缘体224被用作第二栅极绝缘体。注意，有时将栅极绝缘体称为栅极绝缘层或栅极绝缘膜。此外，导电体242a被用作源极和漏极中的一个，导电体242b被用作源极和漏极中的另一个。此外，氧化物230的与导电体260重叠的区域的至少一部分被用作沟道形成区域。
在此，图8A示出图7B中的沟道形成区域附近的放大图。由于氧化物230b被供应氧，沟道形成区域形成在导电体242a和导电体242b之间的区域中。因此，如图8A所示，氧化物230b包括被用作晶体管200的沟道形成区域的区域230bc及以夹着区域230bc的方式设置并被用作源极区域或漏极区域的区域230ba及区域230bb。区域230bc的至少一部分与导电体260重叠。换言之，区域230bc设置在导电体242a与导电体242b间的区域中。区域230ba与导电体242a重叠，区域230bb与导电体242b重叠。
与区域230ba及区域230bb相比，其氧空位少或杂质浓度低，所以被用作沟道形成区域的区域230bc是载流子浓度低的高电阻区域。因此，区域230bc可以说是i型(本征)或实质上i型的区域。
此外，在被用作源极区域或漏极区域的区域230ba及区域230bb中，氧空位多并且氢、氮、金属元素等杂质的浓度高。因此，区域230ba及区域230bb的载流子浓度提高，所以被低电阻化。就是说，区域230ba及区域230bb是比区域230bc载流子浓度高且电阻低的n型区域。
在此，被用作沟道形成区域的区域230bc的载流子浓度优选为1×1018cm-3以下，更优选低于1×1017cm-3，进一步优选低于1×1016cm-3，更优选的是低于1×1013cm-3，进一步优选的是低于1×1012cm-3。对被用作沟道形成区域的区域230bc的载流子浓度的下限值没有特别的限定，例如，可以将其设定为1×10-9cm-3。
此外，也可以在区域230bc与区域230ba或区域230bb之间形成载流子浓度等于或低于区域230ba及区域230bb的载流子浓度且等于或高于区域230bc的载流子浓度的区域。换言之，该区域被用作区域230bc与区域230ba或区域230bb的接合区域。该接合区域的氢浓度有时等于或低于区域230ba及区域230bb的氢浓度且等于或高于区域230bc的氢浓度。此外，该接合区域的氧空位有时等于或少于区域230ba及区域230bb的氧空位且等于或多于区域230bc的氧空位。
注意，图8A示出区域230ba、区域230bb及区域230bc形成在氧化物230b中的例子，但是本发明不局限于此。例如，上述各区域也可以形成在氧化物230b和氧化物230a中。
在氧化物230中，有时难以明确地检测出各区域的边界。在各区域中检测出的金属元素和氢及氮等杂质元素的浓度并不需要按每区域分阶段地变化，也可以在各区域中逐渐地变化。就是说，越接近沟道形成区域，金属元素和氢及氮等杂质元素的浓度越低即可。
优选在晶体管200中将被用作半导体的金属氧化物(以下，有时称为氧化物半导体)用于包含沟道形成区域的氧化物230(氧化物230a、氧化物230b)。
被用作半导体的金属氧化物优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流(off-statecurrent)。
例如，作为氧化物230优选使用包含铟、元素M及锌的In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等的金属氧化物。此外，作为氧化物230也可以使用In-Ga氧化物、In-Zn氧化物、铟氧化物。
在此，优选的是，用于氧化物230b的金属氧化物中的In与元素M的原子个数比大于用于氧化物230a的金属氧化物中的In与元素M的原子个数比。
如此，通过在氧化物230b下配置氧化物230a，可以抑制杂质及氧从形成在氧化物230a的下方的结构物向氧化物230b扩散。
此外，氧化物230a及氧化物230b除了氧以外还包含共同元素(作为主要成分)，所以可以降低氧化物230a与氧化物230b的界面的缺陷态密度。因为可以降低氧化物230a与氧化物230b的界面的缺陷态密度，所以界面散射给载流子传导带来的影响小，从而可以得到高通态电流。
氧化物230b优选具有结晶性。尤其是，优选使用CAAC-OS(c-axis alignedcrystalline oxide semiconductor：c轴取向结晶氧化物半导体)作为氧化物230b。
CAAC-OS具有结晶性高的致密结构且是杂质、缺陷(例如，氧空位等)少的金属氧化物。尤其是，通过在形成金属氧化物后以金属氧化物不被多晶化的温度(例如，400℃以上且600℃以下)进行热处理，可以使CAAC-OS具有结晶性更高的致密结构。如此，通过进一步提高CAAC-OS的密度，可以进一步降低该CAAC-OS中的杂质或氧的扩散。
另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，具有CAAC-OS的金属氧化物具有耐热性且可靠性高。
在使用氧化物半导体的晶体管中，如果在氧化物半导体的形成沟道的区域中存在杂质及氧空位，电特性则容易变动，有时降低可靠性。此外，氧空位附近的氢形成氢进入氧空位中的缺陷(下面有时称为VOH)而可能会产生成为载流子的电子。因此，当在氧化物半导体的形成沟道的区域中包含氧空位时，晶体管会具有常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此，在氧化物半导体的形成沟道的区域中，优选尽量减少杂质、氧空位及VOH。换言之，优选的是，氧化物半导体中的形成沟道的区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
相对于此，通过在氧化物半导体附近设置包含通过加热脱离的氧(以下，有时称为过剩氧)的绝缘体而进行热处理，可以从该绝缘体向氧化物半导体供应氧而减少氧空位及VOH。注意，在对源极区域或漏极区域供应过多的氧时，有可能引起晶体管200的通态电流下降或者场效应迁移率的下降。并且，在供应到源极区域或漏极区域的氧量在衬底面内有不均匀时，包括晶体管的半导体装置特性发生不均匀。
因此，优选的是，在氧化物半导体中，被用作沟道形成区域的区域230bc的载流子浓度得到降低且被i型化或实质上被i型化。另一方面，优选的是，被用作源极区域或漏极区域的区域230ba及区域230bb的载流子浓度高且被n型化。换言之，优选减少氧化物半导体的区域230bc的氧空位及VOH且区域230ba及区域230bb不被供应过多的氧。
于是，本实施方式以在氧化物230b上设置导电体242a及导电体242b的状态在含氧气氛下进行微波处理来减少区域230bc的氧空位及VOH。在此，微波处理例如是指使用包括利用微波生成高密度等离子体的电源的装置的处理。
通过在含氧气氛下进行微波处理，可以使用微波或RF等高频使氧气体等离子体化而使该氧等离子体作用。此时，也可以将微波或RF等高频照射到区域230bc。通过等离子体、微波等的作用，可以使区域230bc的VOH分开。可以将氢(H)从区域230bc去除而由氧填补氧空位(VO)。换言之，在区域230bc中发生“VOH→H+VO”的反应，可以降低区域230bc的氢浓度。由此，可以减少区域230bc中的氧空位及VOH而降低载流子浓度。
此外，当在含氧气氛下进行微波处理时，微波、RF等高频、氧等离子体等的作用被导电体242a及导电体242b遮蔽并不涉及于区域230ba及区域230bb。再者，可以通过覆盖氧化物230b及导电体242的绝缘体271及绝缘体280降低氧等离子体的作用。由此，在进行微波处理时在区域230ba及区域230bb中不发生VOH的减少以及过多的氧的供应，因此可以防止载流子浓度的降低。
另外，优选在形成成为绝缘体252的绝缘膜之后或者在形成成为绝缘体250的绝缘膜之后以含氧气氛进行微波处理。如此，通过经由绝缘体252或绝缘体250以含氧气氛进行微波处理，可以对区域230bc高效地注入氧。另外，通过以与导电体242的侧面及区域230bc的表面接触的方式配置绝缘体252，可以抑制区域230bc被注入不必要的氧，因此可以抑制导电体242的侧面的氧化。另外，可以抑制在形成成为绝缘体250的绝缘膜时导电体242的侧面被氧化。
另外，作为注入到区域230bc中的氧，有氧原子、氧分子、氧自由基(也称为O自由基，包含不成对电子的原子或分子或者离子)等各种方式。注入到区域230bc中的氧可以为上述方式中的任一个或多个，尤其优选为氧自由基。另外，由于可以提高绝缘体252及绝缘体250的膜品质，晶体管200的可靠性得到提高。
如上所述，可以在氧化物半导体的区域230bc中选择性地去除氧空位及VOH而使区域230bc成为i型或实质上i型。并且，可以抑制对被用作源极区域或漏极区域的区域230ba及区域230bb供应过多的氧而保持n型。由此，可以抑制晶体管200的电特性变动而抑制在衬底面内晶体管200的电特性不均匀。
通过采用上述结构，可以提供一种晶体管的电特性的不均匀小的半导体装置。此外，可以提供一种可靠性良好的半导体装置。此外，可以提供一种具有良好的电特性的半导体装置。
此外，如图7C所示，在从晶体管200的沟道宽度方向的截面看时，也可以在氧化物230b的侧面与氧化物230b的顶面之间具有弯曲面。就是说，该侧面的端部和该顶面的端部也可以弯曲(以下，也称为圆形)。
上述弯曲面的曲率半径优选大于0nm且小于与导电体242重叠的区域的氧化物230b的厚度或者小于不具有上述弯曲面的区域的一半长度。具体而言，上述弯曲面的曲率半径大于0nm且为20nm以下，优选为1nm以上且15nm以下，更优选为2nm以上且10nm以下。通过采用上述形状，可以提高绝缘体252、绝缘体250、绝缘体254及导电体260的氧化物230b的覆盖性。
氧化物230优选具有化学组成互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物230a的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比。此外，用于氧化物230a的金属氧化物中的In与元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的In与元素M的原子个数比。此外，用于氧化物230b的金属氧化物中的In与元素M的原子个数比优选大于用于氧化物230a的金属氧化物中的In与元素M的原子个数比。
此外，氧化物230b优选为CAAC-OS等具有结晶性的氧化物。CAAC-OS等的具有结晶性的氧化物具有杂质及缺陷(氧空位等)少的结晶性高且致密的结构。因此，可以抑制源电极或漏电极从氧化物230b抽出氧。因此，即使进行热处理也可以减少氧从氧化物230b被抽出，所以晶体管200对制造工序中的高温度(所谓热积存：thermal budget)也很稳定。
在此，在氧化物230a与氧化物230b的接合部中，导带底平缓地变化。换言之，也可以将上述情况表达为氧化物230a与氧化物230b的接合部的导带底连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面的混合层的缺陷态密度。
具体而言，通过使氧化物230a与氧化物230b除了包含氧之外还包含共同元素作为主要成分，可以形成缺陷态密度低的混合层。例如，在氧化物230b为In-M-Zn氧化物的情况下，作为氧化物230a也可以使用In-M-Zn氧化物、M-Zn氧化物、元素M的氧化物、In-Zn氧化物、铟氧化物等。
具体而言，作为氧化物230a使用In：M：Zn＝1：3：4[原子个数比]或其附近的组成或者In：M：Zn＝1：1：0.5[原子个数比]或其附近的组成的金属氧化物，即可。此外，作为氧化物230b，使用In：M：Zn＝1：1：1[原子个数比]或其附近的组成、In：M：Zn＝1：1：2[原子个数比]或其附近的组成、In：M：Zn＝4：2：3[原子个数比]或其附近的组成的金属氧化物，即可。注意，附近的组成包括所希望的原子个数比的±30％的范围。此外，作为元素M优选使用镓。
此外，在通过溅射法形成金属氧化物时，上述原子个数比不局限于所形成的金属氧化物的原子个数比，而也可以是用于金属氧化物的形成的溅射靶材的原子个数比。
另外，如图7C等所示，由于以与氧化物230的顶面及侧面接触的方式设置由氧化铝等形成的绝缘体252，氧化物230所包含的铟有时分布在氧化物230和绝缘体252的界面及其附近。因此，氧化物230的表面附近具有接近铟氧化物的原子个数比或者接近In-Zn氧化物的原子个数比。在如此氧化物230，尤其是氧化物230b的表面附近的铟的原子个数比较大时，可以提高晶体管200的场效应迁移率。
通过使氧化物230a及氧化物230b具有上述结构，可以降低氧化物230a与氧化物230b的界面的缺陷态密度。因此，界面散射对载流子传导带来的影响减少，从而晶体管200可以得到高通态电流及高频特性。
绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283、绝缘体285中的至少一个优选被用作抑制水、氢等杂质从衬底一侧或晶体管200的上方扩散到晶体管200的阻挡绝缘膜。因此，绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283、绝缘体285中的至少一个优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
此外，在本说明书中，阻挡绝缘膜是指具有阻挡性的绝缘膜。在本说明书中，阻挡性是指抑制所对应的物质的扩散的功能(也可以说透过性低)。或者，是指俘获并固定所对应的物质(也称为吸杂)的功能。
作为绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285，优选使用具有抑制水、氢等杂质及氧的扩散的功能的绝缘体，例如可以使用氧化铝、氧化镁、氧化铪、氧化镓、铟镓锌氧化物、氮化硅或氮氧化硅等。例如，作为绝缘体212、绝缘体275及绝缘体283，优选使用氢阻挡性更高的氮化硅等。此外，例如，作为绝缘体214、绝缘体271、绝缘体282及绝缘体285，优选使用俘获并固定氢的性能高的氧化铝或氧化镁等。由此，可以抑制水、氢等杂质经过绝缘体212及绝缘体214从衬底一侧扩散到晶体管200一侧。或者，可以抑制水、氢等杂质从配置在绝缘体285的外方的层间绝缘膜等扩散到晶体管200一侧。或者，可以抑制包含在绝缘体224等中的氧经过绝缘体212及绝缘体214扩散到衬底一侧。或者，可以抑制含在绝缘体280等中的氧经过绝缘体282等向晶体管200的上方扩散。如此，优选采用由具有抑制水、氢等杂质及氧的扩散的功能的绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285围绕晶体管200的结构。
在此，作为绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285，优选使用具有非晶结构的氧化物。例如，优选使用AlOx(x是大于0的任意数)或MgOy(y是大于0的任意数)等金属氧化物。上述具有非晶结构的金属氧化物有时具有如下性质：氧原子具有悬空键而由该悬空键俘获或固定氢。通过将上述具有非晶结构的金属氧化物作为晶体管200的构成要素使用或者设置在晶体管200的周围，可以俘获或固定含在晶体管200中的氢或存在于晶体管200的周围的氢。尤其是，优选俘获或固定含在晶体管200中的沟道形成区域的氢。通过将具有非晶结构的金属氧化物作为晶体管200的构成要素使用或者设置在晶体管200的周围，可以制造具有良好特性的可靠性高的晶体管200及半导体装置。
此外，绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285优选具有非晶结构，但是也可以在其一部分形成多晶结构的区域。此外，绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285也可以具有层叠有非晶结构的层与多晶结构的层的多层结构。例如，也可以具有非晶结构的层上形成有多晶结构的层的叠层结构。
绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285的形成例如可以利用溅射法。溅射法不需要作为沉积气体使用包含氢的分子，所以可以降低绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285的氢浓度。作为沉积方法，除了溅射法以外还可以适当地使用CVD法、MBE法、PLD法、ALD法等。
此外，有时优选降低绝缘体212、绝缘体275及绝缘体283的电阻率。例如，通过使绝缘体212、绝缘体275及绝缘体283的电阻率约为1×1013Ωcm，在半导体装置制造工序的利用等离子体等的处理中，有时绝缘体212、绝缘体275及绝缘体283可以缓和导电体205、导电体242、导电体260或导电体246的电荷积聚(charge up)。绝缘体212、绝缘体275及绝缘体283的电阻率优选为1×1010Ωcm以上且1×1015Ωcm以下。
此外，绝缘体216、绝缘体274、绝缘体280及绝缘体285的介电常数优选比绝缘体214低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体216、绝缘体274、绝缘体280及绝缘体285，适当地使用氧化硅、氧氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等即可。
导电体205以与氧化物230及导电体260重叠的方式配置。在此，导电体205优选以嵌入形成在绝缘体216的开口中的方式设置。此外，导电体205的一部分有时嵌入绝缘体214中。
导电体205包括导电体205a及导电体205b。导电体205a以与该开口的底面及侧壁接触的方式设置。导电体205b以嵌入形成在导电体205a的凹部中的方式设置。在此，导电体205b的顶面的高度与导电体205a的顶面的高度及绝缘体216的顶面的高度大致一致。
在此，作为导电体205a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。或者，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
通过作为导电体205a使用具有降低氢的扩散的功能的导电材料，可以防止含在导电体205b中的氢等杂质通过绝缘体224等扩散到氧化物230。此外，通过作为导电体205a使用具有抑制氧的扩散的功能的导电材料，可以抑制导电体205b被氧化而导电率下降。作为具有抑制氧扩散的功能的导电材料，例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。因此，作为导电体205a使用单层或叠层的上述导电材料即可。例如，作为导电体205a使用氮化钛即可。
此外，导电体205b优选使用以钨、铜或铝为主要成分的导电材料。例如，导电体205b可以使用钨。
导电体205有时被用作第二栅电极。在此情况下，通过独立地改变施加到导电体205的电位而不使其与施加到导电体260的电位联动，可以控制晶体管200的阈值电压(Vth)。尤其是，通过对导电体205施加负电位，可以增大晶体管200的Vth而减少关态电流。由此，与不对导电体205施加负电位的情况相比，在对导电体205施加负电位的情况下，可以减少对导电体260施加的电位为0V时的漏极电流。
此外，导电体205的电阻率考虑上述施加到导电体205的电位设计，导电体205的厚度根据该电阻率设定。此外，绝缘体216的厚度与导电体205大致相同。在此，优选在导电体205的设计允许的范围内减少导电体205及绝缘体216的厚度。通过减少绝缘体216的厚度，可以降低含在绝缘体216中的氢等杂质的绝对量，所以可以减少该杂质扩散到氧化物230。
此外，如图7A所示，导电体205优选比氧化物230中不与导电体242a及导电体242b重叠的区域大。尤其是，如图7C所示，导电体205优选延伸到氧化物230a及氧化物230b的沟道宽度方向的端部的外侧的区域。就是说，优选在氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕氧化物230的沟道形成区域。在本说明书中，将由第一栅极及第二栅极的电场电围绕沟道形成区域的晶体管结构称为surrounded channel(S-channel)结构。
在本说明书等中，S-channel结构的晶体管是指由一对栅电极中的一方及另一方的电场电围绕沟道形成区域的晶体管的结构。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以实现对短沟道效应的耐性得到提高的晶体管，换言之，可以实现不容易发生短沟道效应的晶体管。
此外，如图7C所示，将导电体205延伸来用作布线。但是，本发明不局限于此，也可以在导电体205下设置被用作布线的导电体。此外，不一定需要在每一个晶体管中设置一个导电体205。例如，在多个晶体管中可以共同使用导电体205。
注意，示出在晶体管200中作为导电体205层叠有导电体205a及导电体205b的结构，但是本发明不局限于此。例如，导电体205可以具有单层结构，也可以具有三层以上的叠层结构。
绝缘体222及绝缘体224被用作栅极绝缘体。
绝缘体222优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。此外，绝缘体222优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，与绝缘体224相比，绝缘体222优选具有抑制氢和氧中的一方或双方的扩散的功能。
绝缘体222优选使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为该绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。或者，优选使用包含铪及锆的氧化物，例如使用铪锆氧化物。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放到衬底一侧及氢等杂质从晶体管200的周围部扩散到氧化物230的层。因此，通过设置绝缘体222，可以抑制氢等杂质扩散到晶体管200的内侧，而可以抑制在氧化物230中生成氧空位。此外，可以抑制导电体205与绝缘体224及氧化物230所包含的氧起反应。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇或氧化锆。或者，也可以对上述绝缘体进行氮化处理。此外，作为绝缘体222还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅而使用。
此外，作为绝缘体222，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、铪锆氧化物等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，作为绝缘体222有时可以使用锆钛酸铅(PZT)、钛酸锶(SrTiO3)、(Ba，Sr)TiO3(BST)等介电常数高的物质。
作为与氧化物230接触的绝缘体224，例如适当地使用氧化硅、氧氮化硅等即可。
此外，在晶体管200的制造工序中，热处理优选在氧化物230的表面露出的状态下进行。该热处理例如优选以100℃以上且600℃以下，更优选以350℃以上且550℃以下进行。热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，热处理优选在氧气氛下进行。由此，对氧化物230供应氧，从而可以减少氧空位(VO)。热处理也可以在减压状态下进行。此外，也可以在氮气体或惰性气体的气氛下进行热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理。此外，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理，然后连续地在氮气体或惰性气体的气氛下进行热处理。
通过对氧化物230进行加氧化处理，可以由所供应的氧填补氧化物230中的氧空位，换言之可以促进“VO+O→null”的反应。再者，氧化物230中残留的氢与被供给的氧发生反应而可以将氢以H2O的形态去除(脱水化)。由此，可以抑制残留在氧化物230中的氢与氧空位再结合而形成VOH。
此外，绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料构成的叠层结构。此外，绝缘体224也可以形成为岛状且与氧化物230a重叠。在此情况下，绝缘体275与绝缘体224的侧面及绝缘体222的顶面接触。
导电体242a及导电体242b与氧化物230b的顶面接触。导电体242a及导电体242b分别被用作晶体管200的源电极或漏电极。
作为导电体242(导电体242a及导电体242b)例如优选使用包含钽的氮化物、包含钛的氮化物、包含钼的氮化物、包含钨的氮化物、包含钽及铝的氮化物、包含钛及铝的氮化物等。在本发明的一个方式中，尤其优选采用包含钽的氮化物。此外，例如也可以使用氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。这些材料是不容易氧化的导电材料或者即使吸收氧也维持导电性的材料，所以是优选的。
注意，有时包含在氧化物230b等中的氢扩散到导电体242a或导电体242b。尤其是，当作为导电体242a及导电体242b使用包含钽的氮化物时，有时包含在氧化物230b等中的氢容易扩散到导电体242a或导电体242b，有时该扩散的氢与导电体242a或导电体242b所包含的氮键合。也就是说，有时包含在氧化物230b等中的氢被导电体242a或导电体242b吸收。
此外，优选在导电体242的侧面与导电体242的顶面之间不形成弯曲面。通过使导电体242不具有该弯曲面，如图7D所示，可以增大沟道宽度方向的截面上的导电体242的截面积。由此，增大导电体242的导电率，从而可以增大晶体管200的通态电流。
绝缘体271a与导电体242a的顶面接触，绝缘体271b与导电体242b的顶面接触。绝缘体271优选被用作至少对氧具有阻挡性的绝缘膜。因此，绝缘体271优选具有抑制氧扩散的功能。例如，与绝缘体280相比，绝缘体271优选具有进一步抑制氧扩散的功能。作为绝缘体271，例如可以使用氧化铝或氧化镁等绝缘体。
绝缘体275以覆盖绝缘体224、氧化物230a、氧化物230b、导电体242及绝缘体271的方式设置。绝缘体275优选具有俘获并固定氢的功能。在此情况下，绝缘体275优选包括氮化硅或具有非晶结构的金属氧化物，例如，氧化铝或氧化镁等绝缘体。此外，例如，作为绝缘体275也可以使用氧化铝与该氧化铝上的氮化硅的叠层膜。
通过设置上述绝缘体271及绝缘体275，可以由对氧具有阻挡性的绝缘体包围导电体242。换言之，可以抑制包含在绝缘体224及绝缘体280中的氧扩散到导电体242中。由此，可以抑制包含在绝缘体224及绝缘体280中的氧导致导电体242直接被氧化使得电阻率增大而通态电流减少。
绝缘体252被用作栅极绝缘体的一部分。作为绝缘体252优选使用氧阻挡绝缘膜。作为绝缘体252使用上述可用于绝缘体282的绝缘体即可。作为绝缘体252优选使用包含铝和铪中的一方或双方的氧化物的绝缘体。作为该绝缘体，可以使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)、包含铪及硅的氧化物(硅酸铪)等。在本实施方式中，作为绝缘体252，使用氧化铝。此时，绝缘体252是至少包含氧及铝的绝缘体。
如图7C所示，绝缘体252以与氧化物230b的顶面及侧面、氧化物230a的侧面、绝缘体224的侧面及绝缘体222的顶面接触的方式设置。就是说，在沟道宽度方向的截面中氧化物230a、氧化物230b及绝缘体224的与导电体260重叠的区域被绝缘体252覆盖。因此，可以利用具有氧阻挡性的绝缘体252防止在进行热处理等时氧化物230a及氧化物230b中的氧脱离。因此，可以减少在氧化物230a及氧化物230b中形成氧空位(VO)。由此，可以减少形成在区域230bc中的氧空位(VO)及VOH。因此，可以提高晶体管200的电特性及可靠性。
另外，反之，即使绝缘体280及绝缘体250等包含过多的氧，也可以抑制该氧过度供应到氧化物230a及氧化物230b。因此，可以抑制区域230ba及区域230bb通过区域230bc被过度氧化而导致晶体管200的通态电流的下降或场效应迁移率的下降。
另外，如图7B所示，绝缘体252以与导电体242、绝缘体271、绝缘体275及绝缘体280各自的侧面接触的方式设置。因此，可以减少导电体242的侧面被氧化而氧化膜形成在该侧面。因此，可以抑制导致晶体管200的通态电流的下降或场效应迁移率的下降。
另外，绝缘体252需要与绝缘体254、绝缘体250、导电体260一起设置在形成于绝缘体280等中的开口中。为了实现晶体管200的微型化，绝缘体252的厚度优选小。绝缘体252的厚度为0.1nm以上且5.0nm以下，优选为0.5nm以上且3.0nm以下，更优选为1.0nm以上且3.0nm以下。此时，绝缘体252的至少一部分是具有上述厚度的区域即可。另外，绝缘体252的厚度优选比绝缘体250的厚度小。此时，绝缘体252的至少一部分是厚度比绝缘体250小的区域即可。
为了如上所述地将绝缘体252形成得薄，优选利用ALD法形成绝缘体252。ALD法有只利用热能使前驱物及反应物起反应的热ALD(Thermal ALD)法、使用收到等离子体激发的反应物的PEALD法等。在PEALD法中，通过利用等离子体可以在更低温下进行形成，所以有时是优选的。
ALD法可以利用作为原子的性质的自调整性来沉积每一层的原子，从而产生能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。因此，可以在形成于绝缘体280等中的开口的侧面等以上述较小的厚度且高覆盖性形成绝缘体252。
ALD法中使用的前驱物有时包含碳等。因此，利用ALD法形成的膜有时与利用其它的沉积方法形成的膜相比包含更多的碳等杂质。此外，杂质的定量可以利用二次离子质谱分析(SIMS：Secondary Ion Mass Spectrometry)、X射线光电子能谱(XPS：X-rayPhotoelectron Spectroscopy)或俄歇电子能谱(AES：Auger Electron Spectroscopy)进行。
绝缘体250被用作栅极绝缘体的一部分。绝缘体250优选以与绝缘体252的顶面接触的方式配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。此时，绝缘体250是至少包含氧及硅的绝缘体。
与绝缘体224同样，优选绝缘体250中的水、氢等杂质的浓度得到降低。绝缘体250的厚度优选为1nm以上且20nm以下，更优选为0.5nm以上且15.0nm以下。此时，绝缘体250的至少一部分是具有上述厚度的区域即可。
在图7A至图7D等中，示出绝缘体250具有单层的结构，但是本发明不局限于此，也可以采用两层以上的叠层结构。例如，如图8B所示，绝缘体250也可以具有绝缘体250a与绝缘体250a上的绝缘体250b这两层的叠层结构。
如图8B所示，在使绝缘体250具有两层叠层结构的情况下，优选的是，下层的绝缘体250a使用容易使氧透过的绝缘体形成，而上层的绝缘体250b使用具有抑制氧的扩散的功能的绝缘体形成。通过采用这种结构，可以抑制包含在绝缘体250a中的氧扩散到导电体260。换言之，可以抑制对氧化物230供应的氧量的减少。此外，可以抑制因包含在绝缘体250a中的氧导致的导电体260的氧化。例如，绝缘体250a使用上述的能够用于绝缘体250的材料，绝缘体250b使用包含铝和铪中的一方或双方的氧化物的绝缘体，即可。作为该绝缘体，可以使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)、包含铪及硅的氧化物(硅酸铪)等。在本实施方式中，作为绝缘体250b，使用氧化铪。此时，绝缘体250b是至少包含氧及铪的绝缘体。此外，绝缘体250b的厚度为0.5nm以上且5.0nm以下，优选为1.0nm以上且5.0nm以下，更优选为1.0nm以上且3.0nm以下。此时，绝缘体250b的至少一部分是具有上述厚度的区域即可。
注意，当绝缘体250a使用氧化硅或氧氮化硅等时，绝缘体250b也可以使用相对介电常数高的high-k材料的绝缘材料。通过作为栅极绝缘体采用绝缘体250a及绝缘体250b的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。此外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。因此，可以提高绝缘体250的绝缘耐压。
绝缘体254被用作栅极绝缘体的一部分。作为绝缘体254优选使用氢阻挡绝缘膜。由此，可以防止包含在导电体260中的氢等杂质扩散到绝缘体250及氧化物230b。作为绝缘体254使用上述可用于绝缘体283的绝缘体即可。例如，作为绝缘体254使用利用PEALD法形成的氮化硅即可。此时，绝缘体254是至少包含氮、硅的绝缘体。
另外，绝缘体254也可以还具有氧阻挡性。由此，可以抑制包含在绝缘体250中的氧扩散到导电体260。
另外，绝缘体254需要与绝缘体252、绝缘体250、导电体260一起设置在形成于绝缘体280等中的开口中。为了实现晶体管200的微型化，绝缘体254的厚度优选小。绝缘体254的厚度为0.1nm以上且5.0nm以下，优选为0.5nm以上且3.0nm以下，更优选为1.0nm以上且3.0nm以下。此时，绝缘体254的至少一部分是具有上述厚度的区域即可。另外，绝缘体254的厚度优选比绝缘体250的厚度小。此时，绝缘体254的至少一部分是厚度比绝缘体250小的区域即可。
导电体260被用作晶体管200的第一栅电极。导电体260优选包括导电体260a以及配置在导电体260a上的导电体260b。例如，优选以包围导电体260b的底面及侧面的方式配置导电体260a。此外，如图7B及图7C所示，导电体260的顶面与绝缘体250的顶面大致对齐。虽然在图7B及图7C中导电体260具有导电体260a和导电体260b的两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体260a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
此外，当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧扩散的功能的导电材料，例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。
此外，由于导电体260还被用作布线，所以优选使用导电性高的导电体。例如，导电体260b可以使用钨、铜或铝为主要成分的导电材料。此外，导电体260b可以具有叠层结构，例如可以具有钛或氮化钛与上述导电材料的叠层结构。
此外，在晶体管200中，以填埋形成于绝缘体280等的开口的方式自对准地形成导电体260。通过如此形成导电体260，可以在导电体242a和导电体242b之间的区域中无需对准并确实地配置导电体260。
此外，如图7C所示，在晶体管200的沟道宽度方向上，以绝缘体222的底面为基准，导电体260的导电体260不与氧化物230b重叠的区域的底面的高度优选比氧化物230b的底面的高度低。通过采用被用作栅电极的导电体260隔着绝缘体250等覆盖氧化物230b的沟道形成区域的侧面及顶面的结构，容易使导电体260的电场作用于氧化物230b的沟道形成区域整体。由此，可以提高晶体管200的通态电流及频率特性。以绝缘体222的底面为基准时的氧化物230a及氧化物230b不与导电体260重叠的区域的导电体260的底面的高度与氧化物230b的底面的高度之差为0nm以上且100nm以下，优选为3nm以上且50nm以下，更优选为5nm以上且20nm以下。
绝缘体280设置在绝缘体275上，在设置绝缘体250及导电体260的区域中形成开口。此外，绝缘体280的顶面也可以被平坦化。
优选的是，被用作层间膜的绝缘体280的介电常数低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。绝缘体280例如优选使用与绝缘体216同样的材料形成。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等材料容易形成包含通过加热脱离的氧的区域，所以是优选的。
绝缘体280中的水、氢等杂质浓度优选得到降低。例如，作为绝缘体280适当地使用氧化硅、氧氮化硅等包含硅的氧化物即可。
绝缘体282优选被用作抑制水、氢等杂质从上方向绝缘体280扩散的阻挡绝缘膜且具有俘获氢等杂质的功能。此外，绝缘体282优选被用作抑制氧透过的阻挡绝缘膜。作为绝缘体282，使用具有非晶结构的金属氧化物，例如氧化铝等绝缘体即可。此时的绝缘体282是至少包含氧及铝的绝缘体。通过在夹在绝缘体212与绝缘体283的区域内设置与绝缘体280接触且具有俘获氢等杂质的功能的绝缘体282，可以俘获包含在绝缘体280等中的氢等杂质而将该区域内的氢量为一定的值。尤其是，绝缘体282优选使用具有非晶结构的氧化铝，因为有时能够更有效地俘获或固定氢。由此，可以制造特性良好且可靠性高的晶体管200及半导体装置。
绝缘体283被用作抑制水、氢等杂质从上方扩散到绝缘体280的阻挡绝缘膜。绝缘体283配置在绝缘体282上。作为绝缘体283，优选使用氮化硅或氮氧化硅等包含硅的氮化物。例如，作为绝缘体283使用通过溅射法形成的氮化硅即可。通过使用溅射法形成绝缘体283，可以形成密度高的氮化硅膜。此外，作为绝缘体283，也可以在通过溅射法形成的氮化硅上还层叠通过PEALD法或CVD法形成的氮化硅。
导电体240a及导电体240b优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240a及导电体240b也可以具有叠层结构。
当作为导电体240采用叠层结构时，作为配置在绝缘体285、绝缘体283、绝缘体282、绝缘体280、绝缘体275及绝缘体271附近的第一导电体优选使用具有抑制水、氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌、氧化钌等。可以以单层或叠层使用具有抑制水、氢等杂质的透过的功能的导电材料。此外，可以防止包含在绝缘体283的上方的层的水、氢等杂质通过导电体240a及导电体240b混入到氧化物230。
作为绝缘体241a及绝缘体241b，使用可用于绝缘体275等的阻挡绝缘膜即可。作为绝缘体241a及绝缘体241b，例如可以使用氮化硅、氧化铝、氮氧化硅等绝缘体。因为绝缘体241a及绝缘体241b与绝缘体283、绝缘体282及绝缘体271接触地设置，所以可以抑制包含在绝缘体280等中的水、氢等杂质经过导电体240a及导电体240b混入氧化物230中。尤其是，氮化硅的氢阻挡性高，所以是优选的。此外，可以防止绝缘体280所包含的氧被导电体240a及导电体240b吸收。
在绝缘体241a及绝缘体241b具有如图7B所示那样的叠层结构时，作为与绝缘体280等的开口的内壁接触的第一绝缘体以及其内侧的第二绝缘体优选组合使用氧阻挡绝缘膜和氢阻挡绝缘膜。
例如，作为第一绝缘体使用利用ALD法形成的氧化铝且作为第二绝缘体使用利用PEALD法形成的氮化硅即可。通过采用这样的结构，可以抑制导电体240的氧化，并且可以抑制氢进入导电体240中。
可以以与导电体240a的顶面及导电体240b的顶面接触的方式配置被用作布线的导电体246(导电体246a及导电体246b)。导电体246优选使用以钨、铜或铝为主要成分的导电材料。此外，该导电体可以具有叠层结构，例如，可以具有钛、氮化钛与上述导电材料的叠层结构。此外，该导电体也可以以嵌入形成于绝缘体的开口中的方式形成。
<半导体装置的构成材料>
以下，说明可用于半导体装置的构成材料。
<<衬底>>
作为形成晶体管200的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。此外，作为半导体衬底，例如可以举出以硅或锗等为材料的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓构成的化合物半导体衬底等。并且，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如为SOI(Silicon On Insulator：绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。此外，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
<<绝缘体>>
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，通过使用具有抑制氢等杂质及氧的透过的功能的绝缘体围绕使用金属氧化物的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮化铝、氮氧化硅、氮化硅等金属氮化物。
此外，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230的结构，可以填补氧化物230所包含的氧空位。
<<导电体>>
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
此外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用包含含在被形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。例如，可以使用氮化钛、氮化钽等包含氮的导电材料。此外，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。此外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获被形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
<<金属氧化物>>
作为氧化物230，优选使用被用作半导体的金属氧化物(氧化物半导体)。下面，对可用于根据本发明的氧化物230的金属氧化物进行说明。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
在此考虑金属氧化物为包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡。作为可以应用于元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁、钴等。注意，作为元素M有时也可以组合多个上述元素。
此外，在本说明书等中，有时将包含氮的金属氧化物称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
<结晶结构的分类>
首先，对氧化物半导体中的结晶结构的分类参照图9A进行说明。图9A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图9A所示那样，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，completely amorphous包含在“Amorphous”中。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)(excluding single crystal and poly crystal)。此外，在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。此外，在“Crystal”中包含single crystal及poly crystal。
此外，图9A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新的边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”及在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此，图9B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将图9B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外，图9B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图9B所示的CAAC-IGZO膜的厚度为500nm。
在图9B中，横轴表示2θ[deg.]，纵轴表示强度(Intensity)[a.u.]。如图9B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。此外，如图9B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图9C示出CAAC-IGZO膜的衍射图案。图9C是通过将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图9C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射。
如图9C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
此外，在着眼于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图9A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，在结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
此外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，有CAAC-OS具有层叠有含有铟(In)及氧的层(以下，In层)、含有元素M、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质、缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。此外，CAAC-OS对制造工序中的高温度(所谓热积存：thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
<<氧化物半导体的构成>>
接着，说明上述的CAC-OS的详细内容。此外，CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
接着，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
优选将载流子浓度低的氧化物半导体用于晶体管的沟道形成区域。例如，氧化物半导体的沟道形成区域中的载流子浓度可以为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，更进一步优选低于1×1010cm-3，且为1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征的氧化物半导体”或“实质上高纯度本征的氧化物半导体”。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷态。因此，将氧化物半导体的沟道形成区域中的硅及碳的浓度以及氧化物半导体的与沟道形成区域的界面附近的硅或碳的浓度(通过二次离子质谱分析(SIMS：Secondary Ion MassSpectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS测得的氧化物半导体的沟道形成区域中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，产生作为载流子的电子，使载流子浓度增高，而容易被n型化。其结果是，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者，在氧化物半导体包含氮时，有时形成陷阱态。其结果是，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体的沟道形成区域中的氮浓度设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体的沟道形成区域中的氢。具体而言，在氧化物半导体的沟道形成区域中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于5×1019atoms/cm3，更优选低于1×1019atoms/cm3，进一步优选低于5×1018atoms/cm3，还进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
<<其他半导体材料>>
可以用于氧化物230的半导体材料不局限于上述金属氧化物。作为氧化物230，也可以使用具有带隙的半导体材料(不是零带隙半导体的半导体材料)。例如，优选将硅等单个元素的半导体、砷化镓等化合物半导体、被用作半导体的层状物质(也称为原子层物质、二维材料等)等用于半导体材料。特别是，优选将被用作半导体的层状物质用于半导体材料。
在此，在本说明书等中，层状物质是具有层状结晶结构的材料群的总称。层状结晶结构是由共价键或离子键形成的层通过如范德华力那样的比共价键或离子键弱的键合层叠的结构。层状物质在单位层中具有高导电性，即，具有高二维导电性。通过将被用作半导体并具有高二维导电性的材料用于沟道形成区域，可以提供通态电流高的晶体管。
作为层状物质，有石墨烯、硅烯、硫族化物等。硫族化物是包含氧族元素的化合物。此外，氧族元素是属于第16族的元素的总称，其中包括氧、硫、硒、碲、钋、鉝。此外，作为硫族化物，可以举出过渡金属硫族化物、第13族硫族化物等。
作为氧化物230，例如优选使用被用作半导体的过渡金属硫族化物。作为能够被用作氧化物230的过渡金属硫族化物，具体地可以举出硫化钼(典型的是MoS2)、硒化钼(典型的是MoSe2)、碲化钼(典型的是MoTe2)、硫化钨(典型的是WS2)、硒化钨(典型的是WSe2)、碲化钨(典型的是WTe2)、硫化铪(典型的是HfS2)、硒化铪(典型的是HfSe2)、硫化锆(典型的是ZrS2)、硒化锆(典型的是ZrSe2)等。
<半导体装置的制造方法>
接着，使用图13A至图24D说明图7A至图7D所示的本发明的一个方式的半导体装置的制造方法。
每个附图中的A是俯视图。另外，每个附图中的B是沿着A中的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。每个附图中的C是沿着A中的点划线A3-A4的部分的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。此外，每个附图中的D是沿着A中的点划线A5-A6的部分的截面图。为了明确起见，在每个附图中的A的俯视图中省略部分构成要素。
以下，用来形成绝缘体的绝缘材料、用来形成导电体的导电材料或用来形成半导体的半导体材料可以适当地使用溅射法、CVD法、MBE法、PLD法、ALD法等进行沉积。
作为溅射法，可以举出将高频电源用于溅射用电源的RF溅射法、利用直流电源的DC溅射法、以脉冲方式改变施加到电极的电压的脉冲DC溅射法。RF溅射法主要在形成绝缘膜时使用，DC溅射法主要在形成金属导电膜时使用。此外，脉冲DC溅射法主要在利用反应性溅射法形成氧化物、氮化物、碳化物等化合物时使用。
注意，CVD法可以分为利用等离子体的等离子体增强CVD(PECVD)法、利用热的热CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，可以根据使用的源气体分类为金属CVD(MCVD：Metal CVD)法及有机金属CVD(MOCVD：Metal Organic CVD)法。
通过利用等离子体CVD法，可以以较低的温度得到高品质的膜。此外，因为在热CVD法中不使用等离子体，所以能够减少对被处理物造成的等离子体损伤。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，因为在不使用等离子体的热CVD法的情况下不产生上述等离子体损伤，所以能够提高半导体装置的成品率。此外，在热CVD法中，不产生形成时的等离子体损伤，因此能够得到缺陷较少的膜。
作为ALD法，采用只利用热能使前驱物及反应物起反应的热ALD(Thermal ALD)法、使用收到等离子体激发的反应物的PEALD法等。
CVD法及ALD法不同于从靶材等中被释放的粒子沉积的溅射法。因此，通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，ALD法具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于形成覆盖纵横比高的开口部的表面的膜等。但是，ALD法的沉积速率比较慢，所以有时优选与沉积速率快的CVD法等其他沉积方法组合而使用。
此外，当使用CVD法时，可以通过调整源气体的流量比形成任意组成的膜。例如，当使用CVD法时，可以通过在形成膜的同时改变源气体的流量比来形成其组成连续变化的膜。当在改变源气体的流量比的同时形成膜时，因为不需要传送或调整压力所需的时间，所以与使用多个沉积室进行形成的情况相比可以缩短沉积时间。因此，有时可以提高半导体装置的生产率。
当使用ALD法时，通过同时导入不同的多种前驱物或者控制不同的多种前驱物的各前驱物的循环次数可以形成任意组成的膜。
首先，准备衬底(未图示)，在该衬底上形成绝缘体212(参照图13A至图13D)。绝缘体212优选使用溅射法形成。通过使用不需要利用包含氢的分子作为沉积气体的溅射法，可以降低绝缘体212中的氢浓度。注意，绝缘体212的沉积不局限于溅射法，也可以适当地使用CVD法、MBE法、PLD法、ALD法等。
在本实施方式中，作为绝缘体212在含氮气体气氛下使用硅靶材通过脉冲DC溅射法形成氮化硅。通过使用脉冲DC溅射法，可以抑制因靶材表面的电弧(arcing)而发生的微粒，所以可以使厚度更均匀。此外，通过使用脉冲电压，与高频电压相比可以使放电时的上升或下降急剧。由此，可以更高效地对电极供应功率而提高溅射速率及膜品质。
此外，通过使用如氮化硅等不容易使水、氢等杂质透过的绝缘体，可以抑制绝缘体212的下方的层所包含的水、氢等杂质扩散。此外，通过作为绝缘体212使用氮化硅等不容易使铜透过的绝缘体，即使作为绝缘体212的下方的层(未图示)的导电体使用铜等容易扩散的金属，也可以抑制该金属通过绝缘体212向上方扩散。
接着，在绝缘体212上形成绝缘体214(参照图13A至图13D)。绝缘体214优选使用溅射法形成。通过使用不需要利用包含氢的分子作为沉积气体的溅射法，可以降低绝缘体214中的氢浓度。注意，绝缘体214的沉积不局限于溅射法，也可以适当地使用CVD法、MBE法、PLD法、ALD法等。
在本实施方式中，作为绝缘体214在含氧气体气氛下使用铝靶材通过脉冲DC溅射法形成氧化铝。通过使用脉冲DC溅射法，可以使厚度更均匀而提高溅射速率及膜品质。在此，也可以对衬底施加RF(Radio Frequency：射频)功率。可以根据对衬底施加的RF功率的大小控制注入到绝缘体214的下层中的氧量。作为RF功率，设定为0W/cm2以上且1.86W/cm2以下。换言之，可以使用形成绝缘体214时的RF功率使氧量改变为适合于晶体管的特性的量而注入。因此，可以注入适合于提高晶体管的可靠性的量的氧。另外，RF的频率优选为10MHz以上。典型的是13.56MHz。RF的频率越高，越可以减少对衬底造成的损伤。
作为绝缘体214，优选使用俘获并固定氢的性能高的具有非晶结构的金属氧化物，例如氧化铝。由此，可以俘获或固定包含在绝缘体216等中的氢以防止该氢扩散到氧化物230。尤其是，绝缘体214特别优选使用具有非晶结构的氧化铝或非晶结构的氧化铝，因为有时能够更有效地俘获或固定氢。由此，可以制造特性良好且可靠性高的晶体管200及半导体装置。
接着，在绝缘体214上形成绝缘体216。绝缘体216优选使用溅射法形成。通过使用不需要利用包含氢的分子作为沉积气体的溅射法，可以降低绝缘体216中的氢浓度。注意，绝缘体216的沉积不局限于溅射法，也可以适当地使用CVD法、MBE法、PLD法、ALD法等。
在本实施方式中，作为绝缘体216在包含氧气体气氛下使用硅靶材通过脉冲DC溅射法形成氧化硅。通过使用脉冲DC溅射法，可以使厚度更均匀而提高溅射速率及膜品质。
绝缘体212、绝缘体214及绝缘体216优选以不暴露于大气的方式连续形成。例如，使用多室方式的沉积装置即可。由此，可以降低膜中的氢而形成绝缘体212、绝缘体214及绝缘体216，并且可以降低在各沉积工序之间氢混入膜中。
接着，在绝缘体216中形成到达绝缘体214的开口。开口例如包括槽、狭缝等。有时将形成有开口的区域称为开口部。在形成开口时，可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。作为绝缘体214，优选选择在对绝缘体216进行蚀刻以形成槽时被用作蚀刻停止膜的绝缘体。例如，当作为形成槽的绝缘体216使用氧化硅或氧氮化硅时，绝缘体214优选使用氮化硅、氧化铝、氧化铪。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一方施加高频电压的结构。或者，也可以采用对平行平板型电极中的一方施加不同的多个高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率相同的高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率不同的高频电压的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：Inductively Coupled Plasma)蚀刻装置等。
在形成开口之后，形成成为导电体205a的导电膜。成为导电体205a的导电膜优选包括具有抑制氧的透过的功能的导电体。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用具有抑制氧透过的功能的导电体与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成成为导电体205a的导电膜。
在本实施方式中，作为成为导电体205a的导电膜形成氮化钛。通过作为导电体205b的下层使用上述金属氮化物，可以抑制由于绝缘体216等导电体205b被氧化。此外，即使作为导电体205b使用铜等容易扩散的金属，也可以防止该金属从该导电体205a向外方扩散。
接着，形成成为导电体205b的导电膜。作为成为导电体205b的导电膜，可以使用钽、钨、钛、钼、铝、铜、钼钨合金等。该导电膜的形成可以使用电镀法、溅射法、CVD法、MBE法、PLD法、ALD法等。在本实施方式中，作为成为导电体205b的导电膜形成钨。
接着，通过CMP处理去除成为导电体205a的导电膜及成为导电体205b的导电膜的一部分而使绝缘体216露出(参照图13A至图13D)。其结果是，只在开口部中残留导电体205a及导电体205b。此外，有时通过该CMP处理绝缘体216的一部分被去除。
接着，在绝缘体216及导电体205上形成绝缘体222(参照图14A至图14D)。作为绝缘体222优选形成包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。或者，优选使用铪锆氧化物。包含铝和铪中的一方或双方的氧化物的绝缘体对氧、氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200的内侧，从而可以抑制氧化物230中的氧空位的生成。
可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成绝缘体222。在本实施方式中，作为绝缘体222利用ALD法形成氧化铪。尤其是，优选使用本发明的一个方式的氢浓度降低的氧化铪的形成方法。关于氧化铪的形成方法的详细，可以参照实施方式1。
接着，优选进行热处理。热处理以250℃以上且650℃以下，优选以300℃以上且500℃以下，更优选以320℃以上且450℃以下进行即可。热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行热处理时，将氧气体的比例设为20％左右即可。热处理也可以在减压状态下进行。或者，热处理也可以在氮气体或惰性气体气氛下进行，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理。
此外，在上述热处理中使用的气体优选被高纯度化。例如，在上述热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行热处理，可以尽可能地防止水分等被绝缘体222等吸收。
在本实施方式中，作为热处理在形成绝缘体222后以氮气体与氧气体的流量比为4slm：1slm且400℃的温度进行1小时的处理。通过进行该热处理，可以去除绝缘体222所包含的水、氢等杂质。此外，在作为绝缘体222使用含铪氧化物时，有时通过进行该热处理绝缘体222的一部分被晶化。此外，也可以在形成绝缘体224之后等的时机进行热处理。
接着，在绝缘体222上形成绝缘膜224A(参照图14A至图14D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成绝缘膜224A。在本实施方式中，作为绝缘膜224A利用溅射法形成氧化硅。通过使用不需要利用包含氢的分子作为沉积气体的溅射法，可以降低绝缘膜224A中的氢浓度。绝缘膜224A在后面工序中与氧化物230a接触，所以如此那样氢浓度得到降低是优选的。
接着，在绝缘膜224A上依次形成氧化膜230A以及氧化膜230B(参照图14A至图14D)。优选在不暴露于大气环境的情况下连续地形成氧化膜230A及氧化膜230B。通过不暴露于大气而形成氧化膜，由于可以防止来自大气环境的杂质或水分附着于氧化膜230A及氧化膜230B上，所以可以保持氧化膜230A与氧化膜230B的界面附近的清洁。
氧化膜230A及氧化膜230B可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。通过利用ALD法形成氧化膜230A及氧化膜230B，对纵横比大的槽或开口部也可以形成厚度均匀的膜，所以是优选的。此外，通过利用PEALD法，与热ALD法相比可以以更低的温度形成氧化膜230A及氧化膜230B，所以是优选的。在本实施方式中，作为氧化膜230A及氧化膜230B的形成方法利用溅射法。
例如，在利用溅射法形成氧化膜230A以及氧化膜230B的情况下，作为溅射气体使用氧或者氧和稀有气体的混合气体。通过提高溅射气体所包含的氧的比例，可以增加形成的氧化膜中的过剩氧。此外，在利用溅射法形成上述氧化膜的情况下，可以使用上述In-M-Zn氧化物靶材等。
尤其是，在形成氧化膜230A时，有时溅射气体所包含的氧的一部分供应给绝缘体224。因此，该溅射气体所包含的氧的比例可以为70％以上，优选为80％以上，更优选为100％。
在使用溅射法形成氧化膜230B的情况下，通过在包含在溅射气体中的氧的比例为超过30％且100％以下，优选为70％以上且100％以下的条件下形成膜，可以形成氧过剩型氧化物半导体。将氧过剩型氧化物半导体用于沟道形成区域的晶体管可以得到比较高的可靠性。注意，本发明的一个方式不局限于此。在利用溅射法形成氧化膜230B的情况下，当在溅射气体所包含的氧的比例设定为1％以上且30％以下，优选为5％以上且20％以下的情况下进行沉积时，形成氧缺乏型氧化物半导体。将氧缺乏型氧化物半导体用于沟道形成区域的晶体管可以具有较高的场效应迁移率。此外，通过在加热衬底的同时形成膜，可以提高该氧化膜的结晶性。
在本实施方式中，利用溅射法使用In：Ga：Zn＝1：3：4[原子个数比]的氧化物靶材形成氧化膜230A。此外，利用溅射法使用In：Ga：Zn＝4：2：4.1[原子个数比]的氧化物靶材、In：Ga：Zn＝1：1：1[原子个数比]的氧化物靶材或者In：Ga：Zn＝1：1：2[原子个数比]的氧化物靶材形成氧化膜230B。各氧化膜可以根据氧化物230a及氧化物230b所需的特性适当地选择沉积条件及原子个数比来形成。
注意，优选通过溅射法以不暴露于大气的方式形成绝缘膜224A、氧化膜230A及氧化膜230B。例如，使用多室方式的沉积装置即可。由此，可以降低各形成工序之间氢进入绝缘膜224A、氧化膜230A及氧化膜230B。
接着，优选进行热处理。热处理在氧化膜230A、氧化膜230B中不发生多晶化的温度范围内进行即可，可以以250℃以上且650℃以下，优选以400℃以上且600℃以下进行。热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行热处理时，将氧气体的比例设为20％左右即可。热处理也可以在减压状态下进行。或者，作为热处理也可以在氮气体或惰性气体气氛下进行热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理。
此外，在上述热处理中使用的气体优选被高纯度化。例如，在上述热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行热处理，可以尽可能地防止水分等被氧化膜230A、氧化膜230B等吸收。
在本实施方式中，作为热处理，在氮气体与氧气体的流量比为4slm：1slm且400℃的温度的条件下进行1小时的处理。通过这样的包含氧气体的热处理可以减少氧化膜230A及氧化膜230B中的碳、水、氢等杂质。通过如此减少膜中的杂质，氧化膜230B的结晶性得到提高，可以实现密度更高的致密结构。因此，可以增大氧化膜230A及氧化膜230B中的结晶区域，可以降低氧化膜230A及氧化膜230B中的结晶区域的面内不均匀。因此，可以降低晶体管200的电特性的面内不均匀。
另外，通过进行热处理，绝缘体216、绝缘膜224A、氧化膜230A和氧化膜230B中的氢转移到绝缘体222而被绝缘体222吸收。换言之，绝缘体216、绝缘膜224A、氧化膜230A和氧化膜230B中的氢扩散到绝缘体222。因此，虽然绝缘体222的氢浓度增高，但绝缘体216、绝缘膜224A、氧化膜230A和氧化膜230B中的氢浓度都降低。
尤其是，绝缘膜224A被用作晶体管200的栅极绝缘体，氧化膜230A及氧化膜230B被用作晶体管200的沟道形成区域。因此，包括氢浓度降低了的绝缘膜224A、氧化膜230A及氧化膜230B的晶体管200具有优异可靠性，所以是优选的。
接着，在氧化膜230B上形成导电膜242A(参照图14A至图14D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成导电膜242A。例如，作为导电膜242A利用溅射法形成氮化钽即可。此外，在形成导电膜242A之前也可以进行热处理。该热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成导电膜242A。通过进行这种处理，可以去除附着于氧化膜230B的表面的水分及氢，而且减少氧化膜230A、氧化膜230B中的水分浓度及氢浓度。热处理的温度优选为100℃以上且400℃以下。在本实施方式中，将热处理的温度设定为200℃。
接着，在导电膜242A上形成绝缘膜271A(参照图14A至图14D)。绝缘膜271A可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。作为绝缘膜271A，优选使用具有抑制氧的透过的功能的绝缘膜。例如，作为绝缘膜271A通过溅射法形成氧化铝或氮化硅即可。
优选通过溅射法以不暴露于大气的方式形成导电膜242A及绝缘膜271A。例如，使用多室方式的沉积装置即可。由此，可以降低膜中的氢而形成导电膜242A及绝缘膜271A，并且可以降低在各沉积工序之间氢混入膜中。此外，当在绝缘膜271A上形成硬掩模时，成为该硬掩模的膜也以不暴露于大气的方式连续形成即可。
接着，利用光刻法将绝缘膜224A、氧化膜230A、氧化膜230B、导电膜242A及绝缘膜271A加工为岛状，形成绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B(参照图15A至图15D)。在此，以其至少一部分与导电体205重叠的方式形成绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B。此外，作为上述加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适合于微细加工。另外，也可以在各自不同的条件下进行绝缘膜224A、氧化膜230A、氧化膜230B、导电膜242A及绝缘膜271A的加工。
注意，在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，可以通过该抗蚀剂掩模进行蚀刻处理来将导电体、半导体或绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet：极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。此外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时，不需要掩模。此外，通过进行灰化处理等干蚀刻处理、进行湿蚀刻处理、在进行干蚀刻处理之后进行湿蚀刻处理或者在进行湿蚀刻处理之后进行干蚀刻处理，可以去除抗蚀剂掩模。
再者，也可以在抗蚀剂掩模下使用由绝缘体或导电体构成的硬掩模。当使用硬掩模时，可以在导电膜242A上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。对导电膜242A等进行的蚀刻既可以在去除抗蚀剂掩模后进行，又可以不去除抗蚀剂掩模进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。可以在导电膜242A等的蚀刻之后，通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，不一定需要去除硬掩模。在本实施方式中，将绝缘层271B用作硬掩模。
在此，绝缘层271B被用作导电层242B的掩模，如图15B至图15D所示，导电层242B在侧面与顶面之间不具有弯曲面。由此，图7B及图7D所示的导电体242a及导电体242b的侧面与顶面交叉的端部成为角状。在导电体242的侧面与顶面交叉的端部成为角状时，与该端部具有曲面的情况相比，导电体242的截面积增大。由此，导电体242的电阻下降，从而可以增大晶体管200的通态电流。
另外，如图15B至图15D所示，绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B的截面形状也可以为锥形形状。注意，在本说明书等中，锥形形状是指构成要素的侧面的至少一部分相对于衬底面倾斜地设置的形状。例如，倾斜的侧面和衬底面所形成的角度(以下，有时称为锥角)优选小于90°。绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B例如以锥角为60°以上且小于90°的方式形成。在截面具有这样的锥形形状时，以后的工序中的绝缘体275等的覆盖性得到提高，可以减少空洞等缺陷。
但是，不局限于此，也可以采用绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B的侧面大致垂直于绝缘体222的顶面的结构。通过采用这样的结构，在设置多个晶体管200时可以实现小面积化及高密度化。
此外，有时在上述蚀刻工序中产生的副产物以层状形成在绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B的侧面。在此情况下，该层状的副产物形成在绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B与绝缘体275间。因此，优选去除接触于绝缘体222的顶面的该层状的副产物。
接着，以覆盖绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B的方式形成绝缘体275(参照图16A至图16D)。在此，绝缘体275优选与绝缘体222的顶面及绝缘体224的侧面密接。绝缘体275可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。绝缘体275优选使用抑制氧透过的功能的绝缘膜。例如，作为绝缘体275可以利用溅射法形成氧化铝且在其上利用PEALD法形成氮化硅。在绝缘体275具有这种叠层结构时，抑制水、氢等杂质及氧的扩散的功能有时得到提高。
如此，可以由具有抑制氧扩散的功能的绝缘体275及绝缘层271B覆盖氧化物230a、氧化物230b及导电层242B。由此，可以抑制在后面工序中氧从绝缘体280等直接扩散到绝缘体224、氧化物230a、氧化物230b及导电层242B中。
接着，在绝缘体275上形成成为绝缘体280的绝缘膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成该绝缘膜。例如，作为该绝缘膜通过溅射法形成氧化硅膜即可。通过在含氧气氛下使用溅射法形成成为绝缘体280的绝缘膜，可以形成包含过剩氧的绝缘体280。通过使用不需要利用包含氢的分子作为沉积气体的溅射法，可以降低绝缘体280中的氢浓度。此外，在形成该绝缘膜之前也可以进行热处理。该热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成该绝缘膜。通过进行这种处理，可以去除附着于绝缘体275的表面等的水分及氢，而且减少氧化物230a、氧化物230b及绝缘体224中的水分浓度及氢浓度。该热处理可以采用上述热处理的条件。
接着，通过对上述成为绝缘体280的绝缘膜进行CMP处理，形成其顶面平坦的绝缘体280(参照图16A至图16D)。此外，也可以在绝缘体280上例如通过溅射法进行氮化硅的形成，直到该氮化硅到达绝缘体280为止进行CMP处理。
接着，对绝缘体280的一部分、绝缘体275的一部分、绝缘层271B的一部分、导电层242B的一部分进行加工来形成到达氧化物230b的开口。该开口优选以与导电体205重叠的方式形成。通过形成该开口，形成绝缘体271a、绝缘体271b、导电体242a、导电体242b(参照图17A至图17D)。
在此，如图17B及图17C所示，绝缘体280、绝缘体275、绝缘体271及导电体242的侧面形状有时为锥形形状。另外，绝缘体280的锥角有时大于导电体242的锥角。另外，虽然在图17A至图17C中没有示出，但是在形成上述开口时氧化物230b的顶部有时被去除。
此外，可以对绝缘体280的一部分、绝缘体275的一部分、绝缘层271B的一部分、导电层242B的一部分通过干蚀刻法或湿蚀刻法进行加工。利用干蚀刻法的加工适合于微细加工。此外，该加工也可以以互不相同的条件进行。例如，也可以通过干蚀刻法对绝缘体280的一部分进行加工，通过湿蚀刻法对绝缘体275的一部分及绝缘层271B的一部分进行加工，通过干蚀刻法对导电层242B的一部分进行加工。
在此，有时发生如下：杂质附着于氧化物230a的侧面、氧化物230b的顶面及侧面、导电体242的侧面以及绝缘体280的侧面等；或者该杂质扩散到它们的内部。可以进行去除这些杂质的工序。另外，有时因上述干蚀刻在氧化物230b的表面上形成损伤区域。也可以去除这样的损伤区域。作为该杂质，可以举出起因于如下成分的杂质：绝缘体280、绝缘体275、绝缘层271B的一部分及导电层242B所包含的成分；包含于形成上述开口时使用的装置所使用的构件中的成分；用于蚀刻的气体或液体所包含的成分等。作为该杂质，例如有铪、铝、硅、钽、氟、氯等。
尤其是，铝或硅等杂质妨碍氧化物230b的CAAC-OS化。因此，优选减少或去除铝或硅等妨碍CAAC-OS化的杂质元素。例如，氧化物230b及其附近的铝原子的浓度可以为5.0原子％以下，优选为2.0原子％以下，更优选为1.5原子％以下，进一步优选为1.0原子％以下，尤其优选小于0.3原子％。
有时将被铝或硅等杂质妨碍CAAC-OS化而成为a-like OS(amorphous-like oxidesemiconductor)的金属氧化物的区域称为非CAAC区域。在非CAAC区域中，结晶结构的致密度降低，所以产生大量VOH而晶体管容易被常开启化。由此，优选减少或去除氧化物230b中的非CAAC区域。
相对于此，氧化物230b优选具有层状的CAAC结构。尤其是，优选氧化物230b的漏极的下端部也具有CAAC结构。在此，在晶体管200中，导电体242a或导电体242b及其附近被用作漏极。换言之，导电体242a(导电体242b)的下端部附近的氧化物230b优选具有CAAC结构。如此，通过去除对漏极耐压带来显著影响的漏极端部中的氧化物230b的损伤区域而使其具有CAAC结构，可以进一步抑制晶体管200的电特性的变动。此外，可以进一步提高晶体管200的可靠性。
为了去除在上述蚀刻工序中附着于氧化物230b表面的杂质等，进行洗涤处理。作为洗涤方法，有使用洗涤液等的湿式洗涤(也可以称为湿蚀刻处理)、使用等离子体的等离子体处理、使用热处理的洗涤等，也可以适当地组合上述洗涤。注意，通过进行该洗涤处理有时上述槽部变深。
作为湿式洗涤，可以使用用碳酸水或纯水稀释氨水、草酸、磷酸或氢氟酸等而成的水溶液、纯水或碳酸水等进行洗涤处理。或者，可以使用上述水溶液、纯水或碳酸水进行超声波洗涤。此外，也可以适当地组合上述洗涤。
注意，在本说明书等中，有时将用纯水稀释氟化氢酸的水溶液称为稀氟化氢酸且将用纯水稀释氨水的水溶液称为稀氨水。此外，该水溶液的浓度、温度等根据要去除的杂质、被洗涤的半导体装置的结构等适当地调整即可。稀氨水的氨浓度设定为0.01％以上且5％以下，优选设定为0.1％以上且0.5％以下即可。此外，稀氟化氢酸的氟化氢浓度设定为0.01ppm以上且100ppm以下，优选设定为0.1ppm以上且10ppm以下即可。
此外，作为超声波洗涤优选使用200kHz以上，更优选为900kHz以上的频率。通过使用该频率，可以降低对氧化物230b等造成的损伤。
此外，可以多次进行上述洗涤处理，也可以按每个洗涤处理改变洗涤液。例如，也可以作为第一洗涤处理进行使用稀氟化氢酸或稀氨水的处理，作为第二洗涤处理进行使用纯水或碳酸水的处理。
作为上述洗涤处理，在本实施方式中，使用稀氨水进行湿式洗涤。通过进行该洗涤处理，可以去除附着于氧化物230a、氧化物230b等的表面或者扩散到其内部的杂质。并且，可以提高氧化物230b的结晶性。
也可以在上述蚀刻或上述洗涤后进行热处理。热处理以100℃以上且450℃以下，优选以350℃以上且400℃以下进行即可。热处理在氮气体、惰性气体或包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，热处理优选在氧气氛下进行。由此，对氧化物230a及氧化物230b供应氧，从而可以减少氧空位(VO)。此外，通过进行上述热处理，可以提高氧化物230b的结晶性。热处理也可以在减压状态下进行。或者，也可以在氧气氛下进行热处理，然后以不暴露于大气的方式在氮气氛下连续地进行热处理。
接着，形成绝缘膜252A(参照图18A至图18D)。绝缘膜252A可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。绝缘膜252A优选利用ALD法形成。如上所述，绝缘膜252A优选形成得薄，需要将厚度不均匀性抑制为小。对此，ALD法是交替地导入前驱物及反应物(例如，氧化剂等)进行的沉积方法，由于膜的厚度可以根据反复该循环的次数进行调整，所以可以精密地调整厚度。另外，如图18B及图18C所示，绝缘膜252A需要以高覆盖性形成在绝缘体280等中形成的开口的底面及侧面。尤其是，绝缘膜252A优选以高覆盖性形成在氧化物230的顶面及侧面、导电体242的侧面。由于可以在上述开口的底面及侧面上沉积每一层的原子层，所以可以在该开口中以高覆盖性形成绝缘膜252A。
另外，当利用ALD法形成绝缘膜252A时，作为氧化剂可以使用臭氧(O3)、氧(O2)、水(H2O)等。通过使用不包含氢的臭氧(O3)、氧(O2)等作为氧化剂，可以减少扩散到氧化物230b的氢。
在本实施方式中，作为绝缘膜252A通过热ALD法形成氧化铝。
接着，优选在含氧气氛下进行微波处理(参照图18A至图18D)。在此，微波处理例如是指使用包括利用微波生成高密度等离子体的电源的装置的处理。另外，在本说明书等中，微波是指具有300MHz以上且300GHz以下的频率的电磁波。
图18B至图18D所示的虚线表示微波、RF等高频、氧等离子体或氧自由基等。微波处理例如优选使用包括用微波产生高密度等离子体的电源的微波处理装置。在此，将微波处理装置的频率设定为300MHz以上且300GHz以下，优选为2.4GHz以上且2.5GHz以下，例如为2.45GHz即可。通过使用高密度等离子体，可以生成高密度的氧自由基。另外，微波处理装置的施加微波的电源的功率为1000W以上且10000W以下，优选为2000W以上且5000W以下即可。此外，微波处理装置也可以包括对衬底一侧施加RF的电源。此外，通过对衬底一侧施加RF，可以将由高密度等离子体生成的氧离子高效地导入到氧化物230b中。
此外，上述微波处理优选在减压下进行，压力为10Pa以上且1000Pa以下，优选为300Pa以上且700Pa以下即可。此外，处理温度为750℃以下，优选为500℃以下，例如为400℃左右即可。此外，也可以在进行氧等离子体处理之后以不暴露于大气的方式连续进行热处理。例如，以100℃以上且750℃以下，优选以300℃以上且500℃以下进行热处理即可。
另外，例如，上述微波处理使用氧气体及氩气体进行即可。在此，氧流量比(O2/(O2+Ar))大于0％且为100％以下即可。优选的是，氧流量比(O2/(O2+Ar))大于0％且为50％以下即可。更优选的是，氧流量比(O2/(O2+Ar))为10％以上且40％以下即可。进一步优选的是，氧流量比(O2/(O2+Ar))为10％以上且30％以下即可。如此，通过在含氧气氛下进行微波处理，可以降低区域230bc中的载流子浓度。另外，通过在微波处理中防止对处理室导入过多的氧，可以防止在区域230ba及区域230bb中载流子浓度过度地降低。
如图18B至图18D所示，通过在含氧气氛下进行微波处理，可以使用微波或RF等高频使氧气体等离子体化而使该氧等离子体作用于氧化物230b的导电体242a与导电体242b间的区域。此时，也可以将微波或RF等高频照射到区域230bc。换言之，可以使该微波或RF等高频、氧等离子体等在图8A所示的区域230bc中作用。通过等离子体、微波等的作用，可以使区域230bc的VOH分开来从区域230bc去除氢(H)。换言之，可以在区域230bc中发生“VOH→H+VO”的反应而减少包含在区域230bc中的VOH。因此，可以减少区域230bc中的氧空位及VOH而降低载流子浓度。此外，通过对形成在区域230bc中的氧空位供应在上述氧等离子体中产生的氧自由基或包含在绝缘体250中的氧，可以进一步降低区域230bc中的氧空位，由此可以降低载流子浓度。
另一方面，在图8A所示的区域230ba及区域230bb上设置导电体242a及导电体242b。在此，导电体242优选被用作在含氧气氛下进行微波处理时保护免受微波、RF等高频或氧等离子体等的作用的遮蔽膜。由此，导电体242优选具有遮蔽300MHz以上且300GHz以下，例如2.4GHz以上且2.5GHz以下的电磁波的功能。
如图18B至图18D所示，导电体242a及导电体242b遮蔽微波或RF等高频、氧等离子体等的作用，所以不作用于区域230ba及区域230bb。由此，通过微波处理在区域230ba及区域230bb中不发生VOH的下降及过多的氧的供应，所以可以防止载流子浓度的降低。
另外，以与导电体242a及导电体242b的侧面接触的方式设置有具有氧阻挡性的绝缘体252。因此，可以抑制因微波处理而氧化膜形成在导电体242a及导电体242b的侧面。
如上所述，可以在氧化物半导体的区域230bc中选择性地去除氧空位及VOH而使区域230bc成为i型或实质上i型。并且，可以抑制被用作源极区域或漏极区域的区域230ba及区域230bb被供应过多的氧而保持n型化。由此，可以抑制晶体管200的电特性变动而抑制在衬底面内晶体管200的电特性不均匀。
另外，在微波处理中，有时由于微波与氧化物230b中的分子的电磁相互作用而对氧化物230b直接传递热能。有时因该热能而氧化物230b被加热。有时将该热处理称为微波退火。通过在含氧气氛下进行微波处理，有时可以得到与氧退火相等的效果。另外，可认为：在氧化物230b包含氢时，上述热能传递到氧化物230b中的氢而被活性化的氢从氧化物230b释放。
接着，形成绝缘膜250A(参照图19A至图19D)。在此，也可以在形成绝缘膜250A之前进行热处理，并且优选的是，该热处理在减压下进行，以不暴露于大气的方式连续形成绝缘膜250A。此外，该热处理优选在包含氧的气氛下进行。通过进行这种处理，可以去除附着于绝缘膜252A的表面等的水分及氢，而且减少氧化物230a、氧化物230b中的水分浓度及氢浓度。热处理的温度优选为100℃以上且400℃以下。
可以利用溅射法、CVD法、PECVD法、MBE法、PLD法、ALD法等形成绝缘膜250A。绝缘膜250A优选通过使用减少或去除氢原子的气体的沉积方法形成。由此，可以降低绝缘膜250A的氢浓度。绝缘膜250A在后面工序中成为隔着厚度较小的绝缘体252与氧化物230b相对的绝缘体250a，所以如此那样氢浓度得到降低是优选的。
在本实施方式中，作为绝缘膜250A通过PECVD法形成氧氮化硅。
另外，当作为绝缘体250采用图8B所示的两层的叠层结构时，在形成上述绝缘膜250A之后形成成为绝缘体250b的绝缘膜即可。成为绝缘体250b的绝缘膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。成为绝缘体250b的绝缘膜优选使用具有抑制氧的扩散的功能的绝缘体形成。通过采用这种结构，可以抑制包含在绝缘体250a中的氧扩散到导电体260。换言之，可以抑制对氧化物230供应的氧量的减少。此外，可以抑制因包含在绝缘体250a中的氧导致的导电体260的氧化。成为绝缘体250b的绝缘膜可以使用与绝缘体222同样的材料设置。例如，作为成为绝缘体250b的绝缘膜利用热ALD法形成氧化铪即可。
另外，也可以在形成绝缘膜250A之后进行微波处理(参照图19A至图19D)。该微波处理也可以利用形成上述绝缘膜252A之后进行的微波处理的条件。另外，也可以在形成绝缘膜250A之后进行微波处理而不进行形成绝缘膜252A后的微波处理。另外，在如上所述设置成为绝缘体250b的绝缘膜的情况下，也可以在沉积后进行微波处理。该微波处理也可以利用形成上述绝缘膜252A之后进行的微波处理的条件。另外，也可以在形成成为绝缘体250b的绝缘膜之后进行微波处理而不进行形成绝缘膜252A或绝缘膜250A后的微波处理。
另外，也可以在形成绝缘膜252A、绝缘膜250A后以及形成成为绝缘体250b的绝缘膜后的微波处理之后保持减压状态下进行热处理。通过进行这种处理，可以高效地去除绝缘膜252A中、绝缘膜250A中、成为绝缘体250b的绝缘膜中、氧化物230b中及氧化物230a中的氢。此外，氢的一部分有时被导电体242(导电体242a及导电体242b)吸杂。此外，也可以反复在进行微波处理之后保持减压状态进行热处理的步骤。通过反复进行热处理，可以进一步高效地去除绝缘膜252A中、绝缘膜250A中、成为绝缘体250b的绝缘膜中、氧化物230b中及氧化物230a中的氢。注意，热处理温度优选为300℃以上且500℃以下。上述微波处理，即微波退火也可以兼作该热处理。在通过微波退火氧化物230b等充分地被加热时，也可以不进行该热处理。
此外，通过进行微波处理而改变绝缘膜252A、绝缘膜250A及成为绝缘体250b的绝缘膜的膜品质，可以抑制氢、水、杂质等的扩散。由此，可以抑制因成为导电体260的导电膜的沉积等后工序或热处理等后处理而氢、水、杂质等经过绝缘体252扩散到氧化物230b、氧化物230a等。
接着，形成绝缘膜254A(参照图20A至图20D)。绝缘膜254A可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。与绝缘膜252A同样，绝缘膜254A优选利用ALD法形成。通过利用ALD法形成绝缘膜254A，可以以高覆盖性形成较薄的绝缘膜254A。在本实施方式中，作为绝缘膜254A利用PEALD法形成氮化硅。
接着，依次形成成为导电体260a的导电膜及成为导电体260b的导电膜。成为导电体260a的导电膜及成为导电体260b的导电膜可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，利用ALD法作为成为导电体260a的导电膜形成氮化钛，利用CVD法作为成为导电体260b的导电膜形成钨。
接着，通过利用CMP处理直到绝缘体280露出为止对绝缘膜252A、绝缘膜250A、绝缘膜254A、成为导电体260a的导电膜及成为导电体260b的导电膜进行抛光，来形成绝缘体252、绝缘体250、绝缘体254及导电体260(导电体260a及导电体260b)(参照图21A至图21D)。由此，绝缘体252以覆盖到达氧化物230b的开口的方式配置。此外，导电体260隔着绝缘体252、绝缘体250以填充上述开口的方式配置。
接着，也可以在与上述热处理同样的条件下进行热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该热处理，可以减少绝缘体250及绝缘体280中的水分浓度及氢浓度。此外，在上述热处理之后，以不暴露于大气的方式连续地进行绝缘体282的形成。
接着，在绝缘体252、绝缘体250、导电体260及绝缘体280上形成绝缘体282(参照图21A至图21D)。绝缘体282可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成。绝缘体282优选使用溅射法形成。通过使用不需要利用包含氢的分子作为沉积气体的溅射法，可以降低绝缘体282中的氢浓度。
在本实施方式中，作为绝缘体282在包含氧气体气氛下使用铝靶材通过脉冲DC溅射法形成氧化铝。通过使用脉冲DC溅射法，可以使厚度更均匀而提高溅射速率及膜品质。
另外，通过使用溅射法在含氧气氛下形成绝缘体282，可以在进行沉积的同时对绝缘体280添加氧。由此，可以使绝缘体280包含过剩氧。此时，优选在加热衬底的同时形成绝缘体282。
接着，通过光刻法在绝缘体282上形成蚀刻掩模，直到使绝缘体214的顶面露出为止对绝缘体282的一部分、绝缘体280的一部分、绝缘体275的一部分、绝缘体222的一部分及绝缘体216的一部分进行加工(参照图22A至图22D)。在进行该加工时，可以使用湿蚀刻，但是对微型加工来说干蚀刻是优选的。
接着，也可以进行热处理。热处理以250℃以上且650℃以下的温度，优选以350℃以上且600℃以下的温度进行即可。另外，该热处理优选以低于形成氧化膜230B后进行的热处理温度进行。此外，热处理在氮气体或惰性气体气氛下进行。通过进行该热处理，添加到绝缘体280的氧的一部分经过绝缘体250等而扩散到氧化物230。
通过进行该热处理，可以从因加工绝缘体282、绝缘体280、绝缘体275、绝缘体222及绝缘体216而形成的绝缘体280的侧面向外部释放包含在绝缘体280中的氧及键合于该氧的氢。注意，键合于氧的氢被释放为水。因此，可以减少包含在绝缘体280中的不需的氧以及氢。
并且，在氧化物230的与导电体260重叠的区域中，以与氧化物230的顶面及侧面接触的方式设置有绝缘体252。绝缘体252具有氧阻挡性，因此可以减少过多的氧扩散到氧化物230。由此，可以以避免过多的氧的供应的方式将氧供应到区域230bc及其附近。由此，可以在抑制过多的氧导致导电体242的侧面的氧化的同时减少形成在区域230bc中的氧空位及VOH。因此，可以提高晶体管200的电特性及可靠性。
另一方面，当使晶体管200高密度集成化时，有时相对于一个晶体管200的绝缘体280的体积过小。此时，在上述热处理中，扩散到氧化物230的氧之量显著少。当在氧含量不十分的氧化物绝缘体(例如，绝缘体250等)接触的状态下对氧化物230进行加热时，构成氧化物230的氧有可能脱离。但是，在本实施方式所示的晶体管200中，在氧化物230的与导电体260重叠的区域中，以与氧化物230的顶面及侧面接触的方式设置有绝缘体252。因为绝缘体252具有氧阻挡性，所以上述热处理中也可以减少氧从氧化物230脱离。由此，可以减少形成在区域230bc中的氧空位及VOH。因此，可以提高晶体管200的电特性及可靠性。
如上所述，在根据本实施方式的半导体装置中，在绝缘体280所供应的氧量较多的情况和绝缘体280所供应的氧量较少的情况下，都可以形成具有良好的电特性及高可靠性的晶体管。因此，可以提供一种衬底面内的晶体管200的电特性不均匀得到抑制的半导体装置。
接着，在绝缘体282上形成绝缘体283(参照图23A至图23D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成绝缘体283。绝缘体283优选使用溅射法形成。通过使用不需要利用包含氢的分子作为沉积气体的溅射法，可以降低绝缘体283中的氢浓度。此外，绝缘体283也可以采用多层结构。例如，也可以通过溅射法形成氮化硅，并在该氮化硅上通过ALD法形成氮化硅。通过使用阻挡性高的绝缘体283及绝缘体214包围晶体管200，可以防止水分及氢从外部进入。
接着，在绝缘体283上形成绝缘体274。绝缘体274可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为绝缘体274利用CVD法形成氧化硅。
接着，通过使用CMP处理直到绝缘体283露出为止对绝缘体274进行抛光，来使绝缘体274的顶面平坦(参照图23A至图23D)。有时通过该CMP处理绝缘体283的顶面的一部分被去除。
接着，在绝缘体274及绝缘体283上形成绝缘体285(参照图24A至图24D)。绝缘体285可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成。绝缘体285优选使用溅射法形成。通过使用不需要利用包含氢的分子作为沉积气体的溅射法，可以降低绝缘体285中的氢浓度。
在本实施方式中，作为绝缘体285通过溅射法形成氧化硅。
接着，在绝缘体271、绝缘体275、绝缘体280、绝缘体282、绝缘体283及绝缘体285中形成到达导电体242的开口(参照图24A及图24B)。在形成该开口时，可以利用光刻法。注意，在图24A中该开口在俯视时的形状为圆形，但是不局限于此。例如，在俯视时，该开口也可以具有椭圆等大致圆形形状、四角形等多角形形状、使四角形等多角形的角部带弧形的形状。
接着，形成成为绝缘体241的绝缘膜，并对该绝缘膜进行各向异性蚀刻来形成绝缘体241(参照图24B)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成成为绝缘体241的绝缘膜。作为成为绝缘体241的绝缘膜，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选通过ALD法形成氧化铝，在其上使用PEALD法形成氮化硅。氮化硅对氢具有高阻挡性，所以是优选的。
此外，作为对成为绝缘体241的绝缘膜进行的各向异性蚀刻，例如可以采用干蚀刻法等。通过在开口的侧壁部设置绝缘体241，可以抑制来自外部的氧的透过，并防止接下来要形成的导电体240a及导电体240b的氧化。此外，可以防止包含在绝缘体280等中的水、氢等杂质扩散到导电体240a及导电体240b。
接着，形成成为导电体240a及导电体240b的导电膜。成为导电体240a及导电体240b的导电膜优选具有包含具有抑制水、氢等杂质的透过的功能的导电体的叠层结构。例如，可以具有氮化钽、氮化钛等与钨、钼、铜等的叠层。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成成为导电体240的导电膜。
接着，通过进行CMP处理，去除成为导电体240a及导电体240b的导电膜的一部分，使绝缘体285的顶面露出。其结果是，该导电膜只残留在开口中，由此可以形成其顶面平坦的导电体240a及导电体240b(参照图24A至图24D)。注意，有时由于该CMP处理而绝缘体285的顶面的一部分被去除。
接着，形成成为导电体246的导电膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成成为导电体246的导电膜。
接着，通过光刻法对成为导电体246的导电膜进行加工，来形成与导电体240a的顶面接触的导电体246a及与导电体240b的顶面接触的导电体246b。此时，导电体246a及导电体246b与绝缘体285不重叠的区域的绝缘体285的一部分有时被去除。
通过上述工序，可以制造包括图7A至图7D所示的晶体管200的半导体装置。如图13A至图24D所示，通过使用本实施方式所示的半导体装置的制造方法，可以制造晶体管200。
<微波处理装置>
以下，说明可以在上述半导体装置的制造方法中使用的微波处理装置。
首先，参照图25至图28对制造半导体装置等时杂质混入较少的制造装置的结构进行说明。
图25示意性地示出单片式多室制造装置2700的俯视图。制造装置2700包括：具备收纳衬底的盒2761和进行衬底对准的对准机2762的大气侧衬底供应室2701；从大气侧衬底供应室2701传送衬底的大气侧衬底传送室2702；进行衬底的搬入且将室内的压力从大气压切换为减压或从减压切换为大气压的装载闭锁室2703a；进行衬底的搬出且将室内的压力从减压切换为大气压或从大气压切换为减压的卸载闭锁室2703b；在真空中进行衬底的传送的传送室2704；处理室2706a；处理室2706b；处理室2706c；以及处理室2706d。
此外，大气侧衬底传送室2702与装载闭锁室2703a以及卸载闭锁室2703b连接，装载闭锁室2703a以及卸载闭锁室2703b与传送室2704连接，传送室2704与处理室2706a、处理室2706b、处理室2706c以及处理室2706d连接。
在各室之间的连接部设置有闸阀GV，由此除了大气侧衬底供应室2701及大气侧衬底传送室2702以外，各室可以独立地保持为真空状态。在大气侧衬底传送室2702中设置有传送机器人2763a，并且在传送室2704中设置有传送机器人2763b。通过利用传送机器人2763a及传送机器人2763b可以在制造装置2700中传送衬底。
传送室2704及各处理室的背压(全压)例如为1×10-4Pa以下，优选为3×10-5Pa以下，更优选为1×10-5Pa以下。传送室2704及各处理室的质量电荷比(m/z)是18的气体分子(原子)的分压例如为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。此外，传送室2704及各处理室的m/z是28的气体分子(原子)的分压例如为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。传送室2704及各处理室的m/z是44的气体分子(原子)的分压例如为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。
传送室2704及各处理室内的全压及分压可以使用质量分析器测量。例如，使用由ULVAC，Inc.制造的四极质量分析器(也称为Q-mass)Qulee CGM-051即可。
此外，传送室2704及各处理室优选具有外部泄漏或内部泄漏少的结构。例如，传送室2704及各处理室的泄漏率为3×10-6Pa·m3/s以下，优选为1×10-6Pa·m3/s以下。此外，例如，将m/z是18的气体分子(原子)的泄漏率设定为1×10-7Pa·m3/s以下，优选设定为3×10- 8Pa·m3/s以下。此外，例如，将m/z是28的气体分子(原子)的泄漏率设定为1×10-5Pa·m3/s以下，优选设定为1×10-6Pa·m3/s以下。此外，例如，将m/z是44的气体分子(原子)的泄漏率设定为3×10-6Pa·m3/s以下，优选设定为1×10-6Pa·m3/s以下。
泄漏率可以根据利用上述质量分析器测量出的全压及分压算出。泄漏率取决于外部泄漏及内部泄漏。外部泄漏是指由于微小的孔或密封不良等，气体从真空系统的外部流入的现象。内部泄漏起因于来自真空系统中的阀等隔板的泄漏或来自内部构件的释放气体。为了将泄漏率设定为上述数值以下，需要从外部泄漏及内部泄漏的两个方面采取措施。
例如，优选使用金属垫片对传送室2704及各处理室的开闭部分进行密封。金属垫片优选使用由氟化铁、氧化铝或氧化铬覆盖的金属。金属垫片的紧密性比O形环高，因此可以降低外部泄漏。通过利用由氟化铁、氧化铝、氧化铬等覆盖钝态的金属，可以抑制从金属垫片释放的包含杂质的释放气体，由此可以降低内部泄漏。
作为构成制造装置2700的构件，使用包含杂质的释放气体少的铝、铬、钛、锆、镍或钒。另外，也可以使用上述包含杂质的释放气体少的金属覆盖含有铁、铬及镍等的合金。含有铁、铬及镍等的合金具有刚性，耐热且适于加工。在此，通过进行抛光等减少构件表面上的凹凸以缩小表面积，可以减少释放气体。
或者，也可以使用氟化铁、氧化铝、氧化铬等覆盖上述制造装置2700的构件。
制造装置2700的构件优选尽量只由金属构成，例如当设置由石英等构成的观察窗(viewing window)等时，为了抑制释放气体，优选由其厚度薄的氟化铁、氧化铝或氧化铬等覆盖观察窗的表面。
虽然存在于传送室2704及各处理室内的附着物附着于内壁等而不影响到传送室2704及各处理室的压力，但是该附着物成为对传送室2704及各处理室进行排气时产生的气体释放的原因。因此，虽然泄漏率与排气速度不相关，但是使用排气能力高的泵尽量地使存在于传送室2704及各处理室内的附着物脱离并预先进行排气是十分重要的。为了促进附着物的脱离，也可以对传送室2704及各处理室进行烘烤。通过进行烘烤，可以将附着物的脱离速度提高到10倍左右。烘烤以100℃以上且450℃以下进行即可。此时，通过在将惰性气体导入传送室2704及各处理室的同时去除附着物，可以进一步提高仅通过排气不容易脱离的水等的脱离速度。此外，通过对导入的惰性气体以与烘烤温度相同程度的温度进行加热，可以进一步提高附着物的脱离速度。这里，作为惰性气体优选使用稀有气体。
此外，优选通过导入被加热的稀有气体等惰性气体或氧等提高传送室2704及各处理室内的压力，并在经过一定时间之后再次对传送室2704及各处理室进行排气处理。可以由被加热的气体的导入使传送室2704及各处理室内的附着物脱离，由此可以减少存在于传送室2704及各处理室内的杂质。有效的是将该处理反复进行2次以上且30次以下，优选为5次以上且15次以下。具体地，通过导入40℃以上且400℃以下，优选为50℃以上且200℃以下的惰性气体或氧等来将传送室2704及各处理室内的压力设定为0.1Pa以上且10kPa以下，优选为1Pa以上且1kPa以下，更优选为5Pa以上且100Pa以下，并将保持压力的期间设定为1分钟以上且300分钟以下，优选为5分钟以上且120分钟以下，即可。然后，对传送室2704及各处理室进行排气5分钟以上且300分钟以下，优选为10分钟以上且120分钟以下。
接着，使用图26所示的截面示意图说明处理室2706b及处理室2706c。
处理室2706b及处理室2706c例如是能够对被处理物进行微波处理的处理室。注意，处理室2706b与处理室2706c的不同之处仅在于进行微波处理时的气氛。因为处理室2706b和处理室2706c的其他结构相同，所以下面一并说明。
处理室2706b及处理室2706c包括缝隙天线板2808、电介质板2809、衬底架2812以及排气口2819。此外，在处理室2706b及处理室2706c的外部等设置有气体供应源2801、阀2802、高频产生器2803、波导管2804、模式转换器2805、气体管2806、波导管2807、匹配器(matching box)2815、高频电源2816、真空泵2817以及阀2818。
高频产生器2803通过波导管2804与模式转换器2805连接。模式转换器2805通过波导管2807与缝隙天线板2808连接。缝隙天线板2808与电介质板2809接触地配置。此外，气体供应源2801通过阀2802与模式转换器2805连接。并且，由经过模式转换器2805、波导管2807及电介质板2809的气体管2806对处理室2706b及处理室2706c导入气体。此外，真空泵2817具有通过阀2818及排气口2819从处理室2706b及处理室2706c排出气体等的功能。此外，高频电源2816通过匹配器2815与衬底架2812连接。
衬底架2812具有保持衬底2811的功能。例如，衬底架2812具有对衬底2811进行静电卡盘或机械卡盘的功能。此外，衬底架2812具有由高频电源2816供应功率的电极的功能。此外，衬底架2812在其内部包括加热机构2813并具有对衬底2811进行加热的功能。
作为真空泵2817，可以使用例如干燥泵、机械增压泵、离子泵、钛升华泵、低温泵或涡轮分子泵等。此外，除了真空泵2817以外，还可以使用低温冷阱。当使用低温泵及低温冷阱时可以高效地排出水，这是特别优选的。
作为加热机构2813，例如使用利用电阻发热体等进行加热的加热机构即可。或者，还可以使用利用被加热的气体等介质的热传导或热辐射来进行加热的加热机构。例如，可以使用GRTA(Gas Rapid Thermal Annealing：气体快速热退火)或LRTA(Lamp RapidThermal Annealing：灯快速热退火)等的RTA(Rapid Thermal Annealing：快速热退火)。GRTA利用高温气体进行热处理。作为气体使用惰性气体。
此外，气体供应源2801可以通过质量流量控制器与精制器连接。作为气体，优选使用露点为-80℃以下，优选为-100℃以下的气体。例如，可以使用氧气体、氮气体及稀有气体(氩气体等)。
作为电介质板2809例如使用氧化硅(石英)、氧化铝(alumina)或氧化钇(yttria)等即可。此外，也可以在电介质板2809的表面进一步形成有其他保护层。作为保护层可以使用氧化镁、氧化钛、氧化铬、氧化锆、氧化铪、氧化钽、氧化硅、氧化铝或氧化钇等。因为电介质板2809暴露于后述的高密度等离子体2810的特别高密度区域中，所以通过设置保护层可以减轻损伤。其结果是，可以抑制进行处理时的微粒的增加等。
高频产生器2803具有例如产生0.3GHz以上且3.0GHz以下、0.7GHz以上且1.1GHz以下或者2.2GHz以上且2.8GHz以下的微波的功能。高频产生器2803所产生的微波通过波导管2804传送到模式转换器2805。在模式转换器2805中，将被传送的TE模式的微波转换为TEM模式的微波。然后，该微波通过波导管2807传送到缝隙天线板2808。在缝隙天线板2808中设置有多个缝隙，微波透过该缝隙及电介质板2809。然后，在电介质板2809的下方产生电场而可以生成高密度等离子体2810。高密度等离子体2810包括根据从气体供应源2801供应的气体种类的离子及自由基。例如，高密度等离子体2810包括氧自由基等。
此时，通过利用在高密度等离子体2810中生成的离子及自由基可以改善衬底2811上的膜等的品质等。此外，有时优选使用高频电源2816对衬底2811一侧施加偏压。作为高频电源2816，例如可以使用13.56MHz、27.12MHz等频率的RF(Radio Frequency)电源。通过对衬底一侧施加偏压，可以高效地使高密度等离子体2810中的离子到达衬底2811上的膜等的开口部的深部。
例如，通过从气体供应源2801导入氧，可以在处理室2706b或处理室2706c内进行使用高密度等离子体2810的氧自由基处理。
接着，使用图27所示的截面示意图说明处理室2706a及处理室2706d。
处理室2706a及处理室2706d例如是能够对被处理物照射电磁波的处理室。注意，处理室2706a与处理室2706d的不同之处仅在于电磁波的种类。因为处理室2706a和处理室2706d的其他结构大多是相同的，所以下面一并说明。
处理室2706a及处理室2706d包括一个或多个灯2820、衬底架2825、气体导入口2823以及排气口2830。此外，在处理室2706a及处理室2706d的外部等设置有气体供应源2821、阀2822、真空泵2828以及阀2829。
气体供应源2821通过阀2822与气体导入口2823连接。真空泵2828通过阀2829与排气口2830连接。灯2820与衬底架2825相对地配置。衬底架2825具有保持衬底2824的功能。此外，衬底架2825在其内部包括加热机构2826并具有对衬底2824进行加热的功能。
作为灯2820，例如可以使用具有放射可见光或紫外线光等的电磁波的功能的光源。例如，可以使用具有放射在10nm以上且2500nm以下、500nm以上且2000nm以下或者40nm以上且340nm以下的波长区域中具有峰值的电磁波的功能的光源。
例如，作为灯2820，可以使用卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的光源。
例如，从灯2820放射的电磁波的一部分或全部被衬底2824抽吸，由此可以改善衬底2824上的膜等的品质。例如，可以生成或减少缺陷、或者可以去除杂质。此外，在对衬底2824进行加热的同时生成或降低缺陷、或者去除杂质的情况下，可以高效地生成或降低缺陷、或者可以去除杂质等。
或者，例如，也可以利用从灯2820放射的电磁波使衬底架2825发热，由此对衬底2824进行加热。在此情况下，不需要在衬底架2825的内部包括加热机构2826。
真空泵2828可参照关于真空泵2817的记载。此外，加热机构2826可参照关于加热机构2813的记载。此外，气体供应源2821可参照关于气体供应源2801的记载。
可用于本实施方式的微波处理装置不局限于上述微波处理装置，可以使用图28所示的微波处理装置2900。微波处理装置2900包括石英管2901、排气口2819、气体供应源2801、阀2802、高频产生器2803、波导管2804、气体管2806、真空泵2817及阀2818。另外，微波处理装置2900在石英管2901内包括支撑多个衬底2811(2811_1至2811_n，n是2以上的整数)的衬底架2902。另外，微波处理装置2900也可以在石英管2901的外侧包括加热单元2903。
由高频产生器2803产生的微波通过波导管2804照射到设置在石英管2901内的衬底。真空泵2817通过阀2818与排气口2819连接，可以调整石英管2901内部的压力。另外，气体供应源2801通过阀2802与气体管2806连接，可以对石英管2901内导入所希望的气体。另外，通过加热单元2903可以将石英管2901内的衬底2811加热到所希望的温度。或者，也可以通过加热单元2903加热从气体供应源2801供应的气体。通过微波处理装置2900，可以对衬底2811同时进行热处理和微波处理。另外，可以在加热衬底2811之后进行微波处理。另外，可以在对衬底2811进行微波处理之后进行热处理。
可以将衬底2811_1至衬底2811_n都设为形成半导体装置或存储装置的处理衬底，也可以将衬底2811_1至衬底2811_n的一部衬底设为伪衬底。例如，也可以将衬底2811_1及衬底2811_n设为伪衬底且将衬底2811_2至衬底2811_n-1设为处理衬底。另外，也可以将衬底2811_1、衬底2811_2、衬底2811_n-1及衬底2811_n设为伪衬底且将衬底2811_3至衬底2811_n-2设为处理衬底。通过使用伪衬底，可以在微波处理或热处理时多个处理衬底均匀地被处理而可以降低处理衬底间的不均匀，所以是优选的。例如，通过将伪衬底配置在最接近于高频产生器2803及波导管2804的处理衬底上，可以抑制该处理衬底直接暴露于微波，所以是优选的。
通过使用上述制造装置，可以抑制杂质混入到被处理物并可以改善膜品质。
<半导体装置的变形例子>
以下，使用图10A至图12D说明本发明的一个方式的半导体装置的一个例子。
各附图中的A是半导体装置的俯视图。各附图中的B是沿着各附图中的A中的点划线A1-A2的部分的截面图。各附图中的C是沿着各附图中的A中的点划线A3-A4的部分的截面图。各附图中的D是沿着各附图中的A中的点划线A5-A6的部分的截面图。为了明确起见，在各附图中的A的俯视图中省略部分构成要素。
注意，在各附图中的A至D所示的半导体装置中，对具有与构成<半导体装置的结构例子>所示的半导体装置的构成要素相同的功能的结构附加相同附图标记。注意，本节中的构成半导体装置的材料可以使用在<半导体装置的结构例子>中详细说明的材料。
<半导体装置的变形例子1>
图10A至图10D所示的半导体装置是图7A至图7D所示的半导体装置的变形例子。图10A至图10D所示的半导体装置的与图7A至图7D所示的半导体装置不同之处在于：没有设置绝缘体282。因此，在图10A至图10D所示的半导体装置中，绝缘体283与导电体260的顶面、绝缘体280的顶面、绝缘体254的最上部、绝缘体250的最上部及绝缘体252的最上部接触。
例如，在利用图18或图19所示的微波处理等可以将十分的氧供应到氧化物230时，即使是不进行设置绝缘体282的情况下的向绝缘体280的氧供应，也可以使区域230bc实质i型化。在此情况下，如图10A至图10D所示，通过采用不设置绝缘体282的结构，可以使半导体装置的制造工序简化，可以实现生产率的提高。
<半导体装置的变形例子2>
图11A至图11D所示的半导体装置是图7A至图7D所示的半导体装置的变形例子。图11A至图11D所示的半导体装置的与图7A至图7D所示的半导体装置不同之处在于：设置有氧化物243(氧化物243a、氧化物243b)。氧化物243a设置在氧化物230b和导电体242a之间，氧化物243b设置在氧化物230b和导电体242b之间。在此，氧化物243a优选与氧化物230b的顶面及导电体242a的底面接触。另外，氧化物243b优选与氧化物230b的顶面及导电体242b的底面接触。
氧化物243优选具有抑制氧透过的功能。通过在被用作源电极或漏电极的导电体242与氧化物230b之间配置具有抑制氧透过的功能的氧化物243，导电体242与氧化物230b之间的电阻被减少，所以是优选的。通过采用这样的结构，有时可以提高晶体管200的电特性。此外，有时可以提高晶体管200的场效应迁移率。此外，有时可以提高晶体管200的可靠性。
作为氧化物243也可以使用包含元素M的金属氧化物。尤其是，作为元素M优选使用铝、镓、钇或锡。氧化物243的元素M的浓度优选比氧化物230b高。此外，作为氧化物243也可以使用氧化镓。此外，作为氧化物243也可以使用In-M-Zn氧化物等金属氧化物。具体而言，用于氧化物243的金属氧化物中的In与元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的In与元素M的原子个数比。此外，氧化物243的厚度优选为0.5nm以上且5nm以下，更优选为1nm以上且3nm以下，进一步优选为1nm以上且2nm以下。此外，氧化物243优选具有结晶性。在氧化物243具有结晶性的情况下，可以适当地抑制氧化物230中的氧的释放。例如，在氧化物243具有六方晶等结晶结构的情况下，有时可以抑制氧化物230中的氧的释放。
<半导体装置的变形例子3>
图12A至图12D所示的半导体装置是图7A至图7D所示的半导体装置的变形例子。图12A至图12D所示的半导体装置与图7A至图7D所示的半导体装置的不同之处在于绝缘体283与绝缘体212的顶面的一部分接触。因此，晶体管200配置在由绝缘体283及绝缘体212密封的区域中。通过上述结构，可以抑制包含在上述密封的区域外的氢混入上述密封的区域中。另外，在图12A至图12D所示的晶体管200中，绝缘体212、绝缘体283具有单层的结构，但是本发明不局限于此。例如，绝缘体212、绝缘体283也可以都具有两层以上的叠层结构。
<半导体装置的应用例子>
以下，使用图29说明本发明的一个方式的半导体装置的一个例子。
图29A示出半导体装置500的俯视图。在图29A中，平行于晶体管200的沟道长度方向的方向是x轴，垂直于x轴的方向是y轴。另外，图29B是沿着图29A中的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向的截面图。图29C是沿着图29A中的点划线A3-A4的截面图，该截面图相当于开口区域400及其附近的截面图。注意，在图29A的俯视图中，为了明确起见，省略部分构成要素。
注意，在图29A至图29C所示的半导体装置中，对具有与构成<半导体装置的结构例子>所示的半导体装置的构成要素相同的功能的结构附加相同附图标记。注意，本节中的构成半导体装置的材料可以使用在<半导体装置的结构例子>中详细说明的材料。
图29A至图29C所示的半导体装置500是图7A至图7D所示的半导体装置的变形例子。图29A至图29C所示的半导体装置500的与图7A至图7D所示的半导体装置不同之处在于：绝缘体282及绝缘体280形成有开口区域400。另外，与图7A至图7D所示的半导体装置不同之处在于：以围绕多个晶体管200的方式形成有密封部265。
半导体装置500包括排列为矩阵状的多个晶体管200及多个开口区域400。另外，在y轴方向上延伸地设置有被用作晶体管200的栅电极的多个导电体260。开口区域400形成在不与氧化物230及导电体260重叠的区域中。另外，以围绕多个晶体管200、多个导电体260及多个开口区域400的方式形成有密封部265。注意，晶体管200、导电体260及开口区域400的数量、配置以及尺寸不局限于图29所示的结构，根据半导体装置500的设计适当地设定即可。
如图29B及图29C所示，密封部265以围绕多个晶体管200、绝缘体216、绝缘体222、绝缘体275、绝缘体280及绝缘体282的方式设置。换言之，绝缘体283以覆盖绝缘体216、绝缘体222、绝缘体275、绝缘体280及绝缘体282的方式设置。另外，在密封部265，绝缘体283与绝缘体214的顶面接触。另外，在密封部265，绝缘体283和绝缘体285之间设置有绝缘体274。绝缘体274的顶面的高度与绝缘体283的最上面的高度大致一致。另外，作为绝缘体274，可以使用与绝缘体280同样的绝缘体。
通过采用这样的结构，可以由绝缘体283、绝缘体214及绝缘体212围绕多个晶体管200。在此，绝缘体283、绝缘体214及绝缘体212中的一个或多个优选被用作氢阻挡绝缘膜。由此，可以抑制包含在密封部265的区域之外的氢进入密封部265的区域中。
如图29C所示，在开口区域400中，绝缘体282具有开口部。另外，在开口区域400中，绝缘体280也可以具有与绝缘体282的开口部重叠的槽部。绝缘体280的槽部的深度最深为使绝缘体275的顶面露出的程度即可，例如，可以为绝缘体280的最大厚度的1/4以上且1/2以下左右。
另外，如图29C所示，绝缘体283在开口区域400的内侧与绝缘体282的侧面、绝缘体280的侧面及绝缘体280的顶面接触。另外，在开口区域400中，有时绝缘体274的一部分以嵌入形成于绝缘体283中的凹部的方式形成。此时，形成在开口区域400中的绝缘体274的顶面的高度与绝缘体283的最上面的高度有时大致一致。
在形成有这样的开口区域400且从绝缘体282的开口部绝缘体280露出的状态下进行热处理，由此可以在对氧化物230供应氧的同时从开口区域400将包含在绝缘体280中的氧的一部分扩散到外部。由此，可以从包含通过加热而脱离的氧的绝缘体280将十分的氧供应到氧化物半导体层中的被用作沟道形成区域的区域及其附近，并且可以防止被供应过多的氧。
此时，可以将包含在绝缘体280中的氢键合到氧，将其经过开口区域400释放到外部。键合于氧的氢被释放为水。因此，可以减少包含在绝缘体280中的氢，可以减少包含在绝缘体280中的氢进入氧化物230。
另外，在图29A中，俯视的开口区域400的形状大致为长方形，但是本发明不局限于此。例如，俯视的开口区域400的形状也可以是长方形、椭圆形、圆形、菱形或组合这些形状而成的形状。另外，开口区域400的面积及配置间距可以根据包括晶体管200的半导体装置的设计适当地设定。例如，在晶体管200的密度低的区域中，扩大开口区域400的面积或缩小开口区域400的配置间距即可。另外，例如，在晶体管200的密度高的区域中，缩小开口区域400的面积或增大开口区域400的配置间距即可。
根据本发明的一个方式可以提供一种新颖晶体管。根据本发明的一个方式可以提供一种晶体管特性的不均匀小的半导体装置。此外，根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。此外，根据本发明的一个方式可以提供一种可靠性良好的半导体装置。此外，根据本发明的一个方式可以提供一种通态电流高的半导体装置。此外，根据本发明的一个方式可以提供一种场效应迁移率高的半导体装置。此外，根据本发明的一个方式可以提供一种频率特性良好的半导体装置。此外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。此外，根据本发明的一个方式可以提供一种低功耗的半导体装置。
以上，本实施方式所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式及其他实施例等适当地组合而实施。
(实施方式4)
在本实施方式中，参照图30至图34说明半导体装置的一个方式。
[存储装置1]
图30示出根据本发明的一个方式的半导体装置(存储装置)的一个例子。在本发明的一个方式的半导体装置中，晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。此外，作为晶体管200，可以使用上述实施方式所说明的晶体管200。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流低，所以通过将其用于存储装置，可以长期保持存储内容。换言之，由于不需要刷新工作或刷新工作的频度极低，所以可以充分降低存储装置的功耗。
在图30所示的半导体装置中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。此外，布线1003与晶体管200的源极和漏极中的一个电连接，布线1004与晶体管200的第一栅极电连接，布线1006与晶体管200的第二栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接，布线1005与电容器100的另一个电极电连接。
此外，通过将图30所示的存储装置配置为矩阵状，可以构成存储单元阵列。
<晶体管300>
晶体管300设置在衬底311上，并包括被用作栅极的导电体316、被用作栅极绝缘体的绝缘体315、由衬底311的一部分构成的半导体区域313以及被用作源极区域或漏极区域的低电阻区域314a及低电阻区域314b。晶体管300可以是p沟道型或n沟道型。
在此，在图30所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸形状。此外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。此外，导电体316可以使用调整功函数的材料。因为利用半导体衬底的凸部，所以这种晶体管300也被称为FIN型晶体管。此外，也可以以与凸部的上表面接触的方式具有用来形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸形状的半导体膜。
注意，图30所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
<电容器100>
电容器100设置在晶体管200的上方。电容器100包括被用作第一电极的导电体110、被用作第二电极的导电体120及被用作介电质的绝缘体130。在此，绝缘体130优选使用可被用作上述实施方式所示的绝缘体283的绝缘体。
此外，例如，可以同时形成设置在导电体240上的导电体112及导电体110。此外，导电体112被用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。
在图30中，导电体112及导电体110具有单层结构，但是不局限于该结构，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体之间的紧密性高的导电体。
此外，绝缘体130例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并可以以叠层或单层设置。
例如，绝缘体130优选使用氧氮化硅等介电强度高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构，电容器100可以包括高介电常数(high-k)的绝缘体来确保充分的电容，并可以包括介电强度高的绝缘体来提高介电强度，从而可以抑制电容器100的静电破坏。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、包含铝及铪的氧化物、包含铝及铪的氧氮化物、包含硅及铪的氧化物、包含硅及铪的氧氮化物、包含硅及铪的氮化物等。
另一方面，作为介电强度高的材料(相对介电常数低的材料)，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
<布线层>
在各结构体之间也可以设置有包括层间膜、布线及插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在具有插头或布线的功能的导电体中，有时使用同一符号表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
例如，在晶体管300上，作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。此外，与电容器100或晶体管200电连接的导电体328及导电体330等填埋于绝缘体320、绝缘体322、绝缘体324及绝缘体326中。此外，导电体328及导电体330被用作插头或布线。
此外，被用作层间膜的绝缘体也可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，也可以通过利用化学机械抛光(CMP)法等的平坦化处理实现平坦化。
另外，也可以在绝缘体326及导电体330上设置布线层。例如，在图30中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356被用作插头或布线。
同样地，在绝缘体210、绝缘体212、绝缘体214及绝缘体216中填充有导电体218及构成晶体管200的导电体(导电体205)等。此外，导电体218被用作与电容器100或晶体管300电连接的插头或布线。再者，导电体120及绝缘体130上设置有绝缘体150。
在此，与上述实施方式所示的绝缘体241同样，以与被用作插头的导电体218的侧面接触的方式设置绝缘体217。绝缘体217以与形成在绝缘体210、绝缘体212、绝缘体214及绝缘体216中的开口的内壁接触的方式设置。换言之，绝缘体217设置在导电体218与绝缘体210、绝缘体212、绝缘体214及绝缘体216之间。导电体205可以与导电体218并行形成，所以有时以与导电体205的侧面接触的方式形成绝缘体217。
作为绝缘体217，例如可以使用氮化硅、氧化铝或氮氧化硅等绝缘体。绝缘体217以与绝缘体210、绝缘体212、绝缘体214及绝缘体222接触的方式设置，所以可以抑制水、氢等杂质从绝缘体210或绝缘体216等通过导电体218混入氧化物230中。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。此外，可以防止包含在绝缘体210或绝缘体216中的氧被导电体218吸收。
绝缘体217可以使用与绝缘体241同样的方法形成。例如，使用PEALD法形成氮化硅，使用各向异性蚀刻形成到达导电体356的开口即可。
作为能够被用作层间膜的绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，通过将相对介电常数低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
例如，绝缘体150、绝缘体210、绝缘体352及绝缘体354等优选具有相对介电常数低的绝缘体。例如，该绝缘体优选含有添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。或者，该绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅和树脂的叠层结构。由于氧化硅及氧氮化硅具有热稳定性，因此通过将其与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。
此外，通过使用具有抑制氢等杂质及氧透过的功能的绝缘体围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。因此，作为绝缘体214、绝缘体212及绝缘体350等，使用具有抑制氢等杂质及氧的透过的功能的绝缘体，即可。
作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
作为能够用于布线、插头的导电体可以使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟以及钌等的金属元素中的一种以上的材料。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
例如，作为导电体328、导电体330、导电体356、导电体218及导电体112等，可以以单层或叠层使用由上述材料形成的金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，优选使用钨。或者，优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
<设置有氧化物半导体的层的布线或插头>
注意，在将氧化物半导体用于晶体管200时，有时在氧化物半导体附近设置具有过剩氧区域的绝缘体。在此情况下，优选在该具有过剩氧区域的绝缘体和设置于该具有过剩氧区域的绝缘体的导电体之间设置具有阻挡性的绝缘体。
例如，在图30中，优选在包含过剩氧的绝缘体224及绝缘体280与导电体240之间设置绝缘体241。通过使绝缘体241与绝缘体222、绝缘体282及绝缘体283接触地设置，绝缘体224及晶体管200可以具有由具有阻挡性的绝缘体密封的结构。
也就是说，通过设置绝缘体241，可以抑制绝缘体224及绝缘体280所包含的过剩氧被导电体240吸收。此外，通过具有绝缘体241，可以抑制作为杂质的氢经过导电体240扩散到晶体管200。
此外，作为绝缘体241，优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如，优选使用氮化硅、氮氧化硅、氧化铝或氧化铪等。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。此外，例如还可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化钽等的金属氧化物等。
此外，如上述实施方式所示，晶体管200也可以采用由绝缘体212、绝缘体214、绝缘体282及绝缘体283密封的结构。通过采用上述结构，可以降低包含在绝缘体274、绝缘体150等中的氢混入到绝缘体280等中。
在此，导电体240贯通绝缘体283及绝缘体282，导电体218贯通绝缘体214、绝缘体212，并且，如上所述，绝缘体241与导电体240接触地设置，绝缘体217与导电体218接触地设置。由此，可以减少通过导电体240及导电体218混入绝缘体212、绝缘体214、绝缘体282及绝缘体283的内侧的氢。如此，可以由绝缘体212、绝缘体214、绝缘体282、绝缘体283、绝缘体241及绝缘体217密封晶体管200，而可以减少包含在绝缘体274等中的氢等杂质从外侧混入。
<切割线>
下面，对当将大面积衬底按每个半导体组件分割而得到芯片形状的多个半导体装置时设置的切割线(有时也称为分割线、分断线或截断线)进行说明。作为分割方法，例如，有时，首先在衬底中形成用来分断半导体组件的槽(切割线)之后，在切割线处截断，得到被分断(被分割)的多个半导体装置。
在此，例如，如图30所示，优选以绝缘体283和绝缘体214接触的区域重叠于切割线的方式进行设计。也就是说，在设置在包括多个晶体管200的存储单元的边缘的成为切割线的区域附近，在绝缘体282、绝缘体280、绝缘体275、绝缘体224、绝缘体222及绝缘体216中设置开口。
也就是说，在设置于绝缘体282、绝缘体280、绝缘体275、绝缘体224、绝缘体222及绝缘体216的开口中，绝缘体214与绝缘体283接触。
此外，例如，也可以在绝缘体282、绝缘体280、绝缘体275、绝缘体224、绝缘体222、绝缘体216及绝缘体214中形成开口。通过采用这种结构，在设置于绝缘体282、绝缘体280、绝缘体275、绝缘体224、绝缘体222、绝缘体216及绝缘体214的开口中，绝缘体212与绝缘体283接触。此时，也可以使用相同材料及相同方法形成绝缘体212及绝缘体283。通过使用相同的材料及相同的方法形成绝缘体212和绝缘体283，可以提高紧密性。例如，优选使用氮化硅。
通过采用该结构，可以由绝缘体212、绝缘体214、绝缘体282及绝缘体283包围晶体管200。绝缘体212、绝缘体214、绝缘体282和绝缘体283中的至少一个由于具有抑制氧、氢及水的扩散的功能，所以即使将衬底按每个形成有本实施方式所示的半导体组件的电路区域分割而加工为多个芯片，也可以防止从截断的衬底的侧面方向混入氢或水等杂质且该杂质扩散到晶体管200。
此外，通过采用该结构，可以防止绝缘体280及绝缘体224中的过剩氧扩散到外部。因此，绝缘体280及绝缘体224中的过剩氧高效地被供应到晶体管200中的形成沟道的氧化物中。由于该氧，而可以减少晶体管200中的形成沟道的氧化物的氧空位。由此，可以使晶体管200中的形成沟道的氧化物成为缺陷态密度低且具有稳定的特性的氧化物半导体。也就是说，可以在抑制晶体管200的电特性变动的同时提高可靠性。
注意，在图30所示的存储装置中作为电容器100的形状采用平面型，但是本实施方式所示的存储装置不局限于此。例如，如图31所示，作为电容器100的形状也可以采用圆柱型。图31所示的存储装置的绝缘体150下方的结构与图30所示的半导体装置相同。
图31所示的电容器100包括绝缘体130上的绝缘体150、绝缘体150上的绝缘体142、配置在形成于绝缘体150及绝缘体142的开口中的导电体115、导电体115及绝缘体142上的绝缘体145、绝缘体145上的导电体125、导电体125及绝缘体145上的绝缘体152。在此，在形成于绝缘体150及绝缘体142的开口中配置导电体115、绝缘体145及导电体125的至少一部分。
导电体115被用作电容器100的下部电极，导电体125被用作电容器100的上部电极，绝缘体145被用作电容器100的介电质。电容器100具有在绝缘体150及绝缘体142的开口中不仅在底面上而且在侧面上上部电极与下部电极隔着介电质对置的结构，因此可以增加单位面积的静电电容。该开口的深度越深，电容器100的静电电容可以越大。如此，通过增加电容器100的单位面积的静电电容，可以推进半导体装置的微型化或高集成化。
作为绝缘体152，可以使用能够被用作绝缘体280的绝缘体。此外，绝缘体142优选被用作形成绝缘体150的开口时的蚀刻停止层，并使用可以用于绝缘体214的绝缘体即可。
形成在绝缘体150及绝缘体142中的开口的俯视时的形状可以为四角形、四角形以外的多角形形状、其角部呈弧形的多角形形状或椭圆等圆形形状。在此，在俯视时优选该开口与晶体管200重叠的面积大。通过采用这种结构，可以缩减包括电容器100及晶体管200的半导体装置的占有面积。
导电体115以与形成在绝缘体142及绝缘体150中的开口接触的方式配置。导电体115的顶面优选与绝缘体142的顶面大致对齐。此外，导电体115的底面通过绝缘体130的开口与导电体110接触。导电体115优选通过ALD法或CVD法等形成，例如使用可用于导电体205的导电体即可。
绝缘体145以覆盖导电体115及绝缘体142的方式配置。例如，优选通过ALD法或CVD法等形成绝缘体145。作为绝缘体145，例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化锆、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等即可，并且可以采用叠层结构或单层结构。例如，作为绝缘体145，可以使用依次层叠有氧化锆、氧化铝及氧化锆的绝缘膜。
此外，绝缘体145优选使用氧氮化硅等介电强度高的材料或高介电常数(high-k)材料。或者，也可以使用介电强度高的材料及高介电常数(high-k)材料的叠层结构。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、包含铝及铪的氧化物、包含铝及铪的氧氮化物、包含硅及铪的氧化物、包含硅及铪的氧氮化物、包含硅及铪的氮化物等。通过使用这样high-k材料，即使使绝缘体145变厚也可以充分确保电容器100的静电电容。通过使绝缘体145变厚，可以抑制在导电体115与导电体125之间产生的泄漏电流。
另一方面，作为介电强度高的材料，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。例如，可以使用依次层叠有通过PEALD法形成的氮化硅(SiNx)、通过PEALD法形成的氧化硅(SiOx)、通过PEALD法形成的氮化硅(SiNx)的绝缘膜。或者，可以使用依次层叠有氧化锆、通过ALD法形成的氧化硅、氧化锆的绝缘膜。通过使用这样的介电强度高的绝缘体，介电强度提高而可以抑制电容器100的静电破坏。
导电体125以填埋形成在绝缘体142及绝缘体150中的开口的方式配置。此外，导电体125通过导电体140及导电体153与布线1005电连接。导电体125优选通过ALD法或CVD法等形成，例如使用可用于导电体205的导电体即可。
此外，导电体153设置在绝缘体154上且被绝缘体156覆盖。导电体153可以使用可用于导电体112的导电体，绝缘体156可以使用可用于绝缘体152的绝缘体。在此，导电体153与导电体140的顶面接触，并且被用作电容器100、晶体管200或晶体管300的端子。
[存储装置2]
图32示出根据本发明的一个方式的半导体装置(存储装置)的一个例子。
<存储器件的结构例子>
图32是包括存储器件290的半导体装置的截面图。图32所示的存储器件290除了图7A至图7D所示的晶体管200以外还包括电容器件292。图32相当于晶体管200的沟道长度方向的截面图。
电容器件292包括导电体242b、设置在导电体242b上的绝缘体271b、以与绝缘体271b的顶面、绝缘体271b的侧面及导电体242b的侧面接触的方式设置的绝缘体275以及绝缘体275上的导电体294。就是说，电容器件292构成MIM(Metal-Insulator-Metal：金属-绝缘体-金属)电容器。此外，电容器件292所包括的一对电极的一方，即导电体242b可以兼作晶体管的源电极。另外，电容器件292所包括的介电质层可以兼作设置在晶体管中的保护层，即绝缘体271及绝缘体275。因此，电容器件292的制造工序也可以使用晶体管的制造工序的一部分，所以可以得到一种生产率高的半导体装置。此外，电容器件292所包括的一对电极的一方，即导电体242b兼作晶体管的源电极，所以可以减小配置晶体管、电容器件的面积。
此外，作为导电体294，例如使用可用于导电体242的材料即可。
<存储器件的变形例子>
以下使用图33A、图33B及图34说明与在上述<存储器件的结构例子>中示出的半导体装置不同的包括根据本发明的一个方式的晶体管200及电容器件292的半导体装置的一个例子。注意，在图33A、图33B及图34所示的半导体装置中，对具有与构成在上述实施方式及<存储器件的结构例子>中示出的半导体装置(参照图32)的结构相同功能的结构附加相同符号。此外，在本节中，晶体管200及电容器件292的构成材料可以使用在上述实施方式及<存储器件的结构例子>中详细说明的材料。此外，虽然在图33A、图33B及图34等中使用图32所示的存储器件，但是不局限于此。
<<存储器件的变形例子1>>
以下，使用图33A说明包括根据本发明的一个方式的晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置600的一个例子。
图33A是包括晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置600的沟道长度方向上的截面图。在此，电容器件292a包括：导电体242a；导电体242a上的绝缘体271a；与绝缘体271a的顶面、绝缘体271a的侧面及导电体242a的侧面接触的绝缘体275；以及绝缘体275上的导电体294a。另外，电容器件292b包括：导电体242b；导电体242b上的绝缘体271b；与绝缘体271b的顶面、绝缘体271b的侧面及导电体242b的侧面接触的绝缘体275；以及绝缘体275上的导电体294b。
如图33A所示，半导体装置600具有以点划线A3-A4为对称轴的轴对称的结构。导电体242c兼作晶体管200a的源电极和漏电极中的一个以及晶体管200b的源电极和漏电极中的一个。此外，在导电体242c上设置绝缘体271c。此外，被用作插头的导电体240用来使被用作布线的导电体246与晶体管200a及晶体管200b连接。如此，通过作为两个晶体管、两个电容器件、布线以及插头的连接关系采用上述结构，可以提供一种可以实现微型化或高集成化的半导体装置。
晶体管200a、晶体管200b、电容器件292a及电容器件292b的各结构及效果可以参照图33A所示的半导体装置的结构例子。
<<存储器件的变形例子2>>
以上，作为半导体装置的结构例子示出晶体管200a、晶体管200b、电容器件292a及电容器件292b，但是本实施方式所示的半导体装置不局限于此。例如，如图33B所示，也可以采用半导体装置600及具有与半导体装置600同样的结构的半导体装置通过电容部连接的结构。在本说明书中，将包括晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置称为单元。晶体管200a、晶体管200b、电容器件292a及电容器件292b的结构可以参照上述晶体管200a、晶体管200b、电容器件292a及电容器件292b的记载。
图33B是包括晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置600及具有与半导体装置600同样的结构的单元通过电容部连接的情况的截面图。
如图33B所示，被用作半导体装置600所包括的电容器件292b的一个电极的导电体294b兼作具有与半导体装置600同样的结构的半导体装置601所包括的电容器件的一个电极。此外，虽然未图示，但是被用作半导体装置600所包括的电容器件292a的一个电极的导电体294a兼作在半导体装置600的左侧，即在图33B的A1方向上相邻的半导体装置的电容器件的一个电极。此外，在半导体装置601的右侧，即图33B的A2方向上的单元也具有相同结构。换言之，可以构成单元阵列(也可以称为存储器件层)。通过采用上述单元阵列的结构，可以减小相邻单元的间隔，由此可以减小单元阵列的投影面积，而可以实现高集成化。此外，通过将图33B所示的单元阵列的结构配置为矩阵状，可以构成矩阵状的单元阵列。
如上所述，通过以本实施方式所示的结构形成晶体管200a、晶体管200b、电容器件292a及电容器件292b，可以减小单元的面积，而可以实现包括单元阵列的半导体装置的微型化或高集成化。
此外，除了将上述单元阵列配置为平面状之外还可以层叠上述单元阵列。图34示出层叠有n层的单元阵列610的结构的截面图。如图34所示，通过层叠多个单元阵列(单元阵列610_1至单元阵列610_n)，可以集成地配置单元而无需增大单元阵列的占有面积。也就是说，可以构成3D单元阵列。
以上，本实施方式所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式及其他实施例等适当地组合而实施。
(实施方式5)
在本实施方式中，参照图35A、图35B以及图36A至图36H，对根据本发明的一个方式的使用将氧化物用于半导体的晶体管(以下有时称为OS晶体管)及电容器的存储装置(以下有时称为OS存储装置)进行说明。OS存储装置是至少包括电容器和控制电容器的充放电的OS晶体管的存储装置。因OS晶体管的关态电流极低所以OS存储装置具有优良的保持特性，从而可以被用作非易失性存储器。
<存储装置的结构例子>
图35A示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411及存储单元阵列1470。外围电路1411包括行电路1420、列电路1430、输出电路1440及控制逻辑电路1460。
列电路1430例如包括列译码器、预充电电路、读出放大器及写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用高电源电压(VDD)及存储单元阵列1470用高电源电压(VIL)。此外，对存储装置1400从外部输入控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA。地址信号ADDR被输入到行译码器及列译码器，数据信号WDATA被输入到写入电路。
控制逻辑电路1460对从外部输入的控制信号(CE、WE、RE)进行处理来生成行译码器及列译码器的控制信号。控制信号CE是芯片使能信号，控制信号WE是写入使能信号，并且控制信号RE是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
存储单元阵列1470包括配置为行列状的多个存储单元MC及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的个数取决于存储单元MC的结构、包括在一个列中的存储单元MC的个数等。此外，连接存储单元阵列1470和列电路1430的布线的个数取决于存储单元MC的结构、包括在一个行中的存储单元MC的个数等。
此外，虽然在图35A中示出在同一平面上形成外围电路1411和存储单元阵列1470的例子，但是本实施方式不局限于此。例如，如图35B所示，也可以以重叠于外围电路1411的一部分上的方式设置存储单元阵列1470。例如，也可以采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构。
在图36A至图36H中说明能够适用于上述存储单元MC的存储单元的结构例子。
[DOSRAM]
图36A至图36C示出DRAM的存储单元的电路结构例子。在本说明书等中，有时将使用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM(Dynamic Oxide SemiconductorRandom Access Memory，动态氧化物半导体随机存取存储器)。图36A所示的存储单元1471包括晶体管M1及电容器CA。此外，晶体管M1包括栅极(有时称为顶栅极)及背栅极。
晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线BIL连接，晶体管M1的栅极与布线WOL连接，晶体管M1的背栅极与布线BGL连接。电容器CA的第二端子与布线LL连接。
布线BIL被用作位线，布线WOL被用作字线。布线LL被用作用来对电容器CA的第二端子施加指定的电位的布线。在数据的写入及读出时，布线LL可以为接地电位，也可以为低电平电位。布线BGL被用作用来对晶体管M1的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M1的阈值电压。
在此，图36A所示的存储单元1471对应于图32所示的存储装置。就是说，晶体管M1对应于晶体管200，电容器CA对应于电容器件292。
此外，存储单元MC不局限于存储单元1471，而可以改变其电路结构。例如，存储单元MC也可以采用如图36B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图36C所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M1构成的存储单元。
在将上述实施方式所示的半导体装置用于存储单元1471等的情况下，作为晶体管M1可以使用晶体管200，作为电容器CA可以使用电容器100。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的泄漏电流为极低。换言之，因为可以由晶体管M1长时间保持写入的数据，所以可以降低存储单元的刷新频率。或者，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1471、存储单元1472、存储单元1473中。
此外，在DOSRAM中，在如此那样地采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的保持电容。
[NOSRAM]
图36D至图36G示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图36D所示的存储单元1474包括晶体管M2、晶体管M3、电容器CB。此外，晶体管M2包括顶栅极(有时简称为栅极)及背栅极。在本说明书等中，有时将包括作为晶体管M2使用OS晶体管的增益单元型存储单元的存储装置称为NOSRAM(Nonvolatile Oxide Semiconductor RAM，非易失性氧化物半导体RAM)。
晶体管M2的第一端子与电容器CB的第一端子连接，晶体管M2的第二端子与布线WBL连接，晶体管M2的栅极与布线WOL连接，晶体管M2的背栅极与布线BGL连接。电容器CB的第二端子与布线CAL连接。晶体管M3的第一端子与布线RBL连接，晶体管M3的第二端子与布线SL连接，晶体管M3的栅极与电容器CB的第一端子连接。
布线WBL被用作写入位线，布线RBL被用作读出位线，布线WOL被用作字线。布线CAL被用作用来对电容器CB的第二端子施加指定的电位的布线。在数据的写入及读出时，优选对布线CAL施加高电平电位。另外，在保持数据时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M2的阈值电压。
在此，图36D所示的存储单元1474对应于图30及图31所示的存储装置。就是说，晶体管M2对应于晶体管200，电容器CB对应于电容器100，晶体管M3对应于晶体管300，布线WBL对应于布线1003，布线WOL对应于布线1004，布线BGL对应于布线1006，布线CAL对应于布线1005，布线RBL对应于布线1002，布线SL对应于布线1001。
此外，存储单元MC不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元MC也可以采用如图36E所示的存储单元1475那样的晶体管M2的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图36F所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M2构成的存储单元。此外，例如，存储单元MC也可以具有如图36G所示的存储单元1477那样的将布线WBL和布线RBL组合为一个布线BIL的结构。
在将上述实施方式所示的半导体装置用于存储单元1474等的情况下，作为晶体管M2可以使用晶体管200，作为晶体管M3可以使用晶体管300，作为电容器CB可以使用电容器100。通过作为晶体管M2使用OS晶体管，可以使晶体管M2的泄漏电流为极低。由此，因为可以由晶体管M2长时间保持写入的数据，所以可以降低存储单元的刷新频率。或者，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至存储单元1477也是同样的。
此外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶体管)。Si晶体管的导电型可以是n沟道型或p沟道型。Si晶体管的场效应迁移率有时比OS晶体管高。因此，作为被用作读出晶体管的晶体管M3，也可以使用Si晶体管。此外，通过将Si晶体管用于晶体管M3，可以层叠于晶体管M3上地设置晶体管M2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
此外，晶体管M3也可以是OS晶体管。在将OS晶体管用于晶体管M2、晶体管M3时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
此外，图36H示出3晶体管1电容器的增益单元型存储单元的一个例子。图36H所示的存储单元1478包括晶体管M4至晶体管M6及电容器CC。电容器CC是适当地设置的。存储单元1478与布线BIL、布线RWL、布线WWL、布线BGL及布线GNDL电连接。布线GNDL是供应低电平电位的布线。此外，也可以将存储单元1478电连接到布线RBL、布线WBL，而不与布线BIL电连接。
晶体管M4是包括背栅极的OS晶体管，该背栅极与布线BGL电连接。此外，也可以使晶体管M4的背栅极和栅极互相电连接。或者，晶体管M4也可以不包括背栅极。
此外，晶体管M5、晶体管M6各自可以是n沟道型Si晶体管或p沟道型Si晶体管。或者，晶体管M4至晶体管M6也可以都是OS晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
在将上述实施方式所示的半导体装置用于存储单元1478时，作为晶体管M4可以使用晶体管200，作为晶体管M5、晶体管M6可以使用晶体管300，作为电容器CC可以使用电容器100。通过作为晶体管M4使用OS晶体管，可以使晶体管M4的泄漏电流为极低。
注意，本实施方式所示的外围电路1411及存储单元阵列1470等的结构不局限于上述结构。此外，也可以根据需要改变、去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。本发明的一个方式的存储装置能够长期间保持数据且其工作速度快。
以上，本实施方式所示的结构、方法等可以与本实施方式所示的其他结构、方法、其他实施方式所示的结构、方法等适当地组合而实施。
(实施方式6)
在本实施方式中，参照图37A和图37B说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(系统)。如此，在一个芯片上集成有多个电路(系统)的技术有时被称为系统芯片(System on Chip：SoC)。
如图37A所示，芯片1200包括CPU1211、GPU1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
在芯片1200上设置有凸块(未图示)，该凸块如图37B所示那样与封装衬底1201的第一面连接。此外，在封装衬底1201的第一面的背面设置有多个凸块1202，该凸块1202与母板1203连接。
此外，也可以在母板1203上设置有DRAM1221、闪存1222等的存储装置。例如，可以将上述实施方式所示的DOSRAM用于DRAM1221。此外，例如，可以将上述实施方式所示的NOSRAM用于闪存1222。
CPU1211优选具有多个CPU核。此外，GPU1212优选具有多个GPU核。此外，CPU1211和GPU1212可以分别具有暂时储存数据的存储器。或者，也可以在芯片1200上设置有CPU1211和GPU1212共同使用的存储器。可以将上述NOSRAM或DOSRAM用于该存储器。此外，GPU1212适合用于多个数据的并行计算，其可以用于图像处理或积和运算。通过作为GPU1212设置使用本发明的氧化物半导体的图像处理电路或积和运算电路，可以以低功耗执行图像处理及积和运算。
此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有的存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到CPU1211的运算结果传送。
模拟运算部1213具有A/D(模拟/数字)转换电路和D/A(数字/模拟)转换电路中的一方或双方。此外，也可以在模拟运算部1213中设置上述积和运算电路。
存储控制器1214具有被用作DRAM1221的控制器的电路及被用作闪存1222的接口的电路。
接口1215具有与如显示装置、扬声器、麦克风、影像拍摄装置、控制器等外部连接设备之间的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口，可以使用USB(Universal Serial Bus：通用串行总线)、HDMI(High-Definition MultimediaInterface：高清晰度多媒体接口)(注册商标)等。
网络电路1216具有LAN(Local Area Network：局域网)等网络电路。此外，还可以具有网络安全用电路。
上述电路(系统)可以经同一制造工序形成在芯片1200上。由此，即使芯片1200所需的电路个数增多，也不需要增加制造工序，可以以低成本制造芯片1200。
可以将包括设置有具有GPU1212的芯片1200的封装衬底1201、DRAM1221以及闪存1222的母板1203称为GPU模块1204。
GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外，通过利用使用GPU1212的积和运算电路，可以执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等方法，由此可以将芯片1200用作AI芯片，或者，可以将GPU模块1204用作AI系统模块。
以上，本实施方式所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式及其他实施例等适当地组合而实施。
(实施方式7)
本实施方式示出安装有上述实施方式所示的存储装置等的电子构件及电子设备的一个例子。
<电子构件>
首先，参照图38A和图38B对组装有存储装置720的电子构件的例子进行说明。
图38A示出电子构件700及安装有电子构件700的基板(电路板704)的立体图。图38A所示的电子构件700在模子711内包括存储装置720。在图38A中，省略电子构件700的一部分以表示其内部。电子构件700在模子711的外侧包括连接盘(land)712。连接盘712电连接于电极焊盘713，电极焊盘713通过引线714电连接于存储装置720。电子构件700例如安装于印刷电路板702上。通过组合多个该电子构件并使其分别在印刷电路板702上电连接，由此完成电路板704。
存储装置720包括驱动电路层721及存储电路层722。
图38B示出电子构件730的立体图。电子构件730是SiP(System in Package：系统封装)或MCM(Multi Chip Module：多芯片模块)的一个例子。在电子构件730中，封装衬底732(印刷电路板)上设置有插板(interposer)731，插板731上设置有半导体装置735及多个存储装置720。
电子构件730示出将存储装置720用作高带宽存储器(HBM：High BandwidthMemory)的例子。此外，半导体装置735可以使用CPU、GPU、FPGA等集成电路(半导体装置)。
封装衬底732可以使用陶瓷衬底、塑料衬底、玻璃环氧衬底等。插板731可以使用硅插板、树脂插板等。
插板731具有多个布线并具有电连接端子间距不同的多个集成电路的功能。多个布线由单层或多层构成。此外，插板731具有将设置于插板731上的集成电路与设置于封装衬底732上的电极电连接的功能。因此，有时将插板也称为“重布线衬底(rewiringsubstrate)”或“中间衬底”。此外，有时在插板731中设置贯通电极，通过该贯通电极使集成电路与封装衬底732电连接。此外，在使用硅插板的情况下，也可以使用TSV(ThroughSilicon Via：硅通孔)作为贯通电极。
作为插板731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。另一方面，硅插板的布线形成可以在半导体工序中进行，因此很容易形成在使用树脂插板时很难形成的微细布线。
在HBM中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装HBM的插板上能够高密度地形成微细的布线。因此，作为安装HBM的插板优选使用硅插板。
此外，在使用硅插板的SiP或MCM等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。此外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5D安装)，其中多个集成电路横着排放并配置于插板上。
此外，也可以与电子构件730重叠地设置散热器(散热板)。在设置散热器的情况下，优选使设置于插板731上的集成电路的高度一致。例如，在本实施方式所示的电子构件730中，优选使存储装置720与半导体装置735的高度一致。
为了将电子构件730安装在其他的衬底上，也可以在封装衬底732的底部设置电极733。图38B示出用焊球形成电极733的例子。通过在封装衬底732的底部以矩阵状设置焊球，可以实现BGA(Ball Grid Array：球栅阵列)的安装。此外，电极733也可以使用导电针形成。通过在封装衬底732的底部以矩阵状设置导电针，可以实现PGA(Pin Grid Array：针栅阵列)的安装。
电子构件730可以通过各种安装方法安装在其他衬底上，而不局限于BGA及PGA。例如，可以采用SPGA(Staggered Pin Grid Array：交错针栅阵列)、LGA(Land Grid Array：地栅阵列)、QFP(Quad Flat Package：四侧引脚扁平封装)、QFJ(Quad Flat J-leadedpackage：四侧J形引脚扁平封装)或QFN(Quad Flat Non-leaded package：四侧无引脚扁平封装)等安装方法。
以上，本实施方式所示的结构、方法等可以与本实施方式所示的其他结构、方法、其他实施方式所示的结构、方法等适当地组合而实施。
(实施方式8)
在本实施方式中，说明使用上述实施方式所示的半导体装置的存储装置的应用例子。上述实施方式所示的半导体装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器、数码相机(也包括摄像机)、录像再现装置、导航系统等)的存储装置。注意，在此，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。或者，上述实施方式所示的半导体装置应用于存储卡(例如，SD卡)、USB存储器、SSD(固态硬盘)等各种可移动存储装置。图39A至图39E示意性地示出可移动存储装置的几个结构例子。例如，上述实施方式所示的半导体装置加工为被封装的存储器芯片并用于各种存储装置、可移动存储器。
图39A是USB存储器的示意图。USB存储器1100包括外壳1101、盖子1102、USB连接器1103及基板1104。基板1104被容纳在外壳1101中。例如，基板1104上安装有存储器芯片1105及控制器芯片1106。可以将上述实施方式所示的半导体装置组装于存储器芯片1105等。
图39B是SD卡的外观示意图，图39C是SD卡的内部结构的示意图。SD卡1110包括外壳1111、连接器1112及基板1113。基板1113被容纳在外壳1111中。例如，基板1113上安装有存储器芯片1114及控制器芯片1115。通过在基板1113的背面一侧也设置存储器芯片1114，可以增大SD卡1110的容量。此外，也可以将具有无线通信功能的无线芯片设置于基板1113。由此，通过主机装置与SD卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将上述实施方式所示的半导体装置组装于存储器芯片1114等。
图39D是SSD的外观示意图，图39E是SSD的内部结构的示意图。SSD1150包括外壳1151、连接器1152及基板1153。基板1153被容纳在外壳1151中。例如，基板1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用DOSRAM芯片。通过在基板1153的背面一侧也设置存储器芯片1154，可以增大SSD1150的容量。可以将上述实施方式所示的半导体装置组装于存储器芯片1154等。
以上，本实施方式所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式及其他实施例等适当地组合而实施。
(实施方式9)
根据本发明的一个方式的半导体装置可以应用于如CPU、GPU等处理器或芯片。图40A至图40H示出具有根据本发明的一个方式的如CPU、GPU等处理器或芯片的电子设备的具体例子。
<电子设备及系统>
根据本发明的一个方式的GPU或芯片可以安装在各种各样的电子设备。作为电子设备的例子，例如除了电视装置、用于台式或笔记本式信息终端等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、电子书阅读器、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的GPU或芯片设置在电子设备中，可以使电子设备具备人工智能。
本发明的一个方式的电子设备也可以包括天线。通过使用天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图40A至图40H示出电子设备的例子。
[信息终端]
图40A示出信息终端之一的移动电话机(智能手机)。信息终端5100包括外壳5101及显示部5102，作为输入接口在显示部5102中具备触控面板，并且在外壳5101上设置有按钮。
通过将本发明的一个方式的芯片应用于信息终端5100，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5102上的应用程序、识别由使用者输入到显示部5102所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5102上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
图40B示出笔记本式信息终端5200。笔记本式信息终端5200包括信息终端主体5201、显示部5202及键盘5203。
与上述信息终端5100同样，通过将本发明的一个方式的芯片应用于笔记本式信息终端5200，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用笔记本式信息终端5200，可以研发新颖的人工智能。
注意，在上述例子中，图40A及图40B分别示出智能手机及笔记本式信息终端作为电子设备的例子，但是也可以应用智能手机及笔记本式信息终端以外的信息终端。作为智能手机及笔记本式信息终端以外的信息终端，例如可以举出PDA(Personal DigitalAssistant：个人数码助理)、台式信息终端、工作站等。
[游戏机]
图40C示出作为游戏机的一个例子的便携式游戏机5300。便携式游戏机5300包括外壳5301、外壳5302、外壳5303、显示部5304、连接部5305及操作键5306等。可以将外壳5302及外壳5303从外壳5301拆卸。通过将设在外壳5301中的连接部5305安装到其他外壳(未图示)，可以将输出到显示部5304的影像输出到其他视频显示设备(未图示)。此时，外壳5302及外壳5303分别可以被用作操作部。由此，多个游戏玩者可以同时玩游戏。可以将上述实施方式所示的芯片嵌入到设置在外壳5301、外壳5302及外壳5303的衬底的芯片等。
另外，图40D示出游戏机之一的固定式游戏机5400。固定式游戏机5400以无线或有线连接有控制器5402。
通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300及固定式游戏机5400等游戏机，可以实现低功耗的游戏机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
再者，通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300，可以实现具备人工智能的便携式游戏机5300。
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5300，可以实现不局限于游戏的程序的表现。例如，可以实现游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的人物的言行变化等的表现。
此外，当使用便携式游戏机5300玩需要多个游戏玩者的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
虽然图40C及图40D示出便携式游戏机及固定式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的GPU或芯片的游戏机不局限于此。作为应用本发明的一个方式的GPU或芯片的游戏机，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[大型计算机]
可以将本发明的一个方式的GPU或芯片应用于大型计算机。
图40E示出作为大型计算机的一个例子的超级计算机5500。图40F示出超级计算机5500所包括的机架(rack mount)式计算机5502。
超级计算机5500包括机架5501及多个机架式计算机5502。注意，多个计算机5502容纳在机架5501中。另外，计算机5502设有多个基板5504，在该基板上可以安装上述实施方式所说明的GPU或芯片。
超级计算机5500是主要用于科学计算的大型计算机。科学计算需要以高速进行庞大的运算，因此功耗大且芯片的发热高。通过将本发明的一个方式的GPU或芯片应用于超级计算机5500，可以实现低功耗的超级计算机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路及模块带来的负面影响。
在图40E及图40F中，作为大型计算机的一个例子示出超级计算机，然而应用本发明的一个方式的GPU或芯片的大型计算机不局限于此。作为应用本发明的一个方式的GPU或芯片的大型计算机，例如可以举出提供服务的计算机(服务器)、大型通用计算机(主机)等。
[移动体]
本发明的一个方式的GPU或芯片可以应用于作为移动体的汽车及汽车的驾驶席周边。
图40G是示出移动体的一个例子的汽车内部的前挡风玻璃周边的图。图40G示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在支柱的显示面板5704。
通过显示速度表、转速计、行驶距离、燃料表、排档状态、空调的设定等，显示面板5701至显示面板5703可以提供各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以用作照明装置。
通过将由设置在汽车的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以弥补被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车外侧的摄像装置拍摄的影像，可以弥补死角，从而可以提高安全性。此外，通过显示弥补看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以用作照明装置。
因为可以将本发明的一个方式的GPU或芯片用作人工智能的构成要素，例如可以将该芯片用于汽车的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，也可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[电器产品]
图40H示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
通过将本发明的一个方式的芯片应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
作为电器产品的一个例子说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空调机、洗衣机、干衣机、视听设备等。
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
以上，本实施方式所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式及其他实施例等适当地组合而实施。
[实施例1]
在本实施例中，对利用ALD法以不同的沉积条件下沉积的氧化铪膜及使用该氧化铪膜的叠层膜的氢浓度进行评价的结果进行说明。
[氧化铪膜的氢浓度评价]
在此，制造沉积条件不同的样品A1及样品A2。各样品作为衬底使用硅单晶晶片。并且在衬底表面上，通过热氧化处理形成氧化硅膜。
在样品A1，作为前驱物使用Hf(N(CH3)2)4，作为氧化剂使用H2O及O3，在衬底上将氧化铪膜以厚度为20nm的方式沉积。样品A1的沉积时的衬底温度为200℃。
在样品A2，作为前驱物使用HfCl4，作为氧化剂使用O3，在衬底上将氧化铪膜以厚度为20nm的方式沉积。样品A2的沉积时的衬底温度为250℃。
接着，评价各样品的氧化铪膜中的氢浓度。氢浓度利用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)进行测量。
图41A示出样品A1及样品A2的SIMS分析结果。在图41A中横轴表示从表面的深度[nm]，纵轴表示单位体积的氢原子的浓度(H浓度)[atoms/cm3]。在图41A中，以实线表示样品A1，以虚线表示样品A2。此外，在图41A还示出氧化铪膜与热氧化膜的界面附近的范围。
从图41A可以知道样品A1的氧化铪膜中的氢浓度为1×1021atoms/cm3以上。另一方面，可以知道样品A2的氧化铪膜中的氢浓度为小于1×1020atoms/cm3且具有小于1×1019atoms/cm3的区域。
如此，可确认到，通过使用在前驱物及氧化剂不包含氢的气体，可以得到氢浓度极低的氧化铪膜。
[叠层膜的氢浓度评价]
接下来，制造包括包含上述两种氧化铪的叠层膜的样品(样品B1、样品B2)，而评价其氢浓度。图42示出叠层膜的叠层结构。如图42所示，在硅晶片上依次形成层L1至层L13的膜。
作为层L1使用将衬底表面热氧化来形成的氧化硅膜。作为层L2及层L13使用利用溅射法形成的氮化硅膜。层L3、层L9及层L12使用利用溅射法形成的氧化铝膜。层L4、层L6及层L11使用利用溅射法形成的氧化硅膜。层L7使用利用溅射法形成的In-Ga-Zn氧化物膜(以下，记为IGZO膜)。层L8使用利用溅射法形成的氮化钽膜。层L10使用利用ALD法形成的氮化硅膜。
在此制造以层L5的氧化铪膜的沉积条件不同的两种样品。用于层L5的氧化铪膜以与上述样品A1相同的条件沉积的样品为样品B1，以与样品A2相同的条件沉积的样品为样品B2。
对样品B1及样品B2的氧化铪膜中的氢浓度通过SIMS进行评价。图41B示出其结果。在图41B中，以实线表示样品B1，以虚线表示样品B2。此外，在图41B中，以箭头分别表示相当于层L4至层L7的范围。注意，在图41B中，示出在相邻的两个箭头之间具有间隙，这是因为在SIMS分析中难以严密地确定两个膜的界面。
在着眼于层L4、层L6及层L7时，可确认到，虽然以相同的沉积条件形成，但是样品B2的氢浓度比样品B1低。
另一方面，在着眼于层L5时，样品B1与样品B2的氢浓度为相同程度。如图41A所示，在样品B2中的氧化铪膜的沉积条件下，可以期待比样品B1氢浓度低的氧化铪膜。
在样品B2，因为层L4、层L6及层L7等的氢浓度比样品B1低以及样品B1与层L5的氢浓度为相同程度，由此可推测下面说明的事。也就是说，可推测，在样品B2的层L5的氧化铪膜的沉积工序以后的工序中，通过氢从附近的层(例如，层L4、层L6、层L7等)扩散，层L5(氧化铪膜)中的氢浓度上升到与样品B1的层L5相同的浓度，因此与样品B1相比层L4、层L6及层L7等的氢浓度降低。
如上所述，可以知道通过将使用在前驱物及氧化剂不包含氢的气体沉积的氢浓度极低的氧化铪膜用于叠层膜的一部分，能够降低氧化铪膜附近的膜的氢浓度。尤其是，在形成沟道的半导体膜中使用氧化物半导体的晶体管中，通过将这种氧化铪膜用于与半导体膜重叠的膜，可以降低半导体膜中的氢浓度，因此可以实现可靠性高的晶体管。
本实施例所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式等适当地组合而实施。
[实施例2]
在本实施例中，制造包括图7A至图7D所示的晶体管200的样品，并评价其电特性及可靠性。
[样品的制造]
晶体管200的截面结构可以参照图7A至图7D。在此，制造以绝缘体222的沉积条件不同的两种样品(样品C1、样品C2)。
以下，说明样品的制造方法。注意，制造方法的详细内容可以参照上述实施方式1至实施方式3。
作为绝缘体212使用厚度为60nm的氮化硅。绝缘体212使用硅靶材通过脉冲DC溅射法沉积。
作为绝缘体214使用厚度为40nm的氧化铝。绝缘体214使用铝靶材通过脉冲DC溅射法沉积。
作为绝缘体216使用厚度为130nm的氧化硅。绝缘体216使用硅靶材通过脉冲DC溅射法沉积。
上述绝缘体212、绝缘体214及绝缘体216使用多室型溅射装置以不暴露于大气的方式连续沉积。
作为导电体205a使用通过金属CVD法沉积的氮化钛。作为导电体205b使用通过金属CVD法沉积的钨。
作为绝缘体222，使用通过ALD法沉积的厚度为20nm的氧化铪膜。样品C1中，以与上述实施例1中的样品A1相同的条件下沉积氧化铪膜。样品C2中，以与样品A2相同的条件下沉积氧化铪膜。
作为绝缘体224，使用通过溅射法沉积的厚度为20nm的氧化硅。
作为氧化物230a，使用通过DC溅射法沉积的厚度为10nm的In-Ga-Zn氧化物。在沉积氧化物230a时，使用In：Ga：Zn＝1：3：4[原子个数比]的靶材。
作为氧化物230b，使用通过DC溅射法沉积的厚度为15nm的In-Ga-Zn氧化物。在沉积氧化物230b时，使用In：Ga：Zn＝1：1：2[原子个数比]的靶材。
导电体242a及导电体242b使用通过溅射法沉积的厚度为20nm的氮化钽。此外，绝缘体271a、绝缘体271b使用通过溅射法沉积的厚度为5nm的氧化铝。此外，绝缘体275使用通过溅射法沉积的厚度为5nm的氧化铝与其上的通过ALD法沉积的厚度为5nm的氮化硅的叠层膜。绝缘体280使用通过溅射法沉积的氧化硅。
在此，如图15A至图15D所示，利用干蚀刻法将导电体242、氧化物230及绝缘体224加工为岛状。导电体242的加工时，作为蚀刻气体使用Cl2、CHF3和Ar的混合气体。氧化物230的加工时，作为蚀刻气体使用CH4和Ar的混合气体。绝缘体224的加工时，作为蚀刻气体使用CHF3和O2和混合气体。
图43A示出刚将导电体242、氧化物230及绝缘体224加工为岛状之后的样品C1的截面STEM图像。在此，使用日立高新技术公司制造的“HD-2700”进行截面STEM图像的拍摄。如图43A所示，可确认到，通过使用上述蚀刻气体进行蚀刻，可以以不产生蚀刻残渣或副产物的方式将导电体242、氧化物230及绝缘体224加工为岛状。
此外，图43B示出绝缘体224的干蚀刻条件下的绝缘体224(SiOx(x为大于0的任意数))及绝缘体222(HfOx(x为大于0的任意数))的蚀刻速率(Etch Rate)[nm/min]。如图43B所示，绝缘体224的蚀刻速率大约为35nm/min，绝缘体222的蚀刻速率小于1nm/min。如此，使用上述蚀刻气体的条件下，绝缘体224对绝缘体222具有十分高的蚀刻选择比。
如上所述，通过将氧化铪用于绝缘体222，除了吸取氧化物230等中的氢以外，绝缘体222还可以被用作将导电体242、氧化物230及绝缘体224加工为岛状时的蚀刻停止膜。
此外，作为绝缘体252使用通过ALD法沉积的厚度为1nm的氧化铝膜。作为绝缘体250使用通过CVD法沉积的厚度为5nm的氧氮化硅膜。作为绝缘体254使用通过ALD法沉积的厚度为1nm的氮化硅膜。
作为导电体260a，使用通过金属CVD法沉积的厚度为5nm的氮化钛。此外，作为导电体260b使用通过金属CVD法沉积的钨。
作为绝缘体282使用通过溅射法沉积的厚度为40nm的氧化铝。作为绝缘体283使用通过溅射法沉积的氮化硅。作为绝缘体274使用通过CVD法沉积的氧氮化硅。作为绝缘体285使用通过溅射法沉积的厚度为50nm的氧化硅膜。
作为绝缘体241a及绝缘体241b使用通过ALD法沉积的氧化铝膜与氮化硅膜的叠层膜。作为导电体240a及导电体240b使用通过金属CVD法沉积的氮化钛膜及钨膜。
通过上述步骤，分别制造样品C1及样品C2。样品C1为将在前驱物及氧化剂使用包含氢的气体来沉积的氧化铪膜用于绝缘体222的样品，样品C2为将在前驱物及氧化剂使用不包含氢的气体来沉积的氧化铪膜用于绝缘体222的样品。
对所制造的样品C1使用日立高新技术公司制造的“HD-2700”进行截面STEM图像的拍摄。图44A示出样品C1的沟道长度方向的截面STEM图像，图44B示出样品C1的沟道宽度方向的截面STEM图像。注意，不对图44A及图44B中的一部分的构成要素(例如，绝缘体252等)附加符号。
如图44A及图44B所示，样品C1的沟道长度L为43.9nm，氧化物230的沟道宽度方向的长度W为33.5nm。此外，样品C1的顶栅极绝缘膜的等效氧化物厚度(EOT：Equivalentoxide thickness)为大约6nm，背栅极绝缘膜的等效氧化物厚度(EOT)为大约26nm。
[电特性评价]
对所制造的样品C1及样品C2中的晶体管200的电特性进行评价。
晶体管200根据施加到背栅极的电位可以调整阈值电压。图45A示出使样品C2中的晶体管200的背栅极电压Vbg变化时的Id-Vg特性。在Id-Vg特性的测量中，漏极电压Vd为1.2V，源极电压Vs为0V，对顶栅极电压Vg从-2V到+4V每隔0.05V进行扫描。
如图45A所示，可确认对应于背栅极电压Vbg漂移Id-Vg特性。
图45B示出通过对样品C1及样品C2中的晶体管200施加背栅极电压Vbg控制阈值电压之后的Id-Vg特性。图45B示出在样品C1作为背栅极电压Vbg施加-3.5V，在样品C2作为背栅极电压Vbg施加-3.0V时的Id-Vg特性。
图46示出使样品C2中的晶体管200的栅极电压Vg变化时的Id-Vd特性。注意，此时背栅极电压Vbg为0V。
从图45A、图45B及图46可确认到样品C1及样品C2中的晶体管200呈现良好的电特性。
[可靠性评价]
接下来，作为样品C1及样品C2中的晶体管200的可靠性评价，评价应力时间依赖性。可靠性评价以应力温度为150℃保持栅极电压Vg为3.63V且源极电压Vs及漏极电压Vd为0V的状态，每一定时间测量Id-Vg特性而调查阈值电压的变化(ΔVth)。评价个数n为样品C1及样品C2各自的n＝2。注意，在此作为阈值电压Vth使用漏极电流为1×10-12A的Vgs的值。
图47A示出样品C1的ΔVth的时间依赖，图47B示出样品C2的ΔVth的时间依赖。如图47A所示，在样品C1中确认到根据测试时间(Time)的经过的阈值电压的负向漂移。另一方面，在样品C2的结果是直到500小时经过后几乎没有变动。
由上述结果可确认到，通过将利用使用在前驱物及氧化剂不包含氢的气体的ALD法沉积的氢浓度极低的绝缘膜以与半导体层重叠的方式设置，可以得到电特性良好且可靠性高的晶体管。
[改写耐性评价]
使用样品C1及样品C2的晶体管200制造图48A所示的3T1C存储单元，进行该存储单元的改写耐性评价。图48A所示的存储单元包括晶体管Tr1至晶体管Tr3及电容器Cs1。在本实施例中，制造将样品C1的晶体管200用于晶体管Tr1至晶体管Tr3的存储单元及将样品C2的晶体管200用于晶体管Tr1至晶体管Tr3的存储单元。此外，用于晶体管Tr1至晶体管Tr3的晶体管200以沟道长度为60nm且沟道宽度为60nm的方式设计。此外，电容器Cs1以静电电容为52fF的方式设计。
晶体管Tr1的顶栅极与布线WWL电连接，晶体管Tr1的背栅极与布线BG1电连接。此外，晶体管Tr1的源极和漏极中的一个与布线WBL电连接。此外，晶体管Tr1的源极和漏极中的另一个与电容器Cs1的一个电极及晶体管Tr2的顶栅极电连接(以下，将这个节点称为节点sn)。此外，晶体管Tr2及晶体管Tr3的背栅极与布线BG2电连接。此外，晶体管Tr2的源极和漏极中的一个与布线RBL电连接。此外，晶体管Tr2的源极和漏极中的另一个与晶体管Tr3的源极和漏极中的一个电连接。晶体管Tr3的顶栅极与布线RWL电连接。晶体管Tr3的源极和漏极中的另一个与布线SL电连接。此外，电容器Cs1的另一个电极与布线CL电连接。
作为改写耐性评价，进行通过布线WBL将对应于data“0”及data“1”的电位反复写入到节点sn的测试(以下，称为循环测试)。具体而言，对布线WWL及布线WBL供应图48B所示的时序图中的电位。在此，布线WWL的电位“H”/“L”为3.3V/0V，布线WBL的电位“H”/“L”为1.2V/0V。此外，在循环测试中，布线CL为0V，布线BG1为-1.0V，布线BG2为5.0V，布线RWL为0V，布线RBL为0V，布线SL为0V。
在循环测试的循环次数的累积为10的n乘(n为0至12的整数)时每次进行数据的读出。首先，在晶体管Tr2，扫描栅极电压(Vg)的同时测量漏极电流(Id)，确认到晶体管Tr2的Id-Vg特性。接着，在data“0”或data“1”写入到节点sn的情况测量晶体管Tr2及晶体管Tr3的漏极电流，通过假设对晶体管Tr2施加的栅极电压，算出节点sn的电压Vsn[V]。此时，布线WWL为0V，布线CL为0V，布线BG1为-1.0V，布线BG2为5.0V，布线RWL为3.3V，布线RBL为0V，布线SL为1.2V。
图49A及图49B示出循环测试的结果。图49A及图49B中的横轴表示循环次数[次]，纵轴表示电压Vsn[V]。图49A示出使用样品C1的晶体管200的存储单元的结果，图49B示出使用样品C2的晶体管200的存储单元的结果。
由图49A及图49B可知，从样品C1的存储单元及样品C2的存储单元明显地读出data“0”及data“1”。如此，可确认样品C1的存储单元及样品C2的存储单元都具有1012次循环以上的改写耐性。
本实施例所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式等适当地组合而实施。
[符号说明]
100：电容器、110：导电体、112：导电体、115：导电体、120：导电体、125：导电体、130：绝缘体、140：导电体、142：绝缘体、145：绝缘体、150：绝缘体、152：绝缘体、153：导电体、154：绝缘体、156：绝缘体、200：晶体管、200a：晶体管、200b：晶体管、205：导电体、205a：导电体、205b：导电体、210：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、217：绝缘体、218：导电体、222：绝缘体、224：绝缘体、224A：绝缘膜、230：氧化物、230a：氧化物、230A：氧化膜、230b：氧化物、230B：氧化膜、230ba：区域、230bb：区域、230bc：区域、240：导电体、240a：导电体、240b：导电体、241：绝缘体、241a：绝缘体、241b：绝缘体、242：导电体、242a：导电体、242A：导电膜、242b：导电体、242B：导电层、242c：导电体、243：氧化物、243a：氧化物、243b：氧化物、246：导电体、246a：导电体、246b：导电体、250：绝缘体、250a：绝缘体、250A：绝缘膜、250b：绝缘体、252：绝缘体、252A：绝缘膜、254：绝缘体、254A：绝缘膜、260：导电体、260a：导电体、260b：导电体、265：密封部、271：绝缘体、271a：绝缘体、271A：绝缘膜、271b：绝缘体、271B：绝缘层、271c：绝缘体、274：绝缘体、275：绝缘体、280：绝缘体、282：绝缘体、283：绝缘体、285：绝缘体、290：存储器件、292：电容器件、292a：电容器件、292b：电容器件、294：导电体、294a：导电体、294b：导电体、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、400：开口区域、401：前驱物、402：前驱物、403：氧化性气体、404：载体吹扫气体、500：半导体装置、600：半导体装置、601：半导体装置、610：单元阵列、610_n：单元阵列、610_1：单元阵列、700：电子构件、702：印刷电路板、704：电路板、711：模子、712：连接盘、713：电极焊盘、714：引线、720：存储装置、721：驱动电路层、722：存储电路层、730：电子构件、731：插板、732：封装衬底、733：电极、735：半导体装置、900：制造装置、901：反应室、903：气体导入口、904：反应室入口、905：排气口、907：晶片支撑台、908：轴、916：绝缘体、922：绝缘体、924：绝缘体、930：氧化物、930a：氧化物、930b：氧化物、950：晶片、1001：布线、1002：布线、1003：布线、1004：布线、1005：布线、1006：布线、1100：USB存储器、1101：外壳、1102：盖子、1103：USB连接器、1104：基板、1105：存储器芯片、1106：控制器芯片、1110：SD卡、1111：外壳、1112：连接器、1113：基板、1114：存储器芯片、1115：控制器芯片、1150：SSD、1151：外壳、1152：连接器、1153：基板、1154：存储器芯片、1155：存储器芯片、1156：控制器芯片、1200：芯片、1201：封装衬底、1202：凸块、1203：母板、1204：GPU模块、1211：CPU、1212：GPU、1213：模拟运算部、1214：存储控制器、1215：接口、1216：网络电路、1221：DRAM、1222：快闪存储器、1400：存储装置、1411：外围电路、1420：行电路、1430：列电路、1440：输出电路、1460：控制逻辑电路、1470：存储单元阵列、1471：存储单元、1472：存储单元、1473：存储单元、1474：存储单元、1475：存储单元、1476：存储单元、1477：存储单元、1478：存储单元、2700：制造装置、2701：大气侧衬底供应室、2702：大气侧衬底传送室、2703a：装载闭锁室、2703b：卸载闭锁室、2704：传送室、2706a：处理室、2706b：处理室、2706c：处理室、2706d：处理室、2761：盒、2762：对准机、2763a：传送机器人、2763b：传送机器人、2801：气体供应源、2802：阀、2803：高频产生器、2804：波导管、2805：模式转换器、2806：气体管、2807：波导管、2808：缝隙天线板、2809：电介质板、2810：高密度等离子体、2811：衬底、2811_n：衬底、2811_n-1：衬底、2811_n-2：衬底、2811_1：衬底、2811_2：衬底、2811_3：衬底、2812：衬底架、2813：加热机构、2815：匹配器、2816：高频电源、2817：真空泵、2818：阀、2819：排气口、2820：灯、2821：气体供应源、2822：阀、2823：气体导入口、2824：衬底、2825：衬底架、2826：加热机构、2828：真空泵、2829：阀、2830：排气口、2900：微波处理装置、2901：石英管、2902：衬底架、2903：加热单元、5100：信息终端、5101：外壳、5102：显示部、5200：笔记本式信息终端、5201：主体、5202：显示部、5203：键盘、5300：便携式游戏机、5301：外壳、5302：外壳、5303：外壳、5304：显示部、5305：连接部、5306：操作键、5400：固定式游戏机、5402：控制器、5500：超级计算机、5501：机架、5502：计算机、5504：基板、5701：显示面板、5702：显示面板、5703：显示面板、5704：显示面板、5800：电冷藏冷冻箱、5801：外壳、5802：冷藏室门、5803：冷冻室门。

Claims (13)

1.一种半导体装置的制造方法，包括如下步骤：
沉积第一绝缘膜；
在所述第一绝缘体上通过ALD法沉积金属氧化物；
在所述金属氧化物上沉积第二绝缘体；
在所述第二绝缘体上沉积氧化物；以及
通过进行热处理，所述第一绝缘体中、所述第二绝缘体中及所述氧化物中的氢移动到所述金属氧化物且被吸収。
2.根据权利要求1所述的半导体装置的制造方法，
其中所述ALD法包括如下步骤：
将前驱物及载体吹扫气体导入到反应室的第一工序；
停止导入所述前驱物且排出所述前驱物的第二工序；
将氧化性气体导入到反应室的第三工序；以及
停止导入所述氧化性气体且排出所述氧化性气体的第四工序，
并且所述第一工序至第四工序分别以210℃以上且300℃以下的温度范围进行。
3.根据权利要求2所述的半导体装置的制造方法，
其中所述第一工序至第四工序反复进行。
4.根据权利要求2或3所述的半导体装置的制造方法，
其中所述前驱物包含铪且还包含选自氯、氟、溴、碘以及氢中的任一个或多个。
5.根据权利要求2至4中任一项所述的半导体装置的制造方法，
其中所述氧化性气体包含选自O2、O3、N2O、NO2、H2O及H2O2中的任一个或多个。
6.根据权利要求2至5中任一项所述的半导体装置的制造方法，
其中所述载体吹扫气体包含选自N2、He、Ar、Kr及Xe中的任一个或多个。
7.根据权利要求2至6中任一项所述的半导体装置的制造方法，
其中所述前驱物为HfCl4，
并且所述氧化性气体包含O3。
8.根据权利要求1所述的半导体装置的制造方法，
其中所述ALD法包括如下步骤：
将第一前驱物及载体吹扫气体导入到反应室的第一工序；
停止导入所述第一前驱物且排出所述第一前驱物的第二工序；
将氧化性气体导入到反应室的第三工序；
停止导入所述氧化性气体且排出所述氧化性气体的第四工序；
将第二前驱物导入到反应室的第五工序；
停止导入所述第二前驱物且排出所述第二前驱物的第六工序；
将所述氧化性气体导入到反应室的第七工序；以及
停止导入所述氧化性气体且排出所述氧化性气体的第八工序，
并且所述第一工序至第八工序分别以210℃以上且300℃以下的温度范围进行。
9.根据权利要求8所述的半导体装置的制造方法，
其中所述第一工序至第八工序反复进行。
10.根据权利要求8或9所述的半导体装置的制造方法，
其中所述第一前驱物包含铪且还包含选自氯、氟、溴、碘以及氢中的任一个或多个，
并且所述第二前驱物包含锆且还包含选自氯、氟、溴、碘以及氢中的任一个或多个。
11.根据权利要求8至10中任一项所述的半导体装置的制造方法，
其中所述氧化性气体包含选自O2、O3、N2O、NO2及H2O中的任一个或多个。
12.根据权利要求8至11中任一项所述的半导体装置的制造方法，
其中所述载体吹扫气体包含选自N2、He、Ar、Kr及Xe中的任一个或多个。
13.根据权利要求8至12中任一项所述的半导体装置的制造方法，
其中所述第一前驱物为HfCl4，
所述第二前驱物为ZrCl4，
并且所述氧化性气体包含O3。
CN202180051208.4A 2020-08-21 2021-08-06 半导体装置的制造方法 Pending CN115917038A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020-139814 2020-08-21
JP2020139814 2020-08-21
JP2020195884 2020-11-26
JP2020-195884 2020-11-26
PCT/IB2021/057249 WO2022038456A1 (ja) 2020-08-21 2021-08-06 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
CN115917038A true CN115917038A (zh) 2023-04-04

Family

ID=80323452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180051208.4A Pending CN115917038A (zh) 2020-08-21 2021-08-06 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20230402279A1 (zh)
JP (1) JPWO2022038456A1 (zh)
KR (1) KR20230053616A (zh)
CN (1) CN115917038A (zh)
WO (1) WO2022038456A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101473684B1 (ko) 2009-12-25 2014-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
JP2016157881A (ja) * 2015-02-26 2016-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2018078227A (ja) * 2016-11-11 2018-05-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device

Also Published As

Publication number Publication date
US20230402279A1 (en) 2023-12-14
WO2022038456A1 (ja) 2022-02-24
KR20230053616A (ko) 2023-04-21
JPWO2022038456A1 (zh) 2022-02-24

Similar Documents

Publication Publication Date Title
CN113795928A (zh) 半导体装置及半导体装置的制造方法
CN114930547A (zh) 半导体装置及半导体装置的制造方法
CN114127932A (zh) 半导体装置及半导体装置的制造方法
WO2021198836A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021144666A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021019334A1 (ja) 半導体装置
CN115152006A (zh) 金属氧化物、金属氧化物的沉积方法及金属氧化物的沉积装置
WO2020250083A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021038361A1 (ja) 半導体装置
WO2021130600A1 (ja) 半導体装置、半導体装置の作製方法
WO2021070007A1 (ja) 半導体装置
CN114616677A (zh) 晶体管及电子设备
CN114616681A (zh) 半导体装置
WO2022038456A1 (ja) 半導体装置の作製方法
WO2022038453A1 (ja) 絶縁膜の改質方法、および半導体装置の作製方法
WO2021186297A1 (ja) 半導体装置、半導体装置の作製方法
WO2022043810A1 (ja) 半導体装置およびその作製方法
CN115968502A (zh) 半导体装置的制造方法
CN116157903A (zh) 半导体装置的制造方法
CN114846625A (zh) 半导体装置及半导体装置的制造方法
CN116075923A (zh) 金属氧化物的制造方法
CN113557608A (zh) 半导体装置以及半导体装置的制造方法
CN115136324A (zh) 金属氧化物、金属氧化物的形成方法、半导体装置
CN117916893A (zh) 半导体装置
CN117730419A (zh) 晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination