CN115152006A - 金属氧化物、金属氧化物的沉积方法及金属氧化物的沉积装置 - Google Patents

金属氧化物、金属氧化物的沉积方法及金属氧化物的沉积装置 Download PDF

Info

Publication number
CN115152006A
CN115152006A CN202180016355.8A CN202180016355A CN115152006A CN 115152006 A CN115152006 A CN 115152006A CN 202180016355 A CN202180016355 A CN 202180016355A CN 115152006 A CN115152006 A CN 115152006A
Authority
CN
China
Prior art keywords
oxide
insulator
chamber
metal oxide
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180016355.8A
Other languages
English (en)
Inventor
山崎舜平
神保安弘
惠木勇司
挂端哲弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN115152006A publication Critical patent/CN115152006A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种新颖的金属氧化物的沉积方法。本发明的一个方式包括如下步骤：将第一前驱物提供至腔室的第一工序；将第二前驱物提供至腔室的第二工序；将第三前驱物提供至腔室的第三工序；以及在第一工序后、第二工序后及第三工序后都将氧化剂引入腔室内的第四工序。第一至第三前驱物分别是不同种类的前驱物，在第一至第四工序中，将配置在腔室中的衬底加热至300度以上且第一至第三前驱物的分解温度以下的温度。

Description

金属氧化物、金属氧化物的沉积方法及金属氧化物的沉积 装置
技术领域
本发明的一个方式涉及一种金属氧化物的沉积方法及金属氧化物的沉积装置。另外，本发明的一个方式涉及一种使用上述金属氧化物的半导体装置及半导体装置的制造方法。另外，本发明的一个方式涉及一种半导体晶片、模块及电子设备。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置、存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置、电子设备等有时包括半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
通过使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到关注。该晶体管被广泛地应用于集成电路(IC)或图像显示装置(也简称为显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。
在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis alignedcrystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1及非专利文献2)。
非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。
[先行技术文献]
[非专利文献]
[非专利文献1]S.Yamazaki et al.，“SID Symposium Digest of TechnicalPapers”，2012，volume 43，issue 1，p.183-186
[非专利文献2]S.Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种新颖的金属氧化物及其沉积方法。另外，本发明的一个方式的目的之一是提供一种新颖的金属氧化物的沉积装置。另外，本发明的一个方式的目的之一是提供一种通态电流大的半导体装置。另外，本发明的一个方式的目的之一是提供一种场效应迁移率高的半导体装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有良好的电特性的半导体装置。另外，本发明的一个方式的目的之一是提供一种能够实现微型化或高集成化的半导体装置。另外，本发明的一个方式的目的之一是提供一种上述半导体装置的制造方法。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。除上述目的外的目的从说明书、附图、权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。
解决技术问题的手段
本发明的一个方式是一种金属氧化物的沉积方法，包括如下步骤：将第一前驱物提供至腔室的第一工序；将第二前驱物提供至腔室的第二工序；将第三前驱物提供至腔室的第三工序；以及在第一工序后、第二工序后及第三工序后都将氧化剂引入腔室内的第四工序。第一至第三前驱物分别是不同种类的前驱物，在第一至第四工序中，将配置在腔室中的衬底加热至300℃以上且在第一至第三前驱物的分解温度中最低的温度以下的温度。
另外，本发明的一个方式是一种金属氧化物的沉积方法，包括如下步骤：将第一前驱物提供至腔室的第一工序；将第二前驱物提供至腔室的第二工序；将第三前驱物提供至腔室的第三工序；以及在第一工序后、第二工序后及第三工序后都使氧化剂等离子体化且将其引入腔室内的第四工序。第一至第三前驱物分别是不同种类的前驱物，在第一至第四工序中，将配置在腔室中的衬底加热至300℃以上且在第一至第三前驱物的分解温度中最低的温度以下的温度。
在上述中，优选的是，第一前驱物包含铟，第二前驱物包含元素M(M是镓、铝、钇和锡中的任一个或多个)，第三前驱物包含锌。
在上述中，第一至第三前驱物优选不包含碳及氢。此外，在上述中，第一至第三前驱物也可以包含氯。
在上述中，优选的是，以分别进行第一至第四工序一次以上为一个循环，反复多次地进行一个循环。
在上述的包含铟、元素M(M是镓、铝、钇和锡中的任一个或多个)及锌的金属氧化物的沉积方法中，优选的是，第一前驱物包含铟，第二前驱物包含元素M(M是镓、铝、钇和锡中的任一个或多个)，第三前驱物包含锌，一个循环中的第一工序的次数、第二工序的次数和第三工序的次数之比与金属氧化物所包含的铟、元素M和镓之比相同。
在上述中，优选在反复多次地进行一个循环之后进行加热处理。
另外，本发明的一个方式是一种金属氧化物的沉积装置，该沉积装置包括腔室、第一至第四原料供应部以及加热器，第一至第四原料供应部分别通过阀与腔室相连，第一至第三原料供应部分别包括提供不同种类的前驱物的单元，第四原料供应部包括提供氧化剂的单元，加热器包括将配置在腔室中的衬底加热至300℃以上且在前驱物的分解温度中最低的温度以下的温度的单元。
另外，本发明的一个方式是一种金属氧化物的沉积装置，该沉积装置包括腔室、第一至第四原料供应部、加热器以及等离子体产生装置，第一至第三原料供应部分别通过阀与腔室相连，第四原料供应部通过等离子体产生装置与腔室相连，第一至第三原料供应部分别包括提供不同种类的前驱物的单元，第四原料供应部包括提供氧化剂的单元，加热器包括将配置在腔室中的衬底加热至300℃以上且在前驱物的分解温度中最低的温度以下的温度的单元。
在上述中，等离子体产生装置优选包括连接到高频电源的线圈。
在上述中，优选的是，第一原料供应部包括提供包含铟的前驱物的单元，第二原料供应部包括提供包含元素M(M是镓、铝、钇和锡中的任一个或多个)的前驱物的单元，第三原料供应部包括提供包含锌的前驱物的单元。
在上述中，包含铟的前驱物、包含元素M的前驱物及包含锌的前驱物优选不包含碳及氢。此外，在上述中，包含铟的前驱物、包含元素M的前驱物及包含锌的前驱物也可以包含氯。
上述沉积装置优选还包括覆盖设置在第一至第四原料供应部和腔室之间的管道的管道加热器。
优选的是，上述沉积装置还包括传送室及处理室，腔室通过传送室与处理室相连，传送室包括将衬底从腔室传送到处理室的单元，处理室包括加热装置。
发明效果
根据本发明的一个方式可以提供一种新颖的金属氧化物及其沉积方法。另外，根据本发明的一个方式可以提供一种新颖的金属氧化物的沉积装置。另外，根据本发明的一个方式可以提供一种通态电流大的半导体装置。另外，根据本发明的一个方式可以提供一种场效应迁移率高的半导体装置。另外，根据本发明的一个方式可以提供一种可靠性高的半导体装置。另外，根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。另外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。另外，根据本发明的一个方式可以提供一种上述半导体装置的制造方法。
注意，这些效果的记载不妨碍其他效果的存在。注意，本发明的一个方式并不需要实现所有上述效果。除上述效果外的效果从说明书、附图、权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。
附图简要说明
图1A至图1E是说明根据本发明的一个方式的金属氧化物的沉积方法的截面图。
图2A至图2D是根据本发明的一个方式的金属氧化物的截面图。
图3A至图3D是根据本发明的一个方式的金属氧化物的截面图。
图4A至图4C是说明根据本发明的一个方式的金属氧化物的原子个数比的范围的图。
图5A至图5D是说明根据本发明的一个方式的金属氧化物的沉积方法的截面图。
图6A至图6C是说明根据本发明的一个方式的金属氧化物的沉积方法的截面图。
图7是说明沉积装置的俯视图及截面图。
图8A及图8B是说明沉积装置的截面图。
图9A至图9C是说明沉积装置的截面图。
图10A及图10B是说明根据本发明的一个方式的金属氧化物的沉积方法的图。
图11A及图11B是说明根据本发明的一个方式的金属氧化物的沉积方法的图。
图12是说明根据本发明的一个方式的金属氧化物的沉积方法的图。
图13A是说明IGZO的晶体结构的分类的图。图13B是说明CAAC-IGZO膜的XRD谱的图。图13C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图14A是本发明的一个方式的半导体装置的俯视图。图14B至图14D是本发明的一个方式的半导体装置的截面图。
图15A及图15B是本发明的一个方式的半导体装置的截面图。
图16A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图16B至图16D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图17A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图17B至图17D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图18A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图18B至图18D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图19A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图19B至图19D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图20A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图20B至图20D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图21A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图21B至图21D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图22A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图22B至图22D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图23A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图23B至图23D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图24A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图24B至图24D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图25A是示出本发明的一个方式的半导体装置的制造方法的俯视图。图25B至图25D是示出本发明的一个方式的半导体装置的制造方法的截面图。
图26是说明本发明的一个方式的微波处理装置的俯视图。
图27是说明本发明的一个方式的微波处理装置的截面图。
图28是说明本发明的一个方式的微波处理装置的截面图。
图29是说明本发明的一个方式的微波处理装置的截面图。
图30A是本发明的一个方式的半导体装置的俯视图。图30B及图30C是本发明的一个方式的半导体装置的截面图。
图31是示出本发明的一个方式的存储装置的结构的截面图。
图32是示出本发明的一个方式的存储装置的结构的截面图。
图33是本发明的一个方式的半导体装置的截面图。
图34A及图34B是本发明的一个方式的半导体装置的截面图。
图35是本发明的一个方式的半导体装置的截面图。
图36A及图36B是示出本发明的一个方式的存储装置的结构例子的方框图。
图37A至图37H是示出本发明的一个方式的存储装置的结构例子的电路图。
图38A及图38B是示出本发明的一个方式的半导体装置的示意图。
图39A及图39B是说明电子构件的一个例子的图。
图40A至图40E是本发明的一个方式的存储装置的示意图。
图41A至图41H是示出本发明的一个方式的电子设备的图。
实施发明的方式
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。
在附图中，为显而易见，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时不反映于附图中。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书中所说明的词句，根据情况可以适当地换词句。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也在附图或文中公开了。在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏极区域或漏电极)与源极(源极端子、源极区域或源电极)之间具有形成沟道的区域(以下也称为沟道形成区域)，并且通过沟道形成区域电流能够流过源极和漏极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
此外，在采用不同极性的晶体管或者电路工作中的电流方向变化的情况等下，源极、漏极的功能有时相互调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的源极(源极区域或源电极)和漏极(漏极区域或漏电极)之间的距离。另外，在一个晶体管中，沟道长度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道长度有时不限定于一个值。因此，在本说明书中，沟道长度是沟道形成区域中的任一个值、最大值、最小值或平均值。
沟道宽度例如是指在晶体管的俯视图中半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的垂直于沟道长度方向的沟道形成区域的方向的长度。另外，在一个晶体管中，沟道宽度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道宽度有时不限定于一个值。因此，在本说明书中，沟道宽度是沟道形成区域中的任一个值、最大值、最小值或平均值。
在本说明书等中，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“有效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面时，有时因为有效沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面上的沟道形成区域的比例增高。在此情况下，有效沟道宽度大于外观上的沟道宽度。
在上述情况下，有时难以通过实测估计有效沟道宽度。例如，为了根据设计值估计有效沟道宽度，需要预先知道半导体的形状的假定。因此，当不确定半导体的形状时，难以准确地测量有效沟道宽度。
在本说明书中，在简单地描述为“沟道宽度”时，有时是指外观上的沟道宽度。或者，在本说明书中，在简单地表示“沟道宽度”时，有时表示有效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以决定沟道长度、沟道宽度、有效沟道宽度、外观上的沟道宽度等的值。
注意，半导体的杂质例如是指构成半导体的主要成分之外的元素。例如，浓度低于0.1原子％的元素可以说是杂质。在包含杂质时，例如有时发生半导体的缺陷态密度的增高或者结晶性的降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。此外，有时水也作为杂质起作用。此外，例如有时杂质的混入导致氧化物半导体中的氧空位(有时记载为VO)的形成。
注意，在本说明书等中，氧氮化物是指在其组成中含氧量多于含氮量的物质。例如，氧氮化硅在其组成中氧含量多于氮含量。另外，氮氧化物是指在其组成中含氮量多于含氧量的物质。例如，氮氧化硅在其组成中氮含量大于氧含量。
注意，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，可以将“导电体”换称为“导电膜”或“导电层”。另外，可以将“半导体”换称为“半导体膜”或“半导体层”。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS晶体管换称为包含金属氧化物或氧化物半导体的晶体管。
另外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的漏极电流在室温下为1×10-20A以下，在85℃下为1×10-18A以下，或在125℃下为1×10-16A以下。
另外，在本说明书中，在规定有上限值和下限值的情况下，被视为公开有自由地组合的结构。
(实施方式1)
在本实施方式中，使用图1至图12说明能够用于晶体管的半导体层的金属氧化物(以下，有时被称为氧化物半导体或氧化物)及其沉积方法。注意，根据构成金属氧化物的元素的种类、组合、组成等，根据本发明的一个方式的金属氧化物不仅用于晶体管的半导体层，而且可以用于绝缘材料或导电材料。
金属氧化物有时具有晶格缺陷。作为晶格缺陷，有原子空位、奇异原子等点缺陷、位错等线缺陷、晶界等面缺陷以及空隙等体缺陷。另外，作为晶格缺陷的生成原因，有构成元素的原子个数的比例偏离(构成原子的过或不足)及杂质等。
当将金属氧化物用于晶体管的半导体层时，金属氧化物中的晶格缺陷会导致载流子的生成或俘获等。因此，当将晶格缺陷较多的金属氧化物用于晶体管的半导体层时，该晶体管的电特性有可能不稳定。因此，用于晶体管的半导体层的金属氧化物中的晶格缺陷优选少。
在使用金属氧化物的晶体管中，尤其是，如果在金属氧化物的沟道形成区域中存在氧空位(VO)及杂质，电特性则容易变动，有时降低可靠性。此外，氧空位附近的氢形成氢进入氧空位中的缺陷(下面有时称为VOH缺陷)而可能会生成成为载流子的电子。因此，当在金属氧化物的沟道形成区域中包含氧空位时，晶体管会具有常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此，在金属氧化物的沟道形成区域中，优选尽量减少氧空位及杂质。换言之，优选的是，金属氧化物的沟道形成区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
容易存在于金属氧化物中的晶格缺陷的种类及晶格缺陷的存在量根据金属氧化物的结构或金属氧化物的沉积方法等而不同。
金属氧化物的结构被分为单晶结构与其他结构(非单晶结构)。作为非单晶结构，例如有CAAC结构、多晶(polycrystalline)结构、nc结构、amorphous-like(a-like)结构及非晶结构等。a-like结构具有介于nc结构和非晶结构之间的结构。注意，将在后面说明晶体结构的分类。
另外，在具有a-like结构的金属氧化物及具有非晶结构的金属氧化物中存在空洞或低密度区域。换言之，具有a-like结构的金属氧化物及具有非晶结构的金属氧化物的结晶性比具有nc结构的金属氧化物及具有CAAC结构的金属氧化物低。另外，具有a-like结构的金属氧化物中的氢浓度比具有nc结构的金属氧化物及具有CAAC结构的金属氧化物高。因此，在具有a-like结构的金属氧化物及具有非晶结构的金属氧化物中容易生成晶格缺陷。
因此，优选将结晶性高的金属氧化物用于晶体管的半导体层。例如，优选使用具有CAAC结构的金属氧化物或单晶结构的金属氧化物。通过将该金属氧化物用于晶体管，可以实现一种具有良好的电特性的晶体管。另外，可以实现一种可靠性高的晶体管。
注意，多晶结构的金属氧化物不包括在上述结晶性高的金属氧化物中。多晶结构是指确认到明确晶界的晶体结构。当将多晶结构的金属氧化物用于晶体管的半导体层时，晶界成为再结合中心，俘获载流子，导致晶体管的通态电流下降、场效应迁移率的下降等的可能性高。
另外，晶体管的沟道形成区域优选使用增高该晶体管的通态电流的金属氧化物。为了增高该晶体管的通态电流，增高用于该晶体管的金属氧化物的迁移率即可。为了增高金属氧化物的迁移率，需要提高载流子(n沟道型晶体管时为电子)的传输或者减少给载流子的传输带来影响的散射因素。载流子经过沟道形成区域从源极流至漏极。因此，通过设置载流子在沟道长度方向上容易流过的沟道形成区域，可以增高晶体管的通态电流。
在此，优选作为具有沟道形成区域的金属氧化物采用结晶性高的金属氧化物。再者，该结晶优选具有层叠有多个层(例如，第一层、第二层和第三层)的晶体结构。换言之，该结晶具有层状晶体结构(也称为层状结晶、层状结构)。此时，该结晶的c轴方向为层叠有多个层的方向。具有该结晶的金属氧化物例如包括单晶氧化物半导体、将在后面说明的CAAC-OS等。
另外，上述结晶的c轴优选在金属氧化物的被形成面或膜表面的法线方向上取向。由此，多个层以大致平行于金属氧化物的被形成面或膜表面的方式配置。就是说多个层延伸在沟道长度方向上。
例如，上述三层的层状晶体结构具有如下结构。第一层具有该第一层所包含的金属存在于中心的氧八面体的原子配位结构。第二层具有该第二层所包含的金属存在于中心的氧三角双锥形或四面体的原子配位结构。第三层具有该第三层所包含的金属存在于中心的氧三角双锥形或四面体的原子配位结构。
作为上述结晶的晶体结构，例如有YbFe2O4型结构、Yb2Fe3O7型结构、它们的变形结构等。
再者，优选的是，第一层至第三层都由一个金属元素或具有相同化合价的多个金属元素、以及氧构成。优选的是，构成第一层的一个或多个金属元素的化合价与构成第二层的一个或多个金属元素的化合价相同。另外，第一层及第二层可以包含相同金属元素。另外，优选的是，构成第一层的一个或多个金属元素的化合价与构成第三层的一个或多个金属元素的化合价不同。
通过采用上述结构，可以提高金属氧化物的结晶性而提高该金属氧化物的迁移率。由此，通过将该金属氧化物用于晶体管的沟道形成区域，晶体管的通态电流增高，而可以提高该晶体管的电特性。
上述金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，优选除了上述之外还包含具有与铟或锌相同的化合价的金属元素。该金属元素例如为铝、镓、钇等。另外，也可以包含选自铁、钴、镍、镧、铈、钕、镁和钙等中的一种或多种。
在此考虑氧化物半导体为包含铟(In)、元素M及锌(Zn)的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇等。可用作元素M的其他元素为铁、钴、镍、镧、铈、钕、镁、钙等。注意，作为元素M有时也可以组合上述元素中的多种。
为了形成上述具有层状晶体结构的金属氧化物，优选一层一层沉积原子。例如，作为金属氧化物的形成方法可以使用ALD(Atomic Layer Deposition：原子层沉积)法。
ALD法可以利用前驱物分子或前驱物中的原子的自调节性来一层一层沉积原子，从而具有能够沉积得极薄、能够对纵横比高的结构进行沉积、能够以针孔等的缺陷少的方式进行沉积、能够进行覆盖性优良的沉积及在低温下能够进行沉积等的效果。此外，ALD法还包括利用等离子体的沉积方法，即等离子体ALD(PEALD：Plasma Enhanced ALD)法。通过利用等离子体，可以在更低温下进行沉积，所以有时是优选的。ALD法中使用的前驱物有时包含碳或氯等元素。因此，利用ALD法形成的膜有时与利用其他的沉积方法形成的膜相比包含更多的碳或氯等元素。另外，上述元素的定量可以利用X射线光电子能谱(XPS：X-rayPhotoelectron Spectroscopy)进行。
不同于从靶材等中被释放的粒子沉积的沉积方法，ALD法是因被处理物表面的反应而形成膜的沉积方法。因此，通过ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，利用ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于要覆盖纵横比高的开口部的表面的情况等。注意，ALD法的沉积速率比较慢，所以有时优选与CVD法等沉积速率快的其他沉积方法组合而使用。
ALD法可以根据源气体的引入量控制所得到的膜的组成。例如，在ALD法中，通过调节源气体的引入量、引入次数(也称为脉冲次数)以及一个脉冲需要的时间(也称为脉冲时间)等，可以沉积任意组成的膜。此外，例如，当使用ALD法时，可以通过在进行沉积的同时改变源气体来沉积其组成连续变化的膜。当在改变源气体的同时进行沉积时，因为不需要传送及调整压力所需的时间，所以与使用多个沉积室进行沉积的情况相比可以缩短沉积时间。因此，有时可以提高半导体装置的生产率。
<ALD装置及利用ALD法的沉积方法>
在此，说明可以在形成本发明的一个方式的金属氧化物时使用的利用ALD法的沉积装置(以下也称为ALD装置)及利用ALD法的沉积方法。
在利用ALD法的沉积装置中，将用来反应的第一源气体(有时被称为前驱体、前驱物、金属前驱物)和第二源气体(有时被称为反应剂、反应物、氧化剂、非金属前驱物)交替引入腔室内，并反复进行这种源气体的引入，由此进行沉积。注意，例如，可以通过切换各开关阀(有时被称为高速阀)来切换引入的源气体。另外，在引入源气体时，将氮(N2)、氩(Ar)或氦(He)等惰性气体用作载气，将它们与源气体一起引入腔室内。通过使用载气，即使源气体的挥发性或蒸气压低也可以抑制源气体吸附到管道及阀的内部，由此可以将源气体引入腔室内。此外，所形成的膜的均匀性也得到提高，所以是优选的。
使用图1A至图1E说明利用ALD法沉积上述三层的层状晶体结构的金属氧化物的方法的一个例子。首先，将前驱物11a引入腔室内，使前驱物11a吸附到衬底10的表面上(参照图1A。以下，有时将该工序称为第一步骤)。在此，如图1A所示，由于前驱物11a吸附到衬底10的表面上，表面化学反应的自停止机构起作用在衬底10上的前驱物11a的层上不再吸附前驱物11a。注意，还将使表面化学反应的自停止机构起作用的衬底温度的适当范围称为ALD窗(ALD-Window)。ALD窗根据前驱物的温度特性、蒸气压、分解温度等决定，例如有时设定为100℃以上且600℃以下，优选为200℃以上且400℃以下。
接着，通过将惰性气体(氩、氦或氮等)等引入腔室内，将剩余的前驱物11a及反应生成物等从腔室中排出去(以下，有时将该工序称为第二步骤)。另外，也可以通过真空排气将剩余的前驱物及反应生成物等从腔室中排出去代替将惰性气体引入腔室内。第二步骤也被称为吹扫。
接着，将反应物12a(例如，氧化剂(臭氧(O3)、氧(O2)、水(H2O)及它们的等离子体、自由基、离子等))引入腔室内，使其与吸附到衬底10的表面上的前驱物11a起反应，以前驱物11a的构成分子吸附到衬底10上的状态使前驱物11a中的成分的一部分脱离(参照图1B。以下，有时将该工序称为第三步骤)。由此，前驱物11a的一部分被氧化而成的氧化物13a的层形成在衬底10的表面上。
当进行等离子体ALD法时，也可以作为氧化剂继续提供氧而在第三步骤中产生等离子体。由此，在第三步骤中，氧等离子体被产生且被用作反应物12a。此时，在第三以外的步骤中，使用不与被加热至上述温度的氧起反应的前驱物11a即可。
接着，通过引入惰性气体或进行真空排气，将剩余的反应物12a及反应生成物等从腔室中排出去(以下，有时将该工序称为第四步骤)。
接着，引入包含不同于前驱物11a的金属元素的前驱物11b，进行与第一步骤同样的工序，使前驱物11b吸附到氧化物13a的层的表面上(参照图1C)。在此，如图1C所示，由于前驱物11b吸附到氧化物13a的层上，表面化学反应的自停止机构起作用在衬底10上的前驱物11b的层上不再吸附前驱物11b。
接着，与第二步骤同样，通过引入惰性气体或进行真空排气，将剩余的前驱物11b及反应生成物等从腔室中排出去。
接着，与第三步骤同样，将反应物12b引入腔室内。在此，作为反应物12b可以使用与反应物12a相同或不同的反应物(参照图1D)。由此，前驱物11b的一部分被氧化而成的氧化物13b的层形成在氧化物13a的层上。
接着，与第四步骤同样，通过引入惰性气体或进行真空排气，将剩余的反应物12b及反应生成物等从腔室中排出去。
并且，通过同样地进行第一至第四步骤，可以在氧化物13b的层上形成氧化物13c的层。如此，通过反复进行形成氧化物13a至氧化物13c的工序，可以形成具有氧化物13a至氧化物13c的叠层结构反复的层状晶体结构的金属氧化物(参照图1E)。就是说，可以以第一至第四步骤为一组形成氧化物的层，通过反复进行该组，可以形成层叠有多个氧化物的层的层状晶体结构。
在形成具有层状晶体结构的金属氧化物，尤其是形成具有上述CAAC结构的金属氧化物时，优选在加热衬底的同时进行图1所示的工序。例如，将衬底温度设定为200℃以上且600℃以下，优选为300℃以上且前驱物的分解温度以下即可。注意，当使用不同种类的多个前驱物且利用ALD法进行沉积时，优选将衬底温度设定为在多个前驱物中最低的前驱物的分解温度以下。由此，在利用ALD法的沉积中，可以在所使用的多个前驱物都不分解的状态下使它们吸附到对象物(例如，衬底等)上。
通过在这样的温度范围内加热衬底的同时进行上述沉积，在步骤一至步骤四的各过程中，可以从金属氧化物中去除包含在前驱物或反应物等中的氢或碳等杂质。例如，可以将金属氧化物中的碳释放为CO2及CO，可以将金属氧化物中的氢释放为H2O。并且，在上述杂质的去除的同时金属原子及氧原子被重新排列，可以以高秩序性排列各氧化物的层。因此，可以形成结晶性高的层状晶体结构的金属氧化物，尤其是上述CAAC结构的金属氧化物。注意，在图1A中，例示出在衬底10上形成前驱物11a的结构，但是不局限于此。例如，也可以在衬底10上设置绝缘膜(包含氧、氮、硅、铝、铪等的绝缘膜)或导电膜(包含钨、钽、钼、锆、铝、钛等的导电膜)等，在其上形成前驱物11a。或者，也可以在衬底10上的利用绝缘膜及导电膜等形成的结构物上形成前驱物11a。
为了在上述温度范围内加热衬底的同时进行沉积，用于上述沉积的前驱物的分解温度优选高。例如，前驱物的分解温度优选为200℃以上且700℃以下，更优选为300℃以上且600℃以下。作为这样分解温度高的前驱物，优选使用由无机物形成的前驱物(以下，被称为无机前驱物)。无机前驱物一般倾向于具有比由有机物形成的前驱物(以下，被称为有机前驱物)高的分解温度，有时其ALD窗位于上述温度范围内。另外，因为无机前驱物不包含氢或碳等杂质，所以可以防止沉积的金属氧化物中的氢或碳等的杂质浓度增加。
并且，优选在上述金属氧化物的沉积之后进行加热处理。尤其是，优选在利用上述ALD法的沉积之后以不暴露于外部空气的方式连续地进行加热处理。该加热处理以100℃以上且1200℃以下，优选以200℃以上且1000℃以下，更优选以250℃以上且650℃以下，还优选以300℃以上且600℃以下，进一步优选以400℃以上且550℃以下，更进一步优选以420℃以上且480℃以下进行即可。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。加热处理也可以在减压状态下进行。加热处理也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。另外，在加热处理的温度较高时，金属氧化物有时具有多晶结构，所以在金属氧化物不具有多晶结构的范围内适当地设定加热处理温度即可。
通过如此进行加热处理，可以去除包含在金属氧化物中的氢或碳等杂质。例如，可以将金属氧化物中的碳释放为CO2及CO，可以将金属氧化物中的氢释放为H2O。并且，在去除上述杂质的同时金属原子及氧原子被重新排列，因此可以提高结晶性。由此，可以形成结晶性高的层状晶体结构的金属氧化物，尤其是上述CAAC结构的金属氧化物。
注意，在图1中，说明氧化物13a至氧化物13c的叠层结构反复的结构，但是本发明不局限于此。例如，也可以使用反复形成有单层、两层或四层以上的氧化物的层的金属氧化物。另外，在图1中，不改变氧化物13a、氧化物13b、氧化物13c的顺序反复进行层叠，但是不局限于此。例如，也可以改变氧化物13a、氧化物13b、氧化物13c的顺序。另外，也可以在膜的中途使氧化物13a、氧化物13b、氧化物13c的组成发生变化。另外，在图1中，如氧化物13a、氧化物13b、氧化物13c那样，不同的氧化物的层相邻设置，但是不局限于此。例如，也可以如氧化物13a、氧化物13a、氧化物13b、氧化物13b、氧化物13c、氧化物13c那样，同一氧化物的层连续设置。
另外，在以下的本说明书的记载中，在没有特别的限制的情况下，在作为反应物或氧化剂使用臭氧、氧、水时，该元素包括等离子体状态、自由基状态及离子状态的元素而不局限于气体及分子状态的元素。在使用等离子体状态、自由基状态或离子状态的氧化剂进行沉积时，使用后述的自由基ALD装置或等离子体ALD装置即可。
为了去除包含在前驱物中的碳或氢等杂质，优选使该前驱物与氧化剂充分反应。例如，设定较长的引入氧化剂的脉冲时间即可。或者，多次引入氧化剂即可。当多次引入氧化剂时，既可以引入相同种类的氧化剂，又可以引入不同种类的氧化剂。例如，也可以在作为第一氧化剂将水引入腔室内之后进行真空排气，在作为第二氧化剂将不包含氢的臭氧或氧引入腔室内，进行真空排气。
注意，在上述说明中，示出在将第一源气体引入腔室内之后将第二源气体引入腔室内的例子，但是本发明不局限于此。也可以在将第二源气体引入腔室内之后将第一源气体引入腔室内。换言之，也可以通过首先进行第三步骤及第四步骤，然后进行第一步骤、第二步骤、第三步骤及第四步骤，以后反复进行第一步骤至第四步骤来进行沉积。再者，也可以反复多次地进行第三步骤及第四步骤，然后反复进行第一步骤至第四步骤来进行沉积。
如此，通过在第一步骤之前一次或多次地进行第三步骤及第四步骤，可以控制腔室内的沉积气氛，所以是优选的。例如，通过在第三步骤中作为氧化剂引入O3及O2，可以将腔室内的气氛设定为氧气氛。当将腔室内的气氛设定为氧气氛而进行沉积时，可以提高所形成的膜中的氧浓度，所以是优选的。并且，能够将氧供应到该膜的基底的绝缘体及氧化物。通过使用这种方法形成的半导体装置可以具有良好特性并获得高可靠性。另外，例如，通过在第三步骤中作为氧化剂引入水，可以在被形成面上形成亲水基团。由此，可以进一步提高前驱物的吸附性。
另外，也可以在第一步骤及第二步骤之后反复多次地进行第三步骤中的第二源气体的引入、第四步骤中的真空排气或惰性气体的引入。就是说，例如可以在反复进行第一步骤、第二步骤、第三步骤、第四步骤、第三步骤、第四步骤、第三步骤、第四步骤之后进行第一步骤及第二步骤。
例如，也可以在第三步骤中作为氧化剂引入O3及O2且在第四步骤中引入惰性气体，反复多次地进行这些工序。另外，在反复进行第三步骤和第四步骤的情况下，并不一定要反复进行相同种类的源气体的引入。例如，可以在第一次第三步骤中作为氧化剂使用H2O，而在第二次以后的第三步骤中作为氧化剂使用O3。
如此，通过在腔室中短时间内反复多次地进行氧化剂的引入及惰性气体的引入(或真空排气)，可以进一步确实地从吸附到衬底表面上的前驱物去除剩余的氢原子、碳原子、氯原子等并将其排出腔室外部。另外，通过引入两种氧化剂，可以从吸附到衬底表面上的前驱物去除更多的剩余的氢原子等。如此，通过防止在沉积时氢原子被引入到膜中，可以减少包含在所形成的膜中的水、氢等。
通过采用这种方法，可以形成在表面温度范围为100℃以上且700℃以下或者100℃以上且500℃以下的TDS分析中，其水分子的脱离量为1.0×1013molecule/cm2以上且1.0×1016molecule/cm2以下，优选为1.0×1013molecule/cm2以上且3.0×1015molecule/cm2以下的膜。
ALD法是利用热能量使前驱物及反应物起反应而进行的沉积方法。前驱物及反应物的反应所需的温度根据其温度特性、蒸气压、分解温度等决定，设定为100℃以上且600℃以下，优选为200℃以上且600℃以下，更优选为300℃以上且600℃以下。
再者，有时通过进行上述前驱物及反应物的反应并作为第三源气体将被等离子体激发的反应物引入腔室而进行处理的ALD法称为等离子体ALD法。此时，第三源气体的引入部设置有等离子体产生装置。在产生等离子体时，可以使用电感耦合等离子体(Inductively Coupled Plasma：ICP)。另一方面，有时将利用热能量进行前驱物及反应物的反应的ALD法称为热ALD法。
在等离子体ALD法中，引入第三步骤中被等离子体激发的反应物来进行沉积。或者，通过反复进行第一步骤至第四步骤的同时引入被等离子体激发的反应物(第二反应物)来进行沉积。在此情况下，将在第三步骤中引入的反应物称为第一反应物。在等离子体ALD法中，用于第三源气体的第二反应物可以使用与上述氧化剂同样的材料。就是说，作为第二反应物可以使用被等离子体激发的臭氧、氧及水。另外，作为第二反应物除了氧化剂以外还可以使用氮化剂。作为氮化剂可以使用氮(N2)或氨(NH3)。另外，可以将氮(N2)和氢(H2)的混合气体用作氮化剂。例如，可以将氮(N2)5％和氢(H2)95％的混合气体用作氮化剂。通过在引入被等离子体激发的氮或氨的同时进行沉积，可以形成金属氮化膜等氮化膜。
另外，作为第二反应物的载气，可以使用氩(Ar)、氦(He)或氮(N2)。通过使用氩、氦或氮等载气，容易进行等离子体的放电而生成被等离子体激发的第二反应物，所以是优选的。注意，在使用等离子体ALD法形成金属氧化膜等氧化膜且作为载气使用氮的情况下，有时氮混入膜中而不能得到所希望的膜质。此时，优选作为载气使用氩或氦。
通过利用ALD法，可以以均匀的厚度沉积极薄的膜。另外，对具有凹凸的表面具有高覆盖率。
通过利用等离子体ALD法进行沉积，与热ALD法相比，可以以更低的温度进行沉积。例如，等离子体ALD法有时即使在100℃以下也能够进行沉积而不降低沉积速率。另外，在等离子体ALD法中，除了氧化剂之外，还可以使用氮化剂等较多的反应物，所以除了可以沉积氧化物膜之外，还可以进行氮化物、氟化物、金属等更多种类的膜的沉积。
在进行等离子体ALD法的情况下，在将等离子体源诸如电感耦合等离子体(ICP)或电子回旋共振等离子体(ECR)等远离衬底的状态下产生等离子体，由此能够抑制等离子体的损伤。
在此，参照图2A至图3D说明层状晶体结构的金属氧化物为In-M-Zn氧化物时的结晶中的原子排列。在图2B、图2D、图3B及图3D中，以球形(圆形)表示原子，以线表示金属原子和氧原子的键合。在图2B、图2D、图3B及图3D中，用附图中的箭头表示In-M-Zn氧化物的晶体结构中的c轴方向。另外，In-M-Zn氧化物的晶体结构中的a-b面方向为与在图2B、图2D、图3B及图3D中用箭头表示的c轴方向垂直的方向。
图2A是示出形成在结构体50上的包括In-M-Zn氧化物的氧化物60的图。在此，结构体是指构成晶体管等半导体装置的构成要素。结构体50包括衬底、栅电极、源电极及漏电极等的导电体；栅极绝缘膜、层间绝缘膜、基底绝缘膜等的绝缘体；金属氧化物或硅等的半导体等。图2A示出结构体50的被沉积面与衬底(或基体，未图示)平行地配置的情况。
图2B是示出图2A的氧化物60的一部分的区域53的结晶中的原子排列的放大图。在此，图2A及图2B所示的氧化物60的组成为In：M：Zn＝1：1：1[原子个数比]，晶体结构为YbFe2O4型结构。另外，元素M为+3价金属元素。
如图2B所示，氧化物60所包括的结晶依次反复层叠有包含铟(In)及氧的层21、包含元素M及氧的层31和包含锌(Zn)及氧的层41。层21、层31及层41以大致平行于结构体50的被沉积面的方式配置。换言之，氧化物60的a-b面大致平行于结构体50的被沉积面，氧化物60的c轴大致平行于结构体50的被沉积面的法线方向。
如图2B所示，通过上述结晶所具有的层21、层31及层41都由一个金属元素及氧构成，可以以高结晶性进行排列而提高该金属氧化物的迁移率。
注意，In：M：Zn＝1：1：1[原子个数比]的In-M-Zn氧化物的结构不局限于图2B所示的结构。层21、层31、层41的叠层顺序也可以改变。例如，也可以依次反复层叠层21、层41、层31。或者，也可以依次反复层叠层21、层31、层41、层21、层41、层31。另外，也可以用锌取代层31的元素M的一部分，用元素M取代层41的锌的一部分。
以上，示出形成其组成为In：M：Zn＝1：1：1[原子个数比]的In-M-Zn氧化物的例子，但是其组成式以In(1+α)M(1-α)O3(ZnO)m(α为大于0且小于1的实数，m为正数)表示的结晶性In-M-Zn氧化物同样可以具有层状晶体结构。作为例子，参照图2C及图2D示出其组成为In：M：Zn＝1：3：4[原子个数比]的In-M-Zn氧化物。
图2C是示出形成在结构体50上的包含In-M-Zn氧化物的氧化物62的图。图2D是示出图2C的氧化物62的一部分的区域54的结晶中的原子排列的放大图。
如图2D所示，氧化物62所包括的结晶具有包含铟(In)、元素M及氧的层22、包含锌(Zn)及氧的层41以及包含元素M及氧的层31。在氧化物62中，作为多个层，依次反复层叠有层22、层41、层31、层41。层22、层31及层41以大致平行于结构体50的被沉积面的方式配置。换言之，氧化物62的a-b面大致平行于结构体50的被沉积面，氧化物62的c轴大致平行于结构体50的被沉积面的法线方向。
注意，In：M：Zn＝1：3：4[原子个数比]的In-M-Zn氧化物的结构不局限于图2D所示的结构，也可以在保持In：M：Zn＝1：3：4[原子个数比]的范围内改变结构。层22、层31、层41的叠层顺序也可以改变。另外，也可以用锌取代层31的元素M的一部分，用元素M取代层41的锌的一部分。另外，也可以形成有层21或层31代替层22。
另外，如图3A所示，也可以采用在结构体50上形成氧化物62且在其上形成氧化物60的叠层结构。在此，图3B是示出图3A的氧化物62及氧化物60的一部分的区域56的结晶中的原子排列的放大图。
如上所述，氧化物62是In：M：Zn＝1：3：4[原子个数比]的In-M-Zn氧化物，氧化物60是In：M：Zn＝1：1：1[原子个数比]的In-M-Zn氧化物。就是说，图3A所示的氧化物是在膜的中途原子个数比发生变化的氧化膜。另外，如图3B所示，在氧化物62具有层状晶体结构时，可以提高氧化物62上的氧化物60的结晶性。
注意，氧化物62及氧化物60的结构不局限于图3B所示的结构，如上所述，也可以改变氧化物62及氧化物60的结构。另外，在图3B中，在氧化物62和氧化物60的边界配置层21，但是不局限于此。例如，氧化物62和氧化物60的边界也可以形成有层22。
如上所述，ALD法可以对纵横比高的结构进行沉积且对结构体的侧面也进行覆盖性良好的沉积。通过利用ALD法，与被沉积面的方向无关地容易形成具有CAAC结构的结晶性金属氧化物。例如，即使结构体具有凸型形状或凹型形状，也可以对结构体的顶面、底面、侧面及倾斜面以覆盖性良好地形成金属氧化物。就是说，可以在每一个被沉积面上形成在法线方向上具有大致一定的膜厚度的金属氧化物。在形成在结构体的顶面、底面、侧面及倾斜面的每一个金属氧化物中，相对于最大膜厚度的最小膜厚度之比可以设定为0.5以上且1以下，优选为0.7以上且1以下，更优选为0.9以上且1以下。此时，在金属氧化物具有晶体结构时，其c轴在与各自的被沉积面的法线方向大致平行的方向上取向。换言之，c轴在与各自的被沉积面垂直的方向上取向。
在此，图3C示出结构体50的被沉积面与衬底(或基体，未图示)垂直地配置，且结构体50的表面上形成有氧化物64的情况。图3D是图3C中的氧化物64的一部分的区域58的放大图。图3D示出在结构体50的侧面相对于被沉积面层叠有包含铟(In)的层21、包含元素M的层31与包含锌(Zn)的层41的情况。包含铟的层21与结构体50的被沉积面平行地配置，在其上与结构体50的被沉积面平行地配置包含元素M的层31，并且在其上与结构体50的被沉积面平行地配置包含锌的层41。就是说，氧化物60的a-b面与结构体50的被成膜面大致平行，氧化物60的c轴与结构体50的被沉积面的法线方向大致平行。注意，在图3C及图3D中，示出In：M：Zn＝1：1：1[原子个数比]的In-M-Zn氧化物的例子，但是也可以将不同原子个数比的氧化物同样地形成在其被沉积面以垂直于衬底的方式配置的结构体50的表面上。
此外，在上述中，示出In：M：Zn＝1：1：1[原子个数比]及In：M：Zn＝1：3：4[原子个数比]的金属氧化物的例子，但是本发明不局限于此。
下面，参照图4A、图4B及图4C对可被用作本发明的一个方式所示的氧化物的金属氧化物所包含的铟、元素M及锌的原子个数比的优选的范围进行说明。注意，图4A、图4B及图4C不示出氧的原子个数比。另外，将金属氧化物所包含的铟、元素M及锌的原子个数比的各项分别称为[In]、[M]及[Zn]。
在图4A、图4B及图4C中，虚线表示[In]:[M]:[Zn]＝(1+α):(1-α):1的原子个数比(-1≤α≤1)的线、[In]:[M]:[Zn]＝(1+α):(1-α):2的原子个数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):3的原子个数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):4的原子个数比的线及[In]:[M]:[Zn]＝(1+α):(1-α):5的原子个数比的线。
另外，点划线表示[In]:[M]:[Zn]＝5:1:β的原子个数比(β≥0)的线、[In]:[M]:[Zn]＝2:1:β的原子个数比的线、[In]:[M]:[Zn]＝1:1:β的原子个数比的线、[In]:[M]:[Zn]＝1:2:β的原子个数比的线、[In]:[M]:[Zn]＝1:3:β的原子个数比的线及[In]:[M]:[Zn]＝1:4:β的原子个数比的线。
另外，图4A、图4B及图4C所示的[In]:[M]:[Zn]＝0:2:1的原子个数比及其附近值的金属氧化物容易具有尖晶石型晶体结构。
另外，有时在金属氧化物中，多个相共存(例如，二相共存、三相共存等)。例如，当原子个数比接近[In]:[M]:[Zn]＝0:2:1时，尖晶石型晶体结构和层状晶体结构的二相容易共存。当原子个数比接近[In]:[M]:[Zn]＝1:0:0时，方铁锰矿型晶体结构和层状晶体结构的二相容易共存。当在金属氧化物中多个相共存时，可能在不同的晶体结构之间形成晶界。
图4A所示的区域A示出金属氧化物所包含的铟、元素M及锌的原子个数比的优选的范围的一个例子。
通过增高铟含量，可以提高金属氧化物的载流子迁移率(电子迁移率)。由此，铟含量高的金属氧化物的载流子迁移率比铟含量低的金属氧化物高。
另一方面，金属氧化物的铟含量及锌含量变低时，载流子迁移率变低。因此，当原子个数比为[In]:[M]:[Zn]＝0:1:0或其近似值时(例如，图4C中的区域C)，绝缘性变高。注意，区域C包括容易具有上述尖晶石型晶体结构的区域，所以优选采用避开容易具有尖晶石型晶体结构的区域组成。
例如，作为用于沟道形成区域及低电阻区域的金属氧化物优选具有载流子迁移率高的以图4A的区域A表示的原子个数比。用于沟道形成区域及低电阻区域的金属氧化物例如设定为In：Ga：Zn＝4：2：3至4.1及其附近值左右即可。另外，例如设定为In：Ga：Zn＝1：1：1及其附近值左右即可。另一方面，在以围绕沟道形成区域及低电阻区域的方式设置金属氧化物时，优选具有绝缘性较高的以图4C的区域C表示的原子个数比。以围绕沟道形成区域及低电阻区域的方式设置的金属氧化物例如设定为In：Ga：Zn＝1：3：4及其附近值左右或In：Ga：Zn＝1：3：2及其附近值左右即可。或者，以围绕沟道形成区域及低电阻区域的方式设置的金属氧化物也可以使用与用于沟道形成区及或低电阻区域的金属氧化物相同的金属氧化物。
尤其在图4B所示的区域B中，得到在区域A中载流子迁移率、可靠性较高的金属氧化物。
区域B包括[In]:[M]:[Zn]＝4:2:3至4.1及其附近值。附近值例如包括[In]:[M]:[Zn]＝5:3:4。另外，区域B包括[In]:[M]:[Zn]＝5:1:6及其附近值以及[In]:[M]:[Zn]＝5:1:7及其附近值。区域B包括[In]:[M]:[Zn]＝1:1:1及其附近值。
如上所述，根据原子个数比，该金属氧化物的导电性大大不同。如上所述，通过利用ALD法沉积金属氧化物，可以沉积具有根据各原子个数比的层状晶体结构的金属氧化物。因此，通过利用ALD法，可以沉积对应被要求的特性的金属氧化物。
接着，参照图5A至图6C示出图2A及图2B所示的包含In-M-Zn氧化物的氧化物60的详细形成方法。
首先，将包括包含铟的前驱物的源气体引入腔室内而使该前驱物吸附到结构体50的表面上(参照图5A)。在此，源气体除了前驱物以外还包括氩、氦或氮等载气。作为包含铟的前驱物，可以使用三甲基铟、三乙基铟、三(2，2，6，6-四甲基-3，5-庚二酮酸)铟、环戊二烯基铟、铱(III)乙酰丙酮、(3-(二甲基氨基)丙基)二甲基铟等。
另外，作为包含铟的前驱物，也可以使用不包含烃的无机前驱物。作为包含铟的无机前驱物，可以使用三氯化铟、三溴化铟、三碘化铟等卤素类铟化合物。三氯化铟的分解温度为500℃以上且700℃以下左右。因此，通过使用三氯化铟，可以以400℃以上且600℃以下左右，例如以500℃加热衬底，同时利用ALD法进行沉积。
接着，停止引入上述源气体，对腔室内进行吹扫而从腔室排出剩余的前驱物或反应生成物等。
接着，作为反应物将氧化剂引入腔室内，使该氧化剂与被吸附的前驱物起反应，在铟吸附到衬底的状态下使铟以外的成分脱离，由此形成铟和氧键合而成的层21(参照图5B)。作为氧化剂，可以使用臭氧、氧、水等。接着，停止引入上述氧化剂，对腔室内进行吹扫而从腔室排出剩余的反应物及反应生成物等。
接着，将包括包含元素M的前驱物的源气体引入腔室内而使该前驱物吸附到层21上(参照图5C)。源气体除了前驱物以外还包括氩、氦或氮等载气。在作为元素M使用镓时，作为包含镓的前驱物，可以使用三甲基镓、三乙基镓、三(二甲基酰胺)镓、镓(III)乙酰丙酮、三(2，2，6，6-四甲基-3，5-庚二酮酸)镓、二甲基氯镓、二乙基氯镓、二甲基异丙醇镓等。
另外，作为包含镓的前驱物，也可以使用不包含烃的无机前驱物。作为包含镓的无机前驱物，可以使用三氯化镓、三溴化镓、三碘化镓等卤素类镓化合物。三氯化镓的分解温度为550℃以上且700℃以下左右。因此，通过使用三氯化镓，可以以450℃以上且650℃以下左右，例如以550℃加热衬底，同时利用ALD法进行沉积。
接着，停止引入上述源气体，对腔室内进行吹扫而从腔室排出剩余的前驱物及反应生成物等。
接着，作为反应物将氧化剂引入腔室内，使氧化剂与被吸附的前驱物起反应，在元素M吸附到衬底的状态下使元素M以外的成分脱离，由此形成元素M和氧键合而成的层31(参照图5D)。此时，有时吸附到层31上的氧的一部分构成后述的层41。接着，停止引入上述源气体，对腔室内进行吹扫而从腔室排出剩余的反应物及反应生成物等。
接着，将包括包含锌的前驱物的源气体引入腔室内而使该前驱物吸附到层31上(参照图6A)。此时，有时形成锌和氧键合而成的层41的一部分。源气体除了前驱物以外还包括氩、氦或氮等载气。作为包含锌的前驱物，可以使用二甲基锌、二乙基锌、双(2，2，6，6-四甲基-3，5-庚二酮酸)锌、乙酸锌等。
另外，作为包含锌的前驱物，也可以使用不包含烃的无机前驱物。作为包含锌的无机前驱物，可以使用二氯化锌、二溴化锌、二碘化锌等卤素类锌化合物。二氯化锌的分解温度为450℃以上且700℃以下左右。因此，通过使用二氯化锌，可以以350℃以上且550℃以下左右，例如以450℃加热衬底，同时利用ALD法进行沉积。
接着，停止引入上述源气体，对腔室内进行吹扫而从腔室排出剩余的前驱物及反应生成物等。
接着，作为反应物将氧化剂引入腔室内，使氧化剂与被吸附的前驱物起反应，在锌吸附到衬底的状态下使锌以外的成分脱离，由此形成锌和氧键合而成的层41(参照图6B)。接着，停止引入上述源气体，对腔室内进行吹扫而从腔室排出剩余的反应物及反应生成物等。
接着，在层41上以上述方法再次形成层21(参照图6C)。通过反复进行上述步骤，可以在衬底或结构体上形成氧化物60。
注意，有些上述前驱物除了金属元素以外还包含碳和氯中的一方或双方。有时使用包含碳的前驱物形成的膜包含碳。另外，有时使用包含氯等卤素的前驱物形成的膜包含氯等卤素。
如上所述，通过使用ALD法形成氧化物60，可以形成其c轴与被沉积面的法线方向大致平行地取向的CAAC结构的金属氧化物。
优选在加热衬底的同时进行图5A至图6C所示的工序。例如，将衬底温度设定为200℃以上且600℃以下，优选为300℃以上且前驱物的分解温度以下即可。通过在这样的温度范围内加热衬底的同时进行上述沉积，在图5A至图6C的各过程中，可以从金属氧化物中去除包含在前驱物或反应物等中的氢或碳等杂质。例如，可以将金属氧化物中的碳释放为CO2及CO，可以将金属氧化物中的氢释放为H2O。并且，在上述杂质的去除的同时金属原子及氧原子被重新排列，可以以高秩序性排列各氧化物的层。因此，可以形成结晶性高的层状晶体结构的金属氧化物，诸如CAAC结构的金属氧化物。
为了在上述温度范围内加热衬底的同时进行沉积，用于上述沉积的前驱物的分解温度优选高。例如，前驱物的分解温度优选为200℃以上且700℃以下，更优选为300℃以上且600℃以下。作为这样的分解温度高的前驱物，优选使用无机前驱物。无机前驱物一般倾向于具有比有机前驱物高的分解温度，因此即使在如上所述地加热衬底的同时进行沉积，前驱物也不容易被分解。
作为无机前驱物，例如可以使用上述的三氯化铟、三氯化镓、二氯化锌。如上所述，这些前驱物的分解温度为350℃以上且700℃以下左右，比一般的有机前驱物的分解温度高得多。但是，如上所述，三氯化铟、三氯化镓和二氯化锌的分解温度互不相同。当使用如此不同种类的多个前驱物并利用ALD法进行沉积时，优选将衬底温度设定为在多个前驱物的分解温度中最低的分解温度以下。在以上例子中，在前驱物的分解温度最低的二氯化锌不会分解的范围内设定衬底温度即可。由此，在其他的三氯化铟、三氯化镓也不分解的状态下，可以使它们吸附到对象物(例如，衬底等)上。
注意，以上例示出无机前驱物，但是不局限于此。例如，也可以将上述内容适用于使用有机前驱物的ALD法。例如，当利用有机前驱物沉积金属氧化物(例如，In-M-Zn金属氧化物等)时，优选将衬底温度设定为多个有机前驱物的分解温度中最低的分解温度以下。由此，在ALD沉积中，可以在所使用的多个前驱物都不分解的状态下使它们吸附到对象物(例如，衬底等)上。在此情况下，也可以将衬底温度设定为100℃以上且前驱物的分解温度中最低的温度以下(典型的是200℃以上且300℃以下)的范围。
并且，优选在上述金属氧化物的沉积之后进行加热处理。尤其是，优选在利用上述ALD法的沉积之后以不暴露于外部空气的方式连续地进行加热处理。该加热处理优选优选以250℃以上且650℃以下，更优选以300℃以上且600℃以下，进一步优选以400℃以上且550℃以下，更进一步优选以420℃以上且480℃以下进行即可。通过如此进行加热处理，可以去除包含在金属氧化物中的氢或碳等杂质。例如，可以将金属氧化物中的碳释放为CO2及CO，可以将金属氧化物中的氢释放为H2O。并且，在去除上述杂质的同时金属原子及氧原子被重新排列，因此可以提高结晶性。由此，可以形成结晶性高的层状晶体结构的金属氧化物，尤其是上述CAAC结构的金属氧化物。
注意，图5A至图6C示出作为包含铟的层形成层21，在其上作为包含元素M的层形成层31，并且在其上作为包含锌的层形成层41的例子，但是本实施方式不局限于此，也可以形成层31和层41的一方，在其上形成层21，并且在其上形成层31和层41的另一方。或者，也可以形成层31和层41的一方，在其上形成层31和层41的另一方，并且在其上形成层21。
另外，当形成原子个数比不同于In：M：Zn＝1：1：1[原子个数比]的金属氧化物时，根据原子个数比适当地形成上述层21、层31、层41即可。例如，通过在图6A所示的层31的形成前后反复多次地进行层41的形成，在两个层21之间形成具有所希望的原子个数、层数及厚度的层31和层41的叠层即可。
<沉积装置的结构例子>
在此，作为可以利用ALD法进行沉积的装置的一个例子，参照图7、图8A及图8B对沉积装置4000的结构进行说明。图7是多腔室沉积装置4000的示意图，图8A和图8B是可用于该沉积装置4000的ALD装置的截面图。
沉积装置4000包括搬入搬出室4002、搬入搬出室4004、传送室4006、沉积室4008、沉积室4009、处理室4011、传送臂部4014。在此，搬入搬出室4002、搬入搬出室4004、沉积室4008、沉积室4009及处理室4011通过闸阀分别独立地与传送室4006相连。由此，在沉积室4008、沉积室4009及处理室4011中，可以以不暴露于大气的方式连续地进行处理，能够防止杂质混入到膜中。另外，衬底与膜的界面以及各膜的界面的污染得到降低，由此可以得到干净的界面。
注意，为了防止水分的附着等，优选在搬入搬出室4002、搬入搬出室4004、传送室4006、沉积室4008、沉积室4009以及处理室4011中填充露点被控制的惰性气体(氮气等)，更优选保持减压状态。
在沉积室4008及沉积室4009中，可以使用ALD装置。另外，也可以将ALD装置以外的沉积装置用于沉积室4008和沉积室4009中的任一个。作为可用于沉积室4008及沉积室4009的沉积装置，例如可以举出溅射装置、等离子体CVD(PECVD：Plasma Enhanced CVD)装置、热CVD(TCVD：Thermal CVD)装置、光CVD(Photo CVD)装置、金属CVD(MCVD：Metal CVD)装置、有机金属CVD(MOCVD：Metal Organic CVD)装置等。
另外，作为处理室4011，设置加热装置(典型的是真空加热装置)、等离子体产生装置(典型的是微波处理装置)等具有沉积装置以外的功能的装置即可。
例如，当沉积室4008为ALD装置，沉积室4009为溅射装置，处理室4011为加热装置时，可以在沉积室4009中沉积基底绝缘膜，在沉积室4008中沉积被用作活性层的氧化物半导体膜，在处理室4011中进行沉积氧化物半导体膜后的加热处理。此时，可以在不暴露于大气的状态下连续地进行基底绝缘膜的沉积、氧化物半导体膜的沉积及加热处理。
虽然沉积装置4000包括搬入搬出室4002、搬入搬出室4004、沉积室4008、沉积室4009及处理室4011，但是本发明不局限于此。也可以采用沉积装置4000的沉积室的数量为一个或者三个以上的结构。也可以采用沉积装置4000的处理室的数量为两个以上的结构。另外，沉积装置4000既可以是单片式(single wafer type)沉积装置，又可以是同时对多个衬底进行沉积的成批式(batch type)沉积装置。
<加热装置>
接着，说明可用于处理室4011的加热装置。作为用于加热装置的加热机构，例如也可以使用利用电阻发热体等进行加热的加热机构。或者，还可以使用利用被加热的气体等的介质的热传导或热辐射来进行加热的机构。例如，可以使用GRTA(Gas Rapid ThermalAnneal：气体快速热退火)、LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)等的RTA(Rapid Thermal Anneal：快速热退火)。LRTA通过卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、高压汞灯等的灯发射的光(电磁波)辐射来加热被处理物。GRTA中利用高温气体进行加热处理。
利用上述加热处理的加热处理以100℃以上且1200℃以下，优选以200℃以上且1000℃以下，更优选以250℃以上且650℃以下，还优选以300℃以上且600℃以下，进一步优选以400℃以上且550℃以下，更进一步优选以420℃以上且480℃以下进行即可。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行加热处理时，氧气体的比例设为20％左右即可。加热处理也可以在减压状态下进行。加热处理也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。另外，在加热处理的温度较高时，金属氧化物有时具有多晶结构，所以在金属氧化物不具有多晶结构的范围内适当地设定加热处理温度即可。注意，在本发明的一个方式中，金属氧化物也可以具有多晶结构。
另外，在上述加热处理中使用的气体优选被高纯度化。例如，在上述加热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行加热处理，可以尽可能地防止水分等被金属氧化物吸收。
例如，作为上述加热处理，在沉积金属氧化物之后，以4slm：1slm的氮气体与氧气体的流量比以及400℃以上且550℃以下，优选为420℃以上且480℃以下的温度进行1小时的处理。通过该加热处理，可以减少金属氧化物中的水、氢等杂质等。
通过如此进行加热处理，可以去除包含在金属氧化物中的氢或碳等杂质。例如，可以将金属氧化物中的碳释放为CO2及CO，可以将金属氧化物中的氢释放为H2O。如上所述，处理室4011通过传送室4006与沉积室4008及沉积室4009相连，因此可以以不暴露于外部空气的方式连续地进行金属氧化物的沉积至加热处理的工序。由此，沉积金属氧化物后，可以进行加热处理而没有膜中的氢或碳等杂质的增加。并且，在去除上述杂质的同时金属原子及氧原子被重新排列，可以提高结晶性。因此，可以形成结晶性高的层状晶体结构的金属氧化物，尤其是上述CAAC结构的金属氧化物。
注意，以上说明将加热处理装置用于处理室4011的例子，但是本发明不局限于此。例如，也可以采用将微波处理装置用于处理室4011的结构。通过进行微波处理，可以去除金属氧化物中的氢或碳等杂质。微波处理及微波处理装置的详细可以参照后面的实施方式的记载。
<ALD装置>
接着，使用图8A对可用于沉积装置4000的热ALD装置的结构进行说明。热ALD装置包括沉积室(腔室4520)、原料供应部4521(原料供应部4521a至原料供应部4521c)、原料供应部4531、用作引入量控制器的高速阀4522a至高速阀4522d、气体供应部4532、原料引入口4523、原料排出口4524、排气装置4525。设置在腔室4520内的原料引入口4523通过供应管及阀分别与原料供应部4521a、原料供应部4521b、原料供应部4521c、原料供应部4531以及气体供应部4532连接，原料排出口4524通过排出管、阀、压力调整器与排气装置4525连接。
腔室4520内部设置有衬底架4526，在该衬底架4526上配置衬底4530。衬底架4526也可以包括旋转机构。另外，腔室4520外壁设置有加热器4527，可以控制腔室4520内部、衬底架4526及衬底4530表面等的温度。加热器4527优选将衬底4530表面的温度控制为100℃以上且600℃以下，优选控制为200℃以上且600℃以下，更优选控制为300℃以上且前驱物的分解温度以下，加热器4527本身的温度优选设定为100℃以上且600℃以下。通过在这样的温度范围内加热衬底的同时进行沉积，可以从金属氧化物中适当地减少包含在前驱物或反应物等中的氢或碳等杂质。并且，在去除上述杂质的同时金属原子及氧原子被重新排列，可以以高秩序性排列各氧化物的层。因此，可以形成结晶性高的层状晶体结构的金属氧化物。此外，也可以使用加热器4527进行沉积金属氧化物后的加热处理。
在原料供应部4521a、原料供应部4521b、原料供应部4521c及原料供应部4531中由汽化器或加热单元等从固体的原料或液体的原料形成源气体。或者，原料供应部4521a、原料供应部4521b、原料供应部4521c及原料供应部4531也可以具有供应气体的源气体的结构。
在图8A所示的沉积装置中，通过适当地选择在原料供应部4521及原料供应部4531中使用的原料(挥发性有机金属化合物等)且将其引入腔室4520内，可以形成金属氧化物。如上所述，在作为金属氧化物形成包含铟、镓、锌的In-Ga-Zn氧化物时，如图8A所示，优选使用设置有至少三个原料供应部4521a至原料供应部4521c以及至少一个原料供应部4531的沉积装置。
例如，采用如下结构，即可：原料供应部4521a提供包含铟的前驱物，原料供应部4521b提供包含镓的前驱物，原料供应部4521c提供包含锌的前驱物。作为包含铟的前驱物、包含镓的前驱物及包含锌的前驱物，分别可以使用上述前驱物。包含铟的前驱物、包含镓的前驱物及包含锌的前驱物的分解温度优选高，例如，优选使用无机前驱物。注意，当将卤素类化合物等用作无机前驱物时，气体的腐蚀性有时强。因此，优选将钛等耐腐蚀性高的材料用于腔室、管道、各种气体的供应部等的气体接触的构件。
另外，原料供应部4531提供反应物。作为反应物，可以使用包含臭氧、氧和水中的至少一个的氧化剂。
另外，气体供应部4532提供载气。作为载气，可以使用氩(Ar)、氦(He)或氮(N2)等惰性气体。将原料供应部4521的前驱物及原料供应部4531的反应物与该载气混合并引入腔室4520内。
另外，以覆盖原料供应部4521a、原料供应部4521b、原料供应部4521c、原料供应部4531及气体供应部4532与腔室4520之间的管道或阀等的方式设置有管道加热器4534a。另外，以覆盖排气装置4525与腔室4520之间的管道或阀等的方式设置有管道加热器4534b。管道加热器4534a及管道加热器4534b的温度例如在室温以上且300℃以下的范围内适当地设定即可。通过设置这样的管道加热器，可以防止原料供应部4521提供的前驱物等凝结在气体引入系统及气体排气系统的管道等的内壁。尤其是，无机前驱物等分解温度较高的前驱物倾向于容易凝结，在使用这样的前驱物时，优选采用以覆盖气体引入系统及气体排气系统的管道的方式设置管道加热器的结构。另外，分别独立地控制管道加热器4534a、管道加热器4534b及加热器4527的温度即可。通过分别独立地控制管道加热器4534a、管道加热器4534b及加热器4527，可以分别控制各加热器的温度。但是，不局限于此，管道加热器4534a、管道加热器4534b及加热器4527的温度控制也可以互相联动。此时，可以一并调节温度控制，因此装置构件等可以减价。
可以以时间精密控制高速阀4522a至高速阀4522d。因此，可以控制原料供应部4521a、原料供应部4521b、原料供应部4521c及原料供应部4531提供的源气体且将其引入腔室4520内。
例如，当提供原料供应部4521a、原料供应部4521b及原料供应部4521c所包含的前驱物时，打开在高速阀4522a至高速阀4522c中对应的高速阀即可。另外，当提供原料供应部4531所包含的反应物时，打开高速阀4522d即可。另外，当对腔室4520内进行吹扫时，关闭高速阀4522a至高速阀4522d，只将气体供应部4532中的载气引入腔室4520内即可。
另外，图8A示出设置有三个原料供应部4521及一个原料供应部4531的例子，但是本实施方式不局限于此。也可以设置一个、两个或四个以上的原料供应部4521。另外，也可以设置两个以上的原料供应部4531。
另外，在图8A中，加热器4527、原料引入口4523及原料排出口4524配置在腔室4520的下方，但是不局限于此，可以适当地设定它们的配置。另外，在图8A中，作为原料供应部4521a、原料供应部4521b、原料供应部4521c、原料供应部4531及气体供应部4532的引入口，设置有共通的原料引入口4523，但是不局限于此，也可以分别设置不同的引入口。
接着，使用图8B对可用于沉积装置4000的等离子体ALD装置的结构进行说明。等离子体ALD装置包括沉积室(腔室4020)、原料供应部4021(原料供应部4021a至原料供应部4021c)、原料供应部4031、用作引入量控制器的高速阀4022a至高速阀4022d、气体供应部4032、原料引入口4023、原料引入口4033、原料排出口4024、排气装置4025。设置在腔室4020内的原料引入口4023及原料引入口4033通过供应管或阀分别与原料供应部4021a、原料供应部4021b、原料供应部4021c、原料供应部4031以及气体供应部4032连接，原料排出口4024通过排出管、阀、压力调整器与排气装置4025连接。腔室4020内部设置有衬底架4026，在该衬底架4026上配置衬底4030。另外，腔室外壁设置有加热器4027，以覆盖连接到腔室的管道等的方式设置有管道加热器4034a及管道加热器4034b。
在此，腔室4020对应于腔室4520，原料供应部4021对应于原料供应部4521，原料供应部4031对应于原料供应部4531，高速阀4022a至高速阀4022d对应于高速阀4522a至高速阀4522d，气体供应部4032对应于气体供应部4532，原料引入口4023对应于原料引入口4523，原料排出口4024对应于原料排出口4524，排气装置4025对应于排气装置4525，衬底架4026对应于衬底架4526，衬底4030对应于衬底4530，加热器4027对应于加热器4527，管道加热器4034a对应于管道加热器4534a，管道加热器4034b对应于管道加热器4534b，因此其详细结构可以参照以上的记载。
如图8B所示，在等离子体ALD装置中，由于等离子体产生装置4028与腔室4020相连，可以不但利用热ALD法而且利用等离子体ALD法进行沉积。等离子体产生装置4028优选为使用与高频电源连接的线圈4029的ICP型等离子体产生装置。高频电源可以输出频率为10kHz以上且100MHz以下，优选为1MHz以上且60MHz以下，更优选为2MHz以上且60MHz以下的电力。例如，可以输出频率为13.56MHz的电力。通过利用等离子体ALD法，即便在低温下也可以进行沉积而不降低沉积速率，所以优选在沉积效率较低的单片式沉积装置中采用等离子体ALD法。
从原料供应部4031排出去的反应物经过等离子体产生装置4028处于等离子体状态。将处于等离子体状态的反应物从原料引入口4033引入腔室4020内。注意，虽然在图8B中未图示，但是从原料供应部4031排出去的反应物也可以混合到载气。
衬底架4526也可以设置有被施加一定的电位或高频率的机构。或者，衬底架4526可以处于浮动状态或被接地。
注意，在图8B中，原料引入口4033配置在腔室4520的上方，加热器4027及原料引入口4023配置在腔室4520的侧面，原料排出口4524配置在腔室4520的下方，但是不局限于此，可以适当地设定它们的配置。
图9A至图9C说明可用于沉积装置4000的ALD装置的不同结构。注意，有时省略说明与图8B所示的ALD装置同样的结构及功能的详细内容。
图9A是示出等离子体ALD装置的一个方式的示意图。等离子体ALD装置4100设置有反应室4120及反应室4120的上部的等离子体产生室4111。反应室4120可以被称为腔室。或者，反应室4120和等离子体产生室4111可以一并地称为腔室。反应室4120包括原料引入口4123、原料排出口4124，等离子体产生室4111包括原料引入口4133。另外，通过等离子体产生装置4128，RF等高频率或微波施加到引入等离子体产生室4111内的气体而在等离子体产生室4111内生成等离子体4131。在使用微波生成等离子体4131时，典型地使用频率为2.45GHz的微波。有时将通过施加上述微波和磁场生成的等离子体称为ECR(ElectronCyclotron Resonance：电子回旋共振)等离子体。
另外，反应室4120包括衬底架4126，衬底4130配置在衬底架4126上。从原料引入口4123引入的源气体由来自设置在反应室4120中的加热器的热被分解而沉积在衬底4130上。另外，从原料引入口4133引入的源气体由等离子体产生装置4128处于等离子体状态。到衬底4130表面处于等离子体状态的源气体与电子或其他分子再结合而处于自由基状态，到达衬底4130。如此，有时将利用自由基进行沉积的ALD装置称为自由基ALD(Radical-EnhancedALD)装置。另外，在等离子体ALD装置4100中，示出将等离子体产生室4111设置在反应室4120的上部的结构，但是本实施方式不局限于此。也可以将等离子体产生室4111以与反应室4120的侧面相邻的方式设置。
图9B是示出等离子体ALD装置的一个方式的示意图。等离子体ALD装置4200包括腔室4220。腔室4220包括电极4213、原料排出口4224、衬底架4226，衬底4230配置在衬底架4226上。电极4213包括原料引入口4223、将被引入的源气体提供至腔室4220内的喷头4214。另外，电极4213与可以通过电容器4217施加高频率的电源4215连接。衬底架4226也可以设置有被施加一定的电位或高频率的机构。或者，衬底架4226既可以处于浮动状态也可以被接地。电极4213及衬底架4226分别被用作用来产生等离子体4231的上部电极及下部电极。从原料引入口4223引入的源气体由来自设置在腔室4220中的加热器的热被分解而沉积在衬底4230上。或者，从原料引入口4223引入的源气体在电极4213与衬底架4226间成为等离子体状态。成为等离子体状态的源气体由产生在等离子体4231与衬底4230间的电位差(也称为离子鞘)入射到衬底4230。
图9C是示出与图9B不同的等离子体ALD装置的一个方式的示意图。等离子体ALD装置4300包括腔室4320。腔室4320包括电极4313、原料排出口4324、衬底架4326，衬底4330配置在衬底架4326上。电极4313包括原料引入口4323、将被引入的源气体提供至腔室4320内的喷头4314。另外，电极4313与可以通过电容器4317施加高频率的电源4315连接。衬底架4326也可以设置有被施加一定的电位或高频率的机构。或者，衬底架4326既可以处于浮动状态也可以被接地。电极4313及衬底架4326分别被用作用来产生等离子体4331的上部电极及下部电极。等离子体ALD装置4300与等离子体ALD装置4200不同之处在于在电极4313与衬底架4326间设置有与可以通过电容器4322施加高频率的电源4321连接的筛网4319。通过设置筛网4319，可以使等离子体4231与衬底4130分离。从原料引入口4323引入的源气体由来自设置在腔室4320中的加热器的热被分解而沉积在衬底4330上。或者，从原料引入口4323引入的源气体在电极4313与衬底架4326间成为等离子体状态。成为等离子体状态的源气体通过筛网4319去除电荷而以自由基等电中性的状态到达衬底4130。由此，可以进行离子的入射及等离子带来的损伤被抑制的沉积。
此外，也可以使用图8B、图9A至图9C所示的等离子体ALD装置进行金属氧化物的沉积后的微波处理。
<沉积序列>
接着，使用图10A至图12说明使用图8A所示的ALD装置的金属氧化物的沉积序列。在图10A至图12中，将第一源气体至第四源气体的引入都记载为“ON”，将没有引入源气体的期间记载为“OFF”。
图10A示出使用图8A所示的ALD装置的沉积序列。首先，将衬底4530配置于腔室4520内的衬底架4526(步骤S101)。接着，调节加热器4527的温度(步骤S102)。此时，还调节管道加热器4534a及管道加热器4534b的温度即可。接着，以使衬底4530的面内温度变为一定的方式将衬底4530保持在衬底架4526上(步骤S103)。接着，通过上述第一步骤至第四步骤沉积金属氧化物(步骤S104)。注意，当在衬底4530的配置(步骤S101)之后如果不需要调节加热器4527的温度，也可以省略步骤S102。
在步骤S104中，将第一源气体(包含前驱物的源气体)和第二源气体(包含反应物的源气体)交替引入腔室4520内，在衬底4530上进行沉积。以脉冲状引入第一源气体及第二源气体。在第一源气体及第二源气体都不被引入的期间进行腔室4520内的吹扫。在利用ALD法的沉积中，将第一源气体的引入(上述第一步骤)、第一源气体的吹扫(上述第二步骤)、第二源气体的引入(上述第三步骤)以及第二源气体的排气(上述第四步骤)称为一个循环(1cycle)，通过反复进行该循环，来形成具有所希望的厚度的膜。
另外，也可以在步骤S103和步骤S104之间将包含反应物的第二源气体引入腔室4020内。作为第二源气体，优选引入被用作氧化剂的选自臭氧(O3)、氧(O2)及水(H2O)中的一种或多种。通过作为第二源气体引入水，可以在衬底4530上形成亲水基团，因此可以进一步提高前驱物的吸附性。通过作为第二源气体引入臭氧及氧，可以使腔室内部处于氧气氛而将氧提供至形成在衬底4530上的基底绝缘膜等。由此，可以将氧提供至形成在该基底绝缘膜上的金属氧化物膜，增加膜中的氧浓度。此时，优选与步骤S104所示的方法同样地以脉冲状引入第二源气体，但是本发明不局限于此。也可以连续引入第二源气体。在第二源气体不被引入的期间进行腔室4520内的排气。
以使用上述第一源气体的一个循环形成第一氧化物层，以使用与第一源气体不同的第三源气体的一个循环形成第二氧化物层，以使用与第一源气体不同的第四源气体的一个循环形成第三氧化物层，由此可以沉积包括多个不同的氧化物层的层状结晶性氧化物。以下，作为一个例子，参照图10B说明对应于图5A至图6C所示的In-Ga-Zn氧化物的沉积过程的沉积序列。
在图10B中，作为使用包含前驱物的第一源气体至第三源气体进行沉积的例子，示出沉积序列的步骤S104。步骤S101至步骤S103与上述同样地进行即可。在此，第一源气体包括包含铟的前驱物，第三源气体包括包含镓的前驱物，第四源气体包括包含锌的前驱物。
如图10B所示，首先引入第一源气体，使包含铟的前驱物吸附到衬底4530上(对应于图5A)。然后，停止引入第一源气体，吹扫腔室中的剩余的第一源气体。
接着，引入第二源气体，使吸附的包含铟的前驱物与氧化剂起反应来形成铟氧化物的层(对应于图5B)。然后，停止引入第二源气体，吹扫腔室中的剩余的第二源气体。
接着，引入第三源气体，使包含镓的前驱物吸附到铟氧化物的层上(对应于图5C)。然后，停止引入第三源气体，吹扫腔室中的剩余的第三源气体。
接着，引入第二源气体，使吸附的包含镓的前驱物与氧化剂起反应来形成镓氧化物的层(对应于图5D)。然后，停止引入第二源气体，吹扫腔室中的剩余的第二源气体。
接着，引入第四源气体，使包含锌的前驱物吸附到镓氧化物的层上(对应于图6A)。然后，停止引入第四源气体，吹扫腔室中的剩余的第四源气体。
接着，引入第二源气体，使吸附的包含锌的前驱物与氧化剂起反应来形成锌氧化物的层(对应于图6B)。然后，停止引入第二源气体，吹扫腔室中的剩余的第二源气体。并且，使用上述方法使包含铟的前驱物吸附到锌氧化物上(对应于图6C)。
以上述形成氧化铟、氧化镓及氧化锌的工序为一个循环，反复进行循环，由此可以形成具有所希望的厚度的In：Ga：Zn＝1：1：1[原子个数比]的In-Ga-Zn氧化物。
注意，第一源气体至第四源气体的引入都以脉冲状进行。将第一源气体、第三源气体及第四源气体引入腔室4520内的脉冲时间优选为0.05秒以上且1秒以下，更优选为0.1秒以上且0.5秒以下。另外，从腔室4520将第一源气体、第三源气体及第四源气体排出去的时间为0.1秒以上且15秒以下，优选为0.5秒以上且10秒以下。将第二源气体引入腔室4520内的脉冲时间优选为0.05秒且以上30秒以下，更优选为0.1秒以上且15秒以下。另外，从腔室4520将第二源气体排出去的时间为0.1秒以上且15秒以下，优选为0.1秒以上且5秒以下。
注意，在图10B所示的序列中，第一源气体、第三源气体及第四源气体的引入顺序不局限于此。例如，也可以首先引入包括包含锌的前驱物的第四气体。氧化锌与氧化铟及氧化镓相比更容易形成晶体结构，所以可以在最下层形成稳定的氧化锌的结晶。由此，在氧化锌上可以较容易形成氧化铟及氧化镓的层。
以上，说明In：Ga：Zn＝1：1：1[原子个数比]的In-Ga-Zn氧化物的沉积，但是本发明不局限于此。可以使用同样的方法形成原子个数比不同的In-Ga-Zn氧化物。优选的是，根据要求的In-Ga-Zn氧化物的原子个数比设定一个循环中的包括前驱物的源气体的脉冲次数或脉冲时间。
例如，在图10B所示的序列中，为了沉积In：Ga：Zn＝1：1：1[原子个数比]的In-Ga-Zn氧化物，将一个循环中的包含铟的第一源气体、包含镓的第三源气体以及包含锌的第四源气体各自的脉冲次数都设定为一次。此时，各前驱物的脉冲时间相同。
图11A示出In：Ga：Zn＝1：3：4[原子个数比]的In-Ga-Zn氧化物的沉积序列的例子。在图11A的一个循环中，包含铟的第一源气体的脉冲次数为一次，包含镓的第三源气体的脉冲次数为三次，包含锌的第四源气体的脉冲次数为四次。就是说，包括前驱物的源气体的脉冲次数对应于In：Ga：Zn＝1：3：4[原子个数比]。通过如此进行沉积，可以形成根据图2D的层状晶体结构的金属氧化物。
另外，如上所述，通过在加热衬底的同时利用ALD法进行沉积，可以促进各氧化物层的重新排列。由此，即使根据图11A所示的序列进行沉积，如图2D所示的层22那样，也可以形成在一个氧化物层中包含两种金属元素(铟及镓)的层。
注意，以上，引入不同种类的前驱物，中间引入包括反应物的源气体，但是本发明不局限于此。例如，也可以连续引入包括相同种类的前驱物的源气体，中间引入包括反应物的源气体。此时，一个循环中的包括前驱物的源气体的脉冲次数与所需要的In-Ga-Zn氧化物的原子个数比优选相同。
另外，以上，示出在利用第二源气体进行氧化的间隔只引入一种包括前驱物的源气体的结构，但是本发明不局限于此。也可以在利用第二源气体进行氧化的间隔引入两种以上的包括前驱物的源气体。此时，也可以同时引入两种以上的包括前驱物的源气体。另外，也可以在利用第二源气体进行氧化的间隔连续引入相同种类的前驱物两次。
例如，在沉积In：Ga：Zn＝1：3：4[原子个数比]的In-Ga-Zn氧化物时，也可以根据图11B所示的序列进行沉积。在图11B中，根据图2D所示的依次层叠有层22、层41、层31和层41的晶体结构，依次引入第一源气体、第三源气体、第四源气体、第三源气体、第四源气体。注意，在最初的第一源气体和第三源气体的引入中间没有第二源气体的引入。就是说，在使包括在第一源气体中的包含铟的前驱物以及包括在第三源气体中的包含镓的前驱物吸附之后引入氧化剂。由此，如图2D所示的层22那样，可以形成一个氧化物层包含两种金属元素(铟及镓)的层。此时，第一源气体和第三源气体的脉冲时间优选为第四源气体的脉冲时间的一半左右。由此，如图11B所示，可以使一个循环中的包含铟的第一源气体的脉冲时间、包含镓的第三源气体的脉冲时间、包含锌的第四源气体的脉冲时间之比与原子个数比相同，即1：3：4。
以上，说明原子个数比为固定的氧化物的沉积，但是本发明不局限于此。可以利用同样的方法连续地沉积原子个数比不同的两种以上的氧化物。此时，优选在原子个数比不同的叠层氧化物中，根据各氧化物的原子个数比设定一个循环中的包括前驱物的源气体的脉冲次数或脉冲时间。通过如此进行沉积，可以在一个腔室中沉积原子个数比不同的叠层氧化物。因此，可以防止在沉积各氧化物的间隔中氢或碳等杂质进入。
图12示出在In：Ga：Zn＝1：3：4[原子个数比]的氧化物上层叠In：Ga：Zn＝1：1：1[原子个数比]的氧化物时的沉积序列的例子。步骤104a对应于In：Ga：Zn＝1：3：4[原子个数比]的氧化物，与图11A所示的序列同样。另外，步骤104b对应于In：Ga：Zn＝1：1：1[原子个数比]的氧化物，与图10B所示的序列同样。如此，当前半一个循环的脉冲次数为第一源气体：第三源气体：第四源气体＝1：3：4，后半一个循环的脉冲次数为第一源气体：第三源气体：第四源气体＝1：1：1时，可以沉积具有图3B所示的氧化物62和氧化物60的叠层结构的金属氧化物。就是说，前半以对应于In：Ga：Zn＝1：3：4[原子个数比]的脉冲次数进行沉积，后半以对应于In：Ga：Zn＝1：1：1[原子个数比]的脉冲次数进行沉积。
注意，以上，以In-Ga-Zn氧化物为例说明沉积方法，但是本发明不局限于此。根据所需要的金属氧化物中的金属元素适当地设定前驱物即可。另外，以上，前驱物的数量为一种或三种，但是不局限于此，也可以为两种或四种以上。
此外，以上例示出使用包含一种金属元素的前驱物进行沉积的例子，但是本发明不局限于此。也可以使用包含两种以上的金属元素的前驱物。例如，也可以使用包含铟及镓的前驱物或者包含镓及锌的前驱物等。此时，可以减少图8A等所示的原料供应部4521的数量。
<晶体结构的分类>
以下，说明上述金属氧化物(氧化物半导体)中的晶体结构的分类。
首先，参照图13A对氧化物半导体中的晶体结构的分类进行说明。图13A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的晶体结构的分类的图。
如图13A所示那样，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。另外，completely amorphous包含在“Amorphous”中。另外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)(excluding single crystal and poly crystal)。另外，在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。另外，在“Crystal”中包含single crystal及poly crystal。
另外，图13A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新的边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的晶体结构进行评价。在此，图13B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。另外，也将GIXD法称为薄膜法或Seemann-Bohlin法。下面，将图13B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。另外，图13B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。另外，图13B所示的CAAC-IGZO膜的厚度为500nm。
如图13B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。另外，如图13B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
另外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的晶体结构进行评价。图13C示出CAAC-IGZO膜的衍射图案。图13C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。另外，图13C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。另外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图13C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<具有CAAC结构的金属氧化物>
以下，详细地说明具有CAAC结构的金属氧化物。
CAAC结构包括多个结晶，该多个结晶的c轴在特定方向上取向。特定方向是指具有CAAC结构的金属氧化物的厚度方向、具有CAAC结构的金属氧化物的被形成面的法线方向或者具有CAAC结构的金属氧化物的表面的法线方向。注意，当记载为“结晶区域”时，该结晶区域是CAAC结构所包括的结晶本身或者CAAC结构所包括的结晶及其附近的区域。因此，有时将CAAC结构所包括的结晶记载为CAAC结构所包括的结晶区域。
结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC结构具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，具有CAAC结构的金属氧化物是c轴取向并在a-b面方向上没有明显的取向的金属氧化物。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，在结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
此外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，有CAAC结构具有层叠有含有铟(In)及氧的层、含有元素M、锌(Zn)及氧的层的层状晶体结构(也称为层状结构)的趋势。注意，含有铟及氧的层有时包含元素M或锌。此外，含有元素M、锌铟及氧的层有时包含铟。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对具有CAAC结构的金属氧化物使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成金属氧化物的金属元素的种类、组成等变动。
此外，例如，在具有CAAC结构的金属氧化物的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在具有CAAC结构的金属氧化物的畸变附近观察不到明确的晶界。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于具有CAAC结构的金属氧化物因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够容许畸变。
具有CAAC结构的金属氧化物是结晶性高且观察不到明确的晶界的金属氧化物。换言之，可以说具有在CAAC的金属氧化物中不容易发生起因于晶界的电子迁移率下降。因此，具有CAAC结构的金属氧化物的物理性质稳定。因此，具有CAAC结构的金属氧化物具有耐热性并具有高可靠性。因此，具有CAAC结构的金属氧化物是具有作为晶体管的半导体层合适的晶体结构的结晶性氧化物之一。
<包括金属氧化物的晶体管>
接着，说明将金属氧化物(氧化物半导体)用于晶体管的情况。
通过将本发明的一个方式的金属氧化物(氧化物半导体)用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。此外，可以实现微型化或高集成化的晶体管。例如，可以制造沟道长度为2nm以上且30nm以下的晶体管。
优选将载流子浓度低的氧化物半导体用于晶体管的沟道形成区域。例如，氧化物半导体的沟道形成区域的载流子浓度可以为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，更进一步优选低于1×1010cm-3，且为1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征的氧化物半导体”或“实质上高纯度本征的氧化物半导体”。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<金属氧化物中的杂质>
在此，说明金属氧化物(氧化物半导体)中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷态。因此，将氧化物半导体的沟道形成区域中或氧化物半导体的沟道形成区域的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS测得的氧化物半导体的沟道形成区域中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，产生作为载流子的电子，使载流子浓度增高，而容易被n型化。其结果是，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者，在氧化物半导体包含氮时，有时形成陷阱态。其结果是，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体的沟道形成区域中的氮浓度设定为低于5×1019atoms/cm3以下，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体的沟道形成区域中的氢。具体而言，在氧化物半导体的沟道形成区域中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于5×1019atoms/cm3，更优选低于1×1019atoms/cm3，还优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
<可用于晶体管的半导体层的其他材料>
本发明的一个方式不局限于上述金属氧化物。例如，也可以是层状物质。层状物质在每单位层中具有高导电性，即，具有高二维导电性。通过将被用作半导体并具有高二维导电性的材料用于沟道形成区域，可以提供通态电流大的晶体管。
作为层状物质，有石墨烯、硅烯、硫族化物等。硫族化物是包含氧族元素的化合物。此外，氧族元素是属于第16族的元素的总称，其中包括氧、硫、硒、碲、钋、鉝。另外，作为硫族化物，可以举出过渡金属硫族化物、第13族硫族化物等。
作为晶体管的半导体层，例如优选使用被用作半导体的过渡金属硫族化物。作为能够被用作晶体管的半导体层的过渡金属硫族化物，具体地可以举出硫化钼(典型的是MoS2)、硒化钼(典型的是MoSe2)、碲化钼(典型的是MoTe2)、硫化钨(典型的是WS2)、硒化钨(典型的是WSe2)、碲化钨(典型的是WTe2)、硫化铪(典型的是HfS2)、硒化铪(典型的是HfSe2)、硫化锆(典型的是ZrS2)、硒化锆(典型的是ZrSe2)等。
如上所述，本实施方式所示的结构、方法等可以与本实施方式所示的其他结构、方法或者其他实施方式所示的结构、方法等适当地组合而实施。
(实施方式2)
在本实施方式中，使用图14至图30对包括使用上述实施方式所示的金属氧化物的晶体管200的半导体装置的一个例子及其制造方法进行说明。
<半导体装置的结构例子>
使用图14说明包括晶体管200的半导体装置的结构。图14A至图14D是包括晶体管200的半导体装置的俯视图及截面图。图14A是该半导体装置的俯视图。另外，图14B至图14D是该半导体装置的截面图。在此，图14B是沿着图14A中的点划线A1-A2的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。图14C是沿着图14A中的点划线A3-A4的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。图14D是在图14A中由点划线A5-A6表示的部分的截面图。在图14A的俯视图中，为了明确起见，省略一部分构成要素。
本发明的一个方式的半导体装置包括：衬底(未图示)上的绝缘体212、绝缘体212上的绝缘体214、绝缘体214上的晶体管200、晶体管200上的绝缘体280、绝缘体280上的绝缘体282、绝缘体282上的绝缘体283、绝缘体283上的绝缘体285。绝缘体212、绝缘体214、绝缘体280、绝缘体282、绝缘体283及绝缘体285被用作层间绝缘膜。另外，该半导体装置还包括与晶体管200电连接且被用作插头的导电体240(导电体240a及导电体240b)。此外，还包括与被用作插头的导电体240的侧面接触的绝缘体241(绝缘体241a及绝缘体241b)。另外，在绝缘体285上及导电体240上设置与导电体240电连接且被用作布线的导电体246(导电体246a及导电体246b)。
以与绝缘体280、绝缘体282、绝缘体283及绝缘体285的开口的内壁接触的方式设置绝缘体241a，以与绝缘体241a的侧面接触的方式设置导电体240a。此外，以与绝缘体280、绝缘体282、绝缘体283及绝缘体285的开口的内壁接触的方式设置绝缘体241b，以与绝缘体241b的侧面接触的方式设置导电体240b。此外，绝缘体241具有以与上述开口的内壁接触的方式设置有第一绝缘体且其内侧设置有第二绝缘体的结构。另外，导电体240具有以与绝缘体241的侧面接触的方式设置有第一绝缘体且其内侧设置有第二绝缘体的结构。
此外，在晶体管200中，层叠有绝缘体241的第一绝缘体与绝缘体241的第二绝缘体，但是本发明不局限于此。例如，绝缘体241也可以具有单层结构或者三层以上的叠层结构。另外，在晶体管200中，层叠有导电体240的第一导电体与导电体240的第二导电体，但是本发明不局限于此。例如，导电体240也可以具有单层结构或者三层以上的叠层结构。另外，在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
[晶体管200]
如图14A至图14D所示，晶体管200包括绝缘体214上的绝缘体216、以埋入于绝缘体216的方式配置的导电体205(导电体205a、导电体205b)、绝缘体216上及导电体205上的绝缘体222、绝缘体222上的绝缘体224、绝缘体224上的氧化物230a、氧化物230a上的氧化物230b、氧化物230b上的导电体242a、导电体242a上的绝缘体271a、氧化物230b上的导电体242b、导电体242b上的绝缘体271b、氧化物230b上的绝缘体250(绝缘体250a及绝缘体250b)、位于绝缘体250上且与氧化物230b的一部分重叠的导电体260(导电体260a及导电体260b)、以及覆盖绝缘体222、绝缘体224、氧化物230a、氧化物230b、导电体242a、导电体242b、绝缘体271a及绝缘体271b地配置的绝缘体275。
以下，有时将氧化物230a及氧化物230b统称为氧化物230。另外，有时将导电体242a及导电体242b统称为导电体242。另外，有时将绝缘体271a及绝缘体271b统称为绝缘体271。
在绝缘体280及绝缘体275中形成到达氧化物230b的开口。在该开口内设置绝缘体250及导电体260。另外，在晶体管200的沟道长度方向上，绝缘体271a、导电体242a与绝缘体271b、导电体242b之间设置有导电体260及绝缘体250。绝缘体250具有与导电体260的侧面接触的区域及与导电体260的底面接触的区域。
氧化物230优选包括配置在绝缘体224上的氧化物230a及配置在氧化物230a上的氧化物230b。当在氧化物230b下包括氧化物230a时，可以抑制杂质从形成在氧化物230a的下方的结构物向氧化物230b扩散。
注意，在晶体管200中氧化物230具有氧化物230a及氧化物230b的两层叠层结构，但是本发明不局限于此。例如，氧化物230可以具有氧化物230b的单层或三层以上的叠层结构，氧化物230a及氧化物230b也可以分别具有叠层结构。
导电体260被用作第一栅(也称为顶栅极)电极，导电体205被用作第二栅(也称为背栅极)电极。另外，绝缘体250被用作第一栅极绝缘膜，绝缘体224及绝缘体222被用作第二栅极绝缘膜。另外，导电体242a被用作源电极和漏电极中的一方，导电体242b被用作源电极和漏电极中的另一方。另外，氧化物230的与导电体260重叠的区域的至少一部分被用作沟道形成区域。
另外，优选在晶体管200中将上述实施方式所示的金属氧化物(以下，也称为氧化物半导体)用于包含沟道形成区域的氧化物230(氧化物230a及氧化物230b)。
上述实施方式所示的金属氧化物可以被用作半导体。此时，该金属氧化物的带隙为2eV以上，或者2.5eV以上。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
例如，作为氧化物230优选使用包含铟、元素M及锌的In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等的金属氧化物。另外，作为氧化物230也可以使用In-Ga氧化物、In-Zn氧化物、铟氧化物。
在此，优选的是，用于氧化物230b的金属氧化物中的In与元素M的原子个数比大于用于氧化物230a的金属氧化物中的In与元素M的原子个数比。例如，作为氧化物230a可以使用上述实施方式的图2D所示的金属氧化物。另外，例如，作为氧化物230b可以使用上述实施方式的图2B所示的金属氧化物。
如此，通过在氧化物230b下配置氧化物230a，可以抑制杂质及氧从形成在氧化物230a下方的结构物向氧化物230b扩散。
另外，通过氧化物230a及氧化物230b除了氧以外还包含共同元素(作为主要成分)，可以降低氧化物230a与氧化物230b的界面的缺陷态密度。因为可以降低氧化物230a与氧化物230b的界面的缺陷态密度，所以界面散射给载流子传导带来的影响小，从而可以得到高通态电流。
此外，氧化物230b优选具有结晶性。尤其是，优选使用CAAC-OS(c-axis alignedcrystalline oxide semiconductor：c轴取向结晶氧化物半导体)作为氧化物230b。通过使用上述实施方式所示的沉积方法，可以形成杂质被减少且具有良好结晶的CAAC-OS。
CAAC-OS具有结晶性高的致密结构且是杂质或缺陷(例如，氧空位(VO)等)少的金属氧化物。尤其是，通过在形成金属氧化物后以金属氧化物不被多晶化的温度(例如，400℃以上且600℃以下)进行加热处理，可以使CAAC-OS具有结晶性更高的致密结构。如此，通过进一步提高CAAC-OS的密度，可以进一步降低该CAAC-OS中的杂质或氧的扩散。
另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，具有CAAC-OS的金属氧化物具有耐热性及可靠性良好。
另外，CAAC-OS等具有结晶性的氧化物具有杂质及缺陷(氧空位等)少的结晶性高且致密的结构，因此可以抑制源电极或漏电极从氧化物230b抽出氧。因此，即使进行加热处理也可以减少氧从氧化物230b被抽出，所以晶体管200对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。
在此，图15A示出晶体管200的沟道形成区域附近的放大图。由于氧化物230b被供应氧，沟道形成区域形成在导电体242a和导电体242b之间的区域中。因此，如图15A所示，氧化物230b包括被用作晶体管200的沟道形成区域的区域230bc及夹持区域230bc并被用作源极区域或漏极区域的区域230ba及区域230bb。区域230bc的至少一部分与导电体260重叠。换言之，区域230bc设置在导电体242a与导电体242b之间。区域230ba与导电体242a重叠地设置，区域230bb与导电体242b重叠地设置。
与区域230ba及区域230bb相比，其氧空位少或杂质浓度低，所以被用作沟道形成区域的区域230bc是载流子浓度低的高电阻区域。因此，区域230bc可以说是i型(本征)或实质上i型的区域。
另外，被用作源极区域或漏极区域的区域230ba及区域230bb是其氧空位多且氢、氮或金属元素等的杂质浓度高而载流子浓度提高，所以被低电阻化的区域。就是说，区域230ba及区域230bb是比区域230bc载流子浓度高且电阻低的n型区域。
在此，优选被用作沟道形成区域的区域230bc的载流子浓度为1×1018cm-3以下，更优选低于1×1017cm-3，进一步优选低于1×1016cm-3，更优选的是低于1×1013cm-3，进一步优选的是低于1×1012cm-3。对被用作沟道形成区域的区域230bc的载流子浓度的下限值没有特别的限定，例如，可以将其设定为1×10-9cm-3。
另外，也可以区域230bc与区域230ba或区域230bb之间形成有载流子浓度等于或低于区域230ba及区域230bb的载流子浓度且等于或高于区域230bc的载流子浓度的区域。换言之，该区域被用作区域230bc与区域230ba或区域230bb的接合区域。该接合区域的氢浓度有时等于或低于区域230ba及区域230bb的氢浓度且等于或高于区域230bc的氢浓度。另外，该接合区域的氧空位有时等于或少于区域230ba及区域230bb的氧空位且等于或多于区域230bc的氧空位。
注意，图15A示出区域230ba、区域230bb及区域230bc形成在氧化物230b的例子，但是本发明不局限于此。例如，上述各区域也可以形成在氧化物230b和氧化物230a。
在氧化物230中，有时难以明确地检测各区域的边界。在各区域中检测出的金属元素和氢及氮等杂质元素的浓度不需要必须按每区域分阶段地变化，也可以在各区域中逐渐地变化。就是说，越接近沟道形成区域，金属元素和氢及氮等杂质元素的浓度越小即可。
另外，如图14C所示，在从晶体管200的沟道宽度的截面看时，也可以在氧化物230b的侧面与氧化物230b的顶面之间具有弯曲面。就是说，该侧面的端部和该顶面的端部也可以弯曲(以下，也称为圆形)。
上述弯曲面的曲率半径优选大于0nm且小于与导电体242重叠的区域的氧化物230b的厚度或者小于不具有上述弯曲面的区域的一半长度。具体而言，上述弯曲面的曲率半径大于0nm且为20nm以下，优选为1nm以上且15nm以下，更优选为2nm以上且10nm以下。通过采用上述形状，可以提高绝缘体250及导电体260的氧化物230b的覆盖性。
氧化物230优选具有化学组成互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物230a的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比。另外，用于氧化物230a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于In的元素M的原子个数比。另外，用于氧化物230b的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物230a的金属氧化物中的相对于In的元素M的原子个数比。通过利用上述实施方式所示的沉积方法，可以利用一个腔室连续地沉积原子个数比不同的氧化物230a及氧化物230b。由此，可以防止过多的氢等杂质进入氧化物230a和氧化物230b的界面等。
在此，在氧化物230a与氧化物230b的接合部中，导带底平缓地变化。换言之，也可以将上述情况表达为氧化物230a与氧化物230b的接合部的导带底连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面的混合层的缺陷态密度。
具体而言，通过使氧化物230a与氧化物230b除了包含氧之外还包含共同元素作为主要成分，可以形成缺陷态密度低的混合层。例如，在氧化物230b为In-M-Zn氧化物的情况下，作为氧化物230a也可以使用In-M-Zn氧化物、M-Zn氧化物、元素M的氧化物、In-Zn氧化物、铟氧化物等。
具体而言，作为氧化物230a使用In：M：Zn＝1：3：4[原子个数比]或其附近的组成或者In：M：Zn＝1：1：0.5[原子个数比]或其附近的组成的金属氧化物，即可。另外，作为氧化物230b，使用In：M：Zn＝1：1：1[原子个数比]或其附近的组成、In：M：Zn＝4：2：3[原子个数比]或其附近的组成、或者In：M：Zn＝5：1：3[原子个数比]或其附近的组成的金属氧化物，即可。注意，附近的组成包括所希望的原子个数比的±30％的范围。另外，作为元素M优选使用镓。通过利用上述实施方式所示的沉积方法，可以较容易形成上述具有各种原子个数比的金属氧化物。
通过使氧化物230a及氧化物230b具有上述结构，可以降低氧化物230a与氧化物230b的界面的缺陷态密度。因此，界面散射对载流子传导带来的影响减少，从而晶体管200可以得到高通态电流及高频特性。
注意，在晶体管200中氧化物230具有氧化物230a及氧化物230b的两层叠层结构，但是本发明不局限于此。例如，氧化物230可以具有氧化物230b的单层或三层以上的叠层结构，氧化物230a及氧化物230b也可以分别具有叠层结构。此外，在氧化物230具有三层以上的叠层结构的情况下，与绝缘体250同样，也可以在形成于绝缘体280及绝缘体275的开口中形成氧化物230的叠层结构的一部分。
绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282及绝缘体283中的至少一个优选被用作抑制水、氢等杂质从衬底一侧或晶体管200的上方扩散到晶体管200的阻挡绝缘膜。因此，绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282及绝缘体283中的至少一个优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
另外，在本说明书中，阻挡绝缘膜是指具有阻挡性的绝缘膜。注意，在本说明书中，阻挡性是指抑制所对应的物质的扩散的功能(也可以说透过性低)。或者，是指俘获并固定所对应的物质(也称为吸杂)的功能。
作为绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282及绝缘体283，例如可以使用氧化铝、氧化镁、氧化铪、氧化镓、铟镓锌氧化物、氮化硅或氮氧化硅等。例如，作为绝缘体212、绝缘体275及绝缘体283，优选使用氢阻挡性更高的氮化硅等。另外，例如，作为绝缘体214、绝缘体271及绝缘体282，优选使用俘获并固定氢的性能高的氧化铝或氧化镁等。由此，可以抑制水、氢等杂质经过绝缘体212及绝缘体214从衬底一侧扩散到晶体管200一侧。另外，可以抑制水、氢等杂质从配置在绝缘体283的外方的层间绝缘膜等扩散到晶体管200一侧。此外，可以抑制包含在绝缘体224等中的氧经过绝缘体212及绝缘体214扩散到衬底一侧。或者，可以抑制含在绝缘体280等的氧通过绝缘体282等向晶体管200的上方扩散。如此，优选采用由具有抑制水、氢等杂质及氧的扩散的功能的绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282及绝缘体283围绕晶体管200的结构。
在此，作为绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282和绝缘体283中的至少一个，优选使用具有非晶结构的氧化物。例如，优选使用AlOx(x是大于0的任意数)或MgOy(y是大于0的任意数)等金属氧化物。上述具有非晶结构的金属氧化物具有如下性质：氧原子具有悬空键而有时由该悬空键俘获或固定氢。通过将上述具有非晶结构的金属氧化物作为晶体管200的构成要素使用或者设置在晶体管200的周围，可以俘获或固定含在晶体管200中的氢或存在于晶体管200的周围的氢。尤其是，优选俘获或固定含在晶体管200的沟道形成区域的氢。通过将具有非晶结构的金属氧化物作为晶体管200的构成要素使用或者设置在晶体管200的周围，可以制造具有良好电特性的可靠性高的晶体管200及半导体装置。
注意，绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282和绝缘体283中的至少一个优选具有非晶结构，但是也可以在其一部分形成多晶结构的区域。另外，绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282和绝缘体283中的至少一个也可以具有层叠有非晶结构的层与多晶结构的层的多层结构。例如，也可以具有在非晶结构的层上层叠有多晶结构的层的叠层结构。
绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282及绝缘体283的沉积例如利用溅射法进行即可。溅射法不需要作为沉积气体使用氢，所以可以降低绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282及绝缘体283的氢浓度。沉积方法不局限于溅射法，也可以适当地使用化学气相沉积(CVD：Chemical Vapor Deposition)法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法、原子层沉积(ALD：Atomic Layer Deposition)法等。例如，绝缘体275可以利用覆盖性较好的ALD法沉积。此外，在ALD法中，也可以使用可以将沉积温度设定为较低的PEALD法。
另外，有时优选降低绝缘体212及绝缘体283的电阻率。例如，通过使绝缘体212及绝缘体283的电阻率约为1×1013Ωcm，在半导体装置制造工序的利用等离子体等的处理中，有时绝缘体212及绝缘体283可以缓和导电体205、导电体242、导电体260或导电体246的电荷积聚。绝缘体212及绝缘体283的电阻率为1×1010Ωcm以上且1×1015Ωcm以下。
此外，绝缘体216及绝缘体280的介电常数优选比绝缘体214低。通过将介电常数低的材料用于层间绝缘膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体216、绝缘体280，适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。
导电体205以与氧化物230及导电体260重叠的方式配置。在此，导电体205优选以埋入于绝缘体216的开口中的方式设置。导电体205的一部分有时埋入绝缘体214中。
导电体205包括导电体205a及导电体205b。导电体205a与该开口的底面及侧壁接触地设置。导电体205b以埋入于形成在导电体205a的凹部的方式设置。在此，导电体205b的顶面的高度与导电体205a的最上部的高度及绝缘体216的顶面的高度大致一致。
在此，作为导电体205a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
通过作为导电体205a使用具有抑制氢的扩散的功能的导电材料，可以防止含在导电体205b的氢等杂质通过绝缘体224等扩散到氧化物230。另外，通过作为导电体205a使用具有抑制氧的扩散的功能的导电材料，可以抑制导电体205b被氧化而导电率下降。作为具有抑制氧扩散的功能的导电材料，例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。因此，作为导电体205a使用单层或叠层的上述导电材料即可。例如，作为导电体205a使用氮化钛即可。
另外，导电体205b优选使用以钨、铜或铝为主要成分的导电材料。例如，作为导电体205b使用钨即可。
导电体205有时被用作第二栅电极。此时，通过施加到导电体205的电位不与施加到导电体260的电位联动而独立地变化，可以控制晶体管200的阈值电压(Vth)。尤其是，通过对导电体205施加负电位，与不对导电体205施加电位的情况相比，可以增大晶体管200的Vth而减少关态电流。由此，与不对导电体205施加负电位的情况相比，在对导电体205施加负电位的情况下，可以减少对导电体260施加的电位为0V时的漏极电流。
此外，如图14A所示，导电体205优选比氧化物230中不与导电体242a及导电体242b重叠的区域大。尤其是，如图14C所示，导电体205优选延伸到氧化物230a及氧化物230b的与沟道宽度方向交叉的端部的外侧的区域。就是说，优选在氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕氧化物230的沟道形成区域。在本说明书中，将由第一栅极及第二栅极的电场电围绕沟道形成区域的晶体管结构称为surrounded channel(S-channel：围绕沟道)结构。
在本说明书等中，S-channel结构的晶体管是指由一对栅电极中的一方及另一方的电场电围绕沟道形成区域的晶体管的结构。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以实现对短沟道效应的耐性得到提高的晶体管，换言之，可以实现不容易发生短沟道效应的晶体管。
此外，如图14C所示，将导电体205延伸来用作布线。但是，本发明不局限于此，也可以在导电体205下设置被用作布线的导电体。此外，不一定需要在每一个晶体管中设置一个导电体205。例如，在多个晶体管中可以共同使用导电体205。
注意，示出在晶体管200中导电体205层叠有导电体205a及导电体205b的结构，但是本发明不局限于此。例如，导电体205可以具有单层结构，也可以具有三层以上的叠层结构。
绝缘体222及绝缘体224被用作栅极绝缘膜。
绝缘体222优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。此外，绝缘体222优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，与绝缘体224相比，绝缘体222优选具有抑制氢和氧中的一方或双方的扩散的功能。
绝缘体222优选使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为该绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放到衬底一侧或者氢等杂质从晶体管200的周围部扩散到氧化物230的层。因此，通过设置绝缘体222，可以抑制氢等杂质扩散到晶体管200的内侧，而可以抑制在氧化物230中生成氧空位。另外，可以抑制导电体205与绝缘体224或氧化物230所包含的氧起反应。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。或者，也可以对上述绝缘体进行氮化处理。此外，作为绝缘体222还可以在上述绝缘体上层叠有氧化硅、氧氮化硅或氮化硅而使用。
此外，作为绝缘体222，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)、(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
作为与氧化物230接触的绝缘体224适当地使用氧化硅、氧氮化硅等，即可。通过以与氧化物230接触的方式设置包含氧的绝缘体224，可以减少氧化物230中的氧空位，从而可以提高晶体管200的可靠性。优选以与氧化物230a重叠的方式将绝缘体224加工为岛状。在此情况下，绝缘体275与绝缘体224的侧面及绝缘体222的顶面接触。通过具有这种结构，可以显著地减小绝缘体224的体积而由绝缘体275隔开绝缘体224与绝缘体280。由此，可以抑制绝缘体280所包含的氧扩散到绝缘体224导致绝缘体224中的氧过剩。
此外，绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。注意，虽然图14B等中示出绝缘体224以与氧化物230a重叠的方式形成为岛状的结构，但是本发明不局限于此。只要能够将绝缘体224中的氧量调整为合适的量，就可以与绝缘体222同样地不对绝缘体224进行图案化。
另外，在晶体管200的制造工程中，加热处理优选在氧化物230的表面露出的状态下进行。该加热处理例如优选以100℃以上且600℃以下，更优选以350℃以上且550℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，加热处理优选在氧气氛下进行。由此，对氧化物230供应氧，从而可以减少氧空位(VO)。加热处理也可以在减压状态下进行。另外，也可以在氮气体或惰性气体的气氛下进行加热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。另外，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理，然后连续地在氮气体或惰性气体的气氛下进行热处理。
通过对氧化物230进行加氧化处理，可以由所供应的氧填补氧化物230中的氧空位，换言之可以促进“VO+O→null”的反应。再者，氧化物230中残留的氢与被供应的氧发生反应而可以将氢以H2O的形态去除(脱水化)。由此，可以抑制残留在氧化物230中的氢与氧空位再结合而形成VOH。
优选的是，导电体242a及导电体242b与氧化物230b的顶面接触。导电体242a及导电体242b分别被用作晶体管200的源电极或漏电极。
作为导电体242(导电体242a及导电体242b)例如优选使用包含钽的氮化物、包含钛的氮化物、包含钼的氮化物、包含钨的氮化物、包含钽及铝的氮化物、包含钛及铝的氮化物等。在本发明的一个方式中，尤其优选采用包含钽的氮化物。此外，例如也可以使用氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。这些材料是不容易氧化的导电材料或者即使吸收氧也维持导电性的材料，所以是优选的。
在此，作为导电体242优选使用压缩应力较大的膜，例如优选使用通过溅射法沉积的氮化钽。在区域230ba及区域230bb的晶体结构中因导电体242的应力而产生畸变时，在上述区域中容易形成氧空位(VO)。由此，产生在区域230ba及区域230bb的VOH的量增加，所以可以提高区域230ba及区域230bb的载流子浓度而被n型化。
注意，有时包含在氧化物230b等中的氢扩散到导电体242a或导电体242b。尤其是，通过作为导电体242a及导电体242b使用包含钽的氮化物，有时包含在氧化物230b等中的氢容易扩散到导电体242a或导电体242b，该扩散的氢与导电体242a或导电体242b所包含的氮键合。也就是说，有时包含在氧化物230b等中的氢被导电体242a或导电体242b吸收。
另外，优选在导电体242的侧面与导电体242的顶面之间不形成弯曲面。通过使导电体242不具有该弯曲面，可以增大如图14D所示的沟道宽度方向的截面上的导电体242的截面积。由此，可以提高导电体242的导电率而提高晶体管200的通态电流。
绝缘体271a与导电体242a的顶面接触，绝缘体271b与导电体242b的顶面接触。绝缘体271优选具有俘获氢等杂质的功能。在此情况下，作为绝缘体271，可以使用具有非晶结构的金属氧化物，例如氧化铝或氧化镁等绝缘体。尤其是，作为绝缘体271，通过使用具有非晶结构的氧化铝或非晶结构的氧化铝，有时可以更有效地俘获或固定氢，所以是优选的。由此，可以制造具有良好的特性的可靠性高的晶体管200及半导体装置。
此外，绝缘体271优选被用作对氧具有阻挡性的绝缘膜。因此，绝缘体271优选具有抑制氧扩散的功能。例如，与绝缘体280相比，绝缘体271优选具有进一步抑制氧扩散的功能。在此情况下，作为绝缘体271，例如也可以使用氮化硅等包含硅的氮化物。
绝缘体275与绝缘体222的顶面、绝缘体224的侧面、氧化物230a的侧面、氧化物230b的侧面、导电体242的侧面、绝缘体271的侧面及顶面接触地设置。绝缘体275在设置有绝缘体250及导电体260的区域中形成有开口。
另外，绝缘体275优选被用作抑制氧透过的阻挡绝缘膜。另外，绝缘体275优选被用作抑制水、氢等杂质的扩散的阻挡绝缘膜且具有俘获氢等杂质的功能。作为绝缘体275，例如优选使用氧化铝或氮化硅等绝缘体的单层或叠层。例如，也可以设置非晶结构的氧化铝膜，并在其上重叠地设置氮化硅膜。通过具有上述叠层结构，可以与氧化铝膜的单层或氮化硅膜的单层相比提高对氢及氧的阻挡性，所以是优选的。
通过设置上述绝缘体271及绝缘体275，可以由对氧具有阻挡性的绝缘体包围导电体242。换言之，可以抑制包含在绝缘体224、绝缘体280及绝缘体250a中的氧扩散到导电体242中。由此，可以抑制因包含在绝缘体224、绝缘体280及绝缘体250a中的氧而导电体242直接被氧化使得电阻率增大而通态电流减少。
此外，通过在夹在绝缘体212与绝缘体275间的区域内设置具有俘获氢等杂质的功能的绝缘体214、绝缘体271及绝缘体275，可以俘获包含在绝缘体224或绝缘体216等的氢等杂质而将该区域内的氢量设定为一定的值。此时，作为绝缘体275的至少一部分优选包含非晶结构的氧化铝。
绝缘体250包括绝缘体250a及绝缘体250a上的绝缘体250b，而用作栅极绝缘膜。此外，绝缘体250a优选与氧化物230b的顶面及绝缘体280的侧面接触地配置。此外，绝缘体250的厚度优选为1nm以上且20nm以下。
绝缘体250a可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。注意，绝缘体250a的膜中碳含量优选少。
但是，本发明的一个方式不局限于此，绝缘体250a的膜中也可以包含碳。例如，利用SIMS分析测得的绝缘体250a的碳浓度优选为1×1018atoms/cm3以上且5×1020atoms/cm3以下，更优选为5×1018atoms/cm3以上且1×1020atoms/cm3以下。注意，绝缘体250a的膜中碳浓度可以利用SIMS分析等测量。
绝缘体250a与绝缘体224同样，优选绝缘体250a中的水或氢等杂质的浓度得到降低。
优选的是绝缘体250a使用通过加热容易扩散氧的绝缘体形成，绝缘体250b使用具有抑制氧的扩散的功能的绝缘体形成。通过采用这种结构，可以抑制在使包含在绝缘体250a中的氧扩散时氧扩散到导电体260。换言之，可以抑制对氧化物230供应的氧量的减少。此外，可以抑制因包含在绝缘体250a中的氧导致的导电体260的氧化。例如，绝缘体250b可以使用与绝缘体222相同的材料设置。
注意，当绝缘体250a使用氧化硅或氧氮化硅等形成时，绝缘体250b也可以使用相对介电常数高的high-k材料的绝缘材料。通过作为栅极绝缘体采用绝缘体250a及绝缘体250b的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。另外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。
作为绝缘体250b，具体而言，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、镁等中的一种或两种以上的金属氧化物或者能够用于氧化物230的金属氧化物。尤其是，优选使用包含铝和铪中的一个或两个的氧化物的绝缘体。作为该绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。另外，作为绝缘体250b也可以使用氧化铪膜和该氧化铪膜上的氮化硅膜的叠层膜。
注意，图14B及图14C示出具有两层的叠层结构的绝缘体250，但是本发明不局限于此。绝缘体250也可以为单层或者具有三层以上的叠层结构。例如，如图15B所示，也可以在绝缘体250b和导电体260a之间设置绝缘体250c。作为绝缘体250c，使用上述可用于绝缘体283的绝缘体即可。作为绝缘体250c，优选使用氢阻挡绝缘膜。由此，可以防止包含在导电体260中的氢等杂质扩散到绝缘体250b、绝缘体250a及氧化物230b。例如，作为绝缘体250c使用利用PEALD法沉积的氮化硅即可。
此外，也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制氧从绝缘体250扩散到导电体260。通过设置抑制氧的扩散的金属氧化物，从绝缘体250扩散到导电体260的氧被抑制。换言之，可以抑制对氧化物230供应的氧量的减少。此外，可以抑制因包含在绝缘体250中的氧导致的导电体260的氧化。
另外，上述金属氧化物也可以被用作第一栅电极的一部分。例如，可以将能够用于氧化物230的金属氧化物被用作上述金属氧化物。在此情况下，通过利用溅射法沉积导电体260a，可以降低上述金属氧化物的电阻值使其变为导电体。上述导电体可以称为OC(OxideConductor：氧化物导电体)电极。
通过设置上述金属氧化物，可以提高晶体管200的通态电流，而无需减少来自导电体260的电场的影响。
导电体260设置在绝缘体250b上，被用作晶体管200的第一栅电极。导电体260优选包括导电体260a以及配置在导电体260a上的导电体260b。例如，优选以包围导电体260b的底面及侧面的方式配置导电体260a。另外，如图14B及图14C所示，导电体260的顶面与绝缘体250的顶面大致对齐。虽然在图14B及图14C中导电体260具有导电体260a和导电体260b的两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体260a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
此外，当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧扩散的功能的导电材料，例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。
另外，由于导电体260还被用作布线，所以优选使用导电性高的导电体。例如，导电体260b可以使用钨、铜或铝为主要成分的导电材料。另外，导电体260b可以具有叠层结构，例如可以具有钛或氮化钛与上述导电材料的叠层。
另外，在晶体管200中，以填埋形成于绝缘体280等的开口的方式自对准地形成导电体260。通过如此形成导电体260，可以在导电体242a和导电体242b之间的区域中无需对准并确实地配置导电体260。注意，如图15A等所示，在具有该开口的顶部比该开口的底部宽的形状时，导电体260也同样地具有顶部比底部宽的形状。
另外，如图14C所示，在晶体管200的沟道宽度方向上，以绝缘体222的底面为基准，导电体260的导电体260不与氧化物230b重叠的区域的底面的高度优选比氧化物230b的底面的高度低。通过采用被用作栅电极的导电体260隔着绝缘体250等覆盖氧化物230b的沟道形成区域的侧面及顶面的结构，容易使导电体260的电场作用于氧化物230b的沟道形成区域整体。由此，可以提高晶体管200的通态电流及频率特性。以绝缘体222的底面为基准时的氧化物230a及氧化物230b不与导电体260重叠的区域的导电体260的底面的高度与氧化物230b的底面的高度之差为0nm以上且100nm以下，优选为3nm以上且50nm以下，更优选为5nm以上且20nm以下。
绝缘体280设置在绝缘体275上，在将设置绝缘体250及导电体260的区域中形成开口。此外，绝缘体280的顶面也可以被平坦化。在此情况下，绝缘体280的顶面优选与绝缘体250的顶面及导电体260的顶面大致对齐。
优选的是，被用作层间绝缘膜的绝缘体280的介电常数低。通过将介电常数低的材料用于层间绝缘膜，可以减少产生在布线之间的寄生电容。绝缘体280例如优选使用与绝缘体216相同的材料形成。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域，所以是优选的。
与绝缘体224同样，绝缘体280有时包含过剩氧。另外，优选绝缘体280中的水、氢等的杂质浓度得到降低。例如，作为绝缘体280适当地使用氧化硅、氧氮化硅等包含硅的氧化物等，即可。通过以与绝缘体250a接触的方式设置绝缘体280，可以通过绝缘体250a将氧供应给氧化物230。通过该氧减少氧化物230中的氧空位，可以提高晶体管200的可靠性。
绝缘体282与绝缘体280的顶面、绝缘体250的顶面及导电体260的顶面接触地设置。作为绝缘体282，例如使用氧化铝等绝缘体即可。作为绝缘体282利用溅射法沉积氧化铝，由此可以使绝缘体280包含过剩氧。绝缘体282优选被用作抑制水、氢等杂质从上方向绝缘体280扩散的阻挡绝缘膜且具有俘获氢等杂质的功能。另外，绝缘体282优选被用作抑制氧透过的阻挡绝缘膜。通过在夹在绝缘体212与绝缘体283间的区域内设置与绝缘体280接触且具有俘获氢等杂质的功能的绝缘体282，可以俘获包含在绝缘体280等的氢等杂质而将该区域内的氢量为一定的值。尤其是，作为绝缘体282，通过使用具有非晶结构的氧化铝或非晶结构的氧化铝，有时可以更有效地俘获或固定氢，所以是优选的。由此，可以制造具有良好特性的可靠性高的晶体管200及半导体装置。
绝缘体283被用作抑制水、氢等杂质从上方扩散到绝缘体280的阻挡绝缘膜。绝缘体283被配置在绝缘体282上。作为绝缘体283，优选使用氮化硅或氮氧化硅等包含硅的氮化物。例如，作为绝缘体283使用通过溅射法沉积的氮化硅即可。通过使用溅射法沉积绝缘体283，可以形成密度高且不容易形成空洞等的氮化硅膜。另外，作为绝缘体283，也可以在通过溅射法沉积的氮化硅上还层叠通过ALD法沉积的氮化硅。通过采用上述结构，即使通过溅射法沉积的氮化硅中产生缺陷例如空洞，也可以通过覆盖性良好的利用ALD法沉积的氮化硅填埋该空洞而提高密封性能，所以是优选的。
绝缘体285设置在绝缘体283上。绝缘体285例如优选使用与绝缘体280同样的材料设置。尤其是，优选使用热稳定的氧化硅及氧氮化硅。注意，在图14B及图14C示出设置绝缘体285的结构，但是本发明不局限于此。也可以采用不设置绝缘体285而与绝缘体283接触地设置导电体246的结构。
导电体240a及导电体240b优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240a及导电体240b也可以具有叠层结构。
此外，当作为导电体240采用叠层结构时，作为与绝缘体241接触的第一导电体优选使用具有抑制水、氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌、氧化钌等。可以以单层或叠层使用具有抑制水、氢等杂质的透过的功能的导电材料。此外，可以防止包含在绝缘体283的上方的层的水、氢等杂质通过导电体240a及导电体240b混入到氧化物230。
作为绝缘体241a及绝缘体241b，使用可用于绝缘体275等的阻挡绝缘膜即可。作为绝缘体241a及绝缘体241b，例如可以使用氮化硅、氧化铝、氮氧化硅等绝缘体。因为绝缘体241a及绝缘体241b与绝缘体283、绝缘体282及绝缘体271接触地设置，所以可以抑制包含在绝缘体280等中的水、氢等杂质经过导电体240a及导电体240b混入氧化物230。尤其是，氮化硅的氢阻挡性高，所以是优选的。此外，可以防止绝缘体280所包含的氧被导电体240a及导电体240b吸收。
在绝缘体241a及绝缘体241b具有如图14A所示那样的叠层结构时，作为与绝缘体280等的开口的内壁接触的第一绝缘体以及其内侧的第二绝缘体优选组合使用氧阻挡绝缘膜和氢阻挡绝缘膜。
例如，作为第一绝缘体使用利用ALD法沉积的氧化铝且作为第二绝缘体使用利用PEALD法沉积的氮化硅即可。通过采用这样的结构，可以抑制导电体240的氧化，并且可以抑制氢进入导电体240中。
另外，也可以以与导电体240a的顶面及导电体240b的顶面接触的方式配置被用作布线的导电体246(导电体246a及导电体246b)。导电体246优选使用以钨、铜或铝为主要成分的导电材料。另外，该导电体可以具有叠层结构，例如，可以具有钛或氮化钛与上述导电材料的叠层结构。此外，该导电体也可以以嵌入绝缘体的开口中的方式形成。
<半导体装置的构成材料>
以下，说明可用于半导体装置的构成材料。
<<衬底>>
作为形成晶体管200的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出以硅或锗等为材料的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。并且，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如为SOI(Silicon On Insulator：绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。另外，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
<<绝缘体>>
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间绝缘膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，通过由具有抑制氢等杂质及氧的透过的功能的绝缘体围绕使用金属氧化物的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮化铝、氮氧化硅、氮化硅等金属氮化物。
此外，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230的结构，可以填补氧化物230所包含的氧空位。
<<导电体>>
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用包含含在被形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。例如，可以使用氮化钛、氮化钽等包含氮的导电材料。另外，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。此外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成有沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
<<金属氧化物>>
作为氧化物230，优选使用被用作半导体的金属氧化物(氧化物半导体)。下面，对可用于根据本发明的氧化物230的金属氧化物进行说明。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，除此之外，优选还包含铝、镓、钇、锡等。另外，也可以包含选自硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
在此考虑金属氧化物为包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡等。作为可以应用于元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁、钴等。注意，作为元素M有时也可以组合多个上述元素。
<半导体装置的制造方法>
接着，使用图16A至图25A、图16B至图25B、图16C至图25C及图16D至图25D说明图14A至图14D所示的本发明的一个方式的半导体装置的制造方法。
图16A至图25A是俯视图。另外，图16B至图25B是相当于沿着图16A至图25A中的点划线A1-A2的截面图，也是晶体管200的沟道长度方向的截面图。另外，图16C至图25C是相当于沿着图16A至图25A中的点划线A3-A4的截面图，也是晶体管200的沟道宽度方向的截面图。另外，图16D至图25D是相当于沿着图16A至图25A中的点划线A5-A6的截面图。注意，为了明确起见，在图16A至图25A的俯视图中省略部分构成要素。
以下，用来形成绝缘体的绝缘材料、用来形成导电体的导电材料或用来形成半导体的半导体材料可以适当地使用溅射法、CVD法、MBE法、PLD法、ALD法等进行沉积。
作为溅射法，可以举出将高频电源用于溅射用电源的RF溅射法、利用直流电源的DC溅射法、以脉冲方式改变施加到电极的电压的脉冲DC溅射法。RF溅射法主要在沉积绝缘膜时使用，DC溅射法主要在沉积金属导电膜时使用。另外，脉冲DC溅射法主要在利用反应性溅射法沉积氧化物、氮化物、碳化物等化合物时使用。
注意，CVD法可以分为利用等离子体的等离子体增强CVD(PECVD，也称为化学气相沉积)法、利用热量的热CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，可以根据使用的源气体分类为金属CVD(MCVD：Metal CVD)法及有机金属CVD(MOCVD：Metal Organic CVD，有时也称为有机金属化学气相沉积)法。
通过利用等离子体CVD法，可以以较低的温度得到高品质的膜。另外，因为在热CVD法中不使用等离子体，所以能够减少对被处理物造成的等离子体损伤。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，因为在不使用等离子体的热CVD法的情况下不产生上述等离子体损伤，所以能够提高半导体装置的成品率。另外，在热CVD法中，不产生沉积时的等离子体损伤，因此能够得到缺陷较少的膜。
作为ALD法，采用只利用热能量使前驱物及反应物起反应的热ALD(Thermal ALD)法、使用收到等离子体激发的反应物的PEALD法等。
另外，ALD法可以利用作为原子的性质的自调整性来一层一层沉积原子，从而发挥能够以极薄的厚度进行沉积、能够对纵横比高的结构进行沉积、能够以针孔等的缺陷少的方式进行沉积、能够以高覆盖性进行沉积及能够在低温下进行沉积等的效果。在PEALD法中，通过利用等离子体可以在更低温下进行沉积，所以有时是优选的。ALD法中使用的前驱物有时包含碳等杂质。因此，利用ALD法形成的膜有时与利用其它的沉积方法形成的膜相比包含更多的碳等杂质。另外，杂质的定量可以利用X射线光电子能谱(XPS：X-rayPhotoelectron Spectroscopy)测量。
不同于从靶材等中被释放的粒子沉积的沉积方法，CVD法及ALD法是因被处理物表面的反应而形成膜的沉积方法。因此，通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，通过ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于形成覆盖纵横比高的开口部的表面的膜。但是，ALD法的沉积速率比较慢，所以有时优选与沉积速率快的CVD法等其他沉积方法组合而使用。
CVD法或ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调整源气体的流量比沉积任意组成的膜。此外，例如，当使用CVD法或ALD法时，可以通过在进行沉积的同时改变源气体的流量比来沉积其组成连续变化的膜。在改变源气体的流量比的同时进行沉积时，因为不需要传送及调整压力所需的时间，所以与使用多个沉积室进行沉积的情况相比可以缩短沉积时间。因此，有时可以提高半导体装置的生产率。
首先，准备衬底(未图示)，在该衬底上形成绝缘体212(参照图16A至图16D)。绝缘体212优选使用溅射法沉积。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体212中的氢浓度。注意，绝缘体212的沉积不局限于溅射法，也可以适当地使用CVD法、MBE法、PLD法、ALD法等。
在本实施方式中，作为绝缘体212在含氮气体气氛下使用硅靶材通过脉冲DC溅射法沉积氮化硅。通过使用脉冲DC溅射法，可以抑制因靶材表面的电弧(arcing)而发生的微粒，所以可以使厚度更均匀。另外，通过使用脉冲电压，与高频电压相比可以使放电时的上升或下降急剧。由此，可以更高效地对电极供应功率而提高溅射速率及膜质。
另外，通过使用如氮化硅等不容易使水、氢等杂质透过的绝缘体，可以抑制绝缘体212的下方的层所包含的水、氢等杂质扩散。另外，通过作为绝缘体212使用氮化硅等不容易使铜透过的绝缘体，即使作为绝缘体212的下方的层(未图示)的导电体使用铜等容易扩散的金属，也可以抑制该金属通过绝缘体212向上方扩散。
接着，在绝缘体212上沉积绝缘体214(参照图16A至图16D)。绝缘体214优选使用溅射法沉积。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体214中的氢浓度。注意，绝缘体214的沉积不局限于溅射法，也可以适当地使用CVD法、MBE法、PLD法、ALD法等。
在本实施方式中，作为绝缘体214在含氧气体气氛下使用铝靶材通过脉冲DC溅射法沉积氧化铝。通过使用脉冲DC溅射法，可以使厚度更均匀而提高溅射速率及膜质。在此，也可以对衬底施加RF(Radio Frequency：射频)功率。例如，也可以在沉积绝缘体214的下层时不施加RF功率而在沉积绝缘体214的上层时施加RF功率。可以根据对衬底施加的RF功率的大小控制注入到绝缘体214的下层中的氧量。作为RF功率，设定为0W/cm2以上且1.86W/cm2以下。换言之，可以使用形成绝缘体214时的RF功率使氧量改变为适合于晶体管的特性的量而注入。因此，可以注入适合于提高晶体管的可靠性的量的氧。另外，RF的频率优选为10MHz以上。典型的是13.56MHz。RF的频率越高，越可以减少对衬底造成的损伤。
作为绝缘体214优选使用俘获并固定氢的性能高的具有非晶结构的金属氧化物，例如氧化铝。由此，可以俘获或固定包含在绝缘体216等中的氢以防止该氢扩散到氧化物230。尤其是，作为绝缘体214，通过使用具有非晶结构的氧化铝或非晶结构的氧化铝，有时可以更有效地俘获或固定氢，所以是优选的。由此，可以制造具有良好特性的可靠性高的晶体管200及半导体装置。
接着，在绝缘体214上沉积绝缘体216。绝缘体216优选使用溅射法沉积。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体216中的氢浓度。注意，绝缘体216的沉积不局限于溅射法，也可以适当地使用CVD法、MBE法、PLD法、ALD法等。
在本实施方式中，作为绝缘体216在包含氧气体气氛下使用硅靶材通过脉冲DC溅射法沉积氧化硅。通过使用脉冲DC溅射法，可以使厚度更均匀而提高溅射速率及膜质。
绝缘体212、绝缘体214及绝缘体216优选以不暴露于大气的方式连续沉积。例如，使用多腔室沉积装置即可。由此，可以降低膜中的氢而沉积绝缘体212、绝缘体214及绝缘体216，并且可以降低在各沉积工序之间氢混入膜中。
接着，在绝缘体216中形成到达绝缘体214的开口。开口例如包括槽或狭缝等。有时将形成有开口的区域称为开口部。在形成该开口时，可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。此外，作为绝缘体214，优选选择在对绝缘体216进行蚀刻以形成槽时被用作蚀刻停止膜的绝缘体。例如，当作为形成槽的绝缘体216使用氧化硅膜或氧氮化硅时，绝缘体214优选使用氮化硅、氧化铝或氧化铪。注意，有时与绝缘体216的开口重叠地在绝缘体214中形成有凹部。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一方施加高频电压的结构。或者，也可以采用对平行平板型电极中的一方施加不同的多个高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率相同的高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率不同的高频电压的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：Inductively Coupled Plasma)蚀刻装置等。
在形成开口之后，沉积成为导电体205a的导电膜。成为导电体205a的导电膜优选包括具有抑制氧的透过的功能的导电体。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用具有抑制氧透过的功能的导电体与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积成为导电体205a的导电膜。
在本实施方式中，作为成为导电体205a的导电膜沉积氮化钛。通过将上述金属氮化物以与导电体205b的下面及侧面接触的方式设置，可以抑制由于绝缘体216等导电体205b被氧化。另外，即使作为导电体205b使用铜等容易扩散的金属，也可以防止该金属从该导电体205a向外方扩散。
接着，沉积成为导电体205b的导电膜。作为成为导电体205b的导电膜，可以使用钽、钨、钛、钼、铝、铜、钼钨合金等。该导电膜的沉积可以使用电镀法、溅射法、CVD法、MBE法、PLD法、ALD法等。在本实施方式中，作为成为导电体205b的导电膜沉积钨。
接着，通过CMP处理去除成为导电体205a的导电膜及成为导电体205b的导电膜的一部分而使绝缘体216露出(参照图16A至图16D)。其结果，只在开口部残留导电体205a及导电体205b。由此，可以形成其顶面平坦的导电体205。另外，有时通过该CMP处理绝缘体216的一部分被去除。
接着，在绝缘体216及导电体205上沉积绝缘体222(参照图17A至图17D)。作为绝缘体222优选沉积包含铝和铪中的一方或双方的氧化物的绝缘体。此外，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。包含铝和铪中的一方或双方的氧化物的绝缘体对氧、氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200的内侧，从而可以抑制氧化物230中的氧空位的生成。
可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘体222。在本实施方式中，作为绝缘体222利用ALD法沉积氧化铪。
接着，优选进行加热处理。加热处理以250℃以上且650℃以下的温度，优选以300℃以上且500℃以下的温度，更优选以320℃以上且450℃以下进行即可。注意，加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行加热处理时，氧气体的比例设为20％左右即可。此外，加热处理也可以在减压状态下进行。或者，加热处理也可以在氮气体或惰性气体气氛下进行加热处理之后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。
另外，在上述加热处理中使用的气体优选被高纯度化。例如，在上述加热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行加热处理，可以尽可能地防止水分等被绝缘体222等吸收。
在本实施方式中，作为加热处理在沉积绝缘体222后以氮气体与氧气体的流量比为4slm：1slm且400℃的温度进行1小时的处理。通过进行该加热处理，可以去除绝缘体222所包含的水、氢等杂质。另外，在作为绝缘体222使用含铪氧化物时，有时通过进行该加热处理绝缘体222的一部分被晶化。此外，也可以在沉积绝缘体224之后等进行加热处理。
接着，在绝缘体222上沉积绝缘膜224A(参照图17A至图17D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘膜224A。在本实施方式中，作为绝缘膜224A利用溅射法沉积氧化硅。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘膜224A中的氢浓度。绝缘膜224A在后面工序中与氧化物230a接触，所以如此那样氢浓度得到降低是优选的。
接着，在绝缘膜224A上依次沉积氧化膜230A以及氧化膜230B(参照图17A至图17D)。优选在不暴露于大气环境的情况下连续地沉积氧化膜230A及氧化膜230B。通过不暴露于大气而进行沉积，由于可以防止来自大气环境的杂质或水分附着于氧化膜230A及氧化膜230B上，所以可以保持氧化膜230A与氧化膜230B的界面附近的清洁。
如上述实施方式所示那样，氧化膜230A及氧化膜230B的沉积优选利用ALD法进行。由此，可以将氧化膜230A及氧化膜230B形成为具有层状晶体结构的氧化物。
绝缘膜224A、氧化膜230A及氧化膜230B优选以不暴露于大气的方式利用ALD法沉积。例如，使用上述实施方式所示的多腔室沉积装置即可。由此，可以降低各自的沉积工序之间氢进入绝缘膜224A、氧化膜230A及氧化膜230B。
接着，优选进行加热处理。加热处理在不引起氧化膜230A及氧化膜230B的多晶化的温度范围内进行即可，以100℃以上且1200℃以下，优选以200℃以上且1000℃以下，更优选以250℃以上且650℃以下，还优选以300℃以上且600℃以下，进一步优选以400℃以上且550℃以下，更进一步优选以420℃以上且480℃以下进行即可。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行加热处理时，氧气体的比例设为20％左右即可。加热处理也可以在减压状态下进行。或者，加热处理也可以在氮气体或惰性气体气氛下进行，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。另外，在加热处理的温度较高时，金属氧化物有时具有多晶结构，所以在金属氧化物不具有多晶结构的范围内适当地设定加热处理温度即可。注意，在本发明的一个方式中，金属氧化物也可以具有多晶结构。该加热处理也可以在上述实施方式的图7所示的处理室4011中进行。
另外，在上述加热处理中使用的气体优选被高纯度化。例如，在上述热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行加热处理，可以尽可能地防止水分等被氧化膜230A及氧化膜230B等吸收。
在本实施方式中，作为上述加热处理，在氮气体与氧气体的流量比为4slm:1slm且450℃的温度的条件下进行1小时的处理。通过这样的包含氧气体的热处理可以减少氧化膜230A及氧化膜230B中的碳、水、氢等杂质。通过如此减少膜中的杂质，氧化膜230B的结晶性得到提高，可以实现密度更高的致密结构。因此，可以增大氧化膜230A及氧化膜230B中的结晶区域，可以降低氧化膜230A及氧化膜230B中的结晶区域的面内不均匀。因此，可以降低晶体管200的电特性的面内不均匀。
接着，在氧化膜230B上沉积导电膜242A(参照图17A至图17D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积导电膜242A。例如，作为导电膜242A利用溅射法沉积氮化钽即可。另外，在沉积导电膜242A之前也可以进行加热处理。该加热处理也可以在减压下进行，以不暴露于大气的方式连续地沉积导电膜242A。通过进行这种处理，可以去除吸附到氧化膜230B的表面等上的水分及氢，而且减少氧化膜230A、氧化膜230B及氧化膜230B中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。在本实施方式中，将热处理的温度设定为200℃。
接着，在导电膜242A上沉积绝缘膜271A(参照图17A至图17D)。绝缘膜271A可以利用溅射法、CVD法、MBE法、PLD法或ALD法等沉积。作为绝缘膜271A，优选使用具有抑制氧的透过的功能的绝缘膜。例如，作为绝缘膜271A通过溅射法沉积氧化铝即可。
优选通过溅射法以不暴露于大气的方式沉积导电膜242A及绝缘膜271A。例如，使用多腔室沉积装置即可。由此，可以降低膜中的氢而沉积导电膜242A及绝缘膜271A，并且可以降低在各沉积工序之间氢混入膜中。另外，当在绝缘膜271A上形成硬掩模时，成为该硬掩模的膜也以不暴露于大气的方式连续沉积即可。
接着，使用光刻法将绝缘膜224A、氧化膜230A、氧化膜230B、导电膜242A及绝缘膜271A加工为岛状，来形成绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B(参照图18A至图18D)。在此，以其至少一部分与导电体205重叠的方式形成绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B。此外，作为上述加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适合于微细加工。另外，可以以彼此不同的条件进行绝缘膜224A、氧化膜230A、氧化膜230B、导电膜242A、绝缘膜271A及绝缘层271B的加工。
注意，在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，通过该抗蚀剂掩模进行蚀刻处理来将导电体、半导体或绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet；极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。另外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时，不需要掩模。另外，通过进行灰化处理等干蚀刻处理、进行湿蚀刻处理、干蚀刻处理之后进行湿蚀刻处理或者湿蚀刻处理之后进行干蚀刻处理，可以去除抗蚀剂掩模。
再者，也可以在抗蚀剂掩模下使用由绝缘体或导电体构成的硬掩模。当使用硬掩模时，可以在导电膜242A上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。对导电膜242A等进行的蚀刻既可以在去除抗蚀剂掩模后进行，又可以不去除抗蚀剂掩模进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。可以在导电膜242A等的蚀刻之后，通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，不一定要去除硬掩模。在本实施方式中，将绝缘层271B作为硬掩模使用。
在此，绝缘层271B被用作用于形成导电层242B的掩模，如图18B至图18D所示，导电层242B在侧面与顶面之间不具有弯曲面。由此，图14B及图14D所示的导电体242a及导电体242b的侧面与顶面交叉的端部成为角状。在导电体242的侧面与顶面交叉的端部成为角状时，与该端部具有曲面的情况相比，导电体242的截面积增大。由此，导电体242的电阻下降，从而可以增大晶体管200的通态电流。
另外，如图18B至图18D所示，绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B的截面形状也可以为锥形形状。注意，在本说明书等中，锥形形状是指构成要素的侧面的至少一部分相对于衬底面倾斜地设置的形状。例如，倾斜的侧面和衬底面所形成的角度(以下，有时称为锥角)优选小于90°。绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B例如以锥角为60°以上且小于90°的方式形成。在截面具有这样的锥形形状时，以后的工序中的绝缘体275等的覆盖性得到提高，可以减少空洞等缺陷。
但是，不局限于此，也可以采用绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B的侧面大致垂直于绝缘体222的顶面的结构。通过采用这样的结构，在设置多个晶体管200时可以实现小面积化及高密度化。
另外，有时在上述蚀刻工序中产生的副产物以层状形成在绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B的侧面。在此情况下，该层状的副产物形成在绝缘体224、氧化物230a、氧化物230b、导电层242B及绝缘层271B与绝缘体275之间。因此，优选去除该层状的副产物。
接着，以覆盖绝缘体224及绝缘层271B的方式沉积绝缘体275(参照图19A至图19D)。在此，绝缘体275优选与绝缘体222的顶面及绝缘体224的侧面密接。绝缘体275可以利用溅射法、CVD法、MBE法、PLD法或ALD法等沉积。绝缘体275优选使用抑制氧透过的功能的绝缘膜。例如，作为绝缘体275可以利用溅射法沉积氧化铝且在其上利用PEALD法沉积氮化硅。在绝缘体275具有这种叠层结构时，抑制水、氢等杂质及氧的扩散的功能有时得到提高。
如此，可以由具有抑制氧扩散的功能的绝缘体275及绝缘层271B覆盖绝缘体224、氧化物230a、氧化物230b及导电层242B。由此，可以抑制在后面工序中氧从绝缘体280等直接扩散到绝缘体224、氧化物230a、氧化物230b及导电层242B。
接着，在绝缘体275上沉积成为绝缘体280的绝缘膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积该绝缘膜。例如，作为该绝缘膜通过溅射法沉积氧化硅膜即可。通过在含氧气氛下使用溅射法沉积成为绝缘体280的绝缘膜，可以形成包含过剩氧的绝缘体280。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体280中的氢浓度。另外，在沉积该绝缘膜之前也可以进行加热处理。加热处理也可以在减压下进行，以不暴露于大气的方式连续地沉积该绝缘膜。通过进行这种处理，可以去除吸附到绝缘体275的表面等上的水分及氢，而且减少氧化物230a、氧化物230b及绝缘体224中的水分浓度及氢浓度。该加热处理可以采用上述加热处理的条件。
接着，通过对成为绝缘体280的绝缘膜进行CMP处理，形成其顶面平坦的绝缘体280(参照图19A至图19D)。另外，也可以在绝缘体280上例如通过溅射法沉积氮化硅，直到该氮化硅到达绝缘体280为止进行CMP处理。
接着，对绝缘体280的一部分、绝缘体275的一部分、绝缘层271B的一部分、导电层242B的一部分进行加工来形成到达氧化物230b的开口。该开口优选以与导电体205重叠的方式形成。通过形成该开口，形成绝缘体271a、绝缘体271b、导电体242a及导电体242b(参照图20A至图20D)。
在此，如图20B及图20C所示，绝缘体280、绝缘体275、绝缘体271及导电体242的侧面形状有时为锥形形状。另外，绝缘体280的锥角有时大于导电体242的锥角。另外，虽然在图20A至图20C中没有示出，但是在形成上述开口时氧化物230b的顶部有时被去除。
此外，也可以对绝缘体280的一部分、绝缘体275的一部分、绝缘层271B的一部分、导电层242B的一部分通过干蚀刻法或湿蚀刻法进行加工。利用干蚀刻法的加工适合于微细加工。此外，该加工也可以以互不相同的条件进行。例如，也可以通过干蚀刻法对绝缘体280的一部分进行加工，通过湿蚀刻法对绝缘体275的一部分、绝缘层271B的一部分进行加工，并通过干蚀刻法对导电层242B的一部分进行加工。
在此，有时发生如下情况：杂质附着于氧化物230a的侧面、氧化物230b的顶面及侧面、导电体242的侧面及绝缘体280的侧面等；以及该杂质扩散到它们的内部。也可以进行去除这些杂质的工序。另外，有时因上述干蚀刻氧化物230b的表面上形成损伤区域。也可以去除这种损伤区域。作为该杂质，可以举出起因于如下成分的杂质：绝缘体280、绝缘体275、绝缘层271B的一部分及导电层242B所包含的成分；包含于形成上述开口时使用的装置所使用的构件中的成分；用于蚀刻的气体或液体所包含的成分；等。作为该杂质，例如有铪、铝、硅、钽、氟、氯等。
尤其是，铝或硅等杂质妨碍氧化物230b的CAAC-OS化。因此，优选减少或去除铝或硅等妨碍CAAC-OS化的杂质元素。例如，氧化物230b及其附近的铝原子的浓度可以为5.0原子％以下，优选为2.0原子％以下，更优选为1.5原子％以下，进一步优选为1.0原子％以下，尤其优选小于0.3原子％。
有时将被铝或硅等杂质妨碍CAAC-OS化而成为a-like OS(amorphous-like oxidesemiconductor)的金属氧化物的区域称为非CAAC区域。在非CAAC区域中，晶体结构的致密度降低，所以产生大量VOH而晶体管容易变成常开启化。由此，优选减少或去除氧化物230b中的非CAAC区域。
相对于此，氧化物230b优选具有层状的CAAC结构。尤其是，优选氧化物230b的漏极的下端部也具有CAAC结构。在此，在晶体管200中，导电体242a或导电体242b及其附近被用作漏极。换言之，导电体242a(导电体242b)的下端部附近的氧化物230b优选具有CAAC结构。如此，通过去除对漏极耐压带来显著影响的漏极端部中的氧化物230b的损伤区域而使其具有CAAC结构，可以进一步抑制晶体管200的电特性的变动。另外，可以进一步提高晶体管200的可靠性。
为了去除在上述工序中附着于氧化物230b表面的杂质等，进行洗涤处理。作为洗涤方法，有使用洗涤液等的湿式洗涤(也可以称为湿蚀刻处理)、使用等离子体的等离子体处理、使用热处理的洗涤等，也可以适当地组合上述洗涤。注意，通过进行该洗涤处理有时上述槽部变深。
作为湿式洗涤，可以使用用碳酸水或纯水稀释氨水、草酸、磷酸或氢氟酸等而成的水溶液、纯水或碳酸水等进行洗涤处理。或者，可以使用上述水溶液、纯水或碳酸水进行超声波洗涤。另外，也可以适当地组合上述洗涤。
注意，在本说明书等中，有时将用纯水稀释市售的氟化氢酸的水溶液称为稀氟化氢酸且将用纯水稀释市售的氨水的水溶液称为稀氨水。另外，该水溶液的浓度、温度等可以根据要去除的杂质、被洗涤的半导体装置的结构等适当地调整即可。稀氨水的氨浓度设定为0.01％以上且5％以下，优选设定为0.1％以上且0.5％以下即可。另外，稀氟化氢酸的氟化氢浓度设定为0.01ppm以上且100ppm以下，优选设定为0.1ppm以上且10ppm以下即可。
另外，作为超声波洗涤优选使用200kHz以上，优选为900kHz以上的频率。通过使用该频率，可以降低对氧化物230b等造成的损伤。
另外，可以多次进行上述洗涤处理，也可以按每个洗涤处理改变洗涤液。例如，也可以作为第一洗涤处理进行使用稀氟化氢酸或稀氨水的处理，作为第二洗涤处理进行使用纯水或碳酸水的处理。
作为上述洗涤处理，在本实施方式中，使用稀氨水进行湿式洗涤。通过进行该洗涤处理，可以去除附着于氧化物230a、氧化物230b等的表面或者扩散到其内部的杂质。
可以在上述蚀刻或上述洗涤后进行热处理。加热处理以100℃以上且500℃以下，优选以300℃以上且500℃以下，更优选以350℃以上且400℃以下进行即可。加热处理在氮气体、惰性气体或氧化性气体气氛下进行即可。或者，该加热处理可以在包含10ppm以上、1％以上或10％以上的氧化性气体的氮气体、惰性气体气氛下进行。例如，加热处理优选在氧气体和氮气体的混合气氛下进行。由此，对氧化物230a及氧化物230b供应氧，从而可以减少氧空位(VO)。另外，通过进行上述加热处理，可以提高氧化物230b的结晶性。加热处理也可以在减压状态下进行。或者，也可以在氧气氛下进行加热处理，然后以不暴露于大气的方式在氮气氛下连续地进行热处理。另外，当在进行氧气氛下的加热处理后以不暴露于大气的方式在氮气氛下连续进行加热处理时，氧气氛下的加热处理也可以比氮气氛下的热处理长时间进行。
接着，沉积绝缘膜250A(参照图21A至图21D)。也可以在沉积绝缘膜250A之前进行加热处理，并且也可以该加热处理在减压下进行，以不暴露于大气的方式连续沉积绝缘膜250A。此外，该加热处理优选在包含氧的气氛下进行。通过进行这种处理，可以去除吸附到氧化物230b的表面等的水分及氢，而且减少氧化物230a、氧化物230b中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。
可以利用溅射法、CVD法、PECVD法、MBE法、PLD法、ALD法等沉积绝缘膜250A。绝缘膜250A优选利用使用减少或去除氢原子的气体的沉积方法沉积。由此，可以降低绝缘膜250A的氢浓度。绝缘膜250A在后面工序中成为与氧化物230b接触的绝缘体250a，所以如此那样氢浓度得到降低是优选的。
另外，绝缘膜250A优选使用ALD法沉积。被微型化的晶体管200的被用作栅极绝缘膜的绝缘体250需要其厚度非常薄(例如，5nm以上且30nm以下左右)且不均匀小。对此，ALD法是交替地引入前驱物及反应物(例如氧化剂等)进行的沉积方法，由于膜的厚度可以根据反复该循环的次数进行调整，所以ALD法可以精密地调整厚度。因此，可以实现对微型化了的晶体管200必要的栅极绝缘膜的厚度的精度。另外，如图21B及图21C所示，绝缘膜250A需要以高覆盖率地沉积在由绝缘体280等形成的开口的底面及侧面。由于可以在该开口的底面及侧面上一层一层沉积原子层，所以可以对该开口高覆盖率地沉积绝缘膜250A。
另外，例如，在SiH4(或Si2H6)等含氢气体作为沉积气体使用PECVD法进行绝缘膜250A的沉积时，含氢的沉积气体在等离子体中被分解而产生大量氢自由基。在通过氢自由基的还原反应氧化物230b中的氧被抽出而形成VOH时，氧化物230b中的氢浓度增高。然而，在使用ALD法沉积绝缘膜250A时，在引入前驱物时和引入反应物时都可以抑制氢自由基的产生。因此，通过使用ALD法沉积绝缘膜250A，可以防止氧化物230b中的氢浓度增高。
在本实施方式中，作为绝缘膜250A通过PEALD法沉积氧化硅。
注意，在沉积绝缘膜250A之前不进行上述杂质的去除的情况下，有时在氧化物230a、氧化物230b、导电体242、绝缘体280等与绝缘体250a之间残留有该杂质。
接着，优选在含氧气氛下进行微波处理(参照图21A至图21D)。在此，微波处理例如是指使用包括利用微波生成高密度等离子体的电源的装置的处理。另外，在本说明书等中，微波是指具有300MHz以上且300GHz以下的频率的电磁波。
图21B至图21D所示的虚线表示微波、RF等高频氧等离子体或氧自由基等。微波处理例如优选使用包括用微波产生高密度等离子体的电源的微波处理装置。在此，微波处理装置的频率优选为300MHz以上且300GHz以下，优选为2.4GHz以上且2.5GHz以下，例如为2.45GHz即可。另外，微波处理装置的施加微波的电源的功率为1000W以上且10000W以下，优选为2000W以上且5000W以下即可。另外，微波处理装置也可以包括对衬底一侧施加RF的电源。通过使用高密度等离子体，可以生成高密度的氧自由基。另外，通过对衬底一侧施加RF，可以将由高密度等离子体产生的氧离子高效地导入到氧化物230b中。
另外，上述微波处理优选在减压下进行，压力为60Pa以上，优选为133Pa以上，更优选为200Pa以上，进一步优选为400Pa以上即可。例如，设定为10Pa以上且1000Pa以下，优选为300Pa以上且700Pa以下即可。另外，处理温度为750℃以下，优选为500℃以下，例如400℃左右即可。另外，也可以在进行氧等离子体处理之后以不暴露于外部空气的方式连续进行加热处理。例如，加热到100℃以上且750℃以下，优选加热到300℃以上且500℃以下即可。
另外，例如，上述微波处理使用氧气体及氩气体进行即可。在此，氧流量比(O2/(O2+Ar))大于0％且为100％以下即可。优选的是，氧流量比(O2/(O2+Ar))大于0％且为50％以下即可。更优选的是，氧流量比(O2/(O2+Ar))为10％以上且40％以下即可。进一步优选的是，氧流量比(O2/(O2+Ar))为10％以上且30％以下即可。如此，通过在含氧气氛下进行微波处理，可以降低区域230bc中的载流子浓度。另外，通过在微波处理中不对腔室引入过多氧，可以防止在区域230ba及区域230bb中载流子浓度过度地降低。
如图21B至图21D所示，通过在含氧气氛下进行微波处理，可以使用微波或RF等高频使氧气体等离子体化而使该氧等离子体作用于氧化物230b的导电体242a与导电体242b之间的区域。此时，也可以将微波或RF等高频照射到区域230bc。换言之，可以使该微波或RF等高频氧等离子体在图15A所示的区域230bc中作用。通过等离子体、微波等的作用，可以使区域230bc的VOH分开来从区域230bc去除氢H。换言之，在区域230bc中发生“VOH→H+VO”的反应，因此可以降低包含在区域230bc的VOH。因此，可以减少区域230bc中的氧空位及VOH而降低载流子浓度。另外，通过对形成在区域230bc中的氧空位供应在上述氧等离子体中产生的氧自由基或包含在绝缘体250的氧，可以进一步降低区域230bc中的氧空位，由此可以降低载流子浓度。
另一方面，在图15A所示的区域230ba及区域230bb上设置导电体242a及导电体242b。在此，导电体242优选被用作在含氧气氛下进行微波处理时保护免受微波、RF等高频或氧等离子体等的作用的遮蔽膜。由此，导电体242优选具有遮蔽300MHz以上且300GHz以下，例如2.4GHz以上且2.5GHz以下的电磁波的功能。
如图21B至图21D所示，导电体242a及导电体242b遮蔽微波或RF等高频氧等离子体等的作用，所以不作用于区域230ba及区域230bb。由此，不发生通过微波处理在区域230ba及区域230bb中VOH的下降及过多的氧的供应，所以可以防止载流子浓度的降低。
如上所述，可以在氧化物半导体的区域230bc中选择性地去除氧空位及VOH而使区域230bc成为i型或实质上i型。并且，可以抑制被用作源极区域或漏极区域的区域230ba及区域230bb被供应过多的氧而保持n型化。由此，可以抑制晶体管200的电特性变动而抑制在衬底面内晶体管200的电特性不均匀。
另外，在微波处理中，有时由于微波与氧化物230b中的分子的电磁相互作用而对氧化物230b直接传递热能量。有时因该热能量而氧化物230b被加热。有时将该加热处理称为微波退火。通过在含氧气氛下进行微波处理，有时可以得到与氧退火相等的效果。另外，可认为：在氧化物230b包含氢时，上述热能量传递到氧化物230b中的氢而被活性化的氢从氧化物230b释放。
接着，沉积绝缘膜250B(参照图22A至图22D)。可以使用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘膜250B。优选的是绝缘膜250B使用具有抑制氧的扩散的功能的绝缘体形成。通过采用这种结构，可以抑制包含在绝缘体250a中的氧扩散到导电体260。换言之，可以抑制对氧化物230供应的氧量的减少。此外，可以抑制因包含在绝缘体250a中的氧导致的导电体260的氧化。例如，绝缘膜250A可以使用能够用于上述绝缘体250a的材料设置，绝缘膜250B可以使用与绝缘体222相同的材料设置。
作为绝缘膜250B，具体而言，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、镁等中的一种或两种以上的金属氧化物或者能够用于氧化物230的金属氧化物。尤其是，优选使用包含铝和铪中的一方或双方的氧化物的绝缘体。
在本实施方式中，作为绝缘膜250B通过热ALD法沉积氧化铪。
也可以在沉积绝缘膜250B之后进行微波处理(参照图22A至图22D)。作为该微波处理，也可以使用上述沉积绝缘膜250A后进行的微波处理条件。另外，也可以不进行沉积绝缘膜250A后的微波处理，而在沉积绝缘膜250B后进行微波处理。
此外，也可以沉积绝缘膜250A后以及沉积绝缘膜250B后各自的微波处理之后在保持减压状态下进行加热处理。通过进行这种处理，可以高效地去除绝缘膜250A中、绝缘膜250B中、氧化物230b中及氧化物230a中的氢。另外，氢的一部分有时被导电体242(导电体242a及导电体242b)吸杂。另外，也可以反复在进行微波处理之后保持减压状态下进行加热处理的步骤。通过反复进行加热处理，可以进一步高效地去除绝缘膜250A中、氧化物230b中及氧化物230a中的氢。注意，加热处理温度优选为300℃以上且500℃以下。上述微波处理，即微波退火也可以兼作该加热处理。在通过微波退火氧化物230b等充分地被加热时，也可以不进行该加热处理。
另外，通过进行微波处理而改变绝缘膜250A及绝缘膜250B的膜品质，可以抑制氢、水、杂质等的扩散。由此，可以抑制因成为导电体260的导电膜的沉积等后工序或加热处理等后处理而氢、水、杂质等经过绝缘体250扩散到氧化物230b、氧化物230a等。
接着，依次沉积成为导电体260a的导电膜及成为导电体260b的导电膜。成为导电体260a的导电膜及成为导电体260b的导电膜可以通过溅射法、CVD法、MBE法、PLD法或ALD法等沉积。在本实施方式中，利用ALD法沉积成为导电体260a的导电膜，利用CVD法沉积成为导电体260b的导电膜。
接着，通过利用CMP处理直到绝缘体280露出为止对绝缘膜250A、绝缘膜250B、成为导电体260a的导电膜及成为导电体260b的导电膜进行抛光，来形成绝缘体250a、绝缘体250b、导电体260a及导电体260b(参照图23A至图23D)。由此，绝缘体250以覆盖到达氧化物230b的开口及氧化物230b的槽部的内壁(侧壁及底面)的方式配置。另外，导电体260隔着绝缘体250以填充上述开口及上述槽部的方式配置。
接着，也可以在与上述加热处理同样的条件下进行加热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该加热处理，可以减少绝缘体250及绝缘体280中的水分浓度及氢浓度。此外，也可以在上述加热处理之后以不暴露于大气的方式连续地沉积绝缘体282。
接着，在绝缘体250上、导电体260上及绝缘体280上形成绝缘体282(参照图24A至图24D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘体282。绝缘体282优选使用溅射法沉积。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体282中的氢浓度。另外，通过使用溅射法在含氧气氛下沉积绝缘体282，可以在进行沉积的同时对绝缘体280添加氧。由此，可以使绝缘体280包含过剩氧。此时，优选在加热衬底的同时沉积绝缘体282。
在本实施方式中，作为绝缘体282在包含氧气体气氛下使用铝靶材通过脉冲DC溅射法沉积氧化铝。通过使用脉冲DC溅射法，可以使厚度更均匀而提高溅射速率及膜质。
接着，优选进行加热处理。该加热处理可以在与上述加热处理相同的条件下进行。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该加热处理可以将在沉积绝缘体282时添加的氧扩散到绝缘体280、绝缘体250a而选择地供应到氧化物230的沟道形成区域。由此，可以提供一种具有良好的电特性的半导体装置。另外，可以提供一种可靠性高的半导体装置。
另外，上述加热处理不局限于在形成绝缘体282之后进行，也可以在形沉积绝缘体283之后等进行。
接着，在绝缘体282上形成绝缘体283(参照图24A至图24D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积绝缘体283。绝缘体283优选使用溅射法沉积。通过使用不需要氢作为沉积气体的溅射法，可以降低绝缘体283中的氢浓度。此外，绝缘体283也可以采用多层结构。例如，可以通过溅射法沉积氮化硅，并在该氮化硅上利用CVD法沉积氮化硅。
接着，在绝缘体283上沉积绝缘体285。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积该绝缘膜。例如，作为该绝缘膜通过利用CVD法沉积氧化硅膜即可。
接着，在绝缘体271、绝缘体275、绝缘体280、绝缘体282、绝缘体283及绝缘体285中形成到达导电体242的开口(参照图25A至图25D)。在形成该开口时，可以利用光刻法。注意，在图25A中该开口在俯视时的形状为圆形，但是不局限于此。例如，在俯视时，该开口也可以具有椭圆等大致圆形形状、四角形等多角形形状、使四角形等多角形的角部带弧形的形状。
接着，沉积成为绝缘体241的绝缘膜，并对该绝缘膜进行各向异性蚀刻来形成绝缘体241(参照图25A至图25D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积成为绝缘体241的绝缘膜。作为成为绝缘体241的绝缘膜，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选利用ALD法沉积氧化铝，在其上利用PEALD法沉积氮化硅。氮化硅对氢具有高阻挡性，所以是优选的。
此外，作为对成为绝缘体241的绝缘膜进行的各向异性蚀刻，例如可以采用干蚀刻法等。通过在开口的侧壁部设置绝缘体241，可以抑制来自外部的氧的透过，并防止接下来要形成的导电体240a及导电体240b的氧化。此外，可以防止包含在绝缘体280等中的水、氢等杂质扩散到导电体240a及导电体240b。
接着，沉积成为导电体240a及导电体240b的导电膜。成为导电体240a及导电体240b的导电膜优选具有包含具有抑制水、氢等杂质的透过的功能的导电体的叠层结构。例如，可以使用氮化钽、氮化钛等与钨、钼、铜等的叠层。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等沉积成为导电体240的导电膜。
接着，通过进行CMP处理，去除成为导电体240a及导电体240b的导电膜的一部分，使绝缘体285的顶面露出。其结果是，该导电膜只残留在开口中，由此可以形成其顶面平坦的导电体240a及导电体240b(参照图25A至图25D)。注意，有时由于该CMP处理而绝缘体285的顶面的一部分被去除。
接着，沉积成为导电体246的导电膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等沉积成为导电体246的导电膜。
接着，通过光刻法对成为导电体246的导电膜进行加工，来形成与导电体240a的顶面接触的导电体246a及与导电体240b的顶面接触的导电体246b。此时，导电体246a及导电体246b与绝缘体285不重叠的区域的绝缘体285的一部分有时被去除。
通过上述工序，可以制造包括图14A至图14D所示的晶体管200的半导体装置。如图16A至图25A、图16B至图25B、图16C至图25C及图16D至图25D所示，通过使用本实施方式所示的半导体装置的制造方法，可以制造晶体管200。
<微波处理装置>
以下，说明可以在上述半导体装置的制造方法中使用的微波处理装置。
首先，参照图26至图29对制造半导体装置等时可以减少杂质的混入的制造装置的结构进行说明。
图26示意性地示出单片式多腔室制造装置2700的俯视图。制造装置2700包括：具备收纳衬底的盒式接口(cassette port)2761和进行衬底对准的对准接口(alignmentport)2762的大气侧衬底供应室2701；从大气侧衬底供应室2701传送衬底的大气侧衬底传送室2702；进行衬底的搬入且将室内的压力从大气压切换为减压或从减压切换为大气压的装载闭锁室2703a；进行衬底的搬出且将室内的压力从减压切换为大气压或从大气压切换为减压的卸载闭锁室2703b；在真空中进行衬底的传送的传送室2704；腔室2706a、腔室2706b、腔室2706c及腔室2706d。
另外，大气侧衬底传送室2702与装载闭锁室2703a以及卸载闭锁室2703b相连，装载闭锁室2703a以及卸载闭锁室2703b与传送室2704相连，传送室2704与腔室2706a、腔室2706b、腔室2706c以及腔室2706d相连。
在各室之间的连接部设置有闸阀GV，由此除了大气侧衬底供应室2701及大气侧衬底传送室2702以外，各室可以独立地保持为真空状态。在大气侧衬底传送室2702中设置有传送机器人2763a，并且在传送室2704中设置有传送机器人2763b。通过利用传送机器人2763a及传送机器人2763b在制造装置2700中可以传送衬底。
传送室2704及各腔室的背压(全压)例如为1×10-4Pa以下，优选为3×10-5Pa以下，更优选为1×10-5Pa以下。传送室2704及各腔室的质量电荷比(m/z)是18的气体分子(原子)的分压例如为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。另外，传送室2704及各腔室的m/z是28的气体分子(原子)的分压例如为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。传送室2704及各腔室的m/z是44的气体分子(原子)的分压例如为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。
传送室2704及各腔室内的全压及分压可以使用质量分析器测量。例如，使用由ULVAC，Inc.制造的四极质量分析器(也称为Q-mass)Qulee CGM-051即可。
另外，传送室2704及各腔室优选具有外部泄漏或内部泄漏少的结构。例如，传送室2704及各腔室的泄漏率为3×10-6Pa·m3/s以下，优选为1×10-6Pa·m3/s以下。另外，例如，将m/z是18的气体分子(原子)的泄漏率设定为1×10-7Pa·m3/s以下，优选设定为3×10- 8Pa·m3/s以下。另外，例如，将m/z是28的气体分子(原子)的泄漏率设定为1×10-5Pa·m3/s以下，优选设定为1×10-6Pa·m3/s以下。另外，例如，将m/z是44的气体分子(原子)的泄漏率设定为3×10-6Pa·m3/s以下，优选设定为1×10-6Pa·m3/s以下。
泄漏率根据利用上述质量分析器测量出的全压及分压算出即可。泄漏率取决于外部泄漏及内部泄漏。外部泄漏是指由于微小的孔或密封不良等，气体从真空系统的外部流入的现象。内部泄漏起因于来自真空系统中的阀等隔板的泄漏或来自内部构件的释放气体。为了将泄漏率设定为上述数值以下，需要从外部泄漏及内部泄漏的两个方面采取措施。
例如，优选使用金属垫片对传送室2704及各腔室的开闭部分进行密封。金属垫片优选使用由氟化铁、氧化铝或氧化铬覆盖的金属。金属垫片的紧密性比O形环高，因此可以降低外部泄漏。通过利用由氟化铁、氧化铝、氧化铬等覆盖钝态的金属，可以抑制从金属垫片释放的包含杂质的释放气体，由此可以降低内部泄漏。
此外，作为构成制造装置2700的构件，使用包含杂质的释放气体少的铝、铬、钛、锆、镍或钒。另外，也可以使用上述包含杂质的释放气体少的金属覆盖含有铁、铬及镍等的合金。含有铁、铬及镍等的合金具有刚性，耐热且适于加工。在此，通过进行抛光等减少构件表面上的凹凸以缩小表面积，可以减少释放气体。
或者，也可以使用氟化铁、氧化铝、氧化铬等覆盖上述制造装置2700的构件。
制造装置2700的构件优选尽量只由金属构成，例如当设置由石英等构成的观察窗(viewing window)等时，为了抑制释放气体，优选由其厚度薄的氟化铁、氧化铝或氧化铬等覆盖观察窗的表面。
虽然存在于传送室2704及各腔室的吸附物吸附到内壁等上而不影响到传送室2704及各腔室的压力，但是该吸附物成为对传送室2704及各腔室进行排气时产生的气体释放的原因。因此，虽然泄漏率与排气速度不相关，但是使用排气能力高的泵尽量地使存在于传送室2704及各腔室内的吸附物脱离并预先进行排气是十分重要的。为了促进吸附物的脱离，也可以对传送室2704及各腔室进行烘烤。通过进行烘烤，可以将吸附物的脱离速度提高到10倍左右。烘烤以100℃以上且450℃以下进行即可。此时，通过在将惰性气体引入传送室2704及各腔室的同时去除吸附物，可以进一步提高仅通过排气不容易脱离的水等的脱离速度。另外，通过对引入的惰性气体以与烘烤温度相同程度的温度进行加热，可以进一步提高吸附物的脱离速度。这里，作为惰性气体优选使用稀有气体。
另外，优选通过引入被加热的稀有气体等惰性气体或氧等提高传送室2704及各腔室内的压力，并在经过一定时间之后再次对传送室2704及各腔室进行排气处理。可以由被加热的气体的引入使传送室2704及各腔室内的吸附物脱离，由此可以减少存在于传送室2704及各腔室内的杂质。有效的是将该处理反复进行2次以上且30次以下，优选为5次以上且15次以下。具体地，通过引入40℃以上且400℃以下，优选为50℃以上且200℃以下的惰性气体或氧等来将传送室2704及各腔室内的压力设定为0.1Pa以上且10kPa以下，优选为1Pa以上且1kPa以下，更优选为5Pa以上且100Pa以下，并将保持压力的期间设定为1分钟以上且300分钟以下，优选为5分钟以上且120分钟以下，即可。然后，对传送室2704及各腔室进行排气5分钟以上且300分钟以下，优选为10分钟以上且120分钟以下。
接着，使用图27所示的截面示意图说明腔室2706b及腔室2706c。
腔室2706b及腔室2706c例如是能够对被处理物进行微波处理的腔室。注意，腔室2706b与腔室2706c的不同之处仅在于进行微波处理时的气氛。因为腔室2706b和腔室2706c的其他结构相同，所以下面一并说明。
腔室2706b及腔室2706c包括缝隙天线板2808、电介质板2809、衬底架2812以及排气口2819。另外，在腔室2706b及腔室2706c的外部等设置有气体供应源2801、阀2802、高频产生器2803、波导管2804、模式转换器2805、气体管2806、波导管2807、匹配器(matchingbox)2815、高频电源2816、真空泵2817以及阀2818。
高频产生器2803通过波导管2804与模式转换器2805连接。模式转换器2805通过波导管2807与缝隙天线板2808连接。缝隙天线板2808与电介质板2809接触地配置。此外，气体供应源2801通过阀2802与模式转换器2805连接。并且，由经过模式转换器2805、波导管2807及电介质板2809的气体管2806对腔室2706b及腔室2706c导入气体。另外，真空泵2817具有通过阀2818及排气口2819从腔室2706b及腔室2706c排出气体等的功能。另外，高频电源2816通过匹配器2815与衬底架2812连接。
衬底架2812具有保持衬底2811的功能。例如，衬底架2812具有对衬底2811进行静电卡盘或机械卡盘的功能。此外，衬底架2812具有由高频电源2816供应功率的电极的功能。另外，衬底架2812在其内部包括加热机构2813并具有对衬底2811进行加热的功能。
作为真空泵2817，可以使用例如干燥泵、机械增压泵、离子泵、钛升华泵、低温泵或涡轮分子泵等。另外，除了真空泵2817以外，还可以使用低温冷阱。当使用低温泵及低温冷阱时可以高效地排出水，这是特别优选的。
作为加热机构2813，例如使用利用电阻发热体等进行加热的加热机构即可。或者，还可以使用利用被加热的气体等的介质的热传导或热辐射来进行加热的加热机构。例如，可以使用GRTA(Gas Rapid Thermal Annealing；气体快速热退火)或LRTA(Lamp RapidThermal Annealing；灯快速热退火)等的RTA(Rapid Thermal Annealing；快速热退火)。GRTA利用高温气体进行加热处理。作为气体使用惰性气体。
另外，气体供应源2801可以通过质量流量控制器与精制器连接。作为气体，优选使用露点为-80℃以下，优选为-100℃以下的气体。例如，可以使用氧气体、氮气体及稀有气体(氩气体等)。
作为电介质板2809例如使用氧化硅(石英)、氧化铝(alumina)或氧化钇(yttria)等即可。另外，也可以在电介质板2809的表面进一步形成有其他保护层。作为保护层可以使用氧化镁、氧化钛、氧化铬、氧化锆、氧化铪、氧化钽、氧化硅、氧化铝或氧化钇等。因为电介质板2809暴露于后述的高密度等离子体2810的特别高密度区域中，所以通过设置保护层可以缓和损伤。其结果是，可以抑制进行处理时的微粒的增加等。
高频产生器2803具有例如产生0.3GHz以上且3.0GHz以下、0.7GHz以上且1.1GHz以下或者2.2GHz以上且2.8GHz以下的微波的功能。高频产生器2803所产生的微波通过波导管2804传送到模式转换器2805。在模式转换器2805中，将被传送的TE模式的微波转换为TEM模式的微波。然后，微波通过波导管2807传送到缝隙天线板2808。在缝隙天线板2808中设置有多个缝隙，微波透过该缝隙及电介质板2809。然后，在电介质板2809的下方产生电场而可以生成高密度等离子体2810。高密度等离子体2810包括根据从气体供应源2801供应的气体种类的离子及自由基。例如，高密度等离子体2810包括氧自由基等。
此时，通过利用在高密度等离子体2810中生成的离子及自由基可以进行衬底2811上的膜等的改性。另外，有时优选使用高频电源2816对衬底2811一侧施加偏压。作为高频电源2816，例如可以使用13.56MHz、27.12MHz等频率的RF电源。通过对衬底一侧施加偏压，可以高效地使高密度等离子体2810中的离子到达衬底2811上的膜等的开口部的深部。
例如，通过从气体供应源2801引入氧，可以在腔室2706b或腔室2706c进行使用高密度等离子体2810的氧自由基处理。
接着，使用图28所示的截面示意图说明腔室2706a及腔室2706d。
腔室2706a及腔室2706d例如是能够对被处理物照射电磁波的腔室。注意，腔室2706a与腔室2706d的不同之处仅在于电磁波的种类。因为其他结构之间有很多共同之处，所以下面一并说明。
腔室2706a及腔室2706d包括一个或多个灯2820、衬底架2825、气体引入口2823以及排气口2830。另外，在腔室2706a及腔室2706d的外部等设置有气体供应源2821、阀2822、真空泵2828以及阀2829。
气体供应源2821通过阀2822与气体引入口2823连接。真空泵2828通过阀2829与排气口2830连接。灯2820与衬底架2825相对地配置。衬底架2825具有保持衬底2824的功能。另外，衬底架2825在其内部包括加热机构2826并具有对衬底2824进行加热的功能。
作为灯2820，例如可以使用具有放射可见光或紫外线光等的电磁波的功能的光源。例如，可以使用具有放射在10nm以上且2500nm以下、500nm以上且2000nm以下或者40nm以上且340nm以下的波长区域中具有峰值的电磁波的功能的光源。
例如，作为灯2820，可以使用卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、高压汞灯等的光源。
例如，从灯2820放射的电磁波的一部分或全部被衬底2824吸收，由此可以对衬底2824上的膜等进行改性。例如，可以生成或减少缺陷、或者可以去除杂质。另外，在对衬底2824进行加热的同时生成或降低缺陷、或者去除杂质的情况下，可以高效地生成或降低缺陷、或者可以去除杂质。
或者，例如，也可以利用从灯2820发射的电磁波使衬底架2825发热，由此对衬底2824进行加热。在此情况下，不需要在衬底架2825的内部包括加热机构2826。
真空泵2828可参照关于真空泵2817的记载。另外，加热机构2826可参照关于加热机构2813的记载。另外，气体供应源2821可参照关于气体供应源2801的记载。
可用于本实施方式的微波处理装置不局限于上述微波处理装置，可以使用图29所示的微波处理装置2900。微波处理装置2900包括石英管2901、气体供应源2801、阀2802、高频产生器2803、波导管2804、气体管2806、真空泵2817、阀2818及排气口2819。另外，微波处理装置2900在石英管2901内包括支撑多个衬底2811(2811_1至2811_n，n是2以上的整数)的衬底架2902。另外，微波处理装置2900也可以在石英管2901的外侧包括加热单元2903。
由高频产生器2803产生的微波通过波导管2804照射到设置在石英管2901内的衬底。真空泵2817通过阀2818与排气口2819连接，可以调整石英管2901内部的压力。另外，气体供应源2801通过阀2802与气体管2806连接，可以对石英管2901内引入所希望的气体。另外，通过加热单元2903可以将石英管2901内的衬底2811加热到所希望的温度。或者，也可以通过加热单元2903加热从气体供应源2801供应的气体。通过微波处理装置2900，可以对衬底2811同时进行加热处理和微波处理。另外，可以在加热衬底2811之后进行微波处理。另外，可以在对衬底2811进行微波处理之后加进行热处理。
可以将衬底2811_1至衬底2811_n都设为形成半导体装置或存储装置的处理衬底，也可以将衬底2811_1至衬底2811_n的一部衬底设为伪衬底。例如，也可以将衬底2811_1及衬底2811_n设为伪衬底且将衬底2811_2至衬底2811_n-1设为处理衬底。另外，也可以将衬底2811_1、衬底2811_2、衬底2811_n-1及衬底2811_n设为伪衬底且将衬底2811_3至衬底2811_n-2设为处理衬底。通过使用伪衬底，可以在微波处理或加热处理时多个处理衬底均匀地被处理而可以降低处理衬底间的不均匀，所以是优选的。例如，通过将伪衬底配置在最接近于高频产生器2803及波导管2804的处理衬底上，可以抑制该处理衬底直接暴露于微波，所以是优选的。
通过使用上述制造装置，可以抑制杂质混入到被处理物并可以进行膜的改性。
此外，可以将图27至图29所示的微波处理装置用于上述实施方式的图7所示的处理室4011。
<半导体装置的变形例子>
以下，使用图30说明本发明的一个方式的半导体装置的一个例子。
图30A示出半导体装置500的俯视图。在图30A中，平行于晶体管200的沟道长度方向的方向是x轴，垂直于x轴的方向是y轴。另外，图30B是沿着图30A中的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向的截面图。图30C是沿着图30A中的点划线A3-A4的截面图，该截面图相当于开口区域400及其附近的截面图。注意，在图30A的俯视图中，为了明确起见，省略部分构成要素。
注意，在图30A至图30C所示的半导体装置中，对具有与构成<半导体装置的结构例子>所示的半导体装置的构成要素相同的功能的构成要素附加相同附图标记。注意，本节中的构成半导体装置的材料可以使用在<半导体装置的结构例子>中详细说明的材料。
图30A至图30C所示的半导体装置500是图14A至图14D所示的半导体装置的变形例子。图30A至图30C所示的半导体装置500的与图14A至图14D所示的半导体装置不同之处在于：绝缘体282及绝缘体280形成有开口区域400。另外，与图14A至图14D所示的半导体装置不同之处在于：以围绕多个晶体管200的方式形成有密封部265。
半导体装置500包括排列为矩阵状的多个晶体管200及多个开口区域400。另外，在y轴方向上延伸地设置有被用作晶体管200的栅电极的多个导电体260。开口区域400形成在不与氧化物230及导电体260重叠的区域中。另外，以围绕多个晶体管200、多个导电体260及多个开口区域400的方式形成有密封部265。注意，晶体管200、导电体260及开口区域400的数量、配置以及尺寸不局限于图30所示的结构，根据半导体装置500的设计适当地设定即可。
如图30B及图30C所示，密封部265以围绕多个晶体管200、绝缘体216、绝缘体222、绝缘体275、绝缘体280及绝缘体282的方式设置。换言之，绝缘体283以覆盖绝缘体216、绝缘体222、绝缘体275、绝缘体280及绝缘体282的方式设置。另外，在密封部265，绝缘体283与绝缘体214的顶面接触。另外，在密封部265，绝缘体283和绝缘体285之间设置有绝缘体274。绝缘体274的顶面的高度与绝缘体283的最上面的高度大致一致。另外，作为绝缘体274，可以使用与绝缘体280同样的绝缘体。
通过采用这样的结构，可以由绝缘体283、绝缘体214及绝缘体212围绕多个晶体管200。在此，绝缘体283、绝缘体214及绝缘体212中的一个或多个优选被用作氢阻挡绝缘膜。由此，可以抑制包含在密封部265的区域之外的氢进入密封部265的区域中。
如图30C所示，在开口区域400中，绝缘体282具有开口部。另外，在开口区域400中，绝缘体280也可以具有与绝缘体282的开口部重叠的槽部。绝缘体280的槽部的深度最深为使绝缘体275的顶面露出的程度即可，例如，可以为绝缘体280的最大厚度的1/4以上且1/2以下左右。
另外，如图30C所示，绝缘体283在开口区域400的内侧与绝缘体282的侧面、绝缘体280的侧面及绝缘体280的顶面接触。另外，在开口区域400中，有时绝缘体274的一部分以嵌入形成于绝缘体283中的凹部的方式形成。此时，形成在开口区域400中的绝缘体274的顶面的高度与绝缘体283的最上面的高度有时大致一致。
在形成有这样的开口区域400且从绝缘体282的开口部绝缘体280露出的状态下进行加热处理，由此可以在对氧化物230供应氧的同时从开口区域400将包含在绝缘体280中的氧的一部分扩散到外部。由此，可以从包含通过加热而脱离的氧的绝缘体280将十分的氧供应到氧化物半导体层中的被用作沟道形成区域的区域及其附近，并且可以防止被供应过多的氧。
此时，可以将包含在绝缘体280中的氢键合到氧，将其经过开口区域400释放到外部。键合于氧的氢被释放为水。因此，可以减少包含在绝缘体280中的氢，可以减少包含在绝缘体280中的氢进入氧化物230。
另外，在图30A中，俯视的开口区域400的形状大致为长方形，但是本发明不局限于此。例如，俯视的开口区域400的形状也可以是长方形、椭圆形、圆形、菱形或组合这些形状而成的形状。另外，开口区域400的面积及配置间距可以根据包括晶体管200的半导体装置的设计适当地设定。例如，在晶体管200的密度低的区域中，扩大开口区域400的面积或缩小开口区域400的配置间距即可。另外，例如，在晶体管200的密度高的区域中，缩小开口区域400的面积或增大开口区域的配置间距即可。
根据本发明的一个方式可以提供一种新颖的晶体管。另外，根据本发明的一个方式可以提供一种通态电流大的半导体装置。另外，根据本发明的一个方式可以提供一种频率特性高的半导体装置。另外，根据本发明的一个方式可以提供一种可靠性高的半导体装置。另外，根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。
如上所述，本实施方式所示的结构、方法等可以与本实施方式所示的其他结构、方法或者其他实施方式所示的结构、方法等适当地组合而实施。
(实施方式3)
在本实施方式中，参照图31至图35说明半导体装置的一个方式。
[存储装置1]
图31示出根据本发明的一个方式的半导体装置(存储装置)的一个例子。在本发明的一个方式的半导体装置中，晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。此外，作为晶体管200，可以使用上述实施方式所说明的晶体管200。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流低，所以通过将其用于存储装置，可以长期保持存储内容。换言之，由于不需要刷新工作或刷新工作的频度极低，所以可以充分降低存储装置的功耗。
在图31所示的半导体装置中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。另外，布线1003与晶体管200的源极和漏极中的一方电连接，布线1004与晶体管200的第一栅极电连接，布线1006与晶体管200的第二栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一方与电容器100的一方电极电连接，布线1005与电容器100的另一方电极电连接。
此外，通过将图31所示的存储装置配置为矩阵状，可以构成存储单元阵列。
<晶体管300>
晶体管300设置在衬底311上，并包括被用作栅极的导电体316、被用作栅极绝缘体的绝缘体315、由衬底311的一部分构成的半导体区域313以及被用作源极区域或漏极区域的低电阻区域314a及低电阻区域314b。晶体管300可以是p沟道型或n沟道型。
在此，在图31所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸形状。另外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。另外，导电体316可以使用调整功函数的材料。因为利用半导体衬底的凸部，所以这种晶体管300也被称为FIN型晶体管。另外，也可以以与凸部的上表面接触的方式具有用来形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸形状的半导体膜。
注意，图31所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
<电容器100>
电容器100设置在晶体管200的上方。电容器100包括被用作第一电极的导电体110、被用作第二电极的导电体120及被用作介电质的绝缘体130。在此，绝缘体130优选使用可被用作上述实施方式所示的绝缘体275的绝缘体。
此外，例如，也可以同时形成设置在导电体240上的导电体112及导电体110。另外，导电体112被用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。另外，导电体112及导电体110相当于上述实施方式所示的导电体246。
在图31中，导电体112及导电体110具有单层结构，但是不局限于该结构，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体之间的紧密性高的导电体。
此外，绝缘体130例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并可以以叠层或单层设置。
例如，绝缘体130优选使用氧氮化硅等绝缘耐应力高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构，电容器100可以包括高介电常数(high-k)的绝缘体来确保充分的电容，并可以包括绝缘耐应力高的绝缘体来提高绝缘耐应力，从而可以抑制电容器100的静电破坏。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、包含铝及铪的氧化物、包含铝及铪的氧氮化物、包含硅及铪的氧化物、包含硅及铪的氧氮化物、包含硅及铪的氮化物等。
另一方面，作为绝缘耐应力高的材料(相对介电常数低的材料)，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
<布线层>
在各结构体之间也可以设置有包括层间膜、布线及插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在具有插头或布线的功能的导电体中，有时使用同一附图标记表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
例如，在晶体管300上，作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。此外，与电容器100或晶体管200电连接的导电体328及导电体330等填埋于绝缘体320、绝缘体322、绝缘体324及绝缘体326中。另外，导电体328及导电体330被用作插头或布线。
此外，被用作层间膜的绝缘体可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，也可以通过利用化学机械抛光(CMP)法等的平坦化处理实现平坦化。
也可以在绝缘体326及导电体330上设置布线层。例如，在图31中，依次层叠有绝缘体350、绝缘体352及绝缘体354。另外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356被用作插头或布线。
同样地，在绝缘体210、绝缘体212、绝缘体214及绝缘体216中填充有导电体218及构成晶体管200的导电体(导电体205)等。此外，导电体218被用作与电容器100或晶体管300电连接的插头或布线。再者，导电体120及绝缘体130上设置有绝缘体150。
在此，与上述实施方式所示的绝缘体241同样，以与被用作插头的导电体218的侧面接触的方式设置绝缘体217。绝缘体217以与绝缘体210、绝缘体212、绝缘体214及绝缘体216中的开口的内壁接触的方式设置。换言之，绝缘体217设置在导电体218与绝缘体210、绝缘体212、绝缘体214及绝缘体216之间。导电体205可以与导电体218并行形成，所以有时以与导电体205的侧面接触的方式形成绝缘体217。
作为绝缘体217，例如可以使用氮化硅、氧化铝或氮氧化硅等绝缘体。绝缘体217以与绝缘体210、绝缘体212、绝缘体214及绝缘体222接触的方式设置，所以可以抑制水、氢等杂质从绝缘体210或绝缘体216等通过导电体218混入氧化物230中。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。另外，可以防止包含在绝缘体210或绝缘体216中的氧被导电体218吸收。
绝缘体217可以使用与绝缘体241同样的方法形成。例如，使用PEALD法沉积氮化硅，使用各向异性蚀刻形成到达导电体356的开口即可。
作为能够被用作层间膜的绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，通过将相对介电常数低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
例如，绝缘体150、绝缘体210、绝缘体352及绝缘体354等优选具有相对介电常数低的绝缘体。例如，该绝缘体优选含有氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。或者，该绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅和树脂的叠层结构。由于氧化硅及氧氮化硅具有热稳定性，因此通过将其与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。
此外，通过由具有抑制氢等杂质及氧透过的功能的绝缘体围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。因此，作为绝缘体214、绝缘体212及绝缘体350等，使用具有抑制氢等杂质及氧的透过的功能的绝缘体，即可。
作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
作为能够用于布线、插头的导电体可以使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟以及钌等的金属元素中的一种以上的材料。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
例如，作为导电体328、导电体330、导电体356、导电体218及导电体112等，可以以单层或叠层使用由上述材料形成的金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，优选使用钨。或者，优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
<设置有氧化物半导体的层的布线或插头>
注意，在将氧化物半导体用于晶体管200时，有时在氧化物半导体附近设置具有过剩氧区域的绝缘体。在此情况下，优选在该具有过剩氧区域的绝缘体和设置于该具有过剩氧区域的绝缘体的导电体之间设置具有阻挡性的绝缘体。
例如，在图31中，优选在包含过剩氧或杂质的绝缘体285及绝缘体280与导电体240之间设置绝缘体241。通过使绝缘体241与绝缘体222、绝缘体275、绝缘体282及绝缘体283接触地设置，绝缘体224及晶体管200可以具有由具有阻挡性的绝缘体密封的结构。
也就是说，通过设置绝缘体241，可以抑制绝缘体280所包含的过剩氧被导电体240吸收。此外，通过具有绝缘体241，可以抑制作为杂质的氢经过导电体240扩散到晶体管200。
另外，作为绝缘体241，优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如，优选使用氮化硅、氮氧化硅、氧化铝或氧化铪等。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。此外，例如还可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化钽等的金属氧化物等。
另外，如上述实施方式所示，晶体管200也可以采用由绝缘体212、绝缘体214、绝缘体282及绝缘体283密封的结构。通过采用上述结构，可以降低包含在绝缘体285、绝缘体150等中的氢混入绝缘体280等中。
在此，导电体240贯通绝缘体283及绝缘体282，导电体218贯通绝缘体214、绝缘体212，并且，如上所述，绝缘体241与导电体240接触地设置，绝缘体217与导电体218接触地设置。由此，可以减少通过导电体240及导电体218混入绝缘体212、绝缘体214、绝缘体282及绝缘体283的内侧的氢。如此，可以由绝缘体212、绝缘体214、绝缘体282、绝缘体283、绝缘体241及绝缘体217密封晶体管200，而可以减少包含在绝缘体285等中的氢等杂质从外侧混入。
<切割线>
下面，对当将大面积衬底按每个半导体组件分割而得到芯片形状的多个半导体装置时设置的切割线(有时也称为分割线、分断线或截断线)进行说明。作为分割方法，例如，有时，首先在衬底中形成用来分断半导体组件的槽(切割线)之后，在切割线处截断，得到被分断(被分割)的多个半导体装置。
在此，例如，如图31所示，优选以绝缘体283和绝缘体214接触的区域重叠于切割线的方式进行设计。也就是说，在设置在包括多个晶体管200的存储单元的边缘的成为切割线的区域附近，在绝缘体282、绝缘体280、绝缘体275、绝缘体222及绝缘体216中设置开口。
也就是说，在设置于绝缘体282、绝缘体280、绝缘体275、绝缘体222及绝缘体216的开口中，绝缘体214与绝缘体283接触。此时，例如也可以使用相同材料及相同方法形成绝缘体214及绝缘体283。通过使用相同的材料及相同的方法形成绝缘体214和绝缘体283，可以提高紧密性。
通过采用该结构，可以由绝缘体212、绝缘体214、绝缘体282及绝缘体283包围晶体管200。绝缘体212、绝缘体214、绝缘体282和绝缘体283中的至少一个由于具有抑制氧、氢及水的扩散的功能，所以即使将衬底按每个形成有本实施方式所示的半导体组件的电路区域分割而加工为多个芯片，也可以防止从截断的衬底的侧面方向混入氢或水等杂质且该杂质扩散到晶体管200。
另外，通过采用该结构，可以防止绝缘体280中的过剩氧扩散到外部。因此，绝缘体280中的过剩氧高效地被供应到晶体管200中的形成沟道的氧化物中。由于该氧，而可以减少晶体管200中的形成沟道的氧化物的氧空位。由此，可以使晶体管200中的形成沟道的氧化物成为缺陷态密度低且具有稳定的特性的氧化物半导体。也就是说，可以在抑制晶体管200的电特性变动的同时提高可靠性。
注意，在图31所示的存储装置中作为电容器100的形状采用平面型，但是本实施方式所示的存储装置不局限于此。例如，如图32所示，作为电容器100的形状也可以采用圆柱型。图32所示的存储装置的绝缘体150下方的结构与图31所示的半导体装置相同。
图32所示的电容器100包括绝缘体130上的绝缘体150、绝缘体150上的绝缘体142、配置在形成于绝缘体150及绝缘体142的开口中的导电体115、导电体115及绝缘体142上的绝缘体145、绝缘体145上的导电体125、导电体125及绝缘体145上的绝缘体152。在此，在形成于绝缘体150及绝缘体142的开口中配置导电体115、绝缘体145及导电体125的至少一部分。另外，在绝缘体152上配置绝缘体154，在绝缘体154上配置导电体153及绝缘体156。在此，导电体140设置在绝缘体130、绝缘体150、绝缘体142、绝缘体145、绝缘体152及绝缘体154中的开口内。
导电体115被用作电容器100的下部电极，导电体125被用作电容器100的上部电极，绝缘体145被用作电容器100的介电质。电容器100具有在绝缘体150及绝缘体142的开口中不仅在底面上而且在侧面上上部电极与下部电极隔着介电质对置的结构，因此可以增加每单位面积的静电电容。该开口的深度越深，电容器100的静电电容可以越大。如此，通过增加电容器100的每单位面积的静电电容，可以推进半导体装置的微型化或高集成化。
作为绝缘体152，可以使用能够被用作绝缘体280的绝缘体。另外，作为绝缘体142，优选被用作形成绝缘体150的开口时的蚀刻停止层，使用可以用于绝缘体214的绝缘体即可。
另外，形成在绝缘体150及绝缘体142中的开口的俯视时的形状可以为四角形、四角形以外的多角形状、其角部呈弧形的多角形状或椭圆等圆形形状。在此，在俯视时优选该开口与晶体管200重叠的面积大。通过采用这种结构，可以缩减包括电容器100及晶体管200的半导体装置的占有面积。
导电体115以与形成在绝缘体142及绝缘体150中的开口接触的方式配置。导电体115的顶面优选与绝缘体142的顶面大致一致。另外，导电体115的底面通过绝缘体130的开口与导电体110接触。导电体115优选通过ALD法或CVD法等沉积，例如使用可用于导电体205的导电体即可。
绝缘体145以覆盖导电体115及绝缘体142的方式配置。例如，优选通过ALD法或CVD法等沉积绝缘体145。作为绝缘体145，例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化锆、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等即可，并且可以采用叠层结构或单层结构。例如，作为绝缘体145，可以使用依次层叠有氧化锆、氧化铝及氧化锆的绝缘膜。
另外，绝缘体145优选使用氧氮化硅等绝缘耐应力高的材料或高介电常数(high-k)材料。或者，可以使用绝缘耐应力高的材料及高介电常数(high-k)材料的叠层结构。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、包含铝及铪的氧化物、包含铝及铪的氧氮化物、包含硅及铪的氧化物、包含硅及铪的氧氮化物、包含硅及铪的氮化物等。通过使用这样high-k材料，即使使绝缘体145变厚也可以充分确保电容器100的静电电容。通过使绝缘体145变厚，可以抑制在导电体115与导电体125之间产生的泄漏电流。
另一方面，作为绝缘耐应力高的材料，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。例如，可以使用依次层叠有通过ALD法沉积的氮化硅(SiNx)、通过PEALD法沉积的氧化硅(SiOx)、通过ALD法沉积的氮化硅(SiNx)的绝缘膜。通过使用这样的绝缘耐应力高的绝缘体，绝缘耐应力提高而可以抑制电容器100的静电破坏。
导电体125以填埋形成在绝缘体142及绝缘体150中的开口的方式配置。另外，导电体125通过导电体140及导电体153与布线1005电连接。导电体125优选通过ALD法或CVD法等沉积，例如使用可用于导电体205的导电体即可。
另外，导电体153设置在绝缘体154上且被绝缘体156覆盖。导电体153可以使用可用于导电体112的导电体，绝缘体156可以使用可用于绝缘体152的绝缘体。在此，导电体153与导电体140的顶面接触，并且被用作电容器100、晶体管200或晶体管300的端子。
[存储装置2]
图33示出根据本发明的一个方式的半导体装置(存储装置)的一个例子。
<存储器件的结构例子>
图33是包括存储器件290的半导体装置的截面图。图33所示的存储器件290除了图14A至图14D所示的晶体管200以外还包括电容器件292。图33相当于晶体管200的沟道长度方向的截面图。
电容器件292包括导电体242b、设置在导电体242b上的绝缘体271b、覆盖导电体242b及绝缘体271b设置的绝缘体275、以及绝缘体275上的导电体294。即，电容器件292构成MIM(Metal-Insulator-Metal；金属-绝缘体-金属)电容器。另外，电容器件292所包括的一对电极的一方，即导电体242b可以兼作晶体管的源电极。另外，电容器件292所包括的介电质层可以兼作设置在晶体管的保护层，即绝缘体271及绝缘体275。因此，电容器件292的制造工序也可以使用晶体管的制造工序的一部分，所以可以得到一种生产率高的半导体装置。另外，电容器件292所包括的一对电极的一方，即导电体242b兼作晶体管的源电极，所以可以减小配置晶体管、电容器件的面积。
另外，作为导电体294，例如使用可用于导电体242的材料即可。
<存储器件的变形例子>
以下使用图34A、图34B及图35说明与在上述<存储器件的结构例子>中示出的半导体装置不同的包括根据本发明的一个方式的晶体管200及电容器件292的半导体装置的一个例子。注意，在图34A、图34B及图35所示的半导体装置中，对具有与构成在上述实施方式及<存储器件的结构例子>中示出的半导体装置(参照图33)的结构相同功能的结构附加相同附图标记。另外，在本节中，晶体管200及电容器件292的构成材料可以使用在上述实施方式及<存储器件的结构例子>中详细说明的材料。
<<存储器件的变形例子1>>
以下，使用图34A说明包括根据本发明的一个方式的晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置600的一个例子。
图34A是包括晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置600的沟道长度方向上的截面图。在此，电容器件292a包括：导电体242a；导电体242a上的绝缘体271a；覆盖导电体242a及绝缘体271a的绝缘体275；以及绝缘体275上的导电体294a。另外，电容器件292b包括：导电体242b；导电体242b上的绝缘体271b；覆盖导电体242b及绝缘体271b的绝缘体275；以及绝缘体275上的导电体294b。
如图34A所示，半导体装置600具有以A3-A4的点划线为对称轴的轴对称的结构。导电体242c兼作晶体管200a的源电极和漏电极中的一方以及晶体管200b的源电极和漏电极中的一方。另外，在导电体242c上设置绝缘体271c。另外，被用作插头的导电体240用来使被用作布线的导电体246与晶体管200a及晶体管200b连接。如此，通过作为两个晶体管、两个电容器件、布线以及插头的连接关系采用上述结构，可以提供一种可以实现微型化或高集成化的半导体装置。
晶体管200a、晶体管200b、电容器件292a及电容器件292b的各结构及效果可以参照图14A至图14D及图33所示的半导体装置的结构例子。
<<存储器件的变形例子2>>
以上，作为半导体装置的结构例子示出晶体管200a、晶体管200b、电容器件292a及电容器件292b，但是本实施方式所示的半导体装置不局限于此。例如，如图34B所示，也可以采用半导体装置600及具有与半导体装置600同样的结构的半导体装置通过电容部连接的结构。在本说明书中，将包括晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置称为单元。晶体管200a、晶体管200b、电容器件292a及电容器件292b的结构可以参照上述晶体管200a、晶体管200b、电容器件292a及电容器件292b的记载。
图34B是包括晶体管200a、晶体管200b、电容器件292a及电容器件292b的半导体装置600及具有与半导体装置600同样的结构的单元通过电容部连接的情况的截面图。
如图34B所示，被用作半导体装置600所包括的电容器件292b的一方电极的导电体294b兼作具有与半导体装置600同样的结构的半导体装置601所包括的电容器件的一方电极。另外，虽然未图示，但是被用作半导体装置600所包括的电容器件292a的一方电极的导电体294a兼作在半导体装置600的左侧，即图34B的A1方向上相邻的半导体装置的电容器件的一方电极。另外，在半导体装置601的右侧，即图34B的A2方向上的单元也具有相同结构。换言之，可以构成单元阵列(也可以称为存储器件层)。通过采用上述单元阵列的结构，可以减小相邻单元的间隔，由此可以减小单元阵列的投影面积，而可以实现高集成化。另外，通过将图34B所示的单元阵列的结构配置为矩阵状，可以构成矩阵状的单元阵列。
如上所述，通过以本实施方式所示的结构形成晶体管200a、晶体管200b、电容器件292a及电容器件292b，可以减小单元的面积，而可以实现包括单元阵列的半导体装置的微型化或高集成化。
此外，除了将上述单元阵列配置为平面状之外还可以层叠上述单元阵列。图35示出层叠有n层的单元阵列610的结构的截面图。如图35所示，通过层叠多个单元阵列(单元阵列610_1至单元阵列610_n)，可以集成地配置单元而无需增大单元阵列的占有面积。也就是说，可以构成3D单元阵列。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、构成、方法等适当地组合而实施。
(实施方式4)
在本实施方式中，参照图36A、图36B以及图37A至图37H，对根据本发明的一个方式的使用将氧化物用于半导体的晶体管(以下有时称为OS晶体管)及电容器的存储装置(以下有时称为OS存储装置)进行说明。OS存储装置是至少包括电容器和控制电容器的充放电的OS晶体管的存储装置。因OS晶体管的关态电流极低所以OS存储装置具有优良的保持特性，从而可以被用作非易失性存储器。
<存储装置的结构例子>
图36A示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411及存储单元阵列1470。外围电路1411包括行电路1420、列电路1430、输出电路1440及控制逻辑电路1460。
列电路1430例如包括列译码器、预充电电路、读出放大器及写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用高电源电压(VDD)及存储单元阵列1470用高电源电压(VIL)。此外，对存储装置1400从外部输入控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA。地址信号ADDR被输入到行译码器及列译码器，数据信号WDATA被输入到写入电路。
控制逻辑电路1460对从外部输入的控制信号(CE、WE、RE)进行处理来生成行译码器及列译码器的控制信号。控制信号CE是芯片使能信号，控制信号WE是写入使能信号，并且控制信号RE是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
存储单元阵列1470包括配置为行列状的多个存储单元MC及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的个数取决于存储单元MC的结构、包括在一个列中的存储单元MC的个数等。此外，连接存储单元阵列1470和列电路1430的布线的个数取决于存储单元MC的结构、包括在一个行中的存储单元MC的个数等。
此外，虽然在图36A中示出在同一平面上形成外围电路1411和存储单元阵列1470的例子，但是本实施方式不局限于此。例如，如图36B所示，也可以以重叠于外围电路1411的一部分上的方式设置存储单元阵列1470。例如，也可以采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构。
在图37A至图37H中说明能够合用于上述存储单元MC的存储单元的结构例子。
[DOSRAM]
图37A至图37C示出DRAM的存储单元的电路结构例子。在本说明书等中，有时将使用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM(注册商标，Dynamic OxideSemiconductor Random Access Memory，动态氧化物半导体随机存取存储器)。图37A所示的存储单元1471包括晶体管M1及电容器CA。此外，晶体管M1包括栅极(有时称为顶栅极)及背栅极。
晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线BIL连接，晶体管M1的栅极与布线WOL连接，晶体管M1的背栅极与布线BGL连接。电容器CA的第二端子与布线CAL连接。
布线BIL被用作位线，布线WOL被用作字线。布线CAL被用作用来对电容器CA的第二端子施加指定的电位的布线。在数据的写入及读出时，布线LL可以为接地电位，也可以为低电平电位。布线BGL被用作用来对晶体管M1的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M1的阈值电压。
在此，图37A所示的存储单元1471对应于图33所示的存储装置。就是说，晶体管M1对应于晶体管200，电容器CA对应于电容器件292。
此外，存储单元MC不局限于存储单元1471，而可以改变其电路结构。例如，存储单元MC也可以采用如图37B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图37C所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M1构成的存储单元。
在将上述实施方式所示的半导体装置用于存储单元1471等的情况下，作为晶体管M1可以使用晶体管200，作为电容器CA可以使用电容器100。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的泄漏电流为极低。换言之，因为可以由晶体管M1长时间保持写入的数据，所以可以降低存储单元的刷新频率。或者，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1471、存储单元1472、存储单元1473中。
此外，在DOSRAM中，在如此那样地采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的保持电容。
[NOSRAM]
图37D至图37G示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图37D所示的存储单元1474包括晶体管M2、晶体管M3、电容器CB。此外，晶体管M2包括顶栅极(有时简称为栅极)及背栅极。在本说明书等中，有时将包括作为晶体管M2使用OS晶体管的增益单元型存储单元的存储装置称为NOSRAM(Nonvolatile Oxide Semiconductor RAM；非易失性氧化物半导体RAM)。
晶体管M2的第一端子与电容器CB的第一端子连接，晶体管M2的第二端子与布线WBL连接，晶体管M2的栅极与布线WOL连接，晶体管M2的背栅极与布线BGL连接。电容器CB的第二端子与布线CAL连接。晶体管M3的第一端子与布线RBL连接，晶体管M3的第二端子与布线SL连接，晶体管M3的栅极与电容器CB的第一端子连接。
布线WBL被用作写入位线，布线RBL被用作读出位线，布线WOL被用作字线。布线CAL被用作用来对电容器CB的第二端子施加指定的电位的布线。在数据的写入及读出时，优选对布线CAL施加高电平电位。此外，在数据保持时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M2的阈值电压。
在此，图37D所示的存储单元1474对应于图31所示的存储装置。就是说，晶体管M2对应于晶体管200，电容器CB对应于电容器100，晶体管M3对应于晶体管300，布线WBL对应于布线1003，布线WOL对应于布线1004，布线BGL对应于布线1006，布线CAL对应于布线1005，布线RBL对应于布线1002，布线SL对应于布线1001。
此外，存储单元MC不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元MC也可以采用如图37E所示的存储单元1475那样的晶体管M2的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图37F所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M2构成的存储单元。此外，例如，存储单元MC也可以具有如图37G所示的存储单元1477那样的将布线WBL和布线RBL组合为一个布线BIL的结构。
在将上述实施方式所示的半导体装置用于存储单元1474等的情况下，作为晶体管M2可以使用晶体管200，作为晶体管M3可以使用晶体管300，作为电容器CB可以使用电容器100。通过作为晶体管M2使用OS晶体管，可以使晶体管M2的泄漏电流为极低。由此，因为可以由晶体管M2长时间保持写入的数据，所以可以降低存储单元的刷新频率。或者，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至存储单元1477也是同样的。
此外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶体管)。Si晶体管的导电型可以是n沟道型或p沟道型。Si晶体管的场效应迁移率有时比OS晶体管高。因此，作为被用作读出晶体管的晶体管M3，也可以使用Si晶体管。此外，通过将Si晶体管用于晶体管M3，可以层叠于晶体管M3上地设置晶体管M2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
此外，晶体管M3也可以是OS晶体管。在将OS晶体管用于晶体管M2、晶体管M3时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
此外，图37H示出3晶体管1电容器的增益单元型存储单元的一个例子。图37H所示的存储单元1478包括晶体管M4至晶体管M6及电容器CC。电容器CC可以适当地设置。存储单元1478与布线BIL、布线RWL、布线WWL、布线BGL及布线GNDL电连接。布线GNDL是供应低电平电位的布线。此外，也可以将存储单元1478电连接到布线RBL、布线WBL，而不与布线BIL电连接。
晶体管M4是包括背栅极的OS晶体管，该背栅极与布线BGL电连接。此外，也可以使晶体管M4的背栅极和栅极互相电连接。或者，晶体管M4也可以不包括背栅极。
此外，晶体管M5、晶体管M6各自可以是n沟道型Si晶体管或p沟道型Si晶体管。或者，晶体管M4至晶体管M6都是OS晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
在将上述实施方式所示的半导体装置用于存储单元1478时，作为晶体管M4可以使用晶体管200，作为晶体管M5、晶体管M6可以使用晶体管300，作为电容器CC可以使用电容器100。通过作为晶体管M4使用OS晶体管，可以使晶体管M4的泄漏电流为极低。
注意，本实施方式所示的外围电路1411及存储单元阵列1470等的结构不局限于上述结构。也可以根据需要改变，去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。
一般来说，在计算机等半导体装置中，根据用途使用各种存储装置(存储器)。本发明的一个方式的半导体装置适用于例如CPU等在运算处理装置中作为寄存器安装的存储器、SRAM(Static Random Access Memory；静态随机存取存储器)、DRAM(Dynamic RandomAccess Memory；动态随机存取存储器)、3DNAND存储器。
由于用来暂时储存运算结果等，所以在CPU等运算处理装置中作为寄存器安装的存储器的来自运算处理装置的访问频率高。因此，比存储容量更需要快工作速度。另外，寄存器也具有保持运算处理装置的设定数据等的功能。
SRAM例如用于高速缓冲存储器。高速缓冲存储器具有复制保持在主存储器的数据的一部分而保持的功能。通过将使用频率高的数据复制到高速缓冲存储器中，可以提高对数据的访问速度。
DRAM例如用于主存储器。主存储器具有保持从存储器(storage)读出的程序及数据的功能。DRAM的存储密度大致为0.1至0.3Gbit/mm2。
3DNAND存储器例如用于存储器(storage)。存储器(storage)具有保持需要长期储存的数据及运算处理装置所使用的各种程序等的功能。因此，存储器(storage)比工作速度更需要大存储容量及高存储密度。用于存储器(storage)的存储装置的存储密度大致为0.6至6.0Gbit/mm2。
本发明的一个方式的存储装置能够长期间保持数据且其工作速度快。本发明的一个方式的存储装置可以作为位于包括高速缓冲存储器的阶层和主存储器的阶层的双方的边界区域的存储装置适当地使用。另外，本发明的一个方式的存储装置可以作为位于包括主存储器的阶层和存储器(storage)的阶层的双方的边界区域的存储装置适当地使用。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式5)
在本实施方式中，参照图38A和图38B说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(系统)。如此，在一个芯片上集成有多个电路(系统)的技术有时被称为系统芯片(System on Chip：SoC)。
如图38A所示，芯片1200包括CPU1211、GPU1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
在芯片1200上设置有凸块(未图示)，该凸块如图38B所示那样与印刷线路板(PCB：Printed Circuit Board)1201的第一面连接。此外，在PCB1201的第一面的背面设置有多个凸块1202，该凸块1202与母板1203连接。
此外，也可以在母板1203上设置有DRAM1221、闪存1222等的存储装置。例如，可以将上述实施方式所示的DOSRAM用于DRAM1221。此外，例如，可以将上述实施方式所示的NOSRAM用于闪存1222。
CPU1211优选具有多个CPU核。此外，GPU1212优选具有多个GPU核。此外，CPU1211和GPU1212可以分别具有暂时储存数据的存储器。或者，也可以在芯片1200上设置有CPU1211和GPU1212共同使用的存储器。可以将上述NOSRAM或DOSRAM用于该存储器。此外，GPU1212适合用于多个数据的并行计算，其可以用于图像处理及积和运算。通过作为GPU1212设置使用本发明的氧化物半导体的图像处理电路或积和运算电路，可以以低功耗执行图像处理或积和运算。
此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有的存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到CPU1211的运算结果传送。
模拟运算部1213具有A/D(模拟/数字)转换电路和D/A(数字/模拟)转换电路中的一方或双方。此外，也可以在模拟运算部1213中设置上述积和运算电路。
存储控制器1214具有被用作DRAM1221的控制器的电路及被用作闪存1222的接口的电路。
接口1215具有与如显示装置、扬声器、麦克风、影像拍摄装置、控制器等外部连接设备之间的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口，可以使用USB(Universal Serial Bus；通用串行总线)、HDMI(High-Definition MultimediaInterface；高清晰度多媒体接口)(注册商标)等。
网络电路1216具有控制与LAN(Local Area Network；局域网)等的连接的功能。此外，还可以具有网络安全用电路。
上述电路(系统)可以经同一制造工序形成在芯片1200上。由此，即使芯片1200所需的电路个数增多，也不需要增加制造工序，可以以低成本制造芯片1200。
可以将包括设置有具有GPU1212的芯片1200的PCB1201、DRAM1221以及闪存1222的母板1203称为GPU模块1204。
GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外，通过利用使用GPU1212的积和运算电路，可以执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等方法，由此可以将芯片1200被用作AI芯片，或者，可以将GPU模块1204用作AI系统模块。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式6)
本实施方式示出安装有上述实施方式所示的存储装置等的电子构件及电子设备的一个例子。
<电子构件>
首先，参照图39A和图39B对组装有存储装置720的电子构件的例子进行说明。
图39A示出电子构件700及安装有电子构件700的基板(电路板704)的立体图。图39A所示的电子构件700在模子711内包括存储装置720。在图39A中，省略电子构件700的一部分以表示其内部。电子构件700在模子711的外侧包括连接盘(land)712。连接盘712电连接于电极焊盘713，电极焊盘713通过引线714电连接于存储装置720。电子构件700例如安装于印刷电路板702。通过组合多个该电子构件并使其分别在印刷电路板702上电连接，由此完成电路板704。
存储装置720包括驱动电路层721及存储电路层722。
图39B示出电子构件730的立体图。电子构件730是SiP(System in package：系统封装)或MCM(Multi Chip Module：多芯片封装)的一个例子。在电子构件730中，封装衬底732(印刷电路板)上设置有插板(interposer)731，插板731上设置有半导体装置735及多个存储装置720。
电子构件730示出将存储装置720用作宽带存储器(HBM：High Bandwidth Memory；高宽带存储器)的例子。另外，半导体装置735可以使用CPU、GPU、FPGA等集成电路(半导体装置)。
封装衬底732可以使用陶瓷衬底、塑料衬底、玻璃环氧衬底等。插板731可以使用硅插板、树脂插板等。
插板731具有多个布线并电连接端子间距不同的多个集成电路的功能。多个布线由单层或多层构成。另外，插板731具有将设置于插板731上的集成电路与设置于封装衬底732上的电极电连接的功能。因此，有时也将插板称为“重布线衬底(rewiring substrate)”或“中间衬底”。另外，有时在插板731中设置贯通电极，通过该贯通电极使集成电路与封装衬底732电连接。另外，在使用硅插板的情况下，也可以使用TSV(Through Silicon Via：硅通孔)作为贯通电极。
作为插板731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。另一方面，硅插板的布线形成可以在半导体工序中进行，因此很容易形成在使用树脂插板时很难形成的微细布线。
在HBM中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装HBM的插板上能够高密度地形成微细的布线。因此，作为安装HBM的插板优选使用硅插板。
另外，在使用硅插板的SiP或MCM等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。另外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5D安装)，其中多个集成电路横着排放并配置于插板上。
另外，也可以与电子构件730重叠地设置散热器(散热板)。在设置散热器的情况下，优选使设置于插板731上的集成电路的高度一致。例如，在本实施方式所示的电子构件730中，优选使存储装置720与半导体装置735的高度一致。
为了将电子构件730安装在其他的衬底上，可以在封装衬底732的底部设置电极733。图39B示出用焊球形成电极733的例子。通过在封装衬底732的底部以矩阵状设置焊球，可以实现BGA(Ball Grid Array：球栅阵列)安装。另外，电极733也可以使用导电针形成。通过在封装衬底732的底部以矩阵状设置导电针，可以实现PGA(Pin Grid Array：针栅阵列)安装。
电子构件730可以通过各种安装方式安装在其他衬底上，而不局限于BGA及PGA。例如，可以采用SPGA(Staggered Pin Grid Array：交错针栅阵列)、LGA(Land Grid Array：地栅阵列)、QFP(Quad Flat Package：四侧引脚扁平封装)、QFJ(Quad Flat J-leadedpackage：四侧J形引脚扁平封装)或QFN(Quad Flat Non-leaded package：四侧无引脚扁平封装)等安装方法。
本实施方式可以与其他的实施方式等所记载的结构适当地组合而实施。
(实施方式7)
在本实施方式中，说明使用上述实施方式所示的半导体装置的存储装置的应用例子。上述实施方式所示的半导体装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器、数码相机(也包括摄像机)、录像再现装置、导航系统等)的存储装置。注意，在此，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。或者，上述实施方式所示的半导体装置应用于存储卡(例如，SD卡)、USB存储器、SSD(固态硬盘)等各种可移动存储装置。图40A至图40E示意性地示出可移动存储装置的几个结构例子。例如，上述实施方式所示的半导体装置加工为被封装的存储器芯片并用于各种存储装置、可移动存储器。
图40A是USB存储器的示意图。USB存储器1100包括外壳1101、盖子1102、USB连接器1103及基板1104。基板1104被容纳在外壳1101中。例如，基板1104上安装有存储器芯片1105及控制器芯片1106。可以将上述实施方式所示的半导体装置组装于存储器芯片1105等。
图40B是SD卡的外观示意图，图40C是SD卡的内部结构的示意图。SD卡1110包括外壳1111、连接器1112及基板1113。基板1113被容纳在外壳1111中。例如，基板1113上安装有存储器芯片1114及控制器芯片1115。通过在基板1113的背面一侧也设置存储器芯片1114，可以增大SD卡1110的容量。此外，也可以将具有无线通信功能的无线芯片设置于基板1113。由此，通过主机装置与SD卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将上述实施方式所示的半导体装置组装于存储器芯片1114等。
图40D是SSD的外观示意图，图40E是SSD的内部结构的示意图。SSD1150包括外壳1151、连接器1152及基板1153。基板1153被容纳在外壳1151中。例如，基板1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用DOSRAM芯片。通过在基板1153的背面一侧也设置存储器芯片1154，可以增大SSD1150的容量。可以将上述实施方式所示的半导体装置组装于存储器芯片1154等。
本实施方式可以与其他的实施方式等所记载的结构适当地组合而实施。
(实施方式8)
根据本发明的一个方式的半导体装置可以应用于如CPU、GPU等处理器或芯片。图41A至图41H示出具有根据本发明的一个方式的如CPU、GPU等处理器或芯片的电子设备的具体例子。
<电子设备及系统>
根据本发明的一个方式的GPU或芯片可以安装在各种各样的电子设备。作为电子设备的例子，例如除了电视装置、用于台式或笔记本式信息终端等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、电子书阅读器、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的GPU或芯片设置在电子设备中，可以使电子设备具备人工智能。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像及信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图41A至图41H示出电子设备的例子。
[信息终端]
图41A示出信息终端之一的移动电话机(智能手机)。信息终端5100包括外壳5101及显示部5102，作为输入接口在显示部5102中具备触控面板，并且在外壳5101上设置有按钮。
通过将本发明的一个方式的芯片应用于信息终端5100，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5102上的应用程序、识别由使用者输入到显示部5102所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5102上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
图41B示出笔记本式信息终端5200。笔记本式信息终端5200包括信息终端主体5201、显示部5202及键盘5203。
与上述信息终端5100同样，通过将本发明的一个方式的芯片应用于笔记本式信息终端5200，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用笔记本式信息终端5200，可以研发新颖的人工智能。
注意，在上述例子中，图41A及图41B分别示出智能手机及笔记本式信息终端作为电子设备的例子，但是也可以应用智能手机及笔记本式信息终端以外的信息终端。作为智能手机及笔记本式信息终端以外的信息终端，例如可以举出PDA(Personal DigitalAssistant；个人数码助理)、台式信息终端、工作站等。
[游戏机]
图41C示出作为游戏机的一个例子的便携式游戏机5300。便携式游戏机5300包括外壳5301、外壳5302、外壳5303、显示部5304、连接部5305及操作键5306等。可以将外壳5302及外壳5303从外壳5301拆卸。通过将设在外壳5301中的连接部5305安装到其他外壳(未图示)，可以将输出到显示部5304的影像输出到其他视频显示设备(未图示)。此时，外壳5302及外壳5303分别可以被用作操作部。由此，多个游戏玩者可以同时玩游戏。可以将上述实施方式所示的芯片嵌入到设置在外壳5301、外壳5302及外壳5303的衬底的芯片等。
另外，图41D示出游戏机之一的固定式游戏机5400。固定式游戏机5400以无线或有线连接有控制器5402。
通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300及固定式游戏机5400等游戏机，可以实现低功耗的游戏机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
再者，通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300，可以实现具备人工智能的便携式游戏机5300。
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5300，可以实现不局限于游戏的程序的表现。例如，可以实现游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的人物的言行变化等的表现。
此外，当使用便携式游戏机5300玩需要多个游戏玩者的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
虽然图41C及图41D示出便携式游戏机及固定式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的GPU或芯片的游戏机不局限于此。作为应用本发明的一个方式的GPU或芯片的游戏机，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[大型计算机]
将本发明的一个方式的GPU或芯片可以应用于大型计算机。
图41E示出作为大型计算机的一个例子的超级计算机5500。图41F示出超级计算机5500所包括的机架(rack mount)式计算机5502。
超级计算机5500包括机架5501及多个机架式计算机5502。注意，多个计算机5502容纳在机架5501中。另外，计算机5502设有多个基板5504，在该基板上可以安装上述实施方式所说明的GPU或芯片。
超级计算机5500主要是用于科学计算的大型计算机。科学计算需要以高速进行庞大的运算，因此功耗大且芯片的发热高。通过将本发明的一个方式的GPU或芯片应用于超级计算机5500，可以实现低功耗的超级计算机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路及模块带来的负面影响。
在图41E及图41F中，作为大型计算机的一个例子示出超级计算机，然而应用本发明的一个方式的GPU或芯片的大型计算机不局限于此。作为应用本发明的一个方式的GPU或芯片的大型计算机，例如可以举出提供服务的计算机(服务器)、大型通用计算机(主机)等。
[移动体]
本发明的一个方式的GPU或芯片可以应用于作为移动体的汽车及汽车的驾驶席周边。
图41G是示出移动体的一个例子的汽车内部的前挡风玻璃周边的图。图41G示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在支柱的显示面板5704。
通过显示速度表、转速计、行驶距离、燃料表、排档状态或空调的设定等，显示面板5701至显示面板5703可以提供各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以被用作照明装置。
通过将由设置在汽车的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以补充被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。此外，通过显示补充看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以被用作照明装置。
因为可以将本发明的一个方式的GPU或芯片被用作人工智能的构成要素，例如可以将该芯片用于汽车的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[电器产品]
图41H示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
通过将本发明的一个方式的芯片应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
作为电器产品的一个例子说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调整器的冷暖空調机、洗衣机、干衣机、视听设备等。
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
本实施方式可以与其他的实施方式等所记载的结构适当地组合而实施。
[符号说明]
：BGL：布线、BIL：布线、CA：电容器、CB：电容器、CC：电容器、CAL：布线、GNDL：布线、MC：存储单元、M1：晶体管、M2：晶体管、M3：晶体管、M4：晶体管、M5：晶体管、M6：晶体管、RBL：布线、RWL：布线、SL：布线、WBL：布线、WOL：布线、WWL：布线、10：衬底、11a：前驱物、11b：前驱物、12a：反应物、12b：反应物、13a：氧化物、13b：氧化物、13c：氧化物、21：层、22：层、31：层、41：层、50：结构体、53：区域、54：区域、56：区域、58：区域、60：氧化物、62：氧化物、64：氧化物、100：电容器、110：导电体、112：导电体、115：导电体、120：导电体、125：导电体、130：绝缘体、140：导电体、142：绝缘体、145：绝缘体、150：绝缘体、152：绝缘体、153：导电体、154：绝缘体、156：绝缘体、200：晶体管、200a：晶体管、200b：晶体管、205：导电体、205a：导电体、205b：导电体、210：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、217：绝缘体、218：导电体、222：绝缘体、224：绝缘体、224A：绝缘膜、230：氧化物、230a：氧化物、230A：氧化膜、230b：氧化物、230B：氧化膜、230ba：区域、230bb：区域、230bc：区域、240：导电体、240a：导电体、240b：导电体、241：绝缘体、241a：绝缘体、241b：绝缘体、242：导电体、242a：导电体、242A：导电膜、242b：导电体、242B：导电层、242c：导电体、246：导电体、246a：导电体、246b：导电体、250：绝缘体、250a：绝缘体、250A：绝缘膜、250b：绝缘体、250B：绝缘膜、250c：绝缘体、260：导电体、260a：导电体、260b：导电体、265：密封部、271：绝缘体、271a：绝缘体、271A：绝缘膜、271b：绝缘体、271B：绝缘层、271c：绝缘体、274：绝缘体、275：绝缘体、280：绝缘体、282：绝缘体、283：绝缘体、285：绝缘体、290：存储器件、292：电容器件、292a：电容器件、292b：电容器件、294：导电体、294a：导电体、294b：导电体、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、400：开口区域、500：半导体装置、600：半导体装置、601：半导体装置、610：单元阵列、610_n：单元阵列、610_1：单元阵列、700：电子构件、702：印刷电路板、704：电路板、711：模子、712：连接盘、713：电极焊盘、714：引线、720：存储装置、721：驱动电路层、722：存储电路层、730：电子构件、731：插板、732：封装衬底、733：电极、735：半导体装置、1001：布线、1002：布线、1003：布线、1004：布线、1005：布线、1006：布线、1100：USB存储器、1101：外壳、1102：盖子、1103：USB连接器、1104：基板、1105：存储器芯片、1106：控制器芯片、1110：SD卡、1111：外壳、1112：连接器、1113：基板、1114：存储器芯片、1115：控制器芯片、1150：SSD、1151：外壳、1152：连接器、1153：基板、1154：存储器芯片、1155：存储器芯片、1156：控制器芯片、1200：芯片、1201：PCB、1202：凸块、1203：母板、1204：GPU模块、1211：CPU、1212：GPU、1213：模拟运算部、1214：存储控制器、1215：接口、1216：网络电路、1221：DRAM、1222：闪存、1400：存储装置、1411：外围电路、1420：行电路、1430：列电路、1440：输出电路、1460：控制逻辑电路、1470：存储单元阵列、1471：存储单元、1472：存储单元、1473：存储单元、1474：存储单元、1475：存储单元、1476：存储单元、1477：存储单元、1478：存储单元、2700：制造装置、2701：大气侧衬底供应室、2702：大气侧衬底传送室、2703a：装载闭锁室、2703b：卸装载闭锁室、2704：传送室、2706a：腔室、2706b：腔室、2706c：腔室、2706d：腔室、2761：盒式接口、2762：对准接口、2763a：传送机器人、2763b：传送机器人、2801：气体供应源、2802：阀、2803：高频产生器、2804：波导管、2805：模式转换器、2806：气体管、2807：波导管、2808：缝隙天线板、2809：电介质板、2810：高密度等离子体、2811：衬底、2811_n：衬底、2811_n-1：衬底、2811_n-2：衬底、2811_1：衬底、2811_2：衬底、2811_3：衬底、2812：衬底架、2813：加热机构、2815：匹配器、2816：高频电源、2817：真空泵、2818：阀、2819：排气口、2820：灯、2821：气体供应源、2822：阀、2823：气体引入口、2824：衬底、2825：衬底架、2826：加热机构、2828：真空泵、2829：阀、2830：排气口、2900：微波处理装置、2901：石英管、2902：衬底架、2903：加热单元、4000：沉积装置、4002：搬入搬出室、4004：搬入搬出室、4006：传送室、4008：沉积室、4009：沉积室、4011：处理室、4014：传送臂、4020：腔室、4021：原料供应部、4021a：原料供应部、4021b：原料供应部、4021c：原料供应部、4022a：高速阀、4022d：高速阀、4023：原料引入口、4024：原料排出口、4025：排气装置、4026：衬底架、4027：加热器、4028：等离子体产生装置、4029：线圈、4030：衬底、4031：原料供应部、4032：气体供应部、4033：原料引入口、4034a：管道加热器、4034b：管道加热器、4100：等离子体ALD装置、4111：等离子体产生室、4120：反应室、4123：原料引入口、4124：原料排出口、4126：衬底架、4128：等离子体产生装置、4130：衬底、4131：等离子体、4133：原料引入口、4200：等离子体ALD装置、4213：电极、4214：喷头、4215：电源、4217：电容器、4220：腔室、4223：原料引入口、4224：原料排出口、4226：衬底架、4230：衬底、4231：等离子体、4300：等离子体ALD装置、4313：电极、4314：喷头、4315：电源、4317：电容器、4319：筛网、4320：腔室、4321：电源、4322：电容器、4323：原料引入口、4324：原料排出口、4326：衬底架、4330：衬底、4331：等离子体、4520：腔室、4521：原料供应部、4521a：原料供应部、4521b：原料供应部、4521c：原料供应部、4522a：高速阀、4522c：高速阀、4522d：高速阀、4523：原料引入口、4524：原料排出口、4525：排气装置、4526：衬底架、4527：加热器、4530：衬底、4531：原料供应部、4532：气体供应部、4534a：管道加热器、4534b：管道加热器、5100：信息终端、5101：外壳、5102：显示部、5200：笔记本式信息终端、5201：主体、5202：显示部、5203：键盘、5300：便携式游戏机、5301：外壳、5302：外壳、5303：外壳、5304：显示部、5305：连接部、5306：操作键、5400：固定式游戏机、5402：控制器、5500：超级计算机、5501：机架、5502：计算机、5504：基板、5701：显示面板、5702：显示面板、5703：显示面板、5704：显示面板、5800：电冷藏冷冻箱、5801：外壳、5802：冷藏室门、5803：冷冻室门

Claims (16)

1.一种金属氧化物的沉积方法，包括如下步骤：
将第一前驱物提供至腔室的第一工序；
将第二前驱物提供至腔室的第二工序；
将第三前驱物提供至腔室的第三工序；以及
在所述第一工序后、所述第二工序后及所述第三工序后都将氧化剂引入腔室内的第四工序，
其中，所述第一至第三前驱物分别是不同种类的前驱物，
并且，在所述第一至第四工序中，将配置在所述腔室中的衬底加热至300℃以上且在所述第一至第三前驱物的分解温度中最低的温度以下的温度。
2.一种金属氧化物的沉积方法，包括如下步骤：
将第一前驱物提供至腔室的第一工序；
将第二前驱物提供至腔室的第二工序；
将第三前驱物提供至腔室的第三工序；以及
在所述第一工序后、所述第二工序后及所述第三工序后都使氧化剂等离子体化且将其引入腔室内的第四工序，
其中，所述第一至第三前驱物分别是不同种类的前驱物，
并且，在所述第一至第四工序中，将配置在所述腔室中的衬底加热至300℃以上且在所述第一至第三前驱物的分解温度中最低的温度以下的温度。
3.根据权利要求1或2所述的金属氧化物的沉积方法，
其中所述第一前驱物包含铟，
所述第二前驱物包含元素M(M是镓、铝、钇和锡中的任一个或多个)，
并且所述第三前驱物包含锌。
4.根据权利要求1至3中任一项所述的金属氧化物的沉积方法，
其中所述第一至所述第三前驱物不包含碳及氢。
5.根据权利要求1至4中任一项所述的金属氧化物的沉积方法，
其中所述第一至所述第三前驱物包含氯。
6.根据权利要求1至5中任一项所述的金属氧化物的沉积方法，
其中以分别进行所述第一至第四工序一次以上为一个循环，反复多次地进行所述一个循环。
7.根据权利要求6所述的金属氧化物的沉积方法，该金属氧化物包含铟、元素M(M是镓、铝、钇和锡中的任一个或多个)及锌，
其中所述第一前驱物包含铟，
所述第二前驱物包含元素M(M是镓、铝、钇和锡中的任一个或多个)，
所述第三前驱物包含锌，
并且所述一个循环中的所述第一工序的次数、所述第二工序的次数和所述第三工序的次数之比与所述金属氧化物所包含的所述铟、所述元素M和所述镓之比相同。
8.根据权利要求6或7所述的金属氧化物的沉积方法，
其中在反复多次地进行所述一个循环之后进行加热处理。
9.一种金属氧化物的沉积装置，包括：
腔室、第一至第四原料供应部以及加热器，
其中，所述第一至第四原料供应部分别通过阀与腔室相连，
所述第一至第三原料供应部分别包括提供不同种类的前驱物的单元，
所述第四原料供应部包括提供氧化剂的单元，
并且，所述加热器包括将配置在所述腔室中的衬底加热至300℃以上且在所述前驱物的分解温度中最低的温度以下的温度的单元。
10.一种金属氧化物的沉积装置，包括：
腔室、第一至第四原料供应部、加热器以及等离子体产生装置，
其中，所述第一至第三原料供应部分别通过阀与腔室相连，
所述第四原料供应部通过所述等离子体产生装置与腔室相连，
所述第一至第三原料供应部分别包括提供不同种类的前驱物的单元，
所述第四原料供应部包括提供氧化剂的单元，
并且，所述加热器包括将配置在所述腔室中的衬底加热至300℃以上且在所述前驱物的分解温度中最低的温度以下的温度的单元。
11.根据权利要求10所述的金属氧化物的沉积装置，
其中所述等离子体产生装置包括连接到高频电源的线圈。
12.根据权利要求9至11中任一项所述的金属氧化物的沉积装置，
其中所述第一原料供应部包括提供包含铟的前驱物的单元，
所述第二原料供应部包括提供包含元素M(M是镓、铝、钇和锡中的任一个或多个)的前驱物的单元，
并且所述第三原料供应部包括提供包含锌的前驱物的单元。
13.根据权利要求12所述的金属氧化物的沉积装置，
其中所述包含铟的前驱物、所述包含元素M的前驱物及所述包含锌的前驱物不包含碳及氢。
14.根据权利要求12或13所述的金属氧化物的沉积装置，
其中所述包含铟的前驱物、所述包含元素M的前驱物及所述包含锌的前驱物包含氯。
15.根据权利要求13或14所述的金属氧化物的沉积装置，还包括：
覆盖设置在所述第一至第四原料供应部和所述腔室之间的管道的管道加热器。
16.根据权利要求9至15中任一项所述的金属氧化物的沉积装置，还包括：
传送室及处理室，
其中所述腔室通过所述传送室与所述处理室相连，
所述传送室包括将衬底从所述腔室传送到所述处理室的单元，
并且所述处理室包括加热装置。
CN202180016355.8A 2020-02-28 2021-02-17 金属氧化物、金属氧化物的沉积方法及金属氧化物的沉积装置 Pending CN115152006A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020034262 2020-02-28
JP2020-034262 2020-02-28
PCT/IB2021/051306 WO2021171136A1 (ja) 2020-02-28 2021-02-17 金属酸化物、金属酸化物の成膜方法、および金属酸化物の成膜装置

Publications (1)

Publication Number Publication Date
CN115152006A true CN115152006A (zh) 2022-10-04

Family

ID=77489963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180016355.8A Pending CN115152006A (zh) 2020-02-28 2021-02-17 金属氧化物、金属氧化物的沉积方法及金属氧化物的沉积装置

Country Status (5)

Country Link
US (1) US20230110947A1 (zh)
KR (1) KR20220147634A (zh)
CN (1) CN115152006A (zh)
DE (1) DE112021001315T5 (zh)
WO (1) WO2021171136A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220285167A1 (en) * 2021-03-03 2022-09-08 Applied Materials, Inc. Selective barrier metal etching
KR102686124B1 (ko) * 2021-09-07 2024-07-17 한양대학교 산학협력단 헥사고날 구조를 갖는 준-단배향 igzo 물질막, 및 그 제조방법, 그리고 준-단배향 igzo 물질막이 사용된 반도체 소자
DE102023117180A1 (de) * 2022-07-15 2024-01-18 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Ausbilden eines Metalloxids
WO2024084366A1 (ja) * 2022-10-21 2024-04-25 株式会社半導体エネルギー研究所 半導体装置、及び、記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240378A (ja) * 1985-08-15 1987-02-21 Semiconductor Energy Lab Co Ltd 窒化スズの作製方法
JPH03112127A (ja) * 1989-09-27 1991-05-13 Nec Corp 炭化シリコンの形成方法
JP4910105B2 (ja) * 2001-09-26 2012-04-04 Ｄｏｗａエレクトロニクス株式会社 気相薄膜成長装置および気相薄膜成長方法
JP5215267B2 (ja) * 2009-08-31 2013-06-19 日本電信電話株式会社 化合物半導体膜の製造方法
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6736321B2 (ja) * 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法

Also Published As

Publication number Publication date
DE112021001315T5 (de) 2023-01-19
US20230110947A1 (en) 2023-04-13
JPWO2021171136A1 (zh) 2021-09-02
WO2021171136A1 (ja) 2021-09-02
KR20220147634A (ko) 2022-11-03

Similar Documents

Publication Publication Date Title
WO2021171136A1 (ja) 金属酸化物、金属酸化物の成膜方法、および金属酸化物の成膜装置
WO2021198836A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021140407A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021144666A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021019334A1 (ja) 半導体装置
CN114127932A (zh) 半导体装置及半导体装置的制造方法
WO2021038361A1 (ja) 半導体装置
CN116195037A (zh) 金属氧化物膜、半导体装置以及其制造方法
WO2020250083A1 (ja) 半導体装置、および半導体装置の作製方法
WO2022038453A1 (ja) 絶縁膜の改質方法、および半導体装置の作製方法
WO2021130600A1 (ja) 半導体装置、半導体装置の作製方法
WO2021090106A1 (ja) トランジスタ、および電子機器
WO2021090116A1 (ja) 半導体装置およびその作製方法
CN114616681A (zh) 半导体装置
WO2022038450A1 (ja) 金属酸化物の製造方法
WO2021186297A1 (ja) 半導体装置、半導体装置の作製方法
WO2022038456A1 (ja) 半導体装置の作製方法
WO2021165783A1 (ja) 金属酸化物、金属酸化物の形成方法、半導体装置
WO2021048696A1 (ja) 半導体装置
WO2022043811A1 (ja) 半導体装置の作製方法
WO2022043809A1 (ja) 半導体装置の作製方法
WO2021090115A1 (ja) 半導体装置
WO2022043810A1 (ja) 半導体装置およびその作製方法
CN114846625A (zh) 半导体装置及半导体装置的制造方法
CN113557608A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination