CN113906570A - 金属氧化物以及包含金属氧化物的晶体管 - Google Patents

金属氧化物以及包含金属氧化物的晶体管 Download PDF

Info

Publication number
CN113906570A
CN113906570A CN202080041170.8A CN202080041170A CN113906570A CN 113906570 A CN113906570 A CN 113906570A CN 202080041170 A CN202080041170 A CN 202080041170A CN 113906570 A CN113906570 A CN 113906570A
Authority
CN
China
Prior art keywords
oxide
insulator
layer
oxygen
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080041170.8A
Other languages
English (en)
Inventor
金川朋贤
高桥正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN113906570A publication Critical patent/CN113906570A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种新颖金属氧化物。该金属氧化物具有结晶，结晶具有层叠有第一层、第二层和第三层的结构，第一层、第二层以及第三层都大致平行于金属氧化物的被形成面，第一层包含第一金属及氧，第二层包含第二金属及氧，第三层包含第三金属及氧，第一层具有八面体形结构，第二层具有三角双锥形结构或四面体形结构，第三层具有三角双锥形结构或四面体形结构，所述第一层所具有的八面体形结构在中心具有第一金属的原子，第二层所具有的三角双锥形结构或四面体形结构在中心具有第二金属的原子，第三层所具有的三角双锥形结构或四面体形结构在中心具有第三金属的原子，第一金属的化合价与第二金属的化合价相同，第一金属的化合价与第三金属的化合价不同。

Description

金属氧化物以及包含金属氧化物的晶体管
技术领域
本发明的一个方式涉及一种金属氧化物以及包含金属氧化物的晶体管。另外，本发明的一个方式涉及一种半导体装置及半导体装置的制造方法。另外，本发明的一个方式涉及一种半导体芯片、模块以及电子设备。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体组件之外，半导体电路、运算装置或存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置、电子设备等有时包括半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
通过使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到注目。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(也简称为显示装置)等的电子器件。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。
在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis alignedcrystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1及非专利文献2)。
非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。
[先行技术文献]
[非专利文献]
[非专利文献1]S.Yamazaki et al.，“SID Symposium Digest of TechnicalPapers”，2012，volume 43，issue 1，p.183-186
[非专利文献2]S.Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种新颖金属氧化物。另外，本发明的一个方式的目的之一是提供一种新颖晶体管。另外，本发明的一个方式的目的之一是提供一种通态电流大的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有高频率特性的半导体装置。另外，本发明的一个方式的目的之一是提供一种可靠性良好的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有良好的电特性的半导体装置。
另外，本发明的一个方式的目的之一是提供一种能够长期间保持数据的半导体装置。另外，本发明的一个方式的目的之一是提供一种数据写入速度快的半导体装置。另外，本发明的一个方式的目的之一是提供一种能够抑制功耗的半导体装置。
注意，这些目的的记载并不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。注意，可以从说明书、附图、权利要求书等的记载得知并抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种具有结晶的金属氧化物。结晶具有层叠有第一层、第二层和第三层的结构。第一层、第二层及第三层都大致平行于金属氧化物的被形成面。第一层包含第一金属及氧。第二层包含第二金属及氧。第三层包含第三金属及氧。第一层具有八面体形结构。第二层具有三角双锥形结构或四面体形结构。第三层具有三角双锥形结构或四面体形结构。第一层所具有的八面体形结构的中心存在第一金属的原子，其顶点存在氧原子。第二层所具有的三角双锥形结构或四面体形结构的中心存在第二金属的原子，其顶点存在氧原子。第三层所具有的三角双锥形结构或四面体形结构的中心存在第三金属的原子，其顶点存在氧原子。第一金属的化合价与第二金属的化合价相同。第一金属的化合价与第三金属的化合价不同。
另外，本发明的一个方式是一种具有结晶的金属氧化物。结晶具有层叠有第一层、第二层和第三层的结构。第一层、第二层及第三层都大致平行于金属氧化物的被形成面。第一层、第二层都包含第一金属、第二金属及氧。第三层包含第三金属及氧。第一层具有八面体形结构。第二层具有三角双锥形结构或四面体形结构。第三层具有三角双锥形结构或四面体形结构。第一层所具有的八面体形结构的中心存在第一金属或第二金属的原子，其顶点存在氧原子。第二层所具有的三角双锥形结构或四面体形结构的中心存在第一金属的原子或第二金属的原子，其顶点存在氧原子。第三层所具有的三角双锥形结构或四面体形结构的中心存在第三金属的原子，其顶点存在氧原子。第一金属的化合价与第二金属的化合价相同。第一金属的化合价与第三金属的化合价不同。
在上述金属氧化物中，结晶优选具有YbFe2O4型结构或Yb2Fe3O7型结构。
另外，在上述金属氧化物中，优选的是，第一金属为铟，第二金属为镓，并且第三金属为锌。
另外，本发明的另一个方式是一种在沟道形成区域中包含上述金属氧化物的晶体管。
发明效果
通过本发明的一个方式可以提供一种新颖金属氧化物。另外，通过本发明的一个方式可以提供一种新颖晶体管。另外，通过本发明的一个方式可以提供一种通态电流大的半导体装置。另外，通过本发明的一个方式可以提供一种具有高频率特性的半导体装置。另外，通过本发明的一个方式可以提供一种可靠性良好的半导体装置。另外，通过本发明的一个方式可以提供一种具有良好的电特性的半导体装置。
另外，通过本发明的一个方式可以提供一种能够长期间保持数据的半导体装置。另外，通过本发明的一个方式可以提供一种数据写入速度快的半导体装置。另外，通过本发明的一个方式可以提供一种能够抑制功耗的半导体装置。
注意，这些效果的记载并不妨碍其他效果的存在。注意，本发明的一个方式并不需要具有所有上述效果。注意，可以从说明书、附图、权利要求书等的记载得知并抽出上述以外的效果。
附图简要说明
图1是根据本发明的一个方式的晶体管的截面图。
图2A至图2C是说明本发明的一个方式的金属氧化物所具有的结晶的图。
图3A是说明本发明的一个方式的金属氧化物所具有的结晶的图。图3B至图3D是说明结晶所具有的多面体的图。
图4A是说明计算模型的图。图4B是说明Ga原子个数的图。图4C是说明导带底的电子密度的图。图4D是LDOS图。
图5A及图5B是说明计算模型的图。
图6A至图6D是说明计算模型的图。
图7A是LDOS图。图7B是说明态密度的图。
图8A及图8B是说明Ga原子个数的图。图8C及图8D是LDOS图。
图9A及图9B是说明Ga原子个数的图。图9C及图9D是LDOS图。
图10A及图10B是说明透过率的图。
图11是说明透过率以及费米分布函数的微分的图。
图12是说明透过电子密度的图。
图13A至图13D是说明透过电子密度的图。
图14A至图14D是说明成膜方法的截面图。
图15A至图15D是本发明的一个方式的金属氧化物的截面图。
图16A至图16D是说明成膜方法的截面图。
图17A至图17C是说明成膜方法的截面图。
图18A及图18B是说明成膜装置的俯视图及截面图。
图19A至图19C是说明成膜装置的截面图。
图20A至图20C是说明成膜方法的图。
图21A是半导体装置的俯视图。图21B至图21D是半导体装置的截面图。
图22A及图22B是说明计算模型的图。
图23A至图23F是说明氢的轨迹的图。
图24是示出氧空位中的氢从氧空位脱离的路径的图。
图25A及图25B是说明能量推移的图。
图26A至图26G是说明原子结构的图。
图27A至图27G是说明原子结构的图。
图28是活化能的直方图。
图29A是半导体装置的俯视图。图29B至图29D是半导体装置的截面图。
图30A是示出半导体装置的制造方法的俯视图。图30B至图30D是示出半导体装置的制造方法的截面图。
图31A是示出半导体装置的制造方法的俯视图。图31B至图31D是示出半导体装置的制造方法的截面图。
图32A是示出半导体装置的制造方法的俯视图。图32B至图32D是示出半导体装置的制造方法的截面图。
图33A是示出半导体装置的制造方法的俯视图。图33B至图33D是示出半导体装置的制造方法的截面图。
图34A是示出半导体装置的制造方法的俯视图。图34B至图34D是示出半导体装置的制造方法的截面图。
图35A是示出半导体装置的制造方法的俯视图。图35B至图35D是示出半导体装置的制造方法的截面图。
图36A是示出半导体装置的制造方法的俯视图。图36B至图36D是示出半导体装置的制造方法的截面图。
图37A是示出半导体装置的制造方法的俯视图。图37B至图37D是示出半导体装置的制造方法的截面图。
图38A是示出半导体装置的制造方法的俯视图。图38B至图38D是示出半导体装置的制造方法的截面图。
图39A是示出半导体装置的制造方法的俯视图。图39B至图39D是示出半导体装置的制造方法的截面图。
图40A是示出半导体装置的制造方法的俯视图。图40B至图40D是示出半导体装置的制造方法的截面图。
图41A是示出半导体装置的制造方法的俯视图。图41B至图41D是示出半导体装置的制造方法的截面图。
图42A是示出半导体装置的制造方法的俯视图。图42B至图42D是示出半导体装置的制造方法的截面图。
图43A是半导体装置的俯视图。图43B至图43D是半导体装置的截面图。
图44A及图44B是半导体装置的截面图。
图45是示出存储装置的结构的截面图。
图46是示出存储装置的结构的截面图。
图47A是示出存储装置的结构例子的方框图。图47B是示出存储装置的结构例子的示意图。
图48A至图48H是示出存储装置的结构例子的电路图。
图49A是半导体装置的方框图。图49B是半导体装置的示意图。
图50A及图50B是说明电子构件的一个例子的图。
图51A至图51E是存储装置的示意图。
图52A至图52H是示出电子设备的图。
实施发明的方式
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。
在附图中，为显而易见，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等被非意图性地减薄，但是为了便于理解有时不反映于附图中。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。另外，本说明书等中所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书中所说明的词句，根据情况可以适当地换词句。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也在附图或文中公开了。在此，X和Y为对象物(例如，装置、组件、电路、布线、电极、端子、导电膜、层等)。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的组件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有形成沟道的区域(以下也称为沟道形成区域)，并且通过沟道形成区域电流能够流过源极和漏极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的源极(源区域或源电极)和漏极(漏区域或漏电极)之间的距离。另外，在一个晶体管中，沟道长度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道长度有时不限定于一个值。因此，在本说明书中，沟道长度是沟道形成区域中的任一个值、最大值、最小值或平均值。
沟道宽度例如是指在晶体管的俯视图中半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的垂直于沟道长度方向的沟道形成区域的方向的长度。另外，在一个晶体管中，沟道宽度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道宽度有时不限定于一个值。因此，在本说明书中，沟道宽度是沟道形成区域中的任一个值、最大值、最小值或平均值。
在本说明书等中，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“实效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面时，有时因为实效的沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面上的沟道形成区域的比例增高。在此情况下，实效的沟道宽度大于外观上的沟道宽度。
在上述情况下，有时难以通过实测估计实效沟道宽度。例如，为了根据设计值估计实效沟道宽度，需要一个假设，即已知半导体的形状。因此，当半导体的形状不确定时，难以准确地测量实效沟道宽度。
在本说明书中，在简单地描述为“沟道宽度”时，有时是指外观上的沟道宽度。或者，在本说明书中，在简单地描述为“沟道宽度”时，有时是指实效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以决定沟道长度、沟道宽度、实效沟道宽度、外观上的沟道宽度等的值。
注意，半导体的杂质例如是指半导体的主要成分之外的元素。例如，浓度小于0.1atomic％的元素可以说是杂质。在包含杂质时，例如有时发生半导体的缺陷态密度的提高或者结晶性的降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等，例如有氢、锂、钠、硅、硼、磷、碳、氮等。另外，有时水也用作杂质。此外，例如有时杂质的混入导致在氧化物半导体中形成氧空位(有时也记作VO)。
注意，在本说明书等中，氧氮化硅是指氧含量大于氮含量的物质。此外，氮氧化硅是指氮含量大于氧含量的物质。
注意，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，可以将“导电体”换称为“导电膜”或“导电层”。另外，可以将“半导体”换称为“半导体膜”或“半导体层”。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(OxideSemiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在记为OS晶体管的情况下，这意味着包含金属氧化物或氧化物半导体的晶体管。
注意，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的漏极电流在室温下为1×10-20A以下，在85℃下为1×10-18A以下，或在125℃下为1×10-16A以下。
(实施方式1)
在本实施方式中，参照图1至图20C说明可用于晶体管的半导体层的金属氧化物以及其形成方法。
图1是包含本发明的一个方式的金属氧化物的晶体管10的沟道长度方向的截面图。
如图1所示，晶体管10包括配置在衬底(未图示)上的氧化物230、配置在氧化物230上的绝缘体250以及配置在绝缘体250上的导电体260。另外，氧化物230具有被用作晶体管10的被形成沟道的区域(以下，也称为沟道形成区域)的区域234以及被用作源区域或漏区域的区域231a及区域231b。绝缘体250被用作栅极绝缘体。另外，导电体260被用作栅电极。
另外，也可以以与氧化物230接触的方式设置被用作源电极或漏电极的导电体。此时，当包含在该导电体中的元素具有吸收氧化物230的氧的功能时，在氧化物230与该导电体之间或者在氧化物230的表面附近有时部分地形成低电阻区域。在此情况下，在该低电阻区域中，氧空位、进入到氧空位的杂质(氢、氮、金属元素等)等被用作供体，载流子浓度会增高。另外，该低电阻区域的至少一部分包括在被用作源区域或漏区域的区域231a或区域231b中。
晶体管可以由供应到栅极的电位控制沟道部的电阻。换言之，可以由供应到栅极的电位控制源极与漏极之间的导通(晶体管处于导通状态)/非导通(晶体管处于关闭状态)。
在晶体管中，优选将被用作半导体的金属氧化物(以下，也称为氧化物半导体)用于包括沟道形成区域的半导体层。
另外，被用作半导体的金属氧化物的带隙优选为2eV以上，更优选为2.5eV以上。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流(off-state current)。
由于将氧化物半导体用于沟道形成区域的晶体管在非导通状态下的泄漏电流(关态电流)极小，所以可以提供低功耗的半导体装置。
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxidesemiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
晶体管的沟道形成区域优选使用增高该晶体管的通态电流的金属氧化物。为了增高该晶体管的通态电流，增高用于该晶体管的金属氧化物的迁移率即可。为了增高金属氧化物的迁移率，需要提高载流子(n沟道型晶体管时为电子)的传输或者减少给载流子的传输带来影响的散射因素。载流子经过沟道形成区域从源极流至漏极。因此，通过设置载流子在沟道长度方向上容易流过的沟道形成区域，可以增高晶体管的通态电流。
当金属氧化物由多个金属元素构成时，作为给载流子的传输带来影响的散射因素之一，有阳离子位置中的金属原子配置无规(所谓的阳离子无序)。因此，为了增高用于该晶体管的金属氧化物的迁移率，优选减少金属氧化物的阳离子无序。
于是，优选作为具有沟道形成区域的金属氧化物采用具有结晶的金属氧化物(也称为结晶性金属氧化物)。再者，该结晶优选具有层叠有第一层、第二层和第三层的结晶结构。换言之，该结晶具有层状结晶结构(也称为层状结晶、层状结构)。此时，该结晶的c轴方向为层叠有第一层、第二层和第三层的方向。具有该结晶的金属氧化物例如包括单晶氧化物半导体、将在后面说明的CAAC-OS等。
另外，上述结晶的c轴优选在金属氧化物的被形成面或膜表面的法线方向上取向。由此，第一层至第三层以大致平行于金属氧化物的被形成面或膜表面的方式配置。就是说，第一层至第三层延伸在沟道长度方向上。
另外，第一层具有八面体形结构，其中该第一层所包含的金属原子在中心存在且氧原子在顶点存在。另外，第二层具有三角双锥形或四面体形结构，其中该第二层所包含的金属原子在中心存在且氧原子在顶点存在。另外，第三层具有三角双锥形或四面体形结构，其中该第三层所包含的金属原子在中心存在且氧原子在顶点存在。
作为上述结晶的结晶结构，例如有YbFe2O4型结构、Yb2Fe3O7型结构、它们的变形结构等。
再者，优选的是，第一层至第三层都由一个金属元素或具有相同化合价的多个金属元素、以及氧构成。优选的是，构成第一层的一个或多个金属元素的化合价与构成第二层的一个或多个金属元素的化合价相同。另外，第一层及第二层可以包含相同金属元素。另外，优选的是，构成第一层的一个或多个金属元素的化合价与构成第三层的一个或多个金属元素的化合价不同。
通过采用上述结构，可以降低金属氧化物的阳离子无序而提高该金属氧化物的迁移率。由此，通过将该金属氧化物用于晶体管的沟道形成区域，晶体管的通态电流增高，而可以提高该晶体管的电特性。注意，将在后面说明具有结晶的金属氧化物的阳离子无序。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，优选除了上述之外还包含具有与铟或锌相同的化合价的金属元素。该金属元素例如为铝、镓、钇等。另外，也可以包含选自铁、钴、镍、镧、铈、钕、镁和钙等中的一种或多种。
在此考虑金属氧化物为包含铟(In)、元素M及锌(Zn)的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇等。可用作元素M的其他元素为铁、钴、镍、镧、铈、钕、镁、钙等。注意，作为元素M有时也可以组合上述元素中的多种。
在此，对金属氧化物为In-M-Zn氧化物时的该金属氧化物所具有的结晶中的原子排列进行说明。
图2A至图2C是示出氧化物230所具有的结晶中的原子排列的图。注意，图2A至图2C也是图1所示的氧化物230的区域51的放大图。在此，图2A至图2C所示的氧化物230的组成为In：M：Zn＝1：1：1[原子个数比]，结晶结构为YbFe2O4型结构。另外，元素M为+3价金属元素。注意，在图2A至图2C中，为了方便起见将元素M记为M3+。另外，在图2A至图2C中，以球(圆)表示原子，以线表示金属原子(In、M3+或Zn)与氧原子(O)的键合。
在图2A至图2C中，以箭头表示In-M-Zn氧化物的结晶结构的c轴(c-axis)方向。另外，In-M-Zn氧化物的结晶结构的a-b面方向为垂直于以图2A至图2C中的箭头表示的c轴方向的方向。
如图2A所示，氧化物230所具有的结晶依次反复层叠有包含铟(In)及氧的层21、包含元素M及氧的层31和包含锌(Zn)及氧的层41。在此，层21相当于上述第一层，层31相当于上述第二层，层41相当于上述第三层。
如图2A所示，通过上述结晶所具有的层21、层31及层41都由一个金属元素及氧构成，可以降低阳离子无序而提高该金属氧化物的迁移率。
注意，层21、层31和层41的层叠顺序不局限于图2A所示的层叠顺序，对位于两个层21间的层31及层41的层叠顺序没有限制。例如，可以依次反复层叠层21、层41和层31，也可以如图2B所示那样按层21、层41、层31、层21、层31、层41的顺序反复层叠。
另外，如图2C所示，氧化物230所具有的结晶依次反复层叠包含铟、元素M及氧的层22、包含铟、元素M及氧的层32和包含锌及氧的层41。在此，层22相当于上述第一层，层32相当于上述第二层。与层21、层31、层41的层叠顺序同样，关于层22、层32、层41的层叠顺序，位于两个层22间的层32和层41的层叠顺序没有限制。
另外，在铟的离子半径大于元素M的离子半径时，层22中的相对于元素M的铟的原子个数比优选大于层32中的相对于元素M的铟的原子个数比。由此，容易在In-M-Zn氧化物中形成结晶。
在图2A至图2C中，以球(圆)和线表示结晶中的原子排列。接着，以多面体表示结晶中的原子排列。图3A是以多面体表示图2A所示的结晶中的原子排列的图。图3B示出层21中具有的多面体，图3C示出层31中可具有的多面体，图3D示出层41中可具有的多面体。
图3B所示的多面体是八面体形结构。该八面体形结构具有在中心有铟原子并在顶点有氧原子的结构。在层21中，该八面体形结构共享棱线。注意，有时在该八面体形结构的中心存在元素M的原子。
另外，图3C所示的多面体是三角双锥形结构。该三角双锥形结构具有在中心有元素M的原子或锌原子并在顶点有氧原子的结构。另外，图3D所示的多面体是四面体形结构。该四面体形结构具有在中心有锌原子并在顶点有氧原子的结构。在层31及层41各自中，该三角双锥形结构共享棱线。或者，该三角双锥形结构共享顶点。或者，该四面体形结构共享顶点。注意，有时在该三角双锥形结构的中心存在铟原子。
层21和层31或层41共享顶点。另外，层31和层41共享顶点或棱线。
图2A至图2C以及图3A例示出其组成为In：M：Zn＝1：1：1[原子个数比]的结晶性In-M-Zn氧化物作为氧化物230，但氧化物230的组成不局限于此。氧化物230例如可以是其组成式以In(1+α)M(1-α)O3(ZnO)m(α为大于0且小于1的实数，m为正数)表示的结晶性In-M-Zn氧化物。注意，当m为大于0且小于1的实数时，有时位于两个层21之间的多个层的一部分仅由层31构成。另外，当m为大于1的实数时，有时位于两个层21之间的多个层的一部分由层31和两个以上的层41构成。
另外，作为元素M也可以组合化合价不同的元素。例如，作为元素M，包含+3价的金属元素(元素Ma)及+2价的金属元素(元素Mb)的In-M-Zn氧化物优选具有依次反复层叠包含铟和元素Ma的任一方或双方及氧的第一层、包含铟和元素Ma的任一方或双方及氧的第二层以及包含元素Mb、锌及氧的第三层的结晶。由此，可以降低阳离子无序而提高该金属氧化物的迁移率。
<阳离子无规配置给金属氧化物带来的影响>
在本节中使用第一性原理计算的结果说明阳离子无规配置给金属氧化物带来的影响。
在调查与载流子传输有关的机理时，载流子(也称为传导电子)所经的路径，即导带的波函数是重要的。例如，在导带的波函数局域化的情况下，载流子传输被抑制而迁移率下降。于是，本节中的第一性原理计算注目In-Ga-Zn氧化物的结晶结构中的阳离子的化合价的分布以及导带的波函数的局域化来进行。
作为用于第一性原理计算的计算模型，准备In：Ga：Zn：O＝1：1：1：4[原子个数比]的In-Ga-Zn氧化物的结晶结构。该结晶结构具有图2A所示的层状结构，位于包含In及O的层间的层中的阳离子位置配置有化合价为+3价的Ga或化合价为+2价的Zn。
图4A示出计算模型。在图4A中，计算模型的c轴方向以实线箭头表示。另外，计算模型的b轴方向以虚线箭头表示。另外，计算模型的a轴方向是垂直于以实线箭头表示的c轴方向及以虚线箭头表示的b轴方向的方向。此时，a-c面是垂直于以虚线箭头表示的b轴方向的方向。计算模型中配置的原子个数为288个。
图4B示出a-c面内的Ga原子个数。在图4B中，横轴表示沿着b轴的坐标，纵轴表示a-c面内的Ga原子个数。如图4B所示，计算模型设置有a-c面内聚集Ga原子的区域(图4B中的Ga原子个数为2的区域)以及a-c面内聚集Zn原子的区域(图4B中的Ga原子个数为0的区域)。
使用图4A所示的计算模型进行第一性原理计算，来算出导带的波函数。在计算中，使用第一性原理计算软件VASP(Vienna Ab initio simulation Package)。表1示出计算条件。
[表1]
计算程序 VASP
基底函数 平面波
泛函数 GGA-PBE
赝势 PAW
截止能量 500eV
电子数 中性
k点网格 4×1×3
原子个数 288个
作为电子状态赝势使用通过Projector Augmented Wave(PAW)法形成的势，作为泛函数使用GGA-PBE(Generalized-Gradient-Approximation-Perdew-Burke-Ernzerhof)。
接着，沿着b轴投影上述计算所得的导带底的波函数。然后，算出沿着b轴投影出的导带底的波函数的绝对值的平方。注意，有时将波函数的绝对值的平方称为电子密度。
图4C示出沿着b轴方向投影出的导带底的电子密度。在图4C中，横轴表示沿着b轴的坐标(Coordinate)[nm]，纵轴表示沿着b轴方向投影出的导带底的电子密度(ElectronDensity)[a.u.]。如图4C所示，导带底的电子密度以Ga原子聚集的区域为中心局域化。也就是说，导带底的波函数在Ga原子聚集的区域局域化。换言之，可知传导电子在Ga原子聚集的区域局域化。
接着，算出投影在实空间上的态密度。注意，投影在实空间上的态密度也被称为局域态密度(Local Density of States：LDOS)。LDOS由以下算式算出。
[算式1]
Figure BDA0003390422310000191
在此，E为能量，x、y及z为坐标，σ为模糊宽度，ψ为波函数，ε为特征值。
图4D是算出了的LDOS的图。在图4D中，横轴表示沿着b轴的坐标(Coordinate)[nm]，纵轴表示能量(Energy)[eV]。具体而言，颜色越深(黑)LDOS值越大，颜色越浅(白)LDOS值越小。
注意，在图4D中，价带顶位于LDOS值大幅度变化的能量值中的低能量一侧。例如，在横轴值为0nm处，价带顶的能量值位于0eV附近。另外，导带底位于LDOS值大幅度变化的能量值中的高能量一侧。例如，在横轴值为0nm处，导带底的能量值位于1.5eV附近。
从图4D观察到，导带底在Ga原子聚集的区域凹陷到低能量一侧的情况。换言之，观察到导带(也称为能带)在传导电子局域化的区域大幅度弯曲的情况。另外，观察到如下情况：能带的弯曲从Ga聚集的区域到Ga较少(Zn较多)的区域为止饱和，而之后(在横轴值为0nm附近或5nm附近)形成平带。
因此，可推测为：在位于包含In及O的层间的层中化合价较大的Ga局域化(发生化合价的偏差)，而发生静电势的倾斜，然后因电场被施加而能带弯曲，由此发生导带底的波函数的局域化(传导电子的局域化)。
由此，可知由于在可配置不同化合价的阳离子位置Ga原子聚集(发生化合价的偏差)而发生导电的散射源的能带弯曲(传导电子的局域化)，这导致迁移率的下降。因此，通过抑制Ga原子聚集，可以抑制迁移率的下降。
接着，以下说明与上述计算模型不同的计算模型。
图5A示出与用于上述计算的计算模型不同的计算模型。图5A所示的计算模型是由In、Ga、Zn及O构成的IGZO的结晶模型。区域901对应于沟道形成区域，区域902对应于源区域和漏区域的一方，区域903对应于源区域和漏区域的另一方。
注意，如图5A所示，在与本计算有关的计算模型中，a轴方向为从区域902向区域903的方向，c轴方向为垂直于由In和O而成的层(有时称为InO层)的方向，b轴方向为垂直于a轴方向及c轴方向的方向。
在此，准备区域902及区域903的结构相同且区域901的阳离子配置不同的计算模型(模型1A至模型1E)。图5B示出模型1A的区域901，图6A示出模型1B的区域901，图6B示出模型1C的区域901，图6C示出模型1D的区域901，图6D示出模型1E的区域901。
图5B所示的区域911a是模型1A中的调换阳离子配置的区域。区域912a及区域913a是模型1A中的固定层。固定层对应于传导计算中的电极区域(区域902或区域903)。另外，如图5B所示，模型1A具有Ga原子在a轴及c轴上没有偏差的配置。
图6A所示的区域911b是模型1B中的调换阳离子配置的区域。区域912b及区域913b是模型1B中的固定层。区域911b中的图6A中以点线围绕的区域的阳离子配置与区域911a中的相同个处不同。具体而言，区域911b在图6A中的以点线围绕的区域中具有将区域911a中的相同个处的Ga和Zn调换的配置。就是说，模型1B具有Ga原子在a轴上有偏差的配置。
图6B所示的区域911c是模型1C中的调换阳离子配置的区域。区域912c及区域913c是模型1C中的固定层。区域911c中的图6B中以点线围绕的两个区域的阳离子配置与区域911a中的相同个处不同。具体而言，区域911c在图6A中的以点线围绕的两个区域各自中具有将区域911a中的相同个处的Ga和Zn调换的配置。就是说，模型1C具有Ga原子在a轴及c轴上没有偏差的配置。
图6C所示的区域911d是模型1D中的调换阳离子配置的区域。区域912d及区域913d是模型1D中的固定层。区域911d中的图6C中以点线围绕的区域及以虚线围绕的区域的阳离子配置与区域911a不同。具体而言，区域911d具有将对应于图6C中以点线围绕的区域的区域911a的阳离子和对应于图6C中以虚线围绕的区域的区域911a的阳离子调换的配置。就是说，模型1D具有Ga原子在c轴上有偏差的配置。
图6D所示的区域911e是模型1E中的调换阳离子配置的区域。区域912e及区域913e是模型1E中的固定层。区域911e中的图6D中以点线围绕的区域及以虚线围绕的区域的阳离子配置与区域911a不同。具体而言，区域911e具有将对应于图6D中以点线围绕的区域的区域911a的阳离子和对应于图6D中以虚线围绕的区域的区域911a的阳离子调换的配置。就是说，模型1E具有Ga原子在a轴上有偏差的配置。
使用模型1A至模型1E进行第一性原理计算，来算出态密度及LDOS。在计算中，使用可以进行根据密度泛函理论(DFT)的电子状态计算的第一性原理计算软件VASP。表2示出计算条件。
[表2]
Figure BDA0003390422310000221
这里，在第一性原理计算中利用DFT+U法。在DFT+U法中，对构成计算模型的各原子(在为IGZO时，In、Ga、Zn、O)设定位点上库仑(on-site Coulomb)的U参数(U-parameters)。如表2所示，在作为第一性原理计算软件使用VASP的情况下，将金属原子(In、Ga、Zn)的U参数及氧原子的U参数分别设为10eV及20eV。由此，可以使计算所得的带隙值近似于实测的带隙值。
图7A是对模型1A算出的LDOS图。在图7A中，横轴表示a轴方向的坐标[nm]，纵轴表示能量[eV]。具体而言，颜色越深(黑)LDOS值越大，颜色越浅(白)LDOS值越小。图7A所示的EF是费米能量。
从图7A可确认到，在区域911a中能带几乎没有弯曲。因此，具有在a轴方向(载流子的传导方向)上Ga原子个数没有偏差的结构的模型1A可以得到平带。
图7B示出对模型1A算出的态密度。在图7B中，横轴表示态密度[states/eV]，纵轴表示能量[eV]。图7B所示的EF是费米能量，EVBM是价带顶能量，ECBM是导带底能量。
图8A示出模型1B的b-c面内的Ga原子个数。另外，图8B示出模型1C的b-c面内的Ga原子个数。另外，图9A示出模型1D的b-c面内的Ga原子个数。另外，图9B示出模型1E的b-c面内的Ga原子个数。在图8A、图8B、图9A及图9B中，横轴相当于a轴方向的坐标，纵轴表示b-c面内的Ga原子个数。
如图8A及图9B所示，模型1B及模型1E具有Ga原子在a轴上有偏差的配置。另外，如图8B及图9A所示，模型1C及模型1D具有Ga原子在a轴上没有偏差的配置。
图8C是对模型1B算出的LDOS图。另外，图8D是对模型1C算出的LDOS图。另外，图9C是对模型1D算出的LDOS图。另外，图9D是对模型1E算出的LDOS图。在图8C、图8D、图9C及图9D中，横轴表示a轴方向的坐标[nm]，纵轴表示能量[eV]。具体而言，颜色越深(黑)LDOS值越大，颜色越浅(白)LDOS值越小。
从图8C及图9D可确认到，在模型1B及模型1E中能带弯曲。另外，从图8D可确认到，在模型1C中能带很少地弯曲。另外，从图9C可确认到，在模型1D中能带几乎没有弯曲。
如上所述，可推测为：在Ga原子成为在a轴上有偏差的配置时，因Ga的化合价(+3价)和Zn的化合价(+2价)不同而形成电偶极子，由此静电势倾斜。此时，可推测为：导带底上升并下降而载流子(在为IGZO时主要是电子)的传导被妨碍，由此发生实空间内的载流子散射。另一方面，可知在Ga原子成为在a轴上没有偏差的配置时没有发生载流子散射。
接着，使用第一性原理计算的结果说明载流子的散射。具体而言，调查从接触于区域902的固定层(区域912a至区域912e)向接触于区域903的固定层(区域913a至区域913e)流过的载流子是否散射在调换阳离子配置的区域(区域911a至区域911e)中。此时，载流子的传导方向是沿着a轴的方向。
在此，利用非平衡格林函数(NEGF)法进行根据第一性原理的传导计算，来算出电导及透过率。
电导是电阻的倒数，是表示电气流过的容易性的指标。电导G由以下算式算出。
[算式2]
Figure BDA0003390422310000251
在上述算式中，E是能量，Τ(E)是能量E下的透过率，f(E)是费米分布函数，μC是化学势。就是说，通过算出能量E下的透过率Τ(E)，可以算出电导G。以下，有时将能量E下的透过率Τ(E)简称为透过率Τ。
能量E下的透过率Τ(E)由以下算式算出。
[算式3]
Figure BDA0003390422310000252
在上述算式中，ΣL(E)及ΣR(E)都是能量E下的自身能量，G(E)是能量E下的格林函数。
使用模型1A至模型1E进行第一性原理计算，来算出透过率及电导。在计算中，使用根据DFT的计算程序软件OpenMX。表3示出计算条件。
[表3]
Figure BDA0003390422310000261
这里，在第一性原理计算中利用DFT+U法。如表3所示，在作为第一性原理计算软件使用OpenMX的情况下，将金属原子(In、Ga、Zn)的U参数及氧原子的U参数分别设为10eV及3.7eV。由此，可以使计算所得的带隙值近似于实测的带隙值。
图10A及图10B示出使用NEGF法的计算所得的模型1A至模型1E的透过率的能谱。图10A是带隙附近的各模型的透过率的能谱，图10B是导带底及其附近的各模型的透过率的能谱。在图10A及图10B中，横轴表示能量[eV]，纵轴表示透过率Τ。
从图10A及图10B可知，在模型1A至模型1E中模型1A的透过率最高。另外，可知模型1E的透过率最低。此外，可知导带底及其附近的模型1C及模型1D的透过率与模型1A的透过率大致相同。
鉴于上述结果和上述关于能带弯曲的计算结果，可知能带很大地弯曲的结构的透过率大幅度下降。由此，可知因阳离子的化合价偏于传导方向而载流子容易散射。换言之，可知通过降低阳离子的化合价的向传导方向的偏差，可以抑制电子迁移率的下降。
图11示出模型1A的透过率的能谱、以及对费米分布函数进行微分而得的形状。在图11中，横轴表示能量[eV]，第一纵轴(左侧纵轴)表示透过率T，第二纵轴(右侧纵轴)表示费米分布函数的微分[/eV]。图11所示的实线是模型1A的透过率的能谱，图11所示的虚线是对费米分布函数进行微分而得的形状。注意，费米分布函数在载流子浓度为6×1020cm-3且电子温度为300K下算出。
表4示出对模型1A至模型1E的每一个算出的电导。
[表4]
模型 电导(×e<sup>2</sup>/h)
1A 6.67
1B 3.96
1C 6.62
1D 6.47
1E 0.96
根据表4可知，模型1A的电导最大，模型1E的电导最小。此外，模型1C及模型1D的电导与模型1A的电导大致相同。
图12、图13A至图13D示出模型1A至模型1E的透过电子密度。图12、图13A至图13D中以网格表示的面是载流子浓度为6×1020cm-3且等值面值(isosurface level)为22nm-3的电子密度(electron density)的等值面。
根据图12可确认到InO层中存在连续的透过电子密度。另外，可确认到：与Zn原子相比，Ga原子周围存在透过电子密度。由此，可推测为：与Zn原子相比，Ga原子很大地有助于载流子传输。另外，可确认到存在来源于O原子的s轨道的透过电子密度。由此，可推测为不能忽视O原子的s轨道的传导。
从图8C及图13A可知，在模型1B中虽然能带弯曲的区域及其附近发生载流子散射，但部分载流子透过。根据图13B可知，在模型1C中观察不到明确的载流子散射。从图13C可知，在模型1D中载流子在Ga原子的位置选择性地传导。从图9D及图13D可知，在模型1E中能带弯曲的区域及其附近发生载流子散射，且载流子几乎没有透过。
由此，可知因阳离子(Ga、Zn)无规排列而透过率下降。尤其在传导方向上Ga原子个数有偏差的结构显著地有上述趋向。另外，可知有透过率显著下降的趋向的结构的能带很大地弯曲。另外，可知在化合价较高的In及Ga处存在主要传导路径。另外，可知能带弯曲的区域及其附近的透过率很大地下降。
以上说明了阳离子无规配置给金属氧化物带来的影响。
作为形成金属氧化物的方法，有溅射法、化学气相沉积(CVD：Chemical VaporDeposition)法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法或原子层沉积(ALD：Atomic Layer Deposition)法等。
为了形成上述阳离子无序得到降低的结晶性金属氧化物，优选沉积每一层的原子。例如，作为金属氧化物的形成方法可以使用ALD法。
ALD法可以利用前驱物分子或前驱物中的原子的自调节性来沉积每一层的原子，从而具有能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。此外，ALD法还包括利用等离子体的成膜方法，即等离子体ALD(PEALD：Plasma Enhanced ALD)法。通过利用等离子体，可以在更低温下进行成膜，所以有时是优选的。ALD法中使用的前驱物有时包含碳、氯等元素。因此，利用ALD法形成的膜有时与利用其他的成膜方法形成的膜相比包含更多的碳、氯等元素。另外，上述元素的定量可以利用X射线光电子能谱(XPS：X-rayPhotoelectron Spectroscopy)进行。
不同于从靶材等中被释放的粒子沉积的成膜方法，ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，通过ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，利用ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于要覆盖纵横比高的开口部的表面的情况等。注意，ALD法的成膜速度比较慢，所以有时优选与CVD法等成膜速度快的其他成膜方法组合而使用。
ALD法可以根据源气体的引入量控制所得到的膜的组成。例如，ALD法可以根据源气体的引入量及引入次数(也称为脉冲次数)形成任意组成的膜。此外，例如，当使用ALD法时，可以通过一边形成膜一边改变源气体来形成其组成连续变化的膜。当在改变源气体的同时进行成膜时，因为不需要传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以缩短成膜时间。因此，有时可以提高半导体装置的生产率。
<ALD装置及利用ALD法的成膜方法>
在此，说明可以在形成本发明的一个方式的金属氧化物时使用的利用ALD法的成膜装置(以下也称为ALD装置)及利用ALD法的成膜方法。
在利用ALD法的成膜装置中，将第一源气体(还称为前驱体、前驱物、金属前驱物)和第二源气体(还称为反应剂、反应物、非金属前驱物)依次引入处理室内，并反复进行这种源气体的引入，由此进行成膜。注意，例如，可以通过切换各开关阀(也称为高速阀)来切换引入的源气体。另外，在引入源气体时，将氮(N2)或氩(Ar)等惰性气体用作载流子气体，将它们与源气体一起引入处理室内。通过使用载流子气体，即使源气体的挥发性或蒸气压低也可以抑制源气体吸附到管道或阀的内部，由此可以将源气体引入处理室内。此外，所形成的膜的均匀性也得到提高，所以是优选的。
使用图14A至图14D说明利用ALD法的成膜方法的一个例子。首先，将第一源气体引入处理室(参照图14A)使前驱物601吸附到衬底表面上(第一步骤)。在此，通过前驱物601吸附到衬底表面上，表面化学反应的自停止机构起作用在衬底上的前驱物的层上不再吸附前驱物(参照图14B)。注意，还将使表面化学反应的自停止机构起作用的衬底温度的适当范围称为ALD窗(Window)。ALD窗根据前驱物的温度特性、蒸气压、分解温度等决定，设定为100℃以上且500℃以下，优选为200℃以上且400℃以下。接着，通过真空排气，将剩余的前驱物及反应生成物等从处理室中排出去(第二步骤)。另外，也可以不进行真空排气而将惰性气体(氩、氮等)等引入处理室内，通过真空排气将剩余的前驱物及反应生成物等从处理室中排出去。第二步骤也被称为吹扫。接着，作为第二源气体，将反应物602(例如，氧化剂(臭氧(O3)、氧(O2)、水(H2O)及它们的等离子体、自由基、离子等))引入处理室内(参照图14C)使其与吸附到衬底表面上的前驱物601起反应，以膜中的构成分子吸附到衬底上的状态使前驱物601中的成分的一部分脱离(第三步骤)(参照图14D)。接着，通过真空排气或惰性气体的引入，将剩余的反应物602或反应生成物等从处理室排出去(第四步骤)。
注意，在以下的本说明书的记载中，在没有特别的限制的情况下，在作为反应物或氧化剂使用臭氧、氧、水时，该元素包括等离子体状态、自由基状态及离子状态的元素而不局限于气体或分子状态的元素。在使用等离子体状态、自由基状态或离子状态的氧化剂进行成膜时，使用后述的自由基ALD装置、等离子体ALD装置即可。
为了去除前驱物中的碳，优选使用水作为氧化剂。水中的氢可以与前驱物中的碳起反应而高效地使碳从前驱物脱离。另一方面，在尽量减少所形成的膜中的氢时，作为氧化剂优选使用不包含氢的臭氧或氧。另外，也可以通过将作为第一氧化剂的水引入处理室内，去除前驱物中的碳，然后进行真空排气而将作为第二氧化剂的不包含氢的臭氧或氧引入处理室内，去除氢而进行真空排气。然后，直到获得所希望的膜厚度为止反复进行第一步骤至第四步骤。
注意，在上述说明中，示出在将第一源气体引入处理室内之后将第二源气体引入处理室内的例子，但是本发明的一个方式不局限于此。可以在将第二源气体引入处理室内之后将第一源气体引入处理室内。换言之，也可以通过首先进行第三步骤，接下来进行第四步骤，然后进行第一步骤、第二步骤、第三步骤及第四步骤，以后反复进行第一步骤至第四步骤来进行成膜。再者，也可以反复多次地进行第三步骤及第四步骤，然后反复进行第一步骤至第四步骤来进行成膜。
如此，通过在第一步骤之前一次或多次地进行第三步骤及第四步骤，可以控制处理室内的成膜气氛，所以是优选的。例如，通过作为第三步骤引入氧化剂，可以将处理室内的气氛设定为氧气氛。当在氧气氛下开始成膜时，可以提高所形成的膜中的氧浓度，所以是优选的。并且，能够将氧供应到该膜的基底的绝缘体或氧化物。通过使用这种方法形成的半导体装置可以具有良好特性并获得高可靠性。
另外，也可以在第一步骤及第二步骤之后反复多次地进行第三步骤中的第二源气体的引入、第四步骤中的真空排气或惰性气体的引入。就是说，例如可以在第一步骤、第二步骤、第三步骤、第四步骤、第三步骤、第四步骤、第三步骤、第四步骤之后进行第一步骤及第二步骤。
例如，也可以在第三步骤中作为氧化剂引入O3及O2且在第四步骤中进行真空排气，反复地进行这些步骤。
另外，在反复地进行第三步骤和第四步骤的情况下，并不一定要反复地进行相同种类的源气体的引入。例如，可以在第一次第三步骤中作为氧化剂使用H2O，而在第二次以后的第三步骤中作为氧化剂使用O3。
如此，通过在处理室中短时间内反复多次地进行氧化剂的引入及真空排气(或惰性气体的引入)，可以进一步确实地从吸附于衬底表面的前驱物去除剩余的氢原子、碳原子、氯原子等并将其去除到处理室外部。另外，通过引入两种氧化剂，可以从吸附于衬底表面的前驱物去除更多的剩余的氢原子等。如此，通过防止在形成膜时氢原子被引入到膜中，可以减少包含在所形成的膜中的水或氢等。
通过采用这种方法，可以形成在表面温度范围为100℃以上且700℃以下或者100℃以上且500℃以下的TDS分析中，其水分子的脱离量为1.0×1013molecule/cm2以上且1.0×1016molecule/cm2以下，优选为1.0×1013molecule/cm2以上且3.0×1015molecule/cm2以下的膜。
如此，可以在衬底表面上形成第一层，通过再次进行第一步骤至第四步骤，可以在第一层上层叠第二层。通过在控制气体引入的同时反复多次地进行第一步骤至第四步骤直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据反复次数来调整，因此，可以精确地调整厚度而适用于制造微型晶体管。
另外，通过上述方法形成的膜有时具有层状结构。另外，在通过上述方法形成的膜具有结晶结构时，该膜的c轴向与被成膜面的法线方向大致平行的方向取向。就是说，该膜的c轴向与被成膜面垂直的方向取向。在后面详细的说明，在本说明书中，有时将上述结晶结构称为CAAC结构，将具有CAAC结构的氧化物半导体(金属氧化物)称为CAAC-OS。通过利用ALD法可以形成具有CAAC结构的金属氧化物。
ALD法是利用热能量使前驱物及反应物起反应而进行成膜的方法。前驱物及反应物的反应所需的温度根据其温度特性、蒸气压、分解温度等决定，设定为100℃以上且500℃以下，优选为200℃以上且400℃以下。再者，有时通过进行上述前驱物及反应物的反应并作为第三源气体将被等离子体激发的反应物引入处理室而进行处理的ALD法称为等离子体ALD法。此时，第三源气体的引入部设置有等离子体生成装置。在生成等离子体时，可以使用电感耦合等离子体(Inductively Coupled Plasma：ICP)。另一方面，有时将利用热能量进行前驱物及反应物的反应的ALD法称为热ALD法。
在等离子体ALD法中，引入第三步骤中被等离子体激发的反应物来进行成膜。或者，通过反复进行第一步骤至第四步骤的同时引入被等离子体激发的反应物(第二反应物)来进行成膜。在此情况下，将在第三步骤中引入的反应物称为第一反应物。在等离子体ALD法中，用于第三源气体的第二反应物可以使用与上述氧化剂同样的材料。就是说，作为第二反应物可以使用被等离子体激发的臭氧、氧及水。另外，作为第二反应物除了氧化剂以外还可以使用氮化剂。作为氮化剂可以使用氮(N2)或氨(NH3)。另外，可以将氮(N2)和氢(H2)的混合气体用作氮化剂。例如，可以将氮(N2)5％和氢(H2)95％的混合气体用作氮化剂。通过一边引入被等离子体激发的氮或氨一边进行成膜，可以形成金属氮化膜等氮化膜。
另外，作为第二反应物的载流子气体，可以使用氩(Ar)或氮(N2)。通过使用氩或氮等载流子气体，容易进行等离子体的放电而生成被等离子体激发的第二反应物，所以是优选的。注意，在使用等离子体ALD法形成金属氧化膜等氧化膜且作为载流子气体使用氮的情况下，有时氮混入膜中而不能得到所希望的膜质。此时，优选作为载流子气体使用氩。
通过利用ALD法，可以以均匀的厚度形成极薄的膜。另外，对具有凹凸的表面具有高覆盖率。
通过利用等离子体ALD法进行成膜，与热ALD法相比，可以以更低的温度进行成膜。例如，等离子体ALD法即使在100℃以下也能够进行成膜而不降低成膜速度。另外，在等离子体ALD法中，除了氧化剂之外，还可以使用氮化剂等更多反应物，所以除了可以形成氧化物膜之外，还可以形成氮化物膜、氟化物膜、金属膜等更多种类的膜。
在利用等离子体ALD法的情况下，也可以如ICP等那样在远离衬底的状态下产生等离子体。通过如此产生等离子体，能够抑制等离子体的损伤。
通过上述方法，可以形成含在第一源气体的原子作为一个成分的膜、氧化膜或氮化膜。
另一方面，在作为金属氧化物形成包含多个金属的膜时，按每个金属准备多个前驱物将其依次引入处理室内即可。
在作为金属氧化物形成In-M-Zn氧化物时，将包括包含铟的第一前驱物的源气体引入处理室而排出(吹扫)剩余的源气体。接着，作为反应物将氧化剂引入处理室而排出剩余的反应物。接着，将包括包含元素M的第二前驱物的源气体引入处理室而排出(吹扫)剩余的源气体。接着，作为反应物将氧化剂引入处理室而排出剩余的反应物。接着，将包括包含锌的第三前驱物的源气体引入处理室而排出(吹扫)剩余的源气体。接着，作为反应物将氧化剂引入处理室而排出剩余的反应物。通过反复进行上述工序，可以形成具有包含铟的层、包含元素M的层以及包含锌的层的金属氧化物。
注意，源气体的引入顺序不局限于上述顺序。可以在引入包括第一前驱物的源气体之前引入包括第三前驱物的源气体，然后引入包括第二前驱物的源气体，根据所需的膜的性质実施者可以适当地决定。另外，可以在引入各源气体之后适当地进行剩余的源气体的排气、反应物的引入及排气。注意，金属氧化物不局限于In-M-Zn氧化物。如上所述，金属氧化物优选至少包含铟或锌，尤其优选包含铟及锌。另外，金属氧化物所包含的金属的种类既可以为两种又可以为四种以上。
以上示出形成组成为In：M：Zn＝1：1：1[原子个数比]的In-M-Zn氧化物的例子，但在形成其组成式由In(1+α)M(1-α)O3(ZnO)m(α为大于0且小于1的实数，m为正数)表示的结晶性In-M-Zn氧化物时，源气体的引入顺序不局限于此。在m为大于0且小于1的实数的情况下，有时在引入包括第一前驱物的源气体之后进行如下工序：引入包括第二前驱物的源气体，然后引入包括第一前驱物的源气体。另外，可以在引入各源气体之后适当地进行剩余的源气体的排气、反应物的引入及排气。另外，在m为大于1的实数的情况下，有时在引入包括第一前驱物的源气体之后进行如下工序：引入包括第二前驱物的源气体，并多次引入包括第三前驱物的源气体，然后引入包括第一前驱物的源气体。注意，包括第二前驱物的源气体及包括第三前驱物的源气体的引入顺序不局限于此。另外，可以在引入各源气体之后适当地进行剩余的源气体的排气、反应物的引入及排气。
另外，金属氧化物所包含的金属的原子个数比可以根据调整将包括包含所希望的金属的前驱物的源气体引入到处理室内的次数或成膜温度进行控制。例如，在要提高相对于铟或锌的元素M的原子个数比时，将包括包含元素M的第二前驱物的源气体引入到处理室内，排出剩余的源气体，作为反应物将氧化剂引入到处理室内，排出剩余的反应物，然后再次将包括包含元素M的第二前驱物的源气体引入到处理室内，排出剩余的源气体，作为反应物将氧化剂引入到处理室内，排出剩余的反应物即可。
另外，也可以将多个前驱物引入到处理室内，例如也可以通过将包括第一前驱物及第二前驱物的源气体引入到处理室内，排出剩余的源气体，将反应物引入到处理室内，排出剩余的反应物，将包括第一前驱物及第二前驱物的源气体引入到处理室内，排出剩余的源气体，将反应物引入到处理室内，排出剩余的反应物，将包括第三前驱物的源气体引入到处理室内，排出剩余的源气体，将反应物引入到处理室内，排出剩余的反应物，来形成包含In-M-Zn氧化物的金属氧化物。注意，假设在上述引入到处理室内的前驱物的组合中元素M的化合价为+3价的情况，但是在元素M的化合价为+2价的情况下，将包括第二前驱物及第三前驱物的源气体引入到处理室内即可。
另外，也可以将包括不同的前驱物的源气体连续地引入到处理室内。例如，也可以通过将包括第一前驱物的源气体引入到处理室内，排出剩余的源气体，然后不将反应物引入到处理室内，接着将包括第二前驱物的源气体引入到处理室内，排出剩余的源气体，将反应物引入到处理室内，排出剩余的反应物，将包括第一前驱物的源气体引入到处理室内，排出剩余的源气体，然后不将反应物引入到处理室内，接着将包括第二前驱物的源气体引入到处理室内，排出剩余的源气体，将反应物引入到处理室内，排出剩余的反应物，将包括第三前驱物的源气体引入到处理室内，排出剩余的源气体，将反应物引入到处理室内，排出剩余的反应物，来形成包含In-M-Zn氧化物的金属氧化物。注意，连续地引入到处理室内的前驱物的顺序及组合不局限于此。可以在将包括第二前驱物的源气体引入到处理室内之后将包括第一前驱物的源气体引入到处理室内。另外，假设在上述连续地引入到处理室内的前驱物的顺序及组合中元素M的化合价为+3价的情况，但是在元素M的化合价为+2价的情况下，将包括第二前驱物的源气体引入到处理室内，然后不将反应物而将包括第三前驱物的源气体引入到处理室内，即可。
另外，也可以使用包括多个金属的前驱物形成金属氧化物。例如，也可以使用一个分子中包含铟及化合价为+3价的元素M的前驱物以及一个分子中包含化合价为+2价的元素M及锌的前驱物等形成金属氧化物。
以下，说明上述CAAC-OS的详细内容。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，在结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
此外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，有CAAC-OS具有层叠有含有铟(In)及氧的层(以下，In层)、含有元素M、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变，即a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入、缺陷的生成等而降低，因此可以说CAAC-OS是杂质、缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。此外，CAAC-OS对制造工序中的高温度(所谓热积存：thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
<包括氧化物半导体的晶体管>
接着，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体的载流子浓度可以为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，更进一步优选低于1×1010cm-3，且为1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征的氧化物半导体”或“实质上高纯度本征的氧化物半导体”。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅、碳时，在氧化物半导体中形成缺陷态。因此，将氧化物半导体中或氧化物半导体的界面附近的硅、碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能态而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS分析测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，产生作为载流子的电子，使载流子浓度增高，而容易被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者，在氧化物半导体包含氮时，有时形成陷阱态。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3以下，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
如上所述，ALD法可以对纵横比高的结构进行成膜且对结构体的侧面也进行覆盖性良好的成膜。通过利用ALD法，与被成膜面的方向无关地容易形成具有CAAC结构的金属氧化物。例如，即使结构体具有凸型形状或凹型形状，也可以对结构体的顶面、底面、侧面及倾斜面以覆盖性良好地形成金属氧化物。就是说，可以在每一个被成膜面上形成在法线方向上具有大致一定的膜厚度的金属氧化物。在形成在结构体的顶面、底面、侧面及倾斜面的每一个金属氧化物中，相对于最大膜厚度的最小膜厚度之比可以设定为0.5以上且1以下，优选为0.7以上且1以下，更优选为0.9以上且1以下。此时，在金属氧化物具有结晶时，其c轴在与各自的被成膜面的法线方向大致平行的方向上取向。换言之，c轴在与各自的被成膜面垂直的方向上取向。
图15A是示出形成在结构体50上的包括In-M-Zn氧化物的氧化物230的图。在此，结构体是指构成晶体管等半导体装置的构成要素。结构体50包括衬底、栅电极、源电极及漏电极等的导电体；栅极绝缘膜、层间绝缘膜、基底绝缘膜等的绝缘体；金属氧化物或硅等的半导体等。图15A示出结构体50的被成膜面与衬底(或基体，未图示)平行地配置的情况。图15B是图15A中的氧化物230的一部分的区域53的放大图。图15B示出结构体50的顶面或底面层叠有包含铟(In)的层、包含元素M的层与包含锌(Zn)的层的情况。包含铟的层与结构体50的被成膜面平行地配置，在其上与结构体50的被成膜面平行地配置包含元素M的层，并且在其上与结构体50的被成膜面平行地配置包含锌的层。就是说，氧化物230的a-b面与结构体50的被成膜面大致平行，氧化物230的c轴(c-axis)与结构体50的被成膜面的法线方向大致平行。
图15C示出结构体50的被成膜面与衬底(或基体，未图示)垂直地配置的情况。图15D是图15C中的氧化物230的一部分的区域54的放大图。图15D示出在结构体50的侧面层叠有包含铟(In)的层、包含元素M的层与包含锌(Zn)的层的情况。包含铟的层与结构体50的被成膜面平行地配置，在其上与结构体50的被成膜面平行地配置包含元素M的层，并且在其上与结构体50的被成膜面平行地配置包含锌的层。就是说，氧化物230的a-b面与结构体50的被成膜面大致平行，氧化物230的c轴(c-axis)与结构体50的被成膜面的法线方向大致平行。
在此，使用图16A至图17C详细地说明包含In-M-Zn氧化物的氧化物230的形成方法。注意，图16A至图17C示出形成包含铟的层21，在其上形成包含元素M的层31，并且在其上形成包含锌的层41的例子，但是本实施方式不局限于此，也可以形成层31和层41的一方，在其上形成层21，并且在其上形成层31和层41的另一方。或者，也可以形成层31和层41的一方，在其上形成层31和层41的另一方，并且在其上形成层21。
首先，将包括包含铟的前驱物的源气体引入到处理室内而使前驱物吸附到结构体50的表面(参照图16A)。在此，作为源气体除了前驱物以外还包括氩或氮等的载流子气体。作为包含铟的前驱物，可以使用三乙基铟、三(2，2，6，6-四甲基-3，5-庚二酮酸)铟、环戊二烯基铟等。接着，对处理室内进行吹扫而从处理室排出剩余的前驱物或反应生成物等。
接着，使作为反应物引入到处理室内的氧化剂与被吸附的前驱物起反应，在铟吸附到衬底的状态下使铟以外的成分脱离，由此形成由铟和氧构成的层21(参照图16B)。作为氧化剂，可以使用臭氧、氧、水等。接着，对处理室内进行吹扫而从处理室排出剩余的反应物或反应生成物等。
接着，将包括包含元素M的前驱物的源气体引入到处理室内而使前驱物吸附到层21上(参照图16C)。源气体除了前驱物以外还包括氩、氮等的载流子气体。在作为元素M使用镓时，作为包含镓的前驱物，可以使用三甲基镓、三乙基镓、三氯化镓、三(二甲基酰胺)镓、镓(III)乙酰丙酮、三(2，2，6，6-四甲基-3，5-庚二酮酸)镓、二甲基氯镓、二乙基氯镓等。接着，对处理室内进行吹扫而从处理室排出剩余的前驱物或反应生成物等。
接着，使作为反应物引入到处理室内的氧化剂与被吸附的前驱物起反应，在元素M吸附到衬底的状态下使元素M以外的成分脱离，由此形成由元素M和氧构成的层31(参照图16D)。此时，有时构成层41的氧的一部分吸附到层31上。接着，对处理室内进行吹扫而从处理室排出剩余的反应物或反应生成物等。
接着，将包括包含锌的前驱物的源气体引入到处理室内而使前驱物吸附到层31上(参照图17A)。此时，有时形成由锌和氧构成的层41的一部分。源气体除了前驱物以外还包括氩、氮等的载流子气体。作为包含锌的前驱物，可以使用二甲基锌、二乙基锌、双(2，2，6，6-四甲基-3，5-庚二酮酸)锌等。接着，对处理室内进行吹扫而从处理室排出剩余的前驱物或反应生成物等。
接着，使作为反应物引入到处理室内的氧化剂与被吸附的前驱物起反应，在锌吸附到衬底的状态下使锌以外的成分脱离，由此形成由锌和氧构成的层41(参照图17B)。接着，对处理室内进行吹扫而从处理室排出剩余的反应物或反应生成物等。此外，也可以直到形成下一个层21为止多次形成各层31及层41，由此在两个层21之间形成具有所希望的原子个数、层数及厚度的层31和层41的叠层。
接着，在层41上以上述方法再次形成层21(参照图17C)。通过反复进行上述步骤，可以在衬底或结构体上形成氧化物230。
注意，有些上述前驱物除了金属元素以外还包含碳和氯中的一方或双方。有时使用包含碳的前驱物形成的膜包含碳。另外，有时使用包含氯的前驱物形成的膜包含氯。
如上所述，通过使用ALD法形成氧化物230，可以形成具有其c轴(c-axis)与被成膜面的法线方向大致平行的方向上取向的CAAC结构的金属氧化物。
在此，作为可以利用ALD法进行成膜的装置的一个例子，参照图18A及图18B对成膜装置4000的结构进行说明。图18A是多室成膜装置4000的示意图，图18B是可用于该成膜装置4000的ALD装置的截面图。
<成膜装置的结构例子>
成膜装置4000包括搬入搬出室4002、搬入搬出室4004、传送室4006、成膜室4008、成膜室4009、成膜室4010、传送臂部4014。在此，搬入搬出室4002、搬入搬出室4004、成膜室4008、成膜室4009及成膜室4010分别独立地与传送室4006连接。由此，在成膜室4008、成膜室4009及成膜室4010中，可以以不暴露于大气的方式连续地进行成膜，能够防止杂质混入到膜中。另外，衬底与膜的界面以及各膜的界面的污染得到降低，由此可以得到干净的界面。
注意，为了防止水分的附着等，优选在搬入搬出室4002、搬入搬出室4004、传送室4006、成膜室4008至成膜室4010中填充露点被控制的惰性气体(氮气体等)，更优选保持减压状态。
在成膜室4008至成膜室4010中，可以使用ALD装置。另外，也可以将ALD装置以外的成膜装置用于成膜室4008至成膜室4010中的任一个。作为可用于成膜室4008至成膜室4010的成膜装置，例如可以举出溅射装置、等离子体CVD(PECVD：Plasma Enhanced CVD)装置、热CVD(TCVD：Thermal CVD)装置、光CVD(Photo CVD)装置、金属CVD(MCVD：Metal CVD)装置、有机金属CVD(MOCVD：Metal Organic CVD)装置等。另外，也可以在成膜室4008至成膜室4010中的任一个或多个设置具有成膜装置以外的功能的装置。作为该装置，例如可以举出加热装置(典型的是，真空加热装置)、等离子体产生装置(典型的是，μ波等离子体产生装置)等。
例如，在成膜室4008使用ALD装置，成膜室4009使用PECVD装置且成膜室4010使用金属CVD装置时，可以在成膜室4008形成金属氧化物，在成膜室4009形成被用作栅极绝缘膜的绝缘膜，在成膜室4010形成被用作栅电极的导电膜。此时，以不暴露于大气的方式连续形成金属氧化物、其上的绝缘膜以及其上的导电膜。
虽然成膜装置4000包括搬入搬出室4002、搬入搬出室4004、成膜室4008至成膜室4010，但是本发明的一个方式不局限于此，也可以采用成膜装置4000的成膜室设为四个以上的结构。另外，成膜装置4000既可以是单片式(single wafer type)成膜装置，又可以是同时对多个衬底进行成膜的成批式(batch type)成膜装置。
<ALD装置>
接着，使用图18B对可用于成膜装置4000的ALD装置的结构进行说明。ALD装置包括成膜室(处理室4020)、原料供应部4021(原料供应部4021a及原料供应部4021b)、原料供应部4031、用作引入量控制器的高速阀4022a、高速阀4022b、原料引入口4023(原料引入口4023a及原料引入口4023b)、原料引入口4033、原料排出口4024、排气装置4025。设置在处理室4020内的原料引入口4023a、原料引入口4023b及原料引入口4033通过供应管或阀分别与原料供应部4021a、原料供应部4021b及原料供应部4031连接，原料排出口4024通过排出管、阀、压力调整器与排气装置4025连接。
如图18B所示，通过使等离子体产生装置4028连接到处理室4020，可以利用等离子体ALD法代替热ALD法进行成膜。等离子体产生装置4028优选为使用与高频电源连接的线圈4029的ICP型等离子体产生装置。高频电源可以输出10kHz以上且100MHz以下，优选为1MHz以上且60MHz以下，更优选为10MHz以上且60MHz以下的频率的电力。例如，可以输出13.56MHz或60MHz的频率的电力。通过利用等离子体ALD法，即便在低温下也可以进行成膜而不降低成膜速率，所以优选在成膜效率较低的单片式成膜装置中采用等离子体ALD法。
处理室内部设置有衬底架4026，该衬底架4026上配置有衬底4030。衬底架4026也可以设置被施加一定的电位或高频率的机构。或者，衬底架4026可以处于浮动状态或被接地。另外，处理室外壁设置有加热器4027，可以控制处理室4020内部、衬底架4026及衬底4030表面等的温度。加热器4027优选可以将衬底4030表面的温度控制为100℃以上且500℃以下，更优选控制为200℃以上且400℃以下。加热器4027本身的温度优选设定为100℃以上且500℃以下。
在原料供应部4021a、原料供应部4021b及原料供应部4031中有汽化器或加热单元等从固体的原料或液体的原料形成源气体。或者，原料供应部4021a、原料供应部4021b及原料供应部4031也可以具有供应气体的源气体的结构。
另外，图18B示出设置有两个原料供应部4021及一个原料供应部4031的例子，但是本实施方式不局限于此，也可以设置一个或三个以上的原料供应部4021。另外，也可以设置两个以上的原料供应部4031。另外，高速阀4022a及高速阀4022b可以根据时间精确地控制且控制从原料供应部4021a供应的源气体及从原料供应部4021b供应的源气体的供应。
在图18B所示的成膜装置中，将衬底4030传送到衬底架4026上而使处理室4020处于密封状态，然后使用加热器4027将衬底4030的温度设为所希望的温度(例如，100℃以上且500℃以下，优选为200℃以上且400℃以下)，反复进行来自原料供应部4021a的源气体的供应、使用排气装置4025的排气、来自原料供应部4031的源气体的供应、使用排气装置4025的排气，来在衬底表面上形成薄膜。另外，在形成该薄膜时，也可以还进行来自原料供应部4021b的源气体的供应以及使用排气装置4025的排气。加热器4027的温度根据所形成膜种类、源气体、所希望的膜品质、衬底以及所设置的膜或元件的耐热性适当地决定即可。例如，加热器4027的温度既可以设定为200℃以上且300℃以下来进行成膜，又可以设定为300℃以上且500℃以下来进行成膜。
通过在使用加热器4027加热衬底4030的同时形成膜，可以省略后工序所需要的衬底4030的加热处理。换言之，通过使用设置有加热器4027的处理室4020或成膜装置4000，可以兼作衬底4030上的膜的形成和衬底4030的加热处理。
在图18B所示的成膜装置中，通过适当地选择在原料供应部4021及原料供应部4031中使用的原料(挥发性有机金属化合物等)，可以形成金属氧化物。在作为金属氧化物形成包含铟、镓、锌的In-Ga-Zn氧化物时，优选使用设置有至少三个原料供应部4021及至少一个原料供应部4031的成膜装置。优选的是，从第一原料供应部4021供应包含铟的前驱物，从第二原料供应部4021供应包含镓的前驱物，从第三原料供应部4021供应包含锌的前驱物。在作为金属氧化物的形成使用包含铟及镓的前驱物时，至少设置两个原料供应部4021即可。作为包含铟的前驱物、包含镓的前驱物及包含锌的前驱物分别可以使用上述的前驱物。
另外，从原料供应部4031供应反应物。作为反应物，可以使用包含臭氧、氧和水中的至少一个的氧化剂。
图19A至图19C说明可用于成膜装置4000的ALD装置的不同结构。注意，有时省略说明与图18B所示的ALD装置同样的结构或功能的详细内容。
图19A是示出等离子体ALD装置的一个方式的示意图。等离子体ALD装置4100包括反应室4120及设置在反应室4120顶部的等离子体生成室4111。反应室4120可以被称为处理室。或者，反应室4120和等离子体生成室4111可以一并地称为处理室。反应室4120包括原料引入口4123、原料排出口4124，等离子体生成室4111包括原料引入口4133。另外，通过等离子体生成装置4128，RF等高频率或微波施加到引入到等离子体生成室4111中的气体而在等离子体生成室4111内生成等离子体4131。在使用微波生成等离子体4131时，典型地使用频率为2.45GHz的微波。有时将通过使用上述微波生成的等离子体称为ECR(ElectronCyclotron Resonance：电子回旋共振)等离子体。
另外，反应室4120包括衬底架4126且其上配置有衬底4130。从原料引入口4123引入的源气体由来自设置在反应室4120中的加热器的热被分解而沉积在衬底4130上。另外，从原料引入口4133引入的源气体由等离子体生成装置4128处于等离子体状态。到衬底4130表面处于等离子体状态的源气体与电子或其他分子再结合而处于自由基状态，到达衬底4130。如此，有时将利用自由基进行成膜的ALD装置称为自由基ALD(Radical-EnhancedALD)装置。另外，在等离子体ALD装置4100中，示出将等离子体生成室4111设置在反应室4120的上部的结构，但是本实施方式不局限于此，也可以将等离子体生成室4111以与反应室4120的侧面相邻的方式设置。
图19B是示出等离子体ALD装置的一个方式的示意图。等离子体ALD装置4200包括处理室4220。处理室4220包括电极4213、原料排出口4224及衬底架4226且衬底架4226上配置有衬底4230。电极4213包括原料引入口4223、将被引入的源气体供应到处理室4220内的淋浴喷头4214。另外，电极4213与可以通过电容器4217施加高频率的电源4215连接。衬底架4226也可以设置有施加一定的电位或高频率的机构。或者，衬底架4226既可以处于浮动状态也可以被接地。电极4213及衬底架4226分别被用作用来生成等离子体4231的上部电极及下部电极。从原料引入口4223引入的源气体由来自设置在处理室4220中的加热器的热被分解而沉积在衬底4230上。或者，从原料引入口4223引入的源气体在电极4213与衬底架4226间成为等离子体状态。成为等离子体状态的源气体由产生在等离子体4231与衬底4230间的电位差(也称为离子鞘)入射到衬底4230。
图19C是示出与图19B不同的等离子体ALD装置的一个方式的示意图。等离子体ALD装置4300包括处理室4320。处理室4320包括电极4313、原料排出口4324及衬底架4326且衬底架4326上配置有衬底4330。电极4313包括原料引入口4323、将被引入的源气体供应到处理室4320内的淋浴喷头4314。另外，电极4313与可以通过电容器4317施加高频率的电源4315连接。衬底架4326也可以设置有施加一定的电位或高频率的机构。或者，衬底架4326既可以处于浮动状态也可以被接地。电极4313及衬底架4326分别被用作用来生成等离子体4331的上部电极及下部电极。等离子体ALD装置4300与等离子体ALD装置4200不同之处在于在电极4313与衬底架4326间设置有与可以通过电容器4322施加高频率的电源4321连接的筛网4319。通过设置筛网4319，可以使等离子体4231与衬底4130分离。从原料引入口4323引入的源气体由来自设置在处理室4320中的加热器的热被分解而沉积在衬底4330上。或者，从原料引入口4323引入的源气体在电极4313与衬底架4326间成为等离子体状态。成为等离子体状态的源气体通过筛网4319去除电荷而以自由基等电中性的状态到达衬底4130。由此，可以进行离子的入射或等离子带来的损伤被抑制的成膜。
<成膜序列>
图20A示出使用图18B所示的ALD装置的成膜序列。首先，将衬底4030配置于处理室4020内的衬底架4026(步骤S101)。接着，调节加热器4027的温度(步骤S102)。接着，以在衬底面内衬底4030具有一定的温度的方式将衬底4030保持在衬底架4026上(步骤S103)。接着，通过上述第一步骤至第四步骤形成膜。就是说，向处理室4020交替地引入第一源气体及第二源气体，在衬底4030上形成膜(步骤S104)。另外，也可以在步骤S103与步骤S104间进行使处理室4020内部设定为氧气氛的处理。通过在衬底4030的配置及保持后将处理室4020内部的气氛设定为氧气氛，有可能向衬底4030及设置在衬底4030上的膜添加氧。此外，有可能从成膜之前的衬底4030及设置在衬底4030上的膜脱离氢。有时衬底4030或膜中的氢与添加到衬底4030或膜中的氧起反应而成为水(H2O)，并且从衬底4030或膜脱离。
图20B示出上述成膜序列的具体例子。根据上述步骤S101至步骤S103，将衬底4030配置于衬底架4026，调整加热器4027的温度，保持衬底4030。
接着，交替地引入第一源气体及第二源气体，在衬底4030上形成膜(步骤S104)。以脉冲状引入第一源气体及第二源气体。在图20B中，ON表示引入第一源气体及第二源气体的期间，OFF表示没有引入源气体的期间。在第一源气体及第二源气体都不被引入的期间进行处理室4020内的排气。向处理室4020引入第一源气体的脉冲时间优选为0.1秒以上且1秒以下，更优选为0.1秒以上且0.5秒以下。在没有引入第一源气体的期间，即对处理室4020内进行排气的时间为1秒以上且15秒以下，优选为1秒以上且5秒以下。向处理室4020引入第二源气体的脉冲时间优选为0.1秒以上且30秒以下，更优选为0.3秒以上且15秒以下。在没有引入第二源气体的期间，即对处理室4020内进行排气的时间为1秒以上且15秒以下，优选为1秒以上且5秒以下。
在成膜中，将第一源气体的引入(上述第一步骤)、第一源气体的排气(上述第二步骤)、第二源气体的引入(上述第三步骤)以及第二源气体的排气(上述第四步骤)称为一次循环(1cycle)，通过反复进行该循环，来形成具有所希望的厚度的膜。
另外，当在步骤S103与步骤S104间进行使处理室4020的内部设为氧气氛的处理时，也可以对处理室4020引入第二源气体。作为第二源气体，优选引入被用作氧化剂的选自臭氧(O3)、氧(O2)及水(H2O)中的一种或多种。在本实施方式中，作为第二源气体使用臭氧(O3)及氧(O2)。此时，优选与步骤S104所示的方法同样地以脉冲状引入第二源气体，但是本发明的一个方式不局限于此。能够连续引入第二源气体。在第二源气体都不被引入的期间进行处理室4020内的排气。向处理室4020引入第二源气体的脉冲时间优选为0.1秒以上且30秒以下，更优选为0.3秒以上且15秒以下。在没有引入第二源气体的期间，即对处理室4020内进行排气的时间为1秒以上且15秒以下，优选为1秒以上且5秒以下。通过向处理室4020引入氧化剂等第二源气体，衬底4030或设置在衬底4030上的膜被暴露于氧化剂等第二源气体。
注意，当在衬底4030的配置(步骤S101)之后如果不需要可以省略调节加热器4027的温度。此外，当在衬底4030的保持(步骤S103)之后如果不需要可以省略将处理室4020内部的气氛设定为氧气氛。
图20C示出使用包括前驱物的多种源气体进行成膜的情况的序列的例子。在图20C中，将包括前驱物的源气体设为第一源气体、第三源气体及第四源气体，并且将包括氧化剂的源气体设为第二源气体。根据上述步骤S101至步骤S103，将衬底4030配置于衬底架4026，调整加热器4027的温度，保持衬底4030。
接着，依次引入第一源气体、第二源气体、第三源气体、第二源气体、第四源气体及第二源气体在衬底4030上进行成膜(步骤S104)。以脉冲状引入第一源气体至第四源气体。在图20C中，ON表示引入第一源气体至第四源气体的期间，OFF表示没有引入源气体的期间。在第一源气体至第四源气体都不被引入的期间进行处理室4020内的排气。向处理室4020引入第一源气体、第三源气体及第四源气体的脉冲时间优选为0.1秒以上且1秒以下，更优选为0.1秒以上且0.5秒以下。在没有引入第一源气体、第三源气体及第四源气体的期间，即对处理室4020内进行排气的时间为1秒以上且15秒以下，优选为1秒以上且5秒以下。向处理室4020引入第二源气体的脉冲时间优选为0.1秒以上且30秒以下，更优选为0.3秒以上且15秒以下。在没有引入第二源气体的期间，即对处理室4020内进行排气的时间为1秒以上且15秒以下，优选为1秒以上且5秒以下。
在成膜中，将第一源气体的引入、第一源气体的排气、第二源气体的引入、第二源气体的排气、第三源气体的引入、第三源气体的排气、第二源气体的引入、第二源气体的排气、第四源气体的引入、第四源气体的排气、第二源气体的引入以及第二源气体的排气称为一次循环(1cycle)，通过反复进行该循环，来形成具有所希望的厚度的膜。
例如，在第一源气体包括包含铟的前驱物，第三源气体包括包含镓的前驱物且第四源气体包括包含锌的前驱物时，通过图20C所示的序列可以形成In-Ga-Zn氧化物。
注意，在图20C所示的序列中，第一源气体、第三源气体及第四源气体的引入顺序不局限于此。另外，一次循环(1cycle)中的第一源气体、第三源气体及第四源气体的引入次数不局限于1次。通过将某种源气体在一次循环(1cycle)中引入多次，可以形成其源气体所包含的金属元素的浓度高的膜。就是说，通过改变各气体的引入次数可以控制所形成的膜的原子个数比。另外，也可以将第一源气体、第三源气体及第四源气体或者选自上述源气体的两种源气体同时引入到处理室4020内。
本实施方式可以与其他的实施方式所记载的结构适当地组合而实施。
(实施方式2)
在本实施方式中，使用图21A至图44B说明包括包含在上述实施方式中说明的金属氧化物的晶体管的半导体装置的一个例子以及其制造方法。
<半导体装置的结构例子>
使用图21A至图21D说明包括包含在上述实施方式中说明的金属氧化物的晶体管200的半导体装置的结构。图21A至图21D是包括晶体管200的半导体装置的俯视图及截面图。图21A是该半导体装置的俯视图。另外，图21B至图21D是该半导体装置的截面图。在此，图21B是沿着图21A中的点划线A1-A2的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。图21C是沿着图21A中的点划线A3-A4的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。图21D是在图21A中由点划线A5-A6表示的部分的截面图。在图21A的俯视图中，为了明确起见，省略一部分构成要素。
本发明的一个方式的半导体装置包括：衬底(未图示)上的绝缘体212、绝缘体212上的绝缘体214、绝缘体214上的晶体管200、晶体管200上的绝缘体280、绝缘体280上的绝缘体282、绝缘体282上的绝缘体283以及绝缘体283上的绝缘体284。绝缘体212、绝缘体214、绝缘体280、绝缘体282、绝缘体283及绝缘体284被用作层间膜。另外，该半导体装置还包括与晶体管200电连接且被用作插头的导电体240a及导电体240b。此外，还包括与导电体240a的侧面接触的绝缘体241a及与导电体240b的侧面接触的绝缘体241b。另外，在绝缘体284上、导电体240a上及导电体240b上设置与导电体240a电连接且被用作布线的导电体246a及与导电体240b电连接且被用作布线的导电体246b。另外，在导电体246a上、导电体246b上及绝缘体284上设置绝缘体286。
以与绝缘体280、绝缘体282、绝缘体283及绝缘体284等的开口的内壁接触的方式设置绝缘体241a，以与绝缘体241a的侧面接触的方式设置导电体240a的第一导电体，并且在其内侧设置导电体240a的第二导电体。此外，以与绝缘体280、绝缘体282、绝缘体283及绝缘体284等的开口的内壁接触的方式设置绝缘体241b，以与绝缘体241b的侧面接触的方式设置导电体240b的第一导电体，并且在其内侧设置导电体240b的第二导电体。在此，导电体240a(导电体240b)的顶面的高度与重叠于导电体246a(导电体246b)的区域的绝缘体284的顶面的高度可以大致对齐。另外，示出晶体管200中层叠有导电体240a及导电体240b各自的第一导电体与导电体240的第二导电体的结构，但是本发明不局限于此。例如，导电体240a及导电体240b也可以各自具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
[晶体管200]
如图21A至图21D所示，晶体管200包括：绝缘体214上的绝缘体216；以埋入绝缘体214或绝缘体216的方式配置的导电体205(导电体205a及导电体205b)；绝缘体216上及导电体205上的绝缘体222；绝缘体222上的绝缘体224；绝缘体224上的氧化物230a；氧化物230a上的氧化物230b；氧化物230b上的氧化物243a、氧化物243b及氧化物230c；氧化物243a上的导电体242a；氧化物243b上的导电体242b；氧化物230c上的氧化物230d；氧化物230d上的绝缘体250；位于绝缘体250上且与氧化物230c的一部分重叠的导电体260(导电体260a及导电体260b)；与绝缘体224的顶面、氧化物230a的侧面、氧化物230b的侧面、导电体242a的侧面、导电体242a的顶面、导电体242b的侧面及导电体242b的顶面接触的绝缘体254。另外，氧化物230c与氧化物243a的侧面、氧化物243b的侧面、导电体242a的侧面及导电体242b的侧面接触。另外，绝缘体282与导电体260、绝缘体250、氧化物230d、氧化物230c及绝缘体280的各顶面接触。
在绝缘体280设置到达氧化物230b的开口。该开口内配置有氧化物230c、氧化物230d、绝缘体250及导电体260。另外，在晶体管200的沟道长度方向上，导电体242a及氧化物243a与导电体242b及氧化物243b间设置有导电体260、绝缘体250、氧化物230d及氧化物230c。绝缘体250具有与导电体260的侧面接触的区域及与导电体260的底面接触的区域。另外，氧化物230c具有与氧化物230b接触的区域、隔着氧化物230d及绝缘体250与导电体260的侧面重叠的区域、隔着氧化物230d及绝缘体250与导电体260的底面重叠的区域。
氧化物230优选包括配置在绝缘体224上的氧化物230a、配置在氧化物230a上的氧化物230b、配置在氧化物230b上且其至少一部分接触于氧化物230b的氧化物230c、以及配置在氧化物230c上的氧化物230d。
注意，在晶体管200中氧化物230具有氧化物230a、氧化物230b、氧化物230c与氧化物230d的四层叠层结构，但是本发明不局限于此。例如，可以采用氧化物230b的单层、氧化物230a与氧化物230b的两层结构、氧化物230b与氧化物230c的两层结构、氧化物230a、氧化物230b与氧化物230c的三层结构、氧化物230a、氧化物230b与氧化物230d的三层结构或者五层以上的叠层结构，氧化物230a、氧化物230b、氧化物230c及氧化物230d也可以各自具有叠层结构。
导电体260被用作第一栅(也称为顶栅极)电极，导电体205被用作第二栅(也称为背栅极)电极。另外，绝缘体250、绝缘体224及绝缘体222都被用作栅极绝缘体。另外，导电体242a被用作源极和漏极中的一方，导电体242b被用作源极和漏极中的另一方。另外，氧化物230被用作沟道形成区域。
氧化物230包括被用作晶体管200的沟道形成区域的区域234(未图示)及夹持区域234并被用作源区域或漏区域的区域236(未图示)。区域234的至少一部分与导电体260重叠。氧化物230b上设置有导电体242a及导电体242b，区域236的导电体242a附近及导电体242b附近形成有电阻更低的区域。
由于氧浓度低或者包含氢、氮、金属元素等杂质等的原因，被用作源区域或漏区域的区域236中的载流子浓度增加而电阻降低。就是说，区域236是与区域234相比载流子浓度高且电阻低的区域。另外，由于与区域236相比氧浓度高且杂质浓度低等的原因，被用作沟道形成区域的区域234中的载流子浓度低而电阻高。另外，也可以在区域234与区域236之间形成其氧浓度等于或高于区域236的氧浓度且其氧浓度等于或低于区域234的氧浓度的区域。
在晶体管200中，作为包括沟道形成区域的氧化物230(氧化物230a、氧化物230b、氧化物230c及氧化物230d)使用在上述实施方式中说明的金属氧化物即可。
氧化物230优选具有化学组成互不相同的多个氧化物层的叠层结构。另外，氧化物230优选具有除了氧之外还包含共同元素(是主要成分)的多个氧化物层的叠层结构。
具体而言，优选的是，用于氧化物230a或氧化物230d的金属氧化物中的相对于In的元素M的原子个数比大于用于氧化物230b或氧化物230c的金属氧化物中的相对于In的元素M的原子个数比。相对于In的元素M的原子个数比越大，越容易抑制杂质或氧的扩散。因此，通过在氧化物230b下设置氧化物230a，可以抑制杂质从形成在氧化物230a的下方的结构物向氧化物230b扩散。另外，通过在氧化物230c上设置氧化物230d，可以抑制杂质从形成在氧化物230d的上方的结构物向氧化物230c扩散。
换言之，优选的是，用于氧化物230b或氧化物230c的金属氧化物中的相对于元素M的In的原子个数比大于用于氧化物230a或氧化物230d的金属氧化物中的相对于元素M的In的原子个数比。此时，载流子的主要路径为氧化物230b、氧化物230c或其附近，例如氧化物230b与氧化物230c的界面。另外，当氧化物230b及氧化物230c除了氧以外还包含共同元素(是主要成分)时，可以降低氧化物230b和氧化物230c的界面的缺陷态密度，界面散射给载流子传导带来的影响小，因此可以得到大通态电流。
注意，为了使氧化物230c成为载流子的主要路径，优选的是，氧化物230c中的相对于主要成分的金属元素的铟的原子个数比大于氧化物230b中的相对于主要成分的金属元素的铟的原子个数比。通过将铟的含量多的金属氧化物用于沟道形成区域，可以增大晶体管的通态电流。因此，通过具有这种结构，可以使氧化物230c成为载流子的主要路径。
另外，为了使氧化物230c成为载流子的主要路径，优选氧化物230c的导带底比氧化物230a、氧化物230b及氧化物230d的导带底更远离于真空能级。换言之，氧化物230c的电子亲和势优选大于氧化物230a、氧化物230b及氧化物230d的电子亲和势。
氧化物230b及氧化物230c优选都具有结晶性。尤其是，作为氧化物230b及氧化物230c优选使用在上述实施方式中说明的金属氧化物。另外，氧化物230d也可以具有结晶性。
通过将上述金属氧化物用于氧化物230b及氧化物230c，可以减少氧化物230b及氧化物230c的形成沟道的区域中的杂质及氧空位。因此，可以提供一种其电特性的变动得到抑制，实现稳定的电特性且其可靠性得到提高的晶体管。
另外，可以抑制源电极或漏电极从氧化物230b抽出氧。因此，即使进行加热处理也可以减少从氧化物230b被抽出的氧，所以晶体管200对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。
另外，上述金属氧化物具有容易将氧向垂直于上述金属氧化物所包含的结晶的c轴的方向上移动的性质。因此，可以将氧化物230c所包含的氧高效地供应到氧化物230b。
上述金属氧化物具有结晶性高的致密结构且是杂质、缺陷(氧空位等)少的金属氧化物。尤其是，通过在形成金属氧化物后以金属氧化物不被多晶化的温度(例如，400℃以上且600℃以下)进行加热处理，可以使上述金属氧化物具有结晶性更高的致密结构。如此，通过进一步提高上述金属氧化物的密度，可以进一步降低该上述金属氧化物中的杂质或氧的扩散。
在使用氧化物半导体的晶体管中，如果氧化物半导体中的沟道形成区域存在杂质及氧空位，电特性则容易变动，有时降低可靠性。此外，氧空位附近的氢形成氢进入氧空位中的缺陷(下面有时称为VOH缺陷)而可能会生成成为载流子的电子。因此，当在氧化物半导体的沟道形成区域中包含氧空位时，晶体管会成为常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此，在氧化物半导体的沟道形成区域中，优选尽量减少杂质及氧空位。换言之，优选的是，氧化物半导体中的沟道形成区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
相对于此，通过在氧化物半导体附近设置包含通过加热脱离的氧(以下，有时称为过剩氧)的绝缘体而进行加热处理，采用可以从该绝缘体向氧化物半导体供应氧的结构即可。由此，可以由被供应的氧填补氧化物半导体中的沟道形成区域所包括的氧空位。并且，在被供应的氧与残留在氧化物半导体中的氢起反应时，可以将该氢作为H2O去除(脱水化)。由此，可以抑制在氧化物半导体中形成VOH缺陷。
但是，在源区域或漏区域被供应过剩量的氧时，有可能导致源区域或漏区域的载流子浓度的降低、晶体管200的通态电流的降低或场效应迁移率的降低。并且，供应到源区域或漏区域的氧在衬底的面内产生不均匀，这导致包括晶体管的半导体装置的特性偏差。
因此，在氧化物半导体中，优选被用作沟道形成区域的区域234的载流子浓度得到降低而i型化或实质上i型化，另一方面，优选被用作源区域或漏区域的区域236的载流子浓度较高而n型化。就是说，优选的是，向氧化物半导体的区域234供应氧，防止区域236被供应过剩量的氧。
如上所述，氢进入氧空位中的缺陷(VOH缺陷)可能会生成成为载流子的电子。因此，优选在氧化物半导体中VOH缺陷的扩散得到抑制。VOH缺陷有时作为VOH缺陷扩散，也有时以从氧空位脱离的氢扩散而进入到其他氧空位内的方式扩散。
例如，通过提高用作氧化物230b的金属氧化物的结晶性，可以抑制氧空位中的氢从氧空位脱离或扩散。因此，可以抑制VOH缺陷从源区域或漏区域扩散到沟道形成区域。因此，可以在氧化物半导体中保持被i型化或实质上被i型化的区域及被n型化的区域。由此，可以制造包括可靠性优异的晶体管的半导体装置。另外，可以制造晶体管特性的不均匀少的半导体装置。注意，将在后面说明金属氧化物中的氧空位中的氢扩散或从氧空位脱离。
另外，例如，通过利用溅射法形成绝缘体254，可以将氧注入到绝缘体224。并且，经过氧化物230c将注入到绝缘体224的氧供应到氧化物230b。由此，可以对占区域234的大部分的氧化物230c及氧化物230b的接触于氧化物230c的区域选择性地供应氧。
另外，当作为氧化物230b使用在上述实施方式中说明的金属氧化物时，可以降低氧化物230b中的杂质及氧的扩散。因此，可以降低供应到氧化物230b的区域234的氧扩散到氧化物230b的区域236。
另外，扩散到氧化物230c的过剩氧的一部分也扩散到氧化物230d。与氧化物230c相比，氧不容易扩散到氧化物230d，所以向绝缘体250的氧的扩散相对来说得到抑制。由此，可以抑制通过绝缘体250导电体260被氧化。
如此，可以对氧化物半导体的区域234选择性地供应氧而实现区域234的i型化或实质上的i型化并且可以抑制扩散到被用作源区域或漏区域的区域236的氧而保持区域236的n型化。由此，可以抑制晶体管200的电特性的变动并抑制衬底面内的晶体管200的电特性偏差。
<氧空位中的氢扩散或从氧空位脱离>
在本节中，利用计算评价金属氧化物中的氧空位中的氢扩散或从氧空位脱离。具体而言，利用第一性原理分子动力学计算以及应用化学反应路径寻找方法的第一性原理计算。
<<计算模型1>>
在此，说明用于第一性原理分子动力学计算的计算模型。
作为计算模型，准备单晶In-Ga-Zn氧化物模型以及非晶状态的In-Ga-Zn氧化物模型。以下，将单晶In-Ga-Zn氧化物模型记为c-IGZO模型，将非晶状态的In-Ga-Zn氧化物模型记为a-IGZO模型。注意，a-IGZO模型是利用melt-quench法制造的。
c-IGZO模型及a-IGZO模型的组成都为In：Ga：Zn：O＝1：1：1：4[原子个数比]。另外，c-IGZO模型由56个原子构成，a-IGZO模型由84个原子构成。另外，a-IGZO模型的密度为5.8g/cm3。
接着，在c-IGZO模型及a-IGZO模型各自中，用一个氢原子取代一个氧原子。取代后的c-IGZO模型及a-IGZO模型都具有氢位于氧空位中的缺陷(有时称为VOH缺陷或HO缺陷)。
图22A及图22B分别示出具有VOH缺陷的c-IGZO模型及a-IGZO模型。
以上是计算模型的说明。
<<计算条件1>>
接着，说明第一性原理分子动力学计算的计算条件。
作为第一性原理分子动力学计算使用第一性原理电子状态计算程序VASP。表5示出计算条件。
[表5]
计算程序 VASP
基底函数 平面波
泛函数 GGA-PBE
赝势 PAW
截止能量 500eV
电子数 中性
作为电子状态赝势使用通过PAW法形成的势，作为泛函数使用GGA-PBE。另外，将k点网格设为1×1×1。
注意，计算模型中的晶格向量(轴长及轴间的角度)被固定。也就是说，第一性原理分子动力学计算在粒子数(N)、体积(V)及温度(T)是恒定的条件(NVT系综)下进行。另外，在第一性原理分子动力学计算中，作为控制温度的方法使用Nose-Hoover thermostat。
在将温度设为600℃、800℃或1000℃且将模拟时间设为50p(＝5×10-11)秒的条件下，对具有VOH缺陷的c-IGZO模型及具有VOH缺陷的a-IGZO模型的每一个进行第一性原理分子动力学计算。
<<氧空位中的氢扩散>>
图23A至图23F示出第一性原理分子动力学计算中的氢的轨迹。图23A至图23C是示出具有VOH缺陷的c-IGZO模型中的第一性原理分子动力学计算中的氢的轨迹的图。另外，图23D至图23F是示出具有VOH缺陷的a-IGZO模型中的第一性原理分子动力学计算中的氢的轨迹的图。另外，图23A及图23D是示出将温度设为600℃时的第一性原理分子动力学计算中的氢的轨迹的图。另外，图23B及图23E是示出将温度设为800℃时的第一性原理分子动力学计算中的氢的轨迹的图。另外，图23C及图23F是将温度设为1000℃时的第一性原理分子动力学计算中的氢的轨迹的图。
在图23A至图23C中，在具有VOH缺陷的c-IGZO模型中，在任何温度下氧空位中的氢都留在氧空位内，观察不到该氢从氧空位脱离的举动。
另一方面，在图23D至图23F中，在具有VOH缺陷的a-IGZO模型中，在任何温度下都可观察到氧空位中的氢从氧空位脱离而扩散模型内的举动。另外，可确认到从氧空位脱离的氢键合于晶格氧来扩散的举动。
因此可知，在提高金属氧化物的结晶性时，氧空位中的氢不容易从氧空位脱离。
<<计算模型2>>
接着，说明用于应用化学反应路径寻找方法的第一性原理计算的计算模型。
作为计算模型，准备具有VOH缺陷的c-IGZO模型及a-IGZO模型。
注意，虽然具有VOH缺陷的c-IGZO模型的组成及密度与在<<计算条件1>>中说明的具有VOH缺陷的c-IGZO模型相同，但是其构成原子个数不同。具体而言，具有VOH缺陷的c-IGZO模型由112个原子构成。
另外，作为具有VOH缺陷的a-IGZO模型使用在<<计算条件1>>中说明的具有VOH缺陷的a-IGZO模型。
<<计算条件2>>
接着，说明应用化学反应路径寻找方法的第一性原理计算的计算条件。
在第一性原理计算中利用第一性原理电子状态计算程序VASP，应用化学反应路径寻找方法的NEB(Nudged Elastic Band)法。NEB法是指如下方法：从初始状态及最终状态寻找连接该两个状态的状态中所需要的能量最低的状态的方法。活化能是路径内的最大能量与路径上最稳定的结构的能量之差。
在应用NEB法的第一性原理计算中使用表5所示的计算条件。注意，具有VOH缺陷的c-IGZO模型的k点网格为2×2×3，具有VOH缺陷的a-IGZO模型的k点网格为2×2×2。
图24示出具有VOH缺陷的c-IGZO模型中的氧空位中的氢从氧空位脱离的路径。在具有VOH缺陷的c-IGZO模型中，对图24中以箭头表示的四个路径(路径A至路径D)进行应用NEB法的计算。
注意，非晶状态的结构具有任意性，所以难以进行应用NEB法的计算。于是，在以600℃的温度对具有VOH缺陷的a-IGZO模型进行的第一性原理分子动力学计算中，将氧空位中的氢从氧空位脱离之前的原子结构作为初始状态，并将氧空位中的氢从氧空位脱离之后的原子结构作为最终状态。使用初始状态的原子结构以及最终状态的原子结构进行应用NEB法的计算。在本计算中，准备45组初始状态的原子结构和最终状态的原子结构。就是说，在具有VOH缺陷的a-IGZO模型中，对45个路径进行应用NEB法的计算。
<<活化能>>
图25A及图25B示出应用NEB法的计算而得的氧空位中的氢从氧空位脱离的过程中的能量推移。图25A是示出具有VOH缺陷的c-IGZO模型中的路径C(参照图24)的能量推移的图。另外，图25B是示出具有VOH缺陷的a-IGZO模型中的有个路径的能量推移的图。在图25A及图25B中，横轴表示反应坐标，纵轴表示能量(eV)。
根据图25A及图25B可知，在具有VOH缺陷的c-IGZO模型的路径C中，氧空位中的氢从氧空位脱离所需的能量(活化能)为1.50eV，在具有VOH缺陷的a-IGZO模型中，该能量为0.85eV。
图26A至图26G示出图25A的横轴所示的数字的反应坐标处的原子结构。图26A至图26G分别是图25A的横轴所示的数字1至7的反应坐标处的原子结构。另外，图27A至图27G示出图25B的横轴所示的数字的反应坐标处的原子结构。图27A至图27G分别是图25B的横轴所示的数字1至7的反应坐标处的原子结构。
根据图27A至图27G可确认到如下举动：在具有VOH缺陷的a-IGZO模型中，俘获氢的氧接近于该氢，由此辅助氢从氧空位脱离。因此，可推测为：与具有VOH缺陷的c-IGZO模型相比，在具有VOH缺陷的a-IGZO模型中与氢从氧空位脱离有关的活化能下降。
接着，根据算出了的活化能和如下算式算出反应频率Γ。
[算式4]
Figure BDA0003390422310000661
在上述算式中，Ea为活化能，kB为玻尔兹曼常数，T为绝对温度，ν为频率因子。
表6示出算出了的反应频率Γ。注意，反应频率Γ在将频率因子ν假设为1013s-1并将绝对温度T设为125℃下算出。
[表6]
模型 活化能E<sub>a</sub>[eV] 反应频率Γ[s<sup>-1</sup>]
具有V<sub>O</sub>H的c-IGZO 1.50 9.62×10<sup>-7</sup>
具有V<sub>O</sub>H的a-IGZO 0.85 1.69×10<sup>2</sup>
从表6所示的反应频率Γ的值可知，具有VOH缺陷的a-IGZO模型中的氢在125℃下容易从氧空位脱离。另一方面，可知具有VOH缺陷的c-IGZO模型中的氢在125℃下不容易从氧空位脱离。另外，可知与具有VOH缺陷的a-IGZO模型相比，具有VOH缺陷的c-IGZO模型中的氢在125℃下不容易从氧空位脱离。因此可知，在提高金属氧化物的结晶性时，氧空位中的氢不容易从氧空位脱离。
表7示出图24中以箭头表示的四个路径(路径A至路径D)各自的活化能。
[表7]
路径 活化能E<sub>a</sub>(eV)
A 1.82
B 1.52
C 1.50
D 1.71
从表7可知，在具有VOH缺陷的c-IGZO模型中，路径C的活化能在路径A至路径D中最小。
图28是具有VOH缺陷的a-IGZO模型的45个路径的活化能的直方图。在图28中，横轴表示活化能Ea(eV)，纵轴表示路径个数(Number of structures)。在具有VOH缺陷的a-IGZO模型的45个路径中，活化能Ea的平均值为0.75eV，活化能Ea的最小值为0.25eV。
从表7及图28可知，与具有VOH缺陷的c-IGZO模型相比，具有VOH缺陷的a-IGZO模型的氧空位中的氢从氧空位脱离所需的能量(活化能)非常小。
如上所述，通过提高金属氧化物的结晶性，可以抑制氧空位中的氢脱离。因此，通过将结晶性高的金属氧化物用于氧化物230，可以抑制氢从源区域或漏区域扩散到沟道形成区域。因此，可以在氧化物半导体中保持被i型化或实质上被i型化的区域及被n型化的区域。由此，可以制造包括可靠性优异的晶体管的半导体装置。另外，可以制造晶体管特性的不均匀少的半导体装置。另外，可以提供能够进行微型化的半导体装置。
以上说明了金属氧化物中的氧空位中的氢扩散或从氧空位脱离。
氧化物230d优选包含构成用于氧化物230c的金属氧化物的金属元素中的至少一个，更优选包含所有该金属元素。例如，优选的是，作为氧化物230c使用In-M-Zn氧化物、In-Zn氧化物或氧化铟，作为氧化物230d使用In-M-Zn氧化物、M-Zn氧化物或元素M的氧化物。由此，可以降低氧化物230c与氧化物230d的界面的缺陷态密度。
另外，氧化物230d优选为比氧化物230c抑制氧的扩散或透过的金属氧化物。通过在绝缘体250与氧化物230c之间设置氧化物230d，可以防止绝缘体280所包含的氧扩散到绝缘体250。由此，该氧可以通过氧化物230c高效地供应到氧化物230b。
另外，当用于氧化物230d的金属氧化物中的相对于主要成分的金属元素的In的原子个数比小于用于氧化物230c的金属氧化物中的相对于主要成分的金属元素的In的原子个数比时，可以抑制In扩散到绝缘体250一侧。由于绝缘体250被用作栅极绝缘体，因此在In进入绝缘体250等的情况下导致晶体管的特性不良。因此，通过在氧化物230c与绝缘体250之间设置氧化物230d，可以提供一种可靠性高的半导体装置。
在此，在氧化物230a、氧化物230b、氧化物230c及氧化物230d的接合部中，导带底平缓地变化。换言之，也可以将上述情况表达为氧化物230a、氧化物230b、氧化物230c及氧化物230d的接合部的导带底连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面、氧化物230b与氧化物230c的界面以及氧化物230c与氧化物230d的界面的混合层的缺陷态密度。
具体而言，通过使氧化物230a与氧化物230b、氧化物230b与氧化物230c以及氧化物230c与氧化物230d除了包含氧之外还包含共同元素作为主要成分，可以形成缺陷态密度低的混合层。例如，在氧化物230b为In-M-Zn氧化物的情况下，作为氧化物230a、氧化物230c及氧化物230d也可以使用In-M-Zn氧化物、M-Zn氧化物、元素M的氧化物、In-Zn氧化物、氧化铟等。
具体而言，作为氧化物230a使用In：M：Zn＝1：3：4[原子个数比]或其附近的组成或者In：M：Zn＝1：1：0.5[原子个数比]或其附近的组成的金属氧化物，即可。另外，作为氧化物230b及氧化物230c，使用In：M：Zn＝1：1：1[原子个数比]或其附近的组成、或者In：M：Zn＝4：2：3[原子个数比]或其附近的组成的金属氧化物，即可。另外，作为氧化物230d，使用In:M:Zn＝1:3:4[原子个数比]或其附近的组成、M:Zn＝2:1[原子个数比]或其附近的组成、M:Zn＝2:5[原子个数比]或其附近的组成的金属氧化物、或者元素M的氧化物，即可。注意，附近的组成包括所希望的原子个数比的±30％的范围。另外，作为元素M优选使用镓。
通过作为氧化物230a、氧化物230b、氧化物230c及氧化物230d采用上述结构，可以降低氧化物230a与氧化物230b的界面、氧化物230b与氧化物230c的界面及氧化物230c与氧化物230d的界面的缺陷态密度。因此，界面散射给载流子传导带来的影响减少，从而晶体管200可以得到大通态电流及高频率特性。
另外，在从晶体管的沟道长度的截面看时，优选的是，氧化物230b设置有槽部且包含CAAC-OS的氧化物230c埋入于该槽部。此时，氧化物230c以覆盖该槽部的内壁(侧壁及底面)的方式配置。
另外，在晶体管的沟道长度方向上的截面中，氧化物230b的槽部的深度优选与氧化物230c的厚度大致一致。换言之，与氧化物230b重叠的区域中的氧化物230c的顶面优选与氧化物230b和氧化物243a或氧化物243b的界面大致对齐。例如，当以绝缘体222的底面为基准时，氧化物230b和氧化物243a或氧化物243b的界面的高度与氧化物230c和氧化物230d的界面的高度之差优选为氧化物230c的厚度以下，更优选为氧化物230c的厚度的一半以下。
通过采用上述结构，在晶体管中，可以降低VOH等缺陷或杂质的影响而在氧化物230c中形成沟道。因此，可以使晶体管具有良好的电特性。并且，可以提供一种晶体管特性的不均匀少且可靠性高的半导体装置。
注意，在图21B中，埋入有导电体260等的开口(包括氧化物230b的槽部)的侧面与氧化物230b的被形成面大致垂直，但是本发明的一个方式不局限于此。该开口的底部也可以为具有平缓曲面的U字型形状。
在此，在氧化物230c中，在上述实施方式中说明的金属氧化物所包含的结晶的c轴优选朝向与氧化物230c的被形成面或接触于氧化物230d的面大致垂直的方向。因此，具有以与上述开口的底面及侧面大致平行的方式结晶层延伸的区域。注意，更优选氧化物230d也具有与氧化物230c相同的结晶结构。
另外，如图21C所示，在从晶体管200的沟道宽度的截面看时，也可以在氧化物230b的侧面与氧化物230b的顶面之间具有弯曲面。就是说，该侧面的端部和该顶面的端部也可以弯曲(以下，也称为圆形)。
上述弯曲面的曲率半径优选大于0nm且小于与导电体242a或导电体242b重叠的区域的氧化物230b的膜厚度或者小于氧化物230b顶面的不具有上述弯曲面的区域的一半长度。具体而言，上述弯曲面的曲率半径大于0nm且为20nm以下，优选为1nm以上且15nm以下，更优选为2nm以上且10nm以下。通过采用上述形状，可以提高在后面工序中形成的绝缘体250及导电体260的该槽部的覆盖性。另外，可以防止氧化物230b顶面的不具有上述弯曲面的区域的长度减小而抑制晶体管200的通态电流、迁移率的下降。由此，可以提供一种具有良好电特性的半导体装置。
注意，氧化物230c也可以设置在每个晶体管200中。换言之，晶体管200的氧化物230c也可以不接触于与该晶体管200相邻的晶体管200的氧化物230c。另外，也可以将晶体管200的氧化物230c和相邻于该晶体管200的晶体管200的氧化物230c分离。换言之，氧化物230c也可以不配置在晶体管200和相邻于该晶体管200的晶体管200之间。
在多个晶体管200配置在沟道宽度方向上的半导体装置具有上述结构时，在晶体管200中分别独立地设置氧化物230c。因此，可以抑制晶体管200和相邻于该晶体管200的晶体管200之间产生寄生晶体管而可以抑制产生沿着导电体260的泄漏路径。因此，可以提供一种具有良好电特性且可以实现微型化或高集成化的半导体装置。
例如，当将在晶体管200的沟道宽度方向上彼此相对的晶体管200的氧化物230c的侧端部和相邻于该晶体管200的晶体管200的氧化物230c的侧端部之距离表示为L1时，将L1设定为大于0nm。另外，当将在晶体管200的沟道宽度方向上彼此相对的晶体管200的氧化物230a的侧端部和相邻于该晶体管200的晶体管200的氧化物230a的侧端部之距离表示为L2时，相对于L2的L1的比(L1/L2)的值优选大于0且小于1，更优选为0.1以上且0.9以下，进一步优选为0.2以上且0.8以下。另外，L2也可以为彼此相对的晶体管200的氧化物230b的侧端部和相邻于晶体管200的晶体管200的氧化物230b的侧端部之距离。
通过减小上述相对于L2的L1的比(L1/L2)，即使在晶体管200和相邻于该晶体管200的晶体管200之间的不设置氧化物230c的区域产生错位，也可以将晶体管200的氧化物230c和相邻于该晶体管200的晶体管200的氧化物230c分离。
另外，通过增大上述相对于L2的L1的比(L1/L2)，即使减小晶体管200和相邻于该晶体管200的晶体管200之间的间隔，也可以确保最小加工尺寸的宽度，可以使半导体装置进一步微型化或高集成化。
注意，导电体260、绝缘体250都在相邻的晶体管200间共同使用。换言之，晶体管200的导电体260具有与该晶体管200相邻的晶体管200的导电体260连续地设置的区域。另外，晶体管200的绝缘体250具有与该晶体管200相邻的晶体管200的绝缘体250连续地设置的区域。
另外，通过采用上述结构，氧化物230d在晶体管200和相邻于该晶体管200的晶体管200之间具有接触于绝缘体224的区域。晶体管200的氧化物230d也可以与相邻于该晶体管200的晶体管200的氧化物230d彼此分离。此时，绝缘体250在晶体管200和相邻于该晶体管200的晶体管200之间具有接触于绝缘体224的区域。
绝缘体212、绝缘体214、绝缘体254、绝缘体282、绝缘体283、绝缘体284及绝缘体286优选被用作抑制水、氢等杂质从衬底一侧或晶体管200的上方扩散到晶体管200的阻挡绝缘膜。因此，绝缘体212、绝缘体214、绝缘体254、绝缘体282、绝缘体283、绝缘体284及绝缘体286优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
另外，在本说明书中，阻挡绝缘膜是指具有阻挡性的绝缘膜。注意，在本说明书中，阻挡性是指抑制所对应的物质的扩散的功能(也可以说透过性低)。或者，阻挡性是指具有俘获或固定对应的物质(也称为吸杂)的功能。
例如，优选的是，作为绝缘体212、绝缘体283及绝缘体284使用氮化硅等，作为绝缘体214、绝缘体254及绝缘体282使用氧化铝等。由此，可以抑制水、氢等杂质经过绝缘体212及绝缘体214从衬底一侧扩散到晶体管200一侧。或者，可以抑制绝缘体224等中的氧通过绝缘体212及绝缘体214扩散至衬底一侧。如此，优选采用由具有抑制水、氢等杂质及氧的扩散的功能的绝缘体212、绝缘体214、绝缘体254、绝缘体282、绝缘体283及绝缘体284围绕晶体管200的结构。
另外，有时优选降低绝缘体212、绝缘体284及绝缘体286的电阻率。例如，通过使绝缘体212、绝缘体284及绝缘体286的电阻率约为1×1013Ωcm，在半导体装置制造工序的利用等离子体等的处理中，有时绝缘体212、绝缘体284及绝缘体286可以缓和导电体205、导电体242a、导电体242b、导电体260、导电体246a或导电体246b的电荷积聚。绝缘体212、绝缘体284及绝缘体286的电阻率优选为1×1010Ωcm以上且1×1015Ωcm以下。
注意，也可以并不一定需要设置绝缘体283或绝缘体284。
此外，绝缘体216及绝缘体280的介电常数优选比绝缘体214低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体216及绝缘体280，适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。
导电体205有时被用作第二栅电极。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200的阈值电压(Vth)。尤其是，通过对导电体205供应负电位，可以使晶体管200的Vth更大且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260供应的电位为0V时的漏极电流。
导电体205以与氧化物230及导电体260重叠的方式配置。
另外，如图21A所示，导电体205优选比氧化物230中的不与导电体242a及导电体242b重叠的区域大。尤其是，如图21C所示，导电体205优选延伸到氧化物230a及氧化物230b的与沟道宽度方向交叉的端部的外侧的区域。就是说，优选在氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕氧化物230的沟道形成区域。在本说明书中，将由第一栅电极及第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
在本说明书等中，S-channel结构的晶体管是指由一对栅电极中的一方及另一方的电场电围绕沟道形成区域的晶体管的结构。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以实现对短沟道效应的耐性得到提高的晶体管，换言之，可以实现不容易发生短沟道效应的晶体管。
此外，如图21C所示，将导电体205延伸来用作布线。但是，本发明不局限于此，也可以在导电体205下设置被用作布线的导电体。此外，不一定需要在每一个晶体管中设置一个导电体205。例如，在多个晶体管中可以共同使用导电体205。
另外，在晶体管200中，导电体205层叠有导电体205a与导电体205b，但是本发明不局限于此。例如，导电体205也可以具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
在此，作为导电体205a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
通过作为导电体205a使用具有抑制氧扩散的功能的导电材料，可以抑制导电体205b被氧化而导电率降低。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌、氧化钌等。由此，作为导电体205a可以采用上述导电材料的单层或叠层。例如，导电体205a可以具有钽、氮化钽、钌或氧化钌与钛或氮化钛的叠层结构。
作为导电体205b，优选使用以钨、铜或铝为主要成分的导电材料。在附图中，导电体205b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体222优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。此外，绝缘体222优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，与绝缘体224相比，绝缘体222优选具有抑制氢和氧中的一方或双方的扩散的功能。
绝缘体222优选使用包含作为绝缘材料的铝和铪中的一方或双方的氧化物的绝缘体。作为该绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放到衬底一侧或氢等杂质从晶体管200的周围部扩散到氧化物230的层。因此，通过设置绝缘体222，可以抑制氢等杂质扩散到晶体管200的内侧，而可以抑制在氧化物230中生成氧空位。另外，可以抑制导电体205与绝缘体224或氧化物230所包含的氧起反应。
另外，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。或者，也可以对上述绝缘体进行氮化处理。此外，绝缘体222还可以在上述绝缘体上层叠有氧化硅、氧氮化硅或氮化硅。
此外，作为绝缘体222，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)、(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
在此，在与氧化物230接触的绝缘体224中，优选通过加热使氧脱离。例如，作为绝缘体224适当地使用氧化硅、氧氮化硅等，即可。通过以与氧化物230接触的方式设置包含氧的绝缘体，可以减少氧化物230中的氧空位，从而可以提高晶体管200的可靠性。
具体而言，作为绝缘体224优选使用通过加热使一部分氧脱离的氧化物材料，即具有过剩氧区域的绝缘体材料。通过加热使氧脱离的氧化膜是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中的氧分子的脱离量为1.0×1018molecules/cm3以上，优选为1.0×1019molecules/cm3以上，进一步优选为2.0×1019molecules/cm3以上，或者3.0×1020molecules/cm3以上的氧化物膜。进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
另外，也可以在上述具有过剩氧区域的绝缘体和氧化物230彼此接触的状态下进行加热处理、微波处理和RF处理中的任一个或多个处理。通过进行该处理，可以去除氧化物230中的水或氢。另外，一部分氢有时扩散到导电体242a及导电体242b或者被导电体242a及导电体242b俘获(也称为吸杂)。
另外，上述微波处理例如优选使用产生高密度等离子体的功率的装置或对衬底一侧施加RF的功率的装置。例如，通过使用包含氧的气体并使用高密度等离子体，可以生成高密度的氧自由基，并且通过对衬底一侧施加RF，可以将由高密度等离子体生成的氧自由基高效地引入氧化物230或氧化物230附近的绝缘体中。另外，在上述微波处理中，压力为133Pa以上，优选为200Pa以上，更优选为400Pa以上即可。另外，作为向进行微波处理的装置内导入的气体例如使用氧及氩，并且该微波处理在氧流量比(O2/(O2+Ar))为50％以下，优选为10％以上且30％以下的条件下进行。
另外，在晶体管200的制造工程中，加热处理优选在氧化物230的表面露出的状态下进行。该加热处理例如优选以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，优选在氧气氛下进行加热处理。由此，对氧化物230供应氧，从而可以减少氧空位。加热处理也可以在减压状态下进行。或者，加热处理也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理之后，在氮气体或惰性气体气氛下连续进行加热处理。
通过对氧化物230进行加氧化处理，可以使所供应的氧填补氧化物230中的氧空位。再者，在所供应的氧与留在氧化物230中的氢起反应时，可以去除该氢作为H2O。由此，可以抑制留在氧化物230中的氢与氧空位再结合而形成VOH。
此外，绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
氧化物243a及氧化物243b也可以设置在氧化物230b上。
氧化物243a及氧化物243b优选具有抑制氧透过的功能。通过在被用作源电极或漏电极的导电体242a(导电体242b)与氧化物230b之间配置具有抑制氧的透过的功能的氧化物243a(氧化物243b)，导电体242a(导电体242b)与氧化物230b之间的电阻被减少，所以是优选的。通过采用这样的结构，可以提高晶体管200的电特性及晶体管200的可靠性。另外，在能够充分降低导电体242a(导电体242b)与氧化物230b间的电阻的情况下，也可以不设置氧化物243a(氧化物243b)。
作为氧化物243a及氧化物243b也可以使用包含元素M的金属氧化物。尤其是，作为元素M优选使用铝、镓、钇或锡。氧化物243a及氧化物243b的元素M的浓度优选比氧化物230b高。此外，作为氧化物243a及氧化物243b也可以使用氧化镓。另外，作为氧化物243a及氧化物243b也可以使用In-M-Zn氧化物等金属氧化物。具体而言，用于氧化物243a及氧化物243b的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于In的元素M的原子个数比。此外，氧化物243a及氧化物243b的厚度优选为0.5nm以上且5nm以下，更优选为1nm以上且3nm以下，进一步优选为1nm以上且2nm以下。另外，氧化物243a及氧化物243b优选具有结晶性。在氧化物243a及氧化物243b具有结晶性的情况下，可以有效地抑制氧化物230中的氧的释放。例如，在氧化物243a及氧化物243b具有六方晶等结晶结构的情况下，有时可以抑制氧化物230中的氧的释放。
导电体242a设置在氧化物243a上，导电体242b设置在氧化物243b上。导电体242a及导电体242b分别用作晶体管200的源电极或漏电极。
作为导电体242a及导电体242b，例如优选使用包含钽的氮化物、包含钛的氮化物、包含钼的氮化物、包含钨的氮化物、包含钽及铝的氮化物、包含钛及铝的氮化物等。在本发明的一个方式中，尤其优选采用包含钽的氮化物。此外，例如也可以使用氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。这些材料是不容易被氧化的导电材料或者即使吸收氧也维持导电性的材料，所以是优选的。
有时在导电体242a(导电体242b)的侧面与导电体242a(导电体242b)的顶面之间具有弯曲面。就是说，侧面的端部和顶面的端部有时弯曲。例如，在该弯曲面在导电体242a及导电体242b各自的端部具有3nm以上且10nm以下，更优选为5nm以上且6nm以下的曲率半径。当端部不具有角部时，可以提高后面的成膜工序中的膜的覆盖性。
在不设置氧化物243a(氧化物243b)时，导电体242a(导电体242b)与氧化物230b或氧化物230c接触，所以有时氧化物230b或氧化物230c中的氧向导电体242a(导电体242b)扩散而导电体242a(导电体242b)被氧化。当导电体242a及导电体242b被氧化时，导电体242a及导电体242b的导电率下降的可能性高。注意，也可以将氧化物230b或氧化物230c中的氧扩散到导电体242a及导电体242b的情况称为导电体242a及导电体242b吸收氧化物230b或氧化物230c中的氧。
另外，在氧化物230b或氧化物230c中的氧向导电体242a及导电体242b扩散时，有时在导电体242a与氧化物230b间以及导电体242b与氧化物230b间或者在导电体242a与氧化物230c间以及导电体242b与氧化物230c间形成层。该层由于其氧含量比导电体242a或导电体242b多，因此可以估计具有绝缘性。此时，导电体242a或导电体242b、该层、氧化物230b或氧化物230c的三层结构可以看作由金属-绝缘体-半导体形成的三层结构，也可以看作MIS(Metal-Insulator-Semiconductor)结构或以MIS结构为主的二极管接合结构。
注意，有时包含在氧化物230b、氧化物230c等中的氢扩散到导电体242a或导电体242b。尤其是，通过作为导电体242a及导电体242b使用包含钽的氮化物，有时包含在氧化物230b、氧化物230c等中的氢容易扩散到导电体242a或导电体242b，该扩散的氢与导电体242a或导电体242b所包含的氮键合。也就是说，有时包含在氧化物230b、氧化物230c等中的氢被导电体242a或导电体242b吸收。
绝缘体254以覆盖氧化物230a的侧面、氧化物230b的侧面、氧化物243a的侧面、氧化物243b的侧面、导电体242a的侧面、导电体242a的顶面、导电体242b的侧面及导电体242b的顶面的方式设置。
绝缘体254优选具有抑制氧扩散的功能。例如，绝缘体254优选具有与绝缘体280相比进一步抑制氧的扩散的功能。作为绝缘体254例如优选形成包含铝和铪中的一方或双方的氧化物的绝缘体。
此外，作为绝缘体254优选通过偏压溅射法在含氧气氛下形成氧化铝或氧化铪。偏压溅射法是在对衬底施加RF功率的同时进行溅射的方法。通过对衬底施加RF功率，衬底的电位相对于等离子体电位成为负电位(偏置电位)，等离子体中的+离子被该偏置电位加速而注入到衬底。偏置电位可以根据施加到衬底的RF功率的大小控制。由此，通过偏压溅射法在含氧气氛下形成氧化铝或氧化铪可以对绝缘体224注入氧。
在偏压溅射法中，可以根据施加到衬底的RF功率的大小控制注入到成为绝缘体254的基底的绝缘体224的氧量。例如，作为RF功率，将0.31W/cm2以上，优选为0.62W/cm2以上，更优选为1.86W/cm2以上的偏压施加到衬底即可。换言之，可以使用形成绝缘体254时的RF功率使氧量改变为适合于晶体管的特性的量而注入。另外，可以注入适合于提高晶体管的可靠性的量的氧。另外，RF的频率优选为10MHz以上。典型的是13.56MHz。RF的频率越高，越可以减少对衬底造成的损伤。因此，通过调整施加到衬底的RF功率可以控制注入到绝缘体224的氧量，所以可以使注入到绝缘体224的氧量最优化。
如此，绝缘体254具有对成为基底的膜注入氧的功能，但是绝缘体254本身具有抑制氧的透过的功能。由此，可以防止在后面的工序中在绝缘体254上形成绝缘体280而使氧从绝缘体280扩散时，氧从绝缘体280直接扩散到氧化物230a、氧化物230b、成为氧化物243a及氧化物243b的氧化物层以及成为导电体242a及导电体242b的导电层。
通过设置上述绝缘体254，可以将氧化物230a、氧化物230b、氧化物243a、氧化物243b、导电体242a及导电体242b与绝缘体280分离。因此，可以抑制氧从绝缘体280直接扩散到氧化物230a、氧化物230b、氧化物243a、氧化物243b、导电体242a及导电体242b。由此，可以防止过量氧供应到氧化物230的源区域及漏区域而源区域及漏区域的载流子浓度降低。另外，可以防止导电体242a及导电体242b过度地被氧化而使电阻率增大，由此可以抑制通态电流降低。
绝缘体250优选以与氧化物230d的至少一部分接触的方式配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
绝缘体250与绝缘体224同样地优选使用通过加热释放氧的绝缘体形成。通过作为绝缘体250以与氧化物230d的至少一部分接触的方式设置通过加热释放氧的绝缘体，可以有效地对氧化物230的沟道形成区域供应氧而减少氧化物230中的沟道形成区域的氧空位。因此，可以提供抑制电特性变动而实现稳定的电特性并提高了可靠性的晶体管。与绝缘体224同样，优选降低绝缘体250中的水、氢等杂质的浓度。绝缘体250的厚度优选为1nm以上且20nm以下。
注意，在图21B及图21C中示出绝缘体250的结构为单层，但是也可以为两层以上的叠层结构。在绝缘体250具有两层的叠层结构时，优选的是，绝缘体250的下层使用通过加热释放氧的绝缘体形成，并且绝缘体250的上层使用具有抑制氧的扩散的功能的绝缘体形成。通过具有上述结构，可以抑制包含在绝缘体250的下层的氧扩散到导电体260。换言之，可以抑制对氧化物230供应的氧量的减少。另外，可以抑制包含在绝缘体250的下层的氧所导致的导电体260的氧化。例如，绝缘体250的下层可以使用可用于上述绝缘体250的材料形成，并且绝缘体250的上层可以使用与绝缘体222相同的材料形成。
注意，在作为绝缘体250的下层使用氧化硅或氧氮化硅等的情况下，作为绝缘体250的上层可以使用相对介电常数高的high-k材料的绝缘材料。通过使栅极绝缘体具有绝缘体250的下层与绝缘体250的上层的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。另外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。
具体而言，作为绝缘体250的上层可以使用选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、镁等中的一种或两种以上的金属氧化物或者可用于氧化物230的金属氧化物。特别是，优选使用包含铝和铪中的一方或双方的氧化物的绝缘体。
通过使绝缘体250具有两层叠层结构，利用绝缘体250的物理厚度保持导电体260与氧化物230之间的距离，由此可以抑制导电体260与氧化物230之间的泄漏电流。另外，可以容易调节导电体260与氧化物230之间的物理距离及从导电体260施加到氧化物230的电场强度。
此外，也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制氧从绝缘体250扩散到导电体260。通过设置抑制氧的扩散的金属氧化物，从绝缘体250扩散到导电体260的氧被抑制。换言之，可以抑制对氧化物230供应的氧量的减少。另外，可以抑制包含在绝缘体250的氧所导致的导电体260的氧化。
注意，上述金属氧化物优选具有第一栅电极的一部分的功能。例如，可以将可用于氧化物230的金属氧化物作为上述金属氧化物使用。在此情况下，通过利用溅射法形成导电体260a，可以降低上述金属氧化物的电阻率而使其成为导电体。上述导电体可以称为OC(Oxide Conductor)电极。
通过设置上述金属氧化物，可以提高晶体管200的通态电流，而无需减少来自导电体260的电场的影响。
导电体260优选包括导电体260a以及配置在导电体260a上的导电体260b。例如，优选以包围导电体260b的底面及侧面的方式配置导电体260a。另外，如图21B及图21C所示，导电体260的顶面以与绝缘体250的顶面、氧化物230d的顶面及氧化物230c的顶面大致对齐的方式配置。虽然在图21B及图21C中导电体260具有导电体260a和导电体260b的两层结构，但是也可以具有单层结构或三层以上的叠层结构。
在此，作为导电体260a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
此外，当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌、氧化钌等。
另外，由于导电体260还被用作布线，所以优选使用导电性高的导电体。例如，导电体260b可以使用钨、铜或铝为主要成分的导电材料。另外，导电体260b可以具有叠层结构，例如可以具有钛或氮化钛与上述导电材料的叠层结构。
另外，在晶体管200中，以填埋形成于绝缘体280等的开口的方式自对准地形成导电体260。通过如此形成导电体260，可以在导电体242a和导电体242b之间的区域中无需对准并确实地配置导电体260。
另外，如图21C所示，在晶体管200的沟道宽度方向上，导电体260的导电体260不与氧化物230b重叠的区域的底面优选比氧化物230b的底面低。通过采用被用作栅电极的导电体260隔着绝缘体250等覆盖氧化物230b的沟道形成区域的侧面及顶面的结构，容易使导电体260的电场作用于氧化物230b的沟道形成区域整体。由此，可以提高晶体管200的通态电流及频率特性。以绝缘体222的底面为基准时的氧化物230a及氧化物230b不与导电体260重叠的区域中的导电体260的底面的高度和氧化物230b的底面的高度之差为0nm以上且100nm以下，优选为3nm以上且50nm以下，更优选为5nm以上且20nm以下。
绝缘体280设置在绝缘体254上。此外，绝缘体280的顶面也可以被平坦化。
另外，优选降低绝缘体280中的水、氢等杂质的浓度。此外，优选的是，绝缘体280的氢浓度低，并且绝缘体280包括氧过剩区域或者包含过剩氧，例如，可以使用与绝缘体216相同的材料形成。此外，绝缘体280也可以具有层叠上述材料的结构，例如，也可以具有通过溅射法形成的氧化硅膜及层叠于其上且通过CVD法形成的氧氮化硅膜的叠层结构。另外，也可以在其上方还层叠氮化硅。
绝缘体282或绝缘体283优选被用作抑制水、氢等杂质从上方扩散到绝缘体280的阻挡绝缘膜。另外，绝缘体282或绝缘体283优选被用作抑制氧透过的阻挡绝缘膜。作为绝缘体282及绝缘体283，例如使用氧化铝、氮化硅或氮氧化硅等绝缘体，即可。例如，作为绝缘体282使用对氧具有高阻挡性的氧化铝，并且作为绝缘体283使用对氢具有高阻挡性的氮化硅即可。
作为导电体240a及导电体240b，优选使用以钨、铜或铝为主要成分的导电材料。
此外，导电体240a及导电体240b也可以各自具有叠层结构。当作为导电体240a及导电体240b各自采用叠层结构时，作为与绝缘体284、绝缘体283、绝缘体282、绝缘体280及绝缘体254接触的导电体优选使用具有抑制水、氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌、氧化钌等。可以以单层或叠层使用具有抑制水、氢等杂质的透过的功能的导电材料。此外，可以防止包含在绝缘体284的上方的层的水、氢等杂质通过导电体240a及导电体240b混入到氧化物230。
作为绝缘体241a及绝缘体241b，例如使用氮化硅、氧化铝或氮氧化硅等绝缘体，即可。因为绝缘体241a及绝缘体241b与绝缘体254接触地设置，所以可以抑制包含在绝缘体280等中的水、氢等杂质经过导电体240a及导电体240b混入氧化物230。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。此外，可以防止绝缘体280所包含的氧被导电体240a及导电体240b吸收。
此外，也可以配置与导电体240a的顶面接触且被用作布线的导电体246a以及与导电体240b的顶面接触且被用作布线的导电体246b。导电体246a及导电体246b优选使用以钨、铜或铝为主要成分的导电材料。另外，导电体246a及导电体246b都可以具有叠层结构，例如，可以具有钛或氮化钛与上述导电材料的叠层结构。此外，该导电体也可以以嵌入绝缘体的开口中的方式形成。
绝缘体286设置在导电体246a、导电体246b及绝缘体284上。由此，导电体246a的顶面、导电体246a的侧面、导电体246b的顶面及导电体246b的侧面与绝缘体286接触，导电体246a的底面及导电体246b的底面与绝缘体284接触。也就是说，导电体246a及导电体246b都可以采用由绝缘体284及绝缘体286包围的结构。通过采用这样结构，可以抑制氧从外部透过而防止导电体246a及导电体246b氧化。另外，可以防止水、氢等杂质从导电体246a及导电体246b扩散到外部，所以是优选的。
<半导体装置的构成材料>
以下，说明可用于半导体装置的构成材料。
<<衬底>>
作为形成晶体管200的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出以硅或锗等为材料的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。并且，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如为SOI(Silicon On Insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。
<<绝缘体>>
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
另外，作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，通过由具有抑制氢等杂质及氧的透过的功能的绝缘体围绕使用金属氧化物的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮化铝、氮氧化硅、氮化硅等金属氮化物。
此外，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230的结构，可以填补氧化物230所包含的氧空位。
<<导电体>>
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用含有包含在被形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。此外，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。另外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成有沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
<半导体装置的变形例子>
以下，参照图29A至图29D说明本发明的一个方式的半导体装置的一个例子。
图29A示出半导体装置的俯视图。此外，图29B分别是沿着图29A中的A1-A2的点划线的部分的截面图。此外，图29C分别是沿着图29A中的A3-A4的点划线的部分的截面图。此外，图29D分别是沿着图29A中的A5-A6的点划线的部分的截面图。在图29A的俯视图中，为了容易理解，省略部分构成要素。
注意，在图29A至图29D所示的半导体装置中，对具有与<半导体装置的结构例子>所示的半导体装置的构成要素相同的功能的构成要素附加相同的附图标记。注意，本节中的构成半导体装置的材料可以使用在<半导体装置的结构例子>中详细说明的材料。
<<半导体装置的变形例子1>>
图29A至图29D所示的半导体装置是图21A至图21D所示的半导体装置的变形例子。图29A至图29D所示的半导体装置与图21A至图21D所示的半导体装置的不同之处在于：绝缘体283的形状；包括绝缘体287及绝缘体274；以及不包括绝缘体284。
在图29A至图29D所示的半导体装置中，绝缘体214、绝缘体216、绝缘体222、绝缘体224、绝缘体254、绝缘体280及绝缘体282被图案化。另外，绝缘体287及绝缘体283覆盖绝缘体214、绝缘体216、绝缘体222、绝缘体224、绝缘体254、绝缘体280及绝缘体282。也就是说，绝缘体287与绝缘体282的顶面、绝缘体282的侧面、绝缘体280的侧面、绝缘体254的侧面、绝缘体224的侧面、绝缘体222的侧面、绝缘体216的侧面、绝缘体214的侧面、绝缘体212的顶面接触，绝缘体283与绝缘体287的顶面及侧面接触。由此，氧化物230、绝缘体214、绝缘体216、绝缘体222、绝缘体224、绝缘体254、绝缘体280及绝缘体282由绝缘体287、绝缘体283以及绝缘体212与外部隔开。换言之，晶体管200配置在由绝缘体287及绝缘体283以及绝缘体212密封的区域内。
例如，优选的是，绝缘体214、绝缘体282及绝缘体287使用俘获氢并使氢固定的功能的材料形成，并且绝缘体212及绝缘体283使用具有抑制氢及氧的扩散的功能的材料形成。典型的是，作为绝缘体214、绝缘体282及绝缘体287可以使用氧化铝。另外，典型的是，作为绝缘体212及绝缘体283可以使用氮化硅。
通过采用上述结构，可以抑制包含在上述被密封的区域以外的区域中的氢混入上述被密封的区域内。因此，可以保持晶体管的低氢浓度。
另外，在图29A至图29D所示的晶体管200中，绝缘体212、绝缘体287及绝缘体283具有单层的结构，但是本发明不局限于此。例如，绝缘体212、绝缘体287和绝缘体283都具有两层以上的叠层结构。
另外，也可以没有设置绝缘体287。通过采用该结构，晶体管200配置在由绝缘体212及绝缘体283密封的区域中。通过采用该结构，可以进一步抑制包含在该被密封的区域外的氢进入该被密封的区域中。因此，可以进一步保持晶体管的低氢浓度。
绝缘体274被用作层间膜。绝缘体274的介电常数优选低于绝缘体214。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。绝缘体274例如可以使用与绝缘体280相同的材料形成。
<半导体装置的制造方法>
接着，参照图30A至图42D说明图29A至图29D所示的本发明的一个方式的半导体装置的制造方法。
图30A、图31A、图32A、图33A、图34A、图35A、图36A、图37A、图38A、图39A、图40A、图41A及图42A示出俯视图。另外，图30B、图31B、图32B、图33B、图34B、图35B、图36B、图37B、图38B、图39B、图40B、图41B及图42B分别是沿着图30A、图31A、图32A、图33A、图34A、图35A、图36A、图37A、图38A、图39A、图40A、图41A及图42A所示的A1-A2的点划线的部分的截面图，也是晶体管200的沟道长度方向的截面图。另外，图30C、图31C、图32C、图33C、图34C、图35C、图36C、图37C、图38C、图39C、图40C、图41C及图42C分别是沿着图30A、图31A、图32A、图33A、图34A、图35A、图36A、图37A、图38A、图39A、图40A、图41A及图42A所示的A3-A4的点划线的部分的截面图，也是晶体管200的沟道宽度方向的截面图。另外，图30D、图31D、图32D、图33D、图34D、图35D、图36D、图37D、图38D、图39D、图40D、图41D及图42D分别是沿着图30A、图31A、图32A、图33A、图34A、图35A、图36A、图37A、图38A、图39A、图40A、图41A及图42A所示的A5-A6的点划线的部分的截面图。注意，在图30A、图31A、图32A、图33A、图34A、图35A、图36A、图37A、图38A、图39A、图40A、图41A及图42A的俯视图中，为了容易理解，省略部分构成要素。
首先，准备衬底(未图示)，在该衬底上形成绝缘体212。绝缘体212可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。
注意，CVD法可以分为利用等离子体的等离子体CVD(PECVD：Plasma EnhancedCVD)法、利用热的热CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根据使用的源气体分为金属CVD(MCVD：Metal CVD)法及有机金属CVD(MOCVD：Metal Organic CVD)法。
通过利用等离子体CVD法，可以以较低的温度得到高品质的膜。另外，因为不使用等离子体，热CVD法是能够减少对被处理物造成的等离子体损伤的成膜方法。例如，包括在半导体装置中的布线、电极、组件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、组件等受损伤。另一方面，因为在不使用等离子体的热CVD法的情况下不产生上述等离子体损伤，所以能够提高半导体装置的成品率。另外，在热CVD法中，不产生成膜时的等离子体损伤，因此能够得到缺陷较少的膜。
注意，作为ALD法可以使用只使用热能量使前驱物及反应物起反应的热ALD(Thermal ALD)法、利用使用等离子体激发的反应物的PEALD(Plasma Enhanced ALD，等离子体增强原子层沉积)法等。
ALD法可以利用作为原子的性质的自调节性来沉积每一层的原子，从而发挥能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。此外，在PEALD(Plasma EnhancedALD)法中，通过利用等离子体，可以在更低温下进行成膜，所以有时是优选的。注意，ALD法中使用的前驱物有时包含碳等杂质。因此，利用ALD法形成的膜有时与利用其他的成膜方法形成的膜相比包含更多的碳等杂质。另外，杂质的定量可以利用XPS进行。
不同于使从靶材等中被释放的粒子沉积的成膜方法，CVD法及ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，利用ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于要覆盖纵横比高的开口部的表面的情况等。注意，ALD法的成膜速度比较慢，所以有时优选与CVD法等成膜速度快的其他成膜方法组合而使用。
CVD法及ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调整源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法及ALD法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为不需要传送及调整应力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以减小成膜时间。因此，有时可以提高半导体装置的生产率。
在本实施方式中，作为绝缘体212利用溅射法形成氮化硅。如此，通过作为绝缘体212使用氮化硅等不容易使铜透过的绝缘体，即使作为绝缘体212的下方的层(未图示)的导电体使用铜等容易扩散的金属，也可以抑制该金属通过绝缘体212向上方扩散。另外，通过使用如氮化硅等不容易使水、氢等杂质透过的绝缘体，可以抑制绝缘体212的下方的层所包含的水、氢等杂质扩散。
接着，在绝缘体212上形成绝缘体214。绝缘体214可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为绝缘体214使用氧化铝。
绝缘体214的氢浓度优选低于绝缘体212的氢浓度。通过作为绝缘体212利用溅射法形成氮化硅，可以形成氢浓度低的氮化硅。另外，在作为绝缘体214使用氧化铝时，可以使其氢浓度低于绝缘体212。
在后面工序中，在绝缘体214上形成晶体管200，与晶体管200相邻的膜的氢浓度优选较低，氢浓度较高的膜优选以与晶体管200间隔地配置。
接着，在绝缘体214上形成绝缘体216。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成绝缘体216。在本实施方式中，作为绝缘体216使用氧化硅或氧氮化硅。另外，绝缘体216优选利用使用减少或去除氢原子的气体的成膜方法进行成膜。由此，可以降低绝缘体216的氢浓度。
接着，在绝缘体216中形成到达绝缘体214的开口。开口例如包括槽或狭缝等。此外，有时将形成有开口的区域称为开口部。在形成该开口时，可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。作为绝缘体214，优选选择在对绝缘体216进行蚀刻以形成槽时用作蚀刻停止膜的绝缘体。例如，当作为形成槽的绝缘体216使用氧化硅膜或氧氮化硅时，绝缘体214优选使用氮化硅、氧化铝、氧化铪。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一方施加高频电压的结构。或者，也可以采用对平行平板型电极中的一方施加不同的多个高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率相同的高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率不同的高频电压的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。作为具有高密度等离子体源的干蚀刻装置，例如可以利用ICP蚀刻装置等。
在形成开口后，形成成为导电体205a的导电膜。该导电膜优选包含具有抑制氧的透过的功能的导电体。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用具有抑制氧透过的功能的导电体与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。该导电膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。
在本实施方式中，作为成为导电体205a的导电膜，采用多层结构。首先，利用溅射法形成氮化钽膜，在该氮化钽膜上层叠氮化钛膜。通过将这种金属氮化膜用于导电体205b的下层，即使作为后面说明的成为导电体205b的导电膜使用铜等容易扩散的金属，也可以抑制该金属从导电体205a扩散到外部。
接着，形成成为导电体205b的导电膜。该导电膜可以使用镀敷法、溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为该导电膜，形成铜等低电阻导电材料。
接着，通过进行CMP处理，去除成为导电体205a的导电膜的一部分以及成为导电体205b的导电膜的一部分，使绝缘体216露出。其结果是，导电体205a及导电体205b仅残留在开口部。由此，可以形成其顶面平坦的导电体205(参照图30A至图30D)。注意，有时由于该CMP处理而绝缘体216的一部分被去除。
注意，在上述工序中，以埋入于绝缘体216的开口的方式形成导电体205，但是本发明的一个方式不局限于此。例如，在绝缘体214上形成导电体205，在导电体205上形成绝缘体216，对绝缘体216进行CMP处理，由此去除绝缘体216的一部分，使导电体205的表面露出即可。
接着，在绝缘体216及导电体205上形成绝缘体222。作为绝缘体222，优选形成包含铝和铪中的一方或双方的氧化物的绝缘体。包含铝和铪中的一方或双方的氧化物的绝缘体对氧、氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200的内侧，从而可以抑制氧化物230中的氧空位的生成。
绝缘体222可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成。
接着，优选进行加热处理。加热处理以250℃以上且650℃以下的温度，优选以300℃以上且500℃以下的温度，更优选以320℃以上且450℃以下的温度进行即可。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行加热处理时，氧气体的比例设为20％左右即可。加热处理也可以在减压状态下进行。或者，加热处理也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。
另外，在上述加热处理中使用的气体优选被高纯度化。例如，在上述加热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行加热处理，可以尽可能地防止水分等被绝缘体222等吸收。
在本实施方式中，作为加热处理在形成绝缘体222后以氮气体及氧气体的流量分别为4slm及1slm且400℃的温度进行1小时的处理。通过进行该加热处理，可以去除绝缘体222所包含的水、氢等杂质。另外，在作为绝缘体222使用含铪氧化物时，可以通过进行该加热处理提高绝缘体222的结晶性。此外，也可以在形成绝缘体224之后等进行加热处理。
接着，在绝缘体222上形成绝缘体224。绝缘体224可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为绝缘体224利用CVD法形成氧化硅或氧氮化硅。绝缘体224优选使用减少或去除氢原子的气体的成膜方法形成。由此，可以降低绝缘体224的氢浓度。绝缘体224在后面工序中成为与氧化物230a接触的绝缘体224，所以如此那样氢浓度得到降低是优选的。
在此，为了在绝缘体224中形成过剩氧区域，也可以在减压状态下进行包含氧的等离子体处理。包含氧的等离子体处理例如优选采用包括用来产生使用微波的高密度等离子体的电源的装置。或者，也可以包括对衬底一侧施加RF(Radio Frequency：射频)的电源。通过使用高密度等离子体可以生成高密度氧自由基，且通过对衬底一侧施加RF可以将由高密度等离子体生成的氧自由基高效地导入绝缘体224中。或者，也可以在使用这种装置进行包含惰性气体的等离子体处理之后，为填补脱离的氧而进行包含氧的等离子体处理。另外，通过适当地选择该等离子体处理的条件，可以去除绝缘体224所包含的水、氢等杂质。此时，也可以不进行加热处理。
在此，也可以在绝缘体224上例如通过溅射法形成氧化铝之后，对该氧化铝进行CMP处理直到到达绝缘体224为止。通过进行该CMP处理，可以进行绝缘体224表面的平坦化及绝缘体224表面的平滑化。通过将该氧化铝配置于绝缘体224上进行CMP处理，容易检测出CMP处理的终点。此外，有时由于绝缘体224的一部分通过CMP处理被抛光而绝缘体224的厚度变薄，但是在绝缘体224的成膜时调整厚度，即可。通过进行绝缘体224表面的平坦化及平滑化，有时可以防止下面进行成膜的氧化物的覆盖率的降低并防止半导体装置的成品率的降低。此外，通过在绝缘体224上利用溅射法形成氧化铝，可以对绝缘体224添加氧，所以是优选的。
接着，在绝缘体224上依次形成氧化膜230A以及氧化膜230B(参照图30A至图30D)。优选在不暴露于大气环境的情况下连续地形成氧化膜230A及氧化膜230B。通过以不暴露于大气的方式形成氧化膜，可以防止大气环境中的杂质或水分附着于氧化膜230A及氧化膜230B上，所以可以保持氧化膜230A与氧化膜230B的界面附近的清洁。
氧化膜230A及氧化膜230B可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。
例如，在利用溅射法形成氧化膜230A以及氧化膜230B的情况下，作为溅射气体使用氧或者氧和稀有气体的混合气体。通过增高溅射气体所包含的氧的比率，可以增加在形成的氧化膜中的过剩氧。另外，在利用溅射法形成上述氧化膜的情况下，例如可以使用上述In-M-Zn氧化物靶材等。
尤其是，在形成氧化膜230A时，有时溅射气体所包含的氧的一部分供应给绝缘体224。因此，该溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。
此外，在使用溅射法形成氧化膜230B时，在将溅射气体中的氧的比率设定为大于30％且为100％以下，优选为70％以上且100％以下而进行成膜时，形成具有氧过剩型氧化物半导体。通过将具有氧过剩型氧化物半导体用于沟道形成区域的晶体管可以实现较高可靠性，但是本发明不局限于此。在利用溅射法形成氧化膜230B的情况下，当在溅射气体所包含的氧的比率设定为1％以上且30％以下，优选为5％以上且20％以下的状态下进行成膜时，形成氧缺乏型氧化物半导体。将氧缺乏型氧化物半导体用于沟道形成区域的晶体管可以具有较高的场效应迁移率。另外，通过加热衬底的同时进行成膜，可以提高该氧化膜的结晶性。
在本实施方式中，作为氧化膜230A及氧化膜230B，利用在上述实施方式中说明的ALD法形成在上述实施方式中说明的金属氧化物膜。
接着，在氧化膜230B上形成氧化膜243A(参照图30A至图30D)。氧化膜243A可以使用溅射法、CVD法、MBE法、PLD法、ALD法等形成。氧化膜243A中的相对于In的Ga的原子个数比优选大于氧化膜230B中的相对于In的Ga的原子个数比。在本实施方式中，利用溅射法使用In:Ga:Zn＝1:3:4[原子个数比]的氧化物靶材形成氧化膜243A。
绝缘体222、绝缘体224、氧化膜230A、氧化膜230B及氧化膜243A优选以不暴露于大气的方式形成。例如，可以使用多室式成膜装置。
接着，优选进行加热处理。加热处理在氧化膜230A、氧化膜230B及氧化膜243A不发生多晶化的温度范围内进行即可，可以在250℃以上且650℃以下，优选在400℃以上且600℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行加热处理时，氧气体的比例设为20％左右即可。加热处理也可以在减压状态下进行。或者，加热处理也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。
另外，在上述加热处理中使用的气体优选被高纯度化。例如，在上述加热处理中使用的气体所包含的水分量为1ppb以下，优选为0.1ppb以下，更优选为0.05ppb以下即可。通过使用高纯度化了的气体进行加热处理，可以尽可能地防止水分等被氧化膜230A、氧化膜230B及氧化膜243A等吸收。
在本实施方式中，作为加热处理，在氮气氛下以550℃的温度进行1小时的处理，接下来连续地在氧气氛下以550℃的温度进行1小时的处理。通过进行该加热处理，可以去除氧化膜230A、氧化膜230B以及氧化膜243A中的水、氢等杂质。再者，通过进行该加热处理，可以提高氧化膜230B的结晶性实现密度更高的致密结构。由此，可以抑制氧化膜230B中的氧或杂质的扩散。
接着，在氧化膜243A上形成导电膜242A(参照图30A至图30D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成导电膜242A。另外，在形成导电膜242A之前也可以进行加热处理。该加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成导电膜242A。通过进行这种处理，可以去除附着于氧化膜243A的表面等的水分及氢，而且减少氧化膜230A、氧化膜230B及氧化膜243A中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。在本实施方式中，将加热处理的温度设定为200℃。
接着，使用光刻法将氧化膜230A、氧化膜230B、氧化膜243A及导电膜242A加工为岛状，来形成氧化物230a、氧化物230b、氧化物层243B及导电层242B。此外，作为该加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适合于微细加工。另外，可以以彼此不同的条件对氧化膜230A、氧化膜230B、氧化膜243A及导电膜242A进行加工。此外，在该工序中，有时绝缘体224中的不与氧化物230a重叠的区域的厚度变薄(参照图31A至图31D)。
在此，氧化物230a、氧化物230b、氧化物层243B及导电层242B以其至少一部分与导电体205重叠的方式形成。此外，氧化物230a、氧化物230b、氧化物层243B及导电层242B的侧面优选相对于绝缘体222的顶面大致垂直。通过氧化物230a、氧化物230b、氧化物层243B及导电层242B的侧面相对于绝缘体222的顶面大致垂直，当设置多个晶体管200时能够实现小面积化、高密度化。或者，也可以采用氧化物230a、氧化物230b、氧化物层243B及导电层242B的侧面与绝缘体222的顶面所形成的角度较低的结构。通过采用这种形状，在下面的工序中提高绝缘体254等的覆盖性，并可以减少空洞等缺陷。
另外，有时在导电层242B的侧面和导电层242B的顶面之间具有弯曲面。就是说，该侧面的端部和该顶面的端部优选弯曲。例如，该弯曲面在导电层242B的端部具有3nm以上且10nm以下，优选为5nm以上且6nm以下的曲率半径。当端部不具有角部时，可以提高后面的成膜工序中的膜的覆盖性。
接着，在绝缘体224、氧化物230a、氧化物230b、氧化物层243B及导电层242B上形成绝缘体254(参照图32B至图32D)。绝缘体254可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为绝缘体254，利用溅射法形成氧化铝。
接着，在绝缘体254上形成成为绝缘体280的绝缘膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成该绝缘膜。例如，作为该绝缘膜，通过溅射法形成氧化硅膜，其上方通过PEALD法或热ALD法形成氧化硅膜即可。另外，该绝缘膜优选通过减少或去除氢原子的气体的成膜方法形成。如此，可以降低绝缘体280的氢浓度。另外，也可以在上述绝缘膜的成膜之前进行加热处理。加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成该绝缘膜。通过进行这种处理，可以去除附着于绝缘体254的表面等的水分及氢，而且减少氧化物230a、氧化物230b、氧化物层243B及绝缘体224中的水分浓度及氢浓度。另外，加热处理可以采用上述加热处理的条件。
接着，通过对上述绝缘膜进行CMP处理，形成其顶面平坦的绝缘体280(参照图32B至图32D)。此外，与绝缘体224同样地，例如，也可以在绝缘体280上通过溅射法形成氧化铝，并对该氧化铝进行CMP直到到达绝缘体280为止。
这里，也可以进行微波处理。微波处理优选在含氧的气氛下及在减压下进行。通过进行微波处理，可以降低氧化物230b及氧化物230a中的氢浓度。另外，有时氢的一部分通过绝缘体254被导电层242B吸杂。另外，可以修复或填补氧化物230a中、氧化物230b中的VO。
另外，也可以在进行微波处理之后保持减压状态而进行加热处理。通过进行这种处理，可以高效地去除绝缘体280中、氧化物230b中及氧化物230a中的氢。注意，加热处理温度优选为300℃以上且500℃以下。
此外，通过进行微波处理，对绝缘体280的膜质进行改性，可以抑制氢、水、杂质等的扩散。因此，通过形成绝缘体280之后的后工序加热处理等，可以抑制氢、水、杂质等经过绝缘体280扩散到氧化物230。
接着，对绝缘体280的一部分、绝缘体254的一部分、导电层242B的一部分及氧化物层243B的一部分进行加工来形成到达氧化物230b的开口。该开口优选以与导电体205重叠的方式形成。通过形成该开口，形成导电体242a、导电体242b、氧化物243a及氧化物243b(参照图33A至图33D)。
注意，在形成上述开口时，有时氧化物230b的顶部被去除。通过氧化物230b的一部分被去除，在氧化物230b中形成槽部。根据槽部的深度，既可以在上述开口的形成工序中形成该槽部，又可以在与上述开口的形成工序不同的工序形成该槽部。
此外，也可以对绝缘体280的一部分、绝缘体254的一部分、导电层242B的一部分、氧化物层243B的一部分及氧化物230b的一部分通过干蚀刻法或湿蚀刻法进行加工。利用干蚀刻法的加工适合于微细加工。该加工也可以以不同的条件进行。例如，也可以通过干蚀刻法对绝缘体280的一部分进行加工，通过湿蚀刻法对绝缘体254的一部分进行加工，并通过干蚀刻法对氧化物层243B的一部分、导电层242B的一部分及氧化物230b的一部分进行加工。注意，氧化物层243B的一部分及导电层242B的一部分的加工可以以与氧化物230b的一部分的加工不同的条件进行。
在此，在使用干蚀刻法去除氧化物230b的一部分而形成槽部时，优选加强偏压功率进行处理。例如，偏压功率的功率密度优选设定为0.03W/cm2以上，更优选设定为0.06W/cm2以上。另外，干蚀刻法的处理时间可以根据槽部的深度适当地设定。
在此，优选去除附着于氧化物230a、氧化物230b等的表面或者扩散到其内部的杂质。作为该杂质，可以举出起因于如下成分的杂质：绝缘体280、绝缘体254及导电层242B所包含的成分；包含于形成上述开口时使用的装置所使用的构件中的成分；用于蚀刻的气体或液体所包含的成分；等。作为该杂质，例如有铝、硅、钽、氟、氯等。
为了去除上述杂质等，进行洗涤处理。作为洗涤方法，有使用洗涤液等的湿式洗涤、使用等离子体的等离子体处理、使用加热处理的洗涤等，也可以适当地组合上述洗涤。注意，通过进行该洗涤处理有时上述槽部变深。
作为湿式洗涤，可以使用用碳酸水或纯水稀释氨水、草酸、磷酸或氢氟酸等而成的水溶液、纯水或碳酸水等进行洗涤处理。或者，可以使用上述水溶液、纯水或碳酸水进行超声波洗涤。另外，也可以适当地组合上述洗涤。
注意，在本说明书等中，有时将用纯水稀释市售的氟化氢酸的水溶液称为稀氟化氢酸且将用纯水稀释市售的氨水的水溶液称为稀氨水。另外，该水溶液的浓度、温度等可以根据要去除的杂质、被洗涤的半导体装置的结构等适当地调整即可。稀氨水的氨浓度设定为0.01％以上且5％以下，优选设定为0.1％以上且0.5％以下即可。另外，稀氟化氢酸的氟化氢浓度设定为0.01ppm以上且100ppm以下，优选设定为0.1ppm以上且10ppm以下即可。
另外，作为超声波洗涤优选使用200kHz以上、更优选使用900kHz以上的频率。通过使用该频率，可以降低对氧化物230b等造成的损伤。
另外，可以多次进行上述洗涤处理，也可以按每个洗涤处理改变洗涤液。例如，也可以作为第一洗涤处理进行使用稀氟化氢酸或稀氨水的处理，作为第二洗涤处理进行使用纯水或碳酸水的处理。
作为上述洗涤处理，在本实施方式中，使用稀氟化氢酸进行湿式洗涤，然后用纯水或碳酸水进行湿式洗涤。通过进行该洗涤处理，可以去除附着于氧化物230a、氧化物230b等的表面或者扩散到其内部的杂质。并且，可以提高形成在氧化物230b上的氧化物230c的结晶性。
通过进行上述干蚀刻法等的加工或上述洗浄处理，有时重叠于上述开口且不重叠于氧化物230b的区域的绝缘体224的厚度比重叠于氧化物230b的区域的绝缘体224的厚度薄。
可以在上述蚀刻或上述洗涤后进行加热处理。该加热处理例如优选以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，优选在氧气氛下进行加热处理。由此，对氧化物230a及氧化物230b供应氧，从而可以减少氧空位。另外，通过进行上述加热处理，可以提高氧化物230b的结晶性，并且也可以提高形成在氧化物230b的槽部的氧化物230c的结晶性。加热处理也可以在减压状态下进行。或者，也可以在氧气氛下进行加热处理，然后以不暴露于大气的方式在氮气氛下连续地进行加热处理。
接着，形成氧化膜230C。可以在形成氧化膜230C之前进行加热处理，并且优选的是，该加热处理在减压下进行，以不暴露于大气的方式连续形成氧化膜230C。另外，该加热处理优选在含氧气氛下进行。通过进行这种处理，可以去除附着于氧化物230b的表面等的水分及氢，而且减少氧化物230a及氧化物230b中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。在本实施方式中，将加热处理的温度设定为200℃。
在此，氧化膜230C优选以至少与设置在形成在氧化物230b中的槽部的内壁、氧化物243a的侧面的一部分、氧化物243b的侧面的一部分、导电体242a的侧面的一部分、导电体242b的侧面的一部分、绝缘体254的侧面的一部分及绝缘体280的侧面的一部分接触的方式设置。由于导电体242a(导电体242b)被氧化物243a(氧化物243b)、绝缘体254及氧化膜230C围绕，可以在后面的工序中抑制导电体242a(导电体242b)的氧化所导致的导电率下降。
氧化膜230C可以使用溅射法、CVD法、MBE法、PLD法、ALD法等形成。氧化膜230C可以根据氧化膜230C所需的特性利用与氧化膜230A或氧化膜230B相同的成膜方法形成。
在利用溅射法形成氧化膜230C时，有时溅射气体所包含的氧的一部分被供应给氧化物230a及氧化物230b。或者，在形成氧化膜230C时，有时溅射气体所包含的氧的一部分供应给绝缘体280。因此，氧化膜230C的溅射气体所包含的氧的比例可以为70％以上，优选为80％以上，更优选为100％。另外，通过在上述包含多量氧的气氛下形成氧化膜230C，可以使氧化膜230C易于CAAC-OS化。
优选边对衬底加热边形成氧化膜230C。此时，通过将衬底温度设定为200℃以上，可以减少氧化膜230C中及氧化物230b中的氧空位。通过边对衬底加热边形成氧化膜230C，可以提高氧化膜230C及氧化物230b的结晶性。
在本实施方式中，作为氧化膜230C，利用在上述实施方式中说明的ALD法形成在实施方式中说明的金属氧化物。
接着，利用光刻法选择性地去除氧化膜230C的一部分(参照图34A、图34C及图34D)。注意，氧化膜230C的一部分优选利用湿蚀刻法等去除。通过本工序，可以去除位于在沟道宽度方向上彼此相邻的晶体管200之间的氧化膜230C的一部分。
注意，通过上述工序，在去除了氧化膜230C的一部分的区域中，绝缘体224、绝缘体280的表面露出。此时，该区域的绝缘体224及绝缘体280的厚度有时减小。另外，有时该区域的绝缘体224被去除而绝缘体222的表面露出。
接着，形成氧化膜230D(参照图35A至图35D)。氧化膜230D可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。氧化膜230D可以根据氧化膜230D所需的特性利用与氧化膜230A或氧化膜230B相同的成膜方法形成。在本实施方式中，利用溅射法使用In：Ga：Zn＝1：3：4[原子个数比]的氧化物靶材形成氧化膜230D。
尤其是，在形成氧化膜230D时，有时溅射气体所包含的氧的一部分供应给氧化膜230C。或者，在形成氧化膜230D时，溅射气体所包含的氧的一部分供应给绝缘体280。因此，氧化膜230D的溅射气体所包含的氧的比例可以为70％以上，优选为80％以上，更优选为100％。
接着，形成绝缘膜250A(参照图35A至图35D)。可以在形成绝缘膜250A之前进行加热处理，并且优选的是，该加热处理在减压下进行，以不暴露于大气的方式连续形成绝缘膜250A。另外，该加热处理优选在含氧气氛下进行。通过进行这种处理，可以去除附着于氧化膜230D的表面等的水分及氢，而且减少氧化物230a、氧化物230b、氧化膜230C及氧化膜230D中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。
绝缘膜250A可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成。绝缘膜250A优选使用减少或去除氢原子的气体的成膜方法形成。由此，可以降低绝缘膜250A的氢浓度。绝缘膜250A在后面工序中成为与氧化物230d接触的绝缘体250，所以如此那样氢浓度得到降低是优选的。
在此，也可以在形成绝缘膜250A之后在含氧气氛下且减压下进行微波处理。通过进行微波处理，可以降低绝缘膜250A中、氧化膜230D中、氧化膜230C中、氧化物230b中及氧化物230a中的氢浓度。另外，氢的一部分有时被导电体242a及导电体242b吸杂。另外，可以修复或填补氧化物230a中、氧化物230b中、氧化膜230C中及氧化膜230D中的VO。
另外，也可以在进行微波处理之后保持减压状态而进行加热处理。通过进行这种处理，可以高效地去除绝缘膜250A中、氧化膜230D中、氧化膜230C中、氧化物230b中及氧化物230a中的氢。另外，氢的一部分有时被导电体242a及导电体242b吸杂。另外，也可以在进行微波处理之后保持减压状态而反复进行加热处理几次。通过反复进行加热处理，可以进一步高效地去除绝缘膜250A中、氧化膜230D中、氧化膜230C中、氧化物230b中及氧化物230a中的氢。注意，加热处理温度优选为300℃以上且500℃以下。
另外，通过进行微波处理而对绝缘膜250A的膜质进行改性，可以抑制氢、水、杂质等的扩散。由此，可以抑制因成为导电体260的导电膜的成膜等后工序加热处理等后处理而氢、水、杂质等经过绝缘体250扩散到氧化物230b、氧化物230a等。
接着，依次形成导电膜260A、导电膜260B(参照图36A至图36D)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成导电膜260A及导电膜260B。在本实施方式中，利用ALD法形成导电膜260A，并且利用CVD法形成导电膜260B。
接着，通过利用CMP处理直到绝缘体280露出为止对氧化膜230C、氧化膜230D、绝缘膜250A、导电膜260A及导电膜260B进行抛光，形成氧化物230c、氧化物230d、绝缘体250及导电体260(导电体260a及导电体260b)(参照图37A至图37D)。由此，氧化物230c以覆盖到达氧化物230b的开口及氧化物230b的槽部的内壁(侧壁及底面)的一部分的方式配置。另外，氧化物230d隔着氧化物230c以覆盖上述开口及上述槽部的内壁的方式配置。另外，绝缘体250隔着氧化物230c及氧化物230d以覆盖上述开口及上述槽部的内壁的方式配置。另外，导电体260隔着氧化物230c、氧化物230d及绝缘体250以填充上述开口及上述槽部的方式配置。
接着，也可以进行加热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该加热处理，可以减少绝缘体250及绝缘体280中的水分浓度及氢浓度。另外，也可以在上述加热处理之后以不暴露于大气的方式连续形成绝缘体282。
接着，在氧化物230c上、氧化物230d上、绝缘体250上、导电体260上及绝缘体280上形成绝缘体282(参照图38B至图38D)。绝缘体282可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。作为绝缘体282，例如，优选通过溅射法形成氧化铝膜。通过使用溅射法在含氧气氛下形成绝缘体282，可以在进行成膜的同时对绝缘体280添加氧。此时，优选在进行衬底加热的同时形成绝缘体282。另外，通过以接触于导电体260的顶面的方式形成绝缘体282，在后面的加热处理中可以抑制绝缘体280所包含的氧被导电体260吸收，所以是优选的。
接着，对绝缘体282的一部分、绝缘体280的一部分、绝缘体254的一部分、绝缘体224的一部分、绝缘体222的一部分、绝缘体216的一部分及绝缘体214的一部分进行加工来形成到达绝缘体212的开口(参照图39A至图39D)。该开口有时以围绕晶体管200的方式形成。或者，该开口有时以围绕多个晶体管200的方式形成。因此，在该开口中，绝缘体282的侧面、绝缘体280的侧面、绝缘体254的侧面、绝缘体224的侧面、绝缘体222的侧面、绝缘体216的侧面及绝缘体214的侧面露出。
可以采用干蚀刻法或湿蚀刻法对绝缘体282的一部分、绝缘体280的一部分、绝缘体254的一部分、绝缘体224的一部分、绝缘体222的一部分、绝缘体216的一部分及绝缘体214的一部分进行加工。利用干蚀刻法的加工适合于微细加工。该加工也可以以不同的条件进行。此外，在该工序中，有时绝缘体212中的与上述开口重叠的区域的厚度变薄。
接着，覆盖绝缘体282、绝缘体280、绝缘体254、绝缘体224、绝缘体222、绝缘体216及绝缘体214地形成绝缘体287(参照图40B至图40D)。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体287。此外，绝缘体287也可以采用多层结构。例如，可以利用溅射法形成氧化铝并利用溅射法在该氧化铝上形成氮化硅。如图40B至图40D所示，绝缘体287在上述开口的底面与绝缘体212接触。也就是说，晶体管200的顶面及侧面由绝缘体287包围，而底面由绝缘体212包围。像这样，通过由阻挡性高的绝缘体287及绝缘体212包围晶体管200，可以防止水分及氢从外部进入。
接着，也可以在绝缘体287上形成绝缘体283(参照图40B至图40D)。优选通过覆盖性高的成膜方法形成绝缘体283。例如，可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体283。绝缘体283优选使用与绝缘体212相同的材料。
具体而言，优选通过CVD法形成氮化硅。尤其是，优选使用不包含氢原子或氢原子含量少的化合物气体并采用CVD法形成绝缘体283。
接着，在绝缘体283上形成成为绝缘体274的绝缘膜。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成该绝缘膜。例如，优选通过CVD法形成氧化硅。此外，优选通过上述使用氢原子得到减少或被去除的气体的成膜方法形成该绝缘膜。由此，可以降低该绝缘膜的氢浓度。
接下来，对成为绝缘体274的绝缘膜进行CMP处理来形成其顶面平坦的绝缘体274(参照图40B至图40D)。
接着，也可以进行加热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该加热处理，可以使在形成绝缘体282时添加的氧扩散到绝缘体280，而且将该氧经过氧化物230c供应给氧化物230a及氧化物230b。另外，该加热处理不局限于在形成绝缘体274之后进行，也可以在形成绝缘体282之后、形成绝缘体283之后等进行。
接着，在绝缘体254、绝缘体280、绝缘体282、绝缘体287及绝缘体283中形成到达导电体242a的开口及到达导电体242b的开口(参照图41A及图41B)。在形成该开口时，可以利用光刻法。注意，在图41A中该开口在俯视时的形状为圆形，但是不局限于此。例如，在俯视时，该开口也可以具有椭圆等大致圆形形状、四角形等多角形形状、使四角形等多角形的角部带弧形的形状。
接着，形成成为绝缘体241a及绝缘体241b的绝缘膜，并对该绝缘膜进行各向异性蚀刻来形成绝缘体241a及绝缘体241b(参照图41A及图41B)。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成该绝缘膜。作为该绝缘膜，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选通过ALD法形成氧化铝膜。或者，优选使用PEALD法形成氮化硅膜。氮化硅对氢具有高阻挡性，所以是优选的。
另外，作为成为绝缘体241a及绝缘体241b的绝缘膜的各向异性蚀刻，例如可以使用干蚀刻法等。通过在开口的侧壁部设置绝缘体241a及绝缘体241b，可以抑制来自外部的氧的透过，并防止接下来要形成的导电体240a及导电体240b的氧化。此外，可以防止水、氢等杂质从导电体240a及导电体240b扩散到外部。
接着，形成成为导电体240a及导电体240b的导电膜。该导电膜优选是包含具有抑制水、氢等杂质的透过的功能的导电体的叠层结构。例如，可以采用氮化钽、氮化钛等的膜与钨、钼、铜等的膜的叠层。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成该导电膜。
接着，通过进行CMP处理，去除成为导电体240a及导电体240b的导电膜的一部分，使绝缘体283及绝缘体274的顶面露出。其结果是，上述导电膜只残留在上述开口中，由此可以形成其顶面平坦的导电体240a及导电体240b(参照图41A及图41B)。注意，有时由于该CMP处理而绝缘体283的顶面的一部分及绝缘体274的顶面的一部分被去除。
接着，形成成为导电体246a及导电体246b的导电膜。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成该导电膜。
接着，通过光刻法对成为导电体246a及导电体246b的导电膜进行加工，来形成与导电体240a的顶面接触的导电体246a及与导电体240b的顶面接触的导电体246b。此时，导电体246a及导电体246b与绝缘体283不重叠的区域的绝缘体283的一部分有时被去除(参照图42A及图42B)。
接着，在导电体246a上、导电体246b上及绝缘体283上形成绝缘体286(参照图29A至图29D)。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体286。另外，绝缘体286可以为多层。例如，可以通过溅射法形成氮化硅，并在该氮化硅上通过CVD法形成氮化硅。
通过上述工序，可以制造包括图29A至图29D所示的晶体管200的半导体装置。如图30A至图42D所示，通过使用本实施方式所示的半导体装置的制造方法可以制造晶体管200。
<半导体装置的变形例子2>
以下，参照图43A至图43D说明本实施方式的半导体装置的一个例子。
图43A示出包括晶体管200A的半导体装置的俯视图。此外，图43B分别是沿着图43A中的A1-A2的点划线的部分的截面图。此外，图43C分别是沿着图43A中的A3-A4的点划线的部分的截面图。此外，图43D分别是沿着图43A中的A5-A6的点划线的部分的截面图。在图43A的俯视图中，为了容易理解，省略部分构成要素。
注意，在图43A至图43D所示的半导体装置中，对具有与<半导体装置的结构例子>及<半导体装置的变形例子1>所示的半导体装置的构成要素相同的功能的构成要素附加相同的附图标记。注意，本节中的构成半导体装置的材料可以使用在<半导体装置的结构例子>及<半导体装置的变形例子1>中详细说明的材料。
图43A至图43D所示的半导体装置是图29A至图29D所示的半导体装置的变形例子。图43A至图43D所示的半导体装置与图29A至图29D所示的半导体装置的不同之处在于：包括绝缘体271a及绝缘体271b；以及不包括氧化物230c及氧化物230d。
在图43A至图43D所示的半导体装置中，导电体242a和绝缘体254之间设置有绝缘体271a，导电体242b和绝缘体254之间设置有绝缘体271b。
在此，绝缘体271a及绝缘体271b优选具有抑制氧的扩散的功能。由此，可以抑制被用作源电极及漏电极的导电体242a及导电体242b吸收绝缘体280所包含的过剩氧。另外，通过抑制导电体242a及导电体242b的氧化，可以抑制晶体管与布线的接触电阻的增加。因此，可以使晶体管200A具有良好的电特性及可靠性。绝缘体271a及绝缘体271b例如可以使用与绝缘体254相同的材料形成。
另外，在图43A至图43D所示的半导体装置的制造方法中，通过将成为绝缘体271a及绝缘体271b的绝缘层以及设置在该绝缘层上的导电层用作导电膜242A的掩模，导电体242a及导电体242b各自的侧面与顶面交叉的端部成为角状。在导电体242a(导电体242b)的侧面与顶面交叉的端部成为角状时，与该端部具有曲面的情况相比，导电体242a(导电体242b)的截面积增大。由此，导电体242a(导电体242b)的电阻下降，从而可以增大晶体管200A的通态电流。
另外，通过采用没有设置氧化物230c及氧化物230d的结构，可以抑制晶体管200A和相邻于该晶体管200A的晶体管200A间产生寄生晶体管，而可以抑制产生沿着导电体260的泄漏路径。因此，可以提供一种具有良好电特性且可以实现微型化或高集成化的半导体装置。
<半导体装置的应用例子>
下面，参照图44A和图44B对与上述<半导体装置的结构例子>及上述<半导体装置的变形例子>不同的包括根据本发明的一个方式的晶体管200的半导体装置的一个例子进行说明。注意，在图44A和图44B所示的半导体装置中，对具有与<半导体装置的变形例子>所示的半导体装置(参照图29A至图29D)的构成要素相同的构成要素的结构附加相同附图标记。在本节中，作为晶体管200的构成材料可以使用在<半导体装置的结构例子>及<半导体装置的变形例子>中进行了详细说明的材料。
图44A及图44B示出由绝缘体287、绝缘体283和绝缘体212包围多个晶体管(晶体管200_1至晶体管200_n)进行密封的结构。图44A及图44B示出多个晶体管沿着沟道长度方向上排列，但是不局限于此。多个晶体管既可以在沟道宽度方向上排列，也可以配置为矩阵状。另外，也可以根据设计无规性地配置。
如图44A所示，多个晶体管(晶体管200_1至晶体管200_n)的外侧形成有绝缘体287及绝缘体283与绝缘体212接触的部分(下面，有时称为密封部265)。以围绕多个晶体管(也称为晶体管群)的方式形成有密封部265。通过采用这种结构，可以由绝缘体287、绝缘体283和绝缘体212包围多个晶体管。由此，被密封部265围绕的晶体管群设置在衬底上。
另外，也可以以与密封部265重叠的方式设置切割线(有时称为分割线、分断线或截断线)。上述衬底沿着切割线分断，所以被密封部265围绕的晶体管群切割为一个芯片。
另外，图44A示出多个晶体管(晶体管200_1至晶体管200_n)被一个密封部265围绕的例子，但是不局限于此。如图44B所示，也可以使多个晶体管由多个密封部围绕。在图44B中，由密封部265a围绕多个晶体管，而且还由外侧的密封部265b围绕该晶体管。
像这样，在由多个密封部围绕多个晶体管(晶体管200_1至晶体管200_n)时，绝缘体287和绝缘体212接触的部分变多，因此可以进一步提高绝缘体287和绝缘体212的密接性。由此，可以更牢固地密封多个晶体管。
在此情况下，既可以与密封部265a或密封部265b重叠地设置切割线，又可以在密封部265a与密封部265b之间设置切割线。
根据本发明的一个方式可以提供一种晶体管特性的不均匀少的半导体装置。另外，根据本发明的一个方式可以提供一种高可靠性的半导体装置。另外，根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。另外，根据本发明的一个方式可以提供一种通态电流大的半导体装置。另外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
(实施方式3)
在本实施方式中，参照图45及图46说明半导体装置的一个方式。
[存储装置1]
图45示出使用根据本发明的一个方式的半导体装置(存储装置)的一个例子。在本发明的一个方式的半导体装置中，晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。此外，作为晶体管200，可以使用上述实施方式所说明的晶体管200。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流低，所以通过将其用于存储装置，可以长期保持存储内容。换言之，由于不需要刷新工作或刷新工作的频度极低，所以可以充分降低存储装置的功耗。
在图45所示的半导体装置中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。另外，布线1003与晶体管200的源极和漏极中的一方电连接，布线1004与晶体管200的第一栅极电连接，布线1006与晶体管200的第二栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一方与电容器100的一个电极电连接，布线1005与电容器100的另一个电极电连接。
此外，通过将图45所示的存储装置配置为矩阵状，可以构成存储单元阵列。
<晶体管300>
晶体管300设置在衬底311上，并包括：用作栅极的导电体316、用作栅极绝缘体的绝缘体315、由衬底311的一部分构成的半导体区域313以及用作源区域或漏区域的低电阻区域314a及低电阻区域314b。晶体管300可以是p沟道型或n沟道型。
在此，在图45所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸形状。另外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。另外，导电体316可以使用调整功函数的材料。因为利用半导体衬底的凸部，所以这种晶体管300也被称为FIN型晶体管。另外，也可以以与凸部的上表面接触的方式具有用来形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸部的半导体膜。
注意，图45所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
<电容器100>
电容器100设置在晶体管200的上方。电容器100包括用作第一电极的导电体110、用作第二电极的导电体120及用作介电质的绝缘体130。在此，绝缘体130优选使用可用作上述实施方式所示的绝缘体286的绝缘体。
此外，例如，也可以同时形成设置在导电体240上的导电体112及导电体110。另外，导电体112用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。
在图45中，导电体112及导电体110具有单层结构，但是不局限于该结构，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体之间的紧密性高的导电体。
此外，绝缘体130例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并以叠层或单层设置。
例如，绝缘体130优选使用氧氮化硅等绝缘耐应力高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构，电容器100可以包括高介电常数(high-k)的绝缘体来确保充分的电容，并可以包括绝缘耐应力高的绝缘体来提高绝缘耐应力，从而可以抑制电容器100的静电破坏。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物、具有硅及铪的氮化物等。
另一方面，作为绝缘耐应力高的材料(相对介电常数低的材料)，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。
<布线层>
在各结构体之间也可以设置有包括层间膜、布线及插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在具有插头或布线的功能的导电体中，有时使用同一附图标记表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
例如，在晶体管300上，作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。此外，与电容器100或晶体管200电连接的导电体328及导电体330等填埋于绝缘体320、绝缘体322、绝缘体324及绝缘体326中。另外，导电体328及导电体330被用作插头或布线。
此外，用作层间膜的绝缘体可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，也可以通过利用化学机械抛光(CMP)法等的平坦化处理实现平坦化。
另外，也可以在绝缘体326及导电体330上设置布线层。例如，在图45中，依次层叠有绝缘体350、绝缘体352及绝缘体354。另外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356用作插头或布线。
同样地，在绝缘体210、绝缘体212、绝缘体214及绝缘体216中填充有导电体218及构成晶体管200的导电体(导电体205)等。此外，导电体218用作与电容器100或晶体管300电连接的插头或布线。再者，导电体120及绝缘体130上设置有绝缘体150。
在此，与上述实施方式所示的绝缘体241a及绝缘体241b同样，以与用作插头的导电体218的侧面接触的方式设置绝缘体217。绝缘体217以与绝缘体210、绝缘体212、绝缘体214及绝缘体216中的开口的内壁接触的方式设置。换言之，绝缘体217设置在导电体218与绝缘体210、绝缘体212、绝缘体214及绝缘体216之间。导电体205可以与导电体218并行形成，所以有时以与导电体205的侧面接触的方式形成绝缘体217。
作为绝缘体217，例如可以使用氮化硅、氧化铝或氮氧化硅等绝缘体。绝缘体217以与绝缘体212、绝缘体214及绝缘体222接触的方式设置，所以可以抑制水、氢等杂质从绝缘体210或绝缘体216等通过导电体218混入氧化物230。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。另外，可以防止包含在绝缘体210或绝缘体216中的氧被导电体218吸收。
绝缘体217可以使用与绝缘体241a及绝缘体241b同样的方法形成。例如，使用PEALD法形成氮化硅，使用各向异性蚀刻形成到达导电体356的开口即可。
作为能够用作层间膜的绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，通过将相对介电常数低的材料用于用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
例如，绝缘体150、绝缘体210、绝缘体352及绝缘体354等优选使用相对介电常数低的绝缘体。例如，该绝缘体优选含有氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。或者，该绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅和树脂的叠层结构。由于氧化硅及氧氮化硅具有热稳定性，因此通过将其与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。
此外，通过由具有抑制氢等杂质及氧透过的功能的绝缘体围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。因此，作为绝缘体214、绝缘体212及绝缘体350等，使用具有抑制氢等杂质及氧的透过的功能的绝缘体，即可。
作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮氧化硅、氮化硅等。
作为能够用于布线、插头的导电体优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟以及钌等的金属元素中的一种以上的材料。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
例如，作为导电体328、导电体330、导电体356、导电体218及导电体112等，可以以单层或叠层使用由上述材料形成的金属材料、合金材料、金属氮化物材料、金属氧化物材料等的导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
<<设置有氧化物半导体的层的布线或插头>>
注意，在将氧化物半导体用于晶体管200时，有时在氧化物半导体附近设置具有过剩氧区域的绝缘体。在此情况下，优选在该具有过剩氧区域的绝缘体和设置于该具有过剩氧区域的绝缘体的导电体之间设置具有阻挡性的绝缘体。
例如，在图45中，优选在具有过剩氧的绝缘体224及绝缘体280与导电体240之间设置绝缘体241。通过使绝缘体241与绝缘体222、绝缘体282、绝缘体287及绝缘体283接触地设置，绝缘体224及晶体管200可以具有由具有阻挡性的绝缘体密封的结构。
也就是说，通过设置绝缘体241，可以抑制绝缘体224及绝缘体280所具有的过剩氧被导电体240吸收。此外，通过具有绝缘体241，可以抑制作为杂质的氢经过导电体240扩散到晶体管200。
另外，作为绝缘体241，优选使用具有抑制水、氢等杂质及氧的扩散的功能的绝缘材料。例如，优选使用氮化硅、氮氧化硅、氧化铝或氧化铪等。尤其是，氮化硅对氢具有高阻挡性，所以是优选的。此外，例如还可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化钽等的金属氧化物等。
另外，与上述实施方式同样，晶体管200优选由绝缘体212、绝缘体214、绝缘体282、绝缘体287及绝缘体283密封。通过采用上述结构，可以降低包含在绝缘体274、绝缘体150等中的氢混入绝缘体280等。
在此，导电体240贯通绝缘体283、绝缘体287及绝缘体282，导电体218贯通绝缘体214及绝缘体212，并且，如上所述，绝缘体241与导电体240接触地设置，绝缘体217与导电体218接触地设置。由此，可以减少通过导电体240及导电体218混入绝缘体212、绝缘体214、绝缘体282、绝缘体287及绝缘体283的内侧的氢。如此，可以由绝缘体212、绝缘体214、绝缘体282、绝缘体287、绝缘体283、绝缘体241及绝缘体217更确实地密封晶体管200，而可以减少包含在绝缘体274等中的氢等杂质从外侧混入。
另外，如上述实施方式所示，绝缘体216、绝缘体224、绝缘体280、绝缘体250及绝缘体274优选使用减少或去除氢原子的气体的成膜方法而形成。由此，可以降低绝缘体216、绝缘体224、绝缘体280、绝缘体250及绝缘体274的氢浓度。
如此，可以降低晶体管200附近的硅类绝缘膜的氢浓度，而可以降低氧化物230的氢浓度。
<切割线>
下面，对当将大面积衬底按每个半导体组件分割而得到芯片形状的多个半导体装置时设置的切割线(有时也称为分割线、分断线或截断线)进行说明。作为分割方法，例如，有时，首先在衬底中形成用来分断半导体组件的槽(切割线)之后，在切割线处截断，得到被分断(被分割)的多个半导体装置。
在此，例如，如图45所示，优选以与绝缘体287和绝缘体212接触的区域重叠于切割线的方式进行设计。也就是说，在与设置在包括多个晶体管200的存储单元的边缘的成为切割线的区域附近，在绝缘体282、绝缘体280、绝缘体254、绝缘体224、绝缘体222、绝缘体216及绝缘体214中设置开口。
也就是说，在设置于绝缘体282、绝缘体280、绝缘体254、绝缘体224、绝缘体222、绝缘体216及绝缘体214的上述开口中，绝缘体212与绝缘体287接触。另外，也可以在绝缘体282、绝缘体280、绝缘体254、绝缘体224、绝缘体222、绝缘体216及绝缘体214中设置开口而使绝缘体212与绝缘体287接触。例如，此时，也可以使用相同的材料及相同的方法形成绝缘体212和绝缘体287。通过使用相同的材料及相同的方法形成绝缘体212和绝缘体287，可以提高紧密性。例如，优选使用氮化硅。
通过采用该结构，可以由绝缘体212、绝缘体214、绝缘体282、绝缘体287及绝缘体283包围晶体管200。绝缘体212、绝缘体214、绝缘体282、绝缘体287和绝缘体283中的至少一个由于具有抑制氧、氢及水的扩散的功能，所以即使将衬底按每个形成有本实施方式所示的半导体组件的电路区域分割而加工为多个芯片，也可以防止从截断的衬底的侧面方向混入氢或水等杂质且该杂质扩散到晶体管200。
通过采用该结构，可以防止绝缘体280及绝缘体224中的过剩氧扩散到外部。因此，绝缘体280及绝缘体224中的过剩氧高效地被供应到晶体管200中的形成沟道的氧化物中。由于该氧，而可以减少晶体管200中的形成沟道的氧化物的氧空位。由此，可以使晶体管200中的形成沟道的氧化物成为缺陷态密度低且具有稳定的特性的氧化物半导体。也就是说，可以在抑制晶体管200的电特性变动的同时提高可靠性。
注意，在图45所示的存储装置中作为电容器100的形状采用平面型，但是本实施方式所示的存储装置不局限于此。例如，如图46所示，作为电容器100的形状也可以采用圆柱型。图46所示的存储装置的绝缘体150下方的结构与图45所示的半导体装置相同。
绝缘体130上设置有绝缘体150，并且绝缘体150上设置有绝缘体142。绝缘体150及绝缘体142中形成有开口。
图46所示的电容器100包括导电体115、导电体115及绝缘体142上的绝缘体145以及绝缘体145上的导电体125。在此，该开口中配置有导电体115、绝缘体145及导电体125的至少一部分。
导电体115被用作电容器100的下部电极，导电体125被用作电容器100的上部电极，绝缘体145被用作电容器100的介电质。电容器100具有在绝缘体150及绝缘体142的开口中不仅在底面上而且在侧面上上部电极与下部电极隔着介电质对置的结构，因此可以增加每单位面积的静电电容。开口的深度越深，电容器100的静电电容越大。如此，通过增加电容器100的每单位面积的静电电容，可以推进半导体装置的微型化或高集成化。
导电体125及绝缘体145上设置有绝缘体152。
作为绝缘体152，可以使用能够用作绝缘体280的绝缘体。另外，作为绝缘体142，优选使用被用作形成绝缘体150的开口时的蚀刻停止层并可以用于绝缘体214的绝缘体。
形成在绝缘体150及绝缘体142中的开口的俯视时的形状可以为四角形、四角形以外的多角形状、其角部呈弧形的多角形状或椭圆等圆形形状。在此，在俯视时优选该开口与晶体管200重叠的面积大。通过采用这种结构，可以缩减包括电容器100及晶体管200的半导体装置的占有面积。
导电体115以与形成在绝缘体142及绝缘体150中的开口接触的方式配置。导电体115的顶面优选与绝缘体142的顶面大致对齐。另外，导电体115的底面通过绝缘体130的开口与导电体110接触。导电体115优选通过ALD法或CVD法等形成，例如使用可用于导电体205的导电体即可。
绝缘体145以覆盖导电体115及绝缘体142的方式配置。例如，优选通过ALD法或CVD法等形成绝缘体145。作为绝缘体145，例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化锆、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并且可以采用叠层结构或单层结构。例如，作为绝缘体145，可以使用依次层叠有氧化锆、氧化铝及氧化锆的绝缘膜。
另外，绝缘体145优选使用氧氮化硅等绝缘耐应力高的材料或高介电常数(high-k)材料。或者，也可以使用绝缘耐应力高的材料及高介电常数(high-k)材料的叠层结构。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物、具有硅及铪的氮化物等。通过具有这样high-k材料，即使使绝缘体145变厚也可以充分确保电容器100的静电电容。通过使绝缘体145变厚，可以抑制在导电体115与导电体125之间产生的泄漏电流。
另一方面，作为绝缘耐应力高的材料，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。例如，可以使用依次层叠有通过ALD法形成的氮化硅、通过PEALD法形成的氧化硅、通过ALD法形成的氮化硅的绝缘膜。通过使用这样的绝缘耐压力高的绝缘体，绝缘耐压力提高而可以抑制电容器100的静电破坏。
导电体125以填埋形成在绝缘体142及绝缘体150中的开口的方式配置。另外，导电体125通过导电体140及导电体153与布线1005电连接。导电体125优选通过ALD法或CVD法等形成，例如使用可用于导电体205的导电体即可。
另外，导电体153设置在绝缘体154上且被绝缘体156覆盖。导电体153可以使用可用于导电体112的导电体，绝缘体156可以使用可用于绝缘体152的绝缘体。在此，导电体153与导电体140的顶面接触，并且被用作电容器100、晶体管200或晶体管300的端子。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
(实施方式4)
在本实施方式中，参照图47A、图47B以及图48A至图48H，对根据本发明的一个方式的使用将氧化物用于半导体的晶体管(以下有时称为OS晶体管)及电容器的存储装置(以下有时称为OS存储装置)进行说明。OS存储装置是至少包括电容器和控制该电容器的充放电的OS晶体管的存储装置。因OS晶体管的关态电流极小所以OS存储装置具有优良的保持特性，从而可以被用作非易失性存储器。
<存储装置的结构例子>
图47A示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411及存储单元阵列1470。外围电路1411包括行电路1420、列电路1430、输出电路1440及控制逻辑电路1460。
列电路1430例如包括列译码器、预充电电路、读出放大器及写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用高电源电压(VDD)及存储单元阵列1470用高电源电压(VIL)。此外，对存储装置1400从外部输入控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA。地址信号ADDR被输入到行译码器及列译码器，数据信号WDATA被输入到写入电路。
控制逻辑电路1460对从外部输入的控制信号(CE、WE、RE)进行处理来生成行译码器及列译码器的控制信号。控制信号CE是芯片使能信号，控制信号WE是写入使能信号，并且控制信号RE是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
存储单元阵列1470包括配置为行列状的多个存储单元MC及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的个数取决于存储单元MC的结构、包括在一个列中的存储单元MC的个数等。此外，连接存储单元阵列1470和列电路1430的布线的个数取决于存储单元MC的结构、包括在一个行中的存储单元MC的个数等。
此外，虽然在图47A中示出在同一平面上形成外围电路1411和存储单元阵列1470的例子，但是本实施方式不局限于此。例如，如图47B所示，也可以以重叠于外围电路1411的一部分上的方式设置存储单元阵列1470。例如，也可以采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构。
在图48A至图48H中说明能够适合用于上述存储单元MC的存储单元的结构例子。
[DOSRAM]
图48A至图48C示出DRAM的存储单元的电路结构例子。在本说明书等中，有时将使用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM(Dynamic Oxide SemiconductorRandom Access Memory，动态氧化物半导体随机存取存储器)。图48A所示的存储单元1471包括晶体管M1及电容器CA。此外，晶体管M1包括栅极(有时称为顶栅极)及背栅极。
晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线BIL连接，晶体管M1的栅极与布线WOL连接，晶体管M1的背栅极与布线BGL连接。电容器CA的第二端子与布线CAL连接。
布线BIL被用作位线，布线WOL被用作字线。布线CAL被用作用来对电容器CA的第二端子施加指定的电位的布线。在数据的写入及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M1的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M1的阈值电压。
在此，图48A所示的存储单元1471的晶体管M1对应于晶体管200。
此外，存储单元MC不局限于存储单元1471，而可以改变其电路结构。例如，存储单元MC也可以采用如图48B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图48C所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M1构成的存储单元。
在将上述实施方式所示的半导体装置用于存储单元1471等的情况下，作为晶体管M1可以使用晶体管200，作为电容器CA可以使用电容器100。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的泄漏电流为极低。换言之，因为可以由晶体管M1长时间保持写入的数据，所以可以降低存储单元的刷新频率。另外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1471、存储单元1472、存储单元1473中。
此外，在DOSRAM中，在如上所述那样地采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的存储电容。
[NOSRAM]
图48D至图48G示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图48D所示的存储单元1474包括晶体管M2、晶体管M3、电容器CB。此外，晶体管M2包括顶栅极(有时简称为栅极)及背栅极。在本说明书等中，有时将包括将OS晶体管用于晶体管M2的增益单元型存储单元的存储装置称为NOSRAM(Nonvolatile Oxide Semiconductor RAM，非易失性氧化物半导体RAM)。
晶体管M2的第一端子与电容器CB的第一端子连接，晶体管M2的第二端子与布线WBL连接，晶体管M2的栅极与布线WOL连接，晶体管M2的背栅极与布线BGL连接。电容器CB的第二端子与布线CAL连接。晶体管M3的第一端子与布线RBL连接，晶体管M3的第二端子与布线SL连接，晶体管M3的栅极与电容器CB的第一端子连接。
布线WBL被用作写入位线，布线RBL被用作读出位线，布线WOL被用作字线。布线CAL被用作用来对电容器CB的第二端子施加指定的电位的布线。在数据的写入、保持及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M2的阈值电压。
在此，图48D所示的存储单元1474对应于图45所示的存储装置。就是说，晶体管M2对应于晶体管200，电容器CB对应于电容器100，晶体管M3对应于晶体管300，布线WBL对应于布线1003，布线WOL对应于布线1004，布线BGL对应于布线1006，布线CAL对应于布线1005，布线RBL对应于布线1002，布线SL对应于布线1001。
此外，存储单元MC不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元MC也可以采用如图48E所示的存储单元1475那样的晶体管M2的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图48F所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M2构成的存储单元。此外，例如，存储单元MC也可以具有如图48G所示的存储单元1477那样的将布线WBL和布线RBL组合为一个布线BIL的结构。
在将上述实施方式所示的半导体装置用于存储单元1474等的情况下，作为晶体管M2可以使用晶体管200，作为晶体管M3可以使用晶体管300，作为电容器CB可以使用电容器100。通过作为晶体管M2使用OS晶体管，可以使晶体管M2的泄漏电流为极低。由此，因为可以由晶体管M2长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至存储单元1477也是同样的。
此外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶体管)。Si晶体管的导电型可以是n沟道型或p沟道型。Si晶体管的场效应迁移率有时比OS晶体管高。因此，作为用作读出晶体管的晶体管M3，也可以使用Si晶体管。此外，通过将Si晶体管用于晶体管M3，可以层叠于晶体管M3上地设置晶体管M2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
此外，晶体管M3也可以是OS晶体管。在将OS晶体管用于晶体管M2、晶体管M3时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
此外，图48H示出3晶体管1电容器的增益单元型存储单元的一个例子。图48H所示的存储单元1478包括晶体管M4至晶体管M6及电容器CC。电容器CC可以适当地设置。存储单元1478与布线BIL、布线RWL、布线WWL、布线BGL及布线GNDL电连接。布线GNDL是供应低电平电位的布线。此外，也可以将存储单元1478电连接到布线RBL、布线WBL，而不与布线BIL电连接。
晶体管M4是包括背栅极的OS晶体管，该背栅极与布线BGL电连接。此外，也可以使晶体管M4的背栅极和栅极互相电连接。或者，晶体管M4也可以不包括背栅极。
此外，晶体管M5、晶体管M6各自可以是n沟道型Si晶体管或p沟道型Si晶体管。或者，晶体管M4至晶体管M6都是OS晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
在将上述实施方式所示的半导体装置用于存储单元1478时，作为晶体管M4可以使用晶体管200，作为晶体管M5、晶体管M6可以使用晶体管300，作为电容器CC可以使用电容器100。通过作为晶体管M4使用OS晶体管，可以使晶体管M4的泄漏电流为极低。
注意，本实施方式所示的外围电路1411及存储单元阵列1470等的结构不局限于上述结构。另外，也可以根据需要改变，去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
(实施方式5)
在本实施方式中，参照图49A和图49B说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(系统)。如此，在一个芯片上集成有多个电路(系统)的技术有时被称为系统芯片(System on Chip：SoC)。
如图49A所示，芯片1200包括CPU1211、GPU1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
在芯片1200上设置有凸块(未图示)，该凸块如图49B所示那样与印刷电路板(Printed Circuit Board：PCB)1201的第一面连接。此外，在PCB1201的第一面的背面设置有多个凸块1202，该凸块1202与母板1203连接。
此外，也可以在母板1203上设置有DRAM1221、快闪存储器1222等的存储装置。例如，可以将上述实施方式所示的DOSRAM应用于DRAM1221。此外，例如，可以将上述实施方式所示的NOSRAM应用于快闪存储器1222。
CPU1211优选具有多个CPU核。此外，GPU1212优选具有多个GPU核。此外，CPU1211和GPU1212可以分别具有暂时储存数据的存储器。或者，也可以在芯片1200上设置有CPU1211和GPU1212共同使用的存储器。可以将上述NOSRAM或DOSRAM应用于该存储器。此外，GPU1212适合用于多个数据的并行计算，其可以用于图像处理或积和运算。通过作为GPU1212设置使用本发明的氧化物半导体的图像处理电路或积和运算电路，可以以低功耗执行图像处理及积和运算。
此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有的存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到CPU1211的运算结果传送。
模拟运算部1213具有模拟/数字(A/D)转换电路和数字/模拟(D/A)转换电路中的一方或双方。此外，也可以在模拟运算部1213中设置上述积和运算电路。
存储控制器1214具有用作DRAM1221的控制器的电路及用作快闪存储器1222的接口的电路。
接口1215具有与如显示装置、扬声器、麦克风、影像拍摄装置、控制器等外部连接设备之间的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口，可以使用通用串行总线(USB(Universal Serial Bus))、高清晰度多媒体接口(HDMI(High-Definition Multimedia Interface))(注册商标)等。
网络电路1216具有局域网(LAN(Local Area Network))等网络用电路。此外，还可以具有网络安全用电路。
上述电路(系统)可以经同一制造工序形成在芯片1200上。由此，即使芯片1200所需的电路个数增多，也不需要增加制造工序，可以以低成本制造芯片1200。
可以将包括设置有具有GPU1212的芯片1200的PCB1201、DRAM1221以及快闪存储器1222的母板1203称为GPU模块1204。
GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外，通过利用使用GPU1212的积和运算电路，可以执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等方法，由此可以将芯片1200用作AI芯片，或者，可以将GPU模块1204用作AI系统模块。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
(实施方式6)
本实施方式示出安装有上述实施方式所示的存储装置等的电子构件及电子设备的一个例子。
<电子构件>
首先，参照图50A和图50B对组装有存储装置720的电子构件的例子进行说明。
图50A示出电子构件700及安装有电子构件700的基板(电路板704)的立体图。图50A所示的电子构件700在模子711内包括存储装置720。在图50A中，省略电子构件700的一部分以表示其内部。电子构件700在模子711的外侧包括连接盘(land)712。连接盘712电连接于电极焊盘713，电极焊盘713通过引线714电连接于存储装置720。电子构件700例如安装于印刷电路板702。通过组合多个该电子构件并使其分别在印刷电路板702上电连接，由此完成电路板704。
存储装置720包括驱动电路层721及存储电路层722。
图50B示出电子构件730的立体图。电子构件730是SiP(System in package：系统封装)或MCM(Multi Chip Module：多芯片封装)的一个例子。在电子构件730中，封装衬底732(印刷电路板)上设置有插板(interposer)731，插板731上设置有半导体装置735及多个存储装置720。
示出在电子构件730中将存储装置720用作高带宽存储器(HBM：High BandwidthMemory)的例子。另外，半导体装置735可以使用CPU、GPU、FPGA等集成电路(半导体装置)。
封装衬底732可以使用陶瓷衬底、塑料衬底、玻璃环氧衬底等。插板731可以使用硅插板、树脂插板等。
插板731具有多个布线并电连接端子间距不同的多个集成电路的功能。多个布线由单层或多层构成。另外，插板731具有将设置于插板731上的集成电路与设置于封装衬底732上的电极电连接的功能。因此，有时也将插板称为“重布线衬底(rewiring substrate)”或“中间衬底”。另外，有时通过在插板731中设置贯通电极，通过该贯通电极使集成电路与封装衬底732电连接。另外，在使用硅插板的情况下，也可以使用TSV(Through SiliconVia：硅通孔)作为贯通电极。
作为插板731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。硅插板的布线形成可以在半导体工序中进行，因此很容易形成在使用树脂插板时很难形成的微细布线。
在HBM中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装HBM的插板上能够高密度地形成微细的布线。因此，作为安装HBM的插板优选使用硅插板。
另外，在使用硅插板的SiP或MCM等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。另外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5D安装)，其中多个集成电路横着排放并配置于插板上。
另外，也可以与电子构件730重叠地设置散热器(散热板)。在设置散热器的情况下，优选设置于插板731上的集成电路的高度一致。例如，在本实施方式所示的电子构件730中，优选使存储装置720与半导体装置735的高度一致。
为了将电子构件730安装在其他的衬底上，可以在封装衬底732的底部设置电极733。图50B示出用焊球形成电极733的例子。通过在封装衬底732的底部以矩阵状设置焊球，可以实现BGA(Ball Grid Array：球栅阵列)安装。另外，电极733也可以使用导电针形成。通过在封装衬底732的底部以矩阵状设置导电针，可以实现PGA(Pin Grid Array：针栅阵列)安装。
电子构件730可以通过各种安装方式安装在其他衬底上，而不局限于BGA及PGA。例如，可以采用SPGA(Staggered Pin Grid Array：交错针栅阵列)、LGA(Land Grid Array：地栅阵列)、QFP(Quad Flat Package：四侧引脚扁平封装)、QFJ(Quad Flat J-leadedpackage：四侧J形引脚扁平封装)或QFN(Quad Flat Non-leaded package：四侧无引脚扁平封装)等安装方法。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
(实施方式7)
在本实施方式中，说明使用上述实施方式所示的半导体装置的存储装置的应用例子。上述实施方式所示的半导体装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器终端、数码相机(也包括摄像机)、录像再现装置、导航系统等)的存储装置。注意，在此，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。或者，上述实施方式所示的半导体装置应用于存储器卡(例如，SD卡)、USB存储器、SSD(固态硬盘)等各种可移动存储装置。图51A至图51E示意性地示出可移动存储装置的几个结构例子。例如，上述实施方式所示的半导体装置加工为被封装的存储器芯片并用于各种存储装置或可移动存储器。
图51A是USB存储器的示意图。USB存储器1100包括外壳1101、盖子1102、USB连接器1103及基板1104。基板1104被容纳在外壳1101中。例如，基板1104上安装有存储器芯片1105及控制器芯片1106。可以将上述实施方式所示的半导体装置组装于存储器芯片1105等。
图51B是SD卡的外观示意图，图51C是SD卡的内部结构的示意图。SD卡1110包括外壳1111、连接器1112及基板1113。基板1113被容纳在外壳1111中。例如，基板1113上安装有存储器芯片1114及控制器芯片1115。通过在基板1113的背面一侧也设置存储器芯片1114，可以增大SD卡1110的容量。此外，也可以将具有无线通信功能的无线芯片设置于基板1113。由此，通过主机装置与SD卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将上述实施方式所示的半导体装置组装于存储器芯片1114等。
图51D是SSD的外观示意图，图51E是SSD的内部结构的示意图。SSD1150包括外壳1151、连接器1152及基板1153。基板1153被容纳在外壳1151中。例如，基板1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用DOSRAM芯片。通过在基板1153的背面一侧也设置存储器芯片1154，可以增大SSD1150的容量。可以将上述实施方式所示的半导体装置组装于存储器芯片1154等。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
(实施方式8)
根据本发明的一个方式的半导体装置可以应用于如CPU、GPU等处理器或芯片。图52A至图52H示出具有根据本发明的一个方式的如CPU、GPU等处理器或芯片的电子设备的具体例子。
<电子设备及系统>
根据本发明的一个方式的GPU或芯片可以安装在各种各样的电子设备。作为电子设备的例子，例如除了电视装置、用于台式或笔记本式信息终端等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、电子书阅读器、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的GPU或芯片设置在电子设备中，可以使电子设备具备人工智能。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图52A至图52H示出电子设备的例子。
[信息终端]
图52A示出信息终端之一的移动电话机(智能手机)。信息终端5100包括外壳5101及显示部5102，作为输入接口在显示部5102中具备触控面板，并且在外壳5101上设置有按钮。
通过将本发明的一个方式的芯片应用于信息终端5100，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5102上的应用程序、识别由使用者输入到显示部5102所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5102上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
图52B示出笔记本式信息终端5200。笔记本式信息终端5200包括信息终端主体5201、显示部5202及键盘5203。
与上述信息终端5100同样，通过将本发明的一个方式的芯片应用于笔记本式信息终端5200，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用笔记本式信息终端5200，可以研发新颖的人工智能。
注意，在上述例子中，图52A及图52B分别示出智能手机及笔记本式信息终端作为电子设备的例子，但是也可以应用智能手机及笔记本式信息终端以外的信息终端。作为智能手机及笔记本式信息终端以外的信息终端，例如可以举出PDA(Personal DigitalAssistant：个人数码助理)、台式信息终端、工作站等。
[游戏机]
图52C示出作为游戏机的一个例子的便携式游戏机5300。便携式游戏机5300包括外壳5301、外壳5302、外壳5303、显示部5304、连接部5305及操作键5306等。可以将外壳5302及外壳5303从外壳5301拆卸。通过将设在外壳5301中的连接部5305安装到其他外壳(未图示)，可以将输出到显示部5304的影像输出到其他视频显示设备(未图示)。此时，外壳5302及外壳5303分别可以被用作操作部。由此，多个游戏玩者可以同时玩游戏。可以将上述实施方式所示的芯片嵌入到设置在外壳5301、外壳5302及外壳5303的衬底的芯片等。
另外，图52D示出游戏机之一的固定式游戏机5400。固定式游戏机5400以无线或有线连接有控制器5402。
通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300及固定式游戏机5400等游戏机，可以实现低功耗的游戏机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
再者，通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300，可以实现具备人工智能的便携式游戏机5300。
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5300，可以实现不局限于游戏的程序的表现。例如，可以改变并表现出游戏玩者提问的内容、游戏的进展情况、在游戏中发生事件的时序、游戏上出现的人物的言行等而不局限于游戏中的程序。
此外，当使用便携式游戏机5300玩需要多个游戏玩者的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
虽然图52C及图52D示出便携式游戏机及固定式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的GPU或芯片的游戏机不局限于此。作为应用本发明的一个方式的GPU或芯片的游戏机，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[大型计算机]
将本发明的一个方式的GPU或芯片可以应用于大型计算机。
图52E示出作为大型计算机的一个例子的超级计算机5500。图52F示出超级计算机5500所包括的机架(rack mount)式计算机5502。
超级计算机5500包括机架5501及多个机架式计算机5502。注意，多个计算机5502收纳在机架5501中。另外，计算机5502设有多个基板5504，在该基板上可以安装上述实施方式所说明的GPU或芯片。
超级计算机5500主要是适合于科学计算的大型计算机。科学计算需要以高速进行庞大的运算，因此功耗大且芯片的发热高。通过将本发明的一个方式的GPU或芯片应用于超级计算机5500，可以实现低功耗的超级计算机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路及模块带来的负面影响。
在图52E及图52F中，作为大型计算机的一个例子示出超级计算机，然而应用本发明的一个方式的GPU或芯片的大型计算机不局限于此。作为应用本发明的一个方式的GPU或芯片的大型计算机，例如可以举出提供服务的计算机(服务器)、大型通用计算机(主机)等。
[移动体]
本发明的一个方式的GPU或芯片可以应用于作为移动体的汽车及汽车的驾驶席周围。
图52G是示出移动体的一个例子的汽车室内的前挡风玻璃周围的图。图52G示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在支柱的显示面板5704。
通过显示速度表、转速计、行驶距离、燃料表、排档状态、空调的设定等，显示面板5701至显示面板5703可以提供其他各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以用作照明装置。
通过将由设置在汽车外侧的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以补充被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。此外，通过显示补充看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以用作照明装置。
因为可以将本发明的一个方式的GPU或芯片用作人工智能的构成要素，例如可以将该芯片用于汽车的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[电器产品]
图52H示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
通过将本发明的一个方式的芯片应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
作为电器产品的一个例子说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
[符号说明]
10：晶体管、21：层、22：层、31：层、32:层、41：层、50：结构体、51：区域、53：区域、54：区域、100：电容器、110：导电体、112：导电体、115：导电体、120：导电体、125：导电体、130：绝缘体、140：导电体、142：绝缘体、145：绝缘体、150：绝缘体、152：绝缘体、153：导电体、154：绝缘体、156：绝缘体、200：晶体管、200_n：晶体管、200_1：晶体管、200A：晶体管、205：导电体、205a：导电体、205b：导电体、210：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、217：绝缘体、218：导电体、222：绝缘体、224：绝缘体、230：氧化物、230a：氧化物、230A：氧化膜、230b：氧化物、230B：氧化膜、230c：氧化物、230C：氧化膜、230d：氧化物、230D：氧化膜、231a：区域、231b：区域、234：区域、236：区域、240：导电体、240a：导电体、240b：导电体、241：绝缘体、241a：绝缘体、241b：绝缘体、242a：导电体、242A：导电膜、242b：导电体、242B：导电层、243a：氧化物、243A：氧化膜、243b：氧化物、243B：氧化物层、246a：导电体、246b：导电体、250：绝缘体、250A：绝缘膜、254：绝缘体、260：导电体、260a：导电体、260A：导电膜、260b：导电体、260B：导电膜、265：密封部、265a：密封部、265b：密封部、271a：绝缘体、271b：绝缘体、274：绝缘体、280：绝缘体、282：绝缘体、283：绝缘体、284：绝缘体、286：绝缘体、287：绝缘体、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、601：前驱物、602：反应物、700：电子构件、702：印刷电路板、704：安装衬底、711：模子、712：连接盘、713：电极焊盘、714：引线、720：存储装置、721：驱动电路层、722：存储电路层、730：电子构件、731：插板、732：封装衬底、733：电极、735：半导体装置、901：区域、902：区域、903：区域、911a：区域、911b：区域、911c：区域、911d：区域、911e：区域、912a：区域、912b：区域、912c：区域、912d：区域、912e：区域、913a：区域、913b：区域、913c：区域、913d：区域、913e：区域、1001：布线、1002：布线、1003：布线、1004：布线、1005：布线、1006：布线、1100：USB存储器、1101：外壳、1102：盖子、1103：USB连接器、1104：基板、1105：存储器芯片、1106：控制器芯片、1110：SD卡、1111：外壳、1112：连接器、1113：基板、1114：存储器芯片、1115：控制器芯片、1150：SSD、1151：外壳、1152：连接器、1153：基板、1154：存储器芯片、1155：存储器芯片、1156：控制器芯片、1200：芯片、1201：PCB、1202：凸块、1203：母板、1204：GPU模块、1211：CPU、1212：GPU、1213：模拟运算部、1214：存储控制器、1215：接口、1216：网络电路、1221：DRAM、1222：快闪存储器、1400：存储装置、1411：外围电路、1420：行电路、1430：列电路、1440：输出电路、1460：控制逻辑电路、1470：存储单元阵列、1471：存储单元、1472：存储单元、1473：存储单元、1474：存储单元、1475：存储单元、1476：存储单元、1477：存储单元、1478：存储单元、4000：成膜装置、4002：搬入搬出室、4004：搬入搬出室、4006：传送室、4008:成膜室、4009：成膜室、4010：成膜室、4014：传送臂部、4020：处理室、4021：原料供应部、4021a：原料供应部、4021b：原料供应部、4022a：高速阀、4022b：高速阀、4023：原料引入口、4023a：原料引入口、4023b：原料引入口、4024：原料排出口、4025：排气装置、4026：衬底架、4027：加热器、4028：等离子体产生装置、4029：线圈、4030：衬底、4031：原料供应部、4033：原料引入口、4100：等离子体ALD装置、4111：等离子体生成室、4120：反应室、4123：原料引入口、4124：原料排出口、4126：衬底架、4128：等离子体生成装置、4130：衬底、4131：等离子体、4133：原料引入口、4200：等离子体ALD装置、4213：电极、4214：淋浴喷头、4215：电源、4217：电容器、4220：处理室、4223：原料引入口、4224：原料排出口、4226：衬底架、4230：衬底、4231：等离子体、4300：等离子体ALD装置、4313：电极、4314：淋浴喷头、4315：电源、4317：电容器、4319：筛网、4320：处理室、4321：电源、4322：电容器、4323：原料引入口、4324：原料排出口、4326：衬底架、4330：衬底、4331：等离子体、5100：信息终端、5101：外壳、5102：显示部、5200：笔记本式信息终端、5201：主体、5202：显示部、5203：键盘、5300：便携式游戏机、5301：外壳、5302：外壳、5303：外壳、5304：显示部、5305：连接部、5306：操作键、5400：固定式游戏机、5402：控制器、5500：超级计算机、5501：机架、5502：计算机、5504：基板、5701：显示面板、5702：显示面板、5703：显示面板、5704：显示面板、5800：电冷藏冷冻箱、5801：外壳、5802：冷藏室门、5803：冷冻室门

Claims (5)

1.一种具有结晶的金属氧化物，
其中，所述结晶具有层叠有第一层、第二层和第三层的结构，
所述第一层、所述第二层及所述第三层都大致平行于所述金属氧化物的被形成面，
所述第一层包含第一金属及氧，
所述第二层包含第二金属及氧，
所述第三层包含第三金属及氧，
所述第一层具有八面体形结构，
所述第二层具有三角双锥形结构或四面体形结构，
所述第三层具有三角双锥形结构或四面体形结构，
所述第一层所具有的所述八面体形结构的中心存在所述第一金属的原子，其顶点存在氧原子，
所述第二层所具有的所述三角双锥形结构或所述四面体形结构的中心存在所述第二金属的原子，其顶点存在氧原子，
所述第三层所具有的所述三角双锥形结构或所述四面体形结构的中心存在所述第三金属的原子，其顶点存在氧原子，
所述第一金属的化合价与所述第二金属的化合价相同，
并且，所述第一金属的化合价与所述第三金属的化合价不同。
2.一种具有结晶的金属氧化物，
其中，所述结晶具有层叠有第一层、第二层和第三层的结构，
所述第一层、所述第二层及所述第三层都大致平行于所述金属氧化物的被形成面，
所述第一层、所述第二层都包含第一金属、第二金属及氧，
所述第三层包含第三金属及氧，
所述第一层具有八面体形结构，
所述第二层具有三角双锥形结构或四面体形结构，
所述第三层具有三角双锥形结构或四面体形结构，
所述第一层所具有的所述八面体形结构的中心存在所述第一金属或所述第二金属的原子，其顶点存在氧原子，
所述第二层所具有的所述三角双锥形结构或所述四面体形结构的中心存在所述第一金属的原子或所述第二金属的原子，其顶点存在氧原子，
所述第三层所具有的所述三角双锥形结构或所述四面体形结构的中心存在所述第三金属的原子，其顶点存在氧原子，
所述第一金属的化合价与所述第二金属的化合价相同，
并且，所述第一金属的化合价与所述第三金属的化合价不同。
3.根据权利要求1或2所述的金属氧化物，
其中所述结晶具有YbFe2O4型结构或Yb2Fe3O7型结构。
4.根据权利要求1至3中任一项所述的金属氧化物，
其中所述第一金属为铟，
所述第二金属为镓，
并且所述第三金属为锌。
5.一种在沟道形成区域中包含权利要求1至4中任一项所述的金属氧化物的晶体管。
CN202080041170.8A 2019-06-12 2020-06-01 金属氧化物以及包含金属氧化物的晶体管 Pending CN113906570A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2019109490 2019-06-12
JP2019-109490 2019-06-12
JP2019123682 2019-07-02
JP2019-123682 2019-07-02
JP2019157820 2019-08-30
JP2019-157820 2019-08-30
JP2019-194248 2019-10-25
JP2019194248 2019-10-25
PCT/IB2020/055157 WO2020250079A1 (ja) 2019-06-12 2020-06-01 金属酸化物、および金属酸化物を有するトランジスタ

Publications (1)

Publication Number Publication Date
CN113906570A true CN113906570A (zh) 2022-01-07

Family

ID=73781876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080041170.8A Pending CN113906570A (zh) 2019-06-12 2020-06-01 金属氧化物以及包含金属氧化物的晶体管

Country Status (4)

Country Link
US (1) US20220238718A1 (zh)
KR (1) KR20220020829A (zh)
CN (1) CN113906570A (zh)
WO (1) WO2020250079A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7352058B2 (ja) * 2017-11-01 2023-09-28 セントラル硝子株式会社 炭化ケイ素単結晶の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP6141777B2 (ja) * 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10692452B2 (en) * 2017-01-16 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6904769B2 (ja) * 2017-04-20 2021-07-21 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
US20220238718A1 (en) 2022-07-28
JPWO2020250079A1 (zh) 2020-12-17
WO2020250079A1 (ja) 2020-12-17
KR20220020829A (ko) 2022-02-21

Similar Documents

Publication Publication Date Title
JP7297743B2 (ja) 金属酸化物の作製方法
JP7204353B2 (ja) トランジスタおよび半導体装置
CN113795928A (zh) 半导体装置及半导体装置的制造方法
CN114930547A (zh) 半导体装置及半导体装置的制造方法
CN114127932A (zh) 半导体装置及半导体装置的制造方法
CN115244713A (zh) 半导体装置、半导体装置的制造方法
CN115152006A (zh) 金属氧化物、金属氧化物的沉积方法及金属氧化物的沉积装置
CN114144894A (zh) 半导体装置
CN113924657A (zh) 半导体装置以及半导体装置的制造方法
JP2023165808A (ja) 半導体装置の作製方法
WO2020250079A1 (ja) 金属酸化物、および金属酸化物を有するトランジスタ
WO2021090106A1 (ja) トランジスタ、および電子機器
CN114868255A (zh) 半导体装置、半导体装置的制造方法
CN114616681A (zh) 半导体装置
CN112913033A (zh) 金属氧化物的制造方法及半导体装置的制造方法
WO2021165783A1 (ja) 金属酸化物、金属酸化物の形成方法、半導体装置
WO2023002290A1 (ja) 半導体装置
WO2023094941A1 (ja) 半導体装置
CN113557608A (zh) 半导体装置以及半导体装置的制造方法
CN115917038A (zh) 半导体装置的制造方法
CN115968502A (zh) 半导体装置的制造方法
CN116097401A (zh) 绝缘膜的改性方法及半导体装置的制造方法
CN116158204A (zh) 半导体装置及其制造方法
CN116157903A (zh) 半导体装置的制造方法
CN114846625A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination