TWI559555B - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TWI559555B
TWI559555B TW103108871A TW103108871A TWI559555B TW I559555 B TWI559555 B TW I559555B TW 103108871 A TW103108871 A TW 103108871A TW 103108871 A TW103108871 A TW 103108871A TW I559555 B TWI559555 B TW I559555B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
oxide
semiconductor layer
substrate
Prior art date
Application number
TW103108871A
Other languages
English (en)
Other versions
TW201535750A (zh
Inventor
鄭淳護
Original Assignee
國立臺灣師範大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立臺灣師範大學 filed Critical 國立臺灣師範大學
Priority to TW103108871A priority Critical patent/TWI559555B/zh
Priority to CN201510103481.3A priority patent/CN104916701A/zh
Priority to US14/657,275 priority patent/US20150263176A1/en
Publication of TW201535750A publication Critical patent/TW201535750A/zh
Application granted granted Critical
Publication of TWI559555B publication Critical patent/TWI559555B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

薄膜電晶體及其製造方法
本發明係關於一種薄膜電晶體及其製造方法，特別是關於一種使用金屬氧化物半導體之薄膜電晶體及其製造方法。
圖1係先前技術之底閘極型(bottom gate)薄膜電晶體(thin film transistor,TFT)1之結構示意圖，具體結構如下：基板11上形成一層絕緣層12，之後在絕緣層12上面依序形成金屬閘極13、閘極介電層14、通道層(active layer/channel layer)15、源極16與汲極17，並在源極16與汲極17之上形成保護層18。先前技術的薄膜電晶體1之結構，利用一通道層15作為載子由源極16往汲極17移動的區域，而薄膜電晶體1的特性主要是由通道層15所決定。例如，通道層15之材料、元素比例、氧空缺濃度、載子濃度等因素決定薄膜電晶體1之元件性能。
先前技術多以非晶矽(amorphous Si)以及多晶矽(poly Si)作為薄膜電晶體(thin film transistor,TFT)之通道層15，而廣泛使用在液晶顯示器(LCD,liquid crystal display)中，作為畫素的開關(switch)以及液晶的電壓源。然而，amorphous Si TFT的載子場效率遷移率(field effect mobility,μFE)大約為~1cm2/Vs，限制了高解析度顯示器的發展；而poly Si TFT不僅製程複雜、熱預算(thermal budget)高、均勻性低，無法滿足未來顯示發展趨勢以軟性(flexible)、透明為主軸的需求。因為 氧化物半導體(oxide semiconductor)TFT相較於非晶矽(amorphous Si)TFT，具有較高的載子遷移率(~10cm2/Vs)，並且相較於多晶矽(polySi)TFT，具有低溫製程以及均勻的特性，因此氧化物半導體TFT迅速吸引各界的目光。
近期，通道層15之材料使用氧化鋅(ZnO)、氧化銦鎵鋅(InGaZnO,IGZO)等氧化物半導體，取代原先通道層15使用之非晶矽或多晶矽。這是由於和矽基材料相比，氧化物半導體具有對可見光透明的特性，並可在低溫製程下(≦300℃)，製作出高載子遷移率(~10cm2/Vs)且均勻性高的電晶體。低溫製程可使用於塑膠(plastic)基板，有助於發展透明、軟性顯示器。然而，氧化物半導體TFT的載子遷移率和多晶矽TFT之載子遷移率(數十~數百)相比，仍有改善的空間。圖6為習知薄膜電晶體1之汲極電流-閘極電壓(ID-VG)特性圖。其中，習知薄膜電晶體1之通道層15使用IGZO，而閘極介電層14使用氧化鉿(HfO2)/氧化鈦(TiO2)，其場效率遷移率(field effect mobility,μFE)僅為3cm2/Vs。
為了進一步提升例如AMOLED(active-matrix organic light-emitted diode)顯示器等應用之解析度及反應速度、或記憶體及其他計算晶片等應用之運算速度，提高載子遷移率是必須的。
本發明之目的在於提供一種高性能薄膜電晶體及形成此薄膜電晶體之製造方法。此薄膜電晶體可改善習知薄膜電晶體之元件特性，使其具備高場效率遷移率(field effect mobility,μFE)、低次臨界擺幅(subthreshold swing,S.S.)，和低關閉電流，以有助於開發新一世代低功率、高性能之薄膜電晶體元件。
本發明之一種薄膜電晶體，包含一基板、一雙通道半導體層、一半導體保護層、一閘極、一閘極介電層、一源極、及一汲極。該雙通道半導體層包含一第一半導體層及一第二半導體層。第一半導體層 由一金屬氧化物半導體材料所製成，並形成於基板之上方。第二半導體層由該金屬氧化物半導體材料摻雜一吸氧金屬所製成，並形成於第一半導體層上。半導體保護層形成於第二半導體層上。半導體保護層保護雙通道半導體層並具有半導體特性。閘極形成於基板之上方。閘極介電層形成於閘極與雙通道半導體層間。源極鄰近雙通道半導體層形成於基板上方並與雙通道半導體層電性連結。汲極與源極分隔開，鄰近雙通道半導體層形成於基板上方並與雙通道半導體層電性連結。
本發明之一種形成一薄膜電晶體之製造方法，包含：(a)提供一基板；(b)形成一雙通道半導體層，雙通道半導體層包含：一第一半導體層，由一金屬氧化物半導體材料所製成，並形成於基板之上方；及一第二半導體層，由上述金屬氧化物半導體材料摻雜一吸氧金屬所製成，並形成於第一半導體層上；(c)形成一半導體保護層，於第二半導體層上，其中半導體保護層保護雙通道半導體層並具有半導體特性；(d)形成一閘極，其於基板之上方；(e)形成一閘極介電層於閘極與雙通道半導體層間；(f)形成一源極，其鄰近雙通道半導體層，且形成於基板上方，並與雙通道半導體層電性連結；及(g)形成一汲極，其與源極分隔開，鄰近雙通道半導體層位於基板上方，並與雙通道半導體層電性連結。
1‧‧‧薄膜電晶體
11‧‧‧基板
12‧‧‧絕緣層
13‧‧‧閘極
14‧‧‧閘極介電層
15‧‧‧通道層
16‧‧‧源極
17‧‧‧汲極
18‧‧‧保護層
3‧‧‧薄膜電晶體
3'‧‧‧薄膜電晶體
301‧‧‧第一層
302‧‧‧第二層
303‧‧‧障壁層
31‧‧‧基板
32‧‧‧雙通道半導體層
321‧‧‧第一半導體層
322‧‧‧第二半導體層
33‧‧‧半導體保護層
34‧‧‧閘極
35‧‧‧閘極介電層
36‧‧‧源極
37‧‧‧汲極
38‧‧‧絕緣層
圖1為習知薄膜電晶體之結構示意圖；圖2為本發明薄膜電晶體之第一實施例之結構示意圖；圖3A至3G為本發明薄膜電晶體之第一實施例之製造流程示意圖；圖4為本發明薄膜電晶體之第二實施例之結構示意圖；圖5A至5G為本發明薄膜電晶體之第二實施例之製造流程示意圖； 圖6為習知薄膜電晶體之汲極電流-閘極電壓(ID-VG)特性圖；圖7為本發明薄膜電晶體之汲極電流-閘極電壓(ID-VG)特性圖；及圖8為不同厚度之第二半導體層對載子遷移率(μFE)以及次臨界擺幅(S.S.)元件特性比較圖。
請參考圖2或圖4，本發明之薄膜電晶體3、3'之基本結構包含：一基板31、一雙通道半導體層32、一半導體保護層33、一閘極34、一閘極介電層35、一源極36、及一汲極37。雙通道半導體層32包含一第一半導體層321及一第二半導體層322。第一半導體層321由一金屬氧化物半導體材料所製成。第二半導體層322由相同金屬氧化物半導體材料摻雜一吸氧金屬所製成，並形成於第一半導體層321上。半導體保護層33形成於第二半導體層322上。半導體保護層33保護雙通道半導體層32並具有半導體特性。閘極介電層35形成於閘極34與雙通道半導體層32間。源極36鄰近雙通道半導體層32形成並與雙通道半導體層32電性連結。汲極37與源極36分隔開，鄰近雙通道半導體層32並與雙通道半導體層32電性連結。本發明之第一半導體層321、第二半導體層322、閘極34、源極36與汲極37等，於下列實施例中雖未必均直接鄰靠於基板31，但均位於基板31之上方。
請參考圖2，本發明之第一實施例為一種底閘極型薄膜電晶體3。於本發明第一實施例之薄膜電晶體3中，閘極34形成於基板31上，閘極介電層35形成於閘極34上，第一半導體層321形成於閘極介電層35上，並且源極36及汲極37形成於半導體保護層33上。若基板31並非一絕緣基板，則薄膜電晶體3更包含一絕緣層38，絕緣層38形成於基板31與閘極34間，作為閘極34和基板31之間的絕緣層。如基板31本身具有與閘極34絕緣的效果，亦可選擇不加此絕緣層38。
請參考圖4，本發明之第二實施例為一種頂閘極型薄膜電晶體3'。於本發明第二實施例之薄膜電晶體3'中，第一半導體層321形成於基板31上，源極36及汲極37形成於基板31上並以側向接觸第一半導體層321、第二半導體層322及半導體保護層33，閘極介電層35形成於半導體保護層33、源極36及汲極37上，並且閘極34形成於閘極介電層35上。
基板31可為一半導體基板，例如一矽基板，亦可為一絕緣基板，例如一塑膠基板或一玻璃基板，或可為一金屬基板。
於雙通道半導體層32中，用以形成第一半導體層321及第二半導體層322之金屬氧化物半導體材料可為氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)或其他類似材料。較佳地，此金屬氧化物半導體材料為氧化銦鎵鋅(IGZO)。
本發明之第二半導體層322由金屬氧化物半導體材料摻雜吸氧金屬所製成，此第二半導體層322具有提升薄膜電晶體3、3'中載子遷移率的功效。第二半導體層322所摻雜之吸氧金屬可為鎢(W)、銻(Sb)、鈦(Ti)、錫(Sn)、鋁(Al)、鉿(Hf)、鎵(Ga)、鑭(La)、釔(Y)、鈧(Sc)或其他類似材料。較佳地，此吸氧金屬為鈦(Ti)。第二半導體層322之一厚度為1-100nm。較佳地，第二半導體層322之厚度為1-20nm。
半導體保護層33，形成於第二半導體層322上，其功用為阻絕大氣中的水分以及氧氣，避免通道層受潮，並具有半導體導電特性。半導體保護層33可由二氧化鈦(TiO2)、鋯鈦酸鉛(PbZrTiO3)、鈦酸鋇(BaTiO)、鈦酸鍶(SrTiO)、氧化鋅(ZnO)、氧化錫(SnO2)、氧化鎳(NiO)、氧化鎵(Ga2O3)、氧化鈮(Nb2O5)、氧化鈰(CeO2)、氧化鉻(Cr2O3)、氧化錳(Mn2O3)、氧化鎢(WO3)、氧化鈷(CoO，Co3O4)、氧化鐵(Fe2O3)、氧化銦(In2O3)、氧化銦錫(ITO)、鋁摻雜的氧化鋅(AZO，AlZnO)或其他類似材料所製成。半導體保護層33之一厚度為 1-100nm。較佳地，半導體保護層33之厚度為1-20nm。
如以圖2所示之本發明第一實施例之底閘極型薄膜電晶體3為例，半導體保護層33置放於雙通道半導體層32上、源極36及汲極37之下。本發明之半導體保護層33有別於習知的保護層18，茲就此說明如下：
(1)、如圖1所示，習知保護層18置放於源極16及汲極17上，因此源極16及汲極17直接與通道層15作接觸。本發明之半導體保護層33設置於源極36及汲極37與雙通道半導體層32之間，因此源極36及汲極37沒有直接和雙通道半導體層32接觸。
(2)、習知保護層18之材料選用絕緣體，例如二氧化矽(SiO2)、氮化矽(SiNx)等材料，以避免源極16及汲極17之間短路。本發明之半導體保護層33選用具半導體特性之氧化物，因此當對閘極34施加電壓時，可使半導體保護層33及雙通道半導體層32呈導通狀態，使載子可經由源極36流出至半導體保護層33，再由半導體保護層33傳導至雙通道半導體層32，最後再經由半導體保護層33流出至汲極37。
閘極34形成於基板31之上方；如有絕緣層38時，絕緣層38位於此二者之間。閘極34之材料可為氮化鉭(TaN)、鋁(Al)、鈦銀合金(Ti/Ag)、氧化銦錫(ITO)、钼(Mo)或其他相似的材料。閘極介電層35形成於閘極34與雙通道半導體層22間。閘極介電層35之材料可為二氧化矽(SiO2)、氮化矽(SiNx)、氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鈦(TiO2)、氧化鍺(GeO2)、氧化鋁(Al2O3)或其他相似的材料。
圖6為習知薄膜電晶體1之汲極電流-閘極電壓(ID-VG)特性圖。其中，場效率遷移率(field effect mobility,μFE)僅為3.2cm2/Vs。圖7為本發明薄膜電晶體3、3'之汲極電流-閘極電壓(ID-VG)特性圖。本發明薄膜電晶體3、3'之第二半導體層322由金屬氧化物半導體材料摻雜吸氧金屬所製成。圖8為不同厚度之摻雜吸氧金屬之第二半導體層322對載 子遷移率(即場效遷移率μFE)以及次臨界擺幅(S.S.)元件特性比較圖。此處摻雜吸氧金屬之第二半導體層322係使用Ti摻雜IGZO，標示為IGZO：Ti。厚度0nm表示不具有摻雜吸氧金屬之第二半導體層322。
請參考圖7及圖8，當摻雜吸氧金屬之第二半導體層322之厚度為7nm時，載子遷移率可由沒有摻雜吸氧金屬之金屬氧化物半導體材料之習知薄膜電晶體1之大約3cm2/Vs，提升至大約30cm2/Vs。元件次臨界擺幅(subthreshold swing,S.S.)也由習知薄膜電晶體1之121mV/dec，大幅降低至約85mV/dec。這些電晶體元件特性的改善，將有助於提昇顯示器產品之解析度或計算元件之運算速度。當摻雜吸氧金屬之第二半導體層322之厚度為3nm時，載子遷移率可進一步提升為約50cm2/Vs。此成果表示本發明之薄膜電晶體3、3'，可具有提升載子遷移率之功效。
圖2顯示本發明之第一實施例，其為一種「底閘極型薄膜電晶體3」。本發明第一實施例之薄膜電晶體3之製造方法包含以下步驟：(a)提供一基板31；(b)形成一閘極34於基板31上；(c)形成一閘極介電層35於閘極34上；(d)於閘極介電層35上形成一雙通道半導體層32，雙通道半導體層32包含：一第一半導體層321，其由一金屬氧化物半導體材料所製成；及一第二半導體層322，其由上述金屬氧化物半導體材料摻雜一吸氧金屬所製成，並形成於第一半導體層321上；(e)形成一半導體保護層33於第二半導體層322上，其中半導體保護層33保護雙通道半導體層32並具有半導體特性；(f)形成一源極36於半導體保護層33上，其鄰近雙通道半導體層32並與雙通道半導體層32電性連結；及(g)形成一汲極37於半導體保護層33上，其與源極36分隔開，鄰近雙通道半導體層32並與雙通道半導體層32電性連結。若基板31並非一絕緣基板，本發明形成薄膜電晶體3之製造方法更包含在前述步驟(a)與(b)之間形成一絕緣層38於基板31上，使其位於基板31與 閘極3間之步驟(h)。如基板31本身具有與閘極34絕緣的效果，亦可選擇不形成此絕緣層38。
圖4顯示本發明之第二實施例。其為一種頂閘極型薄膜電晶體3'。本發明第二實施例之薄膜電晶體3'之製造方法包含以下步驟：(a)提供一基板31；(b)形成一雙通道半導體層32於基板31上，雙通道半導體層32包含：一第一半導體層321，由一金屬氧化物半導體材料所製成；一第二半導體層322，由上述金屬氧化物半導體材料摻雜一吸氧金屬所製成，並形成於第一半導體層321上；(c)形成一半導體保護層33於第二半導體層322上，其中半導體保護層33保護雙通道半導體層32並具有半導體特性；(d)形成一源極36，其鄰近雙通道半導體層32並與雙通道半導體層32電性連結；及(e)形成一汲極37，其與源極36分隔開，鄰近雙通道半導體層32並與雙通道半導體層32電性連結；(f)形成一閘極介電層35於半導體保護層33上；(g)形成一閘極34於閘極介電層35之上。於步驟(d)及步驟(f)中源極36及汲極37形成於基板31上並以側向接觸第一半導體層321、第二半導體層322及半導體保護層33，於步驟(f)中，閘極介電層35除形成於半導體保護層33上以外，亦形成於源極36及汲極37上。
其中，本發明形成雙通道半導體層32之步驟中，為使本發明薄膜電晶體3、3'之雙通道半導體層32有更佳之半導體特性及更少之缺陷，進一步包含以下步驟：(1)形成一第一層301，其材料為上述金屬氧化物半導體材料，如圖3C或5A所示；(2)形成一第二層302於上述金屬氧化物半導體材料之第一層301上，其材料為吸氧金屬；(3)形成一障壁層303於上述吸氧金屬之第二層302上，如圖3D或5B所示；(4)退火處理，以使上述第二層302之吸氧金屬擴散摻雜於上述金屬氧化物半導體材料之第一層301中，以致上述吸氧金屬之第二層302與上述金屬氧化物半導體材料之第一層301形成第二半導體層 322，金屬氧化物半導體材料形成之第一層301中，剩餘之受擴散摻雜影響不大或未受此影響之之第一層301之該部分形成第一半導體層321；及(5)去除障壁層303，如圖3E或5C所示。
關於形成雙通道半導體層32之步驟之製造條件及材料詳述如下。於步驟(4)中退火處理之退火溫度為100至900℃。較佳地，退火處理之退火溫度為100至600℃。障壁層303可由二氧化矽(SiO2)所製成。於步驟(4)中退火處理之退火氣氛為氮氣、氧氣或氬氣。較佳地，於步驟(b-4)中退火處理之退火氣氛為氬氣。
基板31可為一半導體基板，例如一矽基板，亦可為一絕緣基板，例如一塑膠基板或一玻璃基板，或可為一金屬基板。金屬氧化物半導體材料可為氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)或其他類似材料。較佳地，此金屬氧化物半導體材料為氧化銦鎵鋅(IGZO)。第二半導體層322所摻雜之吸氧金屬可為鎢(W)、銻(Sb)、鈦(Ti)、錫(Sn)、鋁(Al)、鉿(Hf)、鎵(Ga)、鑭(La)、釔(Y)、鈧(Sc)或其他類似材料。較佳地，此吸氧金屬為鈦(Ti)。第二半導體層322之一厚度為1-100nm。較佳地，第二半導體層322之厚度為1-20nm。半導體保護層33可由二氧化鈦(TiO2)、鋯鈦酸鉛(PbZrTiO3)、鈦酸鋇(BaTiO)、鈦酸鍶(SrTiO)、氧化鋅(ZnO)、氧化錫(SnO2)、氧化鎳(NiO)、氧化鎵(Ga2O3)、氧化鈮(Nb2O5)、氧化鈰(CeO2)、氧化鉻(Cr2O3)、氧化錳(Mn2O3)、氧化鎢(WO3)、氧化鈷(CoO,Co3O4)、氧化鐵(Fe2O3)、氧化銦(In2O3)、氧化銦錫(ITO)、鋁摻雜的氧化鋅(AZO,AlZnO)或其他類似材料所製成。半導體保護層33之一厚度為1-100nm。較佳地，半導體保護層33之厚度為1-20nm。閘極34之材料可為氮化組(TaN)、鋁(Al)、鈦銀合金(Ti/Ag)、氧化銦錫(ITO)、钼(Mo)或其他相似的材料。閘極介電層35之材料可為二氧化矽(SiO2)、氮化矽(SiNx)、氧化鉿(HfO2)、氧化釔 (Y2O3)、氧化鈦(TiO2)、氧化鍺(GeO2)、氧化鋁(Al2O3)或其他相似的材料。
請參考圖3A至3G，其顯示本發明之第一實施例之底閘極型薄膜電晶體3之具體製造流程。如圖3A所示，形成絕緣層38於基板31上。如圖3B所示，形成閘極34於基板31上之絕緣層38上，並形成閘極介電層35於閘極34上。如圖3C所示，形成一以上述金屬氧化物半導體材料形成之第一層301於閘極介電層35上。如圖3D所示，形成一由吸氧金屬所形成之第二層302於上述金屬氧化物半導體材料之第一層301上，並形成一障壁層303於上述吸氧金屬之第二層302上。之後，進行退火處理，以使第二層302之上述吸氧金屬擴散掺雜於上述金屬氧化物半導體材料之第一層301中，以致上述吸氧金屬之第二層302與上述受到擴散掺雜之金屬氧化物半導體材料之第一層301形成第二半導體層322，剩餘之上述金屬氧化物半導體材料之第一層301則形成第一半導體層321，爾後去除障壁層303。如圖3E所示，第一半導體層321形成於閘極介電層35上，而第二半導體層322形成於第一半導體層321上。接下來，如圖3F所示，形成半導體保護層33於第二半導體層322上。如圖3G所示，形成源極36及汲極37於半導體保護層33上。
圖5A至5G顯示本發明之第二實施例之頂閘極型薄膜電晶體3'之具體製造流程。如圖5A所示，形成一由上述金屬氧化物半導體材料構成之第一層301於基板31上。如圖5B所示，形成一由吸氧金屬構成之第二層302於上述金屬氧化物半導體材料之第一層301上，再形成一障壁層303於上述吸氧金屬之第二層302上。接下來進行退火處理，以使第二層302之上述吸氧金屬擴散掺雜於上述金屬氧化物半導體材料之第一層301中，以致上述吸氧金屬之第二層302與上述受到擴散摻雜之金屬氧化物半導體材料之第一層301形成第二半導體層322，剩餘未受擴散摻雜影響之上述金屬氧化物半導體材料之第一層301形成第一 半導體層321，爾後去除障壁層303。之後，如圖5C所示，係去除障壁層303後之情形，第一半導體層321形成於基板31上，而第二半導體層322形成於第一半導體層321上。接著，如圖5D所示，形成半導體保護層33於第二半導體層322上。其後，如圖5E所示，源極36及汲極37形成於基板31上並分別以其側面接觸第一半導體層321、第二半導體層322及半導體保護層33之側面。如圖5F所示，閘極介電層35形成於半導體保護層33、源極36及汲極37上。最後，如圖5G所示，閘極34形成於閘極介電層35上。
綜合上述，本發明為一種形成一薄膜電晶體3、3'之製造方法，該方法至少包含(以下並未區分製程順序)：(a)提供一基板31；(b)形成一雙通道半導體層32，該雙通道半導體層32包含：一第一半導體層321，其材料為金屬氧化物半導體，形成而位於基板31之上方；一第二半導體層322，其材料為上述之金屬氧化物半導體材料摻雜一吸氧金屬，形成於第一半導體層321上；(c)形成一半導體保護層33於第二半導體層322上，其中半導體保護層33保護雙通道半導體層32並具有半導體特性；(d)形成一閘極34使其位於基板31之上方；(e)形成一閘極介電層35於閘極34與雙通道半導體層32間；(f)形成一源極36，其鄰近雙通道半導體層32，且位於基板31上方，並與雙通道半導體層32電性連結；及(g)形成一汲極37，其與源極36分隔開，鄰近雙通道半導體層32，形成而於基板31上方，並與雙通道半導體層32電性連結。
本發明之薄膜電晶體可改良習知技術之缺點。以上之實施例顯示較佳範例，並非當然構成申請專利範圍之限制。
3‧‧‧薄膜電晶體
31‧‧‧基板
32‧‧‧雙通道半導體層
321‧‧‧第一半導體層
322‧‧‧第二半導體層
33‧‧‧半導體保護層
34‧‧‧閘極
35‧‧‧閘極介電層
36‧‧‧源極
37‧‧‧汲極
38‧‧‧絕緣層

Claims (32)

  1. 一種薄膜電晶體，包含：一基板；一雙通道半導體層，包含：一第一半導體層，其由一金屬氧化物半導體材料所製成，並形成而位於該基板之上方；及一第二半導體層，其由該金屬氧化物半導體材料摻雜一吸氧金屬所製成，並形成於該第一半導體層上；一半導體保護層，其形成於該第二半導體層上，其中該半導體保護層保護該雙通道半導體層並具有半導體特性；一閘極，其形成而位於該基板之上方；一閘極介電層，其形成於該閘極與該雙通道半導體層間；一源極，其鄰近該雙通道半導體層，形成而位於該基板上方並與該雙通道半導體層電性連結；及一汲極，其與該源極分隔開，鄰近該雙通道半導體層，形成而位於該基板上方，並與該雙通道半導體層電性連結；其中該第二半導體層係藉由對於該金屬氧化物半導體材料上之該吸氧金屬作退火處理而形成。
  2. 如請求項1所述之薄膜電晶體，其中該閘極形成於該基板上，該閘極介電層形成於該閘極上，該第一半導體層形成於該閘極介電層上，並且該源極及該汲極形成於該半導體保護層上。
  3. 如請求項2所述之薄膜電晶體，其中該薄膜電晶體更包含：一絕緣層，形成於該基板與該閘極間。
  4. 如請求項1所述之薄膜電晶體，其中該第一半導體層形成於該基板上，該源極及該汲極形成於該基板上並以側向接觸該第一半 導體層、該第二半導體層及該半導體保護層，該閘極介電層形成於該半導體保護層、該源極及該汲極上，並且該閘極形成於該閘極介電層上。
  5. 如請求項1所述之薄膜電晶體，其中該金屬氧化物半導體材料為氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、或氧化鋅(ZnO)。
  6. 如請求項5所述之薄膜電晶體，其中該金屬氧化物半導體材料為氧化銦鎵鋅(IGZO)。
  7. 如請求項1所述之薄膜電晶體，其中該吸氧金屬為鎢(W)、銻(Sb)、鈦(Ti)、錫(Sn)、鋁(Al)、鉿(Hf)、鎵(Ga)、鑭(La)、釔(Y)或鈧(Sc)。
  8. 如請求項7所述之薄膜電晶體，其中該吸氧金屬為鈦(Ti)。
  9. 如請求項1所述之薄膜電晶體，其中該第二半導體層之一厚度為1-100nm。
  10. 如請求項9所述之薄膜電晶體，其中該第二半導體層之該厚度為1-20nm。
  11. 如請求項1所述之薄膜電晶體，其中該半導體保護層係由二氧化鈦(TiO2)、鋯鈦酸鉛(PbZrTiO3)、鈦酸鋇(BaTiO)、鈦酸鍶(SrTiO)、氧化鋅(ZnO)、氧化錫(SnO2)、氧化鎳(NiO)、氧化鎵(Ga2O3)、氧化鈮(Nb2O5)、氧化鈰(CeO2)、氧化鉻(Cr2O3)、氧化錳(Mn2O3)、氧化鎢(WO3)、氧化鈷(CoO,Co3O4)、氧化鐵(Fe2O3)、氧化銦(In2O3)、氧化銦錫(ITO)或鋁摻雜的氧化鋅(AZO,AlZnO)所製成。
  12. 如請求項1所述之薄膜電晶體，其中該半導體保護層之一厚度為1-100nm。
  13. 如請求項12所述之薄膜電晶體，其中該半導體保護層之該厚度 、為1-20nm。
  14. 一種形成一薄膜電晶體之製造方法，包含：(a)提供一基板；(b)形成一雙通道半導體層，該雙通道半導體層包含：一第一半導體層，由一金屬氧化物半導體材料所製成，並形成而位於該基板之上方；及一第二半導體層，由該金屬氧化物半導體材料摻雜一吸氧金屬所製成，並形成於該第一半導體層上；(c)形成一半導體保護層，於該第二半導體層上，其中該半導體保護層保護該雙通道半導體層並具有半導體特性；(d)形成一閘極，其位於該基板之上方；(e)形成一閘極介電層於該閘極與該雙通道半導體層間；(f)形成一源極，其鄰近該雙通道半導體層，且位於該基板上方，並與該雙通道半導體層電性連結；及(g)形成一汲極，其與該源極分隔開，鄰近該雙通道半導體層，位於該基板上方，並與該雙通道半導體層電性連結；其中該第二半導體層係藉由對該金屬氧化物半導體材料上之該吸氧金屬作退火處理而形成。
  15. 如請求項14所述之製造方法，其中(b)包含以下步驟：(b-1)形成一第一層，其材料為該金屬氧化物半導體材料；(b-2)形成一第二層，其材料為該吸氧金屬，並位於該金屬氧化物半導體材料之該第一層上；(b-3)形成一障壁層於該吸氧金屬之該第二層上；(b-4)退火處理，以使該吸氧金屬之該第二層與該金屬氧化物半導體材料之該第一層形成該第二半導體層，剩餘之該金屬氧化物半導體材料之該第一層形成該第一半導體層；及 (b-5)去除該障壁層。
  16. 如請求項15所述之製造方法，其中於(d)中該閘極形成於該基板上，於(e)中該閘極介電層形成於該閘極上，於(b)中該第一半導體層形成於該閘極介電層上，並且於(f)及(g)中該源極及該汲極形成於該半導體保護層上。
  17. 如請求項16所述之製造方法，其中該製造方法更包含：(h)形成一絕緣層於該基板與該閘極間。
  18. 如請求項15所述之製造方法，其中於(b)中該第一半導體層形成於該基板上，於(f)及(g)中該源極及該汲極形成於該基板上並以側向接觸該第一半導體層、該第二半導體層及該半導體保護層，於(e)中該閘極介電層形成於該半導體保護層、該源極及該汲極上，並且於(d)中該閘極形成於該閘極介電層上。
  19. 如請求項15所述之製造方法，其中該金屬氧化物半導體材料為氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、或氧化鋅(ZnO)。
  20. 如請求項19所述之製造方法，其中該金屬氧化物半導體材料為氧化銦鎵鋅(IGZO)。
  21. 如請求項15所述之製造方法，其中該吸氧金屬為鎢(W)、銻(Sb)、鈦(Ti)、錫(Sn)、鋁(Al)、鉿(Hf)、鎵(Ga)、鑭(La)、釔(Y)或鈧(Sc)。
  22. 如請求項21所述之製造方法，其中該吸氧金屬為鈦(Ti)。
  23. 如請求項15所述之製造方法，其中該第二半導體層之一厚度為1-100nm。
  24. 如請求項23所述之製造方法，其中該第二半導體層之該厚度為1-20nm。
  25. 如請求項15所述之製造方法，其中該半導體保護層係由二氧化 鈦(TiO2)、鋯鈦酸鉛(PbZrTiO3)、鈦酸鋇(BaTiO)、鈦酸鍶(SrTiO)、氧化鋅(ZnO)、氧化錫(SnO2)、氧化鎳(NiO)、氧化鎵(Ga2O3)、氧化鈮(Nb2O5)、氧化鈰(CeO2)、氧化鉻(Cr2O3)、氧化錳(Mn2O3)、氧化鎢(WO3)、氧化鈷(CoO，Co3O4)、氧化鐵(Fe2O3)、氧化銦(In2O3)、氧化銦錫(ITO)或鋁摻雜的氧化鋅(AZO，AlZnO)所製成。
  26. 如請求項15所述之製造方法，其中該半導體保護層之一厚度為1-100nm。
  27. 如請求項26所述之製造方法，其中該半導體保護層之該厚度為1-20nm。
  28. 如請求項15所述之製造方法，其中於(b-4)中該退火處理之退火溫度為100至900℃。
  29. 如請求項28所述之製造方法，其中於(b-4)中該退火處理之退火溫度為100至600℃。
  30. 如請求項15所述之製造方法，其中該障壁層係由二氧化矽(SiO2)所製成。
  31. 如請求項15所述之製造方法，其中於(b-4)中該退火處理之退火氣氛為氮氣、氧氣或氬氣。
  32. 如請求項31所述之製造方法，其中於(b-4)中該退火處理之退火氣氛為氬氣。
TW103108871A 2014-03-13 2014-03-13 薄膜電晶體及其製造方法 TWI559555B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103108871A TWI559555B (zh) 2014-03-13 2014-03-13 薄膜電晶體及其製造方法
CN201510103481.3A CN104916701A (zh) 2014-03-13 2015-03-10 薄膜晶体管及其制造方法
US14/657,275 US20150263176A1 (en) 2014-03-13 2015-03-13 Thin film transistor and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103108871A TWI559555B (zh) 2014-03-13 2014-03-13 薄膜電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201535750A TW201535750A (zh) 2015-09-16
TWI559555B true TWI559555B (zh) 2016-11-21

Family

ID=54069862

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108871A TWI559555B (zh) 2014-03-13 2014-03-13 薄膜電晶體及其製造方法

Country Status (3)

Country Link
US (1) US20150263176A1 (zh)
CN (1) CN104916701A (zh)
TW (1) TWI559555B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106710499B (zh) * 2015-08-24 2020-06-26 群创光电股份有限公司 显示面板及触控显示装置
CN105304652B (zh) * 2015-11-25 2018-04-03 深圳市华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
CN106601786B (zh) * 2016-11-26 2020-08-14 信利（惠州）智能显示有限公司 薄膜晶体管及其制备方法、阵列基板
CN106783979B (zh) * 2016-12-08 2020-02-07 西安电子科技大学 基于Ga2O3材料的帽层复合双栅PMOSFET及其制备方法
WO2018111247A1 (en) * 2016-12-13 2018-06-21 Intel Corporation Passivation dielectrics for oxide semiconductor thin film transistors
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN108231812A (zh) * 2018-01-24 2018-06-29 德淮半导体有限公司 晶体管及其制造方法以及cmos图像传感器
CN109638034B (zh) * 2018-11-06 2021-04-27 深圳市华星光电半导体显示技术有限公司 显示面板的制造方法
CN109659235B (zh) * 2018-12-14 2021-12-03 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
US11616057B2 (en) 2019-03-27 2023-03-28 Intel Corporation IC including back-end-of-line (BEOL) transistors with crystalline channel material
CN111253085A (zh) * 2020-03-25 2020-06-09 四川猛犸半导体科技有限公司 一种薄膜器件
CN111969067A (zh) * 2020-07-21 2020-11-20 河南大学 一种氧化铟薄膜晶体管及其制备方法
KR20220012496A (ko) 2020-07-22 2022-02-04 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
CN111755528A (zh) * 2020-07-31 2020-10-09 山东华芯半导体有限公司 一种闪存单元及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120248433A1 (en) * 2011-03-31 2012-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201336086A (zh) * 2012-02-29 2013-09-01 Hon Hai Prec Ind Co Ltd 薄膜電晶體

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5504008B2 (ja) * 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130280859A1 (en) * 2010-12-30 2013-10-24 Jae-ho Kim Thin-film transistor and method for manufacturing same
CN104081498A (zh) * 2012-01-27 2014-10-01 默克专利有限公司 生产具有改进电导率的半导电或导电层的方法
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9583351B2 (en) * 2013-11-19 2017-02-28 Globalfoundries Inc. Inverted contact
US20150187958A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. IGZO Devices with Reduced Electrode Contact Resistivity and Methods for Forming the Same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120248433A1 (en) * 2011-03-31 2012-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201336086A (zh) * 2012-02-29 2013-09-01 Hon Hai Prec Ind Co Ltd 薄膜電晶體

Also Published As

Publication number Publication date
CN104916701A (zh) 2015-09-16
US20150263176A1 (en) 2015-09-17
TW201535750A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI559555B (zh) 薄膜電晶體及其製造方法
KR101847355B1 (ko) 박막 트랜지스터 및 그 제조 방법과 디스플레이 장치
JP6246307B2 (ja) 半導体装置
JP5704790B2 (ja) 薄膜トランジスタ、および、表示装置
JP5250929B2 (ja) トランジスタおよびその製造方法
JP5839592B2 (ja) 半導体装置の作製方法
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
TWI570925B (zh) 半導體裝置以及半導體裝置的製造方法
JP5765922B2 (ja) 半導体装置
JP2017126693A (ja) 半導体装置
KR20110010323A (ko) 박막 트랜지스터 및 그 제조방법
JP2008218495A (ja) 薄膜トランジスタおよびその製造方法
JP2011159908A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011091110A (ja) 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
KR20160012165A (ko) 안정한 고 이동성 ｍｏｔｆｔ 및 그것의 저온 제조 방법
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US20220140114A1 (en) Method for manufacturing oxide semiconductor thin film transistor
TWI497689B (zh) 半導體元件及其製造方法
TW201405835A (zh) 製造薄膜電晶體的方法
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
JP5562384B2 (ja) 薄膜トランジスタおよびその製造方法
TWI506797B (zh) 薄膜晶體管及其製造方法
US10446689B1 (en) Manufacturing method of oxide semiconductor device
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
KR102000829B1 (ko) 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법