CN111755528A - 一种闪存单元及其制造方法 - Google Patents
一种闪存单元及其制造方法 Download PDFInfo
- Publication number
- CN111755528A CN111755528A CN202010756531.9A CN202010756531A CN111755528A CN 111755528 A CN111755528 A CN 111755528A CN 202010756531 A CN202010756531 A CN 202010756531A CN 111755528 A CN111755528 A CN 111755528A
- Authority
- CN
- China
- Prior art keywords
- layer
- flash memory
- channel
- potential well
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 230000005641 tunneling Effects 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910003437 indium oxide Inorganic materials 0.000 claims abstract description 14
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 9
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 abstract description 3
- 229910001195 gallium oxide Inorganic materials 0.000 abstract description 3
- 229910052738 indium Inorganic materials 0.000 abstract description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开一种闪存单元，包括栅极、覆盖在栅极上的氧化硅隔离层、覆盖在氧化硅隔离层上的电子势阱层和覆盖在电子势阱层上的隧穿层，隧穿层上设有沟道，沟道的两端为源极和漏极，所述沟道为氧化镓铟沟道，所述电子势阱层为氮化硅电子势阱层，所述隧穿层为氧化铝隧穿层。本发明采用氧化镓铟作为沟道，可以降低闪存的功耗，采用氮化硅单子势阱层提高可靠性，并且能够获得较大的存储窗口。
Description
技术领域
本发明涉及一种闪存单元及其制造方法，属于存储技术领域。
背景技术
NAND闪存作为一种高性能的存储产品，自问世以来受到了广泛的关注。为了满足各种智能产品的使用需求，提高产能、降低成本一直是人们不断追求的目标。因此，NAND闪存的有效细胞尺寸不断减小，从早期的50nm一直到15nm。然而，随着规模的缩小，也带来了许多问题。氧化层的细化降低了可靠性。此时，简单地减小单元尺寸并不能给NAND闪存的发展带来好处。3D NAND闪存的出现解决了这一难题，三维堆叠闪存单元不仅大大增加了存储容量，而且具有优越的可靠性。目前，三星V-NAND已实现量产。三维NAND闪存的发展将是未来的一个热点。通过选择更优越的结构和材料，提高3D NAND闪存的性能成为当前研究的必然方向。
闪存由于采用氧化层隔离的浮栅来储存电荷，所以具有断电时数据不遗失的特点。但浮栅大多是金属导体，存在电子泄露的情况，使得电子再浮栅上的保持特性收到影响，容易造成存储数据丢失，可靠性较低。并且目前的闪存存在漏电流较高、功耗较大的问题。
发明内容
本发明要解决的技术问题是提供一种闪存单元及其制造方法，采用氧化镓铟作为沟道，可以降低闪存的功耗，采用氮化硅单子势阱层提高可靠性，并且能够获得较大的存储窗口。
为了解决所述技术问题，本发明采用的技术方案是：一种闪存单元，包括栅极、覆盖在栅极上的氧化硅隔离层、覆盖在氧化硅隔离层上的电子势阱层和覆盖在电子势阱层上的隧穿层，隧穿层上设有沟道，沟道的两端为源极和漏极，所述沟道为氧化镓铟沟道，所述电子势阱层为氮化硅电子势阱层，所述隧穿层为氧化铝隧穿层。
进一步的，所述栅极为P型重掺杂硅栅极。
进一步的，源极和漏极位于沟道的两端，并且源极和漏极部分覆盖沟道的端部。
进一步的，所述沟道通过ALD沉积形成，沟道的厚度为15nm。
进一步的，所述电子势阱层通过低压化学气相沉积形成，电子势阱层的厚度为7nm。
进一步的，所述隧穿层通过热ALD沉积形成，隧穿层的厚度为5nm。
进一步的，所述氧化硅隔离层的厚度为5nm。
进一步的，所述栅极的厚度为500微米。
本发明还公开了一种闪存单元的制造方法，包括以下步骤：
S01）、在P型重掺杂硅片衬底上生长一层5nm厚的热氧化SiO2层，所述P型重掺杂硅片即为闪存单元的栅极，所述热氧化SiO2层为氧化硅隔离层；
S02）、在氧化硅隔离层上利用低压化学气相沉积一层7nm厚的氮化硅层作为电子势阱层；
S03）、在电子势阱层上利用热ALD沉积一层5nm厚的氧化铝层作为隧穿层；
S04）、在氧化铝隧穿层上用ALD沉积一层15nm厚的氧化镓铟作为沟道层；
S05）、为了使整个氧化镓铟层实现多个分离的闪存单元，利用正光刻胶刻蚀掉多余的氧化镓铟部分；
S06）、在每个闪存单元沟道层的两端利用负光刻胶刻蚀出源极区域和漏极区域，然后在源极区域和漏极区域利用磁控溅射沉积铝作为源极和漏极。
进一步的，P型重掺杂硅片衬底的厚度为500微米。
本发明的有益效果：本发明采用氧化镓铟作为闪存的沟道，氧化镓铟具有高电子迁移率、高稳定性和低漏电流的特性，低漏电流能够降低闪存的功耗，并且使得闪存的导通和关闭性能更加稳定。采用氮化硅作为电子势阱层，电子势阱层中的陷阱捕获电子完成写入、擦除操作，电子势阱层是一种绝缘氧化物，所捕获的电子不易丢失，增加闪存的可靠性。另外，本发明所述闪存单元具有较大的存储窗口，较大的存储窗口可以有效地隔离写入操作和擦除操作，提高闪存设备的可靠性。
附图说明
图1为实施例1所述闪存单元的结构示意图；
图2为实施例2所述制造方法的流程图；
图3为闪存单元写入与擦除特性示意图；
图中：1、氧化镓铟沟道，2、源极，3、漏极，4、氧化铝隧穿层，5、氮化硅电子势阱层，6、氧化硅隔离层，7、P型重掺杂栅极。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的说明。
实施例1
本实施例公开一种闪存单元，如图1所示，包括P型重掺杂硅栅极7、覆盖在P型重掺杂硅栅极7上的氧化硅隔离层6、覆盖在氧化硅隔离层6上的氮化硅电子势阱层5以及覆盖在氮化硅电子势阱层5上的氧化铝隧穿层3，氧化铝隧穿层3上设有氧化镓铟沟道1，氧化镓铟沟道1的两端设有源极2和漏极3。
本实施例中，氮化硅电子势阱层5中有用于捕获电子的陷阱，并且设有氧化硅隔离层，氮化硅电子势阱层一种绝缘氧化物，所捕获的电子不易丢失，电子泄露问题得到缓解，闪存单元更加稳定，数据存储更加可靠。
本实施例中，所述栅极为P型重掺杂硅栅极，栅极的厚度为500微米。
本实施例中，源极和漏极位于沟道的两端，并且源极和漏极部分覆盖沟道的端部。
本实施例中，所述沟道通过ALD沉积形成，沟道的厚度为15nm。
本实施例中，所述电子势阱层通过低压化学气相沉积形成，电子势阱层的厚度为7nm。
本实施例中，所述隧穿层通过热ALD沉积形成，隧穿层的厚度为5nm。
本实施例中，所述氧化硅隔离层的厚度为5nm。
实施例2
本实施例公开一种闪存单元的制造方法，如图2所示，包括以下步骤：
S01）、在P型重掺杂硅片衬底上生长一层5nm厚的热氧化SiO2层，所述P型重掺杂硅片即为闪存单元的栅极，所述热氧化SiO2层为氧化硅隔离层；
S02）、在氧化硅隔离层上利用低压化学气相沉积一层7nm厚的氮化硅层作为电子势阱层；
S03）、在电子势阱层上利用热ALD沉积一层5nm厚的氧化铝层作为隧穿层；
S04）、在氧化铝隧穿层上用ALD沉积一层15nm厚的氧化镓铟作为沟道层；
S05）、为了使整个氧化镓铟层实现多个分离的闪存单元，利用正光刻胶刻蚀掉多余的氧化镓铟部分；
S06）、在每个闪存单元沟道层的两端利用负光刻胶刻蚀出源极区域和漏极区域，然后在源极区域和漏极区域利用磁控溅射沉积铝作为源极和漏极。
本实施例中，P型重掺杂硅片衬底的厚度为500微米。
图3显示了本实施例所述闪存单元写入和擦除状态下的Id-Vg曲线，图3共显示了3组6条曲线，其中一组是原始情况下的Id-Vg曲线，另外两组是在栅极施加±18V的持续时间为10ms的脉冲电压来执行写入和擦除操作的Id-Vg曲线，每组内的两条曲线分别是在VD为0.1V和0.3V下形成的。在写入过程中，正极脉冲电压被施加到栅极上，受电压影响的电子通过氧化铝隧穿层被氮化硅电子势阱层(CTL)捕获。当沟道被打开时，CTL中的这些电子会在沟道中产生正电荷，抵消沟道中的一些电子，从而导致阈值电压(Vth)的正向偏移；在擦除操作期间，栅极连接负脉冲电压负脉冲电压，被捕获的电子返回沟道中完成擦除过程，当沟道被打开时，CTL层中抵消沟道的捕获电荷消失，阈值电压Vth向负方向移动，接近原始状态；在适当的条件下，较大的存储窗口可以有效地隔离写入操作和擦除操作，提高闪存设备的可靠性。因此，计算闪存的一个重要参数是存储窗口的宽度。
从图3可以看出，IGO 闪存单元的存储窗口可以达到0.4V，在适当加大脉冲电压的情况下，更获得更大的存储窗口，得到更优化的结果未来，通过对电子势阱层和沟道层的改进，基于IGO沟道的闪存器件将有可能获得更大的存储窗口和更好的发展前景。
以上描述的仅是本发明的基本原理和优选实施例，本领域技术人员根据本发明做出的改进和替换，属于本发明的保护范围。
Claims (10)
1.一种闪存单元，其特征在于：包括栅极、覆盖在栅极上的氧化硅隔离层、覆盖在氧化硅隔离层上的电子势阱层和覆盖在电子势阱层上的隧穿层，隧穿层上设有沟道，沟道的两端为源极和漏极，所述沟道为氧化镓铟沟道，所述电子势阱层为氮化硅电子势阱层，所述隧穿层为氧化铝隧穿层。
2.根据权利要求1所述的闪存单元，其特征在于：所述栅极为P型重掺杂硅栅极。
3.根据权利要求1所述的闪存单元，其特征在于：源极和漏极位于沟道的两端，并且源极和漏极部分覆盖沟道的端部。
4.根据权利要求1所述的闪存单元，其特征在于：所述沟道通过ALD沉积形成，沟道的厚度为15nm。
5.根据权利要求1所述的闪存单元，其特征在于：所述电子势阱层通过低压化学气相沉积形成，电子势阱层的厚度为7nm。
6.根据权利要求1所述的闪存单元，其特征在于：所述隧穿层通过热ALD沉积形成，隧穿层的厚度为5nm。
7.根据权利要求1所述的闪存单元，其特征在于：所述氧化硅隔离层的厚度为5nm。
8.根据权利要求1所述的闪存单元，其特征在于：所述栅极的厚度为500微米。
9.一种闪存单元的制造方法，其特征在于：包括以下步骤：
S01）、在P型重掺杂硅片衬底上生长一层5nm厚的热氧化SiO2层，所述P型重掺杂硅片即为闪存单元的栅极，所述热氧化SiO2层为氧化硅隔离层；
S02）、在氧化硅隔离层上利用低压化学气相沉积一层7nm厚的氮化硅层作为电子势阱层；
S03）、在电子势阱层上利用热ALD沉积一层5nm厚的氧化铝层作为隧穿层；
S04）、在氧化铝隧穿层上用ALD沉积一层15nm厚的氧化镓铟作为沟道层；
S05）、为了使整个氧化镓铟层实现多个分离的闪存单元，利用正光刻胶刻蚀掉多余的氧化镓铟部分；
S06）、在每个闪存单元沟道层的两端利用负光刻胶刻蚀出源极区域和漏极区域，然后在源极区域和漏极区域利用磁控溅射沉积铝作为源极和漏极。
10.根据权利要求9所述的闪存单元的制造方法，其特征在于：P型重掺杂硅片衬底的厚度为500微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010756531.9A CN111755528A (zh) | 2020-07-31 | 2020-07-31 | 一种闪存单元及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010756531.9A CN111755528A (zh) | 2020-07-31 | 2020-07-31 | 一种闪存单元及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111755528A true CN111755528A (zh) | 2020-10-09 |
Family
ID=72712715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010756531.9A Pending CN111755528A (zh) | 2020-07-31 | 2020-07-31 | 一种闪存单元及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111755528A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112436053A (zh) * | 2020-11-23 | 2021-03-02 | 山东华芯半导体有限公司 | 一种闪存单元及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646716A (zh) * | 2011-02-17 | 2012-08-22 | 索尼公司 | 薄膜晶体管、薄膜晶体管的制造方法及显示器 |
| CN103606564A (zh) * | 2013-07-24 | 2014-02-26 | 复旦大学 | 一种电编程-紫外光擦除的存储器件结构及其制备方法 |
| US20150263176A1 (en) * | 2014-03-13 | 2015-09-17 | National Taiwan Normal University | Thin film transistor and manufacturing method for the same |
| US20200227563A1 (en) * | 2019-01-10 | 2020-07-16 | Japan Display Inc | Semiconductor device and display device |
-
2020
- 2020-07-31 CN CN202010756531.9A patent/CN111755528A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646716A (zh) * | 2011-02-17 | 2012-08-22 | 索尼公司 | 薄膜晶体管、薄膜晶体管的制造方法及显示器 |
| CN103606564A (zh) * | 2013-07-24 | 2014-02-26 | 复旦大学 | 一种电编程-紫外光擦除的存储器件结构及其制备方法 |
| US20150263176A1 (en) * | 2014-03-13 | 2015-09-17 | National Taiwan Normal University | Thin film transistor and manufacturing method for the same |
| US20200227563A1 (en) * | 2019-01-10 | 2020-07-16 | Japan Display Inc | Semiconductor device and display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112436053A (zh) * | 2020-11-23 | 2021-03-02 | 山东华芯半导体有限公司 | 一种闪存单元及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160308070A1 (en) | Semiconductor device | |
| TW567610B (en) | Nonvolatile semiconductor memory device | |
| US7973356B2 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
| US11765907B2 (en) | Ferroelectric memory device and operation method thereof | |
| US20050167734A1 (en) | Flash memory devices using large electron affinity material for charge trapping | |
| CN100490182C (zh) | 鳍型沟道双栅多功能场效应晶体管的制备方法 | |
| TW200403836A (en) | Semiconductor memory device | |
| CN101136439A (zh) | 半导体装置 | |
| Pei et al. | MOSFET Nonvolatile Memory with High-Density Cobalt-Nanodots Floating Gate and $\hbox {HfO} _ {\bf 2} $ High-k Blocking Dielectric | |
| US20200357890A1 (en) | Memory configurations | |
| CN111627920A (zh) | 一种铁电存储单元 | |
| CN111490045A (zh) | 一种基于二维材料的半浮栅存储器及其制备方法 | |
| CN111755528A (zh) | 一种闪存单元及其制造方法 | |
| Ma et al. | First demonstration of ferroelectric tunnel thin-film transistor nonvolatile memory with polycrystalline-silicon channel and HfZrO gate dielectric | |
| CN112436010B (zh) | 一种基于二维材料的柔性存储器 | |
| CN111477627B (zh) | 一种基于双浮栅材料的半浮栅存储器及其制备方法 | |
| CN110277399B (zh) | Sonos存储器及其制造方法 | |
| CN103928466A (zh) | Flash闪存器件 | |
| CN111799271A (zh) | 一种存储单元及其操作方法和制备方法 | |
| CN114122138A (zh) | 薄膜晶体管存储器及其制备方法 | |
| CN116156885A (zh) | 半导体器件的制造方法 | |
| US10153381B1 (en) | Memory cells having an access gate and a control gate and dielectric stacks above and below the access gate | |
| CN112436053A (zh) | 一种闪存单元及其制备方法 | |
| Zhang et al. | A Novel Interface Trap 1T0C In-Ga-Zn Oxide DRAM Cell with Enhanced Data Retention | |
| JP6889325B1 (ja) | チャージ・トラップ型フラッシュメモリのプログラミング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201009 |
|
| RJ01 | Rejection of invention patent application after publication |