JP5839592B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5839592B2
JP5839592B2 JP2012259235A JP2012259235A JP5839592B2 JP 5839592 B2 JP5839592 B2 JP 5839592B2 JP 2012259235 A JP2012259235 A JP 2012259235A JP 2012259235 A JP2012259235 A JP 2012259235A JP 5839592 B2 JP5839592 B2 JP 5839592B2
Authority
JP
Japan
Prior art keywords
film
electrode layer
oxide semiconductor
semiconductor film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012259235A
Other languages
English (en)
Other versions
JP2013138188A (ja
JP2013138188A5 (ja
Inventor
山崎　舜平
舜平 山崎
基 中島
基 中島
高橋　正弘
正弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012259235A priority Critical patent/JP5839592B2/ja
Publication of JP2013138188A publication Critical patent/JP2013138188A/ja
Publication of JP2013138188A5 publication Critical patent/JP2013138188A5/ja
Application granted granted Critical
Publication of JP5839592B2 publication Critical patent/JP5839592B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含むアモルファス酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物）からなる半導体薄膜を用いたトランジスタが開示されている（特許文献１参照）。また、同様のトランジスタを作製して表示装置の画素のスイッチング素子などに用いる技術が特許文献２で開示されている。
また、このようなトランジスタに用いる酸化物半導体について、「酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使える」といったことも述べられている（非特許文献１参照）。
特開２００６−１６５５２９号公報 特開２００６−１６５５２８号公報
神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３
しかしながら、酸化物半導体は不純物に対して鈍感であるという技術認識に従って、酸化物半導体を用いたトランジスタの、デバイス構造および製造プロセスを設計すると、当該トランジスタの電気的特性に異常が生じるといった問題が発生していた。例えば、トランジスタの電流−電圧特性曲線が、本来のしきい値電圧より低いゲート電圧で立ち上がって一度電流が安定した後、再び本来のしきい値電圧で立ち上がってコブのような形状となる、といった問題があった。
このような問題に鑑み、良好なトランジスタ特性を有する、酸化物半導体を用いたトランジスタを提供することを課題の一とする。また、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することを課題の一とする。
また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することを課題の一とする。
そこで、酸化物半導体膜上に接してソース電極層およびドレイン電極層を設けたトランジスタを有する半導体装置において、当該酸化物半導体膜の側面端部への不純物の混入、および酸素欠損の発生を抑制する。これにより、当該酸化物半導体膜の側面端部において寄生チャネルが形成され、当該トランジスタの電気的特性が変動するのを防止する。より具体的には、例えば以下の態様とすることができる。
開示する発明の一態様は、絶縁表面を有する基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に、側面端部がテーパ形状を有する島状の酸化物半導体膜を形成し、島状の酸化物半導体膜を覆う導電膜を形成し、導電膜を、ハロゲンを含むエッチングガスを用いたプラズマ処理によって加工して、少なくともゲート電極層の一部と重畳するようにソース電極層およびドレイン電極層を形成し、島状の酸化物半導体膜の側面端部の露出している領域に不純物除去処理を行って、エッチングガスに含まれる元素を除去し、島状の酸化物半導体膜の側面端部の露出している領域に第１の酸素添加処理を行い、島状の酸化物半導体膜、ソース電極層およびドレイン電極層を覆って第１の保護絶縁膜を形成する半導体装置の作製方法である。
上記において、不純物除去処理として、希フッ酸溶液またはシュウ酸溶液による洗浄処理を行うことが好ましい。また、第１の酸素添加処理として、一酸化二窒素プラズマ処理を行うことが好ましく、絶縁表面を有する基板の温度を３５０℃以上４００℃以下として、一酸化二窒素プラズマ処理を行うことがさらに好ましい。
また、第１の保護絶縁膜として、酸化シリコンを含む膜または酸化窒化シリコンを含む膜を用いることが好ましい。また、第１の保護絶縁膜の形成後、第２の酸素添加処理を行うことが好ましい。また、第２の酸素添加処理の後、第１の保護絶縁膜を覆って酸化アルミニウムを含む第２の保護絶縁膜を設けることが好ましい。
また、開示する発明の他の一態様は、絶縁表面を有する基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた、側面端部がテーパ形状を有する島状の酸化物半導体膜と、島状の酸化物半導体膜上に設けられた、少なくともゲート電極層の一部と重畳するソース電極層およびドレイン電極層と、島状の酸化物半導体膜、ソース電極層およびドレイン電極層上に設けられた第１の保護絶縁膜と、を有する半導体装置であり、島状の酸化物半導体膜の側面端部のソース電極層およびドレイン電極層と重畳していない領域における塩素濃度が５×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
また、上記において、島状の酸化物半導体膜の側面端部のソース電極層およびドレイン電極層と重畳していない領域におけるフッ素濃度が５×１０１８ａｔｏｍｓ／ｃｍ３以下、またはボロン濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以下、または、窒素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
また、島状の酸化物半導体膜の側面端部のソース電極層およびドレイン電極層と重畳している領域における塩素、フッ素またはボロンの濃度が、島状の酸化物半導体膜の側面端部のソース電極層およびドレイン電極層と重畳していない領域における濃度より低くなりうる。
また、第１の保護絶縁膜として、酸化シリコンを含む膜または酸化窒化シリコンを含む膜を有し、第１の保護絶縁膜上に設けられた、酸化アルミニウムを含む第２の保護絶縁膜を有することが好ましい。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
良好なトランジスタ特性を有する、酸化物半導体を用いたトランジスタを提供する。酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供する。
また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成する。
半導体装置の一形態を説明する平面図及び断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を説明する平面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を示す回路図及び断面図。 電子機器を示す図。 電子機器を示す図。 計算に用いたＩｎＧａＺｎＯ４のモデルを示す図。 計算に用いたＩｎＧａＺｎＯ４のモデルを示す図。 計算に用いたＩｎＧａＺｎＯ４のモデルを示す図。 計算に用いたＩｎＧａＺｎＯ４のモデルを示す図。 ＢＴストレス試験に用いたトランジスタの平面図および断面図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図４を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを示す。
トランジスタはシングルゲート構造でもよいし、ダブルゲート構造もしくはトリプルゲート構造であってもよい。また、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。
図１に示すトランジスタ１４０は、ボトムゲート構造の一つであり、逆スタガ型トランジスタともいうトランジスタの一例である。なお、図１（Ａ）は、トランジスタ１４０の平面図であり、図１（Ｂ）は、図１（Ａ）のＸ１−Ｙ１における断面図であり、図１（Ｃ）は、図１（Ａ）のＸ２−Ｙ２における断面図である。
図１に示すトランジスタ１４０は、絶縁表面を有する基板１００上に設けられたゲート電極層１０１と、ゲート電極層１０１上に設けられたゲート絶縁膜１０２と、ゲート絶縁膜１０２上に設けられた側面端部がテーパ形状を有する島状の酸化物半導体膜１０３と、酸化物半導体膜１０３上に設けられた、少なくともゲート電極層１０１の一部と重畳するソース電極層１０５ａ及びドレイン電極層１０５ｂと、を有する。また、基板１００上に設けられた下地絶縁膜１３６をトランジスタ１４０の構成要素に含めてもよい。また、酸化物半導体膜１０３、ソース電極層１０５ａおよびドレイン電極層１０５ｂの上に設けられた第１の保護絶縁膜１０８、第２の保護絶縁膜１０９及び平坦化絶縁膜１１０をトランジスタ１４０の構成要素に含めてもよい。
図１（Ｂ）および図１（Ｃ）に示すように、酸化物半導体膜１０３は、側面端部がテーパ形状を有しており、テーパ角は適宜設定することができる。例えば、２０°乃至５０°のテーパ角とすることができる。なお、テーパ角とは、テーパ形状を有する膜（例えば、酸化物半導体膜１０３）を、その断面（基板の表面と直交する面）に垂直な方向から観察した際に、当該膜の側面と底面がなす傾斜角を示す。なお、図１（Ａ）の酸化物半導体膜１０３中に描かれた、酸化物半導体膜１０３の外形と相似形状の点線の四角形は、酸化物半導体膜１０３の側面端部におけるテーパ形状とそれより内側の平坦な表面形状の境界線に対応している。
酸化物半導体膜１０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）またはスズ（Ｓｎ）のいずれかを含む。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてＳｎを有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、酸化物半導体は、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
酸化物半導体膜１０３は水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものであることが望ましい。具体的には、酸化物半導体膜１０３の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜１０３中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
また、酸化物半導体膜１０３は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。ここで、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体膜１０３を包みこむように過剰酸素を含む絶縁膜（ＳｉＯｘなど）を接して設けることが好ましく、本実施の形態では、ゲート絶縁膜１０２および第１の保護絶縁膜１０８が過剰酸素を含むことが好ましい。
酸化物半導体膜１０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
好ましくは、酸化物半導体膜１０３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１））（ｘ１，ｙ２，ｆ（ｘ１，ｙ２））（ｘ２，ｙ１，ｆ（ｘ２，ｙ１））（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
ただし、本実施の形態で説明するトランジスタ１４０は、ボトムゲート型であるため、酸化物半導体膜１０３の下方には基板１００とゲート電極層１０１とゲート絶縁膜１０２が存在している。従って、上記平坦な表面を得るためにゲート電極層１０１及びゲート絶縁膜１０２を形成した後、ＣＭＰ処理などの平坦化処理を行ってもよい。
酸化物半導体膜１０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜１０３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ここで、酸化物半導体は、塩素（Ｃｌ）やフッ素（Ｆ）などのハロゲン系不純物、ボロン（Ｂ）などの３族または１３族の不純物、窒素（Ｎ）などの５族または１５族の不純物などが混入すると、キャリアとして機能する電子が過剰に生成されるおそれがある。また、酸化物半導体を構成する酸素が十分足りず、酸素欠損が発生すると、キャリアとして機能する電子が過剰に生成されるおそれがある。このようにキャリアとして機能する電子が過剰に生成された酸化物半導体膜をトランジスタに用いると、当該トランジスタの電気的特性も劣化してしまうため、当該トランジスタを用いた半導体装置の信頼性も低下してしまう。
特に島状に加工された酸化物半導体膜の側面端部は、当該酸化物半導体膜の上に設けられるソース電極層およびドレイン電極層のパターニングを行う際に露出されるので、パターニングのエッチングガスに含まれるハロゲン系不純物などが混入しやすい。さらに、酸化物半導体膜の側面端部は上面と比較して酸素欠損が形成されやすい傾向がみられる。よって、島状に加工された酸化物半導体膜の側面端部においては、不純物の混入や酸素欠損の発生によるキャリアの生成が比較的起こりやすいので、寄生チャネルが形成されやすくなる。
このように酸化物半導体膜の側面端部にキャリアが生成されてしまうと、本来のしきい値電圧より低い電圧の値で当該側面端部に寄生チャネルが形成される。このとき、当該酸化物半導体膜を用いたトランジスタの電流−電圧特性曲線は、当該側面端部に寄生チャネルが形成されるので、本来のしきい値電圧より低いゲート電圧で立ち上がって一度電流が安定する。その後トランジスタの本来のチャネルが形成されるので、再び本来のしきい値電圧で立ち上がる。よって、当該酸化物半導体膜を用いたトランジスタの電流−電圧特性曲線は、コブのような形状を持つ。
ここで、酸化物半導体膜の上面より酸化物半導体膜の側面端部において酸素欠損が発生しやすいことを、モデルを用いた計算を行って検証した結果について図１１乃至図１４を用いて説明する。
図１１は、本計算に使用したｃ軸方向に配向したＩｎＧａＺｎＯ４単結晶のモデルである。ここで、図１１中の黒い大きい球はインジウム原子を、白い大きい球はガリウム原子を、黒い小さい球は酸素原子を、白い小さい球は亜鉛原子を表している。また、図１１中の矢印はＩｎＧａＺｎＯ４単結晶のｃ軸方向を表している。
図１２は、図１１に示すＩｎＧａＺｎＯ４単結晶のモデルを切断面ａで切断して作製したモデルである（以下、モデルＡと呼ぶ）。図１３は、図１１に示すＩｎＧａＺｎＯ４単結晶のモデルを切断面ｂで切断して作製したモデルである（以下、モデルＢと呼ぶ）。図１４は、図１１に示すＩｎＧａＺｎＯ４単結晶のモデルを切断面ｃで切断して作製したモデルである（以下、モデルＣと呼ぶ）。なお、図１２乃至図１４中の模式図は結晶中の切断面ａ乃至切断面ｃを模式的に表している。
ここで、切断面ａは酸化物半導体膜の上面に対応しており、切断面ｂおよび切断面ｃは酸化物半導体膜の側面端部に対応しているので、モデルＡ乃至モデルＣについて計算を行うことで、酸化物半導体膜の上面と酸化物半導体膜の側面端部の酸素欠損の発生しやすさを比較することができる。
図１１中の切断面ａ、切断面ｂおよび切断面ｃは、それぞれ、（００１）表面、（１００）表面および（１０−１）表面に対応しており、酸素原子を含む面を選択して切断面ａ、切断面ｂおよび切断面ｃを決定した。つまり、モデルＡは（００１）面が表面に、モデルＢは（１００）面が表面に、モデルＣは（１０−１）面が表面になっている。なお、計算は３次元周期構造で行うため、モデルＡ乃至モデルＣは、切断面ａ乃至切断面ｃの外側に真空領域が設けられたスラブモデルとしている。原子数は、モデルＡが８４原子、モデルＢが６３原子、モデルＣが２１原子とした。
また、本計算では、図１２乃至図１４に示すように、モデルＡ乃至モデルＣにおいて、切断面ａ乃至切断面ｃの酸素を欠損させた構造についても計算を行った。酸素を欠損させることにより、モデルＡではＧａ１原子とＺｎ２原子に対応したダングリングボンドが形成され、モデルＢではＧａ１原子とＺｎ２原子に対応したダングリングボンドが形成され、モデルＣではＧａ３原子に対応したダングリングボンドが形成される。
本計算においては、モデルＡ乃至モデルＣの構造のエネルギーと、モデルＡ乃至モデルＣの切断面ａ乃至切断面ｃの酸素を欠損させた構造のエネルギーを比較して、ＩｎＧａＺｎＯ４単結晶の（００１）表面、（１００）表面および（１０−１）表面における酸素欠損の発生しやすさを検証した。
計算には密度汎関数法のプログラムであるＭＳ−ＣＡＳＴＥＰを用いた。密度汎関数の方法として平面波基底擬ポテンシャル法を用い、汎関数はＧＧＡ／ＰＢＥを用いた。始めに図１１に示すＩｎＧａＺｎＯ４単結晶のモデルについて、格子定数を固定した構造最適化を行った。次に、最適化されたＩｎＧａＺｎＯ４単結晶のモデルをもとにして、モデルＡ乃至モデルＣを作製した。その後、モデルＡ乃至モデルＣの酸素欠損有りの構造と酸素欠損無しの構造において、格子定数を固定した構造最適化を行った。エネルギーは構造最適化後のものを使用している。
カットオフエネルギーは４００ｅＶを用いた。サンプリングｋ点は、モデルＡは４×４×１、モデルＢは１×７×１、モデルＣは１×７×３のグリッドを用いた。
上記のモデルＡ乃至モデルＣで、酸素欠損有りの構造のエネルギーと酸素分子のエネルギーの半分を足した値から、酸素欠損無しの構造のエネルギーを引いたエネルギー差（ここでは、束縛エネルギーとよぶ。）を計算した。束縛エネルギーの小さい表面で酸素欠損が発生しやすいと言える。
上式により得られた各表面の束縛エネルギーを表１に示す。
表１に示す結果より、モデルＡと比べてモデルＢおよびモデルＣは束縛エネルギーが小さい。つまり、酸化物半導体膜の上面より酸化物半導体膜の側面端部において酸素欠損が発生しやすいということができる。このように、島状に加工された酸化物半導体膜の側面端部では酸素欠損が発生しやすく、それに起因するキャリアの生成が起こりやすい。
そこで本実施の形態に示す半導体装置においては、トランジスタ１４０の作製工程において、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に図１（Ａ）に示す酸化物半導体膜１０３の側面端部のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳していない領域（以下領域１０３ａと呼ぶ）には、不純物除去処理と酸素添加処理が施され、高純度化が図られている。なお、不純物除去処理および酸素添加処理の詳細については後述する。
これにより、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に領域１０３ａにおいて、塩素（Ｃｌ）やフッ素（Ｆ）などのハロゲン系不純物、ボロン（Ｂ）などの３族または１３族の不純物、窒素（Ｎ）などの５族または１５族の不純物の混入や、酸素欠損の発生を抑制することができる。具体的に不純物濃度は、領域１０３ａにおいて、塩素の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができる。また、領域１０３ａにおいて、フッ素の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることもできる。また、領域１０３ａにおいて、ボロンの濃度を５×１０１６ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下）とすることもできる。また、領域１０３ａにおいて、窒素の濃度を１×１０１８ａｔｏｍｓ／ｃｍ３未満（好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下）とすることもできる。なお、酸化物半導体膜１０３の領域１０３ａ以外における上記不純物の濃度は、領域１０３ａにおける上記不純物の濃度より低いことが好ましく、例えば、ボロン、塩素、フッ素などの濃度が低いことが好ましい。
また、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に領域１０３ａにおいて、マグネシウム、銅、アルミニウムなどの不純物の混入も抑制されていることが好ましい。ソース電極層１０５ａおよびドレイン電極層１０５ｂのパターニングの際にマグネシウム、銅、アルミニウムなどの不純物が飛散し、領域１０３ａに付着すると、当該不純物によりキャリアの生成が行われて寄生チャネルが形成されるおそれがある。よって上記不純物の濃度は、以下のようにすることが好ましい。マグネシウムの濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下）とし、銅の濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下）とし、アルミニウムの濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とする。
このように酸化物半導体膜１０３への不純物の混入を抑制した上で、酸素添加処理を行って酸素欠損を除去することにより、酸化物半導体膜１０３を化学量論的組成より酸素が多い過飽和の状態とする。
このように、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に領域１０３ａにおいて、不純物や酸素欠損を低減することで、領域１０３ａにおいてキャリアとして機能する電子の生成を抑制することができる。これにより、トランジスタ１４０がオフ状態の際に領域１０３ａに寄生チャネルが誘起されるのを防ぐことができる。よって、トランジスタ１４０の電気特性の劣化を防止して、良好な電気特性とすることができる。さらに、良好な電気特性を有するトランジスタ１４０を用いた信頼性の高い半導体装置を提供することができる。
次に、図１に示すトランジスタ１４０の作製方法の一例について図２（Ａ）乃至図２（Ｄ）、および図３（Ａ）乃至図３（Ｄ）に示す断面図を用いて説明する。なお、図２（Ａ）乃至図２（Ｄ）、および図３（Ａ）乃至図３（Ｄ）に示す、左側の断面図は、Ｘ１−Ｙ１における断面図、すなわち図１（Ｂ）に示す断面図に対応しており、右側の断面図は、Ｘ２−Ｙ２における断面図、すなわち図１（Ｃ）に示す断面図に対応している。
はじめに、絶縁表面を有する基板１００上に下地絶縁膜１３６を形成することが好ましい。
絶縁表面を有する基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜１０３を含むトランジスタ１４０を直接作製してもよいし、他の作製基板に酸化物半導体膜１０３を含むトランジスタ１４０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ１４０との間に剥離層を設けるとよい。
下地絶縁膜１３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの絶縁性を有する酸化物、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの絶縁性を有する窒化物、又はこれらの混合材料を用いて形成することができる。なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものを指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものを指すものとする。
例えば、下地絶縁膜１３６として窒化シリコン膜と、当該窒化シリコン膜上に酸化窒化シリコン膜を積層した構造とすればよい。このように、下地絶縁膜１３６として窒素を多く含む膜を設けることにより、基板１００からの不純物の拡散を防ぐことができる。特に基板１００としてガラス基板を用いる場合は、水分や金属元素などの不純物の拡散が顕著となるので、このように下地絶縁膜１３６として窒素を多く含む膜を設けることが好適である。
なお、下地絶縁膜１３６は、必ずしも設けなくともよい。
基板１００（又は基板１００及び下地絶縁膜１３６）に加熱処理を行ってもよい。例えば、高温のガスを用いて加熱処理を行うＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置により、６５０℃、１分〜５分間、加熱処理を行えばよい。なお、ＧＲＴＡにおける高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。また、電気炉により、５００℃、３０分〜１時間、加熱処理を行ってもよい。
次に下地絶縁膜１３６上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層１０１（これと同じ層で形成される配線を含む）を形成する。導電膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
ゲート電極層１０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層１０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層１０１は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート電極層１０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜１０２と接するゲート電極層１０１の一層として、窒素を含む金属酸化物膜、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を形成する。
また、ゲート電極層１０１形成後に、基板１００、及びゲート電極層１０１に加熱処理を行ってもよい。例えば、ＧＲＴＡ装置により、６５０℃、１分〜５分間、加熱処理を行えばよい。また、電気炉により、５００℃、３０分〜１時間、加熱処理を行ってもよい。
次いで、ゲート電極層１０１上にゲート絶縁膜１０２を形成する。
なお、ゲート絶縁膜１０２の被覆性を向上させるために、ゲート電極層１０１表面に平坦化処理を行ってもよい。特にゲート絶縁膜１０２として膜厚の薄い絶縁膜を用いる場合、ゲート電極層１０１表面の平坦性が良好であることが好ましい。
ゲート絶縁膜１０２は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜１０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート絶縁膜１０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ここで、ゲート絶縁膜１０２は、単層構造としても良いし、積層構造としても良い。
例えば、ゲート絶縁膜１０２として窒化シリコン膜と、当該窒化シリコン膜上に酸化窒化シリコン膜を積層した構造とすればよい。特に下地絶縁膜１３６を設けていない場合、このようにゲート絶縁膜１０２として窒素を多く含む膜を設けることにより、基板１００からの不純物の拡散を防ぐことができる。特に基板１００としてガラス基板を用いる場合は、水分や金属元素などの不純物の拡散が顕著となるので、このようにゲート絶縁膜１０２として窒素を多く含む膜を設けることが好適である。また、ゲート電極層１０１として銅のような拡散性の高い金属元素を含む膜を用いる場合、このようにゲート絶縁膜１０２として窒素を多く含む膜を設けることにより、当該金属元素をブロックすることができるので好適である。
また、ゲート絶縁膜１０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。
さらに、ゲート絶縁膜１０２は、酸化物半導体膜１０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜１０２は、膜中（バルク中）に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。ここで、ゲート絶縁膜１０２への酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
酸素の供給源となる酸素を多く（過剰に）含むゲート絶縁膜１０２を酸化物半導体膜１０３と接して設けることによって、該ゲート絶縁膜１０２から酸化物半導体膜１０３へ酸素を供給することができる。酸化物半導体膜１０３にゲート絶縁膜１０２の少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜１０３への酸素の供給を行うことが好ましい。
酸化物半導体膜１０３へ酸素を供給することにより、膜中の酸素欠損を補填することができる。さらに、ゲート絶縁膜１０２は、作製するトランジスタのサイズやゲート絶縁膜１０２の段差被覆性を考慮して形成することが好ましい。
本実施の形態では、プラズマＣＶＤ法を用いて膜厚５０ｎｍの窒化シリコン膜と膜厚２００ｎｍの酸化窒化シリコン膜を積層して形成する。
ここで、酸化物半導体膜１０３に接して酸素の供給を行う絶縁膜（ゲート絶縁膜１０２および第１の保護絶縁膜１０８）の水素濃度もトランジスタ１４０の特性に影響を与えるため重要である。
以下に、トランジスタの特性に与える、過剰酸素を含む絶縁膜中の水素濃度の影響について説明する。
まずは、過剰酸素を含む絶縁膜中に意図的に水素を添加し、その水素濃度をＳＩＭＳにより評価した。
以下に試料の作製方法を示す。
まず、ガラス基板を準備し、当該ガラス基板上に酸化シリコン膜をスパッタリング法にて厚さ３００ｎｍ成膜した。
酸化シリコン膜は、石英ターゲットを用い、圧力を０．４Ｐａ、電力を１．５ｋＷ（１３．５６ＭＨｚ）、成膜時の基板温度を１００℃として成膜した。
試料は４種類用意した。なお、各試料は、酸化シリコン膜の成膜に用いる成膜ガスである酸素ガス（Ｏ２）、重水素ガス（Ｄ２）およびアルゴンガス（Ａｒ）の流量が異なる以外は同様とした。
表２に、試料名と、酸化シリコン膜の成膜に用いた各成膜ガスの流量と、酸化シリコン膜中の３０ｎｍの深さにおけるＤ（重水素原子）濃度およびＨ（水素）濃度を示す。なお、各試料の成膜ガス中のＤ２割合（Ｄ２／（Ｏ２＋Ａｒ＋Ｄ２））は、試料１が０体積％、試料２が０．００５体積％、試料３が０．５０体積％、試料４が２．５０体積％とした。
表２より、成膜ガス中のＤ２割合が高いほど酸化シリコン膜中に含まれるＤ濃度が高いことがわかった。
次に、表２で示した試料１乃至試料４を用いて、トランジスタを作製した。
図１５（Ａ）は評価に用いたトランジスタの上面図である。図１５（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図を図１５（Ｂ）に示す。なお、簡単のため、図１５（Ａ）においては、保護絶縁膜２１１８、ゲート絶縁膜２１１２、絶縁膜２１０２などを省略して示す。
図１５（Ｂ）に示すトランジスタは、基板２１００と、基板２１００上に設けられた過剰酸素を含む絶縁膜２１０２と、絶縁膜２１０２上に設けられた酸化物半導体膜２１０６と、酸化物半導体膜２１０６上に設けられた一対の電極２１１６と、酸化物半導体膜２１０６および一対の電極２１１６を覆って設けられたゲート絶縁膜２１１２と、ゲート絶縁膜２１１２を介して酸化物半導体膜２１０６と重畳して設けられたゲート電極２１０４と、ゲート電極２１０４およびゲート絶縁膜２１１２上に設けられた保護絶縁膜２１１８と、を有する。
ここで、絶縁膜２１０２は、表２で示した試料１乃至試料４のいずれかを用いた。なお、絶縁膜２１０２の厚さは３００ｎｍとした。
そのほか、基板２１００はガラス、酸化物半導体膜２１０６はＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］ターゲットを用いて成膜したもの）を厚さ２０ｎｍ、一対の電極２１１６はタングステンを厚さ１００ｎｍ、ゲート絶縁膜２１１２は酸化窒化シリコン膜を厚さ３０ｎｍ、ゲート電極２１０４は、ゲート絶縁膜２１１２側から窒化タンタルを厚さ１５ｎｍおよびタングステンを厚さ１３５ｎｍ、保護絶縁膜２１１８は酸化窒化シリコンを厚さ３００ｎｍとした。
以上のような構造を有するトランジスタに対し、ＢＴストレス試験を行った。なお、測定には、チャネル長（Ｌ）が１０μｍ、チャネル幅（Ｗ）が１０μｍ、ゲート電極２１０４と一対の電極２１１６の重なり（Ｌｏｖ）がそれぞれ１μｍ（合計２μｍ）であるトランジスタを用いた。実施したＢＴストレス試験の方法を以下に示す。
まず、基板温度２５℃において、トランジスタのドレイン電圧（Ｖｄ）を３Ｖとし、ゲート電圧（Ｖｇ）を−６Ｖから６Ｖに掃引したときのドレイン電流（Ｉｄ）を評価した。このときのトランジスタの特性を、ＢＴ試験前のトランジスタの特性と呼ぶ。
次に、Ｖｄを０．１Ｖとし、Ｖｇを−６Ｖとし、基板温度１５０℃にて１時間保持した。
次に、Ｖｄ、Ｖｇ、温度を加えることを止め、基板温度２５℃において、Ｖｄを３Ｖとし、Ｖｇを−６Ｖから６Ｖに掃引したときのＩｄを評価した。このときのトランジスタの特性を、ＢＴストレス試験後のトランジスタの特性と呼ぶ。
ＢＴストレス試験前およびＢＴストレス試験後における、しきい値電圧（Ｖｔｈ）および電界効果移動度（μＦＥ）を表３に示す。ただし、表３に示す試料名は、表２に示す試料名と対応しており、絶縁膜２１０２の条件を示している。
表３より、試料４は、ＢＴストレス試験後にμＦＥが大幅に低下していることがわかった。
また、さらにＬが小さいトランジスタについて、トランジスタの特性を評価したところ、試料４は他の試料と比べ、Ｖｔｈのマイナス方向のばらつきが大きくなった。
以上に示すように、酸化シリコン膜が酸化物半導体膜と接する構造のトランジスタにおいて、酸化シリコン膜中のＤ濃度が７．２×１０２０ａｔｏｍｓ／ｃｍ３であるとき、トランジスタに特性異常が生じることがわかった。
このように、過剰酸素を含む絶縁膜の水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上である場合には、トランジスタの初期特性のバラツキの増大、Ｌ長依存性の増大、さらにＢＴストレス試験において大きく劣化するため、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、酸化物半導体膜の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、且つ、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
上記ＢＴストレス試験においては、トップゲート構造のトランジスタを用いたが、図１に示すボトムゲート構造のトランジスタ１４０においても、同様のことが言える。つまり、ゲート絶縁膜１０２および第１の保護絶縁膜１０８の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
故に、ゲート絶縁膜１０２形成後に、基板１００、ゲート電極層１０１、及びゲート絶縁膜１０２に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。例えば、電気炉により３５０℃以上４５０℃以下の温度で加熱処理を行ってもよい。
次に、ゲート絶縁膜１０２上に酸化物半導体膜１１３を成膜する（図２（Ａ）参照）。
酸化物半導体膜１１３の形成工程において、酸化物半導体膜１１３に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜１１３の成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜１０２が形成された基板を予備加熱し、基板及びゲート絶縁膜１０２に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
ゲート絶縁膜１０２において後述する島状の酸化物半導体膜１０３が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ））、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、ゲート絶縁膜１０２の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、ゲート絶縁膜１０２表面の凹凸状態に合わせて適宜設定すればよい。
なお、酸化物半導体膜１１３は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
なお、本実施の形態において、酸化物半導体膜１１３として、ＡＣ電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いる。なお、成膜条件は、酸素雰囲気下、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。この成膜条件での成膜速度は、１６ｎｍ／ｍｉｎである。
酸化物半導体膜１１３を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板１００上に酸化物半導体膜１１３を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜１１３に含まれる不純物の濃度を低減できる。
また、ゲート絶縁膜１０２を大気に解放せずにゲート絶縁膜１０２と酸化物半導体膜１１３を連続的に形成することが好ましい。ゲート絶縁膜１０２を大気に曝露せずにゲート絶縁膜１０２と酸化物半導体膜１１３を連続して形成すると、ゲート絶縁膜１０２表面に水素や水分などの不純物が吸着することを防止することができる。
また、酸化物半導体膜１１３は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気（酸素ガス１００％）で成膜を行うことが好ましい。成膜ガスの酸素の占める割合が多い条件、特に酸素ガス１００％の雰囲気で成膜すると、例えば成膜温度を３００℃以上としても、膜中からのＺｎの放出が抑えられる。
また、酸化物半導体膜１１３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。
また、酸化物半導体膜１１３として結晶性酸化物半導体膜を用いる場合、結晶化のための加熱処理を行ってもよい。
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜１１３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜１１３を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜１１３を高純度化及びｉ型（真性）化することができる。
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜の成膜後でも、後述する島状の酸化物半導体膜１０３形成後でもよい。
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜１０３として島状に加工される前、膜状の酸化物半導体膜１１３がゲート絶縁膜１０２を覆った状態で行うと、ゲート絶縁膜１０２に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
また、脱水化又は脱水素化処理を行った酸化物半導体膜１１３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。ここで、酸化物半導体膜１１３への酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
酸化物半導体膜１１３への酸素の導入は、脱水化又は脱水素化処理を行った後が好ましいが、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体膜１１３への酸素の導入は複数回行ってもよい。
好ましくはトランジスタに設けられる酸化物半導体膜は、酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜とするとよい。この場合、酸素の含有量は、酸化物半導体の化学量論的組成を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。
以上のように、酸化物半導体膜１０３は水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものであることが望ましい。具体的には、酸化物半導体膜１０３の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
水素若しくは水分を酸化物半導体から除去し、不純物が極力含まれないように高純度化し、酸素を供給して酸素欠損を補填することによりｉ型（真性）の酸化物半導体、又はｉ型（真性）に限りなく近い酸化物半導体とすることができる。そうすることにより、酸化物半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
次に、酸化物半導体膜１１３をフォトリソグラフィ工程により島状の酸化物半導体膜１０３に加工して形成することができる（図２（Ｂ）参照）。ここで島状の酸化物半導体膜１０３は、側面端部がテーパ形状を有しており、テーパ角は適宜設定することができる。例えば、２０°乃至５０°のテーパ角とすることができる。
なお、島状の酸化物半導体膜１０３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチングによってエッチング加工してもよい。
次いで、ゲート電極層１０１、ゲート絶縁膜１０２および酸化物半導体膜１０３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜１０５を成膜する（図２（Ｃ）参照）。
ソース電極層及びドレイン電極層として用いる導電膜１０５は後の加熱処理に耐えられる材料を用いる。例えば、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層及びドレイン電極層に用いる導電膜１０５としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
本実施の形態では、導電膜としてスパッタリング法を用いて、膜厚５０ｎｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の順番で積層したものを用いる。
フォトリソグラフィ工程により、導電膜１０５を選択的にエッチングしてソース電極層１０５ａ及びドレイン電極層１０５ｂ（これと同じ層で形成される配線を含む）を形成する（図２（Ｄ）参照）。ソース電極層１０５ａ、ドレイン電極層１０５ｂはフォトリソグラフィを用いて形成し、形成後にレジストマスクを除去する。
ここでソース電極層１０５ａおよびドレイン電極層１０５ｂは少なくともゲート電極層１０１の一部と重畳するように設ける。
レジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体膜１０３上で対向するソース電極層１０５ａの下端部とドレイン電極層１０５ｂの下端部との間隔幅によって後に形成されるトランジスタ１４０のチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化できる。
ソース電極層１０５ａ及びドレイン電極層１０５ｂとして用いる導電膜１０５のエッチングは、ドライエッチングで行い、ハロゲンを含むガスをエッチングガスとして用いることができる。例えば、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
ハロゲンを含むガスとしては、塩素を含むガス、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。また、ハロゲンを含むガスとして、フッ素を含むガス、例えば、四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）、オクタフルオロシクロブタン（Ｃ４Ｆ８）などを含むガスを用いることができる。また、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
本実施の形態では、導電膜のエッチングは、エッチングガスとしてＣｌ２とＢＣｌ３を用いたドライエッチング法により、チタン膜、アルミニウム膜、チタン膜の積層からなる導電膜１０５をエッチングして、ソース電極層１０５ａ、ドレイン電極層１０５ｂを形成する。
このようにハロゲンを含むエッチングガスを用いると、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に酸化物半導体膜１０３の側面端部のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳していない領域１０３ａが、当該エッチングガスに曝される。これにより、領域１０３ａに、エッチングガスに含まれる不純物（塩素やフッ素などのハロゲン系不純物、ボロンなどの３族または１３族の不純物、窒素などの５族または１５族の不純物など）が付着または混入する。これにより、当該領域においてキャリアとして機能する電子が過剰に生成されるおそれがある。また、これらの不純物により酸化物半導体膜１０３中の酸素が引き抜かれてしまい、酸化物半導体膜１０３の表面に酸素欠損が形成されるおそれがある。上述のように、領域１０３ａを含む酸化物半導体膜１０３の側面端部は特に酸素が引き抜かれやすく酸素欠損が形成されるおそれが高い。このように、不純物の混入や酸素欠損の発生によりキャリアが生成されると、酸化物半導体膜１０３の露出した表面、特に領域１０３ａが低抵抗化（ｎ型化）され寄生チャネルが形成されやすくなる。
なお、ハロゲンを含むエッチングガスに含まれるハロゲン以外の元素（例えば、ボロンなどの３族または１３族の不純物、窒素などの５族または１５族の不純物など）も、酸化物半導体膜１０３の露出した表面、特に領域１０３ａが低抵抗化（ｎ型化）する要因の一つとなりうる。
そこで、本実施の形態においては、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に酸化物半導体膜１０３の側面端部のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳していない領域１０３ａに不純物除去処理および酸素添加処理を行うことで、当該領域におけるキャリアの生成を抑制し、低抵抗化を防止する。
酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に酸化物半導体膜１０３の側面端部のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳していない領域１０３ａの不純物除去処理は、溶液による洗浄処理で行うことができる（図３（Ａ）参照）。
溶液による洗浄処理としては、希フッ酸溶液による洗浄処理を好適に用いることができる。例えば、希フッ酸溶液を用いる場合、希フッ酸を１／１０２乃至１／１０５程度、好ましくは１／１０３乃至１／１０５程度に希釈する。またこのとき、上記の不純物が付着していた、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に領域１０３ａをエッチングして、当該領域を除去してもよい。例えば、１／１０３希釈フッ酸（０．０５％フッ酸）で、ＩＧＺＯ膜を処理すると、１秒あたり１〜３ｎｍ膜厚が減少し、２／１０５希釈フッ酸（０．００２５％フッ酸）で、ＩＧＺＯ膜を処理すると、１秒あたり０．１ｎｍ程度膜厚が減少する。
また、溶液による洗浄処理としては、シュウ酸溶液を用いることもできる。シュウ酸溶液としては、例えばＩＴＯ−０７Ｎ（関東化学社製）を純水で希釈して用いてもよく、具体的には、１／１００に希釈してＩＧＺＯ膜を処理すると、１分あたり３．２ｎｍ程度膜厚が減少する。
また、溶液洗浄による不純物除去処理の後に加熱処理を行い、当該溶液洗浄において酸化物半導体膜の表面に吸着した吸着水などを除去することが好ましい。
このように不純物除去処理を行うことにより、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に領域１０３ａにおいて、塩素やフッ素などのハロゲン系不純物に代表される不純物を除去または低減することができる。具体的に不純物濃度は、領域１０３ａにおいて、塩素の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができる。また、領域１０３ａにおいて、フッ素の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることもできる。また、領域１０３ａにおいて、ボロンの濃度を５×１０１６ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下）とすることもできる。また、領域１０３ａにおいて、窒素の濃度を１×１０１８ａｔｏｍｓ／ｃｍ３未満（好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下）とすることもできる。なお、酸化物半導体膜１０３の領域１０３ａ以外における上記不純物の濃度は、領域１０３ａにおける上記不純物の濃度より低いことが好ましく、例えば、ボロン、塩素、フッ素などの濃度が低いことが好ましい。
また、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に領域１０３ａにおいて、マグネシウム、銅、アルミニウムなどの不純物の混入も抑制されていることが好ましい。ソース電極層１０５ａおよびドレイン電極層１０５ｂのパターニングの際にマグネシウム、銅、アルミニウムなどの不純物が飛散し、領域１０３ａに付着すると、当該不純物によりキャリアの生成が行われて寄生チャネルが形成されるおそれがある。よって上記不純物の濃度は、以下のようにすることが好ましい。マグネシウムの濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下）とし、銅の濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下）とし、アルミニウムの濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とする。
次に、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に酸化物半導体膜１０３の側面端部のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳していない領域１０３ａに酸素添加処理を行う（図３（Ｂ）参照）。当該酸素添加処理は、プラズマ処理で行うことができ、特に一酸化二窒素雰囲気下でプラズマ処理（以下、一酸化二窒素プラズマ処理と呼ぶ。）を行うことが好適である。また、プラズマ処理としては酸素雰囲気下でプラズマ処理を用いることもできる。
一酸化二窒素プラズマ処理は、基板温度を室温以上４００℃以下として行うのが好ましく、基板温度を２５０℃以上４００℃以下として行うのがより好ましく、基板温度を３５０℃以上４００℃以下として行うのがさらに好ましい。例えば、処理条件をＮ２Ｏ雰囲気（ガス流量１０ｓｌｍ）、圧力２０Ｐａ、電源電力１５０Ｗ、基板温度４００℃として一酸化二窒素プラズマ処理を行うことができる。
一酸化二窒素雰囲気下でプラズマ処理を行うことにより、比較的容易に酸素ラジカルを形成することができるので、容易に酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に領域１０３ａに酸素を供給することができる。また同時に、一酸化二窒素プラズマ処理により、上記不純物や水素、水などの不純物を酸化物半導体膜１０３から除去することもできる。例えば、酸化物半導体膜１０３の水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、上記のように基板温度を好ましくは２５０℃以上４００℃以下、より好ましくは基板温度を３５０℃以上４００℃以下として一酸化二窒素プラズマ処理を行うことで、酸化物半導体膜１０３中の酸素の拡散係数を大きくして酸素を供給することができる。
このように、不純物除去処理と酸素添加処理を行うことにより、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に酸化物半導体膜１０３の側面端部のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳していない領域１０３ａにおける不純物や酸素欠損を低減し、キャリアの生成を抑制することができる。よって、トランジスタ１４０の電気特性の劣化を防止して、良好な電気特性とすることができるので、信頼性の高い半導体装置を提供することができる。
なお、上記不純物除去処理において、酸化物半導体膜１０３に酸素欠損が生じる場合があるが、上記のように不純物除去処理の後に酸素添加処理を行うことにより、当該酸素欠損も酸素添加処理で除去することができる。
次に、酸化物半導体膜１０３、ソース電極層１０５ａおよびドレイン電極層１０５ｂを覆って第１の保護絶縁膜１０８を形成する。
第１の保護絶縁膜１０８は、プラズマＣＶＤ法、スパッタリング法を用いて成膜することができる。第１の保護絶縁膜１０８として、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる。本実施の形態では、ＣＶＤ法を用いて酸化窒化シリコン膜を膜厚４００ｎｍで形成する。このようにＣＶＤ法を用いて第１の保護絶縁膜１０８を形成することにより、成膜速度を向上させられるのでタクトタイムの短縮を図ることができる。
また第１の保護絶縁膜１０８として、例えば、スパッタリング法を用いて酸化シリコン膜を形成してもよい。スパッタリング法を用いて形成された酸化シリコン膜においては、膜中の酸素量を容易に化学量論的組成より大きくすることができるので、後の工程で酸素添加処理を行うことなく、酸化物半導体膜１０３に酸素を供給することができる。
なお、第１の保護絶縁膜１０８としてシリコン系の絶縁膜を用いる場合、一般的に成膜前に成膜室のクリーニング処理を行う。このようなクリーニング処理としては、ＣｌＦ３またはＮＦ３などのフッ素化合物ガスを用いることが多い。このようにクリーニング処理にフッ素系化合物ガスを用いると、当該ガスに含まれるフッ素などの不純物が成膜室の内壁に吸着し、第１の保護絶縁膜１０８を成膜する際に酸化物半導体膜１０３中に取り込まれるおそれがある。そこで、フッ素化合物ガスを用いるクリーニング処理代わりに、当該成膜室にシラン（ＳｉＨ４）などを導入してクリーニング処理を行うことが好ましい。これにより、酸化物半導体膜１０３にキャリアを生成する不純物を低減させることができる。
次に、酸素添加処理を行い、少なくとも第１の保護絶縁膜１０８に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を供給する（図３（Ｃ）参照）。
酸素添加処理は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。また、イオン注入法としてはガスクラスタイオンビームを用いてもよい。酸素添加処理は、基板全面を一度に行ってもよいし、線状のイオンビーム等を移動（スキャン）させながら行ってもよい。
例えば、添加される酸素は、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、オゾン発生装置により供給されてもよい。より具体的には、例えば、半導体装置に対してエッチング処理を行うための装置や、レジストマスクに対してアッシングを行うための装置などを用いて酸素を発生させ、第１の保護絶縁膜１０８に酸素を供給することができる。
酸素添加処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素添加処理において、希ガスを用いてもよい。
このように酸素添加処理を行うことにより、ＣＶＤ法などを用いて第１の保護絶縁膜１０８を形成した場合でも、膜中の酸素量を容易に化学量論的組成より大きくすることができる。
次に、第１の保護絶縁膜１０８を覆って第２の保護絶縁膜１０９を成膜する。第２の保護絶縁膜１０９としては、緻密性の高い無機絶縁膜が好ましく、酸化アルミニウム膜または窒化シリコン膜などを用いるのが好ましい。本実施の形態においては、スパッタリング法を用いて形成された酸化アルミニウム膜を用いる。なお、第２の保護絶縁膜１０９は必ずしも設けなくてもよい。
第２の保護絶縁膜１０９として用いられる酸化アルミニウム膜は、高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ１４０に安定な電気特性を付与することができる。なお、膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。
第２の保護絶縁膜１０９として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜１０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜１０３からの放出を防止する保護膜として機能する。
さらに第２の保護絶縁膜１０９の形成後に熱処理を行って、第１の保護絶縁膜１０８に含有される化学量論的組成を超える量の酸素を酸化物半導体膜１０３に供給することができる。
当該熱処理の温度は、２５０℃以上７００℃以下、または４００℃以上７００℃以下、または基板の歪み点未満とする。例えば、熱処理装置の一つである電気炉に基板を導入し、窒素雰囲気下２５０℃において１時間の熱処理を行う。
このとき、酸素の供給を行う第１の保護絶縁膜１０８上を、緻密性を有する第２の保護絶縁膜１０９で覆うことにより、第１の保護絶縁膜１０８からの酸素の上方への拡散を防ぎ、酸化物半導体膜１０３に酸素を供給することができる。
このように、過剰酸素を含む第１の保護膜１０８を、ブロック効果を有する第２の保護膜１０９で包み込んで熱処理を行うことで、酸化物半導体膜１０３において化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜１０３がＩＧＺＯの場合、化学量論的組成の一例はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］であるため、酸素の原子数比が４または４以上含む状態となる。
以上の工程で、本実施の形態に示すトランジスタ１４０が作製される（図３（Ｄ）参照）。
また、トランジスタ１４０起因の表面凹凸を低減するために平坦化絶縁膜１１０を形成してもよい。平坦化絶縁膜１１０としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜１１０を形成してもよい。
例えば、平坦化絶縁膜１１０として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間）して形成することができる。
平坦化絶縁膜１１０を形成後、加熱処理を行ってもよい。このように、トランジスタ１４０形成後、加熱処理を行ってもよい。また、加熱処理は複数回行ってもよい。
以上のように、不純物除去処理および酸素添加処理を行って酸化物半導体膜を用いた半導体装置を作製することにより、酸化物半導体膜１０３表面のソース電極層１０５ａおよびドレイン電極層１０５ｂと重畳しておらず露出した領域、特に領域１０３ａにおいて、塩素（Ｃｌ）やフッ素（Ｆ）などのハロゲン系不純物、ボロン（Ｂ）などの３族または１３族の不純物、窒素（Ｎ）などの５族または１５族の不純物の混入や、酸素欠損の発生を抑制することができる。特に、領域１０３ａにおいて、フッ素の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることもできる。また、領域１０３ａにおいて、ボロンの濃度を５×１０１６ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下）とすることもできる。また、領域１０３ａにおいて、窒素の濃度を１×１０１８ａｔｏｍｓ／ｃｍ３未満（好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下）とすることもできる。このように、当該領域において不純物や酸素欠損を低減することで、キャリアとして機能する電子の生成を抑制することができる。
このように酸化物半導体膜１０３への不純物の混入を抑制した上で、酸素添加処理を行って酸素欠損を除去することにより、酸化物半導体膜１０３を化学量論的組成より酸素が多い過飽和の状態とする。
従って、良好なトランジスタ特性を有する、酸化物半導体を用いたトランジスタを提供することができる。また、酸化物半導体膜を用いた安定した電気特性を有するトランジスタを含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
なお、トランジスタ１４０では、ボトムゲート構造のトランジスタの例について示したが、本実施の形態はこれに限られるものではない。トランジスタ１４０とは異なる形態のトランジスタ１５０について図４を用いて説明する。
図４に示すトランジスタ１５０は、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型のトランジスタの一例である。なお、図４（Ａ）は、トランジスタ１５０の平面図であり、図４（Ｂ）は、図４（Ａ）のＸ３−Ｙ３における断面図であり、図４（Ｃ）は、図４（Ａ）のＸ４−Ｙ４における断面図である。
図４（Ａ）乃至図４（Ｃ）に示すように、トランジスタ１５０は、第２の保護絶縁膜１０９上に、酸化物半導体膜１０３と重畳してゲート電極層１１１を有する点において、トランジスタ１４０と異なる。ゲート電極層１１１は、ゲート電極層１０１と同様の材料および方法で形成することができるので、詳細については、ゲート電極層１０１の記載を参酌することができる。
トランジスタ１５０の作製方法は、図３（Ｄ）に示す工程までは、トランジスタ１４０と同様の方法で作製することができ、図３（Ｄ）に示す工程において、少なくとも第１の保護絶縁膜１０８を形成した後にゲート電極層１１１を形成すればよい。
ここで、第１の保護絶縁膜１０８および第２の保護絶縁膜１０９はゲート電極層１１１のゲート絶縁膜として機能するので、トランジスタ１５０の特性に合わせて第１の保護絶縁膜１０８および第２の保護絶縁膜１０９の材料などは適宜決定すればよい。
なお、トランジスタ１５０のその他の部分の構成はトランジスタ１４０と同様なので各構成の詳細についてはそちらを参照されたい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
実施の形態１に示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図５（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
図５（Ｂ）、及び図５（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図５（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図５（Ｂ）、及び図５（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図５（Ｂ）、及び図５（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図５（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１に示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、半導体装置の一形態について、図５乃至図７を用いて説明する。図７は、図５（Ｂ）のＭ−Ｎにおける断面図に相当する。
図５及び図７で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図７では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図７（Ａ）では、トランジスタ４０１０、４０１１上には第１の保護絶縁膜４０２０および第２の保護絶縁膜４０２１が設けられ、図７（Ｂ）では、さらに、絶縁膜４０２２が設けられている。
トランジスタ４０１０、４０１１としては、実施の形態１で示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ１４０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０１０、４０１１は、ボトムゲート構造の逆スタガ型トランジスタである。
実施の形態１で示したトランジスタ１４０と同様な構造及び作製方法で得られるトランジスタ４０１０、４０１１は、酸化物半導体膜表面のソース電極層およびドレイン電極層と重畳しておらず露出した領域、特に酸化物半導体膜の側面端部のソース電極層およびドレイン電極層と重畳していない領域において、不純物や酸素欠損が低減されており、キャリアとして機能する電子の生成が抑制されている。
従って、本実施の形態において図５及び図７で示す半導体装置を、酸化物半導体膜を用いた安定した電気特性を有するトランジスタ４０１０、４０１１を含む信頼性の高い半導体装置として提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
また、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図７（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機ＥＬ素子を用いる例を示す。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図６（Ａ）（Ｂ）及び図７（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。
図６（Ａ）は発光装置の平面図であり、図６（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２−Ｗ２、及びＶ３−Ｗ３で切断した断面が図６（Ｂ）に相当する。なお、図６（Ａ）の平面図においては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
図６に示す発光装置は、基板５００上に、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続している。なお、図６は基板５００を通過して発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
トランジスタ５１０としては、実施の形態１で示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ１４０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ５１０は、ボトムゲート構造の逆スタガ型トランジスタである。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５１２、ソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂを含む。
実施の形態１で示したトランジスタ１４０と同様な構造及び作製方法で得られるトランジスタ５１０は、酸化物半導体膜表面のソース電極層およびドレイン電極層と重畳しておらず露出した領域、特に酸化物半導体膜の側面端部のソース電極層およびドレイン電極層と重畳していない領域において、不純物や酸素欠損が低減されており、キャリアとして機能する電子の生成が抑制されている。
従って、本実施の形態において図６で示す半導体装置を、酸化物半導体膜を用いた安定した電気特性を有するトランジスタ５１０を含む信頼性の高い半導体装置として提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁膜５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部であり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁膜５０２、及び絶縁層５５３を介して交差する。本実施の形態で示す構造であると、配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間にゲート絶縁膜５０２だけでなく、絶縁層５５３も配置できるため、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間に生じる寄生容量を低減することができる。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍのチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
酸化物半導体膜５１２、５２２としては膜厚２５ｎｍのＩＧＺＯ膜を用いる。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には第１の保護絶縁膜５１４および第２の保護絶縁膜５１５が形成され、第１の保護絶縁膜５１４および第２の保護絶縁膜５１５上において発光素子５４０と重畳する領域にカラーフィルタ層５０５が設けられている。第１の保護絶縁膜５１４、第２の保護絶縁膜５１５及びカラーフィルタ層５０５上には平坦化絶縁膜として機能する絶縁膜５０６が設けられている。
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ５１０とは、導電層５１３ａに達する絶縁膜５０６、第１の保護絶縁膜５１４および第２の保護絶縁膜５１５に形成された開口において、第１の電極層５４１及び導電層５１３ａとは接することによって電気的に接続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設けられている。
第１の保護絶縁膜５１４にはプラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸化窒化シリコン膜を用いることができる。また、第２の保護絶縁膜５１５にはスパッタリング法による酸化アルミニウム膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いることができる。
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
図７（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒又は溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子又は第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
なお、図５乃至図７において、第１の基板４００１、５００、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、第１の保護絶縁膜４０２０としてプラズマＣＶＤ法で形成された酸化窒化シリコン膜を、第２の保護絶縁膜４０２１としてスパッタリング法で形成された酸化アルミニウム膜を用いる。
酸化物半導体膜上に第２の保護絶縁膜４０２１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２２、５０６は、アクリル、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
絶縁膜４０２２、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
本実施の形態においては、図６に示す発光装置は下面射出型なので、第１の電極層５４１は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
実施の形態１に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図８（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図８（Ａ）はフォトセンサの等価回路であり、図８（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載している。図８（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。本実施の形態では、実施の形態１で示したトランジスタ１４０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ６４０は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタガ型トランジスタである。
図８（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
トランジスタ６４０上には第１の保護絶縁膜６３１、第２の保護絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁膜６３４上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光６２２を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
第１の保護絶縁膜６３１、第２の保護絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、等を用いて形成することができる。
第１の保護絶縁膜６３１、第２の保護絶縁膜６３２としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁膜の単層、又は積層を用いることができる。
本実施の形態では、第１の保護絶縁膜６３１としてプラズマＣＶＤ法で形成した酸化窒化シリコン膜を用い、第２の保護絶縁膜６３２としてスパッタリング法で形成した酸化アルミニウム膜を用いる。
酸化物半導体膜上に第２の保護絶縁膜６３２として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光６２２を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
実施の形態１で示したトランジスタ１４０と同様な構造及び作製方法で得られるトランジスタ６４０は、酸化物半導体膜表面のソース電極層およびドレイン電極層と重畳しておらず露出した領域、特に酸化物半導体膜の側面端部のソース電極層およびドレイン電極層と重畳していない領域において、不純物や酸素欠損が低減されており、キャリアとして機能する電子の生成が抑制されている。
従って、本実施の形態において図８で示す半導体装置を、酸化物半導体膜を用いた安定した電気特性を有するトランジスタ６４０を含む信頼性の高い半導体装置として提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図９に示す。
図９（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
実施の形態１乃至３のいずれかに示す半導体装置は、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図９（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図９（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
実施の形態１乃至３のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
図９（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。
実施の形態１乃至３のいずれかに示す半導体装置は、表示部９２０３に用いることが可能であり、コンピュータに高い信頼性を付与することができる。
図１０（Ａ）及び図１０（Ｂ）は２つ折り可能なタブレット型端末である。図１０（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
実施の形態１乃至３のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図１０（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図１０（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図１０（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１０（Ａ）及び図１０（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図１０（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１０（Ｃ）にブロック図を示し説明する。図１０（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１０（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池９６３３で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁膜
１０３ 酸化物半導体膜
１０３ａ 領域
１０５ 導電膜
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１０８ 第１の保護絶縁膜
１０９ 第２の保護絶縁膜
１１０ 平坦化絶縁膜
１１１ ゲート電極層
１１３ 酸化物半導体膜
１３６ 下地絶縁膜
１４０ トランジスタ
１５０ トランジスタ
５００ 基板
５０２ ゲート絶縁膜
５０４ 層間絶縁膜
５０５ カラーフィルタ層
５０６ 絶縁膜
５０７ 隔壁
５１０ トランジスタ
５１１ａ ゲート電極層
５１１ｂ ゲート電極層
５１２ 酸化物半導体膜
５１３ａ 導電層
５１４ 第１の保護絶縁膜
５１５ 第２の保護絶縁膜
５２０ 容量素子
５２１ａ 導電層
５２１ｂ 導電層
５２２ 酸化物半導体膜
５２３ 導電層
５３０ 配線層交差部
５３３ 導電層
５４０ 発光素子
５４１ 電極層
５４２ 電界発光層
５４３ 電極層
５５３ 絶縁層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 第１の保護絶縁膜
６３２ 第２の保護絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
２１００ 基板
２１０２ 絶縁膜
２１０６ 酸化物半導体膜
２１１２ ゲート絶縁膜
２１１８ 保護絶縁膜
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１９ 異方性導電膜
４０２０ 第１の保護絶縁膜
４０２１ 第２の保護絶縁膜
４０２２ 絶縁膜
４０２４ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３５ スペーサ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (4)

  1. ゲート電極層を形成し、
    前記ゲート電極層上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜上に、導電膜を形成し、
    前記導電膜から、ソース電極層およびドレイン電極層を形成し、
    前記ソース電極層および前記ドレイン電極層と重ならず、露出した領域を有する、島状の酸化物半導体膜に不純物除去処理を行い、
    前記島状の酸化物半導体膜の側面端部に、酸素添加処理を行うことを特徴とする半導体装置の作製方法。
  2. ゲート電極層を形成し、
    前記ゲート電極層上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜上に、導電膜を形成し、
    前記導電膜から、ソース電極層およびドレイン電極層を形成し、
    前記ソース電極層および前記ドレイン電極層と重ならず、露出した領域を有する、島状の酸化物半導体膜に溶液を用いた洗浄処理を行い、
    前記島状の酸化物半導体膜の側面端部に、酸素添加処理を行うことを特徴とする半導体装置の作製方法。
  3. ゲート電極層を形成し、
    前記ゲート電極層上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜上に、導電膜を形成し、
    前記導電膜から、ソース電極層およびドレイン電極層を形成し、
    前記ソース電極層および前記ドレイン電極層と重ならず、露出した領域を有する、島状の酸化物半導体膜に希フッ酸溶液またはシュウ酸溶液による洗浄処理を行い、
    前記島状の酸化物半導体膜の側面端部に、酸素添加処理を行うことを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記酸化物半導体膜は、結晶部を有し、
    前記結晶部は、前記酸化物半導体膜表面の法線ベクトルに平行な方向に沿うｃ軸を有することを特徴とする半導体装置の作製方法。
JP2012259235A 2011-12-01 2012-11-28 半導体装置の作製方法 Active JP5839592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012259235A JP5839592B2 (ja) 2011-12-01 2012-11-28 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011263751 2011-12-01
JP2011263751 2011-12-01
JP2012259235A JP5839592B2 (ja) 2011-12-01 2012-11-28 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015218207A Division JP6049974B2 (ja) 2011-12-01 2015-11-06 半導体装置

Publications (3)

Publication Number Publication Date
JP2013138188A JP2013138188A (ja) 2013-07-11
JP2013138188A5 JP2013138188A5 (ja) 2014-11-20
JP5839592B2 true JP5839592B2 (ja) 2016-01-06

Family

ID=48497141

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012259235A Active JP5839592B2 (ja) 2011-12-01 2012-11-28 半導体装置の作製方法
JP2015218207A Active JP6049974B2 (ja) 2011-12-01 2015-11-06 半導体装置
JP2016226820A Expired - Fee Related JP6280977B2 (ja) 2011-12-01 2016-11-22 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2015218207A Active JP6049974B2 (ja) 2011-12-01 2015-11-06 半導体装置
JP2016226820A Expired - Fee Related JP6280977B2 (ja) 2011-12-01 2016-11-22 半導体装置

Country Status (5)

Country Link
US (5) US9130048B2 (ja)
JP (3) JP5839592B2 (ja)
KR (2) KR101969867B1 (ja)
CN (3) CN103137496B (ja)
TW (2) TWI621183B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102084274B1 (ko) 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI691084B (zh) 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102079715B1 (ko) * 2013-02-13 2020-02-20 삼성전자주식회사 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
KR20160034200A (ko) 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN107004719B (zh) * 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
JP6251823B2 (ja) * 2014-11-28 2017-12-20 シャープ株式会社 半導体装置およびその製造方法
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
CN104752441B (zh) 2015-03-20 2018-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
JP2016225615A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
US20170104090A1 (en) * 2015-10-12 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20190157429A1 (en) * 2017-11-21 2019-05-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Back-channel-etched tft substrate and manufacturing method thereof
JP2020053638A (ja) * 2018-09-28 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN109786321B (zh) * 2018-12-25 2022-07-22 惠科股份有限公司 阵列基板的制备方法、装置及显示面板
US11037851B2 (en) * 2019-08-30 2021-06-15 Applied Materials, Inc. Nitrogen-rich silicon nitride films for thin film transistors
US20210305356A1 (en) * 2020-03-26 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for metal insulator metal capacitors
CN113284915A (zh) * 2021-05-24 2021-08-20 信利半导体有限公司 一种双栅π型薄膜晶体管光学感应器的制作方法及光学感应器及电子设备
CN114818024B (zh) * 2022-06-28 2022-10-14 电子科技大学 一种磁谐振三相无线充电线圈自动化仿真方法

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3403115B2 (ja) 1999-04-02 2003-05-06 シャープ株式会社 半導体装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP2010123836A (ja) * 2008-11-21 2010-06-03 Idemitsu Kosan Co Ltd Ｉｎ−Ｓｎ−Ｌｎ系半導体膜を有する薄膜トランジスタ
JP2010211086A (ja) * 2009-03-12 2010-09-24 Hitachi Displays Ltd 液晶表示装置
KR101291488B1 (ko) 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20170142998A (ko) 2009-12-25 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101874779B1 (ko) * 2009-12-25 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치, 반도체 장치, 및 전자 장치
MY160598A (en) * 2010-01-20 2017-03-15 Semiconductor Energy Lab Semiconductor device
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR101867272B1 (ko) * 2010-03-05 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그의 제작 방법
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6045285B2 (ja) * 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9082861B2 (en) 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer

Also Published As

Publication number Publication date
CN107403730B (zh) 2020-11-27
CN107403731A (zh) 2017-11-28
TW201737359A (zh) 2017-10-16
CN103137496B (zh) 2017-06-09
US20180197995A1 (en) 2018-07-12
CN103137496A (zh) 2013-06-05
CN107403730A (zh) 2017-11-28
US10269979B2 (en) 2019-04-23
TW201332022A (zh) 2013-08-01
KR20130061633A (ko) 2013-06-11
JP2013138188A (ja) 2013-07-11
US10658517B2 (en) 2020-05-19
TWI621183B (zh) 2018-04-11
JP6280977B2 (ja) 2018-02-14
KR20190039922A (ko) 2019-04-16
KR101969867B1 (ko) 2019-04-17
CN107403731B (zh) 2021-06-11
TWI621185B (zh) 2018-04-11
US20150325702A1 (en) 2015-11-12
JP2017055135A (ja) 2017-03-16
JP2016048792A (ja) 2016-04-07
US20170025542A1 (en) 2017-01-26
US9954115B2 (en) 2018-04-24
US20130140553A1 (en) 2013-06-06
JP6049974B2 (ja) 2016-12-21
KR102124848B1 (ko) 2020-06-19
US9466728B2 (en) 2016-10-11
US9130048B2 (en) 2015-09-08
US20190207033A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
JP6280977B2 (ja) 半導体装置
JP6338640B2 (ja) 半導体装置の作製方法
JP6423901B2 (ja) トランジスタの作製方法
JP6286512B2 (ja) 半導体装置の作製方法
JP6154596B2 (ja) 半導体装置の作製方法
JP6231743B2 (ja) 半導体装置の作製方法
JP6226518B2 (ja) 半導体装置
JP6141002B2 (ja) 半導体装置の作製方法
JP6099920B2 (ja) 半導体装置
JP2019186581A (ja) 半導体装置の作製方法
JP2017085153A (ja) 半導体装置
JP6199583B2 (ja) 半導体装置
JP6317500B2 (ja) 半導体装置の作製方法
JP5873324B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151106

R150 Certificate of patent or registration of utility model

Ref document number: 5839592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250