TW201737359A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201737359A
TW201737359A TW106121619A TW106121619A TW201737359A TW 201737359 A TW201737359 A TW 201737359A TW 106121619 A TW106121619 A TW 106121619A TW 106121619 A TW106121619 A TW 106121619A TW 201737359 A TW201737359 A TW 201737359A
Authority
TW
Taiwan
Prior art keywords
film
electrode layer
oxide semiconductor
semiconductor film
transistor
Prior art date
Application number
TW106121619A
Other languages
English (en)
Other versions
TWI621185B (zh
Inventor
山崎舜平
中島基
高橋正弘
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201737359A publication Critical patent/TW201737359A/zh
Application granted granted Critical
Publication of TWI621185B publication Critical patent/TWI621185B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

提供一種可靠性高的半導體裝置，並且提供該半導體裝置的製造方法。以高良率製造可靠性高的半導體裝置，而可以實現高生產化。在具有接觸於氧化物半導體膜上地設置源極電極層及汲極電極層的電晶體的半導體裝置中，抑制雜質混入到該氧化物半導體膜的端面部中、以及發生氧缺陷。由此在該氧化物半導體膜的端面部形成寄生通道而防止該電晶體的電特性變動。

Description

半導體裝置及半導體裝置的製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
在本說明書中，半導體裝置指的是能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於電子裝置如積體電路(IC)、影像顯示裝置(有時簡稱為顯示裝置)等。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，已公開了使用由包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物(In-Ga-Zn-O類非晶氧化物)構成的半導體薄膜的電晶體(參照專利文獻1)。此外，專利文獻2公開一種技術，其中製造如上同樣的電晶體，並將 該電晶體用於顯示裝置的像素的切換元件等。
另外，對於用於這種電晶體的氧化物半導體，已有如下說明：“氧化物半導體對雜質是不敏感的，即使在氧化物半導體膜中包含大量金屬雜質也沒有問題，因此，也可以使用包含大量如鈉等鹼金屬的廉價的鈉鈣玻璃”(參照非專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165529號公報
[專利文獻2]日本專利申請公開第2006-165528號公報
[非專利文獻1]神谷、野村、細野“非晶氧化物半導體的物性及裝置開發的現狀”、日本固體物理、2009年9月號、第44卷、第621-633頁
但是，當根據氧化物半導體對雜質是不敏感的技術認識而設計使用氧化物半導體的電晶體的裝置結構及製程時，產生在該電晶體的電特性中發生異常電特性的問題。例如，存在有如下問題，即：電晶體的電流-電壓特性曲線在比原來的臨界電壓低的閘極電壓時上升而電流一時穩定之後，在原來的臨界電壓時再次上升而成為隆起(Hump)。
鑒於上述問題，本發明的目的之一是提供具有良好的電晶體特性且使用氧化物半導體的電晶體。另外，本發明 的目的之一是提供具有使用氧化物半導體的電晶體的可靠性高的半導體裝置。
另外，本發明的目的之一是以高良率製造可靠性高的半導體裝置，而實現高生產化。
於是，在具有接觸於氧化物半導體膜上地設置源極電極層及汲極電極層的電晶體的半導體裝置中，抑制雜質混入到該氧化物半導體膜的端面部中、以及發生氧缺陷。由此在該氧化物半導體膜的端面部形成寄生通道而防止該電晶體的電特性變動。更明確地說，例如可以採用下面方式。
本發明所公開的一個方式是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘極電極層；在上述閘極電極層上形成閘極絕緣膜；在上述閘極絕緣膜上形成其端面部具有錐形狀的島狀的氧化物半導體膜；形成覆蓋上述島狀的氧化物半導體膜的導電膜；藉由使用包含鹵素的蝕刻氣體的電漿處理對所述導電膜進行加工，以至少重疊於上述閘極電極層的一部的方式形成源極電極層及汲極電極層；藉由對上述島狀的氧化物半導體膜的端面部的露出區域進行雜質去除處理，去除上述蝕刻氣體所包含的元素；對上述島狀的氧化物半導體膜的端面部的露出區域進行第一氧添加處理；以及覆蓋上述島狀的氧化物半導體膜、上述源極電極層及上述汲極電極層地形成第一保護絕緣膜。
在上述製造步驟中，作為上述雜質去除處理，較佳為 進行使用稀釋氫氟酸溶液或草酸溶液的洗滌處理。此外，作為上述第一氧添加處理，較佳為進行一氧化二氮電漿處理，更佳的是，以將具有絕緣表面的基板的溫度設定為350℃以上且400℃以下進行一氧化二氮電漿處理。
此外，作為上述第一保護絕緣膜，較佳為使用包含氧化矽的膜或包含氧氮化矽的膜。此外，較佳的是在形成上述第一保護絕緣膜之後，進行第二氧添加處理。此外，較佳的是在上述第二氧添加處理之後，覆蓋所述第一保護絕緣膜地設置包含氧化鋁的第二保護絕緣膜。
此外，本發明所公開的另一個方式是一種半導體裝置，包括：設置在具有絕緣表面的基板上的閘極電極層；設置在閘極電極層上的閘極絕緣膜；設置在閘極絕緣膜上的其端面部具有錐形狀的島狀的氧化物半導體膜；設置在島狀的氧化物半導體膜上且至少重疊於閘極電極層的一部的源極電極層及汲極電極層；以及設置在島狀的氧化物半導體膜、源極電極層及所述汲極電極層上的第一保護絕緣膜，其中，在島狀的氧化物半導體膜的端面部中，不重疊於源極電極層及所述汲極電極層的區域中的氯濃度較佳為5×1018atoms/cm3以下。
此外，在半導體裝置中，較佳的是，島狀的氧化物半導體膜的端面部中的不重疊於所述源極電極層及所述汲極電極層的區域中的氟濃度為5×1018atoms/cm3以下，硼濃度為1×1016atoms/cm3以下或氮濃度為1×1017atoms/cm3以下。
此外，島狀的氧化物半導體膜的端面部中的重疊於所述源極電極層及所述汲極電極層的區域中的氯濃度、氟濃度或硼濃度有可能低於所述島狀的氧化物半導體膜的端面部中的不重疊於所述源極電極層及所述汲極電極層的區域中的氯濃度、氟濃度或硼濃度。
另外，作為第一保護絕緣膜較佳為具有包含氧化矽的膜或包含氧氮化矽的膜，並且具有設置在第一保護絕緣膜上的包含氧化鋁的第二保護絕緣膜。
另外，在本說明書等中，“電極”或“佈線”不在功能上限定其構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
另外，在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，“源極”及“汲極”的功能有時被互相調換。因此，在本說明書中，“源極”及“汲極”可以被互相調換。
另外，在本說明書等中，“電連接”包括隔著“具有某種電作用的元件”連接的情況。這裏，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
本發明提供一種具有良好的電晶體特性且使用氧化物 半導體的電晶體。本發明提供一種具有使用氧化物半導體的電晶體的可靠性高的半導體裝置。
另外，以高良率製造可靠性高的半導體裝置，而實現高生產化。
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣膜
103‧‧‧氧化物半導體膜
103a‧‧‧區域
105‧‧‧導電膜
105a‧‧‧源極電極層
105b‧‧‧汲極電極層
108‧‧‧第一保護絕緣膜
109‧‧‧第二保護絕緣膜
110‧‧‧平坦化絕緣膜
111‧‧‧閘極電極層
113‧‧‧氧化物半導體膜
136‧‧‧基底絕緣膜
140‧‧‧電晶體
150‧‧‧電晶體
500‧‧‧基板
502‧‧‧閘極絕緣膜
504‧‧‧層間絕緣膜
505‧‧‧彩色濾光片層
506‧‧‧絕緣膜
507‧‧‧分隔壁
510‧‧‧電晶體
511a‧‧‧閘極電極層
511b‧‧‧閘極電極層
512‧‧‧氧化物半導體膜
513a‧‧‧導電層
514‧‧‧第一保護絕緣膜
515‧‧‧第二保護絕緣膜
520‧‧‧電容元件
521a‧‧‧導電層
521b‧‧‧導電層
522‧‧‧氧化物半導體膜
523‧‧‧導電層
530‧‧‧佈線層交叉部
533‧‧‧導電層
540‧‧‧發光元件
541‧‧‧電極層
542‧‧‧電致發光層
543‧‧‧電極層
553‧‧‧絕緣層
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
631‧‧‧第一保護絕緣膜
632‧‧‧第二保護絕緣膜
633‧‧‧層間絕緣膜
634‧‧‧層間絕緣膜
640‧‧‧電晶體
641a‧‧‧電極層
641b‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
645‧‧‧導電層
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器參考信號線
2100‧‧‧基板
2102‧‧‧絕緣膜
2106‧‧‧氧化物半導體膜
2112‧‧‧閘極絕緣膜
2118‧‧‧保護絕緣膜
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4019‧‧‧各向異性導電膜
4020‧‧‧第一保護絕緣膜
4021‧‧‧第二保護絕緣膜
4022‧‧‧絕緣膜
4024‧‧‧絕緣膜
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
4035‧‧‧間隔物
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧腿部
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1A至1C是說明半導體裝置的一個方式的平面圖及剖面圖；圖2A至2D是說明半導體裝置的製造方法的一個方式的剖面圖；圖3A至3D是說明半導體裝置的製造方法的一個方式的剖面圖；圖4A至4C是說明半導體裝置的一個方式的平面圖及剖面圖；圖5A至5C是說明半導體裝置的一個方式的平面圖；圖6A和6B是說明半導體裝置的一個方式的平面圖及剖面圖；圖7A和7B是示出半導體裝置的一個方式的剖面圖；圖8A和8B是示出半導體裝置的一個方式的電路圖及剖面圖；圖9A至9C是示出電子裝置的圖； 圖10A至10C是示出電子裝置的圖；圖11是示出用於計算的InGaZnO4的模型的圖；圖12是示出用於計算的InGaZnO4的模型的圖；圖13是示出用於計算的InGaZnO4的模型的圖；圖14是示出用於計算的InGaZnO4的模型的圖；圖15是用於BT壓力測試的電晶體的平面圖及剖面圖。
下面，參照圖式詳細地說明本說明書所公開的發明的實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且，本說明書所公開的發明不應被看作僅限定於以下實施方式的描述內容。另外，為了方便起見附加了第一、第二等序數詞，其並不表示製程順序或疊層順序。此外，本說明書中的序數不表示特定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至圖4C對半導體裝置 及半導體裝置的製造方法的一個方式進行說明。在本實施方式中，作為半導體裝置的一個例子示出具有氧化物半導體膜的電晶體。
電晶體可以為單閘極結構、雙閘極結構或三閘極結構。另外，也可以為具有隔著閘極絕緣膜配置在通道形成區上下的兩個閘極電極層的雙閘型。
圖1A至1C所示的電晶體140是底閘極結構的一種，也是稱為反交錯型電晶體的一個例子。另外，圖1A是電晶體140的平面圖，圖1B是沿著圖1A的線X1-Y1的剖面圖，並且圖1C是沿著圖1A的線X2-Y2的剖面圖。
圖1A至1C所示的電晶體140具有：設置在具有絕緣表面的基板100上的閘極電極層101；設置在閘極電極層101上的閘極絕緣膜102；設置在閘極絕緣膜102上且其端面部具有錐形狀的島狀的氧化物半導體膜103；以及設置在氧化物半導體膜103上且至少重疊於閘極電極層101的一部的源極電極層105a及汲極電極層105b。另外，也可以在電晶體140的構成要素中包括設置在基板100上的基底絕緣膜136。另外，也可以在電晶體140的構成要素中包括設置在氧化物半導體膜103、源極電極層105a及汲極電極層105b上的第一保護絕緣膜108、第二保護絕緣膜109及平坦化絕緣膜110。
如圖1B及1C所示那樣，氧化物半導體膜103的端面部具有錐形狀，可以適當地設定錐形角度。例如，可以將錐形角度設定為20°至50°的錐形角度。注意，錐形角是指當從垂直於具有錐形狀的膜(例如，氧化物半導體膜103)的剖面(垂直於基板的表面的面)的方向觀察該具 有錐形狀的膜時，該膜的側面與底面構成的傾斜角。此外，在圖1A的氧化物半導體膜103中描述的以虛線表示的方塊形，即具有與氧化物半導體膜103的外形相似形狀的方塊形，它對應於氧化物半導體膜103的端面部中的錐形狀和比此更向內側的平坦的表面形狀之間的邊界線。
作為用於氧化物半導體膜103的氧化物半導體，至少包含銦(In)、鋅(Zn)或錫(Sn)中的一種。尤其是較佳為包含In及Zn。另外，作為降低使用該氧化物半導體的電晶體的電特性的不均勻的穩定劑，除了上述元素以外較佳為還包含鎵(Ga)。此外，作為穩定劑較佳為包含錫(Sn)。另外，作為穩定劑較佳為包含鉿(Hf)。另外，作為穩定劑較佳為具有鋯(Zr)。
此外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In- Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Sn-Hf-Zn類氧化物。
在此，例如，“In-Ga-Zn類氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用表示為InMO3(ZnO)m(m>0且m不是整數)的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素。另外，作為氧化物半導體，也可以使用表示為In2SnO5(ZnO)n(n>0且n是整數)的材料。
例如，可以使用其原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In-Ga-Zn=3：1：2(=1/2：1/6：1/3)的In-Ga-Zn類氧化物或該組成近旁的氧化物。或者，較佳為使用其原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或該組成近旁的氧化物。
但是，氧化物半導體不侷限於上述材料，根據所需要的半導體特性(遷移率、閾值、偏差等)可以使用適當的組成的材料。另外，較佳為採用適當的載流子濃度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間結合 距離以及密度等，以得到所需要的半導體特性。
例如，In-Sn-Zn類氧化物比較容易得到高遷移率。但是，當使用In-Ga-Zn類氧化物時也可以藉由減小塊內缺陷密度提高遷移率。
注意，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成近於原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成是指a、b、c滿足(a-A)2+(b-B)2+(c-C)2 r2的關係。作為r，例如設定為0.05，即可。其他氧化物也是同樣的。
氧化物半導體膜103較佳的是藉由充分地去除氫等的雜質或被充分地供給氧來處於氧過飽和狀態，而高度純化的氧化物半導體。明確而言，氧化物半導體膜103的氫濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下。另外，上述氧化物半導體膜103中的氫濃度是藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)來測量的。
另外，在形成氧化物半導體膜103直後，氧化物半導體膜103較佳為包含比化學計量組成多的氧，即處於氧過飽和狀態。在此，藉由被充分地供給氧來使氧化物半導體膜103處於氧過飽和狀態，而較佳的是以包覆氧化物半導體膜103的方式接觸地設置包含過剩氧的絕緣膜(SiOx等)，在本實施方式中，較佳的是閘極絕緣膜102及第一保護絕緣膜108包含過剩氧。
氧化物半導體膜103處於單晶、多晶(也稱為 polycrystal)或非晶等狀態。
較佳的是氧化物半導體膜103是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：才軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下該結晶部的尺寸為能夠容納於一個邊長小於100nm的立方體的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，不能利用TEM在CAAC-OS膜中觀察到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶之間可以a軸與b軸的方向不同。在本說明書中，當只記載“垂直”時，包括85°以上且95°以下的範圍。另外，當只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均 勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面近旁相比，有時在表面近旁結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。結晶部藉由進行成膜或進行成膜後的加熱處理等的晶化處理來形成。
使用CAAC-OS膜的電晶體因照射可見光或紫外光而產生的電特性變動小。因此，這種電晶體的可靠性高。
另外，構成氧化物半導體膜的氧的一部分也可以用氮取代。
另外，像CAAC-OS那樣的具有結晶性的氧化物半導體可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性，較佳的是在平坦的表面上形成氧化物半導體，明確而言，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體。
在此，Ra是為了可以應用於曲面而將在JIS B0601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維來得到的值，可以將Ra表示為“將從基準面到指定面的偏差的絕對值平均來得到的值”，並且Ra以下面算式定義。
在此，指定面是指成為檢測粗糙度的對象的面，且用座標(x1,y1,f(x1,y1))，(x1,y2,f(x1,y2))，(x2,y1,f(x2,y1))，(x2,y2,f(x2,y2))的4點表示的四角形的區域，S0表示將指定面投影到xy平面上的長方形的面積，Z0表示基準面的高度(指定面的平均高度)。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)來對Ra進行測量。
但是，因為本實施方式所說明的電晶體140是底閘極型，所以在氧化物半導體膜103的下方存在有基板100、閘極電極層101及閘極絕緣膜102。因此，為了得到上述平坦的表面，也可以在形成閘極電極層101及閘極絕緣膜102之後進行CMP處理等的平坦化處理。
將氧化物半導體膜103的厚度設定為1nm以上且30nm以下(較佳為5nm以上且10nm以下)，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束 磊晶)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。另外，氧化物半導體層103也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置。
在此，氧化物半導體在混入有氯(Cl)、氟(F)等鹵素類雜質、硼(B)等3族或13族的雜質、氮(N)等5族或15族的雜質等的情況下，有生成用作載流子的過剩的電子的擔憂。另外，在不夠構成氧化物半導體的氧而發生氧缺陷的情況下，有生成用作載流子的過剩的電子的擔憂。這樣，在將生成用作載流子的過剩的電子的氧化物半導體膜用於電晶體的情況下，該電晶體的電特性也劣化，因而使用該電晶體的半導體裝置的可靠性也降低。
在對設置在加工為島狀的氧化物半導體膜上的源極電極層及汲極電極層進行構圖時，尤其是該氧化物半導體膜的端面部被露出，因此容易混入有構圖時使用的蝕刻氣體所包含的鹵素雜質等。而且，與氧化物半導體膜的上面相比，其端面部具有容易發生氧缺陷的趨勢。因此，在加工為島狀的氧化物半導體膜的端面部中，比較容易生成因雜質的混入或氧缺陷而發生的載流子，所以容易形成寄生通道。
如此，當在氧化物半導體膜的端面部中生成載流子時，以比原來的臨界電壓低的電壓值在該端面部形成寄生通道。在此，在使用該氧化物半導體膜的電晶體的電流-電壓特性曲線中，因為在該端面部中形成有寄生通道，所 以在比原來的臨界電壓低的閘極電壓時上升，且電流一時穩定。然後形成電晶體原來的通道，因此在原來的臨界電壓時再次上升。由此，使用該氧化物半導體膜的電晶體的電流-電壓特性曲線具有隆起。
在此，參照圖11至圖14說明使用模型進行計算來對與氧化物半導體膜的上面相比，在氧化物半導體膜的端面部中容易發生氧缺陷的事實檢測的結果。
圖11是在本計算中使用的向c軸方向配向的InGaZnO4單晶的模型。在此，圖11中的黑大球表示銦原子、白大球表示鎵原子、黑小球表示氧原子、以及白小球表示鋅原子。此外，圖11中的箭頭表示InGaZnO4單晶的c軸方向。
圖12是將圖11所示的InGaZnO4單晶的模型以切斷面a切斷製造的模型(下面稱為模型A)。圖13是將圖11所示的InGaZnO4單晶的模型以切斷面b切斷製造的模型(下面稱為模型B)。圖14是將圖11所示的InGaZnO4單晶的模型以切斷面c切斷製造的模型(下面稱為模型C)。另外，圖12至圖14中的示意圖示出結晶中的切斷面a至切斷面c。
在此，切斷面a對應於氧化物半導體膜的上面，切斷面b及切斷面c對應於氧化物半導體膜的端面部，因此藉由對模型A至模型C進行計算，可以對在氧化物半導體膜的上面和氧化物半導體膜的端面部中發生氧缺陷的容易性進行比較。
圖11中的切斷面a對應於(001)面、切斷面b對應於(100)面及切斷面c對應於(10-1)面，選擇包含氧原子的面而決定切斷面a、切斷面b及切斷面c。換言之，在模型A中(001)面成為表面、在模型B中(100)面成為表面，以及在模型C中(10-1)面成為表面。另外，由於使用三維週期結構進行計算，所以模型A至模型C是在切斷面a至切斷面c的外側設有真空區的平板模型。關於原子數，模型A是84原子、模型B是63原子及模型C是21原子。
此外，在本計算中，如圖12至圖14所示那樣，在模型A至模型C中對在切斷面a至切斷面c發生氧缺陷時結構進行計算。藉由發生氧缺陷，在模型A中形成對應於Ga1原子和Zn2原子的懸空鍵，在模型B中形成對應於Ga1原子和Zn2原子的懸空鍵，並且在模型C中形成對應於Ga3原子的懸空鍵。
在本計算中，對模型A至模型C的結構的能量和在模型A至模型C的切斷面a至切斷面c發生氧缺陷時的結構的能量進行比較，而檢查在InGaZnO4單晶的(001)表面、(100)表面及(10-1)表面中的發生氧缺陷的容易性。
將MS-CASTEP用於計算，其為利用密度泛函理論(density functional theory)的程式。利用平面波基本贗勢法(plane wave basis pseudopotential method)作為用於密度泛函理論的方法，以及GGA/PBE用於泛函。首 先，對圖11所示的InGaZnO4單晶的模型，使固定晶格常數的該結構最優化。接著，基於該最優化的InGaZnO4單晶的模型製作模型A至模型C。然後，對具有氧缺陷的模型A至模型C的結構及沒有氧缺陷的模型A至模型C的結構進行具有固定晶格常數的結構最優化。使用結構最優化之後的能量。
截止能量(cut-off energy)使用400eV。作為採樣k點，在模型A中使用4×4×1的柵格，在模型B中使用1×7×1的柵格，在模型C中使用1×7×3的柵格。
對上述模型A至模型C進行以下計算以獲得能量差(這裏，也稱為結合能)：將具有氧缺陷的結構的能量與氧分子的能量的一半相加，且從其中減去沒有氧缺陷的結構的能量。從該結果可知，在具有較低結合能的表面上，更容易發生氧缺陷。
[算式2](結合能)=(具有氧缺陷的結構的能量)+(氧分子的能量的一半)-(沒有氧缺陷的結構的能量)
在表1中示出根據算式2獲得的各個表面的結合能。
根據表1所示的結果，與模型A相比，模型B及模型C的結合能小。換言之，與氧化物半導體膜的上面相比，在氧化物半導體膜的端面部中，容易發生氧缺陷。如此，加工為島狀的氧化物半導體膜的端面部中，容易發生氧缺陷，而容易引起載流子的生成。
在此，在本實施方式所示的半導體裝置中，在電晶體140的製程中，對如下區域進行雜質去除處理和氧添加處理，而實現高度純化，即：氧化物半導體膜103表面上的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是圖1A所示的氧化物半導體膜103的端面部中的不重疊於源極電極層105a及汲極電極層105b的區域(下面稱為區域103a)。注意，對雜質去除處理和氧添加處理後面進行說明。
由此，在氧化物半導體膜103表面上的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是區域103a中，可以抑制氯(Cl)、氟(F)等鹵素類雜質、硼(B)等3族或13族雜質、氮(N)等5族或15族雜質等的混入，以及氧缺陷的發生。關於雜質濃度，明確而言，在區域103a中可以將氯濃度設定為5×1018atoms/cm3 以下(較佳的是設定為1×1018atoms/cm3以下)。另外，在區域103a中也可以將氟濃度設定為5×1018atoms/cm3以下(較佳的是設定為1×1018atoms/cm3以下)。另外，在區域103a中也可以將硼濃度設定為5×1016atoms/cm3以下(較佳的是設定為1×1016atoms/cm3以下)。另外，在區域103a中也可以將氮濃度設定為低於1×1018atoms/cm3(較佳的是設定為1×1017atoms/cm3以下)。注意，氧化物半導體膜103的區域103a之外的上述雜質濃度較佳為低於區域103a中的上述雜質濃度，例如硼、氯及氟等的濃度較佳為低於區域103中的上述雜質濃度。
此外，在氧化物半導體膜103表面的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是區域103a中，較佳為抑制鎂、銅及鋁等雜質混入。當對源極電極層105a及汲極電極層105b進行構圖時有如下擔憂：鎂、銅、鋁等的雜質飛散而附著到區域103a的表面，該雜質生成載流子，而導致寄生電容的形成。因此，較佳的是將上述雜質的濃度設定為如下。將鎂濃度設定為1×1017atoms/cm3以下(較佳的是設定為1×1016atoms/cm3以下)，將銅濃度設定為1×1018atoms/cm3以下(較佳的是設定為1×1017atoms/cm3以下)，並且將鋁濃度設定為1×1019atoms/cm3以下(較佳的是設定為1×1018atoms/cm3以下)。
這樣，藉由抑制對氧化物半導體膜103混入雜質，而且進行氧添加處理填充氧缺陷，來使氧化物半導體膜103 包含比化學計量組成多的氧，即處於氧過飽和狀態。
這樣，藉由在氧化物半導體膜103表面的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是區域103a中減少雜質或氧缺陷，可以抑制生成在區域103a中用作載流子的電子。由此，在電晶體140處於截止狀態的情況下，可以防止在區域103a中引起寄生通道。因此，可以防止電晶體140的電特性的劣化而得到良好的電特性。再者，可以提供使用具有良好的電特性的電晶體140的可靠性高的半導體裝置。
接著，使用圖2A至2D及圖3A至3D所示的剖面圖說明圖1A至1C所示的電晶體140的製造方法的一個例子。注意，圖2A至2D及圖3A至3D中的左邊的剖面圖是沿著圖1A的線X1-Y1的剖面圖，即對應於圖1B所示的剖面圖，並且右邊的剖面圖是沿著圖1A的線X2-Y2的剖面圖，即對應於圖1C所示的剖面圖。
首先，較佳的是在具有絕緣表面的基板100上形成基底絕緣膜136。
對可用作具有絕緣表面的基板100的基板沒有特別的限制，但是基板100需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如，作為基板100，可以使用鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等玻璃基板、陶瓷基板、石英基板、藍寶石基板等的基板。此外，還可以應用由矽或碳化矽等構成的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以在這 些基板上設置有半導體元件。
此外，作為基板100也可以使用撓性基板製造半導體裝置。在製造具有撓性的半導體裝置時，既可以在撓性基板上直接形成包含氧化物半導體膜103的電晶體140，也可以在其他製造基板上形成包含氧化物半導體膜103的電晶體140，然後從製造基板將其剝離並轉置到撓性基板上。注意，為了從製造基板剝離電晶體140並轉置到撓性基板上，較佳的是在製造基板與包含氧化物半導體膜的電晶體140之間設置剝離層。
作為基底絕緣膜136，可以藉由電漿CVD法或濺射法等並使用如下材料形成：氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵等具有絕緣性的氧化物；氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等具有絕緣性的氮化物；它們的混合材料。此外，在本說明書中，“氧氮化矽”是指在其組成中氧的含量多於氮的含量的物質。此外，“氮氧化矽”是指在其組成中氮的含量多於氧的含量的物質。
例如，作為基底絕緣膜136可以採用氮化矽膜與該氮化矽膜上的氧氮化矽膜的疊層結構。如此，藉由作為基底絕緣膜136設置包含多量的氮的膜，可以防止來自基板100的雜質的擴散。尤其在作為基板100使用玻璃基板的情況下，水分或金屬元素等雜質的擴散明顯，因此作為基底絕緣膜136設置包含多量的氮的膜是較佳的。
另外，不一定必須要設置基底絕緣膜136。
也可以對基板100(或基板100及基底絕緣膜136)進行加熱處理。例如，藉由使用高溫的氣體進行加熱處理的GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置，以650℃進行一分鐘至五分鐘的加熱處理，即可。此外，作為GRTA中的高溫氣體，使用氬等稀有氣體或氮那樣的藉由加熱處理不與被處理物起反應的惰性氣體。此外，藉由使用電爐，以500℃進行三十分鐘至一小時的加熱處理，即可。
接著，在基底絕緣膜136上形成導電膜，對該導電膜進行蝕刻來形成閘極電極層101(包括由與閘極電極層101相同的層形成的佈線)。另外，導電膜的蝕刻可以使用乾蝕刻和濕蝕刻中的一者或兩者。
閘極電極層101可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹及鈧等金屬材料或以上述金屬材料為主要成分的合金材料形成。此外，作為閘極電極層101可以使用以摻雜了磷等雜質元素的多晶矽膜為代表的半導體膜、矽化鎳等矽化膜。閘極電極層101既可以採用單層結構或疊層結構。
另外，閘極電極層101的材料也可以使用氧化銦氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦氧化鋅以及添加有氧化矽的銦錫氧化物等導電材料。此外，也可以採用上述導電材料與上述金屬材料的疊層結構。
此外，作為接觸於閘極絕緣膜102的閘極電極層101之一個層，可以使用包含氮的金屬氧化物膜，明確地說，包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金屬氮化膜(InN、SnN等)。當這些膜具有5eV(電子伏特)，較佳為具有5.5eV(電子伏特)以上的功函數且將它們用作閘極電極層時，可以使電晶體的電特性的臨界電壓成為正值，而可以實現所謂的常截止型(normally off)的切換元件。
在本實施方式中，利用濺射法形成100nm厚的鎢膜。
此外，也可以在形成閘極電極層101之後，對基板100及閘極電極層101進行加熱處理。例如，藉由GRTA裝置，以650℃進行1分鐘至5分鐘的加熱處理，即可。此外，藉由使用電爐，以500℃進行30分鐘至1小時的加熱處理，即可。
接著，在閘極電極層101上形成閘極絕緣膜102。
此外，為了提高閘極絕緣膜102的覆蓋性，也可以對閘極電極層101的表面進行平坦化處理。尤其是，較佳的是當作為閘極絕緣膜102使用厚度薄的絕緣膜時，閘極電極層101的表面的平坦性良好。
閘極絕緣膜102可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等。另外，還可以使用在以大致垂直於濺射用靶材表面的方式設置有多個基板 表面的狀態下進行成膜的濺射裝置形成閘極絕緣膜102。
閘極絕緣膜102可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜形成。在此，閘極絕緣膜102既可以是單層結構，又可以是疊層結構。
例如，作為閘極絕緣膜102可以採用氮化矽膜與該氮化矽膜上的氧氮化矽膜的疊層結構。尤其在不設置基底絕緣膜136的情況下，藉由這樣作為閘極絕緣膜102設置包含多量的氮的膜，可以防止來自基板100的雜質的擴散。尤其在作為基板100使用玻璃基板的情況下，水分或金屬元素等雜質的擴散明顯，因此作為閘極絕緣膜102設置包含多量的氮的膜是較佳的。另外，在作為閘極電極層101使用包含如銅那樣擴散性高的金屬元素的膜的情況下，藉由這樣作為閘極絕緣膜102設置包含多量的氮的膜，可以防止該金屬元素，所以是較佳的。
此外，藉由作為閘極絕緣膜102的材料使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0、y>0))、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料，可以降低閘極漏電流。
再者，較佳的是閘極絕緣膜102的接觸於氧化物半導體膜103的部分含有氧。尤其是，較佳的是閘極絕緣膜102的膜中(塊體中)至少含有超過化學計量成分比的量的氧。例如，當將氧化矽膜用於閘極絕緣膜102時，組成 通式為SiO2+α(注意，α>0)。在此，作為將氧引入到閘極絕緣膜102的方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子植入法、電漿處理等。
藉由以接觸於氧化物半導體膜103的方式形成成為氧的供應源的包含多量的(過剩的)氧的閘極絕緣膜102，可以從該閘極絕緣膜102對氧化物半導體膜103供應氧。較佳的是藉由在氧化物半導體膜103與閘極絕緣膜102的至少一部分接觸的狀態下進行加熱處理來對氧化物半導體膜103供應氧。
藉由對氧化物半導體膜103供應氧，可以填補膜中的氧缺損。再者，較佳為考慮到所製造的電晶體的尺寸和閘極絕緣膜102的臺階覆蓋性而形成閘極絕緣膜102。
在本實施方式中，藉由電漿CVD法層疊厚度為50nm的氮化矽膜和厚度為200nm的氧氮化矽膜。
在此，接觸於氧化物半導體膜103而供應氧的絕緣膜(閘極絕緣膜102及第一保護絕緣膜108)的氫濃度也是重要的，這是因為該氫濃度對電晶體140的特性給影響的緣故。
下面，對包含過剩氧的絕緣膜中的氫濃度給電晶體特性的影響進行說明。
首先，對包含過剩氧的絕緣膜中故意性地添加氫，利用SIMS評價該氫濃度。
下面示出樣本的製造方法。
首先，準備玻璃基板，藉由濺射法在該玻璃基板上形 成厚度為300nm的氧化矽膜。
氧化矽膜藉由使用石英靶材，將壓力設定為0.4Pa，將電力設定為1.5kW(13.56MHz)，將成膜時的基板溫度設定為100℃而形成。
準備4種樣本。注意，各個樣本除了如下點之外彼此同樣，即當形成氧化矽膜時使用的成膜氣體的氧氣體(O2)、重氫氣體(D2)及氬氣體(Ar)的流量不同。
在表2中示出：各個樣本名稱；當形成氧化矽膜時使用的每個成膜氣體的流量；以及氧化矽膜中的深度為30nm的D(重氫原子)濃度及H(氫)濃度。注意，各個樣本的成膜氣體中的D2比率(D2/(O2+Ar+D2))為如下，即：樣本1為0vol.%；樣本2為0.005vol.%；樣本3為0.50vol.%；以及樣本4為2.50vol.%。
根據表2可知，成膜氣體中的D2比率越高，在氧化矽膜中包含的D濃度越高。
接著，藉由使用表2所示的樣本1至樣本4製造電晶體。
圖15A是評價時使用的電晶體的俯視圖。圖15B示出對應於圖15A所示的點劃線A-B的剖面圖。另外，為了簡便起見，在圖15A中省略保護絕緣膜2118、閘極絕緣膜2112以及絕緣膜2102等。
圖15B所示的電晶體具有：基板2100；設置在基板2100上的包含過剩氧的絕緣膜2102；設置在絕緣膜2102上的氧化物半導體膜2106；設置在氧化物半導體膜2106上的一對電極2116；覆蓋氧化物半導體膜2106及一對電極2116而設置的閘極絕緣膜2112；隔著閘極絕緣膜2112重疊於氧化物半導體膜2106而設置的閘極電極2104；以及設置在閘極電極2104及閘極絕緣膜2112上的保護絕緣膜2118。
在此，絕緣膜2102使用表2所示的樣本1至樣本4中的任一種。注意，絕緣膜2102的厚度為300nm。
此外，基板2100是玻璃，氧化物半導體膜2106是厚度為20nm的IGZO(使用In：Ga：Zn=1：1：1[原子數比]靶材而形成的膜)，一對電極2116是厚度為100nm的鎢，閘極絕緣膜2112是厚度為30nm的氧氮化矽膜，閘極電極2104是從閘極絕緣膜2112一側層疊厚度為15nm的氮化鉭及厚度為135nm的鎢，保護絕緣膜2118是厚度為300nm的氧氮化矽。
對具有上述結構的電晶體進行BT壓力測試。注意， 在進行測量時使用如下電晶體，即：通道長度(L)為10μm；通道寬度(W)為10μm；以及閘極電極2104和一對電極2116的重疊部分(Lov)分別為1μm(總計為2μm)。下面示出BT壓力測試的方法。
首先，對如下情況下的汲極電流(Id)進行評價，即在基板溫度為25℃下，將電晶體的汲極電壓(Vd)設定為3V，並且將閘極電壓(Vg)從-6V掃描至6V。將此時的電晶體特性稱為BT壓力測試之前的電晶體特性。
接著，在Vd為0.1V，Vg為-6V，基板溫度為150℃的情況下保持1小時。
接著，停止施加Vd、Vg及溫度，對在基板溫度為25℃的情況下，將Vd設定為3V，將Vg從-6V掃描至6V時的Id進行評價。將此時的電晶體的特性稱為BT壓力測試之後的電晶體特性。
表3示出BT壓力測試之前及BT壓力測試之後的臨界電壓(Vth)及場效應遷移率(μFE)。但是，表3所示的樣本名稱對應於表2所示的樣本名稱，表示絕緣膜2102的條件。
根據表3可知，樣本4的μFE在BT壓力測試之後大幅度地降低。
再者，當對L更小的電晶體的特性進行評價時，與其他樣本相比，樣本4的Vth的向負值方向上的不均勻較大。
如上所述，在具有氧化矽膜接觸於氧化物半導體膜的結構的電晶體中，當氧化矽膜中的D濃度為7.2×1020atoms/cm3時，電晶體特性異常。
如此，因為在包含過剩氧的絕緣膜的氫濃度為7.2×1020atoms/cm3以上的情況下，發生電晶體的初期特性的不均勻的增大，L長度依賴性的增大，並且在BT壓力測試中電晶體大幅度地劣化，所以包含過剩氧的絕緣膜的氫濃度低於7.2×1020atoms/cm3。就是說，氧化物半導體膜的氫濃度較佳為5×1019atoms/cm3以下，並且包含過剩氧的絕緣膜的氫濃度較佳為低於7.2×1020atoms/cm3。
在上述BT壓力測試中使用頂閘極結構的電晶體，但是圖1A至1C所示的底閘極結構的電晶體140也與上述 同樣。換言之，閘極絕緣膜102及第一保護絕緣膜108的氫濃度較佳為低於7.2×1020atoms/cm3。
因此，在形成閘極絕緣膜102之後，也可以對基板100、閘極電極層101以及閘極絕緣膜102進行用來去除(脫水化或脫氫化)過剩的氫(包括水或羥基)的加熱處理。例如，也可以藉由利用電爐在350℃以上且450℃以下的溫度進行加熱處理。
接著，在閘極絕緣膜102上形成氧化物半導體膜113(參照圖2A)。
在氧化物半導體膜113的形成製程中，為了儘量不使氧化物半導體膜113包含氫或水，作為形成氧化物半導體膜113的預處理，較佳的是在濺射裝置的預熱室內對形成有絕緣膜102的基板進行預熱，來使吸附於基板及閘極絕緣膜102的氫、水分等的雜質脫離並進行排氣。另外，設置在預熱室中的排氣單元較佳為使用低溫泵。
也可以對閘極絕緣膜102與後面說明的島狀的氧化物半導體膜103接觸的區域進行平坦化處理，即地形成的區域。對平坦化處理沒有特別的限制，而可以使用拋光處理(如化學機械拋光(Chemical Mechanical Polishing：CMP))、乾蝕刻處理及電漿處理。
作為電漿處理，例如可以進行引入氬氣體來產生電漿的反濺射。反濺射是指使用RF電源在氬氛圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。可以藉 由反濺射去除附著在閘極絕緣膜102的表面上的粉末物質(也稱為顆粒或粉塵)。
作為平坦化處理，既可以進行多次的拋光處理、乾蝕刻處理以及電漿處理，又可以將上述組合。在組合處理的情況下，對步驟順序沒有特別限制，可以根據閘極絕緣膜102的表面糙度適當設置。
此外，較佳的是以在成膜時包含多的氧的條件(例如，在氧為100%的氛圍下利用濺射法進行成膜等)形成膜，使氧化物半導體層113為包含多的氧(較佳為包含相對於在氧化物半導體為結晶狀態的化學計量的成分比氧的含有量過剩的區域)的膜。
注意，在本實施方式中，藉由使用具有AC電源裝置的濺射裝置並利用的濺射法，作為氧化物半導體膜113形成厚度為35nm的In-Ga-Zn類氧化物(IGZO膜)。在本實施方式中，使用原子比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)的In-Ga-Zn類氧化物靶材。注意，成膜條件為如下：氧氛圍下；壓力為0.6Pa；電源電力為5kW；基板溫度為170℃。該成膜條件下的沈積速度為16nm/min。
作為形成氧化物半導體膜113時使用的濺射氣體，較佳為使用氫、水、羥基或氫化物等的雜質被去除了的高純度氣體。
在保持為減壓狀態的沉積室中保持基板。而且，邊去除殘留在沉積室內的水分邊引入去除了氫及水分的濺射氣 體並使用上述靶材在基板100上形成氧化物半導體膜113。為了去除沉積室內的殘留水分，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用添加有冷阱的渦輪分子泵。因為在使用低溫泵進行排氣的沉積室中，例如對氫原子、水(H2O)等包含氫原子的化合物(更佳的是，還對包含碳原子的化合物)等進行排氣，所以可以降低在該沉積室中形成的氧化物半導體膜113所包含的雜質的濃度。
另外，較佳的是以不使閘極絕緣膜102暴露於大氣的方式連續形成閘極絕緣膜102和氧化物半導體膜113。藉由以不使閘極絕緣膜102暴露於大氣的方式連續形成閘極絕緣膜102和氧化物半導體膜113，可以防止氫或水分等雜質附著於閘極絕緣膜102表面。
另外，在形成氧化物半導體膜113直後，氧化物半導體膜113較佳為包含比化學計量組成多的氧，即處於氧過飽和狀態。例如，在使用濺射法形成氧化物半導體膜的情況下，較佳的是以成膜氣體的氧所佔有的比率高的條件進行成膜，尤其在氧氛圍(氧氣體為100%)下進行成膜。在成膜氣體的氧所佔有的比率高的條件，尤其在氧氣體為100%的氛圍下進行成膜的情況下，即使如將成膜溫度設定為300℃以上，也可以抑制來自膜中的Zn的釋放。
另外，也可以對氧化物半導體膜113進行用來去除(脫水化或脫氫化)過剩的氫(包括水或羥基)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下或 低於基板的應變點的溫度。可以在減壓下或氮氛圍下等進行加熱處理。
此外，當作為氧化物半導體膜113使用結晶氧化物半導體膜時，也可以進行加熱處理來實現晶化。
在本實施方式中，將基板放在加熱處理裝置之一的電爐中，在氮氛圍下以450℃的溫度對氧化物半導體膜113進行1小時，並且在氮及氧氛圍下以450℃的溫度進行1小時的加熱處理。
另外，加熱處理裝置不侷限於電爐，也可以使用利用來自電阻發熱體等發熱體的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、高壓汞燈等的燈所發射的光(電磁波)的輻射對被處理物進行加熱的裝置。GRTA裝置是利用高溫氣體進行加熱處理的裝置。作為高溫氣體，使用氬等稀有氣體或氮等即使進行加熱處理也不與被處理物起反應的惰性氣體。
例如，作為加熱處理也可以進行GRTA，其中將基板放在加熱到650℃至700℃的高溫的惰性氣體中，加熱幾分鐘，然後將基板從惰性氣體中取出。
另外，在加熱處理中，氮或諸如氦、氖、氬等稀有氣體較佳為不包含水、氫等。或者，較佳的是將引入到熱處 理裝置中的氮或諸如氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，更佳的是設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳的是設定為0.1ppm以下)。
此外，也可以在藉由加熱處理加熱氧化物半導體膜113之後，對相同的爐中引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀進行測量時的水分量為20ppm(換算成露點時為-55℃)以下，較佳為1ppm以下，更佳為10ppb以下的空氣)。氧氣體或一氧化二氮氣體較佳為不包含水、氫等。或者，較佳的是將引入到熱處理裝置中的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳的是設定為7N以上(即，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳的是設定為0.1ppm以下)。藉由利用氧氣體或一氧化二氮氣體的作用，供應當進行脫水化或脫氫化處理中的雜質的排除製程時同時減少的構成氧化物半導體的主要成分材料的氧，從而可以使氧化物半導體膜113高度純化及i型(本質)化。
另外，用於脫水化或脫氫化的加熱處理既可以在形成膜狀的氧化物半導體膜之後進行，又可以在形成後述的島狀的氧化物半導體膜103之後進行。
另外，用於脫水化或脫氫化的加熱處理既可以進行多次，又可以兼作其他加熱處理。
藉由在將氧化物半導體膜113加工為島狀的氧化物半導體膜103之前且在膜狀的氧化物半導體膜113覆蓋閘極絕緣膜102的狀態下進行用於脫水化或脫氫化的加熱處理，可以防止因加熱處理而釋放包含在閘極絕緣膜102中的氧，所以是較佳的。
另外，也可以對經過脫水化或脫氫化處理的氧化物半導體膜113引入氧(至少包含氧自由基、氧原子和氧離子中的任何一個)來對其供應氧。在此，作為對氧化物半導體膜113引入氧的方法，可以採用離子植入法、離子摻雜法、電漿浸沒離子植入法及電漿處理等。
較佳的是在進行脫水化或脫氫化處理之後對氧化物半導體膜113引入氧，但是不侷限於此。此外，也可以多次對經過上述脫水化或脫氫化處理的氧化物半導體膜113引入氧。
較佳的是，使設置在電晶體中的氧化物半導體膜為如下狀態的膜，即氧化物半導體包括其氧含量超過氧化物半導體處於結晶狀態時的化學計量成分比的氧含量的區域。此時，氧含量超過氧化物半導體的化學計量成分比。或者，氧含量超過單晶時的氧含量。有時氧存在於氧化物半導體的晶格之間。
如上所述，氧化物半導體膜103較佳是藉由充分地去除氫等的雜質或被充分地供給氧來處於氧過飽和狀態，而高度純化的氧化物半導體。明確而言，氧化物半導體膜103中的氫濃度為5×1019atoms/cm3以下，較佳為5×1018 atoms/cm3以下，更佳為5×1017atoms/cm3以下。
藉由從氧化物半導體去除氫或水分來使該氧化物半導體高度純化，使得儘量不包含雜質，藉由供應氧填補氧缺損可以實現i型(本質)氧化物半導體或無限趨近於i型(本質)的氧化物半導體。由此，可以使氧化物半導體的費米能階(Ef)成為與本質費米能階(Ei)相同的程度。由此，藉由將該氧化物半導體膜用於電晶體，可以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏差、臨界電壓的漂移△Vth。
接著，藉由光微影製程將氧化物半導體膜113加工為島狀的氧化物半導體膜103(參照圖2B)。在此，島狀的氧化物半導體膜103的端面部具有錐形狀，錐形角度可以適當地設定。例如，可以將錐形角度設定為20°至50°。
此外，也可以藉由噴墨法形成用來形成島狀的氧化物半導體膜103的光阻掩模。當利用噴墨法形成光阻掩模時不需要光掩模，由此可以降低製造成本。
另外，氧化物半導體膜的蝕刻可以採用乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用磷酸、醋酸以及硝酸的混合溶液等。此外，也可以使用ITO-07N(關東化學株式會社製造)。另外，也可以藉由利用ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法的乾蝕刻進行蝕刻加工。
接著，在閘極電極層101、閘極絕緣膜102及氧化物半導體膜103上形成成為源極電極層及汲極電極層(包括 由與它們相同的層形成的佈線)的導電膜105(參照圖2C)。
作為用作源極電極層及汲極電極層的導電膜105，使用能夠承受在後面的加熱處理的材料。例如可以使用含有選自鋁(Al)、鉻(Cr)、銅(Cu)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用在Al、Cu等的金屬膜的下側和上側的一者或兩者層疊Ti、Mo、W等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。另外，作為用於源極電極層及汲極電極層的導電膜105，也可以使用導電金屬氧化物來形成。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2；簡稱為ITO)、氧化銦氧化鋅(In2O3-ZnO)或使這些金屬氧化物材料中包含氧化矽的材料。
在本實施方式中，作為導電膜使用藉由濺射法而順序層疊的厚度為50nm的鈦膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜。
藉由光微影製程，對導電膜105選擇性地進行蝕刻來形成源極電極層105a及汲極電極層105b(包括由與它們相同的層形成的佈線)(參照圖2D)。利用光微影製程形成源極電極層105a及汲極電極層105b，在形成源極電極層105a及汲極電極105b之後去除光阻掩模。
在此，源極電極層105a及汲極電極層105b以至少與閘極電極層101的一部分重疊的方式設置。
較佳的是對形成光阻掩模時的曝光使用紫外線、KrF雷射、ArF雷射。根據在氧化物半導體膜103上面對的源極電極層105a的下端部與汲極電極層105b的下端部之間的間隔寬度而決定在後面形成的電晶體140的通道長度L。另外，當進行通道長度L短於25nm的曝光時，較佳為使用波長極短，即幾nm至幾十nm的極紫外線(Extreme Ultraviolet)進行形成光阻掩模時的曝光。使用極紫外線的曝光的解析度高且其聚焦深度也大。因此，也可以將在後面形成的電晶體的通道長度L設定為10nm以上且1000nm以下，而可以提高電路的工作速度。
作為用作源極電極層105a及汲極電極層105b的導電膜105的蝕刻利用乾蝕刻，並且可以將含有鹵素的氣體用作蝕刻氣體。例如，能夠使用平行板型RIE(Reactive Ion Etching：反應離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便可以蝕刻為所希望的加工形狀。
作為含有鹵素的氣體，可以使用含有氯的氣體，例如，可以使用含有氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等的氣體。另外，作為含有鹵素的氣體，可以使用含有氟的氣體，例如，含有四 氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3))或八氟環丁烷(C4F8)等的氣體。或者，對上述氣體添加了氦(He)、氬(Ar)等的稀有氣體的氣體等。
在本實施方式中，作為導電膜的蝕刻，藉由作為蝕刻氣體使用Cl2和BCl3的乾蝕刻法對由鈦膜、鋁膜及鈦膜的疊層構成的導電膜105進行蝕刻來形成源極電極層105a及汲極電極層105b。
如上所述那樣，當使用含有鹵素的蝕刻氣體時，如下區域被暴露於該蝕刻氣體中，即不重疊於氧化物半導體膜103表面的源極電極層105a及汲極電極層105b而露出的區域，尤其是氧化物半導體膜103的端面部中的不重疊於源極電極層105a及汲極電極層105b的區域103a。因此，蝕刻氣體所包含的雜質(氯或氟等鹵素類雜質、硼等3族或13族雜質、氮等5族或15族雜質等)附著或混入到區域103a中。因此，有時在該區域中生成用作載流子的過剩的電子。而且，由於這些雜質，有時氧化物半導體膜103中的氧被抽出而在氧化物半導體膜103的表面形成氧缺陷。如上所述，有包括區域103a的氧化物半導體膜103的端面部特別容易被抽出氧而形成氧缺陷的擔憂。這樣，當因雜質的混入或氧缺陷的發生而生成載流子時，使氧化物半導體膜103所露出的表面，尤其是區域103a低電阻化(n型化)，而容易形成寄生通道。
注意，含有鹵素的蝕刻氣體所包含的鹵素之外的元素(例如，硼等3族或13族雜質、氮等5族或15族雜質 等)也會成為使氧化物半導體膜103所露出的表面，尤其是區域103a低電阻化(n型化)的原因之一。
於是，在本實施方式中，藉由對氧化物半導體膜103表面的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是氧化物半導體膜103的端面部中的不重疊於源極電極層105a及汲極電極層105b的區域103a進行雜質去除處理及氧添加處理，抑制該區域中的載流子的生成，而防止低電阻化。
氧化物半導體膜103表面的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是氧化物半導體膜103的端面部中的不重疊於源極電極層105a及汲極電極層105b的區域103a的雜質去除處理可以進行使用溶液的洗滌處理(參照圖3A)。
作為使用溶液的洗滌處理，較佳為利用使用稀氫氟酸溶液的洗滌處理。例如，在使用稀氫氟酸溶液的情況下，將稀氫氟酸稀釋為1/102至1/105左右，較佳的是將其稀釋為1/103至1/105左右。另外，此時也可以對附著有上述雜質的氧化物半導體膜103表面的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是區域103a進行蝕刻，而去除該區域。例如，當以1/103的比例稀釋的氫氟酸(0.05%氫氟酸)對IGZO膜進行處理時，每秒膜厚度減少1nm至3nm，而當以2/105的比例稀釋的氫氟酸(0.0025%氫氟酸)對IGZO膜進行處理時，每秒膜厚度減少0.1nm左右。
另外，作為使用溶液的洗滌處理，也可以使用草酸溶液。作為草酸溶液，也可以使用以純水稀釋的ITO-07N(由日本關東化學株式會社製造)。明確地說，當將ITO-07N稀釋到1/100而對IGZO膜進行處理時，每分膜厚度減少3.2nm左右。
另外，較佳的是在藉由溶液洗滌的雜質去除處理之後進行加熱處理，去除在該溶液洗滌中附著在氧化物半導體膜的表面的吸附水分等。
如此，藉由進行雜質去除處理，可以去除或減少氧化物半導體膜103表面的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是區域103a中的以氯或氟等鹵素系雜質為代表的雜質。明確而言，作為雜質濃度，在區域103a中可以將氯濃度設定為5×1018atoms/cm3以下(較佳的是設定為1×1018atoms/cm3以下)。另外，在區域103a中也可以將氟濃度設定為5×1018atoms/cm3以下(較佳的是設定為1×1018atoms/cm3以下)。另外，在區域103a中也可以將硼濃度設定為5×1016atoms/cm3以下(較佳的是設定為1×1016atoms/cm3以下)。另外，在區域103a中可以將氮濃度設定為低於1×1018atoms/cm3(較佳的是設定為1×1017atoms/cm3以下)。注意，氧化物半導體膜103的區域103a之外的上述雜質濃度較佳為低於區域103a中的上述雜質濃度，例如硼、氯及氟等的濃度較佳為低於區域103中的上述雜質濃度。
此外，在氧化物半導體膜103表面的不重疊於源極電 極層105a及汲極電極層105b而露出的區域，尤其是區域103a中，較佳為抑制鎂、銅及鋁等雜質混入。當對源極電極層105a及汲極電極層105b進行構圖時有如下擔憂：鎂、銅、鋁等的雜質飛散而附著到區域103a的表面，該雜質生成載流子，而導致寄生電容的形成。因此，較佳的是將該上述雜質的濃度設定為如下。將鎂濃度設定為1×1017atoms/cm3以下(較佳的是設定為1×1016atoms/cm3以下)，將銅濃度設定為1×1018atoms/cm3以下(較佳的是設定為1×1017atoms/cm3以下)，並且將鋁濃度設定為1×1019atoms/cm3以下(較佳的是設定為1×1018atoms/cm3以下)。
接著，對氧化物半導體膜103表面的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是氧化物半導體膜103的端面部中的不重疊於源極電極層105a及汲極電極層105b的區域103a進行氧添加處理(參照圖3B)。作為該氧添加處理，可以利用電漿處理，較佳的是在一氧化二氮氛圍下進行電漿處理(下面稱為一氧化二氮電漿處理)。另外，也可以在氧氛圍下進行電漿處理。
一氧化二氮電漿處理較佳的是將基板溫度設定為室溫以上且400℃以下而進行，更佳的是將基板溫度設定為250℃以上且400℃以下而進行，進一步佳的是將基板溫度設定為350℃以上且400℃以下而進行。例如，作為處理條件，可以在N2O氛圍(氣體流量為10slm)下，壓力為20Pa，電源電力為150W，基板溫度為400℃，來進行 一氧化二氮電漿處理。
藉由在一氧化二氮氛圍下進行電漿處理，可以較容易地形成氧自由基，因此能夠對氧化物半導體膜103表面的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是區域103a容易地供應氧。同時，藉由一氧化二氮電漿處理，也可以從氧化物半導體膜103去除上述雜質、氫或水等雜質。例如，也可以將氧化物半導體膜103的氫濃度設定為5×1019atoms/cm3以下，較佳的是設定為5×1018atoms/cm3以下，更佳的是設定為5×1017atoms/cm3以下。
另外，如上所述那樣，藉由將基板溫度較佳的是設定為250℃以上且400℃以下，更佳的是設定為350℃以上且400℃以下而進行一氧化二氮電漿處理，能夠將氧化物半導體膜103中的氧的擴散係數變大並供應氧。
如上所述那樣，藉由進行雜質去除處理和氧添加處理，可以減少如下區域中的雜質或氧缺陷而能夠抑制載流子的生成，即氧化物半導體膜103表面的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是氧化物半導體膜103的端面部中的不重疊於源極電極層105a及汲極電極層105b的區域103a。因此，能夠防止電晶體140的電特性的劣化而得到良好的電特性，因而能夠提供可靠性高的半導體裝置。
注意，在上述雜質去除處理中，有時在氧化物半導體膜103中發生氧缺陷，然而藉由如上所述那樣在雜質去除 處理之後進行氧添加處理，可以填充該氧缺陷。
接著，覆蓋氧化物半導體膜103、源極電極層105a及汲極電極層105b形成第一保護絕緣膜108。
第一保護絕緣膜108可以藉由電漿CVD法、濺射法而形成。作為第一保護絕緣膜108，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鉿膜、氧化鎵膜、氮化矽膜、氮化鋁膜、氮氧化矽膜或氮氧化鋁膜等無機絕緣膜的單層或疊層。在本實施方式中，藉由CVD法形成厚度為400nm的氧氮化矽膜。這樣，藉由利用CVD法形成第一保護絕緣膜108，可以提高沈積速度，而可以實現節拍時間的縮短。
另外，作為第一保護絕緣膜108，例如可以藉由濺射法形成氧化矽膜。在藉由濺射法形成的氧化矽膜中，容易使膜中的氧量比化學計量組成大，因此在後面的步驟中不進行氧添加處理，也可以對氧化物半導體膜103供應氧。
注意，在作為第一保護絕緣膜108使用矽類絕緣膜的情況下，一般而言，在成膜之前進行沉積室的清洗處理。作為這種清洗處理，在很多情況下使用ClF3或NF3等氟化合物氣體。如此在清洗處理中使用氟類化合物氣體的情況下，有時該氣體含有的氟等雜質附著到沉積室的內壁，並且當形成第一保護絕緣膜108時該雜質被引入在氧化物半導體膜103中。於是，較佳的是將矽烷(SiH4)等引入到該沉積室進行清洗處理，而代替使用氟化合物氣體的清洗處理。由此，可以減少在氧化物半導體膜103中生成載 流子的雜質。
接著，進行氧添加處理，至少對第一保護絕緣膜108供應氧(至少包含氧自由基、氧原子及氧離子中的一種)(參照圖3C)。
作為氧添加處理，可以採用離子植入法、離子摻雜法、電漿浸沒離子植入法及電漿處理等。另外，作為離子植入法，也可以採用氣體簇離子束。氧添加處理既可以對基板全面一次地進行，又可以移動(掃描)線狀的離子束等地進行。
例如，所添加的氧既可以使用含有氧的氣體藉由電漿產生裝置而供應，又可以藉由臭氧產生裝置而供應。更明確地說，例如藉由利用對半導體裝置進行蝕刻處理的裝置或對光阻掩模進行灰化的裝置等來能夠產生氧而對第一保護絕緣膜108供應氧。
在氧添加處理中可以使用含有氧的氣體。作為含有氧的氣體，可以使用氧、一氧化二氮、二氧化氮、二氧化碳及一氧化碳等。另外，在氧添加處理中也可以使用稀有氣體。
如此，藉由進行氧添加處理，即使利用CVD法等形成第一保護絕緣膜108，也可以容易使膜中的氧量比化學計量組成大。
接著，覆蓋第一保護絕緣膜108地形成第二保護絕緣膜109。作為第二保護絕緣膜109，較佳為使用緻密性高的無機絕緣膜諸如氧化鋁膜或氮化矽膜等。在本實施方式 中，採用藉由濺射法形成的氧化鋁膜。注意，第二保護絕緣膜109不是必須設置的。
藉由將用作第二保護絕緣膜109的氧化鋁膜的密度設定為高密度(膜密度為3.2g/cm3以上，較佳為3.6g/cm3以上)，能夠對電晶體140提供穩定的電特性。注意，膜密度可以利用盧瑟福背散射分析(RBS,Rutherford Backscattering Spectrometry)或X射線反射(XRR,X-Ray Reflection)等測定。
可用作第二保護絕緣膜109的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及製造之後成為變動的主要原因的氫、水分等雜質混入到氧化物半導體膜103，並防止從氧化物半導體膜103釋放作為構成氧化物半導體的主要成分材料的氧。
再者，可以在形成第二保護絕緣膜109之後進行熱處理來將第一保護絕緣膜108所含有的超過化學計量組成的量的氧供應到氧化物半導體膜103。
將該熱處理的溫度設定為250℃以上且700℃以下，較佳的是設定為400℃以上且700℃以下或低於基板的應變點。例如，將基板放入作為一種熱處理裝置的電爐中，並且在氮氛圍下以250℃進行1小時的熱處理。
此時，藉由使用具有緻密性的第二保護絕緣膜109覆蓋進行氧的供應的第一保護絕緣膜108，來可以防止氧從 第一保護絕緣膜108擴散到上方，並且對氧化物半導體膜103供應氧。
這樣，藉由由具有阻擋效果的第二保護絕緣膜109包覆含有過剩氧的第一保護絕緣膜108而進行熱處理，可以成為在氧化物半導體膜103中與化學計量組成大致一致的狀態，或者氧量比化學計量組成多的過飽和狀態。例如，在氧化物半導體膜103為IGZO的情況下，因為化學計量組成的一例是In：Ga：Zn：O=1：1：1：4[原子數比]，所以成為氧的原子數比為4或4以上的狀態。
藉由上述製程製造本實施方式所示的電晶體140(參照圖3D)。
此外，也可以形成平坦化絕緣膜110以減少因電晶體140產生的表面凹凸。作為平坦化絕緣膜110，可以使用聚醯亞胺、丙烯酸、苯並環丁烯類樹脂等有機材料。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣膜110。
例如，作為平坦化絕緣膜110形成厚度為1500nm的丙烯酸樹脂膜，即可。可以在利用塗敷法塗敷丙烯酸樹脂之後，進行焙燒(例如氮氣氛圍下、250℃、1小時)來形成丙烯酸樹脂膜。
也可以在形成平坦化絕緣膜110之後進行加熱處理。這樣，也可以在形成電晶體140之後進行加熱處理。此外，也可以多次進行加熱處理。
如上所述那樣，藉由進行雜質去除處理及氧添加處理製造使用氧化物半導體膜的半導體裝置，在氧化物半導體膜103表面上的不重疊於源極電極層105a及汲極電極層105b而露出的區域，尤其是區域103a中，可以抑制氯(Cl)、氟(F)等鹵素類雜質、硼(B)等3族或13族雜質、氮(N)等5族或15族雜質等的混入，以及氧缺陷的發生。尤其在區域103a中可以將氟濃度設定為5×1018atoms/cm3以下(較佳的是設定為1×1018atoms/cm3以下)。另外，在區域103a中也可以將硼濃度設定為5×1016atoms/cm3以下(較佳的是設定為1×1016atoms/cm3以下)。另外，在區域103a中也可以將氮濃度設定為低於1×1018atoms/cm3(較佳的是設定為1×1017atoms/cm3以下)。如此，藉由在該區域中減少雜質或氧缺陷，可以抑制用作載流子的電子的生成。
這樣，藉由抑制對氧化物半導體膜103混入雜質，而且進行氧添加處理填充氧缺陷，來使氧化物半導體膜103包含比化學計量組成多的氧，即處於氧過飽和狀態。
因此，能夠提供具有良好的電晶體特性且使用氧化物半導體的電晶體。此外，能夠提供包括使用氧化物半導體膜且具有穩定的電特性的電晶體的可靠性高的半導體裝置。此外，能夠以高良率製造可靠性高的半導體裝置，而實現高生產化。
注意，雖然在電晶體140中示出底閘極結構的電晶體的例子，但是本實施方式不侷限於此。參照圖4A至4C 對與電晶體140不同的方式的電晶體150進行說明。
圖4A至4C所示的電晶體150是隔著閘極絕緣膜在通道形成區的上下設有兩個閘極電極層，即雙閘型的電晶體的一例。另外，圖4A是電晶體150的平面圖，圖4B是沿著圖4A的線X3-Y3的剖面圖，並且圖4C是沿著圖4A的線X4-Y4的剖面圖。
如圖4A至4C所示那樣，電晶體150在如下之點與電晶體140不同，即在第二保護絕緣膜109上與氧化物半導體膜103重疊而具有閘極電極層111。閘極電極層111可以藉由與閘極電極層101同樣的材料及方法形成，因而詳細內容可以參照閘極電極層101的記載。
關於電晶體150的製造方法，直到圖3D所示的製程可以藉由與電晶體140相同的方法來製造，在圖3D所示的製程中，至少在形成第一保護絕緣膜108之後形成閘極電極層111即可。
在此，因為第一保護絕緣膜108及第二保護絕緣膜109用作閘極電極層111的閘極絕緣膜，所以可以根據電晶體150的特性適當地決定第一保護絕緣膜108及第二保護絕緣膜109的材料等。
另外，因為電晶體150的另外部分的結構與電晶體140相同，所以各個結構的詳細內容可以參照電晶體140的記載。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
藉由使用實施方式1所示的電晶體可以製造具有顯示 功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或整個部分與像素部一體地形成在相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖5A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖5A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit，撓性印刷電路)4018a、4018b供應。
在圖5B和5C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002及掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖5B和5C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖5B和5C中， 供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供應。
此外，圖5B和5C示出另行形成信號線驅動電路4003並且將其安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃覆晶封裝)方法、打線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖5A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖5B是藉由COG方法安裝信號線驅動電路4003的例子，而圖5C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有IC諸如控制器等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC、TAB膠帶或TCP的連接器的模組；在TAB膠帶或TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用實施方式1所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用如電子墨水等的因電作用而對比度發生變化的顯示媒介。
參照圖5A至圖7B對半導體裝置的一個方式進行說明。圖7A和7B是沿著圖5B的線M-N的剖面圖。
如圖5A至5C及圖7A和7B所示，半導體裝置包括連接端子電極4015及端子電極4016，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、電晶體4011的源極電極層及汲極電極層相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004具有多個電晶體，在圖7A和7B中例示出像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖7A中，在電晶體4010及電晶體4011上設置有第一保護絕緣膜4020及第二保護絕緣膜4021，在圖7B中還設置有絕緣膜4022。
作為電晶體4010及電晶體4011，可以使用實施方式1所示的電晶體。在本實施方式中示出使用具有與實施方式1所示的電晶體140相同的結構的電晶體的例子。電晶體4010及電晶體4011是底閘極結構的反交錯型電晶體。
藉由與實施方式1所示的電晶體140相同的結構及製造方法得到的電晶體4010及電晶體4011在氧化物半導體膜表面的不重疊於源極電極層及汲極電極層而露出的區域，尤其是不重疊於氧化物半導體膜的端面部中的源極電極層及汲極電極層的區域中，雜質或氧缺陷被減少，而抑制用作載流子的電子的生成。
因此，在本實施方式中，可以使圖5A至5C及圖7A和7B所示的半導體裝置為包括使用氧化物半導體膜且具有穩定的電特性的電晶體4010、電晶體4011的可靠性高的半導體裝置。另外，可以高良率地製造上述可靠性高的半導體裝置，由此實現高生產化。
此外，還可以在與驅動電路用電晶體4011的氧化物半導體膜的通道形成區重疊的位置再設置導電層。藉由將導電層設置在與氧化物半導體膜的通道形成區重疊的位置，可以進一步降低偏壓溫度試驗(BT試驗)前後的電晶體4011的臨界電壓的變化量。此外，導電層的電位既可以與電晶體4011的閘極電極層的電位相同，又可以不同，並且，該導電層還可以用作第二閘極電極層。此外，導電層的電位也可以為GND或0V或者也可以為浮動狀態。
此外，該導電層還具有遮蔽外部的電場的功能，即不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖7A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖7A中，作為顯示元件的液晶元件4013包含第一電極層4030、第二電極層4031以及液晶層4008。另外，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、4033。第二電極層4031設置在第二基板4006一側，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，間隔物4035是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的膜厚(液晶盒間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、各向同性相等。
另外，也可以將不使用配向膜的呈現藍相的液晶組成物用於液晶層4008。在此情況下，液晶層4008與第一電極層4030及第二電極層4031接觸。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時從膽固醇相轉變到各向同性相之前出現的相。藍相可以使用混合液晶及手性試劑的液晶組成物呈現。此外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等，進行高分子穩定化的處理來可以形成液晶層。由於呈現藍相的液晶組成物的回應時間短，並且其具有光學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此，將呈現藍相的液晶組成物用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。另外，本說明書中的固有電阻的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的汲極電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。可以考慮到電晶體的截止電流等設定儲存電容器的大小。
使用本說明書所公開的氧化物半導體膜的電晶體可以抑制截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以達到抑制耗電量的效果。
此外，使用本說明書所公開的氧化物半導體膜的電晶體可以得到比較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部中的開關電晶體及驅動電路部中的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶片等形成的半導體裝置，所以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配 向模式，可以列舉幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment，多象限垂直配向)模式、PVA(Patterned Vertical Alignment，垂直配向構型)模式、ASV(Advanced Super View，高級超視覺)模式等。另外，也可以將本實施方式應用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的方式之一。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用被稱為多疇化或多域設計的方法，即將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，也可以按每個顏色因素的點使其顯示區的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝 置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包含的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包含發光性的有機化合物的層，以使電流流過。並且，藉由這些載流子(電子及電洞)重新結合，發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。在本實施方式中，示出作為發光元件使用有機EL元件的例子。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且由電極夾持該夾著發光層的介電層，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。另外，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件。發光元件可以採用下述結構中的任何一個：從與基板 相反一側的表面取出發光的頂部發射結構；從基板一側的表面取出發光的下面發射結構；以及從基板一側的表面及與基板相反一側的表面取出發光的雙面發射結構。
圖6A和6B及圖7B示出作為顯示元件使用發光元件的發光裝置的例子。
圖6A是發光裝置的平面圖，圖6B是沿著圖6A中的點劃線V1-W1、V2-W2及V3-W3切斷的剖面。另外，在圖6A的平面圖中，未圖示電致發光層542及第二電極層543。
圖6A和6B所示的發光裝置在基板500上具有電晶體510、電容元件520及佈線層交叉部530，其中電晶體510與發光元件540電連接。另外，圖6A和6B示出經過基板500提出發光元件540所發射的光的下面發射型結構的發光裝置。
作為電晶體510，可以使用實施方式1所示的電晶體。在本實施方式中示出使用具有與實施方式1所示的電晶體140相同的結構的電晶體的例子。電晶體510是底閘極結構的反交錯型電晶體。
電晶體510包括閘極電極層511a、511b、閘極絕緣膜502、氧化物半導體膜512以及用作源極電極層或汲極電極層的導電層513a、513b。
藉由與實施方式1所示的電晶體140相同的結構及製造方法得到的電晶體510在氧化物半導體膜表面的不重疊於源極電極層及汲極電極層而露出的區域，尤其是不重疊 於氧化物半導體膜的端面部中的源極電極層及汲極電極層的區域中，雜質或氧缺陷被減少，而抑制用作載流子的電子的生成。
因此，在本實施方式中，可以使圖6A至6C所示的半導體裝置為包括使用氧化物半導體膜且具有穩定的電特性的電晶體510的可靠性高的半導體裝置。另外，可以高良率地製造上述可靠性高的半導體裝置，由此實現高生產化。
電容元件520包括導電層521a、521b、閘極絕緣膜502、氧化物半導體膜522及導電層523，其中由導電層521a、521b及導電層523夾持閘極絕緣膜502及氧化物半導體膜522而形成電容。
佈線層交叉部530是閘極電極層511a、511b與導電層533的交叉部，閘極電極層511a、511b與導電層533隔著閘極絕緣膜502及絕緣層553交叉。在本實施方式所示的結構中，在佈線層交叉部530的閘極電極層511a、511b與導電層533之間不僅可以設置閘極絕緣膜502還可以設置絕緣層553，因此可以降低閘極電極層511a、511b與導電層533之間產生的寄生電容。
在本實施方式中，作為閘極電極層511a及導電層521a使用30nm厚的鈦膜，作為閘極電極層511b及導電層521b使用200nm厚的銅薄膜。由此，閘極電極層為鈦膜與銅薄膜的疊層結構。
氧化物半導體膜512、522使用25nm厚的IGZO膜。
在電晶體510、電容元件520及佈線層交叉部530上形成有第一保護絕緣膜514及第二保護絕緣膜515，並且在第一保護絕緣膜514及第二保護絕緣膜515上的與發光元件540重疊的區域中設置有彩色濾光片層505。在第一保護絕緣膜514、第二保護絕緣膜515及彩色濾光片層505上設置有用作平坦化絕緣膜的絕緣膜506。
在絕緣膜506上設置有包括依次層疊第一電極層541、電致發光層542及第二電極層543的疊層結構的發光元件540。在形成在絕緣膜506、第一保護絕緣膜514及第二保護絕緣膜515中的到達導電層513a的開口中第一電極層541與導電層513a接觸，由此發光元件540與電晶體510電連接。另外，以覆蓋第一電極層541的一部分及該開口的方式設置有分隔壁507。
第一保護絕緣膜514可以使用利用電漿CVD法形成的厚度為200nm以上且600nm以下的氧氮化矽膜。另外，第二保護絕緣膜515可以使用利用濺射法形成的氧化鋁膜。另外，絕緣膜506可以使用1500nm厚的光敏丙烯酸樹脂膜，分隔壁507可以使用1500nm厚的光敏聚醯亞胺膜。
作為彩色濾光片層505，例如可以使用彩色的透光樹脂。作為彩色的透光樹脂，可以使用感光或非感光有機樹脂。較佳為使用感光有機樹脂層，因為可以縮減光阻掩模的數量來簡化製程。
彩色是指除了黑、灰、白等的無彩色之外的顏色，彩 色濾光片層使用只透過被著色的彩色光的材料來形成。至於彩色，可以使用紅色、綠色、藍色等。另外，還可以使用青色(cyan)、洋紅色(magenta)、黃色(yellow)等。只透過被著色的彩色光意味著彩色濾光片層中的透過光在彩色光的波長中具有峰值。濾色層片考慮所包含的著色材料的濃度與光的透過率的關係以適當地控制最適合的膜厚度即可。例如，可以彩色濾光片層505的膜厚度為1500nm以上且2000nm以下。
在圖7B所示的發光裝置中，作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。另外，發光元件4513的結構是第一電極層4030、電致發光層4511、第二電極層4031的疊層結構，但是，不侷限於所示結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510、507使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層4030、541上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511、542可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513及發光元件540中，也可以在第二電極層4031、543及分隔壁4510、507上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513、發光元件540中，也可以藉由蒸鍍法形成覆蓋發光元件4513、540的包含有機化合物的層。
此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂或熱固性樹脂，例如可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、彩色濾光片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
電泳顯示裝置可以採用各種各樣的形式。電泳顯示裝 置是如下裝置，即在溶劑或溶質中分散有包含具有正電荷的第一粒子和具有負電荷的第二粒子的多個微囊，並且藉由對微囊施加電場使微囊中的粒子向相互相反的方向移動，以僅顯示集中在一方的粒子的顏色。另外，第一粒子或第二粒子包含染料，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(該顏色包括無色)。
這樣，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片、具有色素的粒子來進行彩色顯示。
此外，微囊中的第一粒子及第二粒子可以使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料。
此外，作為電子紙，也可以應用使用旋轉球(twisting ball)顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
另外，在圖5A至圖7B中，作為第一基板4001、基 板500、第二基板4006，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics，玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，若不需要透光性，則也可以使用以鋁或不鏽鋼等為材料的金屬基板(金屬薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中，作為第一保護絕緣膜4020使用利用電漿CVD法形成的氧氮化矽膜，並且作為第二保護絕緣膜4021使用利用濺射法形成的氧化鋁膜。
在氧化物半導體膜上作為第二保護絕緣膜4021設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即，不使氫、水分等雜質以及氧這兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及製造之後導致電晶體的特性變動的氫、水分等雜質混入到氧化物半導體膜，並且防止從氧化物半導體膜釋放氧化物半導體的主要構成材料的氧。
另外，作為用作平坦化絕緣膜的絕緣膜4022、絕緣膜506，可以使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由 這些材料形成的絕緣膜來形成絕緣膜。
對絕緣膜4022、絕緣膜506的形成方法沒有特別的限制，可以根據其材料利用如濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)等以及如刮刀、輥塗機、幕式塗布機、刮刀式塗布機等來形成絕緣膜4022、絕緣膜506。
顯示裝置藉由使來自光源或顯示元件的光透過來進行顯示。因此，設置在光透過的像素部中的基板、絕緣膜、導電膜等薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，可以根據取出光的方向、設置電極層的地方以及電極層的圖案結構選擇透光性或反射性。
作為第一電極層4030、第一電極層541及第二電極層4031、第二電極層543，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物(以下稱為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4030、第一電極層541、第二電極層4031及第二電極層543可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金 或其金屬氮化物中的一種或多種來形成。
在本實施方式中，圖6A和6B所示的發光裝置具有下面發射型結構，所以第一電極層541具有透光性，而第二電極層543具有反射性。因此，當將金屬膜用於第一電極層541時，較佳的是將金屬膜形成得薄，以並使其具有透光性。另外，當將具有透光性的導電膜用於第二電極層543時，較佳的是將具有反射性的導電膜層疊在其上。
此外，第一電極層4030、第一電極層541、第二電極層4031及第二電極層543可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易因靜電等而損壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用實施方式1所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
本實施方式所示的結構或方法等可以與其他的實施方式所示的結構或方法等適當地組合而實施。
實施方式3
藉由使用實施方式1所示的電晶體，可以製造具有讀 取目標物的資訊的影像感測器功能的半導體裝置。
圖8A示出具有影像感測器功能的半導體裝置的一個例子。圖8A是光電感測器的等效電路，而圖8B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖8A中，電晶體640和電晶體656可以應用實施方式1所示的電晶體，是使用氧化物半導體膜的電晶體。在本實施方式中示出應用具有與實施方式1所示的電晶體140同樣的結構的電晶體的例子。電晶體640是在氧化物半導體膜上設置有用作夠到保護膜的絕緣層的底閘極結構的反交錯型電晶體。
圖8B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。在光電二極體602和電晶體640上使用黏合層608 設置有基板613。
在電晶體640上設置有第一保護絕緣膜631、第二保護絕緣膜632、層間絕緣膜633以及層間絕緣膜634。光電二極體602設置在層間絕緣膜633上，並且光電二極體602具有如下結構：在形成於層間絕緣膜633上的電極層641a、641b與設置在層間絕緣膜634上的電極層642之間從層間絕緣膜633一側依次層疊有第一半導體膜606a、第二半導體膜606b及第三半導體膜606c。
電極層641b與形成在層間絕緣膜634中的導電層643電連接，並且電極層642藉由電極層641a與導電層645電連接。導電層645與電晶體640的閘極電極層電連接，並且光電二極體602與電晶體640電連接。
在此，例示出一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(i型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之 後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳的是在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳的是將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是i型半導體膜(本質半導體膜)，而可以由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳的是將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳的是在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽 膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳的是將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor,SAS)形成。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體膜一側的表面用作光接收面時，pin型光電二極體具有良好的特性。這裏示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光622轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極層較佳為使用具有遮光性的導電膜。另外，也可以將n型半導體膜一側的表面用作光接收面。
藉由使用絕緣材料且根據材料使用濺射法、電漿CVD法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)等，來可以形成第一保護絕緣膜631、第二保護絕緣膜632、層間絕緣膜633以及層間絕緣膜634。
作為第一保護絕緣膜631、第二保護絕緣膜632，可以使用如下無機絕緣材料的單層或疊層：氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層等氧化物絕緣膜；以及氮化矽層、氮氧化矽層、氮化鋁層、氮氧化鋁層等氮化物絕 緣膜。
在本實施方式中，作為第一保護絕緣膜631使用利用電漿CVD法形成的氧氮化矽膜，並且作為第二保護絕緣膜632使用利用濺射法形成的氧化鋁膜。
在氧化物半導體膜上作為第二保護絕緣膜632設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及製造之後導致電晶體的特性變動的氫、水分等雜質混入到氧化物半導體膜，並且防止從氧化物半導體膜釋放氧化物半導體的主要構成材料的氧。
作為層間絕緣膜633、634，較佳為採用用作減少表面凹凸的平坦化絕緣膜的絕緣膜。作為層間絕緣膜633、634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺或環氧樹脂等具有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光622，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
藉由與實施方式1所示的電晶體140相同的結構及製造方法得到的電晶體640在氧化物半導體膜表面的不重疊於源極電極層及汲極電極層而露出的區域，尤其是不重疊 於氧化物半導體膜的端面部中的源極電極層及汲極電極層的區域中，雜質或氧缺陷被減少，而抑制用作載流子的電子的生成。
因此，在本實施方式中，可以使圖8A和8B所示的半導體裝置為包括使用氧化物半導體膜且具有穩定的電特性的電晶體640的可靠性高的半導體裝置。另外，可以高良率地製造上述可靠性高的半導體裝置，由此實現高生產化。
本實施方式所示的結構、方法等可以與其他實施方式 所示的結構、方法等適當地組合而實施。
實施方式4
可將本說明書中公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝像機、數位相框、行動電話機、可攜式遊戲機、移動資訊終端、音頻再生裝置、遊戲機(彈子機、投幣機等)外殼遊戲機等。圖9A至9C示出這些電子裝置的具體例子。
圖9A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，在此示出利用四個腿部9002支撐外殼9001的結構。另外，外殼9001具有用來供應電力的電源供應線9005。
實施方式1至實施方式3中的任一所示的半導體裝置可以應用於顯示部9003，由此可以對電子裝置賦予高可靠性。
顯示部9003具有觸屏輸入功能。當用指頭等接觸顯示於桌子9000的顯示部9003中的顯示按鈕9004時，可以進行屏面操作或資訊輸入。並且當使桌子具有能夠與其他家電產品進行通訊的功能或能夠控制其他家電產品的功能，可以將桌子用作藉由屏面操作控制其他家電產品的控制裝置。例如，藉由使用實施方式3所示的具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子用作電視機。雖然如果在小房間裏設置大屏面的電視機則自由使用的空間變小，然而，如果在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖9B示出電視機9100。在電視機9100中，外殼9101組裝有顯示部9103。利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
可以藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此 外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖9B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
實施方式1至實施方式3中的任一所示的半導體裝置可以應用於顯示部9103、9107，由此可以對電視機及遙控器賦予高可靠性。
圖9C示出電腦，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
實施方式1至實施方式3中的任一個所示的半導體裝置都可以用於顯示部9203，並可以賦予電腦高可靠性。
圖10A和10B是能夠進行折疊的平板終端。圖10A示出打開的狀態。平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
實施方式1至實施方式3中的任一所示的半導體裝置可以應用於顯示部9631a及顯示部9631b，由此可以對平板終端賦予高可靠性。
在顯示部9631a中，可以將其一部分用作觸摸屏的區 域9632a，並且可以藉由接觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子，顯示部9631a的一半隻具有顯示的功能，並且另一半具有觸摸屏的功能，但是不侷限於該結構。也可以採用顯示部9631a的整個區域具有觸摸屏的功能的結構。例如，可以在顯示部9631a的全面顯示鍵盤來將其用作觸摸屏，並且將顯示部9631b用作顯示畫面。
此外，在顯示部9631b中，與顯示部9631a同樣也可以將顯示部9631b的一部分用作觸摸屏的區域9632b。此外，藉由使用指頭或觸控筆等接觸觸摸屏上的鍵盤顯示切換按鈕9639的位置上，可以在顯示部9631b上顯示鍵盤。
此外，也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行觸摸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示和彩色顯示的切換等。根據藉由平板終端所內置的光感測器所檢測的使用時的外光的光量，省電模式切換開關9036可以使顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖10A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，一方的尺寸可以與另一方的尺寸不同，其顯示品質也可以不同。 例如，可以使用顯示部中的一方能夠進行比另一方更高精細度的顯示的顯示面板。
圖10B示出合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634、電池9635以及DCDC轉換器9636。此外，在圖10B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端能夠進行折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖10A和10B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸摸屏、顯示部或影像信號處理部等。另外，可以將太陽能電池9633設置在外殼9630的一方面或雙面，而可以採用高效地進行電池9635的充電的結構。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖10C所示的方塊圖對圖10B所示的充放電控制電路9634的結構和工作進行說明。圖10C示出 太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應於圖10B所示的充放電控制電路9634。
說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池9633所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，可以採用當不進行顯示部9631中的顯示時，使開關SW1截止且使開關SW2導通來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
本實施方式所示的結構或方法等可以與其他的實施方式所示的結構或方法等適當地組合而實施。
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣膜
103‧‧‧氧化物半導體膜
105a‧‧‧源極電極層
105b‧‧‧汲極電極層
108‧‧‧第一保護絕緣膜
109‧‧‧第二保護絕緣膜
110‧‧‧平坦化絕緣膜
136‧‧‧基底絕緣膜
140‧‧‧電晶體

Claims (14)

  1. 一種半導體裝置，包括：具有絕緣表面的基板上的氧化物半導體膜；以及分別與該氧化物半導體膜的多個部分重疊的源極電極層及汲極電極層；其中，該氧化物半導體膜包含銦和鋅，其中，不與該源極電極層及該汲極電極層重疊的該氧化物半導體膜的部分中的雜質濃度比該氧化物半導體膜的該些部分中的雜質濃度低，以及其中，該雜質為3族、5族、13族或15族元素。
  2. 一種半導體裝置，包括：具有絕緣表面的基板上的氧化物半導體膜；以及分別與該氧化物半導體膜的多個部分重疊的源極電極層及汲極電極層；其中，該氧化物半導體膜包含銦和鋅，其中，該氧化物半導體膜為島狀，其中，不與該源極電極層及該汲極電極層重疊的該氧化物半導體膜的部分中的雜質濃度比該氧化物半導體膜的該些部分中的雜質濃度低，以及其中，該雜質為3族、5族、13族或15族元素。
  3. 一種半導體裝置，包括：具有絕緣表面的基板上的氧化物半導體膜；以及分別與該氧化物半導體膜的多個部分重疊的源極電極層及汲極電極層； 其中，不與該源極電極層及該汲極電極層重疊的該氧化物半導體膜的部分中的氯濃度比該氧化物半導體膜的該些部分中的氯濃度低。
  4. 一種半導體裝置，包括：具有絕緣表面的基板上的氧化物半導體膜；以及分別與該氧化物半導體膜的多個部分重疊的源極電極層及汲極電極層；其中，該氧化物半導體膜為島狀，以及其中，不與該源極電極層及該汲極電極層重疊的該氧化物半導體膜的部分中的氯濃度比該氧化物半導體膜的該些部分中的氯濃度低。
  5. 根據申請專利範圍第1至4項中任一項之半導體裝置，還包括該氧化物半導體膜、該源極電極層及該汲極電極層上的第一保護絕緣膜。
  6. 根據申請專利範圍第5項之半導體裝置，還包括該第一保護絕緣膜上的包含氧化鋁的第二保護絕緣膜。
  7. 根據申請專利範圍第1至4項中任一項之半導體裝置，其中該氧化物半導體膜具有錐形狀的端面部。
  8. 根據申請專利範圍第7項之半導體裝置，其中該錐形狀的端面部係與該源極電極層及該汲極電極層重疊。
  9. 根據申請專利範圍第1或2項之半導體裝置，其中不與該源極電極層及該汲極電極層重疊的該氧化物半導體膜的該部分中的氯濃度為5×1018atoms/cm3以下。
  10. 根據申請專利範圍第3或4項之半導體裝置，其 中不與該源極電極層及該汲極電極層重疊的該氧化物半導體膜的該部分中的氯濃度為5×1018atoms/cm3以下。
  11. 根據申請專利範圍第1至4項中任一項之半導體裝置，其中不與該源極電極層及該汲極電極層重疊的該氧化物半導體膜的該部分中的銅濃度為1×1018atoms/cm3以下。
  12. 根據申請專利範圍第1至4項中任一項之半導體裝置，其中不與該源極電極層及該汲極電極層重疊的該氧化物半導體膜的該部分中的硼濃度為1×1016atoms/cm3以下。
  13. 根據申請專利範圍第1至4項中任一項之半導體裝置，其中不與該源極電極層及該汲極電極層重疊的該氧化物半導體膜的該部分中的氮濃度為1×1017atoms/cm3以下。
  14. 根據申請專利範圍第3或4項之半導體裝置，其中該氧化物半導體膜包含銦、鋅及選自鎵、鋁、錳、鈷、錫、鉿和鋯中的一種或多種金屬元素。
TW106121619A 2011-12-01 2012-11-23 半導體裝置及半導體裝置的製造方法 TWI621185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011263751 2011-12-01
JP2011-263751 2011-12-01

Publications (2)

Publication Number Publication Date
TW201737359A true TW201737359A (zh) 2017-10-16
TWI621185B TWI621185B (zh) 2018-04-11

Family

ID=48497141

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101143979A TWI621183B (zh) 2011-12-01 2012-11-23 半導體裝置及半導體裝置的製造方法
TW106121619A TWI621185B (zh) 2011-12-01 2012-11-23 半導體裝置及半導體裝置的製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101143979A TWI621183B (zh) 2011-12-01 2012-11-23 半導體裝置及半導體裝置的製造方法

Country Status (5)

Country Link
US (5) US9130048B2 (zh)
JP (3) JP5839592B2 (zh)
KR (2) KR101969867B1 (zh)
CN (3) CN103137496B (zh)
TW (2) TWI621183B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102084274B1 (ko) 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI691084B (zh) 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102079715B1 (ko) * 2013-02-13 2020-02-20 삼성전자주식회사 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
KR20160034200A (ko) 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN107004719B (zh) * 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
JP6251823B2 (ja) * 2014-11-28 2017-12-20 シャープ株式会社 半導体装置およびその製造方法
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
CN104752441B (zh) 2015-03-20 2018-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
JP2016225615A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
US20170104090A1 (en) * 2015-10-12 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20190157429A1 (en) * 2017-11-21 2019-05-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Back-channel-etched tft substrate and manufacturing method thereof
JP2020053638A (ja) * 2018-09-28 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN109786321B (zh) * 2018-12-25 2022-07-22 惠科股份有限公司 阵列基板的制备方法、装置及显示面板
US11037851B2 (en) * 2019-08-30 2021-06-15 Applied Materials, Inc. Nitrogen-rich silicon nitride films for thin film transistors
US20210305356A1 (en) * 2020-03-26 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for metal insulator metal capacitors
CN113284915A (zh) * 2021-05-24 2021-08-20 信利半导体有限公司 一种双栅π型薄膜晶体管光学感应器的制作方法及光学感应器及电子设备
CN114818024B (zh) * 2022-06-28 2022-10-14 电子科技大学 一种磁谐振三相无线充电线圈自动化仿真方法

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3403115B2 (ja) 1999-04-02 2003-05-06 シャープ株式会社 半導体装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP2010123836A (ja) * 2008-11-21 2010-06-03 Idemitsu Kosan Co Ltd Ｉｎ−Ｓｎ−Ｌｎ系半導体膜を有する薄膜トランジスタ
JP2010211086A (ja) * 2009-03-12 2010-09-24 Hitachi Displays Ltd 液晶表示装置
KR101291488B1 (ko) 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20170142998A (ko) 2009-12-25 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101874779B1 (ko) * 2009-12-25 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치, 반도체 장치, 및 전자 장치
MY160598A (en) * 2010-01-20 2017-03-15 Semiconductor Energy Lab Semiconductor device
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR101867272B1 (ko) * 2010-03-05 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그의 제작 방법
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6045285B2 (ja) * 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9082861B2 (en) 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer

Also Published As

Publication number Publication date
CN107403730B (zh) 2020-11-27
CN107403731A (zh) 2017-11-28
CN103137496B (zh) 2017-06-09
US20180197995A1 (en) 2018-07-12
CN103137496A (zh) 2013-06-05
CN107403730A (zh) 2017-11-28
JP5839592B2 (ja) 2016-01-06
US10269979B2 (en) 2019-04-23
TW201332022A (zh) 2013-08-01
KR20130061633A (ko) 2013-06-11
JP2013138188A (ja) 2013-07-11
US10658517B2 (en) 2020-05-19
TWI621183B (zh) 2018-04-11
JP6280977B2 (ja) 2018-02-14
KR20190039922A (ko) 2019-04-16
KR101969867B1 (ko) 2019-04-17
CN107403731B (zh) 2021-06-11
TWI621185B (zh) 2018-04-11
US20150325702A1 (en) 2015-11-12
JP2017055135A (ja) 2017-03-16
JP2016048792A (ja) 2016-04-07
US20170025542A1 (en) 2017-01-26
US9954115B2 (en) 2018-04-24
US20130140553A1 (en) 2013-06-06
JP6049974B2 (ja) 2016-12-21
KR102124848B1 (ko) 2020-06-19
US9466728B2 (en) 2016-10-11
US9130048B2 (en) 2015-09-08
US20190207033A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
JP7187602B2 (ja) 発光装置
KR102124848B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
TWI570810B (zh) 半導體裝置以及半導體裝置的製造方法
TWI581431B (zh) 半導體裝置及半導體裝置的製造方法
TWI545765B (zh) 半導體裝置
TWI596770B (zh) 半導體裝置及半導體裝置的製造方法
TWI567827B (zh) 半導體裝置以及半導體裝置的製造方法
TWI605590B (zh) 半導體裝置及其製造方法
TWI584383B (zh) 半導體裝置及其製造方法
TWI570925B (zh) 半導體裝置以及半導體裝置的製造方法
TWI594429B (zh) 半導體裝置