JP2010211086A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2010211086A JP2010211086A JP2009058905A JP2009058905A JP2010211086A JP 2010211086 A JP2010211086 A JP 2010211086A JP 2009058905 A JP2009058905 A JP 2009058905A JP 2009058905 A JP2009058905 A JP 2009058905A JP 2010211086 A JP2010211086 A JP 2010211086A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- liquid crystal
- crystal display
- display device
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 126
- 239000010409 thin film Substances 0.000 claims abstract description 58
- 239000010408 film Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000013081 microcrystal Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 104
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 16
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 16
- 229910004444 SUB1 Inorganic materials 0.000 description 16
- 229910004438 SUB2 Inorganic materials 0.000 description 8
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 8
- 101150018444 sub2 gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/103—Materials and properties semiconductor a-Si
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Abstract
【課題】バックライトによるフォトリークを抑制させた液晶表示装置の提供。
【解決手段】液晶表示パネルとバックライトとを備え、バックライト側の基板に薄膜トランジスタが形成されている液晶表示装置であって、前記薄膜トランジスタは、前記基板側から、ゲート電極ＧＴとゲート絶縁膜ＧＩと、その上面に形成された半導体層と、前記半導体層の上面に互いに対向して配置された一対の電極ＤＴ，ＳＴとを備えて構成され、前記半導体層は、前記基板側から、微結晶半導体層ＭＳと非晶質半導体層ＡＳの順次積層体からなり、前記ゲート電極の形成領域の内部に島状に形成され、前記一対の電極ＤＴ，ＳＴのそれぞれは、他方の電極と対向する辺を除いた他の辺が前記半導体層よりも外方にはみ出すように形成され、前記半導体層よりも外方にはみ出した部分は、少なくとも前記半導体層の周辺において前記ゲート電極と重畳している。
【選択図】図１
【解決手段】液晶表示パネルとバックライトとを備え、バックライト側の基板に薄膜トランジスタが形成されている液晶表示装置であって、前記薄膜トランジスタは、前記基板側から、ゲート電極ＧＴとゲート絶縁膜ＧＩと、その上面に形成された半導体層と、前記半導体層の上面に互いに対向して配置された一対の電極ＤＴ，ＳＴとを備えて構成され、前記半導体層は、前記基板側から、微結晶半導体層ＭＳと非晶質半導体層ＡＳの順次積層体からなり、前記ゲート電極の形成領域の内部に島状に形成され、前記一対の電極ＤＴ，ＳＴのそれぞれは、他方の電極と対向する辺を除いた他の辺が前記半導体層よりも外方にはみ出すように形成され、前記半導体層よりも外方にはみ出した部分は、少なくとも前記半導体層の周辺において前記ゲート電極と重畳している。
【選択図】図１
Description
本発明は液晶表示装置に係り、特に、バックライトを備える液晶表示装置に関する。
液晶表示パネルは、その各画素の光透過量を独立に制御するように形成されているため、該液晶表示パネルの背面にバックライトを備えて構成されるのが通常である。
また、液晶表示パネルは、いわゆるアクティブ・マトリックス方式によって各画素が駆動されるものが用いられ、少なくも、各画素には薄膜トランジスタが備えられて構成されている。この薄膜トランジスタはいわゆるＭＩＳ（Metal Insulator Semiconductor）型トランジスタであって画素選択用のスイッチング素子として機能するようになっている。
そして、該薄膜トランジスタは、液晶を挟持して対向配置される一対の基板のうちバックライト側の基板の液晶側の面に、ゲート電極が半導体層よりも下層側に位置づけられるいわゆるボトムゲート型と称される構造で構成される場合がある。
このような構成の薄膜トランジスタは、その半導体層として、たとえば非晶質半導体層（たとえばアモルファスシリコン）が用いられたものが多くみられる。しかし、下記特許文献１に示すように、ゲート電極側から多結晶半導体層（たとえばポリシリコン）および非晶質半導体層の順次積層体としたものも知られるに至っている。このように構成した薄膜トランジスタは、初期特性の一つであるいわゆるＳ値（スイングファクタ）を小さくできるとともに、しきい値電圧の径時的な変動を小さく抑えることができる効果を奏する。
さらに、近年において、前記特許文献１に示す構成において、多結晶半導体層の代わりに、微結晶半導体層（たとえば微結晶シリコン）を用いたものも知られるに至っている。微結晶半導体層は、多結晶半導体層よりも移動度は高くないものの、多結晶半導体層よりも簡単な製造で形成できることから注目を浴びている。
図７は、ボトムゲート型の構造であって、半導体層が、微結晶半導体層および非晶質半導体層の順次積層体によって構成された薄膜トランジスタＴＦＴを示している。図７（ａ）は平面図、図７（ｂ）は図７（ａ）のｂ−ｂ線における断面図である。概略を示すと、基板ＳＵＢ１の上面にゲート電極ＧＴが形成され、このゲート電極ＧＴをも被って絶縁膜（ゲート絶縁膜）ＧＩが形成されている。絶縁膜ＧＩの上面に前記ゲート電極ＧＴを跨ぐようにして半導体層ＳＣＬが形成されている。この半導体層ＳＣＬは微結晶半導体層ＭＳ（たとえば微結晶シリコン）と非晶質半導体層ＡＳ（たとえばアモルファスシリコン）との順次積層体から構成されている。半導体層ＳＣＬの上面には、互いに対向して配置されたドレイン電極ＤＴおよびソース電極ＳＴが形成され、それぞれの電極は、一方の電極と対向する側と反対側の端部において半導体層ＳＣＬからはみ出して前記絶縁膜ＧＩ上を延在するように形成されている。ドレイン電極ＤＴおよびソース電極ＳＴの下層には高濃度の不純物がドープされた非晶質半導体層がコンタクト層ＣＮとして形成されている。
なお、図７は本発明の実施例である図１に対応させて描いた図であることから、図７に示す構成の説明は上述した範囲に止める。他の詳細な構成については図１における説明を参照されたい。
しかし、図７に示す薄膜トランジスタは、バックライトからの光（図中矢印で示す）が、ゲート電極ＧＴからはみ出して形成された半導体層ＳＣＬに照射され、また、前記半導体層ＳＣＬのうちゲート電極ＧＴ側に形成された微結晶半導体層ＭＳの存在によって、フォトリークが生じる問題が生じた。
このフォトリークは、液晶を駆動させる画素電極に書き込んだ信号電圧が、バックライトの光による光電変換によってオフ電流を生じさせることになる。 図８は、図７に示した薄膜トランジスタのオフ電流の発生量を曲線αで示したグラフである。該グラフの横軸はバックライトからの輝度（ｃｄ／ｍ２）を示し、縦軸はオフ電流（ｐＡ）を示している。図８では、比較のために、半導体層がアモルファスシリコンのみで構成し、他の構成は同じとした薄膜トランジスタの場合のオフ電流の発生量を曲線βで示している。このグラフによれば、図 ７に示した薄膜トランジスタのオフ電流の発生量が極めて多くなることが判明する。このフォトリークの発生は、バックライトからの光によって、非晶質半導体層内で発生する光電子と正孔が微結晶半導体層内で効率よく分離されてしまからだと考えられる。
本発明の目的は、バックライトによるフォトリークを抑制させた薄膜トランジスタを備える液晶表示装置を提供することにある。
本発明の液晶表示装置では、薄膜トランジスタの半導体層にバックライトからの光が照射されるのを極力回避させる工夫をすることにより、フォトリークの抑制を図ったものである。
本発明の構成は、たとえば、以下のようなものとすることができる。
（１）本発明の液晶表示装置は、液晶を挟持して対向配置される一対の基板を有する液晶表示パネルと、この液晶表示パネルの一方の側の面に配置されるバックライトとを備え、前記一対の基板のうちバックライト側の基板の液晶側の面に薄膜トランジスタが形成されている液晶表示装置であって、
前記薄膜トランジスタは、前記基板側から、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に形成された半導体層と、前記半導体層の上面に互いに対向して配置された一対の電極とを備えて構成され、
前記半導体層は、前記基板側から、微結晶半導体層と非晶質半導体層の順次積層体からなり、平面的に観て、前記ゲート電極の形成領域の内部に島状に形成され、
前記一対の電極のそれぞれは、平面的に観て、他方の電極と対向する辺を除いた他の辺が前記半導体層よりも外方にはみ出すように形成され、前記半導体層よりも外方にはみ出した部分は、少なくとも、前記半導体層の周辺において前記ゲート電極と重畳していることを特徴とする。
前記薄膜トランジスタは、前記基板側から、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に形成された半導体層と、前記半導体層の上面に互いに対向して配置された一対の電極とを備えて構成され、
前記半導体層は、前記基板側から、微結晶半導体層と非晶質半導体層の順次積層体からなり、平面的に観て、前記ゲート電極の形成領域の内部に島状に形成され、
前記一対の電極のそれぞれは、平面的に観て、他方の電極と対向する辺を除いた他の辺が前記半導体層よりも外方にはみ出すように形成され、前記半導体層よりも外方にはみ出した部分は、少なくとも、前記半導体層の周辺において前記ゲート電極と重畳していることを特徴とする。
（２）本発明の液晶表示装置は、（１）において、前記半導体層は、平面的に観た場合、前記微結晶半導体層と前記非晶質半導体層が全域的に重畳して形成されていることを特徴とする。
（３）本発明の液晶表示装置は、（１）において、前記半導体層は、平面的に観た場合、前記非晶質半導体層が前記微結晶半導体層よりもはみ出して、あるいは一部はみ出して形成されていることを特徴とする。
（４）本発明の液晶表示装置は、（１）において、前記半導体層は、平面的に観た場合、前記微結晶半導体層が前記非晶質半導体層よりもはみ出して、あるいは一部はみ出して形成されていることを特徴とする。
（５）本発明の液晶表示装置は、（１）において、前記表示部は、複数の画素の集合体から構成され、前記画素のそれぞれに前記薄膜トランジスタが備えられていることを特徴とする。
（６）本発明の液晶表示装置は、（１）において、前記表示部の周辺に前記表示部の各画素を駆動する回路が形成され、前記回路に前記薄膜トランジスタが備えられていることを特徴とする。
（７）本発明の液晶表示装置は、（１）において、前記表示部は、複数の画素の集合体から構成されるとともに、カラー表示用の各色を担当する複数の隣接する画素をカラー表示用の単位画素とし、
各単位画素における同色を担当する画素毎に、順次、映像信号を切り替えて供給する時分割駆動回路が備えられて構成され、
前記時分割駆動回路に前記薄膜トランジスタが備えられていることを特徴とする。
各単位画素における同色を担当する画素毎に、順次、映像信号を切り替えて供給する時分割駆動回路が備えられて構成され、
前記時分割駆動回路に前記薄膜トランジスタが備えられていることを特徴とする。
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
上述した液晶表示装置によれば、バックライトによるフォトリークを抑制させた薄膜トランジスタを備えるものが得られる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
（液晶表示装置の概略構成）
図２は、本発明の液晶表示装置の実施例１を分解した状態で示す平面図である。
図２は、本発明の液晶表示装置の実施例１を分解した状態で示す平面図である。
液晶表示装置は、観察者側（紙面表側）から、液晶表示パネルＰＮＬ、光学シートＯＳ、およびバックライトＢＬの順で配置されている。
液晶表示パネルＰＮＬは、液晶を挟持して対向配置される基板ＳＵＢ１と基板ＳＵＢ２とで外囲器を構成するようになっている。基板ＳＵＢ１と基板ＳＵＢ２は、これら基板ＳＵＢ１と基板ＳＵＢ２の周辺に形成される環状のシール材ＳＬによって固着され、該シール材ＳＬは前記液晶を封入する機能をも有している。シール材ＳＬによって囲まれた領域は表示部ＡＲを構成し、この表示部ＡＲにおける基板ＳＵＢ１と基板ＳＵＢ２のそれぞれの液晶側の面には、該液晶ＬＣを一構成要素とする画素（図示せず）がマトリックス状に複数形成されている。これら画素は、それぞれ独立に光透過率が制御されるようになっている。
光学シールＯＳは、たとえばプリズムシート、拡散シート、あるいはこれらプリズムシートおよび拡散シートを重ね合わせたものが用いられ、後述のバックライトＢＬからの光を集光あるは拡散させた後に液晶表示パネルＰＮＬ側に導くようになっている。
バックライトＢＬは、液晶表示パネルＰＮＬと平行な平面内に、複数（図ではたとえば５個）の並設された冷陰極蛍光ランプＦＬを備えて構成されている。それぞれの冷陰極蛍光ランプＦＬは、その管軸をたとえば図中ｘ方向に一致づけ、図中ｙ方向にたとえば等間隔に並設されている。それぞれの冷陰極蛍光ランプＦＬは、液晶表示パネルＰＮＬと対向して配置されるフレーム（筐体）ＦＲＭに図示しない支持具を介して支持され、両端に形成されている電極（図示せず）から電源が供給されて発光するようになっている。また、冷陰極蛍光ランプＦＬの図中下方であってフレームＦＲＭの表面には反射シートＲＳ（図１（ｂ）参照）が該フレームＦＲＭを被って配置され、この反射シートＲＳによって、冷陰極蛍光ランプＦＬからフレームＦＲＭ側ヘ照射される光を液晶表示パネルＰＮＬ側へ反射させるようになっている。
なお、この実施例では、バックライトＢＬを上述した構成としたものであるが、たとえば、少なくとも、液晶表示パネルＰＮＬに対向して配置される導光板、および、該導光板の一辺における側壁面に配置させた光源とで構成したバックライトを用いるようにしてもよい。
上述した液晶表示パネルＰＮＬ、光学シートＯＳ、およびバックライトＢＬは、たとえば、図示しない上フレーム、中フレーム、前記フレームＦＲＭ（下フレーム）を用いてモジュール化され、液晶表示装置を構成するようになっている。
〈表示部ＡＲの等価回路〉
図３は、前記表示部ＡＲの等価回路を示した図である。図２に示す等価回路は、液晶表示パネルＰＮＬの基板ＳＵＢ１の液晶側の面に形成されるようになっている。
図３は、前記表示部ＡＲの等価回路を示した図である。図２に示す等価回路は、液晶表示パネルＰＮＬの基板ＳＵＢ１の液晶側の面に形成されるようになっている。
図３において、基板ＳＵＢ１上に、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬと、図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。一対の隣接するゲート信号線ＧＬと一対の隣接するドレイン信号線ＤＬとで囲まれる領域は、画素ＰＩＸの領域（図中点線枠内）を構成し、これら画素の領域が集合されて表示領域ＡＲを構成するようになっている。
各画素ＰＩＸには、ゲート信号線ＧＬからの信号（走査信号）によってオンされる薄膜トランジスタＴＦＴ、このオンされた薄膜トランジスタＴＦＴを通してドレイン信号線ＤＬからの信号（映像信号）が供給される画素電極ＰＸ、この画素電極ＰＸと対をなし、コモン信号線ＣＬを通して基準信号（映像信号に対して基準となる信号）が供給される対向電極ＣＴを備えている。当該画素の液晶の分子は、画素電極ＰＸと対向電極ＣＴの間の電位差に応じた電界によって駆動されるようになっている。
〈画素ＰＩＸの構成〉
図４（ａ）は、基板ＳＵＢ１上に形成された前記画素ＰＩＸを示す平面図である。また、図４（ｂ）は、図４（ａ）のｂ−ｂ線における断面を示す図である。
図４（ａ）は、基板ＳＵＢ１上に形成された前記画素ＰＩＸを示す平面図である。また、図４（ｂ）は、図４（ａ）のｂ−ｂ線における断面を示す図である。
まず、図４（ａ）において、基板ＳＵＢ１の液晶側の面に、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。このゲート信号線ＧＬは当該画素の領域側に延在する突起部を有し、この突起部は後述の薄膜トランジスタＴＦＴのゲート電極ＧＴとして機能するようになっている。基板ＳＵＢ１の表面には、ゲート信号線ＧＬをも被って絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域において当該薄膜トランジスタＴＦＴのゲート絶縁膜として機能するようになっている。
絶縁膜ＧＩの上面であって前記ゲート電極ＧＩに重畳する領域内に半導体層ＳＣＬが形成されている。この半導体層ＳＣＬは薄膜トランジスタＴＦＴの半導体層となるものである。半導体層ＳＣＬの上面に互いに対向して配置されるドレイン電極ＤＴおよびソース電極ＳＴが形成されることにより、ボトムゲート型のＭＩＳ（Metal Insulator Semiconductor）型トランジスタからなる薄膜トランジスタＴＦＴが形成されることになる。なお、この薄膜トランジスタＴＦＴの構成は後に詳述する。
ドレイン電極ＤＴは、図中ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬの形成の際に該ドレイン信号線ＤＬと一体に形成されるようになっている。また、ソース電極ＳＴは、ドレイン電極ＤＴの形成の際に同時に形成されるようになっている。また、ソース電極ＳＴは、画素領域側に延在され、比較的広い面積を有するパッド部ＰＤを有する。このパッド部ＰＤは後述の画素電極ＰＸと電気的な接続を図らんがために設けられる。
なお、薄膜トランジスタＴＦＴのドレイン電極ＤＴおよびソース電極ＳＴはバイアスの印加の状態で入れ替わるものであるが、この明細書では、説明の便宜上、ドレイン信号に接続される側をドレイン電極ＤＴ、画素電極ＰＸと接続される側をソース電極ＳＴと称する。
絶縁膜ＧＩの上面には、保護膜ＰＡＳが形成されている。この保護膜ＰＡＳは、薄膜トランジスタＴＦＴの液晶との直接の接触を回避する膜で、たとえば、無機材料膜および有機材料膜の順次積層体から構成されている。有機材料膜として塗布により形成できる樹脂膜を選定することにより、表面が平坦な保護膜ＰＡＳを形成することができる。
保護膜ＰＡＳの表面には、たとえばＩＴＯ（Indium Tin Oxide）の透明導電膜からなる対向電極ＣＴが形成されている。この対向電極ＣＴは画素領域の大部分を被って形成される面状の電極からなり、たとえば、図中ｘ方向に隣接する他の画素領域の対向電極ＣＴとドレイン信号線ＤＬを跨いで相互に接続されている。これにより、図３に示したコモン信号線ＣＬをも透明導電膜で形成した構成となっている。
保護膜ＰＡＳの表面には、対向電極ＣＴをも被って層間絶縁膜ＩＮが形成され、この層間絶縁膜ＩＮの表面の画素領域には、画素電極ＰＸが形成されている。画素電極ＰＸは、たとえば図中ｙ方向に延在しｘ方向に並設される複数（図では２個）の線状の電極からなり、対向電極ＣＴに重畳されて形成されている。画素電極ＰＸの線状の各電極は薄膜トランジスタＴＦＴ側において互いに接続され、この接続部において、層間絶縁膜ＩＮおよび保護膜ＰＡＳに形成されたスルーホールＴＨを通して前記薄膜トランジスタＴＦＴのソース電極ＳＴ（パッド部ＰＤ）に電気的に接続されている。この場合、前記対向電極ＣＴは、画素電極ＰＸとの電気的短絡を回避させるため、前記スルーホールＴＨの近傍に切り欠き（あるいは孔）ＣＳが形成されている。
画素電極ＰＸと対向電極ＣＴの間には、基板ＳＵＢ１の面と平行な成分を含む電界が発生し、このような電界によって液晶を駆動させるようになっている。このような構成の液晶表示装置は、ＩＰＳ（In Plane Switching）型と称される。なお、この発明にあっては、画素の構成としてＩＰＳ型に限定されることはなく、たとえばＴＮ（Twisted Nematic）型のような他の構成であってもよい。
〈薄膜トランジスタの構成〉
図１（ａ）は、図４（ａ）に示した薄膜トランジスタＴＦＴの部分（図中点線枠内）を拡大して示した平面図である。また、図１（ｂ）は、図１（ａ）のｂ−ｂ線における断面を示した図である。
図１（ａ）は、図４（ａ）に示した薄膜トランジスタＴＦＴの部分（図中点線枠内）を拡大して示した平面図である。また、図１（ｂ）は、図１（ａ）のｂ−ｂ線における断面を示した図である。
図１（ａ）、（ｂ）において、基板ＳＵＢ１の上面にゲート電極ＧＴが形成されている。このゲート電極ＧＴはたとえば導電性の良好な金属で形成されている。基板ＳＵＢ１の上面にはゲート電極ＧＴをも被って絶縁膜ＧＩが形成されている。この絶縁膜ＧＩはゲート絶縁膜として機能するようになっている。この絶縁膜ＧＩは、その膜厚がたとえば３００ｎｍ以下（たとえば１００ｎｍ）に設定されるのが好ましい。
絶縁膜ＧＩの上面であって、平面的に観て、前記ゲート電極ＧＴの形成領域の内部に半導体層ＳＣＬが島状に形成されている。これにより、半導体層ＳＣＬはゲート電極ＧＴと重なって形成され、ゲート電極ＧＴは半導体層ＳＣＬの周囲において該半導体層ＳＣＬからはみ出して形成されている。また、半導体層ＳＣＬは、前記ゲート電極ＧＴの側から、微結晶半導体層ＭＳ（たとえば微結晶シリコン）および非晶質半導体層ＡＳ（たとえば非晶質シリコン）が順次積層され、平面的に観た場合、微結晶半導体層ＭＳと非晶質半導体層ＡＳが全域的に重畳するようになっている。微結晶半導体層ＭＳの膜厚はたとえば５０ｎｍ、非晶質半導体層ＡＳの膜厚は１５０〜２００ｎｍに設定するのが好ましい。
半導体層ＳＣＬの上面（非晶質半導体ＡＳの上面）には、互いに対向して配置されたドレイン電極ＤＴおよびソース電極ＳＴが形成されている。ドレイン電極ＤＴおよびソース電極ＳＴのそれぞれは、平面的に観て、他方の電極と対向する辺を除いた他の辺が前記半導体層ＳＣＬよりも外方にはみ出すように形成され、前記半導体層ＳＣＬよりも外方にはみ出した部分（図中、濃淡の濃い部分）は、少なくとも、前記半導体層ＳＣＬの周辺において前記ゲート電極ＧＴと重畳するように形成されている。
そして、ドレイン電極ＤＴおよびソース電極ＳＴの下層には高濃度の不純物がドープされた非晶質半導体層（高濃度半導体層）がコンタクト層ＣＮとして形成されている。
なお、前記コンタクト層ＣＮは、高濃度半導体層、ドレイン電極ＤＴおよびソース電極ＳＴとなる金属層を順次形成し、一回のフォトリソグラフィ技術によって、前記金属層、高濃度半導体層の順次エッチングによって形成することができる。
このように構成された薄膜トランジスタＴＦＴは、その半導体層ＳＣＬが、平面的に観て、ゲート電極ＧＴの形成領域の内部に島状に形成されている。このため、基板ＳＵＢ１を通過して照射されるバックライトＢＬの光は、ゲート電極ＧＴによって遮光され、半導体層ＳＣＬに照射することのない構成とすることができる。また、ゲート電極ＧＴは、平面的に観て、半導体層ＳＣＬの周囲において該半導体層ＳＣＬからはみ出して形成されていることによって、バックライトＢＬからの光の回り込みによる半導体層ＳＣＬへの照射を防止することができる。したがって、バックライトＢＬの光の半導体層ＳＣＬへの照射はゲート電極ＧＬによって信頼性よく確実に遮光できるようになる。
上述したように、半導体層ＳＣＬが微結晶半導体層ＭＳと非晶質半導体層ＡＳの積層体で構成されている場合、光の照射によって、非晶質半導体層ＡＳ内で発生する光電子と正孔が微結晶半導体層ＭＳ内で効率よく分離され、フォトリークが多く発生してしまうことから、上述した構成は極めて効果的となる。
そして、ドレイン電極ＤＴおよびソース電極ＳＴのそれぞれは、平面的に観て、他方の電極と対向する辺を除いた他の辺が前記半導体層ＳＣＬよりも外方にはみ出すように形成されている。これにより、半導体層ＳＣＬは、基板ＳＵＢ２側からの光（太陽等の外光）に対しても、ドレイン電極ＤＴおよびソース電極ＳＴによって遮光されるようになる。
なお、薄膜トランジスタＴＦＴの基板ＳＵＢ２側からの光は、通常、該基板ＳＵＢ２の液晶側の面に形成したブラックマトリックス（遮光膜）によって遮光される構成となっている。しかし、光の回り込みによる薄膜トランジスタＴＦＴの半導体層ＳＣＬへの光の照射を考慮した場合、ドレイン電極ＤＴおよびソース電極ＳＴの上述したパターンは、回り込みによる光に対して信頼性よく遮光するようにできる。このことは、薄膜トランジスタＴＦＴへの信頼性ある遮光を行うためにブラックマトリックスの面積を増大させないで済む効果を奏する。
実施例１に示した薄膜トランジスタＴＦＴは、その半導体層ＳＣＬが、微結晶半導体層ＭＳと非晶質半導体層ＡＳが全域的に重畳して形成されたものである。
しかし、図５（ａ）に示すように、半導体層ＳＣＬを平面的に観た場合、非晶質半導体層ＡＳが微結晶半導体層ＭＳよりもはみ出して形成されていてもよい。また、図５（ｂ）に示すように、非晶質半導体層ＡＳが微結晶半導体層ＭＳよりも一部はみ出して形成されていてもよい。
さらに、図５（ｃ）に示すように、半導体層ＳＣＬを平面的に観た場合、微結晶半導体層ＭＳが非晶質半導体層ＡＳよりもはみ出して形成されていてもよい。また、図５（ｄ）に示すように、微結晶半導体層ＭＳが非晶質半導体層ＡＳよりも一部はみ出して形成されていてもよい。
このような構成の半導体層ＳＣＬを備える薄膜トランジスタＴＦＴにおいても、光が照射されることによって、フォトリークが多く発生してしまい、本発明を適用することによって該フォトリークを大幅に抑制できるからである。
上述の実施例で示した薄膜トランジスタＴＦＴは、表示部ＡＲを構成する各画素ＰＩＸ内に形成される薄膜トランジスタ（画素選択用のスイッチング素子）について説明したものである。
しかし、液晶表示装置は、たとえば、図６（ａ）に示すように、基板ＳＵＢ１の表示部ＡＲの周辺において、各ゲート信号線ＧＬに走査信号を供給する走査信号駆動回路Ｖ、各ドレイン信号線ＤＬに映像信号を供給する映像信号駆動回路Ｈｅを備え、これら走査信号駆動回路Ｖ、映像信号駆動回路Ｈｅは、各画素ＰＩＸ内に形成される薄膜トランジスタの形成と並行して形成される薄膜トランジスタを備えたものがある。このような液晶表示装置において、走査信号駆動回路Ｖ、あるいは映像信号駆動回路Ｈｅ内の薄膜トランジスタに実施例１に示した構成の薄膜トランジスタＴＦＴを適用させることができることはいうまでもない。
また、カラー表示用の液晶表示装置であって、たとえば、図６（ｂ）に示すように、Ｒ、Ｇ、Ｂの各色を担当する３個の隣接（たとえば図中ｘ方向に隣接）する画素をカラー表示用の単位画素として構成し、映像信号駆動回路Ｈｅと各ドレイン信号線ＤＬとの間に、ＲＧＢ時分割駆動回路を設けたものがある。ＲＧＢ時分割駆動回路は、各単位画素における同色を担当する画素毎に、順次、映像信号を切り替えて供給するように構成され、その切り替えを行うスイッチング素子として薄膜トランジスタが用いられている。本発明はこのような薄膜トランジスタにも適用することができることはいうまでもない。
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
ＰＮＬ……液晶表示パネル、ＳＵＢ１、ＳＵＢ２……基板、ＳＬ……シール材、ＡＲ……表示部、ＯＳ……光学シート、ＢＬ……バックライト、ＦＬ……冷陰極蛍光ランプ、ＲＳ……反射シート、ＦＲＭ……フレーム、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……コモン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、ＰＩＸ……画素、ＧＩ……絶縁膜、ＰＡＳ……保護膜、ＩＮ……層間絶縁膜、ＧＴ……ゲート電極、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＰＤ……パッド部、ＴＨ……スルーホール、ＳＣＬ……半導体層、ＭＳ……微結晶半導体層、ＡＳ……非晶質半導体層、Ｖ……走査信号駆動回路、Ｈｅ……映像信号駆動回路、ＨＰＣ……ＲＧＢ時分割駆動回路。
Claims (7)
- 液晶を挟持して対向配置される一対の基板を有する液晶表示パネルと、この液晶表示パネルの一方の側の面に配置されるバックライトとを備え、前記一対の基板のうちバックライト側の基板の液晶側の面に薄膜トランジスタが形成されている液晶表示装置であって、
前記薄膜トランジスタは、前記基板側から、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上面に形成された半導体層と、前記半導体層の上面に互いに対向して配置された一対の電極とを備えて構成され、
前記半導体層は、前記基板側から、微結晶半導体層と非晶質半導体層の順次積層体からなり、平面的に観て、前記ゲート電極の形成領域の内部に島状に形成され、
前記一対の電極のそれぞれは、平面的に観て、他方の電極と対向する辺を除いた他の辺が前記半導体層よりも外方にはみ出すように形成され、前記半導体層よりも外方にはみ出した部分は、少なくとも、前記半導体層の周辺において前記ゲート電極と重畳していることを特徴とする液晶表示装置。 - 前記半導体層は、平面的に観た場合、前記微結晶半導体層と前記非晶質半導体層が全域的に重畳して形成されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記半導体層は、平面的に観た場合、前記非晶質半導体層が前記微結晶半導体層よりもはみ出して、あるいは一部はみ出して形成されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記半導体層は、平面的に観た場合、前記微結晶半導体層が前記非晶質半導体層よりもはみ出して、あるいは一部はみ出して形成されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記表示部は、複数の画素の集合体から構成され、前記画素のそれぞれに前記薄膜トランジスタが備えられていることを特徴とする請求項１に記載の液晶表示装置。
- 前記表示部の周辺に前記表示部の各画素を駆動する回路が形成され、前記回路に前記薄膜トランジスタが備えられていることを特徴とする請求項１に記載の液晶表示装置。
- 前記表示部は、複数の画素の集合体から構成されるとともに、カラー表示用の各色を担当する複数の隣接する画素をカラー表示用の単位画素とし、
各単位画素における同色を担当する画素毎に、順次、映像信号を切り替えて供給する時分割駆動回路が備えられて構成され、
前記時分割駆動回路に前記薄膜トランジスタが備えられていることを特徴とする請求項１に記載の液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009058905A JP2010211086A (ja) | 2009-03-12 | 2009-03-12 | 液晶表示装置 |
| US12/702,987 US20100231561A1 (en) | 2009-03-12 | 2010-02-09 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009058905A JP2010211086A (ja) | 2009-03-12 | 2009-03-12 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010211086A true JP2010211086A (ja) | 2010-09-24 |
Family
ID=42730301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009058905A Pending JP2010211086A (ja) | 2009-03-12 | 2009-03-12 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20100231561A1 (ja) |
| JP (1) | JP2010211086A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012096208A1 (ja) * | 2011-01-13 | 2012-07-19 | シャープ株式会社 | 半導体装置 |
| JP2012178452A (ja) * | 2011-02-25 | 2012-09-13 | Japan Display East Co Ltd | 表示装置及び表示装置の製造方法 |
| JP2019068097A (ja) * | 2012-11-15 | 2019-04-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6045285B2 (ja) * | 2011-10-24 | 2016-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI621183B (zh) | 2011-12-01 | 2018-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5411528B2 (ja) * | 2008-03-18 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び表示装置 |
-
2009
- 2009-03-12 JP JP2009058905A patent/JP2010211086A/ja active Pending
-
2010
- 2010-02-09 US US12/702,987 patent/US20100231561A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012096208A1 (ja) * | 2011-01-13 | 2012-07-19 | シャープ株式会社 | 半導体装置 |
| KR20140003470A (ko) * | 2011-01-13 | 2014-01-09 | 샤프 가부시키가이샤 | 반도체 장치 |
| KR101645785B1 (ko) * | 2011-01-13 | 2016-08-04 | 샤프 가부시키가이샤 | 반도체 장치 |
| JP2012178452A (ja) * | 2011-02-25 | 2012-09-13 | Japan Display East Co Ltd | 表示装置及び表示装置の製造方法 |
| JP2019068097A (ja) * | 2012-11-15 | 2019-04-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100231561A1 (en) | 2010-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3949897B2 (ja) | 液晶表示装置 | |
| US8134155B2 (en) | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof | |
| JP4167085B2 (ja) | 液晶表示装置 | |
| US8179490B2 (en) | Pixel designs of improving the aperture ratio in an LCD | |
| US8922743B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2011150153A (ja) | 液晶表示装置 | |
| JP2010066542A (ja) | 液晶表示装置 | |
| JP2005018080A (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法 | |
| JP2006091886A (ja) | カラーフィルタ表示板及びこれを含む液晶表示装置 | |
| JP2000323715A (ja) | 表示用薄膜半導体素子及び表示装置 | |
| JP2010211086A (ja) | 液晶表示装置 | |
| JP2008262006A (ja) | アクティブマトリクス基板及び液晶パネル | |
| JP5135076B2 (ja) | 液晶表示装置 | |
| US8223284B2 (en) | Liquid crystal device and television receiver | |
| US20040105056A1 (en) | Display device | |
| JP2004061952A (ja) | 液晶表示装置 | |
| US11703729B2 (en) | Display device | |
| JP2010039228A (ja) | 表示装置 | |
| JP2012118267A (ja) | 液晶表示装置 | |
| JP2004021087A (ja) | 液晶表示装置およびその製造方法 | |
| KR101023718B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR20080068376A (ko) | 액정표시패널 | |
| KR20050004547A (ko) | 액정표시패널 | |
| JP2012234212A (ja) | アクティブマトリクス基板及び液晶パネル | |
| JP2010107533A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |