KR20140003470A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20140003470A
KR20140003470A KR1020137018633A KR20137018633A KR20140003470A KR 20140003470 A KR20140003470 A KR 20140003470A KR 1020137018633 A KR1020137018633 A KR 1020137018633A KR 20137018633 A KR20137018633 A KR 20137018633A KR 20140003470 A KR20140003470 A KR 20140003470A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
contact region
tft
contact
Prior art date
Application number
KR1020137018633A
Other languages
English (en)
Other versions
KR101645785B1 (ko
Inventor
신고 가와시마
유키노부 나카타
아츠히토 무라이
신야 다나카
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20140003470A publication Critical patent/KR20140003470A/ko
Application granted granted Critical
Publication of KR101645785B1 publication Critical patent/KR101645785B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 의한 반도체 장치(100A)는, 제1 콘택트 영역(4a) 및 제2 콘택트 영역(4b)과, 제1 콘택트 영역(4a)과 제2 콘택트 영역(4b) 사이에 위치하는 채널 영역(4c)을 갖는 산화물 반도체층(4)과, 산화물 반도체층(4) 위에 제1 콘택트 영역(4a)과 접하도록 형성된 소스 전극(5)과, 산화물 반도체층(4) 위에 제2 콘택트 영역(4b)과 접하도록 형성된 드레인 전극(6)을 구비한다. 산화물 반도체층(4)의 모든 측면은 게이트 전극(2) 위에 있고, 소스 전극(5)의 폭은, 산화물 반도체층(4)의 폭보다 크고, 드레인 전극(6)의 폭은 산화물 반도체층(4)의 폭보다 크다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 산화물 반도체층을 구비하는 박막 트랜지스터(Thin Film Transistor: TFT)를 갖는 반도체 장치에 관한 것이다.
최근, In(인듐), Zn(아연) 또는 Ga(갈륨) 등을 함유하는 산화물 반도체층을 갖는 TFT의 개발이 활발히 행해지고 있다(예를 들어, 특허문헌 1 내지 4). 산화물 반도체층을 갖는 TFT(이하, 산화물 반도체 TFT라고 한다)는, 높은 이동도 및 높은 온/오프비 특성을 갖는다.
특허문헌 4에는, In, Ga 및 Zn을 함유하는 아몰퍼스 산화물 반도체(a-IGZO)층에 단파장측의 가시광이 닿지 않도록, 차광막 등을 형성한 반도체 장치가 개시되어 있다. 차광막을 형성함으로써, 산화물 반도체 TFT의 특성이 변화하는 것을 방지하고 있다.
일본 특허 공개 제2010-98305호 공보 일본 특허 공개 제2009-224354호 공보 일본 특허 공개 제2007-150157호 공보 일본 특허 공개 제2007-115902호 공보
그러나, 특허문헌 4에 개시되어 있는 반도체 장치의 제조에는, 차광막을 형성하는 공정이 증가한다는 문제가 있다. 또한, 특허문헌 4에 개시되어 있는 구성에 있어서는, 차광막은 TFT의 백라이트측에만 형성되어 있으므로, 이 차광막으로는, 관찰자측으로부터 산화물 반도체 TFT에 입사하는 광을 차광할 수 없어, 단파장측의 가시광이 산화물 반도체 TFT에 닿을 수 있다. 또한, 관찰자측으로부터 산화물 반도체 TFT에 입사하는 광을 차광하기 위해서 차광막을 또한 형성하면, 제조 공정의 수가 더욱 증대한다.
본 발명은 상기 과제를 감안한 것이며, 그 목적은, 제조 공정의 수를 증대시키지 않고 제조가 가능하고, 또한, 광에 의해 TFT의 특성의 변화가 일어나기 어려운 반도체 장치를 제공하는 것에 있다.
본 발명에 의한 실시 형태에 있어서의 반도체 장치는, 기판과, 상기 기판 위에 형성된 게이트 전극과, 상기 게이트 전극 위에 형성된 게이트 절연층과, 상기 게이트 절연층 위에 형성되고, 제1 콘택트 영역 및 제2 콘택트 영역과, 상기 제1 콘택트 영역과 상기 제2 콘택트 영역 사이에 위치하는 채널 영역을 갖는 섬 형상의 산화물 반도체층과, 상기 산화물 반도체층 위에, 상기 제1 콘택트 영역과 접하도록 형성된 소스 전극과, 상기 산화물 반도체층 위에, 상기 제2 콘택트 영역과 접하도록 형성된 드레인 전극을 구비하고, 상기 산화물 반도체층의 모든 측면은 상기 게이트 전극 위에 있고, 상기 기판에 수직이고, 또한, 상기 제1 콘택트 영역을 채널 폭 방향으로 가로지르는 단면에 있어서, 상기 소스 전극의 폭은, 상기 산화물 반도체층의 폭보다 크고, 상기 기판에 수직이고, 또한, 상기 제2 콘택트 영역을 채널 폭 방향으로 가로지르는 단면에 있어서, 상기 드레인 전극의 폭은, 상기 산화물 반도체층의 폭보다 크다.
어떤 실시 형태에 있어서, 상기 소스 전극은, 상기 산화물 반도체층의 표면 중, 상기 제1 콘택트 영역과 상기 제1 콘택트 영역의 채널 폭 방향에 있는 측면을 덮고 있고, 상기 드레인 전극은, 상기 산화물 반도체층의 표면 중, 상기 제2 콘택트 영역과 상기 제2 콘택트 영역의 채널 폭 방향에 있는 측면을 덮고 있다.
어떤 실시 형태에 있어서, 상기 산화물 반도체층의 표면 중, 상기 채널 영역의 상면 및 상기 채널 영역의 채널 폭 방향에 있는 측면을 제외한 모든 상면 및 측면은, 상기 소스 전극 또는 상기 드레인 전극에 의해 덮여 있다.
어떤 실시 형태에 있어서, 상기 산화물 반도체층의 표면 중, 상기 채널 영역의 상면 및 상기 채널 영역의 채널 폭 방향에 있는 측면은, 산소를 포함하는 절연막에 의해 덮이고, 또한, 상기 산소를 포함하는 절연막과 접촉하고 있고, 상기 기판의 법선 방향에서 보았을 때, 상기 산화물 반도체층 중, 상기 소스 전극 및 상기 드레인 전극으로 덮여 있지 않은 부분은, 제1 오목부 또는 제1 절결부를 갖는다.
본 발명에 의한 다른 실시 형태에 있어서의 반도체 장치는, 기판과, 상기 기판 위에 형성된 게이트 전극과, 상기 게이트 전극 위에 형성된 게이트 절연층과, 상기 게이트 절연층 위에 형성되고, 제1 콘택트 영역 및 제2 콘택트 영역과, 상기 제1 콘택트 영역과 상기 제2 콘택트 영역 사이에 위치하는 채널 영역을 갖는 섬 형상의 산화물 반도체층과, 상기 산화물 반도체층 위에, 상기 제1 콘택트 영역과 접하도록 형성된 소스 전극과, 상기 산화물 반도체층 위에, 상기 제2 콘택트 영역과 접하도록 형성된 드레인 전극을 구비하고, 상기 산화물 반도체층의 모든 측면은 상기 게이트 전극 위에 있고, 상기 산화물 반도체층의 상기 채널 영역의 표면 및 측면 이외의 영역은, 상기 소스 전극 및 상기 드레인 전극으로 덮여 있고, 상기 산화물 반도체층 중, 상기 소스 전극 및 상기 드레인 전극으로 덮여 있지 않은 영역은, 산소를 포함하는 절연막에 의해 덮이고, 또한, 상기 산소를 포함하는 절연막과 접촉하고 있고, 상기 기판의 법선 방향에서 보았을 때, 상기 산화물 반도체층 중, 상기 소스 전극 및 상기 드레인 전극으로 덮여 있지 않은 부분은, 제1 오목부 또는 제1 절결부를 갖는다.
어떤 실시 형태에 있어서, 상기 기판의 법선 방향에서 보아, 상기 채널 영역의 측면을 끼우는 상기 소스 전극과 상기 드레인 전극 사이의 거리를 L이라 하면, 상기 제1 오목부 또는 상기 제1 절결부의 채널 길이 방향의 길이 및 채널 폭 방향의 길이는, 각각 독립적으로, 0보다 크고 L/2 이하이다.
어떤 실시 형태에 있어서, 상기 산소를 포함하는 절연막은, SiO2로 형성되어 있다.
어떤 실시 형태에 있어서, 상기 기판의 법선 방향에서 보았을 때, 상기 소스 전극은 오목부를 갖고, 상기 드레인 전극은 상기 오목부 내에 있다.
어떤 실시 형태에 있어서, 상기 제1 콘택트 영역 및 상기 제2 콘택트 영역은 복수 있다.
어떤 실시 형태에 있어서, 상기 산화물 반도체층은, In, Ga 및 Zn을 포함한다.
본 발명에 의하면, 제조 공정의 수를 증대시키지 않고 제조가 가능하고, 또한, 광에 의해 TFT의 특성의 변화가 일어나기 어려운 반도체 장치가 제공된다.
도 1의 (a)는 본 발명에 의한 실시 형태에 있어서의 반도체 장치(100A)의 모식적인 평면도이며, 도 1의 (b)는 도 1의 (a)의 I-I' 선을 따른 반도체 장치(100A)의 모식적인 단면도이다.
도 2의 (a)는 특허문헌 4에 기재된 산화물 반도체 TFT의 게이트 전압(Vg)-드레인 전류(Id) 특성을 나타내는 그래프이며, 도 2의 (b)는 TFT(10A)의 게이트 전압(Vg)-드레인 전류(Id) 특성을 나타내는 그래프이다.
도 3의 (a)는 본 발명에 의한 다른 실시 형태에 있어서의 반도체 장치(100B)의 모식적인 평면도이며, 도 3의 (b)는 반도체 장치(100B')의 모식적인 평면도이다.
도 4는 TFT(10B)의 게이트 전압(Vg)-드레인 전류(Id) 특성을 나타내는 그래프이다.
도 5의 (a)는 본 발명에 의한 또 다른 실시 형태에 있어서의 반도체 장치(100C)의 모식적인 평면도이며, 도 5의 (b)는 도 5의 (a)의 II-II' 선을 따른 반도체 장치(100C)의 모식적인 단면도이다.
도 6은 TFT(10C)의 게이트 전압(Vg)-드레인 전류(Id) 특성을 나타내는 그래프이다.
도 7의 (a)는 본 발명에 의한 또 다른 실시 형태에 있어서의 반도체 장치(100D)의 모식적인 평면도이며, 도 7의 (b)는 도 7의 (a)의 III-III' 선을 따른 반도체 장치(100D)의 모식적인 단면도이다.
도 8의 (a)는 본 발명에 의한 실시 형태에 있어서의 반도체 장치가 갖는 게이트 단자(90A)의 모식적인 평면도이며, 도 8의 (b)는 본 발명에 의한 실시 형태에 있어서의 반도체 장치가 갖는 소스 단자(90B)의 모식적인 평면도이며, 도 8의 (c)는 도 8의 (a)의 A1-A1' 선을 따른 게이트 단자(90A)의 모식적인 단면도이며, 도 8의 (d)는 도 8의 (b)의 A2-A2' 선을 따른 소스 단자(90B)의 모식적인 단면도이다.
도면을 참조하여 본 발명에 의한 실시 형태에 있어서의 반도체 장치(TFT 기판)를 설명한다. 본 실시 형태에 있어서의 반도체 장치는, 예를 들어 액정 표시 장치에 사용되는 반도체 장치이다. 단, 본 발명은, 예시하는 실시 형태에 한정되지 않는다.
도 1의 (a)는, 본 발명에 의한 실시 형태에 있어서의 반도체 장치(100A)의 모식적인 평면도이다. 도 1의 (b)는, 도 1의 (a)의 I-I' 선을 따른 반도체 장치(100A)의 모식적인 단면도이다.
도 1의 (a) 및 도 1의 (b)에 도시한 바와 같이, 반도체 장치(100A)는, 제1 기판(예를 들어, 유리 기판)(1) 위에 형성된 TFT(10A)와, TFT(10A) 위에 형성된 보호층(7)을 갖는다. TFT(10A)는, 예를 들어 산화물 반도체 TFT이다. TFT(10A)는, 예를 들어 화소용 TFT이다. TFT(10A)는, 게이트 전극(2)과, 게이트 전극(2) 위에 형성된 게이트 절연층(3)과, 게이트 절연층(3) 위에 형성된 섬 형상의 산화물 반도체층(4)과, 산화물 반도체층(4) 위에 형성된 소스 전극(5) 및 드레인 전극(6)을 갖는다. 산화물 반도체층(4)은, 제1 콘택트 영역(4a)과, 제2 콘택트 영역(4b)과, 제1 콘택트 영역(4a)과 제2 콘택트 영역(4b) 사이에 위치하는 채널 영역(4c)을 갖는다. 소스 전극(5)은, 제1 콘택트 영역(4a)과 접하도록 형성되고, 드레인 전극(6)은, 제2 콘택트 영역(4b)과 접하도록 형성되어 있다. 산화물 반도체층(4)의 모든 측면은, 게이트 전극(2) 위에 있다. 제1 기판(1)에 수직이고, 또한, 제1 콘택트 영역(4a)을 채널 폭 방향[도 1의 (a) 중의 I-I'선에 수직인 방향]으로 가로지르는 단면에 있어서, 소스 전극(5)의 폭(w2)은 산화물 반도체층(4)의 폭(w1)보다 크다. 마찬가지로, 제1 기판(1)에 수직이고, 또한, 제2 콘택트 영역(4b)을 채널 폭 방향으로 가로지르는 단면에 있어서, 드레인 전극(6)의 폭(w4)은 산화물 반도체층(4)의 폭(w3)보다 크다. 또한, 소스 전극(5)은, 산화물 반도체층(4)의 표면 중, 제1 콘택트 영역(4a)과 제1 콘택트 영역(4a)의 채널 폭 방향에 있는 측면을 덮고 있다. 드레인 전극(6)은, 산화물 반도체층(4)의 표면 중, 제2 콘택트 영역(4b)과 제2 콘택트 영역(4b)의 채널 폭 방향에 있는 측면을 덮고 있다. 또한, 산화물 반도체층(4)의 표면 중, 채널 영역(4c)의 상면 및 채널 영역(4c)의 채널 폭 방향에 있는 측면을 제외한 모든 상면 및 측면은, 소스 전극(5) 또는 드레인 전극(6)에 의해 덮여 있다. 산화물 반도체층(4)의 표면 중, 채널 영역(4c)의 상면 및 채널 영역(4c)의 채널 폭 방향에 있는 측면은, 산소를 포함하는 절연막[예를 들어, 보호층(7)]에 의해 덮이고, 또한, 산소를 포함하는 절연막과 접촉하고 있다.
이와 같이, 산화물 반도체층(4)의 모든 측면이, 게이트 전극(2) 위에 있으면, 특허문헌 4에 개시되어 있는 차광막을 형성하지 않고, 제1 기판(1)의 TFT(10A) 측과는 반대측으로부터 입사되는 광을 차광하여, 그 광이 산화물 반도체층(4)에 닿기 어렵게 할 수 있다. 또한, 채널 영역(4c)의 표면 및 측면 이외의 영역을 소스 전극(5) 또는 드레인 전극(6)으로 덮고 있으므로, 제1 기판(1)의 TFT(10A) 측으로부터 입사된 광이, 예를 들어 액정 패널 내에서 난반사해도, 산화물 반도체층(4)에 닿기 어려워진다. 또한, 반도체 장치(100A)는, 특허문헌 4에 개시되어 있는 반도체 장치와 같이 차광막을 형성할 필요가 없기 때문에, 제조 공정의 수를 증대시키지 않고 제조할 수 있다.
도 2의 (a)는, 특허문헌 4에 기재된 TFT와 동일한 구성을 갖는 산화물 반도체 TFT[이하, TFT(50)이라고 한다]의 게이트 전압(Vg)-드레인 전류(Id) 곡선을 나타내는 그래프이며, 도 2의 (b)는, TFT(10A)의 게이트 전압(Vg)-드레인 전류(Id) 곡선을 나타내는 그래프이다. 도 2의 (a) 및 도 2의 (b)의 그래프에 있어서, 곡선 C1은, 어두운 환경 하에서, 각각의 TFT를 구동시켰을 때의 게이트 전압(Vg)-드레인 전류(Id) 곡선이며, 곡선 C2는, 밝은 환경 하(할로겐 광 조도:4klx)에 있어서, 각각의 TFT를 구동시켰을 때의 게이트 전압(Vg)-드레인 전류(Id) 곡선이다.
도 2의 (a)에 도시한 바와 같이, TFT(50)에서는, 밝은 환경 하에서 TFT를 구동시키면, 어두운 환경 하에서 TFT를 구동시킨 경우에 비하여, 오프 전류가 증대하여, 임계값 전압이 저전압측으로 시프트하고 있다. 한편, 도 2의 (b)로부터 알 수 있는 바와 같이, TFT(10A)에서는, 밝은 환경 하에서 TFT를 구동시켜도, TFT(50)보다 오프 전류는 증대시키지 않고, 임계값 전압이 저전압측으로 그다지 시프트하지 않는다. 즉, TFT(10A)는, TFT(10A)의 산화물 반도체층(4)에 광이 조사되기 어려운 구조를 가지므로, TFT의 특성이 변화하기 어렵다.
이와 같이, 반도체 장치(100A)는, 산화물 반도체층(4)에 광이 닿기 어려운 구조를 갖고 있으므로, 광에 의해 오프 전류가 증대되는 것이 억제되고, 또한, 임계값 전압이 저전압측으로 시프트하는 것도 억제되어 있다. 또한, 반도체 장치(100A)에서는, 게이트 전극(2), 소스 전극(5) 및 드레인 전극(6)을 사용해서 산화물 반도체층(4)을 차광하고 있으므로, 특허문헌 4에 개시되어 있는 반도체 장치와 같이 차광막을 별도로 설치할 필요가 없기 때문에, 제조 비용이 증대할 일도 없다.
게이트 전극(2), 소스 전극(5) 및 드레인 전극(6)은, 예를 들어 상층을 Al(알루미늄)층으로 하고, 하층을 Ti(티타늄)층으로 하는 적층 구조를 갖는다. 상층은, Al층 대신 Cu(구리)층이어도 좋다. 이밖에, 게이트 전극(2), 소스 전극(5) 및 드레인 전극(6)은, 예를 들어 Ti, Mo(몰리브덴), Ta(탄탈) 또는 Cr(크롬)층으로 형성되는 단층 구조를 가져도 좋다. 게이트 전극(2), 소스 전극(5) 및 드레인 전극(6)의 두께는, 예를 들어 100nm 이상 300nm 이하이다.
게이트 절연층(3) 및 보호층(7)은, 산소를 포함하는 절연막으로 형성되는 것이 바람직하다. 게이트 절연층(3) 및 보호층(7)이, 산소를 포함하는 절연막으로 형성되면, 산화물 반도체층(4)에 산소를 공급하고, 산화물 반도체층(4)의 산소 결손을 방지할 수 있다. 게이트 절연층(3) 및 보호층(7)은, 예를 들어 SiO2(이산화실리콘)로 형성되어 있다. 또한, 게이트 절연층(3) 및 보호층(7)은, SiNx(질화 실리콘)로 형성되어도 좋다. 또한, 게이트 절연층(3) 및 보호층(7)은, SiON(산질화 실리콘)으로 형성되어도 좋다. 또한, 게이트 절연층(3) 및 보호층(7)은, SiO2, SiNx 또는 SiON을 함유하는 적층 구조를 가져도 좋다. 또한, 보호층(7) 위에 감광성 유기 절연막을 형성해도 좋다. 게이트 절연층(3)의 두께는, 예를 들어 300nm 이상 400nm 이하이다. 보호층(7)의 두께는, 예를 들어 200nm 이상 300nm 이하이다. 또한, 산화물 반도체층(4) 위에 소스 전극(5) 및 드레인 전극(6)과 산화물 반도체층(4)을 전기적으로 접속시키는 콘택트 홀을 갖는 에치 스토퍼층을 형성해도 좋다. 이때, 에치 스토퍼층은, 예를 들어 SiO2로 형성된다.
산화물 반도체층(4)은, 예를 들어 In(인듐), Ga(갈륨) 및 Zn(아연)을 함유하는 아몰퍼스 산화물 반도체층(a-IGZO층)이다. 산화물 반도체층(4)은, 예를 들어 In 및 Zn을 갖고, Ga를 갖지 않는 아몰퍼스 산화물 반도체(a-IZO)층 또는, Zn을 갖고, In 및 Ga를 갖지 않는 아몰퍼스 산화물 반도체(a-ZnO)층이어도 좋다. 산화물 반도체층(4)의 두께는, 예를 들어 40nm 이상 60nm 이하이다.
이어서, 반도체 장치(100A)와 동일한 효과를 갖는 본 발명에 의한 다른 실시 형태에 있어서의 반도체 장치(100B 및 100C)를 설명한다. 반도체 장치(100A)와 공통되는 구성 요소에는, 동일한 참조 부호를 붙여, 설명의 중복을 피한다.
도 3의 (a)는, 반도체 장치(100B)가 갖는 TFT(10B)의 모식적인 평면도이다. 도 3의 (b)는, 반도체 장치(100B)의 개변예의 반도체 장치(100B')가 갖는 TFT(10B')의 모식적인 평면도이다. 또한, 도 3의 (a) 및 도 3의 (b)에 있어서, I-I' 선을 따른 단면도는 도 1의 (b)에 나타낸 단면도와 같다.
도 3의 (a)에 도시한 바와 같이, TFT(10B)의 산화물 반도체층(4)은, 제1 기판(1)(도시하지 않음)의 법선 방향에서 보았을 때, TFT(10A)의 산화물 반도체층(4) 중, 소스 전극(5) 및 드레인 전극(6)으로 덮여 있지 않은 부분의 산화물 반도체층(4)의 채널 방향과 직교하는 방향[도 1의 (a) 중의 I-I'선과 수직인 방향]의 측면에 오목부(9a 및 9b)가 형성된 구조를 갖는다. TFT(10B)는, 예를 들어 화소용 TFT이다. 오목부(9a 및 9b)는, 어느 한쪽만 형성되어도 좋다. 또한, 반도체 장치(100B)의 제조 프로세스에 있어서 우연히(의도적이 아니고), 오목부(9a 및 9b)가 형성되는 경우도 있다.
또한, 도 3의 (b)에 도시한 바와 같이, 상술한 오목부(9a 및 9b)를 형성하는 대신, 절결부(9a' 및 9b')를 형성해도 좋다. 구체적으로는, TFT(10B')의 산화물 반도체층(4)은, 제1 기판(1)(도시하지 않음)의 법선 방향에서 보았을 때, TFT(10A)의 산화물 반도체층(4) 중, 소스 전극(5) 및 드레인 전극(6)으로 덮여 있지 않은 부분의 산화물 반도체층(4)의 채널 방향과 직교하는 방향[도 1의 (a) 중의 I-I'선과 수직인 방향]의 측면에 절결부(9a' 및 9b')가 형성된 구조를 갖는다. 바꾸어 말하면, TFT(10B')의 산화물 반도체층(4)은, 제1 기판(1)(도시하지 않음)의 법선 방향에서 보았을 때, TFT(10A)의 산화물 반도체층(4) 중, 소스 전극(5) 및 드레인 전극(6)으로 덮여 있지 않은 부분의 산화물 반도체층(4)의 채널 방향과 직교하는 방향(I-I'선과 수직인 방향)의 측면에 볼록부(9a″ 및 9b″)를 갖는다. 또한, 절결부(9a' 및 9b')는, 볼록부(9a″ 및 9b″)와 소스 전극(5) 및 드레인 전극(6) 사이에 각각 형성된다. 절결부(9a' 및 9b')는, 어느 한쪽만 형성되어도 좋다. 또한, 도 3의 (b)에서는, 절결부(9a' 및 9b')는 각각 2개씩 형성되어 있으나, 절결부(9a')는 1개라도 좋고, 또한 절결부(9b')도 1개라도 좋다.
제1 기판(1)(도시하지 않음)의 법선 방향에서 보았을 때, 채널 영역(4c)의 측면을 끼우는 소스 전극(5)과 드레인 전극(6) 사이의 거리를 L이라 하면, 오목부(9a 및 9b) 또는 절결부(9a' 및 9b')의 채널 길이 방향(도 3의 (a), 도 3의 (b) 중의 I-I'선과 평행한 방향)의 길이 X1, X1'과, 오목부(9a 및 9b) 또는 절결부(9a' 및 9b')의 채널 폭 방향[도 3의 (a), 도 3의 (b) 중의 I-I'선과 수직인 방향]의 길이 Y1, Y1'는, 각각 독립적으로, 0보다 크고 L/2 이하인 것이 바람직하다.
이렇게 오목부(9a 및 9b) 또는 절결부(9a' 및 9b')를 형성하면, 제1 기판(1)(도시하지 않음)의 TFT(10B) 또는 TFT(10B')측으로부터 입사하여, 산화물 반도체층(4)에 닿는 광의 면적을 작게 할 수 있다. 그 결과, TFT(10A)보다도 광에 의한 TFT 특성의 변화가 더욱 발생하기 어렵다. 또한, 산화물 반도체층(4)과 보호층(7)의 접촉 면적이 커지므로, 예를 들어 산소를 포함하는 보호층(7)으로부터 산화물 반도체층(4)에의 산소의 공급량이 많아져서, 산화물 반도체층(4)의 산소 결손을 방지할 수 있다. 또한, 상술한 오목부(9a 및 9b) 및 절결부(9a' 및 9b') 각각의 길이 X1, X1', Y1, Y1'가, L/2보다도 커지면, TFT의 특성이 나빠질 우려가 있다.
도 4는, TFT(10B)의 게이트 전압(Vg)-드레인 전류(Id) 곡선을 나타내는 그래프이며, 도 4의 그래프에 있어서, 곡선 C1은, 어두운 환경 하에서, TFT(10B)를 구동했을 때의 게이트 전압(Vg)-드레인 전류(Id) 곡선이며, 곡선 C2는, 밝은 환경 하(할로겐 광 조도:4klx)에 있어서, TFT(10B)을 구동시켰을 때의 게이트 전압(Vg)-드레인 전류(Id) 곡선이다.
도 4로부터 알 수 있는 바와 같이, TFT(10B)도 TFT(10A)와 마찬가지로, 밝은 환경 하에서 TFT를 구동시켜도, TFT(50)[도 2의 (a) 참조]에 비해, 오프 전류는 증가하지 않고, 임계값 전압도 저전압측에 그다지 시프트하지 않는다. 또한, 오목부(9a 및 9b)가 형성되어 있는 TFT(10B) 쪽이 TFT(10A)[도 2의 (b) 참조]보다도, 오프 전류의 증가는 적고, 또한 임계값 전압의 저전압측에의 시프트도 작다.
이어서, 본 발명에 의한 또 다른 실시 형태에 있어서의 반도체 장치(100C)를 도 5를 참조하면서 설명한다.
도 5의 (a)는, 반도체 장치(100C)의 모식적인 평면도이다. 도 5의 (b)는, 도 5의 (a)의 II-II' 선을 따른 반도체 장치(100C)의 모식적인 단면도이다.
도 5의 (a) 및 도 5의 (b)에 도시한 바와 같이, 반도체 장치(100C)는, 제1 기판(예를 들어, 유리 기판)(1) 위에 형성된 TFT(10C)와, TFT(10C) 위에 형성된 보호층(7)을 갖는다. TFT(10C)는, 예를 들어 산화물 반도체 TFT이다. TFT(10C)는, 예를 들어 화소용 TFT이다. TFT(10C)는, 게이트 전극(2)과, 게이트 전극(2) 위에 형성된 게이트 절연층(3)과, 게이트 절연층(3) 위에 형성된 섬 형상의 산화물 반도체층(4)과, 산화물 반도체층(4) 위에 형성된 소스 전극(5) 및 드레인 전극(6)을 갖는다. 산화물 반도체층(4)의 모든 측면은, 게이트 전극(2) 위에 있다. 산화물 반도체층(4)은, 제1 콘택트 영역(4a)과, 제2 콘택트 영역(4b)과, 제1 콘택트 영역(4a)과 제2 콘택트 영역(4b) 사이에 위치하는 채널 영역(4c)을 갖는다. 또한, 제1 기판(1)의 법선 방향에서 보았을 때, 소스 전극(5)은 오목부(5a)를 갖는다. 드레인 전극(6)의 일부는, 오목부(5a) 내에 있다. 소스 전극(5)의 오목부(5a)는, 제1 콘택트 영역(4a)과 접하도록 형성되어 있고, 드레인 전극(6)은, 제2 콘택트 영역(4b)과 접하도록 형성되어 있다. 소스 전극(5)이, 오목부(5a)를 가지면, 채널 폭을 크게 할 수 있다. 산화물 반도체층(4)의 채널 영역(4c)의 표면 및 측면 이외의 영역은, 소스 전극(5) 및 드레인 전극(6)으로 덮여 있다. 이러한 구조를 가지면, 산화물 반도체층(4)의 광이 조사되는 영역의 면적을 작게 할 수 있다.
산화물 반도체층(4) 중, 소스 전극(5)의 오목부(5a) 및 드레인 전극(6)으로 덮여 있지 않은 영역의 산화물 반도체층(4)의 측면에, 오목부(9c 및 9d)가 형성되어 있다. 오목부(9c) 및 오목부(9d)는, 어느 한쪽만 형성되어도 좋다. 또한, 반도체 장치(100C)의 제조 프로세스에 있어서 우연히(의도적이 아니고) 오목부(9c 및 9d)가 형성되는 경우도 있다.
제1 기판(1)(도시하지 않음)의 법선 방향에서 보았을 때, 채널 영역(4c)의 측면을 끼우는 소스 전극(5)과 드레인 전극(6) 사이의 거리를 L이라 하면, 오목부(9c 및 9d)의 채널 길이 방향(II-II' 선과 평행한 방향)의 길이 X2 와 오목부(9c 및 9d)의 채널 폭 방향(II-II' 선과 수직인 방향)의 길이 Y2는, 각각 독립적으로, 0보다 크고 L/2 이하이다.
이렇게 오목부(9c 및 9d)를 형성하면, 제1 기판(1)(도시하지 않음)의 TFT(10C)측으로부터 입사하여, 산화물 반도체층(4)에 광이 조사되는 영역을 작게 할 수 있다. 그 결과, 오목부(9c 및 9d)가 형성되어 있지 않은 산화물 반도체 TFT에 비하여, 광에 의한 TFT 특성의 변화가 더욱 발생하기 어려워진다. 또한, 산화물 반도체층(4)과 보호층(7)의 접촉 면적이 커지므로, 예를 들어 산소를 포함하는 보호층(7)으로부터 산화물 반도체층(4)에의 산소 공급량이 많아져서, 산화물 반도체층(4)의 산소 결손을 방지할 수 있다. 또한, 상술한 오목부(9c 및 9d) 각각의 길이 X2, Y2가, L/2보다도 커지면, TFT의 특성이 나빠지는 경우가 있다.
도 6은, TFT(10C)의 게이트 전압(Vg)-드레인 전류(Id) 곡선을 나타내는 그래프이며, 도 6의 그래프에 있어서, 곡선 C1은, 어두운 환경 하에서, TFT(10C)를 구동시켰을 때의 게이트 전압(Vg)-드레인 전류(Id) 곡선이며, 곡선 C2는, 밝은 환경 하(할로겐 광 조도:4klx)에 있어서, TFT(10C)를 구동시켰을 때의 게이트 전압(Vg)-드레인 전류(Id) 곡선이다.
도 6으로부터 알 수 있는 바와 같이, TFT(10C)도 TFT(10A)와 마찬가지로, 밝은 환경 하에서 TFT를 구동시켜도, TFT(50)에 비해 오프 전류는 증가하지 않고, 임계값 전압도 저전압측으로 그다지 시프트하지 않는다. 또한, 오목부(9c 및 9d)가 형성되어 있는 TFT(10C)도 TFT(10B)(도 4 참조)와 마찬가지로, 오프 전류의 증가는 적고, 또한 임계값 전압의 저전압측에의 시프트도 작다.
이어서, 본 발명에 의한 또 다른 실시 형태에 있어서의 반도체 장치(100D)를 도 7을 참조하면서 설명한다.
도 7의 (a)는, 반도체 장치(100D)의 모식적인 평면도이다. 도 7의 (b)는, 도 7의 (a)의 III-III' 선을 따른 반도체 장치(100D)의 모식적인 단면도이다.
도 7의 (a) 및 도 7의 (b)에 도시한 바와 같이, 반도체 장치(100D)는, 제1 기판(1)(예를 들어, 유리 기판)과, 제1 기판 위에 형성된 TFT(10D)와, TFT(10D) 위에 형성된 보호층(7)을 갖는다. TFT(10D)는, 예를 들어 산화물 반도체 TFT이다. TFT(10D)는, 반도체 장치(100D)의 전기적 검사를 행할 때에 사용되는 검사 배선용의 TFT이다. 구체적으로는, 예를 들어 반도체 장치(100D)의 외주부에 검사용 배선을 배치하고, 높은 전압 및 높은 전류를 사용하여, 전기적 검사에 사용되는 전기 신호의 온/오프를 행하고, 반도체 장치(100D)의 전기적 검사를 행한다. TFT(10D)를 사용하여, 그 전기 신호의 온/오프의 전환을 행한다. 상술한 TFT(10A 내지 10C)는, 표시 영역에 형성되지만, 검사 배선용 TFT(10D)는, 예를 들어 표시 영역의 주변에 위치하는 주변 영역에 형성된다. TFT(10D)는, 게이트 전극(2)과, 게이트 전극(2) 위에 형성된 게이트 절연층(3)과, 게이트 절연층(3) 위에 형성된 섬 형상의 산화물 반도체층(4)과, 산화물 반도체층(4) 위에 형성된 소스 전극(5) 및 드레인 전극(6)을 갖는다. 산화물 반도체층(4)은, 제1 콘택트 영역(4a)과, 제2 콘택트 영역(4b)과, 제1 콘택트 영역(4a)과 제2 콘택트 영역(4b) 사이에 위치하는 채널 영역(4c)을 갖는다. 제1 콘택트 영역(4a) 및 제2 콘택트 영역(4b)은 복수 있다. 소스 전극(5) 및 드레인 전극(6)은, 빗살 모양 구조를 갖는다. 소스 전극(5)은, 제1 콘택트 영역(4a)과 접하도록 형성되어 있고, 드레인 전극(6)은, 제2 콘택트 영역(4b)과 접하도록 형성되어 있다. 산화물 반도체층(4)의 모든 측면은, 게이트 전극(2) 위에 있다. 이와 같이, 산화물 반도체층(4)의 모든 측면이, 게이트 전극(2) 위에 있으면, 특허문헌 4에 개시되어 있는 차광막을 형성하지 않고, 제1 기판(1)의 TFT(10D)측과는 반대측으로부터 입사되는 광을 차광하여, 그 광이 산화물 반도체층(4)에 닿지 않도록 할 수 있다.
제1 기판(1)에 수직이고, 또한, 제1 콘택트 영역(4a)을 채널 폭 방향[도 7의 (a) 중의 III-III'선에 수직인 방향]으로 가로지르는 단면에 있어서, 소스 전극(5)의 폭(w6)은 산화물 반도체층(4)의 폭(w5)보다 크다. 마찬가지로, 제1 기판(1)에 수직이고, 또한, 제2 콘택트 영역(4b)을 채널 폭 방향으로 가로지르는 단면에 있어서, 드레인 전극(6)의 폭(w7)은 산화물 반도체층(4)의 폭(w5)보다 크다. 또한, 소스 전극(5)은, 산화물 반도체층(4)의 표면 중, 제1 콘택트 영역(4a)과, 제1 콘택트 영역(4a)의 채널 폭 방향에 있는 측면을 덮고 있다. 드레인 전극(6)은, 산화물 반도체층(4)의 표면 중, 제2 콘택트 영역(4b)과 제2 콘택트 영역(4b)의 채널 폭 방향에 있는 측면을 덮고 있다. 또한, 산화물 반도체층(4)의 표면 중, 채널 영역(4c)의 상면 및 채널 영역(4c)의 채널 폭 방향에 있는 측면을 제외한 모든 상면 및 측면은, 소스 전극(5) 또는 드레인 전극(6)에 의해 덮여 있다. 산화물 반도체층(4)의 표면 중, 채널 영역(4c)의 상면 및 채널 영역(4c)의 채널 폭 방향에 있는 측면은, 산소를 포함하는 절연막(예를 들어, 보호층(7))에 의해 덮이고, 또한, 산소를 포함하는 절연막과 접촉하고 있다.
제1 기판(1)의 법선 방향에서 보았을 때, 산화물 반도체층(4) 중, 소스 전극(5) 및 드레인 전극(6)으로 덮여 있지 않은 부분의 산화물 반도체층(4)의 채널 방향과 직교하는 방향[도 7의 (a) 중의 III-III'선과 수직인 방향]의 측면에는, 오목부(9e 및 9f)가 형성되어 있다. 오목부(9e 및 9f)는, 어느 한쪽만 형성되어도 좋다. 또한, 반도체 장치(100D)의 제조 프로세스에 있어서 우연히(의도적이 아니고), 오목부(9e 및 9f)가 형성되는 경우도 있다.
제1 기판(1)의 법선 방향에서 보았을 때, 채널 영역(4c)의 측면을 끼우는 소스 전극(5)과 드레인 전극(6) 사이의 거리를 L이라 하면, 오목부(9e 및 9f)의 채널 길이 방향(도 7의 (a) 중의 III-III'선과 평행한 방향)의 길이 X3 및 채널 폭 방향(도 7의 (a) 중의 III-III'선과 수직인 방향)의 길이 Y3은, 각각 독립적으로, 0보다 크고 L/2 이하이다.
이렇게 오목부(9e 및 9f)를 형성하면, 제1 기판(1)의 TFT(10D)측으로부터 입사하여, 산화물 반도체층(4)에 닿는 광의 면적을 작게 할 수 있다. 그 결과, 광에 의한 TFT 특성의 변화가 더욱 발생하기 어려워진다. 또한, 산화물 반도체층(4)과 보호층(7)의 접촉 면적이 커지므로, 예를 들어 산소를 포함하는 보호층(7)으로부터 산화물 반도체층(4)에의 산소의 공급량이 많아져, 산화물 반도체층(4)의 산소 결손을 방지할 수 있다. 또한, 상술한 오목부(9e 및 9f) 각각의 길이 X3, Y3이, L/2보다도 커지면, TFT의 특성이 나빠질 우려가 있다.
이어서, 반도체 장치(100A 내지 100D)가 갖는 단자(90A 및 90B)에 대해서 도 8을 참조하면서 설명한다.
도 8의 (a)는, 단자(90A)의 모식적인 평면도이며, 도 8의 (b)는, 단자(90B)의 모식적인 평면도이다. 도 8의 (c)는, 단자(90A)의 모식적인 단면도이며, 도 8의 (d)는, 단자(90B)의 모식적인 단면도이다. 단자(90A 및 90B)는, 예를 들어 외부의 회로와 반도체 장치(100A 내지 100D)를 접속하는 단자이다.
도 8의 (a) 및 도 8의 (c)에 도시한 바와 같이, 단자(90A)는, 제1 기판(1) 위에 형성되어 있다. 단자(90A)는, 게이트 전극(2)과 같은 재료로 형성된 게이트 단자부(92)와, 게이트 단자부(92) 위에 형성된 게이트 절연층(3)과, 게이트 절연층(3) 위에 형성된 섬 형상의 산화물 반도체층(4)과, 산화물 반도체층(4) 위에 형성된 화소 전극부(98)를 갖는다. 산화물 반도체층(4)은 화소 전극부(98)와 접촉하고 있다. 화소 전극부(98)는, 게이트 절연층(3)에 형성된 콘택트 홀 내에서 게이트 단자부(92)에 전기적으로 접속되어 있다.
도 8의 (b) 및 도 8의 (d)에 도시한 바와 같이, 단자(90B)는, 제1 기판(1) 위에 형성되어 있다. 단자(90B)는, 소스 전극(5)과 같은 재료로 형성된 소스 단자부(95)와, 소스 단자부(95) 위에 형성된 화소 전극부(98)를 갖는다. 소스 단자부(95)는, 화소 전극부(98)에 전기적으로 접속되어 있다. 화소 전극부(98)는, 예를 들어 ITO(Indium Tin Oxide)로 형성되어 있다.
이상, 본 발명의 실시 형태에 의하면, 제조 공정의 수를 증대시키지 않고 제조가 가능하고, 또한, 광에 의해 TFT의 특성의 변화가 일어나기 어려운 반도체 장치가 제공된다.
<산업상 이용가능성>
본 발명의 적용 범위는 매우 넓어, TFT를 구비한 반도체 장치, 혹은, 그러한 반도체 장치를 갖는 모든 분야의 전자 기기에 적용하는 것이 가능하다. 예를 들어, 액티브 매트릭스형 액정 표시 장치나 유기 EL 표시 장치에 사용할 수 있다. 이러한 표시 장치는, 예를 들어 휴대 전화나 휴대 게임기의 표시 화면이나, 디지털 카메라의 모니터 등에 이용될 수 있다. 따라서, 액정 표시 장치나 유기 EL 표시 장치가 내장된 전자 기기 전부에 본 발명을 적용할 수 있다.
1: 기판
2: 게이트 전극
3: 게이트 절연층
4: 산화물 반도체층
4a: 제1 콘택트 영역
4b: 제2 콘택트 영역
4c: 채널 영역
5: 소스 전극
6: 드레인 전극
7: 보호층
10A: TFT
100A: 반도체 장치
w1 내지 w4: 폭

Claims (10)

  1. 반도체 장치로서,
    기판과,
    상기 기판 위에 형성된 게이트 전극과,
    상기 게이트 전극 위에 형성된 게이트 절연층과,
    상기 게이트 절연층 위에 형성되고, 제1 콘택트 영역 및 제2 콘택트 영역과, 상기 제1 콘택트 영역과 상기 제2 콘택트 영역 사이에 위치하는 채널 영역을 갖는 섬 형상의 산화물 반도체층과,
    상기 산화물 반도체층 위에, 상기 제1 콘택트 영역과 접하도록 형성된 소스 전극과,
    상기 산화물 반도체층 위에, 상기 제2 콘택트 영역과 접하도록 형성된 드레인 전극을 구비하고,
    상기 산화물 반도체층의 모든 측면은 상기 게이트 전극 위에 있고,
    상기 기판에 수직이고, 또한, 상기 제1 콘택트 영역을 채널 폭 방향으로 가로지르는 단면에 있어서, 상기 소스 전극의 폭은, 상기 산화물 반도체층의 폭보다 크고,
    상기 기판에 수직이고, 또한, 상기 제2 콘택트 영역을 채널 폭 방향으로 가로지르는 단면에 있어서, 상기 드레인 전극의 폭은, 상기 산화물 반도체층의 폭보다 큰, 반도체 장치.
  2. 제1항에 있어서,
    상기 소스 전극은, 상기 산화물 반도체층의 표면 중, 상기 제1 콘택트 영역과 상기 제1 콘택트 영역의 채널 폭 방향에 있는 측면을 덮고 있고,
    상기 드레인 전극은, 상기 산화물 반도체층의 표면 중, 상기 제2 콘택트 영역과 상기 제2 콘택트 영역의 채널 폭 방향에 있는 측면을 덮고 있는, 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 산화물 반도체층의 표면 중, 상기 채널 영역의 상면 및 상기 채널 영역의 채널 폭 방향에 있는 측면을 제외한 모든 상면 및 측면은, 상기 소스 전극 또는 상기 드레인 전극에 의해 덮여 있는, 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 산화물 반도체층의 표면 중, 상기 채널 영역의 상면 및 상기 채널 영역의 채널 폭 방향에 있는 측면은, 산소를 포함하는 절연막에 의해 덮이고, 또한, 상기 산소를 포함하는 절연막과 접촉하고 있고,
    상기 기판의 법선 방향에서 보았을 때, 상기 산화물 반도체층 중, 상기 소스 전극 및 상기 드레인 전극으로 덮여 있지 않은 부분은, 제1 오목부 또는 제1 절결부를 갖는, 반도체 장치.
  5. 반도체 장치로서,
    기판과,
    상기 기판 위에 형성된 게이트 전극과,
    상기 게이트 전극 위에 형성된 게이트 절연층과,
    상기 게이트 절연층 위에 형성되고, 제1 콘택트 영역 및 제2 콘택트 영역과, 상기 제1 콘택트 영역과 상기 제2 콘택트 영역 사이에 위치하는 채널 영역을 갖는 섬 형상의 산화물 반도체층과,
    상기 산화물 반도체층 위에, 상기 제1 콘택트 영역과 접하도록 형성된 소스 전극과,
    상기 산화물 반도체층 위에, 상기 제2 콘택트 영역과 접하도록 형성된 드레인 전극을 구비하고,
    상기 산화물 반도체층의 모든 측면은 상기 게이트 전극 위에 있고,
    상기 산화물 반도체층의 상기 채널 영역의 표면 및 측면 이외의 영역은, 상기 소스 전극 및 상기 드레인 전극으로 덮여 있고,
    상기 산화물 반도체층 중, 상기 소스 전극 및 상기 드레인 전극으로 덮여 있지 않은 영역은, 산소를 포함하는 절연막에 의해 덮이고, 또한, 상기 산소를 포함하는 절연막과 접촉하고 있고,
    상기 기판의 법선 방향에서 보았을 때, 상기 산화물 반도체층 중, 상기 소스 전극 및 상기 드레인 전극으로 덮여 있지 않은 부분은, 제1 오목부 또는 제1 절결부를 갖는, 반도체 장치.
  6. 제4항 또는 제5항에 있어서, 상기 기판의 법선 방향에서 보아, 상기 채널 영역의 측면을 끼우는 상기 소스 전극과 상기 드레인 전극 사이의 거리를 L이라 하면, 상기 제1 오목부 또는 상기 제1 절결부의 채널 길이 방향의 길이 및 채널 폭 방향의 길이는, 각각 독립적으로, 0보다 크고 L/2 이하인, 반도체 장치.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 산소를 포함하는 절연막은, SiO2로 형성되어 있는, 반도체 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 기판의 법선 방향에서 보았을 때, 상기 소스 전극은 오목부를 갖고, 상기 드레인 전극은 상기 오목부 내에 있는, 반도체 장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 콘택트 영역 및 상기 제2 콘택트 영역은 복수인, 반도체 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 산화물 반도체층은, In, Ga 및 Zn을 포함하는, 반도체 장치.
KR1020137018633A 2011-01-13 2012-01-05 반도체 장치 KR101645785B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011004475 2011-01-13
JPJP-P-2011-004475 2011-01-13
PCT/JP2012/050078 WO2012096208A1 (ja) 2011-01-13 2012-01-05 半導体装置

Publications (2)

Publication Number Publication Date
KR20140003470A true KR20140003470A (ko) 2014-01-09
KR101645785B1 KR101645785B1 (ko) 2016-08-04

Family

ID=46507108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137018633A KR101645785B1 (ko) 2011-01-13 2012-01-05 반도체 장치

Country Status (6)

Country Link
US (2) US20140014951A1 (ko)
JP (1) JP5351343B2 (ko)
KR (1) KR101645785B1 (ko)
CN (1) CN103299431B (ko)
TW (1) TWI588996B (ko)
WO (1) WO2012096208A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912080B2 (en) * 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI627750B (zh) 2012-09-24 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI608616B (zh) * 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
TWI677989B (zh) * 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2015097586A1 (en) * 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
CN106663697B (zh) * 2015-03-27 2019-11-12 堺显示器制品株式会社 薄膜晶体管及显示面板
TWI562120B (en) * 2015-11-11 2016-12-11 Au Optronics Corp Pixel circuit
WO2017218676A1 (en) * 2016-06-15 2017-12-21 Altair Engineering, Inc. Digital card management
CN207183274U (zh) * 2017-10-13 2018-04-03 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223254A (ja) * 2004-02-09 2005-08-18 Sharp Corp 薄膜トランジスタ
JP2007115902A (ja) 2005-10-20 2007-05-10 Canon Inc アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007150157A (ja) 2005-11-30 2007-06-14 Toppan Printing Co Ltd 薄膜トランジスタ
JP2008192715A (ja) * 2007-02-02 2008-08-21 Ips Alpha Technology Ltd 表示装置およびその製造方法
JP2009224354A (ja) 2008-03-13 2009-10-01 Sony Corp 薄膜トランジスタおよび表示装置
JP2010098305A (ja) 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置
JP2010211086A (ja) * 2009-03-12 2010-09-24 Hitachi Displays Ltd 液晶表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614731A (en) * 1993-03-15 1997-03-25 Kabushiki Kaisha Toshiba Thin-film transistor element having a structure promoting reduction of light-induced leakage current
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
JP3420201B2 (ja) * 1999-12-22 2003-06-23 日本電気株式会社 液晶表示装置
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005317851A (ja) * 2004-04-30 2005-11-10 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101375406B (zh) * 2006-01-30 2010-09-29 夏普株式会社 薄膜晶体管和具备该薄膜晶体管的有源矩阵基板以及显示装置
JP4348644B2 (ja) * 2006-09-26 2009-10-21 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器
KR101906751B1 (ko) * 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
CN102473734B (zh) * 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR101350751B1 (ko) * 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223254A (ja) * 2004-02-09 2005-08-18 Sharp Corp 薄膜トランジスタ
JP2007115902A (ja) 2005-10-20 2007-05-10 Canon Inc アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007150157A (ja) 2005-11-30 2007-06-14 Toppan Printing Co Ltd 薄膜トランジスタ
JP2008192715A (ja) * 2007-02-02 2008-08-21 Ips Alpha Technology Ltd 表示装置およびその製造方法
JP2009224354A (ja) 2008-03-13 2009-10-01 Sony Corp 薄膜トランジスタおよび表示装置
JP2010098305A (ja) 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置
JP2010211086A (ja) * 2009-03-12 2010-09-24 Hitachi Displays Ltd 液晶表示装置

Also Published As

Publication number Publication date
TW201234600A (en) 2012-08-16
US20140014951A1 (en) 2014-01-16
JPWO2012096208A1 (ja) 2014-06-09
WO2012096208A1 (ja) 2012-07-19
US20160197199A1 (en) 2016-07-07
CN103299431A (zh) 2013-09-11
JP5351343B2 (ja) 2013-11-27
CN103299431B (zh) 2016-06-15
KR101645785B1 (ko) 2016-08-04
TWI588996B (zh) 2017-06-21

Similar Documents

Publication Publication Date Title
KR101645785B1 (ko) 반도체 장치
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
KR102090159B1 (ko) 표시 패널 및 이의 제조 방법
KR102258374B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법
US9153600B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20150075512A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101993283B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판
JP6050379B2 (ja) 表示装置
KR101555113B1 (ko) 반도체 장치 및 그 제조방법 그리고 표시장치
KR101601059B1 (ko) 횡전계 방식 액정표시장치
KR102020353B1 (ko) 표시 장치 및 이의 제조 방법
KR101345047B1 (ko) 액티브 매트릭스 기판, 표시 장치 및 액티브 매트릭스 기판의 제조 방법
US9159867B2 (en) Array substrate, manufacturing method thereof, and display device
KR101389923B1 (ko) 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법
CN116565027A (zh) 制造薄膜晶体管的方法
CN104752437A (zh) 制造薄膜晶体管阵列基板的方法
KR20160090233A (ko) 디스플레이 디바이스
WO2014054558A1 (ja) 半導体装置及び表示装置
US10600817B2 (en) Thin film transistor and flat display device
CN110534533B (zh) 显示面板
CN114823914A (zh) 阵列基板及其制作方法、显示面板
CN110571227B (zh) 显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)