JP2019068097A

JP2019068097A - 半導体装置

Info

Publication number: JP2019068097A
Application number: JP2018240422A
Authority: JP
Inventors: 裕一渡邊; Yuichi Watanabe; 普司大野; Hiroshi Ono
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-11-15
Filing date: 2018-12-24
Publication date: 2019-04-25
Also published as: JP2018014527A; JP6216616B2; US20140131701A1; JP2021002679A; TWI608616B; WO2014077207A1; TW201427011A; JP2014116591A; US9040984B2; JP6460608B2

Abstract

【課題】ゲート絶縁膜の絶縁耐圧を高めることで、高い信頼性を得ることができる半導体装置。【解決手段】絶縁表面上の酸化物半導体膜と、酸化物半導体膜上の一対の第１導電膜と、酸化物半導体膜、及び一対の第１導電膜上において順に積層された第１絶縁膜乃至第３絶縁膜と、第１絶縁膜乃至第３絶縁膜上において、酸化物半導体膜と重なる第２導電膜と、を有し、第１絶縁膜及び第３絶縁膜は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、または酸化窒化アルミニウムを含み、第２絶縁膜は、酸化ガリウム、酸化ジルコニウム、または酸化ハフニウムを含む半導体装置。【選択図】図１

Description

半導体装置、特に酸化物半導体を用いた半導体装置に関する。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）などの電子デバイスに広く応用され
ている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られ
ているが、その他の材料として酸化物半導体が注目されている。

例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含むアモルファス
酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物）からなる半導体薄膜を用いたトラ
ンジスタが開示されている（特許文献１参照）。特に、酸化物半導体膜中のインジウムの
含有量を多くすることにより、当該酸化物半導体膜を用いたトランジスタの移動度を高く
することができる。

特開２００６−１６５５２９号公報

しかしながら、インジウムを含む酸化物半導体膜上に、ゲート絶縁膜に一般的に用いられ
る、シリコンを含む絶縁膜を設けると、酸化物半導体膜に含まれていたインジウムが絶縁
膜中に拡散することがある。そして、シリコンを含むゲート絶縁膜にインジウムが拡散す
ると、ゲート絶縁膜の絶縁耐圧が低下し、それによって、当該ゲート絶縁膜を用いたトラ
ンジスタの信頼性が低下する。

上述したような技術的背景のもと、本発明の一態様では、ゲート絶縁膜の絶縁耐圧を高め
ることで、高い信頼性を得ることができる半導体装置の提供を、課題の一つとする。

上述の課題を解決するため、本発明の一態様では、酸化物半導体膜にチャネル形成領域を
有するトランジスタのゲート絶縁膜の材料として、インジウムなどの、酸化物半導体に含
まれる金属が混入しても、十分に高い絶縁耐圧を維持することができる金属酸化物を用い
る。上記金属酸化物として、酸化ガリウム、酸化ジルコニウム、または酸化ハフニウムな
どが望ましい。

さらに、本発明の一態様では、金属酸化物を含む絶縁膜と、ゲート電極、ソース電極また
はドレイン電極として機能する、金属を含む導電膜との間に、金属酸化物を含む絶縁膜か
ら上記導電膜への酸素の引き抜きを抑止することができる絶縁膜（以下、保護膜と呼ぶ）
を設ける。具体的に、本発明の一態様では、ゲート絶縁膜が、第１保護膜と、金属酸化物
を含む絶縁膜と、第２保護絶縁膜とが、順に積層された構造を有する。

本発明の一態様により、ゲート絶縁膜の絶縁耐圧を高め、高い信頼性を有する半導体装置
を提供することができる。

半導体装置の一形態を説明する平面図および断面図。半導体装置の作製方法の一形態を説明する断面図。半導体装置の一形態を説明する断面図。トランジスタの構成を説明する平面図および断面図。半導体装置の一形態を説明する平面図および断面図。半導体表示装置の構成を示す図。半導体表示装置の構成を示す図。半導体装置の断面図。電子機器の図。ＳＩＭＳ分析の結果を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、本発明は、集積回路、ＲＦタグ、半導体表示装置など、トランジスタを用いたあら
ゆる半導体装置を、その範疇に含む。なお、集積回路には、マイクロプロセッサ、画像処
理回路、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）、マイクロコン
トローラを含むＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉ
ｔ）、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）やＣ
ＰＬＤ（ＣｏｍｐｌｅｘＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒ
ａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）が、その範疇に含まれる。また、半導体表
示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に
備えた発光装置、電子ペーパー、ＤＭＤ（ＤｉｇｉｔａｌＭｉｃｒｏｍｉｒｒｏｒＤ
ｅｖｉｃｅ）、ＰＤＰ（ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ）、ＦＥＤ（Ｆｉｅ
ｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ）など、半導体膜を用いた回路素子を駆動回路
に有している半導体表示装置が、その範疇に含まれる。

（実施の形態１）
〈トランジスタの構造例１〉
図１を用いて、本発明の一態様に係る半導体装置が有する、トランジスタの構成例につい
て説明する。図１（Ａ）は、トランジスタ１００の上面図である。また、図１（Ｂ）は、
図１（Ａ）に示したトランジスタ１００の、鎖線Ａ１−Ａ２における断面図に相当し、図
１（Ｃ）は、鎖線Ａ３−Ａ４における断面図に相当する。ただし、図１（Ａ）では、トラ
ンジスタ１００のレイアウトを明確にするために、ゲート絶縁膜を含む各種絶縁膜を省略
した上面図を示す。

図１に示すトランジスタ１００は、絶縁膜１２０が形成された基板１０１上に、酸化物半
導体を含む半導体膜１０２と、半導体膜１０２に接するように半導体膜１０２上に位置し
、一方がソース電極、他方がドレイン電極としての機能を有する、導電膜１０３ａ及び導
電膜１０３ｂと、半導体膜１０２、導電膜１０３ａ及び導電膜１０３ｂ上のゲート絶縁膜
１０４と、ゲート絶縁膜１０４上において半導体膜１０２と重なるように位置し、ゲート
電極としての機能を有する導電膜１０５と、を有する。

図１（Ｂ）及び図１（Ｃ）では、トランジスタ１００上に絶縁膜１０６が設けられている
構成を例示している。トランジスタ１００は、絶縁膜１０６をその構成要素に含んでいて
も良い。

また、図１では、絶縁膜１２０は必ずしも設ける必要はない。ただし、絶縁膜１２０を基
板１０１と半導体膜１０２の間に設けることで、基板１０１にアルカリ金属またはアルカ
リ土類金属などの不純物が含まれていたときに、当該不純物が半導体膜１０２に混入する
のを防ぐことができる。アルカリ金属またはアルカリ土類金属は、酸化物半導体と結合し
てキャリアを生成する場合があるため、絶縁膜１２０を設けることで、上記キャリアによ
ってトランジスタ１００のオフ電流が大きくなるのを防ぐことができる。

そして、本発明の一態様では、ゲート絶縁膜１０４が、順に積層された保護膜１０４ａと
、金属酸化物を含む絶縁膜１０４ｂと、保護膜１０４ｃとを少なくとも有する。すなわち
、ゲート絶縁膜１０４は、絶縁膜１０４ｂが保護膜１０４ａと保護膜１０４ｃに挟まれた
構造を有する。そのため、トランジスタ１００では、絶縁膜１０４ｂと導電膜１０３ａ及
び導電膜１０３ｂの間に保護膜１０４ａが存在しており、絶縁膜１０４ｂは導電膜１０３
ａ及び導電膜１０３ｂに接していない。また、トランジスタ１００では、絶縁膜１０４ｂ
と導電膜１０５の間に保護膜１０４ｃが存在しており、絶縁膜１０４ｂは導電膜１０５に
接していない。

絶縁膜１０４ｂは、半導体膜１０２に含まれるインジウムなどの金属が少量混入したとし
ても、十分に高い絶縁耐圧を維持することができる金属酸化物を用いる。上記金属酸化物
として、例えば、酸化ガリウム、酸化ジルコニウム、または酸化ハフニウムを含む金属酸
化物が望ましい。また、Ｇａ−Ｚｎ系酸化物のように、ガリウム、ジルコニウム、または
ハフニウムに加えて、亜鉛を含む酸化物であっても良い。上記構成を有する絶縁膜１０４
ｂをゲート絶縁膜１０４に用いることで、保護膜１０４ａまたは保護膜１０４ｃを介して
インジウムなどの金属が、絶縁膜１０４ｂに混入しても、絶縁膜１０４ｂの絶縁耐圧が低
下するのを防ぐことができる。

また、保護膜１０４ａ及び保護膜１０４ｃには、絶縁膜１０４ｂに含まれる酸素が、導電
膜１０３ａ、導電膜１０３ｂ、または導電膜１０５によって引き抜かれるのを防ぐことが
できる絶縁膜を用いる。例えば、保護膜１０４ａ及び保護膜１０４ｃとして、酸化珪素、
窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化窒化アルミニウムなど
を含む絶縁膜を用いることができる。

なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が
多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を
指す。

金属酸化物を含む絶縁膜１０４ｂは、酸素の含有量が低下すると酸素欠損量が増加するた
め、酸素欠損により生成されるドナーの数も増え、絶縁耐圧が低下しやすくなる。しかし
、本発明の一態様では、絶縁膜１０４ｂと導電膜１０３ａ及び導電膜１０３ｂの間に保護
膜１０４ａを設け、絶縁膜１０４ｂと導電膜１０５の間に保護膜１０４ｃを設けることで
、絶縁膜１０４ｂに含まれる酸素が引き抜かれるのを防ぐことができ、上記絶縁膜１０４
ｂの絶縁耐圧が低下するのを防ぐことができる。

したがって、本発明の一態様では、ゲート絶縁膜１０４が、順に積層された保護膜１０４
ａと、絶縁膜１０４ｂと、保護膜１０４ｃとを少なくとも有することで、酸化珪素膜など
、インジウムの混入により絶縁耐圧が低下する絶縁膜だけでゲート絶縁膜が構成されてい
るトランジスタに比べて、絶縁耐圧の高いトランジスタ１００を得ることができる。

また、酸化ガリウム、酸化ジルコニウム、及び酸化ハフニウムは、酸化珪素よりも比誘電
率が高いため、トランジスタ１００の微細化に伴い、ゲート絶縁膜を介してゲート電極と
半導体膜の間に流れる電流（リーク電流）が増加するのを抑えることができる。特に、酸
化ジルコニウム及び酸化ハフニウムは酸化珪素に比べて比誘電率が著しく高いため、酸化
珪素膜だけでゲート絶縁膜が構成されているトランジスタに比べて、微細化に伴うリーク
電流の増加を抑制する効果が高い。

〈トランジスタの作製方法〉
次いで、トランジスタ１００の作製方法の一例について、図２を用いて説明する。

基板１０１は、後の作製工程における処理温度に対して、耐熱性を有する基板を用いる。
例えば、基板１０１として、ガラス基板、セラミック基板、石英基板、サファイア基板な
どを用いることができる。また、珪素や炭化珪素などの単結晶半導体基板、多結晶半導体
基板、珪素ゲルマニウムなどの化合物半導体基板、ＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎ
ｓｕｌａｔｏｒ）基板などを用いることも可能である。或いは、既に半導体素子が設けら
れた基板を、基板１０１として用いてもよい。

絶縁膜１２０は、基板１０１に含まれる不純物が、後に形成される半導体膜１０２に混入
するのを防ぐ機能を有する他、半導体膜１０２に酸素を供給する機能をも有する。よって
、絶縁膜１２０の材料は酸化物であることが望ましく、例えば、酸化アルミニウム、酸化
マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化ガリウム、酸化ゲルマニウ
ム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウ
ムおよび酸化タンタルなどを用いることができる。絶縁膜１２０は、プラズマＣＶＤ（Ｃ
ｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法またはスパッタリング法等によ
り、形成することができる。

また、絶縁膜１２０に、イオン注入法、イオンドーピング法、プラズマイマージョンイオ
ンインプランテーション法などを用いて酸素を注入してもよい。酸素を注入することによ
って、絶縁膜１２０に、化学量論的組成よりも多くの酸素を、含有させることができる。

次に、絶縁膜１２０上に酸化物半導体膜を形成し、選択的にエッチングを行うことで、半
導体膜１０２を形成する（図２（Ａ）参照）。

半導体膜１０２として用いることのできる酸化物半導体は、少なくともインジウム（Ｉｎ
）もしくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが
好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らす
ため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アル
ミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーと
しては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐ
ｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（
Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウ
ム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある
。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化
物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化
物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯと
も表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚ
ｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ
系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系
酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化
物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物
、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、
Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉ
ｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ
−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚ
ｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ
−Ｈｆ−Ａｌ−Ｚｎ系酸化物等がある。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ
：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸
化物を用いるとよい。

また、半導体膜１０２に用いる酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化
物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結
晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎ
ｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをい
う。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。

微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶
ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−Ｏ
Ｓ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う
。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔ
ｒｏｎＭｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結
晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡ
ＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有して
いることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜
の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

ＣＡＡＣ−ＯＳ膜で構成された酸化物半導体膜は、スパッタリング法によっても作製する
ことができる。スパッタリング法によってＣＡＡＣ−ＯＳ膜を得るには酸化物半導体膜の
堆積初期段階において六方晶の結晶が形成されるようにすることと、当該結晶を種として
結晶が成長されるようにすることが肝要である。そのためには、ターゲットと基板の距離
を広くとり（例えば、１５０ｍｍ〜２００ｍｍ程度）、基板加熱温度を１００℃〜５００
℃、好適には２００℃〜４００℃、さらに好適には２５０℃〜３００℃にすると好ましい
。また、これに加えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導
体膜を熱処理することで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復すること
ができる。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ
−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットにつ
いて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定のｍｏｌ数比で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇ
ａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここ
で、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末が、
２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である
。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ター
ゲットによって適宜変更すればよい。

なお、半導体膜１０２を構成する酸化物半導体膜に水素が多量に含まれると、酸化物半導
体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じやす
い。そして、電子が生じることで、トランジスタのしきい値電圧がマイナス方向にシフト
してしまう。そこで、絶縁膜１２０上に酸化物半導体膜を形成した後、エッチングにより
半導体膜１０２を形成する前に、第１の加熱処理を行うこがと好ましい。第１の加熱処理
は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性
ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。第
１の加熱処理により、酸化物半導体膜から水素または水分を除去し、絶縁膜１２０に含ま
れる酸素が酸化物半導体膜に供給されることで酸素欠損を補填することができる。また、
第１の加熱処理により、酸化物半導体膜の結晶性を高めることができる。なお、第１の加
熱処理は、不活性ガス雰囲気で加熱処理した後に、酸化性ガスを１０ｐｐｍ以上含む雰囲
気で行ってもよい。上記構成により、酸化物半導体膜への酸素の供給量をより高め、酸素
欠損量をより減少させることができる。

なお、第１の加熱処理は、エッチングにより半導体膜１０２を形成した後に、行われても
良い。

このように、水素または水分が除去され、酸素欠損が補填されることによって高純度化さ
れた半導体膜１０２は、ｉ型（真性）またはｉ型に限りなく近い。そのため、高純度化さ
れた半導体膜１０２にチャネル形成領域を有するトランジスタ１００は、オフ電流が著し
く小さく、信頼性が高い。

具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオ
フ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１
０^６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧
（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナ
ライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。
この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下で
あることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または
容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定
を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル
形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ
電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの
場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従っ
て、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電
流が、結晶性を有する珪素を用いたトランジスタに比べて著しく小さい。

次に、半導体膜１０２上に導電膜を形成した後、当該導電膜をエッチング等により所望の
形状に加工することで、ソース電極またはドレイン電極としての機能を有する導電膜１０
３ａ及び導電膜１０３ｂを形成する（図２（Ｂ）参照）。導電膜１０３ａ及び導電膜１０
３ｂは、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネ
オジム、スカンジウム、ニオブ等の金属材料を用いた導電膜、これら金属材料を主成分と
する合金材料を用いた導電膜を用いることができる。

次に、絶縁膜１２０、半導体膜１０２、導電膜１０３ａおよび導電膜１０３ｂ上に、保護
膜１０４ａ、絶縁膜１０４ｂ、及び保護膜１０４ｃを順に積層するように形成することで
、ゲート絶縁膜１０４を形成する（図２（Ｃ）参照）。

具体的に、保護膜１０４ａまたは保護膜１０４ｃとして、酸化珪素、窒化珪素、酸化窒化
珪素、窒化酸化珪素、酸化アルミニウム、酸化窒化アルミニウムなどを含む絶縁膜を用い
ることができる。保護膜１０４ａ及び保護膜１０４ｃは、スパッタリング法、またはＣＶ
Ｄ法などを適宜用いて形成することができる。

また、絶縁膜１０４ｂには、半導体膜１０２に含まれるインジウムなどの金属が少量混入
したとしても、十分に高い絶縁耐圧を維持することができる金属酸化物を用いる。上記金
属酸化物として、例えば、酸化ガリウム、酸化ジルコニウム、または酸化ハフニウムなど
が望ましい。また、Ｇａ−Ｚｎ系酸化物のように、ガリウム、ジルコニウム、またはハフ
ニウムに加えて、亜鉛を含む酸化物であっても良い。

絶縁膜１０４ｂは、スパッタリング法、またはＣＶＤ法などを適宜用いて形成することが
できる。

そして、保護膜１０４ａ、絶縁膜１０４ｂ、及び保護膜１０４ｃは、大気にさらすことな
く連続的に形成することが、各膜どうしの界面に不純物が混入するのを防ぐことができる
ので、好ましい。

例えば、酸化珪素を用いて保護膜１０４ａを、酸化ガリウムを用いて絶縁膜１０４ｂを、
酸化珪素を用いて保護膜１０４ｃを形成する場合の、具体的な作製方法の一例について述
べる。まず、酸化珪素をターゲットして用い、酸素の流量５０ｓｃｃｍ、成膜圧力０．４
Ｐａ、１３．５６ＭＨｚであるＲＦ電源の電力を１．５ｋＷ、基板温度１００℃、基板と
ターゲット間の距離を６０ｍｍとし、スパッタリング法を用いて酸化珪素を含む膜厚１０
ｎｍの保護膜１０４ａを形成する。次いで、酸化ガリウムをターゲットして用い、酸素の
流量５０ｓｃｃｍ、成膜圧力０．４Ｐａ、１３．５６ＭＨｚであるＲＦ電源の電力を１ｋ
Ｗ、基板温度３５０℃、基板とターゲット間の距離を６０ｍｍとし、スパッタリング法を
用いて酸化ガリウムを含む膜厚１００ｎｍの絶縁膜１０４ｂを形成する。次いで、酸化珪
素をターゲットして用い、酸素の流量５０ｓｃｃｍ、成膜圧力０．４Ｐａ、１３．５６Ｍ
ＨｚであるＲＦ電源の電力を１．５ｋＷ、基板温度１００℃、基板とターゲット間の距離
を６０ｍｍとし、スパッタリング法を用いて酸化珪素を含む膜厚１０ｎｍの保護膜１０４
ｃを形成する。上記作製方法により、ゲート絶縁膜１０４を形成することができる。

そして、導電膜１０３ａ、導電膜１０３ｂ、または、後に形成される導電膜１０５によっ
て、絶縁膜１０４ｂから酸素が引き抜かれるのを防ぐためには、保護膜１０４ａ及び保護
膜１０４ｃの膜厚は、５ｎｍ以上、より好ましくは１０ｎｍ以上であることが望ましい。
また、ゲート絶縁膜１０４の耐圧性を確保するためには、絶縁膜１０４ｂの膜厚は５ｎｍ
以上、より好ましくは１０ｎｍ以上であることが望ましい。そして、ゲート絶縁膜１０４
の膜厚は、１５ｎｍ以上５００ｎｍ以下、好ましくは３０ｎｍ以上３００ｎｍ以下となる
ように、保護膜１０４ａ、絶縁膜１０４ｂ、及び保護膜１０４ｃの膜厚を、それぞれ定め
れば良い。

次いで、第２の加熱処理を行うことが好ましい。第２の加熱処理は、第１の加熱処理と同
様の条件で行うことができる。第２の加熱処理により、半導体膜１０２から、さらに水素
や水などの不純物を除去することができる。また、ゲート絶縁膜１０４膜中から、水素、
水分等を除去することができ、緻密なゲート絶縁膜１０４を形成することができる。なお
、第２の加熱処理は、導電膜１０３ａ及び導電膜１０３ｂを形成した後、ゲート絶縁膜１
０４を形成する前に行っても良い。

次いで、ゲート絶縁膜１０４上に、スパッタリング法などにより導電膜を形成した後、当
該導電膜をエッチング等により所望の形状に加工することで、ゲート電極としての機能を
有する導電膜１０５を形成する。導電膜１０５としては、アルミニウム、チタン、クロム
、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀
、タンタル、タングステン、またはこれらを主成分とする合金材料を用いることができる
。

次いで、ゲート絶縁膜１０４、および導電膜１０５上に、絶縁膜１０６を形成する（図２
（Ｄ）参照）。絶縁膜１０６としては、酸素の拡散または移動が少ない材料を用いると良
い。また、絶縁膜１０６は、水素の含有量が少ない材料を用いると良い。絶縁膜１０６中
の水素の含有量としては、好ましくは５×１０^１９ｃｍ^−３未満、さらに好ましくは５×
１０^１８ｃｍ^−３未満とする。絶縁膜１０６中の水素の含有量を上記数値とすることによ
って、トランジスタ１００のオフ電流を低くすることができる。

例えば、絶縁膜１０６としては、窒化珪素膜、窒化酸化珪素膜を用いるとよい。また、絶
縁膜１０６は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用い
て形成することができる。とくに、絶縁膜１０６は、スパッタリング法を用いて窒化珪素
膜を形成すると、膜中の水、水素の含有量が少ないため、好ましい。

以上の工程により、図１に示すトランジスタ１００を作製することができる。

〈半導体膜の構造について〉
次いで、半導体膜１０２の構造の一例について、詳しく述べる。

半導体膜１０２は、単数の酸化物半導体膜で構成されているとは限らず、積層された複数
の酸化物半導体膜で構成されていても良い。半導体膜１０２が、酸化物半導体膜１０２ａ
乃至酸化物半導体膜１０２ｃで構成されている場合の、トランジスタ１００の構成例を、
図３に示す。

図３（Ａ）に示すトランジスタ１００において、酸化物半導体膜１０２ａ乃至酸化物半導
体膜１０２ｃは、絶縁膜１２０側から順に積層されている。

そして、酸化物半導体膜１０２ａ及び酸化物半導体膜１０２ｃは、酸化物半導体膜１０２
ｂを構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギ
ーが酸化物半導体膜１０２ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以
上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４
ｅＶ以下、真空準位に近い酸化物膜である。さらに、酸化物半導体膜１０２ｂは、少なく
ともインジウムを含むと、キャリア移動度が高くなるため好ましい。

上記構成をトランジスタ１００が有する場合、ゲート電極としての機能を有する導電膜１
０５に電圧を印加することで、半導体膜１０２に電界が加わると、半導体膜１０２のうち
、伝導帯下端のエネルギーが小さい酸化物半導体膜１０２ｂにチャネル領域が形成される
。即ち、酸化物半導体膜１０２ｂとゲート絶縁膜１０４との間に酸化物半導体膜１０２ｃ
が設けられていることによって、ゲート絶縁膜１０４と離隔している酸化物半導体膜１０
２ｂに、チャネル領域を形成することができる。

また、酸化物半導体膜１０２ｃは、酸化物半導体膜１０２ｂを構成する金属元素の少なく
とも１つをその構成要素に含むため、酸化物半導体膜１０２ｂと酸化物半導体膜１０２ｃ
の界面では、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害
されにくいため、トランジスタ１００の電界効果移動度が高くなる。

また、酸化物半導体膜１０２ｂと酸化物半導体膜１０２ａの界面に界面準位が形成される
と、界面近傍の領域にもチャネル領域が形成されるために、トランジスタ１００のしきい
値電圧が変動してしまう。しかし、酸化物半導体膜１０２ａは、酸化物半導体膜１０２ｂ
を構成する金属元素の少なくとも１つをその構成要素に含むため、酸化物半導体膜１０２
ｂと酸化物半導体膜１０２ａの界面には、界面準位が形成されにくい。よって、上記構成
により、トランジスタ１００のしきい値電圧等の電気的特性のばらつきを、低減すること
ができる。

また、酸化物半導体膜間に不純物が存在することによって、各膜の界面にキャリアの流れ
を阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させるこ
とが望ましい。積層された酸化物半導体膜の膜間に不純物が存在していると、酸化物半導
体膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリア
がトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不
純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の酸化物半
導体膜を、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各
膜の間で連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置
（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すること
が必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純
物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを
用いて高真空排気（１×１０^−４Ｐａ〜５×１０^−７Ｐａ程度まで）することが好ましい
。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内
に気体が逆流しないようにしておくことが好ましい。

高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみなら
ず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガ
スやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−
１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取
り込まれることを可能な限り防ぐことができる。

例えば、酸化物半導体膜１０２ａまたは酸化物半導体膜１０２ｃは、アルミニウム、シリ
コン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン
、セリウムまたはハフニウムを、酸化物半導体膜１０２ｂよりも高い原子数比で含む酸化
物膜であればよい。具体的に、酸化物半導体膜１０２ａまたは酸化物半導体膜１０２ｃと
して、酸化物半導体膜１０２ｂよりも上述の元素を１．５倍以上、好ましくは２倍以上、
さらに好ましくは３倍以上高い原子数比で含む酸化物膜を用いると良い。前述の元素は酸
素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有する。よっ
て、上記構成により、酸化物半導体膜１０２ａまたは酸化物半導体膜１０２ｃを、酸化物
半導体膜１０２ｂよりも酸素欠損が生じにくい酸化物膜にすることができる。

具体的に、酸化物半導体膜１０２ｂと、酸化物半導体膜１０２ａまたは酸化物半導体膜１
０２ｃとが、共にＩｎ−Ｍ−Ｚｎ系酸化物膜である場合、酸化物半導体膜１０２ａまたは
酸化物半導体膜１０２ｃの原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１、酸化物半導体
膜１０２ｂの原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２とすると、ｙ_１／ｘ_１がｙ_２
／ｘ_２よりも大きくなるように、その原子数比を設定すれば良い。なお、元素ＭはＩｎよ
りも酸素との結合力が強い金属元素であり、例えばＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、
Ｌａ、Ｃｅ、ＮｄまたはＨｆ等が挙げられる。好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２より
も１．５倍以上大きくなるように、その原子数比を設定すれば良い。さらに好ましくは、
ｙ_１／ｘ_１がｙ_２／ｘ_２よりも２倍以上大きくなるように、その原子数比を設定すれば良
い。より好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも３倍以上大きくなるように、その原
子数比を設定すれば良い。さらに、酸化物半導体膜１０２ｂにおいて、ｙ_１がｘ_１以上で
あると、トランジスタ１００に安定した電気的特性を付与できるため好ましい。ただし、
ｙ_１がｘ_１の３倍以上になると、トランジスタ１００の電界効果移動度が低下してしまう
ため、ｙ_１はｘ_１の３倍未満であると好ましい。

酸化物半導体膜１０２ａ及び酸化物半導体膜１０２ｃの厚さは、３ｎｍ以上１００ｎｍ以
下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体膜１０２ｂの厚さは
、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ま
しくは３ｎｍ以上５０ｎｍ以下である。

３層構造の半導体膜１０２において、酸化物半導体膜１０２ａ乃至酸化物半導体膜１０２
ｃは、非晶質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される
酸化物半導体膜１０２ｂが結晶質であることにより、トランジスタ１００に安定した電気
的特性を付与することができるため、酸化物半導体膜１０２ｂは結晶質であることが好ま
しい。

なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、か
つソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャ
ネル形成領域において、電流が主として流れる領域をいう。

例えば、酸化物半導体膜１０２ａ及び酸化物半導体膜１０２ｃとして、スパッタリング法
により形成したＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる場合、酸化物半導体膜１０２ａ及び
酸化物半導体膜１０２ｃの成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１
：３：２［原子数比］）であるスパッタリング用ターゲットを用いることができる。成膜
条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ
用い、圧力０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい
。

また、酸化物半導体膜１０２ｂをＣＡＡＣ−ＯＳ膜とする場合、酸化物半導体膜１０２ｂ
の成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）
であり、多結晶のＩｎ−Ｇａ−Ｚｎ系酸化物を含むスパッタリング用ターゲットを用いる
ことが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸
素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度３００℃とし、ＤＣ電力
０．５ｋＷとすることができる。

なお、図３（Ａ）では、平坦な絶縁膜１２０上に半導体膜１０２が設けられている構造を
示している。しかし、本発明の一態様では、図３（Ｂ）に示すように、エッチングにより
半導体膜１０２を形成する際に、絶縁膜１２０の一部も共にエッチングされていても良い
。この場合、絶縁膜１２０が、半導体膜１０２の下に位置する領域に凸部を有することと
なる。

また、図３（Ａ）では、半導体膜１０２の端部が傾斜している構造を示している。しかし
、本発明の一態様では、図３（Ｃ）に示すように、半導体膜１０２の端部が丸みを帯びる
構造を有していても良い。

なお、図３（Ｂ）及び図３（Ｃ）では積層構造の半導体膜１０２を例示しているが、図３
（Ｂ）に示した絶縁膜１２０の構造と、図３（Ｃ）に示した半導体膜１０２の端部の構造
については、半導体膜１０２が単層構造を有する場合にも、適用させることができる。

〈トランジスタの構造例２〉
次いで、図４を用いて、図１に示したトランジスタ１００に、半導体膜１０２を間に挟ん
で導電膜１０５と対峙する位置に、ゲート電極としての機能を有する導電膜が設けられた
構造を有する、トランジスタ１００の構成例について説明する。

図４（Ａ）は、トランジスタ１００の上面図である。また、図４（Ｂ）は、図４（Ａ）に
示したトランジスタ１００の、鎖線Ｂ１−Ｂ２における断面図に相当し、図４（Ｃ）は、
鎖線Ｂ３−Ｂ４における断面図に相当する。ただし、図４（Ａ）では、トランジスタ１０
０のレイアウトを明確にするために、ゲート絶縁膜を含む各種絶縁膜を省略した上面図を
示す。

図４に示すトランジスタ１００では、基板１０１と絶縁膜１２０との間に、ゲート電極と
しての機能を有する導電膜１２１が設けられている。また、導電膜１２１は、絶縁膜１２
０、半導体膜１０２、及びゲート絶縁膜１０４を間に挟んで、導電膜１０５と重なってい
る。なお、図４では、基板１０１上に接するように導電膜１２１が設けられている場合を
例示しているが、基板１０１と導電膜１２１の間に、絶縁膜が設けられていても良い。

また、図４では、絶縁膜１２０が、順に積層された保護膜１２０ａと、金属酸化物を含む
絶縁膜１２０ｂと、保護膜１２０ｃとを有する場合を例示している。すなわち、絶縁膜１
２０は、絶縁膜１２０ｂが保護膜１２０ａと保護膜１２０ｃに挟まれた構造を有する。そ
のため、トランジスタ１００では、絶縁膜１２０ｂと導電膜１２１の間に保護膜１２０ａ
が存在しており、絶縁膜１２０ｂは導電膜１２１に接していない。また、トランジスタ１
００では、絶縁膜１２０ｂと導電膜１０３ａ及び導電膜１０３ｂの間に保護膜１２０ｃが
存在しており、絶縁膜１２０ｂは導電膜１０３ａ及び導電膜１０３ｂに接していない。

絶縁膜１２０ｂは、半導体膜１０２に含まれるインジウムなどの金属が少量混入したとし
ても、十分に高い絶縁耐圧を維持することができる金属酸化物を用いる。上記金属酸化物
として、例えば、酸化ガリウム、酸化ジルコニウム、または酸化ハフニウムなどが望まし
い。また、Ｇａ−Ｚｎ系酸化物のように、ガリウム、ジルコニウム、またはハフニウムに
加えて、亜鉛を含む酸化物であっても良い。上記構成を有する絶縁膜１２０ｂを絶縁膜１
２０に用いることで、保護膜１２０ａまたは保護膜１２０ｃを介してインジウムなどの金
属が、絶縁膜１２０ｂに混入しても、絶縁膜１２０ｂの絶縁耐圧が低下するのを防ぐこと
ができる。

また、保護膜１２０ａ及び保護膜１２０ｃには、絶縁膜１２０ｂに含まれる酸素が、導電
膜１０３ａ、導電膜１０３ｂ、または導電膜１２１によって引き抜かれるのを防ぐことが
できる絶縁膜を用いる。例えば、保護膜１２０ａ及び保護膜１２０ｃとして、酸化珪素、
窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化窒化アルミニウムなど
を含む絶縁膜を用いることができる。

金属酸化物を含む絶縁膜１２０ｂは、酸素の含有量が低下すると酸素欠損量が増加するた
め、酸素欠損により生成されるドナーの数も増え、絶縁耐圧が低下しやすくなる。しかし
、本発明の一態様では、絶縁膜１２０ｂと導電膜１２１の間に保護膜１２０ａを設け、絶
縁膜１２０ｂと導電膜１０３ａ及び導電膜１０３ｂの間に保護膜１２０ｃを設けることで
、絶縁膜１２０ｂに含まれる酸素が引き抜かれるのを防ぐことができ、上記絶縁膜１２０
ｂの絶縁耐圧が低下するのを防ぐことができる。

したがって、本発明の一態様では、絶縁膜１２０が、順に積層された保護膜１２０ａと、
絶縁膜１２０ｂと、保護膜１２０ｃとを少なくとも有することで、酸化珪素膜など、イン
ジウムの混入により絶縁耐圧が低下する絶縁膜だけでゲート絶縁膜が構成されているトラ
ンジスタに比べて、絶縁耐圧の高いトランジスタ１００を得ることができる。

なお、絶縁膜１２０は、必ずしも上述した構成を有する必要はなく、酸化珪素、窒化珪素
、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化窒化アルミニウムなどを含む単
層の絶縁膜で構成されていても良い。

〈トランジスタの構造例３〉
次いで、図５を用いて、本発明の一態様に係る半導体装置が有する、トランジスタの別の
構成例について説明する。

図５（Ａ）は、トランジスタ２００の上面図である。また、図５（Ｂ）は、図５（Ａ）に
示したトランジスタ２００の、鎖線Ｃ１−Ｃ２における断面図に相当し、図５（Ｃ）は、
鎖線Ｃ３−Ｃ４における断面図に相当する。ただし、図５（Ａ）では、トランジスタ２０
０のレイアウトを明確にするために、ゲート絶縁膜を含む各種絶縁膜を省略した上面図を
示す。

図５に示すトランジスタ２００は、基板１０１上に、ゲート電極としての機能を有する導
電膜１０５と、導電膜１０５上のゲート絶縁膜１０４と、ゲート絶縁膜１０４上において
導電膜１０５と重なるように位置する、酸化物半導体を含む半導体膜１０２と、半導体膜
１０２に接するように半導体膜１０２上に位置し、一方がソース電極、他方がドレイン電
極としての機能を有する、導電膜１０３ａ及び導電膜１０３ｂと、を有する。

図５（Ｂ）及び図５（Ｃ）では、トランジスタ２００上に絶縁膜１０６が設けられている
構成を例示している。トランジスタ２００は、絶縁膜１０６をその構成要素に含んでいて
も良い。

また、図５では、基板１０１上に接するように導電膜１０５が設けられている場合を例示
しているが、基板１０１と導電膜１０５の間に絶縁膜が設けられていても良い。

そして、図５に示すトランジスタ２００も、図１に示すトランジスタ１００と同様に、ゲ
ート絶縁膜１０４が、順に積層された保護膜１０４ａと、金属酸化物を含む絶縁膜１０４
ｂと、保護膜１０４ｃとを少なくとも有する。そして、図５に示すトランジスタ２００の
場合、絶縁膜１０４ｂと導電膜１０５の間に保護膜１０４ａが存在しており、絶縁膜１０
４ｂは導電膜１０５に接していない。また、トランジスタ２００では、絶縁膜１０４ｂと
導電膜１０３ａ及び導電膜１０３ｂの間に保護膜１０４ｃが存在しており、絶縁膜１０４
ｂは導電膜１０３ａ及び導電膜１０３ｂに接していない。

本発明の一態様では、ゲート絶縁膜１０４が、順に積層された保護膜１０４ａと、絶縁膜
１０４ｂと、保護膜１０４ｃとを少なくとも有することで、酸化珪素膜など、インジウム
の混入により絶縁耐圧が低下する絶縁膜だけでゲート絶縁膜が構成されているトランジス
タに比べて、絶縁耐圧の高いトランジスタ２００を得ることができる。

また、酸化ガリウム、酸化ジルコニウム、及び酸化ハフニウムは、酸化珪素よりも比誘電
率が高いため、トランジスタ２００の微細化に伴い、ゲート絶縁膜を介してゲート電極と
半導体膜の間に流れる電流（リーク電流）が増加するのを抑えることができる。特に、酸
化ジルコニウム及び酸化ハフニウムは酸化珪素に比べて比誘電率が著しく高いため、酸化
珪素膜だけでゲート絶縁膜が構成されているトランジスタに比べて、微細化に伴うリーク
電流の増加を抑制する効果が高い。

（実施の形態２）
本実施の形態では、本発明の半導体装置の一つに相当する半導体表示装置の、構成例につ
いて説明する。

図６（Ａ）に示すパネル６０には、画素部６１に、複数の画素６２と、画素６２を行毎に
選択するための、走査線ＧＬ１乃至走査線ＧＬｍ（ｍは自然数）で示される走査線ＧＬと
、選択された画素６２に画像信号を供給するための、信号線ＳＬ１乃至信号線ＳＬｎ（ｎ
は自然数）で示される信号線ＳＬとが、設けられている。走査線ＧＬへの信号の入力は、
走査線駆動回路６３により制御されている。信号線ＳＬへの画像信号の入力は、信号線駆
動回路６４により制御されている。複数の画素６２は、走査線ＧＬの少なくとも一つと、
信号線ＳＬの少なくとも一つとに、それぞれ接続されている。

なお、画素部６１に設けられる配線の種類及びその数は、画素６２の構成、数及び配置に
よって決めることができる。具体的に、図６（Ａ）に示す画素部６１の場合、ｎ列×ｍ行
の画素６２がマトリクス状に配置されており、信号線ＳＬ１乃至信号線ＳＬｎ、走査線Ｇ
Ｌ１乃至走査線ＧＬｍが、画素部６１内に配置されている場合を例示している。

また、図６（Ｂ）に、画素６２の構成を一例として示す。各画素６２は、液晶素子６５と
、当該液晶素子６５への画像信号の供給を制御するトランジスタ６６と、液晶素子６５の
画素電極と共通電極間の電圧を保持するための容量素子６７とを有する。液晶素子６５は
、画素電極と、共通電極と、画素電極と共通電極の間の電圧が印加される液晶材料を含ん
だ液晶層と、を有している。

トランジスタ６６は、液晶素子６５の画素電極に、信号線ＳＬの電位を与えるか否かを制
御する。液晶素子６５の共通電極には、所定の電位が与えられている。

以下、トランジスタ６６と液晶素子６５の具体的な接続関係について説明する。図６（Ｂ
）では、トランジスタ６６のゲート電極が、走査線ＧＬ１から走査線ＧＬｍのいずれか１
つに接続されている。トランジスタ６６のソース電極及びドレイン電極の一方は、信号線
ＳＬ１から信号線ＳＬｎのいずれか１つに接続され、トランジスタ６６のソース電極及び
ドレイン電極の他方は、液晶素子６５の画素電極に接続されている。

なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、抵抗、ダイオード、トランジスタなどの素子を介して電気的に
接続している状態も、その範疇に含む。

図６（Ｂ）では、画素６２において、画像信号の画素６２への入力を制御するスイッチと
して、一のトランジスタ６６を用いる場合を例示している。しかし、一のスイッチとして
機能する、複数のトランジスタを、画素６２に用いていても良い。

本発明の一態様では、トランジスタ６６として、実施の形態１で示したようなトランジス
タ１００を用いることで、半導体表示装置の信頼性を高めることができる。また、トラン
ジスタ１００はオフ電流が著しく小さいため、トランジスタ１００をトランジスタ６６と
して用いると、トランジスタ６６を介して電荷がリークするのを防ぐことができる。よっ
て、液晶素子６５及び容量素子６７に与えられた画像信号の電位をより確実に保持するこ
とができるので、１フレーム期間内において電荷のリークにより液晶素子６５の透過率が
変化するのを防ぎ、それにより、表示する画像の質を向上させることができる。また、ト
ランジスタ６６のオフ電流が小さい場合、トランジスタ６６を介して電荷がリークするの
を防ぐことができるため、容量素子６７の面積を小さく抑えることができる。よって、パ
ネル６０の透過率を高め、それにより、バックライトやフロントライトなどの光供給部か
ら供給される光の、パネル６０の内部における損失を低減し、液晶表示装置の消費電力を
低減させることができる。或いは、静止画を表示する期間において、走査線駆動回路６３
及び信号線駆動回路６４への電源電位または信号の供給を停止しても良い。上記構成によ
り、画素部６１への画像信号の書き込み回数を少なくし、半導体表示装置の消費電力を低
減させることができる。

次いで、図６（Ｃ）に、画素６２の別の一例を示す。画素６２は、画素６２への画像信号
の入力を制御するトランジスタ７０と、発光素子７３と、画像信号に従って発光素子７３
に供給する電流値を制御するトランジスタ７１と、画像信号の電位を保持するための容量
素子７２と、を有する。

発光素子７３のアノードとカソードのいずれか一方は、画素６２に入力される画像信号に
従ってその電位が制御される。発光素子７３のアノードとカソードのいずれか他方には、
所定の電位が与えられる。そして、発光素子７３の輝度は、アノードとカソード間の電位
差によって定まる。画素部が有する複数の画素６２のそれぞれにおいて、発光素子７３の
輝度が画像情報を有する画像信号に従って調整されることで、画素部６１に画像が表示さ
れる。

次いで、画素６２が有する、トランジスタ７０、トランジスタ７１、容量素子７２、発光
素子７３の接続構成について説明する。

トランジスタ７０は、ソース電極またはドレイン電極の一方が信号線ＳＬに接続され、ソ
ース電極またはドレイン電極の他方がトランジスタ７１のゲート電極に接続されている。
トランジスタ７０のゲート電極は、走査線ＧＬに接続されている。トランジスタ７１は、
ソース電極またはドレイン電極の一方が電源線ＶＬに接続され、ソース電極またはドレイ
ン電極の他方が発光素子７３に接続されている。具体的に、トランジスタ７１のソース電
極またはドレイン電極の他方は、発光素子７３のアノードとカソードのいずれか一方に接
続されている。発光素子７３のアノードとカソードのいずれか他方には、所定の電位が与
えられる。

なお、図６（Ｃ）では、画素６２が容量素子７２を有する場合を例示しているが、例えば
トランジスタ７０のゲート電極と半導体膜の間に形成されるゲート容量や、ゲート電極の
寄生容量が十分大きい場合など、他の容量により画像信号の電位を十分保持できる場合に
は、必ずしも容量素子７２を画素６２に設ける必要はない。

発光素子７３は、ＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）やＯＬＥＤ（Ｏ
ｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）などの、電流または電圧に
よって輝度が制御される素子をその範疇に含んでいる。例えば、ＯＬＥＤは、ＥＬ層と、
アノードと、カソードとを少なくとも有している。ＥＬ層はアノードとカソードの間に設
けられた単層または複数の層で構成されており、これらの層の中に、発光性の物質を含む
発光層を少なくとも含んでいる。

なお、ＥＬ層は、カソードとアノード間の電位差が、発光素子７３の閾値電圧以上になっ
たときに供給される電流により、エレクトロルミネッセンスが得られる。エレクトロルミ
ネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態
から基底状態に戻る際の発光（リン光）とが含まれる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態３）
〈インジウムの酸化窒化珪素膜への拡散について〉
実際に、シリコン基板上に、膜厚３００ｎｍの酸化珪素膜、インジウムを含む膜厚１００
ｎｍの酸化物半導体膜、膜厚１００ｎｍの酸化窒化珪素膜の順に形成し、酸化窒化珪素膜
、及びインジウムを含む酸化物半導体膜について、ＳＩＭＳ（ＳｅｃｏｎｄａｒｙＩｏ
ｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）分析を行った。なお、インジウムを含む酸化
物半導体膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて、基板温
度を２００℃とし、スパッタリング法により形成した。また、酸化窒化珪素膜は、基板温
度を４００℃とし、流量をＳｉＨ_４＝１ｓｃｃｍ、Ｎ_２Ｏ＝８００ｓｃｃｍとして、プラ
ズマＣＶＤ法で形成した。

インジウムについてのＳＩＭＳ分析の結果を、図１０に示す。図１０において、ＳｉＯＮ
で示される矢印は、酸化窒化珪素膜が存在する深さ方向の範囲を意味し、ＩＧＺＯで示さ
れる矢印は、インジウムを含む酸化物半導体膜が存在する深さ方向の範囲を意味する。

図１０に示すように、インジウムを含む酸化物半導体膜と酸化窒化珪素膜との界面から約
４０ｎｍ程度、１．０×１０^１５ａｔｏｍｓ／ｃｍ^３乃至１．０×１０^１８ａｔｏｍｓ／
ｃｍ^３の濃度範囲でインジウムが酸化窒化珪素膜中に拡散している。図１０から、酸化物
半導体膜中に含まれていたインジウムが、酸化窒化珪素膜中に拡散する現象が確認された
。よって、インジウムを含む酸化物半導体膜を設け、ゲート絶縁膜として当該酸化物半導
体膜上に珪素を含む絶縁膜を設けてトランジスタを作製した場合、同様にゲート絶縁膜中
にインジウムが拡散されることが示唆された。

（実施の形態４）
〈液晶表示装置の構成〉
次いで、本発明の一態様に係る半導体装置の一つに相当する、液晶表示装置の構成につい
て、図７（Ａ）を用いて説明する。図７（Ａ）は、基板４００１と基板４００６とをシー
ル材４００５によって接着させた液晶表示装置の断面図に相当する。

図７（Ａ）では、基板４００１と基板４００６の間において、シール材４００５によって
囲まれた領域に、液晶層４００７が封止されている。また、図７（Ａ）では、画素に含ま
れるトランジスタ４０１０を図示している。液晶素子４０１１が有する画素電極４０３０
は、トランジスタ４０１０に接続されている。そして、液晶素子４０１１の共通電極４０
３１は、基板４００６に形成されている。画素電極４０３０と共通電極４０３１と液晶層
４００７とが重なっている部分が、液晶素子４０１１に相当する。

なお、図７（Ａ）では、共通電極４０３１が基板４００６に設けられている場合を例示し
ているが、本発明の一態様に係る液晶表示装置では、共通電極４０３１が基板４００１に
設けられていても良い。

また、基板４００６に形成されている遮蔽膜４０４０は、トランジスタ４０１０が形成さ
れている領域と重なっている。また、基板４００６には、カラーフィルタとして機能する
、特定の波長領域の可視光のみを優先的に透過する着色層４０４１が形成されており、着
色層４０４１は、液晶素子４０１１が形成されている領域と重なっている。

赤、青、緑に対応する波長領域の光を、それぞれ優先的に透過するような着色層４０４１
を画素ごとに設けることで、フルカラーの画像を表示することができる。この場合、白の
光が得られるバックライトを用いることが、画像の有する色の純度を高める上で望ましい
。白の光が得られるバックライトとして、例えば、赤の光源と青の光源と緑の光源を組み
合わせた構成、黄または橙の光源と青の光源を組み合わせた構成、白の光源を単体で用い
る構成、シアンの光源とマゼンタの光源と黄の光源を組み合わせた構成などを、用いるこ
とができる。

或いは、バックライトから、赤、青、緑に対応する波長領域の光を順に出力するようにし
ても良い。この場合、カラーフィルタを用いなくともフルカラーの画像を表示することが
でき、液晶表示装置の発光効率を高めることができる。

また、バックライトに用いる光源として、冷陰極管の他、ＬＥＤ、ＯＬＥＤなどの発光素
子を用いることができる。ただし、光源によって得られる光の波長が異なるので、必要と
する色に合わせて適宜用いる光源を選択すると良い。

なお、図７（Ａ）では、遮蔽膜４０４０と着色層４０４１とを、基板４００６側に設けた
場合を例示しているが、遮蔽膜４０４０または着色層４０４１を、基板４００１側に設け
ても良い。液晶素子４０１１への光の入射方向と、液晶素子４０１１を透過した光の射出
方向とに合わせて、適宜、遮蔽膜４０４０と着色層４０４１の設ける位置を定めることが
できる。

また、スペーサ４０３５が、画素電極４０３０と共通電極４０３１との間の距離（セルギ
ャップ）を制御するために設けられている。なお、図７（Ａ）では、スペーサ４０３５が
、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペーサ
を用いていても良い。

また、画素に与えられる各種信号及び電位は、配線４０１４及び配線４０１５を介して、
端子４０１６から供給されている。端子４０１６は、ＦＰＣ４０１８が有する端子と異方
性導電膜４０１９を介して電気的に接続されている。

〈発光装置の構成〉
次いで、本発明の一態様に係る半導体装置の一つに相当する発光装置の構成について、図
７（Ｂ）を用いて説明する。図７（Ｂ）は、基板４１０１と基板４１０６とをシール材４
１０５によって接着させた発光装置の断面図に相当する。

図７（Ｂ）では、基板４１０１と基板４１０６の間において、シール材４１０５で囲まれ
た領域に、充填材と共に発光素子４１１１が封止されている。充填材としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができる
。シール材４１０５には、樹脂（紫外線硬化性樹脂、熱硬化性樹脂など）、またはガラス
フリットなどを用いることができる。

また、図７（Ｂ）では、画素に含まれるトランジスタ４１０８及びトランジスタ４１１０
を図示している。発光素子４１１１が有する画素電極４１３０は、トランジスタ４１１０
に接続されている。画素電極４１３０と共通電極４１３１とＥＬ層４１２９とが重なって
いる部分が、発光素子４１１１に相当する。

本発明の一態様に係る発光装置では、白色などの単色の光を発する発光素子と、着色層を
有するカラーフィルタとを組み合わせることで、フルカラー画像の表示を行う、カラーフ
ィルタ方式を採用することができる。或いは、互いに異なる色相の光を発する複数の発光
素子を用いて、フルカラー画像の表示を行う方式を採用することもできる。この方式は、
発光素子が有する一対の電極間に設けられるＥＬ層を、対応する色ごとに塗り分けるため
、塗り分け方式と呼ばれる。

塗り分け方式の場合、ＥＬ層の塗り分けは、通常、メタルマスクなどのマスクを用いて、
蒸着法で行われる。そのため、画素のサイズは蒸着法によるＥＬ層の塗り分け精度に依存
する。一方、カラーフィルタ方式の場合、塗り分け方式とは異なり、ＥＬ層の塗り分けを
行う必要がない。よって、塗り分け方式の場合よりも、画素サイズの縮小化が容易であり
、高精細の画素部を実現することができる。

また、トップエミッション構造の場合、発光素子から発せられる光を、配線、トランジス
タ、容量素子などの各種素子によって遮られることがないため、ボトムエミッション構造
に比べて、画素からの光の取り出し効率を高めることができる。よって、トップエミッシ
ョン構造は、発光素子に供給する電流値を低く抑えても、高い輝度を得ることができるた
め、発光素子の長寿命化に有利である。

また、本発明の一態様に係る発光装置では、ＥＬ層から発せられる光を発光素子内で共振
させる、マイクロキャビティ（微小光共振器）構造を有していても良い。マイクロキャビ
ティ構造により、特定の波長の光について、発光素子からの取り出し効率を高めることが
できるので、画素部の輝度と色純度を向上させることができる。

また、画素に与えられる各種信号及び電位は、配線４１１４及び配線４１１５を介して、
端子４１１６から供給されている。端子４１１６は、ＦＰＣ４１１８が有する端子及び異
方性導電膜４１１９を介して電気的に接続されている。

（実施の形態５）
図８に、本発明の一態様に係る半導体装置の断面構造の一部を、一例として示す。

本実施の形態では、ｐチャネル型のトランジスタ４０１及びｎチャネル型のトランジスタ
４０２が、単結晶のシリコン基板に形成され、酸化物半導体膜を用いたトランジスタ４０
３がトランジスタ４０１及びトランジスタ４０２上に形成されている場合を例示している
。トランジスタ４０１及びトランジスタ４０２は、非晶質、微結晶、多結晶または単結晶
である、シリコン又はゲルマニウムなどの薄膜の半導体膜を用いていても良い。或いは、
トランジスタ４０１及びトランジスタ４０２は、酸化物半導体膜を用いていても良い。全
てのトランジスタが酸化物半導体膜を用いている場合、トランジスタ４０３はトランジス
タ４０１及びトランジスタ４０２上に積層されていなくとも良く、同一の絶縁表面上に全
てのトランジスタが形成されていても良い。

なお、薄膜のシリコンを用いてトランジスタ４０１及びトランジスタ４０２を形成する場
合、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シ
リコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコ
ン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンな
どを用いることができる。

図８では、半導体基板４０４にトランジスタ４０１及びトランジスタ４０２が形成されて
いる。

半導体基板４０４は、例えば、ｎ型またはｐ型の導電型を有する単結晶シリコン基板、化
合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、ＺｎＳｅ基板等
）等を用いることができる。図８では、ｎ型の導電型を有する単結晶シリコン基板を用い
た場合を例示している。

また、トランジスタ４０１とトランジスタ４０２とは、素子分離用絶縁膜４０５により、
電気的に分離されている。素子分離用絶縁膜４０５の形成には、選択酸化法（ＬＯＣＯＳ
（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）法）またはトレンチ分離法
等を用いることができる。

トランジスタ４０２が形成される領域には、ｐ型の導電性を付与する不純物元素を選択的
に導入することにより、ｐウェル４０６を形成する。

具体的に、トランジスタ４０１は、半導体基板４０４と、半導体基板４０４に形成された
ソース領域またはドレイン領域として機能する不純物領域４０７及び不純物領域４０８と
、ゲート電極４０９と、半導体基板４０４とゲート電極４０９の間に設けられたゲート絶
縁膜４２７とを有する。ゲート電極４０９は、ゲート絶縁膜４２７を間に挟んで、不純物
領域４０７と不純物領域４０８の間に形成されるチャネル形成領域と重なる。

また、トランジスタ４０２は、半導体基板４０４と、半導体基板４０４に形成されたソー
ス領域またはドレイン領域として機能する不純物領域４１０及び不純物領域４１１と、ゲ
ート電極４１２と、半導体基板４０４とゲート電極４１２の間に設けられたゲート絶縁膜
４２７とを有する。ゲート電極４１２は、ゲート絶縁膜４２７を間に挟んで、不純物領域
４１０と不純物領域４１１の間に形成されるチャネル形成領域と重なる。

トランジスタ４０１及びトランジスタ４０２上には、絶縁膜４１３が設けられている。絶
縁膜４１３には開口部が形成されており、上記開口部において、不純物領域４０７と、ゲ
ート電極４０９と、不純物領域４０８及び不純物領域４１０と、ゲート電極４１２と、不
純物領域４１１とにそれぞれ接する配線４１４乃至配線４１８が、絶縁膜４１３上に形成
されている。さらに、絶縁膜４１３上には、配線４１９が形成されている。

配線４１４乃至配線４１９上には、絶縁膜４２０が形成されている。絶縁膜４２０には開
口部が形成されており、上記開口部において配線４１８に接続された配線４２１が、配線
４１９に接続された配線４２２が、絶縁膜４２０上に形成されている。さらに、絶縁膜４
２０上には、配線４２３が形成されている。

配線４２１乃至配線４２３上には、絶縁膜４２４が形成されている。

そして、図８では、絶縁膜４２４上にトランジスタ４０３が形成されている。

トランジスタ４０３は、絶縁膜４２４上に、酸化物半導体を含む半導体膜４３０と、半導
体膜４３０上の、ソース電極またはドレイン電極として機能する導電膜４３２及び導電膜
４３３と、半導体膜４３０、導電膜４３２及び導電膜４３３上のゲート絶縁膜４３１と、
導電膜４３２と導電膜４３３の間において、ゲート絶縁膜４３１を間に挟んで半導体膜４
３０と重なっているゲート電極４３４と、を有する。

ゲート絶縁膜４３１は、図１に示したトランジスタ１００と同様に、順に積層された保護
膜と、金属酸化物を含む絶縁膜と、保護膜とを少なくとも有する。

そして、絶縁膜４２４には開口部が設けられており、上記開口部において導電膜４３３は
、配線４２１に接している。また、絶縁膜４２４上には配線４３５が設けられており、上
記開口部において配線４３５は配線４２２と接続されている。

そして、トランジスタ４０３、及び配線４３５上に、絶縁膜４３６が設けられている。絶
縁膜４３６及びゲート絶縁膜４３１には開口部が設けられており、上記開口部において導
電膜４３２に接する配線４４２と、上記開口部においてゲート電極４３４に接する配線４
４３と、上記開口部において配線４３５に接する配線４４４とが、絶縁膜４３６上に設け
られている。

なお、図８において、トランジスタ４０３は、配線４２３をゲート電極として機能させる
こともできる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態６）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジ
タルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲー
ションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、
複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴ
Ｍ）、自動販売機などが挙げられる。これら電子機器の具体例を図９に示す。

図９（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、表
示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタイ
ラス５００８等を有する。表示部５００３または表示部５００４に、或いはその他の回路
に、本発明の一態様に係る半導体装置を用いることができる。なお、図９（Ａ）に示した
携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲ
ーム機が有する表示部の数は、これに限定されない。

図９（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有す
る。表示部５２０２に、或いはその他の回路に、本発明の一態様に係る半導体装置を用い
ることができる。なお、表示機器には、パーソナルコンピュータ用、ＴＶ放送受信用、広
告表示用などの全ての情報表示用表示機器が含まれる。

図９（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、
キーボード５４０３、ポインティングデバイス５４０４等を有する。表示部５４０２に、
或いはその他の回路に、本発明の一態様に係る半導体装置を用いることができる。

図９（Ｄ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５
６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表示
部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０
２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０
５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５
６０５により変更が可能となっている。第１表示部５６０３における映像を、接続部５６
０５における第１筐体５６０１と第２筐体５６０２の間の角度に従って、切り替える構成
としても良い。第１表示部５６０３または第２表示部５６０４に、或いはその他の回路に
、本発明の一態様に係る半導体装置を用いることができる。なお、第１表示部５６０３及
び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された半導
体装置を用いるようにしても良い。なお、位置入力装置としての機能は、半導体装置にタ
ッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は
、フォトセンサとも呼ばれる光電変換素子を半導体装置の画素部に設けることでも、付加
することができる。

図９（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０
３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４
及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５
８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５
８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続
部５８０６により変更が可能となっている。表示部５８０３における映像の切り替えを、
接続部５８０６における第１筐体５８０１と第２筐体５８０２の間の角度に従って行う構
成としても良い。表示部５８０３に、或いはその他の回路に、本発明の一態様に係る半導
体装置を用いることできる。

図９（Ｆ）は携帯電話であり、筐体５９０１に、表示部５９０２、マイク５９０７、スピ
ーカー５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設け
られている。携帯電話が有する回路に、本発明の一態様に係る半導体装置を用いることで
きる。また、本発明の一態様に係る半導体装置の１つである半導体液晶表示装置を、可撓
性を有する基板に形成した場合、図９（Ｆ）に示すような曲面を有する表示部５９０２に
当該半導体液晶表示装置を適用することが可能である。

６０パネル
６１画素部
６２画素
６３走査線駆動回路
６４信号線駆動回路
６５液晶素子
６６トランジスタ
６７容量素子
７０トランジスタ
７１トランジスタ
７２容量素子
７３発光素子
１００トランジスタ
１０１基板
１０２半導体膜
１０２ａ酸化物半導体膜
１０２ｂ酸化物半導体膜
１０２ｃ酸化物半導体膜
１０３ａ導電膜
１０３ｂ導電膜
１０４ゲート絶縁膜
１０４ａ保護膜
１０４ｂ絶縁膜
１０４ｃ保護膜
１０５導電膜
１０６絶縁膜
１２０絶縁膜
１２０ａ保護膜
１２０ｂ絶縁膜
１２０ｃ保護膜
１２１導電膜
２００トランジスタ
４０１トランジスタ
４０２トランジスタ
４０３トランジスタ
４０４半導体基板
４０５素子分離用絶縁膜
４０６ｐウェル
４０７不純物領域
４０８不純物領域
４０９ゲート電極
４１０不純物領域
４１１不純物領域
４１２ゲート電極
４１３絶縁膜
４１４配線
４１８配線
４１９配線
４２０絶縁膜
４２１配線
４２２配線
４２３配線
４２４絶縁膜
４２７ゲート絶縁膜
４３０半導体膜
４３１ゲート絶縁膜
４３２導電膜
４３３導電膜
４３４ゲート電極
４３５配線
４３６絶縁膜
４４２配線
４４３配線
４４４配線
４００１基板
４００５シール材
４００６基板
４００７液晶層
４０１０トランジスタ
４０１１液晶素子
４０１４配線
４０１５配線
４０１６端子
４０１８ＦＰＣ
４０１９異方性導電膜
４０３０画素電極
４０３１共通電極
４０３５スペーサ
４０４０遮蔽膜
４０４１着色層
４１０１基板
４１０５シール材
４１０６基板
４１０８トランジスタ
４１１０トランジスタ
４１１１発光素子
４１１４配線
４１１５配線
４１１６端子
４１１８ＦＰＣ
４１１９異方性導電膜
４１２９ＥＬ層
４１３０画素電極
４１３１共通電極
５００１筐体
５００２筐体
５００３表示部
５００４表示部
５００５マイクロホン
５００６スピーカー
５００７操作キー
５００８スタイラス
５２０１筐体
５２０２表示部
５２０３支持台
５４０１筐体
５４０２表示部
５４０３キーボード
５４０４ポインティングデバイス
５６０１筐体
５６０２筐体
５６０３表示部
５６０４表示部
５６０５接続部
５６０６操作キー
５８０１筐体
５８０２筐体
５８０３表示部
５８０４操作キー
５８０５レンズ
５８０６接続部
５９０１筐体
５９０２表示部
５９０３カメラ
５９０４スピーカー
５９０５ボタン
５９０６外部接続部
５９０７マイク

Claims

絶縁膜上の酸化物半導体膜と、
前記酸化物半導体膜上の一対の第１導電膜と、
前記酸化物半導体膜、及び一対の前記第１導電膜上のゲート絶縁膜と、
前記ゲート絶縁膜上において、前記酸化物半導体膜と重なる第２導電膜と、を有し、
前記ゲート絶縁膜は、少なくとも第１の層乃至第３の層を有し、
一対の前記第１導電膜と前記第２の層の間に位置する前記第１の層と、前記第２の層と前記第２導電膜の間に位置する前記第３の層は、珪素またはアルミニウムの酸化物または窒化物を含み、
前記第２の層は、ガリウム、ジルコニウムまたはハフニウムの酸化物を含み、
前記絶縁膜は、前記酸化物半導体膜と重なる第１の領域と、前記酸化物半導体膜と重ならない第２の領域と、を有し、
前記第１の領域は、前記第２の領域よりも厚い半導体装置。