JP6286512B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6286512B2
JP6286512B2 JP2016222413A JP2016222413A JP6286512B2 JP 6286512 B2 JP6286512 B2 JP 6286512B2 JP 2016222413 A JP2016222413 A JP 2016222413A JP 2016222413 A JP2016222413 A JP 2016222413A JP 6286512 B2 JP6286512 B2 JP 6286512B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
electrode layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016222413A
Other languages
English (en)
Other versions
JP2017046002A (ja
Inventor
克明 栃林
克明 栃林
聡 日向野
聡 日向野
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017046002A publication Critical patent/JP2017046002A/ja
Application granted granted Critical
Publication of JP6286512B2 publication Critical patent/JP6286512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置と
も表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半
導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物
半導体が注目されている。
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含むアモルファ
ス酸化物（ＩＧＺＯ系アモルファス酸化物）からなる半導体層を用いたトランジスタが開
示されている（特許文献１参照）。
特開２０１１−１８１８０１号公報
ところで、酸化物半導体を用いたトランジスタを有する半導体装置において、高信頼性
の達成は製品化に向けて重要な事項である。
しかし、半導体装置は複雑な構造の複数の薄膜で構成されており、多種の材料、方法及
び工程で作製される。よって、用いられる作製工程に起因する、得られる半導体装置の形
状不良や電気特性の低下が生じる恐れがある。
このような問題に鑑み、酸化物半導体を用いたトランジスタを有する信頼性の高い半導
体装置を提供することを課題の一とする。
酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられたボトムゲート構
造のトランジスタを有する半導体装置において、酸化物半導体膜上に接して設けられる絶
縁層、及び／または、ソース電極層及びドレイン電極層を形成する際に用いられるエッチ
ングガスに含まれる元素（例えば、塩素、ボロンなど）が、酸化物半導体膜表面に不純物
として残存することを防止する。より具体的には、例えば以下の態様とすることができる
。
本発明の一態様は、絶縁表面上にゲート電極層を形成し、ゲート電極層上にゲート絶縁
膜を形成し、ゲート絶縁膜上に島状の酸化物半導体膜を形成し、ゲート電極層と重畳し、
島状の酸化物半導体膜に接する絶縁層を形成し、島状の酸化物半導体膜及び絶縁層を覆う
導電膜を形成し、導電膜を、ハロゲン元素を含むエッチングガスを用いたプラズマ処理に
よって加工して、ソース電極層及びドレイン電極層を形成することで、酸化物半導体膜の
一部を露出させ、露出した酸化物半導体膜に不純物除去処理を行い、エッチングガスに含
まれる元素を除去する半導体装置の作製方法である。
また、本発明の一態様は、絶縁表面上にゲート電極層を形成し、ゲート電極層上にゲー
ト絶縁膜を形成し、ゲート絶縁膜上に島状の酸化物半導体膜を形成し、島状の酸化物半導
体膜を覆う絶縁層を形成し、絶縁層を、ハロゲン元素を含むエッチングガスを用いたプラ
ズマ処理によって加工して、ゲート電極層と重畳する位置に、チャネル保護膜として機能
する絶縁層を形成し、酸化物半導体膜に不純物除去処理を行い、エッチングガスに含まれ
る元素を除去し、島状の酸化物半導体膜及びチャネル保護膜として機能する絶縁層を覆う
導電膜を形成し、導電膜を加工して、酸化物半導体膜のチャネル幅方向の端部を覆うソー
ス電極層及びドレイン電極層を形成する半導体装置の作製方法である。
上記の半導体装置の作製方法において、不純物除去処理を行った酸化物半導体膜表面に
おける塩素濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下とするのが好ましい。
また、上記の半導体装置の作製方法において、不純物除去処理として、酸素プラズマ処
理又は一酸化二窒素プラズマ処理、または、希フッ酸溶液による処理を行うことができる
。
また、本発明の一態様は、絶縁表面上にゲート電極層を形成し、ゲート電極層上にゲー
ト絶縁膜を形成し、ゲート絶縁膜上に島状の酸化物半導体膜を形成し、島状の酸化物半導
体膜を覆う絶縁層を形成し、絶縁層を、ハロゲン元素を含むエッチングガスを用いたプラ
ズマ処理によって加工して、ゲート電極層と重畳する位置に、チャネル保護膜として機能
する絶縁層を形成し、酸化物半導体膜に第１の不純物除去処理を行い、エッチングガスに
含まれる元素を除去し、島状の酸化物半導体膜及びチャネル保護膜として機能する絶縁層
を覆う導電膜を形成し、導電膜を、ハロゲン元素を含むエッチングガスを用いたプラズマ
処理によって加工して、ソース電極層及びドレイン電極層を形成することで、酸化物半導
体膜の一部を露出させ、露出した酸化物半導体膜に第２の不純物除去処理を行い、エッチ
ングガスに含まれる元素を除去する半導体装置の作製方法である。
また、本発明の他の一態様は、絶縁表面上に設けられたゲート電極層と、ゲート電極層
上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた島状の酸化物半導体膜と、
酸化物半導体膜上に設けられ、ゲート電極層と重畳する絶縁層と、酸化物半導体膜及び絶
縁層に接するソース電極層及びドレイン電極層と、を有し、ソース電極層及びドレイン電
極層のチャネル幅方向の長さは、酸化物半導体膜のチャネル幅方向の長さよりも短く、酸
化物半導体膜表面における塩素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下である半導
体装置である。
また、上記の半導体装置において、酸化物半導体膜において、絶縁層、ソース電極層又
はドレイン電極層と重畳する領域の膜厚は、絶縁層、ソース電極層又はドレイン電極層の
いずれとも重畳しない領域の膜厚よりも大きいことがある。
または、上記の半導体装置において、酸化物半導体膜は、全ての領域において、絶縁層
、ソース電極層又はドレイン電極層のいずれかと重畳することがある。
また、本発明の一態様は、絶縁表面上に設けられたゲート電極層と、ゲート電極層上に
設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた島状の酸化物半導体膜と、酸化
物半導体膜上に設けられ、ゲート電極層と重畳する絶縁層と、酸化物半導体膜及び絶縁層
に接するソース電極層及びドレイン電極層と、を有し、ソース電極層及びドレイン電極層
は、酸化物半導体膜のチャネル幅方向の端部を覆い、酸化物半導体膜表面における塩素濃
度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下である半導体装置である。
また、上記の半導体装置において、酸化物半導体膜において、絶縁層と重畳する領域の
膜厚は、ソース電極層又はドレイン電極層と重畳する領域の膜厚よりも大きいことがある
。
チャネル保護膜として機能する絶縁層、ソース電極層又はドレイン電極層等の酸化物半
導体膜上に接する膜のパターン形成には、ハロゲン元素を含むエッチングガスを用いたプ
ラズマ処理が好適に用いられる。しかしながら、ハロゲン元素を含むエッチングガスに酸
化物半導体膜が曝されると、該エッチングガスに含まれるハロゲン元素（例えば、塩素、
フッ素）によって酸化物半導体膜中の酸素が引き抜かれてしまい、酸化物半導体膜の界面
近傍に酸素欠損が形成される恐れがある。酸化物半導体膜に酸素欠損が生じると、酸化物
半導体膜のバックチャネルが低抵抗化（ｎ型化）してしまい、寄生チャネルが形成される
恐れがある。
例えば、酸化物半導体膜として、インジウムを含む酸化物半導体材料を用い、酸化物半
導体膜に接して設けられるソース電極層及びドレイン電極層の加工に三塩化ホウ素（ＢＣ
ｌ３）を含むエッチングガスを用いた場合、酸化物半導体膜中のＩｎ−Ｏ−Ｉｎ結合と、
エッチングガスに含まれるＣｌが反応して、Ｉｎ−Ｃｌ結合と、酸素が脱離したＩｎ元素
とを含む酸化物半導体膜となることがある。酸素が脱離したＩｎ元素は、未結合手を有す
るため、酸化物半導体膜中において酸素が脱離した箇所では酸素欠損が存在する。
また、ハロゲン元素を含むエッチングガスに含まれるハロゲン以外の元素（例えば、ボ
ロン）も、酸化物半導体膜のバックチャネルが低抵抗化（ｎ型化）する要因の一つとなり
うる。
本発明の一態様では、酸化物半導体膜上に設けられる絶縁層及び／又はソース電極層及
びドレイン電極層のエッチング加工後、不純物除去処理を行うことにより、酸化物半導体
膜の低抵抗化を引き起こしうる、塩素、ボロン等のエッチングガスに含まれる元素を除去
する。よって、半導体装置の高信頼性化を図ることが可能となる。
酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供する。
半導体装置の一形態を説明する平面図及び断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を説明する平面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を示す等価回路及び断面図。 電子機器を示す図。 電子機器を示す図。 ＳＩＭＳ測定結果を示す図。 希フッ酸処理の有無と抵抗率の関係を示すグラフ。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する
。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様
々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発
明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、
第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものでは
ない。また、本明細書において発明を特定するための事項として固有の名称を示すもので
はない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図５を
用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するト
ランジスタを示す。
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成
されるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。ま
た、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有
する、デュアルゲート型でもよい。
図１に示すトランジスタ４４０は、ボトムゲート構造の一つであり、逆スタガ型トラン
ジスタともいうトランジスタの一例である。なお、図１（Ａ）は、トランジスタ４４０の
平面図であり、図１（Ｂ）は、図１（Ａ）のＸ１−Ｙ１における断面図であり、図１（Ｃ
）は、図１（Ａ）のＸ２−Ｙ２における断面図である。
図１に示すトランジスタ４４０は、絶縁表面を有する基板４００上に設けられたゲート
電極層４０１と、ゲート電極層４０１上に設けられたゲート絶縁膜４０２と、ゲート絶縁
膜４０２上に設けられた島状の酸化物半導体膜４０３と、酸化物半導体膜４０３上に設け
られ、ゲート電極層４０１と重畳する絶縁層４１３と、酸化物半導体膜４０３及び絶縁層
４１３に接するソース電極層４０５ａ及びドレイン電極層４０５ｂと、を有する。また、
基板４００上に設けられた下地絶縁膜４３６、トランジスタ４４０を覆う層間絶縁膜４０
８及び平坦化絶縁膜４０９をトランジスタ４４０の構成要素に含めてもよい。
トランジスタ４４０において、ソース電極層４０５ａ及びドレイン電極層４０５ｂのチ
ャネル幅方向の長さ（ｗ２）は、酸化物半導体膜４０３のチャネル幅方向の長さ（ｗ１）
よりも短く、酸化物半導体膜４０３の表面の一部は、層間絶縁膜４０８と接している。
酸化物半導体膜４０３は、トランジスタ４４０の作製工程において不純物除去処理が施
されており、その表面は、酸化物半導体膜４０３上に接して設けられるソース電極層４０
５ａ及びドレイン電極層４０５ｂ等を形成する際に用いられるエッチングガスに含まれる
元素の残存が極めて少ない。具体的には、酸化物半導体膜４０３の表面における塩素濃度
は、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３
以下であり、ボロン濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０
１８ａｔｏｍｓ／ｃｍ３以下である。
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）
を含む。特にＩｎと亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体膜を用い
たトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加
えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ
）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有するこ
とが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好まし
い。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム
（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウ
ム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホ
ルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、
ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸
化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属
の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系
酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸
化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化
物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物
、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、
Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物
、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａ
ｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物
を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分と
して有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、Ｉｎと
ＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない
）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ
５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：
Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２（＝１
／６：１／２：１／３）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：
１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いること
ができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉ
ｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝
２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその
組成の近傍の酸化物を用いるとよい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしな
がら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を
上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ
＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋
Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２
＋（ｃ−Ｃ）２≦ｒ２を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の
酸化物でも同様である。
しかし、酸化物半導体は、これらに限られず、必要とする半導体特性（移動度、しきい
値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特
性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原
子間距離、密度等を適切なものとすることが好ましい。また、組成に代表されるこれらの
条件が互いに異なる酸化物半導体膜を、積層する構成としても良いし、チャネル形成領域
とソース領域およびドレイン領域とに適宜設ける構成としても良い。
例えば、酸化物半導体膜４０３を、第１の酸化物半導体膜、第２の酸化物半導体膜およ
び第３の酸化物半導体膜の順番で積層して、各々を異なる組成としてもよい。例えば、第
１の酸化物半導体膜および第３の酸化物半導体膜に三元系金属の酸化物を用い、第２の酸
化物半導体膜に二元系金属の酸化物を用いてもよい。好ましくは、第１の酸化物半導体膜
乃至第３の酸化物半導体膜が同一成分を含む材料を用いることが望ましい。同一成分を含
む材料を用いる場合、第１の酸化物半導体膜の結晶層を種として第１の酸化物半導体膜上
に第２の酸化物半導体膜を形成できるため、第２の酸化物半導体膜の結晶成長が行いやす
くなる。なお、第３の酸化物半導体膜についても同様のことが言える。また、同一成分を
含む材料である場合には、密着性などの界面物性や電気的特性も良好である。
また、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の構
成元素を同一とし、組成を異ならせてもよい。例えば、第１の酸化物半導体膜および第３
の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体
膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体
膜および第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の
酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の
酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜
の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第３の酸化物半導体膜の原子数比をＩ
ｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質
などの状態をとる。
好ましくは、酸化物半導体膜４０３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅ
ｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ
膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、
当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また
、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境
界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダ
リーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子
移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三
角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状また
は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸
およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、
８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−
５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡ
ＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被
形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、Ｃ
ＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非
晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形
成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。
なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、ま
たは成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を
低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移
動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体
を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは
０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義
されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「
基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義され
る。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，
ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（
ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面
に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒ
ａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて
測定可能である。
ただし、本実施の形態で説明するトランジスタ４４０は、ボトムゲート型であるため、
酸化物半導体膜４０３の下方には基板４００とゲート電極層４０１とゲート絶縁膜４０２
が存在している。従って、上記平坦な表面を得るためにゲート電極層４０１及びゲート絶
縁膜４０２を形成した後、ＣＭＰ処理などの平坦化処理を行ってもよい。
酸化物半導体膜４０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０
ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔ
ａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、ス
パッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成
膜を行うスパッタ装置（Ｃｏｌｕｍｎｅｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙ
ｓｔｅｍ）を用いて成膜してもよい。
図１に示すトランジスタ４４０の作製方法の一例について図２を用いて説明する。
はじめに、絶縁表面を有する基板４００上に下地絶縁膜４３６を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少な
くとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バ
リウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板
、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコン
などの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体
基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられた
ものを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を
有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジ
スタ４４０を直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトラン
ジスタ４４０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から
可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ４４
０との間に剥離層を設けるとよい。
下地絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シ
リコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム
、酸化ガリウムなどの酸化物絶縁材料、窒化シリコン、窒化酸化シリコン、窒化アルミニ
ウム、窒化酸化アルミニウムなどの窒化物絶縁材料、又はこれらの混合材料を用いて形成
することができる。なお、下地絶縁膜４３６は、必ずしも設けなくともよい。
基板４００、（又は基板４００及び下地絶縁膜４３６）に加熱処理を行ってもよい。例
えば、高温のガスを用いて加熱処理を行うＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌ）装置により、６５０℃、１分〜５分間、加熱処理を行えばよい。なお
、ＧＲＴＡにおける高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱
処理によって被処理物と反応しない不活性気体が用いられる。また、電気炉により、５０
０℃、３０分〜１時間、加熱処理を行ってもよい。
次に下地絶縁膜４３６上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層
４０１（これと同じ層で形成される配線を含む）を形成する。導電膜のエッチングは、ド
ライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミ
ニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする
合金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純
物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドな
どのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積
層構造としてもよい。
また、ゲート電極層４０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含
むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含む
インジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸
化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また
、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜４０２と接するゲート電極層４０１として、窒素を含む金属酸化物
、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、
窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜
や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる
。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事
関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧を
プラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を形成す
る。
また、ゲート電極層４０１形成後に、基板４００、及びゲート電極層４０１に加熱処理
を行ってもよい。例えば、ＧＲＴＡ装置により、６５０℃、１分〜５分間、加熱処理を行
えばよい。また、電気炉により、５００℃、３０分〜１時間、加熱処理を行ってもよい。
次いで、ゲート電極層４０１上にゲート絶縁膜４０２を形成する。
なお、ゲート絶縁膜４０２の被覆性を向上させるために、ゲート電極層４０１表面に平
坦化処理を行ってもよい。特にゲート絶縁膜４０２として膜厚の薄い絶縁膜を用いる場合
、ゲート電極層４０１表面の平坦性が良好であることが好ましい。
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢ
Ｅ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲ
ート絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面
がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニ
ウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸
化シリコン膜を用いて形成することができる。
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウ
ムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリ
ケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘ
Ｏｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲート
リーク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積
層構造としても良い。
ゲート絶縁膜４０２は、酸化物半導体膜４０３と接する部分において酸素を含むことが
好ましい。特に、ゲート絶縁膜４０２は、膜中（バルク中）に少なくとも化学量論比を超
える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜４０２として、酸化シリ
コン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。
酸素の供給源となる酸素を多く（過剰に）含むゲート絶縁膜４０２を酸化物半導体膜４
０３と接して設けることによって、該ゲート絶縁膜４０２から酸化物半導体膜４０３へ酸
素を供給することができる。酸化物半導体膜４０３及びゲート絶縁膜４０２を少なくとも
一部が接した状態で加熱処理を行うことによって酸化物半導体膜４０３への酸素の供給を
行ってもよい。
酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填することが
できる。さらに、ゲート絶縁膜４０２は、作製するトランジスタのサイズやゲート絶縁膜
４０２の段差被覆性を考慮して形成することが好ましい。
本実施の形態では、高密度プラズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン
膜を形成する。
また、ゲート絶縁膜４０２形成後に、基板４００、ゲート電極層４０１、及びゲート絶
縁膜４０２に加熱処理を行ってもよい。例えば、ＧＲＴＡ装置により、６５０℃、１分〜
５分間、加熱処理を行えばよい。また、電気炉により、５００℃、３０分〜１時間、加熱
処理を行ってもよい。
次に、ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する。
酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がな
るべく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパ
ッタリング装置の予備加熱室でゲート絶縁膜４０２が形成された基板を予備加熱し、基板
及びゲート絶縁膜４０２に吸着した水素、水分などの不純物を脱離し排気することが好ま
しい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
ゲート絶縁膜４０２において酸化物半導体膜４０３が接して形成される領域に、平坦化
処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化
学的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭ
Ｐ））、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパ
ッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲ
Ｆ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である
。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタ
リングを行うと、ゲート絶縁膜４０２の表面に付着している粉状物質（パーティクル、ご
みともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行っても
よく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に
限定されず、ゲート絶縁膜４０２表面の凹凸状態に合わせて適宜設定すればよい。
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸
素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多
く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有
量が過剰な領域が含まれている）膜とすることが好ましい。
なお、本実施の形態において、酸化物半導体膜４０３として、ＡＣ電源装置を有するス
パッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系
酸化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１（＝１／３：１／３：１／３）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用
いる。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．
６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。この成膜条件での成膜速度は、１６
ｎｍ／ｍｉｎである。
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基
又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去
しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４
００上に酸化物半導体膜４０３を成膜する。成膜室内の残留水分を除去するためには、吸
着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポ
ンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドト
ラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば
、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化
合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４０３に含まれる不
純物の濃度を低減できる。
また、ゲート絶縁膜４０２を大気に解放せずにゲート絶縁膜４０２と酸化物半導体膜４
０３を連続的に形成することが好ましい。ゲート絶縁膜４０２を大気に曝露せずにゲート
絶縁膜４０２と酸化物半導体膜４０３を連続して形成すると、ゲート絶縁膜４０２表面に
水素や水分などの不純物が吸着することを防止することができる。
酸化物半導体膜４０３としてＣＡＡＣ−ＯＳ膜を用いる場合、例えば、多結晶である酸
化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当
該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含
まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレッ
ト状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタ
リング粒子が、結晶状態を維持したまま基板に到達することで、スパッタリング用ターゲ
ットの結晶状態が基板に転写され、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物（水素、水、二酸化炭素および窒素など）を低
減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−８０
℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイ
グレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好まし
くは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、
平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり
、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットに
ついて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定の比率で混合し、加圧処理後、
１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−
Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、
所定の比率は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１
、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２のｍｏｌ数比であ
る。なお、粉末の種類、およびその混合する比率は、作製するスパッタリング用ターゲッ
トによって適宜変更すればよい。
酸化物半導体膜４０３は、膜状の酸化物半導体膜をフォトリソグラフィ工程により島状
の酸化物半導体膜に加工して形成することができる。
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット
法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使
用しないため、製造コストを低減できる。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでも
よく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッ
チング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、Ｉ
ＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッ
チングによってエッチング加工してもよい。
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化また
は脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７０
０℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行
うことができる。
また、酸化物半導体膜４０３として結晶性酸化物半導体膜を用いる場合、結晶化のため
の加熱処理を行ってもよい。
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜
４０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気下４５
０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置で
ある。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには
、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない
不活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を
入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、
水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、または
ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好まし
くは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．
１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高
純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー
分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃
）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入しても
よい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。
または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ま
しくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下
、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガス
の作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少し
てしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化
物半導体膜４０３を高純度化及びｉ型（真性）化することができる。
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体
膜の形成後でも、島状の酸化物半導体膜４０３形成後でもよい。
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と
兼ねてもよい。
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜４０３として島状に加工され
る前、膜状の酸化物半導体膜がゲート絶縁膜４０２を覆った状態で行うと、ゲート絶縁膜
４０２に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ま
しい。
また、脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素（少なくとも、
酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給
してもよい。
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸
素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離
した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を
招くドナー準位が生じてしまう。
よって、脱水化又は脱水素化処理を行った酸化物半導体膜に、酸素（少なくとも、酸素
ラジカル、酸素原子、酸素イオン、のいずれかを含む）を供給することが好ましい。酸化
物半導体膜へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素を導入して膜中に酸素
を供給することによって、酸化物半導体膜４０３を高純度化、及びｉ型（真性）化するこ
とができる。高純度化し、ｉ型（真性）化した酸化物半導体膜４０３を有するトランジス
タは、電気特性変動が抑制されており、電気的に安定である。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョン
イオンインプランテーション法、プラズマ処理などを用いることができる。
酸素の導入工程は、酸化物半導体膜４０３に酸素導入する場合、酸化物半導体膜４０３
に直接導入してもよいし、絶縁層４１３などの他の膜を通過して酸化物半導体膜４０３へ
導入してもよい。酸素を他の膜を通過して導入する場合は、イオン注入法、イオンドーピ
ング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、酸
素を露出された酸化物半導体膜４０３へ直接導入する場合は、プラズマ処理なども用いる
ことができる。
酸化物半導体膜４０３への酸素の導入は、脱水化又は脱水素化処理を行った後が好まし
いが、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体膜４
０３への酸素の導入は複数回行ってもよい。
好ましくはトランジスタに設けられる酸化物半導体膜は、酸化物半導体が結晶状態にお
ける化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜とするとよい。
この場合、酸素の含有量は、酸化物半導体の化学量論比を超える程度とする。あるいは、
酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に
酸素が存在する場合もある。
水素若しくは水分を酸化物半導体から除去し、不純物が極力含まれないように高純度化
し、酸素を供給して酸素欠損を補填することによりｉ型（真性）の酸化物半導体、又はｉ
型（真性）に限りなく近い酸化物半導体とすることができる。そうすることにより、酸化
物半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまでするこ
とができる。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因
するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低
減することができる。
次にゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上に絶縁
層４１３を形成する（図２（Ａ）参照）。
絶縁層４１３はプラズマＣＶＤ法、スパッタリング法により成膜した絶縁膜をエッチン
グにより加工して形成することができる。絶縁層４１３として、代表的には酸化シリコン
膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウ
ム膜、酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒
化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる。
酸化物半導体膜４０３と接する絶縁層４１３（絶縁層４１３が積層構造であった場合、
酸化物半導体膜４０３と接する膜）を、酸素を多く含む状態とすると、酸化物半導体膜４
０３へ酸素を供給する供給源として好適に機能させることができる。
本実施の形態では、絶縁層４１３として、スパッタリング法により膜厚２００ｎｍの酸
化シリコン膜を形成する。酸化シリコン膜を選択的にエッチングして、断面形状が台形ま
たは三角形状であり、断面形状の下端部のテーパ角が６０°以下、好ましくは４５°以下
、さらに好ましくは３０°以下の絶縁層４１３を形成する。なお、絶縁層４１３の平面形
状は矩形である。なお、本実施の形態では、フォトリソグラフィ工程により酸化シリコン
膜上にレジストマスクを形成し、選択的にエッチングを行って絶縁層４１３の下端部のテ
ーパ角を約３０°とする。
絶縁層４１３の形成後、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気下３
００℃で１時間加熱処理を行う。
次いで、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、及び絶縁
層４１３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む
）となる導電膜４４５を形成する（図２（Ｂ）参照）。
導電膜４４５は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン
電極層に用いる導電膜４４５としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、
Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化
チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａ
ｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金
属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン
膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる
導電膜４４５としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物とし
ては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化
インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化
亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたも
のを用いることができる。
フォトリソグラフィ工程により導電膜４４５上にレジストマスク４４８ａ、４４８ｂを
形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを
形成する（図２（Ｃ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成し
た後、レジストマスクを除去する。
導電膜４４５のエッチングには、ハロゲン元素を含むガス４４２を用いる。ハロゲン元
素を含むガス４４２としては、例えば、六フッ化硫黄（ＳＦ６）、四フッ化炭素（ＣＦ４
）、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素
（ＣＣｌ４）などを含むガスを用いることができる。
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ）法や、ＩＣＰエッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
本実施の形態では、導電膜４４５としてスパッタリング法により膜厚１００ｎｍのチタ
ン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用いる。導
電膜４４５のエッチングは、ドライエッチング法により、チタン膜、アルミニウム膜、チ
タン膜の積層をエッチングして、ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成
する。
本実施の形態では、第１のエッチング条件で上層のチタン膜とアルミニウム膜の２層を
エッチングした後、第２のエッチング条件で残りの下層のチタン膜単層を除去する。なお
、第１のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５
０ｓｃｃｍ）を用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力
を２．０Ｐａとする。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７
００ｓｃｃｍ：１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力
を０Ｗとし、圧力を２．０Ｐａとする。
形成されたソース電極層４０５ａのチャネル長方向の端部の一方は、絶縁層４１３の上
面または側面に位置し、ドレイン電極層４０５ｂのチャネル長方向の端部の一方は、絶縁
層４１３の上面または側面に位置する。また、図１（Ａ）及び図１（Ｃ）に示すように、
酸化物半導体膜４０３のチャネル幅方向の長さ（ｗ１）は、ソース電極層４０５ａ及びド
レイン電極層４０５ｂのチャネル幅方向の長さ（ｗ２）よりも大きい。したがって、ソー
ス電極層４０５ａのチャネル幅方向の端部は、酸化物半導体膜４０３上に位置し、ドレイ
ン電極層４０５ｂのチャネル幅方向の端部は、酸化物半導体膜４０３上に位置する。この
ため、酸化物半導体膜４０３の一部の領域（ソース電極層４０５ａ、ドレイン電極層４０
５ｂ及び絶縁層４１３のいずれとも重畳しない領域）は、ソース電極層４０５ａ及びドレ
イン電極層４０５ｂ形成するために導電膜４４５をエッチング加工する際に露出されてハ
ロゲン元素を含むガス４４２に曝される。
ハロゲン元素を含むガス４４２に酸化物半導体膜４０３が曝され、該エッチングガスに
含まれるハロゲン元素が酸化物半導体膜４０３表面に残存すると、ハロゲン元素によって
酸化物半導体膜４０３中の酸素が引き抜かれてしまい、酸化物半導体膜４０３の界面近傍
に酸素欠損が形成されることがある。また、ハロゲン元素を含むエッチングガスに含まれ
るハロゲン以外の元素（例えば、ボロン）も、酸化物半導体膜４０３のバックチャネルが
低抵抗化（ｎ型化）する要因の一つとなりうる。
よって、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成後、酸化物半導体膜
４０３表面及び該近傍における不純物（ここでは、エッチングガスに含まれる元素）を除
去する処理を行う（図２（Ｄ）参照）。不純物除去処理は、溶液による処理、もしくは、
酸素又は一酸化二窒素を用いたプラズマ処理によって行うことができる。溶液としては、
水、アルカリ性溶液（例えば、現像液、アンモニア過水）、酸性溶液（例えば、希フッ酸
（１／１００希釈（０．５％フッ酸）、好ましくは１／１０３以上１／１０５以下希釈さ
れたフッ酸））を好適に用いることができる。また、不純物除去処理は、上記の処理を組
み合わせて行ってもよく、例えば、酸素を用いたプラズマ処理を行い、その後希フッ酸を
用いた処理を行っても良い。
図１５に、洗浄処理を行わず、作製したトランジスタにおける酸化物半導体膜中の塩素
濃度を測定した二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓ
ｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）の測定結果を示す。試料のトランジスタは洗浄処理を行
わない他は本実施の形態のトランジスタ４４０と同様の構造であり、同様の材料及び方法
で作製したトランジスタである。なお、測定範囲は、チャネル保護膜として機能する絶縁
層が形成されていない領域であり、深さ方向に保護絶縁膜である酸化窒化シリコン膜（膜
厚４００ｎｍ）、酸化物半導体膜であるＩＧＺＯ膜、ゲート絶縁膜である酸化窒化シリコ
ン膜が積層されている。測定は、保護絶縁膜から深さ方向に行った。
図１５に示すように、酸化物半導体膜であるＩＧＺＯ膜中の塩素濃度は１×１０１９ａ
ｔｏｍｓ／ｃｍ３より高く、酸化物半導体膜に塩素を含むことがわかる。
本実施の形態においては、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成後
に、エッチングガスに曝された酸化物半導体膜４０３に対して不純物除去処理を行うこと
によって、エッチングガスに含まれる元素（例えば、塩素、ボロン）を除去することがで
きる。例えば、不純物除去処理後の酸化物半導体膜４０３表面における塩素濃度を５×１
０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とし
、ボロン濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍ
ｓ／ｃｍ３以下）とすることができる。
以上の工程で、本実施の形態のトランジスタ４４０が作製される（図２（Ｅ）参照）。
なお、トランジスタ４４０を覆う層間絶縁膜４０８、トランジスタ４４０起因の表面凹
凸を低減するための平坦化絶縁膜４０９を設けてもよい。
層間絶縁膜４０８は、絶縁層４１３と同様な材料及び方法を用いて形成することができ
る。例えば、ＣＶＤ法により形成した酸化窒化シリコン膜を４００ｎｍ形成する。また、
層間絶縁膜４０８の形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で
１時間加熱処理を行う。
また、層間絶縁膜４０８として緻密性の高い無機絶縁膜を設けてもよい。例えば、層間
絶縁膜４０８としてスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミ
ニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）と
することによって、トランジスタ４４０に安定な電気特性を付与することができる。膜密
度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒ
ｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅ
ｆｌｅｃｔｏｍｅｔｒｙ）によって測定することができる。
酸化アルミニウム膜は、トランジスタ４４０の保護絶縁膜として機能することができ、
水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック
効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素
、水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成
分材料である酸素の酸化物半導体膜４０３からの放出を防止する。
また、平坦化絶縁膜４０９としては、ポリイミド、アクリル、ベンゾシクロブテン系樹
脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏ
ｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積
層させることで、平坦化絶縁膜を形成してもよい。
例えば、平坦化絶縁膜４０９として、膜厚１５００ｎｍのアクリル樹脂膜を形成すれば
よい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間
）して形成することができる。
平坦化絶縁膜４０９を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０
℃で１時間加熱処理を行う。
このように、トランジスタ４４０形成後、加熱処理を行ってもよい。また、加熱処理は
複数回行ってもよい。
以上のように、エッチングガスに含まれる元素を除去する不純物除去処理を行うことに
よって、エッチングガスに含まれるハロゲン元素によって酸化物半導体膜４０３表面及び
該近傍から酸素が引き抜かれること、または、エッチングガスに含まれるハロゲン以外の
元素によって、酸化物半導体膜４０３のバックチャネルが低抵抗化（ｎ型化）されること
を防止できる。よって、当該酸化物半導体膜４０３を用いることで、安定した電気特性を
有する信頼性の高いトランジスタ４４０とすることができる。
図３に、本実施の形態に係るトランジスタの別の構成を示す。図３（Ａ）は、トランジ
スタ４５０の平面図であり、図３（Ｂ）は、図３（Ａ）のＸ３−Ｙ３における断面図であ
り、図３（Ｃ）は、図３（Ａ）のＸ４−Ｙ４における断面図である。
図３に示すトランジスタ４５０は、上述の不純物除去処理によって、ソース電極層４０
５ａ、ドレイン電極層４０５ｂから露出した領域の酸化物半導体膜４０３がエッチングさ
れ、当該領域の膜厚が減少した例である。例えば、１／１０３希釈フッ酸（０．０５％フ
ッ酸）で、ＩＧＺＯ膜を処理すると、１秒あたり１〜３ｎｍ膜厚が減少し、２／１０５希
釈フッ酸（０．００２５％フッ酸）で、ＩＧＺＯ膜を処理すると、１秒あたり０．１ｎｍ
程度膜厚が減少する。
トランジスタ４５０に含まれる酸化物半導体膜４０３において、絶縁層４１３、ソース
電極層４０５ａ又はドレイン電極層４０５ｂと重畳する領域の膜厚は、絶縁層４１３、ソ
ース電極層４０５ａ又はドレイン電極層４０５ｂのいずれとも重畳しない領域の膜厚より
も大きい。トランジスタ４５０において、酸化物半導体膜４０３の膜厚以外の構成は、ト
ランジスタ４４０と同様の構成とすることができる。
また、酸化物半導体膜４０３上に設けられる絶縁層４１３も、ハロゲン元素を含むエッ
チングガスを用いたプラズマ処理によって加工してもよい。この場合、絶縁層４１３を形
成するためのエッチング処理後、不純物除去処理を行うことが好ましい。不純物除去処理
は、上述のソース電極層４０５ａ及びドレイン電極層４０５ｂ形成後の不純物除去処理と
同様の方法を適用することができる。
絶縁層４１３を形成後に、第１の不純物除去処理を行い、ソース電極層４０５ａ及びド
レイン電極層４０５ｂを形成後に第２の不純物除去処理を行う場合、不純物除去処理の条
件によっては、酸化物半導体膜４０３の一部がエッチングされることもある。
図４に示すトランジスタ４６０は、上述の第１の不純物除去処理と、第２の不純物除去
処理によって、それぞれ酸化物半導体膜４０３の膜厚が減少した例である。図４（Ａ）は
、トランジスタ４６０の平面図であり、図４（Ｂ）は、図４（Ａ）のＸ５−Ｙ５における
断面図であり、図４（Ｃ）は、図４（Ａ）のＸ６−Ｙ６における断面図である。
トランジスタ４６０は、第１の不純物除去処理によって、酸化物半導体膜４０３におい
て絶縁層４１３と重畳しない領域の膜厚が減少し、第２の不純物除去処理によって、絶縁
層４１３、ソース電極層４０５ａ及びドレイン電極層４０５ｂと重畳しない領域の膜厚が
減少した例である。したがって、トランジスタ４６０に含まれる酸化物半導体膜４０３に
おいて、ソース電極層４０５ａ及びドレイン電極層４０５ｂと重畳する領域の膜厚は、絶
縁層４１３、ソース電極層４０５ａ及びドレイン電極層４０５ｂのいずれとも重畳しない
領域の膜厚よりも大きく、絶縁層４１３と重畳する領域の膜厚は、ソース電極層４０５ａ
及びドレイン電極層４０５ｂと重畳する領域の膜厚よりも大きい。
なお、本実施の形態はこれに限られず、例えば、第１の不純物除去処理によって、酸化
物半導体膜４０３の一部の領域（絶縁層４１３と重畳しない領域）の膜厚が減少し、第２
の不純物除去処理によっては、酸化物半導体膜４０３の膜厚の減少が起こらない場合もあ
る。
また、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成後の不純物処理によっ
て（または、絶縁層４１３を形成後の第１の不純物除去処理と、ソース電極層４０５ａ及
びドレイン電極層４０５ｂを形成後の第２の不純物除去処理の双方を行うことで）、絶縁
層４１３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂのいずれとも重畳しない
領域の酸化物半導体膜４０３が除去される場合もある。
図５に示すトランジスタ４７０は、絶縁層４１３、ソース電極層４０５ａ、及びドレイ
ン電極層４０５ｂのいずれとも重畳しない領域の酸化物半導体膜４０３が除去された例で
ある。図５（Ａ）は、トランジスタ４７０の平面図であり、図５（Ｂ）は、図５（Ａ）の
Ｘ７−Ｙ７における断面図であり、図５（Ｃ）は、図５（Ａ）のＸ８−Ｙ８における断面
図である。
トランジスタ４７０は、不純物除去処理によって、酸化物半導体膜４０３において絶縁
層４１３、ソース電極層４０５ａ及びドレイン電極層４０５ｂと重畳しない領域が除去さ
れた例である。したがって、トランジスタ４７０に含まれる酸化物半導体膜４０３は全て
の領域において、絶縁層４１３、ソース電極層４０５ａ又はドレイン電極層４０５ｂのい
ずれかと重畳する。
不純物除去処理を行った酸化物半導体膜４０３を適用して半導体装置を作製することに
より、酸化物半導体膜４０３の表面（酸化物半導体膜４０３と、絶縁層４１３、ソース電
極層４０５ａまたはドレイン電極層４０５ｂとの界面近傍）における、ハロゲン元素を含
むエッチングガスに含まれる元素（例えば、塩素、フッ素、ボロンなど）の濃度を５×１
０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とす
ることができる。
従って、酸化物半導体膜４０３を用いて安定した電気特性を有するトランジスタを含む
信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留
まりよく作製し、高生産化を達成することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる、半導体装置及び半導体装置の作製方法の
一形態を、図６乃至図８を用いて説明する。本実施の形態では、半導体装置の一例として
酸化物半導体膜を有するトランジスタを示す。
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成
されるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。ま
た、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有
する、デュアルゲート型でもよい。
図６に示すトランジスタ４８０は、ボトムゲート構造の一つであり、逆スタガ型トラン
ジスタともいうトランジスタの一例である。なお、図６（Ａ）は、トランジスタ４８０の
平面図であり、図６（Ｂ）は、図６（Ａ）のＸ９−Ｙ９における断面図であり、図６（Ｃ
）は、図６（Ａ）のＸ１０−Ｙ１０における断面図である。
図６に示すトランジスタ４８０は、絶縁表面を有する基板４００上に設けられたゲート
電極層４０１と、ゲート電極層４０１上に設けられたゲート絶縁膜４０２と、ゲート絶縁
膜４０２上に設けられた島状の酸化物半導体膜４０３と、酸化物半導体膜４０３上に設け
られ、ゲート電極層４０１と重畳する絶縁層４１３と、酸化物半導体膜４０３及び絶縁層
４１３に接するソース電極層４０５ａ及びドレイン電極層４０５ｂと、を有する。また、
基板４００上に設けられた下地絶縁膜４３６、トランジスタ４８０を覆う層間絶縁膜４０
８及び平坦化絶縁膜４０９をトランジスタ４８０の構成要素に含めてもよい。
トランジスタ４８０において、ソース電極層４０５ａ及びドレイン電極層４０５ｂのチ
ャネル幅方向の長さｗ２は、酸化物半導体膜４０３のチャネル幅方向の長さｗ１より長く
、酸化物半導体膜のチャネル幅方向の端部までソース電極層４０５ａ及びドレイン電極層
４０５ｂに覆われている。つまり、酸化物半導体膜４０３の絶縁層４１３と重畳していな
い領域は、ソース電極層４０５ａ及びドレイン電極層４０５ｂに覆われている。
トランジスタ４８０は、ソース電極層４０５ａ及びドレイン電極層４０５ｂのチャネル
幅方向の長さｗ２が、酸化物半導体膜４０３のチャネル幅方向の長さｗ１より長いと言う
点でトランジスタ４４０と異なり、それ以外の構成はトランジスタ４４０と同様の構成と
することができる。
ここで、トランジスタ４８０の作製工程において酸化物半導体膜４０３の表面には不純
物除去処理が施されており、絶縁層４１３の形成に用いられるハロゲン元素を含むエッチ
ングガスに含まれる元素が不純物として残存することを防ぐことができる。これにより、
酸化物半導体膜４０３の表面（酸化物半導体膜４０３とソース電極層４０５ａまたはドレ
イン電極層４０５ｂとの界面近傍）における、ハロゲン元素などの濃度を５×１０１８ａ
ｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることが
でき、具体的には、塩素の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×
１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができる。また、フッ素の濃度を５×１０
１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とする
こともできるし、ボロンの濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×
１０１８ａｔｏｍｓ／ｃｍ３以下）とすることもできる。このように、酸化物半導体膜の
低抵抗化を引き起こしうる不純物が低減されているので、当該酸化物半導体膜を用いた半
導体装置の高信頼性化を図ることが可能となる。
このようなトランジスタ４８０の作製方法について図７（Ａ）乃至図７（Ｅ）を用いて
説明する。
まず、基板４００上に下地絶縁膜４３６、ゲート電極層４０１、ゲート絶縁膜４０２お
よび酸化物半導体膜４０３を形成し、酸化物半導体膜４０３を覆うように絶縁膜４４３を
成膜する（図７（Ａ）参照）。ここで、基板４００、下地絶縁膜４３６、ゲート電極層４
０１、ゲート絶縁膜４０２および酸化物半導体膜４０３の材料、作製方法などについては
、実施の形態１に示すトランジスタ４４０と同様の構成とすればよい。また、絶縁膜４４
３の材料、作製方法などについては、トランジスタ４４０の絶縁膜４１３の材料および成
膜方法を参酌することができる。
次に、ハロゲン元素を含むエッチングガス４４２を用いたプラズマ処理によって絶縁膜
４４３を加工して、ゲート電極層４０１と重畳する位置にチャネル保護膜として機能する
絶縁層４１３を形成する（図７（Ｂ）参照）。当該エッチング処理は、フォトリソグラフ
ィ工程により絶縁膜４４３上にレジストマスク４４４を形成して選択的に行い、絶縁層４
１３を形成した後レジストマスク４４４を除去する。その結果、ゲート電極層４０１と重
畳し、且つ酸化物半導体膜４０３のチャネル形成領域上に接して絶縁層４１３が形成され
る。
ここで、絶縁層４１３は、断面形状が台形または三角形状であり、断面形状の下端部の
テーパ角が６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下とすること
が好ましい。
エッチング法としては、ドライエッチングを行うことが好ましく、例えば、平行平板型
ＲＩＥ法や、ＩＣＰエッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度等）を適宜調節する。
ハロゲン元素を含むエッチングガス４４２としては、フッ素を含むガスまたは塩素を含
むガスなどを用いることができる。フッ素を含むガスとしては、例えば、四フッ化炭素（
ＣＦ４）、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）、トリフルオロメタン（Ｃ
ＨＦ３）、オクタフルオロシクロブタン（Ｃ４Ｆ８）などが挙げられる。絶縁膜４４３と
して酸化シリコンなどを含む絶縁膜を用いる場合には、このようなフッ素を含むガスを用
いることで、容易にエッチングすることができる。また、塩素を含むガスとしては、例え
ば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素
（ＣＣｌ４）などが挙げられる。絶縁膜４４３として酸化アルミニウムなどを含む絶縁膜
を用いる場合には、このような塩素を含むガスを用いることで、容易にエッチングするこ
とができる。
なお、本実施の形態では、ＣＦ４を用いて酸化シリコンからなる絶縁膜４４３を選択的
にエッチングし、絶縁層４１３の下端部のテーパ角を約３０°とする。
このように、図７（Ｂ）に示す絶縁層４１３を形成するエッチング工程には、ハロゲン
元素を含むエッチングガス４４２を用いる。しかし、ハロゲン元素を含むエッチングガス
４４２に酸化物半導体膜４０３が曝されると、ハロゲン元素を含むエッチングガス４４２
によって酸化物半導体膜４０３中の酸素が引き抜かれてしまい、酸化物半導体膜４０３の
表面（酸化物半導体膜４０３とソース電極層４０５ａまたはドレイン電極層４０５ｂとの
界面近傍）に酸素欠損が形成される恐れがある。酸化物半導体膜４０３に酸素欠損が生じ
ると、酸化物半導体膜４０３のバックチャネル側が低抵抗化（ｎ型化）してしまい、寄生
チャネルが形成される恐れがある。
例えば、酸化物半導体膜４０３として、インジウムを含む酸化物半導体材料を用い、酸
化物半導体膜４０３上に接して設けられる絶縁層４１３の加工に三塩化ホウ素（ＢＣｌ３
）を含むエッチングガスを用いた場合、酸化物半導体膜中のＩｎ−Ｏ−Ｉｎ結合と、エッ
チングガスに含まれるＣｌが反応して、Ｉｎ−Ｃｌ結合と、酸素が脱離したＩｎ元素とを
含む膜となることがある。酸素が脱離したＩｎ元素は、未結合手を有するため、酸化物半
導体膜４０３中において酸素が脱離した箇所では酸素欠損が存在する。
また、ハロゲン元素を含むエッチングガスに含まれるハロゲン以外の元素（例えば、ボ
ロン）も、酸化物半導体膜４０３のバックチャネル側が低抵抗化（ｎ型化）する要因の一
つとなりうる。
よって、絶縁層４１３の形成後、絶縁層４１３の表面および酸化物半導体膜４０３の表
面（酸化物半導体膜４０３とソース電極層４０５ａまたはドレイン電極層４０５ｂとの界
面近傍）にハロゲン元素を含むエッチングガスに含まれる元素が不純物として残存するこ
とを防止するため、不純物除去処理を行う（図７（Ｃ）参照）。ここで当該不純物として
は、例えば、塩素、フッ素、ボロンなどが挙げられる。
当該不純物除去処理は、プラズマ処理、または溶液による処理によって行うことができ
る。プラズマ処理としては、酸素プラズマ処理または一酸化二窒素プラズマ処理などを好
適に用いることができる。また、プラズマ処理として希ガス（代表的にはアルゴン）を用
いてもよい。また、溶液による処理としては、希フッ酸溶液による洗浄処理を好適に用い
ることができる。例えば、希フッ酸溶液を用いる場合、希フッ酸を１／１０２乃至１／１
０５程度、好ましくは１／１０３乃至１／１０５程度に希釈する。また、溶液による処理
としてＴＭＡＨ溶液などのアルカリ性の溶液による処理を行ってもよい。また、溶液の代
わりに水を用いて洗浄処理を行ってもよい。
このように不純物除去処理を行うことにより、酸化物半導体膜４０３の表面（酸化物半
導体膜４０３とソース電極層４０５ａまたはドレイン電極層４０５ｂとの界面近傍）にお
ける、ハロゲン元素を含むエッチングガスに含まれる元素（例えば、塩素、フッ素、ボロ
ンなど）の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏ
ｍｓ／ｃｍ３以下）とすることができる。このように、酸化物半導体膜の低抵抗化を引き
起こしうる不純物を除去できるので、当該酸化物半導体膜を用いた半導体装置の高信頼性
化を図ることが可能となる。
なお、絶縁層４１３の形成後、加熱処理を行ってもよい。本実施の形態では、窒素雰囲
気下３００℃で１時間加熱処理を行う。
次いで、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、及び絶縁
層４１３上に、導電膜を成膜し、当該導電膜を選択的にエッチングしてソース電極層４０
５ａ及びドレイン電極層４０５ｂ（これと同じ層で形成される配線を含む）を形成する（
図７（Ｄ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂは、レジストマスク
を形成した後フォトリソグラフィを用いて形成し、形成後にレジストマスクを除去する。
その結果、ドレイン電極層４０５ｂの端部は、絶縁層４１３の上面または側面に位置し、
ソース電極層４０５ａの端部は、絶縁層４１３の上面または側面に位置する。
ここで、ソース電極層４０５ａ及びドレイン電極層４０５ｂは、酸化物半導体膜４０３
の絶縁層４１３と重畳していない領域を覆うように形成する。よって、図６（Ｃ）におい
て示したように、ソース電極層４０５ａ及びドレイン電極層４０５ｂのチャネル幅方向の
長さｗ２は、酸化物半導体膜４０３のチャネル幅方向の長さｗ１より長く、酸化物半導体
膜４０３のチャネル幅方向の端部までソース電極層４０５ａ及びドレイン電極層４０５ｂ
に覆われることになる。
ここで、ソース電極層４０５ａ及びドレイン電極層４０５ｂの材料、作製方法などにつ
いては、実施の形態１に示すトランジスタ４４０と同様の構成とすればよい。
本実施の形態では、導電膜としてスパッタリング法により膜厚１００ｎｍのチタン膜、
膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用いる。
本実施の形態では、導電膜のエッチングは、エッチングガスとしてＣｌ２とＢＣｌ３を
用いたドライエッチング法により、チタン膜、アルミニウム膜、チタン膜の積層をエッチ
ングして、ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
このようにハロゲン元素を含むエッチングガスを用いると、上述のように当該エッチン
グガスに半導体装置が曝される。しかし、本実施の形態では、酸化物半導体膜が、絶縁層
４１３、ソース電極層４０５ａおよびドレイン電極層４０５ｂに覆われるように導電膜の
エッチングを行うので、酸化物半導体膜が直接ハロゲン元素を含むエッチングガスに曝さ
れるのを防ぐことができる。
以上の工程で、本実施の形態に示すトランジスタ４８０が作製される（図７（Ｅ）参照
）。
さらに、図７（Ｅ）に示すように、トランジスタ４８０上に層間絶縁膜４０８および平
坦化絶縁膜４０９を形成することもできる。ここで、層間絶縁膜４０８および平坦化絶縁
膜４０９の材料、作製方法などについては、実施の形態１に示すトランジスタ４４０と同
様の構成とすればよい。
なお、トランジスタ４８０では、酸化物半導体膜４０３の膜厚が全体で略均一な例につ
いて示したが、本実施の形態はこれに限られるものではない。トランジスタ４８０とは異
なる形態のトランジスタ４９０について図８を用いて説明する。
図８に示すトランジスタ４９０は、ボトムゲート構造の一つであり、逆スタガ型トラン
ジスタともいうトランジスタの一例である。図８（Ａ）は、トランジスタ４９０の平面図
であり、図８（Ｂ）は、図８（Ａ）のＸ１１−Ｙ１１における断面図であり、図８（Ｃ）
は、図８（Ａ）のＸ１２−Ｙ１２における断面図である。
図８に示すトランジスタ４９０は、上述の不純物除去処理によって、絶縁層４１３から
露出した領域の酸化物半導体膜４０３がエッチングされ、当該領域の膜厚が減少した例で
ある。
トランジスタ４９０は、酸化物半導体膜４０３において、絶縁層４１３と接して重畳す
る領域の膜厚が、ソース電極層４０５ａまたはドレイン電極層４０５ｂと接して重畳する
領域の膜厚より大きくなっている点において、トランジスタ４８０と異なる。なお、トラ
ンジスタ４９０のその他の部分の構成はトランジスタ４８０と同様なので各構成の詳細に
ついてはそちらを参照されたい。
トランジスタ４９０は、トランジスタ４８０と同様の方法で作製することができ、図７
（Ｃ）で示したように、絶縁層４１３の表面および酸化物半導体膜４０３の表面（酸化物
半導体膜４０３とソース電極層４０５ａまたはドレイン電極層４０５ｂとの界面近傍）に
ハロゲン元素を含むエッチングガスに含まれる元素が不純物として残存することを防止す
るため、不純物除去処理を行う。当該不純物除去処理は、図７（Ｃ）で示した工程と同様
に、プラズマ処理、または溶液による処理によって行うことができる。プラズマ処理とし
ては、酸素プラズマ処理または一酸化二窒素プラズマ処理などを好適に用いることができ
る。また、プラズマ処理として希ガス（代表的にはアルゴン）を用いてもよい。また、溶
液による処理としては、希フッ酸溶液による洗浄処理を好適に用いることができる。例え
ば、希フッ酸溶液を用いる場合、希フッ酸を１／１０２乃至１／１０５程度、好ましくは
１／１０３乃至１／１０５程度に希釈する。また、溶液による処理としてＴＭＡＨ溶液な
どのアルカリ性の溶液による処理を行ってもよい。また、溶液の代わりに水を用いて洗浄
処理を行ってもよい。
このようにして酸化物半導体膜４０３の表面の不純物除去処理として、図７（Ｃ）で示
したように、ハロゲン元素を含むエッチングガスに曝された酸化物半導体膜４０３の表面
にプラズマ処理、または溶液による処理をしてもよい。すなわち、酸化物半導体膜４０３
の表面に不純物として残存した、ハロゲン元素を含むエッチングガスに含まれる元素を酸
化物半導体膜４０３の一部とともに除去してもよい。これにより、酸化物半導体膜４０３
において、絶縁層４１３と重畳する領域の膜厚が、ソース電極層４０５ａまたはドレイン
電極層４０５ｂと重畳する領域の膜厚より大きくなる。例えば、１／１０３希釈フッ酸（
０．０５％フッ酸）で、ＩＧＺＯ膜を処理すると、１秒あたり１〜３ｎｍ膜厚が減少し、
２／１０５希釈フッ酸（０．００２５％フッ酸）で、ＩＧＺＯ膜を処理すると、１秒あた
り０．１ｎｍ程度膜厚が減少する。
以上のように、本実施の形態に示すように、不純物除去処理を行って酸化物半導体膜を
用いた半導体装置を作製することにより、酸化物半導体膜の表面（酸化物半導体膜とソー
ス電極層またはドレイン電極層との界面近傍）における、ハロゲン元素を含むエッチング
ガスに含まれる元素（例えば、塩素、フッ素、ボロンなど）の濃度を５×１０１８ａｔｏ
ｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができ
る。
従って、酸化物半導体膜を用いた安定した電気特性を有するトランジスタを含む信頼性
の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよ
く作製し、高生産化を達成することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態３）
実施の形態１または２に示したトランジスタを用いて表示機能を有する半導体装置（表
示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又
は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができ
る。
図９（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むように
して、シール材４００５が設けられ、第２の基板４００６によって封止されている。図９
（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域
とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成さ
れた走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成
された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
図９（Ｂ）、及び図９（Ｃ）において、第１の基板４００１上に設けられた画素部４０
０２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられてい
る。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けら
れている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１
とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。
図９（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって
囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶
半導体膜で形成された信号線駆動回路４００３が実装されている。図９（Ｂ）、及び図９
（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４
又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されてい
る。
また図９（Ｂ）、及び図９（Ｃ）においては、信号線駆動回路４００３を別途形成し、
第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線
駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の
一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃ
ｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図９（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり
、図９（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図９（
Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープも
しくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板
が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有し
ており、実施の形態１または２に示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子
（発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
また、半導体装置の一形態について、図９乃至図１１を用いて説明する。図１１は、図
９（Ｂ）のＭ−Ｎにおける断面図に相当する。
図９及び図１１で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１
６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８、４０１
８ｂが有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極
４０１６は、トランジスタ４０１０、４０１１のゲート電極層と同じ導電膜で形成されて
いる。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は
、トランジスタを複数有しており、図１１では、画素部４００２に含まれるトランジスタ
４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している
。図１１（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けられ
、図１１（Ｂ）では、さらに、絶縁膜４０２１が設けられている。
トランジスタ４０１０、４０１１としては、実施の形態１または２で示したトランジス
タを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ４４
０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０１０、４０
１１は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトム
ゲート構造の逆スタガ型トランジスタである。
実施の形態１で示したトランジスタ４４０と同様な構造及び作製方法で得られるトラン
ジスタ４０１０、４０１１は、ハロゲンプラズマを用いたエッチング工程によりソース電
極層及びドレイン電極層を形成後、酸化物半導体膜表面及び該近傍における不純物（具体
的には、エッチングガスに含まれる元素）を除去する工程を行う。また、不純物除去処理
は、ハロゲンプラズマを用いたエッチング工程によりチャネル保護膜として機能する絶縁
層を形成した後にも行ってもよい。不純物除去処理は、例えば希フッ酸処理、又は酸素や
一酸化二窒素を用いたプラズマ処理などを好適に用いることができる。
酸化物半導体膜表面及び該近傍がエッチングガスに含まれる不純物により汚染されるの
を防止することができるため、トランジスタ４０１０、４０１１は、酸化物半導体膜表面
におけるハロゲン元素を含むエッチングガスに含まれる元素（例えば、塩素、ボロンなど
）の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／
ｃｍ３以下）とすることができる。
従って、図９及び図１１で示す本実施の形態の酸化物半導体膜を用いた安定した電気特
性を有するトランジスタ４０１０、４０１１を含む半導体装置として信頼性の高い半導体
装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく
作製し、高生産化を達成することができる。
また、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重な
る位置にさらに導電層を設けてもよい。導電層を酸化物半導体膜のチャネル形成領域と重
なる位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるト
ランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電
層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良
く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、
０Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを
含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する
。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的
な特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示
パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素
子を用いることができる。
図１１（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１１（Ａ
）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層
４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜と
して機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２
の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層
４００８を介して積層する構成となっている。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペー
サであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。な
お球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これ
らの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュ
ービック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いても
よい。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１と
は接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温してい
くと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液
晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブル
ー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマ
ー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成すること
もできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため
配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビ
ング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止するこ
とができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶
表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタ
は、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱す
る恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブル
ー相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の
大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸
化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対し
て１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分で
ある。
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値
（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間
を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフ
レッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、比較的高い電界効
果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能な
トランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆
動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すな
わち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要
がないため、半導体装置の部品点数を削減することができる。また、画素部においても、
高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−
Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができ
る。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは
、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置
は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式であ
る。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方
向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわ
れる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用い
ることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒ
は赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す
）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお
、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発
明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光
素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材
料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機
ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として
有機ＥＬ素子を用いる例を示す。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明
する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。
そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り
出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側
の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用
することができる。
図１０（Ａ）（Ｂ）及び図１１（Ｂ）に表示素子として発光素子を用いた発光装置の例
を示す。
図１０（Ａ）は発光装置の平面図であり、図１０（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２
−Ｗ２、及びＶ３−Ｗ３で切断した断面が図１０（Ｂ）に相当する。なお、図１０（Ａ）
の平面図においては、電界発光層５４２及び第２の電極層５４３は省略してあり図示して
いない。
図１０に示す発光装置は、基板５００上に、トランジスタ５１０、容量素子５２０、配
線層交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続し
ている。なお、図１０は基板５００を通過して発光素子５４０からの光を取り出す、下面
射出型構造の発光装置である。
トランジスタ５１０としては、実施の形態１または２で示したトランジスタを適用する
ことができる。本実施の形態では、実施の形態１で示したトランジスタ４４０と同様な構
造を有するトランジスタを適用する例を示す。トランジスタ５１０は、酸化物半導体膜上
にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタガ型ト
ランジスタである。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁膜５０２、酸化物
半導体膜５１２、絶縁層５０３、ソース電極層又はドレイン電極層として機能する導電層
５１３ａ、５１３ｂを含む。
実施の形態１で示したトランジスタ４４０と同様な構造及び作製方法で得られるトラン
ジスタ５１０は、ハロゲンプラズマを用いたエッチング工程により導電層５１３ａ、５１
３ｂを形成後、酸化物半導体膜表面及び該近傍におけるエッチングガスに含まれる不純物
を除去する処理を行う。また、不純物除去処理は、ハロゲンプラズマを用いたエッチング
工程によりチャネル保護膜として機能する絶縁層を形成した後にも行ってもよい。不純物
除去処理は、例えば希フッ酸処理、又は酸素や一酸化二窒素を用いたプラズマ処理などを
好適に用いることができる。
酸化物半導体膜表面及び該近傍がエッチングガスに含まれる不純物により汚染されるの
を防止できるため、トランジスタ５１０は、酸化物半導体膜表面におけるハロゲン元素を
含むエッチングガスに含まれる元素（例えば、塩素、ボロンなど）の濃度を５×１０１８
ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすること
ができる。
従って、図１０で示す本実施の形態の酸化物半導体膜５１２を用いた安定した電気特性
を有するトランジスタ５１０を含む半導体装置として信頼性の高い半導体装置を提供する
ことができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産
化を達成することができる。
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁膜５０２、酸化物半導体膜
５２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶
縁膜５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部
であり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁膜５０
２、及び絶縁層５０３と同工程で形成する絶縁層５５３を介して交差する。本実施の形態
で示す構造であると、配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電
層５３３との間にゲート絶縁膜５０２だけでなく、絶縁層５５３も配置できるため、ゲー
ト電極層５１１ａ、５１１ｂと、導電層５３３との間に生じる寄生容量を低減することが
できる。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎ
ｍのチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの
銅薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
酸化物半導体膜５１２、５２２としては膜厚２５ｎｍのＩＧＺＯ膜を用いる。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０
４が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィ
ルタ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平
坦化絶縁膜として機能する絶縁膜５０６が設けられている。
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に
積層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジス
タ５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された
開口において、第１の電極層５４１及び導電層５１３ａとは接することによって電気的に
接続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が
設けられている。
層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の
酸化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの
感光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いる
ことができる。
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。
有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感
光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略
化し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された
有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを
用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着
色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩
色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材
料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カ
ラーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
図１１（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部
４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５
１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積
層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向な
どに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感
光性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部
の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでもよい。
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第
２の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保
護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができ
る。
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないよう
に、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい
。
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止
された空間には充填材４５１４が設けられ密封されている。このように外気に曝されない
ように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹
脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチ
レンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい
。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸によ
り反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能で
ある。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、
紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能
という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子
と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒又は溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子又は第２の粒子は染料を含み、電界がない場合において移動
しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）
とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、い
わゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料
、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレ
クトロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用すること
ができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子
に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第
２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法
である。
なお、図９乃至図１１において、第１の基板４００１、基板５００、第２の基板４００
６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を
有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆ
ｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニ
ルフルオライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いるこ
とができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板
（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリ
エステルフィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２
０はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水
分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が
高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素
、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料
である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル、ポリイミド
、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用
いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキ
サン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることがで
きる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成し
てもよい。
絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリ
ング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェッ
ト法等）、印刷法（スクリーン印刷、オフセット印刷等）などの方法や、ドクターナイフ
、ロールコーター、カーテンコーター、ナイフコーター等の器具を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画
素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対し
て透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、
対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及
び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステン
を含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを
含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以
下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化
物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン
（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム
（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッ
ケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀
（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用い
て形成することができる。
本実施の形態においては、図１０に示す発光装置は下面射出型なので、第１の電極層５
４１は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金
属膜を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有す
る導電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性
高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はそ
の誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若
しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１または２で示したトランジスタを適用することで、様々な機
能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
（実施の形態４）
実施の形態１または２に示したトランジスタを用いて、対象物の情報を読み取るイメー
ジセンサ機能を有する半導体装置を作製することができる。
図１２（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１２（Ａ）
はフォトセンサの等価回路であり、図１２（Ｂ）はフォトセンサの一部を示す断面図であ
る。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、
他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４
０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイ
ンの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。
トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフ
ォトセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確
に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載し
ている。図１２（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態
１または２に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタであ
る。本実施の形態では、実施の形態１で示したトランジスタ４４０と同様な構造を有する
トランジスタを適用する例を示す。トランジスタ６４０は、酸化物半導体膜上にチャネル
保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタガ型トランジスタ
である。
図１２（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４
０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして
機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイ
オード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられ
ている。
トランジスタ６４０上には絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４が設け
られている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６
３３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁膜６３４上に設けられた電極層
６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０
６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電
極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４
５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６
０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体
膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型
の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族
の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法
により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、
Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。
また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注
入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等
により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。
この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法
、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上
５０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコ
ン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモ
ルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラ
ン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、
ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法
、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は
２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモ
ルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物
元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成
する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６
、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純
物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用い
て該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純
物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合に
アモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパ
ッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ
以下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、
アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミア
モルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））
半導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型
のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、
ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０
２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導
電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を
用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、
その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、デ
ィップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、
オフセット印刷等）等を用いて形成することができる。
絶縁膜６３１としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層
、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン
層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化
物絶縁膜の単層、又は積層を用いることができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１は
スパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素
、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料
である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能
する絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリ
ル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機
絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−
ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等
の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光６２２を検出することによって、被検出物の情報
を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源
を用いることができる。
実施の形態１で示したトランジスタ４４０と同様な構造及び作製方法で得られるトラン
ジスタ６４０は、ハロゲンプラズマを用いたエッチング工程によりソース電極層及びドレ
イン電極層を形成後、酸化物半導体膜表面及び該近傍におけるエッチングガスに含まれる
不純物を除去する工程を行う。また、不純物除去処理は、ハロゲンプラズマを用いたエッ
チング工程によりチャネル保護膜として機能する絶縁層を形成した後にも行ってもよい。
不純物除去処理は、例えば希フッ酸処理、又は酸素や一酸化二窒素を用いたプラズマ処理
などを好適に用いることができる。
酸化物半導体膜表面及び該近傍がエッチングガスに含まれる不純物により汚染されるの
を防止できるため、トランジスタ６４０は、酸化物半導体膜表面におけるハロゲンの不純
物の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／
ｃｍ３以下）とすることができる。
従って、本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジス
タ６４０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半
導体装置を歩留まりよく作製し、高生産化を達成することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機と
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジ
タルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技
機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具
体例を図１３に示す。
図１３（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は
、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示
することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を
示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
実施の形態１乃至４のいずれかに示す半導体装置は、表示部９００３に用いることが可
能であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３
に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力する
ことができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画
面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形
態４に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッ
チ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して
垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、
大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブル
に表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１３（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００
は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表
示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持し
た構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリ
モコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キ
ー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示さ
れる映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作
機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図１３（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。
テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、
さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方
向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の
情報通信を行うことも可能である。
実施の形態１乃至４のいずれかに示す半導体装置は、表示部９１０３、９１０７に用い
ることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与するこ
とができる。
図１３（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、
キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含
む。
実施の形態１乃至４のいずれかに示す半導体装置は、表示部９２０３に用いることが可
能であり、コンピュータに高い信頼性を付与することができる。
図１４（Ａ）及び図１４（Ｂ）は２つ折り可能なタブレット型端末である。図１４（Ａ
）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示
部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モ
ード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
実施の形態１乃至４のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３
１ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる
。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示さ
れた操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６
３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領
域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６
３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９
６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表
示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一
部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボー
ド表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれること
で表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時に
タッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを
切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えス
イッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光
の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光セン
サだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を
内蔵させてもよい。
また、図１４（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示
しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表
示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネ
ルとしてもよい。
図１４（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９
６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を
有する。なお、図１４（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３
５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態
にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、
耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１４（Ａ）及び図１４（Ｂ）に示したタブレット型端末は、様々な
情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻な
どを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ
入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有する
ことができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル
、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、
筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率よく
行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を
用いると、小型化を図れる等の利点がある。
また、図１４（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１４（
Ｃ）にブロック図を示し説明する。図１４（Ｃ）には、太陽電池９６３３、バッテリー９
６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３
、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３
６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１４（Ｂ）に示す充放電制御
回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する
。太陽電池９６３３で発電した電力は、バッテリー９６３５を充電するための電圧となる
ようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の
動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コン
バータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、
表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッ
テリー９６３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、
圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバ
ッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送
受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構
成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
本実施例では、酸化物半導体膜上に接して金属膜を形成し、その後の金属膜除去のドラ
イエッチングの際に生じた不純物を除去する不純物除去処理の有無と、抵抗率との関係に
ついて以下に示す実験を行った。
まず、比較例のサンプルとして、スパッタリング法を用いた成膜装置を用いて、ガラス
基板上に膜厚９５ｎｍのＩＧＺＯ膜を成膜し、抵抗率を測定した。その結果は４．８×１
０９Ω・ｃｍであった。ＩＧＺＯ膜の抵抗率は、上面形状が蛇行している電極（膜厚１０
０ｎｍのチタン膜と、膜厚４００ｎｍのアルミニウム膜と、膜厚１００ｎｍのチタン膜の
積層）を形成し、電圧−電流の２端子測定により抵抗を算出する。
ＩＧＺＯ膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲ
ットを用い、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．６Ｐａ、ＡＣ
電源電力５ｋＷ、基板温度１７０℃とする。
スパッタリング法を用いた成膜装置は、真空ポンプなどの真空排気手段（クライオポン
プ、ターボ分子ポンプなど）により減圧可能なスパッタチャンバーと、被処理基板を固定
する基板フォルダと、スパッタリングターゲットを保持するターゲットフォルダと、ター
ゲットフォルダに保持されたスパッタリングターゲットに対応する電極と、その電極にス
パッタリングのためのＡＣ電圧（またはＤＣ電圧）を印加する電力供給手段と、スパッタ
チャンバー内にガスを供給するガス供給手段とを有している。なお、サンプルを作製する
際には、できるだけ不純物が混入しないようにスパッタチャンバー内を高真空とし、水分
については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気として成膜
を行う。
また、サンプル１として、ガラス基板上に膜厚９５ｎｍのＩＧＺＯ膜を成膜した後、第
１のドライエッチング条件で１８０秒のエッチングを行った後、純水に浸し、電極を形成
して、抵抗率を測定した。サンプル１の結果は１３０Ω・ｃｍであった。また、サンプル
２として、第１のドライエッチング条件後、希フッ酸（１／１００希釈）に３０秒浸した
後、電極を形成して抵抗率を測定した。サンプル２の結果は、３．９×１０９Ω・ｃｍと
なった。
これらの結果から、ハロゲン元素を含むガスを用いたドライエッチングにより不純物が
付着または混入することでＩＧＺＯ膜の抵抗率が下がり、希フッ酸の表面処理を行うこと
で不純物が除去され、ＩＧＺＯ膜をドライエッチング前の状態に近づいていることが確認
できる。
また、サンプル３としてガラス基板上に膜厚９５ｎｍのＩＧＺＯ膜を成膜した後、第２
のドライエッチング条件で１８０秒のエッチングを行った後、純水に浸し、電極を形成し
て、抵抗率を測定した。また、サンプル４として、第２のドライエッチング条件後に、希
フッ酸（１／１００希釈）に３０秒浸した後、電極を形成して抵抗率を測定した。
また、サンプル５としてガラス基板上に膜厚９５ｎｍのＩＧＺＯ膜を成膜した後、第３
のドライエッチング条件で１８０秒のエッチングを行った後、純水に浸し、電極を形成し
て、抵抗率を測定した。また、サンプル６として、第３のドライエッチング条件後に、希
フッ酸（１／１００希釈）に３０秒浸した後、電極を形成して抵抗率を測定した。
また、サンプル７としてガラス基板上に膜厚９５ｎｍのＩＧＺＯ膜を成膜した後、第４
のドライエッチング条件で１８０秒のエッチングを行った後、純水に浸し、電極を形成し
て、抵抗率を測定した。また、サンプル８として、第４のドライエッチング条件後に、希
フッ酸（１／１００希釈）に３０秒浸した後、電極を形成して抵抗率を測定した。
第１のドライエッチング条件、第２のドライエッチング条件、第３のドライエッチング
条件、及び第４のドライエッチング条件を表１に記す。なお、ドライエッチングを行う装
置としてはＩＣＰエッチング装置を用いた。
また、図１６は、抵抗率を縦軸とし、比較例の抵抗率と、サンプル１〜８の抵抗率をそ
れぞれ示したグラフである。これらの結果から、ドライエッチングの条件を変えても、希
フッ酸の表面処理を行うことでＩＧＺＯ膜をドライエッチング前の状態に近づける、好ま
しくは同じ状態にできることが確認できた。
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０３ 酸化物半導体膜
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０８ 層間絶縁膜
４０９ 平坦化絶縁膜
４１３ 絶縁層
４３６ 下地絶縁膜
４４０ トランジスタ
４４２ ガス
４４３ 絶縁膜
４４４ レジストマスク
４４５ 導電膜
４４８ａ レジストマスク
４５０ トランジスタ
４６０ トランジスタ
４７０ トランジスタ
４８０ トランジスタ
４９０ トランジスタ
５００ 基板
５０２ ゲート絶縁膜
５０３ 絶縁層
５０４ 層間絶縁膜
５０５ カラーフィルタ層
５０６ 絶縁膜
５０７ 隔壁
５１０ トランジスタ
５１１ａ ゲート電極層
５１１ｂ ゲート電極層
５１２ 酸化物半導体膜
５１３ａ 導電層
５１３ｂ 導電層
５２０ 容量素子
５２１ａ 導電層
５２１ｂ 導電層
５２２ 酸化物半導体膜
５２３ 導電層
５３０ 配線層交差部
５３３ 導電層
５４０ 発光素子
５４１ 電極層
５４２ 電界発光層
５４３ 電極層
５５３ 絶縁層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４０３５ スペーサ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (4)

  1. 絶縁表面上にゲート電極層を形成し、
    前記ゲート電極層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に島状の酸化物半導体膜を形成し、
    前記ゲート電極層と重畳し、前記島状の酸化物半導体膜に接する絶縁層を形成し、
    前記島状の酸化物半導体膜及び前記絶縁層を覆う導電膜を形成し、
    前記導電膜を、ハロゲン元素を含むエッチングガスを用いたプラズマ処理によって加工して、前記ソース電極層及びドレイン電極層を形成することで、前記酸化物半導体膜の一部を露出させ、
    前記露出した酸化物半導体膜から前記エッチングガスに含まれる元素を除去し、
    前記エッチングガスに含まれる元素を除去した前記酸化物半導体膜表面における塩素濃度は５×１０１８ａｔｏｍｓ／ｃｍ３以下であり、
    前記酸化物半導体膜において、前記絶縁層、前記ソース電極層又は前記ドレイン電極層と重畳する領域の膜厚は、前記絶縁層、前記ソース電極層又は前記ドレイン電極層のいずれとも重畳しない領域の膜厚よりも大きい半導体装置の作製方法。
  2. 絶縁表面上にゲート電極層を形成し、
    前記ゲート電極層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜を覆う絶縁層を形成し、
    前記絶縁層を、ハロゲン元素を含むエッチングガスを用いたプラズマ処理によって加工して、前記ゲート電極層と重畳する位置に、チャネル保護膜として機能する絶縁層を形成し、
    前記酸化物半導体膜から前記エッチングガスに含まれる元素を除去し、
    前記島状の酸化物半導体膜及び前記チャネル保護膜として機能する絶縁層を覆う導電膜を形成し、
    前記導電膜を加工して、前記酸化物半導体膜のチャネル幅方向の端部を覆うソース電極層及びドレイン電極層を形成し、
    前記エッチングガスに含まれる元素を除去した前記酸化物半導体膜表面における塩素濃度は５×１０１８ａｔｏｍｓ／ｃｍ３以下であり、
    前記酸化物半導体膜において、前記絶縁層と重畳する領域の膜厚は、前記ソース電極層又は前記ドレイン電極層と重畳する領域の膜厚よりも大きい半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記エッチングガスに含まれる元素の除去処理として、酸素プラズマ処理又は一酸化二窒素プラズマ処理を行う半導体装置の作製方法。
  4. 請求項１又は請求項２において、
    前記エッチングガスに含まれる元素の除去処理として、希フッ酸溶液による洗浄処理を行う半導体装置の作製方法。
JP2016222413A 2011-10-24 2016-11-15 半導体装置の作製方法 Active JP6286512B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011233274 2011-10-24
JP2011233171 2011-10-24
JP2011233274 2011-10-24
JP2011233171 2011-10-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012227338A Division JP6045285B2 (ja) 2011-10-24 2012-10-12 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2017046002A JP2017046002A (ja) 2017-03-02
JP6286512B2 true JP6286512B2 (ja) 2018-02-28

Family

ID=48108675

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012227338A Active JP6045285B2 (ja) 2011-10-24 2012-10-12 半導体装置の作製方法
JP2016222413A Active JP6286512B2 (ja) 2011-10-24 2016-11-15 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012227338A Active JP6045285B2 (ja) 2011-10-24 2012-10-12 半導体装置の作製方法

Country Status (5)

Country Link
US (3) US8815640B2 (ja)
JP (2) JP6045285B2 (ja)
KR (3) KR102067051B1 (ja)
CN (3) CN107302031B (ja)
TW (2) TWI587406B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
TWI621185B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP5769323B2 (ja) * 2013-05-24 2015-08-26 京楽産業．株式会社 遊技機
KR102281300B1 (ko) 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
JP2015149467A (ja) * 2014-01-10 2015-08-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
JP6281137B2 (ja) * 2014-02-28 2018-02-21 株式会社Ｊｏｌｅｄ トランジスタの製造方法および表示装置の製造方法
CN105448726B (zh) * 2014-08-28 2019-01-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
WO2017018271A1 (ja) * 2015-07-27 2017-02-02 シャープ株式会社 半導体装置およびその製造方法
JP2017085093A (ja) 2015-10-29 2017-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017111386A (ja) * 2015-12-18 2017-06-22 株式会社ジャパンディスプレイ 表示装置
JP2019523565A (ja) * 2016-08-29 2019-08-22 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． 薄膜トランジスタの製造方法
JP7366019B2 (ja) * 2017-12-14 2023-10-20 アプライド マテリアルズ インコーポレイテッド エッチング残留物の少ない金属酸化物のエッチング方法
CN110400754B (zh) * 2018-04-25 2022-03-08 南京京东方显示技术有限公司 一种氧化物半导体薄膜晶体管的制造方法
US11563414B2 (en) * 2018-12-20 2023-01-24 KYOCERA AVX Components Corporation Multilayer electronic device including a capacitor having a precisely controlled capacitive area
KR20200121941A (ko) * 2019-04-16 2020-10-27 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법
US20220375763A1 (en) * 2020-01-30 2022-11-24 Sony Semiconductor Solutions Corporation Semiconductor device and etching method
CN112804773B (zh) * 2020-12-29 2022-08-05 宁波柔碳电子科技有限公司 一种加热板及其制备方法

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3263880B2 (ja) * 1993-09-29 2002-03-11 ソニー株式会社 半導体基板の処理方法
JP3486784B2 (ja) * 1994-07-15 2004-01-13 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004319540A (ja) * 2003-04-11 2004-11-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法およびドライエッチング装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP5025095B2 (ja) * 2004-05-07 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5145672B2 (ja) * 2006-02-27 2013-02-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7655571B2 (en) * 2006-10-26 2010-02-02 Applied Materials, Inc. Integrated method and apparatus for efficient removal of halogen residues from etched substrates
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI495108B (zh) * 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102275487B1 (ko) 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2010211086A (ja) * 2009-03-12 2010-09-24 Hitachi Displays Ltd 液晶表示装置
JP5728171B2 (ja) * 2009-06-29 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
KR101460868B1 (ko) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120099657A (ko) * 2009-10-30 2012-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN104795323B (zh) 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
WO2011108381A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011108382A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
CN112510096A (zh) 2021-03-16
US20140332808A1 (en) 2014-11-13
KR102268430B1 (ko) 2021-06-22
JP2013110394A (ja) 2013-06-06
KR102067051B1 (ko) 2020-01-16
CN107302031A (zh) 2017-10-27
JP6045285B2 (ja) 2016-12-14
US9059297B2 (en) 2015-06-16
JP2017046002A (ja) 2017-03-02
US8815640B2 (en) 2014-08-26
KR20130045173A (ko) 2013-05-03
TW201705308A (zh) 2017-02-01
KR102414049B1 (ko) 2022-06-27
TW201324623A (zh) 2013-06-16
KR20210075058A (ko) 2021-06-22
TWI587406B (zh) 2017-06-11
KR20200006604A (ko) 2020-01-20
US9515175B2 (en) 2016-12-06
CN103066128B (zh) 2017-06-09
US20150249146A1 (en) 2015-09-03
TWI567827B (zh) 2017-01-21
CN112510096B (zh) 2024-07-19
US20130099231A1 (en) 2013-04-25
CN107302031B (zh) 2020-11-10
CN103066128A (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
JP6286512B2 (ja) 半導体装置の作製方法
JP7187602B2 (ja) 発光装置
JP6423901B2 (ja) トランジスタの作製方法
JP6338640B2 (ja) 半導体装置の作製方法
JP6280977B2 (ja) 半導体装置
JP6231743B2 (ja) 半導体装置の作製方法
JP6141002B2 (ja) 半導体装置の作製方法
JP6226518B2 (ja) 半導体装置
JP6257141B2 (ja) 半導体装置
JP2019186581A (ja) 半導体装置の作製方法
JP6199583B2 (ja) 半導体装置
JP6317500B2 (ja) 半導体装置の作製方法
JP5873324B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180205

R150 Certificate of patent or registration of utility model

Ref document number: 6286512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250