JP7366019B2 - エッチング残留物の少ない金属酸化物のエッチング方法 - Google Patents

エッチング残留物の少ない金属酸化物のエッチング方法 Download PDF

Info

Publication number
JP7366019B2
JP7366019B2 JP2020531606A JP2020531606A JP7366019B2 JP 7366019 B2 JP7366019 B2 JP 7366019B2 JP 2020531606 A JP2020531606 A JP 2020531606A JP 2020531606 A JP2020531606 A JP 2020531606A JP 7366019 B2 JP7366019 B2 JP 7366019B2
Authority
JP
Japan
Prior art keywords
substrate
metal oxide
metal
oxide layer
exposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020531606A
Other languages
English (en)
Other versions
JP2021507509A (ja
Inventor
アムリタ ビー． ムリック，
アブヒジット バス マリック，
シュリーニヴァース ガンディコッタ，
サスミット シンハー ロイ，
インリー ラオ，
レジーナ フリード，
ウダイ ミトラ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021507509A publication Critical patent/JP2021507509A/ja
Priority to JP2023174924A priority Critical patent/JP2024012316A/ja
Application granted granted Critical
Publication of JP7366019B2 publication Critical patent/JP7366019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

［０００１］本開示は、概して、酸化金属膜をエッチングする方法に関する。特に、本開示は、エッチング残留物のより少ない、酸化金属膜をエッチングするためのプロセスに関する。
［０００２］半導体業界では、単位面積当たりの機能性を上げるために、ますます小さい寸法のトランジスタのチップを急速に開発している。デバイスの寸法が縮小し続けると、デバイス間の間隙／空間も縮まり、デバイスを互いに物理的に分離させることが更に困難になってくる。
［０００３］高アスペクト比の構造を製造することは、デバイスパターニングの分野における課題の１つである。ロジック及びメモリ構造の多くは、高アスペクト比から利益を得る。高アスペクト比の構造を形成する幾つかの方法では、酸化によるタングステンの体積膨張を利用して材料ピラーを生成し、この材料ピラーの周りに他の材料を堆積させ得る。これらのタングステン含有ピラーは後に除去され、高アスペクト比の構造が得られる。これらの構造は、後にメタライゼーション接点又は他の導電性材料で充填され得る。
［０００４］ただし、これらのタングステン含有ピラーを除去すると、エッチング残留物が残ることが多い。このエッチング残留物により、続いて形成されるいずれかのメタライゼーション層の使用可能な体積が減少し、これらの層の抵抗が増加し得る。
［０００５］したがって、当技術分野では、エッチング残留物の少ない金属酸化物をエッチングする方法が必要である。
［０００６］本開示の１又は複数の実施形態は、酸化金属層の一部をエッチングしてエッチング残留物を生成するために、酸化金属層を含む基板を金属ハロゲン化物に曝露することと、エッチング残留物を除去するために、基板を還元剤に暴露することとを含む基板処理方法を対象とする。基板は、エッチング残留物を除去するために、還元剤に暴露される。
［０００７］本開示の追加の実施形態は、処理容積を有する処理チャンバ内に酸化金属層を含む基板を提供することを含む基板処理方法を対象とする。酸化金属層の一部を除去してエッチング残留物を生成するために、基板が金属ハロゲン化物に暴露される。エッチング残留物を除去するために、基板が還元剤に暴露される。酸化金属層の所定の厚さが除去されるまで、基板を金属ハロゲン化物に暴露することと、基板を還元剤に暴露することとが繰り返される。
［０００８］本開示のさらなる実施形態は、処理容積を有する処理チャンバ内にＷＯ３層を含む基板を提供することを含む基板処理方法を対象とする。ＷＯ３層の一部を除去してエッチング残留物を生成するために、基板がＷＦ６又はＷＣｌ５のうちの１又は複数を含むエッチング剤に暴露される。処理容積は不活性ガスでパージされる。エッチング残留物を除去するために、基板がＨ２を含む還元剤に暴露される。処理容積が不活性ガスでパージされる。ＷＯ３層の所定の厚さが除去されるまで、基板をエッチング剤に暴露することと、処理容積をパージすることと、基板を還元剤に暴露することと、処理容積をパージすることとが繰り返される。
［０００９］上述した本開示の特徴を詳細に理解できるように、一部が添付の図面に例示されている実施形態を参照しながら、上記に要約した本開示をより具体的に説明する。ただし、添付の図面は本開示の典型的な実施形態のみを例示するものであり、したがって、実施形態の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施形態も許容しうることに留意されたい。
本開示の１又は複数の実施形態に係る処理方法を示す図である。
［００１１］添付の図面では、類似の部品及び／又は特徴は、同じ参照符号を有し得る。更に、同じ種類の様々な部品は、参照符号の後にダッシュを付けること、及び、類似の部品同士を区別する第２の符号によって、区別され得る。本明細書で第１の参照符号のみが使用される場合、その説明は、第２の参照符号に関わりなく、同じ第１の参照符号を有する類似の部品のうちの任意の１つに適用可能である。
［００１２］本開示の幾つかの例示的な実施形態を説明する前に、本開示は、以下の説明に示す構成又はプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、さまざまな方法で実施又は実行することができる。
［００１３］本明細書で使用する「基板」は、製造プロセス中に膜処理が実施される任意の基板又は基板上に形成された材料表面を指す。たとえば、処理が実施され得る基板表面には、シリコン、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイア、及び金属、金属窒化物、金属合金、及び用途に応じたその他の導電性材料等のその他いずれかの材料が含まれる。基板には半導体ウエハが含まれるが、これに限定されない。基板は、基板表面を研磨、エッチング、還元、酸化、水酸化、アニール、ＵＶ硬化、電子ビーム硬化、及び／又はベークする前処理プロセスに暴露され得る。基板自体の表面に直接膜処理を行うことに加えて、本開示では、以下に更に詳しく開示するように、基板上に形成された下層に対して本開示の膜処理ステップのいずれかが実施され得る。「基板表面」という用語は、文脈が示すような下層を含むことを意図している。したがって、たとえば、膜／層又は部分的な膜／層が基板表面上に堆積されている場合、露出した新たに堆積した膜／層の表面が基板表面となる。
［００１４］本開示の１又は複数の実施形態は、基板から酸化金属層をエッチング又は除去する、エッチング残留物の少ない基板処理方法を対象とする。本開示の様々な実施形態を、図１に示す詳細なプロセスに関して説明する。
［００１５］図１を参照すると、本開示の１又は複数の実施形態は、エッチング残留物の少ない、基板から酸化金属層をエッチングする方法１００を対象とする。幾つかの実施形態では、本方法は、高アスペクト比の構造を形成する、より大きなプロセスの一部である。
［００１６］幾つかの実施形態では、基板は、半導体材料、例えば、シリコン（Ｓｉ）、炭素（Ｃ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ヒ化ガリウム（ＧａＡｓ）、ＩｎＰ、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡＩＡ、他の半導体材料、又はそれらの任意の組み合わせを含む。幾つかの実施形態では、基板は、バルク下部基板、中間絶縁層、及び上部単結晶層を含むＳＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ－ｏｎ－ｉｓｏｌａｔｏｒ）基板である。上部単結晶層は、例えばシリコン等の上述したいずれかの材料を含み得る。様々な実施形態では、基板は、例えば、有機、セラミック、ガラス、又は半導体基板であり得る。本書では、基板を形成し得る材料の幾つかの例について説明するが、受動及び能動電子デバイス（トランジスタ、メモリ、コンデンサ、インダクタ、抵抗器、スイッチ、集積回路、増幅器、光電子デバイス、又は任意の他の電子デバイス等）が構築され得る基盤となり得る任意の材料も、本開示の趣旨及び範囲内に含まれる。
［００１７］幾つかの実施形態では、方法１００は、酸化金属層１３０を含む基板１１０を提供することから開始する。図１に示す実施形態では、基板１１０は、特徴、バリア層１１５、及び追加層１２０を含む。特徴は、バリア層１１５で裏打ちされている。特徴の外側の基板表面は、追加層１２０を含む。幾つかの実施形態では、追加層は、二酸化ケイ素を含む。図１に示す基板１１０は、幾つかの実施形態では存在し得るが、本開示の目的においては、バリア層１１５及び追加層１２０はそれぞれ任意である。
［００１８］幾つかの実施形態では、バリア層１１５は、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、又はそれらの任意の組み合わせを含む。別の実施形態では、バリア層１１５は、酸化物、例えば、酸化アルミニウム（ＡｌＯ）、酸化チタン（ＴｉＯ２）である。更に別の実施形態では、バリア層１１５は、窒化物、例えば窒化ケイ素（ＳｉＮ）である。幾つかの実施形態では、バリア層１１５は、約０．５ｎｍから約１０ｎｍの厚さを有する。
［００１９］幾つかの実施形態では、本方法は、酸化金属層１３０を生成するために、特徴内の金属層を酸化させることを更に含む。幾つかの実施形態では、追加層１２０は、金属層で使用される酸化プロセスの結果として形成される。適切な金属層は、Ｃｏ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｒｕ、ロジウム（Ｒｈ）、Ｃｕ、Ｆｅ、Ｍｎ、Ｖ、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、Ａｌ、Ｓｎ、Ｃｒ、ランタン（Ｌａ）のうちの１又は複数、又はそれらの任意の組み合わせを含む膜を含むが、これに限定されない。
［００２０］バリア層１１５、追加層１２０及び／又は酸化金属層１３０は、当業者に周知の任意の適切な技法によって形成することができる。適切な技法には、化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）、プラズマＣＶＤ、プラズマＡＬＤ及び物理的気相堆積（ＰＶＤ）が含まれるが、これらに限定されない。当業者は、様々な堆積プロセス及び技法に精通することになり、これらのプロセスのさらなる説明は含まれない。
［００２１］酸化金属層は、任意の適切な材料で構成される任意の適切な層であり得る。幾つかの実施形態では、酸化金属層の金属は、アルカリ金属、アルカリ土類金属、遷移金属、ランタノイド、アクチノイド及び後期遷移金属のうちの１つ又は複数から選択される。幾つかの実施形態では、酸化金属層はタングステン（Ｗ）を含む。酸化金属層は、金属種の平均酸化状態が０よりも大きい金属層を指す。この開示の目的において、酸化金属層は酸素を含んでも含んでいなくてもかまわない。
［００２２］幾つかの実施形態では、酸化金属層は、化学量論的金属酸化物の平均酸化状態よりも低い平均酸化状態を有する。この点に関して使用する場合、化学量論的金属酸化物は、完全に酸化された金属酸化物を指す。例えば、ＷＯ３及びＡｌ２Ｏ３はいずれも化学量論的金属酸化物である。幾つかの実施形態では、酸化金属層は、化学量論的金属酸化物を含む。幾つかの実施形態では、酸化金属層はＷＯ３を含む。
［００２３］幾つかの実施形態では、酸化金属層は、準化学量論的金属酸化物を含む。本開示の目的において、準化学量論的金属酸化物は、金属の酸素に対する比が、同じ金属の化学量論的金属酸化物の金属の酸素に対する比よりも大きい酸化金属層である。例えば、幾つかの実施形態では、酸化金属層は、ｘが３未満である準化学量論的金属酸化物ＷＯＸを含む。金属種を限定することなく、幾つかの実施形態では、酸化金属層は準化学量論的金属酸化物を含む。
［００２４］酸化金属層は、酸素以外の元素を含み得る。幾つかの実施形態では、酸化金属層は実質的に酸素を含まない。この点に関して使用する場合、「実質的に酸素を含まない」とは、酸化金属層が原子ベースで５％未満、３％未満、２％未満、１％未満、又は０．５％未満の酸素を含むことを意味する。幾つかの実施形態では、酸化金属層は、Ｎ、Ｓｉ、又はＣのうちの１つ又は複数を含む。幾つかの実施形態では、酸化金属層は、本質的に金属窒化物で構成される。幾つかの実施形態では、酸化金属層は本質的に金属ケイ化物で構成される。
［００２５］再び図１を参照すると、基板１１０が金属ハロゲン化物に暴露され、酸化金属層１３０の一部がエッチング又は除去されて、エッチング残留物１４０が生成される。幾つかの実施形態では、金属ハロゲン化物により、バリア層１１５の一部がエッチング又は除去される。理論に縛られることなく、本発明者らは、金属ハロゲン化物で金属酸化物層をエッチングしようとすると、金属酸化物層が１００％除去されずに、エッチング残留物が残ることを発見した。本発明者らは、エッチング残留物は、酸化金属層の不完全な除去、又は酸化金属層の不揮発性種への変換に起因する可能性があると考えている。
［００２６］金属ハロゲン化物は、少なくとも１つの金属及び少なくとも１つのハロゲンで構成される任意の適切な化合物であり得る。金属ハロゲン化物の金属元素は、実施形態では、チタン、ハフニウム、ジルコニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、マンガン、レニウム、テクニチウム、鉄、アルミニウム及びガリウムのうちの１又は複数を含み得る。幾つかの実施形態では、金属ハロゲン化物の金属元素は、２２、２３、２４、４０、４１、４２、７２、７３又は７４の原子番号を有する。１又は複数の実施形態では、金属元素は、元素周期表の第４族、第５族、又は第６族の元素を含む、あるいは遷移金属であり得る。幾つかの実施形態では、酸化金属層及び金属ハロゲン化物は、同じ金属種を含む。幾つかの実施形態では、酸化金属層及び金属ハロゲン化物は、異なる金属種を含む。幾つかの実施形態では、金属ハロゲン化物はタングステン（Ｗ）を含む。
［００２７］幾つかの実施形態では、金属ハロゲンは、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）又はヨウ素（Ｉ）のうちの１又は複数を含む。幾つかの実施形態では、金属ハロゲン化物は、ＷＦ６又はＷＣｌ５のうちの１又は複数を含む。幾つかの実施形態では、金属ハロゲン化物は本質的にＷＦ６で構成される。幾つかの実施形態では、金属ハロゲン化物は本質的にＷＣｌ５で構成される。この点に関して使用する場合、「本質的に～で構成される」とは、金属ハロゲン化物がモルベースで、９５％、９８％、９９％又は９９．５％を超えて記載の種であることを意味する。
［００２８］幾つかの実施形態では、エッチングプロセスがより選択的で繊細な、また等方性のものとなるように、エッチングプロセスで局所プラズマをほとんど又はまったく使用しない。「プラズマフリー」という用語は本書において、基板処理領域にプラズマ出力を印加しないか、又は本質的に印加しない時の基板処理領域について説明するために使用される。記載のエッチング剤（金属及びハロゲン含有前駆体）は、本明細書で金属含有材料をエッチングする工程中に基板処理領域をプラズマフリーにすることを可能にするエネルギー的に好ましいエッチング反応経路を有する。別の言い方をすれば、基板処理領域の電子温度は、１又は複数の実施形態によれば、０．５ｅＶ未満、０．４５ｅＶ未満、０．４ｅＶ未満、又は０．３５ｅＶ未満であり得る。更に、実施形態では、金属及びハロゲン含有前駆体は、基板処理領域に入る前に、いかなる遠隔プラズマにおいても励起されていなくてもよい。例えば、遠隔プラズマ領域又は別個のチャンバ領域が存在し、ハロゲン含有前駆体を基板処理領域に向けて導くために使用される場合、別個のチャンバ領域又は遠隔プラズマ領域は、本明細書で定義したようにプラズマフリーであり得る。
［００２９］再び図１を参照すると、基板１１０は、エッチング残留物を除去するために還元剤に暴露される。還元剤は、エッチング残留物を除去できる任意の化合物であり得る。幾つかの実施形態では、還元剤は、Ｈ２、Ｂ２Ｈ６又はＢＣｌ３のうちの１又は複数を含む。幾つかの実施形態では、還元剤は本質的にＨ２、Ｂ２Ｈ６又はＢＣｌ３のうちの１つで構成される。この点に関して使用する場合、「本質的に～で構成される」とは、還元剤がモルベースで、キャリアガスや希釈ガスは含まずに、９５％、９８％、９９％又は９９．５％を超えて記載の種であることを意味する。
［００３０］金属ハロゲン化物及び／又は還元剤は、キャリアガス又は希釈ガスを用いて基板に暴露され得る。適切なキャリア又は希釈ガスは、限定されないが、Ａｒ、Ｎ２、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ及びそれらの混合物を含む。
［００３１］金属ハロゲン化物及び還元剤への基板の曝露は、１サイクルと称され得る。幾つかの実施形態では、本方法は、複数のサイクルを含む。言い換えると、幾つかの実施形態では、本方法は、金属ハロゲン化物への曝露及び還元剤への曝露を繰り返すことを更に含む。幾つかの実施形態では、金属ハロゲン化物への曝露及び還元剤への曝露は、酸化金属層の所定の厚さが除去されるまで繰り返される。
［００３２］本方法が実施される条件も制御可能である。制御可能な条件には、温度、圧力、暴露時間、流量、パージ時間が含まれるが、これに限定されない。
［００３３］幾つかの実施形態では、本開示の方法は、約４０トール以下、約３０トール以下、約２０トール以下、約１０トール以下、又は約５トール以下の圧力で実施される。幾つかの実施形態では、本開示の方法は、約５トール以上、約１０トール以上、約１５トール以上、約２０トール以上、又は約３０トール以上の圧力で実施される。
［００３４］本開示の基板処理方法は、任意の適切な温度で実施され得る。幾つかの実施形態では、基板は、約４７５℃以下、約４５０℃以下、又は約４００℃以下、約３５０℃以下、又は約３００℃以下の温度に維持される。幾つかの実施形態では、基板は、約２００℃以上、約２５０℃以上、約３００℃以上、又は約３５０℃以上の温度に維持される。
［００３５］幾つかの実施形態では、基板は、処理容積を有する処理チャンバ内に提供される。幾つかの実施形態では、本開示の方法は、基板を金属ハロゲン化物に暴露した後に処理容積をパージすることと、基板を還元剤に暴露した後に処理容積をパージすることとを含む。処理容積は、任意の適切な不活性ガスでパージされ得る。不活性ガスの例には、キャリアガス又は希釈ガスとして記載されているガスが含まれるが、これらに限定されない。
［００３６］本明細書全体を通して、「幾つかの実施形態」、「特定の実施形態」、「１又は複数の実施形態」又は「一実施形態」への言及は、実施形態に関連して説明した特定の特徴、構造、材料、又は特性が、本開示の幾つかの実施形態に含まれることを意味する。したがって、本明細書全体にわたるさまざまな場所での「１又は複数の実施形態では」、「特定の実施形態では」、「幾つかの実施形態では」又は「一実施形態では」等の語句の出現は必ずしも、本開示の同じ実施形態を指すわけではない。更に、特定の特徴、構造、材料、又は特性は、１又は複数の実施形態において任意の適切な様態で組み合わせることが可能である。
［００３７］本明細書の開示を特定の実施形態を参照して説明してきたが、これらの実施形態は本開示の原理及び用途の単なる例示であることを理解されたい。本開示の主旨及び範囲から逸脱することなく、本開示の方法に様々な修正及び変形が可能であることは当業者には明らかになるだろう。したがって、本開示は、添付の特許請求の範囲及びそれらの均等物の範囲内にある修正及び変形を含むことが意図される。

Claims (13)

  1. 基板処理方法であって、
    酸化金属層の一部をエッチングして固体エッチング残留物を生成するために、前記酸化金属層を含む基板を金属ハロゲン化物に曝露することと、
    前記固体エッチング残留物を除去するために、前記基板を、Ｈ ２ 又はＢ ２ Ｈ ６ のうちの一方又は両方を含む還元剤に暴露することと
    を含む方法。
  2. 前記酸化金属層の平均酸化状態が、化学量論的金属酸化物の平均酸化状態よりも低い、請求項１に記載の方法。
  3. 前記酸化金属層は準化学量論的金属酸化物を含む、請求項２に記載の方法。
  4. 前記金属酸化物が、Ｎ、Ｓｉ、又はＣのうちの１又は複数を含む、請求項２に記載の方法。
  5. 前記酸化金属層及び前記金属ハロゲン化物が同じ金属種を含む、請求項１に記載の方法。
  6. 前記金属ハロゲン化物が、本質的にＷＦ６又はＷＣｌ５で構成される、請求項１に記載の方法。
  7. 前記基板処理方法が、５トール以上の圧力で実施される、請求項１に記載の方法。
  8. 前記基板が４００℃以下の温度に維持される、請求項１に記載の方法。
  9. 基板処理方法であって、
    （Ａ）処理容積を有する処理チャンバ内に酸化金属層を含む基板を提供することと、
    （Ｂ）前記酸化金属層の一部を除去して固体エッチング残留物を生成するために、前記基板を金属ハロゲン化物に暴露することと、
    （Ｃ）前記固体エッチング残留物を除去するために、前記基板を、Ｈ ２ 又はＢ ２ Ｈ ６ のうちの一方又は両方を含む還元剤に暴露することと、
    （Ｄ）前記酸化金属層の所定の厚さが除去されるまで（Ｂ）及び（Ｃ）を繰り返すことと
    を含む方法。
  10. 前記基板を前記金属ハロゲン化物に暴露した後に前記処理容積をパージすることと、前記基板を前記還元剤に暴露した後に前記処理容積をパージすることとを更に含む、請求項９に記載の方法。
  11. 前記酸化金属層がＷＯ３を含む、請求項９に記載の方法。
  12. 前記金属ハロゲン化物が、ＷＦ６又はＷＣＩ５のうちの１又は複数を含む、請求項９に記載の方法。
  13. 基板処理方法であって、
    （Ａ）処理容積を有する処理チャンバ内にＷＯ３層を含む基板を提供することと、
    （Ｂ）前記ＷＯ３層の一部を除去して固体エッチング残留物を生成するために、前記基板をＷＦ６又はＷＣｌ５のうちの１又は複数を含むエッチング剤に暴露することと、
    （Ｃ）前記処理容積を不活性ガスでパージすることと、
    （Ｄ）前記固体エッチング残留物を除去するために、前記基板をＨ２を含む還元剤に暴露することと、
    （Ｅ）前記処理容積を不活性ガスでパージすることと、
    （Ｆ）前記ＷＯ３層の所定の厚さが除去されるまで（Ｂ）から（Ｅ）を繰り返すことと
    を含む方法。
JP2020531606A 2017-12-14 2018-12-13 エッチング残留物の少ない金属酸化物のエッチング方法 Active JP7366019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023174924A JP2024012316A (ja) 2017-12-14 2023-10-10 エッチング残留物の少ない金属酸化物のエッチング方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762598766P 2017-12-14 2017-12-14
US62/598,766 2017-12-14
PCT/US2018/065379 WO2019118684A1 (en) 2017-12-14 2018-12-13 Methods of etching metal oxides with less etch residue

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023174924A Division JP2024012316A (ja) 2017-12-14 2023-10-10 エッチング残留物の少ない金属酸化物のエッチング方法

Publications (2)

Publication Number Publication Date
JP2021507509A JP2021507509A (ja) 2021-02-22
JP7366019B2 true JP7366019B2 (ja) 2023-10-20

Family

ID=66814708

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020531606A Active JP7366019B2 (ja) 2017-12-14 2018-12-13 エッチング残留物の少ない金属酸化物のエッチング方法
JP2023174924A Pending JP2024012316A (ja) 2017-12-14 2023-10-10 エッチング残留物の少ない金属酸化物のエッチング方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023174924A Pending JP2024012316A (ja) 2017-12-14 2023-10-10 エッチング残留物の少ない金属酸化物のエッチング方法

Country Status (6)

Country Link
US (2) US10622221B2 (ja)
JP (2) JP7366019B2 (ja)
KR (2) KR102476262B1 (ja)
CN (2) CN111566786B (ja)
SG (1) SG11202005303XA (ja)
WO (1) WO2019118684A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950498B2 (en) 2017-05-31 2021-03-16 Applied Materials, Inc. Selective and self-limiting tungsten etch process
KR102476262B1 (ko) * 2017-12-14 2022-12-08 어플라이드 머티어리얼스, 인코포레이티드 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들
JP2022509621A (ja) 2018-11-19 2022-01-21 ラム リサーチ コーポレーション タングステン用モリブデンテンプレート
SG11202108217UA (en) 2019-01-28 2021-08-30 Lam Res Corp Deposition of metal films
US11821071B2 (en) 2019-03-11 2023-11-21 Lam Research Corporation Precursors for deposition of molybdenum-containing films
US11189499B2 (en) * 2019-03-28 2021-11-30 Tokyo Electron Limited Atomic layer etch (ALE) of tungsten or other metal layers
US20210066064A1 (en) * 2019-08-30 2021-03-04 Applied Materials, Inc. Methods and apparatus for cleaning metal contacts
JP7362911B2 (ja) * 2019-09-26 2023-10-17 アプライド マテリアルズ インコーポレイテッド 選択的自己制限式タングステンエッチングプロセス
CN115668480A (zh) * 2020-05-22 2023-01-31 朗姆研究公司 低电阻率触点和互连部
US11488835B2 (en) 2020-11-20 2022-11-01 Applied Materials, Inc. Systems and methods for tungsten-containing film removal
US12096620B2 (en) 2021-04-07 2024-09-17 Changxin Memory Technologies, Inc. Method for manufacturing memory and memory
US20230098561A1 (en) * 2021-09-29 2023-03-30 Applied Materials, Inc. Methods for minimizing feature-to-feature gap fill height variations
US20230187204A1 (en) * 2021-12-10 2023-06-15 Applied Materials, Inc. Tungsten Fluoride Soak And Treatment For Tungsten Oxide Removal
WO2023229953A1 (en) * 2022-05-23 2023-11-30 Lam Research Corporation In situ treatment of molybdenum oxyhalide byproducts in semiconductor processing equipment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175466A (ja) 2003-11-26 2005-06-30 Air Products & Chemicals Inc 反応器表面から物質を除去するための方法、装置及び混合物
WO2018106955A1 (en) 2016-12-09 2018-06-14 Asm Ip Holding B.V. Thermal atomic layer etching processes
WO2019044601A1 (ja) 2017-08-29 2019-03-07 セントラル硝子株式会社 タングステン酸化物の処理方法及び六フッ化タングステンの製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148637A (ja) * 1986-12-12 1988-06-21 Hitachi Ltd ドライエツチング方法
JP2542617B2 (ja) * 1987-04-30 1996-10-09 株式会社東芝 半導体装置の製造方法
JP2558738B2 (ja) * 1987-09-25 1996-11-27 株式会社東芝 表面処理方法
JP2720386B2 (ja) * 1988-02-05 1998-03-04 富士通株式会社 半導体装置の製造方法
JP2881796B2 (ja) * 1989-02-13 1999-04-12 ソニー株式会社 タングステン膜の選択的形成方法
JP3038827B2 (ja) * 1990-07-17 2000-05-08 富士通株式会社 半導体装置の製造方法
JPH05214530A (ja) * 1992-02-03 1993-08-24 Hitachi Ltd 微細孔への導体金属穴埋め方法及びその処理装置
JPH06204191A (ja) * 1992-11-10 1994-07-22 Sony Corp 金属プラグ形成後の表面処理方法
JPH0831932A (ja) * 1994-07-12 1996-02-02 Hitachi Ltd 半導体集積回路装置の製造方法
JP3696655B2 (ja) * 1995-06-09 2005-09-21 ソニー株式会社 配線形成方法
JP2978748B2 (ja) * 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
JPH09232287A (ja) * 1996-02-26 1997-09-05 Sony Corp エッチング方法及びコンタクトプラグ形成方法
JPH097969A (ja) * 1996-07-12 1997-01-10 Hitachi Ltd 微細孔への金属穴埋め方法
JP2000154007A (ja) * 1998-11-17 2000-06-06 Kinya Adachi 金属酸化物表面をエッチングする技術及びそれを用いて得られる材料
US6316350B1 (en) * 1999-10-28 2001-11-13 Texas Instruments Incorporated Post fuse slag etch
KR100360397B1 (ko) * 1999-11-26 2002-11-18 삼성전자 주식회사 레지스트 제거용 조성물 및 이를 이용한 레지스트 제거 방법
JP4618842B2 (ja) * 2000-03-27 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004247472A (ja) * 2003-02-13 2004-09-02 Seiko Epson Corp 半導体装置および薄膜形成方法
US20040237997A1 (en) * 2003-05-27 2004-12-02 Applied Materials, Inc. ; Method for removal of residue from a substrate
US8101025B2 (en) 2003-05-27 2012-01-24 Applied Materials, Inc. Method for controlling corrosion of a substrate
JP2005079123A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 成膜装置のクリーニング方法
JP2006319151A (ja) * 2005-05-13 2006-11-24 Oki Electric Ind Co Ltd エッチング残渣除去方法及びそれを用いた半導体装置の製造方法
US20070259111A1 (en) * 2006-05-05 2007-11-08 Singh Kaushal K Method and apparatus for photo-excitation of chemicals for atomic layer deposition of dielectric film
KR100875168B1 (ko) * 2007-07-26 2008-12-22 주식회사 동부하이텍 반도체 소자의 금속배선 잔류 폴리머 제거방법
JP5437492B2 (ja) 2010-11-22 2014-03-12 株式会社アルバック メモリ素子の製造装置及び製造方法
KR102067051B1 (ko) * 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
EP2854160B1 (en) * 2012-05-23 2020-04-08 Tokyo Electron Limited Substrate processing method
US8507979B1 (en) * 2012-07-31 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor integrated circuit with metal gate
US20150111374A1 (en) * 2013-10-18 2015-04-23 International Business Machines Corporation Surface treatment in a dep-etch-dep process
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US20150348840A1 (en) * 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
US20160099158A1 (en) * 2014-10-06 2016-04-07 International Business Machines Corporation Method for removing metal oxide
US9449843B1 (en) * 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally
US20160046408A1 (en) * 2015-10-27 2016-02-18 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Internally coated vessel for housing a metal halide
JP6960400B2 (ja) * 2015-11-10 2021-11-05 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード エッチング反応物質、およびそれを使用するプラズマフリーの酸化物エッチング方法
US10256108B2 (en) 2016-03-01 2019-04-09 Lam Research Corporation Atomic layer etching of AL2O3 using a combination of plasma and vapor treatments
TW201833991A (zh) 2016-11-08 2018-09-16 美商應用材料股份有限公司 自對準圖案化之方法
CN110678981B (zh) 2017-05-31 2023-05-23 应用材料公司 3d-nand器件中用于字线分离的方法
TWI760540B (zh) 2017-08-13 2022-04-11 美商應用材料股份有限公司 自對準高深寬比結構及製作方法
CN111133579B (zh) 2017-09-05 2023-09-01 应用材料公司 3d存储器结构中由下而上方式的高深宽比孔洞形成
TWI723282B (zh) 2017-09-16 2021-04-01 美商應用材料股份有限公司 藉由矽化法之含金屬薄膜體積膨脹
KR102476262B1 (ko) * 2017-12-14 2022-12-08 어플라이드 머티어리얼스, 인코포레이티드 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175466A (ja) 2003-11-26 2005-06-30 Air Products & Chemicals Inc 反応器表面から物質を除去するための方法、装置及び混合物
WO2018106955A1 (en) 2016-12-09 2018-06-14 Asm Ip Holding B.V. Thermal atomic layer etching processes
JP2020501373A (ja) 2016-12-09 2020-01-16 エーエスエム アイピー ホールディング ビー．ブイ． 熱原子層エッチングプロセス
WO2019044601A1 (ja) 2017-08-29 2019-03-07 セントラル硝子株式会社 タングステン酸化物の処理方法及び六フッ化タングステンの製造方法

Also Published As

Publication number Publication date
KR102692978B1 (ko) 2024-08-06
US20200227275A1 (en) 2020-07-16
KR102476262B1 (ko) 2022-12-08
KR20200085935A (ko) 2020-07-15
KR20230004874A (ko) 2023-01-06
CN111566786A (zh) 2020-08-21
SG11202005303XA (en) 2020-07-29
WO2019118684A1 (en) 2019-06-20
US10622221B2 (en) 2020-04-14
CN111566786B (zh) 2024-03-15
JP2021507509A (ja) 2021-02-22
US20190189456A1 (en) 2019-06-20
US11232955B2 (en) 2022-01-25
JP2024012316A (ja) 2024-01-30
CN118231247A (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
JP7366019B2 (ja) エッチング残留物の少ない金属酸化物のエッチング方法
TWI781229B (zh) 基材上選擇性沉積金屬薄膜之方法
US10319604B2 (en) Methods for self-aligned patterning
TWI698544B (zh) 選擇性地沈積材料的方法及選擇性地沈積金屬氧化物膜的方法
TWI786217B (zh) 增強選擇性沉積製程
JP7228568B2 (ja) 自己整合高アスペクト比構造及びその作製方法
CN111133579B (zh) 3d存储器结构中由下而上方式的高深宽比孔洞形成
US20210384035A1 (en) Fluorine-Free Tungsten ALD And Tungsten Selective CVD For Dielectrics
US10770349B2 (en) Critical dimension control for self-aligned contact patterning
TW201931524A (zh) 金屬薄膜之高壓氧化
TWI329340B (en) Method for manufacturing semiconductor device
US11830725B2 (en) Method of cleaning a structure and method of depositing a capping layer in a structure
US20240035151A1 (en) Methods of selective deposition of molybdenum
KR20240155793A (ko) 상호연결 구조들을 형성하는 방법들
KR20240135381A (ko) 상호연결 구조물들을 형성하는 방법들
CN118824944A (zh) 形成互连结构的方法
WO2018191338A1 (en) Method for anisotropic dry etching of titanium-containing films
KR20190081455A (ko) 코발트 함유 박막의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231010

R150 Certificate of patent or registration of utility model

Ref document number: 7366019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150