CN111133579B - 3d存储器结构中由下而上方式的高深宽比孔洞形成 - Google Patents

3d存储器结构中由下而上方式的高深宽比孔洞形成 Download PDF

Info

Publication number
CN111133579B
CN111133579B CN201880057320.7A CN201880057320A CN111133579B CN 111133579 B CN111133579 B CN 111133579B CN 201880057320 A CN201880057320 A CN 201880057320A CN 111133579 B CN111133579 B CN 111133579B
Authority
CN
China
Prior art keywords
pillars
film
features
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880057320.7A
Other languages
English (en)
Other versions
CN111133579A (zh
Inventor
P·古帕拉加
S·S·罗伊
A·B·玛里克
S·冈迪科塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN111133579A publication Critical patent/CN111133579A/zh
Application granted granted Critical
Publication of CN111133579B publication Critical patent/CN111133579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

描述了形成存储器结构的方法。金属膜沉积在结构化基板的特征中，且体积地膨胀以形成柱。将毯覆膜沉积达一高度，所述高度小于所述柱的高度，且从所述柱的顶部移除所述毯覆膜。减少所述柱的高度，使得所述柱的顶部是在所述毯覆膜的表面下方，且任选地重复该工艺，以形成预定高度的结构。在形成所述预定高度的结构之后，能够从所述特征移除所述柱，以形成高深宽比特征。

Description

3D存储器结构中由下而上方式的高深宽比孔洞形成
技术领域
本公开的实施例大致上关于形成高深宽比特征的方法。具体而言，本公开的实施例大致上关于用于3D存储器结构的形成高深宽比孔洞或沟槽的由下而上(bottom-up)的方法。
背景技术
可靠地产生次半微米和更小的特征是下一代超大规模集成(VLSI)及极大规模集成(ULSI)的半导体组件的关键技术挑战之一。然而，随着推动电路技术的极限，VLSI和ULSI技术的缩小尺寸已对处理能力提出了额外的需求。对于VLSI和ULSI的成功而言，以及对于持续致力于增加个别基板和晶粒的电路密度和质量而言，在基板上可靠地形成结构是至关重要的。
为了能够制造下一代组件和结构，经常利用半导体芯片中的特征的三维(3D)堆叠。具体而言，鳍式场效应晶体管(FinFET)常用于在半导体芯片中形成三维(3D)结构。通过以三维(而非传统二维)布置晶体管，可将多个晶体管非常彼此紧靠地放置在集成电路(IC)中。
形成高深宽比(HAR)的结构一般是通过各种蚀刻工艺来完成。随着所形成的结构的深宽比增加，具有更大的形成非均匀成形的结构的趋势。
因此，本领域中需要有形成具有改善的均匀性的高深宽比结构的方法。
发明内容
本公开的一个或多个实施例涉及形成存储器结构的方法。将金属膜沉积在结构化基板的特征中。该结构化基板包括多个特征，多个特征从基板的表面延伸进入基板一深度。该金属膜体积地膨胀，而形成柱，柱笔直地延伸出特征。将毯覆膜(blanket film)沉积达一厚度，该厚度小于柱的高度。该毯覆膜形成于柱的顶部上。从柱的顶部移除毯覆膜。将柱的高度减少至低于该毯覆膜的厚度，使得该多个特征为至少部分地再形成。任选地重复沉积金属膜，形成柱、沉积毯覆膜、从柱的顶部移除毯覆膜、以及减少柱的高度，以生长预定高度的结构。从结构化基板的特征移除所有的柱。
本公开的附加实施例涉及形成存储器结构的方法。提供结构化基板，该结构化基板具有表面，在该表面中形成有多个特征。特征从基板的表面延伸一深度。将共形金属膜沉积在结构化基板的特征中，且在结构化基板的表面上形成盖层(overburden)。从基板的表面移除盖层，使得金属膜维持实质上仅在特征内。氧化基板的特征中的金属膜，而形成柱，柱笔直地延伸出特征。柱具有高度及顶部。沉积毯覆膜，毯覆膜包括交替的氧化物层与氮化物层。将毯覆膜沉积一厚度，该厚度小于柱的高度。毯覆膜形成于柱的顶部上。从柱的顶部移除毯覆膜。将柱的高度减少至小于毯覆膜的厚度，使得柱的顶部在毯覆膜的表面下方，且至少部分地再形成特征。任选地重复沉积金属膜，形成柱、沉积毯覆膜、从柱的顶部移除毯覆膜、以及减少柱的高度，以生长预定高度的结构。从结构化基板的特征移除所有的柱。
本公开的进一步实施例涉及形成存储器结构的方法。方法包括：(a)提供结构化基板，结构化基板具有表面，在表面中形成有多个特征，特征从基板的表面延伸一深度；(b)将共形金属膜沉积在结构化基板的特征中，且在结构化基板的表面上形成盖层；(c)从基板的表面移除盖层，使得金属膜维持实质上仅在特征内；(d)氧化基板的特征中的该金属膜，以形成多个柱，柱笔直地延伸出特征，柱具有高度及顶部；(e)沉积毯覆膜，毯覆膜包括交替的氧化物层与氮化物层，毯覆膜沉积达一厚度，该厚度小于柱的高度，该毯覆膜形成于柱的顶部上；(f)从柱的顶部移除毯覆膜；(g)将柱的高度减少至小于毯覆膜的厚度，使得柱的顶部在毯覆膜的表面下方，且至少部分地再形成特征；(h)任选地重复(b)至(g)，以生长预定高度的结构；以及(i)从结构化基板的特征移除所有的柱。
附图说明
通过参考其中一些在附图中示出的实施例，可以得到上文简要总结的实施例的更具体的叙述，如此能够详细了解本公开的上述特征。然而，应注意，附图仅绘示本公开的典型实施例，因此不应将附图视为限制本公开的范围，因为本公开可允许其他等效实施例。
图1A至图1M示出根据本公开的一个或多个实施例的工艺的部分横截面示意图；以及
图2示出根据本公开的一个或多个实施例的工艺序列。
具体实施方式
在描述本公开的数个示范性实施例之前，应了解本公开不限于下文描述中所提出的构造或工艺步骤的细节。本公开能有其他实施例，且能够以各种方式实行或执行。
如在本说明书和所附权利要求中所使用，术语“基板”和“晶片”可互换地使用，两者都是指其上有工艺作用的表面(或表面的一部分)。本领域技术人员也会了解，除非上下文另外明确指出，否则对基板的参考也可仅指基板的一部分。此外，对基板上的沉积的参考能够意味裸基板以及上面沉积或形成有一个或多个膜或特征的基板。
如本文所用的“基板”是指，在制造工艺期间在其上执行膜处理的任何基板或是基板上所形成的材料表面。例如，其上能够执行处理的基板表面包括诸如下述的材料：硅、氧化硅、应变硅、绝缘体上硅(SOI)、碳掺杂的氧化硅、氮化硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石、及任何其他材料，诸如金属、金属氮化物、金属合金、和其他导电材料，视应用而定。基板包括(但不限于)半导体晶片。可将基板暴露于预处理工艺，以研磨、蚀刻、还原、氧化、羟化(或以其他方式生成或接枝目标化学部分，以赋予化学功能)、退火和/或烘烤基板表面。除了直接在基板本身的表面上进行膜处理之外，在本公开中，所公开的任何膜处理步骤也可以在基板上形成的下层(underlayer)上进行，如下文中更详细公开，并且，术语“基板表面”只在包括如上下文所指出的此种下层。因此，举例而言，在已经将膜/层或部分膜/层沉积到基板表面上的情况中，新沉积的膜/层的暴露表面变成基板表面。给定的基板表面会包括什么将取决于要沉积什么膜，以及所使用的特定化学条件(chemistry)。
本公开的实施例有利地提供使用渐进地以由下而上式支柱(column)/柱(pillar)生长而在3D存储器结构中形成高深宽比(HAR)孔洞的方法。一些实施例有利地提供形成均匀地成型的HAR特征的方法。一些实施例有利地提供使用柱生长及选择性蚀刻工艺形成HAR特征的方法。在一些实施例中，钨沉积在基板中的孔洞或沟槽的结构上并且体积地膨胀(例如，通过氧化)而形成从孔洞或沟槽中生长出的柱。这些柱是由下而上的柱，选择性从适合的金属(例如钨)生长。能够通过特定的化学条件(例如，WCl5，WCl6)选择性去除柱。
图1A至图1M说明根据本公开的一个或多个实施例的在形成高深宽比特征期间的电子器件结构的横截面图。图2说明用于形成图1A至图1M中所说明的高深宽比特征的示例性工艺流程。
方法100开始于工艺110，其中提供结构化基板112用于处理。如在这方面所用，术语“提供”是指将基板放置在用于进一步处理的位置或环境中。如图1A所示，基板112具有表面113并包括至少一个特征114。图中所说明的实施例显示两个特征114；然而，本领域技术人员会了解，能够有多于或少于两个特征。特征114的形状可以是任何适合的形状，包括(但不限于)沟槽和圆柱形通孔。在一些实施例中，特征114是孔洞或通孔。如在这方面所用，术语“特征”意味任何刻意的表面不规则性。特征114能够具有任何适合的深宽比(特征的深度对特征的宽度的比)，并且将作为形成柱的基础，柱用于高深宽比孔洞形成工艺的对准。
至少一个特征114在基板112的顶表面113中形成开口。特征114从该顶表面113向底表面延伸深度D。该特征114具有第一侧壁和第二侧壁，该第一侧壁与该第二侧壁限定特征114的宽度W。由侧壁及底部形成的开放区域也称为间隙。
如图1B和1C所说明，在步骤120和130，将金属膜122沉积或形成于结构化基板112的特征114中。能够将该金属膜122形成为使得金属膜122的顶部123与基板112的表面113共面或在基板112的表面113下方，如图1C所说明。在所说明的实施例中，特征114中的金属膜122的形成包括沉积和盖层移除的步骤，分别如图1B和1C所示。本领域技术人员会了解，该工艺能为不形成盖层而使得沉积发生在特征114内的单一步骤。
在步骤120，如图1B所示，金属膜122沉积在特征114内和基板112的表面113上，使得形成盖层124。盖层被限定为，于特征114外形成的薄膜的在表面113上的部分。
能够通过技术人员已知的任何适合的技术或工艺完成金属膜122的沉积。一些实施例中，沉积共形金属膜122，使得特征114被填充，而几乎没有或没有缝隙，并且形成盖层124。如本文所用，术语“共形”或“共形地”是指贴附至暴露表面并且均匀覆盖该暴露表面的层的厚度相对于膜的平均厚度有小于1％的变化。例如，厚度为1,000埃的膜会具有在厚度上小于10埃的变化。此厚度和变化包括凹陷部的边缘、转角、侧面、及底部。例如，在本公开的各种实施例中以ALD沉积的共形层会在复杂的表面上提供基本上均匀厚度的沉积区域上的覆盖。在一些实施例中，金属膜122通过原子层沉积(ALD)工艺形成。
金属膜122可包括能够通过随后的电化学氧化工艺体积地膨胀的任何适合的金属。适合的金属包括(但不限于)毕林-彼得沃尔斯比(Pilling-Bedworth ratio)大于2、大于2.25、或大于2.5的金属。毕林-彼得沃尔斯比是指，金属氧化物的基本单元的体积对形成该氧化物的相应金属的基本单元的体积的比。毕林-彼得沃尔斯比限定为V氧化物/V金属，其中V是体积。为了决定金属氧化物的毕林-彼得沃尔斯比，V氧化物等于金属氧化物的分子量乘以金属密度，而V金属等于每一氧化物分子的金属原子数乘以原子金属量再乘以氧化物的密度。这类膜的示例包括以下中的一个或多个：Co、Mo、W、Ta、Ti、Ru、Rh、Cu、Fe、Mn、V、Nb、Hf、Zr、Y、Al、Sn、Cr、Os、U和/或La。在一些实施例中，金属的毕林-彼得沃尔斯比大于2、大于2.25、或大于2.5。一些实施例中，该金属选自由Mo、Os、和V组成的群组。一些特定实施例中，该金属包含钨。在一些特定实施例中，该金属基本上由钨组成。如以这种方式使用，术语“基本上由钨组成”是指，以原子计，块体金属膜(即，不包括与基板或膜表面相邻的界面区域)为大于或等于约95％、98％、或99％的钨。
在步骤130，形成包括盖层124的金属膜122之后，从基板表面113移除金属膜122。换言之，从基板表面113移除金属膜122的盖层124。如图1C所示，在移除盖层124之后，暴露基板表面113和金属膜122的顶部123。从顶表面113移除该金属膜122，使得金属膜122完全包含在特征114内。能够通过任何适合的蚀刻工艺去除金属膜122。在一些实施例中，通过化学机械平坦化(CMP)工艺移除金属膜122。
在一些实施例中，实质上所有金属膜122都形成在特征114内。如在这方面所用，术语“实质上所有”意味着以重量计，大于或等于约95％、98％、或99％的膜在特征114内形成。
一些实施例中，金属膜122选择性地沉积在特征114内，且不沉积在基板112的顶表面113上。在这些实施例中，将基板122处理成使得该基板会是从图1A进展到图1C，而不会看起来像是图1B。在一些实施例中，该方法包括，选择性地在沟槽内沉积金属膜122达到高度H，该高度H小于或等于特征114的深度D。在一个实施例中，金属膜122填充至少10％的沟槽体积。其他实施例中，金属膜122填充至少15％、20％、25％、30％、35％、40％、45％、50％、55％、60％、65％、70％、75％、80％、85％、90％、95％或100％的沟槽体积。在一些实施例中，沉积在特征114中的金属膜122的高度小于或等于特征114的深度的约98％、95％、90％、80％、70％、60％或50％。
在步骤140处，金属膜122体积地膨胀，而形成柱132，如图1D所示。能够通过下述方式形成柱132：处理特征114内的金属膜122而将膜材料体积膨胀，以产生柱132。柱132延伸超出基板112的顶表面113。
金属膜122的膨胀能够在约10％至约1000％的范围内，或是在约50％至约800％的范围内，或在约100％至约700％的范围内。一些实施例中，金属膜122膨胀的量大于或等于约150％、200％、250％、300％或350％。在一个或多个实施例中，处理膜而造成膜体积增加至少10％、20％、30％、40％、50％、60％、70％、80％、90％、100％、150％、200％、250％、300％、350％或400％。当用金属膜122填充多个特征114时，能够形成多个柱132。
在一个实施例中，处理金属膜122包括将膜暴露于氧化环境。在一些实施例中，处理金属膜122包括将膜暴露于氧化剂，该氧化剂包括O2、O3、N2O、H2O、H2O2、CO、CO2、NH3、N2/Ar、N2/He、或N2/Ar/He中的一种或多种。在一些实施例中，该氧化条件包括热氧化、等离子体增强氧化、远程等离子体氧化、微波和射频(例如ICP、CCP)。
处理金属膜122能够在任何适合的温度进行，这取决于例如膜和膨胀剂的组成。在一些实施例中，膜的膨胀发生在范围约25℃至约1100℃的温度。一些实施例中，膨胀发生在大于或等于约250℃、300℃、350℃、400℃、450℃、500℃、或550℃的温度。在一些实施例中，处理金属膜122发生在小于或等于约450℃、或400℃、或350℃、或300℃、或250℃、或200℃的温度。在一些实施例中，金属膜122包括钨，并且在约150℃至约200℃的范围内的温度下形成该金属膜122。
如图1D所示，在膨胀期间，维持特征形状的保真度，使得柱132从特征114笔直向上生长。如在这方面所用，“笔直向上”意味着柱132的侧面与特征114的侧壁实质上共面。表面与侧壁共面，其中在侧壁214和该表面的接面处形成的角度是±10°。在这方面，如果侧壁垂直于顶表面，则可将从该特征“笔直向上”延伸的膨胀膜描述为正交于基板的顶表面。
将金属膜122转换为柱132的反应可以是增加金属膜122中所存在的金属原子的氧化态的任何反应。适合的反应包括(但不限于)氧化反应、硼化反应、氮化反应、硅化反应、或锗化反应。本领域技术人员会了解，可使用其他工艺和反应处理金属膜122以形成柱132。
在一些实施例中，通过暴露于氧化剂或氧化条件，而使金属膜122膨胀。该氧化剂可以是任何适合的氧化剂，包括(但不限于)O2、O3、N2O、H2O、H2O2、CO、CO2、NH3、N2/Ar、N2/He、N2/Ar/He及上述氧化剂的组合。在一些实施例中，该氧化条件包括热氧化、等离子体增强氧化、远程等离子体氧化、微波和射频(例如ICP、CCP)。
在一些实施例中，通过暴露于氮化剂或氮化条件以将金属转换为金属氮化物膜，而使金属膜122膨胀。该氮化剂可以是任何适合的氮化剂，包括(但不限于)氨、肼、NO2、N2/Ar等离子体、N2/He等离子体、N2/Ar/He等离子体及上述的组合。在一些实施例中，氮化条件包括热氮化、等离子体增强氮化、远程等离子体氮化、微波和射频(例如ICP、CCP)。
在一些实施例中，通过暴露于硅化剂或硅化条件以将金属转换为金属硅化物膜，而使金属膜122膨胀。该硅化剂可以是任何适合的硅化剂，包括(但不限于)甲硅烷、乙硅烷、丙硅烷、丁硅烷、戊硅烷、己硅烷、三甲基硅烷、具有三甲基硅烷基的取代基的化合物、及上述的组合。在一些实施例中，该硅化条件包括热硅化、等离子体增强硅化、远程等离子体硅化、微波和射频(例如、ICP、CCP)。
在一些实施例中，通过暴露于锗化剂或锗化条件以将金属转换为金属锗化物膜，使金属膜122膨胀。该锗化剂可以是任何适合的锗化剂，包括(但不限于)锗烷、二锗烷、三锗烷、四锗烷、五锗烷、六锗烷、三甲基锗、具有三甲基锗烷基的取代基的化合物、及上述的组合。在一些实施例中，锗化条件包括热锗化、等离子体增强锗化、远程等离子体锗化、微波和射频(例如ICP、CCP)。
在一些实施例中，金属膜122包括钨，且柱132包括氧化钨(WOx)。在一些实施例中，金属膜122基本上由钨组成，且柱132基本上由氧化钨组成。如以此方式所用，术语“基本上由……组成”是指，以原子计，所称的膜或柱为大于或等于约95％、98％、或99％的所述元素。例如，基本上由氧化钨组成的柱的钨和氧原子的总量大于或等于柱的原子组成的约95％。
在工艺150，如图1E所示，将毯覆膜142沉积至厚度T，该厚度T小于柱132的高度H。柱132的高度H从基板112的表面113(或毯覆膜的顶层，如图1J所示)测量。一些实施例中，通过非共形沉积工艺(例如，等离子体增强化学气相沉积)形成毯覆膜142。在毯覆膜142的形成期间，一定量的毯覆膜144形成或沉积在柱132的顶部上。
毯覆膜142能为同质材料或以层压制件沉积的材料的组合。在一些实施例中，如图1E所示，毯覆膜142包括多个交替的层142a、142b。交替的层142a、142b可以是任何适合的材料，包括(但不限于)金属层、氮化物层、或氧化物层。在一些实施例中，毯覆膜142包括交替的金属或氮化物层中的一个或多个和氧化物层。在一些实施例中，毯覆膜142包括交替的氧化物层和氮化物层。
交替的层142a、142b的厚度能够是任何适合的厚度，并且对于每层而言可以是相同或不同。一些实施例中，交替的层142a、142b中的每一个具有大约相同的厚度。能够取决于例如柱132的高度H和交替层142a、142b的厚度而变化层的数目。
在步骤160，如图1F所示，移除柱132顶部的毯覆膜144。移除柱132的顶部处的毯覆膜144能够通过任何适合的技术完成，该技术包括(但不限于)CMP或选择性电介质蚀刻。在一些实施例中，当从柱132移除毯覆膜144的同时减少柱132的高度H，使得柱132的顶部133等于或低于毯覆膜142的顶部143。
在步骤170，如图1G所示，柱132凹陷至毯覆膜142中，使得柱132的顶部143位于毯覆膜142的顶部143下方。柱132的高度已经被减少，而使得柱132低于毯覆膜142的厚度T。凹陷的柱132至少部分地再形成多个特征114，以供进一步处理。本领域技术人员会了解，由凹陷柱所部分地再形成的特征114并非与初始在结构化基板112中所提供的完全相同的特征。相反地，部分地再形成的特征114提供与毯覆膜142中的初始特征某程度上等效的实体定向。
可以通过任何适合的蚀刻工艺使柱132凹陷。在一些实施例中，蚀刻柱132包括，将柱132暴露于金属卤化物化合物。在一些实施例中，金属卤化物化合物具有与柱132不同的金属。
在一些实施例中，蚀刻柱132包括暴露于含金属和卤素的前驱物(例如，WCl6)，也称为金属卤化物前驱物。金属卤化物前驱物能够与柱132反应。
在一些实施例中，对金属卤化物前驱物的暴露引发与柱材料的放热反应，并且在基板处理区域中不存在等离子体。根据一个或多个实施例，在进入基板处理区域之前，没有等离子体激发金属卤化物前驱物。
在示例性非限制性方法中，柱包含钨并且通过与氧反应生长以形成氧化钨柱，该氧化钨柱可采取WO3的形式。将WO3暴露于WCl6(或可能的WCl5)形成挥发性WOCl4和/或WO2Cl2，直到移除预定量或全部氧化钨，上述挥发性物质离开表面。一旦移除氧化钨部分(或一般而言，金属氧化物部分)，反应能够自发停止。能够重复该工艺达整数个循环。每一循环可移除可选择量的原始钨膜(例如1或2个单层)。
在一些实施例中，金属卤化物前驱物包括两种或更多种或仅仅两种不同的元素，该元素包括金属元素和卤素元素。金属卤化物前驱物可仅包括金属元素的单个原子，但可包括相同卤素元素的多个原子(如WCl6和WCl5的情况)。在实施例中，金属卤化物的金属元素可包括钛、铪、锆、钒、铌、钽、铬、钼、钨、锰、铼、鎝、铁、铝和镓中的一种或多种。在一些实施例中，金属卤化物的金属元素具有22、23、24、40、41、42、72、73或74的原子序。在一个或多个实施例中，金属元素包含元素周期表的四族元素、五族元素、或六族元素，或可以是过渡金属。根据一个或多个实施例，卤素元素可以是F和Cl中的一个。卤素元素可以是F、Cl、Br、和/或I中的一个或多个。在一些实施例中，含金属和卤素的前驱物无氟。适合的金属卤化物前驱物的一些示例包括(但不限于)五卤化钒、五卤化钽、六卤化铬、五卤化钼、六卤化钼、五卤化铌、五卤化钨、六卤化钨、和四卤化锰。在一些实施例中，金属卤化物前驱物包括(但不限于)卤化钒、卤化钽、卤化铬、卤化钼、卤化铌、卤化钨、和/或卤化锰，其中金属元素的氧化态能够为任何适合的氧化态。
一些实施例的蚀刻工艺的选择性为大于或等于约10：1、大于或等于约15：1、大于或等于约20：1、或大于或等于约25:1。
在一些实施例中，在蚀刻工艺中使用几乎没有或无原位等离子体以使蚀刻工艺更具选择性、细致、及各向同性。本文使用术语“无等离子体”描述在向基板处理区域不施加或基本上不施加等离子体功率期间的基板处理区域。所描述的蚀刻剂(含金属和卤素的前驱物)具有能量上有利的蚀刻反应途径，而使基板处理区域在本文的蚀刻含金属材料的操作期间无等离子体。换言之，根据一个或多个实施例，基板处理区域中的电子温度可以小于0.5eV、小于0.45eV、小于0.4eV、或小于0.35eV。此外，在多个实施例中，含金属和卤素的前驱物在进入基板处理区域之前，可尚未在任何远程等离子体中激发。例如，若存在远程等离子体区域或分开的腔室区域且使用上述区域将含卤素的前驱物导向基板处理区域，则该分开的腔室区域或远程等离子体区域可以是如本文所限定的无等离子体。
在决定180，能够做决定以评估是否要沉积额外的毯覆膜142层，以增加孔洞的深宽比。如果将处理额外的循环，则方法100重复步骤120至170，如图1H和图1L所示。若不沉积另外的毯覆膜142，则方法100移动到步骤190。
在步骤190，如图1M所示，从结构化基板112完全移除柱132。柱132的移除形成具高深宽比的穿过毯覆膜142的孔洞152。能够通过任何适合的技术移除柱132。例如，通过暴露于金属卤化物蚀刻剂移除一些实施例的柱132，类似于柱132的凹陷。在一些实施例中，从结构化基板112的特征114移除所有柱132包括将柱132暴露至金属卤化物蚀刻剂，以选择性移除柱132而不实质上影响毯覆膜142或基板112。
此本说明书全文中对“一个实施例”、“某些实施例”、“一个或多个实施例”或“实施例”的引用意味结合该实施例而描述的特定特征、结构、材料、或特性纳入本公开的至少一个实施例中。因此，在整个说明书中各处出现的诸如“在一个或多个实施例中”、“在某些实施例中”、“在一个实施例中”或“在实施例中”的词汇不必然是指本公开的同一实施例。此外，特定特征、结构、材料、或特性可以在一个或多个实施例中以任何适合的方式组合。
尽管已经参考特定实施例描述了本公开，但应了解，这些实施例仅仅说明本公开的原理和应用。对于本领域技术人员而言，会明了在不背离本公开的精神和范围的情况下，可以对本公开的方法和设备进行各种修改和变化。因此，本公开旨在包括在所附权利要求的范围内的修改和变化及其等效物。

Claims (19)

1.一种形成存储器结构的方法，所述方法包括：
将金属膜沉积在结构化基板的多个特征中，其中所述多个特征从所述基板的表面延伸进入所述基板达一深度；
使所述金属膜体积地膨胀，以形成柱，所述柱笔直地延伸出所述特征；
将毯覆膜沉积达一厚度，所述厚度小于所述柱的高度，所述毯覆膜形成于所述柱的顶部上；
从所述柱的所述顶部移除所述毯覆膜；
将所述柱的高度减少到低于所述毯覆膜的厚度，使得所述多个特征至少部分地被再形成；
任选地重复沉积所述金属膜、形成柱、沉积所述毯覆膜、从所述柱的顶部移除所述毯覆膜、以及减少所述柱的高度，以生长预定高度的结构；以及
从所述结构化基板的所述特征移除所有的所述柱。
2.如权利要求1所述的方法，其中将所述金属膜沉积在所述特征中包括：在所述特征中和所述基板表面上形成共形金属膜，以及从所述基板表面移除所述金属膜。
3.如权利要求2所述的方法，其中从所述基板表面移除所述金属膜包括化学机械平坦化(CMP)或金属选择性蚀刻中的一个或多个。
4.如权利要求1所述的方法，其中使所述金属膜体积地膨胀包括氧化或氮化所述金属膜中的一个或多个。
5.如权利要求4所述的方法，其中所述金属膜包括钨，并且所述柱包括氧化钨。
6.如权利要求1所述的方法，其中所述毯覆膜包括多个交替的层。
7.如权利要求6所述的方法，其中所述交替的层包括：氧化物层，以及金属层或氮化物层。
8.如权利要求6所述的方法，其中所述毯覆膜是通过非共形沉积而沉积。
9.如权利要求1所述的方法，其中从所述柱的顶部移除所述毯覆膜包括化学机械平坦化(CMP)或选择性蚀刻工艺中的一个或多个。
10.如权利要求9所述的方法，其中在与从所述柱的所述顶部移除所述毯覆膜的同时，减少所述柱的高度。
11.如权利要求1所述的方法，其中减少所述柱的高度包括将所述柱暴露至蚀刻剂。
12.如权利要求11所述的方法，其中所述蚀刻剂包括金属卤化物。
13.如权利要求1所述的方法，其中从所述结构化基板的特征移除所有的所述柱包括将所述柱暴露至金属卤化物蚀刻剂，以选择性移除所述柱，而不实质上影响所述毯覆膜或所述基板。
14.一种形成存储器结构的方法，所述方法包括：
(a)提供结构化基板，所述结构化基板具有表面，在所述表面中形成有多个特征，所述特征从所述基板的所述表面延伸一深度；
(b)将共形金属膜沉积在所述结构化基板的所述特征中，且在所述结构化基板的所述表面上形成盖层；
(c)从所述基板的所述表面移除所述盖层，使得所述金属膜维持实质上仅在所述特征内；
(d)氧化所述基板的所述特征中的所述金属膜，而形成柱，所述柱笔直地延伸出所述特征，所述柱具有高度及顶部；
(e)沉积毯覆膜，所述毯覆膜包括交替的氧化物层与氮化物层，所述毯覆膜沉积达一厚度，所述厚度小于所述柱的高度，所述毯覆膜形成于所述柱的顶部上；
(f)从所述柱的所述顶部移除所述毯覆膜；
(g)将所述柱的高度减少到低于所述毯覆膜的厚度，使得所述柱的所述顶部在所述毯覆膜的表面下方，且至少部分地再形成所述特征；
(h)任选地重复步骤(b)至(g)，以生长预定高度的结构；以及
(i)从所述结构化基板的所述特征移除所有的所述柱。
15.如权利要求14所述的方法，其中从所述基板表面移除所述金属膜的所述盖层包括下述中的一个或多个：化学机械平坦化(CMP)或金属选择性蚀刻。
16.如权利要求14所述的方法，其中所述金属膜包括钨，并且所述柱包括氧化钨。
17.如权利要求14所述的方法，其中从所述柱的所述顶部移除所述毯覆膜包括下述中的一个或多个：化学机械平坦化(CMP)或选择性蚀刻工艺。
18.如权利要求14所述的方法，其中减少所述柱的高度包括：将所述柱暴露至蚀刻剂。
19.如权利要求18所述的方法，其中所述蚀刻剂包括金属卤化物。
CN201880057320.7A 2017-09-05 2018-08-28 3d存储器结构中由下而上方式的高深宽比孔洞形成 Active CN111133579B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762554528P 2017-09-05 2017-09-05
US62/554,528 2017-09-05
PCT/US2018/048342 WO2019050714A1 (en) 2017-09-05 2018-08-28 ASCENDING APPROACH FOR HIGH-FORM SHAPE FORMATION IN 3D MEMORY STRUCTURES

Publications (2)

Publication Number Publication Date
CN111133579A CN111133579A (zh) 2020-05-08
CN111133579B true CN111133579B (zh) 2023-09-01

Family

ID=65634276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880057320.7A Active CN111133579B (zh) 2017-09-05 2018-08-28 3d存储器结构中由下而上方式的高深宽比孔洞形成

Country Status (7)

Country Link
US (1) US11315943B2 (zh)
JP (1) JP7194725B2 (zh)
KR (1) KR102227347B1 (zh)
CN (1) CN111133579B (zh)
SG (1) SG11202001177SA (zh)
TW (1) TWI724323B (zh)
WO (1) WO2019050714A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778118B (zh) * 2017-09-05 2022-09-21 美商應用材料股份有限公司 來自次氧化物的自對準結構
KR20230004874A (ko) 2017-12-14 2023-01-06 어플라이드 머티어리얼스, 인코포레이티드 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들
KR20200137016A (ko) * 2018-04-27 2020-12-08 도쿄엘렉트론가부시키가이샤 접촉이 향상된 캡 층 형성용 영역 선택적 증착
US11121143B2 (en) 2019-05-24 2021-09-14 Micron Technology, Inc. Integrated assemblies having conductive posts extending through stacks of alternating materials
TW202115827A (zh) * 2019-09-26 2021-04-16 美商應用材料股份有限公司 選擇性和自我限制性之鎢蝕刻製程
CN114599934A (zh) * 2019-10-31 2022-06-07 卡尔蔡司Smt有限责任公司 用于测量har结构的形状偏差的fib-sem 3d断层成像术

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305921A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 半導体装置及びその製造方法
CN103026462A (zh) * 2010-07-30 2013-04-03 应用材料公司 在高深宽比特征结构中沉积金属的方法
WO2015047731A1 (en) * 2013-09-27 2015-04-02 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576113B1 (en) 1999-10-29 2003-06-10 California Institute Of Technology Method of electroplating of high aspect ratio metal structures into semiconductors
JP4315424B2 (ja) 2003-08-29 2009-08-19 キヤノン株式会社 ナノ構造体の製造方法
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
TWI274403B (en) 2005-08-12 2007-02-21 Powerchip Semiconductor Corp Non-volatile memory and fabrication method thereof
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
JP2008283045A (ja) 2007-05-11 2008-11-20 Toshiba Corp 半導体装置の製造方法および半導体装置
WO2008153674A1 (en) 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
US7884012B2 (en) * 2007-09-28 2011-02-08 Tokyo Electron Limited Void-free copper filling of recessed features for semiconductor devices
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
JP2010205904A (ja) 2009-03-03 2010-09-16 Toshiba Corp 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
JP5775288B2 (ja) 2009-11-17 2015-09-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
WO2012054042A1 (en) 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L.P. Method of forming a nano-structure
US8450710B2 (en) * 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
TWI616923B (zh) * 2012-12-31 2018-03-01 Fei公司 使用帶電粒子束引發沈積填充一孔之方法、填充一高縱橫比孔之方法、帶電粒子束系統
GB201320387D0 (en) * 2013-11-19 2014-01-01 Almirante Cacua Agricola Com Rcio E Exporta O Ltda Plant production
US9449821B2 (en) 2014-07-17 2016-09-20 Macronix International Co., Ltd. Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches
TWI618225B (zh) * 2014-09-03 2018-03-11 應用材料股份有限公司 用於三維ｎａｎｄ硬遮罩應用的奈米結晶鑽石碳膜
US9184060B1 (en) 2014-11-14 2015-11-10 Lam Research Corporation Plated metal hard mask for vertical NAND hole etch
US9620377B2 (en) * 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US10121858B2 (en) 2015-10-30 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated semiconductor structure planarization
EP3520136A4 (en) 2016-09-30 2020-05-06 Applied Materials, Inc. METHODS OF FORMING SELF-ALIGNED INTERCONNECT HOLES
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
EP3539154A4 (en) * 2016-11-08 2020-06-03 Applied Materials, Inc. GEOMETRIC CONTROL OF PRESSURE COLUMNS FOR SAMPLE APPLICATIONS

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305921A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 半導体装置及びその製造方法
CN103026462A (zh) * 2010-07-30 2013-04-03 应用材料公司 在高深宽比特征结构中沉积金属的方法
WO2015047731A1 (en) * 2013-09-27 2015-04-02 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill

Also Published As

Publication number Publication date
SG11202001177SA (en) 2020-03-30
US11315943B2 (en) 2022-04-26
TWI724323B (zh) 2021-04-11
KR102227347B1 (ko) 2021-03-11
CN111133579A (zh) 2020-05-08
JP7194725B2 (ja) 2022-12-22
TW201921643A (zh) 2019-06-01
JP2020532870A (ja) 2020-11-12
WO2019050714A1 (en) 2019-03-14
US20210050365A1 (en) 2021-02-18
KR20200035500A (ko) 2020-04-03

Similar Documents

Publication Publication Date Title
CN111133579B (zh) 3d存储器结构中由下而上方式的高深宽比孔洞形成
US11094544B2 (en) Methods of forming self-aligned vias
US10319604B2 (en) Methods for self-aligned patterning
US10930503B2 (en) Geometric control of bottom-up pillars for patterning applications
US11177164B2 (en) Self-aligned high aspect ratio structures and methods of making
US10770349B2 (en) Critical dimension control for self-aligned contact patterning
JP7221279B2 (ja) 亜酸化物からの自己整合構造
KR102452407B1 (ko) 금속 막들의 고압 산화

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant