JP7194725B2 - ３ｄメモリ構造における高アスペクト比孔形成へのボトムアップアプローチ - Google Patents

３ｄメモリ構造における高アスペクト比孔形成へのボトムアップアプローチ Download PDF

Info

Publication number
JP7194725B2
JP7194725B2 JP2020512673A JP2020512673A JP7194725B2 JP 7194725 B2 JP7194725 B2 JP 7194725B2 JP 2020512673 A JP2020512673 A JP 2020512673A JP 2020512673 A JP2020512673 A JP 2020512673A JP 7194725 B2 JP7194725 B2 JP 7194725B2
Authority
JP
Japan
Prior art keywords
pillars
film
features
substrate
blanket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020512673A
Other languages
English (en)
Other versions
JP2020532870A (ja
Inventor
プラバラム ゴパルラジャ，
サスミット シンハー ロイ，
アブヒジット バス マリック，
シュリーニヴァース ガンディコッタ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020532870A publication Critical patent/JP2020532870A/ja
Application granted granted Critical
Publication of JP7194725B2 publication Critical patent/JP7194725B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Description

［０００１］本開示の実施態様は、概して、高アスペクト比フィーチャを形成するための方法に関する。具体的には、本開示の実施形態は、概して、３Ｄメモリ構造のための高アスペクト比の孔又はトレンチを形成するボトムアップ方法に関する。
［０００２］サブハーフミクロンのフィーチャ及びより小さなフィーチャを確実に生産することは、半導体デバイスの次世代の超大規模集積（ＶＬＳＩ）及び極超大規模集積（ＵＬＳＩ）の主要な技術的課題のうちの１つである。しかしながら、回路技術の限界が押し上げられ、ＶＬＳＩ及びＵＬＳＩ技術において縮小する寸法により、処理能力にさらなる要求が突きつけられることになった。基板に信頼度の高いゲート構造を形成することは、ＶＬＳＩ及びＵＬＳＩの成功にとって重要なことであり、且つ個々の基板やダイの回路密度や品質を高める継続的な取り組みにとって重要なことである。
［０００３］次世代のデバイス及び構造の製造を可能にするために、半導体チップにおいてフィーチャの３次元（３Ｄ）積層が用いられることが多い。特に、半導体チップにおいて３次元（３Ｄ）構造を形成するためにフィン電界効果トランジスタ（ＦｉｎＦＥＴ）がよく用いられる。トランジスタを従来の２次元の代わりに３次元に配置することによって、複数のトランジスタを互いにかなり接近させて集積回路（ＩＣ）内に配置することができる。
［０００４］高アスペクト比（ＨＡＲ）構造の形成は、通常、様々なエッチング処理によって達成される。形成される構造のアスペクト比が増加するにつれて、不均一な形状の構造が形成される傾向が大きくなる。
［０００５］したがって、当該技術分野では、均一性が改善された高アスペクト比構造を形成する方法が必要とされている。
［０００６］本開示の１つ以上の実施形態は、メモリ構造を形成する方法を対象とする。金属膜は、構造化された基板のフィーチャ内に堆積される。構造化された基板は、基板の表面から一定の深さで基板の中に延びる複数のフィーチャを備えている。金属膜が体積膨張させられることにより、フィーチャから真っ直ぐ延びるピラーが形成される。ブランケット膜は、ピラーの高さより小さい厚さに堆積される。ブランケット膜は、ピラーの上部に形成される。ブランケット膜は、ピラーの上部から除去される。フィーチャが少なくとも部分的に再形成されるように、ピラーの高さは、ブランケット膜の厚さより低くなるように、下げられる。所定の高さの構造を成長させるために、金属膜を堆積させること、ピラーを形成すること、ブランケット膜を堆積させること、ピラーの上部からブランケット膜を除去すること、及びピラーの高さを下げることが任意選択的に反復される。構造化された基板のフィーチャからすべてのピラーが除去される。
［０００７］本開示の追加の実施形態は、メモリ構造を形成する方法を対象とする。複数のフィーチャが内部に形成された表面を有する構造化された基板が設けられる。フィーチャは、基板の表面から一定の深さで延びる。構造化された基板のフィーチャ内に共形金属膜が堆積され、構造化された基板の表面にオーバーバーデンが形成される。金属膜が実質的にフィーチャ内のみに残るように、基板の表面からオーバーバーデンが除去される。基板のフィーチャ内の金属膜が酸化され、フィーチャから真っ直ぐ延びるピラーが形成される。ピラーは、高さ及び上部を有する。交互する酸化物層と窒化物層を含むブランケット膜が堆積される。ブランケット膜は、ピラーの高さより小さい厚さに堆積される。ブランケット膜は、ピラーの上部に形成される。ブランケット膜は、ピラーの上部から除去される。ピラーの上部がブランケット膜の表面より低くなり、フィーチャが少なくとも部分的に再形成されるように、ピラーの高さは、ブランケット膜の厚さより低くなるように、下げられる。所定の高さの構造を成長させるために、金属膜を堆積させること、ピラーを形成すること、ブランケット膜を堆積させること、ピラーの上部からブランケット膜を除去すること、及びピラーの高さを下げることが任意選択的に反復される。構造化された基板のフィーチャからすべてのピラーが除去される。
［０００８］本開示のさらなる実施形態は、メモリ構造を形成する方法を対象とする。当該方法は、（ａ）複数のフィーチャが内部に形成された表面を有する構造化された基板を設けることであって、フィーチャが、基板の表面から一定の深さで延びる、構造化された基板を設けることと、（ｂ）構造化された基板のフィーチャ内に共形金属膜を堆積させ、構造化された基板の表面にオーバーバーデンを形成することと、（ｃ）金属膜が実質的にフィーチャ内のみに残るように、基板の表面からオーバーバーデンを除去することと、（ｄ）基板のフィーチャ内の金属膜を酸化させ、フィーチャから真っ直ぐ延びるピラーを形成することであって、当該ピラーが、高さ及び上部を有する、ピラーを形成することと、（ｅ）交互する酸化物層と窒化物層を含むブランケット膜を堆積させることであって、当該ブランケット膜が、ピラーの高さより小さい厚さに堆積され、当該ブランケット膜が、ピラーの上部に形成される、ブランケット膜を堆積させることと、（ｆ）ピラーの上部からブランケット膜を除去することと、（ｇ）ピラーの上部がブランケット膜の表面より低くなり、フィーチャが少なくとも部分的に再形成されるように、ピラーの高さを、ブランケット膜の厚さより低くなるように、下げることと、
（ｈ）所定の高さの構造を成長させるために、（ｂ）から（ｇ）を任意選択的に反復することと、（ｉ）構造化された基板のフィーチャからすべてのピラーを除去することとを含む。
［０００９］本開示の上述のフィーチャを詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって、得ることができる。そのうちの幾つかの実施形態は添付の図面で例示されている。しかし、本開示は他の等しく有効な実施形態も許容し得ることから、添付の図面は、この開示の典型的な実施形態のみを例示しており、したがって、本開示の範囲を限定すると見なすべきではないことに留意されたい。
本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理の部分的概略断面図を示す。 本開示の１つ以上の実施形態に係る処理シーケンスを示す。
［００１２］本開示の幾つかの例示的な実施形態を説明する前に、本開示は、以下の説明で提示される構成又は処理ステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態も可能であり、様々な方法で実施又は実行することができる。
［００１３］本明細書及び添付の特許請求の範囲で使用される「基板（ｓｕｂｓｔｒａｔｅ）」及び「ウエハ（ｗａｆｅｒ）」という用語は、交換可能に使用されており、いずれも処理が作用する表面又は表面の一部のことを指す。これも当業者には当然のことであるが、基板に対して言及がなされるとき、文脈上他のことが明示されない限り、基板の一部のみを指す場合がある。さらに、基板上への堆積に対して言及がなされるとき、それは、ベア基板と、１つ以上の膜又はフィーチャが上部に堆積又は形成された基板との両方を意味し得る。
［００１４］本明細書で使用される「基板」とは、製造処理中に膜処理が実行される任意の基板又は基板上に形成された材料表面のことを指す。例えば、処理が実施され得る基板表面には、用途に応じて、ケイ素、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレーター（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ：ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに、金属、金属窒化物、金属合金、及びその他の導電性材料といった、他の任意の材料が含まれる。基板は、半導体ウエハを含むが、それに限定されない。基板は、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化（又はさもなければ化学官能性を付与するためにターゲット化学部分（ｃｈｅｍｉｃａｌ ｍｏｉｅｔｉｅｓ）を生成又はグラフトする）、アニール、且つ／又はベークする前処理プロセスに曝されてもよい。基板自体の表面上で直接膜処理することに加えて、本開示では、開示された任意の膜処理ステップは、以下でより詳細に開示される基板上に形成された下層にも実施され得る。「基板表面」という用語は、文脈が示すように、このような下層を含むことが意図されている。ゆえに、例えば、膜／層又は部分的な膜／層が基板表面上に堆積されている場合、新たに堆積された膜／層の曝露面が基板表面となる。所与の基板表面が何を含むかは、どのような膜が堆積されるか、及び使用される特定の化学的性質に左右される。
［００１５］本開示の実施形態は、進歩的なボトムアップカラム／ピラー成長を使用して、３Ｄメモリ構造において高アスペクト比（ＨＡＲ）孔を形成する方法を有利に提供する。幾つかの実施形態は、均一に成形されたＨＡＲフィーチャを形成する方法を有利に提供する。幾つかの実施形態は、ピラー成長及び選択的エッチング処理を使用して、ＨＡＲフィーチャを形成する方法を有利に提供する。幾つかの実施形態では、タングステンが、基板の孔又はトレンチの構造上に堆積され、（例えば、酸化により）体積膨張し、孔又はトレンチから出て成長するピラーを形成する。当該ピラーは、適切な金属（例えば、タングステン）から選択的に成長したボトムアップピラー（ｂｏｔｔｏｍ－ｕｐ ｐｉｌｌａｒｓ）である。当該ピラーは、特定の化学的性質（例えば、ＷＣｌ５、ＷＣｌ６）によって選択的に除去することができる。
［００１６］図１Ａから図１Ｍは、本開示の１つ以上の実施形態に係る、高アスペクト比フィーチャを形成している間の電子デバイス構造の断面図を示す。図２は、図１Ａから図１Ｍに示す高アスペクト比フィーチャを形成するための例示的な処理フローを示す。
［００１７］方法１００は、構造化された基板１１２が処理のために設けられる処理１１０から始まる。このように使用される表現「設けられる（ｐｒｏｖｉｄｅｄ）」とは、基板が、さらなる処理のためにある位置又は環境内に配置されることを意味する。図１Ａに示すように、基板１１２は、表面１１３を有し、少なくとも１つのフィーチャ１１４を含む。図面に示される実施形態は、２つのフィーチャ１１４を示しているが、当業者であれば、２つより多くのフィーチャ又は２つより少ないフィーチャがあってもよいことを理解するであろう。フィーチャ１１４の形状は、トレンチ及び円筒状ビアを含む任意の適切な形状であってもよいが、これに限定されない。幾つかの実施形態では、フィーチャ１１４は、孔又はビアである。このように使用される用語「フィーチャ（ｆｅａｔｕｒｅ）」は、任意の意図的な表面の凸凹を意味する。フィーチャ１１４は、任意の適切アスペクト比（フィーチャの深さとフィーチャの幅との比）を有してもよく、ピラー形成の基礎として機能することになる。ピラーの形成は、高アスペクト比の孔の形成処理の整合に使用される。
［００１８］少なくとも１つのフィーチャ１１４は、基板１１２の上面１１３において開口を形成する。フィーチャ１１４は、上面１１３から、深さＤへと、底面まで延びる。フィーチャ１１４は、フィーチャ１１４の幅Ｗを画定する第１の側壁及び第２の側壁を有する。側壁と底面によって形成される開口領域は、間隙（ｇａｐ）とも呼ばれる。
［００１９］図１Ｂ及び図１Ｃに示すように、手順１２０及び１３０では、構造化された基板１１２のフィーチャ１１４内に金属膜１２２が形成又は堆積される。図１Ｃに示すように、金属膜１２２の上部１２３が、基板１１２の表面１１３と同一平面上になるか、又はその下方に位置するように、金属膜１２２を形成することができる。図示の実施形態では、フィーチャ１１４内の金属膜１２２の形成は、図１Ｂ及び図１Ｃに示すように、堆積手順及びオーバーバーデン（ｏｖｅｒｂｕｒｄｅｎ、被り部分）除去手順を含む。当業者であれば、当該処理は、フィーチャ１１４内で堆積が生じるように、オーバーバーデンを形成しない単一の処理であり得ることを理解するであろう。
［００２０］図１Ｂに示す手順１２０では、金属膜１２２は、フィーチャ１１４内に及び基板１１２の表面１１３に堆積され、それにより、オーバーバーデン１２４が形成される。オーバーバーデンは、フィーチャ１１４の外側で表面１１３上に形成される膜の一部として定義される。
［００２１］金属膜１２２の堆積は、熟練した技術者に知られている任意の適切な技法又は処理によって行うことができる。幾つかの実施形態では、フィーチャ１１４が、継ぎ目がほとんどないか又は全くない状態で充填され、オーバーバーデン１２４が形成されるように、共形金属膜（ｃｏｎｆｏｒｍａｌ ｍｅｔａｌ ｆｉｌｍ）１２２は堆積される。本明細書で使用する「共形性（ｃｏｎｆｏｒｍａｌ）」又は「共形的（ｃｏｎｆｏｒｍａｌｌｙ）」という用語は、膜の平均的な厚さに対して１％未満の変形を有する厚さで露出面に付着し、その面を均一に覆う層のことを指す。例えば、１０００Åの厚さの膜は、その厚さの変形が１０Å未満になる。この厚みと変形は、凹部の端部、角部、側部、及び底部を含む。例えば、本開示の様々な実施形態において、ＡＬＤによって堆積された共形層は、複雑な表面上の実質的に均一な厚さの堆積領域の上にカバレッジをもたらすことになる。幾つかの実施形態では、金属膜１２２は、原子層堆積（ＡＬＤ）処理によって堆積される。
［００２２］金属膜１２２は、後続の電気化学的酸化処理によって体積膨張させることができる任意の適切な金属を含み得る。適切な金属には、２より大きい、２．２５より大きい、又は２．５より大きいピリング－ベッドワース比（Ｐｉｌｌｉｎｇ－Ｂｅｄｗｏｒｔｈ ｒａｔｉｏ）を有する金属が含まれるが、これらに限定されない。ピリング－ベッドワース比とは、金属酸化物の基本セルの体積と、酸化物が形成される対応金属の基本セルの体積との比を指す。ピリング－ベッドワース比は、Ｖｏｘｉｄｅ／Ｖｍｅｔａｌとして定義される。ここで、Ｖは堆積である。金属酸化物のピリング－ベッドワース比を決定するために、Ｖｏｘｉｄｅは、金属酸化物の分子質量に金属の密度を乗じたものに等しく、Ｖｍｅｔａｌは、酸化物の１分子当たりの金属の原子数に金属の原子質量を乗じたものに酸化物の密度を乗じたものに等しい。このような膜の例としては、Ｃｏ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｒｕ、Ｒｈ、Ｃｕ、Ｆｅ、Ｍｎ、Ｖ、Ｎｂ、Ｈｆ、Ｚｒ、Ｙ、Ａｌ、Ｓｎ、Ｃｒ、Ｏｓ、Ｕ、及び／又はＬａのうちの１つ以上が含まれる。幾つかの実施形態では、金属は、２より大きい、２．２５より大きい、又は２．５より大きいピリング－ベッドワース比を有する。幾つかの実施形態では、金属は、Ｍｏ、Ｏｓ、及びＶからなる群から選択される。幾つかの特定の実施形態では、金属は、タングステンを含む。幾つかの特定の実施形態では、金属膜は、実質的にタングステンからなる。このように使用される「実質的にタングステンからなる（ｃｏｎｓｉｓｔｓ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ ｔｕｎｇｓｔｅｎ）」という表現は、バルク金属膜（すなわち、基板又は膜の表面の隣なりに界面領域を含まない金属膜）が、原子ベースで約９５％、９８％、又は９９％以上のタングステンであることを意味する。
［００２３］手順１３０では、オーバーバーデン１２４を含む金属膜１２２を形成した後、金属膜１２２は、基板表面１１３から除去される。言い換えると、金属膜１２２のオーバーバーデン１２４が基板表面１１３から除去される。図１Ｃに示すように、オーバーバーデン１２４を除去した後、基板表面１１３及び金属膜１２２の上部１２３が露出する。金属膜１２２は、フィーチャ１１４内に完全に含まれるように、上面１１３から除去される。金属膜１２２は、任意の適切なエッチング処理によって除去され得る。幾つかの実施形態では、金属膜１２２は、化学的機械的平坦化（ＣＭＰ）処理によって除去される。
［００２４］幾つかの実施形態では、実質的にすべての金属膜１２２がフィーチャ１１４内で形成される。このように使用される表現「実質的にすべて（ｓｕｂｓｔａｎｔｉａｌｌｙ ａｌｌ）」とは、膜の約９５％、９８％、又は９９％以上が、重量基準でフィーチャ１１４内に形成されることを意味する。
［００２５］幾つかの実施形態では、金属膜１２２は、フィーチャ１１４内に選択的に堆積され、基板１１２の上面１１３には堆積されない。これらの実施形態では、基板１２２は、図１Ｂのような外観を呈することなく、図１Ａから図１Ｃへと流れるように処理されることになる。幾つかの実施形態では、当該方法は、金属膜１２２を、フィーチャ１１４の深さＤ以下の高さＨまで、トレンチ内に選択的に堆積させることを含む。一実施形態では、金属膜１２２は、トレンチの容量の少なくとも１０％を充填する。他の実施形態では、金属膜１２２は、トレンチの容量の少なくとも１５％、２０％、２５％、３０％、３５％、４０％、４５％、５０％、５５％、６０％、６５％、７０％、７５％、８０％、８５％、９０％、９５％、又は１００％を充填する。幾つかの実施形態では、フィーチャ１１４内に堆積された金属膜１２２は、フィーチャ１１４の深さの約９８％、９５％、９０％、８０％、７０％、６０％、又は５０％以下の高さを有する。
［００２６］手順１４０では、図１Ｄに示すように、金属膜１２２は、体積膨張してピラー１３２を形成する。ピラー１３２は、フィーチャ１１４内の金属膜１２２を処理して、ピラー１３２を形成するために膜の材料体積を膨張させることにより、形成することができる。ピラー１３２は、基板１１２の上面１１３を越えて延びる。
［００２７］金属膜１２２の膨張は、約１０％から約１０００％の範囲内、又は約５０％から約８００％の範囲内、又は約１００％から約７００％の範囲内にあり得る。幾つかの実施形態では、金属膜１２２は、約１５０％、２００％、２５０％、３００％、又は３５０％以上の量まで膨張する。１つ以上の実施形態では、膜を処理すると、膜の体積が少なくとも１０％、２０％、３０％、４０％、５０％、６０％、７０％、８０％、９０％、１００％、１５０％、２００％、２５０％、３００％、３５０％、又は４００％増加する結果となる。複数のフィーチャ１１４が金属膜１２２で充填されると、複数のピラー１３２が形成され得る。
［００２８］一実施形態では、金属膜１２２を処理することは、膜を酸化環境に曝すことを含む。幾つかの実施形態では、金属膜１２２を処理することは、Ｏ２、Ｏ３、Ｎ２Ｏ、Ｈ２Ｏ、Ｈ２Ｏ２、ＣＯ、ＣＯ２、ＮＨ３、Ｎ２／Ａｒ、Ｎ２／Ｈｅ、又はＮ２／Ａｒ／Ｈｅのうちの１つ以上を含む酸化剤に膜を曝露することを含む。幾つかの実施形態では、酸化条件には、熱酸化、プラズマ強化酸化、遠隔プラズマ酸化、マイクロ波、及び高周波（例えば、ＩＣＰ、ＣＣＰ）が含まれる。
［００２９］金属膜１２２の処理は、例えば、膜の組成及び膨張剤に応じて、任意の適切な温度で行われ得る。幾つかの実施形態では、膜膨張は、約２５℃から約１１００℃の範囲内の温度で行われる。幾つかの実施形態では、膨張は、約２５０℃、３００℃、３５０℃、４００℃、約４５０℃、５００℃、又は約５５０℃以上の温度で行われる。幾つかの実施形態では、金属膜１２２の処理は、約４５０℃、又は４００℃、又は３５０℃、又は３００℃、又は約２５０℃、又は２００℃以上の温度で行われる。幾つかの実施形態では、金属膜１２２は、タングステンを含み、約１５０℃から約２００℃の範囲内の温度で形成される。
［００３０］図１Ｄに示すように、膨張の間、フィーチャの形状の忠実度が維持され、ピラー１３２がフィーチャ１１４から真っ直ぐ上に成長する。このように使用されている表現「真っ直ぐ上（ｓｔｒａｉｇｈｔ ｕｐ）」とは、ピラー１３２の側面が、フィーチャ１１４の側壁１１４と実質的に同一平面であることを意味する。表面は、側壁と同一平面にあり、側壁２１４と表面との接合点で形成される角度は、±１０°である。この点に関して、側壁が上面に対して垂直であれば、フィーチャから「真っ直ぐ上に」延びる膨張膜は、基板の上面に対して直交すると説明することができる。
［００３１］金属膜１２２をピラー１３２に変換する反応は、金属膜１２２内に存在する金属原子の酸化状態を増加させる任意の反応であり得る。適切な反応には、酸化反応、ホウ素化反応、窒化反応、シリサイド化反応、又はゲルマニウム化反応（ｇｅｒｍａｎｉｃｉｄｉｎｇ ｒｅａｃｔｉｏｎ）が含まれるが、これらに限定されない。当業者であれば、金属膜１２２を処理して、ピラー１３２を形成するために、他の処理及び反応を用いてもよいことを理解するであろう。
［００３２］幾つかの実施形態では、金属膜１２２は、酸化剤又は酸化条件に曝されることによって膨張する。酸化剤は、Ｏ２、Ｏ３、Ｎ２Ｏ、Ｈ２Ｏ、Ｈ２Ｏ２、ＣＯ、ＣＯ２、ＮＨ３、Ｎ２／Ａｒ、Ｎ２／Ｈ、Ｎ２／Ａｒ／Ｈｅ、及びこれらの組合せを含む任意の適切な酸化剤であり得るが、これらに限定されない。幾つかの実施形態では、酸化条件には、熱酸化、プラズマ強化酸化、遠隔プラズマ酸化、マイクロ波、及び高周波（例えば、ＩＣＰ、ＣＣＰ）が含まれる。
［００３３］幾つかの実施形態では、金属膜１２２は、窒化剤又は窒化条件に曝され、金属を金属窒化物膜に変換することによって膨張する。窒化剤は、アンモニア、ヒドラジン、ＮＯ２、Ｎ２／Ａｒプラズマ、Ｎ２／Ｈｅプラズマ、Ｎ２／Ａｒ／Ｈｅプラズマ、及びこれらの組合せを含む任意の適切な窒化剤であり得るが、これらに限定されない。幾つかの実施形態では、窒化条件には、熱窒化、プラズマ強化窒化、遠隔プラズマ窒化、マイクロ波、及び高周波（例えば、ＩＣＰ、ＣＣＰ）が含まれる。
［００３４］幾つかの実施形態では、金属膜１２２は、シリサイド化剤（ｓｉｌｉｃｉｄｉｎｇ ａｇｅｎｔ）又はシリサイド化条件に曝され、金属を金属シリサイド膜に変換することによって膨張する。シリサイド化剤は、シラン、ジシラン、トリシラン、テトラシラン、ペンタシラン、ヘキサシラン、トリメチルシラン、トリメチルシリル置換基を有する化合物、及びこれらの組み合わせを含む任意の適切なシリサイド化剤であり得るが、これらに限定されない。幾つかの実施形態では、シリサイド化条件は、熱シリサイド化、プラズマ強化シリサイド化（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｓｉｌｉｃｉｄｉｎｇ）、遠隔プラズマシリサイド化（ｒｅｍｏｔｅ ｐｌａｓｍａ ｓｉｌｉｃｉｄｉｎｇ）、マイクロ波、及び高周波（例えば、ＩＣＰ、ＣＣＰ）を含む。
［００３５］幾つかの実施形態では、金属膜１２２は、ゲルマニウム剤又はゲルマニウム化条件に曝され、金属を金属ゲルマニサイド膜（ｍｅｔａｌ ｇｅｒｍａｎｉｃｉｄｅ ｆｉｌｍ）に変換することによって膨張する。ゲルマニウム化剤は、ゲルマン、ジゲルマン、トリゲルマン、テトラゲルマン、ペンタゲルマン、ヘキサゲルマン、トリメチルゲルマニウム、トリメチルゲルマニル置換基（ｔｒｉｍｅｔｈｙｌｇｅｒｍａｎｙｌ ｓｕｂｓｔｉｔｕｅｎｔｓ）を有する化合物、及びこれらの組み合わせを含む任意の適切なゲルマニウム化剤であり得るが、これらに限定されない。幾つかの実施形態では、ゲルマニサイド条件は、熱ゲルマニサイド化（ｔｈｅｒｍａｌ ｇｅｒｍａｎｉｃｉｄｉｎｇ）、プラズマ強化ゲルマニサイド化（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｇｅｒｍａｎｉｃｉｄｉｎｇ）、遠隔プラズマゲルマニサイド化（ｒｅｍｏｔｅ ｐｌａｓｍａ ｇｅｒｍａｎｉｃｉｄｉｎｇ）、マイクロ波、及び高周波（例えば、ＩＣＰ、ＣＣＰ）を含む。
［００３６］幾つかの実施形態では、金属膜１２２は、タングステンを含み、ピラー１３２は、酸化タングステン（ＷＯｘ）を含む。幾つかの実施形態では、金属膜１２２は、実質的にタングステンからなり、ピラー１３２は、実質的に酸化タングステンからなる。このように使用される「実質的に～からなる（ｃｏｎｓｉｓｔｓ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ）」という表現は、対象の膜又はピラーが、原子ベースで、上述の１つ又は複数の元素の約９５％、９８％、又は９９％以上であることを意味する。例えば、実質的に酸化タングステンからなるピラーは、ピラーの原子組成の約９５％以上の合計量のタングステン原子及び酸素原子を有する。
［００３７］処理１５０では、図１Ｅに示すように、ブランケット膜１４２が、ピラー１３２の高さＨよりも低い厚さＴまで堆積される。ピラー１３２の高さＨは、基板１１２の表面１１３（又は図１Ｊに示すブランケット膜の最上層）から測定される。幾つかの実施形態では、ブランケット膜１４２は、非共形堆積処理（ｎｏｎ－ｃｏｎｆｏｒｍａｌ ｄｅｐｏｓｉｔｉｏｎ ｐｒｏｃｅｓｓ）（例えば、プラズマ化学気相堆積）によって形成される。ブランケット膜１４２の形成の間、一定量のブランケット膜１４４が、ピラー１３２の上部に形成又は堆積される。
［００３８］ブランケット膜１４２は、積層堆積された均質な材料又は材料の組み合わせであってもよい。幾つかの実施形態では、図１Ｅに示すように、ブランケット膜１４２は、複数の交互層１４２ａ、１４２ｂを含む。交互層１４２ａ、１４２ｂは、金属層、窒化物層、又は酸化物層を含む任意の適切な材料であり得るが、これらに限定されない。幾つかの実施形態では、ブランケット膜１４２は、互いに交互する、酸化物層と、金属層又は窒化物層のうちの１つ以上の層とを含む。幾つかの実施形態では、ブランケット膜１４２は、互いに交互する、酸化物層と窒化物層とを含む。
［００３９］交互層１４２ａ、１４２ｂの厚さは、任意の適切な厚さであってもよく、各層について同一である場合があり、又は異なる場合がある。幾つかの実施形態では、交互層１４２Ｔａ、１４２ｂは、それぞれほぼ同じ厚さである。層の数は、例えば、ピラー１３２の高さＨ及び交互層１４２ａ、１４２ｂの厚さにより変動し得る。
［００４０］手順１６０では、図１Ｆに示すように、ピラー１３２の上部のブランケット膜１４４が除去される。ピラー１３２の上部におけるブランケット膜１４４の除去は、ＣＭＰ又は選択的誘電体エッチング（ｓｅｌｅｃｔｉｖｅ ｄｉｅｌｅｃｔｒｉｃ ｅｔｃｈ）を含む任意の適切な技法によって行うことができるが、これらに限定されない。幾つかの実施形態では、ブランケット膜１４４をピラー１３２から除去すると同時にピラー１３２の高さＨが下がり、それにより、ピラー１３２の上部１３３は、ブランケット膜１４２の上部１４３と等しくなるか又はそれよりも低くなる。
［００４１］手順１７０では、図１Ｇに示されるように、ピラー１３２は、ブランケット膜１４２内に凹設され、それにより、ピラー１３２の上部１４３は、ブランケット膜１４２の上部１４３より低くなる。ピラー１３２の高さは、ピラー１３２がブランケット膜１４２の厚さＴよりも低くなるように、下げられる。凹設されたピラー１３２は、さらなる処理のために複数のフィーチャ１１４を少なくとも部分的に再形成する。当業者であれば、凹設されたピラーによって部分的に再形成されたフィーチャ１１４は、構造化された基板１１２に最初に設けられたフィーチャと全く同じでないことを理解するであろう。むしろ、部分的に再形成されたフィーチャ１１４は、ブランケット膜１４２の初期のフィーチャに幾らか同等の物理的配向をもたらす。
ピラー１３２は、任意の適切なエッチング処理によって凹設され得る。幾つかの実施形態では、ピラー１３２をエッチングすることは、ピラー１３２を金属ハロゲン化合物に曝すことを含む。幾つかの実施形態では、金属ハロゲン化合物は、ピラー１３２とは異なる金属を有する。
［００４３］幾つかの実施形態では、ピラー１３２をエッチングすることは、金属ハロゲン化物前駆体とも呼ばれる金属及びハロゲン含有前駆体（例えば、ＷＣｌ６）への曝露を含む。金属ハロゲン化物前駆体は、ピラー１３２と反応し得る。
［００４４］幾つかの実施形態では、金属ハロゲン化物前駆体への曝露により、ピラー材料との発熱反応が引き起こされ、基板処理領域内にプラズマは存在しない。１つ以上の実施形態によれば、基板処理領域に入る前に、金属ハロゲン化物前駆体を励起するプラズマはない。
［００４５］例示的な非限定的な処理では、ピラーは、タングステンを含み、酸素との反応によって成長し、酸化タングステンピラーを形成する。これは、ＷＯ３の形態をとり得る。ＷＯ３をＷＣｌ６（又は場合によってはＷＣｌ５）に曝露すると、揮発性のＷＯＣｌ４及び／又はＷＯ２Ｃｌ２が形成され、これは、所定量の又はすべての酸化タングステンが除去されるまで表面から離れる。酸化タングステン部分（又は一般的に酸化金属部分）が一旦除去されると、反応は自然に停止し得る。この処理は、整数回のサイクル繰り返すことができる。各サイクルは、元のタングステン膜を選択可能な量（例えば、１つ又は２つの単層）だけ除去することができる。
［００４６］幾つかの実施形態では、金属ハロゲン化物前駆体は、金属元素及びハロゲン元素を含む、２つ以上の又は２つのみの異なる元素を含む。金属ハロゲン化物前駆体は、（ＷＣｌ６及びＷＣｌ５の場合のように）金属元素の単一原子のみを含むが、同じハロゲン元素の複数の原子を含み得る。金属ハロゲン化物の金属元素には、諸実施形態では、チタン、ハフニウム、ジルコニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、マンガン、レニウム、テクネチウム、鉄、アルミニウム、及びガリウムのうちの１つ以上が含まれ得る。幾つかの実施形態では、金属ハロゲン化物の金属元素は、原子番号２２、２３、２４、４０、４１、４２、７２、７３、又は７４を有する。１つ以上の実施形態では、金属元素は、周期表の４族、５族、又は６族の元素を含むか、又は遷移金属であってもよい。ハロゲン元素は、１つ以上の実施形態によれば、Ｆ及びＣｌのうちの１つであってもよい。ハロゲン元素は、Ｆ、Ｃｌ、Ｂｒ、及び／又はＩのうちの１つ以上であってもよい。幾つかの実施形態では、金属及びハロゲン含有前駆体は、フッ素を含まない。適切な金属ハロゲン化物前駆体の幾つかの例には、ペンタハロゲン化バナジウム、ペンタハロゲン化タンタル、ヘキサハロゲン化クロム、ペンタハロゲン化モリブデン、ヘキサハロゲン化モリブデン、ペンタハロゲン化ニオブ、ペンタハロゲン化タングステン、ヘキサハロゲン化タングステン、及びテトラハロゲン化マンガンが含まれるが、これらに限定されない。幾つかの実施形態では、金属ハロゲン化物前駆体には、ハロゲン化バナジウム、ハロゲン化タンタル、ハロゲン化クロム、ハロゲン化モリブデン、ハロゲン化ニオブ、ハロゲン化タングステン、及び／又はハロゲン化マンガンが含まれるが、これらに限定されず、金属元素の酸化状態は、任意の適切な酸化状態であってよい。
［００４７］幾つかの実施形態のエッチング処理は、約１０：１以上、約１５：１以上、約２０：１以上、又は約２５：１以上の選択性を有する。
［００４８］幾つかの実施形態では、エッチング処理をより選択的に、精密に、且つ等方的にするために、エッチング処理で使用される局所プラズマは、ほとんどないか、又は全くない。「プラズマフリー」という用語は、本明細書では、基板処理領域にプラズマ出力を印加していない又は実質的に印加していない時の基板処理領域を説明するために使用される。記載されたエッチャント（金属及びハロゲン含有前駆体）は、エネルギー的に好適なエッチング反応経路を有する。この経路により、基板処理領域が、ここでの金属含有材料をエッチングする動作の間、プラズマフリーになることが可能になる。別の言い方をすれば、基板処理領域内の電子温度は、１つ以上の実施形態によると、０．５ｅＶ未満、０．４５ｅＶ未満、０．４ｅＶ未満、又は０．３５ｅＶ未満であり得る。さらに、実施形態において、金属及びハロゲン含有前駆体は、基板処理領域に入る前に、いかなる遠隔プラズマにおいても励起されていない場合がある。例えば、遠隔プラズマ領域又は別個のチャンバ領域が存在し、ハロゲン含有前駆体を基板処理領域に向けて導くために使用される場合、別個のチャンバ領域又は遠隔プラズマ領域は、本明細書で定義されるようにプラズマフリーであり得る。
［００４９］決定１８０では、孔のアスペクト比を増加させるために、ブランケット膜１４２の追加の層を堆積させるべきかどうかを評価する決定が行われ得る。さらなるサイクルが処理されるべきである場合、方法１００は、図１Ｈから１Ｌに示す手順１２０から１７０を繰り返す。さらに堆積させるブランケット膜１４２がない場合、方法１００は、手順１９０に移る。
［００５０］手順１９０では、図１Ｍに示すように、ピラー１３２は、構造化された基板１１２から完全に除去される。ピラー１３２の除去により、高アスペクト比を有する、ブランケット膜１４２を貫通する孔１５２が形成される。ピラー１３２は、任意の適切な技法によって除去され得る。例えば、幾つかの実施形態のピラー１３２は、ピラー１３２の凹設と同様に、金属ハロゲン化物のエッチャントへの曝露によって除去される。幾つかの実施形態では、構造化された基板１１２のフィーチャ１１４からすべてのピラー１３２を除去することは、ブランケット膜１４２又は基板１１２に実質的に影響を及ぼすことなく、ピラー１３２を金属ハロゲン化物のエッチャントに曝し、ピラー１３２を選択的に除去することを含む。
［００５１」本明細書全体を通じて、「一実施形態」、「特定の実施形態」、「１つ以上の実施形態」、又は「実施形態」に対する言及は、これらの実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。ゆえに、本明細書を通じて様々な箇所で「１つ以上の実施形態で」、「特定の実施形態で」、「一実施形態で」、又は「実施形態で」などの表現が登場しても、必ずしも、本開示の同一の実施形態を指すわけではない。さらに、特定の特徴、構造、材料、又は特性は、１つ以上の実施形態において任意の適切な態様で組み合わせてもよい。
［００５２］本明細書の開示は、特定の実施形態を参照して説明されているが、これらの実施形態は、本開示の原理及び用途の例示にすぎないことを理解されたい。当業者であれば、本開示の精神及び範囲から逸脱せずに、様々な改変及び変形を本開示の方法及び装置に対して行い得ることは明らかであろう。ゆえに、本開示は、添付の特許請求の範囲及びその均等物に含まれる改変例及び変形例を含むことが意図されている。

Claims (15)

  1. メモリ構造を形成する方法であって、
    構造化された基板のフィーチャ内に金属膜を堆積させることであって、前記構造化された基板が、前記基板の表面から一定の深さで前記基板の中に延びる複数のフィーチャを備える、金属膜を堆積させることと、
    前記金属膜を体積膨張させて、前記フィーチャから真っ直ぐ延びるピラーを形成することと、
    前記ピラーの高さより小さい厚さにブランケット膜を堆積させることであって、当該ブランケット膜が、前記ピラーの上部に形成される、ブランケット膜を堆積させることと、
    前記ピラーの前記上部から前記ブランケット膜を除去することと、
    前記複数のフィーチャが少なくとも部分的に再形成されるように、前記ピラーの高さを、前記ブランケット膜の厚さより低くなるように、下げることと、
    所定の高さの構造を成長させるために、前記金属膜を堆積させること、ピラーを形成すること、前記ブランケット膜を堆積させること、前記ピラーの前記上部から前記ブランケット膜を除去すること、及び前記ピラーの高さを下げることを任意選択的に反復することと、
    前記構造化された基板の前記フィーチャからすべての前記ピラーを除去することと
    を含む方法。
  2. 前記フィーチャ内に前記金属膜を堆積させることが、前記フィーチャ内に及び前記基板の表面に共形金属膜を形成することと、前記基板の表面から前記金属膜を除去することとを含む、請求項１に記載の方法。
  3. 前記基板の表面から前記金属膜を除去することが、化学的機械的平坦化（ＣＭＰ）又は金属選択的エッチングのうちの１つ以上を含む、請求項２に記載の方法。
  4. 前記金属膜を体積膨張させることが、前記金属膜を酸化させること又は窒化させることのうちの１つ以上を含む、請求項１に記載の方法。
  5. 前記金属膜が、タングステンを含み、前記ピラーが、酸化タングステンを含む、請求項４に記載の方法。
  6. 前記ブランケット膜が、複数の交互層を含む、請求項１に記載の方法。
  7. 前記交互層が、酸化物層、及び金属層又は窒化物層を含む、請求項６に記載の方法。
  8. 前記ブランケット膜が、非共形堆積によって堆積される、請求項６に記載の方法。
  9. 前記ピラーの前記上部から前記ブランケット膜を除去することが、化学的機械的平坦化（ＣＭＰ）又は選択的エッチング処理のうちの１つ以上を含む、請求項１に記載の方法。
  10. 前記ピラーの前記上部から前記ブランケット膜を除去することと同時に前記ピラーの高さが下げられる、請求項９に記載の方法。
  11. 前記ピラーの高さを下げることが、前記ピラーをエッチング液に曝すことを含む、請求項１に記載の方法。
  12. 前記エッチング液が、金属ハロゲン化物を含む、請求項１１に記載の方法。
  13. 前記構造化された基板の前記フィーチャからすべての前記ピラーを除去することが、前記ブランケット膜又は前記基板に実質的に影響を及ぼすことなく、前記ピラーを金属ハロゲン化物のエッチャントに曝して、前記ピラーを選択的に除去することを含む、請求項１に記載の方法。
  14. メモリ構造を形成する方法であって、
    複数のフィーチャが内部に形成された表面を有する構造化された基板を設けることであって、前記フィーチャが、前記基板の前記表面から一定の深さで延びる、構造化された基板を設けることと、
    前記構造化された基板の前記フィーチャ内に共形金属膜を堆積させ、前記構造化された基板の前記表面にオーバーバーデンを形成することと、
    前記金属膜が実質的に前記フィーチャ内のみに残るように、前記基板の前記表面から前記オーバーバーデンを除去することと、
    前記基板の前記フィーチャ内の前記金属膜を酸化させ、前記フィーチャから真っ直ぐ延びるピラーを形成することであって、当該ピラーが、高さ及び上部を有する、ピラーを形成することと、
    酸化物層と窒化物層を交互に含むブランケット膜を堆積させることであって、当該ブランケット膜が、前記ピラーの高さより小さい厚さに堆積され、当該ブランケット膜が、前記ピラーの上部に形成される、ブランケット膜を堆積させることと、
    前記ピラーの前記上部から前記ブランケット膜を除去することと、
    前記ピラーの前記上部が前記ブランケット膜の前記表面より低くなり、前記フィーチャが少なくとも部分的に再形成されるように、前記ピラーの高さを、前記ブランケット膜の厚さより低くなるように、下げることと、
    所定の高さの構造を成長させるために、前記金属膜を堆積させること、ピラーを形成すること、前記ブランケット膜を堆積させること、前記ピラーの前記上部から前記ブランケット膜を除去すること、及び前記ピラーの高さを下げることを任意選択的に反復することと、
    前記構造化された基板の前記フィーチャからすべての前記ピラーを除去することと
    を含む方法。
  15. メモリ構造を形成する方法であって、
    （ａ）複数のフィーチャが内部に形成された表面を有する構造化された基板を設けることであって、前記フィーチャが、前記基板の前記表面から一定の深さで延びる、構造化された基板を設けることと、
    （ｂ）前記構造化された基板の前記フィーチャ内に共形金属膜を堆積させ、前記構造化された基板の前記表面にオーバーバーデンを形成することと、
    （ｃ）前記金属膜が実質的に前記フィーチャ内のみに残るように、前記基板の前記表面から前記オーバーバーデンを除去することと、
    （ｄ）前記基板の前記フィーチャ内の前記金属膜を酸化させ、前記フィーチャから真っ直ぐ延びるピラーを形成することであって、当該ピラーが、高さ及び上部を有する、ピラーを形成することと、
    （ｅ）酸化物層と窒化物層を交互に含むブランケット膜を堆積させることであって、当該ブランケット膜が、前記ピラーの高さより小さい厚さに堆積され、当該ブランケット膜が、前記ピラーの上部に形成される、ブランケット膜を堆積させることと、
    （ｆ）前記ピラーの前記上部から前記ブランケット膜を除去することと、
    （ｇ）前記ピラーの前記上部が前記ブランケット膜の前記表面より低くなり、前記フィーチャが少なくとも部分的に再形成されるように、前記ピラーの高さを、前記ブランケット膜の厚さより低くなるように、下げることと、
    （ｈ）所定の高さの構造を成長させるために、（ｂ）から（ｇ）を任意選択的に反復することと、
    （ｉ）前記構造化された基板の前記フィーチャからすべての前記ピラーを除去することと
    を含む方法。
JP2020512673A 2017-09-05 2018-08-28 ３ｄメモリ構造における高アスペクト比孔形成へのボトムアップアプローチ Active JP7194725B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762554528P 2017-09-05 2017-09-05
US62/554,528 2017-09-05
PCT/US2018/048342 WO2019050714A1 (en) 2017-09-05 2018-08-28 ASCENDING APPROACH FOR HIGH-FORM SHAPE FORMATION IN 3D MEMORY STRUCTURES

Publications (2)

Publication Number Publication Date
JP2020532870A JP2020532870A (ja) 2020-11-12
JP7194725B2 true JP7194725B2 (ja) 2022-12-22

Family

ID=65634276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020512673A Active JP7194725B2 (ja) 2017-09-05 2018-08-28 ３ｄメモリ構造における高アスペクト比孔形成へのボトムアップアプローチ

Country Status (7)

Country Link
US (1) US11315943B2 (ja)
JP (1) JP7194725B2 (ja)
KR (1) KR102227347B1 (ja)
CN (1) CN111133579B (ja)
SG (1) SG11202001177SA (ja)
TW (1) TWI724323B (ja)
WO (1) WO2019050714A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778118B (zh) * 2017-09-05 2022-09-21 美商應用材料股份有限公司 來自次氧化物的自對準結構
WO2019118684A1 (en) 2017-12-14 2019-06-20 Applied Materials, Inc. Methods of etching metal oxides with less etch residue
WO2019210234A1 (en) * 2018-04-27 2019-10-31 Tokyo Electron Limited Area selective deposition for cap layer formation in advanced contacts
US11121143B2 (en) 2019-05-24 2021-09-14 Micron Technology, Inc. Integrated assemblies having conductive posts extending through stacks of alternating materials
TW202115827A (zh) * 2019-09-26 2021-04-16 美商應用材料股份有限公司 選擇性和自我限制性之鎢蝕刻製程
KR20220074927A (ko) * 2019-10-31 2022-06-03 칼 짜이스 에스엠테 게엠베하 고형상비 구조의 형상 편차를 측정하기 위한 fib-sem 3d 단층 촬영

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005076039A (ja) 2003-08-29 2005-03-24 Canon Inc ナノ構造体、その製造方法、細線構造体および光触媒
JP2010205904A (ja) 2009-03-03 2010-09-16 Toshiba Corp 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
JP2011109099A (ja) 2009-11-17 2011-06-02 Samsung Electronics Co Ltd 導電構造物を含む半導体装置及びその製造方法
JP2016105465A (ja) 2014-11-14 2016-06-09 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 垂直ｎａｎｄホールエッチングのためのめっき金属ハードマスク
US20170125518A1 (en) 2015-10-30 2017-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated Semiconductor Structure Planarization

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576113B1 (en) * 1999-10-29 2003-06-10 California Institute Of Technology Method of electroplating of high aspect ratio metal structures into semiconductors
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
TWI274403B (en) 2005-08-12 2007-02-21 Powerchip Semiconductor Corp Non-volatile memory and fabrication method thereof
US7368394B2 (en) 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
JP2008283045A (ja) 2007-05-11 2008-11-20 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2008305921A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 半導体装置及びその製造方法
WO2008153674A1 (en) 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
US7884012B2 (en) * 2007-09-28 2011-02-08 Tokyo Electron Limited Void-free copper filling of recessed features for semiconductor devices
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
US8846451B2 (en) * 2010-07-30 2014-09-30 Applied Materials, Inc. Methods for depositing metal in high aspect ratio features
WO2012054042A1 (en) 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L.P. Method of forming a nano-structure
US8450710B2 (en) * 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9384982B2 (en) * 2012-12-31 2016-07-05 Fei Company Depositing material into high aspect ratio structures
WO2015047731A1 (en) * 2013-09-27 2015-04-02 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
GB201320387D0 (en) * 2013-11-19 2014-01-01 Almirante Cacua Agricola Com Rcio E Exporta O Ltda Plant production
US9449821B2 (en) 2014-07-17 2016-09-20 Macronix International Co., Ltd. Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches
TWI618225B (zh) * 2014-09-03 2018-03-11 應用材料股份有限公司 用於三維ｎａｎｄ硬遮罩應用的奈米結晶鑽石碳膜
US9620377B2 (en) * 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
JP2019530242A (ja) 2016-09-30 2019-10-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 自己整合ビアの形成方法
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
WO2018089351A1 (en) * 2016-11-08 2018-05-17 Applied Materials, Inc. Geometric control of bottom-up pillars for patterning applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005076039A (ja) 2003-08-29 2005-03-24 Canon Inc ナノ構造体、その製造方法、細線構造体および光触媒
JP2010205904A (ja) 2009-03-03 2010-09-16 Toshiba Corp 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
JP2011109099A (ja) 2009-11-17 2011-06-02 Samsung Electronics Co Ltd 導電構造物を含む半導体装置及びその製造方法
JP2016105465A (ja) 2014-11-14 2016-06-09 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 垂直ｎａｎｄホールエッチングのためのめっき金属ハードマスク
US20170125518A1 (en) 2015-10-30 2017-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated Semiconductor Structure Planarization

Also Published As

Publication number Publication date
WO2019050714A1 (en) 2019-03-14
US20210050365A1 (en) 2021-02-18
SG11202001177SA (en) 2020-03-30
CN111133579B (zh) 2023-09-01
CN111133579A (zh) 2020-05-08
TWI724323B (zh) 2021-04-11
US11315943B2 (en) 2022-04-26
JP2020532870A (ja) 2020-11-12
KR102227347B1 (ko) 2021-03-11
TW201921643A (zh) 2019-06-01
KR20200035500A (ko) 2020-04-03

Similar Documents

Publication Publication Date Title
JP7194725B2 (ja) ３ｄメモリ構造における高アスペクト比孔形成へのボトムアップアプローチ
US11094544B2 (en) Methods of forming self-aligned vias
US10319604B2 (en) Methods for self-aligned patterning
TWI680535B (zh) 金屬及含金屬化合物之氧化體積膨脹
US10930503B2 (en) Geometric control of bottom-up pillars for patterning applications
US11177164B2 (en) Self-aligned high aspect ratio structures and methods of making
US10636659B2 (en) Selective deposition for simplified process flow of pillar formation
US10770349B2 (en) Critical dimension control for self-aligned contact patterning
JP7221279B2 (ja) 亜酸化物からの自己整合構造
US10784107B2 (en) Methods of forming tungsten pillars
WO2024044149A1 (en) Tantalum doped ruthenium layers for interconnects

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221212

R150 Certificate of patent or registration of utility model

Ref document number: 7194725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150