KR20200035500A - 3d 메모리 구조들에서의 고종횡비 홀 형성에 대한 상향식 접근법 - Google Patents

3d 메모리 구조들에서의 고종횡비 홀 형성에 대한 상향식 접근법 Download PDF

Info

Publication number
KR20200035500A
KR20200035500A KR1020207008942A KR20207008942A KR20200035500A KR 20200035500 A KR20200035500 A KR 20200035500A KR 1020207008942 A KR1020207008942 A KR 1020207008942A KR 20207008942 A KR20207008942 A KR 20207008942A KR 20200035500 A KR20200035500 A KR 20200035500A
Authority
KR
South Korea
Prior art keywords
fillers
features
film
substrate
memory structures
Prior art date
Application number
KR1020207008942A
Other languages
English (en)
Other versions
KR102227347B1 (ko
Inventor
프라부람 고팔라자
서스밋 싱하 로이
아비지트 바수 말릭
스리니바스 간디코타
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200035500A publication Critical patent/KR20200035500A/ko
Application granted granted Critical
Publication of KR102227347B1 publication Critical patent/KR102227347B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

메모리 구조들을 형성하는 방법들이 설명된다. 금속 막이 구조화된 기판의 피처들에 증착되고, 필러들을 형성하도록 체적 팽창된다. 블랭킷 막이 필러들의 높이 미만의 높이로 증착되고, 블랭킷 막은 필러들의 상부로부터 제거된다. 필러들의 높이는 필러들의 상부가 블랭킷 막의 표면 아래에 있도록 감소되고, 프로세스는 선택적으로, 미리 결정된 높이의 구조를 형성하도록 반복된다. 필러들은, 고종횡비 피처들을 형성하도록, 미리 결정된 높이의 구조의 형성 후에 피처들로부터 제거될 수 있다.

Description

3D 메모리 구조들에서의 고종횡비 홀 형성에 대한 상향식 접근법
[0001] 본 개시내용의 실시예들은 일반적으로, 고종횡비 피처(feature)들을 형성하기 위한 방법들에 관한 것이다. 특히, 본 개시내용의 실시예들은 일반적으로, 3D 메모리 구조들을 위한 고종횡비 홀들 또는 트렌치들을 형성하는 상향식 방법들에 관한 것이다.
[0002] 서브-하프 미크론(sub-half micron) 및 더 작은 피처들을 신뢰성 있게 생산하는 것은 반도체 디바이스들의 차세대 초대규모 집적회로(VLSI; very large scale integration) 및 극대규모 집적회로(ULSI; ultra-large-scale integration)의 핵심 기술 난제들 중 하나이다. 그러나, 회로 기술의 제한들이 강요됨에 따라, VLSI 및 ULSI 기술의 줄어드는 치수들은 프로세싱 능력들에 대한 부가적인 요구들을 제기했다. VLSI 및 ULSI의 성공에는, 그리고 개별적인 기판들 및 다이의 회로 밀도 및 품질을 증가시키기 위한 지속적인 노력에는 기판 상의 구조들의 신뢰성 있는 형성이 중요하다.
[0003] 차세대 디바이스들 및 구조들의 제작을 가능하게 하기 위하여, 반도체 칩들에서의 피처들의 3 차원(3D; three dimensional) 스태킹이 종종 활용된다. 특히, 반도체 칩들에 3 차원(3D) 구조들을 형성하기 위해 핀 전계 효과 트랜지스터(FinFET; fin field effect transistor)들이 종종 활용된다. 종래의 2 개의 차원들 대신에 3 개의 차원들로 트랜지스터들을 배열함으로써, 다수의 트랜지스터들이 집적 회로(IC; integrated circuit)들에 서로 매우 근접하게 배치될 수 있다.
[0004] 고종횡비(HAR; high aspect ratio) 구조들을 형성하는 것은 통상적으로, 다양한 에칭 프로세스들에 의해 달성된다. 형성되는 구조들의 종횡비가 증가함에 따라, 불-균일한 형상의 구조들을 형성하는 경향이 더 크다.
[0005] 그러므로, 기술분야에서는 개선된 균일성을 갖는 고종횡비 구조들을 형성하는 방법들이 필요하다.
[0006] 본 개시내용의 하나 이상의 실시예들은 메모리 구조들을 형성하는 방법들에 관한 것이다. 금속 막이 구조화된 기판의 피처들에 증착된다. 구조화된 기판은 기판의 표면으로부터 일정 깊이로 기판 안으로 연장되는 복수의 피처들을 포함한다. 금속 막은 피처로부터 일직선으로 연장되는 필러(pillar)를 형성하도록 체적 팽창된다. 블랭킷 막이 필러들의 높이 미만의 두께로 증착된다. 블랭킷 막은 필러들의 상부에 형성된다. 블랭킷 막은 필러들의 상부로부터 제거된다. 복수의 피처들이 적어도 부분적으로 개질(reform)되도록, 필러들의 높이는 블랭킷 막의 두께보다 더 낮아지게 감소된다. 선택적으로, 미리 결정된 높이의 구조를 성장시키기 위해, 금속 막을 증착하는 것, 필러들을 형성하는 것, 블랭킷 막을 증착하는 것, 필러들의 상부로부터 블랭킷 막을 제거하는 것 및 필러들의 높이를 감소시키는 것이 반복된다. 구조화된 기판의 피처들로부터 필러들 전부가 제거된다.
[0007] 본 개시내용의 부가적인 실시예들은 메모리 구조들을 형성하는 방법들에 관한 것이다. 복수의 피처들이 내부에 형성되어 있는, 표면을 갖는 구조화된 기판이 제공된다. 피처들은 기판의 표면으로부터 일정 깊이로 연장된다. 컨포멀(conformal) 금속 막이, 구조화된 기판의 피처들에 증착되고, 구조화된 기판의 표면 상에 오버버든(overburden)을 형성한다. 오버버든은, 금속 막이 실질적으로 피처들 내에서만 계속 유지되도록, 기판의 표면으로부터 제거된다. 기판의 피처들 내의 금속 막은, 피처들로부터 일직선으로 연장되는 필러들을 형성하도록 산화된다. 필러들은 일정 높이 및 상부를 갖는다. 교대성의 옥사이드 층들 및 나이트라이드 층들을 포함하는 블랭킷 막이 증착된다. 블랭킷 막은 필러들의 높이 미만의 두께로 증착된다. 블랭킷 막은 필러들의 상부에 형성된다. 블랭킷 막은 필러들의 상부로부터 제거된다. 필러의 상부가 블랭킷 막의 표면 아래에 있도록 그리고 피처들을 적어도 부분적으로 개질하도록, 필러들의 높이는 블랭킷 막의 두께보다 더 낮아지게 감소된다. 선택적으로, 미리 결정된 높이의 구조를 성장시키기 위해, 금속 막을 증착하는 것, 필러들을 형성하는 것, 블랭킷 막을 증착하는 것, 필러들의 상부로부터 블랭킷 막을 제거하는 것 및 필러들의 높이를 감소시키는 것이 반복된다. 구조화된 기판의 피처들로부터 필러들 전부가 제거된다.
[0008] 본 개시내용의 추가적인 실시예들은 메모리 구조들을 형성하는 방법들에 관한 것이다. 방법은, (a) 복수의 피처들이 내부에 형성되어 있는, 표면을 갖는 구조화된 기판을 제공하는 단계 ―피처들은 기판의 표면으로부터 일정 깊이로 연장됨―; (b) 구조화된 기판의 피처들에 컨포멀 금속 막을 증착하고, 구조화된 기판의 표면 상에 오버버든을 형성하는 단계; (c) 금속 막이 실질적으로 피처들 내에서만 계속 유지되도록, 기판의 표면으로부터 오버버든을 제거하는 단계; (d) 피처들로부터 일직선으로 연장되는 필러들을 형성하도록 기판의 피처들 내의 금속 막을 산화시키는 단계 ―필러들은 일정 높이 및 상부를 가짐―; (e) 교대성의 옥사이드 층들 및 나이트라이드 층들을 포함하는 블랭킷 막을 증착하는 단계 ―블랭킷 막은 필러들의 높이 미만의 두께로 증착되고, 블랭킷 막은 필러들의 상부에 형성됨―; (f) 필러들의 상부로부터 블랭킷 막을 제거하는 단계; (g) 필러의 상부가 블랭킷 막의 표면 아래에 있도록 그리고 피처들을 적어도 부분적으로 개질하도록, 필러들의 높이를 블랭킷 막의 두께보다 더 낮아지게 감소시키는 단계; (h) 선택적으로, 미리 결정된 높이의 구조를 성장시키기 위해, (b) 내지 (g)를 반복하는 단계; 및 (i) 구조화된 기판의 피처들로부터 필러들 전부를 제거하는 단계를 포함한다.
[0009] 본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있는 방식으로, 위에서 간략히 요약된 본 개시내용의 더욱 상세한 설명이 실시예들을 참조함으로써 이루어질 수 있으며, 이러한 실시예들 중 일부는 첨부된 도면들에서 예시된다. 그러나, 첨부된 도면들은 본 개시내용의 통상적인 실시예들만을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0010] 도 1a 내지 도 1m은 본 개시내용의 하나 이상의 실시예들에 따른 프로세스의 부분 단면 개략을 도시하며; 그리고
[0011] 도 2는 본 개시내용의 하나 이상의 실시예에 따른 프로세스 시퀀스를 도시한다.
[0012] 본 개시내용의 몇몇 예시적인 실시예들을 설명하기 전에, 본 개시내용이 다음의 설명에서 제시된 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않는다는 것이 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하며, 다양한 방식들로 수행되거나 또는 실시될 수 있다.
[0013] 본 명세서 및 첨부된 청구항들에서 사용된 바와 같이, "기판" 및 "웨이퍼"란 용어는 상호교환가능하게 사용되며, 둘 모두는 프로세스가 작용하는 표면 또는 표면의 일부분을 지칭한다. 또한, 문맥이 명확하게 달리 표시하지 않는 한, 기판에 대한 참조는 기판의 일부분만을 또한 지칭할 수 있다는 것이 당업자들에 의해 이해될 것이다. 부가적으로, 기판 상에 증착하는 것에 대한 참조는, 맨(bare) 기판, 그리고 하나 이상의 막들 또는 피처들이 상부에 증착되어 있거나 또는 형성되어 있는 기판 둘 모두를 의미할 수 있다.
[0014] 본원에서 사용된 "기판"은, 제작 프로세스 동안 막 프로세싱이 수행되는, 임의의 기판 또는 기판 상에 형성된 재료 표면을 지칭한다. 예컨대, 프로세싱이 수행될 수 있는 기판 표면은 애플리케이션에 따라 실리콘, 실리콘 옥사이드, 스트레인드(strained) 실리콘, 실리콘 온 인슐레이터(SOI; silicon on insulator), 탄소 도핑된 실리콘 옥사이드들, 실리콘 나이트라이드, 도핑된 실리콘, 저마늄, 갈륨 아세나이드, 유리, 사파이어와 같은 재료들, 그리고 금속들, 금속 나이트라이드들, 금속 합금들 및 다른 전도성 재료들과 같은 임의의 다른 재료들을 포함한다. 기판들은 반도체 웨이퍼들을 포함(이에 제한되지 않음)한다. 기판들은 기판 표면을 폴리싱, 에칭, 환원, 산화, 수산화(또는 화학 작용성(chemical functionality)을 부여하기 위해 타겟 화학 부분(moiety)들을 다른 방식으로 생성 또는 이식(graft)), 어닐링 및/또는 베이킹하기 위한 전처리 프로세스에 노출될 수 있다. 기판 자체의 표면 상에 직접적으로 막 프로세싱하는 것에 부가하여, 본 개시내용에서, 개시된 막 프로세싱 단계들 중 임의의 막 프로세싱 단계는 또한, 아래에서 더욱 상세히 개시되는 바와 같이 기판 상에 형성된 하부층(underlayer) 상에 수행될 수 있으며, "기판 표면"이란 용어는 맥락이 표시할 때 그러한 하부층을 포함하는 것으로 의도된다. 따라서, 예컨대, 막/층 또는 부분 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다. 주어진 기판 표면이 포함하는 것은 사용되는 특정 화학물질 뿐만 아니라, 어떤 막들이 증착될 것인지에 따라 좌우될 것이다.
[0015] 본 개시내용의 실시예들은 유리하게, 점진적인 상향식 컬럼(column)/필러 성장을 사용하여 3D 메모리 구조들에 고종횡비(HAR; high aspect ratio) 홀들을 형성하는 방법들을 제공한다. 일부 실시예들은 유리하게, 균일하게 형상화되는 HAR 피처들을 형성하는 방법들을 제공한다. 일부 실시예들은 유리하게, 필러 성장 및 선택적 에칭 프로세스들을 사용하여 HAR 피처들을 형성하는 방법들을 제공한다. 일부 실시예들에서, 텅스텐이 기판 내의 홀들 또는 트렌치들의 구조 상에 증착되고, 홀들 또는 트렌치들 밖으로 성장하는 필러들을 형성하도록 (예컨대, 산화에 의해) 체적 팽창된다. 필러들은 상향식 필러들이며, 적절한 금속들(예컨대, 텅스텐)로부터 선택적으로 성장된다. 필러들은 특정 화학물질(예컨대, WCl5, WCl6)에 의해 선택적으로 제거될 수 있다.
[0016] 도 1a 내지 도 1m은 본 개시내용의 하나 이상의 실시예에 따른, 고종횡비 피처들의 형성 동안 전자 디바이스 구조의 단면도를 예시한다. 도 2는 도 1a 내지 도 1m에서 예시된 고종횡비 피처들의 형성을 위한 예시적인 프로세스 흐름을 예시한다.
[0017] 방법(100)은 구조화된 기판(112)이 프로세싱을 위해 제공되는 프로세스(110)로 시작한다. 이와 관련하여 사용된 바와 같이, "제공된"이란 용어는 기판이 추가적인 프로세싱을 위한 포지션 또는 환경에 배치되는 것을 의미한다. 도 1a에서 도시된 바와 같이, 기판(112)은 표면(113)을 가지며, 적어도 하나의 피처(114)를 포함한다. 도면들에서 예시된 실시예가 2 개의 피처들(114)을 도시하지만; 당업자들은 2 개보다 더 많거나 또는 더 적은 수의 피처들이 있을 수 있다는 것을 이해할 것이다. 피처들(114)의 형상은 트렌치들 및 원통형 비아들을 포함(그러나, 이에 제한되지 않음)하는 임의의 적절한 형상일 수 있다. 일부 실시예들에서, 피처(114)는 홀 또는 비아이다. 이와 관련하여 사용된 바와 같이, "피처"란 용어는 임의의 의도적인 표면 불규칙성을 의미한다. 피처들(114)은 임의의 적절한 종횡비(피처의 깊이 대 피처의 폭의 비)를 가질 수 있고, 고종횡비 홀 형성 프로세스의 정렬에 사용되는 필러들의 형성을 위한 기초(basis)로서의 역할을 할 것이다.
[0018] 적어도 하나의 피처(114)는 기판(112)의 상부 표면(113)에 개구를 형성한다. 피처(114)는 상부 표면(113)으로부터 바닥 표면으로 깊이(D)까지 연장된다. 피처(114)는 피처(114)의 폭(W)을 정의하는, 제1 측벽 및 제2 측벽을 갖는다. 측벽들 및 바닥에 의해 형성된 개방 영역이 또한, 갭으로 지칭된다.
[0019] 도 1b 및 도 1c에서 예시된 바와 같이, 절차들(120 및 130)에서, 구조화된 기판(112)의 피처들(114)에 금속 막(122)이 형성되거나 또는 증착된다. 도 1c에서 예시된 바와 같이, 금속 막(122)은, 금속 막(122)의 상부(123)가 기판(112)의 표면(113)과 동일 평면이 되도록 또는 기판(112)의 표면(113) 아래에 있도록 형성될 수 있다. 예시된 실시예에서, 피처들(114) 내의 금속 막(122)의 형성은, 도 1b 및 도 1c에서 각각 도시된, 증착 절차 및 오버버든 제거 절차를 포함한다. 당업자들은, 프로세스가 피처들(114) 내의 증착이 일어나도록 오버버든을 형성하지 않는 단일 절차일 수 있다는 것을 이해할 것이다.
[0020] 도 1b에서 도시된 절차(120)에서, 금속 막(122)은, 오버버든(124)이 형성되도록, 피처들(114) 내에 그리고 기판(112)의 표면(113) 상에 증착된다. 오버버든은 표면(113) 상의, 피처들(114)의 외부에 형성되는 막의 일부분으로서 정의된다.
[0021] 금속 막(122)의 증착은 당업자에게 알려진 임의의 적절한 기법 또는 프로세스에 의해 수행될 수 있다. 일부 실시예들에서, 피처(114)가 거의 심(seam) 없이 또는 전혀 심 없이 충전되고 오버버든(124)이 형성되도록, 컨포멀 금속 막(122)이 증착된다. 본원에서 사용된 바와 같이, "컨포멀" 또는 "컨포멀하게"란 용어는, 노출된 표면들에 들러붙으며 그리고 막의 평균 두께에 비해 1% 미만의 변동을 갖는 두께로 이러한 노출된 표면들을 균일하게 덮는 층을 지칭한다. 예컨대, 1,000 Å 두께의 막은 10 Å 미만의 두께 변동들을 가질 것이다. 이 두께 및 변동은 리세스들의 에지들, 코너들, 측면(side)들 및 바닥을 포함한다. 예컨대, 본 개시내용의 다양한 실시예들에서 ALD에 의해 증착된 컨포멀 층은 복잡한 표면들 상의 본질적으로 균일한 두께의 증착된 구역에 걸쳐 커버리지를 제공할 것이다. 일부 실시예들에서, 금속 막(122)은 원자 층 증착(ALD; atomic layer deposition) 프로세스에 의해 형성된다.
[0022] 금속 막(122)은, 후속적인 전기화학 산화 프로세스에 의해 체적 팽창될 수 있는 임의의 적절한 금속을 포함할 수 있다. 적절한 금속들은, 2를 초과하거나, 2.25를 초과하거나 또는 2.5를 초과하는 필링-베드워스 비(Pilling-Bedworth ratio)를 갖는 금속들을 포함(그러나, 이에 제한되지 않음)한다. 필링-베드워스 비는, 금속 옥사이드의 원소 셀의 체적 대 이러한 옥사이드가 형성되게 하는 대응하는 금속의 원소 셀의 체적의 비를 지칭한다. 필링-베드워스 비는 Voxide/Vmetal으로서 정의되고, 여기서, V는 체적이다. 금속 옥사이드의 필링-베드워스 비를 결정하기 위해, Voxide는 금속 옥사이드의 분자 질량을 금속의 밀도로 곱한 것과 동일하고, Vmetal은 옥사이드의 1 분자당 금속의 원자 수를, 옥사이드의 밀도로 곱해진 금속의 원자 질량으로 곱한 것과 동일하다. 그러한 막들의 예들은 Co, Mo, W, Ta, Ti, Ru, Rh, Cu, Fe, Mn, V, Nb, Hf, Zr, Y, Al, Sn, Cr, Os, U 및/또는 La 중 하나 이상을 포함한다. 일부 실시예들에서, 금속은 2를 초과하거나, 2.25를 초과하거나 또는 2.5를 초과하는 필링-베드워스 비를 갖는다. 일부 실시예들에서, 금속은 Mo, Os 및 V로 이루어진 그룹으로부터 선택된다. 일부 특정 실시예들에서, 금속은 텅스텐을 포함한다. 일부 특정 실시예들에서, 금속은 텅스텐을 필수적으로 포함한다. 이러한 방식으로 사용된 바와 같이, "텅스텐을 필수적으로 포함한다"라는 용어는 벌크 금속 막(즉, 막의 표면 또는 기판에 인접한 계면 구역들을 포함하지 않음)이 원자 기준으로 약 95%, 98% 또는 99% 이상의 텅스텐임을 의미한다.
[0023] 절차(130)에서, 오버버든(124)을 포함한 금속 막(122)의 형성 후에, 금속 막(122)은 기판 표면(113)으로부터 제거된다. 달리 진술하면, 금속 막(122)의 오버버든(124)은 기판 표면(113)으로부터 제거된다. 도 1c에서 예시된 바와 같이, 오버버든(124)의 제거 후에, 금속 막(122)의 상부(123) 및 기판 표면(113)이 노출된다. 금속 막(122)이 피처(114) 내에 완전히 포함되도록, 금속 막(122)은 상부 표면(113)으로부터 제거된다. 금속 막(122)은 임의의 적절한 에칭 프로세스에 의해 제거될 수 있다. 일부 실시예들에서, 금속 막(122)은 CMP(chemical-mechanical planarization) 프로세스에 의해 제거된다.
[0024] 일부 실시예들에서, 금속 막(122)의 실질적으로 전부가 피처(114) 내에 형성된다. 이와 관련하여 사용된 바와 같이, "실질적으로 전부"란 용어는 중량(weight) 기준으로 막의 약 95%, 98% 또는 99% 이상이 피처(114) 내에 형성됨을 의미한다.
[0025] 일부 실시예들에서, 금속 막(122)은 피처(114) 내에 선택적으로 증착되고, 기판(112)의 상부 표면(113) 상에는 증착되지 않는다. 이들 실시예들에서, 도 1b처럼 보이지 않고 기판(112)이 도 1a로부터 도 1c로 진행하도록, 기판(112)은 프로세싱될 것이다. 일부 실시예들에서, 방법은, 피처(114)의 깊이(D) 이하의 높이(H)로 트렌치 내에 금속 막(122)을 선택적으로 증착하는 단계를 포함한다. 일 실시예에서, 금속 막(122)은 트렌치의 체적의 적어도 10%를 충전한다. 다른 실시예들에서, 금속 막(122)은 트렌치의 체적의 적어도 15%, 20%, 25%, 30%, 35%, 40%, 45%, 50%, 55%, 60%, 65%, 70%, 75%, 80%, 85%, 90%, 95% 또는 100%를 충전한다. 일부 실시예들에서, 피처(114)에 증착된 금속 막(122)은 피처(114)의 깊이의 약 98%, 95%, 90%, 80%, 70%, 60% 또는 50% 이하의 높이를 갖는다.
[0026] 절차(140)에서, 금속 막(122)은 도 1d에서 도시된 바와 같이 필러들(132)을 형성하도록 체적 팽창된다. 필러들(132)을 생성하기 위해, 막 재료 체적을 팽창시키도록 피처들(114) 내의 금속 막(122)을 처리함으로써, 필러들(132)이 형성될 수 있다. 필러들(132)은 기판(112)의 상부 표면(113)을 넘어서 연장된다.
[0027] 금속 막(122)의 팽창은 약 10% 내지 약 1000%의 범위, 또는 약 50% 내지 약 800%의 범위, 또는 약 100% 내지 약 700% 범위에서 이루어질 수 있다. 일부 실시예들에서, 금속 막(122)은 약 150%, 200%, 250%, 300% 또는 350% 이상의 양(amount)만큼 팽창한다. 하나 이상의 실시예들에서, 막을 처리하는 것은 적어도 10%, 20%, 30%, 40%, 50%, 60%, 70%, 80%, 90%, 100%, 150%, 200%, 250%, 300%, 350% 또는 400%만큼 막 체적이 증가하게 한다. 복수의 피처들(114)이 금속 막(122)으로 충전될 때, 복수의 필러들(132)이 형성될 수 있다.
[0028] 일 실시예에서, 금속 막(122)을 처리하는 것은 이 막을 산화 환경에 노출시키는 것을 포함한다. 일부 실시예들에서, 금속 막(122)을 처리하는 것은 O2, O3, N2O, H2O, H2O2, CO, CO2, NH3, N2/Ar, N2/He 또는 N2/Ar/He 중 하나 이상을 포함하는 산화제에 막을 노출시키는 것을 포함한다. 일부 실시예들에서, 산화 조건들은 열 산화, 플라즈마 강화 산화, 원격 플라즈마 산화, 마이크로파 및 라디오-주파수(예컨대, ICP, CCP)를 포함한다.
[0029] 금속 막(122)을 처리하는 것은, 예컨대 팽창제 및 막의 조성에 따라, 임의의 적절한 온도에서 일어날 수 있다. 일부 실시예들에서, 막 팽창은 약 25 ℃ 내지 약 1100 ℃ 범위의 온도에서 일어난다. 일부 실시예들에서, 팽창은 약 250 ℃, 300 ℃, 350 ℃, 400 ℃, 450 ℃, 500 ℃ 또는 550 ℃ 이상의 온도에서 일어난다. 일부 실시예들에서, 금속 막(122)을 처리하는 것은 약 450 ℃, 또는 400 ℃, 또는 350 ℃, 또는 300 ℃, 또는 250 ℃, 또는 200 ℃ 이하의 온도에서 일어난다. 일부 실시예들에서, 금속 막(122)은 텅스텐을 포함하고, 약 150 ℃ 내지 약 200 ℃ 범위의 온도에서 형성된다.
[0030] 도 1d에서 도시된 바와 같이, 팽창 동안, 필러들(132)이 피처(114)로부터 일직선으로 성장하도록, 피처 형상의 충실도(fidelity)가 유지된다. 이와 관련하여 사용된 바와 같이, "일직선으로"는 필러들(132)의 측면들이 피처(114)의 측벽과 실질적으로 동일 평면이 됨을 의미한다. 표면과 측벽(214)의 접합부(junction)에 형성된 각도가 ±10°인 경우, 표면은 측벽과 동일 평면이다. 이와 관련하여, 피처로부터 "일직선으로" 연장되는 팽창된 막은, 측벽들이 기판의 상부 표면에 수직(perpendicular)이면, 이러한 상부 표면에 직교(orthogonal)하는 것으로서 설명될 수 있다.
[0031] 금속 막(122)을 필러들(132)로 전환시키는 반응은, 금속 막(122)에 존재하는 금속 원자들의 산화 상태를 증가시키는 임의의 반응일 수 있다. 적절한 반응들은 산화 반응들, 보로네이션(boronation) 반응들, 질화 반응들, 실리사이드화(siliciding) 반응들 또는 저마니사이드화(germaniciding) 반응들을 포함(그러나, 이에 제한되지 않음)한다. 당업자들은, 금속 막(122)을 처리하여 필러들(132)을 형성하는 데 다른 프로세스들 및 반응들이 사용될 수 있다는 것을 이해할 것이다.
[0032] 일부 실시예들에서, 금속 막(122)은 산화제 또는 산화 조건들에 대한 노출에 의해 팽창된다. 산화제는 O2, O3, N2O, H2O, H2O2, CO, CO2, NH3, N2/Ar, N2/He, N2/Ar/He 및 이들의 결합들을 포함(그러나, 이에 제한되지 않음)하는 임의의 적절한 산화제일 수 있다. 일부 실시예들에서, 산화 조건들은 열 산화, 플라즈마 강화 산화, 원격 플라즈마 산화, 마이크로파 및 라디오-주파수(예컨대, ICP, CCP)를 포함한다.
[0033] 일부 실시예들에서, 금속 막(122)이 질화제 또는 질화 조건들에 대한 노출에 의해 팽창되어, 금속이 금속 나이트라이드 막으로 전환된다. 질화제는 암모니아, 히드라진, NO2, N2/Ar 플라즈마, N2/He 플라즈마, N2/Ar/He 플라즈마 및 이들의 결합들을 포함(그러나, 이에 제한되지 않음)하는 임의의 적절한 질화제일 수 있다. 일부 실시예들에서, 질화 조건들은 열 질화, 플라즈마 강화 질화, 원격 플라즈마 질화, 마이크로파 및 라디오-주파수(예컨대, ICP, CCP)를 포함한다.
[0034] 일부 실시예들에서, 금속 막(122)이 실리사이드화제 또는 실리사이드화 조건들에 대한 노출에 의해 팽창되어, 금속이 금속 실리사이드 막으로 전환된다. 실리사이드화제는 실레인, 디실레인, 트리실레인, 테트라실레인, 펜타실레인, 헥사실레인, 트리메틸 실레인, 트리메틸실릴 치환기들을 갖는 화합물들, 및 이들의 결합들을 포함(그러나, 이에 제한되지 않음)하는 임의의 적절한 실리사이드화제일 수 있다. 일부 실시예들에서, 실리사이드화 조건들은 열 실리사이드화, 플라즈마 강화 실리사이드화, 원격 플라즈마 실리사이드화, 마이크로파 및 라디오-주파수(예컨대, ICP, CCP)를 포함한다.
[0035] 일부 실시예들에서, 금속 막(122)이 저마늄제 또는 저마니사이드화 조건들에 대한 노출에 의해 팽창되어, 금속이 금속 저마니사이드(germanicide) 막으로 전환된다. 저마니사이드화제는 저메인, 디저메인, 트리저메인, 테트라저메인, 펜타저메인, 헥사저메인, 트리메틸 저마늄, 트리메틸저마닐 치환기들을 갖는 화합물들, 및 이들의 결합들을 포함(그러나, 이에 제한되지 않음)하는 임의의 적절한 저마니사이드화제일 수 있다. 일부 실시예들에서, 저마니사이드화 조건들은 열 저마니사이드화, 플라즈마 강화 저마니사이드화, 원격 플라즈마 저마니사이드화, 마이크로파 및 라디오-주파수(예컨대, ICP, CCP)를 포함한다.
[0036] 일부 실시예들에서, 금속 막(122)은 텅스텐을 포함하고, 필러(132)는 텅스텐 옥사이드(WOx)를 포함한다. 일부 실시예들에서, 금속 막(122)은 텅스텐을 필수적으로 포함하고, 필러(132)는 텅스텐 옥사이드를 필수적으로 포함한다. 이러한 방식으로 사용된 바와 같이, "필수적으로 포함한다"란 용어는 대상 막 또는 필러가 원자 기준으로 진술된 원소(들)의 약 95%, 98% 또는 99% 이상임을 의미한다. 예컨대, 텅스텐 옥사이드를 필수적으로 포함하는 필러는, 필러의 원자 조성의 약 95% 이상의 결합된 양으로 텅스텐 및 산소 원자들을 갖는다.
[0037] 도 1e에서 도시된 프로세스(150)에서, 블랭킷 막(142)이 필러들(132)의 높이(H) 미만의 두께(T)로 증착된다. 필러들(132)의 높이(H)는 기판(112)의 표면(113)(또는 도 1j에서 도시된 바와 같이, 블랭킷 막의 상부 층)으로부터 측정된다. 일부 실시예들에서, 블랭킷 막(142)은 넌-컨포멀(non-conformal) 증착 프로세스(예컨대, 플라즈마-강화 화학 기상 증착)에 의해 형성된다. 블랭킷 막(142)의 형성 동안, 일정량의 블랭킷 막(144)이 필러들(132)의 상부에 형성되거나 또는 증착된다.
[0038] 블랭킷 막(142)은 균질한 재료, 또는 라미네이트에 증착된 재료들의 결합일 수 있다. 일부 실시예들에서, 도 1e에서 도시된 바와 같이, 블랭킷 막(142)은 복수의 교대성 층들(142a, 142b)을 포함한다. 교대성 층들(142a, 142b)은 금속성 층들, 나이트라이드 층들 또는 옥사이드 층들을 포함(그러나, 이에 제한되지 않음)하는 임의의 적절한 재료들일 수 있다. 일부 실시예들에서, 블랭킷 막(142)은 교대성의 옥사이드 층들, 그리고 금속성 또는 나이트라이드 층들 중 하나 이상을 포함한다. 일부 실시예들에서, 블랭킷 막(142)은 교대성의 옥사이드 층들 및 나이트라이드 층들을 포함한다.
[0039] 교대성 층들(142a, 142b)의 두께는 임의의 적절한 두께일 수 있고, 각각의 층에 대해 동일하거나 또는 상이할 수 있다. 일부 실시예들에서, 교대성 층들(142a, 142b) 각각은 거의 동일한 두께이다. 층들의 수는 예컨대 필러들(132)의 높이(H) 및 교대성 층들(142a, 142b)의 두께에 따라 변할 수 있다.
[0040] 도 1f에서 도시된 절차(160)에서, 필러들(132)의 상부에 있는 블랭킷 막(144)이 제거된다. 필러들(132)의 상부에 있는 블랭킷 막(144)을 제거하는 것은 CMP 또는 선택적 유전체 에칭을 포함(그러나, 이에 제한되지 않음)하는 임의의 적절한 기법에 의해 수행될 수 있다. 일부 실시예들에서, 필러들(132)의 상부(133)가 블랭킷 막(142)의 상부(143)와 동일하거나 또는 이러한 블랭킷 막(142)의 상부(143)보다 더 낮아지도록, 필러들(132)로부터 블랭킷 막(144)을 제거함과 동시에, 필러들(132)의 높이(H)가 감소된다.
[0041] 도 1g에서 도시된 절차(170)에서, 필러들(132)의 상부(143)가 블랭킷 막(142)의 상부(143) 아래에 있도록, 필러들(132)은 블랭킷 막(142) 안으로 리세스된다. 필러들(132)이 블랭킷 막(142)의 두께(T)보다 더 낮아지도록, 필러들(132)의 높이가 감소되었다. 리세스된 필러들(132)은, 추가적인 프로세싱을 위해 복수의 피처들(114)을 적어도 부분적으로 개질한다. 당업자들은, 리세스된 필러들에 의해 부분적으로 개질된 피처들(114)이, 구조화된 기판(112)에 초기에 제공된 것과 정확하게 동일한 피처들이 아니라는 것을 이해할 것이다. 오히려, 부분적으로 개질된 피처들(114)은, 초기 피처들과 다소 동등한 물리적 배향을 블랭킷 막(142)에 제공한다.
[0042] 필러들(132)은 임의의 적절한 에칭 프로세스에 의해 리세스될 수 있다. 일부 실시예들에서, 필러들(132)을 에칭하는 것은 필러들(132)을 금속 할라이드 화합물에 노출시키는 것을 포함한다. 일부 실시예들에서, 금속 할라이드 화합물은 필러들(132)과 상이한 금속을 갖는다.
[0043] 일부 실시예들에서, 필러들(132)을 에칭하는 것은, 금속 할라이드 전구체로 또한 지칭되는 금속-및-할로겐-함유 전구체(예컨대, WCl6)에 대한 노출을 포함한다. 금속 할라이드 전구체는 필러들(132)과 반응할 수 있다.
[0044] 일부 실시예들에서, 금속 할라이드 전구체에 대한 노출은 필러 재료와의 발열 반응을 유발하며, 어떤 플라즈마도 기판 프로세싱 구역에 존재하지 않는다. 하나 이상의 실시예들에 따르면, 기판 프로세싱 구역에 들어가기 전에 어떤 플라즈마도 금속-할라이드 전구체를 여기시키지 않는다.
[0045] 예시적인 비-제한적인 프로세스에서, 필러들은 텅스텐을 포함하고, 산소와의 반응에 의해 성장되어, WO3의 형태를 취할 수 있는 텅스텐 옥사이드 필러들이 형성된다. WCl6(또는 가능하게는 WCl5)에 대한 WO3의 노출은, 미리 결정된 양의 또는 모든 텅스텐 옥사이드가 제거될 때까지 표면을 떠나는 휘발성 WOCl4 및/또는 WO2Cl2를 형성한다. 일단 텅스텐 옥사이드 부분(또는 일반적으로 금속 옥사이드 부분)이 제거되면, 반응은 자연적으로 정지할 수 있다. 이 프로세스는 정수 회의 사이클들로 반복될 수 있다. 각각의 사이클은 선택가능한 양의 원래 텅스텐 막(예컨대, 1 개 또는 2 개의 단분자층(monolayer)들)을 제거할 수 있다.
[0046] 일부 실시예들에서, 금속 할라이드 전구체는, 금속 원소 및 할로겐 원소를 포함하여, 2 개 이상의 또는 단 2 개의 상이한 원소들을 포함한다. 금속 할라이드 전구체는 금속 원소의 단일 원자만을 포함할 수 있지만, (WCl6 및 WCl5에 대한 경우와 같이) 동일한 할로겐 원소의 다수의 원자들을 포함할 수 있다. 실시예들에서, 금속 할라이드의 금속 원소는 티타늄, 하프늄, 지르코늄, 바나듐, 나이오븀, 탄탈럼, 크로뮴, 몰리브데넘, 텅스텐, 망간, 레늄, 테크네튬, 철, 알루미늄 및 갈륨 중 하나 이상을 포함할 수 있다. 일부 실시예들에서, 금속 할라이드의 금속 원소는 22, 23, 24, 40, 41, 42, 72, 73 또는 74의 원자 번호를 갖는다. 하나 이상의 실시예들에서, 금속 원소는 주기율표의 4족, 5족 또는 6족의 원소를 포함하거나, 또는 전이 금속들일 수 있다. 하나 이상의 실시예들에 따르면, 할로겐 원소는 F와 Cl 중 하나일 수 있다. 할로겐 원소는 F, Cl, Br 및/또는 I 중 하나 이상일 수 있다. 일부 실시예들에서, 금속-및-할로겐-함유 전구체는 플루오린-프리(fluorine-free)이다. 적절한 금속 할라이드 전구체들의 일부 예들은 바나듐 펜타할라이드들, 탄탈럼 펜타할라이드들, 크로뮴 헥사할라이드들, 몰리브데넘 펜타할라이드들, 몰리브데넘 헥사할라이드들, 나이오븀 펜타할라이드들, 텅스텐 펜타할라이드들, 텅스텐 헥사할라이드들 및 망간 테트라할라이드들을 포함(그러나, 이에 제한되지 않음)한다. 일부 실시예들에서, 금속 할라이드 전구체들은 바나듐 할라이드들, 탄탈럼 할라이드들, 크로뮴 할라이드들, 몰리브데넘 할라이드들, 나이오븀 할라이드들, 텅스텐 할라이드들 및/또는 망간 할라이드들을 포함(그러나, 이에 제한되지 않음)하며, 여기서, 금속 원소의 산화 상태는 임의의 적절한 산화 상태일 수 있다.
[0047] 일부 실시예들의 에칭 프로세스들은 약 10:1 이상, 약 15:1 이상, 약 20:1 이상 또는 약 25:1 이상의 선택성을 갖는다.
[0048] 일부 실시예들에서, 에칭 프로세스들을 더욱 선택적이고, 섬세하며 그리고 등방성으로 만들기 위해 에칭 프로세스에서는 거의 또는 전혀 국소 플라즈마가 사용되지 않는다. 본원에서 "플라즈마-프리(plasma-free)"란 용어는, 기판 프로세싱 구역에 대한 플라즈마 전력의 인가가 전혀 없거나 또는 본질적으로 전혀 없는 동안의 기판 프로세싱 구역을 설명하기 위해 사용될 것이다. 설명된 에천트들(금속-및-할로겐-함유 전구체)은 본원에서 금속-함유 재료들을 에칭하는 동작들 동안 기판 프로세싱 구역이 플라즈마-프리가 되는 것을 가능하게 하는, 에너지적으로 유리한 에칭 반응 경로들을 지닌다. 달리 진술하면, 하나 이상의 실시예들에 따르면, 기판 프로세싱 구역에서의 전자 온도는 0.5 eV 미만, 0.45 eV 미만, 0.4 eV 미만 또는 0.35 eV 미만일 수 있다. 게다가, 실시예들에서, 금속-및-할로겐-함유 전구체는 기판 프로세싱 구역에 들어가기 전에 임의의 원격 플라즈마에서 여기되지 않았을 수 있다. 예컨대, 원격 플라즈마 구역 또는 별개의 챔버 구역이 존재하고, 기판 프로세싱 구역을 향하여 할로겐-함유 전구체를 전도시키는 데 사용되면, 별개의 챔버 구역 또는 원격 플라즈마 구역은 본원에서 정의된 바와 같이 플라즈마-프리일 수 있다.
[0049] 결정(180)에서, 블랭킷 막(142)의 부가적인 층들이 홀의 종횡비를 증가시키도록 증착될 것인지 여부를 평가하기 위한 결정이 이루어질 수 있다. 부가적인 사이클들이 프로세싱될 것이라면, 방법(100)은 도 1h 내지 도 1l에서 예시된 바와 같이 절차들(120 내지 170)을 반복한다. 어떤 추가적인 블랭킷 막(142)도 증착되지 않을 것이라면, 방법(100)은 절차(190)로 이동한다.
[0050] 도 1m에서 도시된 절차(190)에서, 필러들(132)은 구조화된 기판(112)으로부터 완전히 제거된다. 필러들(132)의 제거는 고종횡비를 갖는, 블랭킷 막(142)을 통과하는 홀(152)을 형성한다. 필러들(132)은 임의의 적절한 기법에 의해 제거될 수 있다. 예컨대, 일부 실시예들의 필러들(132)은 필러들(132)의 리세스와 유사하게 금속 할라이드 에천트에 대한 노출에 의해 제거된다. 일부 실시예들에서, 구조화된 기판(112)의 피처들(114)로부터 필러들(132) 전부를 제거하는 것은, 블랭킷 막(142) 또는 기판(112)에 실질적으로 영향을 미치지 않고, 필러들(132)을 선택적으로 제거하도록, 필러들(132)을 금속 할라이드 에천트에 노출시키는 것을 포함한다.
[0051] 본 명세서 전체에 걸쳐 "일 실시예", "소정의 실시예들", "하나 이상의 실시예들" 또는 "실시예"에 대한 참조는, 실시예와 관련하여 설명된 특정 특징, 구조, 재료 또는 특성이 본 개시내용의 적어도 하나의 실시예에 포함됨을 의미한다. 따라서, 본 명세서 전체에 걸쳐 다양한 곳들에서 "하나 이상의 실시예들에서", "소정의 실시예들에서", "일 실시예에서" 또는 "실시예에서"와 같은 문구들의 출현들이 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정 특징들, 구조들, 재료들 또는 특성들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 결합될 수 있다.
[0052] 본원의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 이들 실시예들이 단지 본 개시내용의 원리들 및 애플리케이션들을 예시한다는 것이 이해되어야 한다. 본 개시내용의 사상 및 범위를 벗어나지 않고 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변형들이 이루어질 수 있다는 것이 당업자들에게 자명할 것이다. 따라서, 본 개시내용은 첨부된 청구항들 및 그들의 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것으로 의도된다.

Claims (15)

  1. 메모리 구조들을 형성하는 방법으로서,
    구조화된 기판의 피처(feature)들에 금속 막을 증착하는 단계 ―상기 구조화된 기판은 상기 기판의 표면으로부터 일정 깊이로 상기 기판 안으로 연장되는 복수의 피처들을 포함함―;
    상기 피처로부터 일직선으로 연장되는 필러(pillar)를 형성하도록 상기 금속 막을 체적 팽창시키는 단계;
    필러들의 높이 미만의 두께로 블랭킷 막을 증착하는 단계 ―상기 블랭킷 막은 상기 필러들의 상부에 형성됨―;
    상기 필러들의 상부로부터 상기 블랭킷 막을 제거하는 단계;
    상기 복수의 피처들이 적어도 부분적으로 개질(reform)되도록, 상기 필러들의 높이를 상기 블랭킷 막의 두께보다 더 낮아지게 감소시키는 단계;
    선택적으로, 미리 결정된 높이의 구조를 성장시키기 위해, 상기 금속 막을 증착하는 단계, 필러들을 형성하는 것, 상기 블랭킷 막을 증착하는 단계, 상기 필러들의 상부로부터 상기 블랭킷 막을 제거하는 단계 및 상기 필러들의 높이를 감소시키는 단계를 반복하는 단계; 및
    상기 구조화된 기판의 상기 피처들로부터 상기 필러들 전부를 제거하는 단계
    를 포함하는,
    메모리 구조들을 형성하는 방법.
  2. 제1 항에 있어서,
    상기 피처들에 상기 금속 막을 증착하는 단계는, 기판 표면 상에서 상기 피처들에 컨포멀(conformal) 금속 막을 형성하는 단계 및 상기 기판 표면으로부터 상기 금속 막을 제거하는 단계를 포함하는,
    메모리 구조들을 형성하는 방법.
  3. 제2 항에 있어서,
    상기 기판 표면으로부터 상기 금속 막을 제거하는 단계는 CMP(chemical-mechanical planarization) 또는 금속 선택적 에칭 중 하나 이상을 포함하는,
    메모리 구조들을 형성하는 방법.
  4. 제1 항에 있어서,
    상기 금속 막을 체적 팽창시키는 단계는 상기 금속 막을 산화시키는 단계 또는 상기 금속 막을 질화시키는 단계 중 하나 이상을 포함하는,
    메모리 구조들을 형성하는 방법.
  5. 제4 항에 있어서,
    상기 금속 막은 텅스텐을 포함하고, 상기 필러들은 텅스텐 옥사이드를 포함하는,
    메모리 구조들을 형성하는 방법.
  6. 제1 항에 있어서,
    상기 블랭킷 막은 복수의 교대성(alternating) 층들을 포함하는,
    메모리 구조들을 형성하는 방법.
  7. 제6 항에 있어서,
    상기 교대성 층들은 옥사이드 층들, 및 금속 층들 또는 나이트라이드 층들을 포함하는,
    메모리 구조들을 형성하는 방법.
  8. 제6 항에 있어서,
    상기 블랭킷 막은 넌-컨포멀(non-conformal) 증착에 의해 증착되는,
    메모리 구조들을 형성하는 방법.
  9. 제1 항에 있어서,
    상기 필러들의 상부로부터 상기 블랭킷 막을 제거하는 단계는 CMP(chemical-mechanical planarization) 또는 선택적 에칭 프로세스 중 하나 이상을 포함하는,
    메모리 구조들을 형성하는 방법.
  10. 제9 항에 있어서,
    상기 필러들의 상부로부터 상기 블랭킷 막을 제거하는 단계와 동시에 상기 필러들의 높이가 감소되는,
    메모리 구조들을 형성하는 방법.
  11. 제1 항에 있어서,
    상기 필러들의 높이를 감소시키는 단계는 상기 필러들을 에천트에 노출시키는 단계를 포함하는,
    메모리 구조들을 형성하는 방법.
  12. 제11 항에 있어서,
    상기 에천트는 금속 할라이드를 포함하는,
    메모리 구조들을 형성하는 방법.
  13. 제1 항에 있어서,
    상기 구조화된 기판의 상기 피처들로부터 상기 필러들 전부를 제거하는 단계는, 상기 블랭킷 막 또는 상기 기판에 실질적으로 영향을 미치지 않고, 상기 필러들을 선택적으로 제거하도록, 상기 필러들을 금속 할라이드 에천트에 노출시키는 단계를 포함하는,
    메모리 구조들을 형성하는 방법.
  14. 메모리 구조들을 형성하는 방법으로서,
    복수의 피처들이 내부에 형성되어 있는, 표면을 갖는 구조화된 기판을 제공하는 단계 ―상기 피처들은 상기 기판의 상기 표면으로부터 일정 깊이로 연장됨―;
    상기 구조화된 기판의 상기 피처들에 컨포멀 금속 막을 증착하고, 상기 구조화된 기판의 상기 표면 상에 오버버든(overburden)을 형성하는 단계;
    상기 금속 막이 실질적으로 상기 피처들 내에서만 계속 유지되도록, 상기 기판의 상기 표면으로부터 상기 오버버든을 제거하는 단계;
    상기 피처들로부터 일직선으로 연장되는 필러들을 형성하도록 상기 기판의 상기 피처들 내의 상기 금속 막을 산화시키는 단계 ―상기 필러들은 일정 높이 및 상부를 가짐―;
    교대성의 옥사이드 층들 및 나이트라이드 층들을 포함하는 블랭킷 막을 증착하는 단계 ―상기 블랭킷 막은 상기 필러들의 높이 미만의 두께로 증착되고, 상기 블랭킷 막은 상기 필러들의 상부에 형성됨―;
    상기 필러들의 상부로부터 상기 블랭킷 막을 제거하는 단계;
    상기 필러의 상부가 상기 블랭킷 막의 표면 아래에 있도록 상기 필러들의 높이를 상기 블랭킷 막의 두께보다 더 낮아지게 감소시키고, 상기 피처들을 적어도 부분적으로 개질하는 단계;
    선택적으로, 미리 결정된 높이의 구조를 성장시키기 위해, 상기 금속 막을 증착하는 단계, 필러들을 형성하는 것, 상기 블랭킷 막을 증착하는 단계, 상기 필러들의 상부로부터 상기 블랭킷 막을 제거하는 단계 및 상기 필러들의 높이를 감소시키는 단계를 반복하는 단계; 및
    상기 구조화된 기판의 상기 피처들로부터 상기 필러들 전부를 제거하는 단계
    를 포함하는,
    메모리 구조들을 형성하는 방법.
  15. 메모리 구조들을 형성하는 방법으로서,
    (a) 복수의 피처들이 내부에 형성되어 있는, 표면을 갖는 구조화된 기판을 제공하는 단계 ―상기 피처들은 상기 기판의 상기 표면으로부터 일정 깊이로 연장됨―;
    (b) 상기 구조화된 기판의 상기 피처들에 컨포멀 금속 막을 증착하고, 상기 구조화된 기판의 상기 표면 상에 오버버든을 형성하는 단계;
    (c) 상기 금속 막이 실질적으로 상기 피처들 내에서만 유지되도록, 상기 기판의 상기 표면으로부터 상기 오버버든을 제거하는 단계;
    (d) 상기 피처들로부터 일직선으로 연장되는 필러들을 형성하도록 상기 기판의 상기 피처들 내의 상기 금속 막을 산화시키는 단계 ―상기 필러들은 일정 높이 및 상부를 가짐―;
    (e) 교대성의 옥사이드 층들 및 나이트라이드 층들을 포함하는 블랭킷 막을 증착하는 단계 ―상기 블랭킷 막은 상기 필러들의 높이 미만의 두께로 증착되고, 상기 블랭킷 막은 상기 필러들의 상부에 형성됨―;
    (f) 상기 필러들의 상부로부터 상기 블랭킷 막을 제거하는 단계;
    (g) 상기 필러의 상부가 상기 블랭킷 막의 표면 아래에 있도록 상기 필러들의 높이를 상기 블랭킷 막의 두께보다 더 낮아지게 감소시키고, 상기 피처들을 적어도 부분적으로 개질하는 단계;
    (h) 선택적으로, 미리 결정된 높이의 구조를 성장시키기 위해, (b) 내지 (g)를 반복하는 단계; 및
    (i) 상기 구조화된 기판의 상기 피처들로부터 상기 필러들 전부를 제거하는 단계
    를 포함하는,
    메모리 구조들을 형성하는 방법.
KR1020207008942A 2017-09-05 2018-08-28 3d 메모리 구조들에서의 고종횡비 홀 형성에 대한 상향식 접근법 KR102227347B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762554528P 2017-09-05 2017-09-05
US62/554,528 2017-09-05
PCT/US2018/048342 WO2019050714A1 (en) 2017-09-05 2018-08-28 ASCENDING APPROACH FOR HIGH-FORM SHAPE FORMATION IN 3D MEMORY STRUCTURES

Publications (2)

Publication Number Publication Date
KR20200035500A true KR20200035500A (ko) 2020-04-03
KR102227347B1 KR102227347B1 (ko) 2021-03-11

Family

ID=65634276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207008942A KR102227347B1 (ko) 2017-09-05 2018-08-28 3d 메모리 구조들에서의 고종횡비 홀 형성에 대한 상향식 접근법

Country Status (7)

Country Link
US (1) US11315943B2 (ko)
JP (1) JP7194725B2 (ko)
KR (1) KR102227347B1 (ko)
CN (1) CN111133579B (ko)
SG (1) SG11202001177SA (ko)
TW (1) TWI724323B (ko)
WO (1) WO2019050714A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778118B (zh) * 2017-09-05 2022-09-21 美商應用材料股份有限公司 來自次氧化物的自對準結構
US10622221B2 (en) 2017-12-14 2020-04-14 Applied Materials, Inc. Methods of etching metal oxides with less etch residue
TW201946113A (zh) * 2018-04-27 2019-12-01 日商東京威力科創股份有限公司 用於先進接觸件中之覆蓋層形成的區域選擇性沉積
US11121143B2 (en) 2019-05-24 2021-09-14 Micron Technology, Inc. Integrated assemblies having conductive posts extending through stacks of alternating materials
TW202115827A (zh) * 2019-09-26 2021-04-16 美商應用材料股份有限公司 選擇性和自我限制性之鎢蝕刻製程
KR20220074927A (ko) * 2019-10-31 2022-06-03 칼 짜이스 에스엠테 게엠베하 고형상비 구조의 형상 편차를 측정하기 위한 fib-sem 3d 단층 촬영

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170076945A1 (en) * 2015-09-01 2017-03-16 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
KR20170081716A (ko) * 2014-09-03 2017-07-12 어플라이드 머티어리얼스, 인코포레이티드 3d nand 하드마스크 애플리케이션을 위한 나노결정질 다이아몬드 탄소 필름

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576113B1 (en) 1999-10-29 2003-06-10 California Institute Of Technology Method of electroplating of high aspect ratio metal structures into semiconductors
JP4315424B2 (ja) 2003-08-29 2009-08-19 キヤノン株式会社 ナノ構造体の製造方法
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
TWI274403B (en) 2005-08-12 2007-02-21 Powerchip Semiconductor Corp Non-volatile memory and fabrication method thereof
US7368394B2 (en) 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
JP2008283045A (ja) 2007-05-11 2008-11-20 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2008305921A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 半導体装置及びその製造方法
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
US7884012B2 (en) * 2007-09-28 2011-02-08 Tokyo Electron Limited Void-free copper filling of recessed features for semiconductor devices
US20100330805A1 (en) 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
JP2010205904A (ja) 2009-03-03 2010-09-16 Toshiba Corp 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
JP5775288B2 (ja) 2009-11-17 2015-09-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
US8846451B2 (en) * 2010-07-30 2014-09-30 Applied Materials, Inc. Methods for depositing metal in high aspect ratio features
EP2630276A4 (en) 2010-10-21 2017-04-19 Hewlett-Packard Development Company, L.P. Method of forming a nano-structure
US8450710B2 (en) * 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
JP6271583B2 (ja) * 2012-12-31 2018-01-31 エフ・イ−・アイ・カンパニー 高アスペクト比構造体内への材料の付着
US9685371B2 (en) * 2013-09-27 2017-06-20 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
GB201320387D0 (en) * 2013-11-19 2014-01-01 Almirante Cacua Agricola Com Rcio E Exporta O Ltda Plant production
US9449821B2 (en) 2014-07-17 2016-09-20 Macronix International Co., Ltd. Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches
US9184060B1 (en) 2014-11-14 2015-11-10 Lam Research Corporation Plated metal hard mask for vertical NAND hole etch
US9620377B2 (en) * 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US10121858B2 (en) 2015-10-30 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated semiconductor structure planarization
EP3520136A4 (en) 2016-09-30 2020-05-06 Applied Materials, Inc. METHODS OF FORMING SELF-ALIGNED INTERCONNECT HOLES
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
JP2020501344A (ja) * 2016-11-08 2020-01-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ パターニング用途のためのボトムアップ柱状体の形状制御

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170081716A (ko) * 2014-09-03 2017-07-12 어플라이드 머티어리얼스, 인코포레이티드 3d nand 하드마스크 애플리케이션을 위한 나노결정질 다이아몬드 탄소 필름
US20170076945A1 (en) * 2015-09-01 2017-03-16 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch

Also Published As

Publication number Publication date
US11315943B2 (en) 2022-04-26
CN111133579A (zh) 2020-05-08
JP2020532870A (ja) 2020-11-12
TW201921643A (zh) 2019-06-01
CN111133579B (zh) 2023-09-01
KR102227347B1 (ko) 2021-03-11
US20210050365A1 (en) 2021-02-18
SG11202001177SA (en) 2020-03-30
WO2019050714A1 (en) 2019-03-14
TWI724323B (zh) 2021-04-11
JP7194725B2 (ja) 2022-12-22

Similar Documents

Publication Publication Date Title
US11094544B2 (en) Methods of forming self-aligned vias
KR102227347B1 (ko) 3d 메모리 구조들에서의 고종횡비 홀 형성에 대한 상향식 접근법
US10319604B2 (en) Methods for self-aligned patterning
US10930503B2 (en) Geometric control of bottom-up pillars for patterning applications
KR102444063B1 (ko) 자체 정렬된 고종횡비 구조물들 및 제작 방법들
US10770349B2 (en) Critical dimension control for self-aligned contact patterning
TW201926559A (zh) 來自次氧化物的自對準結構
WO2024044149A1 (en) Tantalum doped ruthenium layers for interconnects

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant