JP2720386B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2720386B2 JP2720386B2 JP63025999A JP2599988A JP2720386B2 JP 2720386 B2 JP2720386 B2 JP 2720386B2 JP 63025999 A JP63025999 A JP 63025999A JP 2599988 A JP2599988 A JP 2599988A JP 2720386 B2 JP2720386 B2 JP 2720386B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating film
- forming
- conductive material
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体装置における多層配線層の形成方法に関し、 絶縁膜に形成したスルーホール内に生じる絶縁物を除
去することを目的とし、 半導体基板上に絶縁膜を介して多層の電極配線層を形
成する工程において、下側の電極層上に形成した絶縁膜
にスルーホールを形成した後、少なくとも塩素含有ガス
と水素とを含むガスをプラズマ化した雰囲気中に上記半
導体基板を置き、上記スルーホール内に存在する絶縁物
を除去する絶縁物除去工程と、上記絶縁物除去工程を経
た上記半導体基板を減圧雰囲気中に保持しつつ、上記ス
ルーホール内に導電材を形成する導電材形成工程と、上
記導電材形成工程を経た上記半導体基板上に上側の電極
層を形成する上層電極形成工程とを含み構成する。
去することを目的とし、 半導体基板上に絶縁膜を介して多層の電極配線層を形
成する工程において、下側の電極層上に形成した絶縁膜
にスルーホールを形成した後、少なくとも塩素含有ガス
と水素とを含むガスをプラズマ化した雰囲気中に上記半
導体基板を置き、上記スルーホール内に存在する絶縁物
を除去する絶縁物除去工程と、上記絶縁物除去工程を経
た上記半導体基板を減圧雰囲気中に保持しつつ、上記ス
ルーホール内に導電材を形成する導電材形成工程と、上
記導電材形成工程を経た上記半導体基板上に上側の電極
層を形成する上層電極形成工程とを含み構成する。
本発明は、半導体装置における多層配線層の形成方法
に関する。
に関する。
半導体装置基板上に形成される電極には、絶縁膜を介
して電極を複数形成した多層配線構造のものがある。
して電極を複数形成した多層配線構造のものがある。
そして、各電極層を導通させる場合には、第６図に見
られるように、下側電極層ｂを覆う絶縁膜ｃにスルーホ
ールｄを形成し、このスルーホールｄにタングステンＷ
を充満した後、スパッタ法等により上側の電極層ｅを形
成する。
られるように、下側電極層ｂを覆う絶縁膜ｃにスルーホ
ールｄを形成し、このスルーホールｄにタングステンＷ
を充満した後、スパッタ法等により上側の電極層ｅを形
成する。
これにより、基板ａ上の各電極層ｂ、ｅは、タングス
テンＷを介して短絡する。
テンＷを介して短絡する。
ところで、この種のスルーホール形成工程において
は、SiO2やAl2O3等よりなる酸化物ｆがスルーホールｄ
内に形成されるため（第７図）、２つの電極層ｂ、ｅ間
の接触抵抗が高くなるといった不都合を生じる。
は、SiO2やAl2O3等よりなる酸化物ｆがスルーホールｄ
内に形成されるため（第７図）、２つの電極層ｂ、ｅ間
の接触抵抗が高くなるといった不都合を生じる。
このため、アルゴンガスを使用したスパッタ法や、フ
ッ素系ガスを使用したプラズマ法によってスルーホール
ｄ内の酸化膜ｆを除去するようにしている。
ッ素系ガスを使用したプラズマ法によってスルーホール
ｄ内の酸化膜ｆを除去するようにしている。
しかし、アルゴンガスを使用したスパッタ法は、スル
ーホールｄ内の絶縁物ｆを除去することはできるが、こ
れと同時に絶縁膜ｃの表面をエッチングし、絶縁膜ｃ表
面を荒らしてしまう。
ーホールｄ内の絶縁物ｆを除去することはできるが、こ
れと同時に絶縁膜ｃの表面をエッチングし、絶縁膜ｃ表
面を荒らしてしまう。
このため、タングステンＷをスルホールｄに埋込む際
の選択性が損なわれ、タングステンＷが絶縁膜ｃ上に付
着し、絶縁膜ｃ上に形成した複数の回路Ａ、Ｂを短絡し
てしまうといった問題がある（第８図）。
の選択性が損なわれ、タングステンＷが絶縁膜ｃ上に付
着し、絶縁膜ｃ上に形成した複数の回路Ａ、Ｂを短絡し
てしまうといった問題がある（第８図）。
一方、フッ素系プラズマによる場合には、スルーホー
ルｄ内の絶縁物ｆのうちSiO2膜等の酸化膜は除去され
る。
ルｄ内の絶縁物ｆのうちSiO2膜等の酸化膜は除去され
る。
しかし、電極ｂがアルミニュウム（Al）により形成さ
れている場合には、Alや、その酸化物がエッチングされ
ないので、電極層ｂの表面に形成されたAlの酸化物等の
絶縁物が界面に残存するようになって、電極層ｂ、ｃ間
の接触抵抗を高くしてしまうといった新たな問題が発生
する。
れている場合には、Alや、その酸化物がエッチングされ
ないので、電極層ｂの表面に形成されたAlの酸化物等の
絶縁物が界面に残存するようになって、電極層ｂ、ｃ間
の接触抵抗を高くしてしまうといった新たな問題が発生
する。
本発明はこのような問題に鑑みてなされたものであっ
て、スルーホール内に生じる酸化膜を完全に除去できる
半導体装置における多層配線層の形成方法を提供するこ
とを目的とする。
て、スルーホール内に生じる酸化膜を完全に除去できる
半導体装置における多層配線層の形成方法を提供するこ
とを目的とする。
上記問題点は、第３図に例示するように、半導体基板
５上に絶縁膜を介して多層の電極配線層を形成する工程
において、下側の電極層54上に形成した絶縁膜51にスル
ーホール52を形成した後、少なくとも塩素含有ガスと水
素とを含むガスをプラズマ化した雰囲気中に上記半導体
基板５を置き、上記スルーホール52内に存在する絶縁物
58を除去する絶縁物除去工程と、上記絶縁物除去工程を
経た上記半導体基板５を減圧雰囲気中に保持しつつ、上
記スルーホール52内に導電材57を形成する導電材形成工
程と、上記導電材形成工程を経た上記半導体基板５上に
上側の電極層55を形成する上層電極形成工程とを含むこ
とを特徴とする半導体装置の製造方法によって解決され
る。
５上に絶縁膜を介して多層の電極配線層を形成する工程
において、下側の電極層54上に形成した絶縁膜51にスル
ーホール52を形成した後、少なくとも塩素含有ガスと水
素とを含むガスをプラズマ化した雰囲気中に上記半導体
基板５を置き、上記スルーホール52内に存在する絶縁物
58を除去する絶縁物除去工程と、上記絶縁物除去工程を
経た上記半導体基板５を減圧雰囲気中に保持しつつ、上
記スルーホール52内に導電材57を形成する導電材形成工
程と、上記導電材形成工程を経た上記半導体基板５上に
上側の電極層55を形成する上層電極形成工程とを含むこ
とを特徴とする半導体装置の製造方法によって解決され
る。
即ち本発明は、基板５の下側電極層54上に絶縁膜51を
形成した後、電極層54とその上方に形成する電極層55と
を導通させるためのスルーホール52を絶縁膜51に形成す
る。
形成した後、電極層54とその上方に形成する電極層55と
を導通させるためのスルーホール52を絶縁膜51に形成す
る。
次に、絶縁膜51にスルーホール52を形成した基板５
を、少なくとも塩素を含有する分子を含むガス、例えば
塩化硼素（BCl3）ガスや、BCl3に水素を加えたガスに高
周波電力を加えてガスプラズマを作り、塩素ラジカルの
反応性を利用して化学反応をさせ、絶縁膜51のスルーホ
ール54内に形成されたSiO2、残渣や、スルーホールから
露出した電極表面のアルミナ等の絶縁物58をエッチング
してこれらを除去する。
を、少なくとも塩素を含有する分子を含むガス、例えば
塩化硼素（BCl3）ガスや、BCl3に水素を加えたガスに高
周波電力を加えてガスプラズマを作り、塩素ラジカルの
反応性を利用して化学反応をさせ、絶縁膜51のスルーホ
ール54内に形成されたSiO2、残渣や、スルーホールから
露出した電極表面のアルミナ等の絶縁物58をエッチング
してこれらを除去する。
これにより絶縁物除去工程を修了する。
絶縁物除去工程を経た基板を真空状態で取り出した
後、例えば六フッ化タングステン（WF6）のようなガス
を減圧雰囲気中に加え、CVD法等により、シリサイド、
タングステン等の導電材57をスルーホール52内で成長さ
せて埋込む。
後、例えば六フッ化タングステン（WF6）のようなガス
を減圧雰囲気中に加え、CVD法等により、シリサイド、
タングステン等の導電材57をスルーホール52内で成長さ
せて埋込む。
これにより導電材成長工程を終了する。
導電材成長工程第を終えた基板５の上から上側の電極
層55を形成すると、この電極層55は導電性充填電材７を
介して下側の電極層54と導通する。
層55を形成すると、この電極層55は導電性充填電材７を
介して下側の電極層54と導通する。
これにより上層電極層形成工程を終了する。
第１、２図は本発明の一実施例を示すものであって、
図中符号１は、前処理チャンバ２とメタル成長用チャン
バ３とを有するロードロック式の選択メタル・シリサイ
ド成長装置で、搬送用ベルト４により半導体装置用の基
板５を搬送するように構成されている。
図中符号１は、前処理チャンバ２とメタル成長用チャン
バ３とを有するロードロック式の選択メタル・シリサイ
ド成長装置で、搬送用ベルト４により半導体装置用の基
板５を搬送するように構成されている。
上記した前処理チャンバ２は、第３図（ａ）に示すよ
うに、その内部に発生させたガスプラズマによって、基
板５上に形成した絶縁膜51のスルーホール52内に存在す
る絶縁物58を除去するものである。
うに、その内部に発生させたガスプラズマによって、基
板５上に形成した絶縁膜51のスルーホール52内に存在す
る絶縁物58を除去するものである。
また、メタル成長用チャンバ３は、中継用予備排気室
６を通して前処理チャンバ２から真空状態で搬送された
基板５を受入れ、CVD法により、メタルやシリサイドの
ような導電材57をスルーホール52内に選択的に埋込むも
のである。このチャンバ３内は、ランプ3a等により加熱
するようになっている。
６を通して前処理チャンバ２から真空状態で搬送された
基板５を受入れ、CVD法により、メタルやシリサイドの
ような導電材57をスルーホール52内に選択的に埋込むも
のである。このチャンバ３内は、ランプ3a等により加熱
するようになっている。
７は、基板５を選択メタル・シリサイド成長装置１内
に受け入れる基板受入予備排気室で、前処理チャンバ２
に搬送中の基板５を真空の雰囲気中に置くようにするよ
うに構成されている。
に受け入れる基板受入予備排気室で、前処理チャンバ２
に搬送中の基板５を真空の雰囲気中に置くようにするよ
うに構成されている。
８は、搬出用予備排気室で、メタル成長用チャンバ３
から搬出された基板５を真空の雰囲気中に置くものであ
る。
から搬出された基板５を真空の雰囲気中に置くものであ
る。
なお、符号９は、受入用予備排気室７、中継用予備排
気室６、排出用予備排気室８等に設けられた排気口を示
している。
気室６、排出用予備排気室８等に設けられた排気口を示
している。
次に、本発明による電極形成の一例について説明す
る。
る。
先ず、アルミニュウムよりなる基板５の下層側電極層
54上にPSGの絶縁膜51を形成した後、第３図（ａ）に示
すように、スルーホール52を絶縁膜51に形成する（第１
図イ）。
54上にPSGの絶縁膜51を形成した後、第３図（ａ）に示
すように、スルーホール52を絶縁膜51に形成する（第１
図イ）。
次に、絶縁膜51にスルーホール52を形成した基板５
を、コンベア４により選択メタル・シリサイド成長装置
１の受入用予備排気室７に搬送した後、図示しない排気
ポンプにより排気口９から空気を抜いて受入用予備排気
室７内を真空状態とし、基板５を前処理チャンバ２に搬
送する。
を、コンベア４により選択メタル・シリサイド成長装置
１の受入用予備排気室７に搬送した後、図示しない排気
ポンプにより排気口９から空気を抜いて受入用予備排気
室７内を真空状態とし、基板５を前処理チャンバ２に搬
送する。
前処理チャンバ２内においては、塩化硼素（BCl3）ガ
スに高周波電力RFを加えてガスプラズマを作り、塩素ラ
ジカルの反応性を利用した化学反応をさせ、絶縁膜51の
スルーホール52内に形成されたSiO2や残渣等の絶縁性塵
53や、スルーホール52から露出した電極層54表面のアル
ミナ（Al2O3）56をエッチングしてこれらを除去する
（第１図ロ、第３図ｂ）。
スに高周波電力RFを加えてガスプラズマを作り、塩素ラ
ジカルの反応性を利用した化学反応をさせ、絶縁膜51の
スルーホール52内に形成されたSiO2や残渣等の絶縁性塵
53や、スルーホール52から露出した電極層54表面のアル
ミナ（Al2O3）56をエッチングしてこれらを除去する
（第１図ロ、第３図ｂ）。
その後、スルーホール52内の絶縁物58を除去した基板
５を、搬送用予備排気室６を通して真空状態でメタル成
長用チャンバ３に搬送する。
５を、搬送用予備排気室６を通して真空状態でメタル成
長用チャンバ３に搬送する。
メタル成長用チャンバ３内では、例えば六フッ化タン
グステン（WF6）のようなガスを減圧雰囲気中に加えたC
VD法により、タングステンや、シリコンとタングステン
の化合物であるシリサイド等のような導電材57を絶縁膜
51のスルーホール52内で選択成長させて埋込む（第１図
ハ、第３図ｃ）。
グステン（WF6）のようなガスを減圧雰囲気中に加えたC
VD法により、タングステンや、シリコンとタングステン
の化合物であるシリサイド等のような導電材57を絶縁膜
51のスルーホール52内で選択成長させて埋込む（第１図
ハ、第３図ｃ）。
メタル成長用チャンバ３において処理を終えた基板５
を真空状態で取りし、搬出用予備排気室８を通してロー
ドロック式選択メタル・シリサイド成長装置１の外部に
搬出する。
を真空状態で取りし、搬出用予備排気室８を通してロー
ドロック式選択メタル・シリサイド成長装置１の外部に
搬出する。
その後スパッタ法等によって、基板５の絶縁膜51及び
導電性材57の上から電極層55を形成すると、この電極層
55は導電材57を介して下側の電極層54と導通する（第１
図ニ、第３図ｄ）。
導電性材57の上から電極層55を形成すると、この電極層
55は導電材57を介して下側の電極層54と導通する（第１
図ニ、第３図ｄ）。
第４図は、絶縁膜51のスルーホール52内に残存する残
渣等の絶縁性塵53や、アルミナ56を除去する場合に、前
処理用チャンバ２内に加えるBCl3ガスの流量とエッチン
グレートとの関係を示す特性曲線である。
渣等の絶縁性塵53や、アルミナ56を除去する場合に、前
処理用チャンバ２内に加えるBCl3ガスの流量とエッチン
グレートとの関係を示す特性曲線である。
この特性曲線によれば、プラズマパワーを50Wとする
と、雰囲気の気圧を0.75Torrとした場合と、1.00Torrと
した場合の双方とも50cc/min以上で傾斜が緩やかにな
る。
と、雰囲気の気圧を0.75Torrとした場合と、1.00Torrと
した場合の双方とも50cc/min以上で傾斜が緩やかにな
る。
また、前処理用チャンバ２内に加えるBCl3ガスの流量
を50cc/minとして、プラズマパワーを変化させた場合の
エッチングレートを測定すると、第５図に示すような特
性が得られた。
を50cc/minとして、プラズマパワーを変化させた場合の
エッチングレートを測定すると、第５図に示すような特
性が得られた。
これらの実験結果によれば、プラズマパワーを50〜10
0Wの範囲で変化させると、エッチングレートを500〜800
Å/minの範囲で調整することが可能になることがわか
る。
0Wの範囲で変化させると、エッチングレートを500〜800
Å/minの範囲で調整することが可能になることがわか
る。
なお、第４、５図に示した特性は、高周波電力RFの周
波数を13.56Hzとして得られたものである。
波数を13.56Hzとして得られたものである。
上記した実施例は、前処理チャンバ２に加えるガスを
BCl3としたものであるが、BCl3に水素（H2） を加えたガスを使用すると、第１表に示すように、コン
タクト抵抗を低減することができることがわかる。
BCl3としたものであるが、BCl3に水素（H2） を加えたガスを使用すると、第１表に示すように、コン
タクト抵抗を低減することができることがわかる。
ところで第１表は、スルーホール52内の絶縁物58を除
去する際のエッチングレート及び絶縁膜51の荒れ、さら
に、導電材57としてタングステン（Ｗ）を使用した場合
のコンタクト抵抗及び選択性を、種々の条件により比較
したものである。
去する際のエッチングレート及び絶縁膜51の荒れ、さら
に、導電材57としてタングステン（Ｗ）を使用した場合
のコンタクト抵抗及び選択性を、種々の条件により比較
したものである。
この表に示した実験結果によれば、アルゴン（Ar）ガ
スを使用したスパッタ法や、フッ素系ガス（例えば、NF
3）を使用したプラズマ法によって絶縁物58をエッチン
グした場合よりも、BCl3ガスを用いたプラズマ法による
場合のほうがエッチングレートが大きくなり、しかもコ
ンタクト抵抗を低くしたり、導電材57の選択性を良くす
ることができる。
スを使用したスパッタ法や、フッ素系ガス（例えば、NF
3）を使用したプラズマ法によって絶縁物58をエッチン
グした場合よりも、BCl3ガスを用いたプラズマ法による
場合のほうがエッチングレートが大きくなり、しかもコ
ンタクト抵抗を低くしたり、導電材57の選択性を良くす
ることができる。
また、BCl3を含むガスを用いたプラズマ法によってス
ルーホール内の絶縁物除去する場合には、塩素（Cl2）
ガスだけを使用したプラズマ法に比べてエッチングレー
トが大きいことがわかる。
ルーホール内の絶縁物除去する場合には、塩素（Cl2）
ガスだけを使用したプラズマ法に比べてエッチングレー
トが大きいことがわかる。
以上述べたように本発明によれば、少なくとも塩素を
含有した分子を含むガスをプラズマ化した雰囲気中に基
板を置き、基板上の絶縁膜に設けたスルーホール内部に
形成される絶縁物を除去するようにしたので、電極間に
形成した絶縁膜の表面を荒らすことなくスルーホール内
の絶縁物を除去できる一方、エッチングレートを大きく
してスルーホールから露出した電極表面の酸化膜を取り
去ることができ、コンタクト抵抗を低減することができ
る。この場合、塩含有ガスをプラズマ化して得られた塩
素ラジカルによってコンタクトホール内の残渣をエチン
グして除去するようにしたので、ガスの分解効率を高く
してエッチングレートを高くするとともに塩化物を絶縁
膜上に残り難くすることができる。さらに、塩素含有ガ
スに水素を加えてプラズマ化すると、スルーホール内に
形成する導電材とスルーホールの下の電極層とのコンタ
クト抵抗を低減することができる。しかも、塩素含有ガ
スのプラズマと水素プラズマによってスルーホール内の
絶縁物を除去した後に減圧雰囲気を維持したままでスル
ーホール内に導電材を形成するようにしたので、絶縁物
除去の効果を損ねることなくスルーホール内で電極層と
導電材とを接続することができる。
含有した分子を含むガスをプラズマ化した雰囲気中に基
板を置き、基板上の絶縁膜に設けたスルーホール内部に
形成される絶縁物を除去するようにしたので、電極間に
形成した絶縁膜の表面を荒らすことなくスルーホール内
の絶縁物を除去できる一方、エッチングレートを大きく
してスルーホールから露出した電極表面の酸化膜を取り
去ることができ、コンタクト抵抗を低減することができ
る。この場合、塩含有ガスをプラズマ化して得られた塩
素ラジカルによってコンタクトホール内の残渣をエチン
グして除去するようにしたので、ガスの分解効率を高く
してエッチングレートを高くするとともに塩化物を絶縁
膜上に残り難くすることができる。さらに、塩素含有ガ
スに水素を加えてプラズマ化すると、スルーホール内に
形成する導電材とスルーホールの下の電極層とのコンタ
クト抵抗を低減することができる。しかも、塩素含有ガ
スのプラズマと水素プラズマによってスルーホール内の
絶縁物を除去した後に減圧雰囲気を維持したままでスル
ーホール内に導電材を形成するようにしたので、絶縁物
除去の効果を損ねることなくスルーホール内で電極層と
導電材とを接続することができる。
第１図は、本発明の一実施例を示すフローチャート図、 第２図は、本発明に使用する選択メタル・シリサイド成
長装置の一例を示す概要構成図、 第３図は、本発明により形成する多層電極の形成過程を
示す断面図、 第４図は、本発明によるBCl3流量・エッチングレート特
性図、 第５図は、本発明によるプラズマパワー・エッチングレ
ート特性図、 第６図は、多層電極配線基板の一例を示す断面図、 第７図は、多層電極配線基板形成の一過程を示す断面
図、 第８図は、従来方法により形成される電極配線基板の一
例を示す断面図である。 （符号の説明） １……選択メタル・シリサイド成長装置、 ２……前処理チャンバ、 ３……メタル成長チャンバ、 ５……基板、 ６……中継用予備排気室、 51……絶縁膜、 52……スルーホール、 53……絶縁性塵、 54……電極層、 55……電極層、 56……アルミナ、 57……導電材、 58……絶縁物。
長装置の一例を示す概要構成図、 第３図は、本発明により形成する多層電極の形成過程を
示す断面図、 第４図は、本発明によるBCl3流量・エッチングレート特
性図、 第５図は、本発明によるプラズマパワー・エッチングレ
ート特性図、 第６図は、多層電極配線基板の一例を示す断面図、 第７図は、多層電極配線基板形成の一過程を示す断面
図、 第８図は、従来方法により形成される電極配線基板の一
例を示す断面図である。 （符号の説明） １……選択メタル・シリサイド成長装置、 ２……前処理チャンバ、 ３……メタル成長チャンバ、 ５……基板、 ６……中継用予備排気室、 51……絶縁膜、 52……スルーホール、 53……絶縁性塵、 54……電極層、 55……電極層、 56……アルミナ、 57……導電材、 58……絶縁物。
Claims (1)
- 【請求項１】半導体基板上に絶縁膜を介して多層の電極
配線層を形成する工程において、 下側の電極層上に形成した絶縁膜にスルーホールを形成
した後、減圧されて少なくとも塩素含有ガスと水素とを
含むガスをプラズマ化する雰囲気中に前記半導体基板を
置き、前記スルーホール内に存在する絶縁物を除去する
絶縁物除去工程と、 前記絶縁物除去工程を経た前記半導体基板を減圧の雰囲
気中に保持しつつ、前記スルーホール内に導電材を形成
する導電材形成工程と、 前記導電材形成工程を経た前記半導体基板上の前記絶縁
膜及び前記導電材の上に上側の電極層を形成する上層電
極形成工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025999A JP2720386B2 (ja) | 1988-02-05 | 1988-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025999A JP2720386B2 (ja) | 1988-02-05 | 1988-02-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01201938A JPH01201938A (ja) | 1989-08-14 |
| JP2720386B2 true JP2720386B2 (ja) | 1998-03-04 |
Family
ID=12181415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63025999A Expired - Fee Related JP2720386B2 (ja) | 1988-02-05 | 1988-02-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2720386B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03138931A (ja) * | 1989-10-24 | 1991-06-13 | Tokyo Electron Ltd | 成膜方法 |
| JPH03151634A (ja) * | 1989-11-09 | 1991-06-27 | Anelva Corp | 選択タングステン成長方法および装置 |
| US5242534A (en) * | 1992-09-18 | 1993-09-07 | Radiant Technologies | Platinum lift-off process |
| JPH0922896A (ja) * | 1995-07-07 | 1997-01-21 | Toshiba Corp | 金属膜の選択的形成方法 |
| KR100464384B1 (ko) * | 1997-05-31 | 2005-02-28 | 삼성전자주식회사 | 반도체장치의비아홀형성방법 |
| KR102476262B1 (ko) * | 2017-12-14 | 2022-12-08 | 어플라이드 머티어리얼스, 인코포레이티드 | 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559741A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Preparation of semiconductor device |
| JPH0770502B2 (ja) * | 1985-04-26 | 1995-07-31 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS61256744A (ja) * | 1985-05-10 | 1986-11-14 | Fujitsu Ltd | 多層配線の形成方法 |
| JPS6473717A (en) * | 1987-09-16 | 1989-03-20 | Matsushita Electric Ind Co Ltd | Selective deposition of metal |
-
1988
- 1988-02-05 JP JP63025999A patent/JP2720386B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01201938A (ja) | 1989-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| US6946401B2 (en) | Plasma treatment for copper oxide reduction | |
| US20010049181A1 (en) | Plasma treatment for cooper oxide reduction | |
| KR20020072996A (ko) | 금속 플러그 형성방법 | |
| JP2000315685A (ja) | 高アスペクト比開口部の反応性プラズマエッチクリーニング | |
| KR940000906B1 (ko) | 반도체장치의 제조방법 | |
| KR19980032434A (ko) | 피처리체의 표면에 티탄막 및 배리어 금속막을 적층하여 형성하는 방법 | |
| US8377821B2 (en) | Method for forming contact hole structure | |
| JPH10214896A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2720386B2 (ja) | 半導体装置の製造方法 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JPH06349950A (ja) | 半導体装置及びその製造方法 | |
| KR20040100015A (ko) | 반도체 소자의 제조방법 | |
| JP3038953B2 (ja) | 配線形成方法 | |
| WO2002046489A1 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| KR19990072296A (ko) | 반도체웨이퍼처리방법및반도체구조체 | |
| JP2726438B2 (ja) | 薄膜形成装置 | |
| JPH09228053A (ja) | タングステンｃｖｄ反応室内のエッチング方法 | |
| US6258716B1 (en) | CVD titanium silicide for contact hole plugs | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JPH10209082A (ja) | 半導体デバイスの表面に導電性部材を選択的に結合するための方法とシステム | |
| JPH08111406A (ja) | 高密度集積回路の基板表面の再エッチング方法 | |
| JPH1098041A (ja) | 半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JP3637564B2 (ja) | 導電コンポーネント及び導電ラインの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |