JPH08111406A - 高密度集積回路の基板表面の再エッチング方法 - Google Patents

高密度集積回路の基板表面の再エッチング方法

Info

Publication number
JPH08111406A
JPH08111406A JP26474995A JP26474995A JPH08111406A JP H08111406 A JPH08111406 A JP H08111406A JP 26474995 A JP26474995 A JP 26474995A JP 26474995 A JP26474995 A JP 26474995A JP H08111406 A JPH08111406 A JP H08111406A
Authority
JP
Japan
Prior art keywords
substrate
etching
retaining
substrate surface
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26474995A
Other languages
English (en)
Inventor
Uwe Seidel
ザイデル ウヴエ
Rainer Braun
ブラウン ライナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH08111406A publication Critical patent/JPH08111406A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02Details
    • H01J2237/022Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】 高密度集積回路の製造時のタングステン再エ
ッチング工程中に基板表面上にエッチング生成物が再堆
積することを回避する。 【解決手段】 再エッチング中に基板は基板の縁に配設
された保持リングにより冷却された試料受に押し付けら
れる。基板の縁は、ごく局部的に保持部で再エッチング
の際に遊離するエッチング生成物に対してせき止めを生
じないように形成された保持リングにより保持され、そ
の結果エッチング生成物は保持部を通過して流れ、基板
表面の外側に堆積するようにされる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高密度集積回路を
製造する際に基板を再エッチング中に基板の縁部に配設
された保持リングにより冷却された試料受に押し付ける
ようにした、タングステンで被覆された基板表面の再エ
ッチング方法に関する。
【0002】
【従来の技術】マイクロエレクトロニクスモジュールで
は例えばドープされたシリコン基板、ポリシリコン又は
金属導体路のような種々の導電層は絶縁体(例えばSi
2)により互いに分離されている。機能性のある回路
を得るために個々の導電層は適当な箇所で互いに接触化
されなければならない。通常それには絶縁体中に孔、い
わゆるコンタクトホール又はバイアホールをエッチング
し、次いでそれらの孔に同時に導電材料を入れる。サブ
μmの技術分野では好適な方法としてこれらの孔を気相
から化学的に析出されたタングステンで満たすようにし
ている。1先行技術ではまずWF6(六フッ化タングス
テン)及びH2又はSiH4からなる化学蒸着層の析出が
行われる。この層はTiN又はTiWの基台(接着層、
障壁)上に析出され、基板表面全体及び孔の底面及び側
面上に成長させられる。その後の1工程(再エッチン
グ)で水平な基板表面上に前もって析出された導電層が
再び完全に除去され、その結果理想的には導電材料で完
全に満たされたコンタクトホール又はバイアホールが後
に残るようにする。
【0003】タングステンの再エッチングに際して基板
は保持装置、即ち保持リング又はクランプリングにより
冷却された試料受(台座)に押圧される。加工上の許容
誤差及び表面の凹凸により台座と基板との間には微視的
な空洞又は亀裂が生じ、これは基板を良好に冷却するの
に障害となる。従って基板の冷却を改善するには基板と
台座との間の空間を台座を介して供給されるヘリウムで
満たす。基板の表側にヘリウムが達しないように、また
基板が供給されたヘリウムにより台座から押し退けられ
ないようにするため、保持リングで基板は試料受に押圧
される。この保持リングは従来は基板を完全に囲むよう
に構成されている。再エッチング工程は典型的にはフッ
素及び/又は塩素含有プラズマ中で行われ、その際目的
とするサイズに関するプロセスパラメータの最も重要な
作用は既にそれ自体公知である。
【0004】この公知方法では単にコンタクトホール又
はバイアホールを導電材料で満たすように努めるばかり
でなく、タングステンの再エッチング後タングステン残
分を有していない基板表面も得ようとするものである。
導電材料を完全に基板の表面から除去するための再エッ
チングに対する要求は後に形成される導体路間の短絡を
回避するのに重要である。このタングステン残分を含ま
ないようにするために再エッチング工程は時間的に延長
される。即ちTiN又はTiW層(接着層、障壁)の表
面まで過エッチングされてタングステン残分が除去され
る。この過エッチングによって接着層は薄層化され、時
には局部的に完全に、特に縁部の範囲で完全に除去され
る。その際遊離されたエッチング生成物は基板の縁部上
に堆積する。この堆積物は図1b)から明らかなように
基板(ウェハ1)の保持装置(保持リング2)の範囲内
に集中し、基板と直接接触することになる。基板が再エ
ッチング工程の終了後大気に曝されると、堆積物4は大
気に含まれる酸素と混ざる。この混合物は他のプロセス
過程に含まれている以後の作業工程(例えば水による洗
浄)ではもはや除去できない。
【0005】引続き図1c)に示されているように他の
導電性層(アルミニウム層5)又は非導電性層が全面的
に施されると、“堆積物”即ちリデポジションの範囲内
に施された層の応力によって層の分離を来す。この不所
望かつ障害となる層分離は基板の表面に対する“粒子負
荷”である。この粒子負荷は歩留りの損失を来しまた基
板を反らせる原因になる。
【0006】タングステンの再エッチング後“堆積物”
(リデポジション)は従来は時間をかけた水による洗浄
により除去されてきた。しかしこの洗浄の結果は再現不
能であり、更に水による洗浄は金属層に対しては一般に
回避する必要があり、またその期間は制限しなければな
らなかった。過エッチング期間における堆積物を減らす
ためには、プロセスの変更もまたタングステン再エッチ
ングプロセスに続くその場でのプラズマ洗浄工程も成果
が上がらなかった。
【0007】
【発明が解決しようとする課題】従って本発明の課題
は、上記の不所望のリデポジションを回避させるため冒
頭に記載した形式の方法を改良することにある。
【0008】
【課題を解決するための手段】この課題は本発明によ
り、基板の縁部が局部的に周囲に分散配置されている保
持部において保持リングにより保持され、この保持部は
再エッチングの際に遊離するエッチング生成物に対して
せき止めを生じないように形成されており、その結果エ
ッチング生成物は保持部を通過して流れ、基板表面の外
側に的確に堆積することにより解決される。
【0009】
【実施例】本発明を実施例及び図面に基づき以下に詳述
する。
【0010】本発明は、有害な堆積は専ら基板保持体に
よるものであると判断し、基板の保持リングの周囲に接
している基板表面上のエッチング生成物が上記のように
堆積するのを、エッチング生成物が基板表面の外側に的
確に堆積するように基板の保持リングを形成することに
より完全に回避できるとの認識に基づくものである。こ
のことは基板がごく局部的に又は点状に基板保持体によ
り保持されるように保持リングを形成することにより達
成される。基板は本発明によれば個々の“指”によって
のみ保持されているとも云える。不所望なエッチング生
成物を確実に基板の外側に堆積するには、指及び保持リ
ングの形状及び寸法が決定的な要素となる。
【0011】保持リング2には基板1の縁部にまで達す
る少なくとも3つの指形の保持部が備えられるようにす
る。多数の例えば24個の保持部を周囲に分散配置する
と有利である。カム状に形成された多数の保持部も有効
である。図2の断面図は分かり易くするために指形の保
持部の基板(ウェハ1)の縁部にまで達する前側端部を
単に長方形の空所によって示したものである。保持部を
通過又はその間を流れていくエッチングガス/エッチン
グ生成物は図示のように基板1の表面の外側に的確に堆
積する。この工程は図2に丸印をつけて強調されてい
る。保持部にエッチング生成物の不所望の堆積を来す恐
れのあるせき止め作用は、図3に示されているように、
基板側の端部が先細に尖っているか又は弓形に丸みをつ
けられている保持部の形状により回避することができ
る。指形の保持部は最大で数mmの幅、高さ及び長さを
有するように選ばれ、特に幅及び高さは約2mm以内で
ある。保持部が狭すぎると局部的に過大な保持力がウェ
ハに働き、その結果損傷の危険が生じることになる。ま
た長過ぎるとガスが過剰に流れる。またガスが妨げられ
ずに通流するためには最小高さが必要となる。せき止め
を回避するには指形の保持部をその基板側の端部に向か
って平坦化すると有利である。
【0012】図2にはまた保持リング2上に載っている
補助的なカバーリング6が示されており、これは基板1
の縁部を間隔をおいて覆っている。この摩耗部分はプラ
ズマの作用から保持リング2又は台座3を保護する。
【0013】保持リングを形成するための重要な要素で
ある寸法及び形状(指の幅、高さ、半径、角度、長さ及
び深さ)は図3に示されている。
【0014】基板の保持リングの製造用材料としては酸
化アルミニウムセラミックスが有利であり、またプラズ
マエッチングに使用されている典型的な材料である限
り、例えばプラズマに耐性のあるプラスチック又はアル
ミニウムのような他の材料を使用してもよい。しかしこ
の求められる結果にとって重要なことは、専ら基板の保
持リングの形態、上述の寸法及び形状の組み合せ、及び
指の相互間隔である。本発明による基板の保持リングは
例えばアプライド・マテリアルズ(Applied M
aterials)社のAMTP5000の型式の化学
蒸着及び再エッチング装置内で使用されると有利であ
る。
【0015】以下に記載するパラメータ及び処理条件が
有効である。 a)実際のウェハ温度がプラズマエッチングプロセス中
も70℃を上回らず、理想的には40℃以下であるよう
にした効果的なウェハ冷却の保証。その際本発明が成功
するかどうかはウェハの冷却そのものの仕方に依存する
ものではない。ウェハと冷却された台座との間には5〜
50トルのヘリウムの静圧が形成されるか又はヘリウム
の動的な流れを調整することができる。 b)エッチングガスの適切な選択による混合。その場合
SF6又はCF4、CHF3、C26及び1種又は数種の
He、Ar、N2の不活性ガスからなる混合物が有効で
ある。酸素をエッチングガス混合物に添加してもよい
が、しかしSF6を使用する場合には不要である。 c)移送又は拡散を制御された運動力学体系内でエッチ
ング反応が起こるように“全圧力”及び“全ガス流量”
のパラメータの適切な選択。 d)アルミニウム又はセラミックス、従ってエッチング
遊離基と結合しないか又は消費しない材料からエッチン
グ室内の周辺の表面を有利に形成すること。
【0016】タングステンのMERIEエッチング(M
agnetically enhanced reac
tive ion etching=磁気を高めた反応
性イオンエッチング)の典型的な例として以下のパラメ
ータを呈示する。 典型的範囲 理想的範囲 プラズマパワー(W) 50〜1000 150〜600 圧力(mトル) 5〜500 50〜300 SF6流量(sccm) 10〜500 50〜250 不活性ガス(He、Ar、N2) (sccm) 0〜500 20〜200 台座温度(℃) 5〜70 15〜40 He冷却ガス流量(sccm) 5〜100 10〜50 磁場(ガウス) 0〜300 0〜1000
【図面の簡単な説明】
【図1】従来の集積回路製造時の各工程の概略断面図
で、a)はタングステン析出、b)は再エッチング、
c)はアルミニウム金属化工程を示す。
【図2】本発明により保持リングにより保持された基板
の概略側断面図。
【図3】保持リングの保持部の詳細図。
【符号の説明】
1 基板(ウェハ) 2 保持リング 3 台座 4 堆積物 5 アルミニウム層 6 カバーリング

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 高密度集積回路を製造する際に基板を再
    エッチング中に基板の縁部に配設された保持リングによ
    り冷却された試料受に押し付けるようにしたタングステ
    ンで被覆された基板表面の再エッチング方法において、
    基板の縁部が局部的に周囲に分散配置されている保持部
    において保持リングにより保持され、この保持部は再エ
    ッチングの際に遊離するエッチング生成物のせき止めを
    生じないように形成されており、その結果エッチング生
    成物は保持部を通過して流れ、基板表面の外側に堆積す
    るようにしたことを特徴とする高密度集積回路の基板表
    面の再エッチング方法。
  2. 【請求項2】 保持リングに指形に基板の縁部まで延び
    ている少なくとも3個の保持部が備えられていることを
    特徴とする請求項1記載の方法。
  3. 【請求項3】 保持部がその基板側の端部で尖っている
    か又は弓形に丸みをつけて形成されていることを特徴と
    する請求項2記載の方法。
  4. 【請求項4】 指形の保持部を最大で数mmの幅、高さ
    及び長さに選択し、その幅及び高さは特に約2mmの範
    囲内に選択することを特徴とする請求項2又は3記載の
    方法。
  5. 【請求項5】 指形の保持部がその基板側の端部に向か
    って平坦化されていることを特徴とする請求項1ないし
    4の1つに記載の方法。
  6. 【請求項6】 保持リング上に載っている基板の縁部を
    間隔をおいて覆う補助的なカバーリングが備えられてい
    ることを特徴とする請求項1ないし4の1つに記載の方
    法。
JP26474995A 1994-09-20 1995-09-19 高密度集積回路の基板表面の再エッチング方法 Pending JPH08111406A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4433538.5 1994-09-20
DE4433538A DE4433538A1 (de) 1994-09-20 1994-09-20 Verfahren zur Vermeidung der Re-Deposition von Ätzprodukten auf Substratoberflächen während des Wolfram-Rückätzprozesses bei der Herstellung hochintegrierter Schaltungen

Publications (1)

Publication Number Publication Date
JPH08111406A true JPH08111406A (ja) 1996-04-30

Family

ID=6528717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26474995A Pending JPH08111406A (ja) 1994-09-20 1995-09-19 高密度集積回路の基板表面の再エッチング方法

Country Status (5)

Country Link
US (1) US6380094B1 (ja)
EP (1) EP0703606A3 (ja)
JP (1) JPH08111406A (ja)
DE (1) DE4433538A1 (ja)
TW (1) TW317964U (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1117127A1 (en) * 2000-01-17 2001-07-18 Infineon Technologies AG Arrangement for supporting disklike objects in a processing system
US7074298B2 (en) * 2002-05-17 2006-07-11 Applied Materials High density plasma CVD chamber
KR101141577B1 (ko) * 2010-07-07 2012-06-08 (주)세미머티리얼즈 태양전지의 플라즈마 텍스처링 장치 및 방법
US9040432B2 (en) 2013-02-22 2015-05-26 International Business Machines Corporation Method for facilitating crack initiation during controlled substrate spalling
CN104051293A (zh) * 2013-03-13 2014-09-17 稳懋半导体股份有限公司 晶圆边缘保护装置
US9502278B2 (en) 2013-04-22 2016-11-22 International Business Machines Corporation Substrate holder assembly for controlled layer transfer
GB201419210D0 (en) * 2014-10-29 2014-12-10 Spts Technologies Ltd Clamp assembly

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306731A (en) * 1979-12-21 1981-12-22 Varian Associates, Inc. Wafer support assembly
US5024747A (en) * 1979-12-21 1991-06-18 Varian Associates, Inc. Wafer coating system
US5215619A (en) * 1986-12-19 1993-06-01 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
EP0312986A1 (de) 1987-10-22 1989-04-26 Siemens Aktiengesellschaft Verfahren zum Rückätzen von Wolfram mit Titannitrid als Unterlage in Kontaktlöchern von höchstintegrierten Halbleiterschaltungen
JPH0231420A (ja) 1988-05-20 1990-02-01 Tegal Corp プラズマリアクタ用ウエハークランプ装置
US4898639A (en) * 1989-04-14 1990-02-06 Bjorne Enterprises, Inc. Wafer retention device
US5292399A (en) 1990-04-19 1994-03-08 Applied Materials, Inc. Plasma etching apparatus with conductive means for inhibiting arcing
US5292558A (en) * 1991-08-08 1994-03-08 University Of Texas At Austin, Texas Process for metal deposition for microelectronic interconnections

Also Published As

Publication number Publication date
US6380094B1 (en) 2002-04-30
TW317964U (en) 1997-10-11
EP0703606A3 (de) 1998-03-11
EP0703606A2 (de) 1996-03-27
DE4433538A1 (de) 1996-03-21

Similar Documents

Publication Publication Date Title
KR100661194B1 (ko) 플라즈마 처리에 의한 기판으로부터의 산화물 또는 다른 환원가능한 오염물의 제거 방법
KR100270288B1 (ko) 플라즈마-불활성 커버 및 플라즈마 세척 방법 및 이를 이용한 장치
JP3942672B2 (ja) 基板処理方法および基板処理装置
US6946401B2 (en) Plasma treatment for copper oxide reduction
JP4668915B2 (ja) プロセスチャンバのコンポーネントの洗浄
US20070000870A1 (en) Plasma processing method
US5227337A (en) Interconnection forming method
JPH0917747A (ja) タングステン堆積のための改良付着層
US5413669A (en) Metal CVD process with post-deposition removal of alloy produced by CVD process
JPH08111406A (ja) 高密度集積回路の基板表面の再エッチング方法
US5635244A (en) Method of forming a layer of material on a wafer
JP2002134611A (ja) 半導体装置の製造方法
JPH11330047A (ja) エッチング装置及びエッチング方法
US6258716B1 (en) CVD titanium silicide for contact hole plugs
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
US5915202A (en) Blanket etching process for formation of tungsten plugs
KR102071500B1 (ko) 반도체 소자의 제조방법
JPH07142479A (ja) 半導体装置の製造方法
KR20010023762A (ko) 에칭 균일성 향상 장치 및 방법
KR20040035280A (ko) 증착 챔버의 인시튜 세정방법
KR19980077341A (ko) 반도체소자의 소자분리막 형성방법
JPH088254A (ja) 金属薄膜形成方法
JP2000150471A (ja) エッチング装置及びこれを用いた半導体装置の製造方法
JPH01222052A (ja) 半導体製造装置
JPH06112159A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031002