JP2017111386A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2017111386A
JP2017111386A JP2015247453A JP2015247453A JP2017111386A JP 2017111386 A JP2017111386 A JP 2017111386A JP 2015247453 A JP2015247453 A JP 2015247453A JP 2015247453 A JP2015247453 A JP 2015247453A JP 2017111386 A JP2017111386 A JP 2017111386A
Authority
JP
Japan
Prior art keywords
conductive layer
substrate
display device
electrode
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015247453A
Other languages
English (en)
Inventor
園田 大介
Daisuke Sonoda
大介 園田
井手 達也
Tatsuya Ide
達也 井手
凜太朗 牧野
Rintaro MAKINO
凜太朗 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2015247453A priority Critical patent/JP2017111386A/ja
Priority to US15/380,459 priority patent/US9880431B2/en
Publication of JP2017111386A publication Critical patent/JP2017111386A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】導電層の劣化を抑制することが可能な表示装置を提供する。又は、表示品位に優れた表示装置を提供する。
【解決手段】表示装置は、積層導電層を備える。積層導電層は、アルミニウムを含む材料で形成された第1導電層L1と、第1導電層L1の上に設けられ第1導電層L1を形成する材料と異なる材料で形成され第1導電層L1の可視光吸収率より高い可視光吸収率を有する第2導電層L2と、を備える。第1導電層L1の側壁L1bは、酸化膜で形成されている。
【選択図】図10

Description

本発明の実施形態は、表示装置に関する。
一般に、表示装置として液晶表示装置が知られている。液晶表示装置は、各種の導電層を利用している。上記の導電層としては、画像を表示する表示領域にて延在する配線が挙げられる。このような配線は、黒色化することにより光反射率を低くすることができる。これにより、配線を視認させ難くすることができる。
また、上記の導電層としては、液晶表示パネルの外部に位置する配線が挙げられる。このような配線は、液晶表示パネルの内部に位置する配線と比較して、外気に含まれる水分に侵され易い。このため、腐食に関する耐久性に優れた配線の形成が要求される場合がある。
さらに、上記の導電層としては、複数種類の材料を用いて形成した積層構造を有する配線が挙げられる。このような配線は、高温かつ高湿の環境下にて通電された時、電食し易くなり断線などの不良が発生し易くなる。
国際公開第2015/133041号パンフレット
本実施形態は、導電層の劣化を抑制することが可能な表示装置を提供する。又は、表示品位に優れた表示装置を提供する。
一実施形態に係る表示装置は、積層導電層を備える。前記積層導電層は、アルミニウムを含む材料で形成された第1導電層と、前記第1導電層の上に設けられ、前記第1導電層を形成する材料と異なる材料で形成され、前記第1導電層の可視光吸収率より高い可視光吸収率を有する第2導電層と、を備え、前記第1導電層の側壁は、酸化膜で形成されている。
また、一実施形態に係る表示装置は、積層導電層を備える。前記積層導電層は、アルミニウムを含む材料で形成された第1導電層と、前記第1導電層の上に設けられ、前記第1導電層を形成する材料と異なる材料で形成され、前記第1導電層の可視光吸収率より高い可視光吸収率を有する第2導電層と、を備え、前記第1導電層において、中央の酸素濃度より側壁の酸素濃度の方が高い。
図1は、一実施形態に係る液晶表示装置の構成を示す断面図である。 図2は、図1に示した液晶表示装置の構成を示す他の断面図である。 図3は、図1に示した液晶表示装置の基本構成及び等価回路を示す図である。 図4は、図3に示した画素を示す等価回路図である。 図5は、図1及び2に示した第1基板の一部を拡大して示す平面図であり、走査線、信号線、画素スイッチング素子、第2電極、コンタクトホール及び画素電極を示す図である。 図6は、上記第1基板の一部を拡大して示す他の平面図であり、配線群、開口、走査線、信号線、画素スイッチング素子、第2電極及びコンタクトホールを示す図である。 図7は、上記第1基板を示す他の平面図であり、第1絶縁基板、複数の共通電極、配線群、複数のリード線及び共通電極駆動回路を示す図である。 図8は、図5の線VIII−VIIIに沿った液晶表示パネルを示す断面図である。 図9は、図5の線IX−IXに沿った液晶表示パネルを示す他の断面図である。 図10は、図8に示した第1基板の一部を示す拡大断面図である。 図11は、上記液晶表示装置の一部を示す平面図であり、第1絶縁基板、第2絶縁基板、検出部及びフレキシブル基板の第2分岐部を示す図である。 図12は、図11に示した第2基板の一部を示す拡大断面図である。 図13は、第1モードによるセンシング方法の一例の原理を説明するための図である。 図14は、図13に続く、上記第1モードによるセンシング方法の一例の原理を説明するための図である。 図15は、第2モードによるセンシング方法の一例の原理を説明するための図である。 図16は、図12に示した検出線の変形例を示す断面図であり、検出線と第2絶縁基板とを示す図である。
以下に、本発明の一実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
まず、表示装置の構成について説明する。本実施形態において、表示装置がセンサ付き液晶表示装置である場合について説明する。図1は、本実施形態に係る液晶表示装置の構成を示す断面図である。
図1に示すように、液晶表示装置DSPは、アクティブマトリクス型の液晶表示パネルPNLと、液晶表示パネルPNLを駆動する駆動IC 1と、カバー部材CGと、第1光学素子OD1と、第2光学素子OD2と、検出部Dと、液晶表示パネルPNL及び検出部Dを駆動する駆動IC 2と、液晶表示パネルPNLを照明するバックライトユニットBLと、制御モジュールCMと、フレキシブル基板3と、を備えている。
液晶表示パネルPNLは、平板状の第1基板SUB1と、第1基板SUB1に対向配置された平板状の第2基板SUB2と、第1基板SUB1と第2基板SUB2との間に保持された液晶層LCと、を備えている。液晶表示パネルPNLは、画像を表示する表示領域(アクティブエリア)DAを備えている。表示領域DAの外側において、第1基板SUB1と第2基板SUB2とはシール材SEAにより接合されている。例えば、第1基板SUB1は、ガラス基板や樹脂基板などの光透過性を有する第1絶縁基板10を用いて形成されている。第1基板SUB1は、第1絶縁基板10の第2基板SUB2に対向する側に、複数の共通電極CE、複数の画素電極PE、複数の共通電極CEと複数の画素電極PEとの間に介在した絶縁膜IFなどを備えている。共通電極CE及び画素電極PEは、インジウム錫酸化物(Indium Tin Oxide:ITO)、インジウム亜鉛酸化物、(Indium Zinc Oxide:IZO)、酸化亜鉛(Zinc Oxide:ZnO)などの透明な導電材料によって形成されている。複数の共通電極CEは、第2方向Yに間隔を置いて並んでいる。第2基板SUB2は、ガラス基板や樹脂基板などの光透過性を有する第2絶縁基板20を用いて形成されている。
なお、図示した液晶表示パネルPNLは、表示モードとしてFFS(Fringe Field Switching)モードに対応した構成を有しているが、他の表示モードに対応した構成を有していても良い。例えば、液晶表示パネルPNLは、FFSモード等の主として基板主面に略平行な横電界を利用するIPS(In-Plane Switching)モードに対応した構成を有していてもよい。横電界を利用する表示モードでは、例えば第1基板SUB1に画素電極PE及び共通電極CEの双方が備えられた構成が適用可能である。又は、液晶表示パネルPNLは、TN(Twisted Nematic)モード、OCB(Optically Compensated Bend)モード、VA(Vertical Aligned)モード等の主として基板主面間に生じる縦電界を利用するモードに対応した構成を有していてもよい。縦電界を利用する表示モードでは、例えば第1基板SUB1に画素電極PEが備えられ、第2基板SUB2に共通電極CEが備えられた構成が適用可能である。なお、ここでの基板主面とは、互いに直交する第1方向Xと第2方向Yとで規定されるX−Y平面と平行な面である。
ここでは、第1方向X及び第2方向Yは、互いに直交しているが、90°以外の角度で交差していてもよい。第3方向Zは、第1方向X及び第2方向Yのそれぞれと互いに直交している。第3方向Zは、液晶表示パネルPNLの厚み方向に相当する。
以下の説明において、第1基板SUB1から第2基板SUB2に向かう方向を上方(あるいは、単に上)とし、第2基板SUB2から第1基板SUB1に向かう方向を下方(あるいは、単に下)とする。第2基板SUB2から第1基板SUB1に向かって見ることを平面視という。また、「第1部材の上方の第2部材」及び「第1部材の下方の第2部材」とした場合、第2部材は、第1部材に接していてもよく、又は第1部材から離れて位置していてもよい。後者の場合、第1部材と第2部材との間に、第3の部材が介在していてもよい。一方、「第1部材の上の第2部材」及び「第1部材の下の第2部材」とした場合、第2部材は第1部材に接している。
本実施形態において、第1基板SUB1をアレイ基板と、第2基板SUB2を対向基板と、それぞれ言い換えることができる。この液晶表示パネルPNLは、バックライトユニットBLからの光を選択的に透過することで画像を表示する透過表示機能を備えた透過型の液晶表示パネルである。なお、液晶表示パネルPNLは、透過表示機能に加えて、外光を選択的に反射することで画像を表示する反射表示機能を備えた半透過型の液晶表示パネルであってもよい。
バックライトユニットBLは、第1基板SUB1の背面側に配置されている。このようなバックライトユニットBLとしては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したもの等が適用可能であり、詳細な構造については説明を省略する。なお、液晶表示パネルPNLが反射表示機能のみを備えた反射型である場合には、バックライトユニットBLは省略される。
カバー部材CGは、液晶表示パネルPNLの外側に位置し、第2基板SUB2に対向している。この例では、液晶表示装置DSPの入力面ISはカバー部材CGの表面である。液晶表示装置DSPは入力面ISに指等が接触又は接近した個所の位置情報を検出することができる。X−Y平面視において、カバー部材CGの寸法は、第2基板SUB2の寸法や、第1基板SUB1の寸法より大きい。第2方向Yにおいて、カバー部材CGは、第2基板SUB2や、第1基板SUB1より長い。カバー部材CGは、例えばガラス基板で形成されている。この場合、カバー部材CGはカバーガラスと称され場合がある。又は、カバー部材CGは、樹脂基板などの光透過性を有する基板を利用して形成することができる。
第1光学素子OD1は、第1絶縁基板10とバックライトユニットBLとの間に配置されている。第1光学素子OD1は、接着剤AD1により第1絶縁基板10に貼り付けられている。第2光学素子OD2は、液晶表示パネルPNLとカバー部材CGとの間に位置している。第2光学素子OD2は、接着剤AD2により第2絶縁基板20及び検出部Dに貼り付けられている。第1光学素子OD1及び第2光学素子OD2は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいてもよい。第1光学素子OD1に含まれる偏光板の吸収軸は、第2光学素子OD2に含まれる偏光板の吸収軸と互いに交差している。例えば、上記偏光板の吸収軸同士は互いに直交している。
第2光学素子OD2における帯電を防止するため、第2光学素子OD2と接着剤AD2との間には、帯電防止層ASが設けられている。但し、帯電防止層ASは必要に応じて液晶表示装置DSPに設けられていればよい。
カバー部材CGは、接着層ALにより第2光学素子OD2に接合されている。例えば、接着層ALは、カバー部材CG側又は第2光学素子OD2側に光学弾性樹脂(SVR:Super View Resin)を塗布し、光学弾性樹脂を挟むようにカバー部材CGと第2光学素子OD2とを貼り合わせることにより光学弾性樹脂膜を形成し、光学弾性樹脂膜を硬化し、形成されている。
検出部Dは、共通電極CEと第2光学素子OD2(偏光板)との間に位置している。この実施形態において、検出部Dは、第2絶縁基板20の第2光学素子OD2と対向する側の面の上方に設けられている。このため、検出部Dは、第2絶縁基板20に接していてもよく、又は第2絶縁基板20から離れて位置していてもよい。後者の場合、第2絶縁基板20と検出部Dとの間には、図示しない絶縁膜等の部材が介在している。この例では、検出部Dと第2絶縁基板20との間には絶縁膜が介在している。検出部Dは、第2方向Yに延在した検出電極Rxなどを有している。なお、検出部Dは、帯電防止層ASに蓄積された電荷を外部へ逃がす機能も有している。
複数の共通電極CE、及び検出部Dは、静電容量型のセンサSEを形成している。共通電極CEは、表示用の電極として機能するとともに、センシング用の駆動電極として機能する。
駆動IC 1は、液晶表示パネルPNLの第1基板SUB1上に搭載されている。フレキシブル基板3は、制御モジュールCMに接続されている。フレキシブル基板3は、第1分岐部3a、及び第2分岐部3bを有している。第1分岐部3aは液晶表示パネルPNLに接続されている。第2分岐部3bは検出部Dに接続されている。駆動IC 2は、フレキシブル基板3上に搭載されている。
駆動IC 1及び駆動IC 2は、フレキシブル基板3等を介して接続されている。なお、制御モジュールCM、液晶表示パネルPNL、及び検出部Dを相互に接続する手段は、種々変形可能である。例えば、フレキシブル基板3の替わりに、第1フレキシブル基板、及び第2フレキシブル基板の独立した2個のフレキシブル基板を利用してもよい。この場合、第1フレキシブル基板にて制御モジュールCMと液晶表示パネルPNLとを接続し、第2フレキシブル基板にて制御モジュールCMと検出部Dとを接続することができる。駆動IC 2の配置に関して例示的に示すと、駆動IC 2は、第1及び第2フレキシブル基板の何れか1個のフレキシブル基板上に搭載することができる。
制御モジュールCM、駆動IC 1及び駆動IC 2は、センサSEを制御するための制御部として機能する。制御モジュールCMをアプリケーションプロセッサと言い換えることができる。駆動IC 2は、センサSEの駆動時期を知らせるタイミング信号を駆動IC 1に与えることができる。又は、駆動IC 1は、後述する共通電極CEの駆動時期を知らせるタイミング信号を駆動IC 2に与えることができる。又は、制御モジュールCMは、駆動IC 1及び駆動IC 2のそれぞれにタイミング信号を与えることができる。上記タイミング信号により、駆動IC 1の駆動と、駆動IC 2の駆動との同期化を図ることができる。
なお、制御モジュールCMは、バックライトユニットBLに接続され、バックライトユニットBLの駆動を制御する。
図2は、図1に示した液晶表示装置DSPの構成を示す他の断面図である。なお、図1ではY−Z平面に平行な断面を示したが、図2では、X−Z平面に平行な断面を示している。
図2に示すように、共通電極CEは、第1方向Xに延在している。検出電極Rxは、第2方向Yに延在し、共通電極CEと交差している。
図3は、図1に示した液晶表示装置DSPの基本構成及び等価回路を示す図である。
図3に示すように、液晶表示パネルPNLは、表示領域DAの外側の非表示領域NDAに位置した走査線駆動回路GDを備えている。駆動IC 1も非表示領域NDAに位置している。本実施形態において、駆動IC 1は、信号線駆動回路SD及び共通電極駆動回路CDを備えている。なお、駆動IC 1は、信号線駆動回路SD及び共通電極駆動回路CDの少なくとも一部を備えていてもよい。非表示領域NDAの形状は、表示領域DAを囲む額縁状であり、矩形枠状である。
液晶表示パネルPNLは、表示領域DAにおいて、複数の画素PXを備えている。複数の画素PXは、第1方向X及び第2方向Yにマトリクス状に設けられ、m×n個配置されている(但し、m及びnは正の整数である)。また、液晶表示パネルPNLは、表示領域DAにおいて、n本の走査線G(G1〜Gn)、m本の信号線S(S1〜Sm)、共通電極CEなどを備えている。
走査線Gは、第1方向Xに略直線的に延出し、表示領域DAの外側に引き出され、走査線駆動回路GDに接続されている。また、走査線Gは、第2方向Yに間隔を置いて並べられている。信号線Sは、第2方向Yに略直線的に延出し、表示領域DAの外側に引き出され、信号線駆動回路SDに接続されている。また、信号線Sは、第1方向Xに間隔を置いて並べられ、走査線Gと交差している。共通電極CEは、少なくとも表示領域DA内に設けられ、共通電極駆動回路CDに電気的に接続されている。共通電極CEは、それぞれ複数の画素PXで共用されている。
本実施形態において、第1方向Xに並んだ3個の画素PXは、赤色画素、緑色画素及び青色画素であり、1個の主画素を構成している。第2方向Yにおける画素PXのピッチは、等ピッチであり、例えば50乃至150μm程度である。一方、第1方向Xにおける画素PXのピッチは、等ピッチであり、例えば第2方向Yにおける画素PXのピッチの3分の1である。
図4は、図3に示した画素PXを示す等価回路図である。
図4に示すように、各画素PXは、画素スイッチング素子PSW、画素電極PE、共通電極CE、液晶層LC等を備えている。画素スイッチング素子PSWは、例えば薄膜トランジスタで形成されている。画素電極PEは、画素スイッチング素子PSWに電気的に接続されている。画素電極PEは、共通電極CEと対向している。共通電極CE、絶縁膜(上述した絶縁膜IF)及び画素電極PEは、保持容量CSを形成している。
図5は、図1及び2に示した第1基板SUB1の一部を拡大して示す平面図であり、走査線G、信号線S、画素スイッチング素子PSW、第2電極E2、コンタクトホールCH及び画素電極PEを示す図である。なお、図5では、説明に必要な構成のみを図示しており、共通電極CEなどの図示を省略している。
図5に示すように、複数の走査線Gは、第1方向Xに延出し、直線状に形成されている。なお、走査線Gは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。複数の信号線Sは、概ね第2方向Yに延出し、その一部が屈曲している。図示した例では、隣合う2本の走査線Gの間においては、信号線Sは、第1方向X及び第2方向Yとは異なる方向に延出している。なお、信号線Sは、第2方向Yに沿った直線状に形成されていてもよい。図中において、画素PXは、隣合う2本の走査線Gと、隣合う2本の信号線Sによって区画される領域に相当する。
画素スイッチング素子PSWの詳細については後述する。第2電極E2は、画素スイッチング素子PSWと電気的に接続されている。画素電極PEは、図中に破線で示したように、各画素PXに配置されている。画素電極PEは、第2電極E2と電気的に接続されている。図示した例では、画素電極PEは、2本の帯状電極EAを有している。帯状電極EAは、第1方向に隣合う信号線Sの部分と略平行に延出している。平面視において、コンタクトホールCHは、第2電極E2と画素電極PEとの両方に重ねられている。コンタクトホールCHは、画素電極PEを第2電極E2に電気的に接続するために利用される。
図6は、上記第1基板SUB1の一部を拡大して示す他の平面図であり、配線群SH、開口O、走査線G、信号線S、画素スイッチング素子PSW、第2電極E2及びコンタクトホールCHを示す図である。なお、図6では、説明に必要な構成のみを図示しており、共通電極CEなどの図示を省略している。
図6に示すように、第1基板SUB1は、配線群SHを備えている。配線群SHは、第2方向Yに並べられ、互いに電気的に絶縁された複数の配線部SHaを備えている。配線部SHaは、複数の第1配線SHa1と、複数の第2配線SHa2とが一体となって形成されている。
第1配線SHa1は、平面視において、走査線Gに沿って延在し、走査線Gに重なっている。本実施形態において、第1配線SHa1は、帯状に形成され、走査線G、第1方向Xに並ぶ複数の画素スイッチング素子PSW及び第1方向Xに並ぶ複数の第2電極E2と重なっている。
第1配線SHa1は、複数の開口Oを有している。開口Oは、コンタクトホールCHに一対一の関係で設けられている。各開口Oは、対応するコンタクトホールCHを取り囲み、画素電極PEと第2電極E2との電気的な接続に寄与している。
第2配線SHa2は、平面視において、信号線Sに沿って延在し、信号線Sに重なっている。平面視において、第2配線SHa2は、図5に示した画素電極PEに距離を置いている。また、第2配線SHa2は、信号線Sの少なくとも一部を遮り隠している。ここでは、表示領域DAにおいて、第2方向Yに並ぶ複数の第2配線SHa2は、これらの隙間を除き、信号線Sを遮り隠している。
図7は、上記第1基板SUB1を示す他の平面図であり、第1絶縁基板10、複数の共通電極CE、配線群SH、複数のリード線LCE及び共通電極駆動回路CDを示す図である。
図7に示すように、複数の共通電極CEは、それぞれ帯状に形成され、第1方向Xに延在し、第2方向Yに間隔を置いて並べられている。本実施形態において、共通電極CEは表示領域DA内に形成されているが、これに限定されるものではなく、共通電極CEの一部は非表示領域NDAまで延出して形成されていてもよい。
配線部SHaは、共通電極CEに一対一の関係で設けられている。各配線部SHaは、対応する共通電極CEのみに重ねられ、上記対応する共通電極CEのみに電気的に接続されている。なお、配線部SHaは、複数の共通電極CEに跨いで設けられていなければよい。このため、例えば、第2方向Yに隣合う複数の配線部SHaが、単個の共通電極CEに重ねられていてもよい。また、開口Oは、配線部SHaにだけではなく共通電極CEにも形成され、画素電極PEと第2電極E2との電気的な接続に寄与している。
複数のリード線LCEは、非表示領域NDAに位置し、共通電極CEを共通電極駆動回路CDに電気的に接続している。ここでは、リード線LCEは、共通電極CEと一対一で接続されている。リード線LCEは、共通電極CEと同様にITO、IZO、ZnOなどの透明な導電材料によって形成してもよいが、透明な導電材料の替わりに金属で形成してもよい。又は、リード線LCEは、配線部SHaと一対一で接続されていてもよい。この場合、リード線LCEと配線部SHaとを金属材料などの同一の導電材料で形成してもよい。
ここで、非表示領域NDAのうち、表示領域DAの左側を第1領域A1(第2方向Yに延在した帯状の領域)、表示領域DAの右側を第2領域A2(第2方向Yに延在した帯状の領域)、表示領域DAの下側を第3領域A3(第1方向Xに延在した帯状の領域)、表示領域DAの上側を第4領域A4(第1方向Xに延在した帯状の領域)とする。例えば、共通電極駆動回路CDは上記第1分岐部3aが位置する第3領域A3に配置され、リード線LCEは第1領域A1及び第3領域A3を延在している。
図8は、図5の線VIII−VIIIに沿った液晶表示パネルPNLを示す断面図である。なお、図8では、説明に必要な構成のみを図示しており、接着剤AD1,AD2などの図示を省略している。
図8に示すように、第1基板SUB1は、第1絶縁基板10、絶縁層11,12,13,14,15、絶縁膜IF、信号線S、カラーフィルタ層CF、共通電極CE、画素電極PE、第2配線SHa2、配向膜AL1などを備えている。
第1絶縁基板10は、透明であり、一例ではホウケイ酸ガラス等のガラス製であるが、プラスチック等の樹脂製であってもよい。絶縁層11〜15及び絶縁膜IFは、いずれも透明である。絶縁層11〜14及び絶縁膜IFは、無機絶縁層であり、一例では、窒化ケイ素製あるいは酸化ケイ素製である。絶縁層15は、有機絶縁層であり、一例ではアクリル樹脂などの樹脂製である。絶縁層11は、第1絶縁基板10の上に位置している。絶縁層12は、絶縁層11の上に位置している。絶縁層13は、絶縁層12の上に位置している。絶縁層14は、絶縁層13の上に位置している。
信号線Sは、絶縁層14の上に位置している。
カラーフィルタ層CFは、絶縁層14の上に位置している。カラーフィルタ層CFは、一例では、赤色のカラーフィルタCF1、緑色のカラーフィルタCF2、及び、青色のカラーフィルタCF3を含んでいる。カラーフィルタCF1は、赤色に着色された樹脂製であり、赤色の画素に配置される。カラーフィルタCF2は、緑色に着色された樹脂製であり、緑色の画素に配置される。カラーフィルタCF3は、青色に着色された樹脂製であり、青色の画素に配置される。カラーフィルタCF1とカラーフィルタCF2との隣接部分、及びカラーフィルタCF2とカラーフィルタCF3との隣接部分は、それぞれ別々の信号線Sの上に位置している。
絶縁層15は、カラーフィルタ層CFの上に位置している。
共通電極CEは、絶縁層15の上に位置している。共通電極CEは、複数の画素にわたって延在している。図示した例では、共通電極CEは、信号線Sの直上で途切れることなく、カラーフィルタCF1〜CF3の直上に延在している。
絶縁膜IFは、共通電極CEの上に位置している。
第2配線SHa2(配線群SH)は、信号線Sの直上において、共通電極CEに接触している。図示した例では、第2配線SHa2は、共通電極CEの上に位置している。第2配線SHa2は、一例では、アルミニウム等の金属材料を利用して形成されている。図示した例のように、第2配線SHa2(配線群SH)と共通電極CEとが接触することで、共通電極CEを低抵抗化することができ得る。
画素電極PEは、絶縁膜IFの上に位置している。画素電極PEは、各画素に配置されている。画素電極PEは、第2配線SHa2に間隔を置いて位置している。
配向膜AL1は、絶縁膜IF、及び画素電極PEを覆っている。
液晶層LCは、第1基板SUB1の上に位置している。液晶層LCは、正の誘電率異方性を有するポジ型の液晶材料で形成されていてもよいし、負の誘電率異方性を有するネガ型の液晶材料で形成されていてもよい。
第2基板SUB2は、液晶層LCの上に位置している。第2基板SUB2は、第2絶縁基板20、配向膜AL2などを備えている。
第2絶縁基板20は、透明であり、一例ではホウケイ酸ガラス等のガラス製であるが、プラスチック等の樹脂製であってもよい。配向膜AL2は、第2絶縁基板20の下に形成されている。
図9は、図5の線IX−IXに沿った液晶表示パネルPNLを示す他の断面図である。ここでは、主に図8に示した断面図とは異なる部分について説明する。なお、図9においても、説明に必要な構成のみを図示しており、接着剤AD1,AD2などの図示を省略している。
図9に示すように、第1基板SUB1は、画素スイッチング素子PSWを備えている。画素スイッチング素子PSWは、半導体層SC、ゲート電極GEなどを備えている。半導体層SCは、絶縁層12と絶縁層13との間に位置している。半導体層SCは、多結晶シリコンで形成されているが、アモルファスシリコン、酸化物半導体などによって形成されていてもよい。
走査線Gの一部である2つのゲート電極GEは、絶縁層13と絶縁層14との間に位置している。走査線Gは、金属材料として、例えばモリブデンタングステン合金で形成されている。第1電極E1及び第2電極E2は、絶縁層14と絶縁層15との間に位置している。第1電極E1は、信号線Sと一体に形成されている。第1電極E1(信号線S)及び第2電極E2は、金属材料で形成されている。第1電極E1(信号線S)及び第2電極E2は、一例では、チタン、アルミニウム、及びチタンの順に積層した金属製である。
第1電極E1は、絶縁層13,14に形成されたコンタクトホールを通って半導体層SCの第1領域に接触している。第2電極E2は、絶縁層13,14に形成された他のコンタクトホールを通って半導体層SCの第2領域に接触している。第1電極E1がソース電極として機能し、第2電極E2がドレイン電極として機能する場合、第1領域がソース領域として機能し、第2領域がドレイン領域として機能する。又は、第1電極E1がドレイン電極として機能し、第2電極E2がソース電極として機能する場合、第1領域がドレイン領域として機能し、第2領域がソース領域として機能する。
本実施形態に係る画素スイッチング素子PSWは、トップゲート型の薄膜トランジスタで形成されている。しかし、画素スイッチング素子PSWは、ボトムゲート型の薄膜トランジスタで形成されていてもよい。
画素電極PEは、カラーフィルタCF2及び絶縁層15に形成されたコンタクトホールCHを通り、第2電極E2に接触している。
上記のような第1基板SUB1は、各色の画素毎に、画素電極PEと、カラーフィルタCF1〜CF3のいずれかと、を備えている。また、画素電極PEとカラーフィルタCF1〜CF3との間に液晶層LCが介在せず、画素電極PEとカラーフィルタCF1〜CF3とが接近して配置される。このため、混色を防止することが可能となる。
図10は、図8に示した第1基板SUB1の一部を示す拡大断面図である。
図10に示すように、第2配線SHa2(配線群SH)は、積層導電層で形成されている。第2配線SHa2は、第1導電層L1と、第2導電層L2と、第3導電層L3と、を備えている。
第1導電層L1は、アルミニウムを含む材料で形成されている。本実施形態において、第1導電層L1は、アルミニウムで形成されているが、アルミニウム合金で形成されていてもよい。第1導電層L1において、中央L1aの酸素濃度より側壁L1bの酸素濃度の方が高い。側壁L1bは酸化膜で形成されている。言い換えると、側壁L1bは不動態膜で形成されている。
第2導電層L2は、第1導電層L1の上に設けられている。ここでは、第2導電層L2は、第1導電層L1の上に設けられている。第2導電層L2は、第1導電層L1を形成する材料と異なる導電材料で形成されている。本実施形態において、第2導電層L2は、アルミニウム窒化物で形成されているが、アルミニウム合金窒化物などで形成されていてもよい。第2導電層L2は、第1導電層L1の可視光吸収率より高い可視光吸収率を有している。第2導電層L2において、中央L2aの酸素濃度より側壁L2bの酸素濃度の方が高い。側壁L2bは酸化膜で形成されている。言い換えると、側壁L2bは不動態膜で形成されている。
第3導電層L3は、第2導電層L2の上に設けられている。第3導電層L3は、透明な導電材料で形成されている。又は、第3導電層L3は、導電性を有する酸化物で形成されている。本実施形態において、第3導電層L3は、インジウムガリウム酸化物(Indium Gallium Oxide:IGO)で形成されている。
平面視において、第1導電層L1、第2導電層L2、及び第3導電層L3は、重ねられ、形状及びサイズに関して概ね揃っている。
上記のような第2配線SHa2(配線群SH)を形成する際、共通電極CE上に、アルミニウムからなる第1導電膜、アルミニウム窒化物からなる第2導電膜、IGOからなる第3導電膜を順に成膜し、第3導電膜上にレジストマスクを形成する。上記レジストマスクは、第2配線SHa2(配線群SH)に対応した形状のパターンを有している。その後、真空の環境下(減圧された環境下)にて、レジストマスクを用い、塩素などのガスにより配線をドライ加工し、酸素プラズマ処理でレジストマスクをアッシャ除去する。
これにより、第2配線SHa2(配線群SH)が形成される。なお、上記のように、酸素プラズマ処理により、アッシングすることができるが、同一処理工程において、第1導電層L1の側面や、第2導電層L2の側面は、表面処理される。すなわち、酸素プラズマ処理により、側壁L1b及び側壁L2bは酸化処理されるものである。なお、上記開口Oを形成する第1及び第2導電層L1,L2の内周壁部も酸化処理される。
また、上記の例では、上記第1乃至第3導電膜のエッチングと、上記酸化処理とを、同一の工程で行ったが、別々の工程で行ってもよい。例えば、大気圧の環境下にて、上記第1乃至第3導電膜をウエットエッチングした後、酸素プラズマ処理を行い、側壁L1b及び側壁L2bを酸化処理してもよい。この場合、酸化処理のための酸素プラズマ処理は、真空の環境下(減圧された環境下)で行った方が望ましい。但し、酸素プラズマ処理は、大気中で行ってもよく、この場合も、上記酸化処理を行うことができる。
さらにまた、酸化処理として、陽極酸化処理を利用することも可能である。
上記のように構成される配線群SHは、表示領域DAに位置しているが、第1導電層L1の上に配置された第2導電層L2を有している。上方への配線群SHの光反射率を低くすることができるため、配線群SHを視認させ難くすることができる。配線群SH(配線部SHa)は上記走査線G及び信号線Sに沿って延在し、走査線G及び信号線Sと対向している。配線群SHは、走査線G及び信号線Sによる光反射を抑制することができる。
これにより、例えば、高いコントラスト比を得ることができる。又は、第2基板SUB2をブラックマトリクスと称される遮光層無しに形成したり、上記遮光層の設置面積を低減したり、することができる。上記遮光層とは、表示領域DAに位置し、カラーフィルタCF1〜CF3の境界に沿って延在するものである。このため、開口率の低下を抑制することが可能となる。
配線群SHの側壁などには、酸化処理により、不動態を形成している。このため、電食の生じ難い配線群SHを得ることができる。
配線群SHの表面全体が酸化物で形成され、配線群SHは、水分に侵され難くなる。このため、配線群SHと同一の製造工程において、非表示領域NDAのパッドなどを形成してもよい。腐食し難いパッドを得ることができる。
第2配線SHa2の幅W2は、特定されるものではないが、信号線Sの幅W1と同等以上であってもよい。なお、ここでの幅とは、第1方向Xの長さに相当する。このような幅の関係を満足しつつ、平面視において、複数の第2配線SHa2は、信号線Sのほぼ全体と重なっている。なお、平面視において、複数の第1配線SHa1は、走査線Gの全体と重なっている。そして、信号線Sの側面での反射を抑制するためには、幅W2は、幅W1よりも大きいことが望ましい。
さらに、本実施形態に係る第2配線SHa2(配線群SH)は、第1導電層L1及び第2導電層L2だけではなく第3導電層L3も備えている。例えば、第3導電層L3の屈折率は約1.5〜2.0である。第3導電層L3の作用により、反射光の干渉効果を得ることができる。
反射光の干渉現象は、第3導電層L3の表面で反射した第1反射光と、第3導電層L3に侵入し第2導電層L2の表面で反射され上記第3導電層L3の表面から出射した第2反射光と、が互いに干渉を起こすことにより発生する。このため、上記第1反射光と上記第2反射光との位相差が0.5波長であれば両者は打ち消し合い、反射光強度が低下する効果が得られる。上記の観点から、第2配線SHa2(配線群SH)は、第3導電層L3を備えていた方が望ましく、これにより、表示品位の低下を抑制することができる。
図11は、液晶表示装置DSPの一部を示す平面図であり、第1絶縁基板10、第2絶縁基板20、検出部D及びフレキシブル基板3の第2分岐部3bを示す図である。なお、図11では、検出部Dなどを平面視にて示している。
図11に示すように、検出部Dは、複数の検出電極Rx、複数のダミー部DU及び複数のリード線LRを備えている。複数の検出電極Rxは、それぞれ帯状に形成され、第2方向Yに延在し、第1方向Xに間隔を置いて並んでいる。検出電極Rxは、例えば、共通電極CEと静電容量結合することができる。
本実施形態において、検出電極Rxは、複数の検出線LBと、リード線LRに接続された接続線C1と、他の接続線C2と、を有している。接続線C1は第3領域A3に位置し、接続線C2は第4領域A4に位置している。検出線LBは、表示領域DAにおいて概ね第2方向Yに延在し、第3領域A3において接続線C1に接続され、第4領域A4において接続線C2に接続されている。図示した例では、検出線LBの各々は、波形(より具体的には三角波形)に形成されている。これらの検出線LBは、第1方向Xに略等間隔に並んでいる。各検出電極Rxは4本の検出線LBを有している。
リード線LRは、非表示領域NDAに位置し、検出電極Rxを第2分岐部3bに電気的に接続している。ここでは、リード線LRは、検出電極Rxと一対一で電気的に接続されている。ここでは、リード線LRは第3領域A3を延在している。
ダミー部DUは、隣合う検出電極Rxの間などに配置されている。ダミー部DUは、少なくとも検出電極Rxから外れた表示領域DAの全体に形成した方が望ましい。ダミー電極DRは、検出線LBと、平行、且つ略等間隔に配置された複数のダミー線で形成されている。例えば、ダミー線は、第1方向Xに並べられ、第2方向Yに延出し、波形(より具体的には三角波形)に形成され、複数に分断されている。ダミー線は、リード線LRなどの配線には接続されず、電気的にフローティング状態にある。
ダミー電極DRは、物体の接触あるいは接近の検出には寄与しない。そのため、ダミー電極DRは、物体を検出するとの観点からは設けなくもよい。しかし、ダミー電極DRを設けないと、液晶表示パネルPNLの画面が光学的に不均一となる恐れがある。そのため、ダミー電極DRを設けることが好ましい。
これにより、表示領域DAでの細線(検出線LB、ダミー線)の密度のばらつきを一層低減することができるため、細線のパターンを一層視認させ難くすることができる。なお、ダミー電極DR(ダミー線)は必要に応じて設けられていればよい。
上記のように、本実施形態では、検出電極Rx及びダミー電極DRの構成を例示的に示したものであり、検出電極Rx等の構成は種々変形可能である。例えば、検出電極Rxに関しては、検出線LBの形状の変形、検出線LBの本数の増減等が可能である。検出電極Rx及びダミー電極DRは、それぞれメッシュ状に形成されていてもよい。
この実施形態において、検出電極Rx(検出線LB及び接続線C1,C2)、ダミー電極DR(ダミー線)及びリード線LRは、導電材料としての金属材料で形成されている。上記のように金属を利用することにより、検出電極Rxの電気抵抗値を低くすることができるため、検出に要する時間を短縮することができる点で望ましい。また、検出電極Rxに金属材料を利用することは、液晶表示パネルPNLの大型化及び高精細化に対して有利になる。
また、本実施形態において、検出線LB及びダミー線の太さ(幅)は、同一である。但し、図11では、検出線LBと、ダミー線とを視覚的に識別するため、各線の太さを異ならせている。
図12は、図11に示した第2基板SUB2の一部を示す拡大断面図である。ここで、上記の検出線LB、接続線C1,C2、ダミー線、及びリード線LRは、同一工程にて同時に形成される。このため、検出線LB、接続線C1,C2、ダミー線、及びリード線LRは、同様に構成されている。ここでは、検出線LB、接続線C1,C2、ダミー線、及びリード線LRを代表して、検出線LBについて説明する。
図12に示すように、検出線LBは、第2絶縁基板20の上方に形成されている。本実施形態において、検出線LBは、第2絶縁基板20の上に形成されている。検出線LBは、製造方法及び構成に関して、上述した配線群SHと同様である。検出線LBは、積層導電層で形成されている。検出線LBは、第1導電層L11と、第2導電層L12と、第3導電層L13と、を備えている。
第1導電層L11は、第2絶縁基板20の上にアルミニウムを含む材料で形成されている。本実施形態において、第1導電層L11は、アルミニウムで形成されているが、アルミニウム合金で形成されていてもよい。第1導電層L11において、中央L11aの酸素濃度より側壁L11bの酸素濃度の方が高い。側壁L11bは酸化膜(不動態膜)で形成されている。
第2導電層L12は、第1導電層L11の上に設けられている。ここでは、第2導電層L12は、第1導電層L11の上に設けられている。第2導電層L12は、第1導電層L11を形成する材料と異なる導電材料で形成されている。本実施形態において、第2導電層L12は、アルミニウム窒化物で形成されているが、アルミニウム合金窒化物などで形成されていてもよい。第2導電層L12は、第1導電層L11の可視光吸収率より高い可視光吸収率を有している。第2導電層L12において、中央L12aの酸素濃度より側壁L12bの酸素濃度の方が高い。側壁L12bは酸化膜(不動態膜)で形成されている。
第3導電層L13は、第2導電層L12の上に設けられている。第3導電層L13は、透明な導電材料で形成されている。又は、第3導電層L13は、導電性を有する酸化物で形成されている。本実施形態において、第3導電層L13は、IGOで形成されている。
平面視において、第1導電層L11、第2導電層L12、及び第3導電層L13は、重ねられ、形状及びサイズに関して概ね揃っている。
上記のように構成される検出線LBは、表示領域DAに位置しているが、第1導電層L11の上に配置された第2導電層L12を有している。上方への検出線LBの光反射率を低くすることができる。これにより、例えば、高いコントラスト比を得ることができる。
検出線LBの側壁などには、酸化処理により、不動態を形成している。このため、電食の生じ難い検出線LBを得ることができる。
検出線LBの表面全体が酸化物で形成され、検出線LBは、水分に侵され難くなる。腐食し難い検出線LBを得ることができる。上記のことから、例えば、検出線LBと同一の製造工程において、第2分岐部3bに接続するためのパッドなどを形成してもよい。
さらに、本実施形態に係る検出線LBは、第1導電層L11及び第2導電層L12だけではなく第3導電層L13も備えている。例えば、第3導電層L3の屈折率は約1.5〜2.0である。第3導電層L13の作用により、反射光の干渉効果を得ることができる。検出線LBにおける反射光強度が低下する効果が得られる。上記の観点から、検出線LBは、第3導電層L13を備えていた方が望ましく、これにより、表示品位の低下を抑制することができる。
次に、上記したFFSモードの液晶表示装置DSPにおいて画像を表示する表示駆動時の動作について説明する。
まず、液晶層LCに電圧が印加されていないオフ状態について説明する。オフ状態は、画素電極PEと共通電極CEとの間に電位差が形成されていない状態に相当する。このようなオフ状態では、液晶層LCに含まれる液晶分子は、第1基板SUB1及び第2基板SUB2のそれぞれの配向膜の配向規制力によりX−Y平面内において一方向に初期配向している。バックライトユニットBLからの光の一部は、第1光学素子OD1の偏光板を透過し、液晶表示パネルPNLに入射する。液晶表示パネルPNLに入射した光は、上記偏光板の吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、オフ状態の液晶表示パネルPNLを通過した際にほとんど変化しない。このため、液晶表示パネルPNLを透過した直線偏光のほとんどが、第2光学素子OD2の偏光板によって吸収される(黒表示)。このようにオフ状態で液晶表示パネルPNLが黒表示となるモードをノーマリーブラックモードという。
続いて、液晶層LCに電圧が印加されたオン状態について説明する。オン状態は、画素電極PEと共通電極CEとの間に電位差が形成された状態に相当する。つまり、共通電極CEに対しては共通電極駆動回路CDからコモン駆動信号(コモン電圧)が供給される。その一方で、画素電極PEには、コモン電圧に対して電位差を形成するような画像信号(例えば、映像信号)が供給される。これにより、オン状態では、画素電極PEと共通電極CEとの間にフリンジ電界が形成される。
このようなオン状態では、液晶分子は、X−Y平面内において、初期配向方向とは異なる方位に配向する。オン状態では、第1光学素子OD1の偏光板の吸収軸と直交する直線偏光は、液晶表示パネルPNLに入射し、その偏光状態は、液晶層LCを通過する際に液晶分子の配向状態に応じて変化する。このため、オン状態においては、液晶層LCを通過した少なくとも一部の光は、第2光学素子OD2の偏光板を透過する(白表示)。
次に、上記した液晶表示装置DSPの入力面ISへの導体の接触あるいは接近を検出するためのセンシングを行うセンシング駆動時の動作について説明する。すなわち、液晶表示装置DSPの駆動IC 1,2及び制御モジュールCMで形成される制御部は、第1モード及び第2モードの一方に切替えて複数の共通電極CE、及び複数の検出電極Rxの駆動を制御し、センシングを行う。なお、第1モードは自己容量(Self-Capacitive Sensing)モードと、第2モードは相互容量(Mutual-Capacitive Sensing)モードと、それぞれ称される場合がある。
〈第1モード〉
始めに、検出部Dにて第1入力位置情報を検出する第1モードについて説明する。第1モードは、入力領域の全体を対象とし、短時間に入力位置を大まかに検出することができる特長を有している。図13は、第1モードによるセンシング方法の一例の原理を説明するための図である。図14は、図13に続く、上記第1モードによるセンシング方法の一例の原理を説明するための図である。
図13に示すように、まず、駆動IC 2は、各々の検出電極Rxに書込み信号Vwを書込む。図14に示すように、その後、駆動IC 2は、検出電極Rxから読取り信号Vrを読取る。ここで、読取り信号Vrは、書込み信号Vwによって検出電極Rxに発生したセンサ信号の変化を示している。
この例では、右から2番目の検出電極Rxに利用者の指が近接し、上記検出電極と指との間に静電容量結合が生じる。右から2番目の検出電極Rxから読取った読取り信号Vrには、他の検出電極Rxから読取った読取り信号Vrより大きな電圧値の変化が生じる。このため、右から2番目の検出電極Rxと対向した領域を入力位置のX座標であると判断することができる。すなわち、検出電極Rxと対向した領域において、指が液晶表示装置DSPの入力面ISに接触又は近接したことを検出することができる。
上述したように、上記第1モードでは、検出部Dを利用して入力位置を大まかに検出することができる。
〈第2モード〉
次に、共通電極CEと、検出部Dとの組合せにて第2入力位置情報を検出する第2モードについて説明する。第2モードは、入力領域の少なくとも一部を対象とし、入力位置のX座標及びY座標を詳細に検出することができる特長を有している。図15は、第2モードによるセンシング方法の一例の原理を説明するための図である。
図15に示すように、共通電極CEと検出電極Rxとの間には容量Ccが存在する。すなわち、検出電極Rxは、共通電極CEと静電容量結合する。この例では、利用者の指が、上から2番目の共通電極CEと右から2番目の検出電極Rxとが交差する位置に近接して存在するものとする。検出電極Rxに利用者の指が近接することによりカップリング容量Cxが生じる。
まず、駆動IC 1は、共通電極CEにパルス状の書込み信号(センサ駆動信号)Vwを書込み、共通電極CEと検出電極Rxとの間にセンサ信号を発生させる。次いで、駆動IC 2は、検出電極Rxからセンサ信号(例えば、検出電極Rxに生じる静電容量)の変化を示す読取り信号Vrを読取る。言い換えると、駆動IC 2は、検出電極Rxのセンサ出力値を検出する。書込み信号Vwが共通電極CEに供給されるタイミングと、各検出電極からの読取り信号Vrと、に基づいて、第2入力位置情報を検出することができる。
上記のように構成された実施形態に係る液晶表示装置DSPによれば、液晶表示装置DSPは、配線群SH、及び検出部Dを備えている。配線群SHの第1配線SHa1及び第2配線SHa2は、第1導電層L1と、第2導電層L2と、第3導電層L3と、を備える積層導電層で形成されている。検出部Dの検出線LB、接続線C1,C2、ダミー線、及びリード線LRは、第1導電層L11と、第2導電層L12と、第3導電層L13と、を備える積層導電層で形成されている。
配線群SHは、少なくとも第1導電層L1及び第2導電層L2を備えている。検出部Dは、少なくとも第1導電層L11及び第2導電層L12を備えている。少なくとも第1導電層L1の側壁L1bや、第1導電層L11の側壁L11bは、それぞれ不動態膜で形成されている。不動態膜は、例えば、酸素プラズマ処理と言う簡便な手法により、形成可能である。このため、表示品位の低下を抑制することができ、電食や腐食の生じ難い配線群SH及び検出部Dを得ることができる。
配線群SHはさらに第3導電層L3を備え、検出部Dはさらに第3導電層L13を備えている。このため、干渉効果により、配線群SHや検出部Dで反射した光の強度を低減することができる。これにより、表示品位の低下を、一層、抑制することができる。
上記のことから、導電層の劣化を抑制することが可能な液晶表示装置DSPを得ることができる。又は、表示品位に優れた液晶表示装置DSPを得ることができる。
本発明の実施形態を説明したが、上記の実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記の新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上記の実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、配線群SH及び検出部Dは、4層以上導電層で形成されていてもよい。ここで、配線群SH及び検出部Dを代表して検出部Dの変形例を挙げる。
図16に示すように、検出線LBの第1導電層L11は、第4導電層L14、第5導電層L15及び第6導電層L16を有する積層構造を有していてもよい。
第4導電層L14は、第2絶縁基板20と第2導電層L12と間に位置している。第4導電層L14は、例えばチタンで形成されている。第4導電層L14において、中央L14aの酸素濃度より側壁L14bの酸素濃度の方が高い。側壁L14bは酸化膜(不動態膜)で形成されている。
第5導電層L15は、第4導電層L14と第2導電層L12と間に位置し、第4導電層L14の上に設けられている。第5導電層L15は、第4導電層L14を形成する材料と異なる導電材料で形成されている。第5導電層L15は、例えばアルミニウム、アルミニウム合金などで形成されている。第5導電層L15において、中央L15aの酸素濃度より側壁L15bの酸素濃度の方が高い。側壁L15bは酸化膜(不動態膜)で形成されている。
第6導電層L16は、第5導電層L15と第2導電層L12と間に位置し、第5導電層L15と第2導電層L12とに接している。第6導電層L16は、第6導電層L16を形成する材料及び第2導電層L12を形成する材料とそれぞれ異なる導電材料で形成されている。第6導電層L16は、例えばチタンで形成されている。第6導電層L16において、中央L16aの酸素濃度より側壁L16bの酸素濃度の方が高い。側壁L16bは酸化膜(不動態膜)で形成されている。
第2導電層L12は、例えば、チタン窒化物や、アルミニウム窒化物で形成されている。第2導電層L12は、第6導電層L16の可視光吸収率より高い可視光吸収率を有している。
図16に示す検出線LBを利用しても、上記実施形態に係る検出線LBを利用した場合と同様の効果を得ることができる。
配線群SHは、第3導電層L3無しに形成されていてもよい。同様に、検出部Dは、第3導電層L13無しに形成されていてもよい。この場合、第2導電層L2,L12の上面に酸化膜が形成されていてもよい。但し、第2導電層L2,L12の上面の導電率が低下する点に留意する必要がある。
また、上述した配線群SH及び検出部D以外の導電部材が、上記積層導電層で形成されていてもよい。
駆動IC 1及び駆動IC 2は、一体に形成されていてもよい。すなわち、駆動IC 1及び駆動IC 2は、単一の駆動ICに集約されていてもよい。この場合、上記単一の駆動ICは、液晶表示パネルPNL、検出部D及び制御モジュールCMに接続され、共通電極CEにコモン駆動信号Vcomを与えたり、共通電極CE、又は検出電極Rxの少なくとも一方に書込み信号を書込んだり、検出電極Rxから読取り信号を読取ったり、できればよい。
上述した制御部は、駆動IC 1,2及び制御モジュールCMに限定されるものではなく、種々変形可能であり、センサSEを制御することができるものであればよい。
上述した実施形態では、表示装置として、センサSEを備える液晶表示装置DSPを例に開示した。しかし、上述した実施形態は、センサSE無しに形成される液晶表示装置DSPに適用可能である。さらに、上述した実施形態は、有機EL(electroluminescent)表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパ型表示装置等、あらゆるフラットパネル型の表示装置に適用可能である。また、上述した実施形態は、中小型の表示装置から大型の表示装置まで、特に限定することなく適用が可能であることは言うまでもない。
DSP…液晶表示装置、PNL…液晶表示パネル、SUB1…第1基板、10…第1絶縁基板、PX…画素、G…走査線、S…信号線、PSW…画素スイッチング素子、CH…コンタクトホール、CE…共通電極、IF…絶縁膜、PE…画素電極、SH…配線群、SHa…配線部、SUB2…第2基板、20…第2絶縁基板、SE…センサ、D…検出部、Rx…検出電極、LB…検出線、C1,C2…接続線、LR…リード線、DR…ダミー電極、L1,L11…第1導電層、L2,L12…第2導電層、L3,L13…第3導電層、L1a,L2a,L11a,L12a,L14a,L15a,L16a…中央、L1b,L2b,L11b,L12b,L14b,L15b,L16b…側壁、1,2…駆動IC、CM…制御モジュール、CD…共通電極駆動回路、DA…表示領域、NDA…非表示領域、X…第1方向、Y…第2方向。

Claims (12)

  1. 積層導電層を備えた表示装置において、
    前記積層導電層は、
    アルミニウムを含む材料で形成された第1導電層と、
    前記第1導電層の上に設けられ、前記第1導電層を形成する材料と異なる材料で形成され、前記第1導電層の可視光吸収率より高い可視光吸収率を有する第2導電層と、を備え、
    前記第1導電層の側壁は、酸化膜で形成されている、
    表示装置。
  2. 前記第2導電層の側壁は、酸化膜で形成されている、
    請求項1に記載の表示装置。
  3. 前記積層導電層は、
    前記第2導電層上に設けられ、透明な導電材料で形成された第3導電層をさらに備える、
    請求項1に記載の表示装置。
  4. 前記第3導電層は、酸化物で形成されている、
    請求項3に記載の表示装置。
  5. 前記第1導電層は、アルミニウム、又はアルミニウム合金で形成されている、
    請求項1に記載の表示装置。
  6. 前記第2導電層は、アルミニウム窒化物で形成されている、
    請求項1に記載の表示装置。
  7. 第1基板と、
    前記第1基板の上方に位置し前記第1基板に対向配置された第2基板と、
    前記第2基板の上方に位置した検出電極と、をさらに備え、
    前記検出電極は、前記積層導電層で形成されている、
    請求項1に記載の表示装置。
  8. 駆動電極と前記駆動電極に対向した画素電極とを有する第1基板と、
    前記第1基板の上方に位置し前記第1基板に対向配置された第2基板と、
    前記第1基板と前記第2基板との間に保持された液晶層と、
    前記第2基板の上方に位置した検出電極と、
    画像を表示する表示駆動時に前記駆動電極にコモン駆動信号を与え、前記画素電極に画像信号を与える駆動部と、
    センシングを行うセンシング駆動時に前記駆動電極にセンサ駆動信号を与え、前記検出電極のセンサ出力値を検出する制御部と、をさらに備え、
    前記検出電極は、前記積層導電層で形成されている、
    請求項1に記載の表示装置。
  9. 第1基板と、
    前記第1基板の上方に位置し前記第1基板に対向配置された第2基板と、
    前記第1基板と前記第2基板との間に保持された液晶層と、をさらに備え、
    前記第1基板は、
    金属で形成された走査線と、
    金属で形成され前記走査線の上方に位置した信号線と、
    前記信号線の上方に位置した配線部と、を備え、
    前記配線部は、前記積層導電層で形成されている、
    請求項1に記載の表示装置。
  10. 前記走査線は、第1方向に延在し、
    前記信号線は、前記第1方向に交差する第2方向に延在し、
    前記配線部は、前記走査線及び前記信号線のそれぞれに沿って延在し、前記走査線及び前記信号線のそれぞれと対向している、
    請求項9に記載の表示装置。
  11. 積層導電層を備えた表示装置において、
    前記積層導電層は、
    アルミニウムを含む材料で形成された第1導電層と、
    前記第1導電層の上に設けられ、前記第1導電層を形成する材料と異なる材料で形成され、前記第1導電層の可視光吸収率より高い可視光吸収率を有する第2導電層と、を備え、
    前記第1導電層において、中央の酸素濃度より側壁の酸素濃度の方が高い、
    表示装置。
  12. 前記第2導電層において、中央の酸素濃度より側壁の酸素濃度の方が高い、
    請求項11に記載の表示装置。
JP2015247453A 2015-12-18 2015-12-18 表示装置 Pending JP2017111386A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015247453A JP2017111386A (ja) 2015-12-18 2015-12-18 表示装置
US15/380,459 US9880431B2 (en) 2015-12-18 2016-12-15 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015247453A JP2017111386A (ja) 2015-12-18 2015-12-18 表示装置

Publications (1)

Publication Number Publication Date
JP2017111386A true JP2017111386A (ja) 2017-06-22

Family

ID=59066255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015247453A Pending JP2017111386A (ja) 2015-12-18 2015-12-18 表示装置

Country Status (2)

Country Link
US (1) US9880431B2 (ja)
JP (1) JP2017111386A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167490A1 (ja) * 2018-03-02 2019-09-06 株式会社ジャパンディスプレイ 表示装置
JP2020112599A (ja) * 2019-01-08 2020-07-27 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485387B1 (ko) * 2016-01-20 2023-01-06 삼성디스플레이 주식회사 표시 장치
KR101913394B1 (ko) * 2016-07-29 2018-10-31 삼성디스플레이 주식회사 표시 장치
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2020187179A (ja) * 2019-05-10 2020-11-19 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630977B1 (en) * 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
KR102067051B1 (ko) * 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US10401996B2 (en) 2014-03-05 2019-09-03 Mitsubishi Electric Corporation Display panel and display apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167490A1 (ja) * 2018-03-02 2019-09-06 株式会社ジャパンディスプレイ 表示装置
JP2019152744A (ja) * 2018-03-02 2019-09-12 株式会社ジャパンディスプレイ 表示装置
JP7019459B2 (ja) 2018-03-02 2022-02-15 株式会社ジャパンディスプレイ 表示装置
JP2020112599A (ja) * 2019-01-08 2020-07-27 株式会社ジャパンディスプレイ 表示装置
JP7166935B2 (ja) 2019-01-08 2022-11-08 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20170176803A1 (en) 2017-06-22
US9880431B2 (en) 2018-01-30

Similar Documents

Publication Publication Date Title
TWI554931B (zh) A display device with a sensor
JP2017111386A (ja) 表示装置
CN106055180B (zh) 带传感器的显示装置
JP6441168B2 (ja) センサ付き表示装置
JP6335112B2 (ja) センサ付き表示装置及びセンサ装置
JP2015215884A (ja) センサ付き表示装置
JP2014211825A (ja) 表示装置
JP7043204B2 (ja) 表示装置
US11841590B2 (en) Display device
JP6117138B2 (ja) センサ付き表示装置
JP2019184636A (ja) 表示装置
US20170249046A1 (en) Liquid crystal display device, wiring substrate, and sensor-equipped display device
JP2017059147A (ja) センサ付き表示装置及びセンサ装置
JP2015176538A (ja) センサ付き表示装置
WO2019208552A1 (ja) 表示装置
JP7083675B2 (ja) 表示装置
JP2019175297A (ja) 表示装置
JP2012073669A (ja) タッチパネル及び画像表示装置
JP6637578B2 (ja) センサ付き表示装置
WO2020071009A1 (ja) 表示装置
JP2020030312A (ja) 表示装置
JP6446492B2 (ja) センサ付き表示装置、表示装置用の駆動回路、及び、表示装置の駆動方法
JP7391736B2 (ja) 表示装置及び半導体基板
JP6917917B2 (ja) 表示装置
WO2022168411A1 (ja) 半導体基板及び電子機器