KR20160012165A - 안정한 고 이동성 ｍｏｔｆｔ 및 그것의 저온 제조 방법 - Google Patents

안정한 고 이동성 ｍｏｔｆｔ 및 그것의 저온 제조 방법 Download PDF

Info

Publication number
KR20160012165A
KR20160012165A KR1020157035554A KR20157035554A KR20160012165A KR 20160012165 A KR20160012165 A KR 20160012165A KR 1020157035554 A KR1020157035554 A KR 1020157035554A KR 20157035554 A KR20157035554 A KR 20157035554A KR 20160012165 A KR20160012165 A KR 20160012165A
Authority
KR
South Korea
Prior art keywords
layer
amorphous
metal oxide
motft
depositing
Prior art date
Application number
KR1020157035554A
Other languages
English (en)
Inventor
찬롱 시에
강 유
팻 풍
위르겐 무솔프
Original Assignee
씨비라이트 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨비라이트 인코퍼레이티드 filed Critical 씨비라이트 인코퍼레이티드
Publication of KR20160012165A publication Critical patent/KR20160012165A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

안정한 고 이동성 비정질 MOTFT를 제조하는 방법은 기판 위에 형성된 게이트, 및 게이트 위에 놓인 게이트 유전층을 가진 기판을 제공하는 단계를 포함한다. 게이트 운반 구조가 게이트 유전층 위에 스퍼터링에 의해 증착된다. 캐리어 운반 구조는 게이트 유전체 부근에 비정질 고 이동성 금속 산화물 층, 및 비정질 고 이동성 금속 산화물 층 위에 증착된 비교적 비활성인 재료의 보호층을 포함하고, 이 두 층은 모두 산소없이 제자리에서 증착된다. 비정질 금속 산화물 층은 40㎠/Vs 보다 큰 이동성, 및 대략 1018㎝-3 내지 대략 5×1019㎝-3 범위의 캐리어 농도를 가진다. 소스/드레인 컨택트는 보호층 상에 배치되고, 그것과 전기적으로 접촉된다.

Description

안정한 고 이동성 ＭＯＴＦＴ 및 그것의 저온 제조 방법{STABLE HIGH MOBILITY MOTFT AND FABRICATION AT LOW TEMPERATURE}
본 발명은 높은 이동성을 가지는 안정한 MOTFT 및 저온 제조 프로세스에 관한 것이다.
현재, 나노결정 또는 비정질(amorphous) 상태에서 비교적 높은 이동성으로 인해 금속 산화물 박막 트렌지스터(MOTET: metal oxide thin film transistor)에 대한 높은 관심이 존재한다. 또한, 다양한 응용에서, 유연한 및/또는 유기물 기판이 사용될 수 있도록 어느 온도 아래에서 고 이동성 TFT를 제조하는 것이 바람직하다. 이러한 TFT 내의 액티브 반도체 층은 비교적 저온(예컨대, 상온)에서 형성/증착되어야 하며, 여전히 비교적 높은 이동성 및 안정성을 가져야 한다.
폴리 규소(Poly-Si)는 이러한 액티브 층에 사용될 수 없다. 폴리 규소 TFT의 고 이동성은 채널 길이에 필적하는 레벨로 입자 크기를 증가시킴으로써 달성된다. 오직 소수의 입자만 채널 영역 내에 존재하는데, 이는 그것의 큰 통계적 변동으로 인해 장치의 불균일(non-uniformity)을 야기한다. 더욱이, 폴리 규소 TFT의 고 이동성은 오직 비교적 높은 온도(전형적으로 500℃ 초과)에서만 달성될 수 있다. 유사한 경향은 CdSe 기반의 TFT에서도 존재하는데, 고 이동성은 액티브 층이 어느 온도 위에서 형성된(또는 후 건조된(post baked)) 때 그리고 입자 크기가 채널 길이와 실질적으로 필적할 때 달성된다. 이와 유사하게, 미정질(microcrystalline) 반도체를 가진 TFT의 특성은, 심지어 하나의 어레이 내의 인접한 장치 간에도, 각각의 TFT 채널 위치에서의 결정성 입자의 크기 및 개수 입자 경계의 변동으로 인해 상이할 수 있다. 예를 들어, 서브 마이크론(sub-micron) 게이트 아래의 도전 영역(conduction area)에서, 각각의 상이한 TFT는 하나 또는 2개의 폴리-실리콘 결정성 입자 내지 수개의 결정성 입자를 포함할 수 있고, 도전 영역 상이한 개수의 결정들은 상이한 특성을 만들 것이다. 상이한 입자들 간의 크기 및 그들의 물리적 특성 또한 상이하다.
현재 표준의 박막 트랜지스터의 채널 길이는, 특히, 휴대용 디스플레이 애플리케이션용으로 대략 5마이크로미터 미만인 것으로 당업계에 공지되어 있다. 본 개시물의 목적을 위해, 용어 "비정질(amorphous)"은 채널 길이를 따라, 현재 표준의 박막 트랜지스터의 채널 길이보다 훨씬 작은, 예컨대, 대략 100 나노미터 미만의 입자 크기를 가지는 물질로 정의된다. 이러한 방식으로, 5×5=25㎛2의 채널 영역 내의 입자의 개수는 103개이고, 상이한 TFT 간의 성능 변동은 실제 애플리케이션에서 무시할 수 있게 된다. 그러므로, 비정질 또는 나노결정 금속 산화물로 이루어진 채널층을 가지는 MOTFT는 매우 많은 수의 입자 경계를 가짐으로써 a-Si TFT와 유사한 균일함을 보장하며, 이는 장치간의 훨씬 더 작은 성능 변동을 야기한다.
비정질 In-Ga-Zn-0를 기초로 하는 전형적인 MOTFT는 15㎠/Vs보다 작은 이동성을 가진다. 그러나, 고품질의 폴리 규소 TFT는 대략 40 내지 100㎠/Vs의 이동성을 가진다. 많은 디스플레이 애플리케이션들이 폴리 규소 TFT가 나타내는 것과 동등하게 우수한 이동성 및 안정성을 요구한다. 그러므로, 이동성을 40㎠/Vs보다 높게 향상시키는 것은 MOTFT를 훨씬 더 매력적으로 만들 것이다. MOTFT에서, 이동성은 채널 층의 볼륨 캐리어 농도에 크게 의존한다. 높은 이동성을 달성하기 위해, 볼륨 캐리어 농도는 1018/cm3 이상이 되어야 한다. 그러나, 볼륨 캐리어 농도가 얼마나 높게 증가될 수 있는지에 대한 제약이 존재한다. 대부분의 애플리케이션에서, 임계 전압(Vth)은 0에 근접하게 하고, 게이트 전압은 20V 보다 작은 범위 내에 있는 것이 바람직하다. 예를 들어, 유기 발광다이오드(OLED) 또는 비유기 LED 용의 TFT 픽셀 드라이버는 전형적으로 0-10V의 바람직한 범위 내에서 동작하고, AMLCD에 대해서는 0-15V 범위에서 동작한다.
게이트 전압에 의해 제어되는 전하는 Cg(Vg-Vth)이고, 여기서, Cg는 게이트 용량이고, Vg는 게이트 전압이고, Vth는 임계 전압이다. 그러므로, 볼륨 캐리어 농도는 Cg(Vg-Vth)/d에 의해 제한되고, 여기서, d는 캐리어 운반층의 두께(MOTFT 채널)이다. 고 이동성 장치를 달성하기 위해, 캐리어 운반층의 두께 'd'는 가능한 한 작게 만들어져야 한다. 두께, d는 언더라잉 기판(underlying substrate)의 표면 품질(예컨대, 거칠기 및 균일성)에 의해 제한된다. 채널층 아래의 전형적인 표면 거칠기는 유리 또는 폴리머 기반의 기판 위의 유전층의 경우에 대략 0.2-2nm이다.
박막 캐리어 운반층을 사용하는 경우에 고려되어야 할 다른 요인들도 존재한다. 예를 들어, 캐리어 운반층이 매우 얇을 때, 안정성은 환경에 의해 쉽게 손상될 수 있다. 첫째, 프로세싱 동안, 매우 얇은 액티브 층은 다양한 프로세싱 재료에 의해 침범 및 손상되거나 심지어 파괴될 수도 있다. 둘째, 프로세싱에 일반적인 문제들을 피하도록 관리된다 하더라도, 오퍼레이팅 안정성은 매우 얇은 액티브 층이 장치 제조 및 동작 중에 산소 또는 물에 노출된다면 손상될 수 있다.
그러므로, 종래기술에 내제하는 상기 및 다른 단점을 해소하는 것은 매우 유리할 것이다.
따라서, 본 발명의 목적은 안정한 고 이동성 금속 산화물 박막 트랜지스터(MOTFT)를 제조하는 새로운 향상된 프로세스를 제공하는 것이다.
본 발명의 다른 목적은 저온에서 안정한 비정질 금속 산화물 박막 트랜지스터(MOTFT)를 제조하는 새로운 향상된 프로세스를 제공하는 것이다.
본 발명의 다른 목적은 40㎠/Vs 이상의 이동성을 가진 안정한 비정질 금속 산화물 박막 트랜지스터(TFT)를 제조하는 새로운 향상된 프로세스를 제공하는 것이다.
본 발명의 다른 목적은 새로운 향상된 안정한 비정질 고 이동성 금속 산화물 박막 트랜지스터(MOTFT)를 제공하는 것이다.
본 발명의 바람직한 목적은 기판에 그 위에 형성된 게이트 및 게이트 위에 놓여진 게이트 유전층를 제공하는 단계를 포함하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법에 따라 달성된다. 이 방법은 게이트 유전층 상에 캐리어 운반 구조를 증착시키는 단계를 더 포함한다. 캐리어 운반 구조는 게이트 유전체 부근에 비정질 고 이동성 금속 산화물 층, 및 금속 산화물 층과 비교하여 비교적 불활성인 재료의 보호층, 및 보호층 상의 증착 소스/드레인 컨택트를 포함한다.
본 발명의 바람직한 목적은 기판에 그 위에 형성된 게이트 및 게이트 위에 놓여진 게이트 유전층을 제공하는 단계를 포함하는 안정한 고 이동성 비정질 MOTFT를 제조하는 특수한 방법에 따라 달성된다. 이 방법은 캐리어 운반 구조가 게이트 유전층 상에 스퍼터링(sputtering)에 의해 증착되는 단계를 더 포함한다. 캐리어 운반 구조는 게이트 유전체 부근에 비정질 고 이동성 금속 산화물 층, 및 비정질 고 이동성 금속 산화물 상에 증착된 비교적 비활성인 재료의 보호 층을 포함하는데, 이 두 층은 모두 산소 없이 제자리에서(in situ) 증착된다. 비정질 금속 산화물 층은 40㎠/Vs 보다 큰 이동성, 및 대략 1018㎝-3 내지 대략 5×1019㎝-3 범위의 캐리어 농도를 가진다. 소스/드레인 컨택트는 보호층 상에 배치되고, 그것과 전기적으로 접촉된다.
본 발명의 바람직한 목적은 또한 기판 위에 형성된 게이트 및 게이트 위에 배치된 게이트 유전층을 갖춘 기판을 포함하는 안정한 고 이동성 비정질 MOTFT의 특수한 실시예에 따라 달성된다. 캐리어 운반 구조는 게이트 유전층 상에 스퍼터링된다. 캐리어 운반 구조는 대략 5nm 이하의 범위이고, 바람직하게는 대략 2nm인 두께를 가지는 게이트 유전체 부근에 비정질 고 이동성 금속 산화물 층, 및 대략 50nm 이하의 범위의 두께를 가지는, 비정질 고 이동성 금속 산화물 층 상에 배치된 비교적 비활성인 재료의 보호층을 포함하고, 비정질 금속 산화물 층은 40㎠/Vs 보다 큰 이동성, 및 대략 1018㎝-3 내지 대략 5×1019㎝-3 범위의 캐리어 농도를 가진다. 소스/드레인 컨택트는 보호층 위에 배치되고, 그것과 전기적으로 접촉한다.
본 발명의 상기 및 다른 및 더 특수한 목적 및 이점들은 당업자들이 도면과 함께 본 발명의 바람직한 실시예의 아래의 상세한 설명을 읽음으로써 쉽게 이해될 것이다.
도 1은 본 발명에 따른, 고 이동성 금속 산화물 박막 트랜지스터(MOTFT)에 사용하기 위한 고 이동성의 안정한 비정질 금속 산화물 운반층을 제조하는 프로세스 중 수개의 단계를 보여주는 간단한 레이어 다이어그램을 도시한다.
도 2는 본 발명에 따른, 도 1의 고 이동성의 안정한 운반층을 포함하는 안정한 고 이동성 금속 산화물 박막 트랜지스터("에치-스탑" MOTFT라 정의됨)의 한 예를 도시한다.
도 3은 도 1의 고 이동성의 안정한 운반층을 포함하는 다른 안정한 고 이동성 금속 산화물 박막 트랜지스터("백-채널 에치" MOTFT라 정의됨)의 한 예, 및 본 발명에 따른 보호층 위에 배치되고 보호층과 전기적으로 접촉하는 소스/드레인 컨택트를 도시한다.
도 4는 본 발명에 개시된 MOTFT로부터의 Id-Vgs 및 이동성-Vgs 데이터 세트를 도표로 도시한다. 도 4a의 데이터는 도 2에 도시된 에치-스탑 구조를 가진 MOTFT로부터의 데이터이고, 도 4b의 데이터는 도 3에 도시된 백-채널-에칭 구조를 가진 MOTFT로부터의 데이터이다.
도 5는 플렉시블 PET 기판 상에, 본 발명에 따라 만들어진 MOTFT로부터의 Id-Vgs 및 이동성-Vgs 곡선의 그래프를 도시한다.
금속 산화물 반도체에서 이동성은 볼륨 캐리어 밀도에 크게 의존한다. 고성능 애플리케이션을 위한 고 이동성을 달성하기 위해, 금속 산화물 채널의 볼륨 캐리어 밀도는 크다. 전통적으로, 금속 산화물 내의 볼륨 캐리어 밀도는 산소 공핍(oxygen vacancy)에 의해 제어된다. 그러므로, 고 이동성 MOTFT를 위해서는, 캐리어 운반층(MOTFT 채널) 내의 산소 공핍의 농도가 가능한 한 높을 것, 및 산소 공핍이 프로세싱 동안 또는 그 후에 감소되지 않을 것이 필수적이다.
도 1을 참조하면, 고 이동성의 안정한 운반 구조를 제조하는 프로세스 중 수개의 단계들이 도시되어 있다. 먼저, 임의의 편리한 지지 재료일 수 있고, 바람직한 실시예에서는 자가 정렬 프로시저에 사용되는 방사선 파장에 투명하거나 또는 바닥 방출식 광 방출 디스플레이 또는 투과성 액정 디스플레이의 경우에 투명한 재료인 기판(12)이 제공된다. 투명한 기판(12)을 위한 전형적인 재료는 유리, 플라스틱 필름 등을 포함한다. 기판이 투명할 것을 요구하지 않는 애플리케이션에서는, 광택처리된 스테인리스 강 시트도 사용될 수 있다. 기판(12)은, 강성, 순응형(conformable) 또는 플렉시블한 형태일 수 있다. 얇고 유연한 플라스틱 기판 상에 MOTFT를 제조하는 것은 모든 프로세스의 온도가 그것의 유리 온도, Tg보다 낮을 것을 요구한다(그보다 온도가 높으면, 영구적인 변형이 발생하여, 상이한 층 간의 패턴 정렬이 비현실적으로 된다). 전형적인 폴리머 기판에서 Tg는 160℃(PET) 내지 390℃(PI) 범위이다.
게이트 금속층(14)은 임의의 공지된 방식으로 기판(12)의 표면상에 증착된다. 게이트 유전 재료의 얇은 층(16)은 게이트 금속층(14) 위에 형성되고, TFT 동작에 대하여 희망의 유전 상수를 제공하는 임의의 편리한 재료일 수 있다. 게이트 유전층으로 적합한 재료는 Si02, SiN, Al2O3, AlN, Ta205, Ti02, ZrO, HfO, SrO 또는 이들의 혼합물 또는 복수의 층 형태의 조합을 포함한다. (PECVD, PVD 등과 같은) 종래의 포밍법(forming method)과 더불어, 상기 금속 산화물 유전체는 또한 대응하는 금속으로부터 표면 산화를 통해 만들어질 수도 있다. 표면 산화의 예는 산소가 풍부한 환경 내에서의 가열, 양극 산화(anodization) 또는 이들의 순차적인 조합을 포함한다.
캐리어 운반 구조(18)는 층(16)의 윗 표면상에 증착된 반도체 금속 산화물의 하부 액티브 운반층(d1) 및 층(d1) 바로 위에 증착된 보호층(d2)을 포함한다. 아래에 더욱 상세하게 설명한 바와 같이, 층(d2)은 증착 챔버 내에서 진공의 멈춤없이 층(d1) 바로 뒤에 증착되므로, 본 개시물의 목적을 위해, 층(d1 및 d2)은 캐리어 운반 구조로서 결합된 것으로 간주된다. 진공 브레이크 없이 d1 및 d2 층을 증착시키는 것과 더불어, 산소의 존재없이 이 층들을 스퍼터링 증착하는 것이 여기서 더 상세하게 설명한 바와 같이 높은 캐리어 이동성을 달성하는데 바람직하다.
액티브 운반층(d1)을 위한 최선의 재료는 인듐-주석-산화물(ITO), 인듐 산화물(InO), 주석 산화물(SnO), 카드뮴 산화물(CdO), 아연 산화물(ZnO), 및 인듐-아연-산화물(IZO) 등과 같은 투명한 금속 산화물 반도체이다. 상기 나열된 복수의 금속 산화물 조합을 포함하는 합성 필름이 사용될 수도 있다. 화학적 순도 및 의도적 화학적 도핑을 제어함으로써, 희망의 캐리어 농도 레벨에서 캐리어 이동성을 최적화할 수 있다. 여기 개시된 캐리어 운반 구조(18)를 통해, 층(16)을 형성하는 게이트 유전 재료의 유전 상수의 적절한 선택과 함께, 5×1019㎝-3 만큼 높은 액티브 운반 층(d1) 내의 캐리어 농도를 가지를 MOTFT는 소스 및 드레인 전극 사이에 효과적인 전류 스위칭을 통해 제조될 수 있다. 바람직한 실시예에서, 액티브 운반층(d1) 내의 캐리어 농도는 대략 10×1018㎝-3 내지 대략 5×1019㎝-3의 범위 내이 있다.
앞서 설명한 바와 같이, 고 이동성 장치를 달성하기 위해, 캐리어 운반 층의 두께는 가능한 작게 만들어져야 한다. 본 실시예에서, 액티브 운반층(d1)의 두께는 대략 5nm 미만의 범위 내에 있고, 대략 2nm 만큼 낮은 것이 편리할 수 있다.
초박막의 캐리어 운반층을 사용하는 경우에 고려되어야 할 요인들은, 예컨대, 안정성이 환경에 의해 그리고 후속한 프로세싱 단계에 의해 쉽게 손상될 수 있다는 것이다. 프로세싱 안정성 및 동작 안정성을 나쁘게 하는 것을 피하기 위해, 얇은 운반층(d1)은 보호층(d2)과 같은 몇몇 더 비활성인 층에 의해 보호되어야 한다. 여기서, 용어 "비활성"은 층(d2)이 훨씬 더 낮은 캐리어 이동성 및 캐리어 농도를 가지거나, 또는 절연 재료이거나 또는 절연 재료에 훨씬 더 가깝다는 것을 의미하는 것으로 정의된다. 보호층(d2)은 얇은 운반층(d1)과 실질적으로 동일한 증착 프로세스에서(즉, 제자리에서 또는 증착 챔버 내의 진공을 멈추지 않고) 그 바로 위에 증착되는 것이 바람직하다. 층(d1) 바로 위에 층(d2)을 증착시킴으로써, 얇은 운반층(d1)은 주변 환경 또는 프로세싱 화학 약품에 노출되지 않는다. 보호층(d2)에 사용하기 위한 최선의 재료는 M-Zn-0 또는 M-In-0 또는 그들의 조합(여기서, M은 Al, Ga, Ta, Ti, Si, Ge, Sn, Mo, W, Cu, Mg, V, 또는 Zr 등 중 적어도 하나를 포함하고, 희망의 비활성 상태를 보장하기 위해 충분한 M 함량을 가진다)과 같은, 운반층(d1)보다 더 비활성인 금속 산화물이다. M 성분은 일반적으로 산소와 더 높은 결합 강도를 가지는데, 이는 보호층(d2)이 실질적으로 d1 층보다 더 비활성이 되도록 만든다. 나열된 산화물들이 얇은 운반층(d1)보다 낮은 전도도를 가지지만, 그들은 에칭에 대한 필요성 없이, 금속 S/D 컨택트가 보호층(d2) 상에 증착될 수 있도록 여전히 수직적으로 충분한 전도도를 가진다. 실제로, 보호층(d2) 상에 컨택트 금속의 증착은 보호층(d2)으로부터 산소를 끌어당길 것이고, 그 결과로서 일부의 아래의 프로세스 단계로 인해 보호층(d2)이 비활성이라 하더라도, 우수한 저항성 컨택트가 얻어진다는 것을 알게 되었다.
특히 언급할만한 것은, 얇은 d1 층(예컨대 명목 두께가 2nm에 근접하는)의 경우에, 이중층 구조 및 이중층 구조 내의 대응하는 캐리어 운반이 비교적 거친 표면을 가진 게이트 절연체 상에서도 큰 기판 면적에 걸쳐 균일한 도전성을 보장한다는 것이다.
바람직한 제조 프로세스에서, 얇은 비정질 운반층(d1)은 저온에서, 바람직하게는 상온 그러나 160℃보다 크지 않은 온도에서, 스퍼터링에 의해 증착됨이 이해될 것이다. 이러한 저온 프로세스는 본 발명에 개시된 TFT가 플라스틱 기판(예컨대, PET, PEN, PAN, PAS, PI 등) 상에 만들어질 수 있게 한다. 이동성을 최대화하기 위해, 얇은 운반층(d1) 내의 잔여 캐리어 농도는 가능한 높아야 한다. 이러한 결과를 달성하는 것을 돕기 위해, 얇은 운반층(d1)의 바람직한 증착에서, 스퍼터링 프로세스에 산소가 주입되지 않는다. 산소를 포함하는 스퍼터링 프로세스에서는, 산소가 증착 시스템에 의해 음으로 대전되고, 기판을 향해 가속된다. 종래 기술에서, 금속 산화물 기반의 TFT를 만들 때, 기술자들은 캐리어 농도를 1017㎝3 아래로 줄이고 MOTFT의 임계 전압을 더 양의 방향으로 이동시키기 위해 스퍼터 증착 동안 산소를 주입했는데, 가속된 산소 이온은 포밍 필름을 손상시키고 필름 내에 결함 및 준안정(metastable) 상태를 야기한다. 스퍼터링 프로세스에서 산소의 주입에 의해 산출되는 모든 팩터들은 낮은 캐리어 이동성 및 양의 바이어스 스트레스 불안정성에 기여하며, 이는 이 분야에서 일반적으로 관찰되어 왔다.
종래기술에서, d1 층을 위해 여기 개시된 많은 재료들이 전형적으로 100nm 초과의 두께를 가지는 투명한 도전 전극용으로 관행적으로 사용됨이 알려져 있다. 기판 가열은 종종 도전성을 최적화하기 위해 사용된다. 동일한 재료 조성을 가지고 이러한 조건 하에서 증착된 10nm 미만의 초박막은 전형적으로 낮은 캐리어 농도 및 낮은 이동성을 야기함을 알고 있다.
이와 대조적으로, 본 발명에 개시된 무산소 스퍼터 프로세스는 5nm보다 더 얇은 운반층(d1)에 대한 명목 두께를 통해 필요한 캐리어 농도 및 고 이동성을 달성하는 것을 가능하게 한다.
바람직한 실시예에서 그리고 스퍼터 챔버 내에 진공을 멈추지 않고, 비활성 금속 산화물의 보호층(d2)이 저온에서, 바람직하게는 상온에서 그러나 160℃보다 크지 않은 온도에서, 층(d1) 바로 위에 스퍼터링에 의해 증착된다. 보호층(d2)은 대략 20nm 이상의 범위 내의 두께를 가지도록 형성된다. 스퍼터링에 의해 비활성 금속 산화물을 증착시키는 단계에서, 동일한 문제가 액티브 층(d1)에 대하여 상술한 것과 같이 발생된다. 산소가 스퍼터링 가스에 주입된다면, 음으로 대전된 산소는 기판을 향해 가속될 것이다. 가속된 산소 중 일부는 액티브 운반층(d1) 내로 투과할 수 있고, 액티브 운반층(d1) 내에 준안정 산소를 생성하여, 이동성 및 안정성의 열화를 야기한다. 그러므로, 바람직한 프로세스에서, 비활성 금속 산화물의 보호층(d2)은 무산소 스퍼터링에 의해 증착된다.
무산소 스퍼터링으로부터 발생할 수 있는 하나의 가능한 문제는 보호층(d2)이 과도한 전도도를 가지게 될 수 있고 MOTFT의 임계 전압이 과도하게 음으로 이동할 수 있다는 것이다. 상승된 온도(예컨대, 160℃ 초과)의 산화 분위기(oxidizing ambience)에서 구조를 어닐링(annealing) 함으로써, 보호층(d2)은 임계값을 양의 방향으로 이동시키기 위해 산화될 수 있다. 주변 대기(ambient atmosphere) 내에서의 어닐링이 가진 문제점은 그 프로세스가 특히 200℃보다 낮은 온도에 대하여 일반적으로 너무 느리다는 것이다. 그러므로, 바람직한 산화된 결과는 저온에서(즉, 160℃미만) 매우 효과적인 2 단계 프로세스에서 달성된다.
산화 프로세스의 제1 단계에서, 비활성 금속 산화물의 보호층(d2)의 표면은 화학적 산화 프로세스에 의해 처리된다. 제2 단계에서, 표면 산소는 상승된 온도에서 보호층(d2) 내부로 이동된다. 산소를 보호층(d2) 내로 이동시킴으로써, 0V보다 큰 스위치 임계 전압을 가진 MOTFT가 대략 160℃ 이하의 온도에서 달성될 수 있음이 확인되었다.
보호층(d2)의 금속 산화물의 상면에 산소 소스의 형성은 다양한 가능한 옵션 중 임의의 것을 포함할 수 있다. 표면 산화는, 예컨대, 준안정 상태를 만들 수 있는 임의의 고에너지 이온을 포함하지 않을 고압(100mtorr 초과) 산소 플라즈마를 사용하는 것을 포함할 수 있다. 다른 산화 옵션은 고압(100mtorr 초과)의 N2O 플라즈마를 사용하는 것이다. 다른 산화 옵션은 자외선 오존의 사용이다. 또 다른 옵션은 4-클로로페닐 3염화 실란(4-CPTS), 클로로메틸 3염화 실란(CMTS), 4-클로로페닐 인산(4-CPPA), 3-니트로페닐 포스폰 산(3-NPPA) 및 2-클로로에틸 포스폰 산(2-CEPA)과 같은 자가 조립 단층(self-assembled monolayer)으로 보호층(d2)을 코팅하는 것이다. 또 다른 옵션은 농축된 과산화수소로 보호층(d2)의 표면을 처리하는 것이다. 또 다른 옵션은 보호층(d2)의 표면을 중크롬산염 용액으로 처리하는 것이다.
임의의 상술된 산소 처리 예 또는 개조될 수 있는 다른 예에서, 표면 변경의 목적은 보호층(d2)의 표면상에 주변환경 내의 산소보다 훨씬 더 농축된 농축 산소 소스/저장소를 증착시키는 것이다. 이러한 증착 프로세스는 저온에서, 예컨대, 의도적인 기판 가열 없이 상온에서 수행된다. 이러한 프로세스 동안 산소 확산은 무시할 수 있다. 그 다음, 보호층(d2)의 표면 상에 농축된 산소 소스는 상승된 온도(예컨대, 160℃이상)에 놓이게 되는데, 이는 산소가 보호층(d2) 내로 이동하게 만든다. 보호층(d2) 내로의 산소의 이동은 비활성 금속 산화물이 더 산화되게 만들고, 임계 전압을 0에 더 가깝게 이동시킨다. 표면 산소를 보호층(d2) 내로 이동시키는 프로세스가 열에 의해 활성화되므로, 보호층(d2)을 위해 선택된 비활성 금속 산화물의 조성이 액티브 운반층(d1)을 형성하는 재료보다 더 안정하기 때문에, 산소는 보호층(d2) 내에 머무를 것이다. 보호층(d2)에 대한 산화 프로세스는 표면에 매우 농축된 산소 소스로 인해 더 낮은 상승 온도 단계를 가능하게 한다(즉, 산소 확산이 농도 의존이다).
상기 프로세스는 (PET, PEN, PAN, PAS 및 PI와 같은) 플라스틱 기판 상에 고 이동성 비정질 이중층을 만드는 방법을 제공한다. 160℃의 최대 온도는 PET 기판에 적합하다. PEN, PAN 및 PAS에 대하여, 확산 프로세스를 위한 온도는 180 내지 220℃ 범위로 증가될 수 있다. PI(폴리이미드) 기판 또는 (코닝 윌로우 글래스 시리즈와 같은) 플렉시블 유리 기판의 경우에, 더 높은 처리 온도가 프로세스 시간을 줄이기 위해 선택될 수 있다. 붕규산 유리 기판의 경우에, 처리 온도는 훨씬 더 넓은 범위에서 선택될 수 있다. 한편, 운반층을 비정질로(즉, 100nm보다 큰 결정 입자가 없도록) 유지하기 위해, 산소 확산 프로세스는 350℃ 아래에서 수행되는 것이 바람직하다.
언급할 만한 것은, 운반층(d1)에 대하여 보호층(d2)에서의 더 큰 산화 경향성은 보호층(d2) 내의 캐리어 밀도 및 이동성을 줄이고, 또한 운반층(d1)으로부터 산소를 고갈시켜 운반층(d1) 내의 캐리어 농도 및 이동성을 향상시킨다는 것이다. 그 결과, 본 발명에 개시된 프로세스에 따라 제조된 MOTFT 내의 필드 효과 이동성은 두꺼운 운반 산화물 필름이 전극으로 사용되었던 종래 기술의 장치에서 실현된 것보다 실질적으로 더 높다. 예를 들어, 운반층(d1)이 얇은 비정질 In-Sn-0 필름(In203:SnO, 무게비 90:10)으로 만들어진 MOTFT에서 90㎠/Vsec 초과의 이동성이 달성되었는데, 이는 유사한 In-Sn-0 조성을 가진 두꺼운 결정성 도전성 전극 필름에서 관측된 30-50㎠/Vsec과 대조되는 것이다.
도 2를 구체적으로 참조하면, "에치-스탑" MOTFT 타입의 고 이동성 안정한 비정질 MOTFT(10)가 도시되어 있다. 본 개시물의 목적을 위해, MOTFT(10)는 "에치-스탑" MOTFT로 정의된다. 이러한 제조 기술을 위한 완전한 프로세스는 본 명세서에 참조로서 통합된 2011년 5월 26일에 출원된 "더블 자가 배열식 금속 산화물 TFT"란 제목의 동시계류중인 미국 특허 출원번호 제13/116,292호에서 찾을 수 있다. MOTFT(10)는 유리, 플라스틱 등과 같은, 자가 정렬 프로시저에서 사용되는 파장의 방사선(즉, 자가 정렬 노출)에 투명한 임의의 편리한 재료일 수 있는, 투명 기판(12)을 포함한다. 광-전기 또는 전기-광 애플리케이션을 위해 사용되는 MOTFT에 대하여, 사용되는 파장에 투명할 것이 또한 요구된다. 예를 들어, 가시범위(400-700nm)에서 투명함은 디스플레이 애플리케이션에 대하여 요구되고, 또는 200nm-3200nm에서의 투명함은 광대역 이미지 센서를 위해 요구된다. 게이트 금속층(14)은 임의의 편리한 수단에 의해 기판(12)의 상면에 패턴화된다. 게이트 금속층(14)의 위치는 사실상 중요한 것이 아니기 때문에, 임의의 비임계 패터닝(non-critical patterning) 기술이 사용될 수 있다.
(스퍼터, a-빔, 열적 증착 등과 같은) 물리적 증기 증착 프로세스를 통해 게이트 금속층(14)을 형성하고 근접 또는 프로젝션 툴을 통한 프토리소그래피에 의해 패턴화하는 것과 더불어 또는 그것을 대신하여, 게이트 층이 잉크젯, 디스펜싱, 임플린팅, 전사 프린팅, 또는 오프셋 프린팅 법을 포함한, 당 분야의 전문가들에게 공지된 임의의 다양한 프린팅 프로세스를 통해 형성될 수도 있음을 당업자들은 이해할 것이다. 게이트 금속은 또한 당업자들에게 공지된 도금법을 통해 형성될 수도 있다. 전통적인 포토리소그래피를 이용하는 것과 더불어 또는 그것을 대신하여, 층(14)은 또한 레이저 기록 리소그래피를 통해 패턴화될 수 있다. 이해의 편리함을 위해 단일 게이트 금속층(14)이 도시되어 있으나, 이것이 후판 또는 다른 대면적 애플리케이션에 사용되는 하나 이상의(심지어 모든) TFT를 나타낼 수 있음이 이해될 것이다.
얇은 게이트 유전 재료 층(16)이 게이트 금속(14) 및 그 주변 영역 위에 형성된다. 본 개시물의 목적을 위해, 용어 "주변 영역"은 적어도 도 2에 도시된 영역(즉, 게이트 및 채널 영역 및 소스/드레인 영역)을 포함한다. 다시 말하자면, 층(16)은 전체 대면적 애플리케이션을 덮는 블랭킷(blanket) 층일 수 있고, 정렬은 필요하지 않다. 게이트 유전 재료는 TFT 동작을 위해 바람직한 유전 상수를 제공하는 임의의 편리한 재료일 수 있다. 전형적인 무기물 재료는 Si02, SiN, Al2O3, Ta2O5, Ti02, Hf02, Zr02, 및 SrO 등을 포함한다. 유기물 유전체가 또한 층(16)에 대하여 사용될 수 있다. 예를 들어, 유기물 게이트 유전체를 가진 금속 산화물 TFT는 미국 특허 제7,772,589호에 개시되어 있다. 단일 컴파운드와 더불어, 게이트 유전층(16)은 혼합된 합성물 형태로 또는 복수의 층의 스택(stack)의 이러한 재료들과 함께 구성될 수 있다.
비정질 반도체 금속 산화물의 이중층(d1/d2)을 포함하는, 캐리어 운반 구조(18)는 층(16)의 상면 위에 증착된다. 앞서 언급한 바와 같이, 액티브 운반층(d1)에 대한 전형적인 재료는 인듐-주석-산화물(ITO), 인듐 산화물(InO), 주석 산화물(SnO), 카드뮴 산화물(CdO), 아연 산화물(ZnO) 및 인듐-아연-산화물(IZO) 등과 같은 투명한 금속 산화물 반도체이다. 앞서 나열된 복수의 금속 산화물 성분을 포함하는 합성 필름 또한 사용될 수 있다. 희망의 캐리어 농도는 화학적 도핑 및 무산소 환경에서 그리고 기판 가열 없이 순차적으로 스퍼터 프로세스에 의해 증착된 이중층(d1/d2)에 의해 달성될 수 있다. 완성된 d2 층이 화학적으로 더 비활성이고 전기적으로 더 저항성임에도 불구하고, 무산소 환경에서 오염없이(pristine)증착된 d2 층은 상면 및 층(d1)과 접촉하는 바닥면 이들 두 면으로부터 산소를 끌어당기는 더 큰 경향을 가지도록 선택(금속 성분의 적절한 선택을 통해)됨을 이해해야 한다. 액티브 운반층(d1)으로부터 산소를 끌어들이는 것은 액티브 운반층(d1) 내에 최적의 캐리어 농도 및 캐리어 이동성을 야기한다.
그 다음, 캐리어 운반 구조(18)는 표준 포토리소그래피를 통해 패턴화될 수 있고, 포면 산화 프로세스가 수행되고 상승된 온도에서의 산소 확산 프로세스가 뒤따른다. 결과적인 구조(18)는 100nm를 넘는 결정 구조가 없는 비정질/나노결정이다.
그 다음, 패시베이션(passivation)/에치-스탑 층(20)이 캐리어 운반 구조(18) 상에 증착되고 패턴화된다. (Al2O3, Ta205, Ti02, SiN 및 SiO2와 같은) 무기물 재료와 더불어 또는 그것을 대신하여, 광-패턴화 가능한 유기물 재료가 또한 층(20)에 대하여 사용될 수 있다. 층(20)에 대한 선택 원리는 재료 및 대응하는 성형 프로세스가 아래에 놓인 캐리어 운반 구조(18) 내에 손상을 일으키지 않는 것이다. 참조로서 본 명세서에 포함된, 미국 특허 제7,977,151호 및 제8,187,929호 및 미국 특허 출원 제13/115,749호 및 제13/718,813호는 일련의 이러한 재료 및 프로세스를 개시한다.
층(20)은 아래의 프로세스 동안 에치 스탑/패시베이션 층으로서 사용된다. 패터닝은 정규 포토리소그래피를 통해, 또는 빌트인 마스크로서 게이트 패턴을 이용하는 자가 정렬 프로세스에 의해 달성될 수 있다. 자가 정렬 프로세스에 대한 세부사항은 미국 특허 제7,605,026호 및 제7,977,151호에 개시되어 있다.
소스/드레인 영역(22)은 당업자들에게 공지된 물리적 증기 증착 및 표준 에칭법에 의해 형성될 수 있다. 영역(22)은 대안으로서, 게이트 층 패턴, 및 중요하지 않은(non-crucial) 리소그래피 마스크를 이용하여, 또는 미국 특허 제7,977,151호 및 미국 특허출원 제13/406,824호에 개시된 (도금과 같은)애드온/프린팅 법을 이용하여 자가 정렬 프로세스를 통해 형성될 수 있다. 소스와 드레인 사이의 공간, 즉, 에치 스탑/패시베이션 층(20)은 MOTFT(10)를 위한 도전 채널(24)을 형성한다.
(플라즈마 또는 화학적 처리와 함께) 옵션의 세척/처리/에칭 프로세스는 캐리어 운반 구조(18)와 S/D 전극(소스/드레인 영역(22)) 사이의 전기적 접촉을 향상시키기 위해 에치 스탑/패시베이션 층(20)의 프로세싱 후 그리고 소스/드레인 영역(22)의 증착 이전에 삽입될 수 있다. 에치 스탑/패시베이션 층(20)은 이러한 프로세스 동안 채널 영역에 대하여 필요한 보호를 제공한다.
도 3을 참조하면, 본 발명에 따른 다른 금속 산화물 박막 트랜지스터(MOTFT)(30)가 도시되어 있다. 이 예에서, MOTFT(30)는 기판 위에 형성된 바닥 게이트(36)를 가진 기판(34) 및 게이트(36) 위에 놓인 게이트 유전층(38)을 포함한다. 금속 산화물의 액티브 층(40)은 게이트 유전층(38) 상에 형성되고, 소스/드레인 금속 컨택트(42)는 공지된 방식으로 그 사이에 채널 영역을 형성하기 위해 액티브 층(40) 상에 서로 이격된 관계로 놓여진다. 액티브 층(40)은 도 1의 캐리어 운반 구조(18)와 유사하게 구성된 캐리어 운반 구조이고, 게이트 유전층(38)의 상면 위에 증착된 고 이동성 비정질 반도체 금속 산화물의 하부 액티브 운반 층(d1) 및 층(d1) 바로 위에 증착된 보호층(d2)을 포함한다. 이러한 타입의 MOTFT는 "백-채널 애치" MOTFT로 알려져 있고, 안정한 고 이동성 비정질 MOTFT가 백 채널 에칭 프로세스를 이용하여 제조될 수 있음을 보여준다.
게이트(36) 및 층(38 및 40)은 도 1 및 2에 대하여 앞서 서술한 바와 같이 기판(34) 상에 형성된다. 소스/드레인 금속 컨택트(42)는 먼저 컨택트 금속의 블랭킷 층을 증착함으로써 형성되는 것이 바람직하다. S/D 금속 층을 블랭킷 증착한 후, 층은 채널 영역(44)을 개방하기 위해 건식 또는 습식 에천트에 의해 패턴화된다. 채널 영역(44)의 표면은 세척 프로시저에 의해 새척될 수 있고, 표면 처리 프로시저가 뒤따른다. '백-채널 에치' MOTFT(30) 구성에서, 채널 영역(44)은 S/D 패터닝 후 산화 및 산소 드라이브-인(oxygen drive-in)의 단계 또는 단계들 동안 사용 가능하고, 제조 프로세스에서 이 시점에서 선택된다. 운반층(d1)에 비해 보호층(d2)의 더 큰 산화 경향은 S/D 증착 및 패터닝 프로세스 동안 층(d1)을 보호하고, 후속한 산화 및 산소 드라이브인 단계 및/또는 단계들은 채널 영역(44) 내의 바람직한 캐리어 농도 및 이동성을 보장한다.
도 3의 구성과 같은, 특정 애플리케이션에 대하여, 추가적인 유기/무기 패시베이션 층(들) 및 전극 층이 S/D 층의 형성 및 패터닝에 이어 필요할 수도 있다. 본 발명에 개시된 향상된 화학적 저항력으로 인해, 더 큰 프로세스 윈도우, 더 많은 프로세스 방법, 및 더 넓은 재료 선택이 아래의 프로세스를 위해 사용될 수 있다.
도 4를 참조하면, 본 발명에 따라 제조된 MOTFT로부터의 2개의 전형적인 Id-Vgs 데이터 세트가 도시되어 있다. 도 4a를 구체적으로 참조하면, 도 2와 관련지어 서술된 에치-스탑 구조를 가진 TFT로부터의 데이터 세트가 도시되어 있다. 도 4b를 구체적으로 참조하면, 도 3과 관련지어 서술된 BCE 구조를 가진 TFT로부터의 데이터 세트가 도시되어 있다. 이러한 Id-Vgs 데이터는 Vds=1V 및 10V에서 상온에서 얻어졌다. 대응하는 선형 이동성 및 포화(saturate) 이동성은 또한 각각의 도면의 우측에 도시되어 있다. 이러한 TFT에 대한 게이트 금속은 Al-Nd 합금이었다. 게이트 절연체는 상온에서 표면 양극 산화에 의해 형성되었다. 운반층은 90:10의 In:Sn 비율을 가진 ITO였다. 층(d1)의 두께는 2.5nm였다. 보호층(d2)은 30nm 두께를 가진 In-Al-Zn-0였다. 층(d1 및 d2)은 상온에서 무산소 스퍼터링에 의해 증착되었다. 상술된 바와 같이 산소 플라즈마를 이용하여 층(d2)의 표면에 산소 소스 존이 형성되었다. 산소 소스 존으로부터 층(d2)으로 산소를 이동시키는 프로세스는 300℃에서 30분 동안 수행되었다. 도 2의 패시베이션/에치-스탑 층(20)으로서, 포토 패턴화 가능한 폴리이미드가 사용되었다. BCE 구조를 가진 TFT에 대하여, 산소 표면 형성 및 드라이브 인 프로세스는 S/D 증착 및 패턴화 후 수행되었다.
전류 스위치 전압은 0V에 근접한다. 서브 임계 전압 스윙은 -0.1V인데, 이는 하이 엔드 LTPS-TFT 만큼 우수한 것이다. Ion/Ioff 비율은 Vgs=+/-10V에서 1010에 이른다. 에치 스탑 구조를 가진 TFT(도 4a)에 대하여, 선형 이동성은 Vgs=12V에서 62㎠/Vsec에 이르고, 포화 이동성은 Vsg=8V에서 58㎠/Vsec에 이른다. BCE 구조를 가진 TFT(도 4b)에 대하여, 선형 이동성은 Vgs=6V에서 82㎠/Vsec에 이르고, 포화 이동성은 Vgs=3V-4V에서 97㎠/Vsec에 이른다.
이러한 데이터 세트는 박막 장치에서 볼 수 있는 최상의 성능 중 하나를 나타낸다. 포워드 바이어스에서 온 전류는 폴리 규소 TFT 또는 폴리 CdTe TFT에서 만 볼 수 있는 레벨에 도달한다. 한편, 리버스 바이어스에서 오프 전류는 폴리 규소 TFT 에서보다 실질적으로 더 우수하다. 이러한 데이터 세트는 비정질 실리콘 장치 에서 본 최상의 숫자만큼 우수하다. 도 4에 도시된 데이터는 사실상, 결정성 반도체 웨이퍼 상에서 만들어진 MOSFET에서만 볼 수 있는 것과 필적 가능하다.
게다가 본 발명에서 개시된 제조 방법을 통해 만들어진 TFT는 최상의 안정성을 보여준다. Vgs=+20V, Vds+O.lV에서 60℃에서 2시간 동안 테스트된 DC 포워드 바이어스 스트레스 하에서 Vth 시프트는 0.7V보다 작았고, Vgs=-20V, Vds+O.lV에서 60℃에서 2시간 동안 테스트된 DC 네거티브 바이어싱 스트레스 하에서 Vth 시프트는 -0.3V였다.
60℃에서 60시간에 걸쳐 300μA의 초기 전류(Vgs=Vds=5V 하에서)에서의 전류 스트레스는 안정적인 동작 수명을 나타내었다, 즉, Vth는 단지 전체 테스트에 걸쳐 0.5V 미만으로 시프트되었다. TFT를 통과하는 총 전하는 70쿨롬을 초과하였다. 이러한 성능은 AMLCD 및 AMOLED/AMLED 모두에 대한 액티브 매트릭스 디스플레이에서 높은 프레임 레이트 및 픽셀 밀도를 가능하게 한다. LCD 애플리케이션에 대하여, 백라이트 조명 하에서의 TFT 안정성이 또한 고려될 필요가 있다. 이러한 이중층 채널 구조는 백색 광 조명 하에서 본질적으로 안정성을 가진다. LCD TV 및 휴대용 장치 애플리케이션에서의 것에 가까운 광 강도의 백라이트 유닛 하에서 실험적 테스트 결과는 2시간 테스트 후 1V 미만의 안정성 시프트를 확인하였다.
40㎠/Vsec를 초과하는 이동성은 8000 칼럼(cloumns) 및 4000 로우(row), 최대 480Hz의 프레임 레이트를 가진 디스플레이를 가능하게 한다. 높은 바이어스 안정성 및 전류 동작 안정성은 액티브 디스플레이 영역 내의 픽셀 드라이버 회로 및 주변 영역 내의 칼럼/로우 드라이버를 가능하게 한다.
이러한 고 이동성 및 안정성 MOTFT는 또한 디스플레이 어레이 이외의 박막 전자기기용으로 사용될 수 있다. 예는 고 픽셀 밀도 및 고 프레임 레이트 이미저 센서 어레이, 압력 센서 어레이, 터치 센서 어레이, 화학 센서 어레이, 및 생체 센서 어레이를 포함한다. 큰 크기의 기판을 위한 프로세스 방법 및 박막 프로세스 도구는 많은 애플리케이션들을 실리콘 웨이퍼를 기반으로 하는 전자 회로와 함께 사용할 수 없게 만들 수 있다.
도 5를 참조하면, 플렉시블 PET 기판 상에 만들어진 MOTFT로부터의 Id-Vgs 및 이동성-Vgs 곡선의 그래프가 도시되어 있다. 도 5의 그래프를 생성한 MOTFT는 도 3에 도시된 BCE 구조를 통해 만들어졌다. 산소 드라이브 인 베이킹(baking)을 포함한 모든 제조 프로세스는 160℃ 이하의 온도에서 수행되었다. 선형 이동성은 Vgs=15V에서 ~55㎠/Vsec에 이르고, 포화 이동성은 10V 부근의 Vgs에서 43㎠/Vsec에 이른다. 바이어싱 안정성 및 전류 동작 안정성은 상기 예에서 보았던 것과 근접한다.
그러므로, 안정한 고 이동성 금속 산화물 박막 트랜지스터(MOTFT)를 제조하는 새로운 향상된 프로세스가 개시된다. 더 나아가, 안정한 비정질 금속 산화물 박막 트랜지스터(MOTFT)를 제조하는 새로운 향상된 프로세스는 40㎠/Vs 이상의 이동성을 가진 MOTFT의 제조를 설명한다. 또한, 새로운 향상된 안정한 비정질 고 이동성 금속 산화물 박막 트랜지스터(MOTFT)가 개시된다. 이러한 제조 프로세스는 캐리어 운반 구조에 고 이동성 층 및 후속 프로세싱 단계 및 주변 기체로 인한 손상으로부터 고 이동성 층을 보호하기 위해 고 이동성 층 자리에 증착된 비교적 비활성인 보호층을 증착시키는 단계를 포함한다. 또한, MOTFT는 상온에서 그리고 160℃보다 크지 않은 온도에서 제조된다. 더 나아가, 캐리어 운반 구조에 고 이동성 층 및 비교적 비활성이 보호층을 증착시키는 단계에서, 산소는 존재하지 않는다. 서술된 예는 자가 정렬의 목적을 위해 다양한 투명 및 불투명 층을 포함하지만, 제조 프로세스에서 자가 정렬이 사용되지 않는다면, 다양한 층은 그것의 형성에 사용되는 특정 재료 및 최종 제품의 애플리케이션에 따라 투명이거나 또는 불투명일 수 있다. 다양한 애플리케이션들은 기판으로부터 투명할 것을 요구하지 않으므로, 예컨대, 플렉시블 스테인리스 강 포일(foil)이 기판 재료로서 사용될 수도 있다. 또한, 본 발명에 개시된 MOTFT는 순응 가능한 또는 유연한 전자 장치 및 장비를 가능하게 한다.
설명의 목적으로 선택된 여기 서술된 실시예에 대한 다양한 변형 및 수정이 당업자들에게 쉽게 발생될 것이다. 이러한 수정 및 변형이 본 발명의 정신을 벗어나지 않는 범위 내에서, 그들은 본 발명의 범위 내에 포함되도록 의도되었으며, 본 발명의 범위는 아래의 청구항의 공정한 해석에 의해서만 평가된다.
당업자들이 이해할 수 있고 본 발명을 실시할 수 있을 정도로 명확하고 간결한 용어로 본 발명을 완전하게 서술하였으며, 본 발명의 청구항은 다음과 같다.

Claims (38)

  1. 안정한 고 이동성 비정질 MOTFT를 제조하는 방법으로서,
    기판 위에 형성된 게이트, 및 상기 게이트 위에 놓인 게이트 유전층을 가진 기판을 제공하는 단계;
    상기 게이트 유전층 상에 캐리어 운반 구조를 증착시키는 단계로서, 상기 캐리어 운반 구조는 상기 게이트 유전체 부근에 비정질 고 이동성 금속 산화물 층 및 상기 금속 산화물 층에 비해 비교적 비활성인 재료의 보호층을 포함하는, 상기 단계;
    대략 상온에서 상기 보호층의 상면 부근에 산소가 풍부한 존을 형성하는 단계; 및
    대략 350℃ 미만의 상승된 온도에서 상기 보호층으로 산소를 이동시키는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  2. 제 1 항에 있어서,
    상기 비정질 고 이동성 금속 산화물 층 내의 상기 게이트 위에 놓인 채널 영역을 형성하는 단계;
    상기 산소를 이동시키는 단계에 후속하여 상기 채널 영역 위에 놓인 에치-스탑 층을 형성하는 단계;
    상기 채널 영역의 양측 상에 소스/드레인 컨택트 영역을 형성하는 단계;
    상기 소스/드레인 컨택트 영역의 표면에 대하여 세척/처리/에칭 단계를 수행하는 단계; 및
    상기 소스/드레인 컨택트 영역 내의 상기 보호층 상에 소스/드레인 컨택트를 증착시키고 패턴화하는 단계를 더 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  3. 제 1 항에 있어서, 상기 산소가 풍부한 존을 형성하는 단계 이전에,
    상기 비정질 고 이동성 금속 산화물 층 내의 상기 게이트 위에 놓인 채널 영역을 형성하는 단계;
    상기 채널 영역의 양측 상에 소스/드레인 접촉 영역을 형성하는 단계;
    상기 보호층 상에 블랭킷 금속 층을 증착시키는 단계; 및
    상기 소스/드레인 영역 내에 소스/드레인 전극을 형성하고 상기 채널 영역 위에 놓인 상기 소스/드레인 전극 사이의 영역을 개방시키기 위해 상기 블랭킷 금속층을 패턴화하는 단계를 더 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  4. 제 1 항에 있어서, 상기 비정질 고 이동성 금속 산화물 층을 증착시키는 단계는 40㎠/Vs 초과의 이동성을 가진 비정질 금속 산화물 층을 증착시키는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  5. 제 1 항에 있어서, 상기 비정질 고 이동성 금속 산화물 층을 증착시키는 단계는 대략 1018㎝-3 내지 대략 5×1019㎝-3 범위 내의 캐리어 농도를 가진 비정질 금속 산화물 층을 증착시키는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  6. 제 1 항에 있어서, 상기 비정질 고 이동성 금속 산화물 층을 증착시키는 단계는 인듐-주석-산화물(ITO), 인듐 산화물(InO), 주석 산화물(SnO), 카드뮴 산화물(CdO), 아연 산화물(ZnO) 인듐-아연-산화물(IZO), 또는 아연 산화물(ZnO), 또는 상기 금속 산화물들 중 하나 이상을 포함하는 합성 필름 중 하나를 증착시키는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  7. 제 1 항에 있어서, 상기 비정질 고 이동성 금속 산화물 층을 증착시키는 단계는 대략 5nm 및 바람직하게는 대략 2nm 미만의 범위 내의 두께를 가진 층을 증착시키는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  8. 제 1 항에 있어서, 상기 보호층을 증착시키는 단계는 상기 비정질 고 이동성 금속 산화물 층보다 더 비활성인 금속 산화물을 포함하는 층을 증착시키는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  9. 제 8 항에 있어서, 상기 더 비활성인 금속 산화물을 증착시키는 단계는 M-Zn-O, M-In-O, 또는 이들의 조합 중 하나의 층을 증착시키는 단계를 포함하고, 여기서 M은 Al, Ga, Ta, Ti, Si, Ge, Sn, Mo, W, Cu, V, 또는 Zr 중 적어도 하나를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  10. 제 1 항에 있어서, 상기 보호층을 증착시키는 단계는 20nm-50nm, 바람직하게는 20nm-30nm의 범위 내의 두께를 가지는 층을 증착시키는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  11. 제 1 항에 있어서, 상기 캐리어 운반 구조를 증착시키는 단계는 그 자리에서 진공 중단없이 비정질 고 이동성 금속 산화물 층 및 보호층을 증착시키는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  12. 제 1 항에 있어서, 상기 캐리어 운반 구조를 증착시키는 단계는 160℃보다 낮은 온도에서 바람직하게는 의도적인 기판 가열 없이 비정질 고 이동성 금속 산화물 층 및 보호층을 증착시키는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  13. 제 1 항에 있어서, 상기 캐리어 운반 구조를 증착시키는 단계는 스퍼터링에 의해 비정질 고 이동성 금속 산화물 층 및 보호층을 증착시키는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  14. 제 13 항에 있어서, 상기 스퍼터링에 의해 비정질 고 이동성 금속 산화물 층 및 보호층을 증착시키는 단계는 산소를 포함하지 않는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  15. 제 1 항에 있어서, 상기 산소가 풍부한 존을 형성하는 단계는 산소 플라즈마, N2O 플라즈마, UV-존 프로세스, 산소가 풍부한 자가 조립 층으로의 코팅, 과산화수소 또는 중크롬산염 용액으로의 표면 처리, 또는 이러한 프로세스의 조합을 이용하는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  16. 제 15 항에 있어서, 상기 상소가 풍부한 존을 형성하는 단계는 160℃ 및 바람직하게는 100℃보다 낮은 온도에서 수행되는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  17. 제 15 항에 있어서, 상기 상소가 풍부한 존을 형성하는 단계는 100mtorr 초과의 압력에서 수행되는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  18. 제 15 항에 있어서, 상기 상소가 풍부한 존을 형성하는 단계는 4-클로로페닐 3염화 실란 (4-CPTS), 클로로메틸 3염화 실란 (CMTS), 4-클로로페닐 인산(4-CPPA), 3-니트로페닐 포스폰 산 (3-NPPA), 2-클로로에틸 포스폰 산 (2-CEPA), 또는 이들의 조합 중 하나를 포함하는 자가 조립 층을 포함하는 산소가 풍부한 자가 조립 층으로의 코팅을 이용하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  19. 제 1 항에 있어서, 상기 보호층으로 산소 소스로부터의 산소를 이동시키는 단계는 160℃ 이상의 상승된 온도를 이용하는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  20. 제 1 항에 있어서, 상기 기판을 제공하는 단계는 강성, 순응 가능한, 또는 유연한 형태의 유리, 플라스틱 기판, 및 스테인리스 강 필름 중 하나를 포함하는 기판을 제공하는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  21. 제 1 항에 있어서, 상기 게이트 유전층을 제공하는 단계는 Si02, SiN, Al2O3, A1N, Ta2O5, Ti02, ZrO, HfO, SrO 또는 혼합 형태 또는 복층 형태의 이들의 조합을 포함하는 층을 제공하는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  22. 제 21 항에 있어서, 상기 게이트 유전층을 제공하는 단계는 상기 대응하는 금속으로부터, 양극 산화에 의해, 산소가 풍부한 분위기 하에서 가열함으로써, 또는 순차적으로 이들의 조합에 의해 상기 게이트 유전층을 형성하는 단계를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  23. 안정한 고 이동성 비정질 MOTFT를 제조하는 방법으로서,
    기판 상에 형성된 게이트 및 상기 게이트 위에 놓인 게이트 유전층을 가진 기판을 제공하는 단계;
    의도적인 기판 가열 또는 의도적인 냉각 없이, 상기 게이트 유전층 상에 캐리어 운반 구조를 스퍼터링에 의해 증착시키는 단계로서, 상기 캐리어 운반 구조는 상기 게이트 유전체 부근에 비정질 고 이동성 금속 산화물 층, 및 상기 비정질 고 이동성 금속 산화물 층 상에 증착된 금속의 보호층을 포함하고, 상기 비정질 고 이동성 금속 산화물 층 및 상기 금속의 보호층은 산소 없이 제자리에서 증착된 것인, 상기 단계;
    160℃보다 낮은 온도에서 상기 보호층의 상면에 산소가 풍부한 존을 형성하는 단계; 및
    상승된 온도에서 상기 산소가 풍부한 존으로부터 상기 보호층으로 산소를 이동시키는 단계를 포함하고,
    상기 비정질 금속 산화물의 결과적인 층은 40㎠/Vs 보다 큰 이동성, 및 대략 1018㎝-3 내지 대략 5×1019㎝-3 범위의 캐리어 농도를 가지는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  24. 제 23 항에 있어서,
    상기 비정질 고 이동성 금속 산화물 층 내에 상기 게이트 위에 놓인 채널 영역을 형성하는 단계;
    상기 산소를 이동시키는 단계에 후속하여 상기 채널 영역 위에 놓인 에치-스탑 층을 형성하는 단계;
    상기 채널의 양측 상에 소스/드레인 컨택트 영역을 형성하는 단계;
    상기 소스/드레인 컨택트 영역의 표면에 세척/처리/에칭 스텝을 수행하는 단계; 및
    상기 소스/드레인 컨택트 영역 내의 상기 보호층 상에 소스/드레인 컨택트를 증착 및 패턴화하는 단계를 더 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  25. 제 23 항에 있어서, 상기 산소가 풍부한 존을 형성하는 단계 이전에,
    상기 비정질 고 이동성 금속 산화물 층 내의 상기 게이트 위에 놓인 채널 영역을 형성하는 단계;
    상기 채널 영역의 양측 상에 소스/드레인 컨택트를 형성하는 단계;
    상기 보호층 상에 블랭킷 금속 층을 증착시키는 단계; 및
    상기 소스/드레인 영역 내에 소스.드레인 전극을 형성하고, 상기 채널 영역 위에 놓인 상기 소스/드레인 전극 사이의 영역을 개방하도록 상기 블랭킷 금속층을 패턴화하는 단계를 더 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  26. 제 23 항에 있어서, 비정질 고 이동성 금속 산화물 층을 증착시키는 것은 대략 5nm 및 바람직하게는 대략 2nm 이하의 범위 내의 두께를 가진 층을 증착시키는 것을 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  27. 제 23 항에 있어서, 상기 보호층을 증착시키는 것은 20nm-50nm 범위 내의 두께를 가진 층을 증착시키는 것을 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT를 제조하는 방법.
  28. 40㎠/Vs 이상의 이동성을 가지는 안정한 고 이동성 비정질 MOTFT로서,
    기판 위에 형성된 게이트, 및 상기 게이트 위에 놓인 게이트 유전층을 가진 기판;
    상기 게이트 유전층 상의 캐리어 운반 구조로서, 상기 캐리어 운반 구조는 상기 게이트 유전체 부근에 비정질 고 이동성 금속 산화물 층 및 상기 금속 산화물 층에 비해 비교적 비활성인 보호층을 포함하는, 상기 캐리어 운반 구조; 및
    상기 보호층 상의 소스/드레인 컨택트를 포함하는 것을 특징으로 하는 40㎠/Vs 이상의 이동성을 가지는 안정한 고 이동성 비정질 MOTFT.
  29. 제 28 항에 있어서, 상기 비정질 고 이동성 금속 산화물 층은 대략 1018㎝-3 내지 대략 5×1019㎝-3 범위의 캐리어 농도를 가지는 것을 특징으로 하는 40㎠/Vs 이상의 이동성을 가지는 안정한 고 이동성 비정질 MOTFT.
  30. 제 28 항에 있어서, 상기 비정질 고 이동성 금속 산화물 층은 인듐-주석-산화물(ITO), 인듐 산화물(InO), 주석 산화물(SnO), 카드뮴 산화물(CdO), 아연 산화물(ZnO), 인듐-아연-산화물(IZO), 또는 상기 금속 산화물의 조합을 포함하는 합성 필름 중 하나를 포함하는 것을 특징으로 하는 40㎠/Vs 이상의 이동성을 가지는 안정한 고 이동성 비정질 MOTFT.
  31. 제 28 항에 있어서, 상기 비정질 고 이동성 금속 산화물 층은 대략 5nm 및 바람직하게는 대략 2nm 이하의 범위의 두께를 가지는 것을 특징으로 하는 40㎠/Vs 이상의 이동성을 가지는 안정한 고 이동성 비정질 MOTFT.
  32. 제 28 항에 있어서, 상기 보호층은 상기 비정질 고 이동성 금속 산화물 층 보다 더 비활성인 금속 산화물을 포함하는 것을 특징으로 하는 40㎠/Vs 이상의 이동성을 가지는 안정한 고 이동성 비정질 MOTFT.
  33. 제 32 항에 있어서, 상기 더 비활성인 금속 산화물은 M-Zn-O, M-In-O, 또는 이들의 조합을 포함하고, 여기서 M은 Al, Ga, Ta, Ti, Si, Ge, Sn, Mo, W, Cu, V, 또는 Zr 중 적어도 하나를 포함하는 것을 특징으로 하는 40㎠/Vs 이상의 이동성을 가지는 안정한 고 이동성 비정질 MOTFT.
  34. 제 28 항에 있어서, 상기 보호층은 20nm-50nm의 범위의 두께를 가진 층을 포함하는 것을 특징으로 하는 40㎠/Vs 이상의 이동성을 가지는 안정한 고 이동성 비정질 MOTFT.
  35. 제 28 항에 있어서, 상기 MOTFT는 박막 전기회로 내에 포함되어 있는 것을 특징으로 하는 40㎠/Vs 이상의 이동성을 가지는 안정한 고 이동성 비정질 MOTFT.
  36. 제 35 항에 있어서, 상기 박막 전기회로는 디스플레이 어레이 장치, 이미저 센서 어레이 장치, 압력 센서 어레이 장치, 터치 센서 어레이 장치, 화학 센서 어레이 장치, 또는 생체 센서 어레이 장치 중 하나를 포함하는 전자 장치 내에 포함되어 있는 것을 특징으로 하는 40㎠/Vs 이상의 이동성을 가지는 안정한 고 이동성 비정질 MOTFT.
  37. 제 36 항에 있어서, 상기 박막 전기회로는 어레이 내부의 픽셀 드라이버 또는 리드아웃(readout) 회로 또는 어레이의 주변 영역 내의 칼럼/로 드라이버(column/row driver) 회로 내에 포함되어 있는 것을 특징으로 하는 40㎠/Vs 이상의 이동성을 가지는 안정한 고 이동성 비정질 MOTFT.
  38. 안정한 고 이동성 비정질 MOTFT로서,
    기판 위에 형성된 게이트, 및 상기 게이트 위에 놓인 게이트 유전층을 가진 기판;
    상기 게이트 유전층 상에 스퍼터링 된 캐리어 운반 구조로서, 상기 캐리어 운반 구조는 상기 게이트 유전체 부근에 대략 5nm 바람직하게는 대략 2nm 이하의 범위의 두께를 가지는 비정질 고 이동성 금속 산화물 층, 및 20nm-50nm 범위 내의 두께를 가지는 상기 비정질 고 이동성 금속 산화물 층 위에 증착된 비교적 비활성인 재료의 보호층을 포함하고, 상기 비정질 고 이동성 금속 산화물은 40㎠/Vs 보다 큰 이동성 및 대략 1018㎝-3 내지 대략 5×1019㎝-3 범위의 캐리어 농도를 가지는, 상기 캐리어 운반 구조; 및
    상기 보호층 위에 증착되고, 상기 보호층과 전기적으로 접촉하는 소스/드레인 컨택트를 포함하는 것을 특징으로 하는 안정한 고 이동성 비정질 MOTFT.
KR1020157035554A 2013-05-24 2014-05-07 안정한 고 이동성 ｍｏｔｆｔ 및 그것의 저온 제조 방법 KR20160012165A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/902,514 US9356156B2 (en) 2013-05-24 2013-05-24 Stable high mobility MOTFT and fabrication at low temperature
US13/902,514 2013-05-24
PCT/US2014/037191 WO2014189681A2 (en) 2013-05-24 2014-05-07 Stable high mobility motft and fabrication at low temperature

Publications (1)

Publication Number Publication Date
KR20160012165A true KR20160012165A (ko) 2016-02-02

Family

ID=51934313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035554A KR20160012165A (ko) 2013-05-24 2014-05-07 안정한 고 이동성 ｍｏｔｆｔ 및 그것의 저온 제조 방법

Country Status (6)

Country Link
US (2) US9356156B2 (ko)
EP (1) EP3005420A4 (ko)
JP (1) JP2016519443A (ko)
KR (1) KR20160012165A (ko)
CN (1) CN105308753A (ko)
WO (1) WO2014189681A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
US9362413B2 (en) * 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
US9136355B2 (en) * 2013-12-03 2015-09-15 Intermolecular, Inc. Methods for forming amorphous silicon thin film transistors
FR3024589B1 (fr) * 2014-07-29 2017-12-08 Commissariat Energie Atomique Dispositif electronique et son procede de fabrication
US20160313282A1 (en) * 2015-04-27 2016-10-27 Chan-Long Shieh Motft and array circuit for chemical/biochemical applications
US9515158B1 (en) 2015-10-20 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with insertion layer and method for manufacturing the same
US9496415B1 (en) 2015-12-02 2016-11-15 International Business Machines Corporation Structure and process for overturned thin film device with self-aligned gate and S/D contacts
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
DE112017001488T5 (de) * 2016-03-22 2018-12-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Anzeigevorrichtung, die diese umfasst
WO2017208109A1 (en) 2016-06-03 2017-12-07 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
CN107749422A (zh) * 2017-09-21 2018-03-02 信利（惠州）智能显示有限公司 氧化物半导体薄膜晶体管
WO2019175698A1 (ja) 2018-03-12 2019-09-19 株式会社半導体エネルギー研究所 金属酸化物、及び金属酸化物を有するトランジスタ
KR102163565B1 (ko) * 2018-12-07 2020-10-12 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
CN109638070B (zh) * 2018-12-12 2021-01-15 广州新视界光电科技有限公司 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
WO2022249872A1 (ja) * 2021-05-26 2022-12-01 株式会社ニコン 半導体装置、電子デバイス、ｐＨセンサ、バイオセンサ、半導体装置の製造方法、及び電子デバイスの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8058096B2 (en) * 2007-07-31 2011-11-15 Hewlett Packard Development Company, L.P. Microelectronic device
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR101603775B1 (ko) * 2008-07-14 2016-03-18 삼성전자주식회사 채널층 및 그를 포함하는 트랜지스터
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR20100054453A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 반도체 소자 및 그 형성 방법
CN102265405B (zh) * 2008-12-24 2015-09-23 3M创新有限公司 金属氧化物半导体薄膜晶体管中的稳定性增强
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
US8822988B2 (en) * 2009-03-31 2014-09-02 Hewlett-Packard Development Company, L.P. Thin-film transistor (TFT) with a bi-layer channel
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2012008080A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 薄膜トランジスタ基板
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
JP5679933B2 (ja) * 2011-08-12 2015-03-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置

Also Published As

Publication number Publication date
US9356156B2 (en) 2016-05-31
WO2014189681A3 (en) 2015-05-07
EP3005420A2 (en) 2016-04-13
US20170033202A1 (en) 2017-02-02
JP2016519443A (ja) 2016-06-30
US20140346495A1 (en) 2014-11-27
CN105308753A (zh) 2016-02-03
WO2014189681A2 (en) 2014-11-27
EP3005420A4 (en) 2017-01-04

Similar Documents

Publication Publication Date Title
KR20160012165A (ko) 안정한 고 이동성 ｍｏｔｆｔ 및 그것의 저온 제조 방법
TWI423436B (zh) 有機發光顯示裝置和製造其之方法
US8148779B2 (en) Thin film transistor, method of manufacturing the same and flat panel display device having the same
US8541258B2 (en) Thin film transistor, method of manufacturing the same and flat panel display device having the same
JP4332545B2 (ja) 電界効果型トランジスタ及びその製造方法
KR101638978B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101960889B1 (ko) 오프셋 전극 ｔｆｔ 구조
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
TWI559555B (zh) 薄膜電晶體及其製造方法
US9246007B2 (en) Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
JP2007250983A (ja) 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20090126813A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
KR101417932B1 (ko) 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
KR100959109B1 (ko) 박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치
KR100944808B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR102095811B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination