JP2016519443A - 安定した高移動度のｍｏｔｆｔおよび低温での製作 - Google Patents

安定した高移動度のｍｏｔｆｔおよび低温での製作 Download PDF

Info

Publication number
JP2016519443A
JP2016519443A JP2016515344A JP2016515344A JP2016519443A JP 2016519443 A JP2016519443 A JP 2016519443A JP 2016515344 A JP2016515344 A JP 2016515344A JP 2016515344 A JP2016515344 A JP 2016515344A JP 2016519443 A JP2016519443 A JP 2016519443A
Authority
JP
Japan
Prior art keywords
layer
amorphous
high mobility
metal oxide
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016515344A
Other languages
English (en)
Other versions
JP2016519443A5 (ja
Inventor
シェ，チャン−ロン
ユ，ガン
フーン，ファット
ミュソッフ，ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBRITE Inc
Original Assignee
CBRITE Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CBRITE Inc filed Critical CBRITE Inc
Publication of JP2016519443A publication Critical patent/JP2016519443A/ja
Publication of JP2016519443A5 publication Critical patent/JP2016519443A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】安定した高移動度のアモルファスＭＯＴＦＴを製作する方法を提供する。【解決手段】基板(12)にその上に形成されるゲート(14)とゲート(14)の上に配置されるゲート誘電体層(16)とを提供する。ゲート誘電体層(16)にスパッタリングすることにより、キャリア輸送構造(18)を堆積する。当該キャリア輸送構造(18)は、ゲート誘電体(16)に隣接したアモルファス高移動度金属酸化物の層(d1)と、アモルファス高移動度金属酸化物の層(d1)に堆積されている比較的不活性な保護層(d2)とを含み、ともに酸素なしで、ｉｎ ｓｉｔｕで堆積される。アモルファス金属酸化物の層(d1)は、４０ｃｍ２／Ｖｓを上回る移動度と、約１０１８ｃｍ−３から約５×１０１９ｃｍ−３の範囲のキャリア濃度とを有する。ソース／ドレイン接点(42)は、保護層(d2)上に、前記保護層(d2)と電気接触して配置される。【選択図】図２

Description

本発明は、一般に高移動度を有する安定したＭＯＴＦＴ、および低温での製作プロセスに関するものである。
現在、ナノ結晶質またはアモルファス状態で比較的高移動度を持つ金属酸化物薄膜トランジスタ（ＭＯＴＦＴ）に強い関心が持たれている。また、多くの応用では、フレキシブル基板および／または有機基板が使用できるように、一定の温度を下回る温度で高移動度ＴＦＴを製作することが望ましい。当該ＴＦＴの活性半導体層は比較的低温（例、室温）で形成／堆積しなければならないが、それでもなお比較的高い移動度および安定性を有する。
当該活性層にはポリシリコンを使用することはできない。ポリシリコンＴＦＴの高移動度は、チャネル長に匹敵するレベルまで結晶粒径を増加させることにより達成される。チャネル領域には少数の結晶粒しか存在しないことから、その統計的な変動が大きいのでデバイスが不均一になる。また、ポリシリコンＴＦＴの高移動度は、比較的高温（通例、５００℃超）でしか達成することはできない。ＣｄＳｅ系ＴＦＴにも同様な傾向が存在し、活性層が一定の温度を超えて形成され（またはポストベークされ）、結晶粒径がチャネル長に実質的に匹敵するようになると達成される。
同様に、微結晶半導体を持つＴＦＴの特徴は、結晶粒界の変動と、各ＴＦＴチャネル位置における結晶粒径および粒数とによって、１アレイ内の隣り合うデバイス同士でも変動する可能性がある。たとえば、サブミクロンゲートの下の伝導エリアでは、それぞれ異なるＴＦＴが１個または２個のポリシリコン結晶粒から、数個の結晶粒までを含む可能性があり、伝導エリアにおける異なる数の結晶が異なる特徴を生む。異なる結晶粒同士の寸法およびその物理的な特徴も異なる。
現在標準的な薄膜トランジスタのチャネル長は、特に携帯ディスプレイ用途には、約５μ未満であることは当業界で知られている。本開示の目的において、用語「アモルファス」とは、チャネル長に沿って、現在標準的な薄膜トランジスタのチャネル長よりはるかに小さい結晶粒径、例えば粒径約１００ナノメートル以下の材料と定義する。このような場合、チャネルエリア５×５＝２５μｍ２内の粒数は１０３より多く、異なるＴＦＴ間の性能の差は実際のアプリケーションでは無視できる程度になる。したがって、アモルファスまたはナノ結晶質金属酸化物から形成されるチャネル層を有するＭＯＴＦＴは、非常に多数の結晶粒界を有することにより、アモルファスシリコンＴＦＴと同様な均一性を保証し、その結果、デバイス間の性能の変動ははるかに小さくなる。
アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ系の代表的なＭＯＴＦＴは、１５ｃｍ２／Ｖｓ未満の移動度を有する。しかし、高品質のポリシリコンＴＦＴは約４０〜１００ｃｍ２／Ｖｓの移動度を有する。
多くのディスプレイアプリケーションでは、ポリシリコンＴＦＴで実証されるものと同程度に優れた移動度および安定性が求められる。そのため、４０ｃｍ２／Ｖｓを超えるように移動度を改善すると、ＭＯＴＦＴは一層魅力的になるであろう。ＭＯＴＦＴでは、移動度はチャネル層の体積キャリア濃度に強く依存する。高移動度を達成するには、体積キャリア濃度を１０１８／ｃｍ３以上にしなければならない。
しかし、体積キャリア濃度をどれほど高く上昇できるかに関しては制約がある。ほとんどのアプリケーションでは、零に近い閾値電圧（Ｖｔｈ）を有し、ゲート電圧を２０Ｖより小さい範囲にすることが望ましい。たとえば、有機発光ダイオード（ＯＬＥＤ）または無機ＬＥＤのＴＦＴピクセル・ドライバは、通例、０〜１０Ｖの望ましい範囲で動作し、ＡＭＬＣＤの場合は０〜１５Ｖの範囲で動作する。
米国特許第８，１２９，７２０号明細書 米国特許第７，７７２，５８９号明細書 米国特許第７，９７７，１５１号明細書 米国特許第８，１８７，９２９号明細書 米国特許第８，９７６，５００号明細書 米国特許出願公開第２０１４／０１７３０９４号明細書 米国特許第７，６０５，０２６号明細書 米国特許第８，４３５，８３２号明細書
ゲート電圧で制御される電荷はＣｇ（Ｖｇ−Ｖｔｈ）であり、ここでＣｇはゲート容量、Ｖｇはゲート電圧、Ｖｔｈは閾値電圧である。そのため体積キャリア濃度はＣｇ（Ｖｇ−Ｖｔｈ）／ｄによって制約され、ここでｄはキャリア輸送層（ＭＯＴＦＴチャネル）の厚さである。高移動度のデバイスを実現するためには、キャリア輸送層の厚さ「ｄ」をできるだけ小さくするべきである。しかし、厚さｄは下地基板の表面の質（粗さや均一性など）によって制約される。チャネル層の下の代表的な表面の粗さは、ガラスまたはポリマー系基板上の誘電体層の場合で、約０．２〜２ｎｍである。
薄膜キャリア輸送層を使用する場合に考慮しなければならない要因は他にもある。たとえば、キャリア輸送層が非常に薄い場合、安定性は環境により容易に損なわれる可能性があり、また実際、容易に損なわれる。まず、加工中、非常に薄い活性層は、さまざまな加工材料により腐食や損傷を受け、または破壊される可能性さえある。次に、加工時によく見られる問題を避けるために誰かが管理したとしても、デバイスの製作中および動作中に非常に薄い活性層が酸素または水に曝されると、動作の安定性が損なわれることがある。
そのため、前述した事項および先行技術に内在する他の欠点を是正することが非常に有利になろう。
したがって、本発明の目的は、安定した高移動度金属酸化物薄膜トランジスタ（ＭＯＴＦＴ）を製作するための新規で改良されたプロセスを提供することである。
本発明の別の目的は、安定したアモルファス金属酸化物薄膜トランジスタ（ＭＯＴＦＴ）を低温で製作するための新規で改良されたプロセスを提供することである。
本発明の別の目的は、４０ｃｍ２／Ｖｓ以上の移動度を持つ安定したアモルファス金属酸化物薄膜トランジスタ（ＭＯＴＦＴ）を製作するための新規で改良されたプロセスを提供することである。
本発明の別の目的は、新規で改良された安定したアモルファス高移動度金属酸化物薄膜トランジスタ（ＭＯＴＦＴ）を提供することである。
本発明の所望の目的は、基板に、その上に形成されるゲートと前記ゲートの上に配置されるゲート誘電体層とを提供するステップを含む、安定した高移動度のアモルファスＭＯＴＦＴを製作する方法により達成される。当該方法は、前記ゲート誘電体層にキャリア輸送構造を堆積するステップをさらに含む。キャリア輸送構造は、ゲート誘電体に隣接したアモルファス高移動度金属酸化物の層と、金属酸化物の層に比べて比較的不活性な材料の保護層とを含み、保護層にソース／ドレイン接点を堆積する。
本発明の所望の目的は、基板に、その上に形成されるゲートと前記ゲートの上に配置されるゲート誘電体層とを提供するステップを含む、安定した高移動度のアモルファスＭＯＴＦＴを製作する特定の方法により達成される。当該方法は、前記ゲート誘電体層にスパッタリングすることにより堆積されるキャリア輸送構造をさらに含む。キャリア輸送構造は、前記ゲート誘電体に隣接したアモルファス高移動度金属酸化物の層と、前記アモルファス高移動度金属酸化物の層に堆積される材料の比較的不活性な保護層とを含み、ともに酸素なしでｉｎ ｓｉｔｕで堆積される。アモルファス金属酸化物の層は４０ｃｍ２／Ｖｓを上回る移動度と、約１０１８ｃｍ−３から約５×１０１９ｃｍ−３の範囲のキャリア濃度とを有する。ソース／ドレイン接点は、前記保護層上に、これに電気接触して配置されている。
本発明の所望の目的は、その上に形成されるゲートと、前記ゲートの上に配置されるゲート誘電体層とを有する基板を含む、安定した高移動度のアモルファスＭＯＴＦＴの特定の実施態様によっても達成される。前記ゲート誘電体層にキャリア輸送構造がスパッタリングされる。キャリア輸送構造は、約５ｎｍ以下の範囲、好ましくは約２ｎｍの厚さで、前記ゲート誘電体に隣接したアモルファス高移動度金属酸化物の層と、約５０ｎｍ以下の範囲の厚さで、前記アモルファス高移動度金属酸化物の層に堆積される比較的不活性な材料の保護層とを含み、前記アモルファス金属酸化物の層は４０ｃｍ２／Ｖｓを上回る移動度と、約１０１８ｃｍ−３から約５×１０１９ｃｍ−３の範囲のキャリア濃度とを有する。前記保護層上に、前記保護層と電気接触してソース／ドレイン接点が配置されている。
本発明の、上述した、およびさらなるより具体的な目的および利点は、図面と合わせて検討される以下のその好適な実施形態の詳細な説明から当業者には容易に明らかになるであろう。
高移動度金属酸化物薄膜トランジスタ（ＭＯＴＦＴ）で使用するための安定した高移動度のアモルファス金属酸化物輸送層を製作するプロセスのいくつかのステップを示す単純化した層図を示す。 図１の安定した高移動度輸送層が組み込まれた安定した高移動度金属酸化物薄膜トランジスタ（「エッチストップ」ＭＯＴＦＴと定義される）の一実施例を示す。 図１の安定した高移動度輸送層と、保護層上に位置付けられて、前記保護層と電気接触しているソース／ドレイン接点とを組み込んでいる別の安定した高移動度金属酸化物薄膜トランジスタ（「バックチャネルエッチ」ＭＯＴＦＴと定義される）の一実施例を示す。 開示されるＭＯＴＦＴのＩｄ−Ｖｇｓおよび移動度−Ｖｇｓのデータセットをグラフで示す。図４Ａのデータは図２に図示するエッチストップ構造を持つＭＯＴＦＴからのものである。 開示されるＭＯＴＦＴのＩｄ−Ｖｇｓおよび移動度−Ｖｇｓのデータセットをグラフで示す。図４Ｂのデータは図３に図示するバックチャネルエッチング構造を持つＭＯＴＦＴからのものである。 フレキシブルＰＥＴ基板上に、本発明により作成されたＭＯＴＦＴのＩｄ−Ｖｇｓおよび移動度−Ｖｇｓのグラフを示す。
金属酸化物半導体の移動度は、体積キャリア密度に強く依存する。高性能アプリケーション向けに高移動度を達成するためには、金属酸化物チャネルの体積キャリア密度は高い。従来、金属酸化物の体積キャリア濃度は、酸素空孔により制御される。そのため、高移動度のＭＯＴＦＴにとって、キャリア輸送層（ＭＯＴＦＴチャネル）の酸素空孔（Oxygen vacancies）の濃度をできるだけ高くし、加工中またはその後に酸素空孔が減少しないことが不可欠である。
図１を参照すると、安定した高移動度輸送構造を製作するプロセスにおけるいくつかのステップが示されている。最初に、基板１２が提供されるが、これはあらゆる好都合な支持材料でもよく、好適な実施形態では、自己整合手順で使用される放射波長に透過性がある材料か、または底面発光型発光ディスプレイもしくは透過型液晶ディスプレイの場合には透明な材料である。透明な基板１２の代表的な材料には、ガラス、プラスチックフィルム等が含まれる。基板の透明度が要求されない応用は、研磨したステンレス鋼板も使用することができる。基板１２は剛性、柔軟性（conformable）または可とう性（flexible）のある形態とすることができる。
薄いフレキシブルプラスチック基板上でのＭＯＴＦＴの製作には、すべてのプロセス温度をそのガラス温度Ｔｇより低くする必要がある（これより高いと、永久変形が発生するので、異なる層間のパターンの位置合わせが実現困難になる）。代表的なポリマー基板のＴｇは、１６０℃（ＰＥＴ）から３９０℃（ＰＩ）の範囲にある。
ゲート金属層１４は、基板１２の表面にあらゆるよく知られた方法で堆積されている。ゲート誘電体材料の薄膜１６がゲート金属１４の上に形成され、ＴＦＴの動作に所望の比誘電率を提供するあらゆる好都合な材料としてもよい。
ゲート誘電体層に適した材料は、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＡｌＮ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ、ＨｆＯ、ＳｒＯ、または混合物もしくは多層形態のこれらの組合せを含む。従来の形成方法（たとえばＰＥＣＶＤ、ＰＶＤなど）に加えて、上述した金属酸化物誘電体は対応する金属から表面酸化により作ることもできる。表面酸化の例には、酸素リッチ雰囲気での加熱、陽極酸化、または順次これらの組合せが含まれる。
キャリア輸送構造１８は、層１６の上面の上に堆積されている半導体金属酸化物の下の活性輸送層ｄ１と、層ｄ１に直に堆積されている保護層ｄ２とを含む。以下詳細に説明するように、層ｄ２は、本開示の目的において、層ｄ１および層ｄ２が組み合わせてキャリア輸送構造として考えられるように、堆積チャンバ内で真空を破壊せずに層ｄ１の直後に堆積される。真空破壊することなくｄ１層およびｄ２層を堆積することに加えて、ここに詳細に説明するように高いキャリアの移動度を達成するためには、酸素の存在なく層をスパッタリング堆積することが好ましいことが分かる。
活性輸送層ｄ１に最適な材料は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化カドミウム（ＣｄＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）および同様な他のものなどの透明な金属酸化物半導体である。上で列挙した複数の金属酸化物組成を備える複合膜も使用することができる。化学的な純度と意図的な化学ドーピングとを制御することで、キャリアの移動度を所望のキャリア濃度レベルで最適化することができる。
層１６を形成するゲート誘電体材料の比誘電率の適切な選択とともに、本明細書に開示するキャリア輸送構造１８を用いると、活性輸送層ｄ１に５×１０１９ｃｍ−３程度のキャリア濃度を持つＭＯＴＦＴを、ソース電極とドレイン電極との効果的な電流の切り替えにより製作することができる。好適な実施形態では、活性輸送層ｄ１のキャリア濃度は、約１０１８ｃｍ−３から約５×１０１９ｃｍ−３の範囲である。
上で説明したように、高移動度のデバイスを実現するためには、キャリア輸送層の厚さをできるだけ薄くするべきである。本実施形態では、活性輸送層ｄ１の厚さは約５ｎｍ未満の範囲であり、好ましくは約２ｎｍ程度にしてもよい。
超薄膜のキャリア輸送層を使用する場合に考慮しなければならない要因は、たとえば、環境および後の加工ステップにより容易に損なわれる可能性があるか、または容易に損なわれる安定性である。加工安定性および動作安定性の劣化を避けるために、薄い輸送層ｄ１は保護層ｄ２などの、ある程度、より不活性な層で保護しなければならない。ここで、用語「不活性」とは、層ｄ２がはるかに低いキャリア移動度およびキャリア濃度を有するか、または絶縁材もしくは絶縁材に非常に近いことを意味すると定義される。
保護層ｄ２は、薄い輸送層ｄ１上に直接に、かつ、実質的に同じ堆積プロセスで（すなわち、ｉｎ ｓｉｔｕまたは堆積チャンバ内の真空を破壊せずに）堆積されることが好ましい。層ｄ２を層ｄ１に直接に堆積することにより、薄い輸送層ｄ１は雰囲気または処理化学物質に曝されない。
保護層ｄ２で使用するのに最適な材料は、所望の不活性状態を確保するために十分なＭの含有量を有する、ここでＭがＡｌ、Ｇａ，Ｔａ，Ｔｉ、Ｓｉ，Ｇｅ、Ｓｎ、Ｍｏ、Ｗ、Ｃｕ、Ｍｇ、Ｖ、Ｚｒもしくは同様な他のもののうちの少なくとも１つを含むＭ−Ｚｎ−ＯもしくはＭ−Ｉｎ−Ｏまたはその組み合わせなど、輸送層ｄ１よりも不活性な金属酸化物である。Ｍ成分は一般的に酸素に対して高い結合強さを持ち、保護層ｄ２をＤ１層よりも実質的により不活性にする。列挙した酸化物は薄い輸送層ｄ１よりも導電性は低いが、それでもなお、エッチングの必要なく金属Ｓ／Ｄ接点を保護層ｄ２に堆積するのに十分な垂直導電性がある。実際、保護層ｄ２の接点金属の堆積は保護層ｄ２から酸素を引きつけるので、保護層ｄ２が不活性であったとしても以下のプロセスステップのいくつかによって、良好なオーム接触が得られることが分かった。
薄いｄ１層の場合（公称厚さが２ｎｍに近い場合など）、二重層構造および二重層構造内の対応するキャリア輸送が、比較的粗い表面を持つゲート絶縁体上であっても、大きな基板面積での均一な伝導を保証することは述べる価値がある。
好適な製作プロセスでは、薄いアモルファス輸送層ｄ１は、低温、好ましくは室温であるが１６０℃以下でスパッタリングすることにより堆積されることは理解されるであろう。当該低温プロセスは、本発明で開示するＴＦＴをプラスチック基板（たとえばＰＥＴ、ＰＥＮ、ＰＡＮ、ＰＡＳ、ＰＩなど）上に作製することを可能にする。移動度を最大化するために、薄い輸送層ｄ１の残留キャリア濃度はできるだけ高くするべきである。この結果を得るのを助けるために、薄い輸送層ｄ１の好適な堆積では、スパッタリングプロセスに酸素を導入しない。
酸素を組み込むスパッタリングプロセスでは、堆積システムにより酸素が負電荷を帯びて、基板に向かって加速される。先行技術では、金属酸化物系ＴＦＴを作る場合、技術者はスパッタ堆積中に酸素を導入し、１０１７ｃｍ３を下回るまでキャリア濃度を下げて、ＭＯＴＦＴの閾値電圧をより正の方向に移動させ、加速された酸素イオンが形成中の膜を傷つけて、膜に欠陥および準安定状態をもたらした。スパッタリングプロセスに酸素を導入することにより生じるすべての要因が、一般に現場で観察されてきたキャリアの低移動度と正バイアスストレスの不安定性を引き起こすもととなる。
先行技術では、本明細書に開示するｄ１層の材料の多くが、通例１００ｎｍを上回る厚さを持つ透明な導電電極に従来使用されてきたことも知られている。伝導率を最適にするために基板の加熱がよく利用される。このような条件で堆積される１０ｎｍ未満の超薄膜は、たとえ同じ材料組成であっても、通例、低いキャリア濃度と低移動度とをもたらす。
対して、本発明で開示する酸素フリーのスパッタリングプロセスは、５ｎｍより薄い輸送層ｄ１の公称（nominal）厚さによって、必要とされるキャリア濃度および高移動度を達成することができる。
好適な実施形態では、スパッタリングチャンバ内の真空を破壊することなく、低温、好ましくは室温において、１６０℃以下で層ｄ１に直接にスパッタリングすることにより、保護層ｄ２の不活性な金属酸化物を堆積する。保護層ｄ２は、約２０ｎｍまで、またはそれ以上の範囲の厚さで形成される。
スパッタリングにより不活性な金属酸化物を堆積するステップでは、活性層ｄ１について前述したものと同じ問題がよく生じる。スパッタリングガスに酸素を導入すると、負の電荷を帯びた酸素が基板に向かって加速される。加速された酸素の一部が活性輸送層ｄ１に進入することがあり、活性輸送層ｄ１に準安定な酸素を作り出す結果、移動度と安定性とが劣化することになる。そのため、好適なプロセスでは、保護層ｄ２の不活性な金属酸化物は酸素なしのスパッタリングにより堆積する。
酸素なしでスパッタリングすることから生じるおそれのある問題の一つが、保護層ｄ２が導電性になりすぎて、ＭＯＴＦＴの閾値電圧が過度にマイナスに移動することである。
この構造を酸化雰囲気で昇温（例、＞１６０℃）にアニーリングすることにより、保護層ｄ２を酸化させて、閾値をプラスの方向に移動させることができる。周囲の雰囲気でアニーリングすることに伴う問題は、特に２００℃を下回る温度では、一般にプロセスが遅くなりすぎることである。そのため、低温（つまり、＜１６０℃）で非常に効果的な２ステップのプロセスで、所望の酸化の結果を得る。
酸化プロセスの１番目のステップで、保護層ｄ２の不活性な金属酸化物の表面を化学的な酸化プロセスで処理する。２番目のステップで、昇温下で保護層ｄ２に表面酸素を導入する。保護層ｄ１に酸素を導入することにより、約１６０℃以下の温度で０Ｖより大きいスイッチ閾値電圧を持つＭＯＴＦＴを得ることができることが確認されている。
保護層ｄ２の金属酸化物の上表面に酸素源を形成することは、考えられる多様な選択肢のうちのいずれか１つを含むことができる。表面酸化は、たとえば、準安定状態を生じる可能性のある高エネルギイオンを含まない高圧（＞１００ミリトル）酸素プラズマの使用を含むことができる。別の酸化の選択肢は、高圧（＞１００ミリトル）Ｎ２Ｏプラズマの使用である。別の酸化の選択肢は、紫外線オゾンの使用である。さらに別の選択肢は、４−クロロフェニルトリクロロシラン（４−ＣＰＴＳ）、クロロメチルトリクロロシラン（ＣＭＴＳ）、４−クロロフェニルホスホン酸（４−ＣＰＰＡ）、３−ニトロフェニルホスホン酸（３−ＮＰＰＡ）、および２−クロロエチルホスホン酸（２−ＣＥＰＡ）などの自己組織化単分子膜で保護層ｄ２をコーティングすることである。さらに別の選択肢は、保護層ｄ２の表面を高濃度過酸化水素で処理することである。さらに別の選択肢は、保護層ｄ２の表面を重クロム酸塩溶液で処理することである。
上述した酸素処理の実施例または考えられる他の例のいずれかにおいて、表面修飾（surface modification）の目的は、保護層ｄ２の表面に、雰囲気の酸素よりもはるかに濃縮された高濃度酸素の源／リザーバを堆積することである。
当該堆積プロセスは、低温、たとえば意図的な基板の加熱なく、室温で行われる。このプロセス中の酸素の拡散は無視できる。次いで、保護層ｄ２の表面の高濃度酸素源を昇温（例、〜１６０℃、またはそれ以上）に曝すと、酸素が保護層ｄ２に移動する。保護層ｄ２への酸素の移動により、不活性な金属酸化物は酸化が進み、閾値電圧が零付近まで移動する。
表面酸素を保護層ｄ２に導入するプロセスは熱活性されるので、保護層ｄ２に選択される不活性な金属酸化物の組成は活性輸送層ｄ１を形成する材料よりも安定しているため、酸素は保護層ｄ２に留まる。保護層ｄ２の酸化プロセスにより、表面の酸素源が非常に濃縮されている（すなわち、酸素拡散は濃度依存性である）ため、より低い昇温ステップが可能になる。
上述したプロセスは、プラスチック基板（ＰＥＴ、ＰＥＮ、ＰＡＮ、ＰＡＳ、およびＰＩなど）上に高移動度のアモルファス二重層を作製する方法を提供可能にする。〜１６０℃の最高温度がＰＥＴ基板に適する。ＰＥＮ、ＰＡＮおよびＰＡＳの場合、拡散プロセスの温度は１８０〜２２０℃の範囲まで上げることができる。ＰＩ（ポリイミド）基板またはフレキシブルガラス基板（コーニング・ウィロー・ガラスシリーズなど）の場合、プロセス時間を短縮するためにより高い処理温度を選択することができる。ホウケイ酸ガラス基板の場合、処理温度はさらに広い範囲で選択することができる。他方で、輸送層をアモルファス（すなわち、１００ｎｍより大きい結晶粒がない状態）にしておくには、酸素拡散プロセスは３５０℃を下回る温度で行うのが好ましい。
輸送層ｄ１に対して保護層ｄ２の酸化の傾向が大きいことは保護層ｄ２のキャリア密度および移動度を低下させ、輸送層ｄ１から酸素を使い果たすことにもなるので、輸送層ｄ１のキャリア濃度および移動度が改善することに留意する価値がある。その結果、本発明で開示するプロセスに従って製作したＭＯＴＦＴの電界効果移動度は、電極に厚い輸送酸化物膜を使用した先行技術のデバイスで実現したものよりも実質的に高い。
たとえば、同様なＩｎ−Ｓｎ−Ｏ組成を持つ厚い結晶質導電電極膜で観察されるのは３０〜５０ｃｍ２／Ｖｓｅｃであるのに対し、輸送層ｄ１が薄いアモルファスＩｎ−Ｓｎ−Ｏ膜（Ｉｎ２Ｏ３：ＳｎＯ、重量比は９０：１０に等しい）で作られたＭＯＴＦＴでは９０ｃｍ２／Ｖｓｅｃを上回る移動度が達成されている。
次に図２に移ると、「エッチストップ（etch-stop）」ＭＯＴＦＴ型の高移動度の安定したアモルファスＭＯＴＦＴ１０が図示されている。本開示の目的において、ＭＯＴＦＴ１０は「エッチストップ」ＭＯＴＦＴと定義される。この製作手法の完全なプロセスは、「Double Self-Aligned Metal Oxide TFT」と題し、２０１１年５月２６日に提出され、第１３／１１６，２９２号が付けられた同時係属中の特許文献１で確認することができ、それは参照により本明細書に組み込まれる。
ＭＯＴＦＴ１０は透明な基板１２を含み、これは、たとえばガラス、プラスチックなど、自己整合手順で使用される放射（すなわち、自己整合露光）波長に対して透過性の、あらゆる好都合な材料であってもよい。光学電気または電気光学への応用に使用されるＭＯＴＦＴの場合、使用される波長に対する透過性も必要とされる。たとえば、ディスプレイアプリケーションには可視範囲（４００〜７００ｎｍ）における透過性が要求され、またはブロードバンド画像センサには２００ｎｍ〜３２００ｎｍの透過性が要求される。ゲート金属層１４はあらゆる好都合な手段によって基板１２の上面にパターン化される。ゲート金属層１４の位置はクリティカルではないので、事実上あらゆる非クリティカルなパターニング手法を使用することができる。
物理気相成長プロセス（たとえばスパッタ、ａ−ビーム、熱蒸着など）を用いて、近接効果もしくは投影ツールによるフォトリソグラフィによりパターン化するゲート金属層１４を形成することに加えて、またはこれに代えて、ゲート層は、インクジェット、ディスペンシング、インプリンティング、転写印刷またはオフセット印刷方法を含め、当分野の専門家に周知のさまざまな印刷プロセスのいずれかを用いて形成することができることは、当業者には理解されるであろう。ゲート金属は当業界で周知のめっき（plating）法を用いて形成することもできる。従来のフォトリソグラフィを使用することに加えて、またはこれに代えて、層１４は、レーザー書き込みリソグラフィを用いてパターン化することもできる。理解の便宜上、１つのゲート金属１４（すなわち、１つのＭＯＴＦＴ）を図示しているが、これはバックプレーンまたは他の大面積アプリケーションで使用されるＴＦＴのうちの１つ以上を（すべてでも）表してもよいことは理解されるであろう。
ゲート誘電体材料の薄層１６は、ゲート金属１４およびその周囲のエリアの上に形成される。本開示の目的において、用語「周囲のエリア」には少なくとも図２に図示するエリアを含む（すなわち、ゲートおよびチャネルエリアと、ソース／ドレインエリア）。ここでも、層１６は全体の大面積アプリケーションを覆うブランケット層であってもよく、整合は必要ない。ゲート誘電体材料は、ＴＦＴの動作に所望の比誘電率を提供するあらゆる好都合な材料であってもよい。代表的な無機材料には、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＳｒＯおよび同様な他のものが含まれる。層１６には有機誘電体も使用することができる。たとえば、有機ゲート誘電体を持つ金属酸化物ＴＦＴが、特許文献２に開示されている。単一組成に加えて、ゲート誘電体層１６は、これらの材料を混合した複合形態で、または多層積層で構成することができる。
アモルファス半導体金属酸化物二重層ｄ１／ｄ２を含むキャリア輸送構造１８が、層１６の上面の上に堆積される。前述したように、活性輸送層ｄ１の代表的な材料は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化カドミウム（ＣｄＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、および同様な他のものなど、透明な金属酸化物半導体である。上で列挙した複数の金属酸化物の成分を備える複合膜を使用することもできる。化学ドーピング、および酸素フリーの環境で基板を加熱せずに順にスパッタプロセスにより堆積される二重層ｄ１／ｄ２構造によって、所望のキャリア濃度を達成することができる。完成したｄ２層は化学的により不活性になり、電気的に抵抗性が増すが、酸素フリーの環境で純粋に堆積されるｄ２層は層ｄ１に接触する上面および底面の両方から酸素を引きつける傾向がより高くなるように（金属成分の適切な選択により）選択されることに留意するべきである。活性輸送層ｄ１から酸素を引きつける結果、活性輸送層ｄ１のキャリア濃度およびキャリア移動度は最適化される。
次いで、キャリア輸送構造１８は、標準的なフォトリソグラフィを用いてパターン化することができ、表面酸化プロセスを行った後に、昇温下で酸素拡散プロセスが行われる。その結果得られる構造１８は、１００ｎｍを上回る結晶構造のないアモルファス／ナノ結晶質である。
次いで、パッシベーション／エッチストップ層２０をキャリア輸送構造１８に堆積して、パターン化する。無機材料（ＡＬ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＳｉＮおよびＳｉＯ２など）に加えて、またはこれの代わりに、層２０にはフォトパターン化可能な有機材料も使用することができる。層２０の選択の原則は、材料およびそれに対応する形成プロセスが下地のキャリア輸送構造１８に損傷を生じさせないことである。参照により本明細書に組み込まれる特許文献３および特許文献４、ならびに特許文献５および特許文献６が、一連のこのような材料およびプロセスを開示している。
層２０は以下のプロセス中にエッチストップ／パッシベーション層として使用される。通常のフォトリソグラフィを用いて、またはゲートパターンをビルトインマスクとして使用する自己整合プロセスによってパターニングを実現することができる。自己整合プロセスに関する詳細は、特許文献７および特許文献３に開示されている。
ソース／ドレインエリア２２は、物理気相成長、および当分野の技術者に周知の標準的なエッチング方法により形成することができる。あるいは、エリア２２は、ゲート層パターンおよび決定的でない（non-crucial）リソグラフィマスクによって、または特許文献３および特許文献８に開示される付加／印刷方法（めっきなど）によって自己整合プロセスを用いて形成することができる。ソースとドレイン、すなわち、エッチストップ／パッシベーション層２０との間の空間が、２４で示される、ＭＯＴＦＴ１０の伝導チャネルを画定する。
エッチストップ／パッシベーション層２０の加工の後で、かつソース／ドレインエリア２２の堆積前に、オプションのクリーニング／処理／エッチングプロセス（プラズマまたは化学処理）を追加して、キャリア輸送構造１８とＳ／Ｄ電極（ソース／ドレインエリア２２）との電気接触を改善することができるであろう。エッチストップ／パッシベーション層２０は、これらのプロセス中にチャネルエリアに必要な保護を提供する。
図３に移ると、別の実施形態による金属酸化物薄膜トランジスタ（ＭＯＴＦＴ）３０が図示されている。この実施例では、ＭＯＴＦＴ３０は基板３４を含み、その上に底部ゲート３６が形成され、ゲート３６の上にゲート誘電体層３８が重なっている。ゲート誘電体層３８上に金属酸化物の活性層４０が形成されており、その間にチャネルエリアを十分周知の方法で画定するために、活性層４０上に離間した関係でソース／ドレイン金属接点４２が配置されている。
活性層４０は図１のキャリア輸送構造１８と同様に構成されたキャリア輸送構造であり、層３８の上面に堆積されている高移動度のアモルファス半導体金属酸化物の下の活性輸送層ｄ１と、層ｄ１の上に直接に堆積されている保護層ｄ２とを含む。
この種のＭＯＴＦＴは「バックチャネルエッチ」ＭＯＴＦＴとして知られており、安定した高移動度のアモルファスＭＯＴＦＴはバックチャネルエッチングプロセスを用いても製作できることを例示している。
図１および図２に関して上で説明したように、ゲート３６ならびに層３８および４０が基板３４に形成される。ソース／ドレイン金属接点４２は、まず接点金属のブランケット層を堆積することにより形成するのが好ましい。Ｓ／Ｄ金属層をブランケット堆積した後、ドライまたはウェットエッチング液のいずれかによって層をパターン化して、４４で示されるチャネルエリアを開く。チャネルエリア４４の表面は洗浄手順によってクリーニングした後に、表面処理手順を行うことができる。
「バックチャネルエッチ」ＭＯＴＦＴ３０の構成では、チャネルエリア４４はＳ／Ｄパターニングの後の酸化および酸素導入の１つ以上のステップのために利用することができ、製作プロセスのこの時点で行うことが好ましい。輸送層ｄ１に対して保護層ｄ２の酸化傾向が大きいことで、Ｓ／Ｄ堆積およびパターン化プロセス中に層ｄ１を保護し、その後の酸化および酸素導入の１つ以上のステップがチャネルエリア４４の所望のキャリア濃度および移動度を確保する。
図３の構成など、一定の応用の場合、Ｓ／Ｄ層の形成およびパターン化の後に、追加の（複数の）有機／無機パッシベーション層および電極層が必要となることがある。本発明に開示される耐化学性の改善により、以下のプロセスのためにより大きなプロセスウィンドウ、より多くのプロセス方法およびより広い材料選択を使用することができる。
図４Ａ、図４Ｂを参照して、本発明により製作されたＭＯＴＦＴからの２つの代表的なＩｄ−Ｖｇｓデータセットが示されている。特に図４Ａを参照すると、図２に関連して説明したエッチストップ構造を持つＴＦＴからのデータセットが示されている。特に図４Ｂを参照すると、図３に関連して説明したＢＣＥ構造を持つＴＦＴからのデータセットが示されている。
Ｉｄ−Ｖｇｓデータは、室温でＶｄｓ＝１Ｖおよび１０Ｖのときに取得した。各図の右側には、対応する線形移動度および飽和移動度も示されている。これらＴＦＴのゲート金属はＡＬ−Ｎｄ合金であった。ゲート絶縁体は室温での表面陽極酸化により形成した。輸送層はＩｎ：Ｓｎ比が９０：１０のＩＴＯであった。層ｄ１の厚さは２．５ｎｍであった。保護層ｄ２は厚さ３０ｎｍのＩｎ−Ａｌ−Ｚｎ−Ｏであった。層ｄ１およびｄ２は室温で酸素なしのスパッタリングにより堆積した。酸素源ゾーンは、上で開示した酸素プラズマによって、層ｄ２の表面に形成した。酸素源ゾーンから酸素を層ｄ２に導入するプロセスを３００℃で３０分間行った。フォトパターン化可能なポリイミドを図２のパッシベーション／エッチストップ層２０として使用した。ＢＣＥ構造を持つＴＦＴの場合、酸素表面形成プロセスおよび導入プロセスは、Ｓ／Ｄ堆積およびパターン化の後に行った。
電流スイッチ電圧は０Ｖに近い。閾値下の電圧振幅は−０．１Ｖで、ハイエンドのＬＴＰＳ−ＴＦＴのものと同程度によい。Ｉｏｎ／Ｉｏｆｆ比は、Ｖｇｓ＝＋／−１０Ｖで１０１０に達する。エッチストップ構造（図４Ａ）を持つＴＦＴの場合、線形移動度はＶｇｓ＝１２Ｖで６２ｃｍ２／Ｖｓｅｃに達し、飽和移動度はＶｇｓ＝８Ｖで５８ｃｍ２／Ｖｓｅｃに達する。ＢＣＥ構造（図４Ｂ）を持つＴＦＴの場合、線形移動度はＶｇｓ＝６Ｖで８２ｃｍ２／Ｖｓｅｃに達し、飽和移動度はＶｇｓ＝３Ｖ〜４Ｖで９７ｃｍ２／Ｖｓｅｃに達する。
これらのデータセットは、薄膜デバイスでこれまでに見られた最高の性能のものを表す。順方向バイアスでのＯＮ電流はポリシリコンＴＦＴ、またはポリ−ＣｄＴｅ ＴＦＴでしか見られないレベルに達する。対して、逆バイアスでのＯＦＦ電流はポリシリコンＴＦＴよりも実質的によい。これらのデータセットはアモルファスシリコンデバイスで見られる最高の数字と同程度によい。実際、図４に示すデータは、結晶質半導体ウェハーに作られるＭＯＳＦＥＴでしか見られないものに匹敵する。
また、本発明で開示する製作方法を用いて作られたＴＦＴは、抜群の安定性を示す。Ｖｇｓ＝＋２０Ｖ、Ｖｄｓ＋０．１Ｖ、６０℃で２時間で試験したＤＣ順方向バイアスストレス下のＶｔｈのシフトは０．７Ｖ未満であり、Ｖｇｓ＝−２０Ｖ、Ｖｄｓ＋０．１Ｖ、６０℃で２時間のＤＣ負のバイアスストレス下のＶｔｈシフトは−０．３Ｖであった。３００μＡの初期電流（Ｖｇｓ＝Ｖｄｓ＝５Ｖ）で６０℃で６０時間にわたる電流ストレスから、安定した動作寿命が明らかになった。つまり、試験全体にわたりＶｔｈは０．５Ｖ未満しかシフトしなかった。ＴＦＴを通過する合計電荷は７０クーロンを超えた。
当該性能により、アクティブ・マトリクス・ディスプレイＡＭＬＣＤおよびＡＭＯＬＥＤ／ＡＭＬＥＤの両方で、高いフレームレートとピクセル密度とが可能になる。ＬＣＤへの応用の場合、バックライト照明でのＴＦＴ安定性も考慮する必要がある。当該二重層チャネル構造は、白色光照明で本質的な安定性を有する。ＬＣＤ ＴＶおよび携帯デバイスアプリケーションのものに近い光度を持つバックライトユニットでの実験テスト結果から、試験２時間後での安定性のシフトが１Ｖ未満であることが確認された。
４０ｃｍ２／Ｖｓｅｃを上回る移動度により、フレームレートが４８０Ｈｚまでで、８０００列、４０００行のディスプレイが可能になる。高いバイアス安定性と電流動作の安定性とにより、アクティブ・ディスプレイエリアでのピクセル・ドライバ回路と、周辺エリアでの行列ドライバとが可能になる。
このような高い移動度および安定性のＭＯＴＦＴは、ディスプレイアレイだけでなく薄膜電子機器にも使用することができる。例として、高ピクセル密度で高フレームレートのイメージャセンサアレイ、圧力センサアレイ、タッチセンサアレイ、化学センサアレイ、またはバイオセンサアレイが含まれる。大型基板のプロセス方法および薄膜プロセスツールにより、シリコンウェハーに基づく電子回路では不可能な多くのアプリケーションが可能になる。
図５を参照すると、フレキシブルＰＥＴ基板に作成されたＭＯＴＦＴからのＩｄ−Ｖｇｓおよび移動度−Ｖｇｓの曲線のグラフが示されている。図５のグラフのもととなったＭＯＴＦＴは、図３に図示するＢＣＥ構造で作られた。酸素を導入する焼成を含めたすべての製作プロセスは、１６０℃以下の温度で行った。線形移動度はＶｇｓ＝１５Ｖで〜５５ｃｍ２／Ｖｓｅｃに達し、飽和移動度はほぼ１０ＶのＶｇｓで４３ｃｍ２／Ｖｓｅｃに達した。バイアス安定性および電流動作の安定性は、上述した実施例に示すものに近い。
このように、安定した高移動度金属酸化物薄膜トランジスタ（ＭＯＴＦＴ）を製作する新規で改良されたプロセスが開示される。また、安定したアモルファス金属酸化物薄膜トランジスタ（ＭＯＴＦＴ）を製作する新規で改良されたプロセスは、４０ｃｍ２／Ｖｓ以上の移動度を持つＭＯＴＦＴの製作を可能にする。また、新規で改良された安定したアモルファス高移動度の金属酸化物薄膜トランジスタ（ＭＯＴＦＴ）が開示される。製作プロセスは、高移動度層と、高移動度層とともにｉｎ ｓｉｔｕで堆積されて、高移動度層を後の加工ステップおよび雰囲気ガスによる損傷から保護する比較的不活性な保護層とを持つキャリア輸送構造を堆積するステップを含む。また、ＭＯＴＦＴは室温および１６０℃以下で製作される。さらに、高移動度層および比較的不活性な保護層を持つキャリア輸送構造を堆積するステップには、酸素が存在しない。
以上説明した実施例は自己整合のためにさまざまな透明な層および不透明な層を含むが、製作プロセスに自己整合を使用しない場合、さまざまな層は、その形成で使用される固有の材料および最終製品への応用によって、透明であっても、または不透明であってもよいことは理解されるであろう。さまざまなアプリケーションは基板からの透過性を必要としないので、たとえば、基板材料としてフレキシブルステンレススチール箔を使用することができる。また、本発明で開示するＭＯＴＦＴはコンフォーマブルまたはフレキシブルな電気デバイスおよび装置を可能にする。
例示のために選ばれた本明細書の実施形態へのさまざまな変更および改造を、当業者は容易に想到するであろう。当該改造および変型が本発明の精神から逸脱しない限り、それらは以下の請求項の公正な解釈によってのみ評価されるその範囲内に含まれることが意図される。
当業者が本発明を理解し実施できるように明確かつ簡潔な用語で本発明を十分に説明してきたが、請求される本発明は以下のとおりである。

Claims (38)

  1. 安定した、高移動度のアモルファスＭＯＴＦＴを製作する方法であって、
    基板に、その上に形成されるゲートと前記ゲートの上に配置されるゲート誘電体層とを提供するステップと、
    前記ゲート誘電体層に隣接したアモルファス高移動度金属酸化物の層と、前記金属酸化物の層と比べて比較的不活性な材料の保護層とを含むキャリア輸送構造を、前記ゲート誘電体層に堆積するステップと、
    ほぼ室温で前記保護層の上面に隣接した酸素リッチな領域を形成するステップと、
    約３５０℃を下回る昇温された温度で前記保護層に酸素を導入するステップと、
    を備える方法。
  2. 前記アモルファス高移動度金属酸化物の層に前記ゲートの上に重なるチャネルエリアを画定するステップと、
    前記酸素を導入するステップの後に、前記チャネルエリアの上に重なるエッチストップ層を形成するステップと、
    前記チャネルエリアの対向する両側にソース／ドレイン接点エリアを画定するステップと、
    前記ソース／ドレイン接点エリアの表面でクリーニング／処理／エッチングを行うステップと、
    前記ソース／ドレイン接点エリアの保護層にソース／ドレイン接点を堆積してパターン化するステップと、
    をさらに含む請求項１に記載の方法。
  3. 酸素リッチな領域を形成する前記ステップの前に、
    前記アモルファス高移動度金属酸化物の層に、前記ゲートの上に重なるチャネルエリアを画定するステップと、
    前記チャネルエリアの対向する両側にソース／ドレイン接点エリアを画定するステップと、
    前記保護層にブランケット金属層を堆積するステップと、
    前記ブランケット金属層をパターン化して、前記ソース／ドレインエリアにソース／ドレイン電極を形成するとともに、前記チャネルエリアの上に重なる前記ソース／ドレイン電極間のエリアを開くステップと、
    をさらに含む、請求項１に記載の方法。
  4. アモルファス高移動度金属酸化物の層を堆積する前記ステップは、移動度が４０ｃｍ２／Ｖｓを上回るアモルファス金属酸化物の層を堆積するステップを含む、請求項１に記載の方法。
  5. アモルファス高移動度金属酸化物の層を堆積する前記ステップは、約１０１８ｃｍ−３から約５×１０１９ｃｍ−３までの範囲のキャリア濃度を持つアモルファス金属酸化物の層を堆積するステップを含む、請求項１に記載の方法。
  6. 前記アモルファス高移動度金属酸化物の層を堆積する前記ステップは、酸化インジウムスズ（ＩＴＯ）、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化カドミウム（ＣｄＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、もしくは酸化亜鉛（ＺｎＯ）、または前記金属酸化物のうちの２つ以上を含む複合膜のうちの１つを堆積するステップを含む、請求項１に記載の方法。
  7. 前記アモルファス高移動度金属酸化物の層を堆積する前記ステップは、約５ｎｍ以下の範囲、好ましくは約２ｎｍの厚さを有する層を堆積するステップを含むことを特徴とする、請求項１に記載の方法。
  8. 前記保護層を堆積する前記ステップは、前記アモルファス高移動度金属酸化物層よりも不活性な金属酸化物を含む層を堆積するステップを含む、請求項１に記載の方法。
  9. 前記より不活性な金属酸化物を堆積する前記ステップは、Ｍ−Ｚｎ−Ｏ、Ｍ−Ｉｎ−Ｏまたはこれらの組合せのうちの１つの層を堆積するステップを含み、ここでＭはＡｌ、Ｇａ、Ｔａ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｎ、Ｍｏ、Ｗ、Ｃｕ、ＶまたはＺｒを含む、請求項８に記載の方法。
  10. 前記保護層を堆積する前記ステップは、２０ｎｍ〜５０ｎｍ、好ましくは２０ｎｍ〜３０ｎｍの範囲の厚さを持つ層を堆積するステップを含む、請求項１に記載の方法。
  11. 前記キャリア輸送構造を堆積する前記ステップは、前記アモルファス高移動度金属酸化物の層と、前記保護層とをｉｎ ｓｉｔｕで、真空破壊することなく堆積するステップを含む、請求項１に記載の方法。
  12. 前記キャリア輸送構造を堆積する前記ステップは、前記アモルファス高移動度金属酸化物の層および前記保護層を、１６０℃を下回る温度で、好ましくは意図的な基板の加熱なく堆積するステップを含む、請求項１に記載の方法。
  13. 前記キャリア輸送構造を堆積する前記ステップは、前記アモルファス高移動度金属酸化物の層および前記保護層を、スパッタリングにより堆積するステップを含む、請求項１に記載の方法。
  14. 前記アモルファス高移動度金属酸化物の層および前記保護層を、酸素のないスパッタリングによって堆積するステップを特徴とする、請求項１３に記載の方法。
  15. 前記酸素リッチな領域を形成する前記ステップは、酸素プラズマ、Ｎ２Ｏプラズマ、ＵＶオゾンプロセス、酸素リッチ自己組織化層、過酸化水素もしくは重クロム酸塩溶液を用いた表面処理、またはこれらの組合せプロセスを使用するステップを含む、請求項１に記載の方法。
  16. 前記酸素リッチな領域を形成する前記ステップは、１６０℃を下回る温度で、好ましくは１００℃を下回る温度で行われる、請求項１５に記載の方法。
  17. 前記酸素リッチな領域を形成する前記ステップは、１００ミリトルを上回る圧力で行われる、請求項１５に記載の方法。
  18. 酸素リッチ自己組織化層による前記コーティングを使用した前記酸素リッチな領域を形成する前記ステップは、４−クロロフェニルトリクロロシラン（４−ＣＰＴＳ）、クロロメチルトリクロロシラン（ＣＭＴＳ）、４−クロロフェニルホスホン酸（４−ＣＰＰＡ）、３−ニトロフェニルホスホン酸（３−ＮＰＰＡ）、２−クロロエチルホスホン酸（２−ＣＥＰＡ）、またはこれらの組合せのうちの１つを備える前記自己組織化層を含む、請求項１５に記載の方法。
  19. 前記酸素源から前記保護層に酸素を導入する前記ステップは、１６０℃以上の昇温を用いるステップを含む、請求項１に記載の方法。
  20. 前記基板を提供する前記ステップは、それぞれ剛性、柔軟性または可とう性を有する形態のうちの１つで、ガラス、プラスチックフィルム、およびステンレススチールフィルムのうちの１つを含む基板を提供するステップを含む、請求項１に記載の方法。
  21. 前記ゲート誘電体層を提供する前記ステップは、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＡｌＮ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ、ＨｆＯ、ＳｒＯ、または混合物もしくは多層形態でのこれらの組合せを含む層を提供するステップを含む、請求項１に記載の方法。
  22. 前記ゲート誘電体層を提供する前記ステップは、前記ゲート誘電体層を前記対応する金属から陽極酸化、酸素リッチ雰囲気での加熱、または順次これらの組合せによって形成するステップを含む、請求項２１に記載の方法。
  23. 安定した高移動度のアモルファスＭＯＴＦＴを製作する方法であって、
    基板に、その上に形成されるゲートと前記ゲートの上に配置されるゲート誘電体層とを提供するステップと、
    前記ゲート誘電体層に、ともに酸素なくｉｎ ｓｉｔｕで堆積される前記ゲート誘電体に隣接したアモルファス高移動度金属酸化物の層と、前記アモルファス高移動度金属酸化物の層に堆積されて、前記アモルファス高移動度金属酸化物の層と比べて比較的不活性である保護層とを、意図的な基板の加熱なく、または意図的に冷却してスパッタリングすることによりキャリア輸送構造を堆積するステップと、
    １６０℃を下回る温度で、前記保護層の前記上面に酸素リッチな領域を形成するステップと、
    昇温下で、前記酸素リッチな領域から前記保護層に酸素を導入するステップと、
    その結果得られるアモルファス金属酸化物の層は、４０ｃｍ２／Ｖｓを上回る移動度および約１０１８ｃｍ−３から約５×１０１９ｃｍ−３までの範囲のキャリア濃度を有するステップと、
    を備える方法。
  24. 前記アモルファス高移動度金属酸化物の層に前記ゲートの上に重なるチャネルエリアを画定するステップと、
    前記酸素を導入するステップの後に、前記チャネルエリアの上に重なるエッチストップ層を形成するステップと、
    前記チャネルエリアの対向する両側にソース／ドレイン接点エリアを画定するステップと、
    前記ソース／ドレイン接点エリアの表面でクリーニング／処理／エッチングステップを行うステップと、
    前記ソース／ドレイン接点エリアの前記保護層にソース／ドレイン接点を堆積してパターン化するステップと、
    をさらに含む、請求項２３に記載の方法。
  25. 酸素リッチな領域を形成する前記ステップの前に、
    前記アモルファス高移動度金属酸化物の層にゲートの上に重なるチャネルエリアを画定するステップと、
    前記チャネルエリアの対向する両側にソース／ドレイン接点エリアを画定するステップと、
    前記保護層にブランケット金属層を堆積するステップと、
    前記ブランケット金属層をパターン化して、前記ソース／ドレインエリアにソース／ドレイン電極を形成するとともに、前記チャネルエリアの上に重なる前記ソース／ドレイン電極間のエリアを開くステップと、
    をさらに含む、請求項２３に記載の方法。
  26. 前記アモルファス高移動度金属酸化物の層を堆積する前記ステップは、約５ｎｍ以下の範囲、好ましくは約２ｎｍの厚さを持つ層を堆積するステップを含む、請求項２３に記載の方法。
  27. 前記保護層を堆積する前記ステップは、２０ｎｍ〜５０ｎｍの範囲の厚さを持つ層を堆積するステップを含む、請求項２３に記載の方法。
  28. ４０ｃｍ２／Ｖｓ以上の移動度を持つ安定した高移動度のアモルファスＭＯＴＦＴであって、
    基板の上に形成されているゲートと、前記ゲートの上に配置されているゲート誘電体層とを備える前記基板と、
    前記ゲート誘電体層上に設けられ、前記ゲート誘電体に隣接したアモルファス高移動度金属酸化物の層と、前記金属酸化物の層に比べて比較的不活性な材料の保護層とを含むキャリア輸送構造と、
    前記保護層上のソース／ドレイン接点と、
    を備える安定した高移動度のアモルファスＭＯＴＦＴ。
  29. 前記アモルファス高移動度金属酸化物の層は、約１０１８ｃｍ−３から約５×１０１９ｃｍ−３までの範囲のキャリア濃度を含む、請求項２８に記載の安定した高移動度のアモルファスＭＯＴＦＴ。
  30. 前記アモルファス高移動度金属酸化物の層は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化カドミウム（ＣｄＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、またはこれらの組合せを備える複合膜のうちの１つを含む、請求項２８に記載の安定した高移動度のアモルファスＭＯＴＦＴ。
  31. 前記アモルファス高移動度金属酸化物の層は、約５ｎｍ以下の範囲、好ましくは約２ｎｍの範囲の厚さを有する、請求項２８に記載の安定した高移動度のアモルファスＭＯＴＦＴ。
  32. 前記保護層は前記アモルファス高移動度金属酸化物層よりも不活性な金属酸化物を含む、請求項２８に記載の安定した高移動度のアモルファスＭＯＴＦＴ。
  33. 前記不活性な金属酸化物は、Ｍ−Ｚｎ−Ｏ、Ｍ−Ｉｎ−Ｏ、またはこれらの組合せのうちの１つを含み、ここでＭはＡｌ、Ｇａ、Ｔａ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｎ、Ｍｏ、Ｗ、Ｃｕ、Ｍｇ、ＶまたはＺｒのうちの少なくとも１つを含む、請求項３２に記載の安定した高移動度のアモルファスＭＯＴＦＴ。
  34. 前記保護層は２０ｎｍ〜５０ｎｍの範囲の厚さを持つ層を含む、請求項２８に記載の安定した高移動度のアモルファスＭＯＴＦＴ。
  35. 前記ＭＯＴＦＴは薄膜電気回路に内蔵されている、請求項２８に記載の安定した高移動度のアモルファスＭＯＴＦＴ。
  36. 前記薄膜電気回路はディスプレイアレイデバイス、イメージャセンサアレイデバイス、圧力センサアレイデバイス、タッチセンサアレイデバイス、化学センサアレイデバイス、またはバイオセンサアレイデバイスのうちの１つを含む電子デバイスに内蔵されている、請求項３５に記載の安定した高移動度のアモルファスＭＯＴＦＴ。
  37. 前記薄膜電気回路は、前記アレイ内部のピクセル・ドライバもしくは読出し回路、または前記アレイの周辺エリアの行列ドライバ回路に内蔵されている、請求項３６に記載の安定した高移動度のアモルファスＭＯＴＦＴ。
  38. 安定した高移動度のアモルファスＭＯＴＦＴであって、
    基板の上に形成されているゲートと、前記ゲートの上に配置されているゲート誘電体層とを有する前記基板と、
    前記ゲート誘電体層上にスパッタリングされて、前記ゲート誘電体に隣接した約５ｎｍ以下の範囲、好ましくは約２ｎｍの厚さを持つアモルファス高移動度金属酸化物の層と、前記アモルファス高移動度金属酸化物の層上に２０ｎｍ〜５０ｎｍの範囲の厚さで堆積されている比較的不活性な材料の保護層とを含むキャリア輸送構造であって、前記アモルファス金属酸化物の層は４０ｃｍ２／Ｖｓを上回る移動度および約１０１８ｃｍ−３から約５×１０１９ｃｍ−３の範囲のキャリア濃度を有する、キャリア輸送構造と、
    前記保護層上に位置付けられて、前記保護層と電気接触しているソース／ドレイン接点と、
    を備える安定した高移動度のアモルファスＭＯＴＦＴ。
JP2016515344A 2013-05-24 2014-05-07 安定した高移動度のｍｏｔｆｔおよび低温での製作 Pending JP2016519443A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/902,514 US9356156B2 (en) 2013-05-24 2013-05-24 Stable high mobility MOTFT and fabrication at low temperature
US13/902,514 2013-05-24
PCT/US2014/037191 WO2014189681A2 (en) 2013-05-24 2014-05-07 Stable high mobility motft and fabrication at low temperature

Publications (2)

Publication Number Publication Date
JP2016519443A true JP2016519443A (ja) 2016-06-30
JP2016519443A5 JP2016519443A5 (ja) 2017-12-07

Family

ID=51934313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016515344A Pending JP2016519443A (ja) 2013-05-24 2014-05-07 安定した高移動度のｍｏｔｆｔおよび低温での製作

Country Status (6)

Country Link
US (2) US9356156B2 (ja)
EP (1) EP3005420A4 (ja)
JP (1) JP2016519443A (ja)
KR (1) KR20160012165A (ja)
CN (1) CN105308753A (ja)
WO (1) WO2014189681A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
KR20200069472A (ko) * 2018-12-07 2020-06-17 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
WO2022249872A1 (ja) * 2021-05-26 2022-12-01 株式会社ニコン 半導体装置、電子デバイス、ｐＨセンサ、バイオセンサ、半導体装置の製造方法、及び電子デバイスの製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
US9362413B2 (en) * 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
US9136355B2 (en) * 2013-12-03 2015-09-15 Intermolecular, Inc. Methods for forming amorphous silicon thin film transistors
FR3024589B1 (fr) * 2014-07-29 2017-12-08 Commissariat Energie Atomique Dispositif electronique et son procede de fabrication
US20160313282A1 (en) * 2015-04-27 2016-10-27 Chan-Long Shieh Motft and array circuit for chemical/biochemical applications
US9515158B1 (en) * 2015-10-20 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with insertion layer and method for manufacturing the same
US9496415B1 (en) 2015-12-02 2016-11-15 International Business Machines Corporation Structure and process for overturned thin film device with self-aligned gate and S/D contacts
WO2017163146A1 (en) 2016-03-22 2017-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
WO2017208109A1 (en) 2016-06-03 2017-12-07 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
CN107749422A (zh) * 2017-09-21 2018-03-02 信利（惠州）智能显示有限公司 氧化物半导体薄膜晶体管
US11387330B2 (en) 2018-03-12 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and transistor including metal oxide
CN109638070B (zh) * 2018-12-12 2021-01-15 广州新视界光电科技有限公司 氧化物半导体材料、薄膜晶体管及制备方法和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140243A1 (en) * 2007-11-30 2009-06-04 Samsung Electronics Co., Ltd. Oxide semiconductor thin film transistors and fabrication methods thereof
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
JP2010161327A (ja) * 2009-01-12 2010-07-22 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP2012514328A (ja) * 2008-12-24 2012-06-21 スリーエム イノベイティブ プロパティズ カンパニー 金属酸化物半導体薄膜トランジスタにおける安定性の向上
JP2013041944A (ja) * 2011-08-12 2013-02-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8058096B2 (en) * 2007-07-31 2011-11-15 Hewlett Packard Development Company, L.P. Microelectronic device
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
KR101603775B1 (ko) * 2008-07-14 2016-03-18 삼성전자주식회사 채널층 및 그를 포함하는 트랜지스터
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR20100054453A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 반도체 소자 및 그 형성 방법
WO2010114529A1 (en) * 2009-03-31 2010-10-07 Hewlett-Packard Development Company, L.P. Thin-film transistor (tft) with a bi-layer channel
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2657974B1 (en) * 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Semiconductor device and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140243A1 (en) * 2007-11-30 2009-06-04 Samsung Electronics Co., Ltd. Oxide semiconductor thin film transistors and fabrication methods thereof
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
JP2012514328A (ja) * 2008-12-24 2012-06-21 スリーエム イノベイティブ プロパティズ カンパニー 金属酸化物半導体薄膜トランジスタにおける安定性の向上
JP2010161327A (ja) * 2009-01-12 2010-07-22 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP2013041944A (ja) * 2011-08-12 2013-02-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
KR20200069472A (ko) * 2018-12-07 2020-06-17 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
KR102163565B1 (ko) * 2018-12-07 2020-10-12 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
WO2022249872A1 (ja) * 2021-05-26 2022-12-01 株式会社ニコン 半導体装置、電子デバイス、ｐＨセンサ、バイオセンサ、半導体装置の製造方法、及び電子デバイスの製造方法

Also Published As

Publication number Publication date
US20170033202A1 (en) 2017-02-02
KR20160012165A (ko) 2016-02-02
WO2014189681A3 (en) 2015-05-07
US9356156B2 (en) 2016-05-31
EP3005420A2 (en) 2016-04-13
CN105308753A (zh) 2016-02-03
EP3005420A4 (en) 2017-01-04
US20140346495A1 (en) 2014-11-27
WO2014189681A2 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
US9356156B2 (en) Stable high mobility MOTFT and fabrication at low temperature
JP5110803B2 (ja) 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP4332545B2 (ja) 電界効果型トランジスタ及びその製造方法
US9768323B2 (en) Manufacture method of dual gate oxide semiconductor TFT substrate and structure thereof
KR101015338B1 (ko) 박막 트랜지스터의 제조방법
JP5105842B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
JP5250929B2 (ja) トランジスタおよびその製造方法
TWI423436B (zh) 有機發光顯示裝置和製造其之方法
US9799677B2 (en) Structure of dual gate oxide semiconductor TFT substrate
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
US9246007B2 (en) Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus
US20100176388A1 (en) Thin film transistor, method of manufacturing the same and flat panel display device having the same
KR20090126813A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
TW201029184A (en) Semiconductor device and method for manufacturing the same
US9076721B2 (en) Oxynitride channel layer, transistor including the same and method of manufacturing the same
JP2013041944A (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR20160137129A (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
KR20080066150A (ko) 투명산화물 박막트랜지스터 제조방법
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190214