JP3454971B2 - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JP3454971B2
JP3454971B2 JP12942995A JP12942995A JP3454971B2 JP 3454971 B2 JP3454971 B2 JP 3454971B2 JP 12942995 A JP12942995 A JP 12942995A JP 12942995 A JP12942995 A JP 12942995A JP 3454971 B2 JP3454971 B2 JP 3454971B2
Authority
JP
Japan
Prior art keywords
image display
image
signal line
matrix
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12942995A
Other languages
English (en)
Other versions
JPH08305325A (ja
Inventor
舜平 山崎
潤 小山
秀彦 千村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP12942995A priority Critical patent/JP3454971B2/ja
Priority to TW085103979A priority patent/TW445439B/zh
Priority to KR1019960013043A priority patent/KR100318698B1/ko
Priority to CN96106161A priority patent/CN1127045C/zh
Priority to US08/639,563 priority patent/US6219022B1/en
Publication of JPH08305325A publication Critical patent/JPH08305325A/ja
Priority to US09/835,266 priority patent/US6421041B2/en
Priority to US10/164,221 priority patent/US6590562B2/en
Application granted granted Critical
Publication of JP3454971B2 publication Critical patent/JP3454971B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、高速・多量の画像デ
ータを用いて、ハイビジョンＴＶ等の高画質の表示を行
うに適した画像表示装置、特に液晶電気光学表示装置に
関する。
【０００２】
【従来の技術】従来の画像表示を行うためのシステム構
成を図２０に示す。図２０において、従来技術は、ビデ
オカメラ等の画像読みとり装置（２００１）が、図の様
に、特定の画像（静止画、動画）を走査して得られたデ
ータを用いて、液晶電気光学装置等の画像表示装置（２
００２）において前記走査の通り表示していた。
【０００３】次に画像表示装置を、アクティブマトリッ
クス型液晶電気光学装置を例にとり、図２１を用いて説
明する。従来のアクティブマトリックス型液晶電気光学
装置は、図２１に示すようにゲート側ドライバ（走査線
ドライバ回路）（２１１６）と、ソース側ドライバ（信
号線ドライバ回路）（２１１５）と、複数の画素がマト
リクス配置された画素マトリックス（２１０５）が配置
されている。ソース側ドライバは、相補型の薄膜トラン
ジスタにより構成されたマスタ・スレーブ型のフリップ
・フロップからなるシフトレジスタ（２１０２）と、相
補型の薄膜トランジスタによるサンプリング回路（２１
０３）により構成されている。ゲート側ドライバは、相
補型の薄膜トランジスタにより構成されたマスタ・スレ
ーブ型のフリップ・フロップからなるシフトレジスタ
（２１０６）と相補型の薄膜トランジスタによるバッフ
ァ回路（２１０７）により構成されている。画素マトリ
ックスは、画素がアレイ状に配置されている。
【０００４】図２２に画素の構成を示す。図２２におい
て、ゲート電極（２２０２）、ソース電極（２２０
１）、ドレイン電極（２２０３）を有するＮ型薄膜トラ
ンジスタ（２２００）のソース電極（２２０１）には、
液晶素子（２２０４）および補助容量（２２０６）が接
続され、それぞれ、対向電極（２２０５）、接地（２２
０７）に接続されている。
【０００５】次に従来のアクティブマトリックス型液晶
電気光学装置の動作を説明する。まずゲート側ドライバ
の動作を説明する。ゲート側スタートパルスとゲート側
シフトクロックが入力されると、ゲート側シフトクロッ
クに同期してゲート信号線（２１０８）が、バッファ
（２１０７）を介して"L" レベルから"H" レベル、さら
に"L" レベルに変化していく。次にソース側ドライバの
動作を説明する。ソース側スタートパルスとソース側シ
フトクロックが入力されると、サンプリング信号線（２
１１７）がソース側シフトクロックに同期して、順番
に"L" レベルから"H" レベル、さらに"L" レベルに変化
していき、その信号によってＲＧＢアナログ信号線（２
１１０）より入力された画像信号がサンプリングされ、
ソース信号線に画像データを供給する。全体の動作とし
ては、１水平方向にデータを書くためには、ゲート信号
線が"H" レベルとなる水平方向ラインの画素に、ソース
側シフトクロックに同期して画像データを書き込んでい
く。更にその動作を垂直方向のゲート側シフトクロック
に同期して、垂直方向に繰り返す。それらの動作を１画
面について実行していくことで、画像を表示していく。
前記表示のタイミング状態を図２３に示す。
【０００６】
【発明が解決しようとする課題】従来の構成による表示
方式では、次の様な課題があった。従来の液晶電気光学
装置は、（あ）薄膜トランジスタの移動度が小さい、
（い）液晶画素にデータを書き込むための時間がかか
る、等のため、特に水平方向のサンプリングクロック周
波数を高くできず、高速動作が困難（薄膜トランジス
タ、液晶の変化に時間がかかる）であった。特に、これ
らの現象は、表示画面が大きくなる（表示画素数が増え
る）ほど、多量の画像データを用いるため顕著であっ
た。他方、現在は、ハイビジョンＴＶ（ＨＤＴＶ）やク
リアビジョン（ＥＤＴＶ）などの様に美しい画質を表現
するために、一画面の画像データは従来のテレビより数
倍多くなっている。また、大画面化により、見やすさの
向上や、１つの表示装置に複数の画像を表示することが
可能となるため、ますます大画面が必要になってくる。
これらの実現のためにも、液晶電気光学装置の高速動作
の実現が迫られている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の主要な構成の一つは、スイッチング素子を
有する画素が複数マトリックス配置され、前記スイッチ
ング素子のＯＮ／ＯＦＦを制御する走査線と、表示信号
が出力される信号線が各画素に接続されている、アクテ
ィブマトリックス型の画像表示装置において、信号線ド
ライバ回路と、走査線ドライバ回路のうちの少なくとも
一方は複数設けられており、前記信号線ドライバ回路
と、前記走査線ドライバ回路のうちの、少なくとも１つ
の信号線ドライバ回路と、少なくとも１つの走査線ドラ
イバ回路との一組により構成される部分画像表示部が複
数個構成され、前記部分画像表示部の各々は、１フレー
ムの画像の１部分を表示し、前記複数個の部分画像表示
部により、１フレームの画像全体の表示を行うことを特
徴とする画像表示装置である。
【０００８】また、本発明は、上記構成において、前記
走査線および／または前記信号線は、多層配線構造を有
していることを特徴とする画像表示装置である。
【０００９】また、本発明は、上記構成において、前記
部分画像表示部の各々は、電気的に独立した対向電極を
有していることを特徴とする画像表示装置である。
【００１０】また、本発明は、上記構成において、入力
画像データを、各部分画像表示部に対応したデータに変
換する、画像データ並べ替え回路を有していることを特
徴とする画像表示装置である。
【００１１】
【作用】本発明は、走査線ドライバ回路、信号線ドライ
バ回路のうちの少なくとも一方が複数設けられた画像表
示装置において、１フレームの画像表示を行う。その際
に、少なくとも１つの、走査線ドライバ回路および信号
線ドライバ回路により、一つの小さい画像表示装置（以
下部分画像表示部という）を構成する。すなわち、複数
の部分画像表示部が、１つの画像表示装置を構成してい
る。したがって、複数の部分画像表示部の集まりで、１
フレーム全体の画像を表示する。すると、個々の部分画
像表示部においては、全体の画像を表示する場合に比較
して、走査線や信号線の数が少なくなるので、従来に比
較して各走査線、信号線を、駆動し、信号を供給するの
に要する時間を長くすることができる。したがって、例
えば駆動のための薄膜トランジスタにおいて、より動作
速度が遅いものを用いても、いままで同様に表示するこ
とができ、低コスト化を促すことができるまた、例え
ば、駆動のための薄膜トランジスタの動作速度が従来と
同じであっても、画像表示装置全体では、結果的に駆動
できる画素数を増加することができる。
【００１２】例えば、装置全体で、走査線ドライバ回
路、信号線ドライバ回路を共に２つ有した画像表示装置
であって、１つづつの走査線ドライバ回路、信号線ドラ
イバ回路を用いて部分画像表示部を構成した場合、部分
画像表示部は４つ構成される。すると、例えば、走査線
を４８０ラインを有していた場合、従来であれば、１走
査線分のデータの供給に要する時間は、１秒間に３０フ
レームであれば、１÷３０÷４８０＝６９μｓｅｃ以内
である必要があったのに対し、本発明によれば、１÷３
０÷２４０＝１３９μｓｅｃと、倍の時間を確保するこ
とができる。また、従来４８０ラインで動作可能であっ
たドライバ回路は、本発明により９６０ラインを駆動す
ることができる。
【００１３】本発明により、画像表示装置、特にアクテ
ィブマトリックス型の液晶電気光学装置において、ゲー
ト側ドライバやソース側ドライバの実質的な動作速度、
クロック周波数等を変えなくとも、従来よりも高速な画
像表示を可能とすることができ、大量の画像データを必
要とする高解像度、大画面の高速な表示を、容易かつ安
価に実現することができた。次に実施例を詳細に説明す
る。
【００１４】
【実施例】〔実施例１〕 まず、図１を用いて構成の概要を説明する。これは、図
１の（１０１）の様に走査された画像データを、４分割
して（１０２）の画像表示装置に（１０２ａ）、（１０
２ｂ）、（１０２ｃ）、（１０２ｄ）のように表示する
実施例である。画像表示装置として特に液晶電気光学装
置で実施する。この方法は、画像表示装置に対して画像
データのドライブの方法が、２方向からなるので、ダブ
ル・ドライブ方式あるいはデュアル・ドライブ方式であ
る。図１において（１０１）は、２ｍ×２ｎ画素からな
るビデオカメラ等の画像読みとり装置、（１０２）が画
像表示装置である。
【００１５】次に動作を説明する。画像読みとり装置か
ら読みとられた、ＲＧＢのアナログ画像データを、ＡＤ
変換器（アナログ−デジタル変換器）により、デジタル
データに変換し、画像並び換え回路により画像データを
並び換え、それを更にＤＡ変換器（デジタル−アナログ
変換器）を通して、画像表示装置（１０２）に表示す
る。図２（ａ）、（ｂ）にＡＤ変換器とＤＡ変換器の構
成を示す。ＡＤ変換回路・ＤＡ変換回路のビット数は、
ここでは８ビット（２５６階調）にしておく。これは表
示したい階調数によりビット数を多くしたり、小さくし
ても良い。
【００１６】次に、画像データ並べ換え回路について説
明する。図３に、画像データ並べ換え回路の例を示す。
図３に示すように、画像データ並べ換え回路は、ＲＧＢ
（赤、緑、青）の三色のそれぞれのデジタルデータにつ
いて４表示分に並べ換えるＦＩＦＯ（ファーストイン・
ファーストアウト）メモリ回路（３０１）〜（３０３）
と、そのＦＩＦＯメモリ回路の読みだし・書き込みタイ
ミング発生回路（３０４）により構成されている。
【００１７】図４に、Ｒ（赤）信号に対応するＦＩＦＯ
メモリ回路の詳細を示す。他のＧ（緑）、Ｂ（青）信号
に対応するＦＩＦＯメモリ回路においても、同様の構成
を有している。図４において、ＦＩＦＯａ，ＦＩＦＯ
ｂ，ＦＩＦＯｃ，ＦＩＦＯｄが、図１の画像表示部分
（１０２ａ）、（１０２ｂ）、（１０２ｃ）、（１０２
ｄ）の画像データにそれぞれ対応している。
【００１８】次に画像データ並べ換え回路の動作につい
てＲ信号について説明する。（他のＧＢ信号もＲ信号と
同じである。）図１の画像読みとり装置（１０１）から
の画像データがＡＤ変換回路を通ってきたものの詳細を
図５に示す。図６にＦＩＦＯメモリの書き込み、読みと
り状態のタイミング・チャートを示す。ＡＤ変換回路出
力データは、メインクロックに同期して出力され、それ
を書き込みクロックＲＣＬＫｗａによってＦＩＦＯａに
書き込こんで行き、１行目のｍ列まで書き込むとＲＣＬ
Ｋｗａはストップし、ＲＣＬＫｗｂがＯＮになり、ｍ＋
１列からＦＩＦＯｂに書き込んで行く。この動作を繰り
返し、（ｎ，２ｍ）まで実行すると、ｎ＋１行目からデ
ータをＦＩＦＯｃに書き込み次にｎ＋１行目のｍ＋１列
目からＦＩＦＯｄにデータを書き込で行く。この動作を
繰り返し１画面分のデータを４つのＦＩＦＯメモリに書
き込む。次に読みだしクロックＲＣＬＫにより、４つの
ＦＩＦＯメモリから画像データを同時に読みだし、読み
だしたデータを、図１に示すように、４つの液晶電気光
学装置において同時にデータが転送、書き込みがされ
る。
【００１９】次に表示装置について説明する。図７にお
いて、個々の液晶電気光学装置（００７ａ）、（００７
ｂ）、（００７ｃ）、（００７ｄ）は、従来のアクティ
ブマトリックス型の液晶電気光学装置と同様の構成にな
っている（以下部分画像表示部という）。詳しくはそれ
ぞれＰ型またはＮ型または相補型の薄膜トランジスタに
よるソース側シフトレジスタ１、２、３、４と、薄膜ト
ランジスタによるサンプリング回路Ｐ型またはＮ型また
は相補型の薄膜トランジスタにより構成されるゲート側
シフトレジスタ１、２、３、４と、ソース側スタートパ
ルス入力端子（７０１ａ）、（７０１ｂ）、（７０１
ｃ）、（７０１ｄ）と、ソース側シフトクロック入力端
子（７０２ａ）、（７０２ｂ）、（７０２ｃ）、（７０
２ｄ）と、ＲＧＢアナログ信号入力端子（７０３ａ）、
（７０３ｂ）、（７０３ｃ）、（７０３ｄ）と、ゲート
側スタートパルス入力端子（７０４ａ）、（７０４
ｂ）、（７０４ｃ）、（７０４ｄ）と、ゲート側シフト
クロック入力端子（７０５ａ）、（７０５ｂ）、（７０
５ｃ）、（７０５ｄ）により構成されている。またこれ
らの部分画像表示部の画素マトリックスの数は、垂直方
向・水平方向は、液晶電気光学装置全体の画素マトリッ
クスの数のそれぞれ２分の１に構成されている。またそ
れぞれの部分画像表示部には、対向電極（７２０ａ）、
（７２０ｂ）、（７２０ｃ）、（７２０ｄ）が付加され
ている。
【００２０】次に動作について説明する。それぞれの部
分画像表示部（００７ａ）、（００７ｂ）、（００７
ｃ）、（００７ｄ）の動作は従来のものと同様なので省
略する。ゲート側スタートパルス入力端子（７０４
ａ）、（７０４ｂ）、（７０４ｃ）、（７０４ｄ）と、
ゲート側シフトクロック入力端子（７０５ａ）、（７０
５ｂ）、（７０５ｃ）、（７０５ｄ）からゲート側シフ
トクロックとゲート側スタートパルスが入力されると、
部分表示（００１ａ）、（００１ｂ）、（００１ｃ）、
（００１ｄ）の第１行目の画素のスイッチトランジスタ
がＯＮになる。
【００２１】このときソース側スタートパルス入力端子
（７０１ａ）、（７０１ｂ）、（７０１ｃ）、（７０１
ｄ）とソース側シフトクロック入力端子（７０２ａ）、
（７０２ｂ）、（７０２ｃ）、（７０２ｄ）からソース
側スタートパルスとソース側シフトクロックが入力され
ると、ＲＧＢアナログ信号入力端子（７０３ａ）、（７
０３ｂ）、（７０３ｃ）、（７０３ｄ）から入力された
画像データがサンプリング回路によりサンプリングさ
れ、部分表示（００１ａ）、（００１ｂ）、（００１
ｃ）、（００１ｄ）の第１番目の画素ａ（１，１）、ｂ
（１，１）、ｃ（１，１）、ｄ（１，１）に画像データ
が表示される。
【００２２】前記動作を繰り返し部分表示（００７
ａ）、（００７ｂ）、（００７ｃ）、（００７ｄ）の第
１行目が表示さる。更に前記動作を繰り返し部分表示
（００７ａ）、（００７ｂ）、（００７ｃ）、（００７
ｄ）の第２行目が表示される。これらの動作を繰り返し
部分表示（００７ａ）、（００７ｂ）、（００７ｃ）、
（００７ｄ）の全行を表示し、従って全表示を行う。図
８にその表示動作を示す。すなわち、４つのアクティブ
マトリックスパネルにより、同時に４ヶ所から表示を行
って、４つの画面全体で１つの画像を描くように動作す
る。この時４つの対向電極（７２０ａ）、（７２０
ｂ）、（７２０ｃ）、（７２０ｄ）は、独立に電圧をか
けてもよいし、あるいは全体パネルの内部でショートさ
せて、１つの対向電極として電圧をかけてもよい。
【００２３】この実施例において、４つの部分画素マト
リックス（８０１ａ）、（８０１ｂ）、（８０１ｃ）、
（８０１ｄ）は、同じサイズにする必要はないが、全体
表示部分のバランスを考えるならば、全体表示部分が６
４０×４８０の画素マトリックスならば、それぞれの部
分画素マトリックス（８０１ａ）、（８０１ｂ）、（８
０１ｃ）、（８０１ｄ）を３２０×２４０の画素マトリ
ックスにすることが好ましい。また画像データの表示の
仕方についても、図９（ａ）、図９（ｂ）に示すよう
に、どの様に表示させてもよく、隣接する２つの部分画
素マトリクス（９０１ａ）と（９０１ｂ）、（９０１
ａ）と（９０１ｃ）、（９０１ｂ）と（９０１ｄ）、
（９０１ｃ）と（９０１ｄ）の走査方向を互いに異なる
方向にして表示させてもよい。この実施例によれば、水
平方向のソース側ドライバのサンプリング周波数と、垂
直方向のゲート側ドライバの駆動周波数は、それぞれ従
来の１／４、１／２でよい。
【００２４】〔実施例２〕 実施例２では、図１０のように全体表示を９分割しそれ
ぞれ９個の独立に表示できる部分画素表示部により構成
されている。画像データの並べ換えは、実施例１のＦＩ
ＦＯメモリの数を増やせば容易に構成できるので、表示
装置部分についてのみ説明する。画素マトリックス１、
２のゲート信号は、ゲート側ドライバ１から供給され、
画素マトリックス４に対してはゲート側ドライバ２から
供給され、画素マトリックス７、８に対してはゲート側
ドライバ３から供給され、画素マトリックス３に対して
はゲート側ドライバ４から供給され、画素マトリックス
５、６に対してはゲート側ドライバ５から供給され、画
素マトリックス９に対してゲート側ドライバ６から供給
される。従ってゲート側ドライバ１、３、５の各ゲート
線の駆動能力はゲート側ドライバ２、４、６よりも大き
くする必要がり、望ましくは２倍程度がよい。従ってゲ
ートドライバ１〜６の構成例を図１１に示す。
【００２５】各々の画素マトリックス１〜９の対向電極
は、それぞれ（１０７１）〜（１０７９）に対応してい
る。それぞれ個別に電圧をかけてもよいし、ソースドラ
イバが共通している画素マトリックスごとにまとめる、
あるいは全部まとめて電圧をかけてもよいし、そのとき
の対向電極はそのまとめた数だけでよい。
【００２６】ソース信号線は、画素マトリックス１、４
に対してはソース側ドライバ１から供給され、画素マト
リックス２に対してはソース側ドライバ２から供給さ
れ、画素マトリックス３、６に対してはソース側ドライ
バ３から供給され、画素マトリックス７に対してはソー
ス側ドライバ４から供給され、画素マトリックス５、８
に対してはソース側ドライバ５から供給され、画素マト
リックス９に対してはソースドライバ６から供給され
る。
【００２７】ソース側ドライバのサンプリング回路は、
ソース側ドライバ１、３、５と２、４、６では構成が異
なってくる。それを図１２に示す。ソース側ドライバ
２、４、６のサンプリング回路は、従来例と同じであ
る。
【００２８】図１２の配線状態を図１３、図１４に示
す。図１３ではアルミ配線（１３０６）、（１３０７）
が図１２の（１２０９）、（１２１０）あるいは、（１
２１１）、（１２１２）に対応し、ゲート配線（１３０
３）、（１３０９）が（１２１３）、（１２１４）にそ
れぞれ対応している。図１４ではアルミ配線（１４０
１）、（１４０２）、（１４０３）、（１４０４）、
（１４０５）、（１４０６）、（１４０７）、（１４０
７）が図１２の（１２０５）、（１２０６）、（１２２
９）、（１２０６）、（１２３０）、（１２０９）、
（１２１０）、（１２１１）、（１２１２）に、それぞ
れ対応している。実施例２において、ゲート側ドライバ
１〜６、ソース側ドライバ１〜６の組み合わせと、表示
の仕方はどの様でもよい。その例を図１５に示す。
【００２９】〔実施例３〕 実施例３では、ソース側ドライバとゲート側ドライバと
部分アクティブマトッリクス部分の構成が（実施例２）
と同じであるが多層配線の実施例を実施例２と比較しな
がら説明する。実施例２ではソース側ドライバ１、３、
５のソース信号線は１垂直ラインに対してソース側ドラ
イバ回路２、４、６のソース信号線の２倍になるので、
画素部とサンプリング部が図１３、図１４に示すよう
な、信号線の配線がゲート配線とアルミ配線だけだと画
素マトリックス１、３、８の開口率が下がってしまう。
従って図１６、図１７の様に多層配線を採用することに
より、複数のドライバ回路を用いても開口率を下げず
に、動作速度を向上させることができる。
【００３０】図１６においてアルミ配線１、２の重なり
が、図１２のソース線（１２０９）と（１２１０）ある
いは（１２１１）と（１２１２）の２層の配線を形成し
ている。図１６においてゲート配線（１６０１）、（１
６０２）、（１６０３）、（１６０４）が図６の（１２
０５）、（１２２９）、（１２０６）、（１２３０）に
対応し、アルミ配線（１６０７）、（１６０８）が（１
２０７）、（１２０８）に対応し、（１６０５）、（１
６０６）が（１２０９）、（１２１０）あるいは（１２
１１）、（１２１２）に対応している。図１６の（１６
１０）の断面図を図１８に、（１６１１）の断面図を図
１９に示す。
【００３１】
【発明の効果】本発明により、画像表示装置、特にアク
ティブマトリックス型の液晶電気光学装置において、ゲ
ート側ドライバやソース側ドライバの実質的な動作速
度、クロック周波数等を変えなくとも、従来よりも高速
な画像表示を可能とすることができ、大量の画像データ
を必要とする高解像度、大画面の高速な表示を、容易か
つ安価に実現することができた。
【図面の簡単な説明】
【図１】 実施例１のシステム例を示す図
【図２】 実施例１で用いたＡＤ変換器、ＤＡ変換器を
示す図
【図３】 実施例１の画像データ並び換え装置を示す図
【図４】 Ｒ信号のＦＩＦＯメモリ回路の詳細を示す図
【図５】 読みとり画像データと表示画像との対応を示
す図
【図６】 画像データ並び換え回路タイミング・チャー
ト
【図７】 実施例１の画像表示装置構成図
【図８】 実施例１の画像表示装置の表示状態を示す図
【図９】 実施例１の走査例を示す図
【図１０】 実施例２の構成図
【図１１】 ゲート側ドライバの駆動能力説明図
【図１２】 実施例２のサンプリング回路図
【図１３】 実施例２の画素マトリックス部レイアウト
図
【図１４】 実施例２のサンプリング回路レイアウト図
【図１５】 実施例２の表示走査例を示す図
【図１６】 実施例３の画素マトリックス部レイアウト
図
【図１７】 実施例３のサンプリング回路レイアウト図
【図１８】 図９の（１０１０）の切断面を示す図
【図１９】 図９の（１０１１）の切断面を示す図
【図２０】 従来例の構成図
【図２１】 従来のアクティブマトリックス型液晶電気
光学装置を示す図
【図２２】 従来例の画素回路図
【図２３】 従来例の動作波形図
【符号の説明】
（００７ａ）、（００７ｂ）、（００７ｃ）、（００７
ｄ）・・・部分アクティブマトリックスパネル （７２０）・・・全アクティブマトリックスパネル （７０１ａ）、（７０１ｂ）、（７０１ｃ）、（７０１
ｄ）・・・ソース側スタートパルス入力端子 （７０２ａ）、（７０２ｂ）、（７０１ｃ）、（７０１
ｄ）・・・ソース側シフトクロック入力端子 （７０３ａ）、（７０３ｂ）、（７０３ｃ）、（７０３
ｄ）・・・ＲＧＢアナログ信号入力端子 （７０４ａ）、（７０４ｂ）、（７０４ｃ）、（７０４
ｄ）・・・ゲート側スタートパルス入力端子 （７０５ａ）、（７０５ｂ）、（７０５ｃ）、（７０５
ｄ）・・・ゲート側シフトクロック入力端子 （７０６ａ）、（７０７ａ）、（７０８ａ）、（７０９
ａ）・・・画素マトリックス１のソース信号線 （７０６ｂ）、（７０７ｂ）、（７０８ｂ）、（７０９
ｂ）・・・画素マトリックス２のソース信号線 （７０６ｃ）、（７０７ｃ）、（７０８ｃ）、（７０９
ｃ）・・・画素マトリックス３のソース信号線 （７０６ｄ）、（７０７ｄ）、（７０８ｄ）、（７０９
ｄ）・・・画素マトリックス４のソース信号線 （７１０ａ）、（７１０ｂ）、（７１０ｃ）、（７１０
ｄ）・・・それぞれの画素マトリックスのゲート信号線 （７２０ａ）、（７２０ｂ）、（７２０ｃ）、（７２０
ｄ）・・・それぞれの画素マトリックスの対向電極 （８０１ａ）、（８０１ｂ）、（８０１ｃ），（８０１
ｄ）・・・画素マトリックス （９０１ａ）、（９０１ｂ）、（９０１ｃ）、（９０１
ｄ）・・・部分画素マトリックス （９０２ａ）、（９０２ｂ）、（９０２ｃ）、（９０２
ｄ）・・・各部分画素マトリックスでの表示開始点 （１００１）・・・ソース側ドライバ１のスタートパル
ス入力端子 （１００２）・・・ソース側ドライバ１のシフトクロッ
ク入力端子 （１００３）・・・画素マトリックス１のＲＧＢアナロ
グ入力端子 （１００４）・・・画素マトリックス４のＲＧＢアナロ
グ入力端子 （１００５）・・・ソース側ドライバ２のスタートパル
ス入力端子 （１００６）・・・ソース側ドライバ２のシフトクロッ
ク入力端子 （１００７）・・・画素マトリックス２のＲＧＢアナロ
グ入力端子 （１００８）・・・ソース側ドライバ３のスタートパル
ス入力端子 （１００９）・・・ソース側ドライバ３のシフトクロッ
ク入力端子 （１０１０）・・・画素マトリックス３のＲＧＢアナロ
グ入力端子 （１０１１）・・・画素マトリックス６のＲＧＢアナロ
グ入力端子 （１０１２）・・・ソース側ドライバ４のスタートパル
ス入力端子 （１０１３）・・・ソース側ドライバ４のシフトクロッ
ク入力端子 （１０１４）・・・画素マトリックス７のＲＧＢアナロ
グ入力端子 （１０１５）・・・ソース側ドライバ５のスタートパル
ス入力端子 （１０１６）・・・ソース側ドライバ５のシフトクロッ
ク入力端子 （１０１７）・・・画素マトリックス５のＲＧＢアナロ
グ入力端子 （１０１８）・・・画素マトリックス８のＲＧＢアナロ
グ入力端子 （１０１９）・・・ソース側ドライバ６のスタートパル
ス入力端子 （１０１０）・・・ソース側ドライバ６のシフトクロッ
ク入力端子 （１０２１）・・・画素マトリックス９のＲＧＢアナロ
グ入力端子 （１０３１）・・・ゲート側ドライバ１スタートパルス
入力端子 （１０３２）・・・ゲート側ドライバ１シフトクロック
入力端子 （１０３３）・・・ゲート側ドライバ２スタートパルス
入力端子 （１０３４）・・・ゲート側ドライバ２シフトクロック
入力端子 （１０３５）・・・ゲート側ドライバ３スタートパルス
入力端子 （１０３６）・・・ゲート側ドライバ３シフトクロック
入力端子 （１０３７）・・・ゲート側ドライバ４スタートパルス
入力端子 （１０３８）・・・ゲート側ドライバ４シフトクロック
入力端子 （１０３９）・・・ゲート側ドライバ５スタートパルス
入力端子 （１０４０）・・・ゲート側ドライバ５シフトクロック
入力端子 （１０４１）・・・ゲート側ドライバ６スタートパルス
入力端子 （１０４２）・・・ゲート側ドライバ６シフトクロック
入力端子 （１０５１）・・・画素マトリックス１のソース信号線 （１０５２）・・・画素マトリックス２のソース信号線 （１０５３）・・・画素マトリックス３のソース信号線 （１０５４）・・・画素マトリックス４のソース信号線 （１０５５）・・・画素マトリックス５のソース信号線 （１０５６）・・・画素マトリックス６のソース信号線 （１０５７）・・・画素マトリックス７のソース信号線 （１０５８）・・・画素マトリックス８のソース信号線 （１０５９）・・・画素マトリックス９のソース信号線 （１０６１）・・・ゲート側ドライバ１のゲート信号線 （１０６２）・・・ゲート側ドライバ２のゲート信号線 （１０６３）・・・ゲート側ドライバ３のゲート信号線 （１０６４）・・・ゲート側ドライバ４のゲート信号線 （１０６５）・・・ゲート側ドライバ５のゲート信号線 （１０６６）・・・ゲート側ドライバ６のゲート信号線 （１０７１）・・・画素マトリックス１の対向電極 （１０７２）・・・画素マトリックス２の対向電極 （１０７３）・・・画素マトリックス３の対向電極 （１０７４）・・・画素マトリックス４の対向電極 （１０７５）・・・画素マトリックス５の対向電極 （１０７６）・・・画素マトリックス６の対向電極 （１０７７）・・・画素マトリックス７の対向電極 （１０７８）・・・画素マトリックス８の対向電極 （１０７９）・・・画素マトリックス９の対向電極 （１２０１）・・・画素マトリックス１ （１２０２）・・・画素マトリックス４ （１２０３）、（１２０４）・・・垂直方向列境界 （１２０５）、（１２０６）・・・サンプル信号線 （１２０７）、（１２０８）・・・アナログビデオ信号
線 （１２０９）、（１２１０）、（１２１１）、（１２１
２）・・・ソース信号線 （１２１３）、（１２１４）・・・ゲート信号線 （１２１５）、（１２１６）・・・インバータ素子 （１２１７）、（１２１８）、（１２１９）、（１２２
０）・・・トランスミッションゲート （１２２１）、（１２２２）、（１２２３）、（１２２
４）・・・Ｎ型薄膜トランジスタ （１２２５）、（１２２６）、（１２２７）、（１２２
８）・・・液晶素子 （１２２９）、（１２３０）・・・配線 （１３０１）・・・活性層、 （１３０２）・・・ＩＴＯコンタクト （１３０３）、（１３１１）・・・ゲート電極線、 （１３０４）・・・ＩＴＯ （１３０５）・・・ソース信号コンタクト、 （１３０６）・・・画素マトリックス１ソース配線 （１３０７）・・・画素マトリックス４ソース配線 （１３０８）・・・画素マトリックス１と４の境界 （１３０９）、（１３１０）・・・垂直列境界 （１４０１）、（１４０２）、（１４０３）、（１４０
４）・・・ゲート配線 （１４０５）、（１４０６）、（１４０７）、（１４０
８）、（１４０９）（１４１０）・・・アルミ配線 （１５０１）・・・画素マトリックス１ （１５０２）・・・画素マトリックス２ （１５０３）・・・画素マトリックス３ （１５０４）・・・画素マトリックス４ （１５０５）・・・画素マトリックス５ （１５０６）・・・画素マトリックス６ （１５０７）・・・画素マトリックス７ （１５０８）・・・画素マトリックス８ （１５０９）・・・画素マトリックス９ （１５１１）・・・表示開始点、（１５１２）・・・表
示開始点、 （１５１３）・・・表示開始点、（１５１４）・・・表
示開始点、 （１５１５）・・・表示開始点、（１５１６）・・・表
示開始点、 （１５１７）・・・表紙開始点、（１５１８）・・・表
示開始点、 （１５１９）・・・画素マトリックス９ （１６０１）・・・Ｎ型活性層、（１６０２）・・・Ｉ
ＴＯコンタクト （１６０３）・・・ゲート配線、（１６０４）・・・Ｉ
ＴＯ （１６０５）・・・アルミ配線１と活性層コンタクト （１６０６）・・・アルミ配線１とアルミ配線２の重な
り （１６０７）・・・アルミ配線２ （１６０８）・・・アルミ配線１とアルミ配線２のコン
タクト （１６１０）、（１６１１）・・・断面図の線 （１７０１）、（１７０２）、（１７０３）、（１７０
４）、（１７０５）、（１７０６）、（１７０７）、
（１７０８）・・・アルミ配線 （２００１）・・・画像読みとり装置、（２００２）・
・・画像表示装置 （２１０１）・・・アクティブマトリックスパネル （２１０２）・・・シフトレジスタ、（２１０３）・・
・サンプリング回路 （２１０４）・・・画素、（２１０５）・・・画素マト
リックス （２１０６）・・・シフトレジスタ、（２１０７）・・
・バッファ （２１０８）・・・ゲート信号線、（２１０９）・・・
ソース信号線 （２１１０）・・・ソース側スタートパルス入力信号線 （２１１１）・・・ソース側クロック入力端子 （２１１２）・・・ＲＧＢアナログ信号入力端子 （２１１３）・・・ゲート側スタートパルス入力端子 （２１１４）・・・ゲート側クロック入力端子 （２１１５）・・・ソース側ドライバ （２１１６）・・・ゲート側ドライバ （２１１７）・・・サンプル信号線 （２２００）・・・Ｎ型薄膜トランジスタ、（２２０
１）・・・ソース電極 （２２０２）・・・ゲート電極、（２２０３）・・・ド
レイン電極 （２２０４）・・・液晶素子、（２２０５）・・・対向
電極 （２２０６）・・・補助容量、（２２０７）・・・接地
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−244880（ＪＰ，Ａ) 特開 平４−97670（ＪＰ，Ａ) 特開 平５−72564（ＪＰ，Ａ) 特開 平１−200397（ＪＰ，Ａ) 特開 平５−27708（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 550

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】スイッチング素子を有する複数の画素がマ
    トリクス配置され、 前記スイッチング素子のＯＮ及びＯＦＦを制御する走査
    線と表示信号が出力される信号線とが前記複数の画素の
    各々に接続されているアクティブマトリクス型の画像表
    示装置であって、複数個の 信号線ドライバ回路と、複数個の走査線ドライ
    バ回路と、複数個の画像表示部とが設けられ、 前記複数個の画像表示部それぞれは、１フレームの画像
    の一部分を表示するものであって、前記複数個の走査線
    ドライバ回路のうちの１つ及び前記複数個の信号線ドラ
    イバ回路のうちの１つによって駆動され、且つ隣接する
    画像表示部と走査方向が異なり、 前記複数個の画像表示部により１フレームの画像全体の
    表示を行うことを特徴とする画像表示装置。
  2. 【請求項２】スイッチング素子を有する複数の画素がマ
    トリクス配置され、 前記スイッチング素子のＯＮ及びＯＦＦを制御する走査
    線と表示信号が出力される信号線とが前記複数の画素の
    各々に接続されているアクティブマトリクス型の画像表
    示装置であって、複数個の 信号線ドライバ回路と、複数個の走査線ドライ
    バ回路と、複数個の画像表示部とが設けられ、 前記複数個の画像表示部それぞれは、１フレームの画像
    の一部分を表示するものであって、前記複数個の走査線
    ドライバ回路のうちの１つ及び前記複数個の信号線ドラ
    イバ回路のうちの１つによって駆動され、電気的に独立
    した対向電極を有し、且つ隣接する画像表示部と走査方
    向が異なり、 前記複数個の画像表示部により１フレームの画像全体の
    表示を行うことを特徴とする画像表示装置。
  3. 【請求項３】スイッチング素子を有する複数の画素がマ
    トリクス配置され、 前記スイッチング素子のＯＮ及びＯＦＦを制御する走査
    線と表示信号が出力される信号線とが前記複数の画素の
    各々に接続されているアクティブマトリクス型の画像表
    示装置であって、複数個の 信号線ドライバ回路と、複数個の走査線ドライ
    バ回路と、複数個の画像表示部と、入力画像データを前
    記画像表示部の各々に対応した画像データに変換する画
    像データ並べ替え回路とが設けられ、 前記複数個の画像表示部それぞれは、１フレームの画像
    の一部分を表示するものであって、前記複数個の走査線
    ドライバ回路のうちの１つ及び前記複数個の信号線ドラ
    イバ回路のうちの１つによって駆動され、且つ隣接する
    画像表示部と走査方向が異なり、 前記複数個の画像表示部により１フレームの画像全体の
    表示を行うことを特徴とする画像表示装置。
  4. 【請求項４】スイッチング素子を有する複数の画素がマ
    トリクス配置され、 前記スイッチング素子のＯＮ及びＯＦＦを制御する走査
    線と表示信号が出力される信号線とが前記複数の画素の
    各々に接続されているアクティブマトリクス型の画像表
    示装置であって、複数個の 信号線ドライバ回路と、複数個の走査線ドライ
    バ回路と、複数個の画像表示部と、ＡＤ変換器によって
    変換されたデジタルデータを前記画像表示部の各々に対
    応した画像データに変換するＦＩＦＯメモリ回路とタイ
    ミング発生回路からなる画像データ並べ替え回路とが設
    けられ、 前記複数個の画像表示部それぞれは、１フレームの画像
    の一部分を表示するものであって、前記複数個の走査線
    ドライバ回路のうちの１つ及び前記複数個の信号線ドラ
    イバ回路のうちの１つによって駆動され、且つ隣接する
    画像表示部と走査方向が異なり、 前記複数個の画像表示部により１フレームの画像全体の
    表示を行うことを特徴とする画像表示装置。
  5. 【請求項５】スイッチング素子を有する複数の画素がマ
    トリクス配置され、 前記スイッチング素子のＯＮ及びＯＦＦを制御する走査
    線と表示信号が出力される信号線とが前記複数の画素の
    各々に接続されているアクティブマトリクス型の画像表
    示装置であって、複数個の 信号線ドライバ回路と、複数個の走査線ドライ
    バ回路と、４個の画像表示部とが設けられ、 前記４個の画像表示部それぞれは、１フレームの画像の
    一部分を表示するものであって、前記複数個の走査線ド
    ライバ回路のうちの１つ及び前記複数個の信号線ドライ
    バ回路のうちの１つによって駆動され、且つ隣接する画
    像表示部と走査方向が異なり、 前記４個の画像表示部により１フレームの画像全体の表
    示を行うことを特徴とする画像表示装置。
  6. 【請求項６】スイッチング素子を有する複数の画素がマ
    トリクス配置され、 前記スイッチング素子のＯＮ及びＯＦＦを制御する走査
    線と表示信号が出力される信号線とが前記複数の画素の
    各々に接続されているアクティブマトリクス型の画像表
    示装置であって、 ６個の信号線ドライバ回路と、６個の走査線ドライバ回
    路と、９個の画像表示部とが設けられ、 前記９個の画像表示部それぞれは、１フレームの画像の
    一部分を表示するものであって、前記６個の走査線ドラ
    イバ回路のうちの１つ及び前記６個の信号線ドライバ回
    路のうちの１つによって駆動され、且つ隣接する画像表
    示部と走査方向が異なり、 前記９個の画像表示部により１フレームの画像全体の表
    示を行うことを特徴とする画像表示装置。
JP12942995A 1995-04-27 1995-04-27 画像表示装置 Expired - Lifetime JP3454971B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP12942995A JP3454971B2 (ja) 1995-04-27 1995-04-27 画像表示装置
TW085103979A TW445439B (en) 1995-04-27 1996-04-05 Active matrix display and image forming system
KR1019960013043A KR100318698B1 (ko) 1995-04-27 1996-04-26 액티브매트릭스표시장치
CN96106161A CN1127045C (zh) 1995-04-27 1996-04-27 有源矩阵显示器及其驱动方法
US08/639,563 US6219022B1 (en) 1995-04-27 1996-04-29 Active matrix display and image forming system
US09/835,266 US6421041B2 (en) 1995-04-27 2001-04-12 Active matrix display and image forming system based on multiple partial image displays
US10/164,221 US6590562B2 (en) 1995-04-27 2002-06-04 Active matrix display and image forming system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12942995A JP3454971B2 (ja) 1995-04-27 1995-04-27 画像表示装置

Publications (2)

Publication Number Publication Date
JPH08305325A JPH08305325A (ja) 1996-11-22
JP3454971B2 true JP3454971B2 (ja) 2003-10-06

Family

ID=15009278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12942995A Expired - Lifetime JP3454971B2 (ja) 1995-04-27 1995-04-27 画像表示装置

Country Status (5)

Country Link
US (3) US6219022B1 (ja)
JP (1) JP3454971B2 (ja)
KR (1) KR100318698B1 (ja)
CN (1) CN1127045C (ja)
TW (1) TW445439B (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454971B2 (ja) * 1995-04-27 2003-10-06 株式会社半導体エネルギー研究所 画像表示装置
JP3052873B2 (ja) * 1997-02-06 2000-06-19 日本電気株式会社 液晶表示装置
US6183060B1 (en) 1997-07-18 2001-02-06 Brother Kogyo Kabushiki Kaisha Ink jet recorder
US6045211A (en) * 1997-07-18 2000-04-04 Brother Kogyo Kabushiki Kaisha Sensor and ink jet recorder including same
JPH1145076A (ja) 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
KR100430092B1 (ko) * 1997-08-16 2004-07-23 엘지.필립스 엘시디 주식회사 싱글뱅크형액정표시장치
FR2776107A1 (fr) * 1998-03-10 1999-09-17 Thomson Lcd Procede d'affichage de donnees sur un afficheur matriciel
JP3874950B2 (ja) * 1998-12-01 2007-01-31 アルプス電気株式会社 画像表示装置
US6774868B1 (en) * 1999-01-15 2004-08-10 Microsoft Corporation Method for tiling multiple displays to generate a large area display of moving data
US20020163294A1 (en) * 1999-02-17 2002-11-07 Ammar Derraa Methods of forming a base plate for a field emission display (fed) device, methods of forming a field emission display (fed) device,base plates for field emission display (fed) devices, and field emission display (fed) devices
US6888522B1 (en) * 1999-03-31 2005-05-03 Minolta Co., Ltd. Information display apparatus
TW564388B (en) * 1999-05-11 2003-12-01 Toshiba Corp Method of driving flat-panel display device
JP2001054131A (ja) * 1999-05-31 2001-02-23 Olympus Optical Co Ltd カラー画像表示システム
KR100347558B1 (ko) * 1999-07-23 2002-08-07 닛본 덴기 가부시끼가이샤 액정표시장치 및 그 구동방법
US6702407B2 (en) * 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
JP2002175056A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 液晶表示装置
KR100733879B1 (ko) * 2000-12-30 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치
JP3750731B2 (ja) * 2001-03-02 2006-03-01 セイコーエプソン株式会社 表示パネル駆動回路及び画像表示装置
US6630921B2 (en) * 2001-03-20 2003-10-07 Koninklijke Philips Electronics N.V. Column driving circuit and method for driving pixels in a column row matrix
JP4875248B2 (ja) * 2001-04-16 2012-02-15 ゲットナー・ファンデーション・エルエルシー 液晶表示装置
JP2002311912A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd 表示装置
TW540020B (en) * 2001-06-06 2003-07-01 Semiconductor Energy Lab Image display device and driving method thereof
JP2003066911A (ja) * 2001-08-22 2003-03-05 Fujitsu Display Technologies Corp 表示装置および表示方法
KR100767365B1 (ko) * 2001-08-29 2007-10-17 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US20040017347A1 (en) * 2002-07-29 2004-01-29 Hougham Gareth G. Method for fabricating color pixels without light filters
JP2004077567A (ja) * 2002-08-09 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US20040150649A1 (en) * 2003-01-30 2004-08-05 Jerry Moscovitch Method and apparatus for matching multiple displays in a multi-display environment
JP4545386B2 (ja) * 2003-04-03 2010-09-15 シャープ株式会社 データ保持型表示装置およびその駆動方法
TWI251183B (en) * 2003-05-16 2006-03-11 Toshiba Matsushita Display Tec Active matrix display device
JP2005148248A (ja) * 2003-11-13 2005-06-09 Tohoku Pioneer Corp 自発光表示装置
JP5105694B2 (ja) * 2003-12-24 2012-12-26 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR101032945B1 (ko) 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
US7573458B2 (en) * 2004-12-03 2009-08-11 American Panel Corporation Wide flat panel LCD with unitary visual display
KR101096712B1 (ko) * 2004-12-28 2011-12-22 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101169052B1 (ko) * 2005-06-30 2012-07-27 엘지디스플레이 주식회사 액정표시장치의 아날로그 샘플링 장치
US7932891B2 (en) * 2005-09-13 2011-04-26 Chunghwa Picture Tubes, Ltd. Driving method and system thereof for LCD multiple scan
KR101253273B1 (ko) * 2005-12-16 2013-04-10 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US20070139445A1 (en) * 2005-12-16 2007-06-21 Intel Corporation Method and apparatus for displaying rotated images
JP4400593B2 (ja) * 2006-05-19 2010-01-20 セイコーエプソン株式会社 電気光学装置、その駆動方法および電子機器
TWI377551B (en) * 2007-09-26 2012-11-21 Chunghwa Picture Tubes Ltd Flat panel display
JP5199638B2 (ja) * 2007-10-16 2013-05-15 株式会社ジャパンディスプレイイースト 液晶表示装置
KR20090054836A (ko) * 2007-11-27 2009-06-01 삼성전자주식회사 디스플레이 장치 및 그 제어방법
KR101467935B1 (ko) * 2007-12-11 2014-12-03 삼성전자주식회사 디스플레이 장치 및 그 제어방법
US20090231175A1 (en) * 2008-03-12 2009-09-17 Hua Wu Multimedia signal processing apparatus
KR100973561B1 (ko) * 2008-06-25 2010-08-03 삼성전자주식회사 표시장치
TW201005710A (en) * 2008-07-18 2010-02-01 Chunghwa Picture Tubes Ltd Color sequential liquid crystal display and liquid crystal display panel driving method thereof
EP2151811A3 (en) * 2008-08-08 2010-07-21 Semiconductor Energy Laboratory Co, Ltd. Display device and electronic device
WO2012090955A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 表示装置、テレビジョン受像機、表示装置の制御方法
JP5292437B2 (ja) * 2011-05-07 2013-09-18 ルネサスエレクトロニクス株式会社 表示制御回路及び表示駆動回路
CN103839523A (zh) * 2012-11-20 2014-06-04 北京京东方光电科技有限公司 一种降低液晶面板功耗的装置及方法
CN103943084A (zh) 2014-04-01 2014-07-23 京东方科技集团股份有限公司 一种显示面板、显示面板驱动方法及3d显示设备
JP2015222400A (ja) * 2014-05-23 2015-12-10 株式会社ジャパンディスプレイ 表示装置、表示システム及び画像処理回路
JP2016170385A (ja) * 2015-03-13 2016-09-23 日本放送協会 画像表示装置
JP2017116941A (ja) * 2017-01-10 2017-06-29 株式会社半導体エネルギー研究所 電子装置
WO2019003026A1 (en) * 2017-06-27 2019-01-03 Semiconductor Energy Laboratory Co., Ltd. DISPLAY SYSTEM AND METHOD FOR PROCESSING DATA
DE112018004715T5 (de) 2017-08-25 2020-06-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigefeld und Anzeigevorrichtung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3071706A (en) 1956-11-21 1963-01-01 Waldorf Adrian Plural beam cathode ray tube
US3787834A (en) * 1972-12-29 1974-01-22 Ibm Liquid crystal display system
JPH07113819B2 (ja) * 1984-11-06 1995-12-06 キヤノン株式会社 表示装置及びその駆動法
FR2608300B1 (fr) * 1986-12-16 1989-03-31 Thomson Csf Systeme de visualisation sur ecran plat matriciel avec affichage protege des donnees primordiales pour l'exploitation
JPS63225295A (ja) * 1987-03-14 1988-09-20 シャープ株式会社 液晶表示装置
JP2660566B2 (ja) * 1988-12-15 1997-10-08 キヤノン株式会社 強誘電性液晶装置およびその駆動法
JP2898027B2 (ja) * 1989-10-09 1999-05-31 株式会社日立製作所 表示装置及び表示装置の走査方法
FR2657987B1 (fr) * 1990-02-06 1992-04-10 Commissariat Energie Atomique Procede de commande d'un ecran matriciel comportant deux parties independantes et dispositif pour sa mise en óoeuvre.
KR950008134B1 (ko) * 1991-05-24 1995-07-25 가부시끼가이샤 히다찌세이사꾸쇼 멀티스크린 디스플레이 장치
US5448257A (en) * 1991-07-18 1995-09-05 Chips And Technologies, Inc. Frame buffer with matched frame rate
JPH05204345A (ja) * 1991-09-03 1993-08-13 Philips Gloeilampenfab:Nv 画像表示装置
US6252569B1 (en) * 1994-09-28 2001-06-26 Texas Instruments Incorporated Large field emission display (FED) made up of independently operated display sections integrated behind one common continuous large anode which displays one large image or multiple independent images
JP3454971B2 (ja) * 1995-04-27 2003-10-06 株式会社半導体エネルギー研究所 画像表示装置

Also Published As

Publication number Publication date
JPH08305325A (ja) 1996-11-22
TW445439B (en) 2001-07-11
US6421041B2 (en) 2002-07-16
US20010015714A1 (en) 2001-08-23
CN1167965A (zh) 1997-12-17
US6590562B2 (en) 2003-07-08
US20020154089A1 (en) 2002-10-24
KR960038451A (ko) 1996-11-21
KR100318698B1 (ko) 2002-10-09
US6219022B1 (en) 2001-04-17
CN1127045C (zh) 2003-11-05

Similar Documents

Publication Publication Date Title
JP3454971B2 (ja) 画像表示装置
JP2937130B2 (ja) アクティブマトリクス型液晶表示装置
JP2581796B2 (ja) 表示装置及び液晶表示装置
JP3516840B2 (ja) 表示装置およびその駆動方法
KR100414879B1 (ko) 디스플레이장치
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
US6236388B1 (en) Image display system for displaying images of different resolutions
JP2001242841A (ja) 液晶パネルの駆動装置、液晶装置及び電子機器
JPH06148680A (ja) マトリクス型液晶表示装置
JPH07253767A (ja) Ｔｆｔディスプレイ装置
JPH07140933A (ja) 液晶表示装置の駆動方法
JP3202345B2 (ja) 液晶表示装置
JPH09190162A (ja) マトリクス型表示装置の駆動方法及び駆動回路
JPH099180A (ja) 液晶表示装置の駆動方法
JPH02296286A (ja) 液晶表示用基板とその駆動方法
KR19990048175A (ko) 액정표시판넬 인터페이스 장치
JP3244618B2 (ja) 液晶パネル及びそれを用いた投射型画像表示装置
JP2767238B2 (ja) 液晶表示装置
JPH03132274A (ja) 液晶表示装置
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JP2685079B2 (ja) マトリクス表示装置
JP3064586B2 (ja) インターレース走査回路
JP3200311B2 (ja) 液晶表示装置
JP3058002B2 (ja) Ｌｃｄマルチシンク駆動装置及び駆動方法
JPH09261564A (ja) アクティブマトリクス型液晶表示装置の駆動装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term