JP2003066911A - 表示装置および表示方法 - Google Patents
表示装置および表示方法Info
- Publication number
- JP2003066911A JP2003066911A JP2001251576A JP2001251576A JP2003066911A JP 2003066911 A JP2003066911 A JP 2003066911A JP 2001251576 A JP2001251576 A JP 2001251576A JP 2001251576 A JP2001251576 A JP 2001251576A JP 2003066911 A JP2003066911 A JP 2003066911A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- clock signal
- circuit
- signal
- line memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 外部からのクロック信号によらず表示装置の
動作を安定化させる。 【解決手段】 入力回路１０は、画像データの入力を受
ける。第１乃至第Ｎ（Ｎ≧２）の格納回路１１−１，１
１−２は、入力回路１０を介して入力された画像データ
をＮ個の領域に分割して格納する。第１乃至第Ｍ（Ｍ≧
Ｎ）の駆動回路１２−１〜１２−５は、表示部１３の少
なくとも一部をＭ個の領域に分割し、それぞれの領域を
駆動する。画像データ供給回路１４は、第１乃至第Ｎの
格納回路１１−１，１１−２のそれぞれに格納されてい
る画像データを読み出し、対応する駆動回路に供給す
る。クロック信号生成回路１５は、第１乃至第Ｎの格納
回路１１−１〜１１−２から画像データを読み出し、第
１乃至第Ｍの駆動回路１２−１〜１２−５へ供給する際
に、同期をとるためのクロック信号を生成する。
動作を安定化させる。 【解決手段】 入力回路１０は、画像データの入力を受
ける。第１乃至第Ｎ（Ｎ≧２）の格納回路１１−１，１
１−２は、入力回路１０を介して入力された画像データ
をＮ個の領域に分割して格納する。第１乃至第Ｍ（Ｍ≧
Ｎ）の駆動回路１２−１〜１２−５は、表示部１３の少
なくとも一部をＭ個の領域に分割し、それぞれの領域を
駆動する。画像データ供給回路１４は、第１乃至第Ｎの
格納回路１１−１，１１−２のそれぞれに格納されてい
る画像データを読み出し、対応する駆動回路に供給す
る。クロック信号生成回路１５は、第１乃至第Ｎの格納
回路１１−１〜１１−２から画像データを読み出し、第
１乃至第Ｍの駆動回路１２−１〜１２−５へ供給する際
に、同期をとるためのクロック信号を生成する。
Description
【０００１】
【発明の属する技術分野】本発明は表示装置および表示
方法に関し、特に、画像データを入力して表示部に表示
する表示装置および表示方法に関する。
方法に関し、特に、画像データを入力して表示部に表示
する表示装置および表示方法に関する。
【０００２】
【従来の技術】液晶表示装置等の表示装置においては、
液晶パネルの１水平ラインを複数のＬＣＤ（Liquid Cry
stal Display）ドライバによって分割して走査する方法
が採用される場合がある。
液晶パネルの１水平ラインを複数のＬＣＤ（Liquid Cry
stal Display）ドライバによって分割して走査する方法
が採用される場合がある。
【０００３】このような方法により走査を行う場合に
は、１水平ライン期間内にＬＣＤドライバに対して画像
データを転送するとともに、液晶パネルの１水平ライン
の走査を終了する必要がある。
は、１水平ライン期間内にＬＣＤドライバに対して画像
データを転送するとともに、液晶パネルの１水平ライン
の走査を終了する必要がある。
【０００４】ところで、近年、表示装置の高精細化が進
み、１水平ラインを構成する画像データのデータ量が増
加するとともに、１水平ライン期間が短縮しつつある。
その結果、短時間でＬＣＤドライバに画像データを転送
するとともに、１水平ラインの走査を完了する必要が生
じてきた。
み、１水平ラインを構成する画像データのデータ量が増
加するとともに、１水平ライン期間が短縮しつつある。
その結果、短時間でＬＣＤドライバに画像データを転送
するとともに、１水平ラインの走査を完了する必要が生
じてきた。
【０００５】このような近年の傾向に呼応して、ＬＣＤ
ドライバへの画像データの転送時間を短縮する方策とし
て、１水平ライン分の画像データを格納するラインメモ
リを準備し、複数のＬＣＤドライバに画像データを並行
して転送することが行われている。
ドライバへの画像データの転送時間を短縮する方策とし
て、１水平ライン分の画像データを格納するラインメモ
リを準備し、複数のＬＣＤドライバに画像データを並行
して転送することが行われている。
【０００６】図６は、このような方法に基づく液晶表示
装置の構成例を示す図である。この図の例では、液晶表
示装置は、Ｉ／Ｆ（Interface）５０、制御部５１、左
側ラインメモリ５２、右側ラインメモリ５３、ＬＣＤド
ライバ５６−１〜５６−６、および、液晶パネル５７に
よって構成されている。
装置の構成例を示す図である。この図の例では、液晶表
示装置は、Ｉ／Ｆ（Interface）５０、制御部５１、左
側ラインメモリ５２、右側ラインメモリ５３、ＬＣＤド
ライバ５６−１〜５６−６、および、液晶パネル５７に
よって構成されている。
【０００７】Ｉ／Ｆ５０は、例えば、図示せぬパーソナ
ルコンピュータのグラフィックアクセラレータから出力
される画像信号の入力を受け、ＣＬＫ信号、水平／垂直
同期信号、および、画像信号を抽出し、制御部５１に供
給する。
ルコンピュータのグラフィックアクセラレータから出力
される画像信号の入力を受け、ＣＬＫ信号、水平／垂直
同期信号、および、画像信号を抽出し、制御部５１に供
給する。
【０００８】制御部５１は、ＣＬＫ信号を１／２分周し
てドライバ制御信号を生成し、ＬＣＤドライバ５６−１
〜５６−６に供給するとともに、水平／垂直同期信号か
ら左側ライトイネーブル信号と右側ライトイネーブル信
号を生成し、左側ラインメモリ５２および右側ラインメ
モリ５３にそれぞれ供給する。また、制御部５１は、Ｉ
／Ｆ５０から供給された１水平ライン分の画像信号を、
左側ライトイネーブル信号がアクティブになった場合に
は左側ラインメモリ５２に供給し、右側ライトイネーブ
ル信号がアクティブになった場合には右側ラインメモリ
５３に供給する。
てドライバ制御信号を生成し、ＬＣＤドライバ５６−１
〜５６−６に供給するとともに、水平／垂直同期信号か
ら左側ライトイネーブル信号と右側ライトイネーブル信
号を生成し、左側ラインメモリ５２および右側ラインメ
モリ５３にそれぞれ供給する。また、制御部５１は、Ｉ
／Ｆ５０から供給された１水平ライン分の画像信号を、
左側ライトイネーブル信号がアクティブになった場合に
は左側ラインメモリ５２に供給し、右側ライトイネーブ
ル信号がアクティブになった場合には右側ラインメモリ
５３に供給する。
【０００９】左側ラインメモリ５２は、制御部５１から
供給される１水平ライン分の画像データのうち、左半分
の領域に該当する画像データを格納する。右側ラインメ
モリ５３は、制御部５１から供給される１水平ライン分
の画像データのうち、右半分の領域に該当する画像デー
タを格納する。
供給される１水平ライン分の画像データのうち、左半分
の領域に該当する画像データを格納する。右側ラインメ
モリ５３は、制御部５１から供給される１水平ライン分
の画像データのうち、右半分の領域に該当する画像デー
タを格納する。
【００１０】ＬＣＤドライバ５６−１〜５６−３は、左
側ラインメモリ５２から供給された画像データを、液晶
パネル５７の１水平ラインの左半分の領域に表示させ
る。ＬＣＤドライバ５６−４〜５６−６は、右側ライン
メモリ５３から供給された画像データを、液晶パネル５
７の１水平ラインの右半分の領域に表示させる。
側ラインメモリ５２から供給された画像データを、液晶
パネル５７の１水平ラインの左半分の領域に表示させ
る。ＬＣＤドライバ５６−４〜５６−６は、右側ライン
メモリ５３から供給された画像データを、液晶パネル５
７の１水平ラインの右半分の領域に表示させる。
【００１１】液晶パネル５７は、ＬＣＤドライバ５６−
１〜５６−６から供給される画像データに応じた画像を
表示出力する。次に、以上の従来例の動作について説明
する。
１〜５６−６から供給される画像データに応じた画像を
表示出力する。次に、以上の従来例の動作について説明
する。
【００１２】Ｉ／Ｆ５０は画像信号を入力すると、ＣＬ
Ｋ信号、水平／垂直同期信号、および、画像信号を抽出
し、制御部５１に供給する。制御部５１は、１水平ライ
ンの左半分の領域においてアクティブとなる左側ライト
イネーブル信号と、右半分の領域においてアクティブと
なる右側ライトイネーブル信号を生成し、左側ラインメ
モリ５２および右側ラインメモリ５３にそれぞれ供給す
る。
Ｋ信号、水平／垂直同期信号、および、画像信号を抽出
し、制御部５１に供給する。制御部５１は、１水平ライ
ンの左半分の領域においてアクティブとなる左側ライト
イネーブル信号と、右半分の領域においてアクティブと
なる右側ライトイネーブル信号を生成し、左側ラインメ
モリ５２および右側ラインメモリ５３にそれぞれ供給す
る。
【００１３】また、制御部５１は、ＣＬＫ信号を１／２
分周してドライバ制御信号を生成し、ＬＣＤドライバ５
６−１〜５６−６に供給する。更に、制御部５１は、左
側ラインメモリ５２と右側ラインメモリ５３に画像信号
を書き込みデータとして供給する。
分周してドライバ制御信号を生成し、ＬＣＤドライバ５
６−１〜５６−６に供給する。更に、制御部５１は、左
側ラインメモリ５２と右側ラインメモリ５３に画像信号
を書き込みデータとして供給する。
【００１４】左側ラインメモリ５２は、左側ライトイネ
ーブル信号がアクティブになると、書き込みデータを読
み込んで格納する。その結果、左側ラインメモリ５２に
は１水平ラインの左半分の領域に対応する画像データが
格納される。
ーブル信号がアクティブになると、書き込みデータを読
み込んで格納する。その結果、左側ラインメモリ５２に
は１水平ラインの左半分の領域に対応する画像データが
格納される。
【００１５】一方、右側ラインメモリ５３は、右側ライ
トイネーブル信号がアクティブになると、書き込みデー
タを読み込んで格納する。その結果、右側ラインメモリ
５３には１水平ラインの右半分の領域に対応する画像デ
ータが格納される。
トイネーブル信号がアクティブになると、書き込みデー
タを読み込んで格納する。その結果、右側ラインメモリ
５３には１水平ラインの右半分の領域に対応する画像デ
ータが格納される。
【００１６】なお、左右のイネーブル信号がアクティブ
になる期間は同一であるので、左側ラインメモリ５２と
右側ラインメモリ５３には同一のデータ量の画像データ
が書き込まれることになる。
になる期間は同一であるので、左側ラインメモリ５２と
右側ラインメモリ５３には同一のデータ量の画像データ
が書き込まれることになる。
【００１７】左側ラインメモリ５２と右側ラインメモリ
５３の双方への画像データの格納が完了すると、左側ラ
インメモリ５２は、制御部５１から供給されるＣＬＫ信
号を１／２分周したＣＬＫ信号（以下、分周クロック信
号と称する）に同期して画像データをＬＣＤドライバ５
６−１〜５６−３に順次転送する。即ち、先ず、ＬＣＤ
ドライバ５６−１に画像データを転送し、次に、ＬＣＤ
ドライバ５６−２に、最後に、ＬＣＤドライバ５６−３
に画像データを転送する。
５３の双方への画像データの格納が完了すると、左側ラ
インメモリ５２は、制御部５１から供給されるＣＬＫ信
号を１／２分周したＣＬＫ信号（以下、分周クロック信
号と称する）に同期して画像データをＬＣＤドライバ５
６−１〜５６−３に順次転送する。即ち、先ず、ＬＣＤ
ドライバ５６−１に画像データを転送し、次に、ＬＣＤ
ドライバ５６−２に、最後に、ＬＣＤドライバ５６−３
に画像データを転送する。
【００１８】このとき、右側ラインメモリ５３も同様に
して、分周クロック信号に同期して画像データをＬＣＤ
ドライバ５６−４〜５６−６に順次転送する。即ち、先
ず、ＬＣＤドライバ５６−４に画像データを転送し、次
に、ＬＣＤドライバ５６−５に、最後に、ＬＣＤドライ
バ５６−６に画像データを転送する。
して、分周クロック信号に同期して画像データをＬＣＤ
ドライバ５６−４〜５６−６に順次転送する。即ち、先
ず、ＬＣＤドライバ５６−４に画像データを転送し、次
に、ＬＣＤドライバ５６−５に、最後に、ＬＣＤドライ
バ５６−６に画像データを転送する。
【００１９】このようにして、ＬＣＤドライバ５６−１
〜５６−６に画像データの転送が完了すると、制御部５
１は、ＬＣＤドライバ５６−１〜５６−６に対して制御
信号を送り、転送された画像データを順次液晶パネル５
７に出力させる。その結果、ＬＣＤドライバ５６−１〜
５６−６は、この順に画像データを液晶パネル５７に順
次出力するので、１水平ラインの走査が完了する。
〜５６−６に画像データの転送が完了すると、制御部５
１は、ＬＣＤドライバ５６−１〜５６−６に対して制御
信号を送り、転送された画像データを順次液晶パネル５
７に出力させる。その結果、ＬＣＤドライバ５６−１〜
５６−６は、この順に画像データを液晶パネル５７に順
次出力するので、１水平ラインの走査が完了する。
【００２０】以上の処理は、１水平ライン毎に繰り返さ
れ、全ての水平ラインの出力が完了した場合には、次の
フレームの描画が開始されることになる。このような方
法によれば、１水平ラインの画像データを２つに分割し
て左側ラインメモリ５２と右側ラインメモリ５３にそれ
ぞれ格納し、ＬＣＤドライバ５６−１〜５６−３とＬＣ
Ｄドライバ５６−４〜５６−６に並行して転送するよう
にしたので、転送に費やす時間が一定であるとすると、
転送に使用するクロックの周波数を１／２に減少させる
ことが可能になる。
れ、全ての水平ラインの出力が完了した場合には、次の
フレームの描画が開始されることになる。このような方
法によれば、１水平ラインの画像データを２つに分割し
て左側ラインメモリ５２と右側ラインメモリ５３にそれ
ぞれ格納し、ＬＣＤドライバ５６−１〜５６−３とＬＣ
Ｄドライバ５６−４〜５６−６に並行して転送するよう
にしたので、転送に費やす時間が一定であるとすると、
転送に使用するクロックの周波数を１／２に減少させる
ことが可能になる。
【００２１】
【発明が解決しようとする課題】ところで、図６に示す
従来例では、ＬＣＤドライバ５６−１〜５６−６の個数
が偶数（＝６）であり、また、液晶パネル５７の水平ラ
インの半分の領域をＬＣＤドライバ５６−１〜５６−３
と、ＬＣＤドライバ５６−４〜５６−６とによってそれ
ぞれ駆動しているので、左側ラインメモリ５２と右側ラ
インメモリ５３に格納される画像データのデータ量は等
しい。
従来例では、ＬＣＤドライバ５６−１〜５６−６の個数
が偶数（＝６）であり、また、液晶パネル５７の水平ラ
インの半分の領域をＬＣＤドライバ５６−１〜５６−３
と、ＬＣＤドライバ５６−４〜５６−６とによってそれ
ぞれ駆動しているので、左側ラインメモリ５２と右側ラ
インメモリ５３に格納される画像データのデータ量は等
しい。
【００２２】しかしながら、図７に示すように、奇数個
のＬＣＤドライバ５６−１〜５６−７によって液晶パネ
ル５７を駆動する場合であって、左側ラインメモリ５２
と右側ラインメモリ５３に格納するデータ量が異なる場
合には、左側ラインメモリ５２からＬＣＤドライバ５６
−１〜５６−４に画像データを転送するのに要する時間
の方が、右側ラインメモリ５３からＬＣＤドライバ５６
−５〜５６−７に画像データを転送するのに要する時間
よりも長くなる。
のＬＣＤドライバ５６−１〜５６−７によって液晶パネ
ル５７を駆動する場合であって、左側ラインメモリ５２
と右側ラインメモリ５３に格納するデータ量が異なる場
合には、左側ラインメモリ５２からＬＣＤドライバ５６
−１〜５６−４に画像データを転送するのに要する時間
の方が、右側ラインメモリ５３からＬＣＤドライバ５６
−５〜５６−７に画像データを転送するのに要する時間
よりも長くなる。
【００２３】具体的な例を挙げて説明すると、図８に示
すように、出力数が“６”であるＬＣＤドライバ５６−
１〜５６−３により液晶パネル５７の左半分を駆動し、
同じく出力数が“６”であるＬＣＤドライバ５６−４〜
５６−６により液晶パネル５７の右半分を駆動する場合
について考える。
すように、出力数が“６”であるＬＣＤドライバ５６−
１〜５６−３により液晶パネル５７の左半分を駆動し、
同じく出力数が“６”であるＬＣＤドライバ５６−４〜
５６−６により液晶パネル５７の右半分を駆動する場合
について考える。
【００２４】１つの出力を得るためには１個のデータが
必要であるとし、また、１個のデータを転送するにはク
ロック信号の１パルスが必要であるとすると、左側ライ
ンメモリ５２からＬＣＤドライバ５６−１〜５６−３に
画像データを転送するためには、分周クロック信号の１
８（＝６×３）パルスが必要になる。これは、右側ライ
ンメモリ５３からＬＣＤドライバ５６−４〜５６−６に
画像データを転送する場合も同様である。
必要であるとし、また、１個のデータを転送するにはク
ロック信号の１パルスが必要であるとすると、左側ライ
ンメモリ５２からＬＣＤドライバ５６−１〜５６−３に
画像データを転送するためには、分周クロック信号の１
８（＝６×３）パルスが必要になる。これは、右側ライ
ンメモリ５３からＬＣＤドライバ５６−４〜５６−６に
画像データを転送する場合も同様である。
【００２５】次に、図９に示すように、ＬＣＤドライバ
５６−１〜５６−７の個数が奇数である場合について検
討する。この例では、左側ラインメモリ５２からＬＣＤ
ドライバ５６−１〜５６−４に画像データを転送し、右
側ラインメモリ５３からＬＣＤドライバ５６−５〜５６
−７に画像データを転送する必要がある。ここで、左側
ラインメモリ５２からＬＣＤドライバ５６−１〜５６−
４に画像データを転送する場合には分周クロック信号の
２４（＝６×４）パルスが必要であり、また、右側ライ
ンメモリ５３からＬＣＤドライバ５６−５〜５６−７に
画像データを転送する場合には分周クロック信号の１８
（＝６×３）パルスが必要である。
５６−１〜５６−７の個数が奇数である場合について検
討する。この例では、左側ラインメモリ５２からＬＣＤ
ドライバ５６−１〜５６−４に画像データを転送し、右
側ラインメモリ５３からＬＣＤドライバ５６−５〜５６
−７に画像データを転送する必要がある。ここで、左側
ラインメモリ５２からＬＣＤドライバ５６−１〜５６−
４に画像データを転送する場合には分周クロック信号の
２４（＝６×４）パルスが必要であり、また、右側ライ
ンメモリ５３からＬＣＤドライバ５６−５〜５６−７に
画像データを転送する場合には分周クロック信号の１８
（＝６×３）パルスが必要である。
【００２６】ところで、分周クロック信号は、Ｉ／Ｆ５
０から入力されるＣＬＫ信号を１／２分周して生成さ
れ、また、ＣＬＫ信号の１水平期間におけるパルス数
は、１水平ラインを構成する画像データ数“４２”（＝
６×７）に応じて設定されている。仮に、ＣＬＫ信号の
１水平期間におけるパルス数が４２であるとすると、１
／２分周により生成される分周クロック信号の１水平期
間におけるパルス数は、“２１”（＝４２÷２）とな
る。これは、右側ラインメモリ５３からＬＣＤドライバ
５６−５〜５６−７に画像データを転送する場合に必要
な１８パルスは満たしているものの、左側ラインメモリ
５２からＬＣＤドライバ５６−１〜５６−４に画像デー
タを転送する場合に必要な２４パルスは満たしていな
い。その結果、このような場合には、液晶パネル５７の
左側へのデータの転送が間に合わなくなるという問題点
があった。
０から入力されるＣＬＫ信号を１／２分周して生成さ
れ、また、ＣＬＫ信号の１水平期間におけるパルス数
は、１水平ラインを構成する画像データ数“４２”（＝
６×７）に応じて設定されている。仮に、ＣＬＫ信号の
１水平期間におけるパルス数が４２であるとすると、１
／２分周により生成される分周クロック信号の１水平期
間におけるパルス数は、“２１”（＝４２÷２）とな
る。これは、右側ラインメモリ５３からＬＣＤドライバ
５６−５〜５６−７に画像データを転送する場合に必要
な１８パルスは満たしているものの、左側ラインメモリ
５２からＬＣＤドライバ５６−１〜５６−４に画像デー
タを転送する場合に必要な２４パルスは満たしていな
い。その結果、このような場合には、液晶パネル５７の
左側へのデータの転送が間に合わなくなるという問題点
があった。
【００２７】また、ＬＣＤドライバは、半導体装置とし
て提供されることが一般的であるため、その出力数は予
め定められていることが多い。従って、単一のＬＣＤド
ライバの出力数と、液晶パネル５７の画素数とが整数倍
の関係を有しない場合には、図１０に示すように、ＬＣ
Ｄドライバの出力が余りを生ずる場合がある。この例で
は、左端のＬＣＤドライバ５６−１と、右端のＬＣＤド
ライバ５６−６とがそれぞれ２つずつ出力の余りを有し
ている。
て提供されることが一般的であるため、その出力数は予
め定められていることが多い。従って、単一のＬＣＤド
ライバの出力数と、液晶パネル５７の画素数とが整数倍
の関係を有しない場合には、図１０に示すように、ＬＣ
Ｄドライバの出力が余りを生ずる場合がある。この例で
は、左端のＬＣＤドライバ５６−１と、右端のＬＣＤド
ライバ５６−６とがそれぞれ２つずつ出力の余りを有し
ている。
【００２８】ところで、ＬＣＤドライバは、出力数に対
応するデータを読み込んだ後に制御信号を入力する必要
があるため、図１０に示すように出力に余りを生じてい
る場合であっても、ＬＣＤドライバが本来有する出力数
に応じたデータを入力する必要が生じる。即ち、出力に
余りを有する場合であっても余りを有しない場合と同一
のクロック信号のパルスを必要とする。従って、図１０
の例では、液晶パネル５７に出力される画像データの個
数は、左側および右側のそれぞれで、１６個であるにも
かかわらず、クロック信号のパルスは１８個必要とな
る。
応するデータを読み込んだ後に制御信号を入力する必要
があるため、図１０に示すように出力に余りを生じてい
る場合であっても、ＬＣＤドライバが本来有する出力数
に応じたデータを入力する必要が生じる。即ち、出力に
余りを有する場合であっても余りを有しない場合と同一
のクロック信号のパルスを必要とする。従って、図１０
の例では、液晶パネル５７に出力される画像データの個
数は、左側および右側のそれぞれで、１６個であるにも
かかわらず、クロック信号のパルスは１８個必要とな
る。
【００２９】従って、ＣＬＫ信号のパルス数が液晶パネ
ル５７の１水平ラインの画素数に応じて設定されている
場合には、前述の場合と同様の問題が発生する場合があ
るという問題点があった。
ル５７の１水平ラインの画素数に応じて設定されている
場合には、前述の場合と同様の問題が発生する場合があ
るという問題点があった。
【００３０】更に、図１１に示すように、各ＬＣＤドラ
イバが液晶パネル５７のゲートをＯＮにする信号（ゲー
トＯＮ信号：図１１（Ａ）参照）と、液晶パネル５７に
画像データを書き込むための信号である液晶電圧印加信
号（図１１（Ｂ）参照）とは、同図に示すような関係を
有している。
イバが液晶パネル５７のゲートをＯＮにする信号（ゲー
トＯＮ信号：図１１（Ａ）参照）と、液晶パネル５７に
画像データを書き込むための信号である液晶電圧印加信
号（図１１（Ｂ）参照）とは、同図に示すような関係を
有している。
【００３１】図１２は、液晶パネルの等価回路を示す図
である。この図に示すように、液晶パネル５は、ゲート
バスライン１、データバスライン２、ＴＦＴ（Thin Fil
m Transistor）３、および、液晶容量４によって構成さ
れている。図１１（Ａ）に示すゲートＯＮ信号は、ゲー
トバスライン１に印加され、図１１（Ｂ）に示す液晶電
圧印加信号は、データバスライン２に印加される。これ
らの電圧が印加されると、ＴＦＴ３が導通状態になり、
液晶容量４に所定の電圧が印加されることになる。
である。この図に示すように、液晶パネル５は、ゲート
バスライン１、データバスライン２、ＴＦＴ（Thin Fil
m Transistor）３、および、液晶容量４によって構成さ
れている。図１１（Ａ）に示すゲートＯＮ信号は、ゲー
トバスライン１に印加され、図１１（Ｂ）に示す液晶電
圧印加信号は、データバスライン２に印加される。これ
らの電圧が印加されると、ＴＦＴ３が導通状態になり、
液晶容量４に所定の電圧が印加されることになる。
【００３２】ここで、ゲートＯＮ信号がアクティブにな
ってから、ＬＣＤドライバが液晶パネル５７に画像デー
タを書き込む迄の時間Ｔｄｈは、ある一定の時間以下に
は設定できないので、入力され得る最大の周波数のＣＬ
Ｋ信号に合わせてＴｄｈが一定値になるように設計され
る。従って、最大の周波数のＣＬＫ信号よりも低い周波
数のＣＬＫ信号が入力された場合には、Ｔｄｈが長くな
ってしまう。ここで、１水平期間Ｔｈは一定であるた
め、Ｔｄｈが長くなると、相対的に液晶書き込み時間が
短くなり、その結果として、液晶パネル５７への書き込
み時間が十分に確保できなくなるという問題点があっ
た。
ってから、ＬＣＤドライバが液晶パネル５７に画像デー
タを書き込む迄の時間Ｔｄｈは、ある一定の時間以下に
は設定できないので、入力され得る最大の周波数のＣＬ
Ｋ信号に合わせてＴｄｈが一定値になるように設計され
る。従って、最大の周波数のＣＬＫ信号よりも低い周波
数のＣＬＫ信号が入力された場合には、Ｔｄｈが長くな
ってしまう。ここで、１水平期間Ｔｈは一定であるた
め、Ｔｄｈが長くなると、相対的に液晶書き込み時間が
短くなり、その結果として、液晶パネル５７への書き込
み時間が十分に確保できなくなるという問題点があっ
た。
【００３３】本発明は、このような点に鑑みてなされた
ものであり、ＬＣＤドライバの個数が偶数でない場合
や、出力に余りを生じている場合であっても、画像を正
常に表示することが可能な表示装置および表示方法を提
供することを目的とする。
ものであり、ＬＣＤドライバの個数が偶数でない場合
や、出力に余りを生じている場合であっても、画像を正
常に表示することが可能な表示装置および表示方法を提
供することを目的とする。
【００３４】
【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示す、画像データを入力して表示
部に表示する表示装置において、画像データの入力を受
ける入力回路１０と、前記入力回路１０を介して入力さ
れた画像データをＮ個の領域に分割して格納する第１乃
至第Ｎ（Ｎ≧２）の格納回路１１−１，１１−２と、前
記表示部１３の少なくとも一部をＭ個の領域に分割し、
それぞれの領域を駆動する第１乃至第Ｍ（Ｍ≧Ｎ）の駆
動回路１２−１〜１２−５と、前記第１乃至第Ｎの格納
回路１１−１，１１−２のそれぞれに格納されている画
像データを読み出し、対応する駆動回路に供給する画像
データ供給回路１４と、前記第１乃至第Ｎの格納回路１
１−１〜１１−２から画像データを読み出し、前記第１
乃至第Ｍの駆動回路１２−１〜１２−５へ供給する際
に、同期をとるためのクロック信号を生成するクロック
信号生成回路１５と、を有することを特徴とする表示装
置が提供される。
決するために、図１に示す、画像データを入力して表示
部に表示する表示装置において、画像データの入力を受
ける入力回路１０と、前記入力回路１０を介して入力さ
れた画像データをＮ個の領域に分割して格納する第１乃
至第Ｎ（Ｎ≧２）の格納回路１１−１，１１−２と、前
記表示部１３の少なくとも一部をＭ個の領域に分割し、
それぞれの領域を駆動する第１乃至第Ｍ（Ｍ≧Ｎ）の駆
動回路１２−１〜１２−５と、前記第１乃至第Ｎの格納
回路１１−１，１１−２のそれぞれに格納されている画
像データを読み出し、対応する駆動回路に供給する画像
データ供給回路１４と、前記第１乃至第Ｎの格納回路１
１−１〜１１−２から画像データを読み出し、前記第１
乃至第Ｍの駆動回路１２−１〜１２−５へ供給する際
に、同期をとるためのクロック信号を生成するクロック
信号生成回路１５と、を有することを特徴とする表示装
置が提供される。
【００３５】ここで、入力回路１０は、画像データの入
力を受ける。第１乃至第Ｎ（Ｎ≧２）の格納回路１１−
１，１１−２は、入力回路１０を介して入力された画像
データをＮ個の領域に分割して格納する。第１乃至第Ｍ
（Ｍ≧Ｎ）の駆動回路１２−１〜１２−５は、表示部１
３の少なくとも一部をＭ個の領域に分割し、それぞれの
領域を駆動する。画像データ供給回路１４は、第１乃至
第Ｎの格納回路１１−１，１１−２のそれぞれに格納さ
れている画像データを読み出し、対応する駆動回路に供
給する。クロック信号生成回路１５は、第１乃至第Ｎの
格納回路１１−１〜１１−２から画像データを読み出
し、第１乃至第Ｍの駆動回路１２−１〜１２−５へ供給
する際に、同期をとるためのクロック信号を生成する。
力を受ける。第１乃至第Ｎ（Ｎ≧２）の格納回路１１−
１，１１−２は、入力回路１０を介して入力された画像
データをＮ個の領域に分割して格納する。第１乃至第Ｍ
（Ｍ≧Ｎ）の駆動回路１２−１〜１２−５は、表示部１
３の少なくとも一部をＭ個の領域に分割し、それぞれの
領域を駆動する。画像データ供給回路１４は、第１乃至
第Ｎの格納回路１１−１，１１−２のそれぞれに格納さ
れている画像データを読み出し、対応する駆動回路に供
給する。クロック信号生成回路１５は、第１乃至第Ｎの
格納回路１１−１〜１１−２から画像データを読み出
し、第１乃至第Ｍの駆動回路１２−１〜１２−５へ供給
する際に、同期をとるためのクロック信号を生成する。
【００３６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の動作原理を説明
する原理図である。この図に示すように、本発明の表示
装置は、入力回路１０、格納回路１１−１，１１−２、
駆動回路１２−１〜１２−５、表示部１３、画像データ
供給回路１４、および、クロック信号生成回路１５によ
って構成されている。
を参照して説明する。図１は、本発明の動作原理を説明
する原理図である。この図に示すように、本発明の表示
装置は、入力回路１０、格納回路１１−１，１１−２、
駆動回路１２−１〜１２−５、表示部１３、画像データ
供給回路１４、および、クロック信号生成回路１５によ
って構成されている。
【００３７】ここで、入力回路１０は、画像データの入
力を受ける。格納回路１１−１，１１−２は、入力回路
１０を介して入力された画像データを２つに分割してそ
れぞれを格納する。
力を受ける。格納回路１１−１，１１−２は、入力回路
１０を介して入力された画像データを２つに分割してそ
れぞれを格納する。
【００３８】駆動回路１２−１〜１２−５は、表示部１
３の水平ラインを５つの領域に分け、それぞれの領域を
駆動する。画像データ供給回路１４は、格納回路１１−
１，１１−２のそれぞれに格納されている画像データを
読み出して、対応する駆動回路１２−１〜１２−５に供
給する。
３の水平ラインを５つの領域に分け、それぞれの領域を
駆動する。画像データ供給回路１４は、格納回路１１−
１，１１−２のそれぞれに格納されている画像データを
読み出して、対応する駆動回路１２−１〜１２−５に供
給する。
【００３９】クロック信号生成回路１５は、画像データ
供給回路１４に対して画像データを読み出す際の同期を
とるためのクロック信号を供給する。次に、以上の原理
図の動作について説明する。
供給回路１４に対して画像データを読み出す際の同期を
とるためのクロック信号を供給する。次に、以上の原理
図の動作について説明する。
【００４０】入力回路１０は、画像データを入力し、１
水平ラインを構成する画像データのうち、左側から３／
５のデータについては格納回路１１−１に格納し、ま
た、右側から２／５のデータについては格納回路１１−
２に格納する。なお、その際、画像データに含まれてい
る外部クロック信号に同期して画像データが格納回路１
１−１と、格納回路１１−２に順次格納される。
水平ラインを構成する画像データのうち、左側から３／
５のデータについては格納回路１１−１に格納し、ま
た、右側から２／５のデータについては格納回路１１−
２に格納する。なお、その際、画像データに含まれてい
る外部クロック信号に同期して画像データが格納回路１
１−１と、格納回路１１−２に順次格納される。
【００４１】１水平ライン分の画像データが格納回路１
１−１および格納回路１１−２の双方に格納されると、
画像データ供給回路１４は、クロック信号生成回路１５
から供給されるクロック信号に同期して、格納回路１１
−１に格納されている画像データを駆動回路１２−１〜
１２−３にこの順番で供給する。また、このとき、画像
データ供給回路１４は、並行して、格納回路１１−２に
格納されている画像データを駆動回路１２−４〜１２−
５にこの順番で供給する。
１−１および格納回路１１−２の双方に格納されると、
画像データ供給回路１４は、クロック信号生成回路１５
から供給されるクロック信号に同期して、格納回路１１
−１に格納されている画像データを駆動回路１２−１〜
１２−３にこの順番で供給する。また、このとき、画像
データ供給回路１４は、並行して、格納回路１１−２に
格納されている画像データを駆動回路１２−４〜１２−
５にこの順番で供給する。
【００４２】なお、クロック信号生成回路１５によって
生成されるクロック信号の周波数Ｆは、格納回路１１−
１から駆動回路１２−１〜１２−３に全ての画像データ
を転送するために要する時間をＴｔとし、必要なパルス
数をＰｎとすると、以下の式で表すことができる。
生成されるクロック信号の周波数Ｆは、格納回路１１−
１から駆動回路１２−１〜１２−３に全ての画像データ
を転送するために要する時間をＴｔとし、必要なパルス
数をＰｎとすると、以下の式で表すことができる。
【００４３】
【数１】Ｆ≧Ｐｎ／Ｔｔ ・・・（１）
なお、Ｔｔは、１水平期間Ｔｈとの間でＴｔ＜Ｔｈを満
たすように設定する必要がある。
たすように設定する必要がある。
【００４４】クロック信号生成回路１５から供給される
クロック信号の周波数が以上の式を満たす場合には、格
納回路１１−１から駆動回路１２−１〜１２−３への画
像データの転送は１水平期間内に終了するので、画像デ
ータに含まれている外部クロック信号の周波数によら
ず、確実に画像データを転送することができる。なお、
格納回路１１−２から駆動回路１２−４，１２−５に対
する画像データの転送については、格納回路１１−１か
ら駆動回路１２−１〜１２−３に対する画像データの転
送よりも短時間で終了するため、問題とはならない。
クロック信号の周波数が以上の式を満たす場合には、格
納回路１１−１から駆動回路１２−１〜１２−３への画
像データの転送は１水平期間内に終了するので、画像デ
ータに含まれている外部クロック信号の周波数によら
ず、確実に画像データを転送することができる。なお、
格納回路１１−２から駆動回路１２−４，１２−５に対
する画像データの転送については、格納回路１１−１か
ら駆動回路１２−１〜１２−３に対する画像データの転
送よりも短時間で終了するため、問題とはならない。
【００４５】駆動回路１２−１〜１２−３は、格納回路
１１−１から転送された画像データを入力し、表示部１
３の１水平ラインのうち、左端から３／５の領域に対し
て描画処理を行う。また、駆動回路１２−４，１２−５
は、格納回路１１−２から転送された画像データを入力
し、表示部１３の１水平ラインのうち、右端から２／５
の領域に対して描画処理を行う。
１１−１から転送された画像データを入力し、表示部１
３の１水平ラインのうち、左端から３／５の領域に対し
て描画処理を行う。また、駆動回路１２−４，１２−５
は、格納回路１１−２から転送された画像データを入力
し、表示部１３の１水平ラインのうち、右端から２／５
の領域に対して描画処理を行う。
【００４６】このような処理は、１水平ライン単位で繰
り返され、１フレーム全ての画像データの描画が終了す
ると、次のフレームの描画が開始される。以上に説明し
たように、本発明の表示装置によれば、クロック信号生
成回路１５を設け、画像データに含まれているクロック
信号からは独立してクロック信号の周波数を設定できる
ようにしたので、外部からのクロック信号によらず安定
して動作することが可能になる。
り返され、１フレーム全ての画像データの描画が終了す
ると、次のフレームの描画が開始される。以上に説明し
たように、本発明の表示装置によれば、クロック信号生
成回路１５を設け、画像データに含まれているクロック
信号からは独立してクロック信号の周波数を設定できる
ようにしたので、外部からのクロック信号によらず安定
して動作することが可能になる。
【００４７】なお、以上の原理図では、格納回路が２個
（Ｎ＝２）であり、駆動回路が５個（Ｍ＝５）の場合を
例に挙げて説明したが、Ｎ≧３およびＭ≠５の場合であ
っても本発明を適用可能であることはいうまでもない。
（Ｎ＝２）であり、駆動回路が５個（Ｍ＝５）の場合を
例に挙げて説明したが、Ｎ≧３およびＭ≠５の場合であ
っても本発明を適用可能であることはいうまでもない。
【００４８】次に、本発明の実施の形態について説明す
る。図２は、本発明の実施の形態の構成例を示す図であ
る。この図に示すように、本発明の表示装置４０は、モ
ニタ回路４１およびＬＣＤユニット４２によって構成さ
れ、パーソナルコンピュータ３０に内蔵されている図示
せぬグラフィックアクセラレータから出力される画像信
号を入力し、表示出力する。
る。図２は、本発明の実施の形態の構成例を示す図であ
る。この図に示すように、本発明の表示装置４０は、モ
ニタ回路４１およびＬＣＤユニット４２によって構成さ
れ、パーソナルコンピュータ３０に内蔵されている図示
せぬグラフィックアクセラレータから出力される画像信
号を入力し、表示出力する。
【００４９】ここで、パーソナルコンピュータ３０は、
ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read On
ly Memory）、ＲＡＭ（Random Access Memory）、ＨＤ
Ｄ（Hard Disk Drive）、グラフィックアクセラレータ
等によって構成され、ＨＤＤに格納されているプログラ
ムに応じてグラフィックアクセラレータが生成した画像
信号を表示装置４０に出力する。
ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read On
ly Memory）、ＲＡＭ（Random Access Memory）、ＨＤ
Ｄ（Hard Disk Drive）、グラフィックアクセラレータ
等によって構成され、ＨＤＤに格納されているプログラ
ムに応じてグラフィックアクセラレータが生成した画像
信号を表示装置４０に出力する。
【００５０】表示装置４０は、モニタ回路４１およびＬ
ＣＤユニット４２によって構成され、パーソナルコンピ
ュータ３０から出力された画像信号を入力し、ＬＣＤユ
ニット４２が有する液晶パネルに表示出力する。
ＣＤユニット４２によって構成され、パーソナルコンピ
ュータ３０から出力された画像信号を入力し、ＬＣＤユ
ニット４２が有する液晶パネルに表示出力する。
【００５１】ここで、モニタ回路４１は、パーソナルコ
ンピュータ３０から出力された画像信号と、ＬＣＤユニ
ット４２が有する液晶パネルの画素数が一致しない場合
にはスケーリング処理を実行し、画像信号を適宜変換す
る。
ンピュータ３０から出力された画像信号と、ＬＣＤユニ
ット４２が有する液晶パネルの画素数が一致しない場合
にはスケーリング処理を実行し、画像信号を適宜変換す
る。
【００５２】ＬＣＤユニット４２は、後述するようにス
ケーリング処理が完了した画像信号から所定の領域の信
号を切り出した後、液晶パネルに表示出力する。なお、
この実施の形態ではモニタ回路４１とＬＣＤユニット４
２とを独立の構成としているが、これらを統合して１つ
の構成とすることも可能である。
ケーリング処理が完了した画像信号から所定の領域の信
号を切り出した後、液晶パネルに表示出力する。なお、
この実施の形態ではモニタ回路４１とＬＣＤユニット４
２とを独立の構成としているが、これらを統合して１つ
の構成とすることも可能である。
【００５３】図３は、ＬＣＤユニット４２の詳細な構成
例を示す図である。この図に示すように、ＬＣＤユニッ
ト４２は、Ｉ／Ｆ７０、第１の制御部７１、左側ライン
メモリ７２、右側ラインメモリ７３、第２の制御部７
４、発振回路７５、ＬＣＤドライバ７６−１〜７６−
７、および、液晶パネル７７によって構成されている。
例を示す図である。この図に示すように、ＬＣＤユニッ
ト４２は、Ｉ／Ｆ７０、第１の制御部７１、左側ライン
メモリ７２、右側ラインメモリ７３、第２の制御部７
４、発振回路７５、ＬＣＤドライバ７６−１〜７６−
７、および、液晶パネル７７によって構成されている。
【００５４】ここで、Ｉ／Ｆ７０は、モニタ回路４１か
ら供給される画像信号の入力を受け、第１のクロック
（ＣＬＫ）信号、水平／垂直同期信号、および、画像信
号を抽出し、第１の制御部７１に供給する。
ら供給される画像信号の入力を受け、第１のクロック
（ＣＬＫ）信号、水平／垂直同期信号、および、画像信
号を抽出し、第１の制御部７１に供給する。
【００５５】第１の制御部７１は、水平／垂直同期信号
および第１のクロック信号から左側ライトイネーブル信
号と右側ライトイネーブル信号を生成し、左側ラインメ
モリ７２および右側ラインメモリ７３にそれぞれ出力す
る。
および第１のクロック信号から左側ライトイネーブル信
号と右側ライトイネーブル信号を生成し、左側ラインメ
モリ７２および右側ラインメモリ７３にそれぞれ出力す
る。
【００５６】また、第１の制御部７１は、Ｉ／Ｆ７０か
ら供給された１水平ライン分の画像信号を、左側ライト
イネーブル信号がアクティブになった場合には左側ライ
ンメモリ７２に供給し、右側ライトイネーブル信号がア
クティブになった場合には右側ラインメモリ７３に供給
する。
ら供給された１水平ライン分の画像信号を、左側ライト
イネーブル信号がアクティブになった場合には左側ライ
ンメモリ７２に供給し、右側ライトイネーブル信号がア
クティブになった場合には右側ラインメモリ７３に供給
する。
【００５７】左側ラインメモリ７２は、第１の制御部７
１から出力される左側ライトイネーブル信号がアクティ
ブになった場合には、第１の制御部７１から供給される
１水平ライン分の画像データのうち、左側から４／７の
領域に該当する画像データを格納する。
１から出力される左側ライトイネーブル信号がアクティ
ブになった場合には、第１の制御部７１から供給される
１水平ライン分の画像データのうち、左側から４／７の
領域に該当する画像データを格納する。
【００５８】右側ラインメモリ７３は、第１の制御部７
１から出力される右側ライトイネーブル信号がアクティ
ブになった場合には、第１の制御部７１から供給される
１水平ライン分の画像データのうち、右側から３／７の
領域に該当する画像データを格納する。
１から出力される右側ライトイネーブル信号がアクティ
ブになった場合には、第１の制御部７１から供給される
１水平ライン分の画像データのうち、右側から３／７の
領域に該当する画像データを格納する。
【００５９】第２の制御部７４は、第１の制御部７１か
ら出力される右側ライトイネーブル信号がアクティブに
なった場合には、後述する同期基準信号を発生して、左
側ラインメモリ７２、右側ラインメモリ７３、および、
ＬＣＤドライバ７６−１〜７６−７に供給する。
ら出力される右側ライトイネーブル信号がアクティブに
なった場合には、後述する同期基準信号を発生して、左
側ラインメモリ７２、右側ラインメモリ７３、および、
ＬＣＤドライバ７６−１〜７６−７に供給する。
【００６０】また、第２の制御部７４は、後述するリー
ドイネーブル信号がアクティブになった場合には、発振
回路７５から供給される第２のクロック信号に同期し
て、左側ラインメモリ７２から画像データを読み出し、
ＬＣＤドライバ７６−１〜７６−４に順次供給する。
ドイネーブル信号がアクティブになった場合には、発振
回路７５から供給される第２のクロック信号に同期し
て、左側ラインメモリ７２から画像データを読み出し、
ＬＣＤドライバ７６−１〜７６−４に順次供給する。
【００６１】更に、第２の制御部７４は、後述するリー
ドイネーブル信号がアクティブになった場合には、発振
回路７５から供給される第２のクロック信号に同期し
て、右側ラインメモリ７３から画像データを読み出し、
ＬＣＤドライバ７６−５〜７６−７に順次供給する。
ドイネーブル信号がアクティブになった場合には、発振
回路７５から供給される第２のクロック信号に同期し
て、右側ラインメモリ７３から画像データを読み出し、
ＬＣＤドライバ７６−５〜７６−７に順次供給する。
【００６２】発振回路７５は、第２のクロック信号を発
生し、第２の制御部７４に供給する。なお、この図にお
いて、破線で示される配線は、第２のクロック信号に同
期して動作することを示している。
生し、第２の制御部７４に供給する。なお、この図にお
いて、破線で示される配線は、第２のクロック信号に同
期して動作することを示している。
【００６３】ここで、発振回路７５によって生成される
クロック信号の周波数Ｆは、左側ラインメモリ７２から
ＬＣＤドライバ７６−１〜７６−４に全ての画像データ
を転送するために要する時間をＴｔとし、必要なパルス
数をＰｎとすると、前述した式（１）を満足する必要が
ある。もちろん、Ｔｔは、１水平期間Ｔｈとの間でＴｔ
＜Ｔｈを満たすように設定する必要がある。
クロック信号の周波数Ｆは、左側ラインメモリ７２から
ＬＣＤドライバ７６−１〜７６−４に全ての画像データ
を転送するために要する時間をＴｔとし、必要なパルス
数をＰｎとすると、前述した式（１）を満足する必要が
ある。もちろん、Ｔｔは、１水平期間Ｔｈとの間でＴｔ
＜Ｔｈを満たすように設定する必要がある。
【００６４】ＬＣＤドライバ７６−１〜７６−４は、左
側ラインメモリ７２から供給された画像データを、液晶
パネル７７の１水平ラインの左端から４／７の領域に表
示させる。
側ラインメモリ７２から供給された画像データを、液晶
パネル７７の１水平ラインの左端から４／７の領域に表
示させる。
【００６５】ＬＣＤドライバ７６−５〜７６−７は、右
側ラインメモリ７３から供給された画像データを、液晶
パネル７７の１水平ラインの右端から３／７の領域に表
示させる。
側ラインメモリ７３から供給された画像データを、液晶
パネル７７の１水平ラインの右端から３／７の領域に表
示させる。
【００６６】液晶パネル７７は、ＬＣＤドライバ７６−
１〜７６−７から供給される画像データに応じた画像を
表示出力する。次に、図４および図５に示すタイミング
チャートを参照して以上の実施の形態の動作について説
明する。
１〜７６−７から供給される画像データに応じた画像を
表示出力する。次に、図４および図５に示すタイミング
チャートを参照して以上の実施の形態の動作について説
明する。
【００６７】モニタ回路４１から画像信号の供給が開始
されると、Ｉ／Ｆ７０は、画像信号を入力し、第１のク
ロック信号、水平／垂直同期信号、および、画像信号を
抽出して第１の制御部７１に供給する。
されると、Ｉ／Ｆ７０は、画像信号を入力し、第１のク
ロック信号、水平／垂直同期信号、および、画像信号を
抽出して第１の制御部７１に供給する。
【００６８】図４は、Ｉ／Ｆ７０によって抽出された第
１のクロック信号（図４（Ａ）参照）、水平同期信号
（図４（Ｂ）参照）、画像信号（図４（Ｃ）参照）その
他を示すタイミングチャートである。
１のクロック信号（図４（Ａ）参照）、水平同期信号
（図４（Ｂ）参照）、画像信号（図４（Ｃ）参照）その
他を示すタイミングチャートである。
【００６９】第１の制御部７１は、Ｉ／Ｆ７０から供給
される画像信号のうち、液晶パネル７７の画素数によっ
て定まる有効表示データ（図４（Ｃ）参照）を抽出する
とともに、左側ラインメモリ７２への画像データの書き
込み許可信号である左側ライトイネーブル信号（図４
（Ｄ）参照）および右側ラインメモリ７３への画像デー
タの書き込み許可信号である右側ライトイネーブル信号
（図４（Ｅ）参照）を生成し、左側ラインメモリ７２お
よび右側ラインメモリ７３にそれぞれ供給する。
される画像信号のうち、液晶パネル７７の画素数によっ
て定まる有効表示データ（図４（Ｃ）参照）を抽出する
とともに、左側ラインメモリ７２への画像データの書き
込み許可信号である左側ライトイネーブル信号（図４
（Ｄ）参照）および右側ラインメモリ７３への画像デー
タの書き込み許可信号である右側ライトイネーブル信号
（図４（Ｅ）参照）を生成し、左側ラインメモリ７２お
よび右側ラインメモリ７３にそれぞれ供給する。
【００７０】左側ラインメモリ７２は、左側ライトイネ
ーブル信号（図４（Ｄ）参照）がアクティブになると、
第１の制御部７１から供給される画像信号を読み込み、
順次格納する。
ーブル信号（図４（Ｄ）参照）がアクティブになると、
第１の制御部７１から供給される画像信号を読み込み、
順次格納する。
【００７１】一方、右側ラインメモリ７３は、右側ライ
トイネーブル信号（図４（Ｅ）参照）がアクティブにな
ると、第１の制御部７１から供給される画像信号を読み
込み、順次格納する。
トイネーブル信号（図４（Ｅ）参照）がアクティブにな
ると、第１の制御部７１から供給される画像信号を読み
込み、順次格納する。
【００７２】第２の制御部７４は、第１の制御部７１か
ら出力される右側ライトイネーブル信号（図５（Ａ）参
照）がアクティブになると、発振回路７５から出力され
る第２のクロック信号（図５（Ｂ）参照）の立ち上がり
エッジを検出し、このエッジに同期して、同期基準信号
（図５（Ｃ）参照）を生成する。そして、第２の制御部
７４は、この同期基準信号に基づいてリードイネーブル
信号（図５（Ｄ）参照）を生成するとともに、同信号に
基づいて左側ラインメモリ７２、右側ラインメモリ７
３、および、ＬＣＤドライバ７６−１〜７６−７を制御
する。
ら出力される右側ライトイネーブル信号（図５（Ａ）参
照）がアクティブになると、発振回路７５から出力され
る第２のクロック信号（図５（Ｂ）参照）の立ち上がり
エッジを検出し、このエッジに同期して、同期基準信号
（図５（Ｃ）参照）を生成する。そして、第２の制御部
７４は、この同期基準信号に基づいてリードイネーブル
信号（図５（Ｄ）参照）を生成するとともに、同信号に
基づいて左側ラインメモリ７２、右側ラインメモリ７
３、および、ＬＣＤドライバ７６−１〜７６−７を制御
する。
【００７３】左側ラインメモリ７２は、リードイネーブ
ル信号（図５（Ｄ）参照）がアクティブになると、図５
（Ｅ）に示すように画像データを読み出して、ＬＣＤド
ライバ７６−１〜７６−４に順次転送する。
ル信号（図５（Ｄ）参照）がアクティブになると、図５
（Ｅ）に示すように画像データを読み出して、ＬＣＤド
ライバ７６−１〜７６−４に順次転送する。
【００７４】また、右側ラインメモリ７３も同様に、リ
ードイネーブル信号（図５（Ｄ）参照）がアクティブに
なると、図５（Ｅ）に示すように画像データを読み出し
て、ＬＣＤドライバ７６−５〜７６−７に順次転送す
る。
ードイネーブル信号（図５（Ｄ）参照）がアクティブに
なると、図５（Ｅ）に示すように画像データを読み出し
て、ＬＣＤドライバ７６−５〜７６−７に順次転送す
る。
【００７５】ここで、リードイネーブル信号（図５
（Ｄ）参照）は、発振回路７５から出力される第２のク
ロック信号のパルスをカウントすることにより生成され
るので、第１のクロック信号の周波数に関係なく、左側
ラインメモリ７２からＬＣＤドライバ７６−１〜７６−
４に画像データを転送するのに必要な時間だけアクティ
ブの状態になる。従って、リードイネーブル信号を基準
にしてデータを転送することにより、左側ラインメモリ
７２および右側ラインメモリ７３からＬＣＤドライバ７
６−１〜７６−４およびＬＣＤドライバ７６−５〜７６
−７のそれぞれに対して画像データを確実に転送するこ
とが可能になる。
（Ｄ）参照）は、発振回路７５から出力される第２のク
ロック信号のパルスをカウントすることにより生成され
るので、第１のクロック信号の周波数に関係なく、左側
ラインメモリ７２からＬＣＤドライバ７６−１〜７６−
４に画像データを転送するのに必要な時間だけアクティ
ブの状態になる。従って、リードイネーブル信号を基準
にしてデータを転送することにより、左側ラインメモリ
７２および右側ラインメモリ７３からＬＣＤドライバ７
６−１〜７６−４およびＬＣＤドライバ７６−５〜７６
−７のそれぞれに対して画像データを確実に転送するこ
とが可能になる。
【００７６】画像データの転送が完了すると、第２の制
御部７４は、ＬＣＤドライバ７６−１に対して制御信号
を送る。その結果、ＬＣＤドライバ７６−１は、左側ラ
インメモリ７２から供給された画像データを液晶パネル
７７の所定の水平ラインに対して左端から順次表示す
る。
御部７４は、ＬＣＤドライバ７６−１に対して制御信号
を送る。その結果、ＬＣＤドライバ７６−１は、左側ラ
インメモリ７２から供給された画像データを液晶パネル
７７の所定の水平ラインに対して左端から順次表示す
る。
【００７７】ＬＣＤドライバ７６−１が全ての画像デー
タを液晶パネル７７に表示した場合には、続いて、ＬＣ
Ｄドライバ７６−２が画像データを同様にして表示し、
続いて、ＬＣＤドライバ７６−３〜７６−７がこの順序
で画像データを液晶パネル７７に表示する。
タを液晶パネル７７に表示した場合には、続いて、ＬＣ
Ｄドライバ７６−２が画像データを同様にして表示し、
続いて、ＬＣＤドライバ７６−３〜７６−７がこの順序
で画像データを液晶パネル７７に表示する。
【００７８】以上の処理は、１水平ライン毎に繰り返さ
れ、全ての水平ラインの表示が完了した場合には、次の
フレームの表示処理が実行される。以上に説明したよう
に、本発明の実施の形態によれば、画像データとともに
外部から供給される第１のクロック信号とは独立の第２
のクロック信号を発生する発振回路７５を設け、この第
２のクロック信号に同期して左側ラインメモリ７２およ
び右側ラインメモリ７３からＬＣＤドライバ７６−１〜
７６−７に対して画像データを転送するようにしたの
で、第１のクロック信号によらず、適切なタイミングで
画像データを転送することが可能になる。
れ、全ての水平ラインの表示が完了した場合には、次の
フレームの表示処理が実行される。以上に説明したよう
に、本発明の実施の形態によれば、画像データとともに
外部から供給される第１のクロック信号とは独立の第２
のクロック信号を発生する発振回路７５を設け、この第
２のクロック信号に同期して左側ラインメモリ７２およ
び右側ラインメモリ７３からＬＣＤドライバ７６−１〜
７６−７に対して画像データを転送するようにしたの
で、第１のクロック信号によらず、適切なタイミングで
画像データを転送することが可能になる。
【００７９】即ち、１水平期間がＴｈである場合に、第
１のクロック信号の１水平期間内におけるパルス数をＮ
１個、周波数をＦ１とし、第２のクロック信号の１水平
期間内におけるパルス数をＮ２個、周波数をＦ２とした
場合に、Ｎ１＜Ｎ２であっても、Ｔｈ≧Ｎ２／Ｆ２であ
れば正常に動作させることが可能になるので、第１のク
ロック信号の周波数によらず、第２のクロック信号を適
切に設定することにより、最適な動作を確保することが
可能になる。
１のクロック信号の１水平期間内におけるパルス数をＮ
１個、周波数をＦ１とし、第２のクロック信号の１水平
期間内におけるパルス数をＮ２個、周波数をＦ２とした
場合に、Ｎ１＜Ｎ２であっても、Ｔｈ≧Ｎ２／Ｆ２であ
れば正常に動作させることが可能になるので、第１のク
ロック信号の周波数によらず、第２のクロック信号を適
切に設定することにより、最適な動作を確保することが
可能になる。
【００８０】なお、以上の実施の形態では、ＬＣＤドラ
イバ７６−１〜７６−７が奇数個の場合を例に挙げて説
明したが、本発明は、図８に示すように偶数個であって
出力の余りがない場合であっても適用可能である。その
ような場合に本発明を適用した場合には、図１１に示す
Ｔｄｈが第１のクロック信号に関わらず一定となるの
で、液晶書き込み時間を十分に確保することができる。
イバ７６−１〜７６−７が奇数個の場合を例に挙げて説
明したが、本発明は、図８に示すように偶数個であって
出力の余りがない場合であっても適用可能である。その
ような場合に本発明を適用した場合には、図１１に示す
Ｔｄｈが第１のクロック信号に関わらず一定となるの
で、液晶書き込み時間を十分に確保することができる。
【００８１】また、図１０に示すように、ＬＣＤドライ
バの出力に余りを生ずる場合であっても本発明を適用可
能であることはいうまでもない、このような場合に本発
明を適用すれば、出力の余りも考慮して第２のクロック
信号を設定することにより、安定した動作を実現するこ
とが可能になる。
バの出力に余りを生ずる場合であっても本発明を適用可
能であることはいうまでもない、このような場合に本発
明を適用すれば、出力の余りも考慮して第２のクロック
信号を設定することにより、安定した動作を実現するこ
とが可能になる。
【００８２】なお、以上の実施の形態においては、ＴＦ
Ｔの動作層として、アモルファスシリコン（ａ−Ｓｉ）
を用いたａ−Ｓｉ ＴＦＴパネルにドライバＩＣ（外付
け）を組み合わせたＬＣＤを想定して説明を行ったが、
本発明はこのような場合にのみ限定されるのではなく、
ＴＦＴの動作層として、多結晶シリコン（ｐ−Ｓｉ）を
用い、周辺回路（ドライバ回路）まで同一基板上に作成
するｐ−Ｓｉ ＴＦＴパネルにも適用可能であることは
いうまでもない。
Ｔの動作層として、アモルファスシリコン（ａ−Ｓｉ）
を用いたａ−Ｓｉ ＴＦＴパネルにドライバＩＣ（外付
け）を組み合わせたＬＣＤを想定して説明を行ったが、
本発明はこのような場合にのみ限定されるのではなく、
ＴＦＴの動作層として、多結晶シリコン（ｐ−Ｓｉ）を
用い、周辺回路（ドライバ回路）まで同一基板上に作成
するｐ−Ｓｉ ＴＦＴパネルにも適用可能であることは
いうまでもない。
【００８３】
【発明の効果】以上説明したように本発明では、画像デ
ータを入力して表示部に表示する表示装置において、画
像データの入力を受ける入力回路と、入力回路を介して
入力された画像データをＮ個の領域に分割して格納する
第１乃至第Ｎ（Ｎ≧２）の格納回路と、表示部の少なく
とも一部をＭ個の領域に分割し、それぞれの領域を駆動
する第１乃至第Ｍ（Ｍ≧Ｎ）の駆動回路と、第１乃至第
Ｎの格納回路のそれぞれに格納されている画像データを
読み出し、対応する駆動回路に供給する画像データ供給
回路と、第１乃至第Ｎの格納回路から画像データを読み
出し、第１乃至第Ｍの駆動回路へ供給する際に、同期を
とるためのクロック信号を生成するクロック信号生成回
路と、を設けるようにしたので、駆動回路の個数および
外部からのクロック信号によらず、表示装置の動作を安
定化することができる。
ータを入力して表示部に表示する表示装置において、画
像データの入力を受ける入力回路と、入力回路を介して
入力された画像データをＮ個の領域に分割して格納する
第１乃至第Ｎ（Ｎ≧２）の格納回路と、表示部の少なく
とも一部をＭ個の領域に分割し、それぞれの領域を駆動
する第１乃至第Ｍ（Ｍ≧Ｎ）の駆動回路と、第１乃至第
Ｎの格納回路のそれぞれに格納されている画像データを
読み出し、対応する駆動回路に供給する画像データ供給
回路と、第１乃至第Ｎの格納回路から画像データを読み
出し、第１乃至第Ｍの駆動回路へ供給する際に、同期を
とるためのクロック信号を生成するクロック信号生成回
路と、を設けるようにしたので、駆動回路の個数および
外部からのクロック信号によらず、表示装置の動作を安
定化することができる。
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の実施の形態の構成例を示す図である。
【図３】図２に示すＬＣＤユニットの詳細な構成例を示
す図である。
す図である。
【図４】図３に示すＬＣＤユニットの動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図５】図３に示すＬＣＤユニットの動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図６】従来の表示装置の構成例を示す図である。
【図７】ＬＣＤドライバが奇数個である場合における従
来の表示装置の構成例を示す図である。
来の表示装置の構成例を示す図である。
【図８】ＬＣＤドライバが偶数個である場合における構
成例を示す図である。
成例を示す図である。
【図９】ＬＣＤドライバが奇数個である場合における構
成例を示す図である。
成例を示す図である。
【図１０】ＬＣＤドライバの出力が余りを有する場合に
おける構成例を示す図である。
おける構成例を示す図である。
【図１１】ゲートＯＮ信号と液晶電圧印加信号との関係
を示すタイミングチャートである。
を示すタイミングチャートである。
【図１２】液晶パネルの等価回路を示す図である。
１０ 入力回路
１１−１〜１１−２ 格納回路
１２−１〜１２−５ 駆動回路
１３ 表示部
１４ 画像データ供給回路
１５ クロック信号生成回路
３０ パーソナルコンピュータ
４０ 表示装置
４１ モニタ回路
４２ ＬＣＤユニット
７０ Ｉ／Ｆ
７１ 第１の制御部
７２ 左側ラインメモリ
７３ 右側ラインメモリ
７４ 第２の制御部
７５ 発振回路
７６−１〜７６−７ ＬＣＤドライバ
７７ 液晶パネル
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６３１ Ｇ０９Ｇ 3/20 ６３１Ｑ
Ｆターム(参考） 2H093 NA16 NC10 NC16 NC18 NC22
NC23 NC26 NC27 NC29 NC34
ND31 ND32 ND41
5C006 BB14 BB16 BC11 BC24 BF05
BF49 FA15
5C080 AA10 BB05 DD09 FF11 JJ02
JJ04
Claims (6)
- 【請求項１】 画像データを入力して表示部に表示する
表示装置において、 画像データの入力を受ける入力回路と、 前記入力回路を介して入力された画像データをＮ個の領
域に分割して格納する第１乃至第Ｎ（Ｎ≧２）の格納回
路と、 前記表示部の少なくとも一部をＭ個の領域に分割し、そ
れぞれの領域を駆動する第１乃至第Ｍ（Ｍ≧Ｎ）の駆動
回路と、 前記第１乃至第Ｎの格納回路のそれぞれに格納されてい
る画像データを読み出し、対応する駆動回路に供給する
画像データ供給回路と、 前記第１乃至第Ｎの格納回路から画像データを読み出
し、前記第１乃至第Ｍの駆動回路へ供給する際に、同期
をとるためのクロック信号を生成するクロック信号生成
回路と、 を有することを特徴とする表示装置。 - 【請求項２】 前記第１乃至第Ｎの格納回路は、１水平
ライン分の画像データをＮ個の領域に分割して格納する
ことを特徴とする請求項１記載の表示装置。 - 【請求項３】 前記クロック信号生成回路が生成するク
ロック信号は、前記画像データ供給回路が前記第１乃至
第Ｎの格納回路から前記第１乃至第Ｍの駆動回路に画像
データを転送する際に要する最大時間と、その際に必要
なパルス数に応じて周波数が決定されることを特徴とす
る請求項１記載の表示装置。 - 【請求項４】 前記第１乃至第Ｎの格納回路は、外部の
クロック信号に同期して画像データを格納することを特
徴とする請求項１記載の表示装置。 - 【請求項５】 前記画像データ供給回路は、前記第１乃
至第Ｎの格納回路に画像データを書き込む際の所定のタ
イミングを基準として、前記第１乃至第Ｍの駆動回路に
画像データを供給する際の制御信号を生成することを特
徴とする請求項４記載の表示装置。 - 【請求項６】 画像データを入力して表示部に表示する
表示方法において、 画像データの入力を受ける入力ステップと、 前記入力ステップを介して入力された画像データをＮ個
の領域に分割して格納する第１乃至第Ｎ（Ｎ≧２）の格
納ステップと、 前記表示部の少なくとも一部をＭ個の領域に分割し、そ
れぞれの領域を駆動する第１乃至第Ｍ（Ｍ≧Ｎ）の駆動
ステップと、 前記第１乃至第Ｎの格納ステップのそれぞれに格納され
ている画像データを読み出し、対応する駆動ステップに
供給する画像データ供給ステップと、 前記第１乃至第Ｎの格納ステップから画像データを読み
出し、前記第１乃至第Ｍの駆動ステップへ供給する際
に、同期をとるためのクロック信号を生成するクロック
信号生成ステップと、 を有することを特徴とする表示方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251576A JP2003066911A (ja) | 2001-08-22 | 2001-08-22 | 表示装置および表示方法 |
| US10/097,695 US7180498B2 (en) | 2001-08-22 | 2002-03-13 | Display device and display method |
| TW091104715A TWI280548B (en) | 2001-08-22 | 2002-03-13 | Display device and display method |
| KR1020020018883A KR100786147B1 (ko) | 2001-08-22 | 2002-04-08 | 표시 장치 및 표시 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251576A JP2003066911A (ja) | 2001-08-22 | 2001-08-22 | 表示装置および表示方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003066911A true JP2003066911A (ja) | 2003-03-05 |
Family
ID=19080199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001251576A Pending JP2003066911A (ja) | 2001-08-22 | 2001-08-22 | 表示装置および表示方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7180498B2 (ja) |
| JP (1) | JP2003066911A (ja) |
| KR (1) | KR100786147B1 (ja) |
| TW (1) | TWI280548B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006017802A (ja) * | 2004-06-30 | 2006-01-19 | Sharp Corp | 液晶表示装置の表示制御装置及びそれを有する液晶表示装置 |
| JP2007164152A (ja) * | 2005-12-16 | 2007-06-28 | Chi Mei Electronics Corp | フラットパネルディスプレイとその駆動装置および駆動方法 |
| JP2009168947A (ja) * | 2008-01-11 | 2009-07-30 | Oki Semiconductor Co Ltd | 表示駆動回路および方法 |
| JP2009217117A (ja) * | 2008-03-12 | 2009-09-24 | Hitachi Displays Ltd | 液晶表示装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4554961B2 (ja) * | 2004-03-05 | 2010-09-29 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置およびその駆動方法 |
| KR101096712B1 (ko) * | 2004-12-28 | 2011-12-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
| US20060182149A1 (en) * | 2005-02-12 | 2006-08-17 | Ramsdale Timothy J | Method and system for mobile multimedia processor supporting rate adaptation and mode selection |
| KR101641532B1 (ko) * | 2009-02-10 | 2016-08-01 | 삼성디스플레이 주식회사 | 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치 |
| US9601064B1 (en) * | 2011-11-28 | 2017-03-21 | Elbit Systems Ltd. | Liquid crystal display with full driver redundancy scheme |
| KR102056829B1 (ko) * | 2013-08-06 | 2019-12-18 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001209350A (ja) * | 2000-01-27 | 2001-08-03 | Fujitsu General Ltd | ディジタル映像信号処理回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5192945A (en) * | 1988-11-05 | 1993-03-09 | Sharp Kabushiki Kaisha | Device and method for driving a liquid crystal panel |
| JP3454971B2 (ja) * | 1995-04-27 | 2003-10-06 | 株式会社半導体エネルギー研究所 | 画像表示装置 |
| KR0161918B1 (ko) * | 1995-07-04 | 1999-03-20 | 구자홍 | 액정표시장치의 데이타 드라이버 |
| JP3618948B2 (ja) * | 1996-03-11 | 2005-02-09 | キヤノン株式会社 | 画像表示装置とその駆動方法 |
| JPH09329806A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | 液晶表示装置 |
| JPH10340070A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | 液晶表示装置 |
| KR100273288B1 (ko) * | 1998-04-09 | 2000-12-15 | 김영환 | 디스플레이 패널용 데이터 제어 장치 |
| JP3266119B2 (ja) * | 1998-11-19 | 2002-03-18 | 日本電気株式会社 | 液晶表示装置及び映像データ転送方法 |
| JP4577923B2 (ja) * | 1999-06-25 | 2010-11-10 | 三洋電機株式会社 | 表示装置の制御回路 |
| JP2001027886A (ja) * | 1999-07-14 | 2001-01-30 | Sony Corp | 高精細平面型表示装置の駆動回路 |
| KR100330036B1 (ko) * | 2000-06-29 | 2002-03-27 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 구동방법 |
-
2001
- 2001-08-22 JP JP2001251576A patent/JP2003066911A/ja active Pending
-
2002
- 2002-03-13 US US10/097,695 patent/US7180498B2/en not_active Expired - Lifetime
- 2002-03-13 TW TW091104715A patent/TWI280548B/zh not_active IP Right Cessation
- 2002-04-08 KR KR1020020018883A patent/KR100786147B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001209350A (ja) * | 2000-01-27 | 2001-08-03 | Fujitsu General Ltd | ディジタル映像信号処理回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006017802A (ja) * | 2004-06-30 | 2006-01-19 | Sharp Corp | 液晶表示装置の表示制御装置及びそれを有する液晶表示装置 |
| CN100430989C (zh) * | 2004-06-30 | 2008-11-05 | 夏普株式会社 | 液晶显示设备的显示控制装置和有该装置的液晶显示设备 |
| JP4634075B2 (ja) * | 2004-06-30 | 2011-02-16 | シャープ株式会社 | 液晶表示装置の表示制御装置及びそれを有する液晶表示装置 |
| JP2007164152A (ja) * | 2005-12-16 | 2007-06-28 | Chi Mei Electronics Corp | フラットパネルディスプレイとその駆動装置および駆動方法 |
| JP2009168947A (ja) * | 2008-01-11 | 2009-07-30 | Oki Semiconductor Co Ltd | 表示駆動回路および方法 |
| JP2009217117A (ja) * | 2008-03-12 | 2009-09-24 | Hitachi Displays Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100786147B1 (ko) | 2007-12-18 |
| US20030038765A1 (en) | 2003-02-27 |
| KR20030017308A (ko) | 2003-03-03 |
| US7180498B2 (en) | 2007-02-20 |
| TWI280548B (en) | 2007-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5307768B2 (ja) | 液晶表示装置 | |
| TWI282960B (en) | Display control device of liquid crystal display apparatus, and liquid crystal display apparatus having same | |
| TWI306587B (en) | Control device for display panel and display apparatus having same | |
| US20090201274A1 (en) | Timing Signal Generating Circuit, Electronic Apparatus, Display Apparatus, Image-Reception Apparatus, and Driving Method | |
| JP2002351414A (ja) | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 | |
| JP2000258748A (ja) | 液晶表示装置 | |
| JP2002032064A (ja) | 液晶表示装置及びその駆動方法 | |
| KR100415028B1 (ko) | 표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기 | |
| US20170193890A1 (en) | Display apparatus and a method of driving the same | |
| JP2008107777A (ja) | タイミングコントローラ及びこれを備える液晶表示装置 | |
| JP2003066911A (ja) | 表示装置および表示方法 | |
| US8120599B2 (en) | Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same | |
| JP2004062210A (ja) | 液晶表示装置及びその駆動方法 | |
| KR102363843B1 (ko) | 멀티 표시모듈을 갖는 표시장치와 그 구동방법 | |
| JP4731567B2 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| JP2002311901A (ja) | 表示装置 | |
| JP2003345457A (ja) | タイミング発生回路、表示装置および携帯端末 | |
| JPH11282422A (ja) | 液晶表示装置 | |
| JP3485422B2 (ja) | 表示駆動装置 | |
| KR101246568B1 (ko) | 모바일 디스플레이 장치에서 가로 화면을 디스플레이하는방법과 장치 및 이를 포함하는 모바일 액정 표시 장치 | |
| JP5962109B2 (ja) | 駆動回路、電気光学装置、電子機器、及び駆動方法 | |
| JP2007079132A (ja) | 表示装置 | |
| JPH0990911A (ja) | 液晶表示装置 | |
| JPH11161242A (ja) | 液晶表示システム | |
| JPH0830236A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100330 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |