JP2009217117A - 液晶表示装置 - Google Patents

Abstract

【課題】液晶表示装置で、高精細多階調表示を可能とし、電磁波ノイズを低減する駆動回路を実現する。
【解決手段】液晶表示装置において、複数のチャネルに分割した低電圧差動信号を受信回路に受け、記憶素子に表示データの並び変えを行い記録し、異なるクロック周波数で送信回路から液晶表示パネル上の駆動回路に出力する。液晶表示パネルの表示領域は複数に分割されており、各表示領域の画素数が異なることから転送クロック周波数を異ならせることが可能となる。
【選択図】図３

Description

本発明は、液晶表示装置に係り、特に、高解像度多階調モニタと、該高解像度多階調モニタを制御する制御回路に適用して最適な回路構成に関する。

ＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、パソコン等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路と、駆動回路を制御する制御回路とを備えている。
そして、このような液晶表示装置において、例えば、下記、特許文献１に記載されているように、表示解像度が増加することにより表示データ数が多くなり、かつ表示データの転送速度が高速化した場合に、表示データをメモリに一旦記憶し、複数の駆動回路に同時に表示データを転送することで表示データ転送速度を低速にする技術が知られている。

なお、本願発明に関連する先行技術文献としては以下のものがある。
特開平０５−１８１４３１号公報

しかしながら、画面を分割して転送速度を低速にしても、さらに高解像度化が進むことで、ＥＭＩ（Electromagnetic Interference）等が再度問題となってきている。
本発明は、前記従来技術の問題点を解決するためになされたものであり、液晶表示装置において、高解像度多階調表示モニタを実現し、表示データが増加してもＥＭＩ等の問題を減少させる技術を提供する。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置は、液晶表示パネルと、液晶表示パネルに駆動信号を供給する駆動回路と、駆動回路に表示データを供給する制御回路とを備えており、制御回路は外部から表示データが入力する受信回路と、表示データを保持するメモリ素子と、メモリ素子に保持された表示データを液晶表示パネルに送信する複数の送信回路とを有しており、複数の送信回路は画素数の異なる表示領域にそれぞれ表示データを送信する。異なる送信回路からはクロック周波数が異なる表示データが出力することとなり、電磁波ノイズの周波数が分散する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、高解像度多階調表示モニタを実現し、表示データが増加してもＥＭＩ等の問題を減少させることが可能となる。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示装置の概略構成を示すブロック図である。
図１において、１は液晶表示パネル、９は表示領域であり、表示領域９には、表示データに従い画像が表示される。
５００はコントローラであり、コントローラ５００には外部（コンピュータ等）から表示データ、制御信号等が入力される。コントローラ５００は外部から表示データ、制御信号等を受け、液晶表示パネル１に表示データ、各種クロック信号、各種制御信号とを供給する。
４０は電源回路であり、電源回路４０は液晶表示パネル１を駆動するための各種の駆動電圧を発生する。
コントローラ５００にはデータバスライン５が接続されている。コントローラ５００はデータバスライン５に表示データを出力する。また、コントローラ５００は、外部から入力された制御信号を変換し液晶表示パネル１を制御する信号を出力する。
コントローラ５００が出力する制御信号としては、ソースドライバ６が表示データを取り込むためのクロック信号、ソースドライバ６から液晶表示パネルへの出力を切り替えるためのクロック信号、ゲートドライバ７を駆動するフレーム開始指示信号と順次走査信号を出力するためのゲートクロック信号などのタイミング信号がある。
また、電源回路４０は正極階調電圧と負極階調電圧、対向電極電圧、走査信号電圧等を発生させ出力する。

コントローラ５００から出力された表示データは、データバスライン５を介してソースドライバ６に転送される（以下、伝送されるとも言う）。
表示データはデジタルデータであり、表示データの送信にはＥＭＩ対策のため低電圧差動信号が用いられる。データバスライン５で使用する低電圧差動信号では、シリアル転送方式が用いられており、１データバスラインで７ビットを１データ単位として、１ペアの信号線でシリアルに転送する。表示データはＲＧＢ各１０ビットなので、データバスライン５の本数は５ペア必要となる。
コントローラ５００は、データバスライン５に画素の並びに従い表示データを出力する。ソースドライバ６は順番に出力される表示データの中から表示すべきデータを取り込む。ソースドライバ６が表示データを取り込むタイミングはコントローラ５００から出力するクロック信号（制御信号）５１に従う。
表示領域９の周辺に沿って、横方向（Ｘ方向）にソースドライバ６（駆動回路）が配置される。このソースドライバ６の出力端子は液晶表示パネル１の映像信号線２２に接続している。映像信号線２２は図中Ｙ方向に延在し、薄膜トランジスタ１０のドレイン電極に接続している。また、映像信号線２２は図中Ｘ方向に複数本並列に配置されている。
ソースドライバ６は、データバスライン５から表示データを取り込み、表示データに従い階調電圧を映像信号線２２に出力する。映像信号線２２により液晶を駆動するための電圧（階調電圧）が薄膜トランジスタ１０に供給される。
なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２２に接続される方をドレインと称する。

表示領域９の周辺に沿って縦方向には、ゲートドライバ（走査回路）７が配置される。ゲートドライバ７の出力端子は液晶表示パネル１の走査信号線２１に接続している。走査信号線２１は図中Ｘ方向に延在し、薄膜トランジスタ１０のゲート電極に接続している。また、走査信号線２１は図中Ｙ方向に複数本並列に配置される。
ゲートドライバ７は、コントローラ３から送られてくるフレーム開始指示信号およびシフトクロックに基づき、１水平走査期間毎に、順次、走査信号線２１にハイレベルの走査電圧を供給する。薄膜トランジスタ１０はゲート電極に印加された走査電圧によりオンとオフが制御される。
液晶表示パネル１の表示領域９は、マトリクス状に配置される画素部８を有している。ただし、図１では図を簡略化するため１つの画素部８だけを示している。各画素部８は、薄膜トランジスタ１０と画素電極１１を有している。各画素部８は隣接する２本の映像信号線２２と、隣接する２本の走査信号線２１との交差領域（４本の信号線で囲まれた領域）に配置される。
前述したように、走査信号線２１にはゲートドライバ７から走査信号が出力している。この走査信号により薄膜トランジスタ１０がオン・オフする。映像信号線２２には階調電圧が供給されており、薄膜トランジスタ１０がオンになると、映像信号線２２から画素電極１１に階調電圧が供給される。画素電極１１に対向するように対向電極（コモン電極；図示せず）が配置されており、画素電極１１と対向電極との間には液晶層（図示せず）が設けられている。なお、図１に示す回路図上では画素電極１１と対向電極との間は等価的に液晶容量が接続されているように表示している。また、図示は省略するが、画素電極１１と対向電極との間には付加容量も設けられる。

画素電極１１と対向電極との間に電圧を印加することにより液晶層の配向が変化する。液晶表示パネル１では液晶層の配向の変化により光の透過率が変化することを利用し表示が行われる。
液晶表示パネル１が表示する画像は画素により構成される。画像を構成する各画素の階調は、画素電極に供給される電圧に従う。
ソースドライバ６は、表示する階調を表示データで受け対応する階調電圧を出力する。そのため、液晶表示パネル１が表示する階調数の増加に従い、表示データのデータ量やデータバスライン５の本数も増加する。
直流電圧を液晶に長時間印加すると液晶が劣化することが知られている。液晶の劣化を防止するため液晶層に印加する電圧の極性を周期的に反転させる交流化駆動が行われている。交流化駆動では対向電極に対して、画素電極に正極性、負極性の信号電圧が印加される。そのため、電源回路４０は、正極階調電圧生成回路と負極階調電圧生成回路を有している。ソースドライバ６は交流化信号により、同じ表示データであっても正極性、負極性の階調電圧を選択する。
表示領域９はさらに区分された表示領域９０１、９０２、９０３、９０４とに分けられている。なお、区分された表示領域９０１、９０２、９０３、９０４については後述する。

次に、図２にコントローラ５００の入力部を示す。図２において、８００は外部装置であり、例えば、高精細な画像を表示可能なパソコン等である。外部装置８００は信号線８３１で分割回路８１０に接続しており、出力データは分割回路８１０で２分割され、２分割された出力データは、信号線８３２と８３３とを介して外部送信回路８２１と８２２とに出力される。
外部送信回路８２１、８２２は、外部装置８００内のデジタル信号を低電圧差動信号に変換して外部信号線７３１と７３２とに出力する。外部信号線７３１と７３２はコントローラ（制御回路とも呼ぶ）５００の受信回路７１１と７１２とに接続している。また、図２では、受信回路７１１と７１２とは、信号線７３５、７３６を介してデータ整理回路６００に接続されている。
受信回路７１１と７１２とは、低電圧差動信号をコントローラ５００内で使用するデジタル信号に変換している。低電圧差動信号はＥＭＩ等の対策にすぐれており、外部装置８００とコントローラ５００との信号伝送に使用される。ただし、外部送信回路８２１、８２２で送信可能なデータ量が限られており、そのため、図２に示す回路では外部信号線７３１と７３２とにデータを分けて送信している。また、外部信号線７３１と７３２を受けるために、コントローラ５００は２個の受信回路７１１と７１２を備える必要がある。

次に、図３では４つの区分された表示領域９０１、９０２、９０３、９０４に表示データを出力するコントローラ５００の表示データ出力部５０１と５０２を示している。
前述したように、外部送信回路８２１と８２２から出力した低電圧差動信号は信号線７３１と７３２を介して受信回路７１１と７１２に入力している。
受信回路７１１は、データ記録素子６１１と６１２とに接続し、受信回路７１２は、データ記録素子６１３と６１４とに接続している。データ記録素子６１１、６１２、６１３、６１４は、例えば、書き換え可能なメモリ素子等で構成することが可能である。
データ記録素子６１１、６１２には、各表示領域９０１、９０２に書き込まれる映像信号に対応する表示データが一時記憶されており、データ記録素子６１１と６１２から出力する表示データは、内部送信回路３０１、３０２によってソースドライバ６に送信される。
同じく、データ記録素子６１３、６１４には、各表示領域９０３、９０４に書き込まれる映像信号に対応する表示データが一時記憶されており、データ記録素子６１３と６１４から出力する表示データは、内部送信回路３０３、３０４によってソースドライバ６に送信される。

図４には、受信回路７１１で代表して受信回路７１１から内部送信回路３０１と３０２までの表示データの動きを示している。データ記録素子６１１は２つの記録素子６２１と６２２から構成されている。
まず、受信時には、矢印７６１Ａに示すように記録素子６２１に受信回路７１１から表示データが信号線（データバス）７５０を介して書き込まれ、記録素子６２１に表示データ書き込みが終了すると次に記録素子６２２に矢印７６１Ｂに示すように表示データが書き込まれる。
次に、同時に、矢印７６２と７６３に示すように、記録素子６２１と６２２から表示データが内部送信回路３０１と３０２とに出力する。記録素子６２１と内部送信回路３０１とは、信号線（データバス）７５１で接続されており、記録素子６２２と内部送信回路３０２とは、信号線（データバス）７５２で接続されている。すなわち、記録素子６２１と６２２とに記録された表示データは異なる信号線により伝送されることで、同時に異なる内部送信回路３０１と３０２とに分けて送信可能となっている。
２０１、２１１、２１２はクロック制御回路であり、クロック制御回路２０１は外部から送信されたり、内部で発生する基準クロックを受信回路７１１やクロック制御回路２１１、２１２へ出力している。

図５に、クロック制御回路２０１、２１１、２１２から出力するクロック波形を示す。図５の３５１がクロック制御回路２０１から出力する基準クロック波形を、３５２がクロック制御回路２１１から出力するクロック波形を、３５３がクロック制御回路２１２から出力するクロック波形を示す。
クロック制御回路２１１からは、受信回路７１１で表示データを受信するタイミングとほぼ同等なクロックが発振されており、受信回路７１１で表示データが受信するタイミングで、記録素子６２１と６２２とに表示データが記録される。
クロック制御回路２１２からは、クロック３５２よりも周波数の低いクロック３５３が発振されている。記録素子６２１は内部送信回路３０１に信号線７５１で接続され、記録素子６２２は内部送信回路３０２と信号線７５２とで接続されているため、表示データを２つ分割して送信することが可能となり、信号線７５１と７５２とでは信号線７５０よりも遅いタイミングで表示データを送信可能である。

図６と図７に表示データの伝送される様子を示す。図６では、表示領域９０１と９０２とに１列に２００個の表示データが並び表示される様子を示している。表示領域９０１には１番目から１００番目の表示データが並んでおり、表示領域９０２には１０１番目から２００番目の表示データが並んでいるものとする。
図７では１基準期間７７０内で、矢印７６１で示す送信と、矢印７６２と７６３で示す送信が行われることを示している。受信回路７１１から表示データは矢印７６１に示すように、１番目から１００番目、１０１番目から２００番目と順番に送信され、記録素子６２１に１番目から１００番目の表示データが記録され、記録素子６２２に１０１番目から２００番目の表示データが記録される。
１基準期間７７０は繰り返されており、記録素子６２１と６２２に表示データが記録された後、次の基準期間７７０内で、記録素子６２１から内部送信回路３０１に、１番目から１００番目の表示データと、記録素子６２２から内部送信回路３０２に、１０１番目から２００番目の表示データとが送信される。
なお、コントローラ５００はデータ記録素子６１１と６１２とを備えており、データ記録素子６１１で表示データを書き込み中の場合は、データ記録素子６１２から内部送信回路３０１と３０２とに表示データが送信され、データ記録素子６１１で表示データを内部送信回路３０１と３０２とに送信中の場合は、データ記録素子６１２に表示データが書き込まれる。
このように、データ記録素子６１１と６１２とを設けて、書き込みと読み出しを分けて行い、各データ記録素子６１１と６１２とには、記録素子６２１と６２２と、内部送信回路３０１と３０２とを設け、さらに異なる信号線７５１と７５２とを備えることで、１つの受信回路から入力した表示データを受信時とは異なる転送速度で２つの表示領域に出力することが可能となっている。
なお、記録素子６２１、６２２と内部送信回路３０１、３０２とを同じ信号線で接続する場合は、同時に異なる表示領域９０１と９０２とに異なる表示データを転送することは不可能である。

次に図８にデータ整理回路６００を設けたコントローラ５００を示す。データ整理回路６００は、受信回路７１１と７１２とで受信した表示データを記録し、必要に応じて表示データの順番を入換え、内部送信回路３０１、３０２、３０３、３０４とに出力する。
次に図９にデータ整理回路６００から出力する表示データの出力波形を示す。図９の３２１は内部送信回路３０１に出力される表示データの波形を示し、同様に、３２２は内部送信回路３０２に出力される表示データの波形を、３２３は内部送信回路３０３に出力される表示データの波形を、３２４は内部送信回路３０４に出力する表示データの波形を示す。図９では、各波形３２１、３２２、３２３、３２４の波長が変化している。各信号の波長を変化させると、信号毎に周波数が変化するので、発生する電磁波ノイズの周波数も分散して電磁波ノイズが平均化してピーク値が低下する。
ただし、信号の周波数は変化させた場合では、同数の表示データを転送する時間に差が生じ、同時に伝送を開始した場合に伝送終了時間が異なるという問題が発生する。図９では７パルス目までの波形を示しているが、パルスｐ１−７、ｐ２−７、ｐ３−７、Ｐ４−７共に、立ち下がりの時間がずれている。

図１０にデータ整理回路６００から出力する波形の波長を一定周期内で伸縮させたものを示す。図１０の３２１は、整理回路６００から出力する表示データの中で、内部送信回路３０１に出力される表示データの波形を示し、同様に、３２２は内部送信回路３０２に出力される表示データの波形を、３２３は内部送信回路３０３に出力される表示データの波形を、３２４は内部送信回路３０４に出力する表示データの波形を示す。
表示データ３２８では、パルスｐ４−１に対してパルスｐ４−５の波長が短くなっているが、その後パルスｐ４−１０ではパルスｐ４−１と同程度の波長となっている。表示データ３２５、３２６、３２７，３２８では、それぞれ一定の期間内で波長が変化しているが、１０パルス目では同じタイミングで立ち下がっている。
図１０に示すように、周波数を変化することで、電磁波ノイズの周波数によるピークを抑えることが可能で、同様なタイミングでパルスを終了させることも可能となっている。
次に図１１に各パルスの位相を４５°毎ずらしたものを示す。図１１では電磁波ノイズの周波数毎のピークを抑えることが可能で、パルスの終了も１パルス以内のずれで抑えることが可能である。
なお、データ整理回路６００で電磁波ノイズを低減する方法を説明したが、図３に示すコントローラ５００の表示データ出力部５０１と５０２でも、同様の電磁波ノイズ低減方法を採用することが可能である。

次に図１２に、表示領域９０１と９０２の１列に並ぶ画素数が異なる場合を示す。例えば、図１２では表示領域９０１が既成の規格に従った画素数であり、表示領域９０２は規格外の画素数とすることで、表示領域９０１側は既存のコントローラ５００の回路構成を利用することが考えられる。
図１２に示す表示領域９０１と９０２を駆動する場合の内部送信回路３０１と３０２の出力波形を図１３に示す。図１３において、３３５は表示領域９０１に出力する波形、３３６は表示領域９０２に出力する波形である。
例えば、表示領域９０１に並ぶ画素数を７個とし、表示領域９０２に並ぶ画素数を１０個とすると、同時に出力を終わらせるためには、表示領域９０１に出力するパルスの波長を表示領域９０２に出力するパルスよりも長くする必要がある。
図１３に示すように、表示領域９０１と９０２とで表示データの波長を異ならせると、表示データの周波数が分散して、電磁波ノイズの低減に効果がある。ただし、表示領域９０１と９０２で画素数が異なり、受信回路７１１と７１２に２等分された表示データが送信される場合には、画素数が多いデータ記録素子６１２に、信号線６３１を介して画素数が少ないデータ記録素子６１１から表示データを転送する必要が生じる。また、書き込みと読み出しを交互に行うためにデータ記録素子６１１、６１２は複数の記録素子を備える必要がある。
次に、図１４に表示領域９０１と９０２の画素が同数の場合を示す。この場合、表示領域９０１と９０２共に規格外の表示領域となり、ソースドライバ６はダミーの出力回路を多数用意することとなり、駆動回路数が増加して製造費用が増加することとなる。
図１５に表示領域９０１と９０２とで画素数が異なる場合に、データ整理回路６００を設ける場合を示す。データ整理回路６００は受信回路７１１と７１２とで受信した表示データを各内部送信回路に出力可能なように並び変えて送信する。

次に、図１６に、表示領域９を表示領域９０１と９０２と９０３との３つに分割した場合を示す。受信回路７１１と７１２とでは、１列分の表示データを２分割して入力しており、データ記録素子６１１と６１２と６１３とで入力した表示データを並べ替えて、内部送信回路３０１、３０２、３０３へ出力している。
図１７に表示データを並び替える様子をタイミングチャートで示す。図１７の３４１は出力開始信号を示しており、パルス３７１が立ち上がるタイミングでデータ記録素子６１１、６１２、６１３から表示データが内部送信回路３０１、３０２に出力する。
また、図１７の３４２は入力開始信号を示しており、パルス３７２の立ち上がりで、表示データがデータ記録素子６１１、６１２、６１３に書き込み開始する。また、図１７の３４３は入力終了信号を示しており、表示データのデータ記録素子６１１、６１２、６１３への書き込み終了を示している。
図１７の３５１はデータ記録素子６１１に表示データが書き込まれる様子を示し、同様に、３５２はデータ記録素子６１２に表示データが書き込まれる様子を示し、３５３はデータ記録素子６１３に表示データが書き込まれる様子を示している。
また、図１７の３６１はデータ記録素子６１１から内部送信回路３０１に表示データが転送される様子を示し、同様に、３６２はデータ記録素子６１２から内部送信回路３０２に表示データが書き込まれる様子を示し、３６３はデータ記録素子６１３から内部送信回路３０３に表示データが転送される様子を示している。

まず期間Ｔ１で、パルス３７２が立ち上がるタイミングで、３５１に示す表示データが信号線６３２を介して受信回路７１１からデータ記録素子６１１に書き込まれる。また、同時にデータ記録素子６１２にも信号線６３４を介して受信回路７１２から表示データ３８２がデータ記録素子６１２に書き込まれる。
次に、データ記録素子６１１に表示領域９０１に対応する表示データ３８１が書き込み終わると、続いてデータ記録素子６１２に表示領域９０２に対応する表示データ３８３が信号線６３３を介して書き込まれる。
また、表示領域９０２に対応する表示データ３８２がデータ記録素子６１２に書き込み終わると、データ記録素子６１３に受信回路７１２から信号線６３４を介して、表示データ３８４がデータ記録素子６１３に書き込まれる。
次に期間Ｔ２では、パルス３７１が立ち上がると、データ記録素子６１１から表示データ３９１が内部送信回路３０２に出力し、データ記録素子６１２から表示データ３９２が内部送信回路３０２に出力し、データ記録素子６１３から表示データ３９３が内部送信回路３０３に出力する。
表示データ３９１は期間Ｔ１にデータ記録素子６１１に記録された表示データ３８１であり、表示データ３９２はデータ記録素子６１２に記録された表示データ３８３と３８２の中で、表示データ３８３が先で、表示データ３８２を後に順番を入換えて出力したものであり、表示データ３９３は表示データ３８４がデータ記録素子６１３に記録されものである。
図１６に示す回路のように、２個の受信回路７１１と７１２を用いて入力する表示データを３つの表示領域９０１、９０２、９０３とに出力するには、表示データを並べ替える必要が生じる。

図１８に、表示領域９０１の１列に並ぶ画素数が、表示領域９０２または９０３よりも多い場合を示す。図１８ではデータ整理回路６００を用いて表示データの順番を入れ換えている。
図１９に表示領域９０１の画素数が多い場合のクロック波形を示す。図１９の３３６は表示領域９０１に表示データを出力するクロック波形を示しており、表示領域９０２、９０３に出力するクロック波形よりも周波数が高くなっている。また、表示領域９０２に出力するクロック波形３３７と表示領域９０３に出力するクロック波形３３８は位相がずらされており、クロック周波数が分散することで、電磁波ノイズを低減可能となっている。
以上説明したように、本実施例によれば、液晶表示パネルに送信される表示データの送信クロックの周波数を分散させることで液晶表示装置の電磁波ノイズを低減することが可能となる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例の液晶表示装置の概略構成を示すブロック図である。 本発明の実施例の液晶表示装置の入力インターフェースの概略構成を示すブロック図である。 本発明の実施例の液晶表示装置の概略構成を示すブロック図である。 本発明の実施例の液晶表示装置のコントローラの一例の概略構成を示すブロック図である。 図４に示す各クロックの波形を示す図である。 本発明の実施例の液晶表示装置の表示データの転送を説明するための図である。 本発明の実施例の液晶表示装置の表示データの転送を説明するための図である。 本発明の実施例の液晶表示装置の変形例の概略構成を示すブロック図である。 図８のデータ整理回路から出力される表示データの波形の一例を示す図である。 図８のデータ整理回路から出力される表示データの波形の他の例を示す図である。 図８のデータ整理回路から出力される表示データの波形の他の例を示す図である。 本発明の実施例の液晶表示装置のコントローラの他の例の概略構成を示すブロック図である。 図１２に示す内部送信回路から出力される表示データの波形の一例を示す図である。 本発明の実施例の液晶表示装置のコントローラの他の例の概略構成を示すブロック図である。 本発明の実施例の液晶表示装置のコントローラの他の例の概略構成を示すブロック図である。 本発明の実施例の液晶表示装置のコントローラの他の例の概略構成を示すブロック図である。 図１６に示すコントローラにおける表示データの並び替えを説明するための図である。 本発明の実施例の液晶表示装置のコントローラの他の例の概略構成を示すブロック図である。 図１８に示す内部送信回路から表示データを出力するクロックの波形を示す図である。

符号の説明

１ 液晶表示パネル
３ コントローラ
５ データバスライン
６ ソースドライバ
７ ゲートドライバ
８ 画素部
９ 表示領域
１０ 薄膜トランジスタ
１１ 画素電極
２１ 走査信号線
２２ 映像信号線
４０ 電源回路
５１ クロック信号
２０１，２１１，２１２ クロック制御回路
３０１〜３０４ 内部送信回路
５００ コントローラ
５０１，５０２ 表示データ出力部
６００ データ整理回路
６１１〜６１４ データ記録素子
６２１，６２２ 記録素子
６３１〜６３５，７３５，７３６，７５０〜７５２，８３１〜８３３ 信号線
７１１，７１２ 受信回路
７３１，７３２ 外部信号線
８００ 外部装置
８１０ 分割回路
８２１，８２２ 外部送信回路
９０１〜９０４ 表示領域

Claims (14)

1. 液晶表示パネルと、
   前記液晶表示パネルを駆動する複数の駆動回路と、
   前記駆動回路に表示データを供給する制御回路とを有する液晶表示装置において、
   前記制御回路は、外部から表示データが入力される入力部と、
   前記表示データを保持するデータ保持部と、
   前記データ保持部に保持された表示データを前記液晶表示パネルに伝送する送信部とを有し、
   前記入力部と前記送信部との数が異なることを特徴とする液晶表示装置。
2. 前記入力部から前記データ保持部に表示データを読み込むクロック周波数と、前記データ保持部から前記送信部に表示データを読み出すクロック周波数とが異なることを特徴とする請求項１に記載の液晶表示装置。
3. 前記入力部に入力する表示データは低電圧差動信号であることを特徴とする請求項１に記載の液晶表示装置。
4. 前記入力部の数は偶数で、前記送信部の数は奇数であることを特徴とする請求項１に記載の液晶表示装置。
5. 液晶表示パネルと、
   前記液晶表示パネルを駆動する複数の駆動回路と、
   前記駆動回路に表示データを供給する制御回路とを有する液晶表示装置において、
   前記制御回路は、外部から表示データが入力される受信回路と、
   前記表示データを保持するメモリ素子と、
   前記メモリ素子に保持された表示データを前記液晶表示パネルに送信する第１の送信回路と、第２の送信回路とを有し、
   １出力期間中に前記第１の送信回路が送信する表示データ数と、前記第２の送信回路が送信する表示データ数とが異なることを特徴とする液晶表示装置。
6. 前記受信回路から前記メモリ素子に表示データを読み込むクロック周波数と、前記メモリ素子から前記第１および第２送信回路に表示データを読み出すクロック周波数とが異なることを特徴とする請求項５に記載の液晶表示装置。
7. 前記入力回路に入力する表示データは低電圧差動信号であることを特徴とする請求項５に記載の液晶表示装置。
8. 前記第１の送信回路から前記液晶表示パネルに表示データを送信するクロック周波数と、前記第２の送信回路から前記液晶表示パネルに表示データを送信するクロック周波数とが異なることを特徴とする請求項５に記載の液晶表示装置。
9. 前記メモリ素子は第１のメモリ素子と、第２のメモリ素子とを有し、
   前記第１のメモリ素子と前記第１の送信回路とは第１のデータバスで接続され、
   前記第２のメモリ素子と前記第２の送信回路とは第２のデータバスで接続されることを特徴とする請求項５に記載の液晶表示装置。
10. 液晶表示パネルと、
    前記液晶表示パネルを駆動する複数の駆動回路と、
    前記駆動回路に表示データを供給する制御回路とを有する液晶表示装置において、
    前記液晶表示パネルは、第１の表示領域と、第２の表示領域と、第３の表示領域とを有し、
    前記第１の表示領域は、前記第２、第３の表示領域とは画素数が異なり、
    前記制御回路は、前記第１の表示領域に表示データを出力する第１の送信経路と、
    前記第２の表示領域に表示データを出力する第２の送信経路と、
    前記第３の表示領域に表示データを出力する第３の送信経路とを有することを特徴とする液晶表示装置。
11. 前記制御回路は、前記表示データが入力する第１の受信経路と、第２の受信経路とを有することを特徴とする請求項１０に記載の液晶表示装置。
12. 前記制御回路は、第１の受信経路から入力する表示データを保持する第１のメモリ素子と、
    前記第１の受信経路と第２の受信経路とから入力する表示データを保持する第２のメモリ素子と、
    前記第２の受信経路から入力する表示データを保持する第３のメモリ素子とを有することを特徴とする請求項１０に記載の液晶表示装置。
13. 前記制御回路は、第１の受信経路から入力する表示データを保持する第１のメモリ素子と、
    前記第１の受信経路と第２の受信経路とから入力する表示データを保持する第２のメモリ素子と、
    前記第２の受信経路から入力する表示データを保持する第３のメモリ素子とを有し、
    前記第１のメモリ素子に保持された表示データを前記液晶表示パネルに出力する第１の送信回路と、
    前記第２のメモリ素子に保持された表示データを前記液晶表示パネルに出力する第２の送信回路と、
    前記第３のメモリ素子に保持された表示データを前記液晶表示パネルに出力する第３の送信回路とを有することを特徴とする請求項１０に記載の液晶表示装置。
14. 前記制御回路は、第１の受信経路から入力する表示データを保持する第１のメモリ素子と、
    前記第１の受信経路と第２の受信経路とから入力する表示データを保持する第２のメモリ素子と、
    前記第２の受信経路から入力する表示データを保持する第３のメモリ素子とを有し、
    前記第１のメモリ素子に保持された表示データを前記液晶表示パネルに出力する第１の送信回路と、
    前記第２のメモリ素子に保持された表示データを前記液晶表示パネルに出力する第２の送信回路と、
    前記第３のメモリ素子に保持された表示データを前記液晶表示パネルに出力する第３の送信回路とを有し、
    前記第１の送信回路から出力する表示データの送信クロック周波数と、前記第２の送信回路から出力する表示データの送信クロック周波数とが異なることを特徴とする請求項１０に記載の液晶表示装置。

Images