JP2002032064A - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法Info
- Publication number
- JP2002032064A JP2002032064A JP2000274229A JP2000274229A JP2002032064A JP 2002032064 A JP2002032064 A JP 2002032064A JP 2000274229 A JP2000274229 A JP 2000274229A JP 2000274229 A JP2000274229 A JP 2000274229A JP 2002032064 A JP2002032064 A JP 2002032064A
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- group
- display device
- data clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置において、過電流の発生を抑制
する。 【解決手段】 外部から入力される少なくとも１ライン
分のデータを複数個のグループに分割して保存し、各グ
ループから所定の単位でデータを出力するラインメモリ
４２０と；ラインメモリと液晶パネルに連結されて、ラ
インメモリから出力されるデータに対応して液晶パネル
４３０を駆動するｎ（ｎは０以上の正数）個の駆動集積
回路などを含む駆動回路２０，４０と；ラインメモリと
駆動回路に連結されて、外部から入力されるデータクロ
ックを受けて、データクロックの各周期毎にラインメモ
リの複数個のグループからデータを前記グループ数に応
じた始点に対応して駆動回路に出力させるタイミングコ
ントローラー４１０とを具備する液晶表示装置を提供す
る。
する。 【解決手段】 外部から入力される少なくとも１ライン
分のデータを複数個のグループに分割して保存し、各グ
ループから所定の単位でデータを出力するラインメモリ
４２０と；ラインメモリと液晶パネルに連結されて、ラ
インメモリから出力されるデータに対応して液晶パネル
４３０を駆動するｎ（ｎは０以上の正数）個の駆動集積
回路などを含む駆動回路２０，４０と；ラインメモリと
駆動回路に連結されて、外部から入力されるデータクロ
ックを受けて、データクロックの各周期毎にラインメモ
リの複数個のグループからデータを前記グループ数に応
じた始点に対応して駆動回路に出力させるタイミングコ
ントローラー４１０とを具備する液晶表示装置を提供す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置及び
その駆動方法に関し、特に、過電流の発生を抑制するた
めの液晶表示装置及びその駆動方法に関するものであ
る。
その駆動方法に関し、特に、過電流の発生を抑制するた
めの液晶表示装置及びその駆動方法に関するものであ
る。
【０００２】
【従来の技術】一般的に、液晶表示装置は、集積される
画素数に対応する固有の解像度を有していて、液晶表示
装置の大きさが大きくなるほどその解像度も高くなる。
また、高品質の画像を表示するために、液晶表示装置の
メーカなどは同一サイズの液晶表示装置間においても液
晶パネル内の画素集積率を高めて解像度を高めるように
している。
画素数に対応する固有の解像度を有していて、液晶表示
装置の大きさが大きくなるほどその解像度も高くなる。
また、高品質の画像を表示するために、液晶表示装置の
メーカなどは同一サイズの液晶表示装置間においても液
晶パネル内の画素集積率を高めて解像度を高めるように
している。
【０００３】液晶表示装置で、ＸＧＡ級データによるデ
ータクロック（ＤＣＬＫ）は、リフレッシュ速度６０Ｈ
ｚを基準に６５ＭＨｚである。即ち、ビデオカードを具
備するシステムにおいて、液晶表示装置で伝送されるデ
ータクロック（ＤＣＬＫ）の周波数は、ＸＧＡ解像度で
６５ＭＨｚであり、ＳＸＧＡ解像度で１０８ＭＨｚであ
り、ＵＸＧＡ解像度で１６０ＭＨｚである。
ータクロック（ＤＣＬＫ）は、リフレッシュ速度６０Ｈ
ｚを基準に６５ＭＨｚである。即ち、ビデオカードを具
備するシステムにおいて、液晶表示装置で伝送されるデ
ータクロック（ＤＣＬＫ）の周波数は、ＸＧＡ解像度で
６５ＭＨｚであり、ＳＸＧＡ解像度で１０８ＭＨｚであ
り、ＵＸＧＡ解像度で１６０ＭＨｚである。
【０００４】構成された液晶表示装置において、データ
を液晶パネルで表示する駆動ドライブ集積回路などの入
力データクロックの許容周波数は大略４５ＭＨｚ〜６０
ＭＨｚである。従って、最近の液晶表示装置は、データ
クロックの周波数を低減するために、入力及び出力デー
タを並列に分割して、多数の伝送ラインを通して同時に
データを伝送することにより、駆動ドライブ集積回路な
どの駆動周波数を低減している。
を液晶パネルで表示する駆動ドライブ集積回路などの入
力データクロックの許容周波数は大略４５ＭＨｚ〜６０
ＭＨｚである。従って、最近の液晶表示装置は、データ
クロックの周波数を低減するために、入力及び出力デー
タを並列に分割して、多数の伝送ラインを通して同時に
データを伝送することにより、駆動ドライブ集積回路な
どの駆動周波数を低減している。
【０００５】図１は、一般的な液晶表示装置のブロック
構成図として、ＸＧＡ級の解像度の液晶表示装置を図示
している。最近では、液晶表示装置の駆動クロックの周
波数を低減するために、システムからインターフェース
を通して予め奇数及び偶数画素データに分割された２画
素分のデータの入力を同時に受ける。従って、データク
ロック（ＤＣＬＫ）の周波数は元来の映像信号のデータ
クロック（ＤＣＬＫ）周波数である６５ＭＨｚより低い
３２.５ＭＨｚである。
構成図として、ＸＧＡ級の解像度の液晶表示装置を図示
している。最近では、液晶表示装置の駆動クロックの周
波数を低減するために、システムからインターフェース
を通して予め奇数及び偶数画素データに分割された２画
素分のデータの入力を同時に受ける。従って、データク
ロック（ＤＣＬＫ）の周波数は元来の映像信号のデータ
クロック（ＤＣＬＫ）周波数である６５ＭＨｚより低い
３２.５ＭＨｚである。
【０００６】図１を参照すると、タイミングコントロー
ラー（１０）は、図示されないインターフェースから奇
数及び偶数データ（ＯＤＤ ＤＡＴＡ，ＥＶＥＮ ＤＡＴ
Ａ）とデータクロックの入力を受ける。タイミングコン
トローラー（１０）はデータクロックに同期してｎ個の
データ駆動回路（Ｄ１〜Ｄｎ）を含むデータ駆動回路
（２０）によって、奇数及び偶数データを供給する。以
後、データ駆動回路（２０）は、奇数及び偶数データを
液晶パネル（３０）に供給する。この時、ｍ個のゲート
駆動回路（Ｇ１〜Ｇｍ）を含むゲート駆動回路（４０）
は、液晶パネル（３０）が画像を表示できるように奇数
及び偶数データに同期してパルス信号を液晶パネル（３
０）に供給する。データ駆動回路（Ｄ１〜Ｄｎ）はタイ
ミングコントローラー（１０）からソース・サンプリン
グ信号の入力を受けてデータをラッチする。
ラー（１０）は、図示されないインターフェースから奇
数及び偶数データ（ＯＤＤ ＤＡＴＡ，ＥＶＥＮ ＤＡＴ
Ａ）とデータクロックの入力を受ける。タイミングコン
トローラー（１０）はデータクロックに同期してｎ個の
データ駆動回路（Ｄ１〜Ｄｎ）を含むデータ駆動回路
（２０）によって、奇数及び偶数データを供給する。以
後、データ駆動回路（２０）は、奇数及び偶数データを
液晶パネル（３０）に供給する。この時、ｍ個のゲート
駆動回路（Ｇ１〜Ｇｍ）を含むゲート駆動回路（４０）
は、液晶パネル（３０）が画像を表示できるように奇数
及び偶数データに同期してパルス信号を液晶パネル（３
０）に供給する。データ駆動回路（Ｄ１〜Ｄｎ）はタイ
ミングコントローラー（１０）からソース・サンプリン
グ信号の入力を受けてデータをラッチする。
【０００７】図２は、データクロック（ＤＣＬＫ）周波
数の分周概念を示すタイミング図である。図２を参照す
ると、元来の１画素ずつのデータ（ＤＡＴＡ：ｂ）は、
データクロック（ＤＣＬＫ１：（ａ））に同期して出力
される。その後、システムまたは液晶表示装置におい
て、データ（ｂ）をラッチして奇数データ（ＯＤＤ Ｄ
ＡＴＡ：（ｄ））及び偶数データ（ＥＶＥＮ ＤＡＴ
Ａ：（ｅ））を２分周したデータクロック（ＤＣＬＫ
２：（ｃ））に同期させ同時に出力する。このような２
画素ずつのデータ（（ｄ），（ｅ））が同時に出力され
る駆動方法を″２ポート駆動方法″または″６バス駆動
方法″と呼ぶ。これは、本願出願人によって先に出願さ
れた大韓民国特許出願第１９９５−１９５１３号に詳細
に記載されている。
数の分周概念を示すタイミング図である。図２を参照す
ると、元来の１画素ずつのデータ（ＤＡＴＡ：ｂ）は、
データクロック（ＤＣＬＫ１：（ａ））に同期して出力
される。その後、システムまたは液晶表示装置におい
て、データ（ｂ）をラッチして奇数データ（ＯＤＤ Ｄ
ＡＴＡ：（ｄ））及び偶数データ（ＥＶＥＮ ＤＡＴ
Ａ：（ｅ））を２分周したデータクロック（ＤＣＬＫ
２：（ｃ））に同期させ同時に出力する。このような２
画素ずつのデータ（（ｄ），（ｅ））が同時に出力され
る駆動方法を″２ポート駆動方法″または″６バス駆動
方法″と呼ぶ。これは、本願出願人によって先に出願さ
れた大韓民国特許出願第１９９５−１９５１３号に詳細
に記載されている。
【０００８】しかし、上述した従来の液晶表示装置及び
駆動方法は、液晶表示装置内の駆動周波数を減少させる
ことができたが、データ出力が増加するにつれて同時に
出力されるデータ量が多くなった。一例として、８ビッ
トデータを使用する液晶表示装置において、２ポート駆
動方法の場合には、タイミングコントローラー（１０）
から同時に４８ビットライン（４８ビットライン＝２ポ
ート×３（Ｒ、Ｇ、Ｂ）×８ビット）を通してデータが
出力される。このとき、データとデータとの間の転換過
程（high→ low）において、タイミングコントローラー
（１０）内で過電流が発生する。
駆動方法は、液晶表示装置内の駆動周波数を減少させる
ことができたが、データ出力が増加するにつれて同時に
出力されるデータ量が多くなった。一例として、８ビッ
トデータを使用する液晶表示装置において、２ポート駆
動方法の場合には、タイミングコントローラー（１０）
から同時に４８ビットライン（４８ビットライン＝２ポ
ート×３（Ｒ、Ｇ、Ｂ）×８ビット）を通してデータが
出力される。このとき、データとデータとの間の転換過
程（high→ low）において、タイミングコントローラー
（１０）内で過電流が発生する。
【０００９】最近では、高品質の画像を表示するため
に、同一の大きさの液晶表示装置内でも高解像度の画像
を表示することができる高解像度液晶表示装置が要求さ
れている。一例として、高解像度のＵＸＧＡ級のシステ
ムでは、データクロック周波数は大略１６０ＭＨｚであ
る。前記データクロック周波数を低減するための従来
の″２ポート駆動方法″による図１の装置及び方法はデ
ータクロックを約８０ＭＨｚに低減することができた。
しかし、上述したデータクロックは、一般的な駆動ドラ
イブ集積回路などの許容入力値より高く、高解像度によ
る周波数のさらなる低減が必要とされる。そこで、従来
の他の装置及び方法は、奇数及び偶数データで区分され
て入力されるデータを、ラインメモリを使用して１ライ
ンずつラッチして、パネル領域の分割によって４画素デ
ータずつを同時に出力している。このような駆動方法を
４ポート駆動方法と呼ぶ。
に、同一の大きさの液晶表示装置内でも高解像度の画像
を表示することができる高解像度液晶表示装置が要求さ
れている。一例として、高解像度のＵＸＧＡ級のシステ
ムでは、データクロック周波数は大略１６０ＭＨｚであ
る。前記データクロック周波数を低減するための従来
の″２ポート駆動方法″による図１の装置及び方法はデ
ータクロックを約８０ＭＨｚに低減することができた。
しかし、上述したデータクロックは、一般的な駆動ドラ
イブ集積回路などの許容入力値より高く、高解像度によ
る周波数のさらなる低減が必要とされる。そこで、従来
の他の装置及び方法は、奇数及び偶数データで区分され
て入力されるデータを、ラインメモリを使用して１ライ
ンずつラッチして、パネル領域の分割によって４画素デ
ータずつを同時に出力している。このような駆動方法を
４ポート駆動方法と呼ぶ。
【００１０】図３は、上述した従来の４ポートデータ伝
送方法による動作タイミング図である。図３は、一例で
あって、図１に示されたように液晶パネル（３０）に連
結されたｎ個の駆動ドライブ集積回路を、左右のグルー
プに２分割して駆動している。即ち、図３の（ｂ），
（ｃ）のように、入力される１水平ライン分のデータ
（ＤＡＴＡ１〜ＤＡＴＡ１０２４）をラッチして、次の
水平ラインデータの入力時に、図３の（ｅ）〜（ｈ）の
ように同時に４画素データを出力する。従って、入力さ
れるデータクロック（ＤＣＬＫ：（ａ））は、２分周さ
れたソース・サンプリング・クロック（ＳＳＣ：
（ｄ））のように、１／２の周波数に低減される。
送方法による動作タイミング図である。図３は、一例で
あって、図１に示されたように液晶パネル（３０）に連
結されたｎ個の駆動ドライブ集積回路を、左右のグルー
プに２分割して駆動している。即ち、図３の（ｂ），
（ｃ）のように、入力される１水平ライン分のデータ
（ＤＡＴＡ１〜ＤＡＴＡ１０２４）をラッチして、次の
水平ラインデータの入力時に、図３の（ｅ）〜（ｈ）の
ように同時に４画素データを出力する。従って、入力さ
れるデータクロック（ＤＣＬＫ：（ａ））は、２分周さ
れたソース・サンプリング・クロック（ＳＳＣ：
（ｄ））のように、１／２の周波数に低減される。
【００１１】上述した従来の駆動方法による液晶表示装
置は、例えば、８ビットデータを使用していると、前記
タイミングコントローラー（１０）の出力データライン
は４×３（Ｒ、Ｇ、Ｂ）×８ビット＝９６ビットライン
となる。従って、ｎ番目の４個のデータからｎ＋１番目
の４個のデータに転換出力されるときに、タイミングコ
ントローラー（１０）内で過電流が発生する。即ち、デ
ータがlow→highまたはhigh→lowに転換されたり、多数
のデータがlow→highに転換される時に、タイミングコ
ントローラー（１０）内で過電流が流れる。
置は、例えば、８ビットデータを使用していると、前記
タイミングコントローラー（１０）の出力データライン
は４×３（Ｒ、Ｇ、Ｂ）×８ビット＝９６ビットライン
となる。従って、ｎ番目の４個のデータからｎ＋１番目
の４個のデータに転換出力されるときに、タイミングコ
ントローラー（１０）内で過電流が発生する。即ち、デ
ータがlow→highまたはhigh→lowに転換されたり、多数
のデータがlow→highに転換される時に、タイミングコ
ントローラー（１０）内で過電流が流れる。
【００１２】このような過電流は、液晶表示装置の寿命
を短縮させ、電流供給のためのＤＣ−ＤＣコンバーター
（図示されていない）などの素子に悪影響を与え、ま
た、アナログ・パワー・ノイズなどを発生させる。ま
た、このような過電流を除去するために、従来の液晶表
示装置は、過電流除去用のコンデンサを追加している。
しかし、このような過電流除去用のコンデンサを追加す
ると、構成が複雑になると共にコストが上がる問題点が
ある。
を短縮させ、電流供給のためのＤＣ−ＤＣコンバーター
（図示されていない）などの素子に悪影響を与え、ま
た、アナログ・パワー・ノイズなどを発生させる。ま
た、このような過電流を除去するために、従来の液晶表
示装置は、過電流除去用のコンデンサを追加している。
しかし、このような過電流除去用のコンデンサを追加す
ると、構成が複雑になると共にコストが上がる問題点が
ある。
【００１３】
【発明が解決しようとする課題】従って、本発明の目的
は、液晶表示装置の複数個の画像データの出力タイミン
グを異なるように設定して過電流の発生を抑制する液晶
表示装置を提供することである。また、本発明の他の目
的は、複数個の画像データ出力による過電流の発生を低
減する液晶表示装置の駆動方法を提供することである。
は、液晶表示装置の複数個の画像データの出力タイミン
グを異なるように設定して過電流の発生を抑制する液晶
表示装置を提供することである。また、本発明の他の目
的は、複数個の画像データ出力による過電流の発生を低
減する液晶表示装置の駆動方法を提供することである。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、本発明による液晶表示装置は、外部から入力される
少なくとも１ライン分のデータを複数個のグループに分
割して保存し、各グループから所定の単位でデータを出
力するラインメモリと；該ラインメモリと液晶パネルと
に連結されて、ラインメモリから出力されるデータに対
応して液晶パネルを駆動するｎ（ｎは０以上の正数）個
の駆動集積回路を含む駆動回路と；ラインメモリと駆動
回路に連結されて、外部から入力されるデータクロック
を受けて、データクロックの各周期毎にラインメモリの
複数個のグループからデータを前記グループ数に相当す
る回数で駆動回路に出力させるタイミングコントローラ
ーとを具備する。
に、本発明による液晶表示装置は、外部から入力される
少なくとも１ライン分のデータを複数個のグループに分
割して保存し、各グループから所定の単位でデータを出
力するラインメモリと；該ラインメモリと液晶パネルと
に連結されて、ラインメモリから出力されるデータに対
応して液晶パネルを駆動するｎ（ｎは０以上の正数）個
の駆動集積回路を含む駆動回路と；ラインメモリと駆動
回路に連結されて、外部から入力されるデータクロック
を受けて、データクロックの各周期毎にラインメモリの
複数個のグループからデータを前記グループ数に相当す
る回数で駆動回路に出力させるタイミングコントローラ
ーとを具備する。
【００１５】本発明による液晶表示装置は、外部から入
力される少なくとも１ライン分のデータを複数個のグル
ープに分割して保存し、各グループから所定の単位でデ
ータを出力するラインメモリと；該ラインメモリと液晶
パネルとに連結されて、前記ラインメモリから出力され
るデータに対応して液晶パネルを駆動するｎ（ｎは０以
上の正数）個の駆動集積回路を含む駆動回路と；前記ラ
インメモリと駆動回路とに連結されて、外部から入力さ
れるデータクロックを受けて、分割されたグループの数
に対応する分周比で分周して第１データクロックを生成
し、該第１データクロックの各周期毎に互いに異なる時
点で各グループのデータを前記駆動回路に出力させるタ
イミングコントローラーとを具備する。
力される少なくとも１ライン分のデータを複数個のグル
ープに分割して保存し、各グループから所定の単位でデ
ータを出力するラインメモリと；該ラインメモリと液晶
パネルとに連結されて、前記ラインメモリから出力され
るデータに対応して液晶パネルを駆動するｎ（ｎは０以
上の正数）個の駆動集積回路を含む駆動回路と；前記ラ
インメモリと駆動回路とに連結されて、外部から入力さ
れるデータクロックを受けて、分割されたグループの数
に対応する分周比で分周して第１データクロックを生成
し、該第１データクロックの各周期毎に互いに異なる時
点で各グループのデータを前記駆動回路に出力させるタ
イミングコントローラーとを具備する。
【００１６】本発明による液晶表示装置は、外部から２
画素データずつを順次的に入力されて、少なくとも１ラ
インのデータを複数個のグループに分割して保存し、各
グループから２画素データずつ出力するラインメモリ
と；該ラインメモリと液晶パネルとに連結されて、前記
ラインメモリから出力されるデータに対応して液晶パネ
ルを駆動するｎ（ｎは０以上の正数）個の駆動集積回路
を含む駆動回路と；ラインメモリと駆動回路とに連結さ
れて、外部から入力されるデータクロックを受けて、分
割されたグループの数に対応する分周比で分周して第１
データクロックを生成し、該第１データクロックの各周
期毎に互いに異なる時点で各グループの２画素データを
それぞれ駆動回路に出力させるタイミングコントローラ
ーとを具備する。
画素データずつを順次的に入力されて、少なくとも１ラ
インのデータを複数個のグループに分割して保存し、各
グループから２画素データずつ出力するラインメモリ
と；該ラインメモリと液晶パネルとに連結されて、前記
ラインメモリから出力されるデータに対応して液晶パネ
ルを駆動するｎ（ｎは０以上の正数）個の駆動集積回路
を含む駆動回路と；ラインメモリと駆動回路とに連結さ
れて、外部から入力されるデータクロックを受けて、分
割されたグループの数に対応する分周比で分周して第１
データクロックを生成し、該第１データクロックの各周
期毎に互いに異なる時点で各グループの２画素データを
それぞれ駆動回路に出力させるタイミングコントローラ
ーとを具備する。
【００１７】本発明による液晶表示装置は、外部から入
力される２画素データずつをラッチ出力するラッチ回路
と；該ラッチ回路と液晶パネルとに連結されて、ラッチ
回路から出力されるデータに対応して液晶パネルを駆動
するｎ（ｎは０以上の正数）個の駆動集積回路を含む駆
動回路と；ラッチ回路と駆動回路とに連結されて、外部
から入力されるデータクロックを受けてデータクロック
の１周期の間にそれぞれの１画素データを所定の時間間
隔で前記駆動回路に出力させるタイミングコントローラ
ーとを具備する。
力される２画素データずつをラッチ出力するラッチ回路
と；該ラッチ回路と液晶パネルとに連結されて、ラッチ
回路から出力されるデータに対応して液晶パネルを駆動
するｎ（ｎは０以上の正数）個の駆動集積回路を含む駆
動回路と；ラッチ回路と駆動回路とに連結されて、外部
から入力されるデータクロックを受けてデータクロック
の１周期の間にそれぞれの１画素データを所定の時間間
隔で前記駆動回路に出力させるタイミングコントローラ
ーとを具備する。
【００１８】本発明による液晶表示装置の駆動方法は、
入力される少なくとも１ライン分のデータを複数個のグ
ループに分割して保存するデータ保存段階と、入力され
た第１データクロックを分割されたグループ数に対応す
る分周比で分周して第２データクロックを生成するデー
タクロック生成段階と；第２データクロックの１周期の
間の互いに異なる時点から各グループから所定の単位の
データをそれぞれ出力させるデータ出力段階と；出力さ
れるデータを１ライン単位でラッチし、ラッチされたデ
ータに対応して液晶パネルを駆動する表示段階とを含
む。
入力される少なくとも１ライン分のデータを複数個のグ
ループに分割して保存するデータ保存段階と、入力され
た第１データクロックを分割されたグループ数に対応す
る分周比で分周して第２データクロックを生成するデー
タクロック生成段階と；第２データクロックの１周期の
間の互いに異なる時点から各グループから所定の単位の
データをそれぞれ出力させるデータ出力段階と；出力さ
れるデータを１ライン単位でラッチし、ラッチされたデ
ータに対応して液晶パネルを駆動する表示段階とを含
む。
【００１９】
【作用】本発明による液晶表示装置及びその駆動方法に
よれば、駆動周波数及びデータの同時出力量を減らして
過電流の発生を抑制することができる。また、同一の駆
動周波数を使用してもデータの同時出力量を減らして過
電流の発生を抑制する。従って、過電流を除去するため
のコンデンサをなくすことができ、製造費用が節減され
ることになる。
よれば、駆動周波数及びデータの同時出力量を減らして
過電流の発生を抑制することができる。また、同一の駆
動周波数を使用してもデータの同時出力量を減らして過
電流の発生を抑制する。従って、過電流を除去するため
のコンデンサをなくすことができ、製造費用が節減され
ることになる。
【００２０】
【発明の実施の態様】以下、本発明の実施形態を添付図
４〜図７を参照して詳細に説明する。図４は、本発明の
好ましい実施形態による液晶表示装置のブロック構成図
である。図４を参照すると、タイミングコントローラー
（４１０）は、図示しないインターフェース部から入力
された奇数及び偶数データ（ＯＤＤ ＤＡＴＡ，ＥＶＥ
Ｎ ＤＡＴＡ）をラインメモリ（４２０）に保存する。
このようなラインメモリ（４２０）は、図５のように第
１ラインメモリブロック（４１１）と第２ラインメモリ
ブロック（４１６）とから構成される。第１ラインメモ
リ（４１１）は、液晶パネル（４３０）を左、右領域に
区分するときに、１〜５１２番目の画素の中の奇数番目
データを保存する第１奇数メモリブロック（４１２）
と、１〜５１２番目の画素の中の偶数番目データを保存
する第１偶数メモリブロック（４１３）と、５１３〜１
０２４番目の画素の中の奇数番目のデータを保存する第
２奇数メモリブロック（４１４）と、５１３〜１０２４
番目の画素の中の偶数番目のデータを保存する第２偶数
メモリブロック（４１５）とから構成される。第２ライ
ンメモリブロック（４１６）は、第１ラインメモリブロ
ック（４１１）と同じ構成である。
４〜図７を参照して詳細に説明する。図４は、本発明の
好ましい実施形態による液晶表示装置のブロック構成図
である。図４を参照すると、タイミングコントローラー
（４１０）は、図示しないインターフェース部から入力
された奇数及び偶数データ（ＯＤＤ ＤＡＴＡ，ＥＶＥ
Ｎ ＤＡＴＡ）をラインメモリ（４２０）に保存する。
このようなラインメモリ（４２０）は、図５のように第
１ラインメモリブロック（４１１）と第２ラインメモリ
ブロック（４１６）とから構成される。第１ラインメモ
リ（４１１）は、液晶パネル（４３０）を左、右領域に
区分するときに、１〜５１２番目の画素の中の奇数番目
データを保存する第１奇数メモリブロック（４１２）
と、１〜５１２番目の画素の中の偶数番目データを保存
する第１偶数メモリブロック（４１３）と、５１３〜１
０２４番目の画素の中の奇数番目のデータを保存する第
２奇数メモリブロック（４１４）と、５１３〜１０２４
番目の画素の中の偶数番目のデータを保存する第２偶数
メモリブロック（４１５）とから構成される。第２ライ
ンメモリブロック（４１６）は、第１ラインメモリブロ
ック（４１１）と同じ構成である。
【００２１】第１ラインメモリブロック（４１１）は、
タイミングコントローラー（４１０）のリード／ライト
制御信号に対応して１水平ラインのデータを左右領域に
区分してそれぞれ第１奇数及び偶数メモリブロック（４
１２、４１３）と第２奇数及び偶数メモリブロック（４
１４，４１５）に保存する。第１ラインメモリブロック
（４１１）のデータ保存が完了すると、次のラインデー
タは、第２ラインメモリブロック（４１６）に左、右領
域に区分されて保存される。前記第２ラインメモリブロ
ック（４１６）が、データを保存しているとき、タイミ
ングコントローラー（４１０）は、第１ラインメモリブ
ロック（４１１）から図６に示すように第２ソース・サ
ンプリング・クロック（ＳＳＣ２：（ｅ））の下降エッ
ジに同期して、第２奇数及び偶数メモリブロック（４１
４，４１５）から奇数データ及び偶数データ（ＤＡＴＡ
５１３，ＤＡＴＡ５１４）を右側データドライブ集積回
路グループ（Ｄ６〜Ｄ１０）に出力する。その後、タイ
ミングコントローラー（４１０）は、第１ラインメモリ
ブロック（４１１）から図６に示すように第１ソース・
サンプリング・クロック（ＳＳＣ２：（ｂ））の下降エ
ッジに同期して、第１奇数及び偶数メモリブロック（４
１２，４１３）からそれぞれ奇数データ及び偶数データ
（ＤＡＴＡ１：（ｃ）、ＤＡＴＡ２：（ｄ））を左側デ
ータドライブ集積回路グループ（Ｄ１〜Ｄ５）に順次出
力する。即ち、それぞれ２画素データが、交番して第１
ソースサンプリングクロック（ＳＳＣ１：（ｂ））と第
２ソースサンプリングクロック（ＳＳＣ２：（ｅ））に
同期して、互いに１／２周期の差のタイミングで前記第
１奇数及び偶数メモリブロック（４１２，４１３）と第
２奇数及び偶数メモリブロック（４１４，４１５）とか
ら出力される。このとき、上述した第１及び第２ソース
サンプリングクロック（ＳＳＣ１，ＳＳＣ２）は入力さ
れるデータクロック（ＤＣＬＫ）から２分周された周波
数を有する。
タイミングコントローラー（４１０）のリード／ライト
制御信号に対応して１水平ラインのデータを左右領域に
区分してそれぞれ第１奇数及び偶数メモリブロック（４
１２、４１３）と第２奇数及び偶数メモリブロック（４
１４，４１５）に保存する。第１ラインメモリブロック
（４１１）のデータ保存が完了すると、次のラインデー
タは、第２ラインメモリブロック（４１６）に左、右領
域に区分されて保存される。前記第２ラインメモリブロ
ック（４１６）が、データを保存しているとき、タイミ
ングコントローラー（４１０）は、第１ラインメモリブ
ロック（４１１）から図６に示すように第２ソース・サ
ンプリング・クロック（ＳＳＣ２：（ｅ））の下降エッ
ジに同期して、第２奇数及び偶数メモリブロック（４１
４，４１５）から奇数データ及び偶数データ（ＤＡＴＡ
５１３，ＤＡＴＡ５１４）を右側データドライブ集積回
路グループ（Ｄ６〜Ｄ１０）に出力する。その後、タイ
ミングコントローラー（４１０）は、第１ラインメモリ
ブロック（４１１）から図６に示すように第１ソース・
サンプリング・クロック（ＳＳＣ２：（ｂ））の下降エ
ッジに同期して、第１奇数及び偶数メモリブロック（４
１２，４１３）からそれぞれ奇数データ及び偶数データ
（ＤＡＴＡ１：（ｃ）、ＤＡＴＡ２：（ｄ））を左側デ
ータドライブ集積回路グループ（Ｄ１〜Ｄ５）に順次出
力する。即ち、それぞれ２画素データが、交番して第１
ソースサンプリングクロック（ＳＳＣ１：（ｂ））と第
２ソースサンプリングクロック（ＳＳＣ２：（ｅ））に
同期して、互いに１／２周期の差のタイミングで前記第
１奇数及び偶数メモリブロック（４１２，４１３）と第
２奇数及び偶数メモリブロック（４１４，４１５）とか
ら出力される。このとき、上述した第１及び第２ソース
サンプリングクロック（ＳＳＣ１，ＳＳＣ２）は入力さ
れるデータクロック（ＤＣＬＫ）から２分周された周波
数を有する。
【００２２】従って、タイミングコントローラー（４１
０）は、入力されるデータクロックの周波数を１／２に
低減した周波数を有し、互いに位相が反対である第１及
び第２ソースサンプリングクロック（ＳＳＣ１，ＳＳＣ
２）を生成し、該第１及び第２ソースサンプリングクロ
ック（ＳＳＣ１，ＳＳＣ２）に同期して、４画素データ
をそれぞれ２画素データずつ互いに１／２周期の時間差
で、液晶パネルの左、右領域に連結された左、右データ
ドライブ集積回路グループに順次出力する。
０）は、入力されるデータクロックの周波数を１／２に
低減した周波数を有し、互いに位相が反対である第１及
び第２ソースサンプリングクロック（ＳＳＣ１，ＳＳＣ
２）を生成し、該第１及び第２ソースサンプリングクロ
ック（ＳＳＣ１，ＳＳＣ２）に同期して、４画素データ
をそれぞれ２画素データずつ互いに１／２周期の時間差
で、液晶パネルの左、右領域に連結された左、右データ
ドライブ集積回路グループに順次出力する。
【００２３】従って、本発明の一実施例による液晶表示
装置は、入力されるデータクロックの周波数を１／２に
低減した周波数のクロックによって、データドライブ集
積回路を駆動する。即ち、タイミングコントローラー
（４１０）が、２画素データずつをそれぞれ同時に出力
するので、駆動周波数を低減できると共に、多くのデー
タ出力による過電流の発生を抑制することができる。即
ち、本発明によれば、４ポート駆動方法を使用して周波
数を減らし、従来の９６ビット出力の半分である４８ビ
ットだけを同時に出力するので、過電流の発生を抑制す
ることができる。
装置は、入力されるデータクロックの周波数を１／２に
低減した周波数のクロックによって、データドライブ集
積回路を駆動する。即ち、タイミングコントローラー
（４１０）が、２画素データずつをそれぞれ同時に出力
するので、駆動周波数を低減できると共に、多くのデー
タ出力による過電流の発生を抑制することができる。即
ち、本発明によれば、４ポート駆動方法を使用して周波
数を減らし、従来の９６ビット出力の半分である４８ビ
ットだけを同時に出力するので、過電流の発生を抑制す
ることができる。
【００２４】上述した本発明の一実施例では、右側デー
タを先に出力しているが、左側データを先に出力するこ
ともできる。また、第１ソースサンプリングクロック
（ＳＳＣ１）と第２ソースサンプリングクロック（ＳＳ
Ｃ２）とが互いに１／２周期の遅延時間を有している
が、１／４周期、３／４周期などの多様な応用が可能で
ある。また、図４乃至図６では動作周波数を１／２に減
らす４ポート駆動方法を一例として示しているが、本発
明の他の実施例では、動作周波数を１／４に減らすため
に、液晶パネルを４領域に区分して、８画素を１／２周
期の時間差を置いて４画素データずつ出力したり、１／
４周期の時間差を置いて２画素データずつ出力すること
もできる。また、上述した図４乃至図６に実施例では、
液晶パネルを左、右領域に区分しているが、データドラ
イブ集積回路などを奇数及び偶数グループ（Ｄ１〜Ｄ
９、Ｄ２〜Ｄ１０）に区分して適用することもできる。
また、データドライブ集積回路などをパネルの上下に配
置してデータラインを奇数及び偶数単位で分割して適用
することもできる。
タを先に出力しているが、左側データを先に出力するこ
ともできる。また、第１ソースサンプリングクロック
（ＳＳＣ１）と第２ソースサンプリングクロック（ＳＳ
Ｃ２）とが互いに１／２周期の遅延時間を有している
が、１／４周期、３／４周期などの多様な応用が可能で
ある。また、図４乃至図６では動作周波数を１／２に減
らす４ポート駆動方法を一例として示しているが、本発
明の他の実施例では、動作周波数を１／４に減らすため
に、液晶パネルを４領域に区分して、８画素を１／２周
期の時間差を置いて４画素データずつ出力したり、１／
４周期の時間差を置いて２画素データずつ出力すること
もできる。また、上述した図４乃至図６に実施例では、
液晶パネルを左、右領域に区分しているが、データドラ
イブ集積回路などを奇数及び偶数グループ（Ｄ１〜Ｄ
９、Ｄ２〜Ｄ１０）に区分して適用することもできる。
また、データドライブ集積回路などをパネルの上下に配
置してデータラインを奇数及び偶数単位で分割して適用
することもできる。
【００２５】また、駆動周波数を減らさない場合にも本
発明を適用することができる。このような本発明の他の
実施例を図７のタイミング図を参照して、以下に詳細に
説明する。図７を参照すると、データクロック（ＤＣＬ
Ｋ：（ａ））、第１ソースサンプリングクロック（ＳＳ
Ｃ１：（ｄ））と第２ソースサンプリングクロック（Ｓ
ＳＣ２：（ｆ））の周波数は同一である。また、入力さ
れるデータの伝送速度と出力されるデータの伝送速度も
同一である。タイミングコントローラー（４１０）は、
まず、入力されるデータクロック（ＤＣＬＫ）から同一
周波数を有して互いに位相が反対である第１ソースサン
プリングクロック（ＳＳＣ１）と第２ソースサンプリン
グクロック（ＳＳＣ２）を生成する。その後、タイミン
グコントローラー（４１０）は、２ポートの入力奇数及
び偶数データ（ＤＡＴＡ２ｎ−１：（ｂ）、ＤＡＴＡ２
ｎ：（ｃ））を入力される。そして、タイミングコント
ローラー（４１０）は、第１ソースサンプリングクロッ
ク（ＳＳＣ１）の上昇エッジに同期して、奇数データ
（ＤＡＴＡ２ｎ−１′：（ｅ））の出力始点からデータ
クロック（ＤＣＬＫ）の１／２周期の時間差を置いて偶
数データ（ＤＡＴＡ２ｎ′：（ｇ））を出力させる。上
述した駆動方法によると、前記タイミングコントローラ
ー（４１０）内では２ライン分のラインメモリ（４２
０）は必要ではなく、少なくとも２画素をラッチするラ
ッチ回路だけで構成することもできる。従って、上述し
た本発明の他の実施例では、２ポート駆動方法を使用し
ても、２４ビットずつを同時に出力する。
発明を適用することができる。このような本発明の他の
実施例を図７のタイミング図を参照して、以下に詳細に
説明する。図７を参照すると、データクロック（ＤＣＬ
Ｋ：（ａ））、第１ソースサンプリングクロック（ＳＳ
Ｃ１：（ｄ））と第２ソースサンプリングクロック（Ｓ
ＳＣ２：（ｆ））の周波数は同一である。また、入力さ
れるデータの伝送速度と出力されるデータの伝送速度も
同一である。タイミングコントローラー（４１０）は、
まず、入力されるデータクロック（ＤＣＬＫ）から同一
周波数を有して互いに位相が反対である第１ソースサン
プリングクロック（ＳＳＣ１）と第２ソースサンプリン
グクロック（ＳＳＣ２）を生成する。その後、タイミン
グコントローラー（４１０）は、２ポートの入力奇数及
び偶数データ（ＤＡＴＡ２ｎ−１：（ｂ）、ＤＡＴＡ２
ｎ：（ｃ））を入力される。そして、タイミングコント
ローラー（４１０）は、第１ソースサンプリングクロッ
ク（ＳＳＣ１）の上昇エッジに同期して、奇数データ
（ＤＡＴＡ２ｎ−１′：（ｅ））の出力始点からデータ
クロック（ＤＣＬＫ）の１／２周期の時間差を置いて偶
数データ（ＤＡＴＡ２ｎ′：（ｇ））を出力させる。上
述した駆動方法によると、前記タイミングコントローラ
ー（４１０）内では２ライン分のラインメモリ（４２
０）は必要ではなく、少なくとも２画素をラッチするラ
ッチ回路だけで構成することもできる。従って、上述し
た本発明の他の実施例では、２ポート駆動方法を使用し
ても、２４ビットずつを同時に出力する。
【００２６】
【発明の効果】上述したように、本発明による液晶表示
装置及びその駆動方法によれば、駆動周波数及びデータ
同時出力量を減らして過電流の発生を抑制することがで
きる。また、同一の駆動周波数を使用する場合でも、デ
ータの同時出力量を減らして過電流の発生を抑制するこ
とができる。従って、過電流を除去するためのコンデン
サを減らすことができ、製造費用が節減されるという利
点がある。
装置及びその駆動方法によれば、駆動周波数及びデータ
同時出力量を減らして過電流の発生を抑制することがで
きる。また、同一の駆動周波数を使用する場合でも、デ
ータの同時出力量を減らして過電流の発生を抑制するこ
とができる。従って、過電流を除去するためのコンデン
サを減らすことができ、製造費用が節減されるという利
点がある。
【００２７】以上説明した内容を通して、当業者であれ
ば、本発明の技術思想を逸脱しない範囲で、多様な変更
及び修正が可能であることが分かる。従って、本発明の
技術的な範囲は明細書の詳細な説明に記載された内容に
限らず特許請求の範囲によって定めなければならない。
ば、本発明の技術思想を逸脱しない範囲で、多様な変更
及び修正が可能であることが分かる。従って、本発明の
技術的な範囲は明細書の詳細な説明に記載された内容に
限らず特許請求の範囲によって定めなければならない。
【図１】 一般的な液晶表示装置を表すブラック構成図
である。
である。
【図２】 図１の６バス駆動方式の液晶表示装置の入出
力のタイミング図である。
力のタイミング図である。
【図３】 従来の４ポートデータ伝送方法による動作タ
イミング図である。
イミング図である。
【図４】 本発明の一実施形態による液晶表示装置の、
ブロック構成図である。
ブロック構成図である。
【図５】 図４に図示されたタイミングコントローラー
に集積されたラインメモリの構成図である。
に集積されたラインメモリの構成図である。
【図６】 本発明の一実施形態によって動作タイミング
を示す、波形図である。
を示す、波形図である。
【図７】 本発明による他の実施形態による動作タイミ
ングを示す波形図である。
ングを示す波形図である。
１０，４１０：タイミングコントローラー ２０：データ駆動回路 ３０，４３０：液晶パネル ４０：ゲート駆動回路 ４２０：ラインメモリ ４１１，４１６：ラインメモリブロック ４１２，４１４：奇数メモリブロック ４１３，４１５：偶数メモリブロック Ｄ１〜Ｄｎ：データドライブ集積回路 Ｇ１〜Ｇｍ：ゲートドライブ集積回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｄ ６２３Ｗ ６２３Ｘ ６３１ ６３１Ｑ Ｆターム(参考） 2H093 NA06 NC11 NC21 NC49 ND37 ND40 ND60 5C006 AB05 AC02 AC24 AF42 AF43 AF61 AF72 BB16 BC03 BC06 BC13 FA52 5C080 AA10 BB05 DD27 DD30 FF09 JJ02 JJ04 KK02
Claims (21)
- 【請求項１】 液晶表示装置において、外部から入力さ
れる少なくとも１ライン分のデータを複数個のグループ
に分割して保存し、各グループから所定の単位でデータ
を出力するラインメモリと；該ラインメモリと液晶パネ
ルとに連結されて、前記ラインメモリから出力されるデ
ータに対応して液晶パネルを駆動するｎ（ｎは０以上の
正数）個の駆動集積回路を含む駆動回路と；前記ライン
メモリと駆動回路とに連結されて、外部から入力される
データクロックを受けて、該データクロックの各周期毎
に、前記ラインメモリの複数個のグループから前記駆動
回路へ、前記データを前記グループ数に相当する時点に
出力させるタイミングコントローラーとを具備すること
を特徴とする液晶表示装置。 - 【請求項２】 前記複数個のグループが、１〜ｎ／２番
目の駆動集積回路及び（ｎ＋１）／２〜ｎ番目の駆動集
積回路に入力されるデータによりそれぞれ構成される第
１グループと第２グループとから構成されることを特徴
とする請求項１記載の液晶表示装置。 - 【請求項３】 前記タイミングコントローラーは、入力
されるデータクロックと位相が反対である反転データク
ロックを生成し、前記データクロックに対応してライン
メモリの第１グループからデータを出力し、前記反転デ
ータクロックに対応してラインメモリの第２グループか
らデータを出力し、データクロックの毎周期の間の互い
に異なる時点で、第１グループのデータと第２グループ
のデータとをそれぞれ駆動回路に出力させることを特徴
とする請求項２記載の液晶表示装置。 - 【請求項４】 前記複数個のグループが、液晶パネルに
連結された駆動回路において、奇数番目の駆動集積回路
及び偶数番目の駆動集積回路にそれぞれ入力されるデー
タを含む第１グループと第２グループとから構成される
ことを特徴とする請求項１記載の液晶表示装置。 - 【請求項５】 前記タイミングコントローラーは、入力
されるデータクロックと位相が反対である反転データク
ロックを生成し、前記データクロックに対応して第１グ
ループからデータを出力し、前記反転データクロックに
対応して第２グループからデータを出力し、データクロ
ックの毎周期の間の互いに異なる時点において、第１グ
ループのデータ及び第２グループのデータをそれぞれ駆
動回路に出力することを特徴とする請求項４記載の液晶
表示装置。 - 【請求項６】 前記複数個のグループが、液晶パネルの
上、下側にそれぞれ連結された駆動回路において、上側
の駆動集積回路と下側集積回路にそれぞれ入力されるデ
ータを含む第１グループと第２グループとから構成され
ることを特徴とする請求項１記載の液晶表示装置。 - 【請求項７】 前記タイミングコントローラーは、入力
されるデータクロックと位相が反対である反転データク
ロックを生成し、前記データクロックに対応して第１グ
ループからデータを出力し、前記反転データクロックに
対応して第２グループからデータを出力し、データクロ
ックの毎周期の間の互いに異なる時点において第１グル
ープのデータ及び第２グループのデータをそれぞれ駆動
回路へ出力することを特徴とする請求項６記載の液晶表
示装置。 - 【請求項８】 液晶表示装置において、外部から入力さ
れる少なくとも１ライン分のデータを複数個のグループ
に分割して保存し、各グループから所定の単位でデータ
を出力するラインメモリと；該ラインメモリと液晶パネ
ルとに連結されて、前記ラインメモリから出力されるデ
ータに対応して液晶パネルを駆動するｎ（ｎは０以上の
正数）個の駆動集積回路を含む駆動回路と；前記ライン
メモリと駆動回路とに連結されて、外部から入力される
データクロックを受けて、分割されたグループの数に対
応する分周比で分周して第１データクロックを生成し、
該第１データクロックの各周期毎に、互いに異なる時点
で各グループのデータを前記駆動回路に出力させるタイ
ミングコントローラーとを具備することを特徴とする液
晶表示装置。 - 【請求項９】 前記複数個のグループが、１〜ｎ/２番
目の駆動集積回路と、（ｎ＋１）/２〜ｎ番目の駆動集
積回路と連結された液晶パネル領域に表示されるデータ
によりそれぞれ構成される第１グループと第２グループ
とから構成されることを特徴とする請求項８記載の液晶
表示装置。 - 【請求項１０】 前記タイミングコントローラーは、前
記分周されたデータクロックと位相が反対である反転デ
ータクロックを生成し、前記分周されたデータクロック
に対応してラインメモリの第１グループからデータを出
力し、前記反転データクロックに対応してラインメモリ
の第２グループからデータを出力し、データクロックの
毎周期の間の互いに異なる時点において、第１グループ
のデータと第２グループのデータをそれぞれ駆動回路に
出力することを特徴とする請求項９記載の液晶表示装
置。 - 【請求項１１】 前記複数個のグループが、液晶パネル
に連結された駆動回路において、奇数番目の駆動集積回
路と偶数番目の駆動集積回路とにそれぞれ入力されるデ
ータを含む第１グループと第２グループとから構成され
ることを特徴とする請求項８記載の液晶表示装置。 - 【請求項１２】 前記タイミングコントローラーは、入
力されるデータクロックと位相が反対である反転データ
クロックを生成し、前記データクロックに対応して第１
グループからデータを出力し、前記反転データクロック
に対応して第２グループからデータを出力し、データク
ロックの毎周期の間の互いに異なる時点において、第１
グループのデータと第２グループのデータとをそれぞれ
駆動回路へ出力することを特徴とする請求項１１記載の
液晶表示装置。 - 【請求項１３】 液晶表示装置において、外部から入力
される２画素データずつを順次的に受けて、少なくとも
１ラインのデータを複数個のグループに分割して保存
し、各グループから２画素データずつ出力するラインメ
モリと；前記ラインメモリと液晶パネルとに連結され
て、前記ラインメモリから出力されるデータに対応して
液晶パネルを駆動するｎ（ｎは０以上の正数）個の駆動
集積回路を含む駆動回路と；前記ラインメモリと駆動回
路とに連結され、外部から入力されるデータクロックを
受けて、分割されたグループの数に対応する分周比で分
周して第１データクロックを生成し、該第１データクロ
ックの各周期毎に互いに異なる時点で各グループの２画
素データをそれぞれ前記駆動回路に出力させるタイミン
グコントローラーとを具備することを特徴とする液晶表
示装置。 - 【請求項１４】 前記複数個のグループが、液晶パネル
を左、右に区分する二つの分割領域に表示されるデータ
からそれぞれ構成される第１グループ及び第２グループ
により構成されることを特徴とする請求項１３記載の液
晶表示装置。 - 【請求項１５】 前記タイミングコントローラーは、前
記第１データクロックと位相が反対である第２データク
ロックを生成し、前記第１データクロックに対応してラ
インメモリの第２グループから２画素データを出力し、
第１データクロックの毎周期の間にラインメモリの第１
グループのデータと第２グループとから、所定の時間間
隔で、それぞれ２画素データずつを駆動回路に供給する
ことを特徴とする請求項１４記載の液晶表示装置。 - 【請求項１６】 前記複数個のグループが、液晶パネル
に連結された駆動回路において、奇数番目の駆動集積回
路と偶数番目の駆動集積回路にそれぞれ入力されるデー
タを含む第１グループと第２グループとから構成される
ことを特徴とする請求項１３記載の液晶表示装置。 - 【請求項１７】 前記タイミングコントローラーは、前
記第１データクロックと位相が反対である第２データク
ロックを生成し、前記第１データクロックに対応してラ
インメモリの第１グループから２画素データを出力し、
前記第２データクロックに対応してラインメモリの第２
グループから２画素データを出力し、第１データクロッ
クの毎周期の間に、ラインメモリの第１グループ及び第
２グループから所定の時間間隔で、それぞれ２画素デー
タずつを駆動回路に供給することを特徴とする請求項１
６記載の液晶表示装置。 - 【請求項１８】 液晶表示装置において、外部から入力
される２画素データずつをラッチ出力するラッチ回路
と；前記ラッチ回路と液晶パネルとに連結されて、前記
ラッチ回路から出力されるデータに対応して液晶パネル
を駆動するｎ（ｎは０以上の正数）個の駆動集積回路を
含む駆動回路と；前記ラッチ回路と駆動回路とに連結さ
れて、外部から入力されるデータクロックを受けて該デ
ータクロックの１周期の間にそれぞれの１画素データを
所定の時間間隔で前記駆動回路に出力させるタイミング
コントローラーとを具備することを特徴とする液晶表示
装置。 - 【請求項１９】 前記タイミングコントローラーは、前
記データクロックと位相が反対である反転データクロッ
クを生成し、前記データクロックに対応して前記ラッチ
回路から奇数画素データを出力し、前記反転データクロ
ックに対応してラッチ回路から偶数画素データを出力
し、データクロックの毎１周期の間に、前記ラッチ回路
から奇数及び偶数データを所定の時間間隔でそれぞれ１
画素データずつ、駆動回路に供給することを特徴とする
請求項１８記載の液晶表示装置。 - 【請求項２０】 液晶表示装置において、入力される少
なくとも１ライン分のデータを複数個のグループに分割
して保存するデータ保存段階と、入力される第１データ
クロックを前記分割されたグループ数に対応する分周比
で分周して第２データクロックを生成するデータクロッ
ク生成段階と；前記第２データクロックの１周期の間の
互いに異なる時点から各グループから所定の単位のデー
タをそれぞれ出力させるデータ出力段階と；前記出力さ
れるデータを１ライン単位でラッチして、ラッチされた
データに対応して液晶パネルを駆動する表示段階を含む
ことを特徴とする液晶表示装置の駆動方法。 - 【請求項２１】 前記データ保存段階が、少なくとも２
画素データを順次的に受けて１ライン分のデータを二つ
のグループに分割保存する段階であり、前記データクロ
ック生成段階における分周比が２分周であり、前記デー
タ出力段階において、２つのグループが２画素データを
第２データクロックの１周期の間に、所定の時差を置い
てそれぞれ出力することを特徴とする請求項２０記載の
液晶表示装置の駆動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036648A KR100330036B1 (ko) | 2000-06-29 | 2000-06-29 | 액정표시장치 및 그 구동방법 |
| KR2000-36648 | 2000-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002032064A true JP2002032064A (ja) | 2002-01-31 |
Family
ID=19674966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000274229A Pending JP2002032064A (ja) | 2000-06-29 | 2000-09-08 | 液晶表示装置及びその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6867759B1 (ja) |
| JP (1) | JP2002032064A (ja) |
| KR (1) | KR100330036B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323043A (ja) * | 2006-06-05 | 2007-12-13 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| JP2009015203A (ja) * | 2007-07-09 | 2009-01-22 | Nec Electronics Corp | 平面表示装置、データ処理方法 |
| JP2009115936A (ja) * | 2007-11-05 | 2009-05-28 | Sharp Corp | 駆動制御方法、駆動制御装置及び表示装置 |
| JP2009157265A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Matsushita Display Technology Co Ltd | 表示用モジュール |
| JP2009217117A (ja) * | 2008-03-12 | 2009-09-24 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2009251524A (ja) * | 2008-04-10 | 2009-10-29 | Sharp Corp | 表示装置の駆動回路 |
| JP2020056924A (ja) * | 2018-10-02 | 2020-04-09 | 株式会社ジャパンディスプレイ | 表示装置 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066911A (ja) * | 2001-08-22 | 2003-03-05 | Fujitsu Display Technologies Corp | 表示装置および表示方法 |
| KR100898870B1 (ko) * | 2002-12-31 | 2009-05-21 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR100933448B1 (ko) * | 2003-06-24 | 2009-12-23 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 및 구동방법 |
| JP4468238B2 (ja) * | 2004-07-12 | 2010-05-26 | シャープ株式会社 | 表示装置及びその駆動方法 |
| KR20040097976A (ko) * | 2004-10-28 | 2004-11-18 | 장택수 | 광촉매와 은나노 또는 은나노 기술을 이용한 항균, 탈취 상품 |
| KR100689591B1 (ko) * | 2005-04-26 | 2007-03-02 | 매그나칩 반도체 유한회사 | 타이밍 컨트롤러 및 타이밍 컨트롤 방법 |
| KR101193632B1 (ko) * | 2006-01-27 | 2012-10-23 | 삼성디스플레이 주식회사 | 데이터 입력 방법 및 장치와 그를 이용한 액정 표시 장치 |
| JP4209430B2 (ja) * | 2006-05-25 | 2009-01-14 | パナソニック株式会社 | ドライバ制御装置 |
| KR101251352B1 (ko) * | 2006-12-13 | 2013-04-05 | 삼성디스플레이 주식회사 | 콘트롤러 보드 및 이를 갖는 표시장치 |
| KR100856124B1 (ko) * | 2007-02-06 | 2008-09-03 | 삼성전자주식회사 | 타이밍 컨트롤러 및 이를 구비하는 액정 표시장치 |
| KR101308295B1 (ko) * | 2007-04-12 | 2013-09-17 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
| TWI336463B (en) * | 2007-04-13 | 2011-01-21 | Au Optronics Corp | A method for improving the emi performance of lcd device |
| TWI380269B (en) * | 2007-10-05 | 2012-12-21 | Au Optronics Corp | Display and method of transmitting image data therein |
| KR20090039506A (ko) * | 2007-10-18 | 2009-04-22 | 삼성전자주식회사 | 타이밍 컨트롤러, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법 |
| JP5289757B2 (ja) * | 2007-12-13 | 2013-09-11 | ルネサスエレクトロニクス株式会社 | 液晶表示装置、データ駆動ｉｃ、及び液晶表示パネル駆動方法 |
| KR101510452B1 (ko) * | 2008-06-11 | 2015-04-10 | 삼성전자주식회사 | 그래픽 메모리의 데이터 라이트 제어 방법 및 그 장치 |
| JP5333753B2 (ja) * | 2009-04-07 | 2013-11-06 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置及び信号処理方法 |
| TW201237842A (en) * | 2011-03-15 | 2012-09-16 | Hannstar Display Corp | Liquid crystal display and controller and driving method of panel thereof |
| FR2975247B1 (fr) * | 2011-05-11 | 2013-06-07 | St Microelectronics Sa | Circuit de synchronisation de donnees |
| KR102005962B1 (ko) * | 2012-09-06 | 2019-07-31 | 삼성전자주식회사 | 디스플레이 드라이버 집적회로 및 그것의 디스플레이 데이터 처리 방법 |
| KR101987160B1 (ko) * | 2012-09-24 | 2019-09-30 | 삼성전자주식회사 | 디스플레이 드라이버 집적회로, 그것을 포함하는 디스플레이 시스템 및 그것의 디스플레이 데이터 처리 방법 |
| KR102189577B1 (ko) | 2014-01-20 | 2020-12-14 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| JP6358847B2 (ja) * | 2014-05-14 | 2018-07-18 | オリンパス株式会社 | 表示処理装置および撮像装置 |
| US9865205B2 (en) * | 2015-01-19 | 2018-01-09 | Himax Technologies Limited | Method for transmitting data from timing controller to source driver and associated timing controller and display system |
| KR102425982B1 (ko) * | 2015-09-25 | 2022-07-28 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
| US20180040267A1 (en) * | 2016-08-04 | 2018-02-08 | Raydium Semiconductor Corporation | Display apparatus and driving circuit thereof |
| KR102047676B1 (ko) * | 2017-12-21 | 2019-11-22 | 주식회사 실리콘웍스 | 디스플레이를 위한 소스 신호 구동 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0944113A (ja) * | 1995-07-28 | 1997-02-14 | Sony Corp | Ｌｃｄ駆動用タイミングジェネレータ |
| KR100186556B1 (ko) * | 1996-05-15 | 1999-05-01 | 구자홍 | 액정표시장치 |
| KR100248255B1 (ko) * | 1997-05-16 | 2000-03-15 | 구본준 | 액정표시장치의 구동회로 |
| KR100266211B1 (ko) * | 1997-05-17 | 2000-09-15 | 구본준; 론 위라하디락사 | 액정판넬의종횡비와다른종횡비의화상표시기능을가진액정표시장치및그방법 |
| JPH10340070A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | 液晶表示装置 |
| JP3856919B2 (ja) * | 1997-08-29 | 2006-12-13 | 株式会社東芝 | 液晶表示装置 |
| JP3789066B2 (ja) * | 1999-12-08 | 2006-06-21 | 三菱電機株式会社 | 液晶表示装置 |
-
2000
- 2000-06-29 KR KR1020000036648A patent/KR100330036B1/ko not_active IP Right Cessation
- 2000-09-06 US US09/655,937 patent/US6867759B1/en not_active Expired - Lifetime
- 2000-09-08 JP JP2000274229A patent/JP2002032064A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323043A (ja) * | 2006-06-05 | 2007-12-13 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| JP4680874B2 (ja) * | 2006-06-05 | 2011-05-11 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置及びその駆動方法 |
| KR101263507B1 (ko) | 2006-06-05 | 2013-05-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동 방법 |
| US8525770B2 (en) | 2006-06-05 | 2013-09-03 | Lg Display Co., Ltd. | Liquid crystal display device having a timing controller and driving method thereof |
| JP2009015203A (ja) * | 2007-07-09 | 2009-01-22 | Nec Electronics Corp | 平面表示装置、データ処理方法 |
| US8274468B2 (en) | 2007-07-09 | 2012-09-25 | Renesas Electronics Corporation | Flat panel display device and data processing method for video data |
| JP2009115936A (ja) * | 2007-11-05 | 2009-05-28 | Sharp Corp | 駆動制御方法、駆動制御装置及び表示装置 |
| JP2009157265A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Matsushita Display Technology Co Ltd | 表示用モジュール |
| JP2009217117A (ja) * | 2008-03-12 | 2009-09-24 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2009251524A (ja) * | 2008-04-10 | 2009-10-29 | Sharp Corp | 表示装置の駆動回路 |
| JP2020056924A (ja) * | 2018-10-02 | 2020-04-09 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6867759B1 (en) | 2005-03-15 |
| KR20020002163A (ko) | 2002-01-09 |
| KR100330036B1 (ko) | 2002-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002032064A (ja) | 液晶表示装置及びその駆動方法 | |
| US4908710A (en) | Method for driving a liquid crystal display device | |
| US7133035B2 (en) | Method and apparatus for driving liquid crystal display device | |
| US6335719B1 (en) | Method and apparatus for driving liquid crystal panel in dot inversion | |
| CN100426365C (zh) | 扫描驱动电路、显示装置、电光装置及扫描驱动方法 | |
| JP4145375B2 (ja) | 液晶表示装置のデータ駆動装置及び駆動方法 | |
| KR100324843B1 (ko) | 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치 | |
| KR920010445B1 (ko) | 표시 제어 장치 | |
| KR970067075A (ko) | 액정표시장치 및 액정표시장치의 표시방법 | |
| CN113077743A (zh) | 提高显示面板刷新率的驱动方法、驱动器及显示装置 | |
| KR20090096999A (ko) | 타이밍 콘트롤러와 디스플레이 구동회로 사이의 전송 채널주파수를 감소시킨 디스플레이 장치 | |
| US20080186292A1 (en) | Timing controller, liquid crystal display device having the same, and method of operating a timing controller | |
| US6628262B2 (en) | Active matrix display apparatus capable of displaying data efficiently | |
| KR100316979B1 (ko) | 표시부에 맞춰 영상신호를 확대,축소할 수 있는 표시장치 | |
| JP2001109437A (ja) | 液晶パネルの駆動回路及び液晶制御信号発生回路とそれらを備えた液晶表示装置及び液晶表示装置の制御方法 | |
| JPH09269757A (ja) | 液晶表示装置および液晶表示装置の表示方法 | |
| KR19980071743A (ko) | 액정 표시 장치 | |
| KR100433239B1 (ko) | 데이터 전송장치 및 방법과 이를 이용한 액정디스플레이의 구동장치 및 방법 | |
| KR101246568B1 (ko) | 모바일 디스플레이 장치에서 가로 화면을 디스플레이하는방법과 장치 및 이를 포함하는 모바일 액정 표시 장치 | |
| JP2001154639A (ja) | 液晶表示装置及びその駆動方法 | |
| KR100415620B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JP2000122594A (ja) | 画像表示方法と画像表示装置 | |
| JP2001255841A (ja) | 表示装置及びその駆動回路と信号伝送方法 | |
| JP2001147674A (ja) | ドットマトリックス表示装置及びその制御方法 | |
| JPH1069253A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080924 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090512 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090911 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100818 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100823 |