KR100415620B1 - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR100415620B1
KR100415620B1 KR10-2001-0085228A KR20010085228A KR100415620B1 KR 100415620 B1 KR100415620 B1 KR 100415620B1 KR 20010085228 A KR20010085228 A KR 20010085228A KR 100415620 B1 KR100415620 B1 KR 100415620B1
Authority
KR
South Korea
Prior art keywords
data
liquid crystal
clock
driver
data driver
Prior art date
Application number
KR10-2001-0085228A
Other languages
English (en)
Other versions
KR20030054815A (ko
Inventor
송홍성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0085228A priority Critical patent/KR100415620B1/ko
Publication of KR20030054815A publication Critical patent/KR20030054815A/ko
Application granted granted Critical
Publication of KR100415620B1 publication Critical patent/KR100415620B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 데이터 처리를 디지털 비디오 카드로부터 인가되는 데이터 인가순서를 제어함으로써 타이밍 컨트롤러에서의 라인 메모리를 제거함과 아울러 소비전력을 저감하도록 한 액정표시장치의 구동방법에 관한 것이다.
본 발명에 따른 액정표시장치는 외부 비디오 구동부로부터 2화소 데이터들을 비순차적으로 입력받아 상기 2화소 데이터들을 복수개의 그룹으로 분할하여 서로 다른 시점에 교번되게 출력시키는 소스 스타트 펄스 발생부와; 소스 스타트 펄스 발생부와 액정패널에 연결되며, 상기 소스 스타트 발생부에 의해 출력되는 데이터에 대응하여 액정패널을 구동하는 n개의 데이터 드라이버 집적회로들을 포함하는 데이터 드라이버와; 소스 스타트 발생부와 데이터 드라이버에 연결되며, 외부로부터 입력되는 데이터클럭을 입력받아 상기 그룹의 수에 대응하는 분주비로 분주하여 제1 데이터클럭을 생성하고, 상기 제1 데이터클럭의 각 주기의 상승에지에서 2화소 데이터들을 각각 상기 데이터 드라이버로 출력시킴과 아울러 상기 제1 데이터클럭과 위상이 반대인 제2 데이터클럭을 생성하고, 상기 제2 데이터클럭의 각 주기의 상승에지에서 2화소 데이터를 각각 데이터 드라이버로 출력시키는 타이밍컨트롤러를 구비한다.

Description

액정표시장치 및 그 구동방법{Liquid Crystal Display and Driving Method Thereof}
본 발명은 액정표시장치의 구동방법에 관한 것으로, 특히 데이터 처리를 디지털 비디오 카드로부터 인가되는 데이터 인가순서를 제어함으로써 타이밍 컨트롤러에서의 라인 메모리를 제거함과 아울러 소비전력을 저감하도록 한 액정표시장치의 구동방법에 관한 것이다.
일반적으로 액정표시장치는 화소 수에 대응하는 고유의 해상도를 가지고 있으며, 액정표시장치의 크기가 커질수록 그 해상도는 높아진다. 또한 고품질의 화상을 디스플레이하기 위해서, 액정표시장치의 메이커들은 동일사이즈의 액정표시장치 간에도 액정패널 내의 화소 집적률을 높여서 해상도를 달리하고 있다.
액정표시장치에서, XGA급 데이터에 따른 데이터클럭(DLCK)은 리플레쉬 레이트(Refresh Rate) 60Hz를 기준으로 65MHz이다. 즉, 비디오 카드를 구비하는 시스템에서 액정표시장치로 전송되는 데이터클럭(DLCK)의 주파수는 XGA 해상도에서 65MHz이며, SXGA 해상도에서 108MHz이고, UXGA 해상도에서 160MHz이다.
상술한 액정표시장치에서, 데이터를 액정패널로 인가하는 구동 드라이버 집적회로들의 허용 입력 데이터클럭의 주파수는 대략 45MHz∼60MHz이다. 따라서 최근의 액정표시장치는 높은 데이터클럭의 주파수를 줄이고자, 입력 및 출력되는 데이터들을 병렬로 분할하고, 다수의 전송라인을 통해서 동시에 데이터를 전송시켜구동 드라이버 집적회로들의 구동 주파수를 줄였다.
도 1은 일반적인 액정표시장치의 블럭 구성도로서, XGA급 해상도의 액정표시장치를 도시하고 있다. 최근에는 액정표시장치의 구동클럭의 주파수를 줄이기 위해, 일례로 시스템으로부터 인터페이스를 통해 먼저 기수 및 우수 화소데이터로 분할된 2화소분의 데이터를 동시에 입력받으며, 이때의 데이터클럭(DLCK)의 주파수는 원래 영상신호의 데이터클럭 주파수인 65MHz보다 낮은 32.5MHz이다.
도 1을 참조하면, 타이밍 컨트롤러(10)는 입력되는 기수 및 우수 데이터(Odd Data, Even Data)와 데이터클럭을 입력받아 상기 데이터클럭에 동기하여 기수 및 우수 데이터(Odd Data, Even Data)를 n개의 데이터 구동집적회로(D1∼Dn)를 포함하는 데이터 드라이버(12)에 공급한다. 이후 데이터 드라이버(12)는 입력되는 데이터를 m개의 게이트 구동집적회로(G1 내지 Gm)를 포함하는 게이트 드라이버(14)와 더불어 액정패널(16)을 구동하여 화상을 표시한다. 데이터 구동집적회로(D1∼Dn)는 타이밍 컨트롤러(10)로부터 소스 샘플링 클럭를 입력받아 데이터를 래치한다.
도 2는 데이터클럭(DLCK) 주파수의 분주개념을 보여주는 타이밍도이다.
도 2에서 원래의 1화소씩의 데이터(b)는 데이터클럭(DLCK1 : a)에 동기하여 출력된다. 이후 시스템 또는 액정표시장치에서 데이터(b)를 래치하여 기수 데이터(Odd Data : d) 및 우수 데이터(Even Data : e)를 2분주된 데이터클럭(DLCK2 : c)에 동기시켜 동시에 출력시킨다. 이러한 구동방법을 2화소씩의 데이터(d,e)가 동시에 출력된다하여 "2포트(port) 구동방법" 또는 "6버스 구동방법"이라 한다.
그러나 상술한 종래의 액정표시장치 및 구동방법은 액정표시장치 내의 구동주파수를 감소시킬 수 있었지만 데이터출력이 증가함에 따라 동시에 출력되는 데이터량이 많아졌다. 일례로 8비트 데이터를 사용하는 액정표시장치에 있어서, 2포트 구동방법의 경우에는 타이밍 컨트롤러(10)로부터 동시에 48비트라인(48bit line=2port×3(R,G,B)×8bit)을 통해 데이터가 출력된다. 이때 데이터와 데이터간의 전환과정(HIGH →LOW)에서 타이밍 컨트롤러(10) 내에 과도전류가 발생하게 된다.
최근에는 고품질의 화상을 표시하기 위하여 동일 크기의 액정표시장치 내에서도 고해상도의 화상을 표시할 수 있는 고해상도 액정표시장치가 요구되어지고 있다. 일례로 고해상도의 UXGA급 시스템에서 데이터클럭 주파수는 대략 160MHz이다. 상기 데이터클럭 주파수를 줄이기 위한 종래의 "2포트 구동방법"에 따른 도 1의 장치 및 방법은 데이터클럭을 약 80MHz로 줄일 수 있다. 그러나 상술한 데이터클럭은 일반적인 구동 드라이버 집적회로들의 허용 입력치보다 높아서, 고해상도에 따른 주파수 절감이 더 필요하다. 따라서 종래의 다른 장치 및 방법은 기수 및 우수 데이터로 구분되어 입력되는 데이터를 라인 메모리(18)를 사용하여 1라인씩 래치하고 패널영역의 분할에 따라 4화소 데이터씩 동시에 출력하였다. 이러한 구동방법을 4포트 구동방법이라고 한다.
도 3은 상술한 종래의 4포트 데이터 전송방법에 따른 동작 타이밍도이다.
도 3은 일례로 도 1에 도시된 바와 같이 액정패널(16)에 연결된 n개의 데이터 드라이버 집적회로를 좌,우 그룹으로 2분할 구동하는 것이다. 즉, 도 3의 b,c와 같이 입력되는 1 수평라인분의 데이터(Data1∼Data1024)를 래치하고, 다음 수평라인 데이터의 입력시에 도 3의 e,f,g,h와 같이 동시에 4화소 데이터를 동시에 출력한다. 따라서 입력되는 데이터클럭(DLCK : a)은 2분주된 소스 샘플링 클럭(SSC : d)과 같이 주파수가 1/2로 줄어든다. 즉, UXGA급 시스템에서 4포트 구동시 클럭주파수는 40MHz로 낮아지고, 데이터 클럭 주파수는 클럭주파수의 반인 20MHz가 된다.
상술한 종래의 구동방법에 따른 액정표시장치는 일례로 8비트 데이터를 사용하고 있다면, 상기 타이밍컨트롤러(10)의 출력데이터라인은 8(bit)×3(RGB)×2(Ev템/Odd)×2(좌우분할)=96 비트라인과 2개의 제어신호라인에 의해 50라인 이상의 출력 데이터라인이 필요하다. 또한 데이터 드라이버 집적회로를 좌,우 그룹으로 2분할하여 구동하기 위해서는 라인메모리(18)가 필요하게 된다.
이러한 결과로 타이밍 컨트롤러(10)로부터의 출력핀은 200개 가량 필요하게 되고, 이로 인해 인쇄회로기판(Printed Circuit Board)의 제작 구성이 복잡해지며 코스트가 올라가는 문제점이 있게 된다.
따라서, 본 발명의 목적은 디지털 비디오 카드에서 데이터 맵핑 순서를 비순차적으로 제어하여 인가함으로써 타이밍 컨트롤러 내의 라인 메모리를 제거하고 소비전력을 저감할 수 있는 액정표시장치의 구동방법을 제공함에 있다.
도 1은 일반적인 액정표시장치의 블럭구성도.
도 2는 도 1의 6버스 구동방식 액정표시장치의 입출력 타이밍도.
도 3은 종래의 4포트 데이터 전송방법에 따른 동작 타이밍도.
도 4는 본 발명의 실시 예에 따른 액정표시장치의 블럭구성도.
도 5는 도 4에 도시된 액정표시장치의 입출력 타이밍을 나타내는 도면.
도 6은 본 발명의 다른 실시 예에 따른 액정표시장치의 블럭구성도.
도 7은 도 6에 도시된 액정표시장치의 입출력 타이밍을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10,20 : 타이밍 컨트롤러 12,22 : 데이터 드라이버
14,24 : 게이트 드라이버 16,26 : 액정패널
18 : 라인메모리 28 : 디지털 비디오 카드
30 : 바이오스 제어부 32 : 신호 발생부
34 : LVDS/TMDS 인코딩부 36 : 소스 스타트 펄스 발생기
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 외부 비디오 구동부로부터 2화소 데이터들을 비순차적으로 입력받아 상기 2화소 데이터들을 복수개의 그룹으로 분할하여 서로 다른 시점에 교번되게 출력시키는 소스 스타트 펄스 발생부와, 상기 소스 스타트 펄스 발생부와 액정패널에 연결되며, 상기 소스 스타트 발생부에 의해 출력되는 데이터에 대응하여 액정패널을 구동하는 n개의 데이터 드라이버 집적회로들을 포함하는 데이터 드라이버와, 상기 소스 스타트 발생부와 데이터 드라이버에 연결되며, 외부로부터 입력되는 데이터클럭을 입력받아 상기 그룹의 수에 대응하는 분주비로 분주하여 제1 데이터클럭을 생성하고, 상기 제1 데이터클럭의 각 주기의 상승에지에서 2화소 데이터들을 각각 상기 데이터 드라이버로 출력시킴과 아울러 상기 제1 데이터클럭과 위상이 반대인 제2 데이터클럭을 생성하고, 상기 제2 데이터클럭의 각 주기의 상승에지에서 2화소 데이터를 각각 데이터 드라이버로 출력시키는 타이밍컨트롤러를 구비하는 것을 특징으로 한다.
본 발명에서의 복수개의 그룹은 액정패널의 좌우로 구분된 2개의 분할 영역에 표시되어질 데이터들로 각각 구성되는 제1 그룹과 제2 그룹으로 구성되는 것을 특징으로 한다.
본 발명에서의 복수개의 그룹이 액정패널에 연결된 구동회로에서 각각 기수번째 데이터 드라이버 집적회로들과 우수번째 데이터 드라이버 집적회로들에 입력되는 데이터들로 각각 구성되는 제1 그룹과 제2 그룹으로 구성되는 것을 특징으로 한다.
본 발명에서의 소스 스타트 펄스 발생부는 상기 제1 그룹과 제2 그룹이 서로교번되게 구동되도록 상기 2화소 데이터들이 각각의 그룹에 입력되는 시점에 발생하는 제1 소스 스타트 펄스와 제2 소스 스타트 펄스를 발생시키는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 구동방법은 외부 비디오 구동부로부터 비순차적으로 입력되는 데이터 및 데이터 클럭이 인터페이스를 통해 타이밍 컨트롤러로 보내어지는 단계와, 상기 타이밍 컨트롤러에서 데이터클럭을 두 개의 그룹에 대응하는 분주비로 분주하고 서로 위상이 다른 제1 및 제2 데이터 클럭을 생성하는 단계와, 상기 데이터들을 상기 타이밍 컨트롤러로부터 출력되어진 위상이 다른 두 개의 소스 스타트 펄스, 제1 및 제2 데이터클럭을 포함하는 제어신호들에 의해 두 개의 데이터 드라이버 집적회로군으로 구성된 데이터드라이버에 각각 인가하는 단계와, 상기 제1 및 제2 데이터클럭의 상승에지에 대응하여 비순차적으로 입력되는 데이터들을 상기 데이터드라이버로부터 순차적으로 각각 출력시키는 단계와, 상기 출력되는 데이터들을 1라인단위로 래치하고 래치된 데이터들에 대응하여 액정패널을 구동하는 표시단계를 포함하는 것을 특징으로 한다.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도 4 내지 도 7을 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정표시장치의 블럭 구성도를 도시한 것이다.
도 4를 참조하면, 액정표시장치는 디지털 비디오 데이터로 변환하기 위한 디지털 비디오 카드(28)와, 액정패널(26)의 데이터라인들(DL)에 비디오 데이터를 공급하기 위한 데이터 드라이버(22)와, 액정패널(26)의 게이트라인들(GL)을 순차적으로 구동하기 위한 게이트 드라이버(24)와, 데이터 드라이버(22)와 게이트 드라이버(24)를 제어하기 위한 타이밍 컨트롤러(20)를 구비한다. 이 때 도 4에 도시된 데이터 드라이버(22)는 데이터 드라이버 집적회로를 10개 사용한 경우이다.
또한 타이밍 컨트롤러(20) 내에는 상기 데이터 드라이버(22)에 의한 2분할 구동을 위해 두개의 소스 스타트 펄스(Source Start Pulse)를 순차적으로 인가하게 하는 소스 스타트 펄스 발생부(36)를 구비한다.
디지털 비디오 카드(28)는 아날로그 입력 영상신호를 디지털 영상신호로 변환하고 영상신호에 포함된 동기신호를 검출하며, 신호를 배열하여 발생시키는 바이오스 제어부(30) 및 신호 발생부(32)와, 발생된 데이터를 Low Voltage Differential Signal/Transition Minimized Differential Signal(이하, "LVDS/TMDS"라 함) 형태로 변환하기 위한 LVDS 및 TMDS 인코딩부(34)를 구비한다.
바이오스 제어부(30)는 입력 영상신호 데이터의 순서를 배열하는데, 종래 기술에서는 데이터의 배열순서가 순차적으로 배치되도록 한다. 예를 들어, 제1 데이터 드라이버 집적회로군(D1∼D5)에 들어갈 데이터와 제2 데이터 드라이버 집적회로군(D6∼D10)에 들어갈 데이터들이 동시에 순차적으로 배치되도록 된다.
그러나 본 발명에서는 바이오스 제어부(30)에서 타이밍 컨트롤러(20)를 통하여 바로 2분할된 데이터 드라이버(22)가 비순차적으로 구동하도록 데이터들이 배열된다. 예를 들면, 제1 데이터 드라이버 집적회로군(D1∼D5)에 들어갈 데이터와 제2 데이터 드라이버 집적회로군(D6∼D10)에 들어갈 데이터들이 교번되게 배치되도록 바이오스 제어부(30)에서 제어하게 된다.
신호발생부(32)는 배열된 영상신호의 출력을 제어하는 역할을 한다.
LVDS/TMDS 인코딩부(34)는 인가된 영상신호를 인터페이스를 통해 타이밍 컨트롤러(20)가 입력하기 위한 신호로 변환하는 역할을 하며, 이 변환된 신호는 인터페이스를 통해 타이밍 컨트롤러(20)로 입력되게 된다.
타이밍 컨트롤러(20)는 비순차적으로 믹싱(Mixing)되어 입력된 기수 및 우수 데이터(Odd Data, Even Data)와 데이터클럭을 입력받아 상기 기수 및 우수 데이터를 상기 데이터클럭에 동기하여 제1 및 제2 데이터 드라이버 집적회로군(D1∼D5,D6∼D10)으로 구성된 데이터 드라이버(22)로 공급한다. 이후 데이터 드라이버(22)는 입력되는 데이터를 m개의 게이트 드라이버 집적회로(G1∼Gm)를 포함하는 게이트 드라이버(24)와 더불어 액정패널(26)을 구동하여 화상을 표시한다. 또한 데이터 드라이버(22)는 타이밍 컨트롤러(20)로부터 인가되는 제1 및 제2 소스 스타트 클럭과 제1 및 제2 소스 샘플링 클럭를 입력받아 2개의 데이터 드라이버 집적회로군(D1∼D5,D6∼D10)에 기수 및 우수 화소데이터로 분할된 2화소분의 데이터를 인가한다.
위에서와 같이 제1 및 제2 데이터 드라이버 집적회로군(D1∼D5,D6∼D10)을 서로 다른 시점에 분할 구동하기 위해서 타이밍 컨트롤러(20) 내부에 각 분할된 데이터 드라이버 집적회로들(D1∼D10)을 구분하여 구동하기 위한 소스 스타트 펄스발생부(36)를 구비한다.
소스 스타트 펄스 발생기(36)는 디지털 비디오 카드(28)로부터 인터페이스를 통해 입력된 기수 및 우수 화소데이터로 분할된 비순차적인 2화소분의 데이터들을 10개의 데이터드라이버 집적회로(D1∼D10)의 좌,우 그룹에 2분할 인가시키고 각 데이터들이 중첩 인가되지 않도록 2개의 소스 스타트 펄스를 다른 시간에 입력되도록 한다.
게이트 드라이버(24)는 타이밍 컨트롤러(20)로부터 입력되는 게이트 스타트 펄스(Gsp)에 응답하여 순차적으로 스캔펄스를 발생하는 쉬프트 레지스터(도시하지 않음)와, 스캔펄스의 전압을 액정셀의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터(도시하지 않음) 등으로 구성된다. 이 게이트 드라이버(24)로부터 입력되는 스캔펄스에 응답하여 TFT에 의해 데이터라인(DL) 상의 비디오 데이터가 액정셀(Clc)의 화소전극에 공급된다.
데이터 드라이버(22)에는 타이밍 컨트롤러(20)로부터 적색(R), 녹색(G) 및 청색(B)의 디지털 비디오 데이터와 함께 도트클럭(Dclk)이 입력된다. 이 데이터 드라이버(22)는 도트클럭(Dclk)에 동기하여 적색(R), 녹색(G) 및 청색(B)의 디지털 비디오 데이터를 래치한 후에, 래치된 데이터를 감마전압(Vγ)에 따라 보정하게 된다. 그리고 데이터 드라이버(22)는 감마전압(Vγ)에 의해 디지털 비디오 데이터를 아날로그 화소전압신호로 변환하여 1 라인분씩 데이터라인(DL)에 공급하게 된다.
도 5는 도 4에 도시된 구동장치에 따른 동작 타이밍도를 도시한 것이다.
도 5를 참조하면, 타이밍 컨트롤러(20)는 디지털 비디오 카드(28)로부터 인터페이스를 통해 입력된 b의 믹싱된 첫번째 기수 및 우수 데이터로 분할된 2화소분의 데이터를 제1 소스 스타트 펄스(SSP1) 및 제1 소스 샘플링 클럭(SSC1)의 상승 에지에 동기하여 제1 데이터 드라이버 집적회로군(D1∼D5)으로 출력시키고, 두번째 기수 및 우수 데이터로 분할된 2화소분의 데이터를 제2 소스 스타트 펄스(SSP2) 및 제2 소스 샘플링 클럭(SSC2)의 상승 에지에 동기하여 제2 데이터 드라이버 집적회로군(D6∼D10)으로 출력시킨다. 즉, 믹싱된 첫번째 및 두번째 기수 및 우수 데이터로 분할된 2화소분의 데이터는 교번되게 제1 및 제2 소스 샘플링 클럭의 상승 에지에 동기하여 서로 1/2 주기 차이의 타이밍으로 출력된다. 또한 디지털 비디오 카드(28)로부터 입력되는 데이터 클럭(DLCK)은 상기 소스 샘플링 클럭과 동기되게 인가된다.
이때 입력되는 데이터 클럭의 상승에지에서는 제1 데이터 드라이버 집적회로군(D1∼D5)에 입력되는 2화소분의 데이터와 동기되어 데이터를 출력시키게 되고, 데이터 클럭의 하강에지에는 제2 데이터 드라이버 집적회로군(D6∼D10)에 입력되는 2화소분의 데이터를 출력시키게 된다. 즉, 본 발명에 따른 액정표시장치는 데이터 클럭의 상승에지와 하강에지 모두에서 데이터를 출력시키는 더블 에지(Double Edge) 방식으로 구동되게 된다.
또한 믹싱된 첫번째와 두번째 기수 및 우수 데이터로 분할된 2화소분의 데이터는 순차적인 데이터 구성이 아닌 비순차적인 데이터 구성을 가진다.
즉, 첫번째 2화소 데이터(0,1)는 디지털 비디오 카드(28)로부터 입력되면 제1 소스 스타트 펄스(SSP1)와 제1 소스 샘플링 클럭(SSC1)의 상승 에지에 의해제1 데이터 드라이버 집적회로군(D1∼D5)으로 출력되고, 이어서 디지털 비디오 카드(28)로부터 비순차적으로 믹싱된 두번째 2화소 데이터(800,801)가 입력되면 제2 소스 스타트 펄스(SSP2)와 제2 소스 샘플링 클럭(SSC2)의 상승 에지에 의해 제2 데이터 드라이버 집적회로군(D6∼D10)으로 출력된다.
그 다음 세번째 2화소 데이터(2,3)는 제1 소스 샘플링 클럭(SSC1)의 상승 에지에 의해 제1 데이터 드라이버 집적회로군(D1∼D5)으로 출력되고, 이어서 네번째 2화소 데이터(802,803)는 제2 소스 샘플링 클럭(SSC2)의 상승 에지에 의해 제2 데이터 드라이버 집적회로군(D6∼D10)으로 출력된다.
상기와 같은 과정을 반복하면, 라인메모리에서 데이터를 지연시켜 분할구동시키지 않고도 바로 좌,우 분할된 데이터 드라이버 집적회로(D1∼D5,D6∼D10)에 순차적으로 데이터를 출력시킬 수 있게 된다.
도 6은 본 발명의 다른 실시 예에 따른 액정표시장치의 블럭 구성도를 도시한 것이고, 도 4와 중복되는 번호는 동일한 구성의 장치인 것이다. 도 7은 도 6에 도시된 구동장치에 따른 동작 타이밍도를 도시한 것이다.
도 6 및 도7을 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치는 도 4에 도시된 블럭 구성도에서와는 달리 데이터 드라이버 내에 포함된 데이터 드라이버 집적회로군의 분류 방법이 상이함을 알 수 있다.
즉, 데이터 드라이버(40)는 기수번째 데이터 드라이버 집적회로군(D1,D3,…)과 우수번째 데이터 드라이버 집적회로군(D2,D4,…)으로 구분되어 구동된다.
타이밍 컨트롤러(20)는 디지털 비디오 카드(28)로부터 인터페이스를 통해 입력된 믹싱된 첫번째 기수 및 우수 데이터를 제1 소스 스타트 펄스(SSP1) 및 제1 소스 샘플링 클럭(SSC1)의 상승 에지에 동기하여 기수번째 데이터 드라이버 집적회로군(D1,D3,…)으로 출력시키고, 두번째 기수 및 우수 데이터를 제2 소스 스타트 펄스(SSP2) 및 제2 소스 샘플링 클럭(SSC2)의 상승 에지에 동기하여 우수번째 데이터 드라이버 집적회로군(D2,D4,…)으로 출력시킨다. 즉, 믹싱된 첫번째 및 두번째 기수 및 우수 데이터는 교번하여 제1 및 제2 소스 샘플링 클럭(SSC1,SSC2)의 상승에지에 동기하여 서로 1/2 주기 차이의 타이밍으로 출력된다.
이로써, 첫번째 2화소 데이터(0,1)가 디지털 비디오 카드(28)로부터 입력되면 제1 소스 스타트 펄스(SSP1)와 제1 소스 샘플링 클럭(SSC1)의 상승 에지에 의해 기수번째 데이터 드라이버 집적회로군(D1,D3,…)으로 순차적으로 출력되고, 이어서 디지털 비디오 카드(28)로부터 비순차적으로 믹싱된 두번째 2화소 데이터(160,161)가 입력되면 제2 소스 스타트 펄스(SSP2)와 제2 소스 샘플링 클럭(SSC2)의 하강 에지에 의해 우수번째 데이터 드라이버 집적회로군(D2,D4,…)으로 순차적으로 출력된다.
그 다음 세번째 2화소 데이터(2,3)가 제1 소스 샘플링 클럭(SSC1)의 상승 에지에 의해 기수번째 데이터 드라이버 집적회로군(D1,D3,…)으로 출력되고, 이어서 네번째 2화소 데이터(162,163)가 제2 소스 샘플링 클럭(SSC2)의 상승 에지에 의해 우수번째 데이터 드라이버 집적회로군(D2,D4,…)으로 출력된다.
상기와 같은 과정을 반복하면, 타이밍 컨트롤러(40) 내부에서 라인메모리에서 데이터를 지연시키지 않고도 바로 데이터 드라이버로 데이터를 출력시킬 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 디지털 비디오 카드로부터 입력되는 데이터를 믹싱된 상태로 입력되게 하여 타이밍 컨트롤러 내에 라인메모리를 사용하지 않고도 좌우분할의 4 포트 데이터 처리가 가능함과 아울러 소비전력을 저감시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

  1. 외부 비디오 구동부로부터 2화소 데이터들을 비순차적으로 입력받아 상기 2화소 데이터들을 복수개의 그룹으로 분할하여 서로 다른 시점에 교번되게 출력시키는 소스 스타트 펄스 발생부와,
    상기 소스 스타트 펄스 발생부와 액정패널에 연결되며, 상기 소스 스타트 발생부에 의해 출력되는 데이터에 대응하여 액정패널을 구동하는 n개의 데이터 드라이버 집적회로들을 포함하는 데이터 드라이버와,
    상기 소스 스타트 발생부와 데이터 드라이버에 연결되며, 외부로부터 입력되는 데이터클럭을 입력받아 상기 그룹의 수에 대응하는 분주비로 분주하여 제1 데이터클럭을 생성하고, 상기 제1 데이터클럭의 각 주기의 상승에지에서 2화소 데이터들을 각각 상기 데이터 드라이버로 출력시킴과 아울러 상기 제1 데이터클럭과 위상이 반대인 제2 데이터클럭을 생성하고, 상기 제2 데이터클럭의 각 주기의 상승에지에서 2화소 데이터를 각각 데이터 드라이버로 출력시키는 타이밍컨트롤러를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 복수개의 그룹은 액정패널의 좌우로 구분된 2개의 분할 영역에 표시되어질 데이터들로 각각 구성되는 제1 그룹과 제2 그룹으로 구성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 복수개의 그룹은 액정패널에 연결된 구동회로에서 각각 기수번째 데이터 드라이버 집적회로들과 우수번째 데이터 드라이버 집적회로들에 입력되는 데이터들로 각각 구성되는 제1 그룹과 제2 그룹으로 구성되는 것을 특징으로 하는 액정표시장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 소스 스타트 펄스 발생부는 상기 제1 그룹과 제2 그룹이 서로 교번되게 구동되도록 상기 2화소 데이터들이 각각의 그룹에 입력되는 시점에 발생하는 제1 소스 스타트 펄스와 제2 소스 스타트 펄스를 발생시키는 것을 특징으로 하는 액정표시장치.
  5. 외부 비디오 구동부로부터 비순차적으로 입력되는 데이터 및 데이터 클럭이 타이밍 컨트롤러로 보내어지는 단계와,
    상기 타이밍 컨트롤러에서 데이터클럭을 두 개의 그룹에 대응하는 분주비로 분주하고 서로 위상이 다른 제1 및 제2 데이터 클럭을 생성하는 단계와,
    상기 데이터들을 상기 타이밍 컨트롤러로부터 출력되어진 위상이 다른 두 개의 소스 스타트 펄스, 제1 및 제2 데이터클럭을 포함하는 제어신호들에 의해 두 개의 데이터 드라이버 집적회로군으로 구성된 데이터드라이버에 각각 인가하는 단계와,
    상기 제1 및 제2 데이터클럭의 상승에지에 대응하여 비순차적으로 입력되는 데이터들을 상기 데이터드라이버로부터 순차적으로 각각 출력시키는 단계와,
    상기 출력되는 데이터들을 1라인단위로 래치하고 래치된 데이터들에 대응하여 액정패널을 구동하는 표시단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  6. 제 5 항에 있어서,
    상기 입력되는 데이터들은 상기 액정패널이 좌,우측으로 분할되게 구동되도록 구성된 상기 두 개의 데이터 드라이버 집적회로군에 입력되어 각각 교번되게 출력되는 것을 특징으로 하는 액정표시장치의 구동방법.
  7. 제 5 항에 있어서,
    상기 입력되는 데이터들은 기수번째 및 우수번째 데이터 드라이버 집적회로군으로 구성된 데이터 드라이버에 입력되어 각각 교번되게 출력되는 것을 특징으로 하는 액정표시장치의 구동방법.
KR10-2001-0085228A 2001-12-26 2001-12-26 액정표시장치 및 그 구동방법 KR100415620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0085228A KR100415620B1 (ko) 2001-12-26 2001-12-26 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0085228A KR100415620B1 (ko) 2001-12-26 2001-12-26 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20030054815A KR20030054815A (ko) 2003-07-02
KR100415620B1 true KR100415620B1 (ko) 2004-01-24

Family

ID=32213537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0085228A KR100415620B1 (ko) 2001-12-26 2001-12-26 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100415620B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431625B1 (ko) * 1996-12-31 2004-10-08 삼성전자주식회사 액정표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04281429A (ja) * 1991-03-11 1992-10-07 Sanyo Electric Co Ltd 液晶表示装置
JPH06102837A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 液晶表示装置の駆動回路
JPH06274132A (ja) * 1993-03-23 1994-09-30 Sanyo Electric Co Ltd 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04281429A (ja) * 1991-03-11 1992-10-07 Sanyo Electric Co Ltd 液晶表示装置
JPH06102837A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 液晶表示装置の駆動回路
JPH06274132A (ja) * 1993-03-23 1994-09-30 Sanyo Electric Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR20030054815A (ko) 2003-07-02

Similar Documents

Publication Publication Date Title
KR100859666B1 (ko) 액정표시장치의 구동장치 및 구동방법
US6922189B2 (en) Image-signal driving circuit eliminating the need to change order of inputting image data to source driver
US7518600B2 (en) Connector and apparatus of driving liquid crystal display using the same
KR101258900B1 (ko) 액정표시장치 및 데이터 구동회로
US8031154B2 (en) Display device
US20040104880A1 (en) Apparatus and method data-driving for liquid crystal display device
US20060193002A1 (en) Drive circuit chip and display device
JP2002202760A (ja) 液晶表示装置の駆動方法及び駆動回路
KR20100070205A (ko) 액정표시장치
US20040104872A1 (en) Apparatus and method data-driving for liquid crystal display device
US8803778B2 (en) Liquid crystal display device capable of reducing number of output channels of data driving circuit
KR101696458B1 (ko) 액정표시장치
US7522147B2 (en) Source driver and data switching circuit thereof
KR101061631B1 (ko) 액정표시장치의 구동장치 및 방법
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR100415620B1 (ko) 액정표시장치 및 그 구동방법
KR100806898B1 (ko) 액정 표시 장치
JPH10268838A (ja) 液晶表示装置
KR20170025650A (ko) 액정 표시 장치 및 그 구동 방법
KR101629515B1 (ko) 액정표시장치
KR100363329B1 (ko) 소스 드라이브 아이씨의 개수가 감소된 액정 디스플레이모듈 및 소스 라인들을 구동하는 방법
KR100296640B1 (ko) 3색백라이트를구비한컬러액정표시장치및그의구동방법
EP4095840A1 (en) Light emitting display device and driving method of the same
KR100942838B1 (ko) 액정표시장치의 구동장치
KR100947774B1 (ko) 액정표시장치의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 16