CN104317542A - 一种内存变频的方法和系统 - Google Patents

Abstract

一种内存变频的方法和系统。本发明提供一种内存变频的方法，包括如下步骤：处理器在显示屏的消隐期内对内存进行变频，在内存变频所需的时间大于消隐期时间时，降低显示屏的消隐期内的显示数据传输时钟频率。从而解决了现有技术中当显示屏消隐期变短时内存变频仍然会显示异常的问题。

Description

一种内存变频的方法和系统

技术领域

本发明涉及内存变频领域，具体为涉及一种内存变频的方法和系统。

背景技术

内存(DDR)运行时对频率高低对功耗影响很大，为了使系统功耗做到最优，内存常常要按照实际带宽要求设置内存频率，即进行内存变频。

但由于LCD显示器的显示原理是需要定时对内存进行刷新，同时由于现在LCD的分辨率比较大，所以对内存的带宽要求比较高，因此如果在刷新过程中，由于内存变频使得数据终止，LCD就会出现显示异常。

目前的公开技术中提出了利用LCD显示器的消隐期进行内存变频，如公开号为103761152A的专利所述，便不会对LCD显示器的显示效果有影响。

但该方法仍有如下问题：在针对不同的屏幕的时候，即使采用了在消隐期进行内存变频的方法，还是会出现显示的异常，并且，随着电子产品屏幕分辨率越来越大，也使得上述问题越来越突出。

发明内容

本发明要解决的技术问题，在于提供一种内存变频的方法，解决在消隐期进行内存变频还存在显示异常的问题。

本发明是这样实现的：

一种内存变频的方法，其特征在于，包括如下步骤：在显示屏的消隐期内对内存进行变频，在内存变频所需的时间大于消隐期时间时，降低显示屏的消隐期内的显示数据传输时钟频率。

进一步地，还包括步骤：在内存变频结束后或显示屏消隐期结束后，恢复显示数据传输时钟频率至降低前的显示数据传输时钟频率。

进一步地，所述降低显示屏的消隐期内的显示数据传输时钟频率具体包括如下步骤：根据内存变频所需的时间，计算降低后的显示数据传输时钟频率，并降低显示数据传输时钟频率至计算出的显示数据传输时钟频率。

进一步地，在对内存进行变频前，进行预处理操作。

进一步地，所述预处理操作为暂停相关设备对内存的访问。

本发明还公开了一种内存变频的系统，包括处理器、内存和显示屏，其特征在于，所述处理器包括内存变频模块、计算模块、时钟频率调频模块；内存变频模块在显示屏的消隐期对内存进行变频，计算模块计算内存的所需变频时间和显示屏的消隐期时间；时钟频率调频模块用于当内存变频所需时间大于消隐期时间，降低显示屏的消隐期内的显示数据传输时钟频率。

进一步地，所述时钟频率调频模块还包括频率恢复子模块，频率恢复子模块用于在内存变频结束后或显示屏消隐期结束后，恢复显示数据传输时钟频率至降低前的显示数据传输时钟频率。

进一步地，计算模块还用于根据内存变频所需的时间，计算降低后的显示数据传输时钟频率，时钟频率调频模块用于降低显示数据传输时钟频率至计算出的显示数据传输时钟频率。

进一步地，所述系统还包括预处理模块，预处理模块用于在内存进行变频前，进行预处理操作。

进一步地，预处理模块用于暂停相关设备对内存的访问。

相对于现有技术，上述技术方案的优点在于：通过改变显示数据传输时钟频率的方法，增大了消隐期的时间，给内存变频提供更多的时间，从而解决了变频时仍然会显示异常的问题。

附图说明

图1为本发明具体实施例的方法流程图；

图2为本发明在消隐期变频的时序示意图；

图3为本发明在消隐期结束时恢复DCLK的时序示意图；

图4为本发明在内存变频结束时恢复DCLK的时序示意图

图5为本发明具体实施例的模块连接图。

附图标记说明：

1、处理器；

11、计算模块；

12、内存模块；

13、时钟频率调频模块；

131、频率恢复子模块；

14、预处理模块；

2、内存；

3、显示屏。

具体实施方式

为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。

请参阅图1，本实施例公开了一种内存变频的方法，可以应用于处理器上，用于解决在内存变频出现的显示异常的问题。其中，处理器可以为CPU、MCU等具有处理功能的器件；显示屏可以为LCD、LED、CRT等多种显示屏；内存可以为SDRAM、DDR SDRAM、RDRAM等。

本方法包括如下步骤：处理器在显示屏的消隐期对内存进行变频，消隐期是指显示屏准备开始显示另一幅画面或区域所需要的时间，变频即改变内存的频率，如降低内存频率，以达到降低带宽、减少功耗的目的，或者如提高内存频率，以达到提高内存存储效率的目的。在显示屏的消隐期进行变频，此时显示器并没有更新显示画面，尽可能地减少了内存变频时对显示画面的影响。而后在内存变频所需的时间大于消隐期时间时，降低显示屏的消隐期内的显示数据传输时钟频率。其中，在内存变频所需的变频时间大于消隐期时间时的这一情况可以由处理器进行判断得到。在某些实施例中，也可以是人为根据实际的显示屏、内存的参数，进行预先判断，然后把这一情况预先设定好，在要进行内存变频时，即降低显示屏的消隐期内的显示数据传输时钟频率。实际情况中，内存变频所需的时间并不是一个固定值。有时内存变频所需的时间会大于原来的消隐期时间，有时内存变频所需的时间会小于原来的消隐期时间。某些情况下，为了简化，会根据内存变频所需的最大时间，计算降低后显示屏的消隐期内的显示数据传输时钟频率。而后每次内存变频时，都降低显示屏的消隐期内的显示数据传输时钟频率到这个频率。

如图1所示，上述中使用处理器进行“内存变频所需的变频时间大于消隐期时间”情况的判断具体的步骤可以是：处理器进行步骤S102判断内存变频所需时间是否大于显示屏的消隐时间。在某些实施例中，如图2所示情况：最上方的方波代表着一束显示数据传输时钟频率脉冲，同时起到时间轴标志的作用，第二行的方波代表显示屏消隐期时间，最末行方波代表着内存变频所需时间，图2表示的当处理器判断内存变频所需时间大于消隐期时间的情况时，则执行步骤S104降低显示屏的消隐期内的显示数据传输时钟频率，使得消隐期结束时的时间点要比变频结束的时间点晚。若判断为否，即内存变频所需时间小于或等于显示屏的消隐时间，则进行S108内存开始变频，随后进行S109内存变频结束完成内存变频操作。通过显示屏消隐期的延长，内存变频在消隐期内有充足时间，在消隐期内完成变频，内存变频不会影响消隐期外的显示，则不造成显示异常。

消隐期时间大于变频时间的判断可以由一个单独的判断模块进行实现，判断模块判断后把结果发给处理器，或者在某实施例处理器可以自行计算消隐期时间和内存变频时间。在某些具体的实施例中，处理器在步骤S102判断内存所需时间是否大于显示屏的消隐时间前，执行步骤S101，计算内存的所需变频时间和显示屏的消隐期时间，对消隐期时间的计算可以采用如下的方式。以显示屏为LCD对显示屏的消隐期时间进行说明——发明人在对解决显示屏显示异常时发现如下情况：LCD需要逐行对数据进行刷新，以高清分辨率为x(列)*y(行)的LCD为例，其一帧的场消隐行数为n，每一行的前后消隐数为m，正常标准是一秒钟60帧，一帧需要的时间为f＝1/60＝16.7ms。一行扫描显示或消隐需要的时间为h＝f/(y+n)，由于n小于y很多，所以y越大，一行扫描显示需要的时间越小，而一帧的前后消隐时间为n*h；所以行数越大，前后消隐时间也越小。

以720p的LCD为例，即1152列，720行的显示屏，一帧的场消隐行数为10，一行扫描消隐需要的时间h＝f/(y+n)＝16.7/(720+10)＝0.0228ms，则720P的LCD的总的消隐时间为10h＝0.228ms。以1600p的LCD为例，即1600行的显示器，一帧的场消隐行数为10，则总的消隐时间为10*16.7/(1600+10)＝0.1035ms。即随着LCD屏分辨率越来越大，留给内存变频窗口时间越来越小。

LCD控制器要以一定的时钟频率向LCD屏输出数据，这个频率称为显示数据传输时钟频率，或称为DCLK，通过下面计算得到：(x+m)*(y+n)*fps。fps为一秒钟显示的帧数，一般为60。

2560列1600行(即1600p，一帧的场消隐行数n＝10，每一行的前后消隐数m＝100)的屏对应的DCLK为：(2560+100)*(1600+10)*60＝257M。

时钟频率越慢，消隐期所需要的实际时间便越长。则扩张变频的时间的方法可以通过在消隐时对DCLK进行分频实现。分频可以降低显示数据传输时钟频率，在另一些具体的实施例中，也可以改变时钟源的设置降低频率。

具体的，系统在检测到消隐期到来时，对DCLK进行分频，使得时钟变慢，以上面的1600p为例，如果对DCLK进行2分频，从257M变为128.5M，即所述第一显示数据传输频率为257M，第二显示数据传输时钟频率为128.5M，则消隐窗口时间从0.1035ms变为0.207ms，如果进行4分频，即第二显示数据传输时钟频率为64.25M，则消隐时间变为0.414ms。

降低显示数据传输时钟频率可以延长消隐期，但是显示数据传输时钟频率如果在消隐期结束时仍处于降频状态依然会影响正常显示，因此方法还包括步骤S107：在内存变频结束后或显示屏消隐期结束后，处理器恢复显示数据传输时钟频率至降低前的显示数据传输时钟频率。具体的，执行步骤S104将显示数据传输时钟频率降低，如图3所示，在一个时钟频率序列中，在显示屏消隐期开始时执行降低显示数据传输时钟频率操作，当下一个脉冲的上升沿出现的时候后，时钟频率的降低消隐期将被延长，再执行S105即内存开始变频，然后S106内存变频结束。之后当消隐期结束之时，进行步骤S107恢复显示数据传输时钟频率至降低前的显示数据传输时钟频率操作，则当显示数据传输时钟频率下一个脉冲的上升沿时刻，DCLK将被恢复，避免消隐期结束时DCLK仍然处于降频状态而导致显示异常，使得显示屏可以正常进行显示。

恢复显示数据传输时钟频率的时机可以如上述在消隐期结束时进行。在某些实施例中，也可以在内存变频结束时就进行恢复操作。如图4所示，显示屏消隐期开始时，执行降低DCLK频率操作，在显示屏消隐期内进行内存变频，当内存变频结束时，消隐期时间并未结束，此时即可进行恢复DCLK频率操作。提前进行恢复显示数据传输时钟频率操作能进一步节省显示屏消隐期的时间，例如当窗口时间从0.1035ms变为0.207ms，如果内存变频在0.15ms时完成，此时执行DCLK恢复操作，那么实际的延时只有0.075ms，而不是0.1035ms，节省了消隐期的时间。

处理器确定降低后的显示数据传输时钟频率可以通过读取预设的显示数据传输时钟频率，如厂家可以将正常的显示数据传输时钟频率和一个预设的降低后的显示数据传输时钟频率值预存于处理器连接的存储单元中。在某些实施例中，处理器确定降低后的显示数据传输时钟频率可以通过如下方式进行，即步骤S103：处理器根据内存变频所需的时间，计算降低后的显示数据传输时钟频率，并将显示数据传输时钟频率设置为计算出的显示数据传输时钟频率。具体的，不同分辨率的LCD屏的消隐期时长等于前后行消隐数m与一行需要的消隐时间h的乘积，可通过公式m*h＝m*f/(y+n)得出。当处理器判断内存变频时间为消隐期时长的一至二倍时，计算出的显示数据传输时钟频率为二分频；当处理器判断内存变频时间为消隐期时长的二至四倍时，计算出的显示数据传输时钟频率为四分频；以至八分频，十六分频的适用范围也可进一步推出，不再赘述。由于消隐期过长还是会影响正常显示，因此使用合适的显示数据传输时钟频率尤为重要，这样可以节省了消隐期的时间，避免消隐期过长影响显示或消隐期过短导致内存变频显示异常。

在某些实施例中，本方法包括如下步骤：处理器在显示屏消隐开始前，进行预处理操作，而在显示屏消隐结束前，完成内存变频。预处理操作包括关闭中断等操作。如果处理器为多个核心，则预处理操作还包括保留一个核心进行内存变频，暂停其他核心。在某些实施例中，所述的预处理操作还包括上述处理器读取预设的降频后的内存频率信息和内存变频所需时间，通过直接读取内存变频所需时间则在处理器在步骤S102前无需进行冗余的计算，避免变频过程的异常。

为了避免出现内存变频过程中相关设备的存取的异常的情况，进一步的，在某些实施例中，预处理操作还可以为暂停相关设备对内存的访问。通过暂停相关设备的访问，避免变频时相关设备读取失败的情况。

以下实施例还公开了一种内存变频的系统，如图5所示；包括处理器1、内存2和显示屏3，所述处理器包括计算模块11、内存变频模块12、时钟频率调频模块13和预处理模块14；内存变频模块12在显示屏3的消隐期对内存进行变频；时钟频率调频模块13用于当内存变频所需时间大于消隐期时间时，降低显示屏的消隐期内的显示数据传输时钟频率。通过降低消隐期内的显示数据传输时钟频率，使得消隐期结束的时间点比内存变频结束时间来的晚。因此系统的优势在于解决了在消隐期进行内存变频还会存在显示异常的问题。

时钟频率调频模块还包括频率恢复子模块131，频率恢复子模块131用于在内存变频结束后或显示屏消隐期结束后，恢复显示数据传输时钟频率至降低前的显示数据传输时钟频率。通过时钟频率调频模块13和频率恢复子模块131达到了延长消隐期，并且能够及时恢复的效果，为内存变频在消隐期内及时变频提供了充足的时间。

计算模块12用于根据内存变频所需的时间，计算降低后的显示数据传输时钟频率，时钟频率调频模块13用于将显示数据传输时钟频率设置为计算出的显示数据传输时钟频率。计算合适的显示数据传输时钟频率，能够进一步节省消隐期的时间，避免消隐期过长影响显示或消隐期过短导致内存变频失败。

系统还包括预处理模块14，预处理模块14用于在显示屏消隐开始前，进行预处理操作，而后在显示屏消隐结束前，完成内存变频。预处理操作包括读取降频后内存的预设频率信息和内存变频所需时间，通过直接读取内存变频所需时间则对内存变频所需时间无需进行冗余的计算，避免内存变频过程的异常。则通过预处理模块14的处理有利于内存变频的正常进行。

进一步的，预处理模块14还用于在显示屏消隐开始后，暂停相关设备对内存的访问。通过暂停相关设备对内存的访问，避免相关设备的读取失败。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括……”或“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外，在本文中，“大于”、“小于”、“超过”等理解为不包括本数；“以上”、“以下”、“以内”等理解为包括本数。

本领域内的技术人员应明白，上述各实施例可提供为方法、装置、或计算机程序产品。这些实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。上述各实施例涉及的方法中的全部或部分步骤可以通过程序来指令相关的硬件来完成，所述的程序可以存储于计算机设备可读取的存储介质中，用于执行上述各实施例方法所述的全部或部分步骤。所述计算机设备，包括但不限于：个人计算机、服务器、通用计算机、专用计算机、网络设备、嵌入式设备、可编程设备、智能移动终端、智能家居设备、穿戴式智能设备、车载智能设备等；所述的存储介质，包括但不限于：RAM、ROM、磁碟、磁带、光盘、闪存、U盘、移动硬盘、存储卡、记忆棒、网络服务器存储、网络云存储等。

上述各实施例是参照根据实施例所述的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到计算机设备的处理器以产生一个机器，使得通过计算机设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机设备以特定方式工作的计算机设备可读存储器中，使得存储在该计算机设备可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机设备上，使得在计算机设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已经对上述各实施例进行了描述，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改，所以以上所述仅为本发明的实施例，并非因此限制本发明的专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围之内。

Claims (10)

1.一种内存变频的方法，其特征在于，包括如下步骤：在显示屏的消隐期内对内存进行变频，在内存变频所需的时间大于消隐期时间时，降低显示屏的消隐期内的显示数据传输时钟频率。

2.根据权利要求1所述的内存变频的方法，其特征在于，还包括步骤：在内存变频结束后或显示屏消隐期结束后，恢复显示数据传输时钟频率至降低前的显示数据传输时钟频率。

3.根据权利要求1所述的内存变频的方法，其特征在于，所述降低显示屏的消隐期内的显示数据传输时钟频率具体包括如下步骤：根据内存变频所需的时间，计算降低后的显示数据传输时钟频率，并降低显示数据传输时钟频率至计算出的显示数据传输时钟频率。

4.根据权利要求1所述的内存变频的方法，其特征在于，在对内存进行变频前进行预处理操作。

5.根据权利要求4所述的内存变频的方法，其特征在于，所述预处理操作为暂停相关设备对内存的访问。

6.一种内存变频的系统，包括处理器、内存和显示屏，其特征在于，所述处理器包括内存变频模块、时钟频率调频模块；内存变频模块用于在显示屏的消隐期对内存进行变频，时钟频率调频模块用于在判断得到内存变频所需的时间大于消隐期时间时，降低显示屏的消隐期内的显示数据传输时钟频率。

7.根据权利要求6所述的内存变频的系统，其特征在于，所述时钟频率调频模块还包括频率恢复子模块，频率恢复子模块用于在内存变频结束后或显示屏消隐期结束后，恢复显示数据传输时钟频率至降低前的显示数据传输时钟频率。

8.根据权利要求7所述的内存变频的系统，其特征在于，还包括计算模块；所述计算模块用于根据内存变频所需的时间，计算降低后的显示数据传输时钟频率，时钟频率调频模块用于降低显示数据传输时钟频率至计算出的显示数据传输时钟频率。

9.根据权利要求6所述的内存变频的系统，其特征在于，所述系统还包括预处理模块，预处理模块用于在内存进行变频前，进行预处理操作。

10.根据权利要求9所述的内存变频的系统，其特征在于，预处理模块用于暂停相关设备对内存的访问。