CN105425898A - 一种低功耗嵌入式系统 - Google Patents

Abstract

本发明实施例提供了一种低功耗嵌入式系统，包括：第一时钟单元、第二时钟单元、第三时钟单元、时钟切换单元和工作电路，其中，第一时钟单元，用于产生第一时钟信号；第二时钟单元，用于产生第二时钟信号；第三时钟单元，用于产生第三时钟信号；时钟切换单元，用于接收第一时钟信号、第二时钟信号和第三时钟信号，并从第一时钟信号、第二时钟信号和第三时钟信号中选择一个时钟信号作为目标时钟信号并输出；所述工作电路，用于基于所述时钟切换单元输出的当前目标时钟信号进行工作。逐渐将工作在低频状态的系统时钟频率调整提高到目标工作频率，避免了系统瞬间电流过冲的风险，有效保证了芯片的使用寿命。

Description

一种低功耗嵌入式系统

技术领域

本发明涉及电子信息技术领域，特别是涉及一种低功耗嵌入式系统。

背景技术

目前，嵌入式系统已被广泛应用于便携式和移动性较强的产品中，而这些产品往往靠有限的电池来供电，因此，在设计嵌入式系统时，如何降低功率消耗(Low-Power)，尽可能地延长系统的使用时间对本领域技术人员而言就变得非常重要。

目前的集成电路工艺主要有TTL和CMOS两大类，无论哪种工艺，电路中只要有电流通过，就会产生功耗。通常，集成电路的功耗分为静态功耗和动态功耗两部分；当电路的状态没有进行翻转(保持高电平或低电平)时，电路的功耗属于静态功耗，其大小等于电路的电压与流过的电流的乘积；动态功耗是电路翻转时产生的功耗，由于电路翻转时存在跳变沿，在电路的翻转瞬间，电流比较大，存在较大的动态功耗。由于目前大多数电路采用CMOS工艺，其静态功耗通常受到工艺影响较大，设计者很难在此做过多的工作，可以忽略。起主要作用的是考虑动态功耗，因此降低功耗，延长使用寿命，主要从降低动态功耗入手。

系统从初始启动状态进入正常工作状态的时候，如果系统中某些模块的工作频率过高，如果频率一下子从低频直接进入高频(如从1ˉ50Mhz直接进>500Mhz)，嵌入式系统的瞬间电路翻转会造成瞬间电流过大，严重时导致电流电压过冲，会对芯片造成物理上的损坏。

发明内容

为了解决现有嵌入式系统在工作频率从低频进入高频时瞬间电路翻转造成瞬间电流过大的问题，本发明实施例提供了一种低功耗嵌入式系统，所述系统包括：包括：第一时钟单元、第二时钟单元、第三时钟单元、时钟切换单元和工作电路，其中，

第一时钟单元，用于产生第一时钟信号；

第二时钟单元，用于产生第二时钟信号；

第三时钟单元，用于产生第三时钟信号；

时钟切换单元，用于接收第一时钟信号、第二时钟信号和第三时钟信号，并从第一时钟信号、第二时钟信号和第三时钟信号中选择一个时钟信号作为目标时钟信号并输出；

所述工作电路，用于基于所述时钟切换单元输出的当前目标时钟信号进行工作。

优选地，

所述第二时钟信号的频率是可调整的；

所述第三时钟信号的频率是可调整的；

所述时钟切换单元从第二时钟信号和第三时钟信号中选择频率较先前目标时钟信号的频率更高或更低的一个时钟信号作为当前目标时钟信号并输出，直到所述当前目标时钟信号的频率等于预设目标频率值；或者，在所述第一时钟信号的频率符合预设目标频率值时选择第一时钟信号作为当前目标时钟信号并输出，

所述工作电路的正常频率为所述预设目标频率值。

优选地，

所述第二时钟信号的最低频率为第二初始频率值，其能够以第二预定频率值为步长自第二初始频率值开始逐步累加；

所述第三时钟信号的最低频率为第三初始频率值，其能够以第三预定频率值为步长自第三初始频率值开始逐步累加；

在所述时钟切换单元选择第三时钟信号作为当前目标时钟信号后，调整所述第二时钟信号的频率使之大于第三时钟信号的当前频率，在所述时钟切换单元选择第二时钟信号作为当前目标时钟信号后，如果第三时钟信号的当前频率低于第二时钟信号的当前频率，则调整所述第三时钟信号的频率使之大于第二时钟信号的当前频率，直到第二时钟信号或第三时钟信号的频率等于预设目标频率值。

优选地，

所述第二时钟信号，还能够以第二预定频率值为步长自第二时钟信号当前频率值开始逐步递减；

所述第三时钟信号，还能够以第三预定频率值为步长自第三时钟信号当前频率值开始逐步递减；

在所述时钟切换单元选择第三时钟信号作为当前目标时钟信号后，调整所述第二时钟信号的频率使之小于第三时钟信号的当前频率，在所述时钟切换单元选择第二时钟信号作为当前目标时钟信号后，如果第三时钟信号的当前频率大于第二时钟信号的当前频率，则调整所述第三时钟信号的频率使之小于第二时钟信号的当前频率，直到第二时钟信号或第三时钟信号的频率等于预设目标频率值。

优选地，所述时钟切换单元包括：

第一时钟门控单元、第二时钟门控单元、第三时钟门控单元和多路选择单元，

第一时钟门控单元接收第一时钟信号和第一时钟门控信号，用于在第一时钟门控信号为导通时，使得所述第一时钟信号通过以输出所述第一时钟信号，在第一时钟门控信号为截止时，使得所述第一时钟信号不能通过所述第一时钟门控单元；

第二时钟门控单元接收第二时钟信号和第二时钟门控信号，用于在第二时钟门控信号为导通时，使得所述第二时钟信号通过以输出所述第二时钟信号，在第二时钟门控信号为截止时，使得所述第二时钟信号不能通过所述第二时钟门控单元；

第三时钟门控单元接收第三时钟信号和第三时钟门控信号，用于在第三时钟门控信号为导通时，使得所述第三时钟信号通过以输出所述第三时钟信号，在第三时钟门控信号为截止时，使得所述第三时钟信号不能通过所述第三时钟门控单元；

多路选择单元，其具有与第一时钟门控单元的输出端相连的第一输入端、与第二时钟门控单元的输出端相连的第二输入端、与第三时钟门控单元的输出端相连的第三输入端、与时钟选择信号相连的控制端，以及输出端，其输出端输出所述目标时钟信号，

所述时钟选择信号为第一工作状态时，将第一输入端与其输出端选通，所述时钟选择信号为第二工作状态时，将第二输入端与其输出端选通，所述时钟选择信号为第三工作状态时，将第三输入端与其输出端选通。

优选地，

所述第一时钟门控单元包括：第一组D触发器、第一门控子单元；所述第一组D触发器的接收端接收第一时钟信号和第一时钟门控信号，所述第一组D触发器的输出端连接到第一门控子单元的输入端，所述第一门控子单元的输出端连接到多路选择单元的第一输入端并输出第一时钟信号；

所述第二时钟门控单元包括：第二组D触发器、第二门控子单元；所述第二组D触发器的接收端接收第二时钟信号和第二时钟门控信号，所述第二组D触发器的输出端连接到第二门控子单元的输入端，所述第二门控子单元的输出端连接到多路选择单元的第二输入端并输出第二时钟信号；

所述第三时钟门控单元包括：第三组D触发器、第三门控子单元；所述第三组D触发器的接收端接收第三时钟信号和第三时钟门控信号，所述第三组D触发器的输出端连接到第三门控子单元的输入端，所述第三门控子单元的输出端连接到多路选择单元的第三输入端并输出第三时钟信号。

优选地，所述时钟切换单元的工作过程如下：

状态A，第一时钟门控信号为导通，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第一工作状态；

状态B，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第一等待状态；

状态C，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二初始状态；

状态D，第二时钟门控信号为导通，第一时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二工作状态；

状态E，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二等待状态；

状态F，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第三初始状态；

状态G，第三时钟门控信号为导通，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第三工作状态。

优选地，所述时钟切换单元还包括：

计数子单元，用于进行递增或递减计数；

所述时钟切换单元，还用于在所述时钟选择信号为第一等待状态、第二等待状态时，判断所述计数子单元是否达到阈值，若达到，则将时钟选择信号切换至下一状态。

本发明实施例至少包括以下优点：

本发明实施例采用逐次递进的方式，逐渐将工作在高频状态的模块的频率调整提高到其工作频率，避免了系统瞬间电流过冲的风险，有效保证了芯片的使用寿命

附图说明

图1是本发明实施例提供的一种低功耗嵌入式系统的结构框图；

图2是本发明实施例提供的一种时钟切换单元的结构示意图

图3是本发明实施例提供的一种低功耗嵌入式系统的电路结构图；

图4是基于本发明实施例提供的低功耗嵌入式系统实现时钟切频的工作状态流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图1，示出了本发明实施例提供的一种低功耗嵌入式系统的结构框图，所述系统具体可以包括：第一时钟单元110、第二时钟单元120、第三时钟单元130、时钟切换单元140和工作电路150，其中，

第一时钟单元110，用于产生第一时钟信号；

第二时钟单元120，用于产生第二时钟信号；

第三时钟单元130，用于产生第三时钟信号；

时钟切换单元140，用于接收第一时钟信号、第二时钟信号和第三时钟信号，并从第一时钟信号、第二时钟信号和第三时钟信号中选择一个时钟信号作为目标时钟信号并输出；

所述工作电路150，用于基于所述时钟切换单元140输出的当前目标时钟信号进行工作。

其中，所述第二时钟信号的频率是可调整的；所述第三时钟信号的频率是可调整的；所述时钟切换单元从第二时钟信号和第三时钟信号中选择频率较先前目标时钟信号的频率更高或更低的一个时钟信号作为当前目标时钟信号并输出，直到所述当前目标时钟信号的频率等于预设目标频率值；或者，在所述第一时钟信号的频率符合预设目标频率值时选择第一时钟信号作为当前目标时钟信号并输出，所述工作电路的正常频率为所述预设目标频率值。

进一步的，所述第二时钟信号的最低频率为第二初始频率值，其能够以第二预定频率值为步长自第二初始频率值开始逐步累加；所述第三时钟信号的最低频率为第三初始频率值，其能够以第三预定频率值为步长自第三初始频率值开始逐步累加；在所述时钟切换单元选择第三时钟信号作为当前目标时钟信号后，调整所述第二时钟信号的频率使之大于第三时钟信号的当前频率，在所述时钟切换单元选择第二时钟信号作为当前目标时钟信号后，如果第三时钟信号的当前频率低于第二时钟信号的当前频率，则调整所述第三时钟信号的频率使之大于第二时钟信号的当前频率，直到第二时钟信号或第三时钟信号的频率等于预设目标频率值。

需要说明的是，所述第二/三预定频率值可由本领域技术人员根据需要进行设定，本发明实施例对此不做限制。

在具体实现时，第一时钟单元是系统上电后最初的时钟，其通常为芯片外部的晶振输出的时钟。当系统上电后，首先，作为外部晶振的第一时钟单元产生第一时钟信号；所述第二时钟单元和第三时钟单元则可根据锁相环(PLL,Phase-LockedLoop)的参数设定输出生成第二初始频率值和第三初始频率值；然后，时钟切换单元按照第二/三预定频率值对第二时钟信号和第三时钟信号进行逐步累加对接收到的第一时钟信号、第二时钟信号和第三时钟信号进行调整，直到第二时钟信号或第三时钟信号的频率等于预设目标频率值。

为了使本领域技术人员更清楚地理解本发明实施例提供的低功耗嵌入式系统的工作工程，下面通过一个例子对该过程进行描述：

假设需要将系统的工作频率从外部晶振的25Mhz调整到500Mhz，第一时钟信号的第一初始频率值为25Mhz，第二时钟信号的第二初始频率值为50Mhz，第三时钟信号的第三初始频率值为100Mhz，系统工作过程如下：

步骤1，时钟切换单元首先选择第二时钟信号作为当前目标时钟信号；然后，选择第三时钟信号作为当前目标时钟信号；

步骤2，时钟切换单元调整第二时钟信号的频率为150Mhz，并选择第二时钟信号为当前目标时钟信号(即，从第三时钟信号切换至第二时钟信号)；

步骤3，比较第三时钟信号的当前频率100Mhz和第二时钟信号的当前频率150Mhz可知，需要调整第三时钟信号的频率为200Mhz使之大于第二时钟信号的当前频率150，并选择调整后的第三时钟信号为当前目标时钟信号(即，从第二时钟信号切换至第三时钟信号)；

步骤4，比较第二时钟信号的当前频率150Mhz和第三时钟信号的当前频率200Mhz，将第二时钟信号的频率调整为250Mhz，然后选择调整后的第二时钟信号为当前目标时钟信号(即，从第三时钟信号切换至第二时钟信号)；

步骤5，依次重复执行步骤3、步骤4，直到第二时钟信号或第三时钟信号的当前工作频率达到500Mhz。

综上，本发明实施例采用逐次递进的方式，逐渐将工作在低频状态的系统时钟频率调整提高到目标工作频率，避免了系统瞬间电流过冲的风险，有效保证了芯片的使用寿命。

本发明实施例提供的低功耗嵌入式系统，不但能将系统时钟频率从低频状态逐步调整到较高的目标工作频率，而且也能将系统时钟频率从高频状态逐步调整到较低的目标工作频率，具体而言：

所述第二时钟信号，还能够以第二预定频率值为步长自第二时钟信号当前频率值开始逐步递减；

所述第三时钟信号，还能够以第三预定频率值为步长自第三时钟信号当前频率值开始逐步递减；

在所述时钟切换单元选择第三时钟信号作为当前目标时钟信号后，调整所述第二时钟信号的频率使之小于第三时钟信号的当前频率，在所述时钟切换单元选择第二时钟信号作为当前目标时钟信号后，如果第三时钟信号的当前频率大于第二时钟信号的当前频率，则调整所述第三时钟信号的频率使之小于第二时钟信号的当前频率，直到第二时钟信号或第三时钟信号的频率等于预设目标频率值。

假设需要将系统的时钟工作频率从第三时钟信号的500Mhz调整到第一时钟信号的25Mhz，采用与上述实施例逐步提高系统工作频率类似的过程，通过逐步降低第三时钟信号和第二时钟信号的频率，直到第二时钟信号或第三时钟信号的频率等于或接近预设目标频率值25Mhz。这样一来，由于不必直接将系统工作频率从500Mhz降低到25Mhz，因此有效避免瞬间电流过大对芯片的物理损害，延长了芯片的使用寿命。

参照图2，图2是本发明另一可选实施例中时钟切换单元的结构示意图，所述时钟切换单元140包括：

第一时钟门控单元1401、第二时钟门控单元1402、第三时钟门控单元1403和多路选择单元1404，

第一时钟门控单元1401接收第一时钟信号xclk和第一时钟门控信号clk_gt_a，用于在第一时钟门控信号为导通时，使得所述第一时钟信号通过以输出所述第一时钟信号，在第一时钟门控信号为截止时，使得所述第一时钟信号不能通过所述第一时钟门控单元；

第二时钟门控单元接1402收第二时钟信号clk_b和第二时钟门控信号clk_gt_b，用于在第二时钟门控信号为导通时，使得所述第二时钟信号通过以输出所述第二时钟信号，在第二时钟门控信号为截止时，使得所述第二时钟信号不能通过所述第二时钟门控单元；

第三时钟门控单元1403接收第三时钟信号clk_c和第三时钟门控信号clk_gt_c，用于在第三时钟门控信号为导通时，使得所述第三时钟信号通过以输出所述第三时钟信号，在第三时钟门控信号为截止时，使得所述第三时钟信号不能通过所述第三时钟门控单元；

多路选择单元1404，其具有与第一时钟门控单元的输出端相连的第一输入端、与第二时钟门控单元的输出端相连的第二输入端、与第三时钟门控单元的输出端相连的第三输入端、与时钟选择信号clock_switch相连的控制端，以及输出端，其输出端输出所述目标时钟信号，

所述时钟选择信号为第一工作状态时，将第一输入端与其输出端选通，所述时钟选择信号为第二工作状态时，将第二输入端与其输出端选通，所述时钟选择信号为第三工作状态时，将第三输入端与其输出端选通。

参照图3，图3是本发明实施例提供的一种低功耗嵌入式系统电路结构图，如图3所示，该系统中，

所述第一时钟门控单元1401包括：第一组D触发器14011、第一门控子单元14012；所述第一组D触发器的接收端接收第一时钟信号xclk和第一时钟门控信号clk_gt_a，所述第一组D触发器的输出端连接到第一门控子单元14012的输入端，所述第一门控子单元14012的输出端连接到多路选择单元1404的第一输入端并输出第一时钟信号；

所述第二时钟门控单元1402包括：第二组D触发器14021、第二门控子单元14022；所述第二组D触发器的接收端接收第二时钟信号clk_b和第二时钟门控信号clk_gt_b，所述第二组D触发器的输出端连接到第二门控子单元14022的输入端，所述第二门控子单元14022的输出端连接到多路选择单元1404的第二输入端并输出第二时钟信号；

所述第三时钟门控单元1403包括：第三组D触发器14031、第三门控子单元14032；所述第三组D触发器的接收端接收第三时钟信号clk_c和第三时钟门控信号clk_gt_c，所述第三组D触发器14031的输出端连接到第三门控子单元14032的输入端，所述第三门控子单元14032的输出端连接到多路选择单元1404的第三输入端并输出第三时钟信号。

本发明的另一可选实施例中，上述时钟切换单元140的工作过程如下：

状态A，第一时钟门控信号为导通，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第一工作状态；

状态B，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第一等待状态；

状态C，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二初始状态；

状态D，第二时钟门控信号为导通，第一时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二工作状态；

状态E，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二等待状态；

状态F，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第三初始状态；

状态G，第三时钟门控信号为导通，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第三工作状态。

进一步的，所述时钟切换单元140还包括：

计数子单元，用于进行递增或递减计数；

所述时钟切换单元，还用于在所述时钟选择信号为第一等待状态、第二等待状态时，判断所述计数子单元是否达到阈值，若达到，则将时钟选择信号切换至下一状态。

图4是基于本发明实施例提供的一种低功耗嵌入式系统实现时钟切频的工作状态流程图，整个切频过程由状态机进行控制，状态机工作在外部晶振的xclk下，下面结合图3和图4对该过程进行具体描述，包括：

步骤401，状态A。

在状态A，第一时钟门控信号clk_gt_a为导通，第二时钟门控信号clk_gt_b和第三时钟门控信号clk_gt_c为截止，所述时钟选择信号clock_switch为第一工作状态。

具体而言，此时芯片的时钟来源于第一时钟单元(即，外部晶振)，系统都工作在第一时钟信号xclk下，此时只有clk_gt_a处于导通状态ungate下，而时钟切换单元的时钟选择信号clock_switch所控制的多路选择单元1404也将第一时钟信号xclk处于导通状态。

此时，各个信号的信号值表示如下：clk_gt_a＝1’b0、clk_gt_b＝1’b1、clk_gt_c＝1’b1、clock_switch＝2’b00。

步骤402，状态B；

在状态B，第一时钟门控信号clk_gt_a为截止，第二时钟门控信号clk_gt_b和第三时钟门控信号clk_gt_c为截止，所述时钟选择信号clock_switch为第一等待状态。

具体而言，首先使切频状态机进入gate状态，所有挂在此切频逻辑后面的系统时钟都关闭。此时切频状态机依然可以正常工作在xclk下。在此状态下，状态机将等待固定周期的时间(这个参数通常是由软件配置，硬件在此状态下有一个状态维持固定周期的计数子单元counter进行计数，当到达配置值后，自动跳转到下一个状态)。

此时，各个信号的信号值表示如下：clk_gt_a＝1’b1、clk_gt_b＝1’b1、clk_gt_c＝1’b1、clock_switch＝2’b00。

步骤403，状态C；

在状态C，第一时钟门控信号clk_gt_a为截止，第二时钟门控信号clk_gt_b和第三时钟门控信号clk_gt_c为截止，所述时钟选择信号clock_switch为第二初始状态。

具体而言，时钟切换单元选择第二时钟信号clk_b为当前目标时钟信号，即将时钟信号从第一时钟信号xclk切换至第二时钟信号clk_b，此状态下，clock_switch信号由2’b00跳变成2’b01，此时，clk_b虽然处于屏蔽gate状态，但多路选择单元仍会选择clk_b作为目标时钟进行输出。此状态仅维持一个周期即可。

此时，各个信号的信号值表示如下：clk_gt_a＝1’b1、clk_gt_b＝1’b1、clk_gt_c＝1’b1、clock_switch＝2’b01。

步骤404，状态D。

在状态D，第二时钟门控信号clk_gt_b为导通，第一时钟门控信号clk_gt_a和第三时钟门控信号clk_gt_c为截止，所述时钟选择信号clock_switch为第二工作状态。

具体而言，第二时钟信号clk_b将被导通ungate，系统将第二时钟信号clk_b作为当前目标时钟信号并输出。在具体应用中，由于第一时钟信号xclk的频率通常只会低于50Mhz，因此第二时钟信号clk_b的第二初始频率值最好不要比第一时钟信号xclk的第一初始频率值大过100Mhz。当然，可根据实际测试进行软件调试来确定PLL输出的具体数值并进行预先配置。

此时，各个信号的信号值表示如下：clk_gt_a＝1’b1、clk_gt_b＝1’b0、clk_gt_c＝1’b1、clock_switch＝2’b01。

步骤405，状态E；

在状态E，第一时钟门控信号clk_gt_a为截止，第二时钟门控信号clk_gt_b和第三时钟门控信号clk_gt_c为截止，所述时钟选择信号clock_switch为第二等待状态。

具体而言，在此状态下，状态机将等待固定周期的时间。其中，等待固定周期的时间参数可预先由软件配置，硬件在此状态下有一个计数子单元counter进行计数，当到达配置值后，如果软件配置进入慢时钟状态(即切换至第一时钟xclk态)，则选择第一时钟信号xclk为当前目标时钟信号并输出；如果软件配置进入快时钟状态(即切换至第三时钟clkc)，则选择第三时钟clk_c为当前目标时钟信号并输出。

此时，各个信号的信号值表示如下：clk_gt_a＝1’b1、clk_gt_b＝1’b1、clk_gt_c＝1’b1、clock_switch＝2’b01。

步骤406，状态F；

在状态F，第一时钟门控信号clk_gt_a为截止，第二时钟门控信号clk_gt_b和第三时钟门控信号clk_gt_c为截止，所述时钟选择信号clock_switch为第三初始状态。

具体而言，时钟切换单元选择第三时钟信号xck_c为当前目标时钟信号，此时clkswitch信号为2’b10，即选择第三时钟信号clk_c，虽然clk_c目前也处于gate状态。

此时，各个信号的信号值表示如下：clk_gt_a＝1’b1、clk_gt_b＝1’b1、clk_gt_c＝1’b1、clock_switch＝2’b10。

步骤407，状态G；

在状态G，第三时钟门控信号clk_gt_c为导通，第二时钟门控信号clk_gt_b和第三时钟门控信号clk_gt_a为截止，所述时钟选择信号clock_switch为第三工作状态。

此状态下，第三时钟信号clk_c将被导通ungate，系统将工作在clk_c的时钟下。

此时，各个信号的信号值表示如下：clk_gt_a＝1’b1、clk_gt_b＝1’b1、clk_gt_c＝1’b0、clock_switch＝2’b10。

步骤408，状态H；

此状态下，第三时钟信号clk_c被屏蔽gate，之后状态机将等待固定周期的时间。具体的，计数子单元counter进行计数，当到达配置值后，如果软件配置进入慢时钟状态(即切换至第一时钟xclk态)，则执行步骤410，即切换至第一时钟xclk状态；如果软件配置进入再次升频，则执行步骤409，即切换至第二时钟clk_b状态。

此时，各个信号的信号值表示如下：clk_gt_a＝1’b1、clk_gt_b＝1’b1、clk_gt_c＝1’b1、clock_switch＝2’b10。

步骤409，状态I；

此状态即进入第二时钟信号clk_b和第三时钟信号clk_c逐步增加/降低频率，直到第二时钟信号clk_b或第三时钟信号clk_c达到预设目标频率值。

此时，各个信号的信号值表示如下：clk_gt_a＝1’b1、clk_gt_b＝1’b1、clk_gt_c＝1’b1、clock_switch＝2’b10。

步骤410，状态J。

切换至低功耗状态，当系统需要进入低功耗模式时，从第二时钟clk_b或者第三时钟clk-c下再次切入第一时钟xclk时，进入低功耗状态

此时，各个信号的信号值表示如下：clk_gt_a＝1’b1、clk_gt_b＝1’b1、clk_gt_c＝1’b1、clock_switch＝2’b00。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种低功耗嵌入式系统，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种低功耗嵌入式系统，其特征在于，包括：第一时钟单元、第二时钟单元、第三时钟单元、时钟切换单元和工作电路，其中，

第一时钟单元，用于产生第一时钟信号；

第二时钟单元，用于产生第二时钟信号；

第三时钟单元，用于产生第三时钟信号；

时钟切换单元，用于接收第一时钟信号、第二时钟信号和第三时钟信号，并从第一时钟信号、第二时钟信号和第三时钟信号中选择一个时钟信号作为目标时钟信号并输出；

所述工作电路，用于基于所述时钟切换单元输出的当前目标时钟信号进行工作。

2.根据权利要求1所述的系统，其特征在于，

所述第二时钟信号的频率是可调整的；

所述第三时钟信号的频率是可调整的；

所述时钟切换单元从第二时钟信号和第三时钟信号中选择频率较先前目标时钟信号的频率更高或更低的一个时钟信号作为当前目标时钟信号并输出，直到所述当前目标时钟信号的频率等于预设目标频率值；或者，在所述第一时钟信号的频率符合预设目标频率值时选择第一时钟信号作为当前目标时钟信号并输出，

所述工作电路的正常频率为所述预设目标频率值。

3.根据权利要求2所述的系统，其特征在于，

所述第二时钟信号的最低频率为第二初始频率值，其能够以第二预定频率值为步长自第二初始频率值开始逐步累加；

所述第三时钟信号的最低频率为第三初始频率值，其能够以第三预定频率值为步长自第三初始频率值开始逐步累加；

在所述时钟切换单元选择第三时钟信号作为当前目标时钟信号后，调整所述第二时钟信号的频率使之大于第三时钟信号的当前频率，在所述时钟切换单元选择第二时钟信号作为当前目标时钟信号后，如果第三时钟信号的当前频率低于第二时钟信号的当前频率，则调整所述第三时钟信号的频率使之大于第二时钟信号的当前频率，直到第二时钟信号或第三时钟信号的频率等于预设目标频率值。

4.根据权利要求3所述的系统，其特征在于，

所述第二时钟信号，还能够以第二预定频率值为步长自第二时钟信号当前频率值开始逐步递减；

所述第三时钟信号，还能够以第三预定频率值为步长自第三时钟信号当前频率值开始逐步递减；

在所述时钟切换单元选择第三时钟信号作为当前目标时钟信号后，调整所述第二时钟信号的频率使之小于第三时钟信号的当前频率，在所述时钟切换单元选择第二时钟信号作为当前目标时钟信号后，如果第三时钟信号的当前频率大于第二时钟信号的当前频率，则调整所述第三时钟信号的频率使之小于第二时钟信号的当前频率，直到第二时钟信号或第三时钟信号的频率等于预设目标频率值。

5.根据权利要求2所述的系统，其特征在于，所述时钟切换单元包括：

第一时钟门控单元、第二时钟门控单元、第三时钟门控单元和多路选择单元，

第一时钟门控单元接收第一时钟信号和第一时钟门控信号，用于在第一时钟门控信号为导通时，使得所述第一时钟信号通过以输出所述第一时钟信号，在第一时钟门控信号为截止时，使得所述第一时钟信号不能通过所述第一时钟门控单元；

第二时钟门控单元接收第二时钟信号和第二时钟门控信号，用于在第二时钟门控信号为导通时，使得所述第二时钟信号通过以输出所述第二时钟信号，在第二时钟门控信号为截止时，使得所述第二时钟信号不能通过所述第二时钟门控单元；

第三时钟门控单元接收第三时钟信号和第三时钟门控信号，用于在第三时钟门控信号为导通时，使得所述第三时钟信号通过以输出所述第三时钟信号，在第三时钟门控信号为截止时，使得所述第三时钟信号不能通过所述第三时钟门控单元；

多路选择单元，其具有与第一时钟门控单元的输出端相连的第一输入端、与第二时钟门控单元的输出端相连的第二输入端、与第三时钟门控单元的输出端相连的第三输入端、与时钟选择信号相连的控制端，以及输出端，其输出端输出所述目标时钟信号，

所述时钟选择信号为第一工作状态时，将第一输入端与其输出端选通，所述时钟选择信号为第二工作状态时，将第二输入端与其输出端选通，所述时钟选择信号为第三工作状态时，将第三输入端与其输出端选通。

6.如权利要求5所述的系统，其特征在于，

所述第一时钟门控单元包括：第一组D触发器、第一门控子单元；所述第一组D触发器的接收端接收第一时钟信号和第一时钟门控信号，所述第一组D触发器的输出端连接到第一门控子单元的输入端，所述第一门控子单元的输出端连接到多路选择单元的第一输入端并输出第一时钟信号；

所述第二时钟门控单元包括：第二组D触发器、第二门控子单元；所述第二组D触发器的接收端接收第二时钟信号和第二时钟门控信号，所述第二组D触发器的输出端连接到第二门控子单元的输入端，所述第二门控子单元的输出端连接到多路选择单元的第二输入端并输出第二时钟信号；

所述第三时钟门控单元包括：第三组D触发器、第三门控子单元；所述第三组D触发器的接收端接收第三时钟信号和第三时钟门控信号，所述第三组D触发器的输出端连接到第三门控子单元的输入端，所述第三门控子单元的输出端连接到多路选择单元的第三输入端并输出第三时钟信号。

7.根据权利要求6所述的系统，其特征在于，所述时钟切换单元的工作过程如下：

状态A，第一时钟门控信号为导通，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第一工作状态；

状态B，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第一等待状态；

状态C，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二初始状态；

状态D，第二时钟门控信号为导通，第一时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二工作状态；

状态E，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二等待状态；

状态F，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第三初始状态；

状态G，第三时钟门控信号为导通，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第三工作状态。

8.根据权利要求7所述的系统，其特征在于，所述时钟切换单元还包括：

计数子单元，用于进行递增或递减计数；

所述时钟切换单元，还用于在所述时钟选择信号为第一等待状态、第二等待状态时，判断所述计数子单元是否达到阈值，若达到，则将时钟选择信号切换至下一状态。