CN107179820B - 处理装置运行的保护方法及设备 - Google Patents
处理装置运行的保护方法及设备 Download PDFInfo
- Publication number
- CN107179820B CN107179820B CN201710304716.4A CN201710304716A CN107179820B CN 107179820 B CN107179820 B CN 107179820B CN 201710304716 A CN201710304716 A CN 201710304716A CN 107179820 B CN107179820 B CN 107179820B
- Authority
- CN
- China
- Prior art keywords
- frequency
- protection
- processing device
- synthesis parameter
- frequency synthesis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Protection Of Static Devices (AREA)
- Storage Device Security (AREA)
Abstract
本发明提供了一种处理装置运行的保护方法及设备,该方法包括如下步骤:当处理装置的电流超过电流阈值时,选通电路从选通输出正常频率合成参数,切换至选通输出保护频率合成参数;频率合成器根据所述选通电路输出的保护频率合成参数,生成保护频率的时钟信号,并将所述保护频率的时钟信号输送给所述处理装置;其中,所述频率合成器根据正常频率合成参数生成并输送给所述处理装置的时钟信号对应频率,大于所述保护频率。本发明可以在确保处理装置的稳定运行的同时,降低供电电源的功率,或者说减小或消除供电电源的冗余设计,在很多情形下可以达到降低成本的目的。
Description
技术领域
本发明涉及处理装置领域,具体涉及处理装置运行的保护方法及设备。
背景技术
目前,处理装置例如CPU(中央处理单元)通常可以在一个频率范围的时钟信号下运行,一般而言,在不同频率的时钟信号下工作,CPU的电流是不同的,时钟信号的频率越大,CPU的电流越大,因此为CPU配置的电源也需要能够提供相应范围的电流。为了支持CPU在较高频率的时钟信号下运行,很多厂商会为CPU配置冗余的电源(也即冗余设计),例如配置两路DC-DC电源,这样的做法使得生产成本较高;否则,如果不配置冗余的电源,则在较高频率的时钟信号下CPU的电流过大,可能超出了电源的额定电流,从而导致CPU运行的不稳定。
发明内容
为了在处理装置不配置冗余电源,或者降低电源冗余量的情况下,尽量使处理装置运行稳定,本发明提供了处理装置运行的保护方法及设备。
本发明提供的处理装置运行的保护方法,包括如下步骤:当处理装置的电流超过电流阈值时,选通电路从选通输出正常频率合成参数,切换至选通输出保护频率合成参数;频率合成器根据选通电路输出的保护频率合成参数生成保护频率的时钟信号,并将保护频率的时钟信号输送给处理装置;其中,频率合成器根据正常频率合成参数生成并输送给处理装置的时钟信号对应的频率,大于保护频率。
当处理装置的电流超过电流阈值时,选通电路接收电源管理单元发出的过流信号;选通电路根据过流信号,从选通输出正常频率合成参数切换至选通输出保护频率合成参数。
保护频率合成参数存储于存储器,并被输出至选通电路的第一输入端,正常频率合成参数存储于存储器,并被输出至选通电路的第二输入端。
本发明的处理装置运行的保护方法还包括如下步骤:当处理装置的电流超过电流阈值时,处理装置将存储器存储的正常频率合成参数更新为保护频率合成参数。
当处理装置的电流超过电流阈值时,选通电路接收电源管理单元发出的过流信号;存储器将过流信号存储于过流标志位,并将过流标志位输出给选通电路;选通电路根据接收到的过流标志位,从选通输出正常频率合成参数切换至选通输出保护频率合成参数。
在处理装置将存储器存储的正常频率合成参数更新为保护频率合成参数的步骤之后,保护方法还包括如下步骤:处理装置根据保护频率合成参数计算得到保护频率;处理装置根据频率与电压的对应关系,获取与保护频率对应的电压;处理装置向电源管理单元发送指令,指令用于指示电源管理单元向处理装置供应电压。
处理装置待保护频率的时钟信号稳定后再将存储器存储的正常频率合成参数更新为保护频率合成参数。
本发明还提供了一种处理装置运行的保护设备,包括选通电路和频率合成器;选通电路用于当处理装置的电流超过电流阈值时,从选通输出正常频率合成参数,切换至选通输出保护频率合成参数;频率合成器用于根据选通电路输出的保护频率合成参数生成保护频率的时钟信号,并将保护频率的时钟信号输送给处理装置;其中,频率合成器根据正常频率合成参数生成并输送给处理装置的时钟信号对应的频率,大于保护频率。
保护设备还包括电源管理单元,电源管理单元用于当处理装置的电流超过电流阈值时,向选通电路发出过流信号;选通电路用于根据过流信号,从选通输出正常频率合成参数,切换至选通输出保护频率合成参数。保护设备还包括存储器,保护频率合成参数存储于存储器,并被输出至选通电路的第一输入端,正常频率合成参数存储于存储器,并被输出至选通电路的第二输入端。
处理装置用于当处理装置的电流超过电流阈值时,将存储器存储的正常频率合成参数更新为保护频率合成参数。
选通电路用于当处理装置的电流超过电流阈值时,接收电源管理单元发出的过流信号;存储器用于将过流信号存储于过流标志位,并将过流标志位输出给选通电路;选通电路还用于根据接收到的过流标志位,从选通输出正常频率合成参数切换至选通输出保护频率合成参数。
保护设备还包括电源管理单元;处理装置还用于在将存储器存储的正常频率合成参数更新为保护频率合成参数的步骤之后:根据保护频率合成参数计算得到保护频率;根据频率与电压的对应关系,获取与保护频率对应的电压;向电源管理单元发送指令,指令用于指示电源管理单元向处理装置供应电压。
处理装置用于待保护频率的时钟信号稳定后,再将存储器存储的正常频率合成参数更新为保护频率合成参数。
有益效果:
通过本发明一些实施例的技术方案,可以为处理装置配置较小功率的电源管理单元(例如,现有技术电源管理单元包含2路DC-DC电源,在本实施例中电源管理单元可以只含1路DC-DC电源),也就是降低甚至消除电源的冗余量,当处理装置的电流大于电流阈值时,选通电路选通输出预先配置好的保护频率合成参数,频率合成器根据该保护频率合成参数生成较小的保护频率的时钟信号,从而可以快速地降低处理装置时钟信号的频率,进而降低处理装置的电流,在确保处理装置的稳定运行的同时,还可以降低电源管理单元的功率,或者说减小或消除电源管理单元的冗余设计,在很多情形下可以达到降低成本的目的。
相比采用其他硬件电路降低时钟信号的频率,通过选通电路对预先设定的保护频率合成参数进行选通输出,更加快速,而且亦不失灵活性。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1是本发明处理装置运行的保护设备的一种实施例的框图;
图2是本发明处理装置运行的保护设备的另一种实施例的框图;
图3是本发明处理装置运行的保护方法的一种实施例的流程图;
图4是本发明处理装置运行的保护方法的另一种实施例的流程图;
图5是本发明处理装置运行的保护方法的另一种实施例的流程图。
具体实施方式
现结合附图,对本发明的较佳实施例作详细说明。
如图1所示,是本发明处理装置运行的保护设备的一种实施例。处理装置运行的保护设备包括:处理装置10、选通电路11、频率合成器12、电源管理单元13和基准频率信号产生电路14。
处理装置10是指需要依靠时钟信号进行相关运算或控制的装置,可以是处理器(CPU(中央处理单元)、GPU(图形处理器))、运算器(例如CPU内的ALU,Arithmetic LogicUnit算数逻辑运算单元)、控制器(例如CPU内的Control Unit)等。通常来说,处理装置10可以在一个频率范围的时钟信号下工作,例如,在一个实施例中,处理装置10可以工作在1.2至1.5GHZ频率的时钟信号下。一般而言,时钟信号的频率越大,处理装置10的电流越大。
频率合成器12用于根据频率合成参数和基准频率,生成对应的时钟信号,以输送给处理装置10使用。频率合成参数可以是倍频因子,分频因子,或者倍频因子和分频因子,具体而言,生成的时钟信号的频率与倍频因子成正比,与基准频率成正比,而与分频因子成反比。倍频因子或分频因子均可以有1个或多个。频率合成器12已被广泛使用,例如常见的锁相环(PLL)。在一个实施例中,频率合成参数包括一个倍频因子N,两个分频因子M和P,若基准频率信号产生电路14产生的信号的基准频率为f0,则频率合成器12输出的时钟信号的频率为:f0*N/M/P。
基准频率信号产生电路14用于生成基准频率的信号(例如脉冲信号),典型地,基准频率信号产生电路14可以是晶振电路,晶振电路可以产生精度很高的基准频率的信号。
选通电路11用于当处理装置10的电流超过电流阈值(即处理装置10过流)时,从选通输出正常频率合成参数,切换至选通输出保护频率合成参数,以供频率合成器12根据保护频率合成参数合成保护频率的时钟信号,其中,保护频率小于频率合成器12根据此时的正常频率合成参数合成的时钟信号的频率。换言之,当处理装置10的电流没有超过电流阈值时,选通电路11则选通输出正常频率合成参数,以供频率合成器12将正常频率合成参数合成为对应频率的时钟信号(容易理解,根据此时的正常频率合成参数合成的时钟信号的频率低于保护频率),并供给处理装置10。选通电路11可以采用逻辑电路实现。
在一个实施例中,选通电路11可以包括一个选通控制端111,以接收选通控制信号,该选通控制信号用于控制选通输出保护频率合成参数或正常频率合成参数。选通控制信号是根据处理装置10是否过流而生成的,当处理装置10过流时,选通控制信号选通输出保护频率合成参数;当处理装置10没有过流时,选通控制信号选通输出正常频率合成参数。该选通控制信号可以是从电源管理单元13发出的信号(例如,过流时发出的第一过流信号),还可以是该信号经过特定的逻辑电路后输出的信号,如图2所示。
电源管理单元(Power Management Unit,PMU)13用于对处理装置10进行供电,对处理装置10的电流、电压进行管理(包括检测处理装置10的电流大小,对供应处理装置10的电压进行调节等),以及当处理装置10的电流大于电流阈值时,产生第一过流信号以控制选通电路11选通输出保护频率合成参数,等等。在一个实施例中,电源管理单元13对处理装置10的电流进行检测,当检测到的处理装置10的电流大于电流阈值时,电源管理单元13的第一引脚PIN1输出高电平形式的第一过流信号;当然,电源管理单元的第一引脚PIN1也可以输出低电平形式的第一过流信号,即使选通电路11不变,也可以在选通电路11与第一引脚PIN1之间增加相关逻辑电路(例如,一个非门),以使第一过流信号反相后输入给选通电路的选通控制端11,仍可以保证第一引脚PIN1输出低电平形式的第一过流信号亦能选通输出保护频率合成参数。
在一些典型的实施例中,处理装置10会根据处理任务(例如运算或控制)的负荷程度,来控制频率合成器12生成对应频率的时钟信号供给处理装置10,通常而言,如果处理装置10的负荷程度越高,则生成时钟信号的频率就越大,从而导致处理装置10的电流就越大,该电流可能超出上述电流阈值。在处理装置10的电流超出上述电流阈值的情形下,选通电路11选通输出保护频率合成参数,频率合成器12根据保护频率合成参数生成时钟信号的保护频率,小于频率合成器12根据此时的正常频率合成参数合成的时钟信号的频率,频率合成器12将该保护频率的时钟信号输送给处理装置10,从而导致处理装置10的电流降低,通过合理的设计保护频率(例如根据实验),可以使处理装置10在保护频率的时钟信号工作下的电流不超过电流阈值。这样,通过上述方案可以避免处理装置10的电流超出电源管理单元13的额定电流而造成处理装置运行不稳定,或者处理装置10内运行的系统运行不稳定的情况发生。电流阈值可以根据电源管理单元13的额定电流进行设定,例如设定为额定电流,或者90-95%额定电流等等。
处理装置10在保护频率的时钟信号工作下的电流,最好比较接近该电流阈值,例如电流阈值的80%-90%,从另一个角度看即是保护频率不会被降低至一个过度小的数值,从而影响处理装置10的处理速度,并可能引起处理装置10出现卡顿等一些问题。
通过采用本实施例的技术方案,可以为处理装置10配置较小功率的电源管理单元13(例如,现有技术电源管理单元包含2路DC-DC电源,而在本实施例中电源管理单元可以只含1路DC-DC电源),当处理装置10的电流大于电流阈值时,通过控制处理装置10的时钟信号的频率降低,以降低处理装置的电流,确保了处理装置10的稳定运行,因而可以降低电源管理单元13的功率,或者说减小或消除电源管理单元13的冗余设计,在很多情形下可以达到降低成本的目的。
在一些实施例中,上述保护设备还可以进一步包括存储器,该存储器用于存储保护频率合成参数和正常频率合成参数,保护频率合成参数被输送至选通电路11的第一输入端,正常频率合成参数被输送至选通电路11的第二输出入端。存储器可以是锁存器、寄存器、RAM、ROM、FLAH等,存储器优选为锁存器或寄存器,以提高读写效率,进而提高处理装置运行的保护设备的响应速度。保护频率合成参数和正常频率合成参数可以存储在一个存储器中,然而在更优选的方案中,两者分别存储在两个存储器中,例如分别存储于第一寄存器15和第二寄存器16中,以分别进行相关控制。
如前所述,选通电路11的选通控制信号可以是电源管理单元13发出的信号本身,也可以是该信号经过相关逻辑电路输出的信号。在一个实施例中,第一寄存器15存储有过流标志位Flag,过流标志位输出至选通电路11的选通控制端111,也就是说,过流标志位Flag为选通控制信号。电源管理单元13输出的第一过流信号会存储为第一寄存器的过流标志位Flag。例如,当处理装置10的电流大于电流阈值时,电源管理单元13输出高电平形式的第一过流信号,那么第一寄存器的过流标志位Flag则变为1,同时过流标志位Flag输出至选通控制端111,控制选通电路11选通输出保护频率合成参数;反之,如果处理装置10的电流不大于电流阈值时,则电源管理单元13输出低电平,第一寄存器的过流标志位Flag则变为0,并控制选通电路11选通输出正常频率合成参数。
如图2所示,在一个更具体的实施例中,第一寄存器15还可以包括运行保护标志位(例如,位于第一寄存器15的第31个比特位Bit31),运行保护标志位用于表示是否对处理装置10的运行进行保护,其中,运行保护标志位有效则进行保护,无效则不进行保护。在一个实施例中,运行保护标志位有效则为“1”,无效则为“0”。如图2所示,本保护设备进一步包括了与门17,运行保护标志位输入与门17的一个输入端,过流标志位Flag输入与门17的另一个输入端,与门17的输出端与选通控制端111连接。这样,只有运行保护标志位为“1”时,过流标志位Flag才能最终输入选通控制端111,从而起到选通保护频率合成参数的作用。
不难理解,上述运行保护标志位和过流标志位亦可以存储于第二寄存器16,甚至第一寄存器15和第二寄存器16以外的其他存储器,也即是说存储位置和存储形式并不局限,亦能发挥运行保护标志位和过流标志位的功能,虽然两者存储于第一寄存器15是一个更佳的实施例。
当处理装置10的时钟信号被降低至保护频率后,第二寄存器16的正常频率合成参数并没有变化,在很多情形下,处理装置10需要查询第二寄存器16中的正常频率合成参数,并根据正常频率合成参数计算得到一频率,以根据该频率采取对应的处理方法或策略,或者根据该频率计算相关参数。例如,在低频率下可能根据第一算法进行某种数据运算,而在高频率下可能进行第二算法进行该数据运算。然而,由于处理装置10实际时钟信号是保护频率,而处理装置10计算得到的却是另一频率,出现了不匹配的情况,容易造成处理装置10的错误处理。例如,处理装置10需要根据时钟信号的频率计算时间,如果此时保护频率合成参数与正常频率合成参数不相同,也就是说时钟信号的实际频率与处理装置10从第二寄存器16读取正常频率合成参数进而计算得到的频率不相同,那么造成处理装置10计算得到的时间出现错误。
为了解决上述技术问题,当处理装置10的电流超过电流阈值时,处理装置10还执行过流处理步骤:处理装置10将第二寄存器16存储的正常频率合成参数更新为保护频率合成参数,具体而言,处理装置10可以从第一寄存器15中读取保护频率合成参数,然后写入第二寄存器16中的存储正常频率合成参数的位置。
在一个更优的实施例中,为了确保在处理装置10在不稳定的时钟信号下执行操作而引起的不可知的错误,上述过流处理步骤为:当频率合成器12输出稳定的保护频率的时钟信号时(或者说,待保护频率的时钟信号稳定之后),处理装置10将第二寄存器16存储的正常频率合成参数更新为保护频率合成参数。
在一个实施例中,频率合成器12输出稳定的时钟信号之后,会输出频率稳定信号(例如以高电平的形式,如典型的锁相环输出稳定频率的时钟信号之后,锁相环的频率稳定信号输出端即输出高电平的频率稳定信号),处理装置10根据该频率稳定信号,将第二寄存器16存储的正常频率合成参数更新为保护频率合成参数。
在一个更优的实施例中,第二寄存器16中存储有频率稳定标志位,频率稳定信号输入该第二寄存器16并存储为频率稳定标志位,处理装置10通过查询频率稳定标志位即可以获知频率合成器12的输出频率是否稳定。
在一个更优的实施例中,在上述过流处理步骤中,在处理装置10将第二寄存器16存储的正常频率合成参数更新为保护频率合成参数之后,根据保护频率合成参数计算得到保护频率,再根据频率与电压的对应关系获取与保护频率对应的电压,然后处理装置10向电源管理单元13发送指令以指示电源管理单元13向处理装置10提供电压,从而使得处理装置10工作在较佳状态。具体而言,频率与电压的对应关系可以存储在对应的存储器中,例如内存或硬盘等,从而可以被处理装置10读取。通常而言,为了保证处理装置10工作在较佳状态,需要预先制作频率与电压的对应关系,其表示处理装置10在多大的频率下工作所需要供给的较佳电压大小,例如,频率f1对应电压V1。
在一个更优的实施例中,当处理装置10的电流超过电流阈值时,电源管理单元13向处理装置10的中断信号输入端发送第二过流信号,以触发处理装置10产生中断(例如NMI中断:Non Maskable Interrupt,不可屏蔽中断),以使处理装置10停止执行正在执行的其他任务,开始执行上述过流处理步骤,当执行完上述过流处理步骤之后,才恢复执行其他任务。在执行上述过流处理步骤过程中,禁止处理装置10中运行的过流处理步骤以外的其他处理任务或者步骤读取或者修改本过流处理步骤中相关的数据,例如正常频率合成参数、电压等等。在一个更详细的实施例中,在触发处理装置10产生中断后,处理装置10执行互锁函数(mutex lock)以实现禁止执行过流处理步骤之外的其他任务或步骤,而在执行完过流处理步骤之后,执行解锁函数(mutex unlock),以恢复处理装置10可以并行执行多个步骤或任务等的处理机制。
需要指出的是,第一过流信号和第二过流信号均是为了提示处理装置10的电流超过电流阈值,可以统称为过流信号。第一过流信号和第二过流信号可以是同一路信号,而在较佳实施例中,如前所述,第二过流信号和第一过流信号是不同路的信号,如图2所示,电源管理单元的第一引脚PIN1输出第一过流信号,第二引脚PIN2输出第二过流信号。
还需要指出的是,在处理装置10的电流没有超出电流阈值时,处理装置10也可以根据处理需要,通过改写第二寄存器16中存储的正常频率合成参数,以使频率合成器12生成不同频率的时钟信号,以供处理装置10自身使用。同样,处理装置10也可以改变保护频率合成参数,以调整得到相对应的保护频率的时钟信号。
如前所述,在处理装置10的时钟信号被降低至保护频率、且正常频率合成参数被修改为保护频率合成参数后,处理装置10中等待被处理的任务量可能仍然很大,在这种情形下,处理装置10可以修改第二寄存器16中的正常频率合成参数,以使频率合成器12生成的时钟信号的频率上升,以满足处理大量任务的需要。而这可能又再次导致处理装置10的电流超过电流阈值,从而引起时钟信号再次被降低至保护频率,如此循环,处理装置10可以动态地限制在尽可能大的时钟信号频率下工作。
在另一些实施例中,当时钟信号的频率被降低至保护频率时,处理装置10也可以在一段时间内不再修改第二寄存器16中的正常频率合成参数(已被更新为保护频率合成参数),以防止引起时钟信号再次被降低至保护频率。
如图3所示,是本发明处理装置运行的保护方法的一种实施例。在本实施例中,处理装置运行的保护方法由图1或图2所示的保护设备完成。
S1、当处理装置10的电流超过电流阈值时,选通电路11从选通输出正常频率合成参数切换至选通输出保护频率合成参数。
S2、频率合成器12根据选通电路11输出的保护频率合成参数,生成保护频率的时钟信号,并将保护频率的时钟信号输送给处理装置10;其中,频率合成器根据此时的正常频率合成参数生成并输送给处理装置的时钟信号对应的频率,大于保护频率。
如图4所示,在一个实施方式中,上述步骤S1具体可以包括如下步骤:
S100、电源管理单元13检测处理装置10的电流,并判断该电流是否大于电流阈值,若大于电流阈值,则执行步骤S101。
S101、电源管理单元13通过第一引脚PIN1发出第一过流信号,并输送第一过流信号至第一寄存器15的过流标志位Flag的输入端。第一过流信号可以是高电平形式,也就是说,当电流没有大于电流阈值时,第一引脚PIN1并不会输出高电平,而是保持低电平。
S102、第一寄存器15的过流标志位Flag被第一过流信号置为有效,也就是说过流标志位Flag存入了第一过流信号,当第一寄存器15的运行保护标志位是有效的情况下,过流标志位Flag和运行保护标志位的输出经过与门17的与运算之后,输送至选通电路11的选通控制端111。
S103、选通控制端111根据该过流标志位Flag,从选通第二输入端(第二寄存器16存储并输出正常频率合成参数至选通电路11的第二输入端),切换至选通第一输入端(第一寄存器15存储并输出的保护频率合成参数输出至选通电路11的第一输入端),从而选通电路11从输出正常频率合成参数,被切换至输出保护频率合成参数至频率合成器12。
上述步骤S2具体可以包括如下步骤:
S104、频率合成器12根据保护频率合成参数,以及基准频率信号产生电路14产生的基准频率信号,生成保护频率的时钟信号并被输送给处理装置10。
S105、处理装置10在保护频率的时钟信号下运行产生的电流降低,且处理装置10当前的电流(也即是保护频率对应的电流)不超过电流阈值。
S106、由于处理装置10当前的电流不超过电流阈值,因此,电源管理单元13的第一引脚PIN1停止输出第一过流信号,相应地,第一寄存器15的过流标志位Flag也被置为无效,进而选通电路11的选通控制端111接收到的选通信号将控制选通输出正常频率合成参数。
如图5所示,在另一个实施例中,在判断该电流大于电流阈值之后,保护方法可以进一步包括如下步骤:
S111、电源管理单元13通过第二引脚PIN32发出第二过流信号,并输送至处理装置10的中断信号输入端,从而引起处理装置10的中断(例如NMI中断)。
S112、处理装置10执行互锁函数(mutex lock),以实现禁止执行过流处理步骤(步骤S113至S118)之外的其他任务或步骤。
S113、处理装置10向第一寄存器15查询过流标志位Flag,判断该过流标志位Flag是否有效,若有效,则执行步骤S114。通常情况下,从步骤S111执行到步骤S113时,步骤S101已经执行完,因此在执行步骤S113时过流标志位Flag已经被第一过流信号置为有效了。
S114、处理装置10向第二寄存器16查询频率稳定标志位,以判断频率合成器12的输出频率是否稳定,若稳定,则执行步骤S115。
S115、处理装置10从第一寄存器15中读取保护频率合成参数,并将第二寄存器16中的正常频率合成参数更新为保护频率合成参数。
S116、处理装置10根据保护频率合成参数以及基准频率计算得到保护频率。
S117、处理装置10根据频率与电压的对应关系,获取与保护频率对应的电压。
S118、处理装置10向电源管理单元13发送指令,该指令用于指示电源管理单元13向处理装置10提供电压,从而使得处理装置10工作在较佳状态。
应当理解的是,以上实施例仅用以说明本发明的技术方案,而非对其限制,对本领域技术人员来说,可以对上述实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而所有这些修改和替换,都应属于本发明所附权利要求的保护范围。
Claims (8)
1.一种处理装置运行的保护方法,其特征是,包括如下步骤:
保护频率合成参数存储于第一寄存器,并被输出至选通电路的第一输入端,正常频率合成参数存储于第二寄存器,并被输出至所述选通电路的第二输入端;频率合成参数是倍频因子,分频因子,或者倍频因子和分频因子;所述第一寄存器和所述第二寄存器是两个不同的存储器,分别被进行相关控制;
当处理装置的电流超过电流阈值时,选通电路接收电源管理单元发出的过流信号,所述选通电路根据所述过流信号,从选通输出正常频率合成参数,切换至选通输出保护频率合成参数;
频率合成器根据所述选通电路输出的保护频率合成参数,以及基准频率信号,生成保护频率的时钟信号,并将所述保护频率的时钟信号输送给所述处理装置;所述基准频率信号由基准频率信号产生电路(14)产生,所述基准频率信号产生电路(14)是晶振电路;所述频率合成器是锁相环;
其中,所述频率合成器根据所述正常频率合成参数生成并输送给所述处理装置的时钟信号对应的频率,大于所述保护频率;
所述处理装置从第一寄存器(15)中读取保护频率合成参数,然后写入第二寄存器(16)中的存储正常频率合成参数的位置,以将存储的正常频率合成参数更新为保护频率合成参数。
2.如权利要求1所述的保护方法,其特征是,
当处理装置的电流超过电流阈值时,所述选通电路接收电源管理单元发出的过流信号;
所述存储器将所述过流信号存储于过流标志位,并将所述过流标志位输出给所述选通电路;
所述选通电路根据接收到的所述过流标志位,从选通输出所述正常频率合成参数切换至选通输出所述保护频率合成参数。
3.如权利要求1所述的保护方法,其特征是,
在所述处理装置将所述存储器存储的正常频率合成参数更新为保护频率合成参数的步骤之后,所述保护方法还包括如下步骤:
所述处理装置根据保护频率合成参数计算得到保护频率;
所述处理装置根据频率与电压的对应关系,获取与保护频率对应的电压;
所述处理装置向电源管理单元发送指令,所述指令用于指示所述电源管理单元向所述处理装置供应所述电压。
4.如权利要求1所述的保护方法,其特征是,所述处理装置待所述保护频率的时钟信号稳定后再将所述存储器存储的正常频率合成参数更新为保护频率合成参数。
5.一种处理装置运行的保护设备,其特征是,包括选通电路、基准频率信号产生电路(14)、第一寄存器、第二寄存器、电源管理单元和频率合成器;
保护频率合成参数存储于第一寄存器,并被输出至选通电路的第一输入端,正常频率合成参数存储于第二寄存器,并被输出至所述选通电路的第二输入端;频率合成参数是倍频因子,分频因子,或者倍频因子和分频因子;所述第一寄存器和所述第二寄存器是两个不同的存储器,分别被进行相关控制;
所述选通电路用于当处理装置的电流超过电流阈值时,接收所述电源管理单元发出的过流信号,所述选通电路根据所述过流信号,从选通输出正常频率合成参数,切换至选通输出保护频率合成参数;
所述频率合成器用于根据所述选通电路输出的保护频率合成参数,以及基准频率信号产生电路(14)产生的基准频率信号,生成保护频率的时钟信号,并将所述保护频率的时钟信号输送给所述处理装置;所述基准频率信号产生电路(14)是晶振电路;所述频率合成器是锁相环;
其中,所述频率合成器根据所述正常频率合成参数生成并输送给所述处理装置的时钟信号对应的频率,大于所述保护频率;
所述处理装置从第一寄存器(15)中读取保护频率合成参数,然后写入第二寄存器(16)中的存储正常频率合成参数的位置,以将存储的正常频率合成参数更新为保护频率合成参数。
6.如权利要求5所述的保护设备,其特征是,
所述选通电路用于当处理装置的电流超过电流阈值时,接收电源管理单元发出的过流信号;
所述存储器用于将所述过流信号存储于过流标志位,并将所述过流标志位输出给所述选通电路;
所述选通电路还用于根据接收到的所述过流标志位,从选通输出所述正常频率合成参数切换至选通输出所述保护频率合成参数。
7.如权利要求5所述的保护设备,其特征是,还包括电源管理单元;
所述处理装置还用于在将所述存储器存储的正常频率合成参数更新为保护频率合成参数的步骤之后:
根据保护频率合成参数计算得到保护频率;
根据频率与电压的对应关系,获取与保护频率对应的电压;
向所述电源管理单元发送指令,所述指令用于指示所述电源管理单元向所述处理装置供应所述电压。
8.如权利要求5所述的保护设备,其特征是,
所述处理装置用于待所述保护频率的时钟信号稳定后,再将所述存储器存储的正常频率合成参数更新为保护频率合成参数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710304716.4A CN107179820B (zh) | 2017-05-03 | 2017-05-03 | 处理装置运行的保护方法及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710304716.4A CN107179820B (zh) | 2017-05-03 | 2017-05-03 | 处理装置运行的保护方法及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107179820A CN107179820A (zh) | 2017-09-19 |
CN107179820B true CN107179820B (zh) | 2020-08-07 |
Family
ID=59832482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710304716.4A Active CN107179820B (zh) | 2017-05-03 | 2017-05-03 | 处理装置运行的保护方法及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107179820B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101101504A (zh) * | 2007-08-16 | 2008-01-09 | 中国科学院计算技术研究所 | 一种处理器及其降频装置和方法 |
CN102841673A (zh) * | 2012-07-17 | 2012-12-26 | 福州瑞芯微电子有限公司 | 一种cpu频率自动稳定切换电路 |
CN105425898A (zh) * | 2015-11-13 | 2016-03-23 | 青岛中星微电子有限公司 | 一种低功耗嵌入式系统 |
CN105518564A (zh) * | 2014-02-21 | 2016-04-20 | 联发科技(新加坡)私人有限公司 | 用于cpu过流保护的快速和自主机制 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101851614B1 (ko) * | 2011-12-12 | 2018-06-12 | 삼성전자주식회사 | 기능블럭을 포함하는 SoC의 클락 제어 방법, 이를 구현한 SoC 및 이를 포함하는 반도체 시스템 |
US9952651B2 (en) * | 2015-07-31 | 2018-04-24 | International Business Machines Corporation | Deterministic current based frequency optimization of processor chip |
-
2017
- 2017-05-03 CN CN201710304716.4A patent/CN107179820B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101101504A (zh) * | 2007-08-16 | 2008-01-09 | 中国科学院计算技术研究所 | 一种处理器及其降频装置和方法 |
CN102841673A (zh) * | 2012-07-17 | 2012-12-26 | 福州瑞芯微电子有限公司 | 一种cpu频率自动稳定切换电路 |
CN105518564A (zh) * | 2014-02-21 | 2016-04-20 | 联发科技(新加坡)私人有限公司 | 用于cpu过流保护的快速和自主机制 |
CN105425898A (zh) * | 2015-11-13 | 2016-03-23 | 青岛中星微电子有限公司 | 一种低功耗嵌入式系统 |
Also Published As
Publication number | Publication date |
---|---|
CN107179820A (zh) | 2017-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1836545B1 (en) | Method and apparatus for on-demand power management | |
US8504752B2 (en) | Virtual machine control device, virtual machine control program, and virtual machine control circuit for managing interrupts of plural virtual machines | |
EP2278432B1 (en) | Adaptive temperature dependent feedback clock control system and method | |
EP0706108A2 (en) | Clock control circuits for microprocessors | |
KR20050053758A (ko) | 성능이 효과적인 전력 조절을 위한 방법 빛 장치 | |
JP2008524744A (ja) | オンデマンド電力管理の方法及び機器 | |
US11644884B2 (en) | Controlling a processor clock | |
JP2006107127A (ja) | 半導体集積回路装置 | |
US9413361B1 (en) | Closed loop clock signal generator with multiple reference clocks | |
KR20070067169A (ko) | 컴퓨터 시스템의 제어 장치 및 방법 | |
CN113126892A (zh) | 控制存储系统方法、电子设备和计算机程序产品 | |
US20160306635A1 (en) | Semiconductor integrated circuit | |
EP2247992B1 (en) | Clock switching circuits and methods | |
CN107179820B (zh) | 处理装置运行的保护方法及设备 | |
KR101660019B1 (ko) | 하나 이상의 모듈 간에 전력을 순차적으로 분배하는 시스템 및 방법 | |
US6664825B2 (en) | Reset function incorporated microcomputer | |
JP2003202935A (ja) | 電力管理方式及び電力管理方法 | |
EP2860634A1 (en) | Electronic device | |
JP4563707B2 (ja) | メモリ保護装置 | |
CN110121688B (zh) | 判断加载程序的方法以及电子系统 | |
EP3502833A1 (en) | Semiconductor device and semiconductor device control method | |
JP5486368B2 (ja) | マイクロコンピュータ及びマイクロコンピュータの制御方法 | |
EP2821880B1 (en) | Power control system and method thereof | |
EP4361769A1 (en) | Dynamic configuration of an oscillator using adaptive voltage and code scaling to follow a target frequency | |
KR20170088765A (ko) | 반도체 장치 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |