JPS5890226A - 同期式デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マイクロコンピュータ等のティジタル同期回
路で構成されたテータ処理装置に関し、特に相補型電界
効果トランジスタ（以下１”　ＣＭＯＳ　Ｊという）回
路で構成された半導体集積回路のテータ処理装置におけ
る動作電源電圧範囲の拡大に関する。

近年半導体集積回路技術の進歩はめざましく、マイクロ
コンピュータなどのデータ処月１！、装（σが単一のチ
ップに集積化された大規模集積回路（ＬＳＩ）が出現し
ておシ、マイクロコンピュータはプログラムによシ各種
の処理が実胡、可能で、６積の電子機器でそのコントロ
ーラとして広く応用されている。マイクロコンピータを
応用し九機”ｄ：ｊでは、電源として電池を用いている
場合や、商用電源が瞬断した時に動作を継続するように
大’Ｒ量のコンデンサを用いてバックアップ動作を行っ
ている場合などは、電源容量に制限があり、電源電圧が
徐々に低下する。このような場合にできるだけ長時間に
わたって正常動作するだめに、消費電力が少く、動作電
源電圧範囲の広いデータ処理装置が必要とされている。

従来のデータ処理装置ではＰチャンネル型電界効釆トラ
ンジスタとＮチャンネル型電界効果トランジスタとを相
補的に接続したＣＭＯ８回路で内部の回路を構成し、消
費電力の減少、動作電源電圧範囲の拡大をはかつだが、
電界効果トランジスタは、その動作原理上電源電圧が低
下した場合、スイッチング速屓が低下するためデータ処
理装置の電源電圧が伺らかの原因で低下した場合、従来
のデータ処理装置では、ディジタル同期回路の基準時間
信号であるクロック信号の周波数が一定のままであるの
で、演算処理に誤まりを生じたり、記憶データが破壊さ
れノζシする異常動作をおこし、データ処理装置を応用
した機器に致命的な障簀が発生する欠点がおった。を減
電圧が低下することを前もって考慮し、始めから低い周
波数のクロック信号でデータ処理装置を動作させる方法
もあるが、通常の電源電圧の時であっても、低い周波数
のクロック信号で動作するため、データの処理速度がお
そくなシ、目的の量のデータ処理が出来ないという欠点
があった。

ＣＭＯＳ回路はＮチャンネル又はＰチャンネルの電界効
果トランジスタのいずれか一方のみが導通し、常に１−
源電位又はグランド電位の電圧信号が回路を伝ばんし、
抵抗分割などで発生ずる中間電位の信号が伝ばんするこ
とは無いので、電界効果トランジスタのしきい値電、圧
からトランジスタが破壊する電圧号での広い電源電圧範
１ノＪＩで動作可能であるが、前記のように、周波数が
固定のクロック信号でデータ処理装置Ｗを動作さぜた場
合は、ＣＭＯ８回路の広い動作電源電圧範囲の特長を有
効に活用できなかった。

本発明は、データ処理装（ｄのディジタル同期回路の論
理的な動作は電源電圧に依存せず、電界効果トランジス
タのスイッチング速１川が電源電圧に依存しているため
、ディジタル同期回路のクロック化・号の周波数が電源
電圧によってＨＩＤｊ限されている点に鑑みな烙れだも
ので、データ処Ｊｌｌｊ装置に供給されている乳、原電
Ｕｌ二に応じて、りＩｆｆツク伯号０周波数を変化させ
ることにより、前記欠点を解決し、広い電源電圧範囲で
、電源電圧に応じた充分な動作速度で、正常動作するデ
ータ処理装置を提供するものでおる。

本発明によれば、一定の周波数の基準時間信号を発生す
る発振部と、前記基準時間信号を分周してクロック信号
を発生するクロック発生部、前記クロック信号倚号に同
期して動作する中央処理部とを少なくとも具備してなる
同期式データ処理装置において、該データ処理装置に供
給されている電源電圧が所定電圧を越えて変化する時点
を検出して、所定周波数のクロック信号を、等測的に該
クロック信号パルスの立下シ（又は立上り）に同期して
立下り（又は立上シ）動作を開始する他の周波数のクロ
ック信号に切換える手段を備えてなることを特徴とする
同期式データ処理装置が得られる。

以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例のデータ処理装置を示すブロ
ック図で、 １は発振子、２は発振部、３はクロック発生部、５− ４は中央処理部、５は入出力部、６はメモリ部、７は検
出部、１１は基準時間信号、１２はクロック信号、１３
は第１の制御信号、１４は第２の制御信号、１５は検出
１６月を示す。

発振部２は発振子１の固有共振周波数で発振を行い、周
波数が一定の基準時間１＾−Ｉｊｌｌを出力する。発振
子１は水晶発振子に限らずセラミック発振子やコイルと
コンデンサによる共振回路が利用可能である。クロック
発生部３は前記基準時間信号１１を入力として分周動作
を行い、制御信号１３に論理値゛１”が出力された後は
、低い周波数の第１のクロック信号を選択し、クロック
信号１２を出力する。

中央処理部４は、プログラムカウンタ、命令解読回路及
び演算処理回路などのクロック信号１２に同期して動作
するディジタル同期回路で構成され、プログラム香地情
報を記憶するプログラムカウンタによって、メモリ部（
５のプログラムをアドレス指定して命令を読み出し、命
令解読回路によって、よみ出した命令の解読を行って各
部を制御６一 する信号を発生し、演算処理回路を操作し、データ処理
を行う。中火処理部４は命令解読機能によって、第１の
特に命令を実行した時には、第１の制御信号１３に論理
値ｔｉｌｌ＋を出力し、その他の時は論理値“０″を出
力する。

中央処理部４は同様に、第２の特定命令を実行した時に
は第２の制御信号１４に論理値“１″を出力し、その他
の時は論理値“ＯＩ＋を出力する３、入出力部５は中央
処理部４の制御によって、処理データ及び検出信号１５
の入力及び処理結果の出力を行う。メモリ部６は、中央
処理部４の実行するプログラム及び処理するデータを記
憶しておυ、中央処理部４の制御によってフロク゛ラム
やデータの読み出しやデータの省き込みを行う。検出部
７は電圧比較回路で構成されておシ、データ処理装置の
電源電圧が通常の電圧の場合は論理値“０″の、通常の
電圧より低下した場合は論理値“１″の検出信号１５を
入出力部５に出力する。発振子１、発振部２、中央処理
部４、人出力部５、メモリ部６は通常のデータ処理装置
に用いられているものと同様であシ各種の回路で実現可
能である。

以下にクロック発生部３及び検出部７について詳しく説
明する。

第２図は本発明の一実施例のクロック発生部３０回路構
成図で、２１，２１Ｊ：それぞれ第１．第２の分周回路
、２３はアンドゲート、２４は第１のフリップ７０ツブ
、２５はｗＪ２のフリップフロップ、２６は選択回路、
１１は基準時間１６号、１２はクロック信号、１３．１
．４はそれぞれ第１．第２の制御信号、３１は分周回路
２１の分周信号、３２は分周回路２２の分局信号、３３
け論理積信号、３４は選択状態係号、３５ね１選択（Ｗ
号を示す。

第２図における基準時間イハ号１１、クロック信号１２
、第１．第２の制御イ百・号１３及び１４は、第１図に
おりる同一番号のイｔ）号と同じである。

分周回路２１は、基準時間（Ｌｌ−１ｓｊ　１１を入力
として分周動作を行い、周波数が２分の１の分周信号３
１を出力する。分周回路２２ｉ１、前記分周信号・３１
を入力として分周動作を行い、分周４８号３１０２分の
１の周波数の分局信号３２を出力する。

本実施例では、分局信号３１の周波数は基準時間信号１
１の周波数の２分の１で、分局信号３２の周波数は基準
時間信号１１の周波数の４分の１である。アントゲ−１
・２３は基準時間（ｉｆ号１１、分周信号３１、及び分
周信号３２を入力とし、前記３人力の論理積をとυ論理
秋個号３３を出力する。

第１の７リツプフロツプ２４は、ｗＪｌの制御信号１３
をリセット人力Ｒ１第２の制御信号１４をセット人力Ｓ
として動作し、クロック周波数の選択状態を記憶するＲ
ＳＳフリラグフロップ、第２の制御信号１４が論理値“
ＩＨとなった後はその出力Ｑに論理値゛１″を保持し、
第１の制御信号１３が論理値“１″となった後は、その
出力Ｑに論理値“０”を保持する。

第１の７リツプフロツグ２４の出力Ｑがクロック信号１
２の周波数の選択状態を示す選択状態信号３４となシ、
第２のフリップフロップ２５のデータ人力となる。

第２のフリップフロップ２５は、論理積イ６号３３をケ
ート信号Ｇとし選択状態信号３４をチー９− タ入力りとして動作し、辿択状態イｉｊｉ号３４の同期
化を行うＤフリップフロップで、ゲート信号３３がＮｉ
Ｉ理値“１″の時は、データ人力３４を７リツプフロツ
プのデータ出力ＱＫ伝達し、データ出力Ｑけデータ人力
３４の状態に従い変化する。

ゲート信号３３の論理値が１”から°“０１１に変化し
た時は、ゲート信＋４ｆ３３が変化した時のデータ入力
３・１の論理値をデータ出力Ｑに記憶し、ゲート信・号
３３が論理値“０”の間は、データ出力Ｑの記憶内容を
保持する。

第２の７リツプフロツプ２５のデータ出力Ｑが選択信号
３５となり選択回路２６の人力となる。

選択回路２６は基準時間物−＋３・１１　、分周信号３
２を入力とし、選択信号３５によって前記２人力の一方
の選択を行う選択回路で、選択ｆｇ号３５の論理値が“
１″の時は、基塾時間佃−１＋１１を選択し、選択信号
３５の論理値が“θ″の１１５は分周信号３２を選択し
、その選択された信号をクロック信号１２として出力す
る。

次にタイツ・チャートにもとづいてり＋ｆｆ　７り発生
］０− 部の動作説明を行う１゜ 第３図は、本発明の一実施例のクロック発生部の動作を
示すタイムチャートで、１１は基準時間信号、３１は分
周信号、３２は分周信号、３４は選択状態信号、３３は
論理積信号、３５は選択１６号、１２はクロック（８号
、Ｔｄｉｌ−１：クロック４８号１２が変化してから選
択状態（Ｂ号３４が変化するまでの時間おくれ、Ｘは選
択信号３５の変化点を示す。第３図のタイムチャートで
は、クロック（ｒ＋号の周波数を上げる場合について記
述しである。

時間おくれＴｄは電界効果トランジスタのスイッチング
速度に起因するもので、信号がデータ処理装置内部の回
路を伝ばんするために生じる。このため、時間おくれＴ
ｄは、電源電圧に依存して変化し、電源電圧が低下する
ほど増大する。本発明の一実施例のクロック発生部にお
いては、第２のクリップフロップ２５の動作から明らか
な様に、選択信号３５が変化するのは、選択（８号の同
期化を行うクリップフロップ２５のゲート（ｇ号である
論理積信号３３の論理値が“１”の時、すなわち、アン
ドヶ−１・２３０入力である基準時間信号１１、分周１
１０号３１および分周４＝−’４３２の全てが論理値“
１″の時に限られるので、変化点Ｘは時間おくれＴｄに
は依存しない。そして、選択回路２６で選択される基準
時間（＋！１−ｔｉ３１１　ｊ＞よび分周信号３２の両
方がともに論理値“１″の１ｖＡ１間に選Ｐり状態が変
化するため、選択回路２６の出力であるクロック信号１
２が停止したυ、クロックイに号１２に異常なパルスが
発生したシすることは無く、等側内にいうとクロック倍
音１２は先行４８号の立下りに同期した他局波数の後行
４８号に切換えることができる。

このだめクロック信号に同期して動作しているデータ処
理装置は、動作を中断したり、誤動作をおこしたシする
ことなくすみやかに動作速度を切換えることができる。

ここで、η１に電源電圧に対応してクロック信号の周波
数を切換えるだけならば、同期化を行うための７リツプ
フロツプ２５及びアンドゲート２３は不必要で、フリッ
プフロップ２４の出力である選択状態伯−Ｊｌ−ｊ３４
を直接選択回路２６の選択（Ｎ−’；Ｊ、“３５とした
クロック発生回路を構成することも可能でおる。この場
合の動作を示すタイムチャートを第４図に示す。図で用
いられている数字、記号は第３図と同一である。このよ
うなりロック発生回路では、選択信号３５の変化点Ｘは
時間おくれＴｄによって様々に変化するので、第４図に
示すように選択回路２６の入力である基準時間信号１１
及び分周信号３２の論理値が異なっている時に選択信号
３５が変化する場合が生じる。この場合は、選択信号３
５が変化した直後クロック信号１２に異常なパルスが発
生するため、データ処理装置のディジタル同期回路は誤
動作をおこす。

従って、同期化を行うための第２の７リツプ７０ツブ２
５及びアンドゲート２３は本発明の一実施例のクロック
発生回路に必要不可欠なもので、第２のフリップ７０ツ
ブ２５及びアンドゲート２３を用いて同期化することに
よシクロツク信号に同期して動作するデータ処理装置は
、動作を中断したシ誤動作することなしにその動作速度
を変化することができる。

１３− 次に検ｆｌｊ部７について詳超１にＷＱ　ｒＪＩｌする
。

第５図は本発明の一実施例の検出部の回路図で、４１は
ツェナタイオード、４２は第１の抵抗器、４３は第２の
抵抗器、４４は：　Ｎ　Ｊ’Ｊ　Ｎ形トランジスタ、１
５は第１図と同じ検出信号、１６は電源線を示す。ツェ
ナダイオード４］のカソードは電源線１６に、アノード
は抵抗４２の一端とＩ−シンジスタ４４のベースに接続
され、抵抗４２の残シの一端とトランジスタ４４のエミ
ッタは接地されている。抵抗４３の一端は電源＆１１６
に接続され、抵抗４３の残シの一端はトランジスタ４４
のコレクタに接続され、トランジスタ４４のコレクタか
ら検出信号１５が出力されている。電源線の電圧す がツェナダイオードのツエ￥電圧以」二の場合は、ツェ
ナダイオード４１は導通し、トランジスタ４４のベース
に電流が流れ、トランジスタ４４は比 オンし、トランジスタ４４のコレクタはｉ接ｉ位となシ
、論理値゛０″の検出信号１５が出力される。

電源線の電圧がツェナ電圧以下の場合は、ツェナダイオ
ード４１は非導通とな、！ｌ）、ｌ−ランジスタ１４− ４４のベースには電流は流れず、トランジスタ４４はオ
フし、トランジスタ４４のコレクタは第２の抵抗器４３
を介して接続される電源線の一一位となシ、論理値“１
″の検出（８′Ｊｌ！ｊ１５が出力される。

実施例では、４．５■のツェナ電圧特性を持つツェナダ
イオードを用いており、電源線の電圧が４．５ｙ以上の
時に、論理値“０“の検出信号を出力し、４．５Ｖ以下
となった時に、論理イー“］′″の検出信号を出力する
。

中央処理部４は、入出力部５を介して検出信号１５を監
視しており、電源電圧が通常時よシ低下し検出信号１５
が論理値ＩＩ　ＯＩ＋からパ１″となったとき、プログ
ラム処理によって、第１の特定命令を実行し第１の制御
化Ｊｆ３１３を発生する。クロック発生部３は、第１の
制御信号１３にもとづいて、前記第１のクロック信号を
選択し、クロック信号１２の周波数を低下させる。を線
電圧が通常時まて回復し検出信号１５が論理値“１″か
ら“０″となったときは、第２の特定命令を実行し第２
の制御信号１４を発生する１３クロック発生部３は、第
２の制御（Ｍ号１４にもとづいて前記第２のクロックイ
ｇ号を選択し、クロック例月１２の周波数を上昇させる
。

また、中央処理部４は入出力部５かも入力された入カデ
ータや演算処理結果を判断し例えば、プログラム処理で
前記第１及び叱２の特定命令を実行して、任意にクロッ
ク侶−リ゛］２の周波数を変化することも可能である。

このように、本発明は中央処理部が市、線電圧の状態に
応じて、命令を実行してクロック発生部の制御を行い、
自身のり１７ツクイと１号の周波数を変化させながら動
作可能で、例えば、商用電源が停電でその回復−まで、
１ｔＬ池や大容躍のコンプンザに切換えて動作を継続す
るバンクアソフＩＪＩＪ作において、データ処Ｊ］ｉ装
仙□の電源電圧が低−トした場合、本発明によるデータ
処理装置６はぞの状態を検知し、ブログラノ、処理１」
１によって白身のりｌｊソック）１号の周波数を低］・
し、正常に動作を継←°じすることがｂＪ能である。。

電界効果トランジスタで構成させるディジタル同期回路
の動作速度は、電源電圧に依存して変化することが知ら
れている。

第６図は本発明の一実施例のデータ処理装置の電源電圧
Ｖと正常動作可能なりロック周波数ｆの上限の関係を示
すっ動作速度特性図である。。

実施例のデータ処理装置は電源電圧が５■の時を標準と
しており、第６図に示すように、電源電圧が４．０■か
ら５．５■ではクロックイｇ号の周波数が２００　ＫＨ
，ｚ以上であっても正常に動作可能であるが、電源電圧
が２，０■の場合はクロック４６号の周波数を５０　Ｋ
Ｈｌにまで下げて低速で動作させないと誤動作をおこす
。

発振部は基準時間の発生のために水晶など固有の共振周
波数を持つ発振子を使用しているため、その発振周波数
は電源電圧が低下しても一定で、クロック信号の周波数
は変化しないので、従来のデータ処理装置の様にクロッ
ク信号の周波数が固定であった場合は、クロック信号の
周波数が２００ＫＨ２に固定ならば、電源電圧が４．０
■から５．５■の間でしか正常な動作は保証されない。

＝１７一 本実施例では２００　ＫＨｚとその４分の１の５０Ｋｌ
−１１にクロック信号の周波数を選択司゛能で、電源電
圧が４．５■から５．５Ｖでり、クロック信号の周波数
ヲ２００　ＫＨｚとし、電源１ｔ１．圧が４．５Ｖ以下
となったことを検出した場合は５０　Ｋ１１ｙ、とじて
、電源電圧に応じて例えばプログラノ・制御でクロック
侶−リの周波数を切換えて動作するため、笥１源電圧が
２．Ｏｖから５．５■の間で電源電圧に応じた充分な動
作速度で正常に動作可能である１、本発明のデータ処理
装置涙の広い電源電圧範囲の効果を、商用電源で動作す
る機器の商用電源が瞬断した時のバックアップ動作を例
にして以下説明する。

タイムスイッチ機能を持った電子機器においては、商用
を源が短時間停電した場合や、商用電源のプラグを一時
的にぬいてその機器を移動させる場合には、大電力を必
要とする１ノ作を停止Ｆするのはやむおえないが、時開
機能を停止１−することは許されない、。

このような電源め瞬断対策として、大容電のコ１８− ンデンサに充電されている電荷を電源にして、データ処
理装置をバックアップ動作させることが行われている。

第７図はコンデンサの放電曲線を示すもので、放電開始
からの時間Ｔとコンデンサの端子電圧■の関係を示す１
、コンデンサに充電された電荷Ｑは、バックアップ動作
中のデータ処理装置が消費する電流■として放電される
。ここで、電流ｌはｑ ■＝ｄｔで示され、負号は電荷の減少を意味する。コン
デンサに残っている電荷に対応したコンデンサの端子電
圧■がデータ処理装置の電源電圧となる。ここで、コン
デンサの端子電圧Ｖは、コンデンサの静電容ｉｔＣを用
いて　ｖ　−Ｃ−ｉ　　で示され、コンデンサの端子電
圧の低下をあられす放電曲線は指数関数曲線となること
が知られている。

第７図の放電曲線から明らかな様に、コンデンサの端子
電圧は放電開始直後にはり”げしく低下するが、その後
は比較的ゆっくｐと低下するため、電源電圧範囲のせ壕
いデータ処理装置では、バックアップ可能な時間はごく
短く、バックアップ可能な時間は単に動作可ｍｌ’（な
電源電圧範囲の比以上にある。

実施例で示すならば、通常Ｎ１１作の２００　ＫＩ−１
ｚに固定のクロック信号でデータ処理装置を動作させた
場合は、電源電圧が、１．ＯＶになる寸で正常動作する
のでバックアップ時間け５分間であったが、電源電圧の
低下を検出し、クロック（Ｍ号の周波数を５０　ＫＨ２
に低下させて動作した場合は、電源電圧が２．　ＯＶ　
Ｋなるまで正常動作可能なので、バックアップ時間は２
５分以上になり、クロック信号の周波数が固定の場合と
比較して５倍もの時間バックアップ動作ｈ」能である。

なお、バックアップ動作時にデータ処理装置に必要とさ
れる動作は、時計機能が正しく動作することだけであっ
て、機器の制御などの高速の処理を行う必要は無いので
、低い５０　ＫＬＩｚのクロック信号でデータ処理装置
が動作しても（ｉｉｌら障害は発生しない。

以上述べた様に本発明に、Ｌれば、データ処理装置は電
源状態に応じた最適の動作速度で制動作することなくデ
ータ処理可Ｈしで、バックアップ時間を大幅に増加する
ことができる。

【図面の簡単な説明】

図は本発明の一実施例を示すもので第１図は、全体の栴
成を示すブロック図、第２図は、クロック発生部の回路
構成図、第３図及び第４図は、クロック発生部の動作を
示すタイムチャート、第５図は検出回路の回路構成図、
第６図は、動作速度特性図、第７図はコンデンサの放電
曲線を示ず。 １・・・・・・発振子、２・・・・・・発振部、３・・
・・・・りＣ１ツク発生部、４・・・・・・中央処理部
、５・・・・・・入出力部、６・・・・・・メモリ部、
７・・・・・・検出部、１１・・−・・・基準時間信号
、１２・・・・・・クロック信号、１３・・・・・・第
１の制御信号、１４・・・・・・第２のｆｉ＋ｌＩ御１
１号、１５・・・・・・検出信号、２１・・・・・・第
１の分周回路、２２・・・・・・第２の分周回路、２３
・・・・・・アンドク゛−１−１２４・・・・・・第１
のフリップフロップ、２５・・・・・・第２のフリップ
フロップ、２６・・・・・・選択回路、３１・・・・・
・分周信号、３２・・・・・・分周信号、３３・・・・
・・１ｌｌＩｉｌ理極４．６・号、３４・・・２１− 選択状態信号、３５・・・・・・選択４８号、３６・・
・・・・クロック信号、４１・・・・・・ツェナダイオ
ード、４２・・曲第１の抵抗器、４３・・・・・・第２
の抵抗Ｚ：？、４４・・・・・・ＮＰＮ型トランジスタ
。 ２２− 舛 ８竿、３　図 ＃　７　図

Claims (1)

【特許請求の範囲】
1. 一定の周波数の基準時間信号を発生する発振部と、前記
   基準時間４１号を分周してクロック信号を発生するクロ
   ック発生部、前記クロック信号に同期して動作する中央
   処理部とを少なくとも具備してなる同期式データ処理装
   置において、眩データ処理装置に供給されている電源電
   圧が所定電圧を越えて変化する時点を検出して、所定周
   波数のクロック信号を、等測的に該クロック信号パルス
   の立下シ（又は立上り）に同期して立下シ（又は立上り
   ）動作を開始する他の周波数のクロック信号に切換える
   手段を備えてなることを特徴とする同期式データ処理装
   置。