JPH0364208A - スキュー補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスキュー補正回路に関し、特にＭＯ３集積回路
の信号間のスキン−を補正するスキュー補正回路に関す
る。

〔従来の技術〕

従来、この種のスキー−補正回路は、ＭＯ３集積回路の
内部回路自体で信号間のスキューが発生しないように回
路設計を行っているものの、装置に組込んだ時には、Ｍ
ＯＳ集積回路間を接続する配線等によりスキユーが生じ
、装置に組込んだのち、第３図に示すように、遅延回路
５１のタップ５１１を切換えてスキン−の調整を行った
り、第４図に示すように、配線パターン５４のタップ５
１２を切換えてスキューの調整を行っている。

〔発明が解決しようとする課題〕

上述した従来のスキュー調整回路は、装置に組込んだ時
のＭＯ３集積回路５０Ａ、５０Ｂ間を接続する配線等の
ばらつきによりスキューが生じ、これを補正するため遅
延回路５１や配線パターン５４のタップ５１１．５１２
を切換える構成となっているので、装置に組込んでのち
、人間の手によって調整するため、ＭＯ３集積回路を変
更する時には再調整が必要であり、測定自身も困難で時
間がかかり、また調整のために、本来、論理動作上不必
要なハードウェアーを装置に組込むため部品が増加する
という欠点がある。

本発明の目的は、スキューの調整時間を短縮することが
でき、かつ装置への組込み部品を低減することができる
スキュー補正回路を提供することにある。

〔課題を解決するための手段〕

本発明のスキュー補正回路は、入力端を第１の入力信号
線と接続する第１のゲート回路と、それぞれ一端を前記
第１のゲート回路の出力端と接続し第１の制御信号によ
りオン・オフする複数の第１トランスファゲートと、一
端を前記各第１のトランスファゲートの他端とそれぞれ
対応して接続する複数の第１コンデンサとを備えた第１
の遅延回路と、入力端を第２の入力信号線と接続する第
２のゲート回路とそれぞれ一端を前記第２のゲート回路
の出力端と接続し第２の制御信号によりオン・オフする
複数の第２のトランスファゲートと一端を前記各第２の
トランスファゲートの他端とそれぞれ対応して接続する
複数の第２のコンデンサとを備えた第２の遅延回路と、
前記第１及び第２の遅延回路の出力信号の位相差を検出
し位相差検出信号を出力する位相比較器と、前記位相差
検出信号と対応した前記第２の制御信号を発生する制御
信号発生回路とを有している。

〔実施例〕

次に、本発明の実施例について図面を参照してして説明
する。

第１図は本発明の一実施例を示す回路図である。

この実施例は、入力端を第１の入力信号線（入力信号Ｉ
ｎ）と接続する第１のゲート回路Ｇ１と、それぞれ一端
を第１のゲート回路Ｇｌの出力端と接続し第１の制御信
号ＳＯ〜Ｓ３によりオン・オフする複数の第１のトラン
スファゲートＴＯ〜Ｔ３と、一端を各第１のトランスフ
ァゲートＴＯ〜Ｔ３の他端とそれぞれ対応して接続する
複数の第１のコンデンサＣＯ〜Ｃ３と、第１のゲート回
路Ｇ１の出力端と接続し出力信号ＱＯを出力するゲート
回路Ｇ２とを備えた第１の遅延回路工０と、入力端を第
２の人力信号線（入力信号ＩＩ）と接続する第２のゲー
ト回路（図示省略）とそれぞれ一端を前記第２のゲート
回路の出力端と接続し第２の制御信号ＤＯ〜Ｄ３により
オン・オフする複数の第２のトランスファゲート（図示
省略）と−端を前記各第２のトランスファゲートの他端
とそれぞれ対応して接続する複数の第２のコンデンサ（
図示省略）と入力端を第２のゲート回路の出力端と接続
し出力信号Ｑｌを出力するゲート回路（図示省略〉とを
備えた第２の遅延回路１１と、第１及び第２の遅延回路
１０．１１の出力信号Ｑｏ、Ｑｌの位相差を検出し位相
差検出信号ＵＰ。

ＤＷを出力する位相比較器２１と、位相差検出信号ＵＰ
がアクティブレベルのときは値が大きくなり位相検出信
号ＤＷがアクティブレベルのときは値が小さくなる第２
の制御信号ＤＯ〜Ｄ３を発生する制御信号発生回路のア
ップダウン・カウンタ３１と、これら遅延回路１１、位
相比較器２１及びアップダウン・カウンタ３１でｉｔさ
れる調整回路１０１と同−構成の複数の調整回路（１０
ｎのみ表示）とを有する構成となっている。

次にこの実施例の動作について説明する。

ＣＡＬはスキューを補正するときにアクティブレベルと
なる補正制御信号、１０．Ｉｆ、・・・、　Ｉｎは補正
をする入力信号である。

まず、遅延回路１０について説明する。

ゲート回路Ｇ１．Ｇ２はそれぞれ２つのインバータを直
列に接続して構成され、これらゲート回路Ｇ１．Ｇ２の
接続点に接続されたトランスフアゲ−）ＴＯ，ＴＩ、Ｔ
２．Ｔ３は、それぞれ制御信号ＳＯ，Ｓｌ、Ｓ２．Ｓ３
によりオン・オフし、ゲート回路Ｇ１の負荷容量が変化
するため、ゲート回路Ｇ１．、Ｇ２を通過する信号の遅
延量を制御することができる。

コンデンサＣＯ，Ｃ１，Ｃ２，Ｃ３の容量は、それぞれ
Ｃ３＝２Ｇ２＝４ＣＩ＝８ＣＯ＝８Ｃとなる関係を持つ
ように作られている。また、ゲート回路Ｇ１の出力端に
はゲート回路Ｇ２の人力容量及び配線容量が存在するた
め、これらの負荷容量をＣｓ　とする。

したがって、ゲート回路Ｇ１の負荷容量は、制御記号Ｓ
Ｏ，Ｓ１．Ｓ２．Ｓ３によって第１表に示す通りとなる
。

第１図においては、遅延回路ｌＯに対する制御信号Ｓｏ
、Ｓｌ、Ｓ２．Ｓ３はそれぞれ、高レベル（ｖａ　、　
以下同ｅ）　、　高レベル、高レベル、低レベルと設定
されているため、ゲート回路Ｇ１の負荷容量は７Ｃ＋Ｃ
ｓとなる。

次に、調整回路１０１〜１０ｎについて説明する。調整
回路１０１〜Ｉｏｎは同−構成であるから、代表して調
整回路１０１について説明する。

第１表 調整回路１０１は、遅延回路１０と同−構成の遅延回路
１１（但し人力される制御信号はＤＯ。

Ｄｉ、Ｄ２．Ｄ３となり、第２のゲート回路が第１のゲ
ート回路Ｇ１と対応する。）、アップダウンカウンタ３
１及び位相比較器２１より構成される。

入力信号１１は遅延回路１１に入力される。遅延回路１
１の出力信はＱｌである。

位相比較器２１には出力信号Ｑｌと遅延回路ＩＯの出力
信号ＱＯとが人力される。出力信号Ｑｌの位相が出力信
号ＱＯに対して進んでいるか遅れているかにしたがい、
進んでいる時には、位相差検出信号ＵＰをアクティブレ
ベルに、遅れている時には位相差検出信号ＤＷをアクテ
ィブレベルにする。

位相差検出信号ＵＰ、ＤＷはアップダウン・カウンタ３
１に入力される。

アップダウン・カウンタ３１は、位相差検出信号ＵＰ、
ＤＷのレベルに応じてカウント値を１”づつ増したり減
じたりしてそのカウント値の制御信号ＤＯ，Ｄｉ、Ｄ２
．Ｄ３を遅延回路１１へ出力する。

したがって、出力信号ＱＯに対して出力信号Ｑｌの位相
が進んでいる時には、位相比較器２１は位相差検出信号
ＰＵをアクティブレベルとし、アップダウン・カウンタ
３１はカウント値を“１゜だけ増やすため、遅延回路１
１の第２のゲート回路の負荷容量がＣだけ増加し、遅延
回路１１の遅延時間が長くなり、出力信号Ｑｌの位相が
出力信号ＱＯの位相に近づく。

また、逆に出力信号ＱＯに対して出力信号Ｑｌの位相が
遅れている時には、位相比較器２１は位相差検出信号Ｄ
Ｗをアクティブレベルとし、アップダウン・カウンタ３
１はカウント値を“１″だけ減らすため、遅延回路１１
の第２のゲート回路の負荷容量がＣだけ減少し、遅延回
路１１の遅延時間が短くなり、出力信号Ｑｌの位相が出
力信号ＱＯに近づく。

また、アップダウン・カウンタ３１は補正制御信号ＣＡ
Ｌがアクティブレベルの時のみ位相差検白信号ＵＰ、Ｄ
Ｗにしたがいカウント値の増減を実行し、補正制御信号
ＣＡＬがノンアクティブの時にはその直前のカウント値
を保持する。

次に、入力信号１１のスキューを補正する動作について
説明する。

第２図はこのスキューの補正動作を説明するための各部
信号の波形図である。

まず、補正制御信号ＣＡＬをアクティブレベルにする。

そして各人力信号線に同一周期、同一位相の信号を入力
する。この時、遅延回路１０゜１１に入力される信号は
入力配線等により、第２図のＩＯ，１１に示す通りとな
り、これら入力信号ＩＯ，１１にはΔ８のスキューが存
在する。

入力信号ＩＯは遅延回路１０により遅延して出力信号Ｑ
Ｏ，入力信号１１は遅延回路１１により遅延して出力信
号Ｑｌとして出力される。

位相比較器２１は出力信号ＱＱ、Ｑｌの位相を比較し、
その結果、出力信号ＱＯに対して出力信号ＱｌがΔ１だ
け遅れているときには、位相差検出信号ＤＷをアクティ
ブレベルとし、アップダウン・カウンタ３１はカウント
値を“１”だけ減少し、遅延回路１１の第２ゲート回路
の負荷容量がＣだげ減少するため、遅延時間が短かくな
り、出力信号Ｑｌは出力信号ＱＯの位相に近づく。

以下、出力信号ＱＯ，Ｑｌが低レベルから高レベルとな
る都度、位相比較器２１は位相差検出信号ＵＰ、ＤＷ何
れかをアクティブレベルとし、アップダウン・カウンタ
３１はそのカウント値を変化させ、遅延回路１１の第２
のゲート回路の負荷容量を変化させて遅延回路１１の遅
延時間を変化させ、出力信号ＱＯと出力信号Ｑｌとのス
キューを入力信号ＩＯ，１１のスキューに対して小さく
する。

このようにして、スキューの調整が、補正制御信号ＣＡ
Ｌを入力することにより自動的に行なわれる。

〔発明の効果〕

以上説明したように本発明は、第１の入力信号に対する
遅延時間を調整する第１の遅延回路の出力信号と第２の
入力信号の遅延時間を調整する第２の遅延回路の出力信
号との位相差を検出し、この位相差に応じて第２の遅延
回路の遅延時間を調整することにより、これら信号のス
キューを自動的に調整することができるのでスキューの
調整時間を短縮することができ、また、このスキュー補
正回路は各ＭＯ３集積回路に容易に組込むことができ、
かつ組込まれた状態でその効果を発揮するので、装置に
組込まれる部品点数を低減することができる効果がある
。

−ン、１０１．１ｏｎ・・・・・・調整回路、５１１゜
５１２・・・・・・タップ、ｃｏ、ｃｔ〜Ｃ３・・・・
・・コンデンサ、Ｇ１．Ｇ２・・・・・・ゲート回路、
ＴＯ，Ｔｌ〜Ｔ３・・・・・・トランスファゲート。

Claims (1)

【特許請求の範囲】
1. 入力端を第１の入力信号線と接続する第１のゲート回路
   と、それぞれ一端を前記第１のゲート回路の出力端と接
   続し第１の制御信号によりオン・オフする複数の第１ト
   ランスファゲートと、一端を前記各第１のトランスファ
   ゲートの他端とそれぞれ対応して接続する複数の第１の
   コンデンサとを備えた第１の遅延回路と、入力端を第２
   の入力信号線と接続する第２のゲート回路とそれぞれ一
   端を前記第２のゲート回路の出力端と接続し第２の制御
   信号によりオン・オフする複数の第２のトランスファゲ
   ートと一端を前記各第２のトランスファゲートの他端と
   それぞれ対応して接続する複数の第２のコンデンサとを
   備えた第２の遅延回路と、前記第１及び第２の遅延回路
   の出力信号の位相差を検出し位相差検出信号を出力する
   位相比較器と、前記位相差検出信号と対応した前記第２
   の制御信号を発生する制御信号発生回路とを有すること
   を特徴とするスキュー補正回路。