JPH0321928B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、マイクロコンピユータ等のデイジタ
ル同期回路で構成されたデータ処理装置に関し、
特に相補型電界効果トランジスタ（以下
「CMOS」という）回路で構成された半導体集積
回路のデータ処理装置における動作電源電圧範囲
の拡大に関する。

近年半導体集積回路技術の進歩はめざましく、
マイクロコンピユータなどのデータ処理装置が単
一のチツプに集積化された大規模集積回路
（LSI）が出現しており、マイクロコンピユータ
はプログラムにより各種の処理が実現可能で、各
種の電子機器でそのコントローラとして広く応用
されている。マイクロコンピユータを応用した機
器では、電源として電池を用いている場合や、商
用電源が瞬断した時に動作を継続するように大容
量のコンデンサを用いてバツクアツプ動作を行つ
ている場合などは、電源容量に制限があり、電源
電圧が徐々に低下する。このような場合にできる
だけ長時間にわたつて正常動作するために、消費
電力が少く、動作電源電圧範囲の広いデータ処理
装置が必要とされている。従来のデータ処理装置
ではＰチヤンネル型電界効果トランジスタとＮチ
ヤンネル型電界効果トランジスタとを相補的に接
続したCMOS回路で内部の回路を構成し、消費
電力の減少、動作電源電圧範囲の拡大をはかつた
が、電界効果トランジスタは、その動作原理上電
源電圧が低下した場合、スイツチング速度が低下
するため、データ処理装置の電源電圧が何らかの
原因で低下した場合、従来のデータ処理装置で
は、デイジタル同期回路の基準時間信号であるク
ロツク信号の周波数が一定のままであるので、演
算処理に誤まりを生じたり、記憶データが破壊さ
れたりする異常動作をおこし、データ処理装置を
応用した機器に致命的な障害が発生する欠点があ
つた。電源電圧が低下することを前もつて考慮
し、始めから低い周波数のクロツク信号でデータ
処理装置を動作させる方法もあるが、通常の電源
電圧の時であつても、低い周波数のクロツク信号
で動作するため、データの処理速度がおそくな
り、目的の量のデータ処理が出来ないという欠点
があつた。

CMOS回路はＮチヤンネル又はＰチヤンネル
の電界効果トランジスタのいずれか一方のみが導
通し、常に電源電位又はグランド電位の電圧信号
が回路を伝ばんし、抵抗分割などで発生する中間
電位の信号が伝ぱんすることは無いので、電界効
果トランジスタのしきい値電圧からトランジスタ
が破壊する電圧までの広い電源電圧範囲で動作可
能であるが、前記のように、周波数が固定のクロ
ツク信号でデータ処理装置を動作させた場合は、
CMOS回路の広い動作電源電圧範囲の特長を有
効に活用できなかつた。

本発明は、データ処理装置のデイジタル同期回
路の論理的な動作は電源電圧に依存せず、電界効
果トランジスタのスイツチング速度が電源電圧に
依存しているため、デイジタル同期回路のクロツ
ク信号の周波数が電源電圧によつて制限されてい
る点に鑑みなされたもので、データ処理装置に供
給されている電源電圧に応じて、クロツク信号の
周波数を変化させることにより、前記欠点を解決
し、広い電源電圧範囲で、電源電圧に応じた充分
な動作速度で、正常動作するデータ処理装置を提
供することを目的とする。

本発明の同期式データ処理装置は、電源電圧の
変動に実質的に依存しない一定の周波数の基準時
間信号を発生する発振部と、該基準時間信号と同
期しこれを１／Ｎ（Ｎは整数）に分周する第１の
分周回路と、該第１の分周回路から出力される
１／Ｎ分周出力と同期しこれを１／２分周して
１／2N分周出力を得る第２の分周回路と、電源
電圧の変動を検出する検出部とを有する同期式デ
ータ処理装置であつて、前記基準時間信号と前記
１／Ｎ分周出力と前記１／2N分周出力とを入力
とし、これらが全て立上り時（もしくは立上り
時）を検出して第１の信号を出力するゲート回路
と、前記検出部が第１の状態の時、前記ゲート回
路の出力に係らず前記１／2N分周出力を選択し、
前記検出部が第２の状態の時、前記ゲート回路か
ら前記第１の信号が出力されるタイミングで、前
記基準時間信号を選択する選択手段とを有するこ
とを特徴とする。

第１図は本発明の一実施例のデータ処理装置を
示すブロツク図で、 １は発振子、２は発振部、３はクロツク発生部、
４は中央処理部、５は入出力部、６はメモリ部、
７は検出部、１１は基準時間信号、１２はクロツ
ク信号、１３は第１の制御信号、１４は第２の制
御信号、１５は検出信号を示す。

発振部２は発振子１の固有共振周波数で発振を
行い、周波数が一定の基準時間信号１１を出力す
る。発振子１は水晶発振子に限らずセラミツク発
振子やコイルとコンデンサによる共振回路が利用
可能である。クロツク発生部３は前記基準時間信
号１１を入力として分周動作を行い、制御信号１
３に論理値“１”が出力された後は、低い周波数
の第１のクロツク信号を選択し、クロツク信号１
２を出力する。

中央処理部４は、プログラムカウンタ、命令解
読回路及び演算処理回路などのクロツク信号１２
に同期して動作するデイジタル同期回路で構成さ
れ、プログラム番地情報を記憶するプログラムカ
ウンタによつて、メモリ部６のプログラムをアド
レス指定して命令を読み出し、命令解読回路によ
つて、よみ出した命令の解読を行つて各部を制御
する信号を発生し、演算処理回路を操作し、デー
タ処理を行う。中央処理部４は命令解読機能によ
つて、第１の特定命令を実行した時には、第１の
制御信号１３に論理値“１”を出力し、その他の
時は論理値“０”を出力する。

中央処理部４は同様に、第２の特定命令を実行
した時には第２の制御信号１４に論理値“１”を
出力し、その他の時は論理値“０”を出力する。
入出力部５は中央処理部４の制御によつて、処理
データ及び検出信号１５の入力及び処理結果の出
力を行う。メモリ部６は、中央処理部４の実行す
るプログラム及び処理するデータを記憶してお
り、中央処理部４の制御によつてプログラムやデ
ータの読み出しやデータの書き込みを行う。検出
部７は電圧比較回路で構成されており、データ処
理装置の電源電圧が通常の電圧の場合は論理値
“０”の、通常の電圧より低下した場合は論理値
“１”の検出信号１５を入出力部５に出力する。
発振子１、発振部２、中央処理部４、入出力部
５、メモリ部６は通常のデータ処理装置に用いら
れているものと同様であり各種の回路で実現可能
である。

以下にクロツク発生部３及び検出部７について
詳しく説明する。

第２図は本発明の一実施例のクロツク発生部３
の回路構成図で、２１，２２はそれぞれ第１，第
２の分周回路、２３はアンドゲート、２４は第１
のフリツプフロツプ、２５は第２のフリツプフロ
ツプ、２６は選択回路、１１は基準時間信号、１
２はクロツク信号、１３，１４はそれぞれ第１，
第２の制御信号、３１は分周回路２１の分周信
号、３２は分周回路２２の分周信号、３３は論理
積信号、３４は選択状態信号、３５は選択信号を
示す。第２図における基準時間信号１１、クロツ
ク信号１２、第１，第２の制御信号１３及び１４
は、第１図における同一番号の信号と同じであ
る。

分周回路２１は、基準時間信号１１を入力とし
て分周動作を行い、周波数が２分の１の分周信号
３１を出力する。分周回路２２は、前記分周信号
３１を入力として分周動作を行い、分周信号３１
の２分の１の周波数の分周信号３２を出力する。
本実施例では、分周信号３１の周波数は基準時間
信号１１の周波数の２分の１で、分周信号３２の
周波数は基準時間信号１１の周波数の４分の１で
ある。アンドゲート２３は基準時間信号１１、分
周信号３１、及び分周信号３２を入力とし、前記
３入力の論理積をとり論理積信号３３を出力す
る。第１のフリツプフロツプ２４は、第１の制御
信号１３をリセツト入力Ｒ、第２の制御信号１４
をセツト入力Ｓとして動作し、クロツク周波数の
選択状態を記憶するRSフリツプフロツプで、第
２の制御信号１４が論理値“１”となつた後はそ
の出力Ｑに論理値“１”を保持し、第１の制御信
号１３が論理値“１”となつた後は、その出力Ｑ
に論理値“０”を保持する。

第１のフリツプフロツプ２４の出力Ｑがクロツ
ク信号１２の周波数の選択状態を示す選択状態信
号３４となり、第２のフリツプフロツプ２５のデ
ータ入力となる。

第２のフリツプフロツプ２５は、論理積信号３
３をゲート信号Ｇとし選択状態信号３４をデータ
入力Ｄとして動作し、選択状態信号３４の同期化
を行うＤフリツプフロツプで、ゲート信号３３が
論理値“１”の時は、データ入力３４をフリツプ
フロツプのデータ出力Ｑに伝達し、データ出力Ｑ
はデータ入力３４の状態に従い変化する。

ゲート信号３３の論理値が“１”から“０”に
変化した時は、ゲート信号３３が変化した時のデ
ータ入力３４の論理値をデータ出力Ｑに記憶し、
ゲート信号３３が論理値“０”の間は、データ出
力Ｑの記憶内容を保持する。

第２のフリツプフロツプ２５のデータ出力Ｑが
選択信号３５となり選択回路２６の入力となる。
選択回路２６は基準時間信号１１、分周信号３２
を入力とし、選択信号３５によつて前記２入力の
一方の選択を行う選択回路で、選択信号３５の論
理値が“１”の時は、基準時間信号１１を選択
し、選択信号３５の論理値が“０”の時は分周信
号３２を選択し、その選択された信号をクロツク
信号１２として出力する。

次にタイムチヤートにもとづいてクロツク発生
部の動作説明を行う。

第３図は、本発明の一実施例のクロツク発生部
の動作を示すタイムチヤートで、１１は基準時間
信号、３１は分周信号、３２は分周信号、３４は
選択状態信号、３３は論理積信号、３５は選択信
号、１２はクロツク信号、Tdはクロツク信号１
２が変化してから選択状態信号３４が変化するま
での時間がおくれ、Ｘは選択信号３５の変化点を
示す。第３図のタイムチヤートでは、クロツク信
号の周波数を上げる場合について記述してある。
時間おくれTdは電界効果トランジスタのスイツ
チング速度に起因するもので、信号がデータ処理
装置内部の回路を伝ぱんするために生じる。この
ため、時間おくれTdは、電源電圧に依存して変
化し、電源電圧が低下するほど増大する。本発明
の一実施例のクロツク発生部においては、第２の
フリツプフロツプ２５の動作から明らかな様に、
選択信号３５が変化するのは、選択信号の同期化
を行うフリツプフロツプ２５のゲート信号である
論理積信号３３の論理値“１”の時、すなわち、
アンドゲート２３の入力である基準時間信号１
１、分周信号３１および分周信号３２の全てが論
理値“１”の時に限られるので、変化点Ｘは時間
おくれTdには依存しない。そして、選択回路２
６で選択される基準時間信号１１および分周信号
３２の両方がともに論理値“１”の瞬間に選択状
態が変化するため、選択回路２６の出力であるク
ロツク信号１２が停止したり、クロツク信号１２
に異常なパルスが発生したりすことは無く、等価
的にいうとクロツク信号１２は先行信号の立下り
に同期した他周波数の後行信号に切換えることが
できる。このためクロツク信号に同期して動作し
ているデータ処理装置は、動作を中断したり、誤
動作をおこしたりすることなくすみやかに動作速
度を切換えることができる。ここで、単に電源電
圧に対応してクロツク信号の周波数を切換えるだ
けならば、同期化を行うための第２のフリツプフ
ロツプ２５及びアンドゲート２３は不必要で、第
１のフリツプフロツプ２４の出力である選択状態
信号３４を直接選択回路２６の選択信号３５とし
たクロツク発生回路を構成することも可能であ
る。この場合の動作を示すタイムチヤートを第４
図に示す。図で用いられている数字、記号は第３
図と同一である。このようなクロツク発生回路で
は、選択信号３５の変化点Ｘは時間おくれTdに
よつて様々に変化するので、第４図に示すように
選択回路２６の入力である基準時間信号１１及び
分周信号３２の論理値が異なつている時に選択信
号３５が変化する場合が生じる。この場合は、選
択信号３５が変化した直後クロツク信号１２に異
常なパルスが発生するため、データ処理装置のデ
イジタル同期回路は誤動作をおこす。

従つて、同期化を行うための第２のフリツプフ
ロツプ２５及びアンドゲート２３は本発明の一実
施例のクロツク発生回路に必要不可欠なもので、
第２のフリツプフロツプ２５及びアンドゲート２
３を用いて同期化することによりクロツク信号に
同期して動作するデータ処理装置は、動作を中断
したり誤動作することなしにその動作速度を変化
することができる。

次に検出部７について詳細に説明する。

第５図は本発明の一実施例の検出部の回路図
で、４１はツエナダイオード、４２は第１の抵抗
器、４３は第２の抵抗器、４４はNPN形トラン
ジスタ、１５は第１図と同じ検出信号、１６は電
源線を示す。ツエナダイオード４１のカソードは
電源線１６に、アノードは抵抗４２の一端とトラ
ンジスタ４４のベースに接続され、抵抗４２の残
りの一端とトランジスタ４４のエミツタは接地さ
れている。抵抗４３の一端は電源線１６に接続さ
れ、抵抗４３の残りの一端はトランジスタ４４の
コレクタに接続され、トランジスタ４４のコレク
タから検出信号１５が出力されている。電源線の
電圧がツエナダイオードのツエナ電圧以上の場合
は、ツエナダイオード４１は導通し、トランジス
タ４４のベースに電流が流れ、トランジスタ４４
はオンし、トランジスタ４４のコレクタは接地電
位となり、論理値“０”の検出信号１５が出力さ
れる。電源線の電圧がツエナ電圧以下の場合は、
ツエナダイオード４１は非導通となり、トランジ
スタ４４のベースには電流は流れず、トランジス
タ４４はオフし、トランジスタ４４のコレクタは
第２の抵抗器４３を介して接続される電源線の電
位となり、論理値“１”の検出信号１５が出力さ
れる。

実施例では、4.5Vのツエナ電圧特性を持つツ
エナダイオードを用いており、電源線の電圧が
4.5V以上の時に、論理値“０”の検出信号を出
力し、4.5V以下となつた時に、論理値“１”の
検出信号を出力する。

中央処理部４は、入出力部５を介して検出信号
１５を監視しており、電源電圧が通常時より低下
し検出信号１５が論理値“０”から“１”となつ
たとき、プログラム処理によつて、第１の特定命
令を実行し第１の制御信号１３を発生する。クロ
ツク発生部３は、第１の制御信号１３にもとづい
て、前記第１のクロツク信号を選択し、クロツク
信号１２の周波数を低下させる。電源電圧が通常
時まで回復し検出信号１５が論理値“１”から
“０”となつたときは、第２の特定命令を実行し
第２の制御信号１４を発生する。クロツク発生部
３は、第２の制御信号１４にもとづいて前記第２
のクロツク信号を選択し、クロツク信号１２の周
波数を上昇させる。

また、中央処理部４は入出力部５から入力され
た入力データや演算処理結果を判断し例えば、プ
ログラム処理で前記第１及び第２の特定命令を実
行して、任意にクロツク信号１２の周波数を変化
することも可能である。

このように、本発明は中央処理部が電源電圧の
状態に応じて、命令を実行してクロツク発生部の
制御を行い、自身のクロツク信号の周波数を変化
させながら動作可能で、例えば、商用電源が停電
でその回復まで、電池や大容量のコンデンサに切
換えて動作を継続するバツクアツプ動作におい
て、データ処理装置の電源電圧が低下した場合、
本発明によるデータ処理装置はその状態を検知
し、プログラム処理によつて自身のクロツク信号
の周波数を低下し、正常に動作を継続すことが可
能である。

電界効果トランジスタで構成させるデイジタル
同期回路の動作速度は、電源電圧に依存して変化
することが知られている。

第６図は本発明の一実施例のデータ処理装置の
電源電圧Ｖと正常動作可能なクロツク周波数ｆの
上限の関係を示す。動作速度特性図である。

実施例のデータ処理装置は電源電圧が5Vの時
を標準としており、第６図に示すように、電源電
圧が4.0Vから5.5Vではクロツク信号の周波数が
200KHz以上であつても正常に動作可能であるが、
電源電圧が2.0Vの場合はクロツク信号の周波数
を50KHzにまで下げて低速で動作させないと誤動
作をおこす。

発振部は基準時間の発生のために水晶など固有
の共振周波数を持つ発振子を使用しているため、
その発振周波数は電源電圧が低下しても一定で、
クロツク信号の周波数は変化しないので、従来の
データ処理装置の様にクロツク信号の周波数が固
定であつた場合は、クロツク信号の周波数が
200KHzに固定ならば、電源電圧が4.0Vから5.5V
の間でしか正常な動作は保証されない。

本実施例では200KHzとその４分の１の50KHz
にクロツク信号の周波数を選択可能で、電源電圧
が4.5Vから5.5Vでは、クロツク信号の周波数を
200KHzとし、電源電圧が4.5V以下となつたこと
を検出した場合は50KHzとして、電源電圧に応じ
て例えばプログラム制御でクロツク信号の周波数
を切換えて動作するため、電源電圧が2.0Vから
5.5Vの間で電源電圧に応じた充分な動作速度で
正常に動作可能である。

本発明のデータ処理装置の広い電源電圧範囲の
効果を、商用電源で動作する機器の商用電源が瞬
断した時のバツクアツプ動作を例にして以下説明
する。

タイムスイツチ機能を持つた電子機器において
は、商用電源が短時間停電した場合や、商用電源
のプラグを一時的にぬいてその機器を移動させる
場合には、大電力を必要とする動作を停止するの
はやむおえないが、時計機能を停止することは許
されない。

このような電源の瞬断対策として、大容量のコ
ンデンサに充電されている電荷を電源にして、デ
ータ処理装置をバツクアツプ動作させることが行
われている。

第７図はコンデンサの放電曲線を示すもので、
放電開始からの時間Ｔとコンデンサの端子電圧Ｖ
の関係を示す。コンデンサに充電された電荷Ｑ
は、バツクアツプ動作中のデータ処理装置が消費
する電流Ｉとして放電される。ここで、電流Ｉは
Ｉ＝−dq／dtで示され、負号は電荷の減少を意味す る。コンデンサに残つている電荷に対応したコン
デンサの端子電圧Ｖがデータ処理装置の電源電圧
となる。ここで、コンデンサの端子電圧Ｖは、コ
ンデンサの静電容量Ｃを用いてＶ＝Ｑ／Ｃで示され、 コンデンサの端子電圧の低下をあらわす放電曲線
は指数関数曲線となることが知られている。

第７図の放電曲線から明らかな様に、コンデン
サの端子電圧は放電開始直後にははげしく低下す
るが、その後は比較的ゆつくりと低下するため、
電源電圧範囲のせまいデータ処理装置では、バツ
クアツプ可能な時間はごく短く、バツクアツプ可
能な時間は単に動作可能な電源電圧範囲の比以上
にある。

実施例で示すならば、通常動作の200KHzに固
定のクロツク信号でデータ処理装置を動作させた
場合は、電源電圧が4.0Vになるまで正常動作す
るのでバツクアツプ時間は５分間であつたが、電
源電圧の低下を検出し、クロツク信号の周波数を
50KHzに低下させて動作した場合は、電源電圧が
2.0Vになるまで正常動作可能なので、バツクア
ツプ時間は25分以上になり、クロツク信号の周波
数が固定の場合と比較して５倍もの時間バツクア
ツプ動作可能である。

なお、バツクアツプ動作時にデータ処理装置に
必要とされる動作は、時計機能が正しく動作する
ことだけであつて、機器の制御などの高速の処理
を行う必要は無いので、低い50KHzのクロツク信
号でデータ処理装置が動作しても何ら障害は発生
しない。

以上述べた様に本発明によれば、データ処理装
置は電源状態に応じた最適の動作速度で誤動作す
ることなくデータ処理装置で、バツクアツプ時間
を大幅に増加することができる。

【図面の簡単な説明】

図は本発明の一実施例を示すもので第１図は、
全体の構成を示すブロツク図、第２図は、クロツ
ク発生部の回路構成図、第３図及び第４図は、ク
ロツク発生部の動作を示すタイムチヤート、第５
図は検出回路の回路構成図、第６図は、動作速度
特性図、第７図はコンデンサの放電曲線を示す。 １……発振子、２……発振部、３……クロツク
発生部、４……中央処理部、５……入出力部、６
……メモリ部、７……検出部、１１……基準時間
信号、１２……クロツク信号、１３……第１の制
御信号、１４……第２の制御信号、１５……検出
信号、２１……第１の分周回路、２２……第２の
分周回路、２３……アンドゲート、２４……第１
のフリツプフロツプ、２５……第２のフリツプフ
ロツプ、２６……選択回路、３１……分周信号、
３２……分周信号、３３……論理積信号、３４…
…選択状態信号、３５……選択信号、３６……ク
ロツク信号、４１……ツエナダイオード、４２…
…第１の抵抗器、４３……第２の抵抗器、４４…
…NPN形トランジスタ。

Claims (1)

【特許請求の範囲】
1. １ 電源電圧の変動に実質的に依存しない一定の
   周波数の基準時間信号を発生する発振部と、該基
   準時間信号と同期しこれを１／Ｎ（Ｎは整数）に
   分周する第１の分周回路と、該第１の分周回路か
   ら出力される１／Ｎ分周出力と同期しこれを１／
   ２分周して１／2N分周出力を得る第２の分周回
   路と、電源電圧の変動を検出する検出部とを有す
   る同期式データ処理装置であつて、前記基準時間
   信号と前記１／Ｎ分周出力と前記１／2N分周出
   力とを入力とし、これらが全て立上り時（もしく
   は立上り時）を検出して第１の信号を出力するゲ
   ート回路と、前記検出部が第１の状態の時、前記
   ゲート回路の出力に係らず前記１／2N分周出力
   を選択し、前記検出部が第２の状態の時、前記ゲ
   ート回路から前記第１の信号が出力されるタイミ
   ングで、前記基準時間信号を選択する選択手段と
   を有することを特徴とする同期式データ処理装
   置。