JP2000174615A - 集積回路の内部クロック周波数を自動補正する方法と装置 - Google Patents
集積回路の内部クロック周波数を自動補正する方法と装置Info
- Publication number
- JP2000174615A JP2000174615A JP11034782A JP3478299A JP2000174615A JP 2000174615 A JP2000174615 A JP 2000174615A JP 11034782 A JP11034782 A JP 11034782A JP 3478299 A JP3478299 A JP 3478299A JP 2000174615 A JP2000174615 A JP 2000174615A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- internal
- clock signal
- divisor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000003139 buffering effect Effects 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
- H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
- H04W52/029—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 省電力モード時にも周波数精度が高いターゲ
ットクロック信号を供給できる、集積回路の内部クロッ
ク周波数を自動補正する方法と装置を提供する。 【解決手段】 外部から提供される外部クロック信号お
よび外部除数信号により第１ターゲットクロック信号を
発生させるものであって、内部クロック信号を発生させ
るクロックゼネレーターと、外部除数信号を除数として
外部クロック信号を周波数分割し、第２ターゲットクロ
ック信号を得る第１クロック分割器と、第２ターゲット
クロック信号の１周期における内部クロック信号をカウ
ントして内部除数信号を発生させるカウンターと、内部
除数信号を除数として内部クロック信号を周波数分割
し、第１ターゲットクロック信号を発生させる第２クロ
ック分割器とを具備する。
ットクロック信号を供給できる、集積回路の内部クロッ
ク周波数を自動補正する方法と装置を提供する。 【解決手段】 外部から提供される外部クロック信号お
よび外部除数信号により第１ターゲットクロック信号を
発生させるものであって、内部クロック信号を発生させ
るクロックゼネレーターと、外部除数信号を除数として
外部クロック信号を周波数分割し、第２ターゲットクロ
ック信号を得る第１クロック分割器と、第２ターゲット
クロック信号の１周期における内部クロック信号をカウ
ントして内部除数信号を発生させるカウンターと、内部
除数信号を除数として内部クロック信号を周波数分割
し、第１ターゲットクロック信号を発生させる第２クロ
ック分割器とを具備する。
Description
【０００１】
【発明の属する技術分野】この発明は、集積回路（Inte
grated Circuit = IC）のクロック発生方法と装置に関
し、特に、集積回路の内部クロック周波数を自動補正す
る方法と装置に関する。
grated Circuit = IC）のクロック発生方法と装置に関
し、特に、集積回路の内部クロック周波数を自動補正す
る方法と装置に関する。
【０００２】
【従来の技術】回路設計ルールにおいて、通常はクロッ
クを設定して、個別の回路制御信号の動作タイミングを
制御し、信号の不同期により誤動作が発生することを防
止している。例えば、クロックの応用には起動トリガ
ー、リセット設定、参考信号などが含まれている。
クを設定して、個別の回路制御信号の動作タイミングを
制御し、信号の不同期により誤動作が発生することを防
止している。例えば、クロックの応用には起動トリガ
ー、リセット設定、参考信号などが含まれている。
【０００３】
【発明が解決しようとする課題】現在のＩＣは、色々な
省電力モード（power down mode）を設定して、電力消
費の抑制をはかっているので、ＩＣ設計においてはクロ
ックが不可欠なものとなっている。もしも、ＩＣの設計
においてクロックが必要な場合、通常は、ＩＣの外部に
クリスタル（crystal）、発振器（oscillator）あるい
はクロックゼネレーター（clock generator）を設置し
てクロックソース（clock source）としている。しかし
ながら、このようなクロックソースの電源を制御するこ
とは難しく、しばしばＩＣが省電力モードにある時、こ
のクロックソースがその他の電力消費のメインソースと
なることが多い。
省電力モード（power down mode）を設定して、電力消
費の抑制をはかっているので、ＩＣ設計においてはクロ
ックが不可欠なものとなっている。もしも、ＩＣの設計
においてクロックが必要な場合、通常は、ＩＣの外部に
クリスタル（crystal）、発振器（oscillator）あるい
はクロックゼネレーター（clock generator）を設置し
てクロックソース（clock source）としている。しかし
ながら、このようなクロックソースの電源を制御するこ
とは難しく、しばしばＩＣが省電力モードにある時、こ
のクロックソースがその他の電力消費のメインソースと
なることが多い。
【０００４】その他の解決方法としては、ターゲットＩ
Ｃ内部に発振回路を設けることで電力の消費を抑制する
方法がある。しかし、純粋なロジックの製造プロセスに
より周波数精度の高いクロックを設計することは困難で
あるので、しばしば製造プロセスにおいて工程を増やす
ことにより周波数の精度を保証しようということにな
る。また、製造プロセスの歩留りが悪ければ、発振回路
から発生するクロックの周波数が不正確である場合、通
常は修正することが不可能である。
Ｃ内部に発振回路を設けることで電力の消費を抑制する
方法がある。しかし、純粋なロジックの製造プロセスに
より周波数精度の高いクロックを設計することは困難で
あるので、しばしば製造プロセスにおいて工程を増やす
ことにより周波数の精度を保証しようということにな
る。また、製造プロセスの歩留りが悪ければ、発振回路
から発生するクロックの周波数が不正確である場合、通
常は修正することが不可能である。
【０００５】従って、この発明の目的は、通常モード
（normal mode）時に、集積回路外部からのクロックで
その内部クロックの周波数を補正し、省電力モード（po
wer down mode）時には、周波数の精度が高い内部クロ
ックを供給できる、集積回路の内部クロック周波数を自
動補正する方法と装置を提供することにある。
（normal mode）時に、集積回路外部からのクロックで
その内部クロックの周波数を補正し、省電力モード（po
wer down mode）時には、周波数の精度が高い内部クロ
ックを供給できる、集積回路の内部クロック周波数を自
動補正する方法と装置を提供することにある。
【０００６】
【課題を解決するための手段】上記した課題を解決し、
所望の目的を達成するために、この発明にかかる集積回
路の内部クロック周波数を自動補正する方法は、その内
部において内部クロックを発生させて参考クロックとす
ることができる集積回路に適用される方法であって、通
常モードにおいて、集積回路の外部から提供される外部
クロックで集積回路の内部クロックの周波数を補正し、
省電力モードにおいて、外部クロックが提供されない時
に、集積回路の内部において補正された前記内部クロッ
クを供給するものである。
所望の目的を達成するために、この発明にかかる集積回
路の内部クロック周波数を自動補正する方法は、その内
部において内部クロックを発生させて参考クロックとす
ることができる集積回路に適用される方法であって、通
常モードにおいて、集積回路の外部から提供される外部
クロックで集積回路の内部クロックの周波数を補正し、
省電力モードにおいて、外部クロックが提供されない時
に、集積回路の内部において補正された前記内部クロッ
クを供給するものである。
【０００７】更に詳細には、この発明にかかる集積回路
の内部クロック周波数を自動補正する方法は、その内部
において内部クロック信号を発生させることができる集
積回路に適用できるとともに、集積回路の外部から外部
クロック信号および外部除数信号を提供するものであっ
て、外部除数信号で外部クロック信号を除算して第２タ
ーゲットクロック信号を得るステップと、第２ターゲッ
トクロック信号の各周期における内部クロック信号の周
期数をカウントして内部除数信号を得るステップと、内
部除数信号で前記内部クロック信号を除算して第１ター
ゲットクロック信号を得るステップとを具備するもので
ある。
の内部クロック周波数を自動補正する方法は、その内部
において内部クロック信号を発生させることができる集
積回路に適用できるとともに、集積回路の外部から外部
クロック信号および外部除数信号を提供するものであっ
て、外部除数信号で外部クロック信号を除算して第２タ
ーゲットクロック信号を得るステップと、第２ターゲッ
トクロック信号の各周期における内部クロック信号の周
期数をカウントして内部除数信号を得るステップと、内
部除数信号で前記内部クロック信号を除算して第１ター
ゲットクロック信号を得るステップとを具備するもので
ある。
【０００８】そして、この発明にかかる集積回路の内部
クロック周波数を自動補正する装置は、外部から提供さ
れる外部クロック信号および外部除数信号により第１タ
ーゲットクロック信号を発生させるものであって、内部
クロック信号を発生させるクロックゼネレーターと、外
部除数信号を除数として外部クロック信号を周波数分割
し、第２ターゲットクロック信号を得る第１クロック分
割器と、第２ターゲットクロック信号の１周期における
内部クロック信号をカウントして内部除数信号を発生さ
せるカウンターと、内部除数信号を除数として内部クロ
ック信号を周波数分割し、第１ターゲットクロック信号
を発生させる第２クロック分割器とを具備するものであ
る。
クロック周波数を自動補正する装置は、外部から提供さ
れる外部クロック信号および外部除数信号により第１タ
ーゲットクロック信号を発生させるものであって、内部
クロック信号を発生させるクロックゼネレーターと、外
部除数信号を除数として外部クロック信号を周波数分割
し、第２ターゲットクロック信号を得る第１クロック分
割器と、第２ターゲットクロック信号の１周期における
内部クロック信号をカウントして内部除数信号を発生さ
せるカウンターと、内部除数信号を除数として内部クロ
ック信号を周波数分割し、第１ターゲットクロック信号
を発生させる第２クロック分割器とを具備するものであ
る。
【０００９】更に、この発明にかかる集積回路の内部ク
ロック周波数を自動補正する装置は、外部から提供され
る外部クロック信号および外部除数信号により第１ター
ゲットクロック信号を発生させるものであって、内部ク
ロック信号を発生させるクロックゼネレーターと、外部
除数信号を除数として外部クロック信号を周波数分割
し、第２ターゲットクロック信号を得る第１クロック分
割器と、第２ターゲットクロック信号の１周期における
内部クロック信号をカウントして内部除数信号を発生さ
せるカウンターと、カウンターの内部除数信号を緩衝出
力するレジスターと、レジスターが緩衝出力した内部除
数信号を除数として、内部クロック信号を周波数分割
し、第１ターゲットクロック信号を発生させる第２クロ
ック分割器とを具備するものである。
ロック周波数を自動補正する装置は、外部から提供され
る外部クロック信号および外部除数信号により第１ター
ゲットクロック信号を発生させるものであって、内部ク
ロック信号を発生させるクロックゼネレーターと、外部
除数信号を除数として外部クロック信号を周波数分割
し、第２ターゲットクロック信号を得る第１クロック分
割器と、第２ターゲットクロック信号の１周期における
内部クロック信号をカウントして内部除数信号を発生さ
せるカウンターと、カウンターの内部除数信号を緩衝出
力するレジスターと、レジスターが緩衝出力した内部除
数信号を除数として、内部クロック信号を周波数分割
し、第１ターゲットクロック信号を発生させる第２クロ
ック分割器とを具備するものである。
【００１０】
【作用】この発明にかかる集積回路の内部クロック周波
数を自動補正する方法と装置は、通常モード時に外部か
らの精確なクロックソースにより内部で発振されるクロ
ックを補正しているが、主要にはＩＣが省電力モードに
切り換わった後で、精確な内部発振クロック（内部クロ
ック）を使用できる構成となるものである。一般的なＩ
Ｃ設計において、分割器（divider）を用いてクロック
ソースの周波数を実際に必要とするターゲットクロック
（target clock）にまで低減させるのが普通である。
数を自動補正する方法と装置は、通常モード時に外部か
らの精確なクロックソースにより内部で発振されるクロ
ックを補正しているが、主要にはＩＣが省電力モードに
切り換わった後で、精確な内部発振クロック（内部クロ
ック）を使用できる構成となるものである。一般的なＩ
Ｃ設計において、分割器（divider）を用いてクロック
ソースの周波数を実際に必要とするターゲットクロック
（target clock）にまで低減させるのが普通である。
【００１１】また、２つの異なるクロック周波数は、周
波数値が逆比例する除数で周波数分割することで、同一
の獲得周波数値を得ることができる。この発明は、この
ような原理を利用して、外部クロック周波数を外部除数
で除算した周波数が内部クロック周波数を内部除数で除
算したものに等しいということに基づき、内部クロック
が内部分割器で周波数分割されて発生するターゲットク
ロックを補正することにより、集積回路の内部クロック
とするものである。
波数値が逆比例する除数で周波数分割することで、同一
の獲得周波数値を得ることができる。この発明は、この
ような原理を利用して、外部クロック周波数を外部除数
で除算した周波数が内部クロック周波数を内部除数で除
算したものに等しいということに基づき、内部クロック
が内部分割器で周波数分割されて発生するターゲットク
ロックを補正することにより、集積回路の内部クロック
とするものである。
【００１２】
【発明の実施の形態】以下、この発明にかかる好適な実
施形態を図面に基づいて説明する。図１において、この
発明にかかる集積回路の内部クロック周波数を自動補正
する装置１００は、外部から提供される外部クロック信
号１１０および外部除数信号１１２により、周波数精度
が高い第１ターゲットクロック信号１２０を発生させる
ものである。装置１００は、クロックゼネレーター（cl
ock generator）１０２と、クロック分割器（clock div
ider）１０４と、第２クロック分割器１０８と、カウン
ター（counter）１０６とから構成される。クロックゼ
ネレーター１０２は、発振回路のように、内部クロック
信号１１６を発生させることができるとともに、カウン
ター１０６および第２クロック分割器１０８へ出力する
ものである。
施形態を図面に基づいて説明する。図１において、この
発明にかかる集積回路の内部クロック周波数を自動補正
する装置１００は、外部から提供される外部クロック信
号１１０および外部除数信号１１２により、周波数精度
が高い第１ターゲットクロック信号１２０を発生させる
ものである。装置１００は、クロックゼネレーター（cl
ock generator）１０２と、クロック分割器（clock div
ider）１０４と、第２クロック分割器１０８と、カウン
ター（counter）１０６とから構成される。クロックゼ
ネレーター１０２は、発振回路のように、内部クロック
信号１１６を発生させることができるとともに、カウン
ター１０６および第２クロック分割器１０８へ出力する
ものである。
【００１３】第１クロック分割器１０４は、外部から入
力される外部クロック信号１１０ならびに外部除数信号
１１２を受信して、その外部除数信号１１２を除数とし
て外部クロック信号１１０を周波数分割し、第２ターゲ
ットクロック信号１１４を発生させる。この第２ターゲ
ットクロック信号１１４は、装置１００が必要とする第
１ターゲットクロック信号１２０に相当するものであ
る。つまり、この発明の装置１００が発生させたいもの
は、第２ターゲットクロック信号１１４の周波数に相当
する第１ターゲットクロック信号１２０である。カウン
ター１０６は、第２ターゲットクロック信号１１４およ
び内部クロック信号１１６を受信して第２ターゲットク
ロック信号１１４の１周期における内部クロック信号１
１６の周期数をカウントし、内部除数信号（カウント信
号とも言う）１１８を発生させる。
力される外部クロック信号１１０ならびに外部除数信号
１１２を受信して、その外部除数信号１１２を除数とし
て外部クロック信号１１０を周波数分割し、第２ターゲ
ットクロック信号１１４を発生させる。この第２ターゲ
ットクロック信号１１４は、装置１００が必要とする第
１ターゲットクロック信号１２０に相当するものであ
る。つまり、この発明の装置１００が発生させたいもの
は、第２ターゲットクロック信号１１４の周波数に相当
する第１ターゲットクロック信号１２０である。カウン
ター１０６は、第２ターゲットクロック信号１１４およ
び内部クロック信号１１６を受信して第２ターゲットク
ロック信号１１４の１周期における内部クロック信号１
１６の周期数をカウントし、内部除数信号（カウント信
号とも言う）１１８を発生させる。
【００１４】カウンター１０６のカウント方法は、各第
２ターゲットクロック信号１１４の周期における内部ク
ロック信号１１６の周期数をカウントするものである。
なお、このカウンター１０６のカウント方法は、ｎ個の
第２ターゲットクロック信号１１４の周期における内部
クロック信号１１６の周期数をカウントしてからｎで除
算して平均値を求めるものとすることもできる。第２ク
ロック分割器１０８は、内部クロック信号１１６ならび
に内部除数信号１１８を受信して、内部除数信号１１８
を除数として内部クロック信号１１６を周波数分割し、
装置１００が必要とする第１ターゲットクロック信号１
２０を発生させるものである。
２ターゲットクロック信号１１４の周期における内部ク
ロック信号１１６の周期数をカウントするものである。
なお、このカウンター１０６のカウント方法は、ｎ個の
第２ターゲットクロック信号１１４の周期における内部
クロック信号１１６の周期数をカウントしてからｎで除
算して平均値を求めるものとすることもできる。第２ク
ロック分割器１０８は、内部クロック信号１１６ならび
に内部除数信号１１８を受信して、内部除数信号１１８
を除数として内部クロック信号１１６を周波数分割し、
装置１００が必要とする第１ターゲットクロック信号１
２０を発生させるものである。
【００１５】もしも外部クロック信号１１０の周波数を
Ｆextとし、内部クロック信号１１６の周波数をＦinと
し、第１ターゲットクロック信号１２０の周波数をＦf
とし、外部除数信号１１２の値をＤextとし、内部除数
信号（カウント信号）１１８の値をＤinとすれば、Ｆf
＝Ｆext／Ｄext＝Ｆin／Ｄinとなる。すなわち、外部ク
ロック信号１１０の周波数Ｆextを外部除数信号１１２
の値Ｄextで除算したものが、内部クロック信号１１６
の周波数Ｆinを内部除数信号１１８の値Ｄinで除算した
ものに等しいことになる。
Ｆextとし、内部クロック信号１１６の周波数をＦinと
し、第１ターゲットクロック信号１２０の周波数をＦf
とし、外部除数信号１１２の値をＤextとし、内部除数
信号（カウント信号）１１８の値をＤinとすれば、Ｆf
＝Ｆext／Ｄext＝Ｆin／Ｄinとなる。すなわち、外部ク
ロック信号１１０の周波数Ｆextを外部除数信号１１２
の値Ｄextで除算したものが、内部クロック信号１１６
の周波数Ｆinを内部除数信号１１８の値Ｄinで除算した
ものに等しいことになる。
【００１６】しかも、第１ターゲットクロック信号１２
０の周波数Ｆfも第２ターゲットクロック信号１１４の
周波数Ｆext／Ｄextに等しいものとなる。また、Ｄin＝
Ｆin／Ｆfの値が大きくなればなるほど、第１ターゲッ
トクロック信号１２０の誤差も小さいものとなる。従っ
て、装置１００は、周波数精度の高い外部クロック信号
１１０に基づいて、出力する第１ターゲットクロック信
号１２０の周波数を補正することができ、かつ外部クロ
ック信号１１０の周波数および外部除数信号１１２の値
により第１ターゲットクロック信号１２０の周波数を決
定することができる。
０の周波数Ｆfも第２ターゲットクロック信号１１４の
周波数Ｆext／Ｄextに等しいものとなる。また、Ｄin＝
Ｆin／Ｆfの値が大きくなればなるほど、第１ターゲッ
トクロック信号１２０の誤差も小さいものとなる。従っ
て、装置１００は、周波数精度の高い外部クロック信号
１１０に基づいて、出力する第１ターゲットクロック信
号１２０の周波数を補正することができ、かつ外部クロ
ック信号１１０の周波数および外部除数信号１１２の値
により第１ターゲットクロック信号１２０の周波数を決
定することができる。
【００１７】さらに、カウンター１０６は、ラッチング
（latching）機能を備えており、外部クロック信号１１
０が提供されない時でも、ラッチングした内部除数信号
１１８を第２クロック分割器１０８へ出力することがで
きる。ＩＣが省電力モードである時、クロックゼネレー
ター１０２は、第２クロック分割器１０８へ内部クロッ
ク信号１１６を出力しており、同時に、第２クロック分
割器１０８が補正された内部除数信号１１８により内部
クロック信号１１６を除算して、周波数精度の高い第１
ターゲットクロック信号１２０を出力する。
（latching）機能を備えており、外部クロック信号１１
０が提供されない時でも、ラッチングした内部除数信号
１１８を第２クロック分割器１０８へ出力することがで
きる。ＩＣが省電力モードである時、クロックゼネレー
ター１０２は、第２クロック分割器１０８へ内部クロッ
ク信号１１６を出力しており、同時に、第２クロック分
割器１０８が補正された内部除数信号１１８により内部
クロック信号１１６を除算して、周波数精度の高い第１
ターゲットクロック信号１２０を出力する。
【００１８】次に、図１において、この発明にかかる集
積回路の内部クロック周波数を自動補正する方法を説明
すると、外部除数信号１１２で外部クロック信号１１０
を除算して第２ターゲットクロック信号１１４を得る。
各第２ターゲットクロック信号１１４の１周期につき、
ＩＣ内部のクロックゼネレーター１０２が発生させる内
部クロック信号１１６の周期数をカウントして、内部除
数信号１１８を得る。内部除数信号１１８で内部クロッ
ク信号１１６を除算して、第１ターゲットクロック信号
１２０を得る。この第１ターゲットクロック信号１２０
が、すなわち、この発明が発生させようとする周波数精
度の高い内部発振クロック周波数を備えたものである。
積回路の内部クロック周波数を自動補正する方法を説明
すると、外部除数信号１１２で外部クロック信号１１０
を除算して第２ターゲットクロック信号１１４を得る。
各第２ターゲットクロック信号１１４の１周期につき、
ＩＣ内部のクロックゼネレーター１０２が発生させる内
部クロック信号１１６の周期数をカウントして、内部除
数信号１１８を得る。内部除数信号１１８で内部クロッ
ク信号１１６を除算して、第１ターゲットクロック信号
１２０を得る。この第１ターゲットクロック信号１２０
が、すなわち、この発明が発生させようとする周波数精
度の高い内部発振クロック周波数を備えたものである。
【００１９】図２において、この発明にかかる集積回路
の内部クロック周波数を自動補正する装置２００は、図
１に示した装置１００の構成要素とほぼ同一であるの
で、同一の構成要素には同一の符号を使用するととも
に、改めて説明しない。装置２００は、装置１００と比
べてレジスター１２２が増設されており、カウンター１
０６からの内部除数信号１１８を緩衝出力をできるもの
であり、内部除数信号１１８を保存するとともに、第２
クロック分割器１０８へ出力する。従って、ＩＣが省電
力モードになって外部クロック信号が入力されない時で
も、レジスター１２２が補正された内部除数信号１１８
を第２クロック分割器１０８へ供給し続けることができ
る。この時、第２クロック分割器１０８は内部除数信号
１１８により内部クロック信号１１６を周波数分割し
て、周波数精度の高い第１ターゲットクロック信号１２
０を出力することができる。
の内部クロック周波数を自動補正する装置２００は、図
１に示した装置１００の構成要素とほぼ同一であるの
で、同一の構成要素には同一の符号を使用するととも
に、改めて説明しない。装置２００は、装置１００と比
べてレジスター１２２が増設されており、カウンター１
０６からの内部除数信号１１８を緩衝出力をできるもの
であり、内部除数信号１１８を保存するとともに、第２
クロック分割器１０８へ出力する。従って、ＩＣが省電
力モードになって外部クロック信号が入力されない時で
も、レジスター１２２が補正された内部除数信号１１８
を第２クロック分割器１０８へ供給し続けることができ
る。この時、第２クロック分割器１０８は内部除数信号
１１８により内部クロック信号１１６を周波数分割し
て、周波数精度の高い第１ターゲットクロック信号１２
０を出力することができる。
【００２０】以上のごとく、この発明を好適な実施形態
により開示したが、当業者であれば容易に理解できるよ
うに、この発明の技術思想の範囲内において、適当な変
更ならびに修正が当然なされうるものであるから、その
特許権保護の範囲は、特許請求の範囲および、それと均
等な領域を基準として定めなければならない。
により開示したが、当業者であれば容易に理解できるよ
うに、この発明の技術思想の範囲内において、適当な変
更ならびに修正が当然なされうるものであるから、その
特許権保護の範囲は、特許請求の範囲および、それと均
等な領域を基準として定めなければならない。
【００２１】
【発明の効果】上記構成により、この発明にかかる集積
回路の内部クロック周波数を自動補正する方法と装置
は、外部クロック信号および外部除数信号が供給されな
い省電力モードにおいても、周波数精度の高いターゲッ
トクロック信号を提供することができるので、産業上の
利用価値が高い。
回路の内部クロック周波数を自動補正する方法と装置
は、外部クロック信号および外部除数信号が供給されな
い省電力モードにおいても、周波数精度の高いターゲッ
トクロック信号を提供することができるので、産業上の
利用価値が高い。
【図１】 この発明にかかる装置の一実施形態を示す回
路ブロック図である。
路ブロック図である。
【図２】 この発明にかかる装置の他の実施形態を示す
回路ブロック図である。
回路ブロック図である。
１００ 集積回路の内部クロック周波数を自動補正す
る装置（装置） １０２ クロックゼネレーター １０４ 第１クロック分割器 １０６ カウンター １０８ 第２クロック分割器 １１０ 外部クロック信号 １１２ 外部除数信号 １１４ 第２ターゲットクロック信号 １１６ 内部クロック信号 １１８ 内部除数信号 １２０ 第１ターゲットクロック信号 １２２ レジスター ２００ 集積回路の内部クロック周波数を自動補正す
る装置（装置）
る装置（装置） １０２ クロックゼネレーター １０４ 第１クロック分割器 １０６ カウンター １０８ 第２クロック分割器 １１０ 外部クロック信号 １１２ 外部除数信号 １１４ 第２ターゲットクロック信号 １１６ 内部クロック信号 １１８ 内部除数信号 １２０ 第１ターゲットクロック信号 １２２ レジスター ２００ 集積回路の内部クロック周波数を自動補正す
る装置（装置）
Claims (4)
- 【請求項１】 その内部において内部クロックを発生さ
せて参考クロックとすることができる集積回路に適用さ
れる方法であって、 通常モードにおいて、前記集積回路の外部から提供され
る外部クロックで前記集積回路の前記内部クロックの周
波数を補正し、省電力モードにおいて、前記外部クロッ
クが提供されない時に、前記集積回路の内部において補
正された前記内部クロックを供給するものである、 集積回路の内部クロック周波数を自動補正する方法。 - 【請求項２】 その内部において内部クロック信号を発
生させることができる集積回路に適用するとともに、前
記集積回路の外部から外部クロック信号および外部除数
信号を提供するものであって、 前記外部除数信号で前記外部クロック信号を除算して第
２ターゲットクロック信号を得るステップと、 前記第２ターゲットクロック信号の各周期における前記
内部クロック信号の周期数をカウントして内部除数信号
を得るステップと、 前記内部除数信号で前記内部クロック信号を除算して第
１ターゲットクロック信号を得るステップとを具備する
ものである集積回路の内部クロック周波数を自動補正す
る方法。 - 【請求項３】 外部から提供される外部クロック信号お
よび外部除数信号により第１ターゲットクロック信号を
発生させるものであって、 内部クロック信号を発生させるクロックゼネレーター
と、 前記外部除数信号を除数として前記外部クロック信号を
周波数分割し、第２ターゲットクロック信号を得る第１
クロック分割器と、 前記第２ターゲットクロック信号の１周期における前記
内部クロック信号をカウントして内部除数信号を発生さ
せるカウンターと、 前記内部除数信号を除数として、前記内部クロック信号
を周波数分割し、前記第１ターゲットクロック信号を発
生させる第２クロック分割器とを具備するものである集
積回路の内部クロック周波数を自動補正する装置。 - 【請求項４】 外部から提供される外部クロック信号お
よび外部除数信号により第１ターゲットクロック信号を
発生させるものであって、 内部クロック信号を発生させるクロックゼネレーター
と、 前記外部除数信号を除数として前記外部クロック信号を
周波数分割し、第２ターゲットクロック信号を得る第１
クロック分割器と、 前記第２ターゲットクロック信号の１周期における前記
内部クロック信号をカウントして内部除数信号を発生さ
せるカウンターと、 前記カウンターの前記内部除数信号を緩衝出力するレジ
スターと、 前記レジスターが緩衝出力した前記内部除数信号を除数
として、前記内部クロック信号を周波数分割し、前記第
１ターゲットクロック信号を発生させる第２クロック分
割器とを具備するものである集積回路の内部クロック周
波数を自動補正する装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW87119704 | 1998-11-27 | ||
| TW87119704 | 1998-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174615A true JP2000174615A (ja) | 2000-06-23 |
Family
ID=21632106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11034782A Pending JP2000174615A (ja) | 1998-11-27 | 1999-02-12 | 集積回路の内部クロック周波数を自動補正する方法と装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6259291B1 (ja) |
| JP (1) | JP2000174615A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3573988B2 (ja) * | 1998-12-28 | 2004-10-06 | 富士通株式会社 | 誤り訂正方法及び伝送装置 |
| US7049987B2 (en) * | 2003-08-12 | 2006-05-23 | Siemens Building Technologies Ag | Arrangement for generating a clock signal for a sigma-delta analog-to-digital converter |
| JP4386706B2 (ja) * | 2003-11-06 | 2009-12-16 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
| US7233188B1 (en) * | 2005-12-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Methods and apparatus for reducing power consumption in a processor using clock signal control |
| TWI386002B (zh) * | 2009-09-07 | 2013-02-11 | Realtek Semiconductor Corp | 重建取樣頻率並據以快速鎖定訊號的方法與裝置 |
| US10020008B2 (en) | 2013-05-23 | 2018-07-10 | Knowles Electronics, Llc | Microphone and corresponding digital interface |
| US9712923B2 (en) | 2013-05-23 | 2017-07-18 | Knowles Electronics, Llc | VAD detection microphone and method of operating the same |
| US10028054B2 (en) | 2013-10-21 | 2018-07-17 | Knowles Electronics, Llc | Apparatus and method for frequency detection |
| US20180317019A1 (en) | 2013-05-23 | 2018-11-01 | Knowles Electronics, Llc | Acoustic activity detecting microphone |
| US9711166B2 (en) * | 2013-05-23 | 2017-07-18 | Knowles Electronics, Llc | Decimation synchronization in a microphone |
| US8884673B1 (en) * | 2013-10-04 | 2014-11-11 | Ememory Technology Inc. | Clock trimming apparatus and associated clock trimming method |
| US20150160689A1 (en) * | 2013-12-10 | 2015-06-11 | Memory Technologies Llc | Configuration of external clock signal for a storage module |
| DE112016000287T5 (de) | 2015-01-07 | 2017-10-05 | Knowles Electronics, Llc | Verwendung von digitalen Mikrofonen zur Niedrigleistung-Schlüsselworterkennung und Rauschunterdrückung |
| KR102467451B1 (ko) * | 2016-06-17 | 2022-11-17 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 시스템 |
| CN113806276A (zh) * | 2021-08-31 | 2021-12-17 | 上海美仁半导体有限公司 | 时钟生成方法、装置、芯片及电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3725794A (en) * | 1972-02-07 | 1973-04-03 | Gte Sylvania Inc | Interpolating apparatus |
| JPS60198618A (ja) * | 1984-03-21 | 1985-10-08 | Oki Electric Ind Co Ltd | ダイナミツク論理回路 |
| US5719510A (en) * | 1996-03-27 | 1998-02-17 | Intel Corporation | Software configurable digital clock generator |
-
1999
- 1999-02-12 JP JP11034782A patent/JP2000174615A/ja active Pending
- 1999-02-17 US US09/251,607 patent/US6259291B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6259291B1 (en) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225840B1 (en) | Clock generation circuit which reduces a transition time period and semiconductor device using the same | |
| US8049569B1 (en) | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes | |
| JP2000174615A (ja) | 集積回路の内部クロック周波数を自動補正する方法と装置 | |
| CN101197367B (zh) | 半导体集成电路装置和包括该装置的内部功率控制系统 | |
| JP2001117666A (ja) | 非整数周波数分割装置 | |
| JP2007129306A (ja) | Ｐｌｌ制御回路 | |
| CN107817871B (zh) | 实时时钟的频率偏移校正精确度 | |
| US7242230B2 (en) | Microprocessor with power saving clock | |
| JP2001014056A (ja) | 半導体集積回路装置およびスペクトル拡散クロック発振器 | |
| JPH11312962A (ja) | 逓倍回路 | |
| US6747374B2 (en) | Circuit for correcting deviation in oscillating frequency | |
| TWI638517B (zh) | 用於產生時脈之電子電路及其方法 | |
| US20030042506A1 (en) | Multi-service processor clocking system | |
| JP2002305443A (ja) | タイマー回路 | |
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| Shahani et al. | Low-power dividerless frequency synthesis using aperture phase detection | |
| US6346833B1 (en) | Frequency multiplier circuit | |
| TW202247609A (zh) | 時脈產生電路及其補償電路 | |
| JPH11338572A (ja) | クロック生成器 | |
| US6353351B1 (en) | Clock generator circuit | |
| JP2004258868A (ja) | クロック発生回路 | |
| JPH08321773A (ja) | 半導体集積回路 | |
| JP2009210267A (ja) | 時計回路および電子時計 | |
| JPH06259164A (ja) | クロック信号生成集積回路 | |
| JP2000163155A (ja) | データ処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061010 |