TW202247609A - 時脈產生電路及其補償電路 - Google Patents
時脈產生電路及其補償電路 Download PDFInfo
- Publication number
- TW202247609A TW202247609A TW110118698A TW110118698A TW202247609A TW 202247609 A TW202247609 A TW 202247609A TW 110118698 A TW110118698 A TW 110118698A TW 110118698 A TW110118698 A TW 110118698A TW 202247609 A TW202247609 A TW 202247609A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- frequency
- circuit
- parameter
- coupled
- Prior art date
Links
- 238000001228 spectrum Methods 0.000 claims description 23
- 230000010355 oscillation Effects 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 3
- 238000003892 spreading Methods 0.000 claims description 3
- 239000013256 coordination polymer Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003918 fraction a Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本發明揭示一種時脈產生電路及其補償電路,該時脈產生電路藉由一參考時脈電路所產生之一參考時脈訊號,輸入至一輸入除頻器與一分數鎖相電路,該輸入除頻器藉此產生一輸入除頻訊號至一計數器與一增益誤差電路,該計數器依據該輸入除頻訊號與一展頻訊號,產生一計數訊號,使該增益誤差電路依據該輸入除頻訊號與該計數訊號產生一除頻整數參數與一除頻小數參數至該分數鎖相電路,以讓該分數鎖相電路產生一時脈輸出訊號。其中,該輸入除頻器、該計數器與該增益誤差電路為該補償電路,用以補償該分數鎖相電路產生該時脈輸出訊號。
Description
本發明係有關一種時脈產生電路及其補償電路,尤其是利用除頻整數參數與除頻小數參數搭配展頻訊號與參考時脈訊號進行除頻,以輸出適當的輸出時脈訊號。
現今的積體電路(IC)上皆有至少一鎖相電路(phase-lock loop,PLL),以提供積體電路上所需的各種頻率時鐘。又,現今積體電路隨著半導體製程的製程精度演進,而導致製程複雜度,積體電路之運作複雜度,且運作時的各種時脈可能不是整數倍的關係,例如,同一顆積體電路(IC)內可能需要用到66MHz,100MHz,133MHz的時脈。使用鎖相電路來產生積體電路內所需的各種頻率的時脈是最經濟的方法,也就是鎖相電路所輸出之具固定頻率之脈波訊號經過除頻的動作,使鎖相電路在固定頻率提供脈波訊號之輸出,但為了得到不同頻率之脈波訊號輸出,則需要設置多個鎖向電路,以提供多個頻率之脈波訊號輸出。如此大幅度占用電路面積,且功率消耗較高,因而發展出單一鎖相電路連結多個除頻器,以提供不同頻率之脈波訊號輸出。
現今許多電子電路,即使是微型電子電路,例如:IC,需要一時脈來源作為訊號的基本制動。因此在一微處理器(MCU)之電路中設計一高頻晶體振盪器是很普遍的電路設計。然而,該高頻晶體振盪器之電路設計除了提供高頻時脈訊號之餘,更需要輸入相當可觀的電流至電路中,以驅動該高頻晶體振盪器。對於電量較為敏感的應用,其因此需要使用一相對較低功率需求,甚至較低頻率的時脈來源於計時功能上。因此32.768kHz的石英晶體振盪產生器遂應此一需求而被開發出來,石英晶體振盪產生器所產生的振盪訊號,可經過石英時脈產生器內部之除頻器進行15次除頻後,而獲得1Hz的時脈訊號,1Hz即秒針每秒鐘走一下,因此,石英鐘內部的除頻器僅能進行15 次除頻,若是將32.768kHz要是換成別的頻率的振盪訊號,則振盪訊號經15次除頻後,就不是1Hz的除頻訊號,且電子時鐘所表示的時間就不準確了。32.768k=32768=2的15次方,因此可提供電子裝置用於資料傳輸並提供比較方便、精確的計時。
例如:嵌入式微控制器(MCU)的系統歷來依靠低頻32.768 kHz石英晶體振盪器產生低頻振盪訊號,以驅動MCU內部的振盪器進行時間保持和故障恢復功能。提出了一種具有背景校準功能的片上32.768kHz時鐘發生器,以實現良好的頻率精度。通過重複使用系統時鐘(HFXO)來間歇性地協助進行背景校準,可以實現頻率精度。但是,上述除頻方式需要設置HFXO,且除頻器即使在睡眠模式下也需要保持致能狀態,如此時脈產生電路會導致較大之功率消耗。
基於上述之問題,本發明提供一種時脈產生電路及其補償電路,其計數器的設置,並以輸入除頻訊號結合展頻訊號,以產生計數訊號至一增益誤差電路,而產生對應之除頻整數參數與除頻小數參數至一分數鎖相電路,以讓該分數鎖相電路經由除頻整數參數與除頻小數參數之補償後產生對應之一輸出脈波訊號。藉此進而減少時脈產生電路保持在致能狀態之功率消耗。
本發明之一目的,提供一種時脈產生電路,其以輸入除頻訊號結合展頻訊號,以產生計數訊號至一增益誤差電路,因而產生對應之除頻整數參數與除頻小數參數至一分數鎖相電路,以補償該分數鎖相電路而產生對應之一輸出脈波訊號。藉此進而減少時脈產生電路保持在致能狀態之功率消耗。
本發明揭示了一種時脈產生電路,其包含一參考時脈產生電路、一輸入除頻器、一計數器、一增益誤差電路與一分數鎖相電路。該參考時脈產生電路產生一參考時脈訊號至該輸入除頻器與該分數鎖相電路,該輸入除頻器依據該參考時脈訊號產生一輸入除頻訊號至該計數器與該增益誤差電路,該計數器藉由接收該輸入除頻訊號與一展頻訊號,以產生一計數訊號至該增益誤差電路,使該增益誤差電路接收該輸入除頻訊號與該計數訊號產生一除頻整數參數與一除頻小數參數。藉此,本發明之補償電路因未保持致能狀態,且本發明之補償電路所提供之該除頻整數參數與該除頻小數參數相當於利用參考時脈訊號所產生,因此本發明之補償電路減少功率消耗。
本發明提供一實施例,在於該分數鎖相電路包含一相/頻偵測器、一電荷幫浦元件、一迴路濾波器、一壓控振盪器、一輸出除頻器、一多除數除頻器與一調變器。該相/頻偵測器耦接該參考時脈產生電路與一時序控制電路,該時序控制電路產生一時序控制訊號與一致能訊號,該相/頻偵測器接收該參考時脈訊號與該時序控制訊號,以對應產生一充放電控制訊號;該電荷幫浦元件,耦接該相/頻偵測器與該時序控制電路,以接收該充放電控制訊號與該致能訊號進行充放電;該迴路濾波器耦接該電荷幫浦元件,依據該電荷幫浦元件之充放電產生一電位訊號;該壓控振盪器耦接該迴路濾波器,接收該電位訊號,以對應產生一壓控振盪訊號;該輸出除頻器,耦接該壓控振盪器,接收該壓控振盪訊號,以對應產生一輸出時脈訊號;該多除數除頻器接收該壓控振盪訊號與一加總訊號,以對應產生一回授除頻訊號至該時序控制電路,使該時序控制電路產生該時序控制訊號與該致能訊號;以及該調變器耦接該多除數除頻器與一加總單元,該調變器與該加總單元一併耦接該增益誤差電路,該調變器接收該回授除頻訊號與該除頻小數參數,以產生一調變訊號至該加總單元,該加總單元接收該除頻整數參數與該調變訊號,以產生該加總訊號至該多除數除頻器。
本發明提供一實施例,在於該時脈產生電路更包含一展頻時脈產生器,其耦接該計數器,以產生該展頻訊號至該計數器。
本發明提供一實施例,在於該增益誤差電路更產生一展頻致能訊號至該展頻時脈產生器,以控制該展頻時脈產生器致能。
本發明提供一實施例,在於該補償電路更包含一溫度感測器,耦接該增益誤差電路,感測一環境溫度,以產生一溫度補償訊號至該增益誤差電路,該增益誤差電路更依據該溫度補償訊號產生該除頻小數參數與該除頻整數參數。
本發明提供一實施例,在於該增益誤差電路設有一對照表單元、一增益加總單元與一運算單元。該對照表單元耦接該溫度感測器,依據該溫度補償訊號產生一溫度補償參數;該增益加總單元耦接該對照表單元、該計數器與一儲存單元,該儲存單元儲存有一除頻參數,該增益加總單元接收該溫度補償參數、該除頻參數與該計數訊號而對應產生一加總運算參數;以及該運算單元,耦接該增益加總單元,以依據該加總運算參數產生該除頻小數參數與該除頻整數參數。
本發明提供一實施例,在於該增益誤差電路設有一增益加總單元與一運算單元。該增益加總單元耦接該計數器與一儲存單元,該儲存單元儲存有一除頻參數,該增益加總單元接收該溫度補償參數、該除頻參數與該計數訊號而對應產生一加總運算參數;以及該運算單元耦接該增益加總單元,以依據該加總運算參數產生該除頻小數參數與該除頻整數參數。
本發明另提供一種補償電路,其產生一除頻整數參數與一除頻小數參數至一分數鎖相電路,使該分數鎖相電路依據一參考時脈訊號、該除頻小數參數與該除頻整數參數產生一輸出時脈訊號,該補償電路包含一輸入除頻器、一計數器、一增益誤差電路。該輸入除頻器依據該參考時脈訊號產生一輸入除頻訊號至該計數器與該增益誤差電路,該計數器藉由接收該輸入除頻訊號與一展頻訊號,以產生一計數訊號至該增益誤差電路,使該增益誤差電路接收該輸入除頻訊號與該計數訊號產生該除頻整數參數與該除頻小數參數。藉此,本發明之補償電路因未保持致能狀態,且本發明之補償電路所提供之該除頻整數參數與該除頻小數參數相當於利用參考時脈訊號所產生,因此本發明之補償電路減少功率消耗。
為使 貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識,謹佐以實施例及配合說明,說明如後:
有鑑於習知時脈產生電路中,除頻器保持致能狀態,因而增加較多之功率消耗,據此,本發明遂提出一種時脈產生電路及其補償電路,以解決習知技術所造成之除頻器保持致能而導致功率消耗較多之問題。
以下,將進一步說明本發明揭示一種時脈產生電路所包含之特性、所搭配之結構:
首先,請參閱第一圖,其為本發明之一實施例之時脈產生電路的方塊圖。如圖所示,本發明之時脈產生電路10包含一分數鎖相電路20與一補償電路40,補償電路40產生一除頻整數參數N與一除頻小數參數α至該分數鎖相電路20,使該分數鎖相電路20依據一參考時脈訊號f
OSC、該除頻小數參數α與該除頻整數參數N產生一輸出時脈訊號f
OUT。此外,時脈產生電路10更耦接一參考時脈電路12,其產生該參考時脈訊號f
OSC。
其中,該分數鎖相電路20包含一相/頻偵測器22、一電荷幫浦元件24、一迴路濾波器26、一壓控振盪器28、一輸出除頻器30、一多除數除頻器32、一時序控制電路34、一調變器36與一加總單元38。該相/頻偵測器22耦接一參考時脈產生電路12與該時序控制電路34,該電荷幫浦元件24耦接該迴路濾波器26,該迴路濾波器26耦接該壓控振盪器28,該壓控振盪器28耦接該輸出除頻器30與該多除數除頻器32,該多除數除頻器32耦接該時序控制電路34、該調變器36與該加總單元38,該調變器36與該加總單元38更耦接至該補償電路40。
該時序控制電路34產生一時序控制訊號T
EN與一致能訊號CP
EN,該相/頻偵測器22接收該參考時脈訊號f
OSC與該時序控制訊號T
EN,以對應產生一充放電控制訊號V
PF,該電荷幫浦元件24接收該充放電控制訊號V
PF與該致能訊號CP
EN進行充放電,因而形成一充放電訊號V
CP,特別是在該迴路濾波器26形成一電位訊號V
Filter,並藉由電位訊號V
Filter對該壓控振盪器28進行控制,以產生一壓控振盪訊號V
VCO,分別由該輸出除頻器30與該多除數除頻器32接收壓控振盪器28所產生之該壓控振盪訊號V
VCO,該輸出除頻器30依據該壓控振盪訊號V
VCO產生對應之一輸出時脈訊號f
OUT,而該多除數除頻器32接收該壓控振盪訊號V
VCO與該加總單元38所產生之一加總訊號,以對應產生一回授除頻訊號V
MMD至該時序控制電路34,使該時序控制電路34產生該時序控制訊號T
EN與該致能訊號CP
EN。該調變器36接收該回授除頻訊號V
MMD與該除頻小數參數α,以產生一調變訊號Σ
OUT至該加總單元38,該加總單元38接收該除頻整數參數N與該調變訊號Σ
OUT,以產生該加總訊號SUM至該多除數除頻器32。由上述說明可知,而該多除數除頻器32至該時序控制電路34,以及該時序控制訊號T
EN、該致能訊號CP
EN、該回授除頻訊號V
MMD與該壓控振盪訊號V
VCO的訊號傳遞相當於該壓控振盪器28對該相/頻偵測器22以及該電荷幫浦元件24進行回授控制。
請一併參閱第二圖,本發明之該補償電路40包含一輸入除頻器42、一計數器44與一增益誤差電路46。此外,該補償電路40外更耦接一展頻產生電路14。該輸入除頻器42耦接該參考時脈產生電路、該計數器44與該增益誤差電路46,特別該輸入除頻器42耦接至該計數器44之致能埠EN,該輸入除頻器42接收該參考時脈訊號f
OSC,以對應產生一輸入除頻訊號V
M;該計數器44接收該輸入除頻器42之該輸入除頻訊號V
M,並接收該展頻產生電路14所產生之該展頻訊號f
MO,以對應產生一計數訊號k,因而讓該增益誤差電路46接收該輸入除頻訊號V
M與該計數訊號k產生該除頻整數參數N與該除頻小數參數α,以讓上述之該分數鎖相電路20依據該除頻整數參數N與該除頻小數參數α產生對應之時脈輸出訊號f
OUT。
詳言之,增益誤差電路46中設有一增益加總單元462、一儲存單元464與一運算單元466,該增益加總單元462耦接該計數器與一儲存單元,該儲存單元儲存有一除頻參數k
32k,該增益加總單元462接收該除頻參數k
32k與該計數訊號k而對應產生一加總運算參數Δcode,該運算單元耦接該增益加總單元462,以依據該加總運算參數Δcode產生該除頻整數參數N與該除頻小數參數α,以輸出至分數鎖相電路20。特別是輸出該除頻小數參數α至該調變器36,以及輸出該除頻整數參數N至該加總單元38。因此本實施例之該除頻整數參數N與該除頻小數參數α對應於該除頻參數k
32k與該計數訊號k。
藉此可知,本發明之補償電路40藉由該除頻整數參數N與該除頻小數參數α補償該分數鎖相電路20,因而讓該分數鎖相電路20可產生對應之輸出時脈訊號f
OUT,同時,展頻訊號f
MO,因藉由補償電路40對分數鎖相電路20進行補償,並非展頻訊號f
MO直接輸入至該分數鎖相電路20,因而讓該分數鎖相電路20可間歇操作,也就是該分數鎖相電路20不需持續保持致能狀態,因而降低較多功率消耗。以上實施例之參考時脈產生電路12與展頻時脈產生電路14外接於分數鎖相電路20與補償電路之外,更有另一實施例為參考時脈產生電路12與展頻時脈產生電路14內建於參考時脈產生電路12或展頻時脈產生電路14中。
由於時脈產生電路10除了補償電路40之外,更進一步設有參考時脈產生電路12與展頻時脈產生電路14,然而,環境溫度亦是會影響到時脈產生電路10的運作,因此更可進一步設置溫度補償機制,以彌補溫度導致之誤差。
請參閱第三圖,其為本發明之另一實施例之時脈產生電路之方塊圖。其中,第一圖與第三圖之差異在於第三圖之補償電路40更進一步設有一溫度感測器48,以補全補償電路40之溫度補償機制。其中,增益誤差電路46為耦接溫度感測器48,並在該輸入除頻訊號V
M與該計數訊號k未能匹配的情況下,產生一溫度致能訊號TP至該溫度感測器48,以致能該溫度感測器48,該溫度感測器48即會偵測該時脈產生電路10所在之環境(圖未示),並對應產生一溫度感測訊號TC至該增益誤差電路46,以對該除頻整數參數N與該除頻小數參數α進行溫度補償。
詳言之,請一併參閱第四圖,其與第二圖之差異在於第四圖之增益誤差電路46內進一步設置一對照表單元466,其耦接溫度感測器48,因而接收溫度感測訊號TC,以依據該溫度感測訊號TC查找對應之溫度補償參數K
TC,並輸入至增益加總單元462,因此,本實施例之增益加總單元462更是依據溫度補償參數K
TC產生該加總運算參數Δcode至運算單元466,因此本實施例之該除頻整數參數N與該除頻小數參數α更是對應於溫度補償參數K
TC,以避免環境溫度過高導致之誤差影響時脈輸出訊號f
OUT之準確度。
故本發明實為一具有新穎性、進步性及可供產業上利用者,應符合我國專利法專利申請要件無疑,爰依法提出發明專利申請,祈 鈞局早日賜准專利,至感為禱。
惟以上所述者,僅為本發明之較佳實施例而已,並非用來限定本發明實施之範圍,舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
10:時脈產生電路
12:參考時脈產生電路
14:展頻時脈產生電路
20:分數鎖相電路
22:相/頻偵測器
24:電荷幫浦元件
26:迴路濾波器
28:壓控振盪器
30:輸出除頻器
32:多除數除頻器
34:時序控制電路
36:調變器
38:加總單元
40:補償電路
42:輸入除頻器
44:計數器
46:增益誤差電路
462:增益加總單元
464:儲存單元
466:運算單元
468:對照表單元
48:溫度感測器
α:除頻小數參數
Σout:調變訊號
CP
EN:致能訊號
f
IN:輸入脈波訊號
f
OUT:輸出脈波訊號
f
MO:展頻訊號
k:計數訊號
k
32k:除頻參數
k
TC:溫度補償參數
N:除頻整數參數
SUM:加總訊號
TC:溫度感測訊號
T
EN:時序控制訊號
V
PF:充放電控制訊號
V
CP:充放電訊號
V
Filter:電位訊號
V
VCO:壓控振盪訊號
V
M:輸入除頻訊號
V
MMD:回授除頻訊號
第一圖:其為本發明之一實施例之時脈產生電路之方塊圖;
第二圖:其為本發明之一實施例之補償電路之細部電路的方塊圖;
第三圖:其為本發明之另一實施例之時脈產生電路之方塊圖;以及
第四圖:其為本發明之另一實施例之補償電路之細部電路的方塊圖。
10:時脈產生電路
12:參考時脈電路
14:展頻時脈電路
20:分數鎖相電路
22:相/頻偵測器
24:電荷幫浦元件
26:迴路濾波器
28:壓控振盪器
30:輸出除頻器
32:多除數除頻器
34:時序控制電路
36:積分-微分調變電路
38:加總單元
40:補償電路
42:輸入除頻器
44:計數器
46:增益誤差電路
fOSC:參考時脈訊號
fMO:展頻訊號
fOUT:時脈輸出訊號
CPEN:電荷致能訊號
TEN:致能訊號
VPF:偵測訊號
VFilter:濾波訊號
VCO:壓控訊號
VMMD:回授除頻訊號
SUM:加總訊號
Σout:調變訊號
Claims (11)
- 一種時脈產生電路,其包含: 一參考時脈產生電路,產生一參考時脈訊號; 一輸入除頻器,耦接該參考時脈產生電路,接收該參考時脈訊號,以產生一輸入除頻訊號; 一計數器,耦接該輸入除頻器,接收該輸入除頻訊號,並接收一展頻訊號,以對應產生一計數訊號; 一增益誤差電路,耦接該輸入除頻器與該計數器,接收該輸入除頻訊號與該計數訊號產生一除頻整數參數與一除頻小數參數;以及 一分數鎖相電路,耦接該參考時脈產生電路與該增益誤差電路,接收該參考時脈訊號、該除頻整數參數與該除頻小數參數,對應產生一時脈輸出訊號。
- 如請求項1所述之時脈產生電路,其中該分數鎖相電路包含: 一相/頻偵測器,耦接該參考時脈產生電路與一時序控制電路,該時序控制電路產生一時序控制訊號與一致能訊號,該相/頻偵測器接收該參考時脈訊號與該時序控制訊號,以對應產生一充放電控制訊號; 一電荷幫浦元件,耦接該相/頻偵測器與該時序控制電路,以接收該充放電控制訊號與該致能訊號進行充放電; 一迴路濾波器,耦接該電荷幫浦元件,依據該電荷幫浦元件之充放電產生一電位訊號; 一壓控振盪器,耦接該迴路濾波器,接收該電位訊號,以對應產生一壓控振盪訊號; 一輸出除頻器,耦接該壓控振盪器,接收該壓控振盪訊號,以對應產生一輸出時脈訊號; 一多除數除頻器,接收該壓控振盪訊號與一加總訊號,以對應產生一回授除頻訊號至該時序控制電路,使該時序控制電路產生該時序控制訊號與該致能訊號;以及 一調變器,耦接該多除數除頻器與一加總單元,該調變器與該加總單元一併耦接該增益誤差電路,該調變器接收該回授除頻訊號與該除頻小數參數,以產生一調變訊號至該加總單元,該加總單元接收該除頻整數參數與該調變訊號,以產生該加總訊號至該多除數除頻器。
- 如請求項1所述之時脈產生電路,更包含一展頻時脈產生器,其耦接該計數器,以產生該展頻訊號至該計數器。
- 如請求項3所述之時脈產生電路,其中該增益誤差電路更產生一展頻致能訊號至該展頻時脈產生器,以控制該展頻時脈產生器致能。
- 如請求項1所述之時脈產生電路,其中該補償電路更包含一溫度感測器,耦接該增益誤差電路,感測一環境溫度,以產生一溫度補償訊號至該增益誤差電路,該增益誤差電路更依據該溫度補償訊號產生該除頻小數參數與該除頻整數參數。
- 如請求項5所述之時脈產生電路,其中該增益誤差電路設有: 一對照表單元,耦接該溫度感測器,依據該溫度補償訊號產生一溫度補償參數; 一增益加總單元,耦接該對照表單元、該計數器與一儲存單元,該儲存單元儲存有一除頻參數,該增益加總單元接收該溫度補償參數、該除頻參數與該計數訊號而對應產生一加總運算參數;以及 一運算單元,耦接該增益加總單元,依據該加總運算參數產生該除頻小數參數與該除頻整數參數。
- 如請求項1所述之時脈產生電路,其中該增益誤差電路設有: 一增益加總單元,耦接該計數器與一儲存單元,該儲存單元儲存有一除頻參數,該增益加總單元接收該除頻參數與該計數訊號而對應產生一加總運算參數;以及 一運算單元,耦接該增益加總單元,依據該加總運算參數產生該除頻小數參數與該除頻整數參數。
- 一種補償電路,其產生一除頻整數參數與一除頻小數參數至一分數鎖相電路,使該分數鎖相電路依據一參考時脈訊號、該除頻小數參數與該除頻整數參數產生一輸出時脈訊號,該補償電路包含: 一輸入除頻器,接收該參考時脈訊號,以產生一輸入除頻訊號; 一計數器,接收該輸入除頻訊號與一展頻訊號,以對應產生一計數訊號; 以及 一增益誤差電路,接收該輸入除頻訊號與該計數訊號,以對應產生該除頻整數參數與該除頻小數參數。
- 如請求項8所述之補償電路,其中該補償電路更耦接一展頻時脈產生器,該展頻時脈產生器產生該展頻訊號至該計數器。
- 如請求項8所述之補償電路,其中該補償電路更耦接一溫度感測器,該溫度感測器感測一環境溫度並產生一溫度補償訊號至脈訊號至該增益誤差電路,該增益誤差電路更依據該溫度補償訊號產生該除頻小數參數與該除頻整數參數。
- 如請求項8所述之補償電路,其中該分數鎖相電路包含: 一相/頻偵測器,耦接一參考時脈產生電路與一時序控制電路,接收該參考時脈產生電路之該參考時脈訊號與該時序控制電路之一時序控制訊號,以對應產生一充放電控制訊號; 一電荷幫浦元件,耦接該相/頻偵測器,以接收該充放電控制訊號與一致能訊號進行充放電; 一迴路濾波器,耦接該電荷幫浦元件,依據該電荷幫浦元件之充放電產生一電位訊號; 一壓控振盪器,耦接該迴路濾波器,接收該電位訊號,以對應產生一壓控振盪訊號; 一輸出除頻器,耦接該壓控振盪器,接收該壓控振盪訊號,以對應產生一輸出時脈訊號; 一多除數除頻器,接收該壓控振盪訊號與一加總訊號,以對應產生一回授除頻訊號,該時序控制電路依據該回授除頻訊號產生該時序控制訊號至該相/頻偵測器並產生該致能訊號至該電荷幫浦元件;以及 一調變器,耦接該多除數除頻器與一加總單元,該調變器與該加總單元一併耦接該增益誤差電路,該調變器接收該回授除頻訊號與該除頻小數參數,以產生一調變訊號至該加總單元,該加總單元接收該除頻整數參數與該調變訊號,以產生該加總訊號至該多除數除頻器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110118698A TWI746411B (zh) | 2021-05-24 | 2021-05-24 | 時脈產生電路及其補償電路 |
CN202110844830.2A CN115395952A (zh) | 2021-05-24 | 2021-07-26 | 时脉产生电路及其补偿电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110118698A TWI746411B (zh) | 2021-05-24 | 2021-05-24 | 時脈產生電路及其補償電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI746411B TWI746411B (zh) | 2021-11-11 |
TW202247609A true TW202247609A (zh) | 2022-12-01 |
Family
ID=79907958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110118698A TWI746411B (zh) | 2021-05-24 | 2021-05-24 | 時脈產生電路及其補償電路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115395952A (zh) |
TW (1) | TWI746411B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114138053B (zh) * | 2021-11-15 | 2024-05-28 | 中科芯集成电路有限公司 | 一种波特率生成器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2281522C (en) * | 1999-09-10 | 2004-12-07 | Philsar Electronics Inc. | Delta-sigma based two-point angle modulation scheme |
US7561652B2 (en) * | 2003-04-22 | 2009-07-14 | Paul Kevin Hall | High frequency spread spectrum clock generation |
JP4373267B2 (ja) * | 2003-07-09 | 2009-11-25 | 株式会社ルネサステクノロジ | スプレッドスペクトラムクロック発生器及びそれを用いた集積回路装置 |
JP2006197308A (ja) * | 2005-01-14 | 2006-07-27 | Renesas Technology Corp | クロック生成方法とクロック生成回路 |
US7389095B1 (en) * | 2005-01-24 | 2008-06-17 | Nvidia Corporation | Variable frequency clock generator for synchronizing data rates between clock domains in radio frequency wireless communication systems |
US7327172B2 (en) * | 2005-06-27 | 2008-02-05 | Lsi Corporation | Integrated clock generator with programmable spread spectrum using standard PLL circuitry |
TWI351820B (en) * | 2007-03-27 | 2011-11-01 | Mstar Semiconductor Inc | Clock generator, method for generating clock signa |
TWI337009B (en) * | 2007-06-08 | 2011-02-01 | Faraday Tech Corp | Spread spectrum clock generator with low jitter |
CN104378108B (zh) * | 2014-12-04 | 2017-10-03 | 龙迅半导体(合肥)股份有限公司 | 一种时钟信号输出方法和电路 |
TWI573057B (zh) * | 2015-06-22 | 2017-03-01 | 矽創電子股份有限公司 | 頻率選擇模組及相關的運算裝置與頻率選擇方法 |
US10367543B2 (en) * | 2015-09-24 | 2019-07-30 | Semiconductor Components Industries, Llc | Calibration for spread spectrum clock generator and method therefor |
US10447219B2 (en) * | 2016-12-23 | 2019-10-15 | Macdonald, Dettwiler And Associates Corporation | Calibration system and method for optimizing leakage performance of a multi-port amplifier |
EP3806338B1 (en) * | 2018-07-10 | 2023-05-10 | Mitsubishi Electric Corporation | Phase-locked loop circuit |
-
2021
- 2021-05-24 TW TW110118698A patent/TWI746411B/zh active
- 2021-07-26 CN CN202110844830.2A patent/CN115395952A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TWI746411B (zh) | 2021-11-11 |
CN115395952A (zh) | 2022-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8049569B1 (en) | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes | |
US8461885B2 (en) | Hybrid digital-analog phase locked loops | |
TWI454043B (zh) | 振盪裝置 | |
US11101806B2 (en) | Frequency regulator and frequency regulating method thereof, and electronic device | |
TW201507361A (zh) | 鎖頻迴路電路及半導體積體電路 | |
US20040232955A1 (en) | Clock multiplier | |
US20140139293A1 (en) | Integrated reference frequency generator | |
US11201588B2 (en) | Oscillator and electronic apparatus | |
CN113031428B (zh) | 实时时钟装置以及电子设备 | |
TWI746411B (zh) | 時脈產生電路及其補償電路 | |
JP2001036405A (ja) | 原子発振器 | |
JP2000174615A (ja) | 集積回路の内部クロック周波数を自動補正する方法と装置 | |
US6876236B2 (en) | Clock multiplier circuit | |
US6326825B1 (en) | Accurate time delay system and method utilizing an inaccurate oscillator | |
US6346833B1 (en) | Frequency multiplier circuit | |
US11012080B2 (en) | Frequency locked loop, electronic device, and frequency generation method | |
JP2003204260A (ja) | 温度補償型高周波発振器および通信機器 | |
JP2021097354A (ja) | 発振器及び電子機器 | |
Pandit et al. | Design and implementation of PLL frequency synthesizer using PE3336 IC for IRS applications | |
Cochet et al. | Clock Generation and Distribution for Low-Power Digital Systems | |
Geng et al. | A Compact Frequency Servo SoC with Background Output Power Calibration for Miniaturized Atomic Clocks | |
JPH09246923A (ja) | 周波数逓倍回路 | |
Soni | FFT Analysis, Simulation of Computational Model and Netlist Model of Digital Phase Locked Loop | |
JPH03273321A (ja) | クロックジェネレータ |