CN115395952A - 时脉产生电路及其补偿电路 - Google Patents

时脉产生电路及其补偿电路 Download PDF

Info

Publication number
CN115395952A
CN115395952A CN202110844830.2A CN202110844830A CN115395952A CN 115395952 A CN115395952 A CN 115395952A CN 202110844830 A CN202110844830 A CN 202110844830A CN 115395952 A CN115395952 A CN 115395952A
Authority
CN
China
Prior art keywords
signal
frequency
circuit
parameter
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110844830.2A
Other languages
English (en)
Inventor
林君豫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wenmai Technology Co ltd
Original Assignee
Wenmai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wenmai Technology Co ltd filed Critical Wenmai Technology Co ltd
Publication of CN115395952A publication Critical patent/CN115395952A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明揭示一种时脉产生电路及其补偿电路，该时脉产生电路藉由一参考时脉电路所产生的一参考时脉讯号，输入至一输入除频器与一分数锁相电路，该输入除频器藉此产生一输入除频讯号至一计数器与一增益误差电路，该计数器依据该输入除频讯号与一展频讯号，产生一计数讯号，使该增益误差电路依据该输入除频讯号与该计数讯号产生一除频整数参数与一除频小数参数至该分数锁相电路，以让该分数锁相电路产生一时脉输出讯号。其中，该输入除频器、该计数器与该增益误差电路为该补偿电路，用以补偿该分数锁相电路产生该时脉输出讯号。

Description

时脉产生电路及其补偿电路
技术领域
本发明是有关一种时脉产生电路及其补偿电路，尤其是利用除频整数参数与除频小数参数搭配展频讯号与参考时脉讯号进行除频，以输出适当的输出时脉讯号。
背景技术
现今的集成电路(IC)上皆有至少一锁相电路(phase-lock loop，PLL)，以提供集成电路上所需的各种频率时钟。又，现今集成电路随着半导体制程的制程精度演进，而导致制程复杂度，集成电路的运作复杂度，且运作时的各种时脉可能不是整数倍的关系，例如，同一颗集成电路(IC)内可能需要用到66MHz，100MHz，133MHz的时脉。使用锁相电路来产生集成电路内所需的各种频率的频率是最经济的方法，也就是锁相电路所输出的具固定频率的脉波讯号经过除频的动作，使锁相电路在固定频率提供脉波讯号的输出，但为了得到不同频率的脉波讯号输出，则需要设置多个锁向电路，以提供多个频率的脉波讯号输出。如此大幅度占用电路面积，且功率消耗较高，因而发展出单一锁相电路链接多个除频器，以提供不同频率的脉波讯号输出。
现今许多电子电路，即使是微型电子电路，例如:IC，需要一时脉来源作为讯号的基本制动。因此在一微处理器(MCU)的电路中设计一高频晶体振荡器是很普遍的电路设计。然而，该高频晶体振荡器的电路设计除了提供高频时脉讯号的余，更需要输入相当可观的电流至电路中，以驱动该高频晶体振荡器。对于电量较为敏感的应用，其因此需要使用一相对较低功率需求，甚至较低频率的时脉来源于计时功能上。因此32.768kHz的石英晶体振荡产生器遂应此一需求而被开发出来，石英晶体振荡产生器所产生的振荡讯号，可经过石英时脉产生器内部的除频器进行15次除频后，而获得1Hz的时脉讯号，1Hz即秒针每秒钟走一下，因此，石英钟内部的除频器仅能进行15次除频，若是将32.768kHz要是换成别的频率的振荡讯号，则振荡讯号经15次除频后，就不是1Hz的除频讯号，且电子时钟所表示的时间就不准确了。32.768k＝32768＝2的15次方，因此可提供电子装置用于数据传输并提供比较方便、精确的计时。
例如:嵌入式微控制器(MCU)的系统历来依靠低频32.768kHz石英晶体振荡器产生低频振荡讯号，以驱动MCU内部的振荡器进行时间保持和故障恢复功能。提出了一种具有背景校准功能的片上32.768kHz时钟发生器，以实现良好的频率精度。通过重复使用系统时钟(HFXO)来间歇性地协助进行背景校准，可以实现频率精度。但是，上述除频方式需要设置HFXO，且除频器即使在睡眠模式下也需要保持致能状态，如此时脉产生电路会导致较大的功率消耗。
基于上述的问题，本发明提供一种时脉产生电路及其补偿电路，其计数器的设置，并以输入除频讯号结合展频讯号，以产生计数讯号至一增益误差电路，而产生对应的除频整数参数与除频小数参数至一分数锁相电路，以让该分数锁相电路经由除频整数参数与除频小数参数的补偿后产生对应的一输出脉波讯号。藉此进而减少时脉产生电路保持在致能状态的功率消耗。
发明内容
本发明的一目的，提供一种时脉产生电路，其以输入除频讯号结合展频讯号，以产生计数讯号至一增益误差电路，因而产生对应的除频整数参数与除频小数参数至一分数锁相电路，以补偿该分数锁相电路而产生对应的一输出脉波讯号。藉此进而减少时脉产生电路保持在致能状态的功率消耗。
本发明揭示了一种时脉产生电路，其包含一参考时脉产生电路、一输入除频器、一计数器、一增益误差电路与一分数锁相电路。该参考时脉产生电路产生一参考时脉讯号至该输入除频器与该分数锁相电路，该输入除频器依据该参考时脉讯号产生一输入除频讯号至该计数器与该增益误差电路，该计数器藉由接收该输入除频讯号与一展频讯号，以产生一计数讯号至该增益误差电路，使该增益误差电路接收该输入除频讯号与该计数讯号产生一除频整数参数与一除频小数参数。藉此，本发明的补偿电路因未保持致能状态，且本发明的补偿电路所提供的该除频整数参数与该除频小数参数相当于利用参考时脉讯号所产生，因此本发明的补偿电路减少功率消耗。
本发明提供一实施例，在于该分数锁相电路包含一相/频侦测器、一电荷帮浦元件、一回路滤波器、一压控振荡器、一输出除频器、一多除数除频器与一调变器。该相/频侦测器耦接该参考时脉产生电路与一时序控制电路，该时序控制电路产生一时序控制讯号与一致能讯号，该相/频侦测器接收该参考时脉讯号与该时序控制讯号，以对应产生一充放电控制讯号；该电荷帮浦元件，耦接该相/频侦测器与该时序控制电路，以接收该充放电控制讯号与该致能讯号进行充放电；该回路滤波器耦接该电荷帮浦元件，依据该电荷帮浦元件的充放电产生一电位讯号；该压控振荡器耦接该回路滤波器，接收该电位讯号，以对应产生一压控振荡讯号；该输出除频器，耦接该压控振荡器，接收该压控振荡讯号，以对应产生一输出时脉讯号；该多除数除频器接收该压控振荡讯号与一加总讯号，以对应产生一回授除频讯号至该时序控制电路，使该时序控制电路产生该时序控制讯号与该致能讯号；以及该调变器耦接该多除数除频器与一加总单元，该调变器与该加总单元一并耦接该增益误差电路，该调变器接收该回授除频讯号与该除频小数参数，以产生一调变讯号至该加总单元，该加总单元接收该除频整数参数与该调变讯号，以产生该加总讯号至该多除数除频器。
本发明提供一实施例，在于该时脉产生电路更包含一展频时脉产生器，其耦接该计数器，以产生该展频讯号至该计数器。
本发明提供一实施例，在于该增益误差电路更产生一展频致能讯号至该展频时脉产生器，以控制该展频时脉产生器致能。
本发明提供一实施例，在于该补偿电路更包含一温度传感器，耦接该增益误差电路，感测一环境温度，以产生一温度补偿讯号至该增益误差电路，该增益误差电路更依据该温度补偿讯号产生该除频小数参数与该除频整数参数。
本发明提供一实施例，在于该增益误差电路设有一对照窗体元、一增益加总单元与一运算单元。该对照窗体元耦接该温度传感器，依据该温度补偿讯号产生一温度补偿参数；该增益加总单元耦接该对照窗体元、该计数器与一储存单元，该储存单元储存有一除频参数，该增益加总单元接收该温度补偿参数、该除频参数与该计数讯号而对应产生一加总运算参数；以及该运算单元，耦接该增益加总单元，以依据该加总运算参数产生该除频小数参数与该除频整数参数。
本发明提供一实施例，在于该增益误差电路设有一增益加总单元与一运算单元。该增益加总单元耦接该计数器与一储存单元，该储存单元储存有一除频参数，该增益加总单元接收该温度补偿参数、该除频参数与该计数讯号而对应产生一加总运算参数；以及该运算单元耦接该增益加总单元，以依据该加总运算参数产生该除频小数参数与该除频整数参数。
本发明另提供一种补偿电路，其产生一除频整数参数与一除频小数参数至一分数锁相电路，使该分数锁相电路依据一参考时脉讯号、该除频小数参数与该除频整数参数产生一输出时脉讯号，该补偿电路包含一输入除频器、一计数器、一增益误差电路。该输入除频器依据该参考时脉讯号产生一输入除频讯号至该计数器与该增益误差电路，该计数器藉由接收该输入除频讯号与一展频讯号，以产生一计数讯号至该增益误差电路，使该增益误差电路接收该输入除频讯号与该计数讯号产生该除频整数参数与该除频小数参数。藉此，本发明的补偿电路因未保持致能状态，且本发明的补偿电路所提供的该除频整数参数与该除频小数参数相当于利用参考时脉讯号所产生，因此本发明的补偿电路减少功率消耗。
附图说明
图1：其为本发明的一实施例的时脉产生电路的方块图；
图2：其为本发明的一实施例的补偿电路的细部电路的方块图；
图3：其为本发明的另一实施例的时脉产生电路的方块图；以及
图4：其为本发明的另一实施例的补偿电路的细部电路的方块图。
【图号对照说明】
10 时脉产生电路
12 参考时脉产生电路
14 展频时脉产生电路
20 分数锁相电路
22 相/频侦测器
24 电荷帮浦元件
26 回路滤波器
28 压控振荡器
30 输出除频器
32 多除数除频器
34 时序控制电路
36 调变器
38 加总单元
40 补偿电路
42 输入除频器
44 计数器
46 增益误差电路
462 增益加总单元
464 储存单元
466 运算单元
468 对照窗体元
48 温度传感器
α 除频小数参数
Σout 调变讯号
CPEN 致能讯号
fIN 输入脉波讯号
fOUT 输出脉波讯号
fMO 展频讯号
k 计数讯号
k32k 除频参数
kTC 温度补偿参数
N 除频整数参数
SUM 加总讯号
TC 温度感测讯号
TEN 时序控制讯号
VPF 充放电控制讯号
VCP 充放电讯号
VFilter 电位讯号
VVCO 压控振荡讯号
VM 输入除频讯号
VMMD 回授除频讯号
具体实施方式
为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下：
有鉴于习知时脉产生电路中，除频器保持致能状态，因而增加较多的功率消耗，据此，本发明遂提出一种时脉产生电路及其补偿电路，以解决习知技术所造成的除频器保持致能而导致功率消耗较多的问题。
以下，将进一步说明本发明揭示一种时脉产生电路所包含的特性、所搭配的结构：
首先，请参阅图1，其为本发明的一实施例的时脉产生电路的方块图。如图所示，本发明的时脉产生电路10包含一分数锁相电路20与一补偿电路40，补偿电路40产生一除频整数参数N与一除频小数参数α至该分数锁相电路20，使该分数锁相电路20依据一参考时脉讯号fOSC、该除频小数参数α与该除频整数参数N产生一输出时脉讯号fOUT。此外，时脉产生电路10更耦接一参考时脉电路12，其产生该参考时脉讯号fOSC。
其中，该分数锁相电路20包含一相/频侦测器22、一电荷帮浦元件24、一回路滤波器26、一压控振荡器28、一输出除频器30、一多除数除频器32、一时序控制电路34、一调变器36与一加总单元38。该相/频侦测器22耦接一参考时脉产生电路12与该时序控制电路34，该电荷帮浦元件24耦接该回路滤波器26，该回路滤波器26耦接该压控振荡器28，该压控振荡器28耦接该输出除频器30与该多除数除频器32，该多除数除频器32耦接该时序控制电路34、该调变器36与该加总单元38，该调变器36与该加总单元38更耦接至该补偿电路40。
该时序控制电路34产生一时序控制讯号TEN与一致能讯号CPEN，该相/频侦测器22接收该参考时脉讯号fOSC与该时序控制讯号TEN，以对应产生一充放电控制讯号VPF，该电荷帮浦元件24接收该充放电控制讯号VPF与该致能讯号CPEN进行充放电，因而形成一充放电讯号VCP，特别是在该回路滤波器26形成一电位讯号VFilter，并藉由电位讯号VFilter对该压控振荡器28进行控制，以产生一压控振荡讯号VVCO，分别由该输出除频器30与该多除数除频器32接收压控振荡器28所产生的该压控振荡讯号VVCO，该输出除频器30依据该压控振荡讯号VVCO产生对应的一输出时脉讯号fOUT，而该多除数除频器32接收该压控振荡讯号VVCO与该加总单元38所产生的一加总讯号，以对应产生一回授除频讯号VMMD至该时序控制电路34，使该时序控制电路34产生该时序控制讯号TEN与该致能讯号CPEN。该调变器36接收该回授除频讯号VMMD与该除频小数参数α，以产生一调变讯号ΣOUT至该加总单元38，该加总单元38接收该除频整数参数N与该调变讯号ΣOUT，以产生该加总讯号SUM至该多除数除频器32。由上述说明可知，而该多除数除频器32至该时序控制电路34，以及该时序控制讯号TEN、该致能讯号CPEN、该回授除频讯号VMMD与该压控振荡讯号VVCO的讯号传递相当于该压控振荡器28对该相/频侦测器22以及该电荷帮浦元件24进行回授控制。
请一并参阅图2，本发明的该补偿电路40包含一输入除频器42、一计数器44与一增益误差电路46。此外，该补偿电路40外更耦接一展频产生电路14。该输入除频器42耦接该参考时脉产生电路、该计数器44与该增益误差电路46，特别该输入除频器42耦接至该计数器44的致能埠EN，该输入除频器42接收该参考时脉讯号fOSC，以对应产生一输入除频讯号VM；该计数器44接收该输入除频器42的该输入除频讯号VM，并接收该展频产生电路14所产生的该展频讯号fMO，以对应产生一计数讯号k，因而让该增益误差电路46接收该输入除频讯号VM与该计数讯号k产生该除频整数参数N与该除频小数参数α，以让上述的该分数锁相电路20依据该除频整数参数N与该除频小数参数α产生对应的时脉输出讯号fOUT。
详言之，增益误差电路46中设有一增益加总单元462、一储存单元464与一运算单元466，该增益加总单元462耦接该计数器与一储存单元，该储存单元储存有一除频参数k32k，该增益加总单元462接收该除频参数k32k与该计数讯号k而对应产生一加总运算参数Δcode，该运算单元耦接该增益加总单元462，以依据该加总运算参数Δcode产生该除频整数参数N与该除频小数参数α，以输出至分数锁相电路20。特别是输出该除频小数参数α至该调变器36，以及输出该除频整数参数N至该加总单元38。因此本实施例的该除频整数参数N与该除频小数参数α对应于该除频参数k32k与该计数讯号k。
藉此可知，本发明的补偿电路40藉由该除频整数参数N与该除频小数参数α补偿该分数锁相电路20，因而让该分数锁相电路20可产生对应的输出时脉讯号fOUT，同时，展频讯号fMO，因藉由补偿电路40对分数锁相电路20进行补偿，并非展频讯号fMO直接输入至该分数锁相电路20，因而让该分数锁相电路20可间歇操作，也就是该分数锁相电路20不需持续保持致能状态，因而降低较多功率消耗。以上实施例的参考时脉产生电路12与展频时脉产生电路14外接于分数锁相电路20与补偿电路之外，更有另一实施例为参考时脉产生电路12与展频时脉产生电路14内建于参考时脉产生电路12或展频时脉产生电路14中。
由于时脉产生电路10除了补偿电路40的外，更进一步设有参考时脉产生电路12与展频时脉产生电路14，然而，环境温度亦是会影响到时脉产生电路10的运作，因此更可进一步设置温度补偿机制，以弥补温度导致的误差。
请参阅图3，其为本发明的另一实施例的时脉产生电路的方块图。其中，图1与图3的差异在于图3的补偿电路40更进一步设有一温度传感器48，以补全补偿电路40的温度补偿机制。其中，增益误差电路46为耦接温度传感器48，并在该输入除频讯号VM与该计数讯号k未能匹配的情况下，产生一温度致能讯号TP至该温度传感器48，以致能该温度传感器48，该温度传感器48即会侦测该时脉产生电路10所在的环境(图未示)，并对应产生一温度感测讯号TC至该增益误差电路46，以对该除频整数参数N与该除频小数参数α进行温度补偿。
详言之，请一并参阅图4，其与图2的差异在于图4的增益误差电路46内进一步设置一对照窗体元466，其耦接温度传感器48，因而接收温度感测讯号TC，以依据该温度感测讯号TC查找对应的温度补偿参数KTC，并输入至增益加总单元462，因此，本实施例的增益加总单元462更是依据温度补偿参数KTC产生该加总运算参数Δcode至运算单元466，因此本实施例的该除频整数参数N与该除频小数参数α更是对应于温度补偿参数KTC，以避免环境温度过高导致的误差影响时脉输出讯号fOUT的准确度。
上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims (11)

1.一种时脉产生电路，其特征在于，其包含:
一参考时脉产生电路，产生一参考时脉讯号；
一输入除频器，耦接该参考时脉产生电路，接收该参考时脉讯号，以产生一输入除频讯号；
一计数器，耦接该输入除频器，接收该输入除频讯号，并接收一展频讯号，以对应产生一计数讯号；
一增益误差电路，耦接该输入除频器与该计数器，接收该输入除频讯号与该计数讯号产生一除频整数参数与一除频小数参数；以及
一分数锁相电路，耦接该参考时脉产生电路与该增益误差电路，接收该参考时脉讯号、该除频整数参数与该除频小数参数，对应产生一时脉输出讯号。
2.如权利要求1所述的时脉产生电路，其特征在于，其中该分数锁相电路包含:
一相/频侦测器，耦接该参考时脉产生电路与一时序控制电路，该时序控制电路产生一时序控制讯号与一致能讯号，该相/频侦测器接收该参考时脉讯号与该时序控制讯号，以对应产生一充放电控制讯号；
一电荷帮浦元件，耦接该相/频侦测器与该时序控制电路，以接收该充放电控制讯号与该致能讯号进行充放电；
一回路滤波器，耦接该电荷帮浦元件，依据该电荷帮浦元件的充放电产生一电位讯号；
一压控振荡器，耦接该回路滤波器，接收该电位讯号，以对应产生一压控振荡讯号；
一输出除频器，耦接该压控振荡器，接收该压控振荡讯号，以对应产生一输出时脉讯号；
一多除数除频器，接收该压控振荡讯号与一加总讯号，以对应产生一回授除频讯号至该时序控制电路，使该时序控制电路产生该时序控制讯号与该致能讯号；以及
一调变器，耦接该多除数除频器与一加总单元，该调变器与该加总单元一并耦接该增益误差电路，该调变器接收该回授除频讯号与该除频小数参数，以产生一调变讯号至该加总单元，该加总单元接收该除频整数参数与该调变讯号，以产生该加总讯号至该多除数除频器。
3.如权利要求1所述的时脉产生电路，其特征在于，更包含一展频时脉产生器，其耦接该计数器，以产生该展频讯号至该计数器。
4.如权利要求3所述的时脉产生电路，其特征在于，其中该增益误差电路更产生一展频致能讯号至该展频时脉产生器，以控制该展频时脉产生器致能。
5.如权利要求1所述的时脉产生电路，其特征在于，其中该补偿电路更包含一温度传感器，耦接该增益误差电路，感测一环境温度，以产生一温度补偿讯号至该增益误差电路，该增益误差电路更依据该温度补偿讯号产生该除频小数参数与该除频整数参数。
6.如权利要求5所述的时脉产生电路，其特征在于，其中该增益误差电路设有:
一对照窗体元，耦接该温度传感器，依据该温度补偿讯号产生一温度补偿参数；
一增益加总单元，耦接该对照窗体元、该计数器与一储存单元，该储存单元储存有一除频参数，该增益加总单元接收该温度补偿参数、该除频参数与该计数讯号而对应产生一加总运算参数；以及
一运算单元，耦接该增益加总单元，依据该加总运算参数产生该除频小数参数与该除频整数参数。
7.如权利要求1所述的时脉产生电路，其特征在于，其中该增益误差电路设有:
一增益加总单元，耦接该计数器与一储存单元，该储存单元储存有一除频参数，该增益加总单元接收该除频参数与该计数讯号而对应产生一加总运算参数；以及
一运算单元，耦接该增益加总单元，依据该加总运算参数产生该除频小数参数与该除频整数参数。
8.一种补偿电路，其特征在于，其产生一除频整数参数与一除频小数参数至一分数锁相电路，使该分数锁相电路依据一参考时脉讯号、该除频小数参数与该除频整数参数产生一输出时脉讯号，该补偿电路包含:
一输入除频器，接收该参考时脉讯号，以产生一输入除频讯号；
一计数器，接收该输入除频讯号与一展频讯号，以对应产生一计数讯号； 以及
一增益误差电路，接收该输入除频讯号与该计数讯号，以对应产生该除频整数参数与该除频小数参数。
9.如权利要求8所述的补偿电路，其特征在于，其中该补偿电路更耦接一展频时脉产生器，该展频时脉产生器产生该展频讯号至该计数器。
10.如权利要求8所述的补偿电路，其特征在于，其中该补偿电路更耦接一温度传感器，该温度传感器感测一环境温度并产生一温度补偿讯号至脉讯号至该增益误差电路，该增益误差电路更依据该温度补偿讯号产生该除频小数参数与该除频整数参数。
11.如权利要求8所述的补偿电路，其特征在于，其中该分数锁相电路包含:
一相/频侦测器，耦接一参考时脉产生电路与一时序控制电路，接收该参考时脉产生电路的该参考时脉讯号与该时序控制电路的一时序控制讯号，以对应产生一充放电控制讯号；
一电荷帮浦元件，耦接该相/频侦测器，以接收该充放电控制讯号与一致能讯号进行充放电；
一回路滤波器，耦接该电荷帮浦元件，依据该电荷帮浦元件的充放电产生一电位讯号；
一压控振荡器，耦接该回路滤波器，接收该电位讯号，以对应产生一压控振荡讯号；
一输出除频器，耦接该压控振荡器，接收该压控振荡讯号，以对应产生一输出时脉讯号；
一多除数除频器，接收该压控振荡讯号与一加总讯号，以对应产生一回授除频讯号，该时序控制电路依据该回授除频讯号产生该时序控制讯号至该相/频侦测器并产生该致能讯号至该电荷帮浦元件；以及
一调变器，耦接该多除数除频器与一加总单元，该调变器与该加总单元一并耦接该增益误差电路，该调变器接收该回授除频讯号与该除频小数参数，以产生一调变讯号至该加总单元，该加总单元接收该除频整数参数与该调变讯号，以产生该加总讯号至该多除数除频器。
CN202110844830.2A 2021-05-24 2021-07-26 时脉产生电路及其补偿电路 Pending CN115395952A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110118698 2021-05-24
TW110118698A TWI746411B (zh) 2021-05-24 2021-05-24 時脈產生電路及其補償電路

Publications (1)

Publication Number Publication Date
CN115395952A true CN115395952A (zh) 2022-11-25

Family

ID=79907958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110844830.2A Pending CN115395952A (zh) 2021-05-24 2021-07-26 时脉产生电路及其补偿电路

Country Status (2)

Country Link
CN (1) CN115395952A (zh)
TW (1) TWI746411B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114138053B (zh) * 2021-11-15 2024-05-28 中科芯集成电路有限公司 一种波特率生成器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2281522C (en) * 1999-09-10 2004-12-07 Philsar Electronics Inc. Delta-sigma based two-point angle modulation scheme
US7561652B2 (en) * 2003-04-22 2009-07-14 Paul Kevin Hall High frequency spread spectrum clock generation
JP4373267B2 (ja) * 2003-07-09 2009-11-25 株式会社ルネサステクノロジ スプレッドスペクトラムクロック発生器及びそれを用いた集積回路装置
JP2006197308A (ja) * 2005-01-14 2006-07-27 Renesas Technology Corp クロック生成方法とクロック生成回路
US7389095B1 (en) * 2005-01-24 2008-06-17 Nvidia Corporation Variable frequency clock generator for synchronizing data rates between clock domains in radio frequency wireless communication systems
US7327172B2 (en) * 2005-06-27 2008-02-05 Lsi Corporation Integrated clock generator with programmable spread spectrum using standard PLL circuitry
TWI351820B (en) * 2007-03-27 2011-11-01 Mstar Semiconductor Inc Clock generator, method for generating clock signa
TWI337009B (en) * 2007-06-08 2011-02-01 Faraday Tech Corp Spread spectrum clock generator with low jitter
CN104378108B (zh) * 2014-12-04 2017-10-03 龙迅半导体（合肥）股份有限公司 一种时钟信号输出方法和电路
TWI573057B (zh) * 2015-06-22 2017-03-01 矽創電子股份有限公司 頻率選擇模組及相關的運算裝置與頻率選擇方法
US10367543B2 (en) * 2015-09-24 2019-07-30 Semiconductor Components Industries, Llc Calibration for spread spectrum clock generator and method therefor
US10447219B2 (en) * 2016-12-23 2019-10-15 Macdonald, Dettwiler And Associates Corporation Calibration system and method for optimizing leakage performance of a multi-port amplifier
EP3806338B1 (en) * 2018-07-10 2023-05-10 Mitsubishi Electric Corporation Phase-locked loop circuit

Also Published As

Publication number Publication date
TW202247609A (zh) 2022-12-01
TWI746411B (zh) 2021-11-11

Similar Documents

Publication Publication Date Title
US8461885B2 (en) Hybrid digital-analog phase locked loops
US8188796B2 (en) Digital phase-locked loop clock system
US8049569B1 (en) Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US8432231B2 (en) Digital phase-locked loop clock system
CN102624381B (zh) 振荡装置
US11101806B2 (en) Frequency regulator and frequency regulating method thereof, and electronic device
CN102931977B (zh) 振荡装置
JP3780123B2 (ja) 原子発振器
US6748408B1 (en) Programmable non-integer fractional divider
CN103973223A (zh) 晶体振荡器及振荡装置
CN115395952A (zh) 时脉产生电路及其补偿电路
JP2000174615A (ja) 集積回路の内部クロック周波数を自動補正する方法と装置
US6677786B2 (en) Multi-service processor clocking system
US6346833B1 (en) Frequency multiplier circuit
US7471127B2 (en) Linear charge pump for fractional synthesis using an auxiliary charge pump
US10439620B2 (en) Dual-PFD feedback delay generation circuit
US11012080B2 (en) Frequency locked loop, electronic device, and frequency generation method
JP2003204260A (ja) 温度補償型高周波発振器および通信機器
EP1518323B1 (en) Phase-locked loop with incremental phase detectors and a converter for combining a logical operation with a digital to analog conversion
Pandit et al. Design and implementation of PLL frequency synthesizer using PE3336 IC for IRS applications
JPH09270705A (ja) 小数点分周式周波数シンセサイザ
Pandit et al. Design and development of Ka-band carrier generator for IRS applications
JPH088742A (ja) Ｐｌｌ回路
JPH09238074A (ja) Ｐｌｌ回路およびその高速ロックアップ方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination