CN101197367B - 半导体集成电路装置和包括该装置的内部功率控制系统 - Google Patents

Abstract

本发明提供一种半导体集成电路装置以及包括该装置的内部功率控制系统。该装置不但能够在出现因制造工艺中的差异或者各种因素引起的性能初始改变时对将要提供至内部电路的功率电压动态地执行适当调节，而且在出现时间消逝的改变时也动态地执行适当调节。该装置包括：半导体衬底；振荡器，形成在半导体衬底上并用于输出具有取决于制造工艺的频率的监测时钟信号；内部电路，形成在半导体衬底上；频率比较电路，用于将监测时钟信号与具有预定频率的参考时钟信号进行比较，并用于输出与监测时钟信号频率和参考时钟信号频率之间的差值对应的差分信号；内部电源电路，用于为内部电路提供与频率比较电路输出的差分信号对应的内部功率电压。

Description

半导体集成电路装置和包括该装置的内部功率控制系统

技术领域

本发明涉及一种半导体集成电路装置以及一种包括该装置的内部功率控制系统，并且更具体地涉及可以适当调整将要提供至内部电路的功率电压的半导体集成电路装置以及包括该装置的内部功率控制系统。

背景技术

日本专利未审公开申请No.2006-120686(Kokai)(专利文献1)公开了一种LSI(大规模集成电路)安装板，其目的是：通过挽救因每个LSI中各种因素或者质量改变使得它们不满足频率规格要求或者功率规格要求而可能作为残品被废除的LSI，来改善可接受的LSI的产出率，并且其中在LSI中提供了用于检测因每个LSI中的质量改变而引起的性能波动的电路，且利用该电路的输出值来控制将要提供给LSI的电压。LSI安装板被设计为在LSI虽然工作频率尚有盈余但因其功耗太大而被视为残品时，通过对施加到该LSI的电压进行设置使得该电压低于适当的标准值，或者在LSI虽然功耗尚有盈余但因工作频率低而被视为残品时，通过对施加到该LSI的电压进行设置使得该电压高于适当的标准值，而使得该LSI安装板可以同时满足工作频率和功耗的规格要求。

具体而言，安装在LSI安装板上的LSI包括处理器、环形振荡器、LSI工作速度测量电路、功率控制电路和存储器控制电路。除LSI之外，在LSI安装板上还提供有时钟振荡器、电压可变电源电路、ROM和电压固定电源电路。时钟振荡器为LSI产生工作时钟信号。时钟振荡器生成的时钟信号被传送到LSI的各个电路。电压可变电源电路为LSI提供功率。ROM在其中存储计算的标志和速度值。LSI工作速度测量电路测量环形振荡器的输出频率。因此，可以得到因LSI中的制造改变或者各种因素而引起的LSI工作速度波动值。使用这些电路，就可能知道在预定周期内环形振荡器的输出会上升多少倍。

功率控制电路包括寄存器、计数器和比较器。设定将要施加的最优电压所需的速度值被设置在寄存器上。利用与LSI的工作速度对应的值来生成设定在寄存器上的速度值。该速度值可以从处理器中读取或者写入到处理器。每次时钟信号上升时计数器递增一个值。比较器将寄存器的输出与计数器的输出进行比较，并输出功率电压控制信号。功率电压控制信号被传送到电压可变电源电路。当计数器值小于由寄存器输出的速度值时，功率电压控制信号转到电平H(逻辑高)，或者当计数器值等于或大于该速度值时，功率电压控制信号转到电平L(逻辑低)。电压可变电源电路输出的电压可以通过改变功率电压控制信号的占空率来调整。

处理器从ROM读取速度值，并且将速度值写入到寄存器之中。通过该过程，就可以为每个端口设置将要施加至LSI上的适当电压。

通过降低将要施加至LSI的电压使得LSI的功耗变成低于规格要求的功耗，就可能使具有的最大工作频率高于规格要求的工作频率且具有的功耗大于规格要求的功耗的LSI转变成合格品。另外，通过增加需要施加的电压使得最大工作频率变成高于规格要求的工作频率，就可能使具有的最大工作频率低于规格要求的工作频率且具有的功耗小于规格要求的功耗的LSI转变成合格品。

然而，由于计算施加电压的过程仅在产品出厂检查时执行，并且仅当能够克服因制造工艺中的差异或者各种因素而引起的初始性能改变时，才在随后使用此时得到的值，而不能处理产品出厂之后出现的瞬时改变。另外，由于需要处理器、ROM等，因此电路将变得既复杂又庞大。

[专利文献1]

日本专利未审公开申请(Kokai)No.2006-120686

发明内容

本发明的一个目的是提供一种半导体集成电路装置和一种包括这种半导体集成电路装置的内部功率控制系统，该半导体集成电路装置不仅能够在出现因制造工艺中的差异或者各种因素引起的性能初始改变时对将要施加至内部电路的功率电压动态执行适当调节，而且在出现时间消逝的改变时也能够对该功率电压动态执行适当调节。

根据本发明的半导体集成电路装置包括：半导体衬底、振荡器、内部电路、频率比较电路和内部电源电路。该振荡器形成于半导体衬底上，并输出监测时钟信号，该监测时钟信号具有取决于制造工艺的频率。该内部电路形成在半导体衬底上。该频率比较电路将振荡器输出的监测时钟信号与具有预定频率的参考时钟信号进行比较，并输出与监测时钟信号频率和参考时钟信号频率之间的差值对应的差分信号。内部电源电路为内部电路提供与频率比较电路输出的差分信号对应的内部功率电压。其中该频率比较电路包括脉冲疏化(thinning)电路、分频电路、差分电路和脉冲数目比较电路。脉冲疏化电路通过针对包括在参考时钟信号内的每n个脉冲稀疏n-2个脉冲并维持两个脉冲来输出稀疏时钟信号。分频电路将监测时钟信号分频为其1/n频率，并输出分频时钟信号。差分电路与参考时钟信号同步地对分频电路输出的分频时钟信号进行差分，并输出差分时钟信号。脉冲数目比较电路将脉冲疏化电路输出的稀疏时钟信号的脉冲数目与差分电路输出的差分时钟信号的脉冲数目进行比较，并根据得到的差值生成差分信号。

在这种情况下，由于将频率和相位差别不同的参考时钟信号与监测时钟信号进行比较，因此可以生成与频率之间的差值对应的差分信号。

根据本发明，由于将具有取决于制造工艺的频率的监测时钟信号与具有预定频率的参考时钟信号进行比较，并且根据该频率之间的差值来控制将要施加到内部电路的内部功率电压，因此不但能够在因制造工艺中的差异或者各种因素已出现性能初始改变时动态执行对内部功率电压的适当调节，而且在已经出现时间消逝的改变时也能够动态地执行对内部功率电压的适当调节。

根据本发明的内部功率控制系统包括半导体集成电路装置。该半导体集成电路装置包括半导体衬底、振荡器和内部电路。振荡器形成于半导体衬底上，并输出监测时钟信号，该监测时钟信号具有取决于制造工艺的频率。内部电路形成在半导体衬底上。该内部功率控制系统进一步包括频率比较电路和内部电源电路。频率比较电路将振荡器输出的监测时钟信号与具有预定频率的参考时钟信号进行比较，并输出与监测时钟信号频率和参考时钟信号频率之间的差值对应的差分信号。内部电源电路为内部电路提供与频率比较电路输出的差分信号对应的内部功率电压。其中该频率比较电路包括脉冲疏化电路、分频电路、差分电路和脉冲数目比较电路。脉冲疏化电路通过针对包括在参考时钟信号内的每n个脉冲稀疏n-2个脉冲并维持两个脉冲来输出稀疏时钟信号。分频电路将监测时钟信号分频为其1/n频率，并输出分频时钟信号。差分电路与参考时钟信号同步地对分频电路输出的分频时钟信号进行差分，并输出差分时钟信号。脉冲数目比较电路将脉冲疏化电路输出的稀疏时钟信号的脉冲数目与差分电路输出的差分时钟信号的脉冲数目进行比较，并根据得到的差值生成差分信号。

在这种情况下，频率比较电路和内部电源电路可以被设置在半导体集成装置的内部或者外部。

根据本发明，将具有取决于制造工艺的频率的监测时钟信号与具有预定频率的参考时钟信号进行比较，并且根据频率之间的差值来控制将要施加到内部电路的内部功率电压。因此，不但能够在因制造工艺中的差异或者各种因素已出现性能初始改变时动态地执行内部功率电压的适当调节，而且在已经出现时间消逝的改变时也能够动态地执行内部功率电压的适当调节。

附图说明

图1为示出了根据本发明第一实施例的内部功率控制系统的总体配置的功能框图；

图2为示出了图1所示LSI的布置的功能框图；

图3为示出了图2中环形振荡器的结构的电路图；

图4为示出了图2中频率比较电路的布置的功能框图；

图5为示出了图4所示频率比较电路的操作的时序图；

图6为示出了图4中差分电路的结构的电路图；

图7为示出了图6中差分电路的操作的时序图；

图8为示出了图4中脉冲数目比较电路的布置的功能框图；

图9为示出了本发明第二实施例中使用的脉冲数目比较电路的布置的功能框图；

图10为示出了图9所示配备有二极管的LC滤波器结构的电路图；以及

图11为示出了图10所示频率比较电路的操作的时序图。

具体实施方式

下面将参考附图对本发明的实施方式进行详细的描述。在附图中，对于相同或者相应部分提供了相同的附图标记，因此将不重复对它们的说明。

(第一实施例)

参考图1，根据本发明第一实施例的内部功率控制系统10包括印刷电路板11、安装在印刷电路板11上的外部电源电路12以及安装在印刷电路板11上的LSI13。外部电源电路12为LSI13提供预定的外部功率电压EVDD。

参考图2，LSI13包括半导体衬底14、形成在半导体衬底14上的内部功率控制电路15以及形成在半导体衬底14上的内部电路16。内部功率控制电路15包括环形振荡器17、频率比较电路18和内部电源电路19。内部电源控制电路15接收外部功率电压EVDD。内部电路16是形成在LSI中的任意电路。

参考图3，环形振荡器17包括环状连接的奇数个反相器20。环形振荡器17用作输出监测时钟信号MCLK的振荡器。每个反相器20均包括通过CMOS制造工艺形成在半导体衬底14上的P和N沟道MOS晶体管(未示出)。因此，监测时钟信号MCLK的频率取决于制造工艺。即，在LSI13的功耗大但工作速度高的情况下，随着制造工艺中的差异，监测时钟信号MCLK的频率变得更高。另一方面，在LSI13中功耗小但工作速度低的情况下，监测时钟信号MCLK的频率变得更低。在该实施例中，是这样进行设计的，即在功耗和工作速度都很平均时，使监测时钟信号MCLK的频率基本等于将在随后讨论的参考时钟信号RCLK的频率。假设参考时钟信号RCLK的频率被定义为Fs(Hz)，那么监测时钟信号MCLK的频率在LSI13具有高工作速度的情况下为Fs+a(Hz)，或者在LSI13具有低工作速度的情况下为Fs-a(Hz)。在这种情况下，“a”表示监测时钟信号MCLK的偏差。

另外，使用ASIC(专用集成电路)的基础单元提供环形振荡器17。由于布置以及布线是自由的，因此环形振荡器17可以位于将要对门延迟进行测量的位置。此外，通过适当地策划该设计，不仅可以测量门延迟，而且也可以测量布线延迟。

再次参考图2，频率比较电路18将环形振荡器17输出的监测时钟信号MCLK与外部提供的参考时钟信号RCLK进行比较，并输出与这些频率之间的差值对应的差分信号DIF。参考时钟信号RCLK是由石英振荡器或者PLL(锁相环)电路生成的系统时钟信号，该参考时钟信号RCLK的频率Fs基本恒定，而不受功率电压的影响。

内部电源电路19例如由调节器等构成，并向内部电路16提供内部功率电压IVDD。该内部功率电压IVDD响应于差分信号DIF而改变。具体而言，当监测时钟信号MCLK的频率变得高于参考时钟信号RCLK的频率时，内部功率电压IVDD下降。另一方面，当监测时钟信号MCLK的频率变得低于参考时钟信号RCLK的频率时，内部功率电压IVDD上升。

参考图4，频率比较电路18包括2/n脉冲疏化电路21、1/n分频电路22、差分电路23和脉冲数目比较电路24。如图5所示，2/n脉冲疏化电路21通过针对包括在参考时钟信号内的每n个脉冲稀疏(n-2)个脉冲并维持两个脉冲而输出稀疏时钟信号CLKthi。1/n分频电路22将监测时钟信号MCLK分成其1/n频率，并输出分频时钟信号CLKdiv，如图5所示。

差分电路23与参考时钟信号RCLK同步地对分频时钟信号CLKdiv进行差分，并输出差分时钟信号CLKdif，如图5所示。差分电路23包括延迟触发器电路(DFF1)25、延迟触发器电路(DFF2)26以及异或电路(XOR)27，如图6所示。如图7所示，延迟触发器电路25与参考时钟信号RCLK同步地对分频时钟信号CLKdiv进行锁存，并输出信号DFF1Q。延迟触发器电路26与参考时钟信号RCLK同步地对信号DFF1Q进行锁存，并输出信号DFF2Q。异或电路27响应于信号DFF1Q和DFF2Q而输出差分时钟信号CLKdif。在分频时钟信号CLKdiv的上升时刻和下降时刻产生差分时钟信号CLKdif的脉冲。另外，该信号的脉冲宽度等于参考时钟信号RCLK的周期。

结果，由于差分时钟信号CLKdif和稀疏时钟信号CLKthi的相位对准且两个信号的脉冲宽度彼此相等，如图5所示，所以可以实时且动态地比较两个信号的脉冲数目。

再次参考图4，脉冲数目比较电路24将包括在稀疏时钟信号CLKthi中的每单位小时的脉冲数目与包括在差分时钟信号CLKdif中的每单位小时的脉冲数目进行比较，并响应于得到的差值生成差分信号DIF。差分信号DIF的电压电平响应于脉冲数目之间的差值而改变。具体而言，当差分时钟信号CLKdif的脉冲数目大于稀疏时钟信号CLKthi的脉冲数目时，降低差分信号DIF的电压电平。另一方面，当差分时钟信号CLKdif的脉冲数目变得小于稀疏时钟信号CLKthi的脉冲数目时，升高差分信号DIF的电压电平。

参考图8，脉冲数目比较电路24包括N计数器28、(N+a)计数器29、减法器30和数/模转换器(D/A)31。此处“a”表示监测时钟信号MCLK的偏差。N计数器28对稀疏时钟信号CLKthi的脉冲数目进行计数。每次计数器值到达N时，N计数器28复位，并输出复位信号RST。(N+a)计数器29对差分时钟信号CLKdif的脉冲数目进行计数，并且响应于从N计数器28接收的复位信号RST来复位。

紧接在N计数器28和(N+a)计数器29复位之前，即每当计数了(N-1)时，减法器30就从N计数器28保持的脉冲数目中减去(N+a)计数器29保持的脉冲数目，并输出得到的差值。因此，当(N+a)计数器29保持的计数值小于N计数器28保持的计数值时，该差值为正值。当(N+a)计数器29保持的计数值大于N计数器28保持的计数值时，该差值为负值。D/A31对减法器30输出的脉冲数目差值执行D/A转换，并且输出结果作为模拟差分信号DIF。

在该实施例中，(N+a)计数器作为计数器29来使用，但是N计数器可以用作计算器28和29两者。利用该布置，由于存在N计数器29保持的值首先达到N并且N计数器29在N计数器28之前复位的情况，因此当N计数器29的计数值小于N/2时，如果将减法器30构造为使得从N计数器28的计数值减去N计数器29计数值得到的差值中再减去N，则减法器30可以输出与上述情况得到的值相同的值。

根据上述频率比较电路18，尽管监测时钟信号MCLK和参考时钟信号RCLK之间的频率和相位不同，但仍可以生成与频率之间的差值对应的差分信号DIF。另外，由于对监测时钟信号MCLK的频率进行了分割，因此参考时钟信号RCLK的差异可以简单地通过改变分频比来处理。应当注意的是，该解析度等同于参考时钟信号RCLK的一个周期。

如上所述，根据第一实施例，将具有取决于制造工艺的频率的监测时钟信号MCLK与具有预定频率的参考时钟信号RCLK进行比较，并且根据频率之间的差值来控制将要提供到内部电路16的内部功率电压IVDD。因此，不但可以在因制造工艺中的差异而出现的性能初始改变时动态执行内部功率电压IVDD的适当调节，而且在出现瞬时改变时也可以动态地执行内部功率电压IVDD的适当调节。另外，由于不需要处理器和ROM，因此该系统可以仅使用简单且小型的电路来提供。

(第二实施例)

可以利用图9示出的脉冲比较电路24来代替图8中的脉冲数目比较电路24。本发明第二实施例的脉冲数目比较电路24包括配备有二极管的LC滤波器34和35以及电压比较器36。LC滤波器34接收疏化时钟信号CLKthi，LC滤波器35接收差分时钟信号CLKdif。如图10所示，LC滤波器34或35包括二极管37、电感器38和电容器39。配备有二极管的LC滤波器是通常用于开关调节器输出级的输出平滑电路。

电压比较器36将LC滤波器34输出的电压Vdif与LC滤波器35输出的电压Vthi进行比较，并响应于得到的差值(Vthi-Vdif)生成差分信号DIF。应当注意，电压比较器36可以一直比较两个电压Vdif与Vthi，或者可以在每个预定周期内的特定定时比较它们。

如图11所示，在其中差分时钟信号CLKdif处于电平H的周期期间，对电容器39充电，LC滤波器34的输出电压Vdif逐渐升高。另一方面，在其中差分时钟信号CLKdif处于电平L的周期期间，对电容器39放电，LC滤波器34的输出电压逐渐降低。同样的现象适用于LC滤波器35的输出电压Vthi。由于输出电压Vdif和Vthi的幅度极其小，因此为了便于理解，在图11中对它们进行了放大。电压比较器36对输出电压Vdif和Vthi进行比较，并根据得到的差值输出差分电压。

在该实施例中，稀疏时钟信号CLKthi直接传送到LC滤波器34，并且差分时钟信号CLKdif直接传送至LC滤波器35。然而，可以在LC滤波器34和35的输入级分别布置反相器32和33。图11中的差分时钟信号CLKdif和稀疏时钟信号CLKthi的占空比都很小；但是当占空比大时，优选另外布置反相器32和33。在这种情况下，用于对电容器39进行充电和放电的周期与上述情况的周期是颠倒的。

根据第二实施例，由于脉冲数目比较电路24基本由模拟电路构成，因此电路布置比其中基本由数字电路构成的脉冲数目比较电路24的第一实施例更加简单。

对于上述实施例，LSI13并入了频率比较电路18和内部电源电路19。然而，这些电路并非总是并入LSI13中，而是可以安装在印刷电路板11上。另外，虽然在上述实施例中利用了环形振荡器17，但可以使用包括晶体管的LC振荡器来代替环形振荡器17。

已经对本发明的实施例进行了描述，然而这些实施例只是用于实施本发明的示例。本发明并不仅限于上述实施例，而是在不脱离本发明的主题的情况下，可以对这些实施例进行各种修改。

Claims (4)

1.一种半导体集成电路装置，包括：

半导体衬底；

振荡器，形成在所述半导体衬底上并用于输出监测时钟信号，所述监测时钟信号具有取决于制造工艺的频率；

内部电路，形成在所述半导体衬底上；

频率比较电路，用于将所述振荡器输出的所述监测时钟信号与具有预定频率的参考时钟信号进行比较，并用于输出与所述监测时钟信号频率和所述参考时钟信号频率之间的差值对应的差分信号；和

内部电源电路，用于为所述内部电路提供与所述频率比较电路输出的所述差分信号对应的内部功率电压，

其中所述频率比较电路包括：

脉冲疏化电路，用于通过针对包括在所述参考时钟信号内的每n个脉冲稀疏n-2个脉冲并维持两个脉冲来输出稀疏时钟信号；

分频电路，用于将所述监测时钟信号分频为其1/n频率，并用于输出分频时钟信号；

差分电路，用于与所述参考时钟信号同步地对所述分频电路输出的分频时钟信号进行差分，并用于输出差分时钟信号；

脉冲数目比较电路，用于将所述脉冲疏化电路输出的所述稀疏时钟信号的脉冲数目与所述差分电路输出的所述差分时钟信号的脉冲数目进行比较，并用于根据得到的差值生成所述差分信号。

2.根据权利要求1所述的半导体集成电路装置，其中所述脉冲数目比较电路包括：

第一计数器，用于对所述稀疏时钟信号的脉冲数目进行计数；

第二计数器，用于对所述差分时钟信号的脉冲数目进行计数；

减法器，用于计算所述第一计数器得到的脉冲数目和所述第二计数器得到的脉冲数目之间的脉冲数目差值；以及

数/模转换器，用于对所述减法器得到的所述脉冲数目差值执行数模转换，以得到所述差分信号。

3.根据权利要求1所述的半导体集成电路装置，其中所述脉冲数目比较电路包括：

第一LC滤波器，用于接收所述稀疏时钟信号；

第二LC滤波器，用于接收所述差分时钟信号；以及

电压比较器，用于比较所述第一LC滤波器的输出电压和所述第二LC滤波器的输出电压，并用于根据所述输出电压之间的差值生成所述差分信号。

4.一种包括半导体集成电路装置的内部功率控制系统：

所述半导体集成电路装置，包括：

半导体衬底；

振荡器，形成在所述半导体衬底上，并用于输出具有取决于制造工艺的频率的监测时钟信号；和

内部电路，形成在所述半导体衬底上；以及

所述内部功率控制系统包括：

频率比较电路，用于将所述振荡器输出的所述监测时钟信号与具有预定频率的参考时钟信号进行比较，并用于输出与所述监测时钟信号频率和所述参考时钟信号频率之间的差值对应的差分信号；和

内部电源电路，用于为所述内部电路提供与所述频率比较电路输出的所述差分信号对应的内部功率电压，

其中所述频率比较电路包括：

脉冲疏化电路，用于通过针对包括在所述参考时钟信号内的每n个脉冲稀疏n-2个脉冲并维持两个脉冲来输出稀疏时钟信号；

分频电路，用于将所述监测时钟信号分频为其1/n频率，并用于输出分频时钟信号；

差分电路，用于与所述参考时钟信号同步地对所述分频电路输出的分频时钟信号进行差分，并用于输出差分时钟信号；

脉冲数目比较电路，用于将所述脉冲疏化电路输出的所述稀疏时钟信号的脉冲数目与所述差分电路输出的所述差分时钟信号的脉冲数目进行比较，并用于根据得到的差值生成所述差分信号。

Images