JP2009080787A - 情報処理装置および半導体集積回路 - Google Patents
情報処理装置および半導体集積回路 Download PDFInfo
- Publication number
- JP2009080787A JP2009080787A JP2008137814A JP2008137814A JP2009080787A JP 2009080787 A JP2009080787 A JP 2009080787A JP 2008137814 A JP2008137814 A JP 2008137814A JP 2008137814 A JP2008137814 A JP 2008137814A JP 2009080787 A JP2009080787 A JP 2009080787A
- Authority
- JP
- Japan
- Prior art keywords
- value
- power supply
- clock signal
- supply voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
【解決手段】 マイクロプロセッサを備える情報処理装置は、マイクロプロセッサに供給される周波数可変の動作クロック信号を生成する動作クロック信号生成部(218,220,270)と、動作クロック信号の周波数の対数をとった値に応じて、マイクロプロセッサに供給される電源電圧の電圧値を定め、電源電圧を生成する電源電圧生成部(230,250,260)と、を備える。
【選択図】図2
Description
マイクロプロセッサを備える情報処理装置であって、
前記マイクロプロセッサに供給される周波数可変の動作クロック信号を生成する動作クロック信号生成部と、
前記動作クロック信号の周波数の対数をとった値に応じて、前記マイクロプロセッサに供給される電源電圧の電圧値を定め、前記電源電圧を生成する電源電圧生成部と、
を備える、情報処理装置。
適用例1記載の情報処理装置であって、
前記電源電圧生成部は、
前記動作クロック信号の周波数の対数をとった値に比例するように、前記電源電圧の電圧値を定める、情報処理装置。
適用例1または2記載の情報処理装置であって、
前記電源電圧生成部は、
前記動作クロック信号の周波数の変化に応じて前記電源電圧の電圧値が変化する場合に、前記電源電圧の電圧値が、変化前の電圧値から変化後の電圧値まで所定の変化曲線に沿って推移するように前記電源電圧を生成する、情報処理装置。
適用例1ないし3のいずれかに記載の情報処理装置であって、
前記動作クロック信号生成部は、レンジ切り替え無しで、前記動作クロック信号の可変周波数域の全範囲を出力可能な電圧制御発振器を含むPLL回路を備える、情報処理装置。
半導体集積回路であって、
マイクロプロセッサに供給される周波数可変の動作クロック信号を生成する動作クロック信号生成部と、
前記動作クロック信号の周波数の対数をとった値に応じて、前記マイクロプロセッサに供給される電源電圧の電圧値を定め、前記電源電圧を発生する電圧発生部に前記電圧値を指令する電源電圧制御部と、
を備える、半導体集積回路。
A.第1実施例:
B.第2実施例:
C.変形例:
図1は、本発明の一実施例としてのコンピュータシステムの構成を示すブロック図である。このコンピュータシステムは、CPU部100と、加減速発振部200と、ROM部300と、RAM部400と、記憶装置部500と、入出力部600と、バス700とを備えている。加減速発振部200は、CPU部100の同期動作を規定する動作クロック信号Fclk−Aを生成してCPU部100に供給するとともに、コンピュータシステムの各種の回路(CPU部100、ROM部300、RAM部400等)に供給する電源電圧Evdd−Aを発生している。CPU部100は、バス700を通じてシステム全体の動作を制御する。入出力部600への入力は、キーボード、マウス、スタイラスペン、タッチパネル、ネットワークの受信回路などの入力デバイスから入力されるデータである。入出力部600からの出力は、CRTディスプレイ、液晶等の平面表示体などの出力デバイスに与えられる信号である。
fRCK1=fRCK0/M …(1)
fFclk-A=N×fRCK1=N×fRCK0/M …(2)
K=(Emax−Emin)/(log(Fmax)−log(Fmin)) …(3)
Fclk=Fsc・N/M …(4)
Fclk<Fminのとき、
Evdd=Emin …(5)
Fmin≦Fclk≦Fmaxのとき、
Evdd=K・(log(Fclk)−log(Fmin))+Emin …(6)
Fmax<Fclkのとき、
Evdd=Fmax …(7)
図9は、第2実施例における加減速発振部200bの内部構成を示すブロック図である。図2に示した第1実施例との違いは、上位電圧限界値記憶部210と、下位電圧限界値記憶部212と、上位周波数値記憶部214と、下位周波数値記憶部216が省略されている点と、電源電圧制御部230bの内部構成が異なっているという点だけであり、他の構成は第1実施例と同じである。
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
上記実施例では、周波数指令値Fclk(動作クロック信号Fclk−Aの周波数値fFclk-A)から対数をとった値と、電源電圧Evdd−Aとは比例関係であったが、比例関係以外の任意の関係(例えば曲線状の関係)に従って、周波数指令値Fclkから対数をとった値に応じて電源電圧Evdd−Aを設定することも可能である。
C2.変形例2:
上記実施例では、設定電圧値演算部236(図4)の入力として周波数指令値Fclkを用いていたが、この代わりに、動作クロック信号Fclk−Aの周波数値fFclk-Aを入力として用いることも可能である。
上記実施例では、I/O割込みの種別に応じて電力制御を行っていたが、この代わりに、情報処理装置において起動するアプリケーションの種別に応じて分周値M,Nの値を設定し、電力制御を行うことも可能である。
上記実施例では、対数として、底を10とする常用対数を用いていたが、この代わりに、底を1以外の任意の正の実数とする対数を用いることも可能である。
上記実施例では、電圧補間器250は、設定電圧補間値Evdd−Dを直線的に変化させて出力している(図6(B))が、この代わりに、所定の任意の変化曲線に沿って推移するように、設定電圧補間値Evdd−Dを出力することとしてもよい。この変化曲線としては、直線の他に、上に凸の曲線、下に凸の曲線、S字曲線などの種々の曲線を採用することが可能である。
上記実施例では、マイクロプロセッサとしてCPU部100を用いていたが、この代わりに、種々のデータ処理を行うマイクロプロセッサ、たとえば、画像処理用のプロセッサ(GPU:Graphics Processing Unit)等を用いることも可能である。
上記実施例では、加減速発振部200によってCPU部100の周波数と電圧の制御を行っていたが、加減速発振部200の全部または一部(たとえば、DA変換器260を除く加減速発振部200等)を半導体集積回路で実現することも可能である。また、加減速発振部200の全部または一部の機能を有する半導体集積回路を1チップCPUまたはDSP内の回路に取り込んで1チップ化することも可能である。このようにして得られたチップを小型携帯機器、電子ペーパ等の極低消費電力化を要求する機器に搭載すれば、消費電力の低減を実現することが可能であり、これらの機器の高寿命化を容易に実現することができる。
本発明の情報処理装置は、各種の装置に適用可能である。例えば、本発明は、ファンモータ、時計(針駆動)、ドラム式洗濯機(単一回転)、ジェットコースタ、振動モータなどの種々の装置のモータに適用可能である。本発明をファンモータに適用した場合には、上述した種々の効果(低消費電力、低振動、低騒音、低回転ムラ、低発熱、高寿命)が特に顕著である。このようなファンモータは、例えば、デジタル表示装置や、車載機器、燃料電池式パソコン、燃料電池式デジタルカメラ、燃料電池式ビデオカメラ、燃料電池式携帯電話などの燃料電池使用機器、プロジェクタ等の各種装置のファンモータとして使用することができる。本発明のモータは、さらに、各種の家電機器や電子機器のモータとしても利用可能である。例えば、光記憶装置や、磁気記憶装置、ポリゴンミラー駆動装置等において、本発明によるモータをスピンドルモータとして使用することが可能である。また、本発明によるモータは、移動体やロボット用のモータとしても利用可能である。
200…加減速発振部
200b…加減速発振部
210…上位電圧限界値記憶部
212…下位電圧限界値記憶部
214…上位周波数値記憶部
216…下位周波数値記憶部
218…基準発振部
220…基準分周器
222…基準分周値記憶部
224…分周値記憶部
226…基準周波数値記憶部
230…電源電圧制御部
230b…電源電圧制御部
232…相関係数演算部
234…周波数指令値演算部
236…設定電圧値演算部
240…電圧値テーブル部
250…電圧補間器
252…第1設定電圧値記憶部
254…第2設定電圧値記憶部
256…電圧補間値生成部
260…DA変換器
270…PLL回路
272…位相比較部
274…ループフィルタ
276…電圧制御発振器
278…分周器
300…ROM部
400…RAM部
500…記憶装置部
600…入出力部
700…バス
Fclk−A…動作クロック信号
Evdd−A…電源電圧
Emax…上位電圧限界値
Emin…下位電圧限界値
Fmax…上位周波数値
Fmin…下位周波数値
Evdd…設定電圧値
Evdd−D…設定電圧補間値
M…基準分周値
N…分周値
RCK0…原クロック信号
RCK1…基準クロック信号
DVCK…分周信号
K…相関係数
Fclk…周波数指令値
CPS…誤差信号
LPS…電圧制御信号
Fsc…基準周波数値
3100…プロジェクタ
3110…光源
3140…液晶ライトバルブ
3150…クロスダイクロイックプリズム
3160…投写レンズ系
3170…冷却ファン
3180…制御部
3200…携帯電話
3220…ファン
3230…燃料電池
3300…自転車
3310…モータ
3320…制御回路
3330…充電池
3400…ロボット
3410…第1のアーム
3420…第2のアーム
3430…モータ
3500…鉄道車両
3510…モータ
3520…車輪
Claims (12)
- マイクロプロセッサを備える情報処理装置であって、
前記マイクロプロセッサに供給される周波数可変の動作クロック信号を生成する動作クロック信号生成部と、
前記動作クロック信号の周波数の対数をとった値に応じて、前記マイクロプロセッサに供給される電源電圧の電圧値を定め、前記電源電圧を生成する電源電圧生成部と、
を備える、情報処理装置。 - 請求項1記載の情報処理装置であって、
前記電源電圧生成部は、
前記動作クロック信号の周波数の対数をとった値に比例するように、前記電源電圧の電圧値を定める、情報処理装置。 - 請求項1または2記載の情報処理装置であって、
前記電源電圧生成部は、
前記動作クロック信号の周波数の変化に応じて前記電源電圧の電圧値が変化する場合に、前記電源電圧の電圧値が、変化前の電圧値から変化後の電圧値まで所定の変化曲線に沿って推移するように前記電源電圧を生成する、情報処理装置。 - 請求項1ないし3のいずれかに記載の情報処理装置であって、
前記動作クロック信号生成部は、レンジ切り替え無しで、前記動作クロック信号の可変周波数域の全範囲を出力可能な電圧制御発振器を含むPLL回路を備える、情報処理装置。 - 半導体集積回路であって、
マイクロプロセッサに供給される周波数可変の動作クロック信号を生成する動作クロック信号生成部と、
前記動作クロック信号の周波数の対数をとった値に応じて、前記マイクロプロセッサに供給される電源電圧の電圧値を定め、前記電源電圧を発生する電圧発生部に前記電圧値を指令する電源電圧制御部と、
を備える、半導体集積回路。 - 請求項1ないし4のいずれかに記載の情報処理装置を備える電動機。
- 請求項5記載の半導体集積回路を備える電動機。
- 請求項6または7記載の電動機を備える装置。
- 請求項8記載の装置であって、
前記装置は、電子機器である、装置。 - 請求項8記載の装置であって、
前記装置は、プロジェクタである、装置。 - 請求項8記載の装置であって、
前記装置は、移動体である、装置。 - 請求項8記載の装置であって、
前記装置は、ロボットである、装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008137814A JP5077067B2 (ja) | 2007-09-03 | 2008-05-27 | 情報処理装置および半導体集積回路 |
US12/202,605 US7996692B2 (en) | 2007-09-03 | 2008-09-02 | Information processing apparatus and semiconductor integrated circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007227844 | 2007-09-03 | ||
JP2007227844 | 2007-09-03 | ||
JP2008137814A JP5077067B2 (ja) | 2007-09-03 | 2008-05-27 | 情報処理装置および半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009080787A true JP2009080787A (ja) | 2009-04-16 |
JP5077067B2 JP5077067B2 (ja) | 2012-11-21 |
Family
ID=40655469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008137814A Expired - Fee Related JP5077067B2 (ja) | 2007-09-03 | 2008-05-27 | 情報処理装置および半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5077067B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012098741A1 (ja) * | 2011-01-20 | 2012-07-26 | Necカシオモバイルコミュニケーションズ株式会社 | 制御システム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7173833B2 (ja) | 2018-10-30 | 2022-11-16 | 株式会社日立製作所 | 半導体集積回路、及び、同半導体集積回路を備えた装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5890226A (ja) * | 1981-11-25 | 1983-05-28 | Nec Corp | 同期式デ−タ処理装置 |
JP2004295450A (ja) * | 2003-03-27 | 2004-10-21 | Toshiba Corp | プロセッサ、このプロセッサのクロック周波数決定方法及び電源電圧決定方法 |
JP2007114856A (ja) * | 2005-10-18 | 2007-05-10 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置とその制御方法 |
-
2008
- 2008-05-27 JP JP2008137814A patent/JP5077067B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5890226A (ja) * | 1981-11-25 | 1983-05-28 | Nec Corp | 同期式デ−タ処理装置 |
JP2004295450A (ja) * | 2003-03-27 | 2004-10-21 | Toshiba Corp | プロセッサ、このプロセッサのクロック周波数決定方法及び電源電圧決定方法 |
JP2007114856A (ja) * | 2005-10-18 | 2007-05-10 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置とその制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012098741A1 (ja) * | 2011-01-20 | 2012-07-26 | Necカシオモバイルコミュニケーションズ株式会社 | 制御システム |
JP5870935B2 (ja) * | 2011-01-20 | 2016-03-01 | 日本電気株式会社 | 制御システム |
Also Published As
Publication number | Publication date |
---|---|
JP5077067B2 (ja) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9814106B2 (en) | Backlight driver chip incorporating a phase lock loop (PLL) with programmable offset/delay and seamless operation | |
CN107231489B (zh) | 一种终端及其投屏方法 | |
JP3866781B2 (ja) | 消費電力を効率化した情報処理装置 | |
US7996578B2 (en) | Methods and systems to dynamically manage performance states in a data processing system | |
JP5077067B2 (ja) | 情報処理装置および半導体集積回路 | |
JP2007208367A (ja) | 同期信号生成装置、送信機及び制御方法 | |
KR20020045691A (ko) | 휴대용 컴퓨터에서의 버스 클럭 주파수 제어장치 | |
CN114217759A (zh) | 投屏方法、装置、存储介质及电子设备 | |
US7996692B2 (en) | Information processing apparatus and semiconductor integrated circuit | |
US20220321889A1 (en) | Selective motion-compensated frame interpolation | |
JP6466578B2 (ja) | 電力変換装置、及び、その出力電流ノイズの低減方法 | |
JPH08256058A (ja) | 信号発生装置 | |
JP6261889B2 (ja) | 回転センサレス制御装置、回転センサレス制御装置の制御方法及び制御プログラム | |
CN110798188A (zh) | 一种自动调整投影机ld电流关断延时的装置及控制方法 | |
JPH11143574A (ja) | クロック発生回路およびクロック発生方法 | |
JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
JP2006340438A (ja) | 電源装置、情報処理装置、および電源制御方法 | |
JP2002108276A (ja) | プラズマディスプレイ装置 | |
JP4344194B2 (ja) | 消費電力を効率化した情報処理装置 | |
JPH0758636A (ja) | 周波数シンセサイザ | |
JP2000068828A (ja) | 周波数切換装置 | |
JP2003347933A (ja) | クロック生成回路 | |
JP3000360U (ja) | 通信機器用基準信号生成回路 | |
JPH04282917A (ja) | クロック発生装置 | |
JP2012063988A (ja) | 携帯端末、携帯端末による省電力制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |