CN104579334A - 振荡器 - Google Patents

Abstract

本发明的振荡器抑制多个信号的电平同时变化。所述振荡器包括：振荡部(10)，生成振荡信号；第一分频部(11)，以第一分频比将振荡信号分频而生成第一分频信号；第二分频部(12)，以第二分频比将振荡信号分频而生成第二分频信号；第一延迟部(13)，通过使第一分频信号延迟，而生成信号电平在与第二分频信号不同的时间点变化的第一延迟信号；第一输出端子(21)，输出第一延迟信号；以及第二输出端子(22)，输出第二分频信号。

Description

振荡器

技术领域

本发明涉及一种输出多个不同频率的振荡信号的振荡器。

背景技术

以往，已知有可以输出两个以上的频率的信号的振荡器。现有的振荡器是将原振荡信号分频而生成第一分频信号，将第一分频信号进一步分频而生成第二分频信号，且分别输出不同频率的第一分频信号及第二分频信号(例如，参照专利文献1)。

[背景技术文献]

[专利文献]

[专利文献1]日本专利特开2006-303609号公报

发明内容

[发明要解决的课题]

现有的振荡器中的第一分频信号的电平(level)在原振荡信号的电平的变化时间点(timing)同步地变化，第二分频信号的电平在第一分频信号的电平的变化时间点同步地变化。图11是表示从现有的振荡器输出的第一分频信号与第二分频信号的关系的图。将原振荡信号四分频而生成第一分频信号，将第一分频信号二分频而生成第二分频信号。

这里，第一分频信号的电平在原信号的上升时间点同步地变化，第二分频信号的电平在第一分频信号的上升时间点同步地变化。因此，产生第一分频信号的电平与第二分频信号的电平大致同时变化的以虚线表示的时间点。

如果多个信号的电平同时变化，在信号电平变化的时间点流动的电流的量会增加，因此会成为电源电压变动的一个因素而欠佳。另外，在信号电平变化的时间点，与其他时间点相比，信号中所含的高频成分较多，因此，如果第一分频信号的电平与第二分频信号的电平同时变化，作为电波而放射的高频成分会变大，就此方面而言也欠佳。

因此，本发明是鉴于这些方面而完成的，目的在于提供一种可以输出频率不同的多个信号且抑制多个信号的电平同时变化的振荡器。

[解决课题的手段]

本发明提供一种振荡器，包括：振荡部，生成振荡信号；第一分频部，以第一分频比将所述振荡信号分频而生成第一分频信号；第二分频部，以第二分频比将所述振荡信号分频而生成第二分频信号；第一延迟部，通过使所述第一分频信号延迟，而生成信号电平在与所述第二分频信号不同的时间点变化的第一延迟信号；第一输出端子，输出所述第一延迟信号；以及第二输出端子，输出所述第二分频信号。所述第一延迟部例如是与所述振荡信号同步地使所述第一分频信号延迟。

所述振荡器也可以还包括：第一选择部，选择所述第一分频信号及所述第二分频信号中的任一信号；以及第三输出端子，输出所述第一选择部所选择的信号。所述振荡器也可以还包括第二延迟部，所述第二延迟部通过使所述第二分频信号延迟，而生成第二延迟信号，所述第二延迟信号的信号电平在与所述第一分频信号、所述第二分频信号以及所述第一延迟信号不同的时间点变化，且所述第二输出端子将所述第二延迟信号作为所述第二分频信号而输出。

另外，所述振荡器也可以还包括：第一选择部，选择所述第一分频信号及所述第二分频信号中的任一信号；第三延迟部，通过使所述第一选择部所选择的信号延迟，而生成第三延迟信号，所述第三延迟信号的信号电平在与所述第一分频信号及所述第二分频信号不同的时间点变化；以及第三输出端子，输出所述第三延迟部所生成的所述第三延迟信号。在此情况下，所述第三延迟部基于所述第一选择部选择所述第一分频信号及所述第二分频信号中的哪一信号，而切换延迟时间。

另外，所述振荡器也可以包括：第二选择部，选择所述第一延迟信号及所述第二分频信号中的任一信号；以及第三输出端子，输出所述第二选择部所选择的信号。

另外，所述振荡器也可以还包括控制部，所述控制部控制所述第一延迟部的延迟时间。

[发明的效果]

根据本发明，发挥可以输出频率不同的多个信号且抑制多个信号的电平同时变化的效果。

附图说明

图1是表示第一实施方式的振荡器的构成的图。

图2是表示第一实施方式的振荡器所输出的第一延迟信号与第二分频信号的关系的图。

图3是表示第二实施方式的振荡器的构成的图。

图4是表示第三实施方式的振荡器的构成的图。

图5是从第三实施方式的振荡器的输出端子输出的信号的时序图。

图6是表示第四实施方式的振荡器的构成的图。

图7A是从第四实施方式的振荡器的输出端子输出的信号的时序图。

图7B是从第四实施方式的振荡器的输出端子输出的信号的时序图。

图8是表示第五实施方式的振荡器的构成的图。

图9是表示第六实施方式的振荡器的构成的图。

图10是表示第七实施方式的振荡器的构成的图。

图11是表示从现有的振荡器输出的第一分频信号与第二分频信号的关系的图。

[符号的说明]

1、2、3、4、5、6、7：振荡器

10：振荡部

11：第一分频部

12：第二分频部

13：第一延迟部

14：第一选择部

15：第二延迟部

16：第三延迟部

17：第二选择部

18：控制部

21、22、23：输出端子

31、32、33、34、35、36：控制端子

具体实施方式

<第一实施方式>

图1是表示第一实施方式的振荡器1的构成的图。振荡器1包括振荡部10、第一分频部11、第二分频部12、第一延迟部13、输出端子21、输出端子22、以及控制端子31。

振荡部10例如包括晶体振子或微机电系统(Micro ElectromechanicalSystem，MEMS)振子等振子、以及使该振子振荡的振荡电路。振荡部10生成并输出第一频率的正弦波状或方形波状的振荡信号。振荡部10例如输出以晶体振子或MEMS振子的谐振频率的泛频(overtone frequency)进行振荡的振荡信号。

第一分频部11以第一分频比将振荡部10所输出的振荡信号分频，而生成频率低于第一频率的第一分频信号。当将振荡信号的周期设为T，将第一分频比设为M(其中，M为大于等于2的整数)时，第一分频部11生成在振荡信号的上升时间点同步地上升且周期为T×M的第一分频信号。

第二分频部12以第二分频比将振荡部10所输出的振荡信号分频，而生成频率低于第二频率的第二分频信号。当将振荡信号的周期设为T，将第二分频比设为N(其中，N为大于M的整数)时，第二分频部12生成在振荡信号的上升时间点同步地上升且周期为T×N的第二分频信号。第二分频信号是从输出端子22输出。

第一延迟部13通过使第一分频信号延迟，而生成信号电平在与第二分频信号不同的时间点变化的第一延迟信号。第一延迟部13例如是与振荡信号同步地使第一分频信号延迟。

具体而言，第一延迟部13例如包含D触发器(D flip-flop)，振荡部10所输出的振荡信号被输入到D触发器的时钟(clock)输入段。另外，第一分频部11所输出的第一分频信号被输入到D触发器的数据(data)输入段。第一延迟部13在输入到时钟输入段的振荡信号的下降时间点，将输入到数据输入段的第一分频信号锁存(latch)之后再将已锁存的信号输出。由此，信号电平在振荡信号的上升时间点同步地变化的第一分频信号延迟相当于振荡信号的半个周期，而转换成信号电平在振荡信号的下降时间点同步地变化的第一延迟信号。第一延迟信号是从输出端子21输出。

第一延迟部13也可以使用触发器以外的元件使第一分频信号延迟。例如，第一延迟部13也可以使用与振荡信号非同步地进行动作的延迟线(delayline)使第一分频信号延迟。另外，第一延迟部13也可以将触发器与延迟线组合而使用。在第一延迟部13使用触发器及延迟线的情况下，延迟时间选择与振荡信号的周期的倍数不同的时间。延迟时间例如为T/2+kT+d(k为大于等于0的整数，d为延迟线的延迟时间)。

第一延迟部13基于从控制端子31输入的控制信号，而改变使第一分频信号延迟的时间。例如，在第一延迟部13包含多段触发器的情况下，第一延迟部13使用控制信号所示的段数的触发器，使第一分频信号延迟。在控制信号表示k的情况下，第一延迟部13使第一分频信号延迟T/2+kT(k为大于等于0的整数)。

图2是表示第一实施方式的振荡器1所输出的第一延迟信号与第二分频信号的关系的图。振荡信号是144MHz的方形波状的信号。第一分频信号是将振荡信号六分频而成的信号，每隔振荡信号的六个周期，在振荡信号的上升时间点同步地上升。第一分频信号的频率为24MHz。

第一延迟信号是通过在振荡信号的下降边缘(edge)锁存第一分频信号而生成的，相对于第一分频信号延迟相当于振荡信号的半个周期。因此，第一延迟信号是每隔振荡信号的六个周期，在振荡信号的下降时间点同步地上升。

第二分频信号是将振荡信号八分频而成的信号，每隔振荡信号的八个周期，在振荡信号的上升时间点同步地上升。第二分频信号的频率为16MHz。

第一延迟信号的信号电平在振荡信号的下降时间点同步地变化，与此相对，第二分频信号的信号电平在振荡信号的上升时间点同步地变化。因此，可知第一延迟信号的信号电平与第二分频信号的信号电平不会同时变化。

如上所述，第一实施方式的振荡器1包括第一延迟部13，所述第一延迟部13通过使第一分频信号延迟，而生成信号电平在与第二分频信号不同的时间点变化的第一延迟信号，因此，第一分频信号的信号电平与第二分频信号的信号电平不会同时变化。因此，振荡器1可以输出信号电平不同时变化且频率不同的多个信号。

<第二实施方式>

图3是表示第二实施方式的振荡器2的构成的图。振荡器2在如下方面与第一实施方式的振荡器1不同，即，还包括：第一选择部14，选择第一分频信号及第二分频信号中的任一信号；以及输出端子23，输出第一选择部14所选择的信号。第一选择部14基于从控制端子32输入的选择信号，而在输出第一分频信号与输出第二分频信号之间进行切换。

表1

表1是表示从振荡器2的输出端子21、输出端子22以及输出端子23输出的信号的频率的表。振荡器2在从控制端子32输入的选择信号的逻辑值为0的情况下，从输出端子21输出第一频率的第一延迟信号(延迟时间为T/2)，从输出端子23输出第一频率的第一分频信号(延迟时间为0)，从输出端子22输出第二频率的第二分频信号(延迟时间为0)。振荡器2在从控制端子32输入的选择信号的逻辑值为1的情况下，从输出端子21输出第一频率的第一延迟信号(延迟时间为T/2)，从输出端子22及输出端子23输出第二频率的第二分频信号(延迟时间为0)。这里，延迟时间是从第一分频信号的上升时间点算起的延迟时间。

这样一来，振荡器2可以根据选择信号，而输出第一分频信号或第二分频信号中的任一信号，因此，在使用振荡器2的装置中，可以使用多个第一频率的信号、或多个第二频率的信号。另外，振荡器2所输出的三个信号中的至少一个信号在与其他信号的电平变化的时间点不同的时间点变化，因此，可以抑制三个信号的电平在相同时间点变化。

<第三实施方式>

图4是表示第三实施方式的振荡器3的构成的图。振荡器3在如下方面与图3所示的振荡器2不同，即，在第二分频部12与输出端子22之间包含第二延迟部15，而其他方面相同。在本实施方式中，第一延迟部13在振荡部10所输出的振荡信号的下降时间点将第一分频信号锁存后，从输出端子21输出已锁存的信号。第二延迟部15通过使第二分频信号延迟，而生成第二延迟信号，所述第二延迟信号的信号电平在与第一分频信号、第二分频信号以及第一延迟信号不同的时间点变化。第二延迟部15例如基于从控制端子33输入的控制信号而决定延迟时间。

第二延迟部15例如与第一延迟部13同样地包含D触发器。第二延迟部15在振荡信号的上升时间点将第二分频信号锁存后，从输出端子22输出。由此，从输出端子21输出的第一延迟信号、从输出端子22输出的第二延迟信号、以及从输出端子23输出的由第一选择部14所选择的信号的信号电平分别在不同的时间点变化。

表2

表2是表示从振荡器3的输出端子21、输出端子22以及输出端子23输出的信号的频率的表。振荡器3在从控制端子32输入的选择信号的逻辑值为0的情况下，从输出端子21输出第一频率的第一延迟信号(延迟时间为T/2)，从输出端子23输出第一频率的第一分频信号(延迟时间为0)，从输出端子22输出第二频率的第二延迟信号(延迟时间为T)。振荡器3在从控制端子32输入的选择信号的逻辑值为1的情况下，从输出端子21输出第一频率的第一延迟信号(延迟时间为T/2)，从输出端子23输出第二频率的第二分频信号(延迟时间为0)，从输出端子22输出第二频率的第二延迟信号(延迟时间为T)。这里，延迟时间是从第一分频信号的上升时间点算起的延迟时间。

图5是从振荡器3的输出端子21、输出端子22以及输出端子23输出的信号的时序图。在第一选择部14选择第一分频信号的情况下，从输出端子23输出第一分频信号，在第一选择部14选择第二分频信号的情况下，从输出端子23输出第二分频信号。从图5可知，不管是在第一选择部14选择第一分频信号的情况下还是在选择第二分频信号的情况下，从输出端子21、输出端子22以及输出端子23输出的三个信号均不会在相同时间点变化。

如上所述，振荡器3通过还包括使第二分频信号延迟的第二延迟部15，而输出第一频率的信号、第二频率的信号、以及第一频率或第二频率中的任一频率的信号，并且各个信号的信号电平不会同时变化。因此，可以抑制三个信号的电平在相同时间点变化。

<第四实施方式>

图6是表示第四实施方式的振荡器4的构成的图。振荡器4在如下方面与图3所示的振荡器2不同，即，在第一选择部14与输出端子23之间包含第三延迟部16，而其他方面相同。在本实施方式中，第一延迟部13在振荡部10所输出的振荡信号的下降时间点将第一分频信号锁存后，从输出端子21输出已锁存的信号。第三延迟部16通过使第一选择部14所选择的信号延迟，而生成第三延迟信号，所述第三延迟信号的信号电平在与第一分频信号及第二分频信号不同的时间点变化。第三延迟部16基于第一选择部14选择第一分频信号及第二分频信号中的哪一信号，而切换延迟时间。

第三延迟部16例如与第一延迟部13同样地包含D触发器。第三延迟部16基于第一选择部14选择第一分频信号及第二分频信号中的哪一信号，而切换为在振荡信号的上升时间点锁存第一选择部14所选择的信号、或是在振荡信号的下降时间点锁存第一选择部14所选择的信号。第三延迟部16例如基于从控制端子34输入的控制信号，而切换为在上升时间点锁存、或是在下降时间点锁存。

第三延迟部16也可以基于从控制端子32输入的选择信号，而切换为在上升时间点锁存、或是在下降时间点锁存。另外，第三延迟部16也可以基于从控制端子34输入的控制信号或从控制端子32输入的选择信号，而决定延迟时间。

在第一选择部14选择第一分频信号的情况下，第三延迟部16在振荡部10所输出的振荡信号的下降时间点将第一选择部14所选择的第一分频信号锁存后，输出已锁存的信号到输出端子23。第三延迟部16的延迟时间与第一延迟部13的延迟时间不同。例如，在第一延迟部13的延迟时间为T/2的情况下，第三延迟部16的延迟时间为T/2+T。

由此，从输出端子21输出的第一延迟信号与从输出端子23输出的第三延迟信号成为频率相同而相位不同的信号，所以信号电平不会同时变化。因此，从输出端子21输出的第一延迟信号、从输出端子22输出的第二分频信号、以及从输出端子23输出的第三延迟信号的信号电平分别在不同的时间点变化。

在第一选择部14选择第二分频信号的情况下，第三延迟部16在振荡部10输出的振荡信号的上升时间点将第一选择部14所选择的第二分频信号锁存后，输出已锁存的信号到输出端子23。第三延迟部16的延迟时间不同于第一延迟部13的延迟时间，并且不同于第二分频信号的周期。

在第一选择部14选择第二分频信号的情况下，第三延迟部16通过在与第一延迟部13不同的时间点锁存第二分频信号，而使第一延迟信号的变化时间点与第三延迟信号的变化时间点不一致。另外，因为第三延迟信号是使第二分频信号延迟而成的信号，所以第三延迟信号的变化时间点与第二分频信号的变化时间点也不一致。结果为，从输出端子21、输出端子22以及输出端子23输出的信号的信号电平分别在不同的时间点变化。

表3

表3是表示从振荡器4的输出端子21、输出端子22以及输出端子23输出的信号的频率的表。振荡器4在从控制端子32输入的选择信号的逻辑值为0的情况下，从输出端子21输出第一频率的第一延迟信号(延迟时间为T/2)，从输出端子23输出第一频率的第三延迟信号(延迟时间为T/2+T)，从输出端子22输出第二频率的第二分频信号(延迟时间为0)。振荡器4在从控制端子32输入的选择信号的逻辑值为1的情况下，从输出端子21输出第一频率的第一延迟信号(延迟时间为T/2)，从输出端子23输出第二频率的第三延迟信号(延迟时间为T)，从输出端子22输出第二频率的第二分频信号(延迟时间为0)。这里，延迟时间是从第一分频信号的上升时间点算起的延迟时间。

图7A及图7B是从振荡器4的输出端子21、输出端子22以及输出端子23输出的信号的时序图。图7A是选择信号的逻辑值为0的情况下的时序图，图7B是选择信号的逻辑值为1的情况下的时序图。从图7A及图7B可知，不管是在第一选择部14选择第一分频信号的情况下还是在选择第二分频信号的情况下，从输出端子21、输出端子22以及输出端子23输出的三个信号均不会在相同时间点变化。

如上所述，振荡器4基于第一选择部14选择第一分频信号还是选择第二分频信号，而使第三延迟部16的延迟时间变化，由此可以输出第一频率的信号、第二频率的信号、以及第一频率或第二频率中的任一频率的信号，并且抑制三个信号的电平在相同时间点变化。

<第五实施方式>

图8是表示第五实施方式的振荡器5的构成的图。振荡器5在包含第二选择部17的方面不同于第一实施方式的振荡器1，而其他方面相同。第二选择部17选择第一延迟部13使第一分频信号延迟而生成的第一延迟信号、以及第二分频部12所生成的第二分频信号中的任一信号。第二选择部17所选择的信号是从输出端子23输出。

表4

表4是表示从振荡器5的输出端子21、输出端子22以及输出端子23输出的信号的频率的表。振荡器5在从控制端子35输入的选择信号的逻辑值为0的情况下，从输出端子21及输出端子23输出第一频率的第一延迟信号(延迟时间为T/2)，从输出端子22输出第二频率的第二分频信号(延迟时间为0)。振荡器5在从控制端子35输入的选择信号的逻辑值为1的情况下，从输出端子21输出第一频率的第一延迟信号(延迟时间为T/2)，从输出端子22及输出端子23输出第二频率的第二分频信号(延迟时间为0)。

这样一来，振荡器5输出第一频率的信号、第二频率的信号、以及从第一频率及第二频率中选择的频率的信号。进而，振荡器5使第一频率的信号与第二频率的信号不同时变化。因此，根据振荡器5，可以供给同一频率的多个信号，并且抑制三个信号的电平在相同时间点变化。

<第六实施方式>

图9是表示第六实施方式的振荡器6的构成的图。振荡器6在还包括控制部18及控制端子36的方面不同于第一实施方式的振荡器1，而其他方面相同。

控制部18例如为中央处理器(Central Processing Unit，CPU)，控制第一延迟部13的延迟时间。控制部18基于从控制端子36输入的数据，而控制第一延迟部13的延迟时间或第一延迟部13锁存第一分频信号的时间点。这样一来，振荡器6通过包括控制部18，而可以根据使用振荡器6的系统(system)的状态，灵活地控制从输出端子21输出的第一频率的信号与从输出端子22输出的第二频率的信号之间的时序关系。

此外，第二实施方式的振荡器2、第三实施方式的振荡器3、第四实施方式的振荡器4以及第五实施方式的振荡器5也可以包括控制部18。在此情况下，控制部18基于从外部输入的数据，而控制第一选择部14及第二选择部17所选择的信号、第二延迟部15及第三延迟部16的延迟时间、或锁存输入到第二延迟部15及第三延迟部16的信号的时间点。

这样一来，本发明的振荡器通过包括控制部18，而可以输出频率不同的多个信号，并且灵活地控制所要输出的多个信号的频率以及多个信号的电平的变化时间点。

<第七实施方式>

图10是表示第七实施方式的振荡器7的构成的图。振荡器7在如下方面与图1所示的振荡器1不同，即，第二分频部12通过将第一分频部11所输出的第一分频信号分频而生成第二分频信号，而其他方面相同。在所述所有实施方式中，第二分频部12也可以如上所述那样通过将第一分频信号分频而生成第二分频信号。

以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限定于所述实施方式所记载的范围。本领域技术人员应该明白可以对所述实施方式施加多种变更或改良。这种施加变更或改良后的形态也可以包含在本发明的技术范围内。

例如，在第二延迟部15及第三延迟部16中，也可以与第一延迟部13同样地通过组合触发器及延迟线，而设定多种延迟时间。

另外，振荡器也可以包括其他分频部，所述分频部输出与第一分频信号及第二分频信号的频率不同频率的第三分频信号。

Claims (8)

1.一种振荡器，其特征在于包括：

振荡部，生成振荡信号；

第一分频部，以第一分频比将所述振荡信号分频而生成第一分频信号；

第二分频部，以第二分频比将所述振荡信号分频而生成第二分频信号；

第一延迟部，通过使所述第一分频信号延迟，而生成信号电平在与所述第二分频信号不同的时间点变化的第一延迟信号；

第一输出端子，输出所述第一延迟信号；以及

第二输出端子，输出所述第二分频信号。

2.根据权利要求1所述的振荡器，其特征在于还包括：

第一选择部，选择所述第一分频信号及所述第二分频信号中的任一信号；以及

第三输出端子，输出所述第一选择部所选择的信号。

3.根据权利要求2所述的振荡器，其特征在于：

还包括第二延迟部，所述第二延迟部通过使所述第二分频信号延迟，而生成第二延迟信号，所述第二延迟信号的信号电平在与所述第一分频信号、所述第二分频信号以及所述第一延迟信号不同的时间点变化，且

所述第二输出端子将所述第二延迟信号作为所述第二分频信号而输出。

4.根据权利要求1所述的振荡器，其特征在于还包括：

第一选择部，选择所述第一分频信号及所述第二分频信号中的任一信号；

第三延迟部，通过使所述第一选择部所选择的信号延迟，而生成第三延迟信号，所述第三延迟信号的信号电平在与所述第一分频信号及所述第二分频信号不同的时间点变化；以及

第三输出端子，输出所述第三延迟部所生成的所述第三延迟信号。

5.根据权利要求4所述的振荡器，其特征在于：

所述第三延迟部基于所述第一选择部选择所述第一分频信号及所述第二分频信号中的哪一信号，而切换延迟时间。

6.根据权利要求1所述的振荡器，其特征在于还包括：

第二选择部，选择所述第一延迟信号及所述第二分频信号中的任一信号；以及

第三输出端子，输出所述第二选择部所选择的信号。

7.根据权利要求1所述的振荡器，其特征在于：

所述第一延迟部是与所述振荡信号同步地使所述第一分频信号延迟。

8.根据权利要求1所述的振荡器，其特征在于：

还包括控制部，所述控制部控制所述第一延迟部的延迟时间。