CN105680852A - 一种芯片内部时钟产生和差异性检测方法及电路 - Google Patents
一种芯片内部时钟产生和差异性检测方法及电路 Download PDFInfo
- Publication number
- CN105680852A CN105680852A CN201610015131.6A CN201610015131A CN105680852A CN 105680852 A CN105680852 A CN 105680852A CN 201610015131 A CN201610015131 A CN 201610015131A CN 105680852 A CN105680852 A CN 105680852A
- Authority
- CN
- China
- Prior art keywords
- clock
- chip
- dvfs
- oscillation
- lvt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 23
- 230000010355 oscillation Effects 0.000 claims abstract description 88
- 238000013507 mapping Methods 0.000 claims abstract description 44
- 239000013078 crystal Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 12
- 238000012360 testing method Methods 0.000 claims description 10
- 238000005457 optimization Methods 0.000 claims description 4
- 238000005265 energy consumption Methods 0.000 abstract description 5
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electric Clocks (AREA)
Abstract
本发明提供一种芯片内部时钟产生和差异性检测方法和装置，根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟，在固定时长内对振荡时钟进行计数，得到计数值；根据计数值和预设的DVFS映射表格进行判断,得到当前芯片最适合的电压和频率对应关系，即可以此对应关系对当前电压及当前最高时钟频率进行调整；且振荡时钟根据使用的需求作第一级多路选择，再和芯片的晶体振荡电路时钟作第二级多路选择，以实现对芯片在不同批次和不同环境下的最佳性能的检测,使每一个芯片都可以充分发挥自己的最大性能，同时还可以节省能耗。
Description
技术领域
本发明涉及一种芯片内部时钟产生和差异性检测方法及电路。
背景技术
由于芯片在制造和工作过程中存在差异性,会造成相同设计的芯片在不同生产批次和不同的工作环境下的性能都不一样,通常原因被总结为PVT(制程、电压、温度)造成的差异，而目前没有很好的办法去探测这种由于生产批次和不同的工作环境造成的芯片性能差异,所以只能将最悲观的情况(也就是所有批次中最差批次的性能,且在所有环境中最差环境下的性能)设置为芯片可以运行的最高频率,这样其实使得大部分的芯片都无法工作于自己的最佳状态。
发明内容
本发明要解决的技术问题，在于提供一种芯片内部时钟产生和差异性检测方法及电路，可以检测出芯片在不同批次和不同环境下的最佳性能,使每一个芯片都可以充分发挥自己的最大性能，同时还可以节省能耗。
本发明的芯片内部时钟产生和差异性检测方法是这样实现的：一种芯片内部时钟产生和差异性检测方法，包括如下步骤：
根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟；其中，所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成,且每个链上的反相器个数为奇数个；
所述三个振荡环产生的振荡时钟分别在固定时长内对振荡时钟进行计数，得到计数值；根据所得的计数值和预设的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系；根据该对应关系对当前电压及当前最高时钟频率进行调整；
同时,所述三个振荡环产生的振荡时钟根据使用的需求作第一级多路选择，从而选择其中一路作为芯片的备选工作时钟输出，需要高频率时选通LVT的振荡时钟,需要低频率时选通HVT的振荡时钟，需要中间频率时则选通RVT的振荡时钟；
所述备选工作时钟输出后,再和芯片的晶体振荡电路时钟作第二级多路选择，其中，当三个振荡环工作后,选通备选工作时钟,反之，当三个振荡环不工作时，则选通晶体振荡电路。
进一步的，所述所得的根据计数值和预设的DVFS映射表格的内容进行判断的过程是:得到LVT、RVT、HVT三个振荡环的计数值后,在预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值作为芯片最后调整的电压值，将最高频率的最低值作为芯片最后调整的最高频率。
进一步的，在选通备选工作时钟时同时将晶体振荡电路关闭。
进一步的，所述DVFS映射表格产生方法如下：所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成,且每个链上的反相器个数为奇数个；根据LVT、RVT、HVT三个标准库单元中反相器单元的延迟时间和反相器链上的反相器个数进行评估，将每个反相器延迟时间乘以反相器个数所得的乘积就是反相器振荡环的振荡周期时间，再用在固定时间段的计数时间除以振荡环的振荡周期，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值；然后再基于过去相同工艺下的振荡环进行大量实验,可以得到每个振荡环的计数值所对应的最高频率和电压；这个对应关系在不断的芯片生产和测试过程中可以不断的叠代优化,可以不断逼近真实的映射关系，再通过映射表格形式记录并存储下来。
本发明的芯片内部时钟产生和差异性检测装置是这样实现的：一种芯片内部时钟产生和差异性检测装置，包括起振连接单元、LVT库反相器链、RVT库反相器链、HVT库反相器链、三个计数单元、DVFS判断单元、DVFS映射表格存储单元、电源管理电路、时钟管理电路、第一级多路选择器以及第二级多路选择器；
所述起振连接单元将LVT库反相器链、RVT库反相器链、HVT库反相器链分别连成环路，得到三个振荡环；所述三个振荡环分别通过一所述计数单元连接所述DVFS判断单元，所述DVFS判断单元分别连接DVFS映射表格存储单元、电源管理电路和时钟管理电路；所述三个振荡环还连接所述第一级多路选择器，所述第一级多路选择器和芯片的晶体震荡电路还连接所述第二级多路选择器；
所述三个振荡环发生振荡产生时钟，并送往对应的计数单元；
所述三个计数单元分别在固定时长内对振荡时钟进行计数,并将计数值送往DVFS判断单元；
所述DVFS判断单元根据计数值和DVFS映射表格存储单元中的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系,并将判断结果送往所述电源管理单元和所述时钟管理单元；
所述电源管理单元根据DVFS判断结果对当前电压进行调整；
所述时钟管理单元根据DVFS判断结果对当前最高时钟频率进行调整，以保证芯片可以运行在自身最高的频率；
同时,所述三个振荡环电路产生的振荡时钟根据使用的需求由所述第一级多路选择器选择一个作为芯片的备选工作时钟被输出，其中，需要高频率时选通LVT的振荡时钟,需要低频率时选通HVT的振荡时钟，需要中间频率时则选通RVT的振荡时钟；
所述备选工作时钟被输出后,再和芯片的晶体震荡电路产生的时钟由所述第二级多路选择器做第二级多路选择：其中，当三个振荡环工作后,选通备选工作时钟，反之，当三个振荡环不工作时，则选通晶体振荡电路。
进一步的，所述所述DVFS判断单元根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是:
所述DVFS判断单元得到LVT、RVT、HVT三个振荡环的计数值后,在DVFS映射表格存储单元预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值供所述电源管理单元作为芯片最后调整的电压值，将最高频率的最低值供所述时钟管理单元作为芯片最后调整的最高频率。
进一步的，在选通备选工作时钟时同时将晶体振荡电路关闭，可以使芯片进一步节省能耗。
进一步的，所述起振连接单元还连接一开关控制单元，当该关控制单元的开关控制信号为打开有效时，将所述三个振荡环连通。
本发明具有如下优点：
(1)监控每个芯片的最佳性能,使每一个芯片都可以充分发挥自己的最大性能；
(2)同时由于是奇数个反相器串成链,所以起振连接单元处会产生信号的周期性翻转的信号,可以用于低功耗状态下的电路工作时钟,这时候可以关闭芯片的晶体振荡器电路和PLL电路,可以使芯片进一步节省能耗；
(3)使用LVT、RVT、HVT三种cell搭建三个振荡环,使用三个振荡环的频率值来查询得到芯片的最佳性能。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明装置的整体架构示意图。
具体实施方式
本发明的芯片内部时钟产生和差异性检测方法包括如下步骤：
根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟；其中，所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成,且每个链上的反相器个数为奇数个；奇数个反相器可以保证信号经过反相器链之后会以反信号传回来,比如起振连接单元起始值为1,经过奇数个反相器延迟后变为0传回来,然后又以0继续去经过奇数个反相器，再以1返回来,信号返回来的时间是奇数个反相器链的延迟时间之和，由此产生周期性信号振荡。
所述三个振荡环产生的振荡时钟分别在固定时长(通常为1ms)内对振荡时钟进行计数，得到计数值；根据所得的计数值和预设的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系；根据该对应关系对当前电压及当前最高时钟频率进行调整；
其中，所述所得的根据计数值和预设的DVFS映射表格的内容进行判断的过程是:得到LVT、RVT、HVT三个振荡环的计数值后,在预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值作为芯片最后调整的电压值，将最高频率的最低值作为芯片最后调整的最高频率。
同时,所述三个振荡环产生的振荡时钟根据使用的需求作第一级多路选择，从而选择其中一路作为芯片的备选工作时钟输出，需要高频率时选通LVT的振荡时钟,需要低频率时选通HVT的振荡时钟，需要中间频率时则选通RVT的振荡时钟；
所述备选工作时钟输出后,再和芯片的晶体振荡电路时钟作第二级多路选择，其中，当三个振荡环工作后,选通备选工作时钟,同时可以将晶体振荡电路关闭，反之，当三个振荡环不工作时，则选通晶体振荡电路。
其中，所述DVFS映射表格产生方法如下：
根据LVT、RVT、HVT三个标准库单元中反相器单元的timing参数和反相器链上的反相器个数进行评估,因为标准库单元的库文件中的timing参数包括不同温度、不同工艺偏差、不同电压下的反相器延迟时间，将每个反相器延迟时间乘以反相器个数所得的乘积就是反相器振荡环的振荡周期时间，再用计数单元在固定时间段的计数时间除以振荡环的振荡周期就是期望的计数值。
由于芯片由于批次或者其他制造过程中的偏差造成芯片的工艺偏差，以及运行过程中的芯片温度和运行电压的不同,反相器的延迟值都不同,而且LVT、RVT、HVT三种标准库单元的延迟值也会不同，所以根据标准库单元的库文件中的LVT、RVT、HVT在不同温度、不同工艺偏差、不同电压下的反相器延迟时间的不同,排列组合算出所有温度点、工艺偏差度、电压值下面的反相器延迟值,然后再将每个反相器延迟时间乘以反相器个数就是反相器振荡环的振荡周期时间，用固定时间的计数单元的计数时间除以振荡环的振荡周期得到期望的计数值，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值。
然后再基于过去相同工艺下的振荡环进行大量实验,可以得到每个振荡环的计数值所对应的最高频率和电压；这个对应关系在不断的芯片生产和测试过程中可以不断的叠代优化,可以不断逼近真实的映射关系，再通过表格形式记录并存储下来，即得到DVFS映射表格。
所述DVFS映射表中记录项举例:
LVT单元,工艺偏差5％,温度20度,电压1.1V情况下,反相器延迟0.001纳秒,期望计数值1000,实验最高频率为800MHz,电压1.3V；
LVT单元,工艺偏差10％,温度60度,电压1.0V情况下,反相器延迟0.002纳秒,期望计数值500,实验最高频率为600MHz,电压1.25V。
本发明的芯片内部时钟产生和差异性检测方法在具体实现时，可通过本发明检测装置来实现。
如图1所示，本发明的芯片内部时钟产生和差异性检测装置100包括起振连接单元101、LVT库反相器链102、RVT库反相器链103、HVT库反相器链104、三个计数单元105、DVFS判断单元106、DVFS映射表格存储单元107、电源管理电路108、时钟管理电路109、第一级多路选择器110以及第二级多路选择器111；
所述起振连接单元101根据开关控制信号将LVT库反相器链102、RVT库反相器链103、HVT库反相器链103分别连成环路，得到三个振荡环，当开关控制信号为打开有效时起振连接单元101将线路进行连通；所述三个振荡环分别通过一所述计数单元105连接所述DVFS判断单元106，所述DVFS判断单元106分别连接DVFS映射表格存储单元107、电源管理电路108和时钟管理电路109；所述三个振荡环还连接所述第一级多路选择器110，所述第一级多路选择器110和芯片的晶体震荡电路200还连接所述第二级多路选择器111；所述起振连接单元101还连接一开关控制单元(未图示)，当该关控制单元的开关控制信号为打开有效时，将所述三个振荡环连通。
所述三个振荡环发生振荡产生时钟，并送往对应的计数单元105；
所述三个计数单元105分别在固定时长内对振荡时钟进行计数,并将计数值送往DVFS判断单元106；
所述DVFS判断单元106根据计数值和DVFS映射表格存储单元107中的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系,并将判断结果送往所述电源管理单元108和所述时钟管理单元109；
所述电源管理单元108根据DVFS判断结果对当前电压进行调整；
所述时钟管理单元109根据DVFS判断结果对当前最高时钟频率进行调整，以保证芯片可以运行在自身最高的频率；
同时,所述三个振荡环电路产生的振荡时钟根据使用的需求由所述第一级多路选择器110选择一个作为芯片的备选工作时钟被输出，其中，由于HVTcell的速度最慢,所以相应振荡环产生频率较低,LVT频率最高,RVT在中间，在做时钟源时，相当于提供了三种不同频率的时钟源，在使用中可根据用户进行选择，需要高频率时选通LVT的振荡时钟,需要低频率时选通HVT的振荡时钟，需要中间频率时则选通RVT的振荡时钟；
所述备选工作时钟被输出后,再和芯片的晶体震荡电路200产生的时钟由所述第二级多路选择器111做第二级多路选择：其中，当三个振荡环工作后,选通备选工作时钟，即芯片的工作电路可以由振荡环时钟提供，同时将晶体振荡电路关闭，可以使芯片进一步节省能耗，反之，当三个振荡环不工作时，则选通晶体振荡电路。
其中，所述DVFS判断单元根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是:
所述DVFS判断单元106得到LVT、RVT、HVT三个振荡环的计数值后,在DVFS映射表格存储单元107预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值供所述电源管理单元108作为芯片最后调整的电压值，将最高频率的最低值供所述时钟管理单元109作为芯片最后调整的最高频率。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (9)
1.一种芯片内部时钟产生和差异性检测方法，其特征在于：
根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟；
所述三个振荡环产生的振荡时钟分别在固定时长内对振荡时钟进行计数，得到计数值；根据所得的计数值和预设的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系；根据该对应关系对当前电压及当前最高时钟频率进行调整；
同时,所述三个振荡环产生的振荡时钟根据使用的需求作第一级多路选择，从而选择其中一路作为芯片的备选工作时钟输出，需要高频率时选通LVT的振荡时钟,需要低频率时选通HVT的振荡时钟，需要中间频率时则选通RVT的振荡时钟；
所述备选工作时钟输出后,再和芯片的晶体振荡电路时钟作第二级多路选择，其中，当三个振荡环工作后,选通备选工作时钟，反之，当三个振荡环不工作时，则选通晶体振荡电路。
2.根据权利要求1所述的一种芯片内部时钟产生和差异性检测方法，其特征在于：所述根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是:
得到LVT、RVT、HVT三个振荡环的计数值后,在预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值作为芯片最后调整的电压值，将最高频率的最低值作为芯片最后调整的最高频率。
3.根据权利要求1所述的一种芯片内部时钟产生和差异性检测方法，其特征在于：在选通备选工作时钟时同时将晶体振荡电路关闭。
4.根据权利要求1所述的一种芯片内部时钟产生和差异性检测方法，其特征在于：所述DVFS映射表格产生方法如下：
所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成,且每个链上的反相器个数为奇数个；根据LVT、RVT、HVT三个标准库单元中反相器单元的延迟时间和反相器链上的反相器个数进行评估，将每个反相器延迟时间乘以反相器个数所得的乘积就是反相器振荡环的振荡周期时间，再用在固定时间段的计数时间除以振荡环的振荡周期，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值；
然后再基于过去相同工艺下的振荡环进行大量实验，得到每个振荡环的计数值所对应的最高频率和电压；这个对应关系在不断的芯片生产和测试过程中不断的叠代优化，不断逼近真实的映射关系，再通过映射表格形式记录并存储下来。
5.一种芯片内部时钟产生和差异性检测装置，其特征在于：包括起振连接单元、LVT库反相器链、RVT库反相器链、HVT库反相器链、三个计数单元、DVFS判断单元、DVFS映射表格存储单元、电源管理电路、时钟管理电路、第一级多路选择器以及第二级多路选择器；
所述起振连接单元将LVT库反相器链、RVT库反相器链、HVT库反相器链分别连成环路，得到三个振荡环；所述三个振荡环分别通过一所述计数单元连接所述DVFS判断单元，所述DVFS判断单元分别连接DVFS映射表格存储单元、电源管理电路和时钟管理电路；所述三个振荡环还连接所述第一级多路选择器，所述第一级多路选择器和芯片的晶体震荡电路还连接所述第二级多路选择器；
所述三个振荡环发生振荡产生时钟，并送往对应的计数单元；
所述三个计数单元分别在固定时长内对振荡时钟进行计数,并将计数值送往DVFS判断单元；
所述DVFS判断单元根据计数值和DVFS映射表格存储单元中的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系,并将判断结果送往所述电源管理单元和所述时钟管理单元；
所述电源管理单元根据DVFS判断结果对当前电压进行调整；
所述时钟管理单元根据DVFS判断结果对当前最高时钟频率进行调整，以保证芯片可以运行在自身最高的频率；
同时,所述三个振荡环电路产生的振荡时钟根据使用的需求由所述第一级多路选择器选择一个作为芯片的备选工作时钟被输出，其中，需要高频率时选通LVT的振荡时钟,需要低频率时选通HVT的振荡时钟，需要中间频率时则选通RVT的振荡时钟；
所述备选工作时钟被输出后,再和芯片的晶体震荡电路产生的时钟由所述第二级多路选择器做第二级多路选择：其中，当三个振荡环工作后,选通备选工作时钟，反之，当三个振荡环不工作时，则选通晶体振荡电路。
6.根据权利要求4所述的一种芯片内部时钟产生和差异性检测装置，其特征在于：所述DVFS判断单元根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是:
所述DVFS判断单元得到LVT、RVT、HVT三个振荡环的计数值后,在DVFS映射表格存储单元预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值供所述电源管理单元作为芯片最后调整的电压值，将最高频率的最低值供所述时钟管理单元作为芯片最后调整的最高频率。
7.根据权利要求4所述的一种芯片内部时钟产生和差异性检测装置，其特征在于：所述DVFS映射表格产生方法如下：
所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成,且每个链上的反相器个数为奇数个；根据LVT、RVT、HVT三个标准库单元中反相器单元的延迟时间和反相器链上的反相器个数进行评估，将每个反相器延迟时间乘以反相器个数所得的乘积就是反相器振荡环的振荡周期时间，再用计数单元在固定时间段的计数时间除以振荡环的振荡周期，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值；
然后再基于过去相同工艺下的振荡环进行大量实验，得到每个振荡环的计数值所对应的最高频率和电压；这个对应关系在不断的芯片生产和测试过程中不断的叠代优化，不断逼近真实的映射关系，再通过映射表格形式记录并存储下来。
8.根据权利要求4所述的一种芯片内部时钟产生和差异性检测装置，其特征在于：在选通备选工作时钟时同时将晶体振荡电路关闭。
9.根据权利要求4所述的一种芯片内部时钟产生和差异性检测装置，其特征在于：所述起振连接单元还连接一开关控制单元，当该关控制单元的开关控制信号为打开有效时，将所述三个振荡环连通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610015131.6A CN105680852B (zh) | 2016-01-11 | 2016-01-11 | 一种芯片内部时钟产生和差异性检测方法及电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610015131.6A CN105680852B (zh) | 2016-01-11 | 2016-01-11 | 一种芯片内部时钟产生和差异性检测方法及电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105680852A true CN105680852A (zh) | 2016-06-15 |
| CN105680852B CN105680852B (zh) | 2018-08-07 |
Family
ID=56299818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610015131.6A Active CN105680852B (zh) | 2016-01-11 | 2016-01-11 | 一种芯片内部时钟产生和差异性检测方法及电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105680852B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107271879A (zh) * | 2017-05-31 | 2017-10-20 | 上海华力微电子有限公司 | 半导体芯片老化测试装置及方法 |
| CN107809241A (zh) * | 2017-11-07 | 2018-03-16 | 晶晨半导体(上海)股份有限公司 | 一种pll的分频调节方法 |
| CN108664066A (zh) * | 2017-03-31 | 2018-10-16 | 深圳市中兴微电子技术有限公司 | 一种芯片及其电压调节方法 |
| CN110299912A (zh) * | 2018-03-21 | 2019-10-01 | 福州瑞芯微电子股份有限公司 | 自适应频率调节方法、电路以及电路系统 |
| CN113970692A (zh) * | 2021-09-26 | 2022-01-25 | 展讯通信（上海）有限公司 | 芯片差异性的检测方法及系统 |
| CN114414999A (zh) * | 2022-02-28 | 2022-04-29 | 北京智芯微电子科技有限公司 | 一种芯片工艺角检测电路、方法和芯片 |
| CN114815948A (zh) * | 2022-05-23 | 2022-07-29 | 杭州中天微系统有限公司 | 自适应时钟电路、芯片及电压调整方法、装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847590A (en) * | 1995-06-13 | 1998-12-08 | Fujitsu Limited | Delay device and delay time measurement device using a ring oscillator |
| US6668346B1 (en) * | 2000-11-10 | 2003-12-23 | Sun Microsystems, Inc. | Digital process monitor |
| CN101334440A (zh) * | 2007-06-26 | 2008-12-31 | 东部高科股份有限公司 | 提高标准单元库性能的测量装置 |
| CN102759699A (zh) * | 2011-04-26 | 2012-10-31 | 瑞昱半导体股份有限公司 | 元件特性测量电路与方法 |
| CN102931655A (zh) * | 2011-08-12 | 2013-02-13 | 珠海全志科技股份有限公司 | 一种动态调节电压和频率的电路控制系统和方法 |
| CN105159374A (zh) * | 2015-08-31 | 2015-12-16 | 东南大学 | 面向超宽电压的在线监测单元及监测窗口自适应调节系统 |
-
2016
- 2016-01-11 CN CN201610015131.6A patent/CN105680852B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847590A (en) * | 1995-06-13 | 1998-12-08 | Fujitsu Limited | Delay device and delay time measurement device using a ring oscillator |
| US6668346B1 (en) * | 2000-11-10 | 2003-12-23 | Sun Microsystems, Inc. | Digital process monitor |
| CN101334440A (zh) * | 2007-06-26 | 2008-12-31 | 东部高科股份有限公司 | 提高标准单元库性能的测量装置 |
| CN102759699A (zh) * | 2011-04-26 | 2012-10-31 | 瑞昱半导体股份有限公司 | 元件特性测量电路与方法 |
| CN102931655A (zh) * | 2011-08-12 | 2013-02-13 | 珠海全志科技股份有限公司 | 一种动态调节电压和频率的电路控制系统和方法 |
| CN105159374A (zh) * | 2015-08-31 | 2015-12-16 | 东南大学 | 面向超宽电压的在线监测单元及监测窗口自适应调节系统 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108664066A (zh) * | 2017-03-31 | 2018-10-16 | 深圳市中兴微电子技术有限公司 | 一种芯片及其电压调节方法 |
| CN107271879A (zh) * | 2017-05-31 | 2017-10-20 | 上海华力微电子有限公司 | 半导体芯片老化测试装置及方法 |
| CN107809241A (zh) * | 2017-11-07 | 2018-03-16 | 晶晨半导体(上海)股份有限公司 | 一种pll的分频调节方法 |
| CN110299912A (zh) * | 2018-03-21 | 2019-10-01 | 福州瑞芯微电子股份有限公司 | 自适应频率调节方法、电路以及电路系统 |
| CN110299912B (zh) * | 2018-03-21 | 2023-03-07 | 福州瑞芯微电子股份有限公司 | 自适应频率调节方法、电路以及电路系统 |
| CN113970692A (zh) * | 2021-09-26 | 2022-01-25 | 展讯通信（上海）有限公司 | 芯片差异性的检测方法及系统 |
| CN113970692B (zh) * | 2021-09-26 | 2024-06-07 | 展讯通信（上海）有限公司 | 芯片差异性的检测方法及系统 |
| CN114414999A (zh) * | 2022-02-28 | 2022-04-29 | 北京智芯微电子科技有限公司 | 一种芯片工艺角检测电路、方法和芯片 |
| CN114815948A (zh) * | 2022-05-23 | 2022-07-29 | 杭州中天微系统有限公司 | 自适应时钟电路、芯片及电压调整方法、装置 |
| CN114815948B (zh) * | 2022-05-23 | 2024-02-20 | 杭州中天微系统有限公司 | 自适应时钟电路、芯片及电压调整方法、装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105680852B (zh) | 2018-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105680852A (zh) | 一种芯片内部时钟产生和差异性检测方法及电路 | |
| US10614184B2 (en) | Semiconductor process and performance sensor | |
| US7719317B2 (en) | Clock distribution network architecture with resonant clock gating | |
| CN101355350A (zh) | 具有低本征延迟的相移电路 | |
| US6944780B1 (en) | Adaptive voltage scaling clock generator for use in a digital processing component and method of operating the same | |
| CN106026994B (zh) | 一种基于pvtm的宽电压时钟拉伸电路 | |
| CN105577142A (zh) | 时钟占空比调整装置及方法 | |
| CN105527560A (zh) | 芯片差异性的监测方法及监测电路 | |
| CN105978539B (zh) | 一种结构精简的快速时钟拉伸电路 | |
| CA3164052C (en) | Method for up-converting clock signal, clock circuit and digital processing device | |
| CN104320111A (zh) | 时钟源自动管理电路 | |
| US8427252B2 (en) | Oscillators with low power mode of operation | |
| CN105425898A (zh) | 一种低功耗嵌入式系统 | |
| US7388412B2 (en) | Clock multipliers using filter bias of a phase-locked loop and methods of multiplying a clock | |
| EP3134794B1 (en) | Clock phase alignment | |
| CN110299912A (zh) | 自适应频率调节方法、电路以及电路系统 | |
| Robles et al. | A 0.6 v programmable frequency divider and digitally controlled oscillator for use in a digital pll in the subthreshold region | |
| CN108449085A (zh) | 锁相环和电子系统 | |
| CN110463042A (zh) | 能够实现电路选择的电路和方法 | |
| US8621257B2 (en) | Device for powering an electronic circuit, in particular a digital circuit, and associated method | |
| Bency et al. | PFD with dead zone based low power modified phase lock loop using AVLS technique | |
| CN105320211A (zh) | 一种考虑时钟停振情况的无毛刺切换时钟管理电路 | |
| Lee et al. | A 470-$\mu {\hbox {W}} $5-GHz Digitally Controlled Injection-Locked Multi-Modulus Frequency Divider With an In-Phase Dual-Input Injection Scheme | |
| CN203151467U (zh) | 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器 | |
| CN116404985A (zh) | 一种基于混合信号的晶体振荡电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee after: Ruixin Microelectronics Co., Ltd Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee before: Fuzhou Rockchips Electronics Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |