CN203151467U

CN203151467U - 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器

Info

Publication number: CN203151467U
Application number: CN 201320144168
Authority: CN
Inventors: 江金光; 李森
Original assignee: Wuhan University WHU
Current assignee: Wuhan University WHU
Priority date: 2013-03-27
Filing date: 2013-03-27
Publication date: 2013-08-21
Anticipated expiration: 2023-03-27

Abstract

本实用新型涉及一种用于锁相环的可编程延时多路控制信号鉴频鉴相器。在本实用新型实施中，采用由D触发器构成的频率相位检测电路对二路频率信号进行检测，检测后产生的信号经过由异或门、与非门和反相器构成的控制信号输出电路，形成四路同时到达锁相环中下一级部件——电荷泵的控制信号。每检测完信号的一个周期，由或非门、反相器和MOS管构成的复位、延时电路会对频率相位检测电路进行复位，从而使频率相位检测电路对信号进行下一周期的检测。复位、延时电路中的延时电路是可编程控制的，可以根据锁相环的工作需要，选取不同的延时时间。该鉴频鉴相器具有结构简单、无死区、低功耗和能够形成多路控制信号的优点。

Description

一种用于锁相环的可编程延时多路控制信号鉴频鉴相器

技术领域

本实用新型涉及一种用于锁相环的鉴频鉴相器，特别地，本实用新型涉及一种用于锁相环的可编程延时多路控制信号鉴频鉴相器。

背景技术

锁相环电路广泛应用于频率合成系统、数据与时钟恢复系统和电子、计算机领域。图1是锁相环电路的结构图，它通常包括5个主要部件：鉴频鉴相器、电荷泵、滤波器、压控振荡器和分频器。

如图1所示，鉴频鉴相器接收晶振信号f₁和分频器的输出信号f₂，检测二者之间的频率差和相位差，并生成输出控制信号UP和DOWN。电荷泵接收控制信号UP和DOWN，并将它们转换成滤波器上的电流。电流经过滤波器，输出电压到压控振荡器，以控制压控振荡器输出信号的频率。压控振荡器输出的信号经过分频器分频后又返回到鉴频鉴相器。

当晶振信号f₁领先于分频器的输出信号f₂时，电荷泵的输出电流将增大以在滤波器的输出端产生较大的电压，进而增大压控振荡器的输出信号的频率。相反，当晶振信号f₁落后于分频器的输出信号f₂时，电荷泵的输出电流将减小以在滤波器的输出端产生较小的电压，进而减小压控振荡器的输出信号的频率。当晶振信号f₁和分频器的输出信号f₂校准时，滤波器上的电压不变并且压控振荡器的输出信号频率保持恒定，则锁相环处于“锁定”状态。

然而，当晶振信号f₁和分频器的输出信号f₂的边沿非常接近时，鉴频鉴相器输出的控制信号UP和DOWN没有充分的时间进行彻底切换并由此驱动电荷泵，导致锁相环在小的相位差上承受过度的相位抖动，大大降低了锁相环的性能。不能检测到的小的相位差的低增益区即为死区。同时，鉴频鉴相器产生的两路控制信号UP和DOWN过于单一，不能满足对结构日益复杂的电荷泵的控制需求。且控制信号很难同时达到电荷泵，以至于造成锁相环输出信号的抖动。

实用新型内容

针对背景技术存在的问题，本实用新型提供了一种结构简单、零死区、低功耗和能够同时形成四路控制信号的一种用于锁相环的可编程延时多路控制信号鉴频鉴相器。

为达到上述目的，本实用新型的技术方案为：

一种用于锁相环的可编程延时多路控制信号鉴频鉴相器，其特征在于，包括输入端连接二路频率信号并用于检测该两路频率信号的频率和相位的频率相位检测电路、将频率相位检测电路产生的控制信号经过处理后形成四路能够同时到达电荷泵的控制信号的控制信号输出电路、以及读取频率相位检测电路的控制信号，然后对频率相位检测电路进行复位和延时控制的复位、延时电路；其中，频率相位检测电路分别与二路频率信号、控制信号输出电路和复位、延时电路相连；控制信号输出电路与频率相位检测电路相连；复位、延时电路与频率相位检测电路相连。

在上述的一种用于锁相环的可编程延时多路控制信号鉴频鉴相器，所述频率相位检测电路包括两个D触发器DFF1和DFF2；所述两个D触发器DFF1和DFF2的CLK端分别接二路频率信号，D端接电源VDD,输出端Q接控制信号输出电路的输入端，输出端Qn接复位、延时电路的输入端。

在上述的一种用于锁相环的可编程延时多路控制信号鉴频鉴相器，所述控制信号输出电路包括两个控制输出单元，每个控制单元包括两个异或门、两个与非门和六个反相器；其中一个控制单元的异或门XOR1的输入端分别与电源VDD和控制信号UP相连，输出端与与非门NAND1相连；异或门XOR2的输入端分别与控制信号UP和地相连，输出端与与非门NAND2相连；与非门NAND1的输入端分别与XOR1的输出端和NAND2的输出端相连，输出端接反相器INV1；与非门NAND2的输入端分别与XOR2的输出端和NAND1的输出端相连，输出端接反相器INV4；反相器INV1~INV3依次首尾相连，其中INV1的输入端与NAND1的输出端相连，INV3的输出端输出控制信号UPB1；反相器INV4~INV6依次首尾相连，其中INV4的输入端与NAND2的输出端相连，INV6的输出端输出控制信号UP1；另一个控制单元的异或门XOR3的输入端分别与控制信号DOWN和地相连，输出端与与非门NAND3相连；异或门XOR4的输入端分别与控制信号DOWN和电源VDD相连，输出端与与非门NAND4相连；与非门NAND3的输入端分别与XOR3的输出端和NAND4的输出端相连，输出端接反相器INV7；与非门NAND4的输入端分别与XOR4的输出端和NAND3的输出端相连，输出端接反相器INV10；反相器INV7~INV9依次首尾相连，其中INV7的输入端与NAND3的输出端相连，INV9的输出端输出控制信号DOWN1；反相器INV10~INV12依次首尾相连，其中INV10的输入端与NAND4的输出端相连，INV12的输出端输出控制信号DOWNB1。

在上述的一种用于锁相环的可编程延时多路控制信号鉴频鉴相器，所述复位、延时电路包括或非门、反相器和MOS管；其中或非门NOR1的输入端分别与两个D触发器的输出端Qn相连，输出端与反相器INV13相连，反相器INV13~INV20依次首尾相连，MOS管Q1~Q8的漏极分别与反相器INV13~INV20的输出端相连，源极分别与MOS管Q9~Q16的栅极相连，其中Q1和Q5的栅极与电源VDD相连，Q2和Q6的栅极与或门OR1的输出端相连，Q3和Q7的栅极同时与第一可编程控制信号相连，Q4和Q8的栅极与与门AND1的输出端相连；MOS管Q9~Q16的源极和漏极都与地相连，栅极分别与Q1~Q8的源极相连；或门OR1的输入端分别接第一可编程控制信号和第二可编程控制信号，输出端接Q2和Q5的栅极；与门AND1的输入端分别接可编程控制信号第一可编程控制信号和第二可编程控制信号，输出端接Q4和Q8的栅极。

因此，本实用新型具有如下优点：1、设计合理，结构简单易懂，且可完全实现。2、具有可编程延时功能，灵活性好。3、零死区。4、能够生产四路控制信号。5、低功耗。

附图说明

图1是锁相环的结构图。

图2是本实用新型鉴频鉴相器的结构图。

图3是频率相位检测电路结构图。

图4是控制信号输出电路结构图。

图5是复位、延时电路结构图。

图6是鉴频鉴相器的总体电路图。

图7是电荷泵电路的结构图。

具体实施方式

为了更加清楚明白的解释本实用新型的目的、技术方案和优点，下面结合附图和实施例对本实用新型进行进一步的说明。

可编程延时多路控制信号鉴频鉴相器的结构如图2所示，其组成包括输入端连接二路频率信号并用于检测该两路频率信号的频率和相位的频率相位检测电路、将频率相位检测电路产生的控制信号经过处理后形成四路能够同时到达电荷泵的控制信号的控制信号输出电路、以及读取频率相位检测电路的控制信号，然后对频率相位检测电路进行复位和延时控制的复位、延时电路；其中，频率相位检测电路分别与二路频率信号、控制信号输出电路和复位、延时电路相连；控制信号输出电路与频率相位检测电路相连；复位、延时电路与频率相位检测电路相连。

图3是频率相位检测电路示意图。f₁和f_2是二路频率信号。f₁由晶振产生，它与D触发器DFF1的CLK端相连。f₂是分频器的输出信号，它与D触发器DFF2的CLK端相连。频率相位检测电路由D触发器DFF1和DFF2组成。DFF1的CLK端与f₁相连，D端与电源VDD相连，输出端Q和Qn分别输出信号UP和

Figure 2013201441680100002DEST_PATH_IMAGE002

。DFF2的CLK端与f₂相连，D端与电源VDD相连，输出端Q和Qn分别输出信号DOWN和。

图4是控制信号输出电路示意图。它由异或门XOR1~XOR4、与非门NAND1和NAND2（NAND3和NAND4）构成的RS基本触发器和反相器INV1~INV12组成。异或门XOR1的输入端分别与电源VDD和控制信号UP相连，输出端与与非门NAND1相连。异或门XOR2的输入端分别与控制信号UP和地相连，输出端与与非门NAND2相连。异或门XOR3的输入端分别与控制信号DOWN和地相连，输出端与与非门NAND3相连。异或门XOR4的输入端分别与控制信号DOWN和电源VDD相连，输出端与与非门NAND4相连。与非门NAND1的输入端分别与XOR1的输出端和NAND2的输出端相连，输出端接反相器INV1。与非门NAND2的输入端分别与XOR2的输出端和NAND1的输出端相连，输出端接反相器INV4。与非门NAND3的输入端分别与XOR3的输出端和NAND4的输出端相连，输出端接反相器INV7。与非门NAND4的输入端分别与XOR4的输出端和NAND3的输出端相连，输出端接反相器INV10。反相器INV1~INV3依次首尾相连，其中INV1的输入端与NAND1的输出端相连，INV3的输出端输出控制信号UPB1。反相器INV4~INV6依次首尾相连，其中INV4的输入端与NAND2的输出端相连，INV6的输出端输出控制信号UP1。反相器INV7~INV9依次首尾相连，其中INV7的输入端与NAND3的输出端相连，INV9的输出端输出控制信号DOWN1。反相器INV10~INV12依次首尾相连，其中INV10的输入端与NAND4的输出端相连，INV12的输出端输出控制信号DOWNB1.

图5是复位、延时电路示意图。复位电路由或非门NOR1构成。NOR1的输入端分别与控制信号

和

相连，输出端与反相器INV13相连。延时电路由反相器INV13~INV20、MOS管Q1~Q16、或门OR1和与门AND1构成。反相器INV13~INV20依次首尾相连，其中INV13的输入端与NOR1相连，INV20的输出端输出复位信号V0。MOS管Q1~Q8的漏极分别与反相器INV13~INV20的输出端相连，源极分别与MOS管Q9~Q16的栅极相连，其中Q1和Q5的栅极与电源VDD相连，Q2和Q6的栅极与或门OR1的输出端相连，Q3和Q7的栅极可编程控制信号Delay<1>相连，Q4和Q8的栅极与与门AND1的输出端相连。MOS管Q9~Q16的源极和漏极都与地相连，栅极分别与Q1~Q8的源极相连。或门OR1的输入端分别接可编程控制信号Delay<0>和Delay<1>，输出端接Q2和Q5的栅极。与门AND1的输入端分别接可编程控制信号Delay<0>和Delay<1>，输出端接Q4和Q8的栅极。

下面具体说明本实用新型的实施方案和优化原理：

图6是鉴频鉴相器的总体电路示意图。其中D触发器选用边沿触发的TSPC结构，它所用的晶体管数目少，能有效的减小电路的面积，且其没有静态功耗，动态功耗也很低。

虚线内的电路由两个异或门和两个与非门组成的基本RS触发器构成。其中异或门XOR1(XOR3)相当于反相器，而异或门XOR2(XOR4)相当于传输门，仅仅是为了与XOR1(XOR3)相匹配，使信号能同时达到RS触发器的两个输入端。它们与由与非门NAND1 和NAND2（ NAND3和 NAND4）基本RS触发器一起将D触发器输出的信号转变成两路信号，一路高电平，一路低电平。此结构能够将D触发器输出的两路信号转变为四路控制信号，且能同时到达电荷泵, 有效防止了电荷泵因控制信号延时不统一而造成的滞后充电或放电问题，有效减小了锁相环的抖动和杂散。

电荷泵的结构图如图7所示，MOS管Q17和Q18是开关，与传统结构相比，不同之处是MOS管Q19和Q20（Q21和Q22）构成的电容被分别接在VDD（VSS）与控制信号UP1（DOWNB1）之间和开关Q17（Q18）的漏极与控制信号UP1（DOWNB1）之间。当UPB1是高电平，开关Q17关断，若没有加入的电容，开关Q17源、漏端的寄生电容会将Q17的漏端电压拉升为电源电压VDD，造成电荷共享。而加入的电容Q20一端与Q17的漏极相连，另一端与UP1相连，所以在VDD和UP1之间Q17的寄生电容和电容Q20是串联的，这样Q17的漏极电压会被钳在一个低于VDD的电压，这就很好的减小了电荷共享，另外，在开关关断时，此电容也能很快消耗一部分沟道电荷，减小了电荷注入问题。Q19接在VDD和UP1之间，可以进一步的抑制信号抖动，减少噪声。Q21和Q22的工作原理与Q19和Q20相同。

延时电路产生的延时能够消除电荷泵的死区，增加鉴频鉴相器对相位差的敏感度。它主要由八级反相器（INV14-INV21）串联而成，在八级反相器的每个输出端都加了一个NMOS开关和一个NMOS管构成的负载电容，这样做延长了每个反相器的延时时间，同时避免了使用很多级反相器来达到增加延时时间的目的，而且使用MOS管电容可以比使用金属电容节省很多的面积。图中NMOS管Q1~Q8为控制开关，它们的通断状态决定着电路延时时间的大小。由于NMOS管Q9~Q16是匹配的，所以它们构成的电容可以近似看作相等。如果将每一个负载电容的延时时间等效为一个单位延时，那么此电路共有八个延时单位。通过控制信号Delay<1>和Delay<0>，有下面四种延时时间可供选择：第一种是Delay<0>=0、Delay<1>=0，Q1和Q5导通，有两个单位延时；第二种是Delay<0>=1、Delay<1>=0，Q1、Q2、Q5和Q6导通，有四个单位延时；第三种是Delay<0>=0、Delay<1>=1，Q1、Q2、Q3、Q5、Q5和Q7导通，有六个单位延时；第四种是Delay<0>=1、Delay<1>=1，Q1~Q8都导通，有八个单位延时。可以根据需要编程选择不同的延时时间，以便消除死区。

Claims

1.一种用于锁相环的可编程延时多路控制信号鉴频鉴相器，其特征在于，包括输入端连接二路频率信号并用于检测该两路频率信号的频率和相位的频率相位检测电路、将频率相位检测电路产生的控制信号经过处理后形成四路能够同时到达电荷泵的控制信号的控制信号输出电路、以及读取频率相位检测电路的控制信号，然后对频率相位检测电路进行复位和延时控制的复位、延时电路；其中，频率相位检测电路分别与二路频率信号、控制信号输出电路和复位、延时电路相连；控制信号输出电路与频率相位检测电路相连；复位、延时电路与频率相位检测电路相连。

2.根据权利要求1所述的一种用于锁相环的可编程延时多路控制信号鉴频鉴相器，其特征在于，所述频率相位检测电路包括两个D触发器DFF1和DFF2；所述两个D触发器DFF1和DFF2的CLK端分别接二路频率信号，D端接电源VDD,输出端Q接控制信号输出电路的输入端，输出端Qn接复位、延时电路的输入端。

3. 根据权利要求2所述的一种用于锁相环的可编程延时多路控制信号鉴频鉴相器，其特征在于，所述控制信号输出电路包括两个控制输出单元，每个控制单元包括两个异或门、两个与非门和六个反相器；其中一个控制单元的异或门XOR1的输入端分别与电源VDD和控制信号UP相连，输出端与与非门NAND1相连；异或门XOR2的输入端分别与控制信号UP和地相连，输出端与与非门NAND2相连；与非门NAND1的输入端分别与XOR1的输出端和NAND2的输出端相连，输出端接反相器INV1；与非门NAND2的输入端分别与XOR2的输出端和NAND1的输出端相连，输出端接反相器INV4；反相器INV1~INV3依次首尾相连，其中INV1的输入端与NAND1的输出端相连，INV3的输出端输出控制信号UPB1；反相器INV4~INV6依次首尾相连，其中INV4的输入端与NAND2的输出端相连，INV6的输出端输出控制信号UP1；另一个控制单元的异或门XOR3的输入端分别与控制信号DOWN和地相连，输出端与与非门NAND3相连；异或门XOR4的输入端分别与控制信号DOWN和电源VDD相连，输出端与与非门NAND4相连；与非门NAND3的输入端分别与XOR3的输出端和NAND4的输出端相连，输出端接反相器INV7；与非门NAND4的输入端分别与XOR4的输出端和NAND3的输出端相连，输出端接反相器INV10；反相器INV7~INV9依次首尾相连，其中INV7的输入端与NAND3的输出端相连，INV9的输出端输出控制信号DOWN1；反相器INV10~INV12依次首尾相连，其中INV10的输入端与NAND4的输出端相连，INV12的输出端输出控制信号DOWNB1。

4.根据权利要求3所述的一种用于锁相环的可编程延时多路控制信号鉴频鉴相器，其特征在于，所述复位、延时电路包括或非门、反相器和MOS管；其中或非门NOR1的输入端分别与两个D触发器的输出端Qn相连，输出端与反相器INV13相连，反相器INV13~INV20依次首尾相连，MOS管Q1~Q8的漏极分别与反相器INV13~INV20的输出端相连，源极分别与MOS管Q9~Q16的栅极相连，其中Q1和Q5的栅极与电源VDD相连，Q2和Q6的栅极与或门OR1的输出端相连，Q3和Q7的栅极同时与第一可编程控制信号相连，Q4和Q8的栅极与与门AND1的输出端相连；MOS管Q9~Q16的源极和漏极都与地相连，栅极分别与Q1~Q8的源极相连；或门OR1的输入端分别接第一可编程控制信号和第二可编程控制信号，输出端接Q2和Q5的栅极；与门AND1的输入端分别接可编程控制信号第一可编程控制信号和第二可编程控制信号，输出端接Q4和Q8的栅极。